KR20000062564A - 다중층 전극을 가진 적층 세라믹 및 그 제조방법 - Google Patents

다중층 전극을 가진 적층 세라믹 및 그 제조방법 Download PDF

Info

Publication number
KR20000062564A
KR20000062564A KR1020000007504A KR20000007504A KR20000062564A KR 20000062564 A KR20000062564 A KR 20000062564A KR 1020000007504 A KR1020000007504 A KR 1020000007504A KR 20000007504 A KR20000007504 A KR 20000007504A KR 20000062564 A KR20000062564 A KR 20000062564A
Authority
KR
South Korea
Prior art keywords
ceramic
electrically conductive
layers
electrodes
ceramic body
Prior art date
Application number
KR1020000007504A
Other languages
English (en)
Other versions
KR100682172B1 (ko
Inventor
빈센트이. 버크하트
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20000062564A publication Critical patent/KR20000062564A/ko
Application granted granted Critical
Publication of KR100682172B1 publication Critical patent/KR100682172B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04—Ceramic interlayers
    • C04B2237/08—Non-oxidic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/122—Metallic interlayers based on refractory metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/59—Aspects relating to the structure of the interlayer
    • C04B2237/592—Aspects relating to the structure of the interlayer whereby the interlayer is not continuous, e.g. not the whole surface of the smallest substrate is covered by the interlayer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)
  • Laminated Bodies (AREA)
  • Ceramic Capacitors (AREA)

Abstract

다중층 전극을 가진 적층 세라믹 바디를 포함하는 장치와 이 장치를 제조하는 방법이 개시되어 있다. 적층 세라믹 바디는 세라믹 물질층으로 구성되고, 이때 특정 층의 일부가 전기 전도성 물질(electrically conductive material)의 중간층으로 실크 스크린된다. 연이어서 소결(sintering)하여, 전기적 전도성 물질층으로 이루어진 다중층 전극을 보유한 고형 세라믹 바디가 형성된다. 상기 장치는 세라믹 바디 내로 부분적으로 연장되고, 이들 전극 중 적어도 하나와 교차하는 전기적 연결구(electrical connector)를 추가로 포함한다.

Description

다중층 전극을 가진 적층 세라믹 및 그 제조방법{LAMINATED CERAMIC WITH MULTILAYER ELECTRODES AND METHOD OF FABRICATION}
본 발명은 반도체 웨이퍼 프로세싱 장비, 보다 상세하게는, 대기압을 포함하는 공간(volume)으로부터 세라믹 바디를 통하여 진공 쳄버로 연장되어지는 전도성 판 관통 도체(feedthrough)에 관한 것이고, 또한 더 나아가서 다수개의 내부 전극을 가진 적층 세라믹 바디에 관한 것이다.
반도체 웨이퍼 프로세싱 시스템은 일반적으로 내부에 웨이퍼 지지 받침대나 서셉터(susceptor)를 설치하고 있는 진공 쳄버를 포함한다. 상기 받침대는 프로세싱 도중 웨이퍼를 쳄버 내부에서 지지하기 위하여 사용된다. 상기 받침대는 웨이퍼의 가열 및/또는 냉각은 물론, 웨이퍼를 받침대면 위에서 정지된 위치로 유지하기 위한 클램프 고정(척 고정)(clamping(chucking))을 제공하는 다양한 구성요소를 포함한다. 이러한 클램프 고정은 기계적인 클램프(clamp) 혹은 정전 척(electrostatic chuck)에 의하여 제공된다. 진공 쳄버 내에서, 웨이퍼가 프로세싱되는 받침대 윗쪽 공간은 일반적으로 높은 진공상태로 유지된다. 그러나, 받침대의 아랫쪽이나 안쪽 공간은 대기압으로 유지된다.
고온 물리 기상 증착(high temperature physical vapor deposition)과 같은 고온 프로세스에서는, 받침대가 종종 세라믹으로 제조된다. 지금까지는, 진공의 원상태(integrity of vacuum)를 해치지 않으며 전류가 받침대의 대기측으로부터 진공측으로 전달될 수 있도록, 전기적으로 전도성있으면 여전히 진공 밀폐된 세라믹 받침대를 통과하는 연결을 제공하기 위한 간편하거나 실용적인 해법이 제시되지 못하였다.
따라서, 이 기술분야에서는 세라믹 받침대와 같은, 세라믹 바디를 통과하는 전도성 판 관통 도체 연결(conductive feedthrough connection)을 제공하는 장치 및 판 관통 도체의 제조방법에 대한 필요성이 있다.
부가적으로, 프로세싱 도중 반도체 웨이퍼를 정전기적으로 끌어당기고 유지시키기 위해 정전 척이 사용된다. 일부 플라즈마-베이스의 웨이퍼 프로세싱 작업에서는, 프로세싱 도중 플라즈마 내의 이온의 웨이퍼 방향 이동을 제공하거나 강화시키기 위하여, 고주파(radiofrequency: RF) 전력이 정전 척을 바이어스(bias)시키도록 정전 척에 접속된다. 정전 척은 통상적으로 한 쌍의 전극을 갖춘 세라믹 바디를 포함하고, 상기 전극에 DC전압을 인가시키면, 상기 척은 존슨-라벡(Johnsen-Rahbek) 효과에 의하여 반도체 웨이퍼를 척 쪽으로 정전기적으로 끌어당기게 된다. 존슨-라벡 효과를 이용한 정전 척은, 1997. 8. 12 특허된 『미국특허 제5,656,093호, 발명의 명칭 "기판 지지 척용 웨이퍼 스페이싱 마스크 및 그 제조방법(WAFER SPACING MASK FOR A SUBSTRATE SUPPORT CHUCK AND METHOD OF FABRICATING SAME)", 발명자 Burkhart외』에 개시되어 있다. 또한, 상기한 형태의 고온 물리 기상 증착에 정전 척이 사용되면, RF전력을 척에 접속함으로써 척이 바이어스될 수 있다. 반도체 바디에 매입되어 존재하는 전극에 RF전력을 인가시킴으로써 정전 척이 RF바이어스되면, RF전력을 운반하기 위해 전극과 전극으로의 금속 판 관통 도체(metal feedthrough)가 비교적 커야 한다. RF전력을 운반하는 금속 전극과 금속 판 관통 도체는 이들이 설치되어 있는 세라믹 바디와는 다른 팽창계수를 가지고, RF 바이어싱 도중에 금속 전극과 금속 판 관통 도체가 가열되므로 세라믹 바디가 균열을 일으키게 되어, 정전 척의 파손과, 그리고 파손 중인 척 상에 머물러 있으면서 일부 프로세스가 진행된 반도체 웨이퍼의 손상을 초래하므로, 쳄버를 개봉하여 척을 교환할 필요가 발생한다.
따라서, 해당 기술분야에서, 정전 척에 RF 바이어스를 인가시키고 전극을 가열하는 경우 세라믹의 균열을 초래하지 않는, 세라믹 바디 내에 존재하거나 매입되어 있는 전극을 보유하는 세라믹 바디를 포함하는 정전 척이 요구된다.
지금까지의 종래 기술과 관련된 문제점은 세라믹 바디를 통한 전류의 흐름을 용이하게 하기 위한 본 발명에 따른 전도성 판 관통 도체 연결구에 의해 해소된다. 상세하게는, 세라믹 지지 받침대와 같은 세라믹 바디는 일반적으로 다수의 세라믹 물질층(예컨데, 질화 알루미늄(aluminum-nitride), 알루미나(alumina)등과 같은 물질층)을 스태킹(stacking)한 후, 상기 세라믹 물질층들을 하나의 고형 세라믹 바디로 경화시키기 위해 스태킹된 층들을 소결시킴으로써 제조된다. 본 발명에 의하면, 각각의 층이 스택(stack) 위에 놓여질 때, 선택된 갯수의 층의 일부가 그 다음 층이 실크 스크린된 층의 꼭대기에 위치하기 전에, 전도성 물질(텅스텐 합금)로 실크 스크린된다. 각 실크 스크린된 영역은 다른 층의 다른 전도성 영역 내에서 세라믹 바디를 통과하여 수직축과 동축으로 배열된다. 그런 다음에, 실크 스크린된 층의 스택은 소결되어 다수개의 스택된 전도성 전극을 포함하는 고체 세라믹 바디를 형성한다.
그 다음, 매입된 전극과 교차하도록 전도성 통공(vias)들이 세라믹 바디의 한 면에 수직으로 형성된다. 이들 통공은 드릴링, 비드 블래스팅(bead blasting), 엣칭, 또는 세라믹 바디에 보어(bore)를 만드는 다른 기타 공정에 의해 형성된다. 물리 기상 증착(PVD), 화학 기상 증착(CVD), 브래이징(brazing) 또는 다른 금속 증착법을 이용하여, 상기 통공은 매입된 전극이 하나 이상의 수직 전도성 통공에 의해 상호 연결되도록 전도성 물질로 충진된다. 이 통공 충진 단계에 이용되는 특정 공정에 따라, 표면의 마스크처리 여부가 결정된다. 채택되는 세부 과정은 본 발명을 실시함에 있어 결정적인 것은 아니라고 할 수 있다. 통공의 상단은 세라믹 바디의 표면을 래핑(lapping)시킴으로써 노출된다. 이와 같이, 전극 및 기타 다른 도체(conductor)가 세라믹 바디의 표면 위에 스퍼터링(sputtering)되어 상기 통공의 노출된 단부에 접속될 수 있다.
대안으로서, 전도성 통공은, 소결(즉, 세라믹이 그린 스테이트에 있는 동안)에 앞서, 층들을 관통하여 수직의 보어를 만들고, 티타늄(Ti), 질화 티타늄(TiN) 또는 텅스텐(W) 등을 함유하는 전도성 페이스트(paste)로 통공을 채우는 것으로도 형성될 수 있다. 이들 통공은 단단한 원통형 탐침(probe)을 그린 스테이트(green state)의 세라믹의 스택으로 삽입한 다음, 전도성 페이스트를 보어에 메우는 것에 의해 형성될 수 있다. 후속하는 소결은 세라믹 층과 페이스트를 경화시키고, 이와 함께 전극이 수직의 전도성 통공에 의해 상호 연결되도록 한다.
세라믹 바디의 반대쪽 면(즉, 전도성 통공을 포함하지 않은 쪽)으로부터 세라믹 바디의 표면으로 하나 이상의 전극층을 관통(교차)하는 한 개의 보어가 형성된다. 그런 다음에, 전기 연결구 부재, 혹은 핀이 상기 보어로 브래이징되어, 교차된 전극층에 상기 핀이 전도성있게 연결되도록 한다. 이와 같이 하여, 세라믹 바디의 일면(예컨데, 진공측)상의 전도성 통공과 세라믹 바디의 다른 면(예컨데, 대기측) 상의 전기 연결구(electric connector) 사이에 전도성 경로가 형성된다. 이 판 관통 도체는 완전히 진공밀폐되고, 세라믹 바디의 진공측 상의 판 관통 도체에 여러 종류의 전기적 연결이 가능하도록 한다.
또 다른 방법으로는, 2개 이상의 전도성 전극 스택이 세라믹 바디 내에서 횡으로 다양한 다른 위치에 만들어질 수 있다. 이 전극 스택들은 세라믹 층 사이에 증착된(실크 스크린된) 전도성 트레이스(conductive trace)를 통해 횡으로 상호 연결된다.
본 발명의 일 실시예에서는, 세라믹 바디가 존슨-라벡(Johnsen-Rahbek) 정전 척인 PVD시스템에 상기 진보된 판 관통 도체가 사용되고, 그리고, 본 발명의 판 관통 도체 연결구가 상기 정전 척의 진공측 상에 위치한 표면 전극에 전류를 공급한다.
간격을 두고 떨어져 있는 다수개의 전극을 내부에 형성하고, 상기 전극을 위한 전기 접속 핀을 보유한 적층 세라믹 바디가 제공되는데, 이는 RF 전력의 인가시 전극의 가열로 인하여 상기한 바와 같은 세라믹의 균열을 초래하지 않으면서 RF전력을 인가시키는 것을 가능하게 한다. 이 구조는 고온 물리 기상 증착과 같은 반도체 웨이퍼 프로세싱을 위하여 RF 바이어스가 가능한 정전 척으로서 특히 유용하다.
도 1은 본 발명의 판 관통 도체를 포함하는 세라믹 웨이퍼 지지 받침대의 평면도이다.
도 2는 도 1의 2-2선에 따라 취해진 세라믹 웨이퍼 지지 받침대의 부분 단면도이다.
도 3은 본 발명의 다른 실시예를 포함하는 세라믹 웨이퍼 지지 받침대의 평면도이다.
도 4는 도 3의 4-4선에 따라 취해진 세라믹 웨이퍼 지지 받침대의 일부 단면도이다.
도 5a는 세라믹 웨이퍼 지지 받침대의 다른 실시예의 일부 단면도이다.
도 5b는 본 발명을 이용한 바이폴라 정전 척(bipolar electrostatic chuck)의 일 실시예의 단면도이다.
도 6은 전극 간에 다수개의 전도성 통공(multiple conductive vias)를 보유한 정전 척의 다른 실시예의 단면도이다.
본 발명의 기술적 사상은 첨부한 도면을 참조하여 하기의 상세한 설명을 검토함으로써 쉽게 이해될 수 있다. 이해를 돕기 위하여, 각 도면에서의 동일 요소에 대하여는 동일 부호를 사용하였다.
도 1은 본 발명의 판 관통 도체를 포함하는 세라믹 바디를 예시적으로 나타낸 평면도이다. 여기 예시된 실시예에서는, 세라믹 바디가, 물리 기상 증착 시스템과 같은 반도체 웨이퍼 프로세싱 시스템을 위한 세라믹 웨이퍼 지지 받침대, 예컨데 존슨-라벡(Johnsen-Rahbek) 정전 척이다. 그러나, 이 기술 분야의 전문가는 아래의 기재로부터 본 발명의 판 관통 도체가 전도성 판 관통 도체를 필요로 하는 어떤 세라믹 바디에도 적용될 수 있음을 알 수 있을 것이다.
받침대(100)는 다수의 장착 보어(mounting bore)(106)를 가지는 주변부 장착 플랜지(circumferential mounting flange)를 포함한다. 받침대(100)의 지지면(104)은 도시된 바와 같이 그에 부착된 전극(108)을 보유한다. 비록 본 발명 적용의 일례를 설명하기 위해 중앙에 위치하는 단일 전극을 표시하였으나, 다수개의 전극이 상기 면에 부착되거나, 전극을 전혀 이용하지 않고 진공 쳄버 내의 진단 장비(diagnostic equipment)에 전류를 공급하기 위하여 판 관통 도체(110)를 설치할 수도 있다. 도시된 실시예에서는, 본 발명의 판 관통 도체(110)가 받침대의 진공측, 예컨대 웨이퍼를 지지하는 면을 받침대의 대기측에 연결시킨다.
도 2는 도 1의 2-2선을 따라 취해진 받침대(100)의 일부 단면도이다. 이와 같은 본 발명의 첫번째 실시예는 받침대(100)의 진공측(50)을 받침대(100)의 대기측(52)에 전도성있게 연결하는 수직의 단일 판 관통 도체(110)이다. 예시적으로, 이 판 관통 도체는 받침대의 진공측, 예컨대 지지면(104)에 부착된 전극(108) 상에 위치하는 전도성 전극에 전력을 공급한다. 받침대의 대기측(52)은 받침대(100)의 면(202)의 아랫 쪽에 위치한다.
상기 판 관통 도체(110)는 세라믹 바디 내에 수직으로 배치되고, 다수개의 통공(208)(예컨대, 2081, 2082, 2083, 및 2084)과 상호 연결된 다수개의 전도층(206)(2061, 2062, 2063, 2064, 및 2065)을 포함한다. 상기 대기측(52)은 보어(210)와, 상기 보어(210)에 브래이징되어 하나 이상의 전극층(206)에 전기적으로 접속되는 전도성 핀(214)에 의해 전극(206)에 연결된다.
보다 상세하게는, 받침대(100)로 나타내어진 세라믹 바디는 적층된 다수개의 세라믹 물질(2041, 2042, 2043,…,2048)층으로 제조된다. 상기 세라믹 물질층은 "반죽"과 비슷하므로, 층을 형성하는 과정 도중 쉽게 절단되어 요구되는 형상으로 만들어진다. 이러한 상태를 흔히 "그린 스테이트(green state)"라고 한다. 과정 중, 각 세라믹 물질층(예컨대, 질화 알루미늄(AlN))은 그 다음 것 위로 놓여지고, 선택된 층 위로 전극(206)이 실크 스크린된다. 실크 스크린된 영역은 각 세라믹 층이 놓여지는 동안 수직 스택 내에 형성된다. 실크 스크린된 영역은 보통 세라믹 층의 스택을 통과하는 수직축과 동축으로 배열된다. 일반적으로, 소결시 텅스텐 전극으로 고결되는 텅스텐 합금으로 전극이 제조된다. 실크 스크린된 층의 스택이 완성되면, 이 스택은 디왁스(dewax)되어 세라믹 물질 중의 어떠한 탄화수소라도 베이킹하게(bake out)된다. 그 다음, 질소 분위기에서 약 2000℃로 세라믹 층을 소결함으로써 스택이 경화된다.
일단 경화되고나면, 하나 이상의 전도성 통공(예컨대 4개의 통공)이 세라믹 바디(100)의 진공측(50)으로 수직으로 형성된다. 이들 통공(208)(상세히는 2081, 2082, 2083, 및 2084)은 일반적으로 세라믹 바디에 다수개의 세라믹 층(204)과 다수개의 전극(206)을 통과하는 구멍을 보링(boring)함으로써 형성된다. 이들 보어는 비드 블래스팅, 드릴링, 엣칭 등과 같은 종래의 보링 기법을 이용하여 세라믹 내에 형성된다. 일단 보어가 형성되면, 상기 전극(206)과 상호 연결되게끔 전도성 물질(예컨대, 텅스텐 합금)을 보어 내로 증착함으로써 통공이 완성된다. 이러한 증착은 물리 기상 증착(PVD), 화학 기상 증착(CVD), 또는 금속을 증착하는 다른 방법 등과 같은 종래의 기법을 이용하여 행해진다. 전도성 물질을 증착한 다음, 세라믹 바디(100)의 면(104)은 래핑(lapping)되어 통공의 상단을 노출시킨다. 노출되면, 전도층(108)이 면(104) 위에 스퍼터링되는 것이 가능하다. 노출된 통공은 전도층(108)과 결합된다. 이와 달리, 와이어, 전류 탐침, 또는 다른 전기 회로소자가 상기 노출된 통공에 접속될 수 있다.
다른 대안으로서, 이 전도성 통공은, 경화 전의 그린 스테이트(소결 전) 세라믹 층을 통해 보어링한 다음, 상기 보어를 티타늄, 질화 티타늄 혹은 텅스텐같은 금속을 함유한 전도성 페이스트로 메우는 것에 의해 형성된다. 후속하는 소결은 상기 전극을 수직 전도성 통공과 상호 연결시킨 채, 상기 세라믹 층과 페이스트(paste)를 경화시킨다. 상기 보어가 각각의 층에 먼저 형성되고, 이들 층의 스택을 관통하여 연속하는 보어를 형성하도록 층들이 배열되어서 형성되거나, 또는 스택된 층을 관통하여 원통형의 탐침을 밀어넣음으로써 형성될 수 있다. 상기 어떤 경우에도, 보어가 스택 내에 일단 형성되면, 보어 내에 전도성 페이스트가 채워진다. 그 다음, 조합체가 소결된다.
판 관통 도체(110)를 완성하기 위하여, 세라믹 바디(100)의 대기측(52) 상의 면(202)으로 보어(210)가 형성된다. 그 다음, 전도성 핀(218)의 축(216)이 보어(210)로 납땜되어, 상기 핀이 하나 이상의 전극(206)과 전도성 있게 접촉하게된다. 이와 같이, 전도성 통공(208)이 상기 핀(218)에 전기적으로 연결되어 세라믹 바디를 관통하는 전도성 경로를 제공한다.
그리고, 상기 통공(208)은 예컨대 받침대(100)의 면(104)에 부착된 전극(108)에 연결된다. 이와 같이, 전력이 세라믹 바디의 대기측에 적용될 수 있고, 상기 전력이 상기 판 관통 도체를 통해 전극(108)에 전달된다.
비록 본 발명의 제1 실시예로서 세라믹 바디의 대기측상에 핀 연결구와 세라믹 바디의 진공측상에 통공 연결구를 도시하고 있으나, 상기 핀 연결구가 진공측 상에 사용되고 상기 통공이 대기측상에 사용되는 것도 가능함은 물론이다. 또한, 판 관통 도체는 세라믹 바디의 양면 상에 핀 연결구를 가지거나, 혹은 세라믹 바디의 양면 상에 통공 연결구를 가지도록 구성될 수도 있다.
도 3은 본 발명의 다른 실시예의 평면도를 나타낸다. 이 실시예는 세라믹 바디(300)의 대기측(402)에 진공측(400)을 전기적으로 연결시키는 판 관통 도체(302)를 보유한 세라믹 바디(300)(예컨대, 세라믹 웨이퍼 지지 받침대)를 포함한다. 이 실시예는 핀에서 전극으로 직선(수직) 연결하는 대신, 핀 연결구(306)를 통공 연결구(304)의 위치로부터 횡으로 치우치게 배치한다. 상세히는, 받침대(100)의 지지면에 부착된 중앙에 위치한 전극(108)이 오프셋 판 관통 도체(302)를 통해 받침대의 대기측(402)에 연결된다.
도 4는 도 3의 4-4선을 따라 취한 다른 실시예의 단면도를 나타낸다. 이 실시예에서, 상기 오프셋 판 관통 도체(302)는 한 쌍의 부분 판 관통 도체(304, 306)를 포함한다. 이들 부분 판 관통 도체는 횡으로 서로 거리를 두고 있으며, 버스 전극(308)으로 상호연결되어 있다. 상기한 방식으로, 동축으로 배열된 다수개의 전극층(3161, 3162, 3163)이 세라믹 바디(300) 내부에 형성된다. 마찬가지로, 동축으로 배열된 다수개의 전극(3101, 3102, 3103)이 세라믹 바디(300)의 내부에 형성된다. 전극(316)은 전극(310)으로부터 횡으로 떨어져 있다. 상기 2셋트의 전극은 버스(308)로 상호연결된다. 상기 버스는 세라믹 바디를 형성하는 세라믹 층 중의 하나에 전도성 트래이스(trace)를 실크 스크린하여 상기 트래이스의 일단이 한 셋트의 전극 내에서 하나의 전극을 이루고 트래이스의 타단이 다른 한 셋트의 전극 내에서 하나의 전극을 이루도록 함으로써 형성된다. 이와 같이, 상기 버스(308)는 상기 2셋트의 전극(316, 310)을 상호 연결시킨다. 세라믹 층과 전도성 트래이스/영역이 조합되고 나면, 상기 세라믹 바디는 베이킹되고 소결되어 세라믹을 하나의 세라믹 바디로 경화시킨다.
일단 경화되고 나면, 다수개의 전도성 통공(3121, 3122, 3123, 3124)이 세라믹 바디에 수직으로 형성되어 전극(310)과 상호 연결된다. 마찬가지로, 전극(316)은 통공(3141, 3142, 3143, 3144)과 상호 연결된다. 세라믹 바디(100)의 면(318, 320)은 래핑(lapping)되어 잔여 전도성 물질을 제거하고 통공(314, 312)을 노출시킨다. 대안으로서, 경화 전의 그린 스테이트(소결 전)인 세라믹 층을 통해 보어링하고, 그 보어를 티타늄(Ti), 질화티타늄(TiN) 혹은 텅스텐(W) 같은 금속을 함유하는 전도성 페이스트로 메움으로써 이들 전도성 통공이 형성될 수 있다. 후속한 소결은 상기 전극이 수직의 전도성 통공에 의해 상호 연결된 채, 상기 세라믹 층과 페이스트를 경화시킨다.
앞서 설명한 과정 중 어느 하나를 이용하여 상기 전도성 통공이 형성되면, 종래의 금속화 기법(metalization technique)을 이용하여 세라믹 바디(100)의 면 상에 전극(108, 322)이 증착된다. 그 다음, 전기적 접촉 핀(324)이 전도성 패드(322)에 브래이징(brazing)되거나 솔더링(soldering)된다. 이와 같이 하여, 전류가 핀(322)에 가해지면, 그 전류가 오프셋 판 관통 도체(302)를 통하여 상기 전극(108)으로 흐른다.
물론, 표면설치 핀(324)을 사용하는 대신, 상기 표면설치 핀(324)에 대체하여 도 2의 전도성 핀(214)을 사용할 수 있다. 또한, 표면설치여부와 관계없이 하나의 핀이 상기 세라믹 바디의 진공측 상에 사용될 수 있다.
상기한 바와 같은 본 발명을 이용하여 제조함으로써, 상기 세라믹 바디를 통하여 전류가 공급되더라도 세라믹 바디의 일측면 상의 진공의 원상태(integrity)가 유지된다. 이와 같은 세라믹 바디를 통하여 연장되는 판 관통 도체를 생성하는 기술은 어떠한 세라믹 바디에도 적용가능하지만, 정전 척 및/또는 세라믹 가열기를 보유하는 지지 받침대를 포함하여, 세라믹 웨이퍼 지지 받침대에 특히 유용하다.
도 5a는 본 발명에 의한 다중층 전극을 포함하는 적층 세라믹 바디의 일실시예의 일부 파단 수직 단면도이다. 이 실시예에서 상기 세라믹 바디는, 예컨대, 물리 기상 증착 시스템과 같은 반도체 웨이퍼 프로세싱 시스템을 위한 세라믹 웨이퍼 지지 받침대, 즉 존슨-라벡 정전 척(Johnsen-Rahbek electrostatic chuck)이다. 그러나, 이 기술분야의 전문가라면 하기의 개시로부터 본 발명이 세라믹 바디와 내부 전극을 요하는 어떤 응용범위에도 사용될 수 있음을 알 수 있을 것이다.
도 5a는 세라믹 바디(502), 상기 세라믹 바디에 매입된 전극(506), 전기적 연결구(508) 또는 연결 핀을 포함하는 장치를 나타낸다.
위에서 설명한 바와 같이 스택된 세라믹 물질층(2041, 2042, …, 2048)이 제조되어, 도 1 및 도 2에 도시한 받침대(100)를 형성하는 것과 동일 방식, 동일 세라믹 재료로, 상기 세라믹 바디(504)가 스택된 다수개의 세라믹 물질층(5041, 5042, …, 5047)으로 제조된다.
상기 전극(506)은 다수개의, 축선으로 배열된(도 5a의 축(509)을 따라 배열된), 평행으로 간격을 두고 있는 전극(5061, 5062, …, 5064)을 포함하고, 위에서 설명한 바와 같이 도 2에 나타낸 전극(2061, 2062, …, 2065) 혹은 다수개의 전도층을 형성하는 것과 같이 다수개의 전극 또는 전도층(2061, 2062, …, 2065)이 제조되는 것과 동일 방식 및 동일 전기 전도성 재료로 제조된다. 이런 식으로 전극(506)이 "분배되어", 각 층이 일부의 RF전류를 다루게 된다. 이와 같이, 상기 RF전류는 층(5061, 5062, …, 5065)의 넓은 축적 표면영역(cumulative surface)에 의해 전달된다.
상기 세라믹 바디(504)와 상기 전극(506)을 제조한 다음, 하나의 보어(512)가 상기 세라믹 바디(504)로 일부 연장되도록 적절히 형성되고, 전기적 연결부재 혹은 핀(508)의 전단이 상기 보어로 삽입되어 상기 전극(5063, 5064)과 교차하고, 브래이징(brazing)이나 솔더링(soldering) 등에 의해 기계적, 전기적으로 연결된다. 직접 연결된 전극에 공급되는 RF에너지는 나머지의(부동하는) 전극 층에 용량적으로(capacitively) 결합되므로, 상기 핀(508)은 전체 층 중에서 일부 셋트(예컨대, 7 중에서 2, 혹은 단 하나의 층)와 접촉하기만 하면 된다.
장치(502)는 프로세싱 중인 반도체 웨이퍼를 지지하기 위한 세라믹 받침대로서 특히 유용하고, 고온 물리 기상 증착 웨이퍼 프로세싱에 필요한 상기 전극(506)과 전기적 연결구(508)에 RF전력을 연결시키는데 특히 유용하다. 웨이퍼의 위 혹은 아래에 RF를 제공하여 플라즈마로부터 이온을 끌어내어 기판 쪽으로 향하게 하는 것이 목적임을 알 수 있을 것이다. 상기 전극(506)은 다수개의 비교적 얇은 전극(5061, 5062, … ,5064)으로 이루어져 있으므로, 상기 전기적 연결구(508)와 전극(506)에 RF전력을 연결시, 정전 척의 국지화된 영역(localized portion)의 가열 및/또는 열응력의 집중이 덜 발생한다. 따라서, 세라믹 바디(504)와 전극(506)이 서로 다른 팽창계수를 가지더라도, 세라믹 바디(504)의 균열이나 파손 경향이 감소한다. 상기 장치(502)가 세라믹 받침대로서 매입되면, 상기 장치(502)는 도 1에 나타낸 바와 같이, 장착 보어(mouting bore)(106)(또는 다른 장착 하드웨어)를 구비한 장착 플랜지(102)를 포함할 수 있음을 알 수 있다.
또한, 상기 장치(502)는 2셋트의 전극(506a, 506b)과, 도 5b에 나타낸 바와 같이 서로 간격을 두고 횡으로 떨어져 있는 전기적 연결핀(508a, 508b)를 포함할 수 있음을 알 수 있다. 2개의 전도성 통공(514a, 514b)은 각각의 전극 셋트(506a, 506b) 내에서 최저부 전극층(506a4, 506b4)을 최상부 전극층(506a1, 506b1)에 직접 연결시키는데 이용된다. 여기에 특정된 단면도에서는, 중간 전극층(506a2, 506a3, 506b2, 506b3)은 이들 전극(506a2, 506a3, 506b2, 506b3)과 상기 전도성 통공(514a, 514b) 간에 직접 연결이 없음을 강조하기 위해 상기 통공(514a, 514b) 주위로 "끊어진"것처럼 도시하였다. 이 실시예에서, 상기 장치(502)는 반도체 웨이퍼를 정전기적으로 유지하고, 상기 웨이퍼를 바이어싱(biasing)하기 위한 RF 바이어스된 정전 척으로서 특히 유용하다. RF 및 DC 전압이 2개의 전기적 연결핀(508a, 508b)에 공급된다. 이 바이폴라 ESC 구성에서, 상기 2개의 핀(508a, 508b)과 최상부 전극층(506a1, 506b1)에 공급된 DC전압은 존슨-라벡 효과에 의해 상기 장치(502)로 반도체 웨이퍼를 끌어당기는데 사용된다. 한 쌍의 연결 핀(508a, 508b)에 공급 혹은 연결된 RF전력은 웨이퍼 프로세싱에 필요한 RF 바이어스를 제공한다. 도 5b에 나타낸, 핀(508a, 508b)은 2개의 최저부 전극층(506a4, 506b4)에 전기적으로 연결된다. 이 구성에서, 상기 최저부 전극층(506a4, 506b4)으로부터의 RF전력은 2개의 전도성 통공(514a, 514b)을 통해 최상부 전극(506a1, 506b1)에 직접 연결되고, 나머지의 부동 전극(floating electrode)(506a2, 506b2, 506a3, 506b3)을 통한 전도성 연결로써 척의 꼭대기에 연결된다. 그 다음, 이 RF 바이어스는 상기 최상부 전극(506a1, 506b1)을 통하여 웨이퍼 전체에 연결된다. 역시, 이와 같이 다중층의 전극을 통해 분배되어진 RF 연결(coupling)은, 단일 전극만이 사용되는 경우의 과도한 가열로부터 발생되는 국부 열응력을 최소화할 수 있다. 도 5b에 나타낸 실시예는 앞서 기술한 것과 동일한 단계들(물질층의 스태킹, 드릴링, 전도성 통공의 충진, 소결)을 다르게 조합함으로써 제조될 수 있음을 알 수 있다. 예컨대, 이 실시예는 상기 각각의 세라믹 층(504i, i= 2내지 7)과 상기 전극층(506ai, 506bi, i= 2내지 4)을 적절한 순서로 스태킹하고, 상기 전도성 통공(514a, 514b)을 형성한 다음, 전극(506a1, 506b1)을 실크 스크리닝하고, 상기 전극의 최상부(506a1, 506b1) 위에 세라믹 층(5041)을 스태킹하고, 상기 전체의 구조체를 소결함으로써 제조될 수 있다.
도 6에서 또 다른 실시예를 나타내었는데, 여기서는 하나의 핀(608)이 척 바디(504) 내부의 최저부 전극층(6064)과 교차하는 것으로 도시되어 있다. 다중 직접 연결(multiple direct connection)은, 전도성 통공(614a, 614b, 614c, 614d)에 도시된 바와 같이, 이 최저부 전극(6064)과 상기 최상부 전극(6061)의 사이에 형성된다. 중간 전극층(6063, 6062)은 이들 전극(6063, 6062)과 상기 전도성 통공(614a, 614b, 614c, 614d) 간에 직접 연결이 없음을 강조하기 위해, 다시 한번 이들 전도성 통공(614a, 614b, 614c, 614d) 주위로 "끊어진"것처럼 도시하였다. 도 5b의 실시예와 마찬가지로, RF 및 DC 전력이 상기 핀(608)에 공급될 수 있다. 앞서 기술한 바와 같이, RF 전력의 전도성 연결은 중간 전극(6063, 6062)을 통하여 일어난다. 상기 DC 및 RF 전력 모두 상기 통공(614a, 614b, 614c, 614d)에 의해 제공되는 다중 직접 연결을 통하여 상기 최상부 전극(6061)에 연결된다. 역시, 이와 같은 구성으로서, 전력이 단일 연결에만 집중되는 경우 발생할 수 있는 국부 열응력에 기인한 척의 파손 가능성을 최소화할 수 있다.
지금까지 세라믹 바디를 통한 판 관통 도체 연결과 다중층 전극을 가지는 적층 세라믹 바디를 제공하는 신규한 장치를 나타내고 기술하였다. 본 발명의 다양한 변형, 수정, 변경 및 다른 사용과 응용이 가능할 것이나, 이는 본 명세서와 그 실시예를 개시하고 있는 첨부 도면에 의해 해당 기술분야의 전문가에게 명백할 것이다. 예컨대, 이와 같은 다중층 전극의 구성은 또한, 정전 척을 사용하는 증착 프로세스나 플라즈마 엣칭에 적용가능하다. 이와 같이, 본 발명의 기술적 사상과 본 발명의 범주를 벗어나지 아니하는 모든 변형, 수정, 변경 및 다른 사용과 응용은 하기 특허청구범위에 의해서만 한정되어지는 본 발명에 포함되는 것으로 간주된다.
본 발명에 의하면, 척에 RF바이어스를 적용시키고 전극을 가열하는 경우 세라믹의 균열을 초래하지 않고 세라믹 바디에 배설되거나 매입되어 있는 전극을 보유하는 세라믹 바디를 포함한 정전 척이 제공된다.

Claims (23)

  1. 세라믹 바디와 전극을 포함하는 장치로서,
    세라믹 바디와, 상기 세라믹 바디에 매입된 평행으로 간격을 두고 떨어진 다수개의 전극을 포함하는 전극; 및
    상기 평행으로 간격을 두고 떨어진 다수개의 전극 중 적어도 하나의 전극에 기계적 및 전기적으로 연결되고 이들과 교차하며, 상기 세라믹 바디의 내부로 부분 연장되는 전기적 연결구를 포함하는 장치.
  2. 제1항에 있어서, 상기 세라믹 바디가 다수개의 소결된 세라믹 층을 포함하는 장치.
  3. 제2항에 있어서, 상기 소결된 세라믹 층은 소결된 질화 알루미늄인 장치.
  4. 제1항에 있어서, 상기 전극은 평행으로 간격을 두고 떨어진 다수개의 경화된 전기 전도성 물질층을 포함하는 장치.
  5. 제4항에 있어서, 상기 경화된 전기 전도성 물질은 경화된 텅스텐 합금인 장치.
  6. 제1항에 있어서, 상기 전기적 연결구가 상기 다수개의 전극 중 적어도 2개의 전극과 교차하고, 이들과 기계적 및 전기적으로 상호 연결되는 장치.
  7. 제1항에 있어서, 상기 평행으로 간격을 두고 떨어진 다수개의 전극이 제1 복수 전극과 제2 복수 전극을 가지고, 상기 전기적 연결구가 상기 세라믹 바디 내부로 부분적으로 연장되고 상기 제1 복수 전극과 교차하며 기계적 및 전기적으로 상호 연결되고, 상기 전기적 연결구가 상기 제2 복수 전극의 중간에 위치하는 소결된 세라믹 층의 일부에 의해 상기 제2 복수 전극에 용량적으로 전기적 연결되는 장치.
  8. 제1항에 있어서, 상기 평행으로 간격을 두고 떨어진 다수개의 전극 내에서 최상부 전극이 상기 전기적 연결구와 교차하고 상기 전기적 연결구에 의해 연결된 상기 전극 중 적어도 하나에 직접 연결되는 장치.
  9. 제1항에 있어서, 상기 전기적 연결구와 교차하고 상기 전기적 연결구에 의해 연결된 상기 하나의 전극이, 상기 평행으로 간격을 두고 떨어진 다수개의 전극 내에서 최저부 전극이고, 상기 최저부 전극은 상기 평행으로 간격을 두고 떨어진 다수개의 전극 내에서 최상부 전극에 직접 연결되는 장치.
  10. 세라믹 바디와 전극을 제조하는 방법으로서,
    다수개의 세라믹 물질층을 제공하는 단계와;
    상기 다수개의 세라믹 물질층 중에서 선택된 층 위에 정렬된 평행으로 간격을 두고 떨어진 다수개의 전기 전도성 물질층을 증착하는 단계와;
    상기 다수개의 세라믹 물질층을 소결하여 상기 세라믹 바디를 형성하고, 상기 소결 도중 상기 증착된 전기 전도성 물질층을 경화시킴으로써 상기 증착된 전기 전도성 물질층으로부터 평행으로 간격을 두고 떨어진 다수개의 전극을 형성하는 단계와;
    상기 세라믹 바디 내부로 수직으로 부분 연장되는 보어를 형성하는 단계와;
    상기 보어에 전기 전도성 전기적 연결 부재를 삽입하는 단계; 및
    상기 전기적 연결 부재를 상기 경화된 증착 물질층 중 적어도 하나와 기계적 및 전기적으로 연결시키는 단계를 포함하는 방법.
  11. 제10항에 있어서, 상기 증착 단계는 상기 다수개의 세라믹 물질층 중 선택된 층 위에 정렬된 평행으로 간격을 두고 떨어진 다수개의 전기 전도성 물질층을 실크 스크리닝하는 단계인 방법.
  12. 제10항에 있어서, 상기 증착 단계는 상기 다수개의 세라믹 물질층 중 선택된 층 위에 정렬된 평행으로 간격을 두고 떨어진 티타늄, 질화 티타늄, 또는 텅스텐과 같은 금속을 함유한 다수개의 전도성있는 페이스트 물질층을 실크 스크리닝하는 단계인 방법.
  13. 제10항에 있어서, 상기 소결 단계는 다수개의 질화 알루미늄 층을 질소 분위기에서 약 2000℃에서 소결하여 상기 세라믹 바디를 형성하는 단계인 방법.
  14. 제10항에 있어서, 상기 전기적 연결 부재를 상기 경화된 증착 물질층 중 적어도 하나의 층과 기계적 및 전기적으로 상호 연결시키는 상기 단계는, 상기 전기적 연결 부재를 상기 경화된 증착 물질층 중 적어도 하나의 층에 솔더링하는 단계인 방법.
  15. 제10항에 있어서, 상기 전기적 연결 부재를 상기 경화된 증착 물질층 중 적어도 하나의 층과 기계적 및 전기적으로 상호 연결시키는 상기 단계는, 상기 전기적 연결 부재를 상기 경화된 증착 물질층 중 적어도 하나의 층에 브래이징하는 단계인 것을 특징으로 하는 다중층 전극을 가진 적층 세라믹의 제조방법.
  16. 세라믹 바디와 전극을 제조하는 방법으로서,
    다수개의 세라믹 물질층을 제공하는 단계와;
    상기 다수개의 세라믹 물질층 중에서 선택된 층 위에 정렬된 평행으로 간격을 두고 떨어진 다수개의 전기 전도성 물질층을 증착하는 단계와;
    상기 다수개의 세라믹 물질층 중 적어도 하나를 통해 수직으로 연장된 적어도 하나의 보어를 형성하고, 상기 다수개의 전기 전도성 물질층 중 적어도 하나와 교차시키는 단계와;
    상기 보어를 전기 전도성 페이스트로 충진시키는 단계; 및
    상기 다수개의 세라믹 물질층을 소결하여 상기 세라믹 바디를 형성하고, 상기 소결 도중 상기 증착된 전기 전도성 물질층을 경화시킴으로써 상기 증착된 전기 전도성 물질층으로부터 평행으로 간격을 두고 떨어진 다수개의 전극을 형성하여, 상기 전기 전도성 페이스트를 상기 경화된 전기 전도성 증착 물질층 중 적어도 하나의 층과 기계적 및 전기적으로 상호 연결되도록 하는 단계를 포함하는 방법.
  17. 제16항에 있어서, 상기 증착 단계는 상기 다수개의 세라믹 물질층 중 선택된 하나의 층 위에 정렬된 평행으로 간격을 두고 떨어진 다수개의 전기 전도성 물질층을 실크 스크리닝하는 단계인 방법.
  18. 제16항에 있어서, 상기 전도성 페이스트는 티타늄, 질화 티타늄, 또는 텅스텐과 같은 금속을 포함하는 방법.
  19. 제16항에 있어서, 상기 소결 단계는 다수개의 질화 알루미늄 층을 질소 분위기에서 약 2000℃에서 소결하여 상기 세라믹 바디를 형성하는 단계인 방법.
  20. 세라믹 바디와 전극을 제조하는 방법으로서,
    다수개의 세라믹 물질층과 다수개의 전기 전도성 물질층을 제공하는 단계와;
    상기 다수개의 세라믹 물질층 중 적어도 하나의 층과 상기 전기 전도성 물질층 중 적어도 하나의 층을 관통하여 보어를 형성하는 단계와;
    상기 다수개의 세라믹 물질층의 보어를 상기 다수개의 전기 전도성 물질층의 보어와 정렬시키는 단계와;
    상기 다수개의 세라믹 물질층 중 선택된 층 위에 정렬된 평행으로 간격을 두고 떨어진 다수개의 전기 전도성 물질층을 증착하는 단계와;
    상기 보어를 전기 전도성 페이스트로 충진시키는 단계; 및
    상기 다수개의 세라믹 물질층을 소결하여 상기 세라믹 바디를 형성하고, 상기 소결 도중 상기 증착된 전기 전도성 물질층을 경화시킴으로써 상기 증착된 전기 전도성 물질층으로부터 평행으로 간격을 두고 떨어진 다수개의 전극을 형성하여, 상기 전기 전도성 페이스트를 상기 경화된 전기 전도성 증착 물질층 중 적어도 하나의 층과 기계적 및 전기적으로 상호 연결되도록 하는 단계를 포함하는 방법.
  21. 제20항에 있어서, 상기 증착 단계는 상기 다수개의 세라믹 물질층 중 선택된 층 위에 정렬된 평행으로 간격을 두고 떨어진 다수개의 전기 전도성 물질층을 실크 스크린하는 단계인 방법.
  22. 제20항에 있어서, 상기 전기 전도성 페이스트는 티타늄, 질화 티타늄, 또는 텅스텐과 같은 금속을 포함하는 방법.
  23. 제20항에 있어서, 상기 소결 단계는 다수개의 질화 알루미늄 층을 질소 분위기에서 약 2000℃에서 소결하여 상기 세라믹 바디를 형성하는 단계인 방법.
KR1020000007504A 1999-02-17 2000-02-17 다중층 전극을 가진 적층 세라믹 및 그 제조방법 KR100682172B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/251,697 1999-02-17
US9/251,697 1999-02-17
US09/251,697 US6303879B1 (en) 1997-04-01 1999-02-17 Laminated ceramic with multilayer electrodes and method of fabrication

Publications (2)

Publication Number Publication Date
KR20000062564A true KR20000062564A (ko) 2000-10-25
KR100682172B1 KR100682172B1 (ko) 2007-02-12

Family

ID=22953036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007504A KR100682172B1 (ko) 1999-02-17 2000-02-17 다중층 전극을 가진 적층 세라믹 및 그 제조방법

Country Status (4)

Country Link
US (1) US6303879B1 (ko)
EP (1) EP1030364A3 (ko)
JP (2) JP5004376B2 (ko)
KR (1) KR100682172B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497953B1 (ko) * 2002-08-05 2005-06-29 한국화학연구원 전도성 세라믹 전극 및 이를 포함하는 정전척

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6189209B1 (en) * 1998-10-27 2001-02-20 Texas Instruments Incorporated Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion
EP1124256A1 (en) * 1999-11-10 2001-08-16 Ibiden Co., Ltd. Ceramic substrate
US6603650B1 (en) * 1999-12-09 2003-08-05 Saint-Gobain Ceramics And Plastics, Inc. Electrostatic chuck susceptor and method for fabrication
US6723274B1 (en) 1999-12-09 2004-04-20 Saint-Gobain Ceramics & Plastics, Inc. High-purity low-resistivity electrostatic chucks
CN1409871A (zh) 1999-12-09 2003-04-09 圣戈本陶瓷及塑料股份有限公司 采用平面薄膜电极的静电吸盘
US6593535B2 (en) * 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board
DE10205450A1 (de) * 2002-02-08 2003-08-28 Infineon Technologies Ag Schaltungsträger und Herstellung desselben
DE102004041049A1 (de) * 2004-07-02 2006-01-26 VenTec Gesellschaft für Venturekapital und Unternehmensberatung mbH Mobiler, elektrostatischer Substrathalter und Verfahren zur Herstellung des Substrathalters
US20060118332A1 (en) * 2004-12-02 2006-06-08 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
JP5072289B2 (ja) * 2006-08-30 2012-11-14 京セラ株式会社 気密端子
JP2008108703A (ja) * 2006-09-28 2008-05-08 Covalent Materials Corp 面状ヒータ及びこのヒータを備えた半導体熱処理装置
JP2008153543A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 静電チャック
KR101398634B1 (ko) * 2008-07-11 2014-05-22 삼성전자주식회사 배선 구조체 및 이를 채택하는 전자 소자
KR100907864B1 (ko) * 2008-09-30 2009-07-14 주식회사 아이엠텍 격리 저항을 구비하는 프로브 카드용 스페이스 트랜스포머 및 그 제조 방법
US8378495B2 (en) * 2009-08-10 2013-02-19 Texas Instruments Incorporated Integrated circuit (IC) having TSVS with dielectric crack suppression structures
JP2011082450A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
JP5348439B2 (ja) * 2011-09-30 2013-11-20 Ｔｏｔｏ株式会社 静電チャック
CN103050859B (zh) * 2011-10-14 2015-05-13 利宝嘉电业(深圳)有限公司 音频信号插头自动化生产工艺及其设备
WO2013132803A1 (ja) 2012-03-07 2013-09-12 日本特殊陶業株式会社 搬送装置およびセラミック部材
US9518326B2 (en) 2013-10-21 2016-12-13 Applied Materials, Inc. Method for forming an electrostatic chuck using film printing technology
US9101038B2 (en) 2013-12-20 2015-08-04 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
US9374910B2 (en) * 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
KR101541051B1 (ko) * 2014-03-24 2015-07-31 (주)보부하이테크 다층 전극 구조를 갖는 정전척의 제조방법 및 이에 의해 제조된 다층 전극 구조를 갖는 정전척
US10002782B2 (en) 2014-10-17 2018-06-19 Lam Research Corporation ESC assembly including an electrically conductive gasket for uniform RF power delivery therethrough
US9673025B2 (en) * 2015-07-27 2017-06-06 Lam Research Corporation Electrostatic chuck including embedded faraday cage for RF delivery and associated methods for operation, monitoring, and control
KR102513443B1 (ko) * 2016-03-15 2023-03-24 삼성전자주식회사 정전 척 및 그를 포함하는 기판 처리 장치
TWI641078B (zh) * 2016-05-31 2018-11-11 日商日本特殊陶業股份有限公司 Laminated heating element
US10892179B2 (en) * 2016-11-08 2021-01-12 Lam Research Corporation Electrostatic chuck including clamp electrode assembly forming portion of Faraday cage for RF delivery and associated methods
US11289355B2 (en) 2017-06-02 2022-03-29 Lam Research Corporation Electrostatic chuck for use in semiconductor processing
EP3642870A4 (en) * 2017-06-22 2021-04-07 Applied Materials, Inc. ELECTROSTATIC CARRIER FOR CHIP BONDING APPLICATIONS
JPWO2020195636A1 (ko) * 2019-03-22 2020-10-01
JP2022143488A (ja) * 2021-03-17 2022-10-03 新光電気工業株式会社 静電チャック及び基板固定装置
JP2022148714A (ja) * 2021-03-24 2022-10-06 新光電気工業株式会社 静電チャック、基板固定装置
CN117355931A (zh) * 2021-06-01 2024-01-05 东京毅力科创株式会社 等离子体处理装置和基片支承器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346689A (en) 1965-01-29 1967-10-10 Philco Ford Corp Multilayer circuit board suing epoxy cards and silver epoxy connectors
US4095866A (en) 1977-05-19 1978-06-20 Ncr Corporation High density printed circuit board and edge connector assembly
US4456786A (en) * 1979-11-19 1984-06-26 James C. Kyle Terminal assembly for heart pacemaker
US4665468A (en) 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPH0760849B2 (ja) 1986-06-05 1995-06-28 東陶機器株式会社 静電チャック板
JPS63193844U (ko) * 1987-05-30 1988-12-14
JPH01171229A (ja) * 1987-12-25 1989-07-06 Hitachi Ltd 不揮発性半導体記憶装置
JP2610487B2 (ja) * 1988-06-10 1997-05-14 株式会社日立製作所 セラミック積層回路基板
JPH0797705B2 (ja) * 1989-07-17 1995-10-18 日本電気株式会社 多層セラミツク基板
JP2838810B2 (ja) * 1990-07-16 1998-12-16 東陶機器株式会社 静電チャック
JPH03163849A (ja) 1990-11-07 1991-07-15 Toshiba Mach Co Ltd 静電チャック
US5155652A (en) 1991-05-02 1992-10-13 International Business Machines Corporation Temperature cycling ceramic electrostatic chuck
US5191506A (en) 1991-05-02 1993-03-02 International Business Machines Corporation Ceramic electrostatic chuck
JP3079699B2 (ja) * 1991-11-08 2000-08-21 石川島播磨重工業株式会社 アークヒータにおけるガス注入方法及びアークヒータ
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JPH06148687A (ja) * 1992-11-12 1994-05-27 Casio Comput Co Ltd 液晶駆動装置
US5450290A (en) 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
JPH0731349U (ja) * 1993-11-15 1995-06-13 太陽誘電株式会社 発熱体
JP3134674B2 (ja) * 1994-09-09 2001-02-13 三菱電機株式会社 ガス絶縁電気機器の電圧検出装置
JP2573809B2 (ja) * 1994-09-29 1997-01-22 九州日本電気株式会社 電子部品内蔵のマルチチップモジュール
US5886863A (en) * 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member
JPH09213455A (ja) * 1996-02-05 1997-08-15 Kyocera Corp ウエハ保持装置の給電構造
US5656093A (en) 1996-03-08 1997-08-12 Applied Materials, Inc. Wafer spacing mask for a substrate support chuck and method of fabricating same
JPH1091099A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 液晶表示装置
US6255601B1 (en) * 1997-04-01 2001-07-03 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497953B1 (ko) * 2002-08-05 2005-06-29 한국화학연구원 전도성 세라믹 전극 및 이를 포함하는 정전척

Also Published As

Publication number Publication date
JP5004376B2 (ja) 2012-08-22
EP1030364A3 (en) 2003-09-03
KR100682172B1 (ko) 2007-02-12
EP1030364A2 (en) 2000-08-23
US6303879B1 (en) 2001-10-16
JP2001007190A (ja) 2001-01-12
JP2012142615A (ja) 2012-07-26
JP5475824B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
KR100682172B1 (ko) 다중층 전극을 가진 적층 세라믹 및 그 제조방법
JP4354545B2 (ja) セラミック体のための導電性フィードスルー及びその製造方法
US9773692B2 (en) In-situ removable electrostatic chuck
US6768079B2 (en) Susceptor with built-in plasma generation electrode and manufacturing method therefor
US7045045B2 (en) Workpiece holder for processing apparatus, and processing apparatus using the same
US9779975B2 (en) Electrostatic carrier for thin substrate handling
JP4850992B2 (ja) ウェーハを支持する装置及びウェーハを支持する装置を製作する方法
US20060102595A1 (en) Wafer support member and semiconductor manufacturing system using the same
KR20010052264A (ko) 세라믹 및 금속을 일체식으로 소결하여 형성한 정전기 척
TWI429006B (zh) 三維積體電路之製造方法、設備及系統
JP4858319B2 (ja) ウェハ保持体の電極接続構造
JPH11340309A (ja) 導電体内蔵型セラミック製リフトピンとそれを用いた静電チャック
KR101541051B1 (ko) 다층 전극 구조를 갖는 정전척의 제조방법 및 이에 의해 제조된 다층 전극 구조를 갖는 정전척
JPS6070170A (ja) 金属層付着方法
JP2001345372A (ja) ウエハ支持部材及びその製造方法
JP2019075585A (ja) ウェハ保持体
KR102650161B1 (ko) 세라믹 서셉터
KR101397132B1 (ko) 정전척의 제조방법
JPH11220011A (ja) 端子構造
TW202316559A (zh) 陶瓷基座
JP2019040939A (ja) ウエハ載置台

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 13