JPH0760849B2 - 静電チャック板 - Google Patents

静電チャック板

Info

Publication number
JPH0760849B2
JPH0760849B2 JP61130509A JP13050986A JPH0760849B2 JP H0760849 B2 JPH0760849 B2 JP H0760849B2 JP 61130509 A JP61130509 A JP 61130509A JP 13050986 A JP13050986 A JP 13050986A JP H0760849 B2 JPH0760849 B2 JP H0760849B2
Authority
JP
Japan
Prior art keywords
electrode
dielectric layer
insulating dielectric
chuck plate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61130509A
Other languages
English (en)
Other versions
JPS62286249A (ja
Inventor
武利 村上
英史 藤本
安史 和田
Original Assignee
東陶機器株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東陶機器株式会社 filed Critical 東陶機器株式会社
Priority to JP61130509A priority Critical patent/JPH0760849B2/ja
Publication of JPS62286249A publication Critical patent/JPS62286249A/ja
Publication of JPH0760849B2 publication Critical patent/JPH0760849B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Jigs For Machine Tools (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は導電性材料或いは半導電性材料からなる試料
(シリコンウェハー等)を電気的に吸着・固定する静電
チャック板に関する。
(従来の技術) LSI等の大集積回路チップはシリコンウェハー等の半導
体ウェハーにパターンニング等の各種微細加工を施すこ
とで製造される。そしてこれら微細加工を行うにあたっ
てはウェハーを平坦な面に確実に固定することが必要と
なり、このため従来から機械式・吸引式及び電気式のチ
ャック板が利用されており、特に静電的にウェハーを吸
着固定する静電チャック板は、ウェハーを平坦度を維持
しつつ固定できるため広く用いられている。
斯かる静電チャック板としては、特公昭60−59104号、
特公昭61−4611号或いは特開昭58−57736号に開示され
る構造となっている。
特公昭60−59104号に開示される静電チャック板は第5
図に示すように、板状の電極(100)表面にアルミナ(A
l2O3)を溶射して誘電層(101)を形成し、この誘電層
(101)上に載置したウェハー等の試料(102)に他方の
電極(103)を接触せしめるようにしたものであり、ま
た特公昭61−4611号に開示される静電チャック板は第6
図に示すように、複数の板状電極(100)を絶縁性誘電
層(101)内に埋設することで、試料(102)に電極を接
触させなくても吸着できるようにしており、また特開昭
58−57736号に開示される静電チャック板は、基材と絶
縁性誘電層との間に第1の電極を形成し、この第1の電
極を貫通する第2の電極の先端部を絶縁性誘電層表面に
露出させ、直接ウェハーに接触させるようにしている。
(発明が解決しようとする問題点) 特公昭60−59104号に開示される静電チャック板にあっ
ては、電極を試料に直接接触せしめるため、大きな静電
吸着力を発揮できるのであるが、電極を試料に接触させ
る作業が必要となり且つこのための装置も別途用意しな
ければならずスペース的にも不利となる。
また、特公昭61−4611号に開示される静電チャック板に
よれば、電極を試料に接触させる必要がないため有利と
なるが、各電極の配列が同一平面的になるため静電吸着
力が弱くなるという問題がある。
また、特開昭58−57736号に開示される静電チャック板
にあっては、ウェハーに接触しない電極(第1の電極)
は基材と絶縁性誘電層との間に形成することになるが、
絶縁性誘電層には要求される厚みが必要とされ、この厚
さ以上に第1の電極をウェハーに近づけることができ
ず、強い静電吸着力を発揮することができない。
(問題点を解決するための手段) 上記問題点を解決すべく本発明に係る静電チャック板
は、絶縁性誘電層を基材上に多層構造をなして積層し、
また前記絶縁性誘電層及び基材をセラミック材にて構成
し、基材と絶縁性誘電層との境界部には第2の電極の膜
状部を形成し、また多層をなす絶縁性誘電層の層間には
第1の電極の膜状部を形成し、更に前記第1の電極の膜
状部及び第2の電極の膜状部には開口を形成し、第2の
電極の膜状部に形成した開口を介して第1の電極の棒状
部を電気的に非接触の状態で貫通させ、また第1の電極
に形成した複数の開口を介して第2の電極の複数の棒状
部を電気的に非接触の状態で貫通させ、この第2の電極
の複数の棒状部の先端を前記絶縁性誘電層の表面に露出
せしめた。
(作用) 試料を絶縁性誘電層に載置することで、試料は自動的に
第2の電極に接触することとなり、大きな静電吸着力で
もって試料は吸着固定される。
(実施例) 以下に本発明の実施例を添付図面に基づいて説明する。
第1図は本発明に係る静電チャック板の縦断面図、第2
図は第1図のB−B線断面図である。
静電チャック板はセラミックス材料を焼成してなる基材
(1)の表面にセラミックス材を溶射した絶縁性誘電層
(2)を形成し、この絶縁性誘電層(2)の表面にシリ
コンウェハー等の試料(3)を載置するようにしてい
る。
前記絶縁性誘電層(2)は上層(2a)及び下層(2b)の
2層構造とされ、これら上層(2a)と下層(2b)間に第
1の電極(4)の膜状部(4a)を形成し、下層(2b)と
基材(1)との境界部に第2の電極(6)の膜状部(6
a)を形成し、また第1の電極(4)及び第2の電極
(6)には開口(4c)、(6c)を形成し、第1の電極
(4)の棒状部(4b)が第2の電極(6)の開口(6c)
を電気的に非接触の状態で貫通して下方に垂下し、また
第2の電極(6)の棒状部(6b)が第1の電極(4)の
開口(4c)を電気的に非接触の状態で貫通して上方に延
び、その先端は絶縁性誘電層(2)の表面と面一となる
ように絶縁性誘電層(2)の表面に露出し、下端は前記
第1の電極(4)の棒状部(4b)と同様に電源(5)に
接続されている。
更に、基材(1)には冷却水を通す冷却通路(7)が基
材(1)の焼成的にキャスティング(鋳込み)によって
同時に成形されている。
ここで、前記基材(1)を構成するセラミック材として
はAl2O3等の酸化物の他、Si3N4、AlN等の窒化物或いはS
iC等の炭化物を用いてもよい。特に熱伝導性に優れ、絶
縁性に富む窒化物又は炭化物を使用することで冷却効率
の向上と、均熱化を図ることが可能となる。
また、第1の電極(4)の膜状部(4a)及び第2の電極
(6)の膜状部(6a)は、膜形成技術によってパターン
化して形成される。この膜形成技術としては、例えばAg
/Pd等の導体粉を含むペーストをスクリーン印刷法によ
って基材(1)表面にパターン化して塗布した後、850
℃×15分程度の条件にて焼き付けるか、エッチングを施
すようにして形成する。また膜状部(4a),(6a)の厚
さを0.5μm以下とする場合には、CVD(Chemical Vapou
r Deposition)、PVD(Physical Vapour Deposition)
等の蒸着法を用いればよい。
一方、第1の電極(4)の棒状部(4b)及び第2の電極
(6)の棒状部(6b)は、スルーホール技術によって形
成され、特に第2の電極(6)の棒状部(6b)先端は絶
縁性誘電層(2)の表面に露出しているため摩耗しやす
く、この摩耗を防止するため電極材料として、Mo、W、
WC等を用いるか、第2の電極(6)の棒状部(6b)の先
端面にCVD、PVDによりTiN、TiC等の被膜を0.1〜0.5μm
の厚さで形成してもよい。
また、前記絶縁性誘電層(2)はセラミックス材をプラ
ズマ溶射することで形成される。ここで溶射材よりも被
溶射材(基材)の硬度が大であると良好な密着強度をも
つ溶射膜(誘電層)を形成しにくい。そこで、本実施例
にあっては基材(1)表面にサンドブラスト或いはエッ
チングを施し、表面粗度を100〜300メッシュとした状態
で溶射を行うようにしている。そして、溶射によって誘
電層(2)を形成した場合には粒子間の気孔を埋めて結
合力を高め、表面硬度及び絶縁性を向上せしめるべく、
絶縁性誘電層(2)の表面にガラス等の無機含浸層を形
成してもよい。
また、絶縁性誘電層(2)を構成するセラミックス溶射
材としては、Al2O3粉のみとしてもよいが、Al2O3粉にTi
O2粉、ZrO2粉、Si3N4粉或いはSiC粉を混合したものを用
いれば絶縁性誘電層(2)の絶縁抵抗及び熱伝導率を高
まることができる。
即ち、絶縁抵抗(R)は一般に次式で表わされる。
R=ρ・l/S ρ:体積抵抗率 l:絶縁距離 S:絶縁面積 そして、絶縁性誘電層(2)の面積(S)を例えば78.5
cm2、厚さ(1)を50μm(5×10-3cm)程度とし、絶
縁抵抗(R)を1010Ω以上とするには体積抵抗率(ρ)
が2×104Ω−cm以上でなければならない。ここで、溶
射材料としての焼結アルミナの結晶構造はα型であり、
その体積抵抗率(ρ)は1014〜1016Ω−cmであるのに対
し、溶射後にあっては結晶構造がγ、η型に近いものと
なり、体積抵抗率(ρ)は2×1010Ω−cm程度まで低下
する。
また、Al2O3粉に対しSiC粉を15重量%程度混合した溶射
材料を用いた場合には、Al2O3のみを用いた場合の熱伝
導率が0.03cal/cm・sec・℃であったのに対し、0.05cal
/cm・sec・℃となり、熱伝導率が大幅に改善される。
このことは、基材(1)を前記した冷却通路(7)によ
って、若しくは他の冷却手段で冷却する場合に冷却効率
が向上し、絶縁性誘電層(2)上面の均熱化が図れ、試
料(3)の加工・品質管理の面で有効である。
更に、Al2O3粉に対し、Si3N4粉、ZrO2或いはSiC粉を混
合することで、絶縁性誘電層(2)の耐摩耗性が向上す
る。
尚、基材(1)と絶縁性誘電層(2)の密着強度を高め
るため、これらの間にガラス中間層を介在せしめてもよ
い。このガラス中間層は基材(1)及び電極の表面に絶
縁性に優れ且つ誘電性を調整したペースト状ガラス(グ
レーズ)をスクリーン印刷法或いはスプレー等によって
塗布し、このペースト状ガラスを焼成(例えば850℃×
1時間)することで形成される。
また、ガラス中間層中には高誘電性材料、高導電性材料
或いは高熱伝導材料を添加してもよい。
高誘電性材料としてはTiO2、PbTiO3、BaTiO3等が挙げら
れ、高誘電性材料を添加することで絶縁性誘電層(2)
の誘電率を高め静電吸着力を大とすることが可能とな
る。
即ち、静電吸着力(F)は一般に次式で表わされる。
ここで、 ε:誘電率 S:誘電面積 V:電圧 d:第1の電極と試料との距離 上式から明らかなように、誘電率(ε)を高めれば静電
吸着力は大となるのであるが、絶縁性誘電層(2)を形
成するための溶射材中にTiO2等を誘電率を高めるために
添加すると、絶縁抵抗が低下してしまう。そこで絶縁性
誘電層(2)の溶射材ではなくガラス中間層にTiO2等を
添加すれば、絶縁抵抗は損われることなく誘電率を高く
できる。
また、高導電性材料としては酸化雰囲気処理しても導電
性が高い貴金属(Au等)が挙げられ、このような高導電
性材料をガラス中間層中に添加することで、試料(3)
のチャック板からの取り外し時間を短縮できる。
即ち、絶縁性誘電層(2)の誘電率(ε)を高めれば静
電吸着力(F)が大となるが、静電吸着力(F)を大と
して試料(3)をチャック板で吸着した後、試料(3)
をチャック板から取り外す際、誘電率(ε)も絶縁抵抗
(R)も高いと、電荷の抜ける時間が絶縁抵抗(R)と
静電容量(C)の積で表わされるため、絶縁性誘電層
(2)中に溜まった電荷が抜けにくく、試料(3)を絶
縁性誘電層(2)表面から取り外すのに時間がかかる。
そこで、前記した絶縁抵抗の式から明らかなように、体
積抵抗率(ρ)を低くすれば、絶縁抵抗(R)を下げる
ことができ、ガラス中間層中に貴金属を添加すれば絶縁
性誘電層(2)の体積抵抗率(ρ)を下げられるので、
静電吸着力が大で且つ試料(3)の取り外しが容易なチ
ャック板とすることができる。また貴金属に限らずTiO2
等の添加によっても体積抵抗率を下げることができる。
更に、ガラス中間層中に添加する高熱伝導率材料として
はBeO、MgO、SiC等が挙げられる。これらの材料を添加
することで、静電チャック板を冷却する際の冷却効率の
向上及び絶縁性誘電層(2)表面の均熱化を図ることが
できる。
第3図は別実施例の縦断面図、第4図は第3図のC−C
線断面図であり、この実施例にあっては第2の電極
(6)の上端部を絶縁性誘電層(2)の表面から例えば
10μm程度突出せしめ、試料(3)を載置した場合に、
試料(3)の下面は第2の電極(6)の上端部に当接
し、試料(3)と絶縁性誘電層(2)の表面との間に隙
間(S)を形成するようにしている。
斯かる構造とすることで、絶縁性誘電層(2)と試料
(3)との間に微細なゴミ等が存在しても悪影響を及ぼ
すことがない。
尚、第2の電極(6)を絶縁性誘電層(2)の表面から
突出させる場合には、第2の電極(6)の突出端にCV
D、PVD等によりTiN、TiC等の導電性被膜を形成するか、
第2の電極(6)自体をMo、W、WC等の耐摩耗性に優れ
た材料にて形成することが好ましい。
(発明の効果) 以上に説明したように本発明によれば、絶縁性誘電層を
基材上に多層構造をなして積層し、また前記絶縁性誘電
層及び基材をセラミックス材にて構成し、基材と絶縁性
誘電層との境界部には第1の電極を形成し、また多層を
なす絶縁性誘電層の層間には第2の電極を形成し、更に
前記第1の電極及び第2の電極には開口を形成し、第2
の電極に形成した開口を介して第1の電極の棒状部を電
気的に非接触の状態で貫通させ、また第1の電極に形成
した開口を介して第2の電極の棒状部を電気的に非接触
の状態で貫通させ、この第2の電極の棒状部の先端を前
記絶縁性誘電層の表面に露出せしめたので、試料を絶縁
性誘電層に載置すれば、何らの操作を行うことなく必然
的に第2の電極が試料に接触するため、従来の如く試料
を吸着する都度電極を試料に接触させる作業が不要とな
り、且つ電極は直接試料に接触するため、静電吸着力を
大なるものとすることができる。
また、基材をセラミックスとすることで、ヒートサイク
ルの繰り返しがあってもチャック板の変形は生じること
なく、且つ基材及び誘電層等に特定の物質を添加するこ
とで、静電チャック板の電気的特性及び吸着力を高める
ことができる。
また、絶縁性誘電層を多層構造とし、この多層構造の層
間に第1の電極の膜状部を設けることで、絶縁性誘電層
として要求される厚みを確保しつつ、第1の電極と試料
との距離を小さくすることができるので、静電吸着力を
高めることができる。
また、本発明にあっては第2の電極の複数の棒状部を試
料に接触するようにしたので、ウェハーの平坦度を維持
しつつ固定するのに有利であり、またシリコンウェハー
の表面の一部にごみや酸化被膜があっても、導通不良を
防止できる。
更に、第1の電極及び第2の電極のいずれも絶縁体内に
設けられているので、漏れ電流が少なく、効率的に静電
吸着力を発生させることができる。
【図面の簡単な説明】
第1図は本発明に係る静電チャック板の縦断面図、第2
図は第1図のB−B線断面図、第3図は別実施例に係る
静電チャック板の縦断面図、第4図は第3図のC−C線
断面図、第5図及び第6図は従来の静電チャック板の縦
断面図である。 尚、図面中(1)は基材、(2)は絶縁性誘電層、
(3)は試料、(4)は第1の電極、(6)は第2の電
極、(4a),(6a)は第1及び第2の電極の膜状部、
(4b),(6b)は第1及び第2の電極の棒状部、(4
c),(6c)は第1及び第2の電極の開口である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 安史 神奈川県茅ヶ崎市本村2丁目8番1号 東 陶機器株式会社茅ケ崎工場内 (56)参考文献 特開 昭58−57736(JP,A)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】絶縁性誘電層上に載置した導電性又は半導
    電性試料を電気的に吸着する静電チャック板において、
    前記絶縁性誘電層は基材上に多層構造をなして積層さ
    れ、また前記絶縁性誘電層及び基材はセラミック材から
    なり、また多層をなす絶縁性誘電層の層間には第1の電
    極の膜状部が形成され、また基材と絶縁性誘電層との境
    界部には第2の電極の膜状部が形成され、更に前記第1
    の電極の膜状部及び第2の電極の膜状部には開口が形成
    され、第2の電極の膜状部に形成した開口を介して第1
    の電極の棒状部が電気的に非接触の状態で貫通し、また
    第1の電極の膜状部に形成した複数の開口を介して第2
    の電極の複数の棒状部が電気的に非接触の状態で貫通
    し、この第2の電極の複数の棒状部の先端は前記絶縁性
    誘電層の表面に露出していることを特徴とする静電チャ
    ック板。
  2. 【請求項2】前記第2の電極は絶縁性誘電層の表面から
    突出していることを特徴とする請求項(1)に記載の静
    電チャック板。
  3. 【請求項3】前記基材と絶縁性誘電層との間にはガラス
    中間層が介在していることを特徴とする請求項(1)に
    記載の静電チャック板。
JP61130509A 1986-06-05 1986-06-05 静電チャック板 Expired - Lifetime JPH0760849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61130509A JPH0760849B2 (ja) 1986-06-05 1986-06-05 静電チャック板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61130509A JPH0760849B2 (ja) 1986-06-05 1986-06-05 静電チャック板

Publications (2)

Publication Number Publication Date
JPS62286249A JPS62286249A (ja) 1987-12-12
JPH0760849B2 true JPH0760849B2 (ja) 1995-06-28

Family

ID=15035984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61130509A Expired - Lifetime JPH0760849B2 (ja) 1986-06-05 1986-06-05 静電チャック板

Country Status (1)

Country Link
JP (1) JPH0760849B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582410B2 (ja) * 1988-04-26 1997-02-19 東陶機器株式会社 静電チャック基板
JP2665242B2 (ja) * 1988-09-19 1997-10-22 東陶機器株式会社 静電チャック
JPH0311750A (ja) * 1989-06-09 1991-01-21 Nippon Telegr & Teleph Corp <Ntt> 試料吸着ホルダ
JPH0349841A (ja) * 1989-07-12 1991-03-04 Omron Corp チャッキング装置
US5099571A (en) * 1990-09-07 1992-03-31 International Business Machines Corporation Method for fabricating a split-ring electrostatic chuck
JP2804664B2 (ja) * 1992-01-21 1998-09-30 株式会社日立製作所 試料の静電吸着機構及び電子線描画装置
US5822171A (en) * 1994-02-22 1998-10-13 Applied Materials, Inc. Electrostatic chuck with improved erosion resistance
EP0668608A1 (en) * 1994-02-22 1995-08-23 Applied Materials, Inc. Electrostatic chuck with erosion-resistant electrode connection
US6255601B1 (en) 1997-04-01 2001-07-03 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
US6303879B1 (en) 1997-04-01 2001-10-16 Applied Materials, Inc. Laminated ceramic with multilayer electrodes and method of fabrication
US6219219B1 (en) * 1998-09-30 2001-04-17 Applied Materials, Inc. Cathode assembly containing an electrostatic chuck for retaining a wafer in a semiconductor wafer processing system
US6291777B1 (en) 1999-02-17 2001-09-18 Applied Materials, Inc. Conductive feed-through for creating a surface electrode connection within a dielectric body and method of fabricating same
JP4522963B2 (ja) * 2006-03-24 2010-08-11 日本碍子株式会社 加熱装置
JP7370228B2 (ja) * 2019-11-22 2023-10-27 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979545A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 静電チャック装置

Also Published As

Publication number Publication date
JPS62286249A (ja) 1987-12-12

Similar Documents

Publication Publication Date Title
JPH0760849B2 (ja) 静電チャック板
US6351367B1 (en) Electrostatic holding apparatus having insulating layer with enables easy attachment and detachment of semiconductor object
US6122159A (en) Electrostatic holding apparatus
KR100615443B1 (ko) 세라믹 히터
JPH07297265A (ja) 静電チャック
JP3847198B2 (ja) 静電チャック
JP7306915B2 (ja) セラミックス基板、静電チャック、静電チャックの製造方法
JPH02263445A (ja) 窒化アルミニウム基板およびそれを用いた半導体装置
JP2002368069A (ja) 静電吸着装置
JP3287996B2 (ja) 静電チャック装置
EP0506537A1 (en) Electrostatic chuck
JPH0727961B2 (ja) 静電チャック板の製造方法
JP4033508B2 (ja) 静電チャック
JPH05243367A (ja) 静電チャック
JPS62286248A (ja) 静電チヤツク板及びその製造方法
JP3767719B2 (ja) 静電吸着装置
JP2001077185A (ja) 静電チャック及びその製造方法
JPH10107132A (ja) 静電チャック
JPH11260899A (ja) 静電チャック
JPH1187479A (ja) 静電チャック
JPH08236599A (ja) ウェハ保持装置
JPH0563062A (ja) 静電チヤツク
JP4934907B2 (ja) 静電チャック
JP3584203B2 (ja) 半導体製造・検査装置用セラミック基板
JPH11251417A (ja) 静電チャック

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term