JP4947902B2 - 高密度二重平面デバイス - Google Patents

高密度二重平面デバイス Download PDF

Info

Publication number
JP4947902B2
JP4947902B2 JP2004565197A JP2004565197A JP4947902B2 JP 4947902 B2 JP4947902 B2 JP 4947902B2 JP 2004565197 A JP2004565197 A JP 2004565197A JP 2004565197 A JP2004565197 A JP 2004565197A JP 4947902 B2 JP4947902 B2 JP 4947902B2
Authority
JP
Japan
Prior art keywords
semiconductor body
free
standing
channel region
crystal plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004565197A
Other languages
English (en)
Other versions
JP2006511962A (ja
JP2006511962A5 (ja
Inventor
ノワク、エドワード、ジェイ
レイニー、ベスアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Corp
Original Assignee
Microsoft Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Corp filed Critical Microsoft Corp
Publication of JP2006511962A publication Critical patent/JP2006511962A/ja
Publication of JP2006511962A5 publication Critical patent/JP2006511962A5/ja
Application granted granted Critical
Publication of JP4947902B2 publication Critical patent/JP4947902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、一般に、ＣＭＯＳ技術及び超大規模集積回路に関し、より具体的には、ダブルゲート型ＣＭＯＳ技術において高移動度結晶面の使用を可能にする方法及び構造体に関する。
相補型金属酸化膜半導体（ＣＭＯＳ）は、単一の集積回路を形成するために、文字通り数千万（又はそれ以上）のトランジスタを製造することができる、超大規模集積回路（ＶＬＳＩ）のための最適な技術であった。
より高速でより多数のトランジスタを構成するために、当該技術分野において提案されている１つの選択肢は、トランジスタの本体として、自立型シリコン・レール（ｆｒｅｅｓｔａｎｄｉｎｇ ｓｉｌｉｃｏｎ ｒａｉｌｓ）を用いることである。これらの本体すなわち所謂「フィン（ｆｉｎｓ）」は、ウェーハ面によって定められる面と垂直である。例えば、Ｍｕｌｌｅｒ他への特許文献１を参照されたい。こうしたフィンと共に構築されたダブルゲート型トランジスタは、漏れ電流をより少なくすることができ、より短いゲート長まで拡大縮小可能である。非特許文献１を参照されたい。
さらに、シリコンのような半導体結晶においては、正孔及び電子の移動度は、トランジスタのチャネルが形成される結晶面の関数であると理解されている。例えば、非特許文献２に記載されているように、シリコンにおいて、電子は、｛１００}等価面において最大移動度を有し、正孔は、｛１１０}等価面において最大移動度を有する。他のタイプの半導体基板（例えば、ヒ化ガリウム）は、一般に、異なる面において異なる電子／正孔移動度を有する。
実際には、デバイスの密度を減少させることなく、及び／又はプロセスの複雑さを増大させることなく、異なる面上にＮＦＥＴ及びＰＦＥＴを形成するのは困難であることが分かった。例えば、特許文献２においては、ＳＯＩ基板上のシリコン・アイランドが選択的にマスクされ、再結晶化されて、異なる結晶配向のアイランドを形成し、このことは、プロセスのコストを増大させる。特許文献３においては、それぞれｎ型及びｐ型デバイスが、互いに直交する基板の別個の領域内に形成され、密度を犠牲にする。特許文献４、並びに特許文献５及び特許文献６においては、それぞれのデバイスが、基板の水平方向面及び垂直方向面上に形成され、トレンチ形成が、プロセスの複雑さ及び費用を増大させる。
米国特許第６，２５２，２８４号明細書 米国特許第４，９３３，２９８号明細書 米国特許第５，３１７，１７５号明細書 米国特許第５，６９８，８９３号明細書 日本国特許公報第ＪＰ１２６４２５４Ａ号 日本国特許公報第ＪＰ３２８５３５１Ａ号 Ｔａｎｇ他著、「ＦｉｎＦＥＴ−Ａ Ｑｕａｓｉ−Ｐｌａｎｒ Ｄｏｕｂｌｅ−Ｇａｔｅ ＭＯＳＦＥＴ」、２００１年 ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔ Ｃｏｎｆｅｒｅｎｃｅ、Ｐａｐｅｒ７．４． Ｔａｋａｇｉ他著、「Ｏｎ ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｉｎｖｅｒｓｉｏｎ Ｌａｙｅｒ Ｍｏｂｉｌｉｔｙ ｉｎ Ｓｉ ＭＯＳＦＥＴｓ：Ｐａｒｔ Ｉ−Ｅｆｆｅｃｔｓ ｏｆ Ｓｕｂｓｔｒａｔｅ Ｉｍｐｕｒｉｔｙ Ｃｏｎｃｅｎｔｒａｔｉｏｎ」、１９９４年 ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、４１巻第１２、ｐｐ．２３５７−２３６８、１９９４年１２月
したがって、プロセスの複雑さ及び密度の損失の付加を最小限にする形態で、異なるチャネル面内にチャネルを有するｐ型及びｎ型トランジスタを有する自立型半導体本体を提供することは、明確な利点である。
第１の態様において、本発明は、基板上に形成された第１及び第２の自立型半導体本体を備え、第１の自立型半導体本体の第１の部分が第２の自立型半導体本体の第１の部分に対して非直交かつ非平行な向きに配置され、第１及び第２の自立型半導体本体のこれらの部分が、それぞれ第１及び第２の結晶配向を有し、第１のゲート電極が該第１の自立型半導体本体の該第１の部分の少なくとも一部と非直角に交差し、第２のゲート電極が該第２の自立型半導体本体の該第１の部分の少なくとも一部と非直角に交差し、制御電極がそれぞれ該第１のゲート電極及び該第２のゲート電極によって露出された該第１及び第２の自立型半導体本体の部分内に少なくとも配置された、ＭＯＳデバイスからなる。
第２の態様において、本発明は、第１の自立型半導体本体の第２の結晶面のものより大きい電子移動度を有する第１の結晶面上に配置されたｎ型チャネル領域及び該チャネル領域と非直角に交差する第１のゲート電極を有する第１の自立型半導体本体と、該第１の自立型半導体本体の該第１の結晶面のものより大きい正孔移動度を有する第２の結晶面上に配置されたｐ型チャネル領域及び該チャネル領域と非直角に交差する第２のゲート電極を有する第２の自立型半導体本体とを有するＣＭＯＳデバイスからなる。
第３の態様において、本発明は、第１の自立型半導体本体の第２の結晶面のものより大きい電子移動度を有する第１の結晶面上に配置されたｎ型チャネル領域、該チャネル領域と非直角に交差する第１のゲート電極、及びソース及びドレイン領域を有する第１の自立型半導体本体を形成し、該第１の自立型半導体本体の該第１の結晶面のものより大きい正孔移動度を有する第２の結晶面上に配置されたｐ型チャネル領域、該チャネル領域と非直角に交差する第２のゲート電極、及びソース及びドレイン領域を有する第２の自立型半導体本体を形成する段階を含む、ＭＯＳデバイスを形成する方法からなる。
第４の態様において、本発明は、半導体ウェーハを所定の軸に向け、該所定の軸に対して第１の方位角で第１の組のマスク形状を形成し、該所定の軸に対して第２の方位角で第２の組のマスク形状を形成し、該第１及び第２の組のマスク形状によって露出されたウェーハの部分をエッチングすることによって、該半導体ウェーハ内にｆｉｎＦＥＴ本体を形成し、リソグラフィ制御に好適な向きに該ｆｉｎＦＥＴ本体にわたってゲート電極を形成する段階を含む、第１及び第２の結晶面上に配置されたチャネル領域を有する第１及び第２のｆｉｎＦＥＴを含む高密度集積回路を提供する方法からなる。
本発明は、添付の明細書と併せて以下の図面を参照することにより、当業者には、より良く理解され、多くの目的及び利点がより明らかになるであろう。
一般に、本発明は、第１の配向のｐ型チャネル及び第２の配向のｎ型チャネルを有し、他の全ての設計上の形態が互いに正規直交（又は直交）しているトランジスタの高密度パッキングを提供するための方法及び構造体である。｛１００｝面シリコン・ウェーハは、｛１００｝面が該ウェーハの上面の平面に沿った垂直方向基準軸に対して２２．５度になるように配向され、｛１１０｝面が該垂直方向基準軸と反対方向に２２．５度の向きになる。自立型シリコン本体は、ｎ型ＦＥＴを形成するために用いられるか又はｐ型ＦＥＴを形成するために用いられるかによって、これらのそれぞれの面に沿って形成される。ゲート電極層が、ウェーハの垂直方向基準軸と直交する（すなわち、該ウェーハの垂直方向基準軸に対して９０度に配向された）方向に沿ってパターン形成され、ゲート長は、自立型シリコン本体の上に重なるゲート電極の幅によって定められる。
本発明は、バルク状のシリコン・ウェーハ又はシリコン・オン・インシュレータ（ＳＯＩ）ウェーハ上に製造することができる。一般に、バルク状シリコン・ウェーハとの対比で以下に説明されるように、自立型シリコン本体の製造を容易にするためにはＳＯＩの方が好ましいが、バルク状シリコン・ウェーハを用いることもできる。さらに、本発明は、シリコン本体について説明するが、他の半導体本体（従来の単結晶ゲルマニウム、シリコンとゲルマニウムの化合物（例えば、ＳｉＧｅ及びＳｉＧｅＣのような引き延ばされたシリコン材料）、ＧａＡｓ及びＩｎＡｓのようなＩＩＩ−Ｖ族物質、又はＩＩ−ＶＩ族物質など）を用いることができる。
本発明においては、シリコンの自立型レールが形成され、ダブルゲート型ＦＥＴ（すなわち、従来のＦＥＴにおけるように、全体をカバーするだけでなく、多次元でチャネル領域を制御するゲート電極を有するＦＥＴ）のためのシリコン本体を提供する。実際には、ダブルゲート型アーキテクチャの有無にかかわらず、こうした自立型シリコン本体を形成するいずれの方法をも用いることができる。すなわち、本発明の好ましい実施形態は、構築が比較的容易であり、結果物としてダブルゲート型アーキテクチャが得られるという理由から、ｆｉｎＦＥＴを用いるが、自立型半導体本体上にＦＥＴ（又は他の能動又は受動集積回路コンポーネント）を形成するための他の方法、構造体、及びアーキテクチャを用いることもできる。
以下の説明において、現在の半導体製造技術及び将来予測されるものに基づき、本発明のデバイスの種々の構造体について、特定の厚さ、寸法、及び他のパラメータに言及する。プロセス統合における将来の進歩に伴って、異なる／より多くの高度なパラメータを用いて記載された構造体を形成することも可能になることを理解すべきである。本発明の範囲は、以下に述べられるパラメータに制限されるものとして解釈すべきではない。
本発明の好ましい実施形態によると、ｆｉｎＦＥＴシリコン本体が、次のプロセスによって形成される。最初に、所定の結晶配向を有するＳＯＩ基板１０が準備される。ＳＯＩウェーハは、埋込酸化物層の上部に約１０ｎｍ−１２０ｎｍの厚さのシリコン層を有する。シリコン層は、４ｎｍ−５０ｎｍの厚さの酸化ケイ素層１２（従来の技術を用いてシリコン層上に熱的に成長された）及び該酸化ケイ素層１２上の６ｎｍ−７５ｎｍの厚さの非ドープ・ポリシリコン層で被覆されている。次に、フォトマスクをポリシリコン上に形成し、従来の技術を用いてポリシリコン層をエッチングし、酸化ケイ素層１２上で止める。次に、図１に示されるように、従来のプロセスを用いて、エッチングされたポリシリコン（マンドレル）２０Ｎ及び２０Ｐの両側に、窒化ケイ素の側壁スペーサ３０を形成する。このスペーサは、最大幅の点（すなわち、酸化ケイ素１２のすぐ上）において、約４ｎｍ−５０ｎｍの厚さとなる。ポリシリコン層の厚さは、窒化ケイ素のスペーサの厚さの１．５倍のオーダーとなるのが好ましいことに注意されたい。窒化ケイ素のスペーサが、酸化ケイ素１２と概ね同じ厚さを有するのが好ましいことにも注意されたい。しかしながら、こうした相互関係は必要でない。
図２に示すように、平面図から、どのデバイスが最終的に形成されるかの関数として、マンドレル２０が異なる角度で配向されることに注意されたい。マンドレル２０Ｎは、結果として生じるＦＥＴのチャネル領域が、ＳＯＩウェーハ１０上のシリコン層の｛１００｝面に沿うように配向され、該マンドレル２０Ｎを用いてｎ型ｆｉｎＦＥＴを形成する。マンドレル２０Ｐは、結果として生じるＦＥＴのチャネル領域が、ＳＯＩウェーハ１０上のシリコン層の｛１１０｝面に沿うように配向され、該マンドレル２０Ｐを用いて、ｐ型ｆｉｎＦＥＴを形成する。シリコンにおいて、｛１００｝面及び｛１１０｝面は、互いに４５度に配向されているので、マンドレル２０Ｎ及び２０Ｐも、互いに同様に配置されることになる。前述のように、異なる半導体は、正孔及び電子移動度が最大になる異なる面を有する。したがって、実際には、他の半導体について、マンドレル２０Ｎ及び２０Ｐを互いに４５度以外の角度で配置することもできる。マンドレル２０Ｎ及び２０Ｐは、それぞれ正孔及び電子移動度が最大になるそれぞれの結晶配向と合致するどんな角度でも配置することができる。また、２つのｆｉｎＦＥＴ本体だけが示されているが、実際には、マンドレル２０Ｎ及び２０Ｐの一方と同じ配向又は直交する配向のいずれかで、他の本体を基板上に形成することもできる。
好ましい実施形態としてシリコンを加工する場合に、ＳＯＩウェーハ１０がノッチ１０Ａを有することに注意されたい。このノッチは、一般に、処理中にウェーハの水平方向及び垂直方向基準軸を定めるために用いられる。したがって、例えば、ウェーハがフォトリソグラフィ用ツールに挿入されたとき、ノッチを用いて該ウェーハの垂直方向基準軸を定め、その軸を基準点として画像が印刷される。ＣＭＯＳ技術において、ノッチをウェーハの｛１１０｝結晶配向と位置合わせさせることが一般的である。本発明においては、代わりに、ノッチは、｛１００｝平面から２２．５度離れた位置に作られる。
このように、フィンは、一般に、ウェーハ上のノッチによって定められる４つの基本方位から＋／−２２．５だけ離れるように配向される。このことにより、垂直方向基準軸から、それぞれ時計回りに２２．５度であるか、又は反時計回りに２２．５度であるかによって、｛１１０｝面又は｛１００｝面内にある面を有するシリコンの「フィン」がもたらされる。
プロセスの説明に戻ると、ポリシリコン・マンドレル２０Ｎ、２０Ｐが取り除かれた後、二酸化ケイ素層１２及び下にあるシリコン層がエッチングされて、フィン本体を形成し、窒化ケイ素の側壁３０がマスクとして働く。窒化スペーサ３０及び下にある酸化ケイ素１２の組み合わせが協働して、シリコン層の完全なエッチングのための寸法完全性を維持するハードマスクを提供することに注意されたい。次に、窒化ケイ素の側壁スペーサ３０が取り除かれ、各々が上面に酸化ケイ素層１２の残りの量を有するｆｉｎＦＥＴシリコン本体４０Ｎ、４０Ｐがもたらされる。結果として生じる構造体が、図３Ａ（平面図）及び図３Ｂ（断面図）に示されている。本体４０Ｎ、４０Ｐは、マンドレル上に形成された側壁スペーサによって定められるので、これらの本体はループの形態となる。この接合部において種々のマスク／エッチング・シーケンスを用いて、ループの接続部分をエッチングにより取り除き、別個のｆｉｎＦＥＴ本体を形成できる。本発明の目的のために、これらのループの有無は重要でない。
次に、ｆｉｎＦＥＴ本体４０Ｎ、４０Ｐは、製品の用途に従ってドープされる。シリコン層が初めにｐ型にドープされたと仮定すると、該ｆｉｎＦＥＴ本体４０Ｎは、この接合部においてマスクされ、ｎ型不純物がｆｉｎＦＥＴ本体４０Ｐに適用される。図４Ａ及び図４Ｂに示されるように、本体を適切にドーピングした後、適切な酸化ケイ素のゲート誘電体５０（熱酸化によって形成された、一般に１ｎｍ−２．５ｎｍの厚さの）が、ｆｉｎＦＥＴ本体内に形成される。他のゲート誘電体（酸化ケイ素及び窒化ケイ素層、又はシリコン窒化酸化膜、或いは他の近年提案された高ｋゲート酸化物誘電体、例えば酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、及びケイ酸金属など）を用いることができる。次に、ゲート電極材料、典型的にはポリシリコンが、５０ｎｍ−１５０ｎｍの厚さまで堆積され、次にエッチングされて、７ｎｍ−１８０ｎｍの所定のゲート長（この配向においては、図４Ａの垂直平行面におけるゲート６０の幅）を有するゲート６０が形成される。ゲート長は、ＦＥＴ、特にＦｉｎＦＥＴの速度及び適切な機能を決定する際の重要なパラメータである。ゲートは、基準軸に沿って配向されるので、ゲート長の制御は、ｆｉｎＦＥＴ本体の軸外配向によって損なわれることはない。さらに、この段階及び次の全てのマスク及びエッチング段階は、リソグラフィ制御に好適なように基準軸と位置合わせされて実行される。
図５において、ｎＦＥＴが設計されている領域上にだけマスク層７０が開いた状態で、ソース・ドレイン延長部及びハローがｆｉｎＦＥＴ本体４０Ｎにイオン注入される。引き続き同様の手順がｐＦＥＴについて行われるが、図示されていない。延長部及びハロー打ち込みの各々が、ウェーハの水平方向基準軸に対して、約１５０度（打ち込み７１）、３０度（打ち込み７２）、２１０度（打ち込み７４）、及び３３０度（打ち込み７３）の配向で、一連の打ち込みとして実行され、ｆｉｎＦＥＴ本体４０Ｎの両側を完全にドープする。ｎ型デバイスについては、延長部の打ち込みは、１Ｅ１５（すなわち、平方ｃｍあたり１×１０乗から１５乗までのイオン）のオーダーの分量及び約０．５ｋＥＶ−１５ｋＥＶのエネルギーのヒ素であり、ハローの打ち込みは、４Ｅ１３のオーダーの分量及び約０．４ｋＥＶ−１０ｋＥＶのエネルギーのホウ素（Ｂ１１）である。ｐ型デバイスについては、延長部の打ち込みは、１Ｅ１５のオーダー及び約０．０５ｋＥＶ−１５ｋＥＶのＢＦ２であり、ハローの打ち込みは、５Ｅ１３から１Ｅ１４までのオーダーの分量及び約１ｋＥＶ−４０ｋＥＶのエネルギーのリンである。これらの値の全ては近似値であり、技術及び製品の両方によって決まるものであることを理解すべきである。
次に、これに続くソース及びドレイン領域７５の打ち込みの後に、ｆｉｎＦＥＴは、従来の平坦化されたラインの後半部（ＢＥＯＬ）の保護層（例えば、ホウ素・リン・酸化ケイ素ガラス、フッ素・酸化ケイ素ガラス、及び低ｋ誘電体、例えばＳｉＬＫ及び黒ダイアの商品名で販売されているものなど）及び導体８０（ドープされたシリコン、アルミニウム、高融点金属及び高融点金属合金、銅及び銅ベース合金）を用いて相互接続される。これらの構造体は、シングル又はデュアル・ダマシン（ｓｉｎｇｌｅ ｏｒ ｄｕａｌ Ｄａｍａｓｃｅｎｅ）（ビア又は溝を形成し、それに金属を堆積し、続いて平坦化することによって、相互接続スタッド及び金属ラインの両方が形成される）、或いはｆｉｎＦＥＴ本体の密度と一致する相互接続密度を生成する他のいずれかのＢＥＯＬ統合スキームとすることができる。
上述のプロセスを用いて、図６に示されるようなトポロジーを有するインバータ回路を形成することができる。ゲート電極６０は、その上に重なる金属スタッド１００Ｂに結合され、該金属スタッド１００Ｂがゲート電極のランディング・パッド１００Ａに接触する。本発明の方法及び構造体の一特徴は、本発明が、マンドレル定義マスク以外の全ての設計レベルにおいて正規直交形状を構成しながら、ｎ型及びｐ型デバイスのキャリア移動度を最大にすることである。フィンについての重要な画像制御は、（この実施形態においては、マスクとして側壁スペーサを用いる側壁画像転写（ＳＩＴ）による）エッジ定義リソグラフィを用いて、非直交方向に維持される。本発明においては、追加のマスク段階又は他のプロセスの複雑さを導入することなく、キャリア移動度が最大化されることに注意されたい。同時に、非直交形態の導入によって密度は幾分損なわれるが、これは単一のマスク・レベル（自立型本体を定めるマスク）において適用されるものであるため、密度の低減は従来技術の手法がもたらすものより少なく、ｎ型及びｐ型デバイスの両方について、キャリア移動度の増大と自立型ＦＥＴ本体の使用との組み合わせによって補償されることになる。
図７には、本発明の第２の実施形態が図示される。この実施形態においては、詳細なレイアウトは、ゲート電極とＦＥＴ本体が交差する場所の近傍以外では、自立型ＦＥＴ本体４０ＮＡ、４０ＰＡがウェーハの基本的な基準軸と直交する方向にある点で、前の実施形態のものと異なる。この「ドッグレッグ」レイアウト・トポロジーは、第１の実施形態によって与えられるものよりＦＥＴ密度を増大させるものであるが、ポリシリコン・マンドレルを形成するマスク段階において工程の複雑さを招く、というトレードオフをもたらす。例えば、ドッグレッグの角度だけ互いにオフセットされた窒化ケイ素のマンドレル上に２つの連続的なマスク／エッチング段階を実行することによって、この形状を形成することができる。
図８は、従来のように形成されたｆｉｎＦＥＴのものに対する、本発明に従って製造された自立型ＦＥＴの実効チャネル長間の関係を示す。ゲート・レベル・リソグラフィは、ＦＥＴゲート長が定められる最小の画像を制限することが多い。本発明のＦｉｎＦＥＴシリコン９０のフィンは、通常の９０度の代わりに６７．５度でゲートと交差するので、該ゲートによって覆われているチャネル面の最小の物理的長さは、従来のＦＥＴのものの正割（２２．５度）倍か、又は９％大きいものになる。ソース及びドレイン領域の拡散は、従来は、ゲート・エッジの下側に約１０％（すなわち、ゲートの全長の、例えば、ソース領域のような上に被さる領域の約１０％）ほど拡がるので、図８のｆｉｎＦＥＴにおいて匹敵する値のＬＥＦＦを達成するためには、ゲートの下側でソース及びドレインの拡散距離を約１５％だけ増大させるように処理を修正しなければならない。実際には、当該技術分野において周知の種々の技術（例えば、従来のパラメータよりも時間を延長するか、又は打ち込み温度を上げる）を用いて、ゲート電極９３のエッジの下側に、本発明のソース及びドレイン延長部をさらに拡散させることができる。このようにして、本発明のＦｉｎＦＥＴの電気的動作を決定する電気的実効チャネル長ＬＥＦＦを、従来のＦｉｎＦＥＴのものと等しくなるように維持することができる。
上記の特許請求の範囲に定められる本発明の精神及び範囲から逸脱することなく、ここで種々の変更及び／又は修正をなし得ることが、容易に明らかであろう。例えば、本発明は、ｎ型及びｐ型デバイスの両方についての移動度を最大化することに関連して説明されたが、一方のデバイスのキャリア移動度を最大化し、他方のデバイスのキャリア移動度は最大化しないことが望ましい製品の用途（ＳＲＡＭセルのような）もあり得る。さらに、前述されたように、本発明は、自立型本体が半導体キャリア経路を定め、「ゲート」が通過導体又は相互接続導体を構成する（製造される素子の性質によって）コンデンサ又は抵抗器のような他のデバイスの製造にも適用される。
本発明の第１の実施形態による方法のある時点におけるＳＯＩウェーハの断面図である。 本発明の第１の実施形態による方法の中間段階におけるＳＯＩウェーハの平面図である。 図２に続く、本発明の第１の実施形態による方法の中間段階におけるＳＯＩウェーハの平面図である。 図２に続く、本発明の第１の実施形態による方法の中間段階におけるＳＯＩウェーハの断面図である。 図３Ａ及び図３Ｂに続く、本発明の第１の実施形態による方法の中間段階におけるＳＯＩウェーハの平面図である。 図３Ａ及び図３Ｂに続く、本発明の第１の実施形態による方法の中間段階におけるＳＯＩウェーハの断面図である。 本発明の第１の実施形態による集積回路構造体を支持するＳＯＩウェーハの平面図である。 本発明の第１の実施形態によるインバータ回路の配置である。 本発明の第２の実施形態による物理的配置及び構造体を示す。 電気チャネルの長さの制御を示す、本発明の自立型ＦＥＴデバイスの平面図である。

Claims (27)

  1. 基板上に形成された第１及び第２の自立型半導体本体を備え、前記第１の自立型半導体本体の第１の部分と前記第２の自立型半導体本体の第１の部分とが、該第１の部分の前記基板表面に沿って延びる方向が互いに非直交かつ非平行な角度となるように配置され、前記第１の自立型半導体本体の前記第１の部分が、第１の多数キャリアのチャネル領域が形成される第１の結晶面を有し、前記第２の自立型半導体本体の前記第１の部分が、前記第１の多数キャリアと異なる第２の多数キャリアのチャネル領域が形成される、前記第１の結晶面と異なる第２の結晶面を有し、
    第１のゲート電極が、前記第１の自立型半導体本体の前記第１の部分の少なくとも一部で前記第１の自立型半導体本体の前記第１の部分と非直角に交差し、かつ、前記基板の基準軸に沿って配向し、
    第２のゲート電極が、前記第２の自立型半導体本体の前記第１の部分の少なくとも一部で前記第２の自立型半導体本体の前記第１の部分と非直角に交差し、かつ、前記基準軸に沿って配向し、
    被制御電極が、それぞれ前記第１のゲート電極及び前記第２のゲート電極から露出された前記第１及び第２の自立型半導体本体の部分に少なくとも配置された、
    ことを特徴とするＭＯＳデバイスの構造体。
  2. 前記第１及び第２の自立型半導体本体が、シリコン、ゲルマニウム、シリコン又はゲルマニウムの化合物、ＩＩＩ−Ｖ族物質、及びＩＩ−ＩＶ族物質からなる群から選択された物質から構成される、請求項１に記載の構造体。
  3. 前記第１の自立型半導体本体の前記第１の部分の前記基板表面に沿って延びる方向が、前記第２の自立型半導体本体の前記第１の部分の前記基板表面に沿って延びる方向に対して４５度の角度を有する、請求項２に記載の構造体。
  4. 前記第１のゲート電極が、６７．５度の角度で前記第１の自立型半導体本体の前記第１の部分と交差する、請求項３に記載の構造体。
  5. 前記第１の自立型半導体本体の前記チャネル領域が、該第１の自立型半導体本体の｛１００｝面と位置合わせされ、前記第２の自立型半導体本体の前記チャネル領域が、該第２の自立型半導体本体の｛１１０｝面と位置合わせされる、請求項４に記載の構造体。
  6. 電子が、前記第１の自立型半導体本体の前記チャネル領域内の前記第１の多数キャリアであり、正孔が、前記第２の自立型半導体本体の前記チャネル領域内の前記第２の多数キャリアである、請求項５に記載の構造体。
  7. 基板上に形成された、第１の結晶面に沿って形成されたｎ型チャネル領域、並びにソース及びドレイン領域を有する第１の自立型シリコン本体と、
    前記ｎ型チャネル領域で前記第１の自立型シリコン本体と非直角に交差し、かつ、前記基板の基準軸に沿って配向する第１のゲート電極と、
    前記基板上に形成された、前記第１の結晶面と異なる第２の結晶面に沿って形成されたｐ型チャネル領域、並びにソース及びドレイン領域を有する第２の自立型シリコン本体と、
    前記ｐ型チャネル領域で前記第２の自立型シリコン本体と非直角に交差し、かつ、前記基準軸に沿って配向する第２のゲート電極と
    を備え、前記第１の自立型シリコン本体の前記ｎ型チャネル領域と前記第２の自立型シリコン本体の前記ｐ型チャネル領域とが、互いに非直交かつ非平行な方向にキャリアが導通するように配置されることを特徴とするＣＭＯＳデバイスの構造体。
  8. 前記第１の結晶面が｛１００｝面であり、前記第２の結晶面が｛１１０｝面である、請求項７に記載の構造体。
  9. 前記第１の自立型シリコン本体の前記ソース及びドレイン領域がｎ型不純物領域であり、前記第２の自立型シリコン本体の前記ソース及びドレイン領域がｐ型である、請求項８に記載の構造体。
  10. 前記第１及び第２の自立型シリコン本体の少なくとも一方が、前記第１及び第２のゲート電極が延びる方向のそれぞれに対して直角に延びる、前記ソース及びドレイン領域の少なくとも一方が形成される部分を有する、請求項８に記載の構造体。
  11. 前記第１及び第２の自立型シリコン本体の各々が、それぞれ前記第１及び第２のゲート電極が延びる方向に対して直角に延びる、ソース及びドレイン領域が形成される部分を有する、請求項９に記載の構造体。
  12. 前記第１及び第２の自立型シリコン本体の少なくとも一方がドッグレッグ形状を有する、請求項８に記載の構造体。
  13. 前記第１の結晶面が、シリコンの少なくとも１つの他の結晶面のものより大きい電子移動度をもたらし、前記第２の結晶面が、前記第１の結晶面のものより大きい正孔移動度をもたらす、請求項８に記載の構造体。
  14. 基板上に形成された、第１の自立型半導体本体の第２の結晶面のものより大きい電子移動度を有する第１の結晶面に沿って形成されたｎ型チャネル領域、並びにソース及びドレイン領域を有する第１の自立型半導体本体と、
    前記ｎ型チャネル領域で前記第１の自立型半導体本体と非直角に交差し、かつ、前記基板の基準軸に沿って配向する第１のゲート電極と、
    前記基板上に形成された、前記第１の自立型半導体本体の前記第１の結晶面のものより大きい正孔移動度を有する第２の結晶面に沿って形成されたｐ型チャネル領域、並びにソース及びドレイン領域を有する第２の自立型半導体本体と、
    前記ｐ型チャネル領域で前記第２の自立型半導体本体と非直角に交差し、かつ、前記基準軸に沿って配向する第２のゲート電極と
    を備え、前記第１の自立型半導体本体の前記ｎ型チャネル領域と前記第２の自立型半導体本体の前記ｐ型チャネル領域とが、互いに非直交かつ非平行な方向にキャリアが導通するように配置されることを特徴とするＣＭＯＳデバイスの構造体。
  15. ＭＯＳデバイスを形成する方法であって、
    第１及び第２の自立型半導体本体を基板上に形成する工程であって、前記第１の自立型半導体本体が、前記第２の自立型半導体本体の第１の部分の基板表面に沿って延びる方向に対して非直交かつ非平行な方向に前記基板表面に沿って延びる第１の部分を有し、前記第１の自立型半導体本体の前記第１の部分が、第１の多数キャリアを有するチャネル領域が形成される第１の結晶面を有し、前記第２の自立型半導体本体の前記第１の部分が、前記第１の多数キャリアと異なる第２の多数キャリアを有するチャネル領域が形成される、前記第１の結晶面と異なる第２の結晶面を有することを特徴とする、当該第１及び第２の自立型半導体本体を形成する工程と、
    前記第１の自立型半導体本体の前記第１の部分の少なくとも一部で前記第１の自立型半導体本体の前記第１の部分と非直角に交差し、かつ、前記基板の基準軸に沿って配向する第１のゲート電極を形成し、前記第２の自立型半導体本体の前記第１の部分の少なくとも一部で前記第２の自立型半導体本体の前記第１の部分と非直角に交差し、かつ、前記基準軸に沿って配向する第２のゲート電極を形成する工程と、
    前記第１のゲート電極及び前記第２のゲート電極から露出された前記第１及び第２の自立型半導体本体の部分に被制御電極を形成する工程とを含むことを特徴とする方法。
  16. ＣＭＯＳデバイスを形成する方法であって、
    基板上に、第１の自立型半導体本体の第２の結晶面のものより大きい電子移動度を有する第１の結晶面に沿って形成されたｎ型チャネル領域を有する第１の自立型半導体本体を形成する工程と、
    前記基板上に、前記第１の自立型半導体本体の前記第１の結晶面のものより大きい正孔移動度を有する第２の結晶面に形成されたｐ型チャネル領域を有する第２の自立型半導体本体を形成する工程と、
    前記ｎ型チャネル領域で前記第１の自立型半導体本体と非直角に交差し、かつ、前記基板の基準軸に沿って配向する第１のゲート電極を形成し、前記ｐ型チャネル領域で前記第２の自立型半導体本体と非直角に交差し、かつ、前記基準軸に沿って配向する第２のゲート電極を形成する工程とを含み、
    前記第１の自立型半導体本体の前記ｎ型チャネル領域と前記第２の自立型半導体本体の前記ｐ型チャネル領域とが、互いに非直交かつ非平行な方向にキャリアが導通するように配置されることを特徴とする方法。
  17. それぞれ第１及び第２の結晶面に沿って形成されたチャネル領域を有する第１及び第２のｆｉｎＦＥＴを含む高密度集積回路を構成する方法であって、
    半導体ウェーハを所定の軸に向ける工程と、
    前記所定の軸に対してそれぞれ非直交かつ非平行な第１の方位角に延びる第１の組のマスク形状を形成し、前記所定の軸に対してそれぞれ非直交かつ非平行な前記第１の方位角とは異なる第２の方位角に延びる第２の組のマスク形状を形成する工程と、
    前記第１及び第２の組のマスク形状によって保護されない前記半導体ウェーハの部分をエッチングすることによって、前記半導体ウェーハ内に前記第１及び第２のｆｉｎＦＥＴのそれぞれ第１及び第２の方位角の方向に平行な側面を有する本体を形成する工程と、
    形成されるゲート電極が前記所定の軸または該軸と直交する軸に沿って配向するように前記所定の軸と位置合わせしてマスキング及びエッチングを実行することで、前記ｆｉｎＦＥＴの前記本体にわたって前記ゲート電極を形成する工程と
    を含むことを特徴とする方法。
  18. 前記半導体ウェーハが、シリコン、ゲルマニウム、シリコン又はゲルマニウムの化合物、ＩＩＩ−Ｖ族物質、及びＩＩ−ＩＶ族物質からなる群から選択された物質から構成される、請求項１７に記載の方法。
  19. 前記半導体ウェーハがシリコンを含む、請求項１８に記載の方法。
  20. 前記第１の方位角は、電子移動度が第２の結晶面のものより大きい前記半導体の第１の結晶面のものであり、前記第２の方位角は、正孔移動度が前記第１の結晶面より大きい該半導体の第２の結晶面のものである、請求項１７に記載の方法。
  21. 前記半導体ウェーハが、｛１１０｝面からほぼ４５度に配向された｛１００｝結晶面を有する、請求項２０に記載の方法。
  22. 前記第１の方位角が、前記第２の方位角と前記所定の軸を基準とした大きさが等しく、前記所定の軸から該第２の方位角と反対方向に傾けた角度である、請求項１７に記載の方法。
  23. 前記第１及び第２のｆｉｎＦＥＴの本体が、前記半導体ウェーハの平面内の前記所定の軸を基準として、それぞれ＋２２．５度及び−２２．５度に配向された、請求項２２に記載の方法。
  24. 基板上に形成された、第１の結晶面に沿って形成された第１の導電性領域を有する第１の自立型半導体本体と、
    前記基板上に形成された、前記第１の結晶面と異なる第２の結晶面に沿って形成された第２の導電性領域を有する第２の自立型半導体本体と、
    それぞれ前記第１及び第２の導電性領域で前記第１及び第２の自立型半導体本体とそれぞれ非直角かつ非平行な角度で交差し、かつ、前記基板の基準軸に沿って配向し、前記第１及び第２の導電性領域をそれぞれ覆う第１及び第２の導体と、
    を備え、前記第１の自立型半導体本体の前記第１の導電性領域と前記第２の自立型半導体本体の前記第２の導電性領域とが、互いに非直交かつ非平行な方向にキャリアが導通するように配置されることを特徴とする構造体。
  25. 不純物領域が、それぞれ前記第１及び第２の自立型半導体本体の少なくとも一方内に配置され、前記第１及び第２の導体それぞれの少なくとも一方が、その全長の１５％にわたって前記不純物領域の上に重なっている、請求項２４に記載の構造体。
  26. 前記不純物領域が、ＦＥＴのソース拡散を含み、前記第１及び第２の導体それぞれの前記少なくとも一方が、ＦＥＴのゲート電極を含む、請求項２５に記載の構造体。
  27. 前記不純物領域が、ＦＥＴのドレイン拡散を含み、前記第１及び第２の導体それぞれの前記少なくとも一方が、ＦＥＴのゲート電極を含む、請求項２５に記載の構造体。
JP2004565197A 2002-12-19 2003-12-05 高密度二重平面デバイス Expired - Fee Related JP4947902B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/248,123 2002-12-19
US10/248,123 US6794718B2 (en) 2002-12-19 2002-12-19 High mobility crystalline planes in double-gate CMOS technology
PCT/US2003/038519 WO2004061972A1 (en) 2002-12-19 2003-12-05 Dense dual-plane devices

Publications (3)

Publication Number Publication Date
JP2006511962A JP2006511962A (ja) 2006-04-06
JP2006511962A5 JP2006511962A5 (ja) 2007-02-08
JP4947902B2 true JP4947902B2 (ja) 2012-06-06

Family

ID=32592757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004565197A Expired - Fee Related JP4947902B2 (ja) 2002-12-19 2003-12-05 高密度二重平面デバイス

Country Status (9)

Country Link
US (1) US6794718B2 (ja)
EP (1) EP1573823B1 (ja)
JP (1) JP4947902B2 (ja)
KR (1) KR100734822B1 (ja)
CN (1) CN100505303C (ja)
AU (1) AU2003293380A1 (ja)
IL (1) IL169140A0 (ja)
TW (1) TWI239630B (ja)
WO (1) WO2004061972A1 (ja)

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6709982B1 (en) 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6762448B1 (en) * 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6909186B2 (en) 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6716686B1 (en) 2003-07-08 2004-04-06 Advanced Micro Devices, Inc. Method for forming channels in a finfet device
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US20050062088A1 (en) * 2003-09-22 2005-03-24 Texas Instruments Incorporated Multi-gate one-transistor dynamic random access memory
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US7498225B1 (en) 2003-12-04 2009-03-03 Advanced Micro Devices, Inc. Systems and methods for forming multiple fin structures using metal-induced-crystallization
US6924561B1 (en) * 2003-12-08 2005-08-02 Advanced Micro Devices, Inc. SRAM formation using shadow implantation
US6924178B2 (en) * 2003-12-08 2005-08-02 International Business Machines Corporation Oxide/nitride stacked in FinFET spacer process
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
KR100601911B1 (ko) * 2003-12-30 2006-07-14 동부일렉트로닉스 주식회사 핀 펫 소자 제조 방법
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
EP1566844A3 (en) * 2004-02-20 2006-04-05 Samsung Electronics Co., Ltd. Multi-gate transistor and method for manufacturing the same
KR100585131B1 (ko) 2004-02-20 2006-06-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20050189598A1 (en) * 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Logic embedded-memory integrated circuits
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7115920B2 (en) * 2004-04-12 2006-10-03 International Business Machines Corporation FinFET transistor and circuit
US7176092B2 (en) * 2004-04-16 2007-02-13 Taiwan Semiconductor Manufacturing Company Gate electrode for a semiconductor fin device
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7354806B2 (en) * 2004-09-17 2008-04-08 International Business Machines Corporation Semiconductor device structure with active regions having different surface directions and methods
US6949796B1 (en) * 2004-09-21 2005-09-27 International Business Machines Corporation Halo implant in semiconductor structures
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) * 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7274084B2 (en) * 2005-01-12 2007-09-25 International Business Machines Corporation Enhanced PFET using shear stress
US7183142B2 (en) * 2005-01-13 2007-02-27 International Business Machines Corporation FinFETs with long gate length at high density
US7193279B2 (en) 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7205639B2 (en) * 2005-03-09 2007-04-17 Infineon Technologies Ag Semiconductor devices with rotated substrates and methods of manufacture thereof
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7521993B1 (en) * 2005-05-13 2009-04-21 Sun Microsystems, Inc. Substrate stress signal amplifier
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
EP1895579B1 (en) * 2005-06-20 2016-06-15 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
JP2007035957A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置とその製造方法
US7382029B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Method and apparatus for improving integrated circuit device performance using hybrid crystal orientations
KR100655437B1 (ko) * 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
US7230287B2 (en) * 2005-08-10 2007-06-12 International Business Machines Corporation Chevron CMOS trigate structure
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070048980A1 (en) * 2005-08-24 2007-03-01 International Business Machines Corporation Method for post-rie passivation of semiconductor surfaces for epitaxial growth
US7462903B1 (en) * 2005-09-14 2008-12-09 Spansion Llc Methods for fabricating semiconductor devices and contacts to semiconductor devices
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
US20070063306A1 (en) * 2005-09-22 2007-03-22 Intel Corporation Multiple crystal orientations on the same substrate
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US7439588B2 (en) * 2005-12-13 2008-10-21 Intel Corporation Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate
US7512017B2 (en) * 2005-12-21 2009-03-31 Intel Corporation Integration of planar and tri-gate devices on the same substrate
CN101346820B (zh) * 2005-12-22 2010-11-03 国立大学法人东北大学 半导体器件
US7525160B2 (en) 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US7396711B2 (en) 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US20070148926A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors
US20070152266A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
US7414877B2 (en) * 2006-01-23 2008-08-19 Freescale Semiconductor, Inc. Electronic device including a static-random-access memory cell and a process of forming the electronic device
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US20070235763A1 (en) * 2006-03-29 2007-10-11 Doyle Brian S Substrate band gap engineered multi-gate pMOS devices
US7425500B2 (en) 2006-03-31 2008-09-16 Intel Corporation Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US7407847B2 (en) * 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
JP5234439B2 (ja) * 2006-04-04 2013-07-10 マイクロン テクノロジー， インク． エッチングで作成したナノＦｉｎトランジスタ
US8354311B2 (en) 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US8734583B2 (en) 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
JP4487266B2 (ja) * 2006-08-30 2010-06-23 エルピーダメモリ株式会社 半導体装置
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US7435683B2 (en) * 2006-09-15 2008-10-14 Intel Corporation Apparatus and method for selectively recessing spacers on multi-gate devices
US7456471B2 (en) * 2006-09-15 2008-11-25 International Business Machines Corporation Field effect transistor with raised source/drain fin straps
US7700470B2 (en) 2006-09-22 2010-04-20 Intel Corporation Selective anisotropic wet etching of workfunction metal for semiconductor devices
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7538391B2 (en) * 2007-01-09 2009-05-26 International Business Machines Corporation Curved FINFETs
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US7699996B2 (en) 2007-02-28 2010-04-20 International Business Machines Corporation Sidewall image transfer processes for forming multiple line-widths
US7777306B2 (en) * 2007-03-06 2010-08-17 International Business Machines Corporation Defect-free hybrid orientation technology for semiconductor devices
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8286114B2 (en) * 2007-04-18 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3-dimensional device design layout
US8237201B2 (en) 2007-05-30 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Layout methods of integrated circuits having unit MOS devices
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US20090001470A1 (en) * 2007-06-26 2009-01-01 Anderson Brent A Method for forming acute-angle spacer for non-orthogonal finfet and the resulting structure
JP2009054705A (ja) * 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US7847320B2 (en) * 2007-11-14 2010-12-07 International Business Machines Corporation Dense chevron non-planar field effect transistors and method
WO2009082706A1 (en) 2007-12-21 2009-07-02 The Trustees Of Columbia University In The City Of New York Active cmos sensor array for electrochemical biomolecular detection
US7759179B2 (en) * 2008-01-31 2010-07-20 International Business Machines Corporation Multi-gated, high-mobility, density improved devices
JP2009188223A (ja) * 2008-02-07 2009-08-20 Seiko Instruments Inc 半導体装置
US7982269B2 (en) * 2008-04-17 2011-07-19 International Business Machines Corporation Transistors having asymmetric strained source/drain portions
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
FR2935539B1 (fr) * 2008-08-26 2010-12-10 Commissariat Energie Atomique Circuit cmos tridimensionnel sur deux substrats desalignes et procede de realisation
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100155801A1 (en) * 2008-12-22 2010-06-24 Doyle Brian S Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application
US7999298B2 (en) * 2008-12-30 2011-08-16 Intel Corporation Embedded memory cell and method of manufacturing same
US7906802B2 (en) * 2009-01-28 2011-03-15 Infineon Technologies Ag Semiconductor element and a method for producing the same
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8053318B2 (en) * 2009-06-25 2011-11-08 International Business Machines Corporation FET with replacement gate structure and method of fabricating the same
KR101647324B1 (ko) * 2011-09-30 2016-08-10 인텔 코포레이션 비평면 트랜지스터 핀 제조
US8466012B1 (en) * 2012-02-01 2013-06-18 International Business Machines Corporation Bulk FinFET and SOI FinFET hybrid technology
JP2013197342A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置および半導体装置の製造方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
WO2014062936A1 (en) 2012-10-17 2014-04-24 The Trustees Of Columbia University In The City Of New York Cmos-integrated jfet for dense low-noise bioelectronic platforms
US8841178B1 (en) 2013-03-13 2014-09-23 International Business Machines Corporation Strained silicon nFET and silicon germanium pFET on same wafer
US8951870B2 (en) 2013-03-14 2015-02-10 International Business Machines Corporation Forming strained and relaxed silicon and silicon germanium fins on the same wafer
US8859355B1 (en) * 2013-05-06 2014-10-14 International Business Machines Corporation Method to make dual material finFET on same substrate
US9412664B2 (en) 2013-05-06 2016-08-09 International Business Machines Corporation Dual material finFET on single substrate
US20150187915A1 (en) * 2013-12-26 2015-07-02 Samsung Electronics Co., Ltd. Method for fabricating fin type transistor
US9496399B2 (en) * 2015-04-02 2016-11-15 International Business Machines Corporation FinFET devices with multiple channel lengths
US9935106B2 (en) 2016-04-01 2018-04-03 Globalfoundries Inc. Multi-finger devices in mutliple-gate-contacted-pitch, integrated structures
US10672889B2 (en) * 2017-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2023191808A1 (en) * 2022-04-01 2023-10-05 Intel Corporation Integrated circuit devices with angled transistors

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476991A (en) * 1967-11-08 1969-11-04 Texas Instruments Inc Inversion layer field effect device with azimuthally dependent carrier mobility
US3603848A (en) 1969-02-27 1971-09-07 Tokyo Shibaura Electric Co Complementary field-effect-type semiconductor device
US4768076A (en) 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPS6170748A (ja) * 1984-09-14 1986-04-11 Hitachi Ltd 半導体装置
JPS6292361A (ja) 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH01264254A (ja) * 1988-04-15 1989-10-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPH03285351A (ja) * 1990-04-02 1991-12-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型半導体装置およびその製造方法
JP3038939B2 (ja) 1991-02-08 2000-05-08 日産自動車株式会社 半導体装置
JPH0555493A (ja) * 1991-08-26 1993-03-05 Toshiba Corp 半導体集積回路装置
JP3219307B2 (ja) * 1991-08-28 2001-10-15 シャープ株式会社 半導体装置の構造および製造方法
US5293052A (en) 1992-03-23 1994-03-08 Harris Corporation SOT CMOS device having differentially doped body extension for providing improved backside leakage channel stop
JP2568796B2 (ja) * 1992-11-26 1997-01-08 松下電送株式会社 画像通信装置
JP3431198B2 (ja) 1993-02-26 2003-07-28 株式会社東芝 半導体記憶装置およびその製造方法
US5762706A (en) 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
US5497019A (en) 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
US5698893A (en) 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
JP3472401B2 (ja) 1996-01-17 2003-12-02 三菱電機株式会社 半導体装置の製造方法
US5729045A (en) 1996-04-02 1998-03-17 Advanced Micro Devices, Inc. Field effect transistor with higher mobility
US6190949B1 (en) 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
KR100200485B1 (ko) * 1996-08-08 1999-06-15 윤종용 모스 트랜지스터 및 그 제조방법
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
TW319904B (en) 1997-01-20 1997-11-11 United Microelectronics Corp Three dimensional read only memory and manufacturing method thereof
JPH11274485A (ja) 1998-03-25 1999-10-08 Nec Kansai Ltd 絶縁ゲート型半導体装置およびその製造方法
US6121651A (en) 1998-07-30 2000-09-19 International Business Machines Corporation Dram cell with three-sided-gate transfer device
US6261886B1 (en) 1998-08-04 2001-07-17 Texas Instruments Incorporated Increased gate to body coupling and application to DRAM and dynamic circuits
US6164781A (en) * 1998-11-13 2000-12-26 Alliedsignal Inc. High temperature transistor with reduced risk of electromigration and differently shaped electrodes
JP4058751B2 (ja) * 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6300182B1 (en) * 2000-12-11 2001-10-09 Advanced Micro Devices, Inc. Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
JP4265882B2 (ja) * 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置
JP3782021B2 (ja) * 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
JP3605086B2 (ja) * 2002-03-29 2004-12-22 株式会社東芝 電界効果トランジスタ

Also Published As

Publication number Publication date
TW200518310A (en) 2005-06-01
CN1726595A (zh) 2006-01-25
KR100734822B1 (ko) 2007-07-06
WO2004061972A1 (en) 2004-07-22
KR20050085052A (ko) 2005-08-29
JP2006511962A (ja) 2006-04-06
IL169140A0 (en) 2007-07-04
US6794718B2 (en) 2004-09-21
EP1573823A4 (en) 2009-03-25
US20040119100A1 (en) 2004-06-24
AU2003293380A1 (en) 2004-07-29
TWI239630B (en) 2005-09-11
CN100505303C (zh) 2009-06-24
EP1573823A1 (en) 2005-09-14
EP1573823B1 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
JP4947902B2 (ja) 高密度二重平面デバイス
US10692873B2 (en) Gate formation scheme for nanosheet transistors having different work function metals and different nanosheet width dimensions
US10971585B2 (en) Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between adjacent gates
US10930563B2 (en) Formation of stacked nanosheet semiconductor devices
US6972461B1 (en) Channel MOSFET with strained silicon channel on strained SiGe
US6815277B2 (en) Method for fabricating multiple-plane FinFET CMOS
JP5367264B2 (ja) 高移動度プレーナおよび複数ゲートのｍｏｓｆｅｔのためのハイブリッド基板、基板構造およびその基板を形成する方法
US8183628B2 (en) Semiconductor structure and method of fabricating the semiconductor structure
US10734504B2 (en) Integration of strained silicon germanium PFET device and silicon NFET device for finFET structures
US7812398B2 (en) Semiconductor device including a P-type field-effect transistor
JP2005019996A (ja) ハイブリッド・プレーナおよびＦｉｎＦＥＴＣＭＯＳデバイス
CN104241134A (zh) 具有替代鳍的非平面晶体管及其制造方法
WO2013040833A1 (zh) Sram单元及其制作方法
US8053844B2 (en) Hybrid orientation scheme for standard orthogonal circuits
TWI805947B (zh) 水平gaa奈米線及奈米平板電晶體
US6236089B1 (en) CMOSFET and method for fabricating the same
US20170309628A1 (en) Finfet device with enlarged channel regions
JPH0595095A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4947902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees