JP4378289B2 - 薄膜トランジスタ基板及びその製造方法 - Google Patents

Description

本発明は薄膜トランジスタ基板及びその製造方法に関する。

薄膜トランジスタ基板はノートブック、モニター、テレビ、携帯電話などの多様な表示装置に広く利用されている。そのため、より薄くて軽く、値段が安くて丈夫なフレキシブル基板が要求されている。このようなフレキシブルな基板を得るためには、薄膜トランジスタを形成する絶縁基板としてフレキシブルな基板を使用しなければならない。
このような基板材料として、高耐熱性、高透過性、低収縮性のプラスチック基板、または非常に薄いながら割れ難くて容易に曲げることができるガラスを使用するか、これらのハイブリッド型を使用する。

しかし、フレキシブルな基板上に化学的気相蒸着（ＣＶＤ）またはスパッタ（ｓｐｕｔｔｅｒ）により薄いシリコン酸化膜や金属膜を積層する場合、ストレスによって基板が曲がる問題が発生する。
基板に形成されるゲート配線またはデータ配線と非晶質シリコン層などの活性層は、蒸着後、写真エッチング工程でパターニングをするために、初期積層時に発生するストレスをエッチング工程において緩和することができる。しかし、薄膜トランジスタの場合、ゲート配線またはデータ配線は、基板の横方向または縦方向に長く形成されているために、これらが形成されている長さ方向へのストレスを緩和することは難しい。また、ゲート絶縁層と保護層はエッチングされる面積が小さいために、 工程が完了するまで初期ストレスが維持されるため、基板が曲がる原因となる。

基板が曲がってしまった場合、写真工程時のミスアラインメントやコーティング工程時の真空未吸着などによって、連続して実行される後段工程を進行することが難しくなったり、進行できなくなるなどの問題が発生する。また、ディスプレイを製作した後、ディスプレイが最初から曲がっていたりくねくねした状態で存在するとしたら、製品としての価値が落ちる問題点がある。

前記問題点を解決するために、本発明はゲート配線、データ配線または保護層、ゲート絶縁層を複数のパターンで形成することによって、基板に伝達されるストレスを最小化できる、薄膜トランジスタ基板及びその製造方法を提供する。

前記目的を達成するための本発明による薄膜トランジスタ基板は、絶縁基板、絶縁基板上に形成され、複数に分離されたゲート部分とこれらゲート部分の間を接続するゲート連結部とで構成されるゲート配線、ゲート配線と絶縁されて交差するデータ配線、ゲート配線及びデータ配線と接続されている薄膜トランジスタ、薄膜トランジスタと接続されている画素電極を含む。ここでデータ配線は複数の分離されたデータ部分と、複数のデータ部分の間を接続するデータ連結部とによって接続されている。

そしてゲート配線とデータ配線を絶縁して複数の部分に分離されているゲート絶縁層をさらに含むのが好ましい。また、薄膜トランジスタを覆っており、複数の部分に分離されている保護層をさらに含むことができる。
本発明による他の薄膜トランジスタ基板は絶縁基板、絶縁基板上に形成されているゲート配線、ゲート配線上に第１及び第２接触孔を有するように形成されているゲート絶縁層、ゲート絶縁層の所定領域に形成されている半導体層、半導体層の所定領域を除いて半導体層と同じパターンを形成している抵抗性接触層、ゲート配線と絶縁されて交差するように形成され、抵抗性接触層と一部重なるように形成されているデータ配線、データ配線上にデータ配線を露出する第３接触孔を有するように形成されている保護層、保護層上に形成され、第３接触孔を通じてデータ配線と接続されるように形成されている画素電極を含み、ゲート配線は第１及び第２ゲート配線で構成され、第１及び第２ゲート配線は第１接触孔を通じてデータ配線と同一層に形成されているゲート連結部と接続されている。

そしてデータ配線は第１及び第２データ配線で構成され、第１及び第２データ配線は第２接触孔を通じてゲート配線と同一層に形成されているデータ連結部と接続されているのが好ましい。
ここで第１ゲート配線及び第２ゲート配線は一方向に長いゲート線、ゲート線の一部分であるゲート電極を含み、第１ゲート配線はゲート線の一端に形成されているゲートパッドをさらに含み、第１データ配線及び第２データ配線は一方向に長いデータ線、データ線の一部分として抵抗性接触層と一部重なるソース電極、ソース電極と対向されて抵抗性接触層と一部重なるドレイン電極を含み、第１データ配線はデータ線の一端に形成されているデータパッドをさらに含むのが好ましい。

このようなゲート配線及びデータ配線は交差して画素領域を定義し、画素領域内に形成されているゲート絶縁層及び保護層のうちの少なくとも１つの層の所定領域が除去されている。そしてゲート絶縁層及び保護層はゲート配線と平行な切開部によって複数に分離されて切開部は隣接したゲート配線の間に位置し、除去された画素領域の所定領域と接続されているのが好ましい。

以上、記述した薄膜トランジスタ基板を形成する方法は、絶縁基板上に第１ゲート配線、第２ゲート配線及びデータ連結部を形成する段階、基板上にゲート絶縁層を形成する段階、ゲート配線の一部分と重畳するゲート絶縁層上に半導体層及び抵抗性接触層パターンを形成する段階、ゲート絶縁層に第１接触孔、第２接触孔を形成する段階、基板上に第１接触孔を通じて第１及び第２ゲート配線と接続されるゲート連結部、抵抗性接触層と一部分が重なってデータ連結部と第２接触孔を通じて接続される第１及び第２データ配線を形成する段階、データ配線をマスクにして抵抗性接触層パターンの所定領域をエッチングして抵抗性接触層を形成する段階、基板上に第３接触孔を有する保護層を形成する段階、保護層上に第３接触孔を通じてデータ配線と接続される画素電極を形成する段階を含む。

ここで第１及び第２接触孔を形成する段階において、ゲート絶縁層にゲート絶縁層を複数に分離するための切開部を形成する段階をさらに含む。
そして第３接触孔を有する保護層を形成する段階において、保護層に保護層を複数に分離するための切開部を形成する段階をさらに含む。

本発明によれば、ゲート配線及びデータ配線の一部分を除去して複数の部分で構成される配線を形成すれば、配線の長さ方向に発生するストレスを減少することができる。
また、ゲート絶縁層及び保護層などのように、基板全体に形成されている層の所定領域を除去して基板に伝達されるストレスをさらに減少することができる。したがって、基板が曲がる現象を最小化して高品質の薄膜トランジスタ基板を提供することができる。

以下、添付した図面を参照して、本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な異なる形態で実現できて、ここで説明する実施例に限定されない。
図面では各種層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分については、同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分の上にあるとする時、これは他の部分のすぐ上にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分のすぐ上にあるとする時には、中間に他の部分がないことを意味する。

以下、本発明の実施例による薄膜トランジスタ基板に対して図面を参照して詳細に説明する。
［第１〜第５実施例］
図１Ａは本発明の第１実施例による薄膜トランジスタ基板を示した配置図であり、図１Ｂ、図１Ｃは各々図１ＡのＩｂ−Ｉｂ’、Ｉｃ−Ｉｃ’線による断面図である。

図１Ａ〜図１Ｃに示すように、透明な絶縁基板１１０上にゲート配線の一部分１２１ａ、１２１ｂ、１２３、１２５及びデータ連結部１７０が形成されている。
ゲート配線１２０、１２１、１２３、１２５はゲート線１２１、ゲート電極１２３、ゲートパッド１２５及びゲート連結部１２０を含む。ゲート線１２１は横方向に不連続的に形成されており、ゲート電極１２３はゲート線１２１に接続されており、ゲートパッド１２５はゲート線１２１の一端に形成されて外部からゲート信号の印加を受けてゲート線１２１に伝達する。

また、ゲート線１２１はゲートパッド１２５が形成されている第１ゲート線１２１ａとゲートパッド１２５が形成されていない第２ゲート線１２１ｂで構成される。ここで第１ゲート線１２１ａは１つであり、第２ゲート線１２１ｂは複数形成される。これらは各々一定の距離だけ離れて形成されている。
ゲート連結部１２０は後で記述するデータパッド１７９と同一層に形成されており、第１接触孔１４１を通じて接続され、不連続的なゲート線１２１を電気的に接続する。

そしてデータ連結部１７０はゲート線１２１と垂直方向に形成されており、ゲート線１２１と一定の距離だけ離れて形成されている。
ゲート配線の一部分１２１、１２３、１２５及びデータ連結部１７０を含む基板全面にゲート絶縁層１４０が形成されている。ゲート絶縁層１４０は第１ゲート線１２１ａ及び第２ゲート線１２１ｂの一端が露出される第１接触孔１４１、データ連結部１７０が露出される第２接触孔１４２、ゲートパッド１２５が露出される第３接触孔１４３を含む。

接触孔は図１Ａに示すように形成することもできるが、図６に示すように、接触孔の下の下部金属配線より小さく形成することもできる（第２実施例）。しかし、このような場合、金属配線を二重構造、つまり、クロム／アルミニウムの二重で形成した後、接触孔を形成する時、アルミニウムとクロムのエッチング比が異なるため、アルミニウムがエッチングされすぎてアンダーカット構造が形成されることもある。従って、本発明の第１実施例のように、金属配線より接触孔を大きく形成するのが好ましい。

そして、ゲート絶縁層１４０は第１及び第２開口部Ｏ１、Ｏ２によって上下が分離されるように形成されている。つまり、第１開口部Ｏ１はゲート配線１２０、１２１、１２３、１２５と後述するデータ配線１７０、１７１、１７３、１７５、１７９によって定義される画素領域内の所定領域が除去された領域であり、第２開口部Ｏ２は隣接したゲート線１２１の間に位置し、ゲート線１２１と平行な方向に形成されてゲート絶縁層１４０を上下の分離された複数のパターンで構成されるようにする。そして、第２開口部Ｏ２は第１開口部Ｏ１の間を接続するように形成されている。

第１切開部Ｏ１の形態は、基板１１０に伝達されるストレスによって図７及び図８のように、除去される領域を異なるようにする（第３及び第４実施例）。この時、除去される領域の形態はいかなる形態でも関係ない。
ゲート電極１２３と対応する部分のゲート絶縁層１４０の真上には、非晶質シリコンのような半導体物質で形成した半導体層１５４と、非晶質シリコンのような半導体物質に不純物を高濃度にドーピングして形成した抵抗性接触層１６３、１６５とが形成されている。抵抗性接触層１６３、１６５はドレイン部接触層１６５、ソース部接触層１６３で構成され、半導体層１５４の所定領域を除いて半導体層１５４と同一な平面パターンを有するように形成されている。所定領域はソース電極１７３とドレイン電極１７５の間のチャンネルを形成するチャンネル領域である。

抵抗性接触層１６３、１６５及びゲート絶縁層１４０上にはデータ配線の一部分１７１、１７３、１７５、１７９及びゲート連結部１２０が形成されている。
データ配線１７０、１７１、１７３、１７５、１７９はデータ線１７１、ソース電極１７３、ドレイン電極１７５、データパッド１７９及びデータ連結部１７０を含む。データ線１７１は不連続的に形成されており、ゲート線１２１と垂直に交差して画素領域を定義する。ソース電極１７３はデータ線１７１の分岐としてソース部接触層１６３と一部重なるように形成される。ドレイン電極１７５はチャンネル領域を介在してソース電極１７３の反対側に位置し、ドレイン部接触層１６５と一部重なるように形成されており、データパッド１７９はデータ線１７１の一端に接続されて外部からの画像信号の印加を受ける。

また、データ線１７１はデータパッド１７９が形成されている第１データ線１７１ａ、データパッド１７９が形成されていない第２データ線１７１ｂで構成される。ここで第１データ線１７１ａは１つであり、第２データ線１７１ｂは複数形成され、各々は一定の距離だけ離れて形成されている。
そしてデータ連結部１７０はゲート配線１２１、１２３、１２５と同一層に形成されていて第２接触孔１４２を通じて接続されている。

データ配線１７１、１７３、１７５、１７９及びゲート連結部１２０上に保護層１８０が形成されている。保護層１８０には第４〜第６接触孔（１８１〜１８３）が形成されている。第４接触孔１８１はドレイン電極１７５を露出し、第５接触孔１８２はゲートパッド１２５を露出し、第６接触孔１８３はデータパッド１７９を露出する。
保護層１８０上には第４接触孔１８１を通じて各々ドレイン電極１７５と接続される画素電極１９０、第５接触孔１８２を通じてゲートパッド１２５と接続される補助ゲートパッド９５、第６接触孔１８３を通じてデータパッド１７９と接続される補助データパッド９７が形成されている。

補助ゲートパッド９５または補助データパッド９７は外部回路装置との接着性を補完してパッド１２５、１７９を保護する役割をするものであって、必須的なものではなく、これらの適用の要否は選択的である。
ここで保護層１８０はゲート絶縁層１４０のように所定領域を除去することができる（第５実施例）。図９はゲート絶縁層１４０及び保護層１８０の所定領域が除去された薄膜トランジスタの配置図である。図示のように、基板に伝達されるストレスをさらに減少させるために画素領域内に形成されている保護層の所定領域Ｏ３及びゲート線１２１と平行な切開部Ｏ４を形成して上下が分離されるように形成することができる。

このように、ゲート配線１２０、１２１、１２３、１２５及びデータ配線１７０、１７１、１７３、１７５、１７９の中間の所定領域を除去して配線が複数の部分に分離するように形成すれば、従来のゲート線またはデータ線の長さ方向に発生するストレスを減少することができる。
また、ゲート絶縁層及び保護層が基板の前面を覆っていて、基板に最も多くのストレスを与えたが、本発明のようにこれら層の一部を除去すれば基板に伝達されるストレスを最小化して基板が曲がる現象を減少することができる。

以上、説明した薄膜トランジスタ基板を製造する方法を図２Ａ〜図５Ｃを参照して説明する。
図２Ａ〜図５Ｃは本発明による薄膜トランジスタ基板の製造方法を工程順に示した配置図であり、図２Ｂ、２Ｃ〜図５Ｂ、５Ｃは各々図２Ａ〜図５Ａのそれぞれの切断線による断面図である。

まず、図２Ａ〜２Ｃに示すように、透明な絶縁基板１１０上に金属層を形成した後、写真エッチング工程でパターニングしてゲート配線の一部分１２１、１２３、１２５及びデータ連結部１７０を形成する。
図３Ａ〜図３Ｃに示すように、ゲート配線１２１、１２３、１２５上にゲート絶縁層１４０、不純物がドーピングされていない非晶質シリコン層、及び不純物が高濃度にドーピングされた非晶質シリコン層を形成した後、写真エッチング工程で非晶質シリコン層をエッチングしてゲート電極１２３と対応するゲート絶縁層１４０の真上に半導体層１５４と抵抗性接触層パターン１６０Ａを形成する。

図４Ａ〜図４Ｃに示すように、ゲート絶縁層１４０をパターニングして第１〜第３接触孔１４１、１４２、１４３を形成する。同時に画素領域内のゲート絶縁層１４０及びゲート配線１２１、１２３、１２５と平行な方向にゲート絶縁層１４０を除去して第１及び第２切開部Ｏ１、Ｏ２を形成する。
第３接触孔１４３は、後で保護層に接触孔を形成する時に形成することもできる。しかし、この時は保護層だけでなくゲート絶縁層１４０も除去しなければならないので、保護層のみを除去して形成される接触孔がエッチングされすぎて接触孔の下にアンダーカットを形成することもある。従って、第３接触孔１４３を第１及び第２接触孔１４１、１４２と同時に形成するのが好ましい。

図５Ａ〜図５Ｃに示すように、抵抗性接触層パターン１６０Ａを含む基板上に金属層を形成した後、写真エッチング工程でパターニングしてデータ配線１７１、１７３、１７５、１７９及びゲート連結部１２０を形成する。
以降、データ配線１７１、１７３、１７５、１７９をマスクにしてソース電極１７３及びドレイン電極１７５の間の抵抗性接触層１６０Ａを除去して、半導体層１５４の一部分を露出する。

最後に、データ配線１７１、１７３、１７５、１７９及びゲート連結部を含む基板全面に保護層１８０を形成する。そして保護層１８０をパターニングして第４〜６接触孔（１８１〜１８３）を形成する。ここで第４接触孔１８１はドレイン電極１７５を露出し、第５接触孔１８２は第３接触孔１４３を露出し、第６接触孔１８３はデータパッド１７９を露出する。

そして保護層１８０上に透明な金属層を形成した後、パターニングして第４接触孔１８１を通じてドレイン電極と接続される画素電極１９０、第５接触孔１８２を通じてゲートパッド１２５と接続される補助ゲートパッド９５、第６接触孔１８３を通じてデータパッド１７９と接続される補助データパッド９７を形成する（図１Ａ〜図１Ｃ参照）。
以上で本発明の好ましい実施例について詳細に説明しましたが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者による様々な変形及び改良形態もまた本発明の権利範囲に属するものである。

本発明の第１実施例による薄膜トランジスタ基板の配置図である。 図１ＡのＩｂ−Ｉｂ’線による断面図である。 図１ＡのＩｃ−Ｉｃ’線による断面図である。 本発明の実施例による薄膜トランジスタ基板を製造する方法を順に示した配置図である。 図２Ａの切断線による断面図である。 本発明の実施例による薄膜トランジスタ基板を製造する方法を順に示した配置図である。 図３Ａの切断線による断面図である。 本発明の実施例による薄膜トランジスタ基板を製造する方法を順に示した配置図である。 図４Ａの切断線による断面図である。 本発明の実施例による薄膜トランジスタ基板を製造する方法を順に示した配置図である。 図５Ａの切断線による断面図である。 本発明の第２実施例による薄膜トランジスタ基板の配置図である。 本発明の第３実施例による薄膜トランジスタ基板の配置図である。 本発明の第４実施例による薄膜トランジスタ基板の配置図である。 本発明の第５実施例による薄膜トランジスタ基板の配置図である。

符号の説明

１１０ 絶縁基板
１２０、１２１、１２３、１２５ ゲート配線
１４０ ゲート絶縁層
１４１、１４２、１４３ 第１、第２、第３接続孔
１７０、１７１、１７３、１７５、１７９ データ配線
１８０ 保護層
１８１、１８２、１８３ 第４〜第６接続孔
Ｏ１、Ｏ２ 切開部

Claims (11)

1. 絶縁基板と、
   前記絶縁基板上に形成されているデータ連結部と、
   前記絶縁基板上に形成され、複数に分離されたゲート部分と、
   前記データ連結部及び前記ゲート部分の上に形成されており、複数の部分に分離されているゲート絶縁層と、
   前記ゲート絶縁層上に形成されており、前記ゲート部分の間を接続するゲート連結部と、
   前記ゲート絶縁層上に形成されており、複数の分離されたデータ部分と、
   前記ゲート部分及びデータ部分と接続されている薄膜トランジスタと、
   前記薄膜トランジスタ上に形成されており、複数の部分に分離されている保護層と、
   前記保護層上に形成されており、前記薄膜トランジスタと接続されている画素電極と、
   を含み、前記データ連結部は前記複数のデータ部分の間を接続することを特徴とする薄膜トランジスタ基板。
2. 前記ゲート連結部は前記データ部分と同一層に形成されており、前記ゲート絶縁層に形成されている第１接触孔を通じて前記ゲート部分と接続されていることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
3. 前記データ連結部は前記ゲート部分と同一層に形成されており、前記ゲート絶縁層に形成されている第２接触孔を通じて前記データ部分と接続されていることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
4. 絶縁基板と、
   前記絶縁基板上に形成されているゲート配線と、
   前記ゲート配線上に第１及び第２接触孔を有するように形成されているゲート絶縁層と、
   前記ゲート絶縁層の所定領域に形成されている半導体層と、
   前記半導体層の所定領域を除いて前記半導体層と同じパターンを形成している抵抗性接触層と、
   前記ゲート配線と絶縁されて交差するように形成され、前記抵抗性接触層と一部重なるように形成されているデータ配線と、
   前記データ配線上に前記データ配線を露出する第３接触孔を有するように形成されている保護層と、
   前記保護層上に形成され、前記第３接触孔を通じて前記データ配線と接続されるように形成されている画素電極と、
   を含み、前記ゲート配線は第１及び第２ゲート配線及び前記データ配線と同一層に形成されているゲート連結部で構成され、前記第１及び第２ゲート配線は前記第１接触孔を通じて前記ゲート連結部と接続されており、
   前記データ配線は第１及び第２データ配線及び前記ゲート配線と同一層に形成されているデータ連結部で構成され、前記第１及び第２データ配線は前記第２接触孔を通じて前記データ連結部と接続されていることを特徴とする、薄膜トランジスタ基板。
5. 前記第１ゲート配線及び第２ゲート配線は一方向に長いゲート線と、
   前記ゲート線の一部分であるゲート電極と、
   を含み、前記第１ゲート配線は前記ゲート線の一端に形成されているゲートパッドをさらに含むことを特徴とする、請求項４に記載の薄膜トランジスタ基板。
6. 前記ゲート配線及び前記データ配線は交差して画素領域を定義し、前記画素領域内に形成されている前記ゲート絶縁層及び前記保護層のうちの少なくとも１つの層の所定領域が除去されていることを特徴とする、請求項４に記載の薄膜トランジスタ基板。
7. 前記第１データ配線及び第２データ配線は一方向に長いデータ線と、
   前記データ線の一部分として前記抵抗性接触層と一部重なるソース電極と、
   前記ソース電極と対向されて前記抵抗性接触層と一部重なるドレイン電極と、
   を含み、前記第１データ配線は前記データ線の一端に形成されているデータパッドをさらに含むことを特徴とする、請求項４に記載の薄膜トランジスタ基板。
8. 前記ゲート絶縁層及び保護層のうちの少なくとも１つの層は、前記ゲート配線と平行な切開部によって複数に分離されて前記切開部は隣接した前記ゲート配線の間に位置し、前記除去された画素領域の所定領域と接続されていることを特徴とする、請求項７に記載の薄膜トランジスタ基板。
9. 絶縁基板上に第１ゲート配線、第２ゲート配線及びデータ連結部を形成する段階と、
   前記基板上にゲート絶縁層を形成する段階と、
   前記ゲート配線の一部分と重畳する前記ゲート絶縁層上に半導体層及び抵抗性接触層パターンを形成する段階と、
   前記ゲート絶縁層に第１接触孔、第２接触孔を形成する段階と、
   前記基板上に前記第１接触孔を通じて前記第１及び第２ゲート配線と接続されるゲート連結部、前記抵抗性接触層と一部分が重なって前記データ連結部と前記第２接触孔を通じて接続される第１及び第２データ配線を形成する段階と、
   前記データ配線をマスクにして前記抵抗性接触層パターンの所定領域をエッチングして抵抗性接触層を形成する段階と、
   前記基板上に第３接触孔を有する保護層を形成する段階と、
   前記保護層上に前記第３接触孔を通じて前記データ配線と接続される画素電極を形成する段階と、
   を含むことを特徴とする薄膜トランジスタ基板の製造方法。
10. 前記第１及び第２接触孔を形成する段階において、
    前記ゲート絶縁層に前記ゲート絶縁層を複数に分離するための切開部を形成する段階をさらに含むことを特徴とする、請求項９に記載の薄膜トランジスタ基板の製造方法。
11. 前記第３接触孔を有する保護層を形成する段階において、
    前記保護層に前記保護層を複数に分離するための切開部を形成する段階をさらに含むことを特徴とする、請求項９に記載の薄膜トランジスタ基板の製造方法。

Images