JP4361722B2 - Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたデバイス - Google Patents
Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたデバイス Download PDFInfo
- Publication number
- JP4361722B2 JP4361722B2 JP2002338473A JP2002338473A JP4361722B2 JP 4361722 B2 JP4361722 B2 JP 4361722B2 JP 2002338473 A JP2002338473 A JP 2002338473A JP 2002338473 A JP2002338473 A JP 2002338473A JP 4361722 B2 JP4361722 B2 JP 4361722B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- tft
- silicon thin
- designing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 66
- 239000010409 thin film Substances 0.000 title claims description 50
- 238000000034 method Methods 0.000 title claims description 39
- 239000013078 crystal Substances 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は多結晶シリコン薄膜及びこれを有したデバイスに係り、さらに詳細にはＴＦＴ用多結晶シリコン薄膜及びこれを有したデバイスに関する。
【０００２】
【従来の技術】
ＴＦＴ(Ｔhｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）のアクティブチャネル(ａｃｔｉｖｅ ｃhａｎｎｅｌ)領域は一般的に多結晶シリコンで作られて結晶粒界を有している。このような結晶粒界には原子価表(ｄａｎｇｌｉｎｇ ｂｏｎｄｓ)などの結合欠陥が存在して、このような欠陥は電荷キャリア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)に対するトラップ(ｔｒａｐ）で作用する。
【０００３】
したがって、結晶粒の大きさ、大きさ均一性、数と位置、結晶粒界の傾斜角度などのパラメータはスレショルド電圧(Ｖｔh)、しきい値傾斜(ｓｕｂ ｔhｒｅｓhｏｌｄ ｓｌｏｐｅ)、電荷輸送移動度(ｃhａｒｇｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ)、漏れ電流(ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ)、及びデバイス安定性(ｄｅｖｉｃｅ ｓｔａｂｉｌｉｔｙ)などのＴＦＴ特性に致命的な影響を与える場合がある。特に、結晶粒界の傾斜角度はＴＦＴの特性均一性に致命的な影響を与える場合がある。
【０００４】
ＴＦＴの特性に致命的な影響をあたえる結晶粒界を“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界という。このようなプライマリ結晶粒界の数は、図１に示したように、結晶粒の大きさ、傾斜角度θ、アクティブチャネルの次元(ｄｉｍｅｎｓｉｏｎ)、長さ(Ｌ)、幅(Ｗ)等によって変わる場合がある。
【０００５】
もしも最大プライマリ結晶粒界の数をＮｍａｘという時、アクティブチャネル領域に含まれることができる“プライマリ”結晶粒界の数はＮｍａｘまたは（Ｎｍａｘ−１）個になる。
【０００６】
図２Ａ及び２Ｂにおいて、図２ＡのＴＦＴは二個のプライマリ結晶粒界を有していて、図２ＢのＴＦＴは３個の結晶粒界を有している。
【０００７】
ディスプレー装置で、同一な数のプライマリ結晶粒界を有したＴＦＴが多ければ多いほど、ディスプレー装置は優秀なＴＦＴ特性均一度を有することができる。しかし、Ｎｍａｘ個の“プライマリ”結晶粒界の数を含むＴＦＴの数と（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数を含むＴＦＴの数が同一であるならば、ＴＦＴ基板またはディスプレーデバイス上にあるＴＦＴ特性中均一性の面で最も悪いことを容易に予想できる。
【０００８】
一方、ＳＬＳ(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ)結晶化技術を利用して基板上に多結晶または単結晶である粒子が巨大シリコングレイン(ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ)を形成することができ、これを利用してＴＦＴを製作したとき、単結晶シリコンで製作されたＴＦＴの特性と類似な特性を得ることができることと報告されている。
【０００９】
しかし、ディスプレー装置は、数１００万個のピクセルを有している。ＬＣＤ装置の場合に一つのピクセル当たり一つのＴＦＴが提供されて、有機ＥＬ表示装置の場合には一つのピクセル当たり二個のＴＦＴが提供される。したがって、アクティブチャネル領域に含まれたプライマリ結晶粒界の数と結晶粒の成長方向が同一な数１００万個のＴＦＴを製作することは不可能である。
【００１０】
これを具現する方法ではＰＣＴ国際特許ＷＯ ９７／４５８２７号で開示されたように、非晶質シリコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング法によって蒸着した後ＳＬＳ技術で全体基板上の非晶質シリコンを多結晶シリコンに変換したり、基板上の選択領域のみを結晶化する技術が開示されている(図３Ａ及び図３Ｂ参照)。
【００１１】
非晶質シリコンの全体領域や選択領域を結晶化する期間、レーザービームまたはステージ(ｓｔａｇｅ）のステッピング(ｓｔｅｐｐｉｎｇ)及びシフチング(ｓhｉｆｔｉｎｇ）が必要である。したがって、レーザービームが照射される領域間のミスアライン(ｍｉｓａｌｉｇｎ）が存在するようになって、数多くのＴＦＴのアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数は変わるようになり、全体基板上またはドライバ領域、画素セル領域内のＴＦＴは予測できない不均一性を有するようになる。
【００１２】
また、米国特許第６，１７７，３９１号ではＳＬＳ結晶化技術を利用して巨大粒子シリコングレイン(ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ)を形成してドライバと画素配置を含んだＬＣＤデバイス用ＴＦＴ製作時アクティブチャネル方向がＳＬＳ結晶化方法によって成長した結晶粒方向に対して平行した場合電荷キャリア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)方向に対する結晶粒界のバリヤ(ｂａｒｒｉｅｒ)効果が最小になって(図４Ａ)、したがって、単結晶シリコンに次ぐＴＦＴ特性を得ることができる反面、アクティブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ特性が電荷キャリア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)のトラップで作用する多くの結晶粒界が存在するようになり、ＴＦＴ特性が大幅に低下する(図４Ｂ)。
【００１３】
実際に、アクティブマトリックスディスプレー製作時に駆動回路(ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ)内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０゜の角度を有する場合があり、このとき、各ＴＦＴの特性を大幅に低下させないながら、ＴＦＴ間特性の均一性を向上させるためには結晶成長方向に対するアクティブチャネル領域の方向を３０゜ないし６０゜の角度で傾斜するように製作することによってデバイスの均一性を向上させることができる(図４Ｃ)。
【００１４】
しかし、この方法もアクティブチャネル領域からプライマリ結晶粒界を完全に除去することができず、したがって、ＴＦＴ間特性差を引き起こす予測できない不均一性が存在するようになるという問題点がある。
【００１５】
【発明が解決しようとする課題】
本発明は上述したような問題点を解決するために案出されたものであり、本発明の目的は特性均一性を有したＴＦＴを提供することができる多結晶シリコン層を提供することにある。
【００１６】
本発明の他の目的は特性均一性を有したディスプレー装置（デバイス）を提供することにある。
具体的には、結晶粒が規則的に並んでなるＴＦＴ用多結晶シリコン薄膜であって、最小限一つのプライマリ結晶粒界を有するアクティブチャネル領域を備えているポリシリコン層を有しており、ディスプレーデバイスの残り複数個のＴＦＴと比較する時前記アクティブチャネル領域に対して同一な数を有するプライマリ結晶粒界が前記ディスプレーデバイス全体をかけて支配的なＴＦＴを備えており、ここで前記ＴＦＴは結晶粒大きさの変数、結晶粒界のティルト角及び前記アクティブチャネル領域の次元をセッティングすることにより製造されることを特徴とする複数個のＴＦＴを備えているディスプレーデバイスを提供することである。さらには、このディスプレーデバイスにおいて、 同一な個数の結晶粒界を備えている前記ディスプレーデバイス中でプライマリ結晶粒界の最大数がアクティブチャネル領域に含まれる確率が７５％以上であることを特徴とするディスプレーデバイス、プライマリ結晶粒界の最大数が１ないし１０であることを特徴とするディスプレーデバイス、結晶粒大きさは、０．２μｍ以上であることを特徴とするディスプレーデバイス、及び、 結晶粒の数が２以上であることを特徴とするディスプレーデバイスを提供することにある。
【００１７】
【課題を解決するための手段】
前記した目的を達成するために、本発明はプライマリ結晶粒界の最大数がＴＦＴのアクティブチャネル領域内に含まれる確率Ｐが下記式１で表現され、前記確率が０．５でないことを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００１８】
Ｐ＝(Ｄ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ （式１）
ここで、
Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ
ＬはＴＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクティブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴＦＴのアクティブチャネル領域内に含まれることができるプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、θはＴＦＴのアクティブチャネル方向の垂直方向に対してプライマリ結晶粒界が傾斜している角度を示す。
【００１９】
また、本発明はＴＦＴのアクティブチャネルの長さが結晶粒大きさの定数倍であることを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００２０】
また、本発明はプライマリ結晶粒界の最大数を含む確率がＴＦＴ基板のアクティブチャネル領域の長軸方向の結晶粒大きさに対して前記結晶粒界の（最大数−１）個の結晶粒が占める距離を差し引いた残り距離の比率で示され、前記確率が０．５でないことを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００２１】
また、本発明は本発明によって製造される多結晶シリコン薄膜を用いるアクティブマトリックスＴＦＴを利用したことを特徴とするデバイスを提供する。
【００２２】
【発明の実施の形態】
以下、本発明を添付した図面を参照しながら詳細に説明する。
【００２３】
シリコン結晶粒大きさ、プライマリ結晶粒界の傾斜角度及びアクティブチャネルの次元のようなパラメータの最適条件を決定して特性均一性を有したＴＦＴを製造するために、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれる確率‘Ｐ’を結晶粒大きさ、プライマリ結晶粒界の傾斜角度及びアクティブチャネルの次元の関数で導出する。
【００２４】
図５Ａないし５Ｃを参照すると、プライマリ結晶粒界と仮想の法線ＮＮによって形成された角度(θ）は−４５゜と４５゜間の範囲にあるようになる。すなわち、−４５゜≦θ≦４５゜が成立する。図６Ａ及び６Ｂを参照すると、アクティブチャネルの長さと幅が各々ＬとＷであって、アクティブチャネル領域の二頂点から延ばすプライマリ結晶粒界と平行してセカンド結晶粒界とは垂直である仮想の二ライン間の距離をＤといえば、次の式が成立する。
すなわち、Ｄ＝(Ｌ＋ｘ)×ｃｏｓ θ、
ここで、ｘ＝Ｗ×ｔａｎ θである。
Ｄ＝(Ｌ＋Ｗ ｔａｎ θ)×ｃｏｓ θ＝Ｌ ｃｏｓ θ＋Ｗ ｔａｎ θｃｏｓ θである。
ｔａｎ θｃｏｓ θ＝ｓｉｎθであるので、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θである。
【００２５】
したがって、前記最大距離Ｄは、アクティブチャネル領域の長さＬと幅Ｗ、そして法線ＮＮ′に対する“プライマリ”結晶粒界の傾斜角度θだけの関数で示すことができる。
【００２６】
結晶粒長軸方向の大きさをＧｓという時、アクティブチャネル領域内に含まれる“プライマリ”結晶粒界の最大数Ｎｍａｘは次のような式によって求めることができる。
Ｎｍａｘ＝ξ(Ｄ／Ｇｓ)、
【００２７】
ここで、関数ξは次のように定義される。
ξ(ｘ)＝ｘより大きいか、同一数(≧ｘ)中から最も小さい数。ｘ＝任意の数(ａｒｂｉｔｒａｒｙ ｎｕｍｂｅｒ)である。
【００２８】
例えば、ｘが２である時、Ｎｍａｘ＝２であり、ｘ＝２．３である時、Ｎｍａｘ＝３になる。
【００２９】
一方、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれる確率‘Ｐ’は次のように誘導されうる。
Ｐ＝(ａ＋ｂ)／Ｇｓ
ここで、(ａ＋ｂ）は距離Ｄで（Ｎｍａｘ−１）個の結晶粒が占める距離を差し引いた距離である。すなわち、ａ＋ｂ＝Ｄ−(Ｎｍａｘ−１)×Ｇｓである。
したがって、Ｐ＝(−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓになる。
【００３０】
一方、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界が（Ｎｍａｘ−１）個アクティブチャネル領域(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれる確率‘Ｑ’は次のように誘導されうる。
Ｐ＋Ｑ＝１であるので、Ｑ＝１−Ｐ
したがって、Ｑ＝１−(Ｄ−(Ｎｍａｘ−１)×Ｇｓ／Ｇｓ)＝(−Ｄ＋Ｎｍａｘ×Ｇｓ)／Ｇｓになる。
【００３１】
以上のように、アクティブチャネル領域内にはＮｍａｘ個または（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数のみ存在することができ、これに基づき前記数式によって表現される確率Ｐの物理的な意味は次のとおりである。
【００３２】
Ｐ＝０：アクティブチャネル領域内には（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の最大数Ｎｍａｘが含まれる確率は０であって、したがって、アクティブチャネル領域内には（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数のみ存在することができる。
【００３３】
０＜Ｐ＜０．５：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数が存在する確率は（Ｎｍａｘ−１）個の境界数が存在する確率より低い。
【００３４】
Ｐ＝０．５：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確率が（Ｎｍａｘ−１）個の境界数を含む確率と同一である。
【００３５】
０．５＜Ｐ＜１：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確率が（Ｎｍａｘ−１）個の境界を含む確率と同一である。
【００３６】
Ｐ＝１：アクティブチャネル領域内に“プライマリ”結晶粒界の最大数Ｎｍａｘを含む確率は１であって、したがってアクティブチャネル領域内ではＮｍａｘ個の“プライマリ”結晶粒界の数のみ存在することができる。
【００３７】
その結果、ＴＦＴの均一性はＰ＝０．５の場合が最も悪く、Ｐ＝０またはＰ＝１の場合が最も優れるということが分かる。
【００３８】
しかし、多結晶シリコンを利用した実際ＴＦＴ基板製作ではアクティブチャネル形成のためのゲートメタル(ｇａｔｅ ｍｅｔａｌ）の湿式または乾式エッチング時工程マージンによって、Ｐ＝０またはＰ＝１である確率を得るのが容易でなく、アクティブマトリックスディスプレーの具現に必要なＴＦＴ特性の均一性を確保することができる確率Ｐの範囲である０≦Ｐ≦０．２５または０．７５≦Ｐ≦１を基準にして与えられた結晶粒大きさ及び方位に対してＴＦＴを設計したり要求されるＴＦＴ設計に合わせて多結晶シリコン薄膜を製作するようにシリコン結晶化工程を実施することが望ましい。
【００３９】
図７Ａないし７Ｃを参照すると、プライマリ結晶粒界は仮想の法線ＮＮと平行する。すなわち、プライマリ結晶粒界の傾斜角度(θ）は０゜である。この場合、同一な数の“プライマリ”結晶粒界がアクティブチャネル領域に含まれるならば、θ≠０゜の場合に比べて、“プライマリ”結晶粒界に対して垂直な“セカンダリ(Ｓｅｃｏｎｄａｒｙ)”結晶粒界がＴＦＴ特性におよぼす影響は減って、これによりＴＦＴ特性がさらに優秀なことを容易に判断できる。
【００４０】
図８Ａ及び８Ｂを参照すると、プライマリ結晶粒界の傾斜角度が０゜の場合、距離Ｄはアクティブチャネルの長さＬと同一になる。したがって、アクティブチャネル領域にプライマリ結晶粒界が含まれる確率は次のように求めることができる。
Ｐ＝(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓである。
Ｑ＝１−(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ
＝(−Ｌ＋Ｎｍａｘ×Ｇｓ)／Ｇｓである。
【００４１】
図９Ａと図９Ｂでチャネル長さＬ＝９μｍであり、結晶粒大きさＧｓ＝２μｍ(ａ)とＧｓ＝４μｍ(ｂ)に対して図示した。結晶粒大きさが２μｍである場合(図９Ａ)アクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の最大数は５であり、したがって、与えられたアクティブチャネル次元(ｄｉｍｅｎｓｉｏｎ)及び結晶粒大きさと方向に対してアクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の数は５と４であり、これによる確率は各々０．５対０．５であって、このような場合、基板またはディスプレー上に製作されるＴＦＴの均一性は最も悪いことが容易に分かる。
【００４２】
同一なアクティブチャネル次元に対して結晶粒大きさを４μｍにしたとき(図９Ｂ)、アクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の数が２である確率は０．７５であって図９ＡよりＴＦＴ均一性が向上されることがわかる。
【００４３】
同一な結晶粒大きさ２μｍと４μｍに対してアクティブチャネル長さを１０μｍにすれば(図１０Ａ、図１０Ｂ)、結晶粒大きさ２μｍに対してアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数が５である確率が１であって、与えられたアクティブチャネル次元と結晶粒大きさに対して、駆動回路基板またはディスプレー上のすべてのＴＦＴが同一な数の“プライマリ”結晶粒界を含むようになり、少なくとも結晶粒大きさ、すなわち、結晶粒界によるＴＦＴ特性においては完全な均一性を得ることができることが分かる。反面、Ｌ＝１０μｍ、Ｇｓ＝４μｍである場合、確率は０．５であって、ＴＦＴ特性中均一性の面で最も悪い結果が招来されることが予想できる。
【００４４】
結晶粒大きさがアクティブチャネル長さより大きい場合にも前記確率Ｐを示す数式を適用して、“プライマリ”結晶粒界がアクティブチャネル領域内に含まれる確率が存在し、計算できるということが図１１Ａと図１１Ｂで示している。
【００４５】
図１１Ａと図１１Ｂからチャネル長さＬ＝４μｍに対して結晶粒大きさが８μｍである場合に比べて、１６μｍである場合ＴＦＴ特性中均一性が向上されうることが分かる。
【００４６】
上述したような例の通り、“プライマリ”結晶粒界が含まれる確率を計算することによって製作されるＴＦＴ基板の均一性を予測できて、これに基づきシリコン結晶化工程の工程パラメータを設定して最適の均一性を得るＴＦＴを得ることができる。
【００４７】
次の表１ないし４は、結晶粒大きさとアクティブチャネル次元による確率Ｐを示す。
【００４８】
【表１】
【００４９】
【表２】
【００５０】
【表３】
前記表３で、傾斜角度は０゜である。アクティブチャネル長さに対する結晶粒界の最大数の比が結晶粒大きさになる場合には確率Ｐが1になることが分かる。
【００５１】
【表４】
前記表４で、傾斜角度は０゜である。アクティブチャネル長さを結晶粒大きさで割った値が結晶粒界の最大数になる場合確率Ｐが１になることが分かる。
【発明の効果】
以上、説明したように、結晶粒の大きさ、結晶粒界の傾斜角度、及びアクティブチャネル領域の次元のようなパラメータを設定して特性均一性を有したＴＦＴを製造できる。
【図面の簡単な説明】
【図１】 従来技術によってアクティブチャネル領域に含まれるプライマリ結晶粒界の数が結晶粒大きさ、結晶粒界の傾斜角度、及びアクティブチャネル領域の次元によって変わることを示す図面である。
【図２Ａ】 従来技術によってプライマリ結晶粒界の数が相異なるＴＦＴを示す図面である。
【図２Ｂ】 従来技術によってプライマリ結晶粒界の数が相異なるＴＦＴを示す図面である。
【図３Ａ】 従来技術によってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴの概略的な図面である。
【図３Ｂ】 従来技術によってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴの概略的な図面である。
【図４Ａ】 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図４Ｂ】 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図４Ｃ】 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図５Ａ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｂ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｃ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図６Ａ】 アクティブチャネル領域内にソース／ドレイン方向と垂直しない一般的な結晶粒界を有する多結晶シリコンを利用したＴＦＴの構造において、最大数または最大数−１個のプライマリ結晶粒界がアクティブチャネル領域内に含まれる確率を計算するための図面である。
【図６Ｂ】 アクティブチャネル領域内にソース／ドレイン方向と垂直しない一般的な結晶粒界を有する多結晶シリコンを利用したＴＦＴの構造において、最大数または最大数−１個のプライマリ結晶粒界がアクティブチャネル領域内に含まれる確率を計算するための図面である。
【図７Ａ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｂ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｃ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ａ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ｂ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図９Ａ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図９Ｂ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１０Ａ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１０Ｂ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１１Ａ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１１Ｂ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【発明の属する技術分野】
本発明は多結晶シリコン薄膜及びこれを有したデバイスに係り、さらに詳細にはＴＦＴ用多結晶シリコン薄膜及びこれを有したデバイスに関する。
【０００２】
【従来の技術】
ＴＦＴ(Ｔhｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）のアクティブチャネル(ａｃｔｉｖｅ ｃhａｎｎｅｌ)領域は一般的に多結晶シリコンで作られて結晶粒界を有している。このような結晶粒界には原子価表(ｄａｎｇｌｉｎｇ ｂｏｎｄｓ)などの結合欠陥が存在して、このような欠陥は電荷キャリア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)に対するトラップ(ｔｒａｐ）で作用する。
【０００３】
したがって、結晶粒の大きさ、大きさ均一性、数と位置、結晶粒界の傾斜角度などのパラメータはスレショルド電圧(Ｖｔh)、しきい値傾斜(ｓｕｂ ｔhｒｅｓhｏｌｄ ｓｌｏｐｅ)、電荷輸送移動度(ｃhａｒｇｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ)、漏れ電流(ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ)、及びデバイス安定性(ｄｅｖｉｃｅ ｓｔａｂｉｌｉｔｙ)などのＴＦＴ特性に致命的な影響を与える場合がある。特に、結晶粒界の傾斜角度はＴＦＴの特性均一性に致命的な影響を与える場合がある。
【０００４】
ＴＦＴの特性に致命的な影響をあたえる結晶粒界を“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界という。このようなプライマリ結晶粒界の数は、図１に示したように、結晶粒の大きさ、傾斜角度θ、アクティブチャネルの次元(ｄｉｍｅｎｓｉｏｎ)、長さ(Ｌ)、幅(Ｗ)等によって変わる場合がある。
【０００５】
もしも最大プライマリ結晶粒界の数をＮｍａｘという時、アクティブチャネル領域に含まれることができる“プライマリ”結晶粒界の数はＮｍａｘまたは（Ｎｍａｘ−１）個になる。
【０００６】
図２Ａ及び２Ｂにおいて、図２ＡのＴＦＴは二個のプライマリ結晶粒界を有していて、図２ＢのＴＦＴは３個の結晶粒界を有している。
【０００７】
ディスプレー装置で、同一な数のプライマリ結晶粒界を有したＴＦＴが多ければ多いほど、ディスプレー装置は優秀なＴＦＴ特性均一度を有することができる。しかし、Ｎｍａｘ個の“プライマリ”結晶粒界の数を含むＴＦＴの数と（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数を含むＴＦＴの数が同一であるならば、ＴＦＴ基板またはディスプレーデバイス上にあるＴＦＴ特性中均一性の面で最も悪いことを容易に予想できる。
【０００８】
一方、ＳＬＳ(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ)結晶化技術を利用して基板上に多結晶または単結晶である粒子が巨大シリコングレイン(ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ)を形成することができ、これを利用してＴＦＴを製作したとき、単結晶シリコンで製作されたＴＦＴの特性と類似な特性を得ることができることと報告されている。
【０００９】
しかし、ディスプレー装置は、数１００万個のピクセルを有している。ＬＣＤ装置の場合に一つのピクセル当たり一つのＴＦＴが提供されて、有機ＥＬ表示装置の場合には一つのピクセル当たり二個のＴＦＴが提供される。したがって、アクティブチャネル領域に含まれたプライマリ結晶粒界の数と結晶粒の成長方向が同一な数１００万個のＴＦＴを製作することは不可能である。
【００１０】
これを具現する方法ではＰＣＴ国際特許ＷＯ ９７／４５８２７号で開示されたように、非晶質シリコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング法によって蒸着した後ＳＬＳ技術で全体基板上の非晶質シリコンを多結晶シリコンに変換したり、基板上の選択領域のみを結晶化する技術が開示されている(図３Ａ及び図３Ｂ参照)。
【００１１】
非晶質シリコンの全体領域や選択領域を結晶化する期間、レーザービームまたはステージ(ｓｔａｇｅ）のステッピング(ｓｔｅｐｐｉｎｇ)及びシフチング(ｓhｉｆｔｉｎｇ）が必要である。したがって、レーザービームが照射される領域間のミスアライン(ｍｉｓａｌｉｇｎ）が存在するようになって、数多くのＴＦＴのアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数は変わるようになり、全体基板上またはドライバ領域、画素セル領域内のＴＦＴは予測できない不均一性を有するようになる。
【００１２】
また、米国特許第６，１７７，３９１号ではＳＬＳ結晶化技術を利用して巨大粒子シリコングレイン(ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ)を形成してドライバと画素配置を含んだＬＣＤデバイス用ＴＦＴ製作時アクティブチャネル方向がＳＬＳ結晶化方法によって成長した結晶粒方向に対して平行した場合電荷キャリア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)方向に対する結晶粒界のバリヤ(ｂａｒｒｉｅｒ)効果が最小になって(図４Ａ)、したがって、単結晶シリコンに次ぐＴＦＴ特性を得ることができる反面、アクティブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ特性が電荷キャリア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)のトラップで作用する多くの結晶粒界が存在するようになり、ＴＦＴ特性が大幅に低下する(図４Ｂ)。
【００１３】
実際に、アクティブマトリックスディスプレー製作時に駆動回路(ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ)内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０゜の角度を有する場合があり、このとき、各ＴＦＴの特性を大幅に低下させないながら、ＴＦＴ間特性の均一性を向上させるためには結晶成長方向に対するアクティブチャネル領域の方向を３０゜ないし６０゜の角度で傾斜するように製作することによってデバイスの均一性を向上させることができる(図４Ｃ)。
【００１４】
しかし、この方法もアクティブチャネル領域からプライマリ結晶粒界を完全に除去することができず、したがって、ＴＦＴ間特性差を引き起こす予測できない不均一性が存在するようになるという問題点がある。
【００１５】
【発明が解決しようとする課題】
本発明は上述したような問題点を解決するために案出されたものであり、本発明の目的は特性均一性を有したＴＦＴを提供することができる多結晶シリコン層を提供することにある。
【００１６】
本発明の他の目的は特性均一性を有したディスプレー装置（デバイス）を提供することにある。
具体的には、結晶粒が規則的に並んでなるＴＦＴ用多結晶シリコン薄膜であって、最小限一つのプライマリ結晶粒界を有するアクティブチャネル領域を備えているポリシリコン層を有しており、ディスプレーデバイスの残り複数個のＴＦＴと比較する時前記アクティブチャネル領域に対して同一な数を有するプライマリ結晶粒界が前記ディスプレーデバイス全体をかけて支配的なＴＦＴを備えており、ここで前記ＴＦＴは結晶粒大きさの変数、結晶粒界のティルト角及び前記アクティブチャネル領域の次元をセッティングすることにより製造されることを特徴とする複数個のＴＦＴを備えているディスプレーデバイスを提供することである。さらには、このディスプレーデバイスにおいて、 同一な個数の結晶粒界を備えている前記ディスプレーデバイス中でプライマリ結晶粒界の最大数がアクティブチャネル領域に含まれる確率が７５％以上であることを特徴とするディスプレーデバイス、プライマリ結晶粒界の最大数が１ないし１０であることを特徴とするディスプレーデバイス、結晶粒大きさは、０．２μｍ以上であることを特徴とするディスプレーデバイス、及び、 結晶粒の数が２以上であることを特徴とするディスプレーデバイスを提供することにある。
【００１７】
【課題を解決するための手段】
前記した目的を達成するために、本発明はプライマリ結晶粒界の最大数がＴＦＴのアクティブチャネル領域内に含まれる確率Ｐが下記式１で表現され、前記確率が０．５でないことを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００１８】
Ｐ＝(Ｄ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ （式１）
ここで、
Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ
ＬはＴＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクティブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴＦＴのアクティブチャネル領域内に含まれることができるプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、θはＴＦＴのアクティブチャネル方向の垂直方向に対してプライマリ結晶粒界が傾斜している角度を示す。
【００１９】
また、本発明はＴＦＴのアクティブチャネルの長さが結晶粒大きさの定数倍であることを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００２０】
また、本発明はプライマリ結晶粒界の最大数を含む確率がＴＦＴ基板のアクティブチャネル領域の長軸方向の結晶粒大きさに対して前記結晶粒界の（最大数−１）個の結晶粒が占める距離を差し引いた残り距離の比率で示され、前記確率が０．５でないことを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００２１】
また、本発明は本発明によって製造される多結晶シリコン薄膜を用いるアクティブマトリックスＴＦＴを利用したことを特徴とするデバイスを提供する。
【００２２】
【発明の実施の形態】
以下、本発明を添付した図面を参照しながら詳細に説明する。
【００２３】
シリコン結晶粒大きさ、プライマリ結晶粒界の傾斜角度及びアクティブチャネルの次元のようなパラメータの最適条件を決定して特性均一性を有したＴＦＴを製造するために、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれる確率‘Ｐ’を結晶粒大きさ、プライマリ結晶粒界の傾斜角度及びアクティブチャネルの次元の関数で導出する。
【００２４】
図５Ａないし５Ｃを参照すると、プライマリ結晶粒界と仮想の法線ＮＮによって形成された角度(θ）は−４５゜と４５゜間の範囲にあるようになる。すなわち、−４５゜≦θ≦４５゜が成立する。図６Ａ及び６Ｂを参照すると、アクティブチャネルの長さと幅が各々ＬとＷであって、アクティブチャネル領域の二頂点から延ばすプライマリ結晶粒界と平行してセカンド結晶粒界とは垂直である仮想の二ライン間の距離をＤといえば、次の式が成立する。
すなわち、Ｄ＝(Ｌ＋ｘ)×ｃｏｓ θ、
ここで、ｘ＝Ｗ×ｔａｎ θである。
Ｄ＝(Ｌ＋Ｗ ｔａｎ θ)×ｃｏｓ θ＝Ｌ ｃｏｓ θ＋Ｗ ｔａｎ θｃｏｓ θである。
ｔａｎ θｃｏｓ θ＝ｓｉｎθであるので、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θである。
【００２５】
したがって、前記最大距離Ｄは、アクティブチャネル領域の長さＬと幅Ｗ、そして法線ＮＮ′に対する“プライマリ”結晶粒界の傾斜角度θだけの関数で示すことができる。
【００２６】
結晶粒長軸方向の大きさをＧｓという時、アクティブチャネル領域内に含まれる“プライマリ”結晶粒界の最大数Ｎｍａｘは次のような式によって求めることができる。
Ｎｍａｘ＝ξ(Ｄ／Ｇｓ)、
【００２７】
ここで、関数ξは次のように定義される。
ξ(ｘ)＝ｘより大きいか、同一数(≧ｘ)中から最も小さい数。ｘ＝任意の数(ａｒｂｉｔｒａｒｙ ｎｕｍｂｅｒ)である。
【００２８】
例えば、ｘが２である時、Ｎｍａｘ＝２であり、ｘ＝２．３である時、Ｎｍａｘ＝３になる。
【００２９】
一方、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれる確率‘Ｐ’は次のように誘導されうる。
Ｐ＝(ａ＋ｂ)／Ｇｓ
ここで、(ａ＋ｂ）は距離Ｄで（Ｎｍａｘ−１）個の結晶粒が占める距離を差し引いた距離である。すなわち、ａ＋ｂ＝Ｄ−(Ｎｍａｘ−１)×Ｇｓである。
したがって、Ｐ＝(−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓになる。
【００３０】
一方、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界が（Ｎｍａｘ−１）個アクティブチャネル領域(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれる確率‘Ｑ’は次のように誘導されうる。
Ｐ＋Ｑ＝１であるので、Ｑ＝１−Ｐ
したがって、Ｑ＝１−(Ｄ−(Ｎｍａｘ−１)×Ｇｓ／Ｇｓ)＝(−Ｄ＋Ｎｍａｘ×Ｇｓ)／Ｇｓになる。
【００３１】
以上のように、アクティブチャネル領域内にはＮｍａｘ個または（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数のみ存在することができ、これに基づき前記数式によって表現される確率Ｐの物理的な意味は次のとおりである。
【００３２】
Ｐ＝０：アクティブチャネル領域内には（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の最大数Ｎｍａｘが含まれる確率は０であって、したがって、アクティブチャネル領域内には（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数のみ存在することができる。
【００３３】
０＜Ｐ＜０．５：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数が存在する確率は（Ｎｍａｘ−１）個の境界数が存在する確率より低い。
【００３４】
Ｐ＝０．５：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確率が（Ｎｍａｘ−１）個の境界数を含む確率と同一である。
【００３５】
０．５＜Ｐ＜１：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確率が（Ｎｍａｘ−１）個の境界を含む確率と同一である。
【００３６】
Ｐ＝１：アクティブチャネル領域内に“プライマリ”結晶粒界の最大数Ｎｍａｘを含む確率は１であって、したがってアクティブチャネル領域内ではＮｍａｘ個の“プライマリ”結晶粒界の数のみ存在することができる。
【００３７】
その結果、ＴＦＴの均一性はＰ＝０．５の場合が最も悪く、Ｐ＝０またはＰ＝１の場合が最も優れるということが分かる。
【００３８】
しかし、多結晶シリコンを利用した実際ＴＦＴ基板製作ではアクティブチャネル形成のためのゲートメタル(ｇａｔｅ ｍｅｔａｌ）の湿式または乾式エッチング時工程マージンによって、Ｐ＝０またはＰ＝１である確率を得るのが容易でなく、アクティブマトリックスディスプレーの具現に必要なＴＦＴ特性の均一性を確保することができる確率Ｐの範囲である０≦Ｐ≦０．２５または０．７５≦Ｐ≦１を基準にして与えられた結晶粒大きさ及び方位に対してＴＦＴを設計したり要求されるＴＦＴ設計に合わせて多結晶シリコン薄膜を製作するようにシリコン結晶化工程を実施することが望ましい。
【００３９】
図７Ａないし７Ｃを参照すると、プライマリ結晶粒界は仮想の法線ＮＮと平行する。すなわち、プライマリ結晶粒界の傾斜角度(θ）は０゜である。この場合、同一な数の“プライマリ”結晶粒界がアクティブチャネル領域に含まれるならば、θ≠０゜の場合に比べて、“プライマリ”結晶粒界に対して垂直な“セカンダリ(Ｓｅｃｏｎｄａｒｙ)”結晶粒界がＴＦＴ特性におよぼす影響は減って、これによりＴＦＴ特性がさらに優秀なことを容易に判断できる。
【００４０】
図８Ａ及び８Ｂを参照すると、プライマリ結晶粒界の傾斜角度が０゜の場合、距離Ｄはアクティブチャネルの長さＬと同一になる。したがって、アクティブチャネル領域にプライマリ結晶粒界が含まれる確率は次のように求めることができる。
Ｐ＝(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓである。
Ｑ＝１−(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ
＝(−Ｌ＋Ｎｍａｘ×Ｇｓ)／Ｇｓである。
【００４１】
図９Ａと図９Ｂでチャネル長さＬ＝９μｍであり、結晶粒大きさＧｓ＝２μｍ(ａ)とＧｓ＝４μｍ(ｂ)に対して図示した。結晶粒大きさが２μｍである場合(図９Ａ)アクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の最大数は５であり、したがって、与えられたアクティブチャネル次元(ｄｉｍｅｎｓｉｏｎ)及び結晶粒大きさと方向に対してアクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の数は５と４であり、これによる確率は各々０．５対０．５であって、このような場合、基板またはディスプレー上に製作されるＴＦＴの均一性は最も悪いことが容易に分かる。
【００４２】
同一なアクティブチャネル次元に対して結晶粒大きさを４μｍにしたとき(図９Ｂ)、アクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の数が２である確率は０．７５であって図９ＡよりＴＦＴ均一性が向上されることがわかる。
【００４３】
同一な結晶粒大きさ２μｍと４μｍに対してアクティブチャネル長さを１０μｍにすれば(図１０Ａ、図１０Ｂ)、結晶粒大きさ２μｍに対してアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数が５である確率が１であって、与えられたアクティブチャネル次元と結晶粒大きさに対して、駆動回路基板またはディスプレー上のすべてのＴＦＴが同一な数の“プライマリ”結晶粒界を含むようになり、少なくとも結晶粒大きさ、すなわち、結晶粒界によるＴＦＴ特性においては完全な均一性を得ることができることが分かる。反面、Ｌ＝１０μｍ、Ｇｓ＝４μｍである場合、確率は０．５であって、ＴＦＴ特性中均一性の面で最も悪い結果が招来されることが予想できる。
【００４４】
結晶粒大きさがアクティブチャネル長さより大きい場合にも前記確率Ｐを示す数式を適用して、“プライマリ”結晶粒界がアクティブチャネル領域内に含まれる確率が存在し、計算できるということが図１１Ａと図１１Ｂで示している。
【００４５】
図１１Ａと図１１Ｂからチャネル長さＬ＝４μｍに対して結晶粒大きさが８μｍである場合に比べて、１６μｍである場合ＴＦＴ特性中均一性が向上されうることが分かる。
【００４６】
上述したような例の通り、“プライマリ”結晶粒界が含まれる確率を計算することによって製作されるＴＦＴ基板の均一性を予測できて、これに基づきシリコン結晶化工程の工程パラメータを設定して最適の均一性を得るＴＦＴを得ることができる。
【００４７】
次の表１ないし４は、結晶粒大きさとアクティブチャネル次元による確率Ｐを示す。
【００４８】
【表１】
【表２】
【表３】
【００５１】
【表４】
【発明の効果】
以上、説明したように、結晶粒の大きさ、結晶粒界の傾斜角度、及びアクティブチャネル領域の次元のようなパラメータを設定して特性均一性を有したＴＦＴを製造できる。
【図面の簡単な説明】
【図１】 従来技術によってアクティブチャネル領域に含まれるプライマリ結晶粒界の数が結晶粒大きさ、結晶粒界の傾斜角度、及びアクティブチャネル領域の次元によって変わることを示す図面である。
【図２Ａ】 従来技術によってプライマリ結晶粒界の数が相異なるＴＦＴを示す図面である。
【図２Ｂ】 従来技術によってプライマリ結晶粒界の数が相異なるＴＦＴを示す図面である。
【図３Ａ】 従来技術によってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴの概略的な図面である。
【図３Ｂ】 従来技術によってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴの概略的な図面である。
【図４Ａ】 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図４Ｂ】 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図４Ｃ】 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図５Ａ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｂ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｃ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図６Ａ】 アクティブチャネル領域内にソース／ドレイン方向と垂直しない一般的な結晶粒界を有する多結晶シリコンを利用したＴＦＴの構造において、最大数または最大数−１個のプライマリ結晶粒界がアクティブチャネル領域内に含まれる確率を計算するための図面である。
【図６Ｂ】 アクティブチャネル領域内にソース／ドレイン方向と垂直しない一般的な結晶粒界を有する多結晶シリコンを利用したＴＦＴの構造において、最大数または最大数−１個のプライマリ結晶粒界がアクティブチャネル領域内に含まれる確率を計算するための図面である。
【図７Ａ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｂ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｃ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ａ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ｂ】 ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図９Ａ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図９Ｂ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１０Ａ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１０Ｂ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１１Ａ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１１Ｂ】 本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
Claims (31)
- 多結晶シリコンの結晶粒が四角形状で規則的に成長したものとしてモデル化したＴＦＴ用多結晶シリコン薄膜の設計方法であって、アクティブチャネル領域を含んでおり、プライマリ結晶粒界の最大数が前記アクティブチャネル領域内に含まれる確率Ｐが下記式１で表現され、前記確率が０．５でないように設計することを特徴とするＴＦＴ用多結晶シリコン薄膜の設計方法：Ｐ＝(Ｄ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ （式１）ここで、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ、ＬはＴＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクティブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴＦＴのアクティブチャネル領域内に含まれることができるプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、θはプライマリ結晶粒界が傾斜している角度を示す。
- 前記多結晶シリコン薄膜がディスプレー部に配置されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記多結晶シリコン薄膜が駆動回路基板上に配置されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記Ｐが０．７５以上であるかまたは０．２５以下であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記θが−４５゜≦θ≦４５゜であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記結晶粒大きさが０．２μｍ以上であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記ＴＦＴ基板内の結晶粒の数が２個以上であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記プライマリ結晶粒界の（Ｎｍａｘ−１）個がＴＦＴのアクティブチャネル領域内に含まれる確率Ｑが下記式２で表現されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法：Ｑ＝１−Ｐ （式２）
- 前記ＴＦＴのアクティブチャネル領域内に含まれるプライマリ結晶粒界の最大数が下記式３に表現されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法：Ｎｍａｘ＝ζ(Ｄ／Ｇｓ) （式３）、ここで、ζ(ｘ）は、最も小さい整数≧ｘ、ｘ＝任意の数(ａｒｂｉｔｒａｒｙｎｕｍｂｅｒ)である。
- 前記Ｎｍａｘが１ないし１０中いずれか一つであるように設計することを特徴とする請求項９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- θ＝０゜である時、前記アクティブチャネル長さとＮｍａｘの比が結晶粒大きさになるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜。
- θ＝０゜である時、前記結晶粒大きさとＮｍａｘの積が前記チャネル長さになることを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 多結晶シリコンの結晶粒が四角形状で規則的に成長したものとしてモデル化したＴＦＴ用多結晶シリコン薄膜の設計方法であって、ＴＦＴのアクティブチャネルの長さが結晶粒大きさの定数倍であるように設計することを特徴とするＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記多結晶シリコン薄膜がディスプレー部に配置されるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記多結晶シリコン薄膜が駆動回路基板上に配置されるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記アクティブチャネル長さが０．２μｍ以上であるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記結晶粒の数が２個以上であるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記結晶粒の大きさが０．２μｍ以上であるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 多結晶シリコンの結晶粒が四角形状で規則的に成長したものとしてモデル化したＴＦＴ用多結晶シリコン薄膜の設計方法であって、アクティブチャネル領域を有していて、プライマリ結晶粒界の最大数を含む確率が、前記アクティブチャネル領域の対角に位置する二頂点からそれぞれプライマリ結晶粒界と平行して延ばした仮想の二ライン間の距離から、（前記結晶粒界の最大数−１）個の結晶粒が占める距離を差し引いた残り距離を、前記アクティブチャネル領域の長軸方向の結晶粒大きさで割った比率で示され、前記確率が０．５でないように設計することを特徴とするＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記多結晶シリコン薄膜がディスプレー部に配置されるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記多結晶シリコン薄膜が駆動回路基板上に配置されるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記確率が０．７５以上であるかまたは０．２５以下であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記ＴＦＴのアクティブチャネル長さが結晶粒大きさの定数倍であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記多結晶シリコン薄膜が結晶粒が一定な方向に成長したものであるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記結晶粒大きさが０．２μｍ以上であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記結晶粒界の最大数が１ないし１０中いずれか一つであるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記アクティブチャネルの長さが０．２μｍ以上であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 前記結晶粒の数が２個以上であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
- 請求項１に記載の多結晶シリコン薄膜の設計方法を用いて作製されたアクティブマトリックスＴＦＴを備えたことを特徴とするデバイス。
- 前記デバイスがディスプレーデバイスまたは半導体デバイスとして用いられることを特徴とする請求項２９に記載のデバイス。
- 前記ディスプレーデバイスは、液晶表示装置(ＬＣＤ)または有機電界発光素子(ＥＬ)であることを特徴とする請求項３０に記載のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0074375A KR100483985B1 (ko) | 2001-11-27 | 2001-11-27 | 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스 |
| KR2001-074375 | 2001-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188188A JP2003188188A (ja) | 2003-07-04 |
| JP4361722B2 true JP4361722B2 (ja) | 2009-11-11 |
Family
ID=19716364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002338473A Expired - Lifetime JP4361722B2 (ja) | 2001-11-27 | 2002-11-21 | Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたデバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6759679B2 (ja) |
| EP (1) | EP1317002B1 (ja) |
| JP (1) | JP4361722B2 (ja) |
| KR (1) | KR100483985B1 (ja) |
| CN (3) | CN101494235B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100514179B1 (ko) * | 2002-11-19 | 2005-09-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 |
| KR100483987B1 (ko) * | 2002-07-08 | 2005-04-15 | 삼성에스디아이 주식회사 | 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스 |
| KR100454751B1 (ko) * | 2002-10-21 | 2004-11-03 | 삼성에스디아이 주식회사 | 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법 |
| CN1324540C (zh) * | 2003-06-05 | 2007-07-04 | 三星Sdi株式会社 | 具有多晶硅薄膜晶体管的平板显示装置 |
| KR100521274B1 (ko) * | 2003-06-10 | 2005-10-12 | 삼성에스디아이 주식회사 | 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스 |
| US7858450B2 (en) * | 2004-01-06 | 2010-12-28 | Samsung Electronics Co., Ltd. | Optic mask and manufacturing method of thin film transistor array panel using the same |
| KR101034744B1 (ko) * | 2004-06-25 | 2011-05-17 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 구조 |
| KR100712101B1 (ko) * | 2004-06-30 | 2007-05-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| JP4169071B2 (ja) * | 2006-05-25 | 2008-10-22 | ソニー株式会社 | 表示装置 |
| KR20100036624A (ko) * | 2008-09-30 | 2010-04-08 | 삼성전자주식회사 | 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 |
| CN103137484A (zh) * | 2011-11-30 | 2013-06-05 | 广东中显科技有限公司 | 搭桥晶粒多晶硅薄膜晶体管的制造方法 |
| WO2013078641A1 (zh) * | 2011-11-30 | 2013-06-06 | 广东中显科技有限公司 | 搭桥晶粒多晶硅薄膜晶体管及其制造方法 |
| CN104900532B (zh) | 2015-06-15 | 2018-10-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| JP6434872B2 (ja) * | 2015-07-31 | 2018-12-05 | 東芝メモリ株式会社 | 半導体装置 |
| US10629752B1 (en) * | 2018-10-11 | 2020-04-21 | Applied Materials, Inc. | Gate all-around device |
| US11417730B2 (en) * | 2019-08-09 | 2022-08-16 | Micron Technology, Inc. | Vertical transistors with channel region having vertically elongated crystal grains that individually are directly against both of the top and bottom source/drain regions |
| US11024736B2 (en) | 2019-08-09 | 2021-06-01 | Micron Technology, Inc. | Transistor and methods of forming integrated circuitry |
| US10964811B2 (en) | 2019-08-09 | 2021-03-30 | Micron Technology, Inc. | Transistor and methods of forming transistors |
| US11637175B2 (en) | 2020-12-09 | 2023-04-25 | Micron Technology, Inc. | Vertical transistors |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498904A (en) * | 1994-02-22 | 1996-03-12 | Sanyo Electric Co., Ltd. | Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same |
| JPH07335906A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| CA2256699C (en) * | 1996-05-28 | 2003-02-25 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| US5981974A (en) * | 1996-09-30 | 1999-11-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| SE511133C2 (sv) * | 1996-11-07 | 1999-08-09 | Dresser Wayne Ab | Sätt och anordning vid volymbestämning |
| WO1998057372A1 (en) * | 1997-06-10 | 1998-12-17 | The Board Of Trustees Of The Leland Stanford Junior University | LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs |
| JP3642546B2 (ja) * | 1997-08-12 | 2005-04-27 | 株式会社東芝 | 多結晶半導体薄膜の製造方法 |
| JPH11168216A (ja) * | 1997-12-04 | 1999-06-22 | Matsushita Electron Corp | 薄膜トランジスタおよびその製造方法 |
| JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
| KR100292048B1 (ko) * | 1998-06-09 | 2001-07-12 | 구본준, 론 위라하디락사 | 박막트랜지스터액정표시장치의제조방법 |
| US6479837B1 (en) * | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
| JP2000133807A (ja) * | 1998-10-22 | 2000-05-12 | Seiko Epson Corp | 多結晶シリコン薄膜トランジスタ |
| US6177391B1 (en) * | 1999-05-27 | 2001-01-23 | Alam Zafar | One time use disposable soap and method of making |
| KR100303142B1 (ko) * | 1999-10-29 | 2001-11-02 | 구본준, 론 위라하디락사 | 액정표시패널의 제조방법 |
| JP2001135825A (ja) * | 1999-11-09 | 2001-05-18 | Seiko Epson Corp | デバイスシミュレーション方法 |
| CN100352022C (zh) * | 1999-12-10 | 2007-11-28 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| US6426246B1 (en) * | 2001-02-21 | 2002-07-30 | United Microelectronics Corp. | Method for forming thin film transistor with lateral crystallization |
-
2001
- 2001-11-27 KR KR10-2001-0074375A patent/KR100483985B1/ko active IP Right Grant
-
2002
- 2002-06-19 US US10/173,977 patent/US6759679B2/en not_active Expired - Lifetime
- 2002-11-20 EP EP02090384.5A patent/EP1317002B1/en not_active Expired - Lifetime
- 2002-11-21 JP JP2002338473A patent/JP4361722B2/ja not_active Expired - Lifetime
- 2002-11-27 CN CN2009101262299A patent/CN101494235B/zh not_active Expired - Lifetime
- 2002-11-27 CN CNB021524327A patent/CN100511710C/zh not_active Expired - Lifetime
- 2002-11-27 CN CN2010106179144A patent/CN102142463A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1317002B1 (en) | 2016-10-12 |
| CN101494235A (zh) | 2009-07-29 |
| US20030102508A1 (en) | 2003-06-05 |
| EP1317002A3 (en) | 2004-09-29 |
| JP2003188188A (ja) | 2003-07-04 |
| CN102142463A (zh) | 2011-08-03 |
| CN101494235B (zh) | 2011-03-23 |
| CN100511710C (zh) | 2009-07-08 |
| CN1421935A (zh) | 2003-06-04 |
| KR20030043292A (ko) | 2003-06-02 |
| EP1317002A2 (en) | 2003-06-04 |
| KR100483985B1 (ko) | 2005-04-15 |
| US6759679B2 (en) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361722B2 (ja) | Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたデバイス | |
| KR100704331B1 (ko) | 박막 트랜지스터 장치 | |
| US7157737B2 (en) | Structures with seeded single-crystal domains | |
| US20110114963A1 (en) | Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same | |
| EP1744350B1 (en) | A method of making a polycrystalline thin film | |
| US6660576B2 (en) | Substrate and method for producing variable quality substrate material | |
| JP2003264197A (ja) | Ｔｆｔ用多結晶シリコン薄膜及びこれを利用したディスプレーデバイス | |
| JP5069842B2 (ja) | 薄膜トランジスタ | |
| KR20010109072A (ko) | 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법 | |
| JP2007134648A (ja) | 表示装置とその製造方法 | |
| KR100700494B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JP4338463B2 (ja) | Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを使用して形成されたデバイス | |
| JP4338488B2 (ja) | デュアルまたはマルチプルゲートを使用するｔｆｔの設計方法 | |
| JP4361769B2 (ja) | Ｌｄｄ／オフセット構造を具備している薄膜トランジスター | |
| JP2004172569A (ja) | 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 | |
| US7750348B2 (en) | Display device having crystal grain boundaries providing superior driving and luminance characteristics | |
| JP2004260160A (ja) | 多結晶シリコン薄膜の製造方法及びその製造方法により製造された多結晶シリコン薄膜を用いて製造される薄膜トランジスタ | |
| JP2005039224A (ja) | 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 | |
| KR100719682B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP2004022727A (ja) | 薄膜トランジスタおよびその製造方法並びに平面表示装置 | |
| KR20080000016A (ko) | 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법 | |
| JP2002280557A (ja) | 薄膜半導体素子及びその製造方法並びに画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081104 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4361722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |