JP2003188188A - 薄膜トランジスタ用多結晶シリコン薄膜及びこれを有した表示装置 - Google Patents
薄膜トランジスタ用多結晶シリコン薄膜及びこれを有した表示装置Info
- Publication number
- JP2003188188A JP2003188188A JP2002338473A JP2002338473A JP2003188188A JP 2003188188 A JP2003188188 A JP 2003188188A JP 2002338473 A JP2002338473 A JP 2002338473A JP 2002338473 A JP2002338473 A JP 2002338473A JP 2003188188 A JP2003188188 A JP 2003188188A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- silicon thin
- tft
- active channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 61
- 239000010409 thin film Substances 0.000 title claims description 47
- 239000013078 crystal Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 特性均一性を有したＴＦＴを提供することが
できる多結晶シリコン層の提供並びに、特性均一性を有
したディスプレー装置を提供する。 【解決手段】 アクティブチャネル領域を含んでおり、
プライマリ結晶粒界の最大数がアクティブチャネル領域
内に含まれる確率Ｐが下記式１で表現され、確率が０．
５でないことを特徴とするＴＦＴ用多結晶シリコン薄
膜：Ｐ＝(Ｄ−(Ｎｍ ａｘ−１)×Ｇｓ)／Ｇｓ （式１） ここで、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ、ＬはＴ
ＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクテ
ィブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴ
ＦＴのアクティブチャネル領域内に含まれることができ
るプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、
θはプライマリ結晶粒界が傾斜している角度を示す。
できる多結晶シリコン層の提供並びに、特性均一性を有
したディスプレー装置を提供する。 【解決手段】 アクティブチャネル領域を含んでおり、
プライマリ結晶粒界の最大数がアクティブチャネル領域
内に含まれる確率Ｐが下記式１で表現され、確率が０．
５でないことを特徴とするＴＦＴ用多結晶シリコン薄
膜：Ｐ＝(Ｄ−(Ｎｍ ａｘ−１)×Ｇｓ)／Ｇｓ （式１） ここで、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ、ＬはＴ
ＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクテ
ィブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴ
ＦＴのアクティブチャネル領域内に含まれることができ
るプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、
θはプライマリ結晶粒界が傾斜している角度を示す。
Description
【０００１】
【発明の属する技術分野】本発明は多結晶シリコン薄膜
及びこれを有したデバイスに係り、さらに詳細にはＴＦ
Ｔ用多結晶シリコン薄膜及びこれを有したデバイスに関
する。
及びこれを有したデバイスに係り、さらに詳細にはＴＦ
Ｔ用多結晶シリコン薄膜及びこれを有したデバイスに関
する。
【０００２】
【従来の技術】ＴＦＴ(Ｔhｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）のアクティブチャネル(ａｃｔｉｖｅ ｃh
ａｎｎｅｌ)領域は一般的に多結晶シリコンで作られて
結晶粒界を有している。このような結晶粒界には原子価
表(ｄａｎｇｌｉｎｇ ｂｏｎｄｓ)などの結合欠陥が存
在して、このような欠陥は電荷キャリア(ｅｌｅｃｔｒ
ｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)に対するトラップ
(ｔｒａｐ）で作用する。
ｉｓｔｏｒ）のアクティブチャネル(ａｃｔｉｖｅ ｃh
ａｎｎｅｌ)領域は一般的に多結晶シリコンで作られて
結晶粒界を有している。このような結晶粒界には原子価
表(ｄａｎｇｌｉｎｇ ｂｏｎｄｓ)などの結合欠陥が存
在して、このような欠陥は電荷キャリア(ｅｌｅｃｔｒ
ｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ)に対するトラップ
(ｔｒａｐ）で作用する。
【０００３】したがって、結晶粒の大きさ、大きさ均一
性、数と位置、結晶粒界の傾斜角度などのパラメータは
スレショルド電圧(Ｖｔh)、しきい値傾斜(ｓｕｂ ｔh
ｒｅｓhｏｌｄ ｓｌｏｐｅ)、電荷輸送移動度(ｃhａｒ
ｇｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ)、漏れ電流
(ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ)、及びデバイス安定
性(ｄｅｖｉｃｅ ｓｔａｂｉｌｉｔｙ)などのＴＦＴ特
性に致命的な影響を与える場合がある。特に、結晶粒界
の傾斜角度はＴＦＴの特性均一性に致命的な影響を与え
る場合がある。
性、数と位置、結晶粒界の傾斜角度などのパラメータは
スレショルド電圧(Ｖｔh)、しきい値傾斜(ｓｕｂ ｔh
ｒｅｓhｏｌｄ ｓｌｏｐｅ)、電荷輸送移動度(ｃhａｒ
ｇｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ)、漏れ電流
(ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ)、及びデバイス安定
性(ｄｅｖｉｃｅ ｓｔａｂｉｌｉｔｙ)などのＴＦＴ特
性に致命的な影響を与える場合がある。特に、結晶粒界
の傾斜角度はＴＦＴの特性均一性に致命的な影響を与え
る場合がある。
【０００４】ＴＦＴの特性に致命的な影響をあたえる結
晶粒界を“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界とい
う。このようなプライマリ結晶粒界の数は、図１に示し
たように、結晶粒の大きさ、傾斜角度θ、アクティブチ
ャネルの次元(ｄｉｍｅｎｓｉｏｎ)、長さ(Ｌ)、幅(Ｗ)
等によって変わる場合がある。
晶粒界を“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界とい
う。このようなプライマリ結晶粒界の数は、図１に示し
たように、結晶粒の大きさ、傾斜角度θ、アクティブチ
ャネルの次元(ｄｉｍｅｎｓｉｏｎ)、長さ(Ｌ)、幅(Ｗ)
等によって変わる場合がある。
【０００５】もしも最大プライマリ結晶粒界の数をＮｍ
ａｘという時、アクティブチャネル領域に含まれること
ができる“プライマリ”結晶粒界の数はＮｍａｘまたは
（Ｎｍａｘ−１）個になる。
ａｘという時、アクティブチャネル領域に含まれること
ができる“プライマリ”結晶粒界の数はＮｍａｘまたは
（Ｎｍａｘ−１）個になる。
【０００６】図２Ａ及び２Ｂにおいて、図２ＡのＴＦＴ
は二個のプライマリ結晶粒界を有していて、図２ＢのＴ
ＦＴは３個の結晶粒界を有している。
は二個のプライマリ結晶粒界を有していて、図２ＢのＴ
ＦＴは３個の結晶粒界を有している。
【０００７】ディスプレー装置で、同一な数のプライマ
リ結晶粒界を有したＴＦＴが多ければ多いほど、ディス
プレー装置は優秀なＴＦＴ特性均一度を有することがで
きる。しかし、Ｎｍａｘ個の“プライマリ”結晶粒界の
数を含むＴＦＴの数と（Ｎｍａｘ−１）個の“プライマ
リ”結晶粒界の数を含むＴＦＴの数が同一であるなら
ば、ＴＦＴ基板またはディスプレーデバイス上にあるＴ
ＦＴ特性中均一性の面で最も悪いことを容易に予想でき
る。
リ結晶粒界を有したＴＦＴが多ければ多いほど、ディス
プレー装置は優秀なＴＦＴ特性均一度を有することがで
きる。しかし、Ｎｍａｘ個の“プライマリ”結晶粒界の
数を含むＴＦＴの数と（Ｎｍａｘ−１）個の“プライマ
リ”結晶粒界の数を含むＴＦＴの数が同一であるなら
ば、ＴＦＴ基板またはディスプレーデバイス上にあるＴ
ＦＴ特性中均一性の面で最も悪いことを容易に予想でき
る。
【０００８】一方、ＳＬＳ(Ｓｅｑｕｅｎｔｉａｌ Ｌ
ａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ)結晶化
技術を利用して基板上に多結晶または単結晶である粒子
が巨大シリコングレイン(ｌａｒｇｅ ｓｉｌｉｃｏｎ
ｇｒａｉｎ)を形成することができ、これを利用して
ＴＦＴを製作したとき、単結晶シリコンで製作されたＴ
ＦＴの特性と類似な特性を得ることができることと報告
されている。
ａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ)結晶化
技術を利用して基板上に多結晶または単結晶である粒子
が巨大シリコングレイン(ｌａｒｇｅ ｓｉｌｉｃｏｎ
ｇｒａｉｎ)を形成することができ、これを利用して
ＴＦＴを製作したとき、単結晶シリコンで製作されたＴ
ＦＴの特性と類似な特性を得ることができることと報告
されている。
【０００９】しかし、ディスプレー装置は、数１００万
個のピクセルを有している。ＬＣＤ装置の場合に一つの
ピクセル当たり一つのＴＦＴが提供されて、有機ＥＬ表
示装置の場合には一つのピクセル当たり二個のＴＦＴが
提供される。したがって、アクティブチャネル領域に含
まれたプライマリ結晶粒界の数と結晶粒の成長方向が同
一な数１００万個のＴＦＴを製作することは不可能であ
る。
個のピクセルを有している。ＬＣＤ装置の場合に一つの
ピクセル当たり一つのＴＦＴが提供されて、有機ＥＬ表
示装置の場合には一つのピクセル当たり二個のＴＦＴが
提供される。したがって、アクティブチャネル領域に含
まれたプライマリ結晶粒界の数と結晶粒の成長方向が同
一な数１００万個のＴＦＴを製作することは不可能であ
る。
【００１０】これを具現する方法ではＰＣＴ国際特許Ｗ
Ｏ ９７／４５８２７号で開示されたように、非晶質シ
リコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング
法によって蒸着した後ＳＬＳ技術で全体基板上の非晶質
シリコンを多結晶シリコンに変換したり、基板上の選択
領域のみを結晶化する技術が開示されている(図３Ａ及
び図３Ｂ参照)。
Ｏ ９７／４５８２７号で開示されたように、非晶質シ
リコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング
法によって蒸着した後ＳＬＳ技術で全体基板上の非晶質
シリコンを多結晶シリコンに変換したり、基板上の選択
領域のみを結晶化する技術が開示されている(図３Ａ及
び図３Ｂ参照)。
【００１１】非晶質シリコンの全体領域や選択領域を結
晶化する期間、レーザービームまたはステージ(ｓｔａ
ｇｅ）のステッピング(ｓｔｅｐｐｉｎｇ)及びシフチン
グ(ｓhｉｆｔｉｎｇ）が必要である。したがって、レー
ザービームが照射される領域間のミスアライン(ｍｉｓ
ａｌｉｇｎ）が存在するようになって、数多くのＴＦＴ
のアクティブチャネル領域内に含まれる“プライマリ”
結晶粒界の数は変わるようになり、全体基板上またはド
ライバ領域、画素セル領域内のＴＦＴは予測できない不
均一性を有するようになる。
晶化する期間、レーザービームまたはステージ(ｓｔａ
ｇｅ）のステッピング(ｓｔｅｐｐｉｎｇ)及びシフチン
グ(ｓhｉｆｔｉｎｇ）が必要である。したがって、レー
ザービームが照射される領域間のミスアライン(ｍｉｓ
ａｌｉｇｎ）が存在するようになって、数多くのＴＦＴ
のアクティブチャネル領域内に含まれる“プライマリ”
結晶粒界の数は変わるようになり、全体基板上またはド
ライバ領域、画素セル領域内のＴＦＴは予測できない不
均一性を有するようになる。
【００１２】また、米国特許第６，１７７，３９１号で
はＳＬＳ結晶化技術を利用して巨大粒子シリコングレイ
ン(ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ)を形成し
てドライバと画素配置を含んだＬＣＤデバイス用ＴＦＴ
製作時アクティブチャネル方向がＳＬＳ結晶化方法によ
って成長した結晶粒方向に対して平行した場合電荷キャ
リア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅ
ｒ)方向に対する結晶粒界のバリヤ(ｂａｒｒｉｅｒ)効
果が最小になって(図４Ａ)、したがって、単結晶シリコ
ンに次ぐＴＦＴ特性を得ることができる反面、アクティ
ブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ
特性が電荷キャリア(ｅｌｅｃｔｒｉｃｃhａｒｇｅ ｃ
ａｒｒｉｅｒ)のトラップで作用する多くの結晶粒界が
存在するようになり、ＴＦＴ特性が大幅に低下する(図
４Ｂ)。
はＳＬＳ結晶化技術を利用して巨大粒子シリコングレイ
ン(ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ)を形成し
てドライバと画素配置を含んだＬＣＤデバイス用ＴＦＴ
製作時アクティブチャネル方向がＳＬＳ結晶化方法によ
って成長した結晶粒方向に対して平行した場合電荷キャ
リア(ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅ
ｒ)方向に対する結晶粒界のバリヤ(ｂａｒｒｉｅｒ)効
果が最小になって(図４Ａ)、したがって、単結晶シリコ
ンに次ぐＴＦＴ特性を得ることができる反面、アクティ
ブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ
特性が電荷キャリア(ｅｌｅｃｔｒｉｃｃhａｒｇｅ ｃ
ａｒｒｉｅｒ)のトラップで作用する多くの結晶粒界が
存在するようになり、ＴＦＴ特性が大幅に低下する(図
４Ｂ)。
【００１３】実際に、アクティブマトリックスディスプ
レー製作時に駆動回路(ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ)
内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０゜
の角度を有する場合があり、このとき、各ＴＦＴの特性
を大幅に低下させないながら、ＴＦＴ間特性の均一性を
向上させるためには結晶成長方向に対するアクティブチ
ャネル領域の方向を３０゜ないし６０゜の角度で傾斜す
るように製作することによってデバイスの均一性を向上
させることができる(図４Ｃ)。
レー製作時に駆動回路(ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ)
内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０゜
の角度を有する場合があり、このとき、各ＴＦＴの特性
を大幅に低下させないながら、ＴＦＴ間特性の均一性を
向上させるためには結晶成長方向に対するアクティブチ
ャネル領域の方向を３０゜ないし６０゜の角度で傾斜す
るように製作することによってデバイスの均一性を向上
させることができる(図４Ｃ)。
【００１４】しかし、この方法もアクティブチャネル領
域からプライマリ結晶粒界を完全に除去することがで
き、したがって、ＴＦＴ間特性差を引き起こす予測でき
ない不均一性が存在するようになるという問題点があ
る。
域からプライマリ結晶粒界を完全に除去することがで
き、したがって、ＴＦＴ間特性差を引き起こす予測でき
ない不均一性が存在するようになるという問題点があ
る。
【００１５】
【発明が解決しようとする課題】本発明は上述したよう
な問題点を解決するために案出されたものであり、本発
明の目的は特性均一性を有したＴＦＴを提供することが
できる多結晶シリコン層を提供することにある。
な問題点を解決するために案出されたものであり、本発
明の目的は特性均一性を有したＴＦＴを提供することが
できる多結晶シリコン層を提供することにある。
【００１６】本発明の他の目的は特性均一性を有したデ
ィスプレー装置を提供することにある。
ィスプレー装置を提供することにある。
【００１７】
【課題を解決するための手段】前記した目的を達成する
ために、本発明はプライマリ結晶粒界の最大数がＴＦＴ
のアクティブチャネル領域内に含まれる確率Ｐが下記式
１で表現され、前記確率が０．５でないことを特徴とす
るＴＦＴ用多結晶シリコン薄膜を提供する。
ために、本発明はプライマリ結晶粒界の最大数がＴＦＴ
のアクティブチャネル領域内に含まれる確率Ｐが下記式
１で表現され、前記確率が０．５でないことを特徴とす
るＴＦＴ用多結晶シリコン薄膜を提供する。
【００１８】
Ｐ＝(Ｄ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ （式１）
ここで、
Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ
ＬはＴＦＴのアクティブチャネルの長さ、ＷはＴＦＴの
アクティブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷで
あるＴＦＴのアクティブチャネル領域内に含まれること
ができるプライマリ結晶粒界の最大数、Ｇｓは結晶粒大
きさ、θはＴＦＴのアクティブチャネル方向の垂直方向
に対してプライマリ結晶粒界が傾斜している角度を示
す。
アクティブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷで
あるＴＦＴのアクティブチャネル領域内に含まれること
ができるプライマリ結晶粒界の最大数、Ｇｓは結晶粒大
きさ、θはＴＦＴのアクティブチャネル方向の垂直方向
に対してプライマリ結晶粒界が傾斜している角度を示
す。
【００１９】また、本発明はＴＦＴのアクティブチャネ
ルの長さが結晶粒大きさの定数倍であることを特徴とす
るＴＦＴ用多結晶シリコン薄膜を提供する。
ルの長さが結晶粒大きさの定数倍であることを特徴とす
るＴＦＴ用多結晶シリコン薄膜を提供する。
【００２０】また、本発明はプライマリ結晶粒界の最大
数を含む確率がＴＦＴ基板のアクティブチャネル領域の
長軸方向の結晶粒大きさに対して前記結晶粒界の（最大
数−１）個の結晶粒が占める距離を差し引いた残り距離
の比率で示され、前記確率が０．５でないことを特徴と
するＴＦＴ用多結晶シリコン薄膜を提供する。
数を含む確率がＴＦＴ基板のアクティブチャネル領域の
長軸方向の結晶粒大きさに対して前記結晶粒界の（最大
数−１）個の結晶粒が占める距離を差し引いた残り距離
の比率で示され、前記確率が０．５でないことを特徴と
するＴＦＴ用多結晶シリコン薄膜を提供する。
【００２１】また、本発明は本発明によって製造される
多結晶シリコン薄膜を用いるアクティブマトリックスＴ
ＦＴを利用したことを特徴とするデバイスを提供する。
多結晶シリコン薄膜を用いるアクティブマトリックスＴ
ＦＴを利用したことを特徴とするデバイスを提供する。
【００２２】
【発明の実施の形態】以下、本発明を添付した図面を参
照しながら詳細に説明する。
照しながら詳細に説明する。
【００２３】シリコン結晶粒大きさ、プライマリ結晶粒
界の傾斜角度及びアクティブチャネルの次元のようなパ
ラメータの最適条件を決定して特性均一性を有したＴＦ
Ｔを製造するために、“プライマリ(ｐｒｉｍａｒｙ)”
結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域
(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含
まれる確率‘Ｐ’を結晶粒大きさ、プライマリ結晶粒界
の傾斜角度及びアクティブチャネルの次元の関数で導出
する。
界の傾斜角度及びアクティブチャネルの次元のようなパ
ラメータの最適条件を決定して特性均一性を有したＴＦ
Ｔを製造するために、“プライマリ(ｐｒｉｍａｒｙ)”
結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域
(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含
まれる確率‘Ｐ’を結晶粒大きさ、プライマリ結晶粒界
の傾斜角度及びアクティブチャネルの次元の関数で導出
する。
【００２４】図５Ａないし５Ｃを参照すると、プライマ
リ結晶粒界と仮想の法線ＮＮによって形成された角度
(θ）は−４５゜と４５゜間の範囲にあるようになる。
すなわち、−４５゜≦θ≦４５゜が成立する。図６Ａ及
び６Ｂを参照すると、アクティブチャネルの長さと幅が
各々ＬとＷであって、アクティブチャネル領域の二頂点
から延ばすプライマリ結晶粒界と平行してセカンド結晶
粒界とは垂直である仮想の二ライン間の距離をＤといえ
ば、次の式が成立する。すなわち、Ｄ＝(Ｌ＋ｘ)×ｃｏ
ｓ θ、ここで、ｘ＝Ｗ×ｔａｎ θである。 Ｄ＝(Ｌ＋Ｗ ｔａｎ θ)×ｃｏｓ θ＝Ｌ ｃｏｓ
θ＋Ｗ ｔａｎ θｃｏｓ θである。ｔａｎ θｃｏ
ｓ θ＝ｓｉｎθであるので、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ
ｓｉｎ θである。
リ結晶粒界と仮想の法線ＮＮによって形成された角度
(θ）は−４５゜と４５゜間の範囲にあるようになる。
すなわち、−４５゜≦θ≦４５゜が成立する。図６Ａ及
び６Ｂを参照すると、アクティブチャネルの長さと幅が
各々ＬとＷであって、アクティブチャネル領域の二頂点
から延ばすプライマリ結晶粒界と平行してセカンド結晶
粒界とは垂直である仮想の二ライン間の距離をＤといえ
ば、次の式が成立する。すなわち、Ｄ＝(Ｌ＋ｘ)×ｃｏ
ｓ θ、ここで、ｘ＝Ｗ×ｔａｎ θである。 Ｄ＝(Ｌ＋Ｗ ｔａｎ θ)×ｃｏｓ θ＝Ｌ ｃｏｓ
θ＋Ｗ ｔａｎ θｃｏｓ θである。ｔａｎ θｃｏ
ｓ θ＝ｓｉｎθであるので、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ
ｓｉｎ θである。
【００２５】したがって、前記最大距離Ｄは、アクティ
ブチャネル領域の長さＬと幅Ｗ、そして法線ＮＮ′に対
する“プライマリ”結晶粒界の傾斜角度θだけの関数で
示すことができる。
ブチャネル領域の長さＬと幅Ｗ、そして法線ＮＮ′に対
する“プライマリ”結晶粒界の傾斜角度θだけの関数で
示すことができる。
【００２６】結晶粒長軸方向の大きさをＧｓという時、
アクティブチャネル領域内に含まれる“プライマリ”結
晶粒界の最大数Ｎｍａｘは次のような式によって求める
ことができる。 Ｎｍａｘ＝ξ(Ｄ／Ｇｓ)、
アクティブチャネル領域内に含まれる“プライマリ”結
晶粒界の最大数Ｎｍａｘは次のような式によって求める
ことができる。 Ｎｍａｘ＝ξ(Ｄ／Ｇｓ)、
【００２７】ここで、関数ξは次のように定義される。
ξ(ｘ)＝ｘより大きいか、同一数(≧ｘ)中から最も小さ
い数。ｘ＝任意の数(ａｒｂｉｔｒａｒｙ ｎｕｍｂｅ
ｒ)である。
ξ(ｘ)＝ｘより大きいか、同一数(≧ｘ)中から最も小さ
い数。ｘ＝任意の数(ａｒｂｉｔｒａｒｙ ｎｕｍｂｅ
ｒ)である。
【００２８】例えば、ｘが２である時、Ｎｍａｘ＝２で
あり、ｘ＝２．３である時、Ｎｍａｘ＝３になる。
あり、ｘ＝２．３である時、Ｎｍａｘ＝３になる。
【００２９】一方、“プライマリ(ｐｒｉｍａｒｙ)”結
晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａ
ｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれ
る確率‘Ｐ’は次のように誘導されうる。 Ｐ＝(ａ＋ｂ)／Ｇｓ ここで、(ａ＋ｂ）は距離Ｄで（Ｎｍａｘ−１）個の結
晶粒が占める距離を差し引いた距離である。すなわち、
ａ＋ｂ＝Ｄ−(Ｎｍａｘ−１)×Ｇｓである。したがっ
て、Ｐ＝(−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓになる。
晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａ
ｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含まれ
る確率‘Ｐ’は次のように誘導されうる。 Ｐ＝(ａ＋ｂ)／Ｇｓ ここで、(ａ＋ｂ）は距離Ｄで（Ｎｍａｘ−１）個の結
晶粒が占める距離を差し引いた距離である。すなわち、
ａ＋ｂ＝Ｄ−(Ｎｍａｘ−１)×Ｇｓである。したがっ
て、Ｐ＝(−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓになる。
【００３０】一方、“プライマリ(ｐｒｉｍａｒｙ)”結
晶粒界が（Ｎｍａｘ−１）個アクティブチャネル領域
(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含
まれる確率‘Ｑ’は次のように誘導されうる。Ｐ＋Ｑ＝
１であるので、Ｑ＝１−Ｐしたがって、Ｑ＝１−(Ｄ−
(Ｎｍａｘ−１)×Ｇｓ／Ｇｓ)＝(−Ｄ＋Ｎｍａｘ×Ｇ
ｓ)／Ｇｓになる。
晶粒界が（Ｎｍａｘ−１）個アクティブチャネル領域
(ａｃｔｉｖｅ ｃhａｎｎｅｌ ｒｅｇｉｏｎ)内に含
まれる確率‘Ｑ’は次のように誘導されうる。Ｐ＋Ｑ＝
１であるので、Ｑ＝１−Ｐしたがって、Ｑ＝１−(Ｄ−
(Ｎｍａｘ−１)×Ｇｓ／Ｇｓ)＝(−Ｄ＋Ｎｍａｘ×Ｇ
ｓ)／Ｇｓになる。
【００３１】以上のように、アクティブチャネル領域内
にはＮｍａｘ個または（Ｎｍａｘ−１）個の“プライマ
リ”結晶粒界の数のみ存在することができ、これに基づ
き前記数式によって表現される確率Ｐの物理的な意味は
次のとおりである。
にはＮｍａｘ個または（Ｎｍａｘ−１）個の“プライマ
リ”結晶粒界の数のみ存在することができ、これに基づ
き前記数式によって表現される確率Ｐの物理的な意味は
次のとおりである。
【００３２】Ｐ＝０：アクティブチャネル領域内には
（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の最大数
Ｎｍａｘが含まれる確率は０であって、したがって、ア
クティブチャネル領域内には（Ｎｍａｘ−１）個の“プ
ライマリ”結晶粒界の数のみ存在することができる。
（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の最大数
Ｎｍａｘが含まれる確率は０であって、したがって、ア
クティブチャネル領域内には（Ｎｍａｘ−１）個の“プ
ライマリ”結晶粒界の数のみ存在することができる。
【００３３】０＜Ｐ＜０．５：アクティブチャネル領域
内にＮｍａｘ個の“プライマリ”結晶粒界の数が存在す
る確率は（Ｎｍａｘ−１）個の境界数が存在する確率よ
り低い。
内にＮｍａｘ個の“プライマリ”結晶粒界の数が存在す
る確率は（Ｎｍａｘ−１）個の境界数が存在する確率よ
り低い。
【００３４】Ｐ＝０．５：アクティブチャネル領域内に
Ｎｍａｘ個の“プライマリ”結晶粒界の数を含む確率が
（Ｎｍａｘ−１）個の境界数を含む確率と同一である。
Ｎｍａｘ個の“プライマリ”結晶粒界の数を含む確率が
（Ｎｍａｘ−１）個の境界数を含む確率と同一である。
【００３５】０．５＜Ｐ＜１：アクティブチャネル領域
内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確
率が（Ｎｍａｘ−１）個の境界を含む確率と同一であ
る。
内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確
率が（Ｎｍａｘ−１）個の境界を含む確率と同一であ
る。
【００３６】Ｐ＝１：アクティブチャネル領域内に“プ
ライマリ”結晶粒界の最大数Ｎｍａｘを含む確率は１で
あって、したがってアクティブチャネル領域内ではＮｍ
ａｘ個の“プライマリ”結晶粒界の数のみ存在すること
ができる。
ライマリ”結晶粒界の最大数Ｎｍａｘを含む確率は１で
あって、したがってアクティブチャネル領域内ではＮｍ
ａｘ個の“プライマリ”結晶粒界の数のみ存在すること
ができる。
【００３７】その結果、ＴＦＴの均一性はＰ＝０．５の
場合が最も悪く、Ｐ＝０またはＰ＝１の場合が最も優れ
るということが分かる。
場合が最も悪く、Ｐ＝０またはＰ＝１の場合が最も優れ
るということが分かる。
【００３８】しかし、多結晶シリコンを利用した実際Ｔ
ＦＴ基板製作ではアクティブチャネル形成のためのゲー
トメタル(ｇａｔｅ ｍｅｔａｌ）の湿式または乾式エッ
チング時工程マージンによって、Ｐ＝０またはＰ＝１で
ある確率を得るのが容易でなく、アクティブマトリック
スディスプレーの具現に必要なＴＦＴ特性の均一性を確
保することができる確率Ｐの範囲である０≦Ｐ≦０．２
５または０．７５≦Ｐ≦１を基準にして与えられた結晶
粒大きさ及び方位に対してＴＦＴを設計したり要求され
るＴＦＴ設計に合わせて多結晶シリコン薄膜を製作する
ようにシリコン結晶化工程を実施することが望ましい。
ＦＴ基板製作ではアクティブチャネル形成のためのゲー
トメタル(ｇａｔｅ ｍｅｔａｌ）の湿式または乾式エッ
チング時工程マージンによって、Ｐ＝０またはＰ＝１で
ある確率を得るのが容易でなく、アクティブマトリック
スディスプレーの具現に必要なＴＦＴ特性の均一性を確
保することができる確率Ｐの範囲である０≦Ｐ≦０．２
５または０．７５≦Ｐ≦１を基準にして与えられた結晶
粒大きさ及び方位に対してＴＦＴを設計したり要求され
るＴＦＴ設計に合わせて多結晶シリコン薄膜を製作する
ようにシリコン結晶化工程を実施することが望ましい。
【００３９】図７Ａないし７Ｃを参照すると、プライマ
リ結晶粒界は仮想の法線ＮＮと平行する。すなわち、プ
ライマリ結晶粒界の傾斜角度(θ）は０゜である。この
場合、同一な数の“プライマリ”結晶粒界がアクティブ
チャネル領域に含まれるならば、θ≠０゜の場合に比べ
て、“プライマリ”結晶粒界に対して垂直な“セカンダ
リ(Ｓｅｃｏｎｄａｒｙ)”結晶粒界がＴＦＴ特性におよ
ぼす影響は減って、これによりＴＦＴ特性がさらに優秀
なことを容易に判断できる。
リ結晶粒界は仮想の法線ＮＮと平行する。すなわち、プ
ライマリ結晶粒界の傾斜角度(θ）は０゜である。この
場合、同一な数の“プライマリ”結晶粒界がアクティブ
チャネル領域に含まれるならば、θ≠０゜の場合に比べ
て、“プライマリ”結晶粒界に対して垂直な“セカンダ
リ(Ｓｅｃｏｎｄａｒｙ)”結晶粒界がＴＦＴ特性におよ
ぼす影響は減って、これによりＴＦＴ特性がさらに優秀
なことを容易に判断できる。
【００４０】図８Ａ及び８Ｂを参照すると、プライマリ
結晶粒界の傾斜角度が０゜の場合、距離Ｄはアクティブ
チャネルの長さＬと同一になる。したがって、アクティ
ブチャネル領域にプライマリ結晶粒界が含まれる確率は
次のように求めることができる。 Ｐ＝(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓである。 Ｑ＝１−(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ ＝(−Ｌ＋Ｎｍａｘ×Ｇｓ)／Ｇｓである。
結晶粒界の傾斜角度が０゜の場合、距離Ｄはアクティブ
チャネルの長さＬと同一になる。したがって、アクティ
ブチャネル領域にプライマリ結晶粒界が含まれる確率は
次のように求めることができる。 Ｐ＝(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓである。 Ｑ＝１−(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ ＝(−Ｌ＋Ｎｍａｘ×Ｇｓ)／Ｇｓである。
【００４１】図９Ａと図９Ｂでチャネル長さＬ＝９μｍ
であり、結晶粒大きさＧｓ＝２μｍ(ａ)とＧｓ＝４μｍ
(ｂ)に対して図示した。結晶粒大きさが２μｍである場
合(図９Ａ)アクティブチャネル領域内に含まれることが
できる“プライマリ”結晶粒界の最大数は５であり、し
たがって、与えられたアクティブチャネル次元(ｄｉｍ
ｅｎｓｉｏｎ)及び結晶粒大きさと方向に対してアクテ
ィブチャネル領域内に含まれることができる“プライマ
リ”結晶粒界の数は５と４であり、これによる確率は各
々０．５対０．５であって、このような場合、基板また
はディスプレー上に製作されるＴＦＴの均一性は最も悪
いことが容易に分かる。
であり、結晶粒大きさＧｓ＝２μｍ(ａ)とＧｓ＝４μｍ
(ｂ)に対して図示した。結晶粒大きさが２μｍである場
合(図９Ａ)アクティブチャネル領域内に含まれることが
できる“プライマリ”結晶粒界の最大数は５であり、し
たがって、与えられたアクティブチャネル次元(ｄｉｍ
ｅｎｓｉｏｎ)及び結晶粒大きさと方向に対してアクテ
ィブチャネル領域内に含まれることができる“プライマ
リ”結晶粒界の数は５と４であり、これによる確率は各
々０．５対０．５であって、このような場合、基板また
はディスプレー上に製作されるＴＦＴの均一性は最も悪
いことが容易に分かる。
【００４２】同一なアクティブチャネル次元に対して結
晶粒大きさを４μｍにしたとき(図９Ｂ)、アクティブチ
ャネル領域内に含まれることができる“プライマリ”結
晶粒界の数が２である確率は０．７５であって図９Ａよ
りＴＦＴ均一性が向上されることがわかる。
晶粒大きさを４μｍにしたとき(図９Ｂ)、アクティブチ
ャネル領域内に含まれることができる“プライマリ”結
晶粒界の数が２である確率は０．７５であって図９Ａよ
りＴＦＴ均一性が向上されることがわかる。
【００４３】同一な結晶粒大きさ２μｍと４μｍに対し
てアクティブチャネル長さを１０μｍにすれば(図１０
Ａ、図１０Ｂ)、結晶粒大きさ２μｍに対してアクティ
ブチャネル領域内に含まれる“プライマリ”結晶粒界の
数が５である確率が１であって、与えられたアクティブ
チャネル次元と結晶粒大きさに対して、駆動回路基板ま
たはディスプレー上のすべてのＴＦＴが同一な数の“プ
ライマリ”結晶粒界を含むようになり、少なくとも結晶
粒大きさ、すなわち、結晶粒界によるＴＦＴ特性におい
ては完全な均一性を得ることができることが分かる。反
面、Ｌ＝１０μｍ、Ｇｓ＝４μｍである場合、確率は
０．５であって、ＴＦＴ特性中均一性の面で最も悪い結
果が招来されることが予想できる。
てアクティブチャネル長さを１０μｍにすれば(図１０
Ａ、図１０Ｂ)、結晶粒大きさ２μｍに対してアクティ
ブチャネル領域内に含まれる“プライマリ”結晶粒界の
数が５である確率が１であって、与えられたアクティブ
チャネル次元と結晶粒大きさに対して、駆動回路基板ま
たはディスプレー上のすべてのＴＦＴが同一な数の“プ
ライマリ”結晶粒界を含むようになり、少なくとも結晶
粒大きさ、すなわち、結晶粒界によるＴＦＴ特性におい
ては完全な均一性を得ることができることが分かる。反
面、Ｌ＝１０μｍ、Ｇｓ＝４μｍである場合、確率は
０．５であって、ＴＦＴ特性中均一性の面で最も悪い結
果が招来されることが予想できる。
【００４４】結晶粒大きさがアクティブチャネル長さよ
り大きい場合にも前記確率Ｐを示す数式を適用して、
“プライマリ”結晶粒界がアクティブチャネル領域内に
含まれる確率が存在し、計算できるということが図１１
Ａと図１１Ｂで示している。
り大きい場合にも前記確率Ｐを示す数式を適用して、
“プライマリ”結晶粒界がアクティブチャネル領域内に
含まれる確率が存在し、計算できるということが図１１
Ａと図１１Ｂで示している。
【００４５】図１１Ａと図１１Ｂからチャネル長さＬ＝
４μｍに対して結晶粒大きさが８μｍである場合に比べ
て、１６μｍである場合ＴＦＴ特性中均一性が向上され
うることが分かる。
４μｍに対して結晶粒大きさが８μｍである場合に比べ
て、１６μｍである場合ＴＦＴ特性中均一性が向上され
うることが分かる。
【００４６】上述したような例の通り、“プライマリ”
結晶粒界が含まれる確率を計算することによって製作さ
れるＴＦＴ基板の均一性を予測できて、これに基づきシ
リコン結晶化工程の工程パラメータを設定して最適の均
一性を得るＴＦＴを得ることができる。
結晶粒界が含まれる確率を計算することによって製作さ
れるＴＦＴ基板の均一性を予測できて、これに基づきシ
リコン結晶化工程の工程パラメータを設定して最適の均
一性を得るＴＦＴを得ることができる。
【００４７】次の表１ないし４は、結晶粒大きさとアク
ティブチャネル次元による確率Ｐを示す。
ティブチャネル次元による確率Ｐを示す。
【００４８】
【表１】
【００４９】
【表２】
【００５０】
【表３】
前記表３で、傾斜角度は０゜である。アクティブチャネ
ル長さに対する結晶粒界の最大数の比が結晶粒大きさに
なる場合には確率Ｐが1になることが分かる。
ル長さに対する結晶粒界の最大数の比が結晶粒大きさに
なる場合には確率Ｐが1になることが分かる。
【００５１】
【表４】
前記表４で、傾斜角度は０゜である。アクティブチャネ
ル長さを結晶粒大きさで割った値が結晶粒界の最大数に
なる場合確率Ｐが１になることが分かる。
ル長さを結晶粒大きさで割った値が結晶粒界の最大数に
なる場合確率Ｐが１になることが分かる。
【発明の効果】以上、説明したように、結晶粒の大き
さ、結晶粒界の傾斜角度、及びアクティブチャネル領域
の次元のようなパラメータを設定して特性均一性を有し
たＴＦＴを製造できる。
さ、結晶粒界の傾斜角度、及びアクティブチャネル領域
の次元のようなパラメータを設定して特性均一性を有し
たＴＦＴを製造できる。
【図１】 従来技術によってアクティブチャネル領域に
含まれるプライマリ結晶粒界の数が結晶粒大きさ、結晶
粒界の傾斜角度、及びアクティブチャネル領域の次元に
よって変わることを示す図面である。
含まれるプライマリ結晶粒界の数が結晶粒大きさ、結晶
粒界の傾斜角度、及びアクティブチャネル領域の次元に
よって変わることを示す図面である。
【図２Ａ】 従来技術によってプライマリ結晶粒界の数
が相異なるＴＦＴを示す図面である。
が相異なるＴＦＴを示す図面である。
【図２Ｂ】 従来技術によってプライマリ結晶粒界の数
が相異なるＴＦＴを示す図面である。
が相異なるＴＦＴを示す図面である。
【図３Ａ】 従来技術によってＳＬＳ結晶化法によって
形成された粒子大きさが大きいシリコングレインを含ん
だＴＦＴの概略的な図面である。
形成された粒子大きさが大きいシリコングレインを含ん
だＴＦＴの概略的な図面である。
【図３Ｂ】 従来技術によってＳＬＳ結晶化法によって
形成された粒子大きさが大きいシリコングレインを含ん
だＴＦＴの概略的な図面である。
形成された粒子大きさが大きいシリコングレインを含ん
だＴＦＴの概略的な図面である。
【図４Ａ】 他の従来技術によって製造されたＴＦＴの
アクティブチャネルの概略的な図面である。
アクティブチャネルの概略的な図面である。
【図４Ｂ】 他の従来技術によって製造されたＴＦＴの
アクティブチャネルの概略的な図面である。
アクティブチャネルの概略的な図面である。
【図４Ｃ】 他の従来技術によって製造されたＴＦＴの
アクティブチャネルの概略的な図面である。
アクティブチャネルの概略的な図面である。
【図５Ａ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直しない結晶粒界を有する多結晶
シリコンを利用したＴＦＴを示す概略的な図面である。
ス／ドレイン方向と垂直しない結晶粒界を有する多結晶
シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｂ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直しない結晶粒界を有する多結晶
シリコンを利用したＴＦＴを示す概略的な図面である。
ス／ドレイン方向と垂直しない結晶粒界を有する多結晶
シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｃ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直しない結晶粒界を有する多結晶
シリコンを利用したＴＦＴを示す概略的な図面である。
ス／ドレイン方向と垂直しない結晶粒界を有する多結晶
シリコンを利用したＴＦＴを示す概略的な図面である。
【図６Ａ】 アクティブチャネル領域内にソース／ドレ
イン方向と垂直しない一般的な結晶粒界を有する多結晶
シリコンを利用したＴＦＴの構造において、最大数また
は最大数−１個のプライマリ結晶粒界がアクティブチャ
ネル領域内に含まれる確率を計算するための図面であ
る。
イン方向と垂直しない一般的な結晶粒界を有する多結晶
シリコンを利用したＴＦＴの構造において、最大数また
は最大数−１個のプライマリ結晶粒界がアクティブチャ
ネル領域内に含まれる確率を計算するための図面であ
る。
【図６Ｂ】 アクティブチャネル領域内にソース／ドレ
イン方向と垂直しない一般的な結晶粒界を有する多結晶
シリコンを利用したＴＦＴの構造において、最大数また
は最大数−１個のプライマリ結晶粒界がアクティブチャ
ネル領域内に含まれる確率を計算するための図面であ
る。
イン方向と垂直しない一般的な結晶粒界を有する多結晶
シリコンを利用したＴＦＴの構造において、最大数また
は最大数−１個のプライマリ結晶粒界がアクティブチャ
ネル領域内に含まれる確率を計算するための図面であ
る。
【図７Ａ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｂ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｃ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ａ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ｂ】 ＴＦＴのアクティブチャネル領域内にソー
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
ス／ドレイン方向と垂直な結晶粒界を有する多結晶シリ
コンを利用したＴＦＴ構造を示す概略的な図面である。
【図９Ａ】 本発明によって計算された特定のパラメー
タ値によって確率を計算するための例を示す図面であ
る。
タ値によって確率を計算するための例を示す図面であ
る。
【図９Ｂ】 本発明によって計算された特定のパラメー
タ値によって確率を計算するための例を示す図面であ
る。
タ値によって確率を計算するための例を示す図面であ
る。
【図１０Ａ】 本発明によって計算された特定のパラメ
ータ値によって確率を計算するための例を示す図面であ
る。
ータ値によって確率を計算するための例を示す図面であ
る。
【図１０Ｂ】 本発明によって計算された特定のパラメ
ータ値によって確率を計算するための例を示す図面であ
る。
ータ値によって確率を計算するための例を示す図面であ
る。
【図１１Ａ】 本発明によって計算された特定のパラメ
ータ値によって確率を計算するための例を示す図面であ
る。
ータ値によって確率を計算するための例を示す図面であ
る。
【図１１Ｂ】 本発明によって計算された特定のパラメ
ータ値によって確率を計算するための例を示す図面であ
る。
ータ値によって確率を計算するための例を示す図面であ
る。
Claims (36)
- 【請求項１】 アクティブチャネル領域を含んでおり、 プライマリ結晶粒界の最大数が前記アクティブチャネル
領域内に含まれる確率Ｐが下記式１で表現され、前記確
率が０．５でないことを特徴とするＴＦＴ用多結晶シリ
コン薄膜： Ｐ＝(Ｄ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ （式１） ここで、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ、ＬはＴ
ＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクテ
ィブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴ
ＦＴのアクティブチャネル領域内に含まれることができ
るプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、
θはプライマリ結晶粒界が傾斜している角度を示す。 - 【請求項２】 前記多結晶シリコン薄膜は、ディスプレ
ー部に配置されることを特徴とする請求項１に記載のＴ
ＦＴ用多結晶シリコン薄膜。 - 【請求項３】 前記多結晶シリコン薄膜は、駆動回路基
板上に配置されることを特徴とする請求項１に記載のＴ
ＦＴ用多結晶シリコン薄膜。 - 【請求項４】 前記Ｐが０．７５以上であるかまたは
０．２５以下であることを特徴とする請求項１に記載の
ＴＦＴ用多結晶シリコン薄膜。 - 【請求項５】 前記θが−４５゜≦θ≦４５゜であるこ
とを特徴とする請求項１に記載のＴＦＴ用多結晶シリコ
ン薄膜。 - 【請求項６】 前記結晶粒大きさが０．２μｍ以上であ
ることを特徴とする請求項１に記載のＴＦＴ用多結晶シ
リコン薄膜。 - 【請求項７】 前記ＴＦＴ基板内の結晶粒の数が２個以
上であることを特徴とする請求項１に記載のＴＦＴ用多
結晶シリコン薄膜。 - 【請求項８】 前記プライマリ結晶粒界の（Ｎｍａｘ−
１）個がＴＦＴのアクティブチャネル領域内に含まれる
確率Ｑは下記式２で表現されることを特徴とする請求項
１に記載のＴＦＴ用多結晶シリコン薄膜： Ｑ＝１−Ｐ （式２） - 【請求項９】 前記ＴＦＴのアクティブチャネル領域内
に含まれるプライマリ結晶粒界の最大数は下記式３に表
現されることを特徴とする請求項１に記載のＴＦＴ用多
結晶シリコン薄膜： Ｎｍａｘ＝ζ(Ｄ／Ｇｓ) （式３）、 ここで、ζ(ｘ）は、最も小さい整数≧ｘ、ｘ＝任意の
数(ａｒｂｉｔｒａｒｙｎｕｍｂｅｒ)である。 - 【請求項１０】 前記Ｎｍａｘが１ないし１０中いずれ
か一つであることを特徴とする請求項９に記載のＴＦＴ
用多結晶シリコン薄膜。 - 【請求項１１】 θ＝０゜である時、前記アクティブチ
ャネル長さとＮｍａｘの比が結晶粒大きさになることを
特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄
膜。 - 【請求項１２】 θ＝０゜である時、前記結晶粒大きさ
とＮｍａｘの積が前記チャネル長さになることを特徴と
する請求項１に記載のＴＦＴ用多結晶シリコン薄膜。 - 【請求項１３】 ＴＦＴのアクティブチャネルの長さが
結晶粒大きさの定数倍であることを特徴とするＴＦＴ用
多結晶シリコン薄膜。 - 【請求項１４】 前記多結晶シリコン薄膜は、ディスプ
レー部に配置されることを特徴とする請求項１３に記載
のＴＦＴ用多結晶シリコン薄膜。 - 【請求項１５】 前記多結晶シリコン薄膜は、駆動回路
基板上に配置されることを特徴とする請求項１３に記載
のＴＦＴ用多結晶シリコン薄膜。 - 【請求項１６】 前記アクティブチャネル長さは０．２
μｍ以上であることを特徴とする請求項１３に記載のＴ
ＦＴ用多結晶シリコン薄膜。 - 【請求項１７】 前記結晶粒の数が２個以上であること
を特徴とする請求項１３に記載のＴＦＴ用多結晶シリコ
ン薄膜。 - 【請求項１８】 前記結晶粒の大きさは、０．２μｍ以
上であることを特徴とする請求項１３に記載のＴＦＴ用
多結晶シリコン薄膜。 - 【請求項１９】 アクティブチャネル領域を有してい
て、プライマリ結晶粒界の最大数を含む確率が前記アク
ティブチャネル領域の長軸方向の結晶粒大きさに対して
前記結晶粒界の最大数−１個の結晶粒が占める距離を差
し引いた残り距離の比率で示され、前記確率が０．５で
ないことを特徴とするＴＦＴ用多結晶シリコン薄膜。 - 【請求項２０】 前記多結晶シリコン薄膜は、ディスプ
レー部に配置されることを特徴とする請求項１９に記載
のＴＦＴ用多結晶シリコン薄膜。 - 【請求項２１】 前記多結晶シリコン薄膜は、駆動回路
基板上に配置されることを特徴とする請求項１９に記載
のＴＦＴ用多結晶シリコン薄膜。 - 【請求項２２】 前記確率が０．７５以上であるかまた
は０．２５以下であることを特徴とする請求項１９に記
載のＴＦＴ用多結晶シリコン薄膜。 - 【請求項２３】 前記ＴＦＴのアクティブチャネル長さ
が結晶粒大きさの定数倍であることを特徴とする請求項
１９に記載のＴＦＴ用多結晶シリコン薄膜。 - 【請求項２４】 前記多結晶シリコン薄膜は、結晶粒が
一定な方向に成長したものであることを特徴とする請求
項１９に記載のＴＦＴ用多結晶シリコン薄膜。 - 【請求項２５】 前記結晶粒大きさが０．２μｍ以上で
あることを特徴とする請求項１９に記載のＴＦＴ用多結
晶シリコン薄膜。 - 【請求項２６】 前記結晶粒界の最大数が１ないし１０
中いずれか一つであることを特徴とする請求項１９に記
載のＴＦＴ用多結晶シリコン薄膜。 - 【請求項２７】 前記アクティブチャネルの長さは０．
２μｍ以上であることを特徴とする請求項１９に記載の
ＴＦＴ用多結晶シリコン薄膜。 - 【請求項２８】 前記結晶粒の数が２個以上であること
を特徴とする請求項１９に記載のＴＦＴ用多結晶シリコ
ン薄膜。 - 【請求項２９】 第１項の多結晶シリコン薄膜を用いる
アクティブマトリックスＴＦＴを利用したことを特徴と
するデバイス。 - 【請求項３０】 前記デバイスがディスプレーデバイス
または半導体デバイスで用いられることを特徴とする請
求項２９に記載のデバイス。 - 【請求項３１】 前記ディスプレーデバイスは、液晶表
示装置(ＬＣＤ)または有機電界発光素子(ＥＬ)であるこ
とを特徴とする請求項３０に記載のデバイス。 - 【請求項３２】 最小限一つのプライマリ結晶粒界を有
するアクティブチャネル領域を備えているポリシリコン
層を有しており、ディスプレーデバイスの残り複数個の
ＴＦＴと比較する時前記アクティブチャネル領域に対し
て同一な数を有するプライマリ結晶粒界が前記ディスプ
レーデバイス全体をかけて支配的なＴＦＴを備えてお
り、ここで前記ＴＦＴは結晶粒大きさの変数、結晶粒界
のティルト角及び前記アクティブチャネル領域の次元を
セッティングすることにより製造されることを特徴とす
る複数個のＴＦＴを備えているディスプレーデバイス。 - 【請求項３３】 同一な個数の結晶粒界を備えている前
記ディスプレーデバイス中でプライマリ結晶粒界の最大
数がアクティブチャネル領域に含まれる確率が７５％以
上であることを特徴とする請求項３２に記載のディスプ
レーデバイス。 - 【請求項３４】 プライマリ結晶粒界の最大数が１ない
し１０であることを特徴とする請求項３２に記載のディ
スプレーデバイス。 - 【請求項３５】 前記結晶粒大きさは、０．２μｍ以上
であることを特徴とする請求項３２に記載のディスプレ
ーデバイス。 - 【請求項３６】 結晶粒の数が２以上であることを特徴
とする請求項３２に記載のディスプレーデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-074375 | 2001-11-27 | ||
| KR10-2001-0074375A KR100483985B1 (ko) | 2001-11-27 | 2001-11-27 | 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188188A true JP2003188188A (ja) | 2003-07-04 |
| JP4361722B2 JP4361722B2 (ja) | 2009-11-11 |
Family
ID=19716364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002338473A Expired - Lifetime JP4361722B2 (ja) | 2001-11-27 | 2002-11-21 | Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたデバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6759679B2 (ja) |
| EP (1) | EP1317002B1 (ja) |
| JP (1) | JP4361722B2 (ja) |
| KR (1) | KR100483985B1 (ja) |
| CN (3) | CN102142463A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100514179B1 (ko) * | 2002-11-19 | 2005-09-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 |
| KR100483987B1 (ko) * | 2002-07-08 | 2005-04-15 | 삼성에스디아이 주식회사 | 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스 |
| KR100454751B1 (ko) * | 2002-10-21 | 2004-11-03 | 삼성에스디아이 주식회사 | 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법 |
| CN1324540C (zh) * | 2003-06-05 | 2007-07-04 | 三星Sdi株式会社 | 具有多晶硅薄膜晶体管的平板显示装置 |
| KR100521274B1 (ko) * | 2003-06-10 | 2005-10-12 | 삼성에스디아이 주식회사 | 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스 |
| US7858450B2 (en) | 2004-01-06 | 2010-12-28 | Samsung Electronics Co., Ltd. | Optic mask and manufacturing method of thin film transistor array panel using the same |
| KR101034744B1 (ko) * | 2004-06-25 | 2011-05-17 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 구조 |
| KR100712101B1 (ko) * | 2004-06-30 | 2007-05-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| JP4169071B2 (ja) * | 2006-05-25 | 2008-10-22 | ソニー株式会社 | 表示装置 |
| KR20100036624A (ko) * | 2008-09-30 | 2010-04-08 | 삼성전자주식회사 | 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 |
| CN103137484A (zh) * | 2011-11-30 | 2013-06-05 | 广东中显科技有限公司 | 搭桥晶粒多晶硅薄膜晶体管的制造方法 |
| WO2013078641A1 (zh) * | 2011-11-30 | 2013-06-06 | 广东中显科技有限公司 | 搭桥晶粒多晶硅薄膜晶体管及其制造方法 |
| CN104900532B (zh) | 2015-06-15 | 2018-10-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| JP6434872B2 (ja) * | 2015-07-31 | 2018-12-05 | 東芝メモリ株式会社 | 半導体装置 |
| US10629752B1 (en) * | 2018-10-11 | 2020-04-21 | Applied Materials, Inc. | Gate all-around device |
| CN114270530A (zh) * | 2019-08-09 | 2022-04-01 | 美光科技公司 | 晶体管及形成晶体管的方法 |
| US10964811B2 (en) | 2019-08-09 | 2021-03-30 | Micron Technology, Inc. | Transistor and methods of forming transistors |
| US11024736B2 (en) | 2019-08-09 | 2021-06-01 | Micron Technology, Inc. | Transistor and methods of forming integrated circuitry |
| US11637175B2 (en) | 2020-12-09 | 2023-04-25 | Micron Technology, Inc. | Vertical transistors |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498904A (en) * | 1994-02-22 | 1996-03-12 | Sanyo Electric Co., Ltd. | Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same |
| JPH07335906A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| JP3204986B2 (ja) * | 1996-05-28 | 2001-09-04 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| US5981974A (en) * | 1996-09-30 | 1999-11-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| SE511133C2 (sv) * | 1996-11-07 | 1999-08-09 | Dresser Wayne Ab | Sätt och anordning vid volymbestämning |
| WO1998057372A1 (en) * | 1997-06-10 | 1998-12-17 | The Board Of Trustees Of The Leland Stanford Junior University | LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs |
| JP3642546B2 (ja) * | 1997-08-12 | 2005-04-27 | 株式会社東芝 | 多結晶半導体薄膜の製造方法 |
| JPH11168216A (ja) * | 1997-12-04 | 1999-06-22 | Matsushita Electron Corp | 薄膜トランジスタおよびその製造方法 |
| JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
| KR100292048B1 (ko) | 1998-06-09 | 2001-07-12 | 구본준, 론 위라하디락사 | 박막트랜지스터액정표시장치의제조방법 |
| KR20010071526A (ko) * | 1998-07-06 | 2001-07-28 | 모리시타 요이찌 | 박막 트랜지스터와 액정표시장치 |
| JP2000133807A (ja) * | 1998-10-22 | 2000-05-12 | Seiko Epson Corp | 多結晶シリコン薄膜トランジスタ |
| US6177391B1 (en) * | 1999-05-27 | 2001-01-23 | Alam Zafar | One time use disposable soap and method of making |
| KR100303142B1 (ko) * | 1999-10-29 | 2001-11-02 | 구본준, 론 위라하디락사 | 액정표시패널의 제조방법 |
| JP2001135825A (ja) * | 1999-11-09 | 2001-05-18 | Seiko Epson Corp | デバイスシミュレーション方法 |
| CN1217417C (zh) * | 1999-12-10 | 2005-08-31 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| US6426246B1 (en) * | 2001-02-21 | 2002-07-30 | United Microelectronics Corp. | Method for forming thin film transistor with lateral crystallization |
-
2001
- 2001-11-27 KR KR10-2001-0074375A patent/KR100483985B1/ko active IP Right Grant
-
2002
- 2002-06-19 US US10/173,977 patent/US6759679B2/en not_active Expired - Lifetime
- 2002-11-20 EP EP02090384.5A patent/EP1317002B1/en not_active Expired - Lifetime
- 2002-11-21 JP JP2002338473A patent/JP4361722B2/ja not_active Expired - Lifetime
- 2002-11-27 CN CN2010106179144A patent/CN102142463A/zh active Pending
- 2002-11-27 CN CN2009101262299A patent/CN101494235B/zh not_active Expired - Lifetime
- 2002-11-27 CN CNB021524327A patent/CN100511710C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1317002B1 (en) | 2016-10-12 |
| EP1317002A2 (en) | 2003-06-04 |
| CN101494235A (zh) | 2009-07-29 |
| US6759679B2 (en) | 2004-07-06 |
| CN102142463A (zh) | 2011-08-03 |
| KR100483985B1 (ko) | 2005-04-15 |
| US20030102508A1 (en) | 2003-06-05 |
| CN100511710C (zh) | 2009-07-08 |
| KR20030043292A (ko) | 2003-06-02 |
| CN101494235B (zh) | 2011-03-23 |
| EP1317002A3 (en) | 2004-09-29 |
| JP4361722B2 (ja) | 2009-11-11 |
| CN1421935A (zh) | 2003-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003188188A (ja) | 薄膜トランジスタ用多結晶シリコン薄膜及びこれを有した表示装置 | |
| US6432758B1 (en) | Recrystallization method of polysilicon film in thin film transistor | |
| US8987120B2 (en) | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same | |
| US6720578B2 (en) | Polycrystalline silicon thin film for a thin film transistor and display device using the same | |
| US8076187B2 (en) | Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same | |
| US7482179B2 (en) | Method of fabricating a thin film transistor using dual or multiple gates | |
| JP4338463B2 (ja) | Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを使用して形成されたデバイス | |
| KR100552958B1 (ko) | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법 | |
| US7492419B2 (en) | Liquid crystal display | |
| US7750348B2 (en) | Display device having crystal grain boundaries providing superior driving and luminance characteristics | |
| US20040163585A1 (en) | Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing | |
| JP2004172569A (ja) | 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 | |
| JP2004200648A (ja) | Ｌｄｄ／オフセット構造を具備している薄膜トランジスター | |
| US20060006467A1 (en) | Transistor structure and circuit suitable for input/output protection of liquid crystal display device | |
| US20040258930A1 (en) | Grain-free polycrystalline silicon and a method for producing same | |
| KR100719682B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20080000016A (ko) | 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081104 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4361722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |