CN100511710C - 薄膜晶体管的多晶硅层及其显示器 - Google Patents

薄膜晶体管的多晶硅层及其显示器 Download PDF

Info

Publication number
CN100511710C
CN100511710C CNB021524327A CN02152432A CN100511710C CN 100511710 C CN100511710 C CN 100511710C CN B021524327 A CNB021524327 A CN B021524327A CN 02152432 A CN02152432 A CN 02152432A CN 100511710 C CN100511710 C CN 100511710C
Authority
CN
China
Prior art keywords
active channel
polysilicon layer
channel district
tft
nmax
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021524327A
Other languages
English (en)
Other versions
CN1421935A (zh
Inventor
李基隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN1421935A publication Critical patent/CN1421935A/zh
Application granted granted Critical
Publication of CN100511710C publication Critical patent/CN100511710C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种薄膜晶体管(TFT)的多晶硅层及其显示器。该多晶硅层包括一有源沟道区，其中，最大数量的主晶界存在于有源沟道区上的几率P不为0.5，该几率由以下等式获得：P＝(D-(Nmax-1)·Gs)/(Gs)，其中，D＝L·cosθ+W·sinθ，L为有源沟道区的沟道长度，W为有源沟道区的宽度，Nmax为有源沟道区上存在的主晶界的最大数目，Gs为晶粒尺寸，而θ为主晶界的倾角。

Description

薄膜晶体管的多晶硅层及其显示器
技术领域
本发明涉及一种多晶硅层及具有该多晶硅层的器件，尤其涉及一种薄膜晶体管(TFT)的多晶硅层及具有该多晶硅层的器件。
背景技术
薄膜晶体管(TFT)的有源沟道区通常由多晶硅材料制成，因而包括有晶界。在晶界中，存在诸如悬空键(dangling bond)和变形键(strained bond)的缺陷，且这些缺陷作为电荷载流子的陷井。
因此，诸如晶粒尺寸、晶粒尺寸均匀度、晶粒数量、晶界位置和晶界倾角的参数影响TFT的特性，诸如阈值电压、亚阈值斜率(sub-thresholdslope)、电荷载流子迁移率、漏电流和器件稳定性等。尤其是，晶界倾角影响TFT特性的一致性。
对TFT的性能有不利影响的晶界被称作主晶界(primary boundary)。存在于有源沟道区上的主晶界的数量取决于晶粒尺寸和晶界倾角“θ”以及有源沟道区的大小(即长度L和宽度W)，如图1所示。
假设可在具有给定沟道长度的有源沟道区上存在的主晶界的最大数量为“Nmax”，则在具有同样沟道长度的任意有源沟道区上存在的主晶界的数量可以是“Nmax”或“Nmax-1”。
参照图2A和2B，图2A的TFT具有两个主晶界，且图2B的TFT具有三个主晶界。
在显示器中，随着具有同样数量主晶界的TFT变得更占优势，可以获得具有良好TFT性能一致性的显示器。然而，当具有Nmax个主晶界的TFT和具有“Nmax-1”个主晶界的TFT在数量上相等时，则显示器具有最差的TFT性能一致性。
同时，具有大的硅晶粒的有源沟道区可利用顺序横向凝固(sequentiallateral solidification)(SLS)技术形成。采用这种有源沟道区制造的TFT呈现出与利用单晶硅制造的TFT的性能相似的性能。
然而，显示器包括上百万个像素。液晶显示器(LCD)在每个像素上包括一个TFT，且有机电致发光(EL)显示器在每个像素上包括至少两个TFT。因此，不可能制造上百万个在有源沟道区上存在的主晶界数量上和晶粒生长方向上均相等的TFT。
国际专利申请WO97/45827公开了一种使用SLS技术形成具有大的硅晶粒的有源沟道区的技术。利用PECVD技术、LPCVD技术或溅射技术沉积非晶硅层。之后，非晶硅层的整个部分或选定部分利用SLS技术晶化，如图3A和3B所示。
在非晶硅层的整个部分或选定部分的晶化过程中，激光束或台阶(stage)可以上升或下降、或偏移。因此，在激光束扫描的各区域之间发生未对准，导致TFT与TFT之间有源沟道区中主晶界数量的不同。虽然在晶化过程中未在整个面板上发生非对准误差，但是根据面板上TFT的位置和大小，TFT与TFT之间主晶界的数量总是不同，除非TFT的位置和大小被设计来控制主晶界的数量和位置，这使得TFT的设计和制造工艺均变复杂。于是，包括在各TFT的有源沟道区中的主晶界的数量可以彼此不同，导致TFT性能的低劣的一致性。
美国专利6,177,391公开了一种制造TFT的方法，其中，TFT的具有大的硅晶粒的有源沟道区利用SLS技术形成。当沟道方向平行于晶粒生长方向时，如图4A所示，晶界对电荷载流子方向的阻挡作用最小，因此，TFT可以具有与单晶硅相似的特性。然而，当沟道方向垂直于晶粒生长方向时，如图4B所示，晶界用作电荷载流子的陷井，因此，TFT的特性大大降低。
实际上，可以制造其沟道方向垂直于晶粒生长方向的TFT。此时，通过将沟道方向相对于晶粒生长方向的角度倾斜30°至60°，TFT的特性一致性可以提高，而不会大幅降低TFT的性能。然而，此方法不能从有源沟道区将主晶界完全去除，因此TFT特性因主晶界的数量不同导致的非均匀性依然存在。
发明内容
因此，本发明的目的是提供一种多晶硅层，其可提供具有均匀特性的薄膜晶体管。
本发明的另一目的是提供一种具有均匀特性的显示器。
本发明的其它目的和优点将在以下的说明中部分阐明，且将由该说明而清晰，或者可从本发明的实施中得到启示。
本发明的前述和其它目的通过提供一种包括有源沟道区的薄膜晶体管(TFT)的多晶硅层实现，其中，最大数量的主晶界存在于有源沟道区上的几率不为0.5，该几率由以下等式获得：
P = D - ( N max - 1 ) · Gs Gs
其中，D＝L·cosθ+W·sinθ，L为有源沟道区的沟道长度，W为有源沟道区的宽度，Nmax为有源沟道区上存在的主晶界的最大数目，Gs为晶粒尺寸，而θ为主晶界的倾角，该倾角为主晶界与源电极和漏电极之间的假想法线形成的角。
本发明还提供一种器件，包括：具有多晶硅层的薄膜晶体管，其中，所述多晶硅层包括有源沟道区，其中，最大数量的主晶界存在于有源沟道区上的几率P不为0.5，该几率P由以下等式获得：
P = D - ( N max - 1 ) · Gs Gs ,
其中，D＝L·cosθ+W·sinθ，L为有源沟道区的沟道长度，W为有源沟道区的宽度，Nmax为有源沟道区上存在的主晶界的最大数目，Gs为晶粒尺寸，而θ为主晶界的倾角，该倾角为主晶界与源电极和漏电极之间的假想法线形成的角。
本发明的前述和其它目的还可通过提供包括有源沟道区的薄膜晶体管(TFT)的一种多晶硅层实现，其中，有源沟道区的长度为晶粒尺寸的整数倍。
本发明的前述和其它目的还可通过提供包括有源沟道区的薄膜晶体管(TFT)的一种多晶硅层实现，其中，最大数目的主晶界存在于有源沟道区上的几率定义成一距离与晶粒纵向长度之比，且该几率不为0.5，在该距离中，有源沟道在晶粒纵向方向上的长度减去“最大数目-1”个主晶界占据的距离。
本发明的前述和其它目的还通过提供一种具有一种薄膜晶体管的器件而实现，该薄膜晶体管包括根据本发明的一种多晶硅层的多晶硅层。
附图说明
通过参照附图对实施例进行的以下说明，本发明的这些和其它目的和优点将变得清晰且更易于理解，图中：
图1示出现有技术中，存在于有源沟道区上的主晶界数量取决于晶粒大小和晶界倾角、以及有源沟道区的尺寸；
图2A和2B示出现有技术的具有不同主晶界数目的TFT；
图3A和3B示出现有技术的TFT，其具有包括由SLS技术形成的大硅晶粒的有源沟道；
图4A至4C是横截面视图，示出现有技术的TFT的有源沟道区；
图5A至5C示出了横截面视图，该视图说明了根据本发明的TFT的有源沟道区，该区具有倾斜的主晶界；
图6A和6B是说明本发明获得最大数量或最大数量-1的倾斜主晶界存在于有源区上的几率的等式的视图；
图7A至8B是一系列视图，说明本发明获得最大数量或最大数量-1的主晶界存在于有源区上的几率的等式；以及
图9A至11B是一系列视图，说明通过某参数值获得几率的示例。
具体实施方式
现在将详细参照本发明的实施例，该实施例的示例示于附图中，其中，相同的附图标记表示相同的元件。以下描述实施例以参照附图说明本发明。
为了确定诸如硅晶粒大小、主晶界倾斜角和有源沟道区尺寸的参数的优选条件，为了制造性能一致的薄膜晶体管(TFT)，将Nmax主晶界存在于有源沟道区上的几率P归纳为晶粒大小、晶界倾角和有源沟道区尺寸的函数。
参照图5A至5C，由主晶界与源电极和漏电极之间的假想法线NN形成的角“θ”在-45°和45°之间。即，“-45°≤θ≤45°”成立。
参照图6A和6B，假设有源沟道区的长度和宽度为L和W，两条假想线之间的距离为D，该假想线自有源沟道区的两个尖角点延伸、平行于主晶界、且垂直于次晶界(second grain boundary)。因此，以下等式成立：
D＝(L+x)×cosθ，
其中，“x”为“W×tanθ”。
“D＝(L+W·tanθ)×cosθ＝L·cosθ+W·tanθ·cosθ”成立。因为“tanθ·cosθ”为“sinθ”，所以“D”为“L·cosθ+W·sinθ”。
因此，距离D可以定义为长度L、宽度W和倾角θ的函数。
假设晶粒纵向长度为Gs。有源沟道区上存在的主晶界的最大数量Nmax可以如下定义：
Nmax＝ξ(D/Gs)。
此处，函数ξ可以如下定义：
ξ(x)为≥x的数中的最小整数，其中，“x”为任意数。
例如，当“x”为“2”时，“Nmax”为“2”；当x为“2.3”时，“Nmax”为“3”。
同时，Nmax主晶界存在于有源沟道区上的几率P可如下定义：
P = a + b Gs ,
其中，“a+b”为距离D减去“Nmax-1”个晶粒占据的距离后的距离：“a+b”＝D-(Nmax-1)·Gs。
因此， P = D - ( N max - 1 ) · Gs Gs .
同时，Nmax-1个主晶界存在于有源沟道区上的几率Q可以如下定义：
由于P+Q＝1，Q＝1-P。
所以， Q = 1 - D - ( N max - 1 ) · Gs Gs = - D + N max - 1 · Gs Gs .
如上所述，TFT的有源沟道区具有Nmax个主晶界或Nmax-1个主晶界。该几率具有如下含义。
P＝0：Nmax个主晶界存在于有源沟道区上的几率为“0”，因此，Nmax-1个主晶界存在于有源沟道区上。
0<P<0.5：Nmax个主晶界存在于有源沟道区上的几率小于Nmax-1个主晶界存在于有源沟道区上的几率。
P＝0.5：Nmax个主晶界存在于有源沟道区上的几率等于Nmax-1个主晶界存在于有源沟道区上的几率。
0.5<P<1：Nmax个主晶界存在于有源沟道区上的几率大于Nmax-1个主晶界存在于有源沟道区上的几率。
P＝1：Nmax个主晶界存在于有源沟道区上的几率为“1”，因此，Nmax个主晶界存在于有源沟道区上。
因此，当“P”为“0.5”时，TFT性能的一致性最差。另外，当“P”为“0”或“1”时，TFT性能的一致性最佳。
然而，由于诸如例如栅极金属的湿法或干法蚀刻过程中工艺容限(process margin)的原因，难以制造具有“0”或“1”几率的多晶硅。优选的是，多晶硅层基于0≤P≤0.25或0.75≤P≤1的几率而制造，这是显示器中所需要的TFT性能一致性的范围。
参见图7A至7C，主晶界平行于假想法线NN。即主晶界的倾角θ为“0°”。在此情形下，当同样数量的主晶界存在于有源沟道区上时，与倾角θ不为“0°”的情形相比，次晶界对TFT性能的影响减小，因此可以理解TFT性能得以提高。
参见图8A和8B，在主晶界的倾角θ为“0°”的情形下，距离D等于长度L，因此几率可以如下定义：
P = L - ( N max - 1 ) &CenterDot; Gs Gs
此外，几率Q可如下定义：
Q = 1 - L - ( N max - 1 ) &CenterDot; Gs Gs .
= - L + N max &CenterDot; Gs Gs
参见图9A，长度L为9μm，且晶粒大小Gs为2μm。在这种情况下，Nmax为5。因此，在图9A的有源沟道区上存在4或5个主晶界。结果，P和Q分别为0.5。因此，可以理解，TFT性能一致性最差。
参见图9B，长度L为9μm，且晶粒大小Gs为4μm。此时，Nmax为3。因此，在图9B的有源沟道区上存在2或3个主晶界。结果，P和Q分别为0.25和0.75。因此，可以理解，与具有图9A所示有源沟道区的相比，TFT性能一致性提高。
参见图10A，长度L为10μm，且晶粒大小Gs为2μm。在这种情况下，Nmax为5。因此，在图10A的有源沟道区上存在4或5个主晶界。结果，P和Q分别为1和0。因此，可以理解，TFT性能一致性最优。
参见图10B，长度L为10μm，且晶粒大小Gs为4μm。此时，Nmax为3。因此，在图10B的有源沟道区上存在2或3个主晶界。结果，P和Q分别为0.5和0.5。因此，可以理解，与具有图10A所示有源沟道区的相比，TFT性能一致性变差。
参见图11A，长度L为4μm，且晶粒大小Gs为8μm。此时，Nmax为1。因此，在图11A的有源沟道区上存在1个主晶界或没有主晶界。结果，P和Q分别为0.5。因此，可以理解，TFT性能一致性最差。
参见图11B，长度L为4μm，且晶粒大小Gs为16μm。此时，Nmax为1。因此，在图11B的有源沟道区上存在1个主晶界或没有主晶界。结果，P和Q分别为0.25和0.75。因此，可以理解，与具有图11A所示有源沟道区的相比，TFT性能一致性提高。
如上所述，通过获得主晶界存在于有源沟道区上的几率，可以预计TFT的性能一致性。因此，硅晶化加工的工艺参数可以调整以获得具有优异一致性的TFT。
以下的表1至4示出了与晶粒大小和有源沟道区尺寸相应的几率P。
表1
Figure C02152432D00101
表1中，宽度W为10μm。
表2
表2中，宽度为10μm。
表3
Figure C02152432D00112
Figure C02152432D00121
表3中，倾角θ为0°。可理解的是，当有源沟道区的长度相对于主晶界的最大数量之比等于晶粒大小时，几率P为1。
表4
Figure C02152432D00122
Figure C02152432D00131
表4中，倾角θ为0°。可理解的是，当主晶界的最大数量等于有源沟道长度除以晶粒大小时，几率P为1。
如上所述，通过根据几率调整诸如晶粒大小、晶界倾角和有源沟道区尺寸的参数，可制造具有一致性能的TFT。
虽然已经显示和说明了本发明的若干实施例，但是对本领域技术人员显然的是，在不脱离本发明的原理和精髓的情况下，可对这些实施例作各种更改，本发明的范围由所附权利要求及其等同物确定。

Claims (13)

1.一种薄膜晶体管(TFT)的多晶硅层，包括：
有源沟道区，
其中，最大数量的主晶界存在于有源沟道区上的几率P不为0.5，该几率P由以下等式获得：
P = D - ( N max - 1 ) &CenterDot; Gs Gs ,
其中，D＝L·cosθ+W·sinθ，L为有源沟道区的沟道长度，W为有源沟道区的宽度，Nmax为有源沟道区上存在的主晶界的最大数目，Gs为晶粒尺寸，而θ为主晶界的倾角，该倾角为主晶界与源电极和漏电极之间的假想法线形成的角。
2.如权利要求1所述的多晶硅层，其中，多晶硅层用在设置于显示区内的TFT中。
3.如权利要求1所述的多晶硅层，其中，多晶硅层用在设置于驱动电路部分内的TFT中。
4.如权利要求1所述的多晶硅层，其中，P大于0.75或小于0.25。
5.如权利要求1所述的多晶硅层，其中，θ为-45°≤θ≤45°。
6.如权利要求1所述的多晶硅层，其中，晶粒尺寸大于0.2μm。
7.如权利要求1所述的多晶硅层，其中，(Nmax-1)个主晶界存在于有源沟道区上的几率Q如下定义：Q＝1-P。
8.如权利要求1所述的多晶硅层，其中，Nmax＝ξ(D/Gs)，此处，ξ(x)为≥x的数中的最小整数，且“x”为任意数。
9.如权利要求1所述的多晶硅层，其中，Nmax为1到10中的一个。
10.如权利要求1所述的多晶硅层，其中，当θ为0°时，有源沟道区长度相对于Nmax之比等于晶粒尺寸。
11.一种器件，包括：
具有多晶硅层的薄膜晶体管，其中，所述多晶硅层包括有源沟道区，
其中，最大数量的主晶界存在于有源沟道区上的几率P不为0.5，该几率P由以下等式获得：
P = D - ( N max - 1 ) &CenterDot; Gs Gs
其中，D＝L·cosθ+W·sinθ，L为有源沟道区的沟道长度，W为有源沟道区的宽度，Nmax为有源沟道区上存在的主晶界的最大数目，Gs为晶粒尺寸，而θ为主晶界的倾角，该倾角为主晶界与源电极和漏电极之间的假想法线形成的角。
12.如权利要求11所述的器件，其中，所述器件为显示器或半导体器件。
13.如权利要求12所述的器件，其中，所述显示器包括液晶显示器(LCD)和有机电致发光显示器中的一种。
CNB021524327A 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层及其显示器 Expired - Lifetime CN100511710C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR74375/2001 2001-11-27
KR10-2001-0074375A KR100483985B1 (ko) 2001-11-27 2001-11-27 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
KR74375/01 2001-11-27

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2010106179144A Division CN102142463A (zh) 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层及其显示器
CN2009101262299A Division CN101494235B (zh) 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层

Publications (2)

Publication Number Publication Date
CN1421935A CN1421935A (zh) 2003-06-04
CN100511710C true CN100511710C (zh) 2009-07-08

Family

ID=19716364

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB021524327A Expired - Lifetime CN100511710C (zh) 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层及其显示器
CN2009101262299A Expired - Lifetime CN101494235B (zh) 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层
CN2010106179144A Pending CN102142463A (zh) 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层及其显示器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2009101262299A Expired - Lifetime CN101494235B (zh) 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层
CN2010106179144A Pending CN102142463A (zh) 2001-11-27 2002-11-27 薄膜晶体管的多晶硅层及其显示器

Country Status (5)

Country Link
US (1) US6759679B2 (zh)
EP (1) EP1317002B1 (zh)
JP (1) JP4361722B2 (zh)
KR (1) KR100483985B1 (zh)
CN (3) CN100511710C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100483987B1 (ko) * 2002-07-08 2005-04-15 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
KR100454751B1 (ko) * 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100521274B1 (ko) * 2003-06-10 2005-10-12 삼성에스디아이 주식회사 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same
KR101034744B1 (ko) * 2004-06-25 2011-05-17 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 구조
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
JP4169071B2 (ja) 2006-05-25 2008-10-22 ソニー株式会社 表示装置
KR20100036624A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치
WO2013078641A1 (zh) * 2011-11-30 2013-06-06 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管及其制造方法
CN103137484A (zh) * 2011-11-30 2013-06-05 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管的制造方法
CN104900532B (zh) 2015-06-15 2018-10-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP6434872B2 (ja) * 2015-07-31 2018-12-05 東芝メモリ株式会社 半導体装置
US10629752B1 (en) 2018-10-11 2020-04-21 Applied Materials, Inc. Gate all-around device
KR20220042416A (ko) * 2019-08-09 2022-04-05 마이크론 테크놀로지, 인크 트랜지스터 및 트랜지스터의 형성 방법
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498904A (en) * 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH1065180A (ja) * 1996-03-29 1998-03-06 A G Technol Kk 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
SE511133C2 (sv) * 1996-11-07 1999-08-09 Dresser Wayne Ab Sätt och anordning vid volymbestämning
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
JPH11168216A (ja) * 1997-12-04 1999-06-22 Matsushita Electron Corp 薄膜トランジスタおよびその製造方法
JPH11219133A (ja) * 1998-02-02 1999-08-10 Tdk Corp 画像表示装置
KR100292048B1 (ko) 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR20010071526A (ko) * 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
US6177391B1 (en) * 1999-05-27 2001-01-23 Alam Zafar One time use disposable soap and method of making
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
JP2001135825A (ja) * 1999-11-09 2001-05-18 Seiko Epson Corp デバイスシミュレーション方法
CN100505313C (zh) * 1999-12-10 2009-06-24 株式会社半导体能源研究所 半导体器件及其制造方法
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization

Also Published As

Publication number Publication date
CN101494235B (zh) 2011-03-23
JP4361722B2 (ja) 2009-11-11
CN102142463A (zh) 2011-08-03
CN101494235A (zh) 2009-07-29
EP1317002B1 (en) 2016-10-12
KR100483985B1 (ko) 2005-04-15
EP1317002A2 (en) 2003-06-04
JP2003188188A (ja) 2003-07-04
EP1317002A3 (en) 2004-09-29
US20030102508A1 (en) 2003-06-05
CN1421935A (zh) 2003-06-04
US6759679B2 (en) 2004-07-06
KR20030043292A (ko) 2003-06-02

Similar Documents

Publication Publication Date Title
CN100511710C (zh) 薄膜晶体管的多晶硅层及其显示器
US8426865B2 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
US7859054B2 (en) Poly-Si thin film transistor and organic light-emitting display having the same
US8318553B2 (en) Vertical diode using silicon formed by selective epitaxial growth
US20060063334A1 (en) Fin FET diode structures and methods for building
EP1003223A3 (en) Method of fabricating a TFT
US9653607B2 (en) Thin film transistor and manufacturing method thereof
EP1566844A3 (en) Multi-gate transistor and method for manufacturing the same
US7608891B2 (en) Thin film transistor, circuit apparatus and liquid crystal display
EP1005093A3 (en) Semiconductor circuit with TFTs
JPH07263707A (ja) 薄膜トランジスタ及びその製造方法
US20080073654A1 (en) Display device and fabrication method thereof
JP2003197906A (ja) 半導体装置および相補型半導体装置
US8441049B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
JP4575621B2 (ja) 薄膜トランジスタ
CN100474627C (zh) 具有轻掺杂漏区/偏移区（ldd/offset）结构的薄膜晶体管
CN100361283C (zh) 制造使用双重或多重栅极的薄膜晶体管的方法
US8759166B2 (en) Method for manufacturing thin film transistor device
US7492419B2 (en) Liquid crystal display
US20040163585A1 (en) Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing
US20030193069A1 (en) Thin film transistor and organic electroluminescent device using the same
Wong Metal-induced laterally crystallized polycrystalline silicon: technology, material, and devices
KR20000065949A (ko) 극소 채널 소자의 제조방법
EP3278369A1 (en) Field effect transistor device
KR940002930A (ko) 폴리실리콘 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121018

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121018

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20090708

CX01 Expiry of patent term