JP4012874B2 - 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたｍｅｍｓ素子のパッケージ並びにパッケージ方法 - Google Patents

半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたｍｅｍｓ素子のパッケージ並びにパッケージ方法 Download PDF

Info

Publication number
JP4012874B2
JP4012874B2 JP2003384764A JP2003384764A JP4012874B2 JP 4012874 B2 JP4012874 B2 JP 4012874B2 JP 2003384764 A JP2003384764 A JP 2003384764A JP 2003384764 A JP2003384764 A JP 2003384764A JP 4012874 B2 JP4012874 B2 JP 4012874B2
Authority
JP
Japan
Prior art keywords
solder
trench
ubm
bonding
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003384764A
Other languages
English (en)
Other versions
JP2004160654A (ja
Inventor
銀 聖 李
秉 天 高
彰 烈 文
國 鎭 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004160654A publication Critical patent/JP2004160654A/ja
Application granted granted Critical
Publication of JP4012874B2 publication Critical patent/JP4012874B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

本発明は、半導体装置におけるボンディング方法及びＭＥＭＳパッケージに関し、特に、フリップチップ方式を用いたボンディング方法であって、左右側面接合ボンディング方式によるボンディングによってより堅固に接合可能にした半導体装置におけるフリップチップ方式の側面接合ボンディング方法とそれによるＭＥＭＳパッケージ及びパッケージ方法に関する。
電子製品の小型、高性能化は、電子部品を基板に実装するパッケージ技術の発達を必然として要求する。従って、ＭＥＭＳの成功の鍵はパッケージにかかっているといっても過言ではない。特に、大量生産性を目標とする場合、ウエハレベルパッケージの成功が最も重要である。
ＭＥＭＳ素子は、そのサイズ面や性能面において優れた性能を示すとしても素子の特性上、最小限の素子保護のためのパッケージが必須的である。接着ボンディング等を除くウエハレベルパッケージの場合、接合する二つの基板が０．１μｍ以下に近接している必要があるという基本条件を有するが、これは、素子の開発における大きな制約として働き得る。また、特別な化学反応によりボンディングを行う場合、反応のために印加される外部因子、即ち、温度、電圧、材料等の特性が素子の作製に大きな影響を与えている。
かかる従来のＭＥＭＳ素子のパッケージのためのボンディング方法には、陽極ボンディング、シリコン直接ボンディング、共晶ボンディング、接着ボンディング等の方法がある。
図１は、このうちの陽極ボンディングの例を概略的に示す断面図である。同図に示すように、特殊ガラス製品にシリコン及び酸化可能な膜をコートした上下基板１０、１０'に電極３０、４０を接続し、数百Ｖ以上の電圧を印加することにより界面に酸化膜を形成することで接合が行われる。しかしながら、かかる原理のため、この方法では、接触界面が非常に滑らかで且つ特殊な材質でのみボンディングが行われる。ウエハ表面の粗さによってはボンディングが行われないこともあり、パーティクルによってボンディング歩留まりが大きく左右される。しかも、この方法の場合、数百Ｖ以上の高圧が素子に印加されるため、接合時において二次的にＭＳＭＳ素子にエラーが発生するおそれがある。また、比較的高温で作業が行われなければならないという不具合もある。
図２は、シリコン直接ボンディングの例を概略的に示す断面図である。同図に示すように、初期接合のためのシリコン直接ボンディングは、上下のシリコン１０、１０'を高温に加熱してシリコン酸化膜を形成することで接合する。従って、ウエハの表面処理が必須的であり、界面にシリコン酸化膜を形成する必要があるため、非常に高温で接合が行われる。同様に、パーティクルによりボンディング歩留まりが大きく左右され、陽極ボンディングに比べて表面粗さのボンディング歩留まりに及ぼす影響が大きい。９００℃以上の高温工程が必要となるため、工程上の互換性が悪い。
図３は、共晶ボンディングを概略的に示す断面図である。同図に示すように、上下基板１０、１０'の接合表面に共晶材料１１、１１'をそれぞれ形成した後、共晶温度以上の温度で加圧しながらボンディングを行わなければならない。同様に、接合は、基本的に両面が当接すると反応により第２の相を形成することによりボンディングが行われるため、両ウエハの表面状態が何よりも重要である。図４に示すように、組成によって固状から液状に変わっていく温度が異なる。図４は、Ａｕ−Ｓｉの共晶特性化曲線を示すグラフである。原子量としてＳｉが約１８％の場合、３６３℃でＡｕとＳｉとは、相互作用により液状（Ｌ）に相変化し得る。これは、ＡｕとＳｉのそれぞれの融点より遥かに低い温度であるが、その組成が合わないと、その温度は大きく変化するようになる。即ち、この方法は、組成の調節によりボンディングが大きく変わるという不具合があり、屈曲の多いＭＥＭＳ素子の場合、この屈曲を克服することができないという不具合がある。
図５は、接着剤を用いる接着ボンディング方法を示す。同図に示すように、基板１０'に接着剤１２をコートした後、加圧及び加熱してボンドする。この場合、ボンディングの際に接着剤１２内のソルベントを蒸発させることにより固状のボンディングが行われる。かかるボンディング方法には、エポキシボンディング、ガラスフリット、半田ペーストボンディング等が含まれる。
接着剤１２で行われたボンディング層は、一般に、スクリーンプリンティングやディスペンシングにより形成されるため、その形状の調節が難しく、且つパターンのサイズが非常に大きくなる。ＭＥＭＳ素子の作製の際に発生するウエハの屈曲を引き戻すことができるものの、加圧によりボンディング層が広く拡大するという短所がある。また、ボンディング材料に含まれるソルベントから発生する排出ガスがＭＥＭＳ素子に影響を及ぼすという不具合がある。
一方、図６は、ＭＥＭＳパッケージにおいてビアホール１３を介して外部と電気的にインターコネクションを行う一般の方法を示す断面図であって、同図に示すように、ビアホール１３の形成の際、数μｍ程度のアンダーカット１３ａの存在によってもビアホール１３を介した下基板１０の電極１４と外部端子の配線１５との電気的接続が行われないという不具合がある。
本発明は、前記のような問題点を解決するためになされたものであって、その第１の目的は、ＭＥＭＳパッケージのような半導体装置の上・下基板の接着の際、その接着をより堅固にし、基板の表面状態に左右されない半導体装置におけるフリップチップ方式のボンディング方法を提供することである。
本発明の第２の目的は、前記ボンディング方法を用いてその接着をより堅固にし、接着面の状態に左右されないＭＥＭＳパッケージ及びパッケージ方法を提供することである。
前記目的を達成するための本発明に係る半導体装置におけるフリップチップ方式の側面接合ボンディング方法は、ａ）半導体素子が設けられる下基板上に接着ラインに沿って第１のＵＢＭ（バンプ下地金属：Under Bump Metalization）を形成するステップと；ｂ）前記第１のＵＢＭ上に半田めっきを施すステップと；ｃ）前記下基板に接着される上基板の接着面には前記半田めっきに相応する位置にトレンチを形成し、前記トレンチに第２のＵＢＭを形成するステップと；ｄ）前記半田を前記トレンチに挿入して前記上基板と前記下基板とを結合するステップ；及びｅ）結合された前記上基板と前記下基板とを前記半田の溶融温度以上に加熱して前記半田を溶融させ前記トレンチの側方に半田濡れさせ、つまり接触させることで、前記上基板と前記下基板とを接合するステップと；を含む。
そして、前記ｃ）ステップにおいて、前記トレンチに形成される前記第２のＵＢＭは、前記トレンチ内部の側壁だけに形成することが好ましい。
また、前記ｂ）ステップにおいて、前記半田は、前記ｅ）ステップ後の工程の温度より所定の温度以上の高い融点を有する共晶物質を材質とし、前記ｅ）ステップにおいて、前記融点以上に加熱すると、前記トレンチの側方に半田濡れして接合することが好ましい。
更に、前記接着ライン及びそれに相応する前記トレンチは、前記素子をシールすべく前記下基板上に設けられる前記素子を取り囲むように形成することが好ましい。
そして、半導体装置におけるフリップチップ方式の側面接合ボンディング方法は、前記素子と外部とを電気的に接続すべく、前記上基板を貫通してビアホールを形成するステップを更に含み得る。
また、前記ビアホールを形成するステップは、前記ビアホールの内側には第３のＵＢＭを形成するステップ；及び前記下基板には前記ビアホールに相応する位置に半田を形成するステップと；を含み得る。
そして、前記ｅ）ステップは、前記ビアホールに前記半田を挿入し、前記半田を側方に溶融させ接合するステップを更に含み得る。
また、半導体装置におけるフリップチップ方式の側面接合ボンディング方法は、前記ビアホールに形成された前記第３のＵＢＭを無電解めっきのシードとして適用し、無電解めっきにより前記ビアホールを満たすステップを更に含み得る。
一方、本発明に係るＭＥＭＳ素子パッケージは、ＭＥＭＳ素子が上面に形成されている下基板と、前記下基板に結合され前記ＭＥＭＳ素子を保護する上基板を含み、前記上基板は、前記下基板との接着ラインに沿って接着面に形成されたトレンチ、及び前記ＭＥＭＳ素子が位置するキャビティーを含み、前記トレンチには第２のＵＢＭが形成され、前記下基板には、前記接着ライン及び前記トレンチに対応する位置に形成される第１のＵＢＭと、前記第１のＵＢＭ上に形成され前記トレンチに挿入された後に所定の温度で溶融されることで前記トレンチの側方に接触している半田が形成される。
そして、前記上基板は、前記ＭＥＭＳ素子と外部とを電気的に接続すべく、前記上基板を貫通して形成されるビアホールを更に含み得る。
また、前記下基板は、前記ビアホールに相応する位置に形成される第４のＵＢＭと、前記第４のＵＢＭ上に前記上基板との接合時に前記ビアホールに挿入可能に形成される半田を更に含み得る。
そして、前記ビアホールの内側には、前記半田が融点以上に加熱されると側方に半田濡れすることで接合されるように第３のＵＢＭを形成することが好ましい。
一方、本発明に係るＭＥＭＳ素子が上面に形成されている下基板と、前記下基板に結合され前記ＭＥＭＳ素子を保護する上基板を含むＭＥＭＳ素子パッケージのパッケージ方法は、ａ）前記上基板を貫通するようにビアホールを形成し、前記上基板の接着面に前記下基板との接着ラインに沿ってトレンチを形成するステップと；ｂ）前記トレンチと前記ビアホールに第５のＵＢＭを形成するステップと；ｃ）前記下基板上の前記ビアホールに相応する位置と、前記トレンチに相応する位置に第６のＵＢＭを形成するステップと；ｄ）前記第６のＵＢＭ上に所定の厚さの半田めっきを施すステップと；ｅ）前記半田を前記トレンチと前記ビアホールに挿入し、前記上基板と前記下基板とを結合するステップ；及びｆ）結合された前記上基板と前記下基板を所定の温度に加熱して前記半田を溶融させ、ことで前記トレンチと前記ビアホールのそれぞれ側方に接触させることで、前記上基板と前記下基板とをボンドするステップと； を含む。
そして、ＭＥＭＳ素子のパッケージ方法は、前記ビアホールを介して前記ＭＥＭＳ素子をインターコネクトするステップ；及び前記ビアホールに形成された第６のＵＢＭが無電解めっきのシードとして適用され、無電解めっきで前記ビアホールを満たすステップと；を更に含み得る。
また、前記ｅ）ステップにおいて、前記トレンチは、前記半田が完全に挿入可能な深さに形成されたことが好ましい。
そして、前記ｂ）ステップにおいて、前記トレンチと前記ビアホールに形成される第５のＵＢＭは、前記半田が接合工程において側方に半田濡れ可能に形成されることが好ましい。
また、前記下基板に形成される前記第６のＵＢＭは、前記トレンチと前記ビアホールのそれぞれの開口部よりその幅が所定の長さ大きく形成されたことが好ましい。
そして、前記半田は、その融点が前記ｆ）ステップ後の工程の温度より所定の温度高い融点を有する、共晶物質を材質とすることが好ましい。

また、前記ｆ）ステップにおいて、加熱温度は、前記半田の共晶温度以上であることが好ましい。
本発明によると、半導体フリップチップボンディング方法であって、トレンチ及びビアホールの構造と適宜のＵＢＭ（バンプ下地金属：Under Bump Metalization）構造を用いる。すると、半田及び組立ボンディング技術を用いて上・下基板の接合の際、上下接合でない左右接合が行われるようになる。従って、上・下基板の粗さに左右されない、つまり基板表面の状態に左右されない。さらに、トレンチの深さをめっきされた半田の高さより深くすることで半田めっきの厚さの均一性に対しても左右されにくくなる。
既存のボンディング方法のように高温・高圧を印加することなくボンディングが行われるため、電気的衝撃がなく、且つ比較的低温工程が可能であるので、ＩＣ回路に及ぼす影響が小さい。そして、ビアホールを介して電気的インターコネクションが可能であるため、チップサイズを最小化することができ、ウエハレベルＭＥＭＳパッケージに容易に応用することができる。
基板の材質に応じて、ソルベントを使用しない半田めっきを用いることにより、ボンディングの際における流出ガスが殆どないため、溶接封止及び真空シールが可能である。
また、本発明によると、ウエハレベルパッケージ及び真空実装を必要とし、表面粗さの調節が困難である各種のＭＥＭＳ工程との互換性に非常に優れている。
＜実施例１＞
以下、添付図面を参照して、本発明の好適な実施例を説明する。
図８は、本発明に適用された半田の側面接合特性を用いたパッケージボンディングを示す図であり、図７は、これと比較される従来の上下接合特性によるパッケージボンディングを示す図である。
図９ａ及び９ｂは、本発明に適用される半田が加熱されると現れるリフロー特徴を示す図である。そして、図１０ａ乃至図１０ｄは、本発明の一実施例に係るＭＥＭＳ素子パッケージ及びパッケージ作製工程を示す図である。
図１０ａに示すように、本発明に係るＭＥＭＳ素子パッケージは、ビアホール１２０とトレンチ１３０が形成された上基板１００、及び半田５００とＭＥＭＳ素子３００が形成された下基板２００を含む。
上基板１００には、この上基板１００を貫通して前記ＭＥＭＳ素子３００が外部と電気的に接続できるようにビアホール１２０が形成される。
上基板１００の接触面には、下基板２００との接着ラインに沿ってトレンチ１３０が形成される。トレンチ１３０は、所定の深さの溝であって、前記半田５００が挿入できるように半田５００の高さより所定の長さ分深く形成されることが好ましい。そして、トレンチ１３０による接合ラインは、ダイシング等の後工程の際、外部とＭＥＭＳ素子とが離隔するようにＭＥＭＳ素子の全体を取り囲むことが好ましい。
ビアホール１２０とトレンチ１３０の内面だけに半田５００に対し半田濡れ性を有するようにＵＢＭ（バンプ下地金属：Under Bump Metalization）４００ｂが形成される。この時、ＵＢＭ４００ｂは、ビアホール１２０及びトレンチ１３０の下端から所定の高さまで形成されることが好ましい。
また、上基板１００の接着面には、ＭＥＭＳ素子３００が位置できるように所定の大きさのキャビティー１４０が形成される。
下基板２００には、ＭＥＭＳ素子３００が形成される。そして、上基板１００に形成されたトレンチ１３０とビアホール１２０に相応する位置にＵＢＭ４００ａが形成される。ＵＢＭ４００ａは、半田濡れ性を有する材質の面積及び接着力に左右される最終のボンディング力に応じて適宜の大きさに形成することが好ましい。ＵＢＭ４００ａの半田濡れ性材質の上に半田５００が形成される。半田５００は、トレンチ１３０とビアホール１２０に挿入されフィットする大きさに形成されることが好ましく、挿入時、アライン等の後工程に差し支えがないように相互幅の調節が必要である。また、前記半田５００は、本発明に係る接合工程の後工程時の温度より５０℃以上高い融点を有する共晶物質を材質とすることが好ましい。また、半田５００は、高アスペクト比を有することができるようにめっき工程で形成する。
このようにして形成された上基板１００と下基板２００とを互いに結合してから接着することによりＭＥＭＳ素子のパッケージを形成する。
図１０ｂ及び図１０ｃは、本発明に係る接合工程を示す図である。図１０ｂに示すように、上基板１００のトレンチ１３０とビアホール１２０に半田５００を挿入する。下基板２００に形成されたＭＥＭＳ素子３００は、上基板１００のキャビティー１４０に位置するようになる。
そして、図１０ｃに示すように、半田５００を溶融するために、半田５００をなす共晶物質の共晶温度以上に加熱する。半田５００は、特定の温度以上で図９ａに示す状態から図９ｂに示すように溶融する。そして、ＵＢＭ４００のように半田濡れ性を有する物質上で表面エネルギーを低減する方向に再形成される。即ち、図９ｂに示すように、半田濡れ性ＵＢＭ（４００ａ、４００ｂ）４００上において半田５００は、表面エネルギーが最も低い形態のボール状にリフローするようになる。しかし、ＵＢＭ４００、つまりトレンチ１３０またはビアホール１２０上に形成される半田濡れ性ＵＢＭ４００の形状によって、溶融する半田５００の形状が決められ、トレンチ１３０またはビアホール１２０上に形成される半田濡れ性ＵＢＭ４００によりリフロー様態が異なるようになる。即ち、半田５００が前記トレンチ１３０とビアホール１２０に挿入された状態で溶融すると、図１０ｃに示すようにトレンチ１３０に沿って形成されたＵＢＭ４００ｂに沿って側方に再形成される。つまり、図８に示すようにビアホール１２０に挿入された半田５００は、ビアホール１２０の形状に沿うように溶融する。結局、レゴ組立のように組み合わさって、側方に半田５００が半田濡れ、つまり溶融することによりボンディング及びシーリングが行われる。よって、両基板の表面状態等の表面屈曲にかかわることなく、且つ半田の均一特性ともかかわることなくボンディングが行われる。そのため、トレンチ１３０が素子を完全に取り囲む場合、ＭＥＭＳ素子の溶接封止を成し遂げることができる。
半田に共晶材質を適用すると、加熱温度を下げることができ、高温によりＭＥＭＳ素子またはＩＣ回路が損傷されることが防止可能になる。しかし、ＣＯＢ等の後工程を必要とするチップパッケージに採用する場合、後工程でボンディングが壊れないようにするための後工程時の最高温度より５０℃以上融点の高い材質を使用することが好ましい。
前記方法は、既存のウエハボンディングの場合に比べて基板の表面状態に左右されないパッケージ方法であって、半田が溶融することによりビアホール１２０、トレンチ１３０が埋められるため、数μmから数十μmの段差が存在するとしてもパッケージに影響を及ぼすことがない。
そして、本発明は、ＭＥＭＳ素子のウエハレベルパッケージのみならず、最終のチップオンボード（ＣＯＢ；Ｃｈｉｐ Ｏｎ ａ Ｂｏａｒｄ）のフリップチップ方式のボンディングにも適用可能である。即ち、前記上基板及び下基板としてのチップ素子及びボード、或いはボード及びチップ素子に対応して半田が挿入されボンディングが行われるように、ボード及びチップ素子にトレンチとＵＢＭを形成してフリップチップボンディングを行うことができる。
一方、図６は、ＭＥＭＳパッケージにおいてビアホール１３を介して外部との電気的インターコネクションを行う一般の方法を示す断面図であって、同図に示すように、ビアホール１３の形成の際、数μｍ程度のアンダーカット１３ａの存在によってもビアホール１３を介した下基板１０の電極１４と外部端子の配線１５との電気的接続が行われないことがある。
しかしながら、本発明に係るＭＥＭＳパッケージでは、図８、１０ｂ及び１０ｃに示すように、ビアホール１２０に半田５００を挿入した後にリフローさせることで側面接合するため、アンダーカットによる断線のような不具合は発生しない。従って、電気的インターコネクションのためのビアホールの形成の困難性を解決することができるようになる。
一方、図１０ｄに示すように、ビアホール１２０の位置に電気的配線６００を満たす必要がある場合、半田濡れ性材質のＵＢＭ４００ｂを無電解めっきのシードとして使用可能な材料として選択すると、ボンディングの後、無電解めっきによりシード４００ｂと半田５００からめっき膜６００が成長し、その結果、ビアホール１２０を満たすことができるようになる。
以上では、本発明の好適な実施例について図示し説明したが、本発明は、上述した特定の実施例に限定されるものではなく、請求の範囲で請求する本発明の要旨を逸脱することなく当該発明の属する技術分野における通常の知識を有する者であれば誰でも各種の変形実施が可能であることはもとより、そのような変更実施が、本発明の技術的思想や展望とは別に理解されてはいけない。
本発明は、半導体装置におけるボンディング方法及びＭＥＭＳパッケージに関し、特に、フリップチップ方式を用いたボンディング方法であって、左右側面接合ボンディング方式によるボンディングによってより堅固に接合可能にした半導体装置におけるフリップチップ方式の側面接合ボンディング方法とそれによるＭＥＭＳパッケージ及びパッケージ方法に適用され得る。
陽極ボンディングを示す断面図である。 シリコン直接ボンディングを示す断面図である。 共晶ボンディングを示す断面図である。 共晶相変化曲線を示すグラフである。 接着ボンディングを示す断面図である。 従来のＭＥＭＳパッケージのビアホールを介した電気的インターコネクション時に現れる問題を示す図である。 既存のＭＥＭＳパッケージのボンディングに用いられる上下接合特性を示す概略図である。 本発明に係るＭＥＭＳパッケージのボンディングに用いられる左右側面接合特性を示す概略図である。 半田のリフロー特性を示す概略図である（１）。 半田のリフロー特性を示す概略図である（２）。 本発明に係るＭＥＭＳパッケージの接合工程を示す断面図である（１）。 本発明に係るＭＥＭＳパッケージの接合工程を示す断面図である（２）。 本発明に係るＭＥＭＳパッケージの接合工程を示す断面図である（３）。 図１０ａ乃至図１０ｃの接合工程の後、外部への電気的配線のための無電解めっき工程を示す断面図である。
符号の説明
１０：上基板
１０'：下基板
１１、１１'：共晶材料
１２：接着剤
１３：ビアホール
１４：電極
１５：外部端子の配線
３０、４０：電極
１００：上基板
１２０：ビアホール
１３０：トレンチ
１４０：キャビティー
２００：下基板
３００：ＭＥＭＳ素子
４００ａ、４００ｂ：ＵＢＭ
５００：半田
６００：めっき膜

Claims (19)

  1. ａ）半導体素子が設けられる下基板上に接着ラインに沿って第１のＵＢＭ（バンプ下地金属：Under Bump Metalization）を形成するステップと；
    ｂ）前記第１のＵＢＭ上に半田めっきを施すステップと；
    ｃ）前記下基板に接着される上基板の接着面には前記半田めっきに相応する位置にトレンチを形成し、前記トレンチに第２のＵＢＭを形成するステップと；
    ｄ）前記半田を前記トレンチに挿入して前記上基板と前記下基板とを結合するステップ；及び
    ｅ）結合された前記上基板と前記下基板とを前記半田の溶融温度以上に加熱して前記半田を溶融させ前記トレンチの側方に接触させることで、前記上基板と前記下基板とを接合するステップと；
    を含むことを特徴とする半導体装置におけるフリップチップ方式の側面接合ボンディング方法。
  2. 前記ｃ）ステップにおいて、前記トレンチに形成される前記第２のＵＢＭは、前記トレンチ内部の側壁だけに形成することを特徴とする請求項１に記載の半導体装置のフリップチップ方式の側面接合ボンディング方法。
  3. 前記ｂ）ステップにおいて、前記半田は、前記ｅ）ステップ後の工程の温度より所定の温度以上の高い融点を有する共晶物質を材質とし、前記ｅ）ステップにおいて、前記融点以上に加熱すると、前記トレンチの側方に半田濡れして接合することを特徴とする請求項１に記載の半導体装置におけるフリップチップ方式の側面接合ボンディング方法。
  4. 前記接着ライン及びそれに相応する前記トレンチは、前記素子をシールすべく前記下基板上に設けられる前記素子を取り囲むように形成することを特徴とする請求項１に記載の半導体装置におけるフリップチップ方式の側面接合ボンディング方法。
  5. 前記素子と外部とを電気的に接続すべく、前記上基板を貫通してビアホールを形成するステップを更に含むことを特徴とする請求項１に記載の半導体装置におけるフリップチップ方式の側面接合ボンディング方法。
  6. 前記ビアホールを形成するステップは、
    前記ビアホールの内側には第３のＵＢＭを形成するステップ；及び
    前記下基板には前記ビアホールに相応する位置に半田を形成するステップと；
    を含むことを特徴とする請求項５に記載の半導体装置におけるフリップチップ方式の側面接合ボンディング方法。
  7. 前記ｅ）ステップは、前記ビアホールに前記半田を挿入し、前記半田を側方に溶融させ接合するステップを更に含むことを特徴とする請求項６に記載の半導体装置におけるフリップチップ方式の側面接合ボンディング方法。
  8. 前記ビアホールに形成された前記第３のＵＢＭを無電解めっきのシード（ｓｅｅｄ）として適用し、無電解めっきにより前記ビアホールを満たすステップを更に含むことを特徴とする請求項６に記載の半導体装置におけるフリップチップ方式の側面接合ボンディング方法。
  9. ＭＥＭＳ素子が上面に形成されている下基板と、前記下基板に結合され前記ＭＥＭＳ素子を保護する上基板を含み、
    前記上基板は、前記下基板との接着ラインに沿って接着面に形成されたトレンチ、及び前記ＭＥＭＳ素子が位置するキャビティーを含み、前記トレンチには第２のＵＢＭが形成され、
    前記下基板には、前記接着ライン及び前記トレンチに対応する位置に形成される第１のＵＢＭと、前記第１のＵＢＭ上に形成され前記トレンチに挿入された後に所定の温度で溶融されることで前記トレンチの側方に接触している半田が形成されていることを特徴とするＭＥＭＳ素子パッケージ。
  10. 前記上基板は、前記ＭＥＭＳ素子と外部とを電気的に接続すべく、前記上基板を貫通して形成されるビアホールを更に含むことを特徴とする請求項９に記載のＭＥＭＳ素子パッケージ。
  11. 前記下基板は、前記ビアホールに相応する位置に形成される第４のＵＢＭと、前記第４のＵＢＭ上に前記上基板との接合時に前記ビアホールに挿入可能に形成される半田を更に含むことを特徴とする請求項１０に記載のＭＥＭＳ素子パッケージ。
  12. 前記ビアホールの内側には、前記半田が融点以上に加熱されると側方に半田濡れすることで接合されるように第３のＵＢＭを形成することを特徴とする請求項１１に記載のＭＥＭＳ素子パッケージ。
  13. ＭＥＭＳ素子が上面に形成されている下基板と、前記下基板に結合され前記ＭＥＭＳ素子を保護する上基板を含むＭＥＭＳ素子パッケージのパッケージ方法であって、
    ａ）前記上基板を貫通するようにビアホールを形成し、前記上基板の接着面に前記下基板との接着ラインに沿ってトレンチを形成するステップと；
    ｂ）前記トレンチと前記ビアホールに第５のＵＢＭを形成するステップと；
    ｃ）前記下基板上の前記ビアホールに相応する位置と、前記トレンチに相応する位置に第６のＵＢＭを形成するステップと；
    ｄ）前記第６のＵＢＭ上に所定の厚さの半田めっきを施すステップと；
    ｅ）前記半田を前記トレンチと前記ビアホールに挿入し、前記上基板と前記下基板とを結合するステップ；及び
    ｆ）結合された前記上基板と前記下基板を所定の温度に加熱して前記半田を溶融させ、前記トレンチと前記ビアホールのそれぞれ側方に接触させることで、前記上基板と前記下基板とをボンドするステップと；
    を含むことを特徴とするＭＥＭＳ素子のパッケージ方法。
  14. 前記ビアホールを介してＭＥＭＳ素子をインターコネクトするステップ；及び
    前記ビアホールに形成された第６のＵＢＭが無電解めっきのシードとして適用され、無電解めっきで前記ビアホールを満たすステップと；
    を更に含むことを特徴とする請求項１３に記載のＭＥＭＳ素子のパッケージ方法。
  15. 前記ｅ）ステップにおいて、前記トレンチは、前記半田が完全に挿入可能な深さに形成されたことを特徴とする請求項１３に記載のＭＥＭＳ素子のパッケージ方法。
  16. 前記ｂ）ステップにおいて、前記トレンチと前記ビアホールに形成される第５のＵＢＭは、前記半田が接合工程において側方に半田濡れ可能に形成されることを特徴とする請求項１３に記載のＭＥＭＳ素子のパッケージ方法。
  17. 前記下基板に形成される前記第６のＵＢＭは、前記トレンチと前記ビアホールのそれぞれの開口部よりその幅が所定の長さ大きく形成されたことを特徴とする請求項１３に記載のＭＥＭＳ素子のパッケージ方法。
  18. 前記半田は、その融点が前記ｆ）ステップ後の工程の温度より所定の温度高い融点を有する、共晶物質を材質とすることを特徴とする請求項１３に記載のＭＥＭＳ素子のパッケージ方法。
  19. 前記ｆ）ステップにおいて、加熱温度は、前記半田の共晶温度以上であることを特徴とする請求項１８に記載のＭＥＭＳ素子のパッケージ方法。
JP2003384764A 2002-11-14 2003-11-14 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたｍｅｍｓ素子のパッケージ並びにパッケージ方法 Expired - Lifetime JP4012874B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070876A KR100447851B1 (ko) 2002-11-14 2002-11-14 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법

Publications (2)

Publication Number Publication Date
JP2004160654A JP2004160654A (ja) 2004-06-10
JP4012874B2 true JP4012874B2 (ja) 2007-11-21

Family

ID=36597954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384764A Expired - Lifetime JP4012874B2 (ja) 2002-11-14 2003-11-14 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたｍｅｍｓ素子のパッケージ並びにパッケージ方法

Country Status (8)

Country Link
US (1) US6884650B2 (ja)
EP (1) EP1431242B1 (ja)
JP (1) JP4012874B2 (ja)
KR (1) KR100447851B1 (ja)
CN (1) CN1260796C (ja)
AT (1) ATE497480T1 (ja)
DE (1) DE60335936D1 (ja)
TW (1) TWI234832B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7086134B2 (en) * 2000-08-07 2006-08-08 Shipley Company, L.L.C. Alignment apparatus and method for aligning stacked devices
JP4375186B2 (ja) * 2004-09-30 2009-12-02 株式会社日立製作所 陽極接合構造を用いた電子装置
US7300812B2 (en) * 2004-10-29 2007-11-27 Hewlett-Packard Development Coompany, L.P. Micro electrical mechanical system
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
TWI449134B (zh) * 2004-12-10 2014-08-11 Nxp Bv 積體封裝
KR100636823B1 (ko) * 2004-12-27 2006-10-23 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US7615406B2 (en) * 2005-01-28 2009-11-10 Panasonic Corporation Electronic device package manufacturing method and electronic device package
DE102005006280B4 (de) * 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
KR100620810B1 (ko) * 2005-03-07 2006-09-07 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
EP1897426A2 (en) * 2005-05-18 2008-03-12 President And Fellows Of Harvard College Fabrication of conductive pathways, microcircuits and microstructures in microfluidic networks
KR100643769B1 (ko) * 2005-07-15 2006-11-10 삼성전자주식회사 Ｓｏｉ 웨이퍼를 사용한 캡 웨이퍼 제조방법, 제조된 캡웨이퍼를 사용한 반도체 칩 제조방법 및 제조된 반도체 칩
KR100692520B1 (ko) * 2005-10-19 2007-03-09 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법
KR100653089B1 (ko) * 2005-10-31 2006-12-04 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
JP4467506B2 (ja) 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP4873980B2 (ja) * 2006-04-04 2012-02-08 パナソニック株式会社 気密パッケージ
JP4938779B2 (ja) * 2006-08-25 2012-05-23 京セラ株式会社 微小電子機械機構装置およびその製造方法
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP2008062319A (ja) * 2006-09-05 2008-03-21 Sony Corp 機能素子、半導体デバイスおよび電子機器
US20080099537A1 (en) * 2006-10-31 2008-05-01 Raytheon Company Method for sealing vias in a substrate
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008218811A (ja) * 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ
KR101278526B1 (ko) * 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
CN101362586B (zh) * 2008-09-16 2011-11-09 北京大学 一种mems密封封装方法
US8257985B2 (en) * 2008-09-25 2012-09-04 Texas Instruments Incorporated MEMS device and fabrication method
DE102008042347B4 (de) * 2008-09-25 2016-11-10 Robert Bosch Gmbh Mikromechanischer Sensor und Verfahren zu seiner Herstellung
JP5392296B2 (ja) * 2009-04-06 2014-01-22 株式会社デンソー 半導体装置およびその製造方法
JP4793496B2 (ja) * 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
EP2259018B1 (en) * 2009-05-29 2017-06-28 Infineon Technologies AG Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system
US10040681B2 (en) * 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
JP5568786B2 (ja) 2009-12-24 2014-08-13 新光電気工業株式会社 半導体パッケージの製造方法及び半導体パッケージ
JP5797779B2 (ja) * 2011-02-10 2015-10-21 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ アンダーバンプメタライゼーションを含むｍｅｍｓデバイス
JP2013051512A (ja) * 2011-08-30 2013-03-14 Nippon Dempa Kogyo Co Ltd 水晶振動子
US9409763B2 (en) 2012-04-04 2016-08-09 Infineon Technologies Ag MEMS device and method of making a MEMS device
CN102627253B (zh) * 2012-04-24 2014-08-13 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
DE102012206869B4 (de) * 2012-04-25 2021-05-27 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US9117715B2 (en) 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
NL2009757C2 (en) 2012-11-05 2014-05-08 Micronit Microfluidics Bv Method for forming an electrically conductive via in a substrate.
US9620473B1 (en) * 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US9556015B1 (en) 2015-10-28 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate structure, semiconductor structure and method for fabricating the same
KR20170069806A (ko) 2015-12-11 2017-06-21 현대자동차주식회사 멤스센서의 제조방법
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
CN107195637B (zh) * 2017-05-19 2020-12-01 京东方科技集团股份有限公司 显示面板的制造方法和显示面板
EP3499554A1 (de) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform
KR20220132337A (ko) 2021-03-23 2022-09-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN114163145B (zh) * 2021-11-01 2023-12-01 中国科学院上海光学精密机械研究所 带金属电极的石英基底的封接方法及其专用夹具

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
JP3265889B2 (ja) * 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
KR100442824B1 (ko) * 1997-05-12 2004-09-18 삼성전자주식회사 마이크로구조물소자및그제조방법
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
RU2134498C1 (ru) * 1998-12-08 1999-08-10 Таран Александр Иванович Контактный узел
EP1203748B1 (en) * 2000-01-19 2007-05-09 Mitsubishi Denki Kabushiki Kaisha Microdevice and its production method
JP4415443B2 (ja) * 2000-02-07 2010-02-17 ヤマハ株式会社 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
KR20020028020A (ko) * 2000-10-06 2002-04-15 박종섭 칩 사이즈 패키지

Also Published As

Publication number Publication date
CN1507023A (zh) 2004-06-23
DE60335936D1 (de) 2011-03-17
CN1260796C (zh) 2006-06-21
TWI234832B (en) 2005-06-21
US20040106294A1 (en) 2004-06-03
KR100447851B1 (ko) 2004-09-08
JP2004160654A (ja) 2004-06-10
EP1431242A3 (en) 2005-10-12
ATE497480T1 (de) 2011-02-15
KR20040042924A (ko) 2004-05-22
EP1431242B1 (en) 2011-02-02
US6884650B2 (en) 2005-04-26
TW200425360A (en) 2004-11-16
EP1431242A2 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
JP4012874B2 (ja) 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたｍｅｍｓ素子のパッケージ並びにパッケージ方法
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
US5673846A (en) Solder anchor decal and method
US5056216A (en) Method of forming a plurality of solder connections
US7008817B2 (en) Method for manufacturing micro electro-mechanical systems using solder balls
JP4732824B2 (ja) 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法
EP1900680A2 (en) Cap wafer having electrodes
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
KR100927120B1 (ko) 반도체 소자 패키징 방법
KR100539235B1 (ko) 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법
US8050011B2 (en) Process for sealing and connecting parts of electromechanical, fluid and optical microsystems and device obtained thereby
KR20090101441A (ko) 회로 기판 상에의 반도체 부품의 탑재 방법
JP4586583B2 (ja) 半導体装置の接合方法
JP2004281634A (ja) 積層実装型半導体装置の製造方法
KR100499865B1 (ko) 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JPH08162497A (ja) 半導体装置の実装方法とその実装体
JP2000332060A (ja) 半導体装置およびその製造方法
TW560016B (en) One-time formation of flip-chip type ball grid array semiconductor package and its manufacturing method
JP2005174981A (ja) 電子部品の製造方法及び電子部品
JP2010056191A (ja) 半導体装置の製造方法および半導体装置
JPS6034813B2 (ja) 半導体集積回路装置の半田接続法
KR20090127108A (ko) 반도체 소자 패키지 및 그 패키징 방법
JP2000200808A (ja) チップ実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070910

R150 Certificate of patent or registration of utility model

Ref document number: 4012874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250