TWI234832B - Side-bonding method of flip-chip semiconductor device, MEMS device package and package method using the same - Google Patents

Side-bonding method of flip-chip semiconductor device, MEMS device package and package method using the same Download PDF

Info

Publication number
TWI234832B
TWI234832B TW092132059A TW92132059A TWI234832B TW I234832 B TWI234832 B TW I234832B TW 092132059 A TW092132059 A TW 092132059A TW 92132059 A TW92132059 A TW 92132059A TW I234832 B TWI234832 B TW I234832B
Authority
TW
Taiwan
Prior art keywords
lower substrate
solder ball
trench
hole
forming
Prior art date
Application number
TW092132059A
Other languages
English (en)
Other versions
TW200425360A (en
Inventor
Eun-Sung Lee
Byeong-Cheon Koh
Chang-Youl Moon
Kuk-Jin Chun
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200425360A publication Critical patent/TW200425360A/zh
Application granted granted Critical
Publication of TWI234832B publication Critical patent/TWI234832B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

1234832 五、發明說明（1) 一、【發明所屬之技術領域】 2明係關於—種f導體裝置與.微㈣系統封裝體之 :::合方法’尤關於一種倒裝晶片半導體裝置之侧向焊 接方法、微機電系統封裝體及利用該封裝體之封裝方法， 能夠使半導體裝置之側向具有極牢固的接合效果。 二、【先前技術】 就電子產品的小型化及其性能而言，積體裝置之封裝 技術所使用的接合方式扮演極重要的角色。因此，封裝技 術將決定是否能夠順利地製造出微機電系統（MEMS) ^ 置，尤其，晶圓級封裝技術更是決定是否能夠大量生2 MEMS裝置的重要因素。 即使MEMS裝置本身具有極佳的尺寸及性能，但mejjs裝 置的封裝體仍是保護其特性的基本需求。就晶圓級封裝^ 言’除了用於黏接劑接合所需的空間以外，尚需要使兩個 待接合在一起的基板彼此至少隔開0.1 Am，故勢必限制住 裝置的開發。此外，經由特定之化學反應所達成之接合效 果將大幅受到外界因素的影響，例如溫度、電壓、二^ 性等等，進而對半導體裝置的製造過程有嚴重的影響二、 習知微機電系統封裝體所用之接合方法包括陽^ ^等矽基板直接接合法、共熔合金接合法、黏接劑接合: 圖1顯示習知陽極接合法的剖面圖。如圖 口丄尸不，雷瑞 30及4 0與上、下基板1〇、1〇,相連，其藉由在 甘付疋之玻璃 1234832 五、發明說明（2) ----— 基板上沉積石夕薄膜或氧化膜而形成。接著，施以100V或更 高的電壓而在界面處形成氧化膜，方-能達到接合效果。然 而丄此種接合方法僅適用於具有如玻璃般平坦之接觸面的 特定材料。因此，一旦晶圓表面的粗糙度變大，則接合良 率將受到微粒的影響而無法完全接合。此外，由於必ϋ 半導體裝置施加100V或更高的電壓以完成接合，故接合期 間對MEMS裝置所造成的破壞將導致半導體裝置的故障。再 者’此種接合方式必須在極高的溫度中進行。 圖2顯示習知矽基板直接接合技術的剖面圖。如圖2所 示’用於初期接合期間的石夕基板直接接合技術主要將上、 下石夕基板1 0、1 〇’加熱到極高的溫度而在其上形成矽氧化 膜’進而完成接合。基本上，矽基板直接接合技術必須先 對晶圓進行表面處理、並在極高的製程溫度下進行，方能 在界面處形成矽氧化膜。因此，矽基板直接接合技術的接 合良率不僅將受到微粒的影響、且相較於陽極接合法而 言，其更會受到晶圓之表面粗糙度的嚴重影響。 圖3顯示習知共熔合金接合法的剖面圖。如圖3所示， 藉由在上、下基板1 0、1 〇，之各接觸面上形成共熔合金材 料1 1、1 Γ 、且在共熔合金溫度或更高的溫度時施壓，藉 以達成接合的效果。藉由各界面互相接觸時所發生的反應 而形成第二膜，進而達成接合效果。因此，兩個晶圓的表 面狀態將嚴重影響接合效果。 此外，如圖4所示，導致固態轉變成液態的相變溫度 將隨著所含之元素含量而改變。圖4顯示Au—Si之共熔合
第9頁 1234832 五、發明說明（3) 金的相變特性曲線。當所含之S i的原子重量比例為1 8 % 時’則在363 °C的溫度時Au與Si將由於相互交互作用而相 變成液態。此相變溫度將遠低於各元素的熔點，但一旦元 素的含量改變時，相變溫度將產生大幅變化。因此，接合 效果將受到原子重量比例的嚴重影響。再者，MEMS裝置的 嚴重粗糙現象亦是難以克服的問題。 圖5顯示習知使用黏接劑進行接合的剖面圖。如圖5所 示’藉由在基板10,上塗佈黏接劑1 2、並加壓且加熱而達 成接合效果。於此情況下，在接合期間使黏接劑丨2所含之 溶劑完全揮發而達成固態接合的效果。適用之接合方法包 括環氧樹脂接合法、玻璃燒結法、銲料接合法等等。 然而’由於通常使用網版印刷法或塗佈法形成由黏接 劑1 2所組成的接合層，故難以控制黏接劑的外形，進而導 致印刷或塗佈之圖案尺寸增大。雖然在〇化裝置的製造期 間，可以彌補晶圓的粗糙度，但施壓而使接合層之尺寸變 大則造成其它缺點。此外，從接合用材料之中所揮發出來 的溶劑氣體亦會對MEMS裝置產生負面影響。 同時，圖6將顯示出習知利用貫通孔丨3達成電性互 之微機電系統封裝體之P ^ K |^| Λ - ,p,執^装體之問碭。如圖6所不，在形成貫通孔 = 隨著產生數微米的底钮部13&，進而造 ^基板U)之電極14與外部端子之電路15之間無法電性連 三、【發明内容】
第10頁 1234832
因此’本發明係用以解決上述習知技術的問題及缺 點，而具有以下之各種優點及目的。_ 本發明之一目的係提供一種微機電系統封裝體等倒裝 晶片半導體裝置之中的上、下基板的接合方法，能夠使兩 者極牢固地接合在一起，可免於因基板的表面狀態而影響 接合程度。 9 又，本發明之另一目的係提供一種微機電系統封裝體 及使用上述接合方法的封裝方式，能夠使上、下基板兩者 極牢固地接合在一起，可免於因基板的表面狀態而影響 合程度。 為了達成上述一目的，故本發明提出一種倒裝晶片半 導體裝置之側向焊接方法’包含以下步驟：（a) 一形成 銲球下層金屬層（UBM)步驟，在具有一半導體裝置形成 在其上的一下基板之一接合邊界之上形成— UBM ; ( b ) 一 電鍍步驟，在該下基板的UBM之上電鍍形成銲球；（c) 一 形成渠溝步驟’在與該下基板接觸之一上基板的表面相對 於該下基板之銲球所在位置的位置上形成一渠溝，並在該 渠溝之中形成一第二UBM ; ( d ) —結合步驟，使該銲球插 入到該渠溝之中，藉以使該上基板與該下基板結合在一 起；及（e ) 一加熱步驟，使該上基板與該下基板達到一 南於該鲜球之溶點的溫度’俾能使該鲜球炼解流到該渠溝 之側面而使該上基板與該下基板接合在一起。 較佳地，僅在該渠溝之内側壁形成該第二UBM。 較佳地，該銲球由一共熔合金材料所組成，而該共溶
第11頁 1234832 五、發明說明（5) 合金材料之熔點必須高於（e )加熱步驟之中使該上基板 與該下基板接合在一起之後才進行之後續製程所需之製程 溫度且超過一預定溫度值、經由（b)電鍍步驟所電鍍形 成之該銲球必須具有極大的寬高比例、及在（e )加熱步 驟之_，使達到一高於用以接合之共熔合金材料的熔點之 溫度，俾使該銲球熔解流到該渠溝之侧面。 較佳地，使該接合邊界及其相對之渠溝係圍繞著形成 在該下基板之上的半導體裝置，俾能在經由（e)加熱步 驟之中使該上基板與該下基板接合在一起之後、亦隨之完 全密封該半導體裝置。 較佳地，此倒裝晶片半導體裝置之侧向焊接方法更包 含一形成貫通孔步驟，形成一貫通過該上基板之貫通孔， 藉以達成外界至該半導體裝置的電連接。此外，尚包括一 形成第三UBM步驟，在該貫通孔之内表面形成一第三、 及一形成銲球步驟，在該下基板相對於該上基板之貫通孔 所在位置的位置上形成一銲球。 較佳地’在（e )加熱步驟之中使該上基板與該下基 板接合在一起時’尚包括在該上基板與該下基板互相接合 的期間’使該銲球插入到該貫通孔之中及使該銲球熔解而 流到該貫通孔之側面。 較佳地’此倒裴晶片半導體裝置之側向焊接方法更包 含一無電極電鍍步驟，係使用該貫通孔之中的第三UBM當 作該無電極電鍍的晶種，俾能填滿該貫通孔。 為了達成上述另一目的，故本發明提出一種微機電系
第12頁 1234832 五、發明說明（6) 統（MEMS )封裝體，包含：一 成在其上；及-上基板，與該下a板接；；：me，置形 蓋該眶裝置’其中該上基板具有：-渠溝，j::卑能覆 合邊界而形成在該上基板與該下基板接觸之一接 中，且該渠溝具有一形成在其中的第一_;及之 係形成在該接觸面之中，俾能使該下基板之上° ’ 容納在該凹部之中；且其中該下基板具有：_第二裝置 係形成在該下基板與該上基板接觸之一接觸面，^_ 接合邊界而形成在相對於該上基板之渠溝所在位二υ i mi，形成在該第二ubm之上、且於受熱熔解於 该朱溝之中時，將達成接合效果。 — 較佳地，該上基板尚包括一貫通孔，其貫通過其中， 藉以達成外界至該MEMS裝置的電連接。該下基板尚/包括一 第三UBM，其形成在相對於該貫通孔所在位置的位置上、 及一銲球，其形成在該第三UBM之上。第四UBM係形成在該 貫通孔的内表面，且當形成在第三UBM之上的銲球受熱溶/ 解時，將流到該貫通孔的側面進而達到接合效果。 為了達成上述再一目的，故本發明提出一種微機電系 統（MEMS )封裝體的形成方法，其中該MEMS裝置封裝體係 具有一供MEMS裝置形成在其上的下基板、及一與該下基板 接合在一起而覆蓋住該MEMS裝置的上基板，包含以下步 驟：（a ) —形成貫通孔步驟，形成一貫通過該上基板之 貫通孔，並沿著一接合邊界而在該上基板與該下基板接觸 之一接觸面之中形成一渠溝；（b ) —形成第一UBM步驟，
第13頁 I234832 五、發明說明⑺ ： ---~-- 二，在該貫通孔與該渠溝之上形成一第一 UBM ; ( C ) 一形 、、盖第二UBM步驟，在該下基板之各相對於該貫通孔與該渠 在位置的局部形成一第二UBM; (d) 一電鍍步驟，木在 “第二UBM之上電鍍形成一具有預定厚度的銲球；（e)_ ^入步驟，使該銲球分別插入到該貫通孔與該渠溝之中， 藉以使該上基板與該下基板結合在一起；及（f) 一加熱 步驟，加熱結合在一起的上基板與下基板，俾能使該銲球 熔解而達到接合效果。
較佳地，此微機電系統封裝體的形成方法更包含以下 步驟：一相互連接步驟，透過該貫通孔而使MEMS裝置相互 連接；及一無電極電鍍步驟，係使用該貫通孔之中的第二 UBM當作該無電極電鍍的晶種，俾能填滿該貫通孔。
較佳地，使該渠溝具有一深度，其足以供該銲球經由 (e)插入步驟而完全插入到該渠溝之中。在（匕）形成第 UBM步驟中，使該第一UBM分別形成在該貫通孔與該渠溝 之上，俾能在（f )加熱步驟時，使該銲球熔解而分別流 到該貫通孔與該渠溝兩者的側面。使形成在該下基板之各 局部的第^UBM之寬度大於該貫通孔與該渠溝兩者的開口 寬度。該銲球由一共熔合金材料所組成，該共熔合金材料 之溶點必須向於（j )加熱步驟之中該上基板鱼 接合在-起之後才進行之後續製程所需之製程溫度下基板 較佳地’使該渠溝具有一供銲球完全插入到直中的深 度。 八 較佳地’使形成在該下基板之各局部的第二UBM之寬
第14頁 1234832 五、發明說明（8) 度大於該貫通孔與該渠溝兩者的開口寬度。 較佳地，此微機電系統封裝體的·形成方法包括一無電 極電鍍步驟，係使用該貫通孔之中的UBM當作該無電極電 鍍的晶種，俾能填滿該貫通孔。 本發明之其他目的及優點由隨後之詳細說明及隨附之 申請專利範圍當可更加明白。 四、【實施方式】 在此，將西元2003年11月14曰申請之韓國專利申請案 第2002-70876號之「倒裝晶片半導體裝置之側向焊接方^ 法、微機電系統封裝體及利用該封裝體之封裝方法」列入 參考資料。 在 種特定 可藉由 模糊本 節。雖 楚理解 各種型 變更， 以 體裝置 體之封 圖 以下說明中，為了便於充份瞭解本發明，故藉由各 實例加以說明。然而，吾人應清楚理解：本發明亦 其它未說明的實例而據以實施。換言之，為了避务、 發明之^際精神，故並未說明屬於吾人所熟知的 然以下f由各較佳實施例說明本發明，但吾人應产 •在不違反本發明之實際精神的情況下， 態據以：施本發明。因此，凡依本發明所做的= 皆屬本發明申請專利之範圍。 ”文的任何 下詳細說明本發明之各較 之側向焊接方法、微機 裳曰曰片+導 裝方法。 饿电糸、、死釕裒體及利用該封裝 8顯示本發明利用左六— 式側向接a特性而達成微機
第15頁 1234832
而圖7顯示習知 裝體之中的所需 電系統封裝體之中的所需接合之剖面圖， 利用上下式接合特性而達成微機電系統封 接合之剖面圖。 士圖9A及圖9B顯示依據本發明之銲球在受熱而迴焊 :=化情況。在圖9A中，由附著性材料所構成‘ 層金屬層（UBM)4〇0係形成在下基板2〇〇之上。將銲球1〇下〇 形成在有附著性的UBM400之上。如圖9B所示，加熱銲球 5 0 0至預定溫度而使其熔解，而熔解之銲球5 〇 〇係具有使其 表面能量降低的傾向而重新成形。即經迴焊之後的銲球/、 5 0 0在附著性的UBM40 0之上將呈球狀，圖9B所示之球狀的 銲球50 0係代表最小之表面能量。 圖1 0 A至圖1 0 D顯示本發明之一實施例的微機電系統封 裝體及相對應之封裝過程。 如圖1 0 A所示’本發明之一實施例的微機電系統封裝 體係具有上基板1〇〇，其設有貫通孔丨2〇與渠溝13〇、及下 基板2 0 0，其設有MEMS裝置30 0與銲球50 0。上基板1〇〇與下 基板2 0 0兩者之接觸面在沿著其接合邊界之内係彼此相 對。 貫通孔1 2 0為一貫穿過上基板1 〇 〇的穿透孔，俾用以使 ME MS裝置300與外部裝置電連。 在沿著上基板1〇〇與下基板2〇〇兩者之接合邊界之内， 將渠溝130形成在上基板1〇〇的接觸面之中。渠溝丨30為具 有預定深度的溝槽，且較佳地，其深度係大於銲球5 0 0的 高度’俾能使銲球5 0 0能夠完全插入到渠溝1 3 0之中。較佳
第16頁 1234832 五、發明說明（10) 地，渠溝130係圍繞著整個MEMS裝置，藉以保護MEMS裝置 在後續製程時，例如切割製程，與外·部裝置完全隔離。 僅在貫通孔120與渠溝130之内表面上形成UBM400b， 猎以知:供鮮球500能夠附著於其上。較佳地，在貫通孔12〇 之側面與渠溝1 3 0之底面及其側面皆形成有預定高度之 UBM400b 〇 在上基板100之接觸面形成具有預定尺寸之凹部， 藉以容納形成在下基板200之上的jjEMS裝置30 0。 在下基板200相對於上基板1〇〇之貫通孔12〇與渠溝ι3〇 所在位置的局部形成由附著性材料所構成的UBM4〇〇a。較 佳地，依據附著性材料之寬度及其黏接作用力所決定之最 終接合作用力而形成適當尺寸的UBM4〇〇a。在附著性材料 所構成的UBM400a之上形成銲球“ο。較佳地，使銲球5〇〇 具有足以完全插入且密接於貫通孔12〇與渠溝13〇之中的適 當尺寸，且具有一可控制成不會妨礙後續製程的寬度，例 如在插入期間進行的對正過程。較佳地，銲球5〇〇由丘熔 :金材料所構成，I其熔點必須高於後續製程 相接：上=成ϊΐΐΓ:封與裝下體基。板2°°結合在-起而互 圖10B及圖i〇c顯示本發明之微機 接合製程時的剖面圖。如圖丨〇B所示， 基板100之貫通孔12〇與渠溝13〇之中。 電系統封裝體在進行 使銲球50 0插入到上 形成在下基板2 0 0之
第17頁 1234832 五、發明說明（11) 上的MEMS裝置3〇〇係容納於上基板1 〇〇的凹部14〇之中。 接著’如圖1 〇 C所示，將微機電系統封裝體加熱到足 以熔解銲球50〇的溫度，且此溫度必須高於構成銲球5 0 0之 共熔合金材料的共熔溫度。故銲球50 0將熔解而迴焊成具 有圖9B所示的球狀外形。然而，熔解後再成型之銲球5〇^ 的外形將隨著附著性UBM400的外形而改變，且迴焊後的鲜 球5 0 0外形亦隨著附著性ϋΒΜ4〇〇而改變。 、 如圖ioc所示，當插入到貫通孔12〇與渠溝13〇之中 銲球500熔解之後，將沿著υβΜ4〇〇而攀爬至側面並重新組 η因鱼此，銲球5 〇〇將如同「樂高TM積木」般地插入到貫通 此接、入渠j冓!30之十，且熔解之後將攀爬至其側面。因 及其粗糙度的影響、或受銲域古 表面狀怨 .#130 ^ S ^ «EMs\ ^ ° ^ ^ 置的效果。 故將具有完全密封住MEMS裝 當使用共熔合金材料構成銲球時， 熱溫度，進而可免於因為古、w 、 降低所需的加 破壞…，較ΐ:以^::廳裝置㈣電路造成 的溫度達50 t：的材料，例* a ；； 1 f ‘點焉於後續製程所需 製程，藉以防止接合狀態在；續J 等等 續製程方能製成的晶片封裝體之匕:已 如上所述，本發明之晶圓人 板之表面狀態影響的封襄方、、#方法為一種免於受到基 方法。又，即使存在有數微米至
第18頁 五 發明說明 (12) 數十微米高度差，但仍不會影響封裝結果。 此外，本發明不僅適用於最終之_c〇B產品的倒裝曰 接a過程、更適用於上述之MEMS裝置的晶圓級封裝 :’較佳地，纟用上述足以覆蓋晶片裝置及配線板或配绐 板及晶片裝置之上基板與下基板而藉由本發明之方法綠 倒裝晶片接合，並在配線板及晶片裝置上形成渠溝座成 UBM，俾能使銲球完全插入其中並達成接合效果。、 圖6顯示習知利用貫通孔丨3而使微機電系統封裝 外界的裝置呈電性連接的剖面圖。如圖6所示，由於+ 孔13存在有數微米的底蝕部13a，故導致下基板1〇的二 14與外部端子的電路15無法經由貫通孔13而電連。 相較之下，如圖8、圖10B及圖i〇c所示，本發明之 機電糸統封裝體係藉由將銲球5 〇 〇插入到貫通孔1 2 〇之中 對銲球5 0 0進行迴焊、及接合於側面等步驟而形成。因 此，將免於產生底蝕部而防止分離的問題，並可解争 電連接之用的貫通孔之困難。 同時，當在貫通孔120之中填滿形成導電線路時，可 利用附著性材料所構成的UBM40 0b當作無電極電鍍所需的 晶種。如此一來，在接合之後，可利用無電極電鍍而^吏晶 種40 0b與銲球5 0 0長出電鍍膜60 0，藉以如圖1〇D所示般地曰曰 填滿貫通孔1 2 0。 因此，相對於習知上下式的接合方法，在本發明之倒 裝晶片半導體裝置的接合方法中，係利用貫通孔、渠溝、 及U B Μ等結構及銲球的相接與接合技術而使上、下基板的 1234832 五、發明說明（13) 接合具有左右 由使渠溝深度 下基板之粗輔1 由於本發 溫環境中進行 可對I C電路具 合方法可利用 故非常適用於 在本發明 免於產生對基 熔焊密封及真 最後，本 的製程之中， 制表面狀態之 以上所述 例，而並非將 發明所做的任 式的側向接 大於銲球高 度與電鍍形 明之接合方 ，故本發明 有最低程度 貫通孔達成 晶圓級微機 之接合方法 板有負面影 空密封。 發明之接合 如晶圓級封 粗糙度者。 者，僅為了 本發明狹義 何變更，皆 合。因 度而確 成之銲 法並不 在低溫 的不良 電性互 電系統 中，由 響的揮 此，本發明 保接合效果 球厚度一致 像習知接合 環境中進行 影響。此外 連而大幅縮 封裝體之中 於使用電鍍 發溶劑氣體 之接合 不會受 性的影 方法必 之接合 ，本發 小晶片 〇 形成之 ，故亦 方法特別適用於與MEMS裝 裝製程及真空密封製程專 用於方便說明本發明之較 地限制於該較佳實施例。 屬本發明申請專利之範圍 方法藉 到上、 響。 須在南 方法將 明之接 尺寸， 鲜球而 可進行 置有關 難以控 佳實施 凡依本
1234832 圖式簡單說明 五、【圖式簡单說明 圖1顯示習知陽極接合技術的剖面圖。 圖2顯示習知石夕基板直接接合技術的剖面圖。 圖3顯示習知共熔合金接合技術的剖面圖7 圖4為共炼合金之相變圖。 圖5顯示習知黏接劑接合技術的剖面圖。 圖6顯不習知利用貫通孔達成電性互連之微機電系統 封裝體之問題。
圖7顯不習知利用上下式接合特性而達成微機電系統 封裝體之中的所需接合之剖面圖。 圖8顯示本發明利用左右式側向接合特性而達成微機 電系統封裝體之中的所需接合之剖面圖。 圖9A及圖9B顯示依據本發明之銲球在受熱而迴焊成形 時的變化情況。 ^ 圖10A至圖l〇c顯示本發明之微機電系統封装體之中的 接合步驟。
圖1 0 D顯不經過無電極電鍍步驟之後的剖面圖，其中 無電極電鐘係用以使經過圖丨〇 A至圖丨〇 c等步驟的微機電系 統封裝體與外界達成電連接。 件符號說明： 10、 10，、100、200 基板 11、 11 共溶合金材料 12 黏接劑
第21頁 1234832 圖式簡單說明 1 3、1 2 0 貫通孔 1 3 a 底餘部 130 渠溝 14、30、40 電極 140 凹部 15 電路 300 MEMS 裝置 400、400a、400b 銲球下層金屬層（UBM) 500 銲球 6 0 0 電鍍膜
第22頁

Claims (1)

1234832 六、申請專利範圍 1 · 一種倒裝晶片半導體裝置之侧向焊接方法，包含以下步 驟： (a) 一形成銲球下層金屬層（UBM)步驟，在具有一 半導體裝置形成在其上的一下基板之一接合邊界之上形成 一UBM ; (b) 一電鍍步驟，在該下基板的UBM之上電鍍形成銲 球； (c) 一形成渠溝步驟，在與該下基板接觸之一上基 板的表面相對於該下基板之銲球所在位置的位置上形成一 渠溝’並在該渠溝之中形成一第二UBM ; (d ) —結合步驟，使該銲球插入到該渠溝之中，藉 以使瀛上基板與該下基板結合在一起；及 (e) —加熱步驟，使該上基板與該下基板達到一高 於該辉球之熔點的溫度，俾能使該銲球熔解流到該渠溝之 側面而使該上基板與該下基板接合在一起。 2 ·如申請專利範圍第1項的倒裝晶片半導體裝置之側向焊 接方法，其中在（c)形成渠溝步驟中，僅在該渠溝之内 側壁形成該第二UBM。 3 ·如申請專利範圍第1項的倒裝晶片半導體裝置之側向焊 接方法’其中該銲球由一共熔合金材料所組成，而該共熔 合金材料之炼點必須面於（e )加熱步驟之中使該上基板 與該下基板接合在一起之後才進行之後續製程所需之製程
第23頁 1234832 六、申請專利範圍 溫度且超過一預定溫度值、經由（b )電鍍步驟所電鍍形 成之該銲球必須具有極大的寬高比例、及在（e )加熱步 驟之中，使達到一高於用以接合之共熔合金材料的熔點之 溫度，俾使該銲球熔解流到該渠溝之侧面。 4. 如申請專利範圍第1項的倒裝晶片半導體裝置之側向焊 接方法，其中使該接合邊界及其相對之渠溝係圍繞著形成 在該下基板之上的半導體裝置，俾能在經由（e)加熱步 驟之中使該上基板與該下基板接合在一起之後、亦隨之完 全密封該半導體裝置。 5. 如申請專利範圍第1項的倒裝晶片半導體裝置之侧向焊 接方法，更包含以下步驟： 一形成貫通孔步驟，形成一貫通過該上基板之貫通 孔，藉以達成外界至該半導體裝置的電連接。 6. 如申請專利範圍第5項的倒裝晶片半導體裝置之側向焊 接方法，更包含以下步驟： 一形成第三UBM步驟，在該貫通孔之内表面形成一第 :三UBM ;及 一形成銲球步驟，在該下基板相對於該上基板之貫通 孔所在位置的位置上形成一銲球。 7.如申請專利範圍第6項的倒裝晶片半導體裝置之側向焊
第24頁 1234832 六、申請專利範圍 接方法’其中在（e )加熱步驟之中使該上基板與該下基 板接合在一起時，尚包括在該上基板·與該下基板互相接合 的期間’使該銲球插入到該貫通孔之中及使該銲球熔解而 流到該貫通孔之侧面。 8·如申請專利範圍第6項的倒裝晶片半導體裝置之側向焊 接方法’更包含一無電極電鍍步驟，係使用該貫通孔之中 的第三UBM當作該無電極電鍍的晶種，俾能填滿該貫通 孔。 、 9· 一種微機電系統（MEMS )封裝體，包含： 一下基板，具有一MEMS裝置形成在其上；及 梦署一士 ί板，與該下基板接合在-起，俾能覆蓋該MEMS 裝置’其中該上基板具有： -渠溝’係沿著一接合邊界而形成在該上基板盘 -下基板接觸之一接觸面之中，且該渠溝具有一 中的第一UBM ;及 /成在/、 一凹部，係形成在該接觸面之中，俾能使哕下其 板之上的MEMS裝置容納在該凹部之中；及 從通下暴 其中該下基板具有： — 觸 面，且沿著該接合邊界而形成在。土板接觸 在位置的位置上；及 在4目#&該上基板 之渠溝所在位置的位置上；及 -銲球，形成在該第二丽之上、且於受熱炼解
1234832 六、申請專利範圍 於該渠溝之中時，將達成接合效果。 1 0 ·如申請專利範圍第9項的微機電系統封裝體，其中該上 基板尚包括一貫通孔，其貫通過其中，藉以達成外界至該 MEMS裝置的電連接。
1 1 ·如申請專利範圍第丨〇項的微機電系統封裝體，其中該 下基板尚包括一第三UBM，其形成在相對於該貫通孔所在 位置的位置上、及一銲球，其形成在該第三UBM之上。 1 2 ·如申請專利範圍第1丨項的微機電系統封裝體，其中一 第四UBM係形成在該貫通孔的内表面，且當形成在第三ϋβΜ 之上的銲球受熱熔解時，將流到該貫通孔的側面進而達到 接合效果。 13. —種微機電系統（MEMS)封裝體的形成方法，其中該 MEMS裝置封裝體係具有一供MEMS裝置形成在其上的下基
板、及一與a亥下基板接合在一起而覆蓋住該mems裝置的上 基板，該方法包含以下步驟： (a) —形成貫通孔步驟，形成一貫通過該上基板之 貫通孔’並沿著一接合邊界而在該上基板與該下基板接觸 之一接觸面之中形成一渠溝； (b ) —形成第一 UBM步驟，分別在該貫通孔與該渠溝 之上形成一第一UBM ;
第26頁 1234832 六、申請專利範圍 貫通^1)談—泪形番成第二_步驟，在該下基板之各相對於該 ”以木溝所在位置的局部形成一第二UBM ; 預定厚d度的—銲電球鍍步驟，在該第二麵之上電鐘形成一具有 該泪j e ^插入步驟，使該銲球分別插入到該貫通孔與 /木^ ^ ，藉以使該上基板與該下基板結合在一起；及 板，傀处祐一^加e熱步驟，加熱結合在一起的上基板與下基 月b使该銲球熔解而達到接合效果。 法，：：入專利範圍第1 3項的微機電系統封裝體的形成方 成’更包含以下步驟： 人 接；及相互連接步驟，透過該貫通孔而使麗$裝置相互連 當作：=種係:貫通孔之中的第二_ 幻日日種，俾能填滿該貫通孔。 1 5.如申請專利範圍第J 3 法，其中使該渠溝具有―深的/機直電/統封裝體的形成方 ⑷插入步驟而完全播:到度該^足之以中供該鲜球經由 法如二Γ在專：^二1第3項的微機電系統封裝體的形成方 形么成渠V:步= 時，使該銲球熔解而分別冷此()加熱步驟 J μ到該貫通孔與該渠溝兩者的側 1234832
六、申請專利範圍 面。 17·如申請專利範圍第丨3項的微機電系統封裝體的形成方 法’其中使形成在該下基板之各局部的第二UBM之寬度大 於該貫通孔與該渠溝兩者的開口寬度。 1 8.如申請專利範圍第丨3項的微機電系統封裝體的形成方 法’其中該銲球由一共熔合金材料所組成，該共熔合金材 料之溶點必須高於（f)加熱步驟之中該上基板與該下基 板接合在一起之後才進行之後續製程所需之製程溫度。 1 9·如申請專利範圍第丨8項的微機電系統封裝體的形成方 法’其中在（d )電鍍步驟之中所形成的銲球必須具有極 大的寬面比例。 2 0 ·如申請專利範圍第丨8項的微機電系統封裝體的形成方 法’其中使該上基板與該下基板接合在一起的加熱溫度必 須高於該銲球的共熔合金溫度。
第28頁
TW092132059A 2002-11-14 2003-11-14 Side-bonding method of flip-chip semiconductor device, MEMS device package and package method using the same TWI234832B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070876A KR100447851B1 (ko) 2002-11-14 2002-11-14 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법

Publications (2)

Publication Number Publication Date
TW200425360A TW200425360A (en) 2004-11-16
TWI234832B true TWI234832B (en) 2005-06-21

Family

ID=36597954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132059A TWI234832B (en) 2002-11-14 2003-11-14 Side-bonding method of flip-chip semiconductor device, MEMS device package and package method using the same

Country Status (8)

Country Link
US (1) US6884650B2 (zh)
EP (1) EP1431242B1 (zh)
JP (1) JP4012874B2 (zh)
KR (1) KR100447851B1 (zh)
CN (1) CN1260796C (zh)
AT (1) ATE497480T1 (zh)
DE (1) DE60335936D1 (zh)
TW (1) TWI234832B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7086134B2 (en) * 2000-08-07 2006-08-08 Shipley Company, L.L.C. Alignment apparatus and method for aligning stacked devices
JP4375186B2 (ja) * 2004-09-30 2009-12-02 株式会社日立製作所 陽極接合構造を用いた電子装置
US7300812B2 (en) * 2004-10-29 2007-11-27 Hewlett-Packard Development Coompany, L.P. Micro electrical mechanical system
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
TWI449134B (zh) * 2004-12-10 2014-08-11 Nxp Bv 積體封裝
KR100636823B1 (ko) * 2004-12-27 2006-10-23 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US7615406B2 (en) * 2005-01-28 2009-11-10 Panasonic Corporation Electronic device package manufacturing method and electronic device package
DE102005006280B4 (de) * 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
KR100620810B1 (ko) * 2005-03-07 2006-09-07 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
WO2007061448A2 (en) * 2005-05-18 2007-05-31 President And Fellows Of Harvard College Fabrication of conductive pathways, microcircuits and microstructures in microfluidic networks
KR100643769B1 (ko) * 2005-07-15 2006-11-10 삼성전자주식회사 Ｓｏｉ 웨이퍼를 사용한 캡 웨이퍼 제조방법, 제조된 캡웨이퍼를 사용한 반도체 칩 제조방법 및 제조된 반도체 칩
KR100692520B1 (ko) * 2005-10-19 2007-03-09 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법
KR100653089B1 (ko) * 2005-10-31 2006-12-04 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
JP4467506B2 (ja) 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP4873980B2 (ja) * 2006-04-04 2012-02-08 パナソニック株式会社 気密パッケージ
WO2008023465A1 (en) * 2006-08-25 2008-02-28 Kyocera Corporation Microelectronic machine mechanism device, and its manufacturing method
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP2008062319A (ja) * 2006-09-05 2008-03-21 Sony Corp 機能素子、半導体デバイスおよび電子機器
US20080099537A1 (en) * 2006-10-31 2008-05-01 Raytheon Company Method for sealing vias in a substrate
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008218811A (ja) * 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ
KR101278526B1 (ko) * 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
CN101362586B (zh) * 2008-09-16 2011-11-09 北京大学 一种mems密封封装方法
DE102008042347B4 (de) * 2008-09-25 2016-11-10 Robert Bosch Gmbh Mikromechanischer Sensor und Verfahren zu seiner Herstellung
US8257985B2 (en) 2008-09-25 2012-09-04 Texas Instruments Incorporated MEMS device and fabrication method
JP4793496B2 (ja) * 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP5392296B2 (ja) * 2009-04-06 2014-01-22 株式会社デンソー 半導体装置およびその製造方法
EP2259018B1 (en) * 2009-05-29 2017-06-28 Infineon Technologies AG Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system
US10040681B2 (en) * 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
JP5568786B2 (ja) 2009-12-24 2014-08-13 新光電気工業株式会社 半導体パッケージの製造方法及び半導体パッケージ
WO2012107094A1 (en) * 2011-02-10 2012-08-16 Epcos Ag Mems device comprising an under bump metallization
JP2013051512A (ja) * 2011-08-30 2013-03-14 Nippon Dempa Kogyo Co Ltd 水晶振動子
US9409763B2 (en) * 2012-04-04 2016-08-09 Infineon Technologies Ag MEMS device and method of making a MEMS device
CN102627253B (zh) * 2012-04-24 2014-08-13 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
DE102012206869B4 (de) * 2012-04-25 2021-05-27 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US9117715B2 (en) 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
NL2009757C2 (en) 2012-11-05 2014-05-08 Micronit Microfluidics Bv Method for forming an electrically conductive via in a substrate.
US9620473B1 (en) * 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US9556015B1 (en) 2015-10-28 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate structure, semiconductor structure and method for fabricating the same
KR20170069806A (ko) 2015-12-11 2017-06-21 현대자동차주식회사 멤스센서의 제조방법
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
CN107195637B (zh) * 2017-05-19 2020-12-01 京东方科技集团股份有限公司 显示面板的制造方法和显示面板
EP3499554A1 (de) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform
KR20220132337A (ko) 2021-03-23 2022-09-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN114163145B (zh) * 2021-11-01 2023-12-01 中国科学院上海光学精密机械研究所 带金属电极的石英基底的封接方法及其专用夹具

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
JP3265889B2 (ja) * 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
KR100442824B1 (ko) * 1997-05-12 2004-09-18 삼성전자주식회사 마이크로구조물소자및그제조방법
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
RU2134498C1 (ru) * 1998-12-08 1999-08-10 Таран Александр Иванович Контактный узел
KR100450804B1 (ko) * 2000-01-19 2004-10-01 미쓰비시덴키 가부시키가이샤 마이크로디바이스와 그 제조 방법
JP4415443B2 (ja) * 2000-02-07 2010-02-17 ヤマハ株式会社 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
KR20020028020A (ko) * 2000-10-06 2002-04-15 박종섭 칩 사이즈 패키지

Also Published As

Publication number Publication date
KR20040042924A (ko) 2004-05-22
EP1431242B1 (en) 2011-02-02
KR100447851B1 (ko) 2004-09-08
DE60335936D1 (de) 2011-03-17
US6884650B2 (en) 2005-04-26
ATE497480T1 (de) 2011-02-15
US20040106294A1 (en) 2004-06-03
EP1431242A2 (en) 2004-06-23
JP4012874B2 (ja) 2007-11-21
TW200425360A (en) 2004-11-16
CN1260796C (zh) 2006-06-21
JP2004160654A (ja) 2004-06-10
CN1507023A (zh) 2004-06-23
EP1431242A3 (en) 2005-10-12

Similar Documents

Publication Publication Date Title
TWI234832B (en) Side-bonding method of flip-chip semiconductor device, MEMS device package and package method using the same
CN100440467C (zh) 半导体芯片及其制造方法、和半导体装置
TW523898B (en) Semiconductor device and method of manufacturing the same
JP4383882B2 (ja) 素子の気密カプセル化方法
US7498259B2 (en) Through electrode and method for forming the same
US7851925B2 (en) Wafer level packaged MEMS integrated circuit
US7626258B2 (en) Cap wafer, semiconductor chip having the same, and fabrication method thereof
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
TWI683781B (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
TW200839964A (en) Functional device package
US20060022325A1 (en) Cap wafer, semiconductor package, and fabricating method thereof
JP2004228135A (ja) 微細孔への金属埋め込み方法
CN107154387A (zh) 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
WO2005076352A1 (ja) 半導体装置および半導体装置の製造方法
TW201104802A (en) Structure and fabrication method of a sensing device
JP5248179B2 (ja) 電子装置の製造方法
JP2010509087A (ja) 局所化した結合のための方法および装置
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
KR20090037819A (ko) 웨이퍼 또는 회로 보드 및 웨이퍼 또는 회로 보드의 접합 구조
CN104112729A (zh) 用于制造具有玻璃衬底的半导体器件的方法
CN209896051U (zh) 一种集成电路与微机电系统的直接键合装置
CN112635335B (zh) 芯片封装方法及芯片封装结构
KR100941446B1 (ko) 복층 범프 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent