TWI683781B - 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合 - Google Patents

使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合 Download PDF

Info

Publication number
TWI683781B
TWI683781B TW105125134A TW105125134A TWI683781B TW I683781 B TWI683781 B TW I683781B TW 105125134 A TW105125134 A TW 105125134A TW 105125134 A TW105125134 A TW 105125134A TW I683781 B TWI683781 B TW I683781B
Authority
TW
Taiwan
Prior art keywords
mems
layer
item
metal layer
patent application
Prior art date
Application number
TW105125134A
Other languages
English (en)
Other versions
TW201718390A (zh
Inventor
俊 依爾 席
彼得 森密斯
究胡 辛
Original Assignee
美商應美盛股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應美盛股份有限公司 filed Critical 美商應美盛股份有限公司
Publication of TW201718390A publication Critical patent/TW201718390A/zh
Application granted granted Critical
Publication of TWI683781B publication Critical patent/TWI683781B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Abstract

本發明公開一種用於形成MEMS裝置的方法和系統。在第一方面中，所述方法包括在基底基板的頂部金屬層的至少一部分上方提供導電材料，圖案化所述導電材料和所述頂部金屬層的所述至少一部分，以及通過金屬矽化物形成，接合所述導電材料與MEMS基板的裝置層。在第二方面中，所述MEMS裝置包括MEMS基板，其中所述MEMS基板包含處理層、裝置層，以及位於兩者之間的絕緣層。所述MEMS裝置進一步包括基底基板，其中所述基底基板包含頂部金屬層和位於所述頂部金屬層的至少一部分上方的導電材料，其中通過金屬矽化物形成，所述導電材料與所述裝置層接合。

Description

使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
本發明涉及微機電系統(microelectromechanical systems；MEMS)裝置，且更明確地說，涉及使用金屬矽化物形成的互補式金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)-MEMS整合。
使用各種接合技術生產微機電系統(microelectromechanical systems；MEMS)裝置。常規的接合發生在高溫和高下壓力下，所述高溫和高下壓力引起對MEMS裝置的熱-機械應力，由此使MEMS裝置呈現參數偏移，或在最差的情況中呈現非功能性。因此，強烈需要克服前述問題的解決方案。本發明解決所述需要。
公開一種用於形成MEMS裝置的方法和系統。在第一方面中，方法包括在基底基板的頂部金屬層的至少一部分上方提供導電材料，圖案化導電材料和頂部金屬層的至少一部分，以及通過金屬矽化物形成，接合導電材料與MEMS基板的裝置層。
在第二方面中，MEMS裝置包括MEMS基板，其中MEMS基板包含處理層、裝置層，以及位於兩者之間的絕緣層。MEMS裝置進一步包括基底基板，其中所述基底基板包含頂部金屬層和位於所述頂部金屬 層的至少一部分上方的導電材料，其中通過金屬矽化物形成，所述導電材料與所述裝置層接合。
100‧‧‧CMOS-MEMS整合裝置
102‧‧‧融合接合氧化物層
104‧‧‧MEMS處理晶圓
106‧‧‧MEMS裝置
108‧‧‧Ge墊層
110‧‧‧頂部金屬層
112‧‧‧致動器溝槽
114‧‧‧MEMS接合錨(支座)
116‧‧‧上部空腔
130‧‧‧MEMS基板
140‧‧‧CMOS基板
150‧‧‧CMOS-MEMS整合裝置
160‧‧‧接合區域
200‧‧‧CMOS-MEMS整合裝置
202‧‧‧融合接合氧化物層
204‧‧‧MEMS處理晶片
206‧‧‧MEMS裝置
210‧‧‧頂部金屬層
212‧‧‧致動器溝槽
214‧‧‧MEMS接合錨(支座)
216‧‧‧上部空腔
218‧‧‧導電金屬層
230‧‧‧MEMS基板
240‧‧‧CMOS基板
300‧‧‧CMOS-MEMS整合裝置
310‧‧‧頂部金屬層
314‧‧‧MEMS接合錨(支座)
318‧‧‧導電金屬層
370‧‧‧區域
400‧‧‧CMOS-MEMS整合裝置
480‧‧‧層
482‧‧‧通孔
484‧‧‧內埋式CMOS金屬層
附圖說明本發明的若干實施例，並且與描述一起解釋本發明的原理。所屬領域的一般技術人員容易認識到，圖式中所說明的實施例僅僅是示例性的，且並不意圖限制本發明的範圍。
圖1A示出了根據實施例的在Al-Ge共晶接合之前的CMOS-MEMS整合裝置。
圖1B示出了根據實施例的在Al-Ge共晶接合之後的CMOS-MEMS整合裝置。
圖2示出了根據第一實施例的使用較低溫度接合工藝的CMOS-MEMS整合裝置。
圖3示出了根據第二實施例的使用較低溫度接合工藝的CMOS-MEMS整合裝置。
圖4示出了根據第三實施例的使用較低溫度接合工藝的CMOS-MEMS整合裝置。
本發明涉及微機電系統(microelectromechanical systems；MEMS)裝置，且更明確地說，涉及使用金屬矽化物形成的互補式金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)-MEMS整合。呈現以下描述以使所屬領域的一般技術人員能夠製造並使用本發明，並且在專利申請案和其要求的情況中提供。對於所屬領域的技術人員來說，對 優選實施例的各種修改以及本文所述的一般原理和特徵將是顯而易見的。因此，本發明並非意圖限於所示的實施例，而應符合與本文所述的原理和特徵相一致的最廣泛範圍。
微機電系統(micro-electro-mechanical systems；MEMS)指代使用半導體類工藝製造並展現例如移動或變形能力的機械特性的一類裝置。MEMS常常但並不總是與電信號交互。MEMS裝置可指代實施為微機電系統的半導體裝置。MEMS裝置包含機械元件，並任選地包含用於感測的電子裝置。MEMS裝置包含但不限於陀螺儀、加速度計、磁力計和壓力感測器。
在MEMS裝置中，埠是穿過基板的開口，以暴露MEMS結構到周圍環境中。晶片包含通常由半導體材料形成的至少一個基板。單晶片可由多個基板形成，其中所述基板經機械接合以維持功能性。多晶片包含至少兩個基板，其中所述至少兩個基板電連接，但不需要機械接合。
通常，多晶片通過切割晶圓形成。MEMS晶圓是含有MEMS結構的矽晶圓。MEMS結構可指代可以是更大的MEMS裝置的一部分的任何特徵。包括可移動的元件的一個或多個MEMS特徵是MEMS結構。MEMS特徵可指代通過MEMS製造工藝形成的元件，例如緩衝塊(bump stop)、阻尼孔、通孔、埠、板、品質塊(proof mass)、支座、彈簧以及密封環。
MEMS處理層提供用於MEMS裝置層的機械支撐。在一些實施例中，處理層充當MEMS結構的罩蓋。接合可指代附著方法，且MEMS基板和積體電路(integrated circuit；IC)基板可使用共晶接合(例如，AlGe、CuSn、AuSi)、融合接合、壓縮、熱壓、黏附劑接合(例如，膠、焊接、陽 極接合、玻璃粉)來接合。IC基板可指代具有電路(通常為CMOS電路)的矽基板。封裝在晶片上的接合墊之間提供電連接到金屬引線，所述金屬引線可焊接到印刷電路板(printed board circuit；PCB)上。封裝通常包括基板和蓋罩。
互補式金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)-MEMS整合裝置包含CMOS-MEMS後端工藝，其可需要在組成CMOS-MEMS整合裝置的CMOS或MEMS晶圓/基板的接地表面上光微影和圖案化。CMOS-MEMS後端工藝涵蓋將CMOS和MEMS晶圓接合到彼此之後的全部其餘步驟。
按照慣例在CMOS基板和MEMS基板之間將鍺(Ge)接合到鋁(Al)上(以制定MEMS裝置)產生穩固的電氣和機械接觸。然而，共晶反應發生在420攝氏度以上，所述共晶反應需要高下壓力(超過30kN)以打破原生氧化物，並促進Al和Ge之間的互混。因此，鋁-鍺(Al-Ge)共晶接合工藝需要高溫和高下壓力。
通常，Al-Ge共晶接合工藝需要高於420攝氏度的高溫和大於或等於30千牛頓(kN)的高下壓力，所述高溫和高下壓力引起對MEMS裝置的熱和物理應力。確切地說，在Al-Ge共晶接合期間施加在晶圓上的高溫和高下壓力產生對MEMS裝置的熱-機械應力，其引起高晶圓弓曲傳播(>100微米μm)。此外，在導致空腔壓力提升的Al-Ge共晶反應之後，高接合溫度促進空腔內的除氣。
相對地，在相對較低溫度(低於400攝氏度)下的低溫CMOS-MEMS接合工藝可減小對MEMS裝置的熱-機械應力，並減少空腔內 的除氣，以更好地控制空腔壓力。根據本發明的方法和系統提供使用金屬矽化物形成的MEMS裝置的較低溫度接合工藝，以減少由高溫接合導致的前述問題和對MEMS裝置的損害。
在一個實施例中，通過依賴於金屬矽化物形成，接合發生在較低溫度(例如，處於或低於400攝氏度)和較低的下壓力(例如，處於或低於20kN)中，由此減小晶圓弓曲和降低應力。此外，使用金屬矽化物形成降低在MEMS裝置的空腔內滯留的除氣量，其產生較低的空腔壓力，當與Al-Ge接合工藝壓力相比時(因此，在處理期間，由於密封完成後就在高溫下進行除氣，所以共晶接合之後的空腔壓力高於Al-Ge接合壓力)，所述較低的空腔壓力更接近原先由較低溫度接合工藝引起的壓力(因此，空腔壓力相對更接近於在處理期間的實際接合壓力)。
儘管在Al-Ge共晶接合之後，利用需要較大的間隙距離以避免對MEMS裝置的影響的Al擠壓工藝是常見的，但依賴於金屬矽化物形成是基於剛性導電(金屬)表面的無擠壓工藝。因此，感測電極距離的MEMS矽酮(silicone，Si)的感測區域在整個這個整合工藝中保持一致。
為更詳細地描述本發明的特徵，現結合附圖參考以下描述。
圖1A示出了根據實施例的在Al-Ge共晶接合之前的CMOS-MEMS整合裝置100。CMOS-MEMS整合裝置100包含MEMS基板130和CMOS基板140。CMOS基板140包含在CMOS基板140的頂表面上暴露的頂部金屬層110的多個開放的接合墊。在一個實施例中，頂部金屬層110包括鋁(Al)。在另一實施例中，頂部金屬層110包括鋁/銅合金、鎢、鈦、氮化鈦以及鋁中的任一個。
MEMS基板130在MEMS處理晶圓104的頂面和底面上包含融合接合氧化物層102，所述MEMS基板130包含上部空腔(upper cavity；UCAV)116、耦合到MEMS處理晶圓104的MEMS裝置106(由矽Si製成)，以及耦合到MEMS裝置106的Ge墊層108。MEMS基板130還包含在MEMS裝置106內圖案化的至少一個致動器溝槽112和至少一個MEMS接合錨(支座)114。在一個實施例中，使用深反應離子蝕刻(deep reactive-ion etching；DRIE)圖案化至少一個致動器溝槽112。
圖1B示出了根據實施例的在Al-Ge共晶接合之後的CMOS-MEMS整合裝置150。CMOS-MEMS整合裝置150包含與CMOS-MEMS整合裝置100相同的元件102至116、130和140。接合發生在整個接合區域160，所述接合區域160通過Ge墊層108，將MEMS基板130的至少一個MEMS接合錨(支座)114耦合/接合到CMOS基板140的頂部金屬層110的接合墊。
圖2示出了根據第一實施例的使用較低溫度接合工藝的CMOS-MEMS整合裝置200。CMOS-MEMS整合裝置200包含MEMS基板230和CMOS基板240。CMOS基板240包含多個開放的接合墊，所述接合墊包括在CMOS基板240的頂表面上暴露的頂部金屬層210。在一個實施例中，頂部金屬層210包括鋁(Al)。在另一實施例中，頂部金屬層210包括鋁/銅合金、鎢、鈦、氮化鈦以及鋁中的任一個。
此外，不同於CMOS-MEMS整合裝置100和150，CMOS-MEMS整合裝置200包含沉積在頂部金屬層210的頂部上的導電金屬層218。頂部金屬層210和導電金屬層218的組合經圖案化以形成新的頂部 金屬層。在一個實施例中，所沉積的導電金屬層218的厚度在10和500奈米(nm)之間。在一個實施例中，導電金屬層218由鈦(Ti)、鎳(Ni)、鈷(Co)和其任何組合中的任一個製成。新的頂部金屬層充當耦合到MEMS基板230的接合墊。在此實施例中，新的頂部金屬層也充當電極層。
如在圖1A中，圖2的MEMS基板230在MEMS處理晶圓204的頂面和底面上包含融合接合氧化物層202，所述MEMS基板230包含上部空腔(upper cavity；UCAV)216、耦合到MEMS處理晶圓204的MEMS裝置206(由矽Si製成)。然而，MEMS基板230不包含耦合到MEMS裝置206的Ge墊層。MEMS基板230還包含在MEMS裝置206內圖案化的至少一個致動器溝槽212和至少一個MEMS接合錨(支座)214。
在一個實施例中，使用深反應離子蝕刻(deep reactive-ion etching；DRIE)圖案化至少一個致動器溝槽212。至少一個MEMS接合錨(支座)214通過導電金屬層218耦合到新的頂部金屬層。至少一個MEMS接合錨(支座)214接合到導電金屬層218的接合墊上使用金屬矽化物形成，其依賴於低下壓力(
Figure 105125134-A0202-12-0007-6
20kN)和較低溫度(
Figure 105125134-A0202-12-0007-7
400C)。
圖3示出了根據第二實施例的使用較低溫度接合工藝的CMOS-MEMS整合裝置300。CMOS-MEMS整合裝置300包含與圖2的CMOS-MEMS整合裝置200相同的元件202到216、230和240。然而，在圖3中，導電金屬層318存在於區域上方，在所述區域中，與至少一個MEMS接合錨(支座)314的接合使用遮蔽工藝發生。因此，在區域370上方不存在導電金屬層318。確切地說，導電金屬層318僅在形成於頂部金屬層310上的共晶接合墊上選擇性地圖案化，由此使電極、遮罩以及線接合墊(組 成區域370)打開，這會暴露頂部金屬層310。
圖4示出了根據第三實施例的使用較低溫度接合工藝的CMOS-MEMS整合裝置400。CMOS-MEMS整合裝置400包含相同的圖2的MEMS基板230的組件202、204、206、212、214和216。然而，在圖4中，CMOS基板包含層480，而不是圖2的新的頂部金屬層，所述層480形成為頂部金屬層210和導電金屬層218之間的組合。層480耦合到至少一個通孔482，所述至少一個通孔482互連到內埋式CMOS金屬層484。在一個實施例中，使用銅(Cu)和鎢(W)金屬中的任一個，層480充當至少一個電極和至少一個接合墊。
如在圖2中，利用金屬矽化物形成的圖4的較低溫度接合工藝實現了將常規的接合工藝利用的Al擠壓工藝去除。沒有Al擠壓，MEMS Si到M頂部感測電極的空隙僅僅是支座的高度。因此，由於去除了Al擠壓，所以接合錨和其它可移動的塊之間需要更小的間隙距離。
在一個實施例中，公開一種用於形成MEMS裝置的方法。MEMS裝置包含MEMS基板和基底基板，其中所述基底基板包括CMOS基板，所述CMOS基板包含頂部金屬層，且所述MEMS基板包含處理層、裝置層，以及位於兩者之間的絕緣層。在一個實施例中，絕緣層較薄(厚度為數奈米)，而在另一實施例中，絕緣層較厚(厚度超過500nm或以微米計)。
方法包括在頂部金屬層的至少一部分上方提供導電材料，圖案化導電材料和頂部金屬層的至少一部分，以及通過金屬矽化物形成，接合導電材料與裝置層。在一個實施例中，方法進一步包括在接合步驟之前 在裝置層中提供致動器，並同樣使用DRIE提供致動器。
在一個實施例中，提供步驟包括僅在形成於頂部金屬層上的一個或多個接合墊上提供導電材料，接合步驟包括通過金屬矽化物形成，將頂部金屬層的一個或多個接合墊接合到裝置層。在此實施例中，接合步驟利用低溫接合，其包括在400攝氏度或低於400攝氏度下的接合。在另一實施例中，低溫接合發生在420℃或低於420℃的溫度下。接合步驟提供電連接和氣密密封兩者。
在一個實施例中，導電材料包括鈦、鈷和鎳中的任一個，並使用沉積極薄層(~5到500nm)的沉積工藝提供。在一個實施例中，頂部金屬層包括鋁/銅、鎢、鈦、氮化鈦和鋁中的任一個。
在一個實施例中，公開一種MEMS裝置，其包括MEMS基板，其中MEMS基板包含處理層、裝置層，以及位於兩者之間的絕緣層，和基底基板，其中基底基板包含頂部金屬層和位於頂部金屬層的至少一部分上方的導電材料，其中導電材料與裝置層接合。導電材料和裝置層之間的接合包含金屬矽化物形成。在一個實施例中，導電材料和頂部金屬層的至少一部分兩個都進行圖案化。
在一個實施例中，導電層僅在形成於頂部金屬層上的一個或多個接合墊上提供。通過金屬矽化物形成，將頂部金屬層的一個或多個接合墊接合到裝置層以提供電連接和氣密密封。確切地說，接合提供裝置層和頂部金屬層之間的電連接。接合也提供氣密密封。
如上描述，根據本發明的方法和系統提供通過較低溫度接合工藝，將CMOS基板和MEMS基板接合在一起，所述工藝利用金屬矽化物 形成以產生包含MEMS裝置的CMOS-MEMS整合裝置。較低溫度接合工藝緩解發生在MEMS裝置上的潛在的損害，而沒有使用需要高溫且可能損害MEMS裝置的Al-Ge共晶接合工藝。
儘管已經根據所展示的實施例描述了本發明，但所屬領域的一般技術人員將容易認識到，可以存在對這些實施例的變化，並且那些變化將在本發明的精神和範圍內。因此，在不脫離所附申請專利範圍的精神和範疇的情況下，所屬領域的一般技術人員可以作出許多修改。
200‧‧‧CMOS-MEMS整合裝置
202‧‧‧融合接合氧化物層
204‧‧‧MEMS處理晶片
206‧‧‧MEMS裝置
210‧‧‧頂部金屬層
212‧‧‧致動器溝槽
214‧‧‧MEMS接合錨(支座)
216‧‧‧上部空腔
218‧‧‧導電金屬層
230‧‧‧MEMS基板
240‧‧‧CMOS基板

Claims (19)

  1. 一種用於形成MEMS裝置的方法，其中所述MEMS裝置包含MEMS基板和基底基板，其中所述基底基板包含頂部金屬層，且所述MEMS基板包含處理層、裝置層，以及位於兩者之間的絕緣層，所述方法包括：在所述頂部金屬層的至少一部分上方提供導電材料；圖案化所述導電材料和所述頂部金屬層的所述至少一部分；以及通過金屬矽化物形成，接合所述導電材料與所述裝置層，其中所述金屬矽化物形成是非晶的。
  2. 根據申請專利範圍第1項所述的方法，其進一步包括：在所述接合步驟之前，在所述裝置層中提供致動器。
  3. 根據申請專利範圍第1項所述的方法，其中所述提供步驟包括僅在形成於所述頂部金屬層上的一個或多個接合墊上提供所述導電材料。
  4. 根據申請專利範圍第3項所述的方法，其中所述接合步驟包括通過所述金屬矽化物形成，將所述頂部金屬層的所述一個或多個接合墊接合到所述裝置層。
  5. 根據申請專利範圍第1項所述的方法，其中所述接合步驟利用低溫接合。
  6. 根據申請專利範圍第5項所述的方法，其中所述低溫接合包括在400℃或低於400℃下的接合。
  7. 根據申請專利範圍第1項所述的方法，其中所述接合步驟提供電連接和氣密密封兩者。
  8. 根據申請專利範圍第1項所述的方法，其中所述導電材料包括鈦、 鈷和鎳中的任一個。
  9. 根據申請專利範圍第1項所述的方法，其中所述頂部金屬層包括鋁/銅、鎢、鈦、氮化鈦和鋁中的任一個。
  10. 根據申請專利範圍第1項所述的方法，其中所述基底基板包括CMOS基板。
  11. 一種MEMS裝置，其包括：MEMS基板，其中所述MEMS基板包含處理層、裝置層，以及位於兩者之間的絕緣層；以及基底基板，其中所述基底基板包含頂部金屬層和位於所述頂部金屬層的至少一部分上方的導電材料，其中所述導電材料與所述裝置層接合，其中所述導電材料和所述裝置層之間的所述接合包含金屬矽化物形成並且其中所述金屬矽化物形成是非晶的。
  12. 根據申請專利範圍第11項所述的MEMS裝置，其中所述導電材料和所述頂部金屬層的所述至少一部分進行圖案化。
  13. 根據申請專利範圍第11項所述的MEMS裝置，其進一步包括：在所述裝置層內的致動器。
  14. 根據申請專利範圍第11項所述的MEMS裝置，其中所述導電材料包括鈦、鈷和鎳中的任一個。
  15. 根據申請專利範圍第11項所述的MEMS裝置，其中所述頂部金屬層包括鋁/銅、鎢、鈦、氮化鈦和鋁中的任一個。
  16. 根據申請專利範圍第11項所述的MEMS裝置，其中所述導電材料僅在形成於所述頂部金屬層上的一個或多個接合墊上提供。
  17. 根據申請專利範圍第11項所述的MEMS裝置，其中所述接合提供所述裝置層和所述頂部金屬層之間的電連接。
  18. 根據申請專利範圍第11項所述的MEMS裝置，其中所述接合提供氣密密封。
  19. 根據申請專利範圍第11項所述的MEMS裝置，其中所述基底基板包括CMOS基板。
TW105125134A 2015-08-27 2016-08-08 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合 TWI683781B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/838,237 2015-08-27
US14/838,237 US9809450B2 (en) 2015-08-27 2015-08-27 CMOS-MEMS integration using metal silicide formation

Publications (2)

Publication Number Publication Date
TW201718390A TW201718390A (zh) 2017-06-01
TWI683781B true TWI683781B (zh) 2020-02-01

Family

ID=57003315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125134A TWI683781B (zh) 2015-08-27 2016-08-08 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合

Country Status (4)

Country Link
US (1) US9809450B2 (zh)
EP (1) EP3135632B1 (zh)
CN (1) CN106477516A (zh)
TW (1) TWI683781B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11078075B2 (en) * 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US9884758B2 (en) 2016-01-15 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride outgassing process for MEMS cavity pressure control
US10160639B2 (en) * 2016-06-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure for MEMS Device
US10131541B2 (en) 2016-07-21 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS devices having tethering structures
US10793427B2 (en) 2017-04-04 2020-10-06 Kionix, Inc. Eutectic bonding with AlGe
US10167191B2 (en) 2017-04-04 2019-01-01 Kionix, Inc. Method for manufacturing a micro electro-mechanical system
DE102017122865B3 (de) * 2017-10-02 2019-03-14 Infineon Technologies Ag Verfahren zum Bilden einer metallischen Zwischenverbindung, Verfahren zum Herstellen einer Halbleiteranordnung mit einer metallischen Zwischenverbindung und Halbleitervorrichtungsanordnung mit einer metallischen Zwischenverbindung
US11313877B2 (en) 2018-06-19 2022-04-26 Kionix, Inc. Near-zero power wakeup electro-mechanical system
CN109141559B (zh) * 2018-08-29 2021-05-04 杭州电子科技大学 一种大量程双模热感桥式微流量计

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1219565A1 (en) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Process for manufacturing integrated devices having connections on separate wafers and stacking the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10040681B2 (en) * 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
US8685778B2 (en) * 2010-06-25 2014-04-01 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
US9738512B2 (en) 2012-06-27 2017-08-22 Invensense, Inc. CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture
US8564076B1 (en) * 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices
US9035428B2 (en) * 2013-03-14 2015-05-19 Invensense, Inc. Integrated structure with bidirectional vertical actuation
US9067779B1 (en) * 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1219565A1 (en) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Process for manufacturing integrated devices having connections on separate wafers and stacking the same

Also Published As

Publication number Publication date
US20170057813A1 (en) 2017-03-02
TW201718390A (zh) 2017-06-01
US9809450B2 (en) 2017-11-07
EP3135632A1 (en) 2017-03-01
EP3135632B1 (en) 2019-04-10
CN106477516A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
TWI683781B (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
TWI555161B (zh) 微機電系統結構
TWI486303B (zh) 由至少兩種半導體基材構成的複合物及其製造方法（二）
TWI582906B (zh) 提供ｃｍｏｓ-ｍｅｍｓ結構之方法
US9834435B1 (en) Structure and formation method of semiconductor device structure
US9112001B2 (en) Package systems and manufacturing methods thereof
US20150128703A1 (en) Micromechanical sensor device
US20150232329A1 (en) Method for eutectic bonding of two carrier devices
CN104051385B (zh) 堆叠式半导体结构及其形成方法
US9663349B2 (en) MEMS device with electrodes permeable to outgassing species
JP2003309245A (ja) 電気デバイスおよびその作製方法
US9000578B2 (en) Package systems having an opening in a substrate thereof and manufacturing methods thereof
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
KR100941446B1 (ko) 복층 범프 구조물 및 그 제조 방법
KR20150123106A (ko) 캡 기판, 구조물 및 그 제조 방법