KR20040042924A - 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법 - Google Patents

반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법 Download PDF

Info

Publication number
KR20040042924A
KR20040042924A KR1020020070876A KR20020070876A KR20040042924A KR 20040042924 A KR20040042924 A KR 20040042924A KR 1020020070876 A KR1020020070876 A KR 1020020070876A KR 20020070876 A KR20020070876 A KR 20020070876A KR 20040042924 A KR20040042924 A KR 20040042924A
Authority
KR
South Korea
Prior art keywords
solder
via hole
trench
ubm
lower substrate
Prior art date
Application number
KR1020020070876A
Other languages
English (en)
Other versions
KR100447851B1 (ko
Inventor
이은성
고병천
문창렬
전국진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0070876A priority Critical patent/KR100447851B1/ko
Priority to US10/703,587 priority patent/US6884650B2/en
Priority to DE60335936T priority patent/DE60335936D1/de
Priority to AT03257155T priority patent/ATE497480T1/de
Priority to EP03257155A priority patent/EP1431242B1/en
Priority to JP2003384764A priority patent/JP4012874B2/ja
Priority to TW092132059A priority patent/TWI234832B/zh
Priority to CNB2003101240733A priority patent/CN1260796C/zh
Publication of KR20040042924A publication Critical patent/KR20040042924A/ko
Application granted granted Critical
Publication of KR100447851B1 publication Critical patent/KR100447851B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 플립칩 방식 측면 접합 본딩방법 및 이를 이용한 MEMS 패키지와 패키지 방법이 개시된다. 본 발명에 의하면, 하부기판 상에 접착라인을 따라 UBM을 형성하고, 상기 UBM 상에 솔더 도금을 하며. 상기 하부기판과 접착되는 상부기판의 접착면에는 상기 솔더 도금에 상응하는 위치에 트렌치를 형성하고, 상기 트렌치 형상에 상응하는 UBM을 형성하는 상부기판과 하부기판 제작 공정, 및 상기 솔더를 상기 트렌치에 삽입하여 상기 상부기판과 상기 하부기판을 결합한 후 상기 솔더의 용융 온도 이상으로 가열하여 상기 솔더가 상기 트렌치 내부의 측면으로 웨팅(wetting) 됨에 따라 트렌치 측면에 접합되도록 하는 접합공정을 포함하는 본딩 방법이 제공된다. 따라서, 본 발명에 의하면 MEMS 패키지의 상하 기판을 접합할 때 상하 접합이 아닌 좌우 측면 접합에 의한 본딩력에 의해 접합이 이루어지게 된다. 그리하여, 접합면의 굴곡 특성과 관계없이 견고한 접합이 가능하며, 전기적 충격이 없을 뿐만 아니라 비교적 저온공정에 의한 본딩이 가능하므로 본딩 수율을 극대화 할 수 있다.

Description

반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를 이용한 ＭＥＭＳ 소자 패키지 및 패키지 방법{Wafer level Bonding method of flip-chip manner for semiconductor apparatus in lateral bonded type}
본 발명은 반도체 장치의 본딩 방법 및 MEMS 패키지에 관한 것으로 특히, 플립칩 방식을 이용한 본딩방법에 있어서, 좌우 측면 접합방식에 의한 본딩에 의해 더욱 견고하게 접합할 수 있도록 한 반도체 장치의 플립칩 방식 측면 접합 본딩방법과 그에 의한 MEMS 패키지 및 패키지 방법에 관한 것이다.
전자제품의 소형, 고성능 화는 전자부품을 기판에 접합하는 패키지 기술의 발달을 필연적으로 요구한다. 따라서, MEMS의 성공 열쇠는 패키지에 달려있다. 특히 대량 생산성을 목표로 할 경우 웨이퍼 레벨 패키지의 성공이 가장 중요하다.
MEMS 소자는 크기 면에서 성능 면에서 우수한 성능을 보인다 하더라도 소자의 특성상 최소한의 소자 보호를 위한 패키지가 필수적이다. 접착 본딩 등을 제외한 웨이퍼 레벨 패키지의 경우, 접합할 두 기판이 0.1㎛ 이하로 근접되어야 하는 기본 조건을 갖게 되는데, 이는 소자 개발에 있어서 큰 제한점으로 작용할 수 있다. 또한 특별한 화학 반응을 통해 본딩이 이루어질 경우, 반응을 위해 가해지는 외부인자 즉, 온도, 전압, 재료 등의 특성이 소자 제작에 큰 영향을 주고 있다.
이러한 종래의 MEMS 소자의 패키지를 위한 본딩방법에는 어노딕 본딩(anodic bonding), 실리콘 직접 본딩(silicon direct bonding), 유테틱 본딩(eutecticbonding), 접착 본딩(adhesive bonding) 등의 방법이 있다.
도 1은 이중 어노딕 본딩의 예를 개략적으로 도시한 단면도이다. 도시되는 바와 같이 특수 유리 제품에 실리콘 및 산화가 될 수 있는 막을 입힌 기판(10)에 전극(30)(40)을 연결하고, 수백 볼트이상의 전압을 인가함으로써 계면에 산화막을 형성하여 접합이 이루어진다. 그런데 이러한 원리에 의해 이 방법은 접촉 계면이 매우 매끄럽고 특수한 재질에서만 본딩이 이루어진다. 웨이퍼 표면의 거칠기에 따라 본딩이 이루어지지 않을 수 있으며, 파티클(Particle)에 의한 본딩 수율이 매우 크게 작용된다. 더불어 이 방법의 경우 수백 볼트 이상의 고압이 소자에 가해지게 되므로 접합시에 2차적으로 MEMS 소자에 오류가 발생될 우려가 있다. 또한 비교적 고온에서 작업이 이루어져야 한다는 문제도 있다.
도 2는 실리콘 직접 본딩의 예를 개략적으로 나타낸 단면도이다. 도시된 바와 같이 초기 접합을 위한 실리콘 직접 본딩은 상하 실리콘(10)(10')을 고온으로 가열하여 실리콘 산화막을 형성하여 접합되도록 한다. 따라서, 웨이퍼 표면처리가 필수적이며 계면에 실리콘 산화막이 형성되어야 하므로 매우 고온에서 접합이 이루어진다. 마찬가지로 파티클에 따른 본딩 수율 역시 매우 크며, 표면 거칠기가 어노딕 본딩보다 본딩 수율에 영향을 많이 미친다. 900℃이상의 고온 공정이 필요하므로 공정상 호환성이 작다.
도 3은 유테틱 본딩을 개략적으로 나타낸 단면도이다. 도시되는 바와 같이 상하기판(10)(10')의 접합 표면에 유테틱 재료(11)(11')를 각각 형성한 다음, 유테틱 온도 이상의 온도에서 가압하면서 본딩을 해야 한다. 마찬가지로 접합은 기본적으로 양면이 맞닿는 경우 반응에 의한 제 2의 상을 형성함으로써 본딩이 이루어지므로 양 웨이퍼의 표면 상태가 무엇보다 중요하다. 도 4에 도시된 바와 같이 조성에 따라 고체상태에서 액체상태로 변해가는 온도가 다르다. 도 4는 Au-Si의 유테틱 특성화 곡선을 나타내는 그래프이다. 원자량으로 Si가 약 18%인 경우, 363도에서 Au와 Si는 상호 작용에 의해 액상으로 상변화 할 수 있다. 이는 Au와 Si 각각의 융점보다 훨씬 낮은 온도이지만 그 조성이 맞지 않으면, 그 온도는 크게 변하게 된다. 즉, 이 방법은 조성 조절에 따라 본딩이 크게 달라지는 문제가 있고, 굴곡이 많은 MEMS 소자의 경우 이 굴곡을 극복할 수 없는 문제점이 있다.
도 5는 접착제를 사용하는 접착 본딩방법이 도시된다. 도시하는 바와 같이 기판(10')에 접착제(12)를 코팅한 후 가압 및 가열하여 본딩한다. 이 경우 본딩 시 접착제(12) 내의 솔벤트를 증발시킴으로써 고체상태의 본딩이 이루어진다. 이러한 본딩방법에는 에폭시 본딩, Glass-frit, Solder paste 본딩 등이 포함된다.
접착제(12)로 이루어진 본딩 층은 일반적으로 스크린 프린팅이나 디스펜싱에 의해 형성되므로 그 형상의 조절이 어렵고 패턴의 사이즈가 매우 커지게 된다. MEMS 소자 제작시 발생되는 웨이퍼의 굴곡을 만회할 수 있지만 가압에 의해 본딩 층이 넓게 늘어나는 단점이 있다. 또한 본딩 재료에 포함되는 솔벤트에 의해 발생되는 배출 가스가 MEMS 소자에 영향을 미치는 문제점이 있다.
한편, 도 6은 MEMS 패키지에서 비아홀(13)을 통해 외부로 전기적 인터커넥션을 연결하는 일반적 방법을 나타낸 단면도로서, 도시하는 바와 같이 비아홀(13) 형성 시 수㎛ 정도의 언더컷(under-cut;13a)이 존재하더라도 비아홀(13)을 통해 하부기판(10)의 전극(14)과 외부 단자의 배선(15)사이에 전기적 연결이 되지 않는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 제 1 목적은, MEMS 패키지와 같은 반도체 장치의 상/하 기판의 접착 시 더욱 견고하고, 기판의 표면상태에 둔감한 반도체 장치의 플립칩 방식 본딩방법을 제공하는 것이다.
본 발명의 제 2 목적은 상기 본딩방법을 이용하여 더욱 견고하고 접착면의 상태에 둔감한 MEMS 패키지 및 패키지 방법을 제공하는 것이다.
도 1은 어노딕 본딩을 나타낸 단면도,
도 2는 실리콘 직접 본딩을 나타낸 단면도,
도 3은 유테틱 본딩을 나타낸 단면도,
도 4는 유테틱 상변화 곡선을 나타낸 그래프,
도 5는 접착 본딩을 나타낸 단면도,
도 6은 종래의 MEMS 패키지의 비아홀을 통한 전기적 인터커넥션시 나타나는 문제를 나타낸 도면,
도 7a는 기존의 MEMS 패키지의 본딩에 이용되는 상하 접합특성을 나타낸 개략도,
도 7b는 본 발명에 의한 MEMS 패키지의 본딩에 이용되는 좌우 측면 접합특성을 나타낸 개략도,
도 8a 및 도 8b는 솔더의 리플로우 특성을 나타낸 개략도,
도 9a는 내지 도 9c는 본 발명에 의한 MEMS 패키지의 접합 공정을 나타낸 단면도, 그리고,
도 9d는 도 9a 내지 도 9c의 접합 공정 이후 외부로의 전기적 배선 위한 무전해 도금 공정을 나타낸 단면도이다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 소자가 설치되는 하부기판 상에 접착 라인을 따라 UBM(Under Bump Metallurgy; 이하 UBM이라 칭함)을 형성하고, 상기 UBM 상에 솔더 도금을 하며, 하부기판과 접착되는 상부기판의 접착면에는 상기 솔더 도금에 상응하는 위치에 트렌치를 형성하고, 상기 트렌치에 UBM을 형성하는 공정, 및 상기 솔더를 상기 트렌치에 삽입하여 상기 상부기판과 상기 하부기판을 결합한 후 상기 솔더의 용융 온도 이상으로 가열하여 상기 솔더가 상기 트렌치의 측면 방향으로 웨팅되면서 상기 상부기판과 상기 하부기판이 접합되도록 하는 공정을 포함하는 반도체 장치의 플립칩 본딩방법을 제공한다.
또한, 본 발명은, MEMS 소자가 상면에 형성되어 있는 하부기판과, 상기 하부기판과 결합되어 상기 MEMS 소자를 보호하는 상부기판을 포함하되, 상기 상부기판은, 상기 하부기판과의 접착 라인을 따라 접착면에 형성된 트렌치, 및 상기 MEMS 소자가 위치하는 캐비티를 포함하되, 상기 트렌치에는 UBM이 형성되고, 상기 하부기판은, 상기 접착 라인 및 상기 비아홀에 상응하는 위치에 형성되는 UBM, 상기 UBM 상에 형성되어 상기 트렌치 및 상기 비아홀에 삽입된 후 소정 온도에서 용융되어 본딩하는 솔더가 형성되는 것을 특징으로 하는 MEMS 소자 패키지를 제공한다.
상기 상부기판은, 상기 MEMS 소자가 외부와 전기적으로 연결될 수 있도록 상기 상부기판을 관통하여 형성되는 비아홀을 더 포함하고, 상기 하부기판은, 상기 비아홀에 상응하는 위치에 형성되는 UBM과, 상기 UBM 상에 상기 상부기판과의 접합 시에 상기 비아홀에 삽입될 수 있도록 형성되는 솔더를 더 포함하는 것이 바람직하다.
상기 비아홀과 트렌치 내측에는 상기 솔더가 삽입된 후 융점이상으로 가열되면 측면으로 웨팅되어 접합되도록 상기 UBM을 형성하는 것이 바람직하다.
상기 트렌치는 상기 솔더가 완전히 삽입될 수 있는 깊이로 형성하는 것이 바람직하다.
그리고, 하부기판에 형성되는 UBM은 트렌치와 비아홀 각각의 개구부 보다 폭을 소정 길이 크게 형성하는 것이 바람직하다.
상기 솔더는 상기 접합공정의 후 공정 온도보다 소정 온도 높은 융점을 가지는 유테틱 물질을 재질로 하고, 도금 공정에 의해 큰 종횡비(High aspect ratio)를 가지도록 형성하는 것이 바람직하다.
상기 접합공정에서 가열온도는 상기 솔더의 유테틱 온도 이상인 것을 특징으로 한다.
상기 접착 라인 및 그에 상응하는 상기 트렌치는, 상기 소자가 씰링되도록 상기 하부기판 상에 설치되는 상기 소자를 둘러싸도록 형성하는 것이 바람직하다.
상기 비아홀에 형성된 상기 UBM을 무전해도금의 seed로 적용하여, 무전해도금에 의해 상기 비아홀을 채우는 공정을 더 포함하는 것이 바람직하다.
또한, 본 발명의 다른 목적을 달성하기 위하여, MEMS 소자가 상면에 형성되어 있는 하부기판과, 상기 하부기판과 결합되어 상기 MEMS 소자를 보호하는 상부기판을 포함하는 MEMS 소자 패키지의 패키지 방법에 있어서, 상기 상부기판을 관통하도록 비아홀을 형성하고, 상기 상부기판의 접착면에 상기 하부기판과의 접착 라인을 따라 트렌치를 형성하는 단계, 상기 트렌치와 상기 비아홀에 UBM을 형성하는 단계; 상기 하부기판 상의 상기 비아홀에 상응하는 위치와, 상기 트렌치에 상응하는 위치에 UBM을 형성하는 단계, 상기 UBM 상에 소정 두께의 솔더를 형성하는 단계, 로 이루어진 상부기판과 하부기판 제작공정, 및 상기 제작공정을 수행한 다음, 상기 솔더를 상기 트렌치와 상기 비아홀에 삽입하고 상기 상부기판과 상기 하부기판을 결합하는 단계와 결합된 상기 상부기판과 상기 하부기판을 소정 온도로 가열하여 상기 솔더가 용융되어 본딩되도록 하는 단계를 수행하는 접합공정으로 구성된 MEMS 소자 패키지 방법이 제공된다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 7b는 본 발명에 적용된 솔더의 측면 접합 특성을 이용한 패키지 본딩을 나타낸 도면이고, 도 7a는 이와 비교되는 종래의 상하 접합 특성에 의한 패키지 본딩을 나타낸 도면이다.
도 8a 및 8b는 본 발명에 적용되는 솔더가 가열되면 나타나는 리플로우 특징을 나타낸 도면이다. 그리고, 도 9a 내지 도 9d는 본 발명의 일 실시예에 의한 MEMS 소자 패키지 및 패키지 제작 공정을 나타낸 도면이다.
도 9a에 개시되는 바와 같이 본 발명에 의한 MEMS 소자 패키지는 비아홀(120)과 트렌치(130)가 형성된 상부기판(100), 및 솔더(500) 와 MEMS 소자(300)가 형성된 하부기판(200)을 포함한다.
상부기판(100)에는 상기 상부기판(100)을 관통하여 상기 MEMS 소자(300)가 외부와 전기적으로 연결될 수 있도록 비아홀(120)이 형성된다.
상부기판(100)의 접촉면에는 하부기판(200)과의 접착라인을 따라 트렌치(130)가 형성된다. 트렌치(130)는 소정 깊이의 홈으로써 상기 솔더(500)가 삽입될 수 있도록 솔더(500)의 높이 보다 소정 길이 깊게 형성되는 것이 바람직하다. 그리고, 트렌치(130)를 통한 접합 라인은 다이싱 등 후 공정시 외부와 MEMS 소자가 격리되도록 MEMS 소자 전체를 둘러싸는 것이 바람직하다.
비아홀(120)과 트렌치(130)의 내면에만 솔더(500)에 대하여 웨팅성을 가지도록 UBM(400b)이 형성된다. 이때 UBM(400b)은 비아홀(120) 및 트렌치(130)의 하단에서 소정 높이까지 형성되는 것이 바람직하다.
또한, 상부기판(100)의 접착면에는 MEMS 소자(300)가 위치할 수 있도록 소정 크기의 캐비티(140)가 형성된다.
하부기판(200)에는 MEMS 소자(300)가 형성된다. 그리고, 상부기판(100)에 형성된 트렌치(130)와 비아홀(120)에 상응하는 위치에 UBM(400a)이 형성된다. UBM(400a)은 웨팅성 재질의 넓이 및 접착력에 좌우되는 최종 본딩력에 따라 적절한 크기로 형성하는 것이 바람직하다. UBM(400a) 웨팅성 재질 위로 솔더(500)가 형성된다. 솔더(500)는 트렌치(130)와 비아홀(120)에 삽입되어 꼭 맞는 크기로 형성되는 것이 바람직하되, 삽입시 얼라인 등 후 공정에 문제가 되지 않도록 상호 너비의 조절이 필요하다. 또한, 상기 솔더(500)는 본 발명에 의한 접합 공정의 후 공정 온도보다 50℃ 이상 높은 융점을 가지는 유테틱 물질을 재질로 하는 것이 바람직하다. 또한, 솔더(500)는 큰 종횡비(High aspect ratio)를 가질 수 있도록 도금 공정으로 형성한다.
이와 같이 형성된 상부기판(100)과 하부기판(200)은 서로 결합한 후 접착되어 MEMS 소자의 패키지를 형성한다.
도 9b 내지 도9c 는 본 발명에 의한 접합 공정을 나타낸 도면이다. 도10b에 도시되는 바와 같이 상부기판(100)의 트렌치(130)와 비아홀(120)에 솔더(500)를 삽입한다. 하부기판(200)에 형성된 MEMS 소자(300)는 상부기판(100)의 캐비티(140)에 위치하게 된다.
그리고, 도9c와 같이 솔더(500)가 용융될 수 있는 솔더(500)를 이루는 유테틱 물질의 유테틱 온도 이상의 온도로 가열한다. 솔더(500)는 도 8b에 도시한 바와 같이 특정 온도 이상에서 용융하고, UBM(400)과 같이 웨팅성을 지닌 물질 위에서 표면에너지를 줄이는 방향으로 재형성된다. 즉, 그림 8b와 같이 웨팅 UBM(130) 위에서 솔더(120)는 표면에너지가 가장 낮은 형태인 볼 형태로 리플로우 하게 된다.하지만, 웨팅 UBM(130)의 모양에 따라 용융된 솔더(120')의 모양이 결정되고 웨팅 UBM(130)에 의해 리플로우 양상이 달라지게 된다.
솔더(500)가 상기 트렌치(130)와 비아홀(120)에 삽입된 상태에서 용융되면 도 9c와 같이 UBM(400)을 따라 측면으로 재형성된다. 결국 레고 조립처럼 끼워 맞추어 측면방향으로 솔더(500)가 웨팅하여 본딩 및 실링이 이루어지므로 양 기판의 표면 상태 등 표면 굴곡에 무관하고 솔더의 균일 특성과도 상관없는 본딩이 되며, 트렌치(130)가 소자를 완전히 둘러싸는 경우, MEMS 소자의 Hermetic 실링을 이룰 수 있게 된다.
솔더에 유테틱 재질을 적용하면 가열온도를 낮출 수 있어 고온에 의해 MEMS 소자 또는 IC 회로가 손상되는 것을 방지할 수 있게 된다. 그러나, COB 등 후 공정이 필요한 칩 패키지에 채용할 경우, 후공정에서 본딩이 깨지지 않기 위한 후 공정 최고 온도 보다 50℃이상 융점이 높은 재질을 사용하는 것이 바람직하다.
상기 방법은, 기존의 웨이퍼 본딩의 경우와 비교하여 기판의 표면 상태에 민감하지 않은 패키지 방법으로 수㎛ 에서 수 십㎛의 단차가 존재하더라도 패키지에 영향을 주지 않는다.
그리고, 본 발명은 MEMS 소자의 웨이퍼 레벨 패키지뿐만 아니라 최종 Chip On a Board(COP)의 플립칩(flip-chip) 방식 본딩에도 적용할 수 있다. 즉, 상기 상부기판 및 하부기판으로 칩소자 및 보드, 혹은 보드 및 칩 소자로 대응하여 솔더가 삽입 본딩되도록 보드 및 칩소자에 트렌치와 UBM을 형성하여 플립칩 본딩을 수행할 수 있다.
한편, 도 6은 MEMS 패키지에서 비아홀(120)을 통해 외부로 전기적 인터커넥션을 연결하는 일반적 방법을 나타낸 단면도로서, 도시하는 바와 같이 비아홀(120) 형성 시 수㎛ 정도의 언더컷(under-cut;120a)이 존재하더라도 비아홀(120)을 통해 하부기판(10)의 전극(14)과 외부 단자의 배선(15)사이에 전기적 연결이 되지 않을 수 있다.
하지만 본 발명에 의한 MEMS 패키지는 도 8b에 도시하는 바와 같이 비아홀(120)에 솔더(500)를 삽입한 후 리플로우 시켜 측면 접합하므로 언더컷에 의한 단선과 같은 문제는 발생하지 않는다. 따라서, 전기적 인터커넥션을 위한 비아홀 형성의 곤란성을 해결할 수 있게 된다.
한편, 도 9d와 같이 비아홀(120) 위치에 전기적 배선(600)을 채워야 하는 경우, 웨팅 재질인 UBM(400b)으로 무전해도금의 seed로써 사용될 수 있는 재료를 선택하게 되면 본딩 이후, 무전해도금을 통해 seed(400b)와 솔더(500)로부터 도금막(600)이 성장하여 비아홀(120)을 채울 수 있게 된다.
본 발명에 따르면, 반도체 플립칩 본딩방법에 있어서, 트렌치 및 비아홀의 구조와 적절한 UBM 구조, 그리고, 솔더 및 조립 본딩 기술을 이용하여 상하 기판 접합 시 상하 접합이 아닌 좌우 접합이 이루어지게 된다. 따라서, 상하 기판의 거칠기에 민감하지 않는 장점과 더불어 트렌치의 깊이를 도금된 솔더의 높이보다 깊게 하여 솔더 도금의 두께 균일성에도 둔감한 장점을 가진다.
기존의 본딩방법과 같이 고온 고압을 가하지 않고도 본딩이 이루어지므로 전기적 충격이 없고, 비교적 저온 공정이 가능하므로 IC 회로에 미치는 영향이 작다. 그리고, 비아홀을 통해 전기적 인터커넥션이 가능하므로 칩사이즈를 최소화 할 수 있으며, 웨이퍼 레벨 MEMS 패키지에 용이하게 응용할 수 있다.
기판의 재질에 따라, 솔벤트를 사용하지 않는 솔더 도금을 이용함으로써 본딩 시 유출 가스가 거의 없으므로 용접 밀폐 및 진공 실링이 가능하다.
또한, 본 발명에 의하면 웨이퍼 레벨 패키지 및 진공실장을 필요로 하며, 표면 거칠기 조절이 어려운 여러 MEMS 공정과의 호환성이 매우 우수하다
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (20)

  1. 반도체 소자가 설치되는 하부기판 상에 접착 라인을 따라 UBM을 형성하고, 상기 UBM 상에 솔더 도금을 하며, 상기 하부기판과 접착되는 상부기판의 접착면에는 상기 솔더 도금에 상응하는 위치에 트렌치를 형성하고, 상기 트렌치에 UBM을 형성하는 공정; 및
    상기 솔더를 상기 트렌치에 삽입하여 상기 상부기판과 상기 하부기판을 결합한 후 상기 솔더의 용융 온도 이상으로 가열하여 상기 솔더가 상기 트렌치의 측면방향으로 웨팅되면서 상기 상부기판과 상기 하부기판이 접합되도록 하는 공정; 을 포함하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  2. 제 1항에 있어서,
    상기 UBM을 형성하는 공정에서, 상기 트렌치에 형성되는 UBM은 상기 트랜치 내부의 측벽에만 형성하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  3. 제 1항에 있어서,
    상기 접합 공정에 있어서, 상기 하부기판 상의 솔더는 상기 접합 공정의 후 공정온도보다 소정 온도 이상 높은 융점을 가지는, 유테틱 물질을 재질로 하여, 도금 공정에 의해 고 종횡비를 가지도록 형성되며 상기 융점 이상으로 가열하면 상기 트렌치의 측면 방향으로 웨팅되어 접합하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  4. 제 1항에 있어서,
    상기 접착 라인 및 그에 상응하는 상기 트렌치는, 상기 소자가 씰링되도록 상기 하부기판 상에 설치되는 상기 소자를 둘러싸도록 형성하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  5. 제 1항에 있어서,
    상기 소자가 외부와 전기적으로 연결될 수 있도록 상기 상부기판을 관통하여 비아홀을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  6. 제 5항에 있어서,
    상기 비아홀을 형성하는 공정은, 상기 비아홀 내측에는 UBM을 형성하고, 상기 하부기판에는 상기 비아홀에 상응하는 위치에 솔더를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  7. 제 6항에 있어서,
    상기 접합공정에서는 상기 비아홀에 상기 솔더를 삽입하고, 상기 솔더가 측면으로 웨팅하여 접합되는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  8. 제 6항에 있어서,
    상기 비아홀에 형성된 상기 UBM을 무전해도금의 seed로 적용하여, 무전해도금에 의해 상기 비아홀을 채우는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 플립칩 방식 측면 접합 본딩방법.
  9. MEMS 소자가 상면에 형성되어 있는 하부기판과, 상기 하부기판과 결합되어 상기 MEMS 소자를 보호하는 상부기판을 포함하되,
    상기 상부기판은, 상기 하부기판과의 접착 라인을 따라 접착면에 형성된 트렌치, 및 상기 MEMS 소자가 위치하는 캐비티를 포함하되, 상기 트렌치에는 UBM이 형성되고,
    상기 하부기판은, 상기 접착 라인 및 상기 비아홀에 상응하는 위치에 형성되는 UBM, 상기 UBM 상에 형성되어 상기 트렌치 및 상기 비아홀에 삽입된 후 소정 온도에서 용융되어 본딩하는 솔더가 형성되는 것을 특징으로 하는 MEMS 소자 패키지.
  10. 제 9항에 있어서,
    상기 상부기판은, 상기 MEMS 소자가 외부와 전기적으로 연결될 수 있도록 상기 상부기판을 관통하여 형성되는 비아홀을 더 포함하는 것을 특징으로 하는 MEMS 소자 패키지.
  11. 제 10항에 있어서,
    상기 하부기판은, 상기 비아홀에 상응하는 위치에 형성되는 UBM과, 상기 UBM 상에 상기 상부기판과의 접합 시에 상기 비아홀에 삽입될 수 있도록 형성되는 솔더를 더 포함하는 것을 특징으로하는 MEMS 소자 패키지.
  12. 제 11항에 있어서,
    상기 비아홀 내측에는 상기 솔더가 융점이상으로 가열되면 측면으로 웨팅되어 접합되도록 상기 UBM을 형성하는 것을 특징으로 하는 MEMS 소자 패키지.
  13. MEMS 소자가 상면에 형성되어 있는 하부기판과, 상기 하부기판과 결합되어 상기 MEMS 소자를 보호하는 상부기판을 포함하는 MEMS 소자 패키지의 패키지 방법에 있어서,
    상기 상부기판을 관통하도록 비아홀을 형성하고, 상기 상부기판의 접착면에 상기 하부기판과의 접착 라인을 따라 트렌치를 형성하는 단계; 상기 트렌치와 상기 비아홀에 UBM을 형성하는 단계; 상기 하부기판 상의 상기 비아홀에 상응하는 위치와, 상기 트렌치에 상응하는 위치에 UBM을 형성하는 단계; 및 상기 UBM 상에 소정 두께의 솔더를 형성하는 단계; 로 이루어진 상부기판과 하부기판 제작공정;
    상기 솔더를 상기 트렌치와 상기 비아홀에 삽입하고 상기 상부기판과 상기 하부기판을 결합하는 단계; 와 결합된 상기 상부기판과 상기 하부기판을 소정 온도로 가열하여 상기 솔더가 용융되어 본딩되도록 하는 단계; 로 이루어진 접합공정; 을 포함하는 것을 특징으로 하는 MEMS 소자 패키지 방법.
  14. 제 13항에 있어서,
    상기 비아홀을 통해 상기 MEMS 소자가 인터커넥션 되도록 하고, 상기 비아홀에 형성된 UBM이 무전해도금의 seed로 적용되어 무전해도금으로 상기 비아홀을 채우는 공정을 더 포함하는 것을 특징으로 하는 MEMS 소자 패키지 방법.
  15. 제 13항에 있어서,
    상기 트렌치는 상기 솔더가 완전히 삽입될 수 있는 깊이로 형성되는 것을 특징으로 하는 MEMS 소자 패키지 방법.
  16. 제 13항에 있어서,
    상기 트렌치와 상기 비아홀에 형성되는 UBM은 상기 솔더가 접합공정에서 측면으로 웨팅될 수 있도록 형성되는 것을 특징으로 하는 MEMS 소자 패키지 방법.
  17. 제 13항에 있어서,
    상기 하부기판에 형성되는 상기 UBM은 상기 트렌치와 상기 비아홀 각각의 개구부보다 폭이 소정길이 크게 형성된 것을 특징으로 하는 MEMS 소자 패키지 방법.
  18. 제 13항에 있어서,
    상기 솔더는 융점이 상기 접합공정의 후 공정 온도보다 소정 온도 높은 융점을 가지는, 유테틱 물질을 재질로 하는 것을 특징으로 하는 MEMS 소자 패키지 방법.
  19. 제 18항에 있어서,
    상기 솔더는 도금 공정에 의해 고 종횡비를 가지도록 형성하는 것을 특징으로 하는 MEMS 소자 패키지 방법.
  20. 제 18항에 있어서,
    상기 접합공정에서 가열온도는 상기 솔더의 유테틱 온도 이상인 것을 특징으로 하는 MEMS 소자 패키지 방법.
KR10-2002-0070876A 2002-11-14 2002-11-14 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법 KR100447851B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR10-2002-0070876A KR100447851B1 (ko) 2002-11-14 2002-11-14 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
US10/703,587 US6884650B2 (en) 2002-11-14 2003-11-10 Side-bonding method of flip-chip semiconductor device, MEMS device package and package method using the same
DE60335936T DE60335936D1 (de) 2002-11-14 2003-11-13 Verbindungsstruktur und Verbindungsverfahren für Flip-chip MEMS Verkapselung
AT03257155T ATE497480T1 (de) 2002-11-14 2003-11-13 Verbindungsstruktur und verbindungsverfahren für flip-chip mems verkapselung
EP03257155A EP1431242B1 (en) 2002-11-14 2003-11-13 Structure and bonding method for a flip-chip MEMS device package
JP2003384764A JP4012874B2 (ja) 2002-11-14 2003-11-14 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたｍｅｍｓ素子のパッケージ並びにパッケージ方法
TW092132059A TWI234832B (en) 2002-11-14 2003-11-14 Side-bonding method of flip-chip semiconductor device, MEMS device package and package method using the same
CNB2003101240733A CN1260796C (zh) 2002-11-14 2003-11-14 倒装芯片半导体器件的侧面焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070876A KR100447851B1 (ko) 2002-11-14 2002-11-14 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법

Publications (2)

Publication Number Publication Date
KR20040042924A true KR20040042924A (ko) 2004-05-22
KR100447851B1 KR100447851B1 (ko) 2004-09-08

Family

ID=36597954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0070876A KR100447851B1 (ko) 2002-11-14 2002-11-14 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법

Country Status (8)

Country Link
US (1) US6884650B2 (ko)
EP (1) EP1431242B1 (ko)
JP (1) JP4012874B2 (ko)
KR (1) KR100447851B1 (ko)
CN (1) CN1260796C (ko)
AT (1) ATE497480T1 (ko)
DE (1) DE60335936D1 (ko)
TW (1) TWI234832B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643769B1 (ko) * 2005-07-15 2006-11-10 삼성전자주식회사 Ｓｏｉ 웨이퍼를 사용한 캡 웨이퍼 제조방법, 제조된 캡웨이퍼를 사용한 반도체 칩 제조방법 및 제조된 반도체 칩
KR100692520B1 (ko) * 2005-10-19 2007-03-09 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7086134B2 (en) * 2000-08-07 2006-08-08 Shipley Company, L.L.C. Alignment apparatus and method for aligning stacked devices
JP4375186B2 (ja) * 2004-09-30 2009-12-02 株式会社日立製作所 陽極接合構造を用いた電子装置
US7300812B2 (en) * 2004-10-29 2007-11-27 Hewlett-Packard Development Coompany, L.P. Micro electrical mechanical system
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
TWI449134B (zh) * 2004-12-10 2014-08-11 Nxp Bv 積體封裝
KR100636823B1 (ko) * 2004-12-27 2006-10-23 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US7615406B2 (en) * 2005-01-28 2009-11-10 Panasonic Corporation Electronic device package manufacturing method and electronic device package
DE102005006280B4 (de) * 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
KR100620810B1 (ko) * 2005-03-07 2006-09-07 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
EP1897426A2 (en) * 2005-05-18 2008-03-12 President And Fellows Of Harvard College Fabrication of conductive pathways, microcircuits and microstructures in microfluidic networks
KR100653089B1 (ko) * 2005-10-31 2006-12-04 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
JP4467506B2 (ja) 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP4873980B2 (ja) * 2006-04-04 2012-02-08 パナソニック株式会社 気密パッケージ
JP4938779B2 (ja) * 2006-08-25 2012-05-23 京セラ株式会社 微小電子機械機構装置およびその製造方法
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP2008062319A (ja) * 2006-09-05 2008-03-21 Sony Corp 機能素子、半導体デバイスおよび電子機器
US20080099537A1 (en) * 2006-10-31 2008-05-01 Raytheon Company Method for sealing vias in a substrate
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008218811A (ja) * 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ
KR101278526B1 (ko) * 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
CN101362586B (zh) * 2008-09-16 2011-11-09 北京大学 一种mems密封封装方法
US8257985B2 (en) * 2008-09-25 2012-09-04 Texas Instruments Incorporated MEMS device and fabrication method
DE102008042347B4 (de) * 2008-09-25 2016-11-10 Robert Bosch Gmbh Mikromechanischer Sensor und Verfahren zu seiner Herstellung
JP5392296B2 (ja) * 2009-04-06 2014-01-22 株式会社デンソー 半導体装置およびその製造方法
JP4793496B2 (ja) * 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
EP2259018B1 (en) * 2009-05-29 2017-06-28 Infineon Technologies AG Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system
US10040681B2 (en) * 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
JP5568786B2 (ja) 2009-12-24 2014-08-13 新光電気工業株式会社 半導体パッケージの製造方法及び半導体パッケージ
JP5797779B2 (ja) * 2011-02-10 2015-10-21 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ アンダーバンプメタライゼーションを含むｍｅｍｓデバイス
JP2013051512A (ja) * 2011-08-30 2013-03-14 Nippon Dempa Kogyo Co Ltd 水晶振動子
US9409763B2 (en) 2012-04-04 2016-08-09 Infineon Technologies Ag MEMS device and method of making a MEMS device
CN102627253B (zh) * 2012-04-24 2014-08-13 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
DE102012206869B4 (de) * 2012-04-25 2021-05-27 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US9117715B2 (en) 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
NL2009757C2 (en) 2012-11-05 2014-05-08 Micronit Microfluidics Bv Method for forming an electrically conductive via in a substrate.
US9620473B1 (en) * 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US9556015B1 (en) 2015-10-28 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate structure, semiconductor structure and method for fabricating the same
KR20170069806A (ko) 2015-12-11 2017-06-21 현대자동차주식회사 멤스센서의 제조방법
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
CN107195637B (zh) * 2017-05-19 2020-12-01 京东方科技集团股份有限公司 显示面板的制造方法和显示面板
EP3499554A1 (de) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform
KR20220132337A (ko) 2021-03-23 2022-09-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN114163145B (zh) * 2021-11-01 2023-12-01 中国科学院上海光学精密机械研究所 带金属电极的石英基底的封接方法及其专用夹具

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
JP3265889B2 (ja) * 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
KR100442824B1 (ko) * 1997-05-12 2004-09-18 삼성전자주식회사 마이크로구조물소자및그제조방법
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
RU2134498C1 (ru) * 1998-12-08 1999-08-10 Таран Александр Иванович Контактный узел
EP1203748B1 (en) * 2000-01-19 2007-05-09 Mitsubishi Denki Kabushiki Kaisha Microdevice and its production method
JP4415443B2 (ja) * 2000-02-07 2010-02-17 ヤマハ株式会社 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
KR20020028020A (ko) * 2000-10-06 2002-04-15 박종섭 칩 사이즈 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643769B1 (ko) * 2005-07-15 2006-11-10 삼성전자주식회사 Ｓｏｉ 웨이퍼를 사용한 캡 웨이퍼 제조방법, 제조된 캡웨이퍼를 사용한 반도체 칩 제조방법 및 제조된 반도체 칩
KR100692520B1 (ko) * 2005-10-19 2007-03-09 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법

Also Published As

Publication number Publication date
CN1507023A (zh) 2004-06-23
DE60335936D1 (de) 2011-03-17
CN1260796C (zh) 2006-06-21
TWI234832B (en) 2005-06-21
US20040106294A1 (en) 2004-06-03
KR100447851B1 (ko) 2004-09-08
JP2004160654A (ja) 2004-06-10
EP1431242A3 (en) 2005-10-12
ATE497480T1 (de) 2011-02-15
EP1431242B1 (en) 2011-02-02
JP4012874B2 (ja) 2007-11-21
US6884650B2 (en) 2005-04-26
TW200425360A (en) 2004-11-16
EP1431242A2 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
KR100447851B1 (ko) 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
US7224056B2 (en) Back-face and edge interconnects for lidded package
US5056216A (en) Method of forming a plurality of solder connections
US8890304B2 (en) Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US7008817B2 (en) Method for manufacturing micro electro-mechanical systems using solder balls
US8050011B2 (en) Process for sealing and connecting parts of electromechanical, fluid and optical microsystems and device obtained thereby
KR100539235B1 (ko) 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법
JP3243956B2 (ja) 半導体装置およびその製造方法
Boustedt et al. Flip chip as an enabler for MEMS packaging
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
US6150192A (en) Apparatus and method for snap-on thermo-compression bonding
KR100499865B1 (ko) 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법
JP2002043491A (ja) 電子部品の製造方法
JPH08162497A (ja) 半導体装置の実装方法とその実装体
JP2005174981A (ja) 電子部品の製造方法及び電子部品
KR19980070399A (ko) 플립칩 부착물
JP2000068309A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 15