JP2008062319A - 機能素子、半導体デバイスおよび電子機器 - Google Patents

Abstract

【課題】成膜時の影響が機能部に及ぶことがなく、これにより素子の信頼性を向上させることの可能な機能素子を提供する。
【解決手段】基板１０の表面に可動部１１、封止層１２および壁部１３を備える。封止層１２は、可動部１１の周囲に内部空間１４を形成するドーム状の形状を有しており、封止層１２のうち可動部１１と対向する領域以外の領域に開口部１５が設けられている。壁部１３は可動部１１と開口部１５との間に、内部空間１４を分離しないように形成されており、開口部１５を貫通すると共に封止層１２および壁部１３を貫通しない直線が横切ることのない空間（影空間１９）を内部空間１４内に形成している。可動部１１は影空間１９内に配置されている。
【選択図】図２

Description

本発明は、気密封止の必要な機能素子、ならびにその機能素子を備えた半導体デバイスおよび電子機器に関する。

近年の集積化技術の向上に伴い、電子機器の小型・軽量化、低電圧動作・低消費電力化、高周波動作化が急速に進んでいるが、その一方で高機能化も求められている。このような互いに対立する課題を解決する技術の一つとして、ＭＥＭＳ（Micro Electro Mechanical Systems；マイクロマシン）が注目されている。このＭＥＭＳは、シリコンプロセス技術により、マイクロな機械的要素と電子回路要素とを融合したシステムである。ＭＥＭＳの要素技術は、その精密加工性などの優れた特徴から、高機能化に対応しつつ、小型で低価格なＳｏＣ（System on a Chip) を実現することができる。

そのため、近年、各種センサ、流体、光学、ＲＦ、ストレージ、バイオなど多岐に渡る応用分野においてＭＥＭＳの要素技術が利用されている。この技術を利用したＭＥＭＳ素子として、例えば、通信回路用のミキサがある。このミキサは、基板上に機械的な共振を利用した可動部を有しており、ＲＦ信号の周波数とＬＯ信号の周波数との差分の周波数（中間周波数）で共振し、その中間周波数の信号をＩＦ信号として出力するようになっている。

このように、上記のＭＥＭＳの要素技術を利用した可動部のような機能部を内蔵する機能素子では、温度、気圧、大気中の水分、ダストなどの外部環境の影響により素子の特性が変化し、素子の信頼性が低下する虞がある。特に、ＭＥＭＳ素子を実装する工程では、ＭＥＭＳ素子は使用時よりも厳しい環境に曝されるので、素子の特性が大幅に劣化し、歩留まりが低下することがある。また、機能部の動作に機械的な共振が利用されている場合には、その特性上、減圧下で動作させることが望ましいこともある。これらの理由から、ＭＥＭＳ素子では、機能部の機械的な動作空間を確保しつつ、安定した環境を維持するために、機能部を気密封止することが必要となる。

従来は、機能部の気密封止には、気密性パッケージを接合することにより機能部に直接ふたをする方法が採られてきた。しかし、この方法では、製造コストがかかることから、近年では、ウェハレベルで機能部を気密封止する方法が多数提案されている。例えば、機能部の全体を覆う犠牲層の表面に密閉層を形成し、この密閉層の一部に開口部を形成したのち開口部を通じて選択エッチングにより犠牲層を除去し、最後に何らかの成膜法を用いて開口部を封止することにより、機能部を気密封止する方法が提案されている。また、特許文献１では、基板の凹部に機能部を配置すると共に機能部の上部に傘のように広がった電極を形成し、基板と電極との間に隙間（開口部）を設けておき、スパッタ法を用いて開口部を封止することにより、機能部を気密封止する方法が開示されている。

特開２００２−９４３２８号公報

しかし、このようにして機能部を気密封止した場合に、機能部と開口部との距離が近いときには、埋め込み材料が開口部を通じて機能部に堆積するなど、成膜時の影響が機能部に及んでしまい、これにより、素子の特性が変化し、素子の信頼性が低下する虞がある。そして、このような問題は、ＭＥＭＳの要素技術を利用したものに限らず、気密封止の必要な機能素子において広く一般に生じるものである。

本発明はかかる問題点に鑑みてなされたもので、その目的は、成膜時の影響が機能部に及ぶことがなく、これにより素子の信頼性を向上させることの可能な機能素子、半導体デバイスおよび電子機器を提供することにある。

本発明の機能素子は基板の表面に１または複数の機能部を備えたものであり、その機能部の周囲には、機能部の周囲に空間を形成すると共に埋め込み材料により封止された１または複数の開口部を有する封止層が設けられている。封止層により形成される空間内には、１または複数の壁部が設けられている。この壁部は、機能部と開口部との間に、空間を分離しないように形成されている。また、本発明の半導体デバイスおよび電子機器は、一の素子と他の素子とに接続された上記機能素子を内蔵したものである。なお、「基板の表面」とは、単一基板の表面の他、基板の表面に設けられた別基板の表面をも含む概念であり、さらに、基板の表面に何らかの層が形成されている場合には、その層の表面をも含む概念である。

本発明の機能素子、半導体デバイスおよび電子機器では、機能部と開口部との間に、封止層により形成された空間を分離しないように壁部が形成されているので、各種成膜法（蒸着、スパッタ、ＣＶＤなど）を用いて開口部を封止する際に、埋め込み材料が壁部に阻まれて壁部の背後にある機能部にまで回り込まないようにすることが可能となる。

本発明の機能素子、半導体デバイスおよび電子機器によれば、機能部と開口部との間に、封止層により形成された空間を分離しないように壁部を形成するようにしたので、各種成膜法を用いて開口部を封止する際に、埋め込み材料が機能部にまで到達しないようにすることが可能となる。これにより、成膜時の影響が機能部に及ぶことがなくなるので、素子の信頼性が向上する。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は本発明の一実施の形態に係るＭＥＭＳ素子１（機能素子）の上面構成を、図２は図１のＡ−Ａ矢視方向の断面構成を、図３は図２のＢ−Ｂ矢視方向の断面構成を、図４は図２のＣ−Ｃ矢視方向の断面構成をそれぞれ表すものである。

このＭＥＭＳ素子１は、機械的に動作する可動部１１（機能部）をウェハレベルで気密封止したものであり、基板１０の表面に可動部１１、封止層１２および壁部１３を備えている（図２参照）。

基板１０は、支持基体１０Ａの表面に下地層１０Ｂを形成したものである（図２参照）。ここで、半導体基板１０Ａは、例えば、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）などからなる半導体基板、または石英やガラスなどからなる絶縁性基板である。下地層１０Ｂは、後述の犠牲層Ｒ２をエッチャントで除去する際にエッチングストップ層として作用する材料、例えばＳｉＮにより構成されている。

可動部１１は、例えばポリシリコンからなり、下地層１０Ｂの表面に形成されている （図２参照）。この可動部１１は、外部からの電気信号に応じて機械的に可動する構造を有している。例えば、後の適用例で詳述するように、ＲＦ信号の周波数とＬＯ信号の周波数との差分の周波数（中間周波数）で機械的に共振する構造とした場合には、外部からのＲＦ信号およびＬＯ信号の入力に応じて中間周波数の信号をＩＦ信号として出力する高周波回路用のミキサとして機能させることが可能となる。

封止層１２は、後述の犠牲層Ｒ２をエッチャントで除去する際にエッチングされずに残留する材料、例えばＳｉＮからなる。この封止層１２は、可動部１１、および基板１０の表面のうち可動部１１の周囲の双方と所定の間隙を介して中空に形成された天井部分１２Ａと、その天井部分１２Ａと一体的に形成されると共に基板１０の表面と接して形成された側壁部分１２Ｂとにより構成されている（図２参照）。つまり、封止層１２はドーム状の形状を有しており、可動部１１の周囲に内部空間１４を形成し可動部１１を外部環境と分離するキャビティとして機能する。また、この封止層１２は、後述するように、例えば減圧ＣＶＤ( 化学気相成長) 法を用いて形成されたものであり、可動部１１をウェハレベルで保護するようになっている。

この封止層１２には、封止層１２のうち可動部１１と対向する領域以外の領域、すなわち、封止層１２の可動部１１との非対向領域に開口部１５が形成されている（図２参照）。この開口部１５は、後述するように、製造過程において可動部１１の周囲を覆っている犠牲層Ｒ２を除去するエッチャントの通り穴として用いられるものであり、犠牲層Ｒ２を除去した後にＡｌなどの埋め込み材料からなる封止部材１７により封止されている。これにより、内部空間１４が気密封止され、可動部１１が外部環境から完全に分離される。

壁部１３は内部空間１４内に封止層１２と一体的に形成されると共に、基板１０の表面と接して形成されている（図２、図４参照）。従って、この壁部１３は、封止層１２の天井部分１２Ａを支持する支柱として機能する。

また、この壁部１３は可動部１１と開口部１５との間に形成されており、可動部１１と開口部１５とが互いに対向する方向と直交する方向の両側面１３Ａと封止層１２の側壁部分１２Ｂとの間に間隙１４Ａ（図３、図４参照）が形成されている。つまり、内部空間１４の可動部１１側の空間と、開口部１５側の空間とは間隙１４Ａを介して互いに連通しており、壁部１３は内部空間１４を分離しないように形成されている。これにより、犠牲層Ｒ２を除去する際に開口部１５に流し込んだエッチャントを、間隙１４Ａを介して可動部１１側にまで流し込むことができる。

ところで、この壁部１３は、図５の上面図（封止部材１６を省略）に示したように、開口部１５を貫通すると共に封止層１２および壁部１３を貫通しない直線が横切ることのない空間（影空間１９）を内部空間１４内に形成している。

なお、図５には、開口部１５を貫通すると共に封止層１２および壁部１３を貫通しない直線として、開口部１５のうち壁部１３から最も離れている端部（最遠端部１５Ａ、図１〜図３，図５参照）と壁部１３の両側面１３Ａの端部とを結んだ直線１８が例示されている。この直線１８は、開口部１５を貫通すると共に封止層１２および壁部１３を貫通しない直線が横切る空間と、上記影空間１９とを空間的に区別する境界でもある。

この影空間１９は、外部から開口部１５を覗き込んだときに、壁部１３および封止層１２によって遮られて見ることのできない空間に相当している。より具体的には、内部空間１４の可動部１１側の空間から、直線１８によって切り取られた空間を除いた空間に相当している。

本実施の形態では、この影空間１９内に可動部１１が配置されている。これにより、各種成膜法（蒸着、スパッタ、ＣＶＤなど）を用いて埋め込み材料を開口部１５に堆積させて開口部１５を封止する際に、埋め込み材料が壁部１３の背後にある可動部１１にまで回り込むのを防止するようになっている。

次に、このような構成のＭＥＭＳ素子１の製造方法の一例について説明する。

まず、支持基体１０Ａ上に、下地層１０Ｂおよび犠牲層Ｒ１をこの順に積層し（図６ （Ａ））、その後、犠牲層Ｒ１に、可動部１１の一部を形成するための開口部Ｈ１を形成する（図６（Ｂ））。次に、表面全体に渡って可動部１１Ａを成膜し（図６（Ｃ））、その後、可動部１１Ａを選択的にエッチングすることにより可動部１１を形成する（図６ （Ｄ））。続いて、可動部１１全体を覆うように犠牲層を成膜し、先の犠牲層Ｒ１と共に犠牲層Ｒ２を形成する（図６（Ｅ））。

次に、犠牲層Ｒ２を選択的にエッチングして、可動部１１の周囲に犠牲層Ｒ２を残すと共に開口部Ｈ２を形成し（図７（Ａ））、その後、犠牲層Ｒ２の表面全体に渡って封止層１２Ａを形成すると共に、開口部Ｈ２内に、壁部１３を封止層１２Ａと一体的に形成する（図７（Ｂ））。次に、この封止層１２Ａに開口部１５を形成して封止層１２を形成したのち（図７（Ｃ））、その開口部１５からエッチャントを流し込み、犠牲層Ｒ２を除去して内部空間１４を形成する（図７（Ｄ））。

次に、各種成膜法を用いて埋め込み材料を開口部１５に堆積させて開口部１５を封止する （図２）。これにより、内部空間１４が気密封止され、可動部１１が外部環境から完全に分離される。このようにして、ＭＥＭＳ素子１が形成される。

ところで、上記したように各種成膜法を用いて埋め込み材料を開口部１５に堆積させる際に、埋め込み材料は内部空間１４の中を飛散する。そのため、従来のＭＥＭＳ素子では、飛散している埋め込み材料が可動部に付着するなどして、素子の特性が変化し、素子の信頼性が低下する虞があった。そこで、従来は、埋め込み材料が可動部に付着しないようにするために開口部を可動部から離す方法が採られていたが、これではレイアウトが大きくなってしまうので、開口部を可動部から離す代わりに開口部１５の径を小さくして埋め込み材料の飛散面積を小さくすることが考えられる。しかし、このように開口部１５の径を小さくすると、その分だけエッチャントが開口部１５から入りにくくなり、その結果、エッチング時間が長くなるだけでなく、エッチャントによって素子が大きなダメージを受ける虞がある。

しかし、本実施の形態では、開口部１５と可動部１１との間に壁部１３が設けられているので、開口部１５を封止する際に、開口部１５を通過して可動部１１へ向かって飛散する埋め込み材料は壁部１３によって阻まれて開口部１５と壁部１３との間に堆積し、他方、開口部１５を通過して可動部１１とは異なる方向へ向かって飛散する埋め込み材料は壁部１３に阻まれて開口部１５と壁部１３との間に堆積するか、または間隙１４Ａおよびそのごく近傍に落下して堆積する。つまり、埋め込み材料が壁部１３に阻まれて、壁部１３の背後（影空間１９）に配置された可動部１１にまで回り込まない。

このように、本実施の形態では、開口部１５と可動部１１との間に壁部１３を設けることにより、各種成膜法を用いて埋め込み材料を開口部１５に堆積させる際に、埋め込み材料が影空間１９に配置された可動部１１にまで回り込まないようにしている。これにより、成膜時の影響が可動部１１に及ぶ虞をなくすることができるので、素子の特性が変化することがなく、素子の信頼性が向上する。

特に、指向性のある成膜方法（蒸着、スパッタなど）を採った場合には、埋め込み材料は影空間１９にほとんど進入することがない。これにより、壁部１３が設けられていない場合に埋め込み材料が到達し得る空間内に可動部１１を設けた場合であっても、成膜時の影響が可動部１１に及ぶ虞をなくすることができる。これにより、開口部１５と可動部１１との距離を狭めることができるので、素子の信頼性を低下させることなく、レイアウトを小さくすることができる。その結果、デッドスペースを小さくすることができるので、フットプリントを小さくすることができる。

また、本実施の形態では、上記したように、わざわざ開口部１５の径を小さくしなくても、レイアウトを小さくすることができ、これに伴って内部空間１４も小さくすることができるので、犠牲層Ｒ２の容積を小さくすることができ、エッチャントによる犠牲層Ｒ２の除去に要する時間を短縮することができる。これにより、エッチャントによる素子のダメージを最小限に抑えることができる。また、壁部１３を設けることにより、開口部１５と可動部１１との距離を自由に設定することができるので、レイアウトの自由度が向上する。

［変形例］
上記実施の形態では、壁部１３を封止層１２と一体的に形成すると共に、基板１０の表面と接して形成していたが、図８に例示したように、壁部１３と基板１０との間に、埋め込み材料が可動部１１にまで到達しない程度の間隙１４Ｂを設けてもよい。これにより、例えば、封止層１２の材料を歪の強い材料により形成した場合であっても、封止層１２の歪に起因して基板１０に応力が発生し、可動部１１の近傍にクラックが生じる虞がなくなるので、素子の信頼性が向上する。

また、上記実施の形態では、壁部１３を封止層１２と一体的に形成していたが、封止層１２と別個に形成すると共に封止層１２と接するように形成してもよい。なお、図９に例示したように、封止層１２と別個に形成した壁部２３と、封止層１２との間に、埋め込み材料が可動部１１にまで到達しない程度の間隙１４Ｃを設けてもよい。これにより、例えば、封止層１２の材料を歪の強い材料により形成した場合であっても、封止層１２の歪に起因して基板１０に応力が発生し、可動部１１の近傍にクラックが生じる虞がなくなるので、素子の信頼性が向上する。また、壁部２３と可動部１１とを同じ高さで形成することが可能な場合には、壁部２３を可動部１１と一括に形成することができる。これにより、処理時間の増加を抑制することができる。

また、上記実施の形態では、方形状の一枚板からなる壁部１３を内部空間１４内に設けていたが、例えば、図１０に例示したように、二枚板からなる壁部３３を設けてもよい。これにより、例えば、可動部１１の高さが高く、開口部Ｈ２のアスペクト比が高い場合であっても、壁部３３を容易に封止層１２と一体的に形成することができる。ただし、壁部３３の高さがあまりに高い場合には、例えば、図１１に例示したように、アスペクト比の低い壁部４３を形成することが好ましい。これにより、応力の集中によって壁部３３や封止層１２にクラックが入る虞を防止することができるので、素子の信頼性が向上する。

また、上記実施の形態では、開口部１５を１つ設けた場合について説明したが、複数設けてもよい。この場合に、壁部１３を１つだけ設けてもよいが、壁部１３をあまり大きくすると、犠牲層Ｒ２を除去する際に、壁部１３の背後に犠牲層Ｒ２が除去しきれずに残留してしまう虞がある。そこで、そのような虞がある場合には、例えば、図１２の上面図（封止部材１６を省略）に例示したように、各開口部１５に対応して壁部１３を１つずつ設けることが好ましい。これにより、製造過程において、各壁部１３の間に形成された間隙からエッチャントを可動部１１側に流し込むことができるので、犠牲層Ｒ２を短時間で確実に除去することができる。これにより、犠牲層Ｒ２の残留によって素子の特性が変化するのを防止することができ、素子の信頼性が向上する。ただし、この場合には、埋め込み材料が可動部１１に到達しないようにするために、開口部１５を貫通すると共に封止層１２および壁部１３を貫通しない直線が横切ることのない空間（影空間２９）内に可動部１１を設けることが必要となる。

なお、図１２では、各開口部１５の最遠端部１５Ａと、各開口部１５に対応して設けられた壁部１３の両側面１３Ａの端部とを結んだ直線１８が隣接する壁部１３を貫通するように、各壁部１３を配置しているが、これにより、埋め込み材料が各壁部１３の間に形成された間隙を介して内部空間１４のうち可動部１１側の空間に到達する虞がないので、可動部１１を各壁部１３に近接して配置することができる。これにより、上記実施の形態と同様、素子の信頼性を低下させることなく、レイアウトを小さくすることができる。その結果、デッドスペースを小さくすることができるので、フットプリントを小さくすることができる。

また、複数の可動部１１を２次元配列する場合には、例えば、図１３に例示したように、可動部１１の形成されていない領域を利用して、複数の開口部１５を２次元配列することができる。このとき、可動部１１および開口部１５の形成されていない領域を利用して、各可動部１１と各開口部１５との間に壁部１３を設けることにより、可動部１１を飛散する埋め込み材料から保護することができるので、わざわざ各可動部１１と各開口部１５との間を広くする必要がない。これにより、複数の可動部１１を２次元配列する場合であっても、上記実施の形態と同様、素子の信頼性を低下させることなく、レイアウトを小さくすることができる。その結果、デッドスペースを小さくすることができるので、フットプリントを小さくすることができる。

［適用例］
次に、図１４を参照して、上記実施の形態のＭＥＭＳ素子１を搭載した通信装置の構成について説明する。図１４は、電子機器としての通信装置のブロック構成を表している。なお、上記実施の形態のＭＥＭＳ素子１を搭載した半導体デバイスおよびモジュールは、上記通信装置により具現化されるので、以下、合わせて説明する。

なお、本適用例では、ＭＥＭＳ素子１を搭載した場合を例示して説明するが、上記各変形例に係るＭＥＭＳ素子を搭載した場合であっても同様の作用、効果を奏する。

図１４に示した通信装置は、上記実施の形態において説明したＭＥＭＳ素子１をミキサ３２２Ｉ，３２２Ｑ，３３３，３６２Ｉ，３６２Ｑ（半導体デバイス）として搭載したものであり、例えば、携帯電話器、情報携帯端末（ＰＤＡ）、無線ＬＡＮ機器などである。なお、上記ミキサ３２２Ｉ，３２２Ｑ，３３３，３６２Ｉ，３６２Ｑは、ＳｏＣからなる半導体デバイス内に形成されている。この通信装置は、例えば、図１４に示したように、送信系回路３００Ａ（モジュール）と、受信系回路３００Ｂ（モジュール）と、送受信経路を切り替える送受信切換器３０１と、高周波フィルタ３０２と、送受信用のアンテナ３０３とを備えている。

送信系回路３００Ａは、Ｉチャンネルの送信データおよびＱチャンネルの送信データに対応した２つのデジタル／アナログ変換器（ＤＡＣ；Digital/Analogue Converter）３１１Ｉ，３１１Ｑおよび２つのバンドパスフィルタ３１２Ｉ，３１２Ｑと、変調器３２０および送信用ＰＬＬ（Phase-Locked Loop ）回路３１３と、電力増幅器３１４とを備えている。この変調器３２０は、上記した２つのバンドパスフィルタ３１２Ｉ，３１２Ｑに対応した２つのバッファアンプ３２１Ｉ，３２１Ｑおよび２つのミキサ３２２Ｉ，３２２Ｑと、移相器３２３と、加算器３２４と、バッファアンプ３２５とを含んで構成されている。

受信系回路３００Ｂは、高周波部３３０、バンドパスフィルタ３４１およびチャンネル選択用ＰＬＬ回路３４２と、中間周波回路３５０およびバンドパスフィルタ３４３と、復調器３６０および中間周波用ＰＬＬ回路３４４と、Ｉチャンネルの受信データおよびＱチャンネルの受信データに対応した２つのバンドパスフィルタ３４５Ｉ，３４５Ｑおよび２つのアナログ／デジタル変換器（ＡＤＣ；Analogue/Digital Converter）３４６Ｉ，３４６Ｑとを備えている。高周波部３３０は、低ノイズアンプ３３１と、バッファアンプ３３２，３３４と、ミキサ３３３とを含んで構成されており、中間周波回路３５０は、バッファアンプ３５１，３５３と、自動ゲイン調整（ＡＧＣ；Auto Gain Controller）回路３５２とを含んで構成されている。復調器３６０は、バッファアンプ３６１と、上記した２つのバンドパスフィルタ３４５Ｉ，３４５Ｑに対応した２つのミキサ３６２Ｉ，３６２Ｑおよび２つのバッファアンプ３６３Ｉ，３６３Ｑと、移相器３６４とを含んで構成されている。

この通信装置では、送信系回路３００ＡにＩチャンネルの送信データおよびＱチャンネルの送信データが入力されると、それぞれの送信データを以下の手順で処理する。すなわち、まず、ＤＡＣ３１１Ｉ、３１１Ｑにおいてアナログ信号に変換し、引き続きバンドパスフィルタ３１２Ｉ，３１２Ｑにおいて送信信号の帯域以外の信号成分を除去したのち、変調器３２０に供給する。続いて、変調器３２０において、バッファアンプ３２１Ｉ，３２１Ｑを介してミキサ３２２Ｉ，３２２Ｑに供給し、引き続き送信用ＰＬＬ回路３１３から供給される送信周波数に対応した周波数信号を混合して変調したのち、両混合信号を加算器３２４において加算することにより１系統の送信信号とする。この際、ミキサ３２２Ｉに供給する周波数信号に関しては、移相器３２３において信号移相を９０°シフトさせることにより、Ｉチャンネルの信号とＱチャンネルの信号とが互いに直交変調されるようにする。最後に、バッファアンプ３２５を介して電力増幅器３１４に供給することにより、所定の送信電力となるように増幅する。この電力増幅器３１４において増幅された信号は、送受信切換器３０１および高周波フィルタ３０２を介してアンテナ３０３に供給されることにより、そのアンテナ３０３を介して無線送信される。この高周波フィルタ３０２は、通信装置において送信または受信する信号のうちの周波数帯域以外の信号成分を除去するバンドパスフィルタとして機能する。

一方、アンテナ３０３から高周波フィルタ３０２および送受信切換器３０１を介して受信系回路３００Ｂに信号が受信されると、その信号を以下の手順で処理する。すなわち、まず、高周波部３３０において、受信信号を低ノイズアンプ３３１で増幅し、引き続きバンドパスフィルタ３４１で受信周波数帯域以外の信号成分を除去したのち、バッファアンプ３３２を介してミキサ３３３に供給する。続いて、チャンネル選択用ＰＰＬ回路３４２から供給される周波数信号を混合し、所定の送信チャンネルの信号を中間周波信号とすることにより、バッファアンプ３３４を介して中間周波回路３５０に供給する。続いて、中間周波回路３５０において、バッファアンプ３５１を介してバンドパスフィルタ３４３に供給することにより中間周波信号の帯域以外の信号成分を除去し、引き続きＡＧＣ回路３５２でほぼ一定のゲイン信号としたのち、バッファアンプ３５３を介して復調器３６０に供給する。続いて、復調器３６０において、バッファアンプ３６１を介してミキサ３６２Ｉ，３６２Ｑに供給したのち、中間周波用ＰＰＬ回路３４４から供給される周波数信号を混合し、Ｉチャンネルの信号成分とＱチャンネルの信号成分とを復調する。この際、ミキサ３６２Ｉに供給する周波数信号に関しては、移相器３６４において信号移相を９０°シフトさせることにより、互いに直交変調されたＩチャンネルの信号成分とＱチャンネルの信号成分とを復調する。最後に、Ｉチャンネルの信号およびＱチャンネルの信号をそれぞれバンドパスフィルタ３４５Ｉ，３４５Ｑに供給することによりＩチャンネルの信号およびＱチャンネルの信号以外の信号成分を除去したのち、ＡＤＣ３４６Ｉ，３４６Ｑに供給してデジタルデータとする。これにより、Ｉチャンネルの受信データおよびＱチャンネルの受信データが得られる。

この通信装置は、上記実施の形態のＭＥＭＳ素子１をミキサ３２２Ｉ，３２２Ｑ，３３３，３６２Ｉ，３６２Ｑとして搭載しているので、埋め込み材料の付着など、成膜時における影響を受けて個々のミキサの高周波特性がばらつくことがない。これにより、個々の通信装置において高周波特性が安定しており、信頼性が高い。

なお、図１４に示した通信装置では、上記実施の形態のＭＥＭＳ素子１をミキサ３２２Ｉ，３２２Ｑ，３３３，３６２Ｉ，３６２Ｑ（半導体デバイス）に適用する場合について説明したが、必ずしもこれに限られるものではなく、例えば、ＭＥＭＳ素子１を送受信切替器３０１や、バンドパスフィルタ３１２Ｉ，３１２Ｑ，３４１，３４３，３４６Ｉ，３４６Ｑ、または、高周波フィルタ３０２に適用してもよい。この場合においても、上記と同様の効果を得ることができる

以上、実施の形態、変形例および適用例を挙げて本発明について説明したが、本発明は上記実施の形態等に限定されるものではなく、本発明のＭＥＭＳ素子、半導体デバイスおよび通信装置の構成やその製造方法に関する手順などは、上記実施の形態等と同様の効果を得ることが可能な限りにおいて自由に変形可能である。

また、上記実施の形態等では、本発明のＭＥＭＳ素子を携帯電話機などの通信装置に代表される電子機器に適用する場合について説明したが、必ずしもこれに限られるものではなく、通信装置以外の電子機器に適用することも可能である。これらのいずれの場合においても、上記実施の形態と同様の効果を得ることができる。

本発明の一実施の形態に係るＭＥＭＳ素子の上面構成図である。 図１のＡ−Ａ矢視方向の断面構成図である。 図２のＢ−Ｂ矢視方向の断面構成図である。 図２のＣ−Ｃ矢視方向の断面構成図である。 影空間を説明するための上面構成図である。 図１のＭＥＭＳ素子の製造過程を説明するための断面構成図である。 図６に続く製造過程を説明するための断面構成図である。 一変形例に係るＭＥＭＳ素子の断面構成図である。 他の変形例に係るＭＥＭＳ素子の断面構成図である。 その他の変形例に係るＭＥＭＳ素子の断面構成図である。 その他の変形例に係るＭＥＭＳ素子の断面構成図である。 その他の変形例に係るＭＥＭＳ素子の上面構成図である。 その他の変形例に係るＭＥＭＳ素子の上面構成図である。 適用例に係る通信装置の機能ブロック図である。

符号の説明

１…ＭＥＭＳ素子、１０…基板、１０Ａ…支持基体、１０Ｂ…下地層、１１…可動部、１２…封止層、１２Ａ…天井部分、１２Ｂ…側壁部分、１３，２３，３３，４３…壁部、１４…内部空間、１４Ａ，１４Ｂ，１４Ｃ…間隙、１５…開口部、１５Ａ…最遠端部、１７…封止部材、１８、２８…直線、１９，２９…影空間。

Claims (11)

1. 基板と、
   前記基板の表面に形成された１または複数の機能部と、
   前記機能部の周囲に空間を形成すると共に埋め込み材料により封止された１または複数の開口部を有する封止層と、
   前記空間を分離することなく前記機能部と前記開口部との間に形成された１または複数の壁部と
   を備えたことを特徴とする機能素子。
2. 前記機能部は、前記開口部を貫通すると共に前記封止層および前記壁部を貫通しない直線が横切ることのない空間内に配置されている
   ことを特徴とする請求項１に記載の機能素子。
3. 前記壁部は前記封止層と一体的に形成されている
   ことを特徴とする請求項１に記載の機能素子。
4. 前記壁部は前記基板と接して配置されている
   ことを特徴とする請求項３に記載の機能素子。
5. 前記壁部は前記基板と所定の間隙を介して配置されている
   ことを特徴とする請求項３に記載の機能素子。
6. 前記壁部は前記封止層と別個に形成されている
   ことを特徴とする請求項１に記載の機能素子。
7. 前記壁部は前記封止層と接して配置されている
   ことを特徴とする請求項６に記載の機能素子。
8. 前記壁部は前記封止層と所定の間隙を介して配置されている
   ことを特徴とする請求項６に記載の機能素子。
9. 前記開口部は前記封止層の前記機能部との非対向領域に形成されている
   ことを特徴とする請求項１に記載の機能素子。
10. 一の素子と他の素子とに接続された機能素子を内蔵する半導体デバイスであって、
    前記機能素子は、
    基板と、
    前記基板の表面に形成された１または複数の機能部と、
    前記機能部の周囲に空間を形成すると共に埋め込み材料により封止された１または複数の開口部を有する封止層と、
    前記空間を分離することなく前記機能部と前記開口部との間に形成された１または複数の壁部と
    を備える
    ことを特徴とする半導体デバイス。
11. 請求項１０に記載の半導体デバイスを内蔵する
    ことを特徴とする電子機器。

Images