JP2007142533A - 静電容量型共振素子、静電容量型共振素子の製造方法および通信装置 - Google Patents

Abstract

【課題】振動子と各電極との間隔を独立に設定することで、振動子の駆動電圧を上げることなく透過容量を低減することを可能とする。
【解決手段】基板１０上に空間３１を介して両端が前記基板１０上に支持された振動子２１と、前記振動子２１下に前記空間３１の一部を介して前記基板１０上に形成された第１電極４１と、前記振動子２１下に前記空間３１の一部を介して前記基板１０上に前記第１電極４１と並設された第２電極５１とを備えた静電容量型共振素子１であって、信号線となる電極とＤＣ線となる電極とが分離されていて、前記第１電極４１と前記振動子２１との間隔ｄ１と前記第２電極５１と前記振動子２１との間隔ｄ２が異なるものである。
【選択図】図１

Description

本発明は、大きな静電量を得ることが容易な静電容量型共振素子、静電容量型共振素子の製造方法および通信装置に関するものである。

半導体プロセスを用いて形成された微小振動子は、デバイスの占有面積が小さいこと、高いＱ値を実現できること、他の半導体デバイスとの集積が可能であることという特徴により、無線通信デバイスの中でも高周波フィルタとしての利用がミシガン大学を始めとする研究機関から提案されている（例えば、非特許文献１参照。）。

例えば、図９に示すように、シリコン基板上に酸化シリコン膜および窒化シリコン膜の積層膜を形成した基板３１０上に、離間した状態で入力電極３１１と出力電極３１２とが平行に配設され、その上部に微小な隙間を形成する空間３２１を介して上記入力電極３１１および上記出力電極３１２を横切るように両端支持されたビーム型振動子３１３が配設されているものである。このような共振器では、上記入力電極３１１に高周波の入力信号が印加された場合、上記出力電極３１２上に形成された空間３２１を介して設けられた振動子電極３１３のビーム（振動部）３１３ａが固有振動周波数に一致する高周波信号によって機械的な共振が励起され、出力電極３１２とビーム（振動部）３１３ａとの間の空間３２１で構成されるキャパシタの容量が変化し、これが出力電極３１２からフィルタリングされた信号として出力される。上記振動子３１３は２次モードの振動となる。なお、図９の（１）図は平面レイアウト図であり、（２）図は（１）図中のＢ−Ｂ’線断面図である。

これらのビーム型振動子を用いてフィルタを構成する場合において、基板上に形成される電極パターンとこの電極パターンの上に空間を介して設けられる振動子との間の容量が共振特性に大きく影響する。この容量を小さくするほどフィルタに適した共振特性が得られるが、上記電極パターンと振動子との距離が離れることで、振動子の振動部（ビーム）を駆動するための駆動電圧（例えばＤＣ電圧）が高くなる。

また、２次モードの振動を利用した振動子の特性は、寄生容量が小さくできることが最大の特徴である。またビーム長を長く形成することができるため、加工ばらつきを小さくすることができる特徴があり、並列に配置することに適している。その反面、低周波用（１００ＭＨｚ以下）の共振素子の場合はビーム長が長いため、振動子と電極との間に振動子を振動させるための空間を形成する犠牲膜エッチングの際に、溶液の表面張力によってビームが電極に接触する現象、すなわちスティクションが発生しやすい。

Clark T.-C.Nguyen著 「Microelectromechanical Components for Miniaturized Low-Power Communications」Proceedings,1999 IEEE MTT-S International Microwave Symposium RF MEMS Workshop, pp.48-77 １９９９年

解決しようとする問題点は、基板上に形成される電極パターン（例えば、入力電極もしくは出力電極、駆動電極等）とこの電極パターン上に空間部を介して設けられる振動子との間の静電容量を小さくするほどフィルタに適した共振特性が得られるが、電極パターンと振動子との距離が離れることにより、振動子を駆動するための直流（ＤＣ）電圧が高くなるという点がある。

本発明は、ＤＣ電圧を上げることなく透過容量を低減することができる静電容量型共振素子およびその製造方法およびそれを用いた通信装置を提供することを課題とする。

本発明の静電容量型共振素子は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された第１電極と、前記振動子下に前記空間の一部を介して前記基板上に前記第１電極と並設された第２電極とを備えた静電容量型共振素子であって、信号線となる電極とＤＣ線となる電極とが分離されていて、前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なることを特徴とする。

本発明の静電容量型共振素子では、前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なることから、例えば、第１電極を入力電極もしくは出力電極とし、第２電極を振動子の駆動電極とすることで、入力電極もしくは出力電極となる第１電極と振動子との間隔を広く設定することができるので、静電容量を小さくすることができる。このため、フィルタに適した共振特性が得られる間隔に、入力電極もしくは出力電極となる第１電極と振動子との間隔を設定することができる。また、振動子の駆動電極とする第２電極と振動子との間隔を狭く設定できるので、低い直流（ＤＣ）電圧で大きな静電力を得ることが可能になる。

本発明の静電容量型共振素子の製造方法は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された第１電極と、前記振動子下に前記空間の一部を介して前記基板上に前記第１電極と並設された第２電極とを備えた静電容量型共振素子の製造方法であって、信号線となる電極とＤＣ線となる電極とが分離して形成するとともに、前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なるように、前記第１電極および前記第２電極を形成することを特徴とする。

本発明の静電容量型共振素子の製造方法では、前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なるように、前記第１電極および前記第２電極を形成することから、例えば、第１電極を入力電極もしくは出力電極とし、第２電極を振動子の駆動電極とすることで、入力電極もしくは出力電極となる第１電極と振動子との間隔が広くなるように形成することができるので、この静電容量型共振素子の静電容量を小さくすることができる。このため、フィルタに適した共振特性が得られる間隔に、入力電極もしくは出力電極となる第１電極と振動子との間隔を形成することができる。また、振動子の駆動電極とする第２電極と振動子との間隔を狭く形成することができるので、低い駆動電圧で大きな静電力を得る静電容量型共振素子が形成される。

本発明の通信装置は、基板上に空間を介して両端が前記基板上に支持された振動子と、前記振動子下に前記空間の一部を介して前記基板上に形成された第１電極と、前記振動子下に前記空間の一部を介して前記基板上に前記第１電極と並設された第２電極とを備えた静電容量型共振素子を有するフィルタを搭載した通信装置において、前記静電容量型共振素子は、信号線となる電極とＤＣ線となる電極とが分離されていて、前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なることを特徴とする。

上記通信装置では、本発明の静電容量型共振素子を有するフィルタを搭載したことから、低い駆動電圧で大きな静電容量が得られる周波数フィルタを搭載することが可能になる。

本発明の静電容量型共振素子は、第１電極と振動子との間隔と第２電極と振動子との間隔が異なるため、第１電極を入力電極もしくは出力電極とし、第２電極を振動子の駆動電極とし、第１電圧と振動子との間隔が広く形成されていることで静電容量を小さくすることができるとともに、第２電圧と振動子との間隔が狭く形成されていることで低い駆動電圧で大きな静電力を得ることができる。また、駆動電圧の制御と振動子の共振特性とを独立に扱うことができるため、フィルタの設計が容易となるという利点がある。

本発明の静電容量型共振素子の製造方法は、第１電極と振動子との間隔と第２電極と振動子との間隔が異なるように、第１電極および第２電極を形成するため、第１電極を入力電極もしくは出力電極として形成し、第２電極を振動子の駆動電極として形成し、第１電圧と振動子との間隔が広く形成することで静電容量を小さくすることができるとともに、第２電圧と振動子との間隔を狭く形成することで低い駆動電圧で大きな静電力が得られる静電容量型共振素子を製造することができる。これにより、駆動電圧の制御と振動子の共振特性とを独立に扱うことができるようになるので、フィルタの設計が容易となるという利点がある。また、プロセスの変更、すなわち、第１電圧と振動子との間隔を変更することで透過容量を変えることができるようになる。

上記通信装置では、本発明の静電容量型共振素子を有するフィルタを搭載したことから、通信装置の低消費電力化が図れ、信頼性が高められる。

本発明の静電容量型共振素子に係る一実施の形態の第１例を、図１より説明する。図１における（１）図は平面レイアウト図であり、（２）図は（１）図中のＡ−Ａ’線断面図である。

図１に示すように、表面が絶縁性の基板１０上に空間３１を介して振動子２１が形成されている。この振動子２１は、両端を上記基板１１上に形成された支持部２２、２３によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、２次モードの振動を発現するものである。上記基板１０は、例えば半導体基板１１上に第１絶縁膜１２として例えば酸化シリコン膜、第２絶縁膜１３として例えば窒化シリコン膜が積層されたものである。また、上記支持部２２、２３は、導電性を有し振動子２１の電極配線を兼ねる。

さらに、上記基板１０上には上記振動子２１下に上記空間３１の一部を介して第１電極４１と第２電極５１とが並設されている。上記第１電極４１上および上記第２電極５１は、上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｌｃ）、すなわち上記振動子２１が振動した際にできる節を挟んで一方側に第１電極４１が配置され、他方側に第２電極５１が配置されている。上記第１電極４１上の上記振動子２１との空間３１（３１Ａ）は、上記第２電極５１上の上記振動子２１との空間３１（３１Ｂ）のよりも大きな間隔に形成されている。また、上記支持部２２には電極６１が接続されている。

上記第１電極４１は信号の入力側であり、上記第２電極５１は上記振動子２１を振動させる駆動電極であり、ローパスフィルタＬＰＦを介して駆動電源となる直流電源ＤＣが接続されている。また、振動子２１側に接続されている電極６１が信号の出力側となる。

上記構成の静電容量型共振素子１は、図２に示す等価回路で表すことができる。すなわち、図２に示すように、静電容量型共振素子１は、抵抗Ｒ_x、リアクタンスＬｃ、容量Ｃ_xが直列に接続され、それに容量Ｃ₀が並列に接続されたものと等価となる。この場合の共振周波数ｆ_rは（１）式のようになり、反共振周波数ｆ_aは（２）式のようになる。したがって、反共振周波数ｆａは（３）式のように表せる。

上記静電容量型共振素子１は、第１電極４１と振動子２１との間隔ｄ１と第２電極５１と振動子２１との間隔ｄ２が異なる。すなわち、第１電極４１を入力電極とし、第２電極５１を振動子２１の駆動電極とすることで、入力電極となる第１電極４１と振動子２１との間隔ｄ１を広く設定することができるので、静電容量を小さくすることができる。すなわち、静電容量を小さくすることで、共振周波数と反共振周波数との差Δｆは大きくなる。このことは、図３の周波数特性のグラフに示すように、フィルタの周波数帯域幅を広げることができるようになり、フィルタ特性が向上することを意味している。

また、フィルタに適した共振特性が得られる間隔に、入力電極となる第１電極４１と振動子２１との間隔ｄ１を設定することができる。また、振動子２１の駆動電極とする第２電極５１と振動子２１との間隔ｄ２を狭く設定できるので、低い直流（ＤＣ）電圧で大きな静電力を得ることが可能になる。また、駆動電圧の制御と振動子２１の共振特性とを独立に扱うことができるため、フィルタの設計が容易となるという利点がある。

次に、本発明の静電容量型共振素子に係る一実施の形態の第２例を、図４の概略構成断面図で示す。

図４に示すように、表面が絶縁性の基板１０上に空間３１を介して振動子２１が形成されている。この振動子２１は、両端を上記基板１１上に形成された支持部２２、２３によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、２次モードの振動を発現するものである。上記基板１０は、例えば半導体基板１１上に第１絶縁膜１２として例えば酸化シリコン膜、第２絶縁膜１３として例えば窒化シリコン膜が積層されたものである。また、上記支持部２２、２３は、導電性を有し振動子２１の電極配線を兼ねる。

さらに、上記基板１０上には上記振動子２１と上記空間３１の一部を介して第１電極４１と第２電極５１とが並設されている。上記第１電極４１上および上記第２電極５１は、上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｃ）、すなわち上記振動子２１が振動した際にできる節を挟んで一方側に第１電極４１が配置され、他方側に第２電極５１が配置されている。上記第１電極４１上の上記振動子２１との空間３１（３１Ａ）は、上記第２電極５１上の上記振動子２１との空間３１（３１Ｂ）のよりも大きな間隔に形成されている。また、上記支持部２２には電極６１が接続されている。

上記第１電極４１は信号の出力側であり、上記第２電極５１は上記振動子２１を振動させる駆動電極であり、ローパスフィルタＬＰＦを介して駆動電源となる直流電源ＤＣが接続されている。また、振動子２１側に接続されている電極６１が信号の入力側となる。

上記静電容量型共振素子２は、第１電極４１と振動子２１との間隔ｄ１と第２電極５１と振動子２１との間隔ｄ２が異なる。すなわち、第１電極４１を出力電極とし、第２電極５１を振動子２１の駆動電極とすることで、出力電極となる第１電極４１と振動子２１との間隔ｄ１を広く設定することができるので、静電容量を小さくすることができる。このため、フィルタに適した共振特性が得られる間隔に、出力電極となる第１電極４１と振動子２１との間隔ｄ１を設定することができる。また、振動子２１の駆動電極とする第２電極５１と振動子２１との間隔ｄ２を狭く設定できるので、低い直流（ＤＣ）電圧で大きな静電力を得ることが可能になる。また、駆動電圧の制御と振動子２１の共振特性とを独立に扱うことができるため、フィルタの設計が容易となるという利点がある。

次に、本発明の静電容量型共振素子に係る一実施の形態の第３例〜第５例を、図５の平面レイアウト図によって説明する。図５では、上記第１電極４１および第２電極５１のｌ平面レイアウト形状を示す。

図５（１）に示すように、第３例の静電容量型共振素子３は、表面が絶縁性の基板１０上に空間３１を介して振動子２１が形成されている。この振動子２１は、両端を上記基板１０上に形成された支持部２２、２３によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、２次モードの振動を発現するものである。上記基板１０は、例えば半導体基板上に第１絶縁膜として例えば酸化シリコン膜、第２絶縁膜として例えば窒化シリコン膜が積層されたものである。また、上記支持部２２には電極６１が接続されている。

上記第１電極４１上および上記第２電極５１は、上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｌｃ）を挟んで一方側に第１電極４１が配置され、他方側に第２電極５１が配置されるとともに、第１電極４１および第２電極５１が対向する側は上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｌｃ）側に向かって突起状に形成されている。

すなわち、上記第１電極４１の中心線Ｌｃ側は、例えば突起部４２、４３が、上記振動子２１の短手方向に配列され、振動子２１の短手方向の中心を挟んで形成されている。この突起部４２、４３は、例えば、四角形に形成されている。また、上記第２電極５１の中心線Ｌｃ側は、例えば突起部５２が、形成されている。この突起部５２は上記振動子２１の短手方向の中心に配置されている。この突起部５２は、例えば、四角形に形成されている。

次に、図５（２）に示すように、第４例の静電容量型共振素子４は、突起部４２、４３、５２の形状を台形状としたものであり、その他の構成は、前記図５（１）によって説明した静電容量型共振素子３と同様である。

すなわち、表面が絶縁性の基板１０上に空間３１を介して振動子２１が形成されている。この振動子２１は、両端を上記基板１１上に形成された支持部２２、２３によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、２次モードの振動を発現するものである。上記基板１０は、例えば半導体基板上に第１絶縁膜として例えば酸化シリコン膜、第２絶縁膜として例えば窒化シリコン膜が積層されたものである。また、上記支持部２２には電極６１が接続されている。

さらに、上記基板１０上には上記振動子２１と上記空間３１の一部を介して第１電極１２と第２電極１３とが並設されている。上記第１電極１２上および上記第２電極１３は、上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｌｃ）を挟んで一方側に第１電極４１が配置され、他方側に第２電極５１が配置されるとともに、第１電極４１および第２電極５１が対向する側は上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｌｃ）側に向かって突起状の上記突起部４２、４３、５２が形成されている。

すなわち、上記第１電極４１の中心線Ｌｃ側は、台形状の突起部４２、４３が、上記振動子２１の短手方向に配列され、振動子２１の短手方向の中心を挟んで形成されている。また、上記第２電極５１の中心線Ｌｃ側は、台形状の突起部５２が形成されている。この突起部５２は上記振動子２１の短手方向の中心に配置されている。

図５（３）に示す第５例の静電容量型共振素子５は、突起部の配置、形状のみ異なるもので、その他の構成は、前記図５（１）によって説明した静電容量型共振素子３と同様である。

すなわち、表面が絶縁性の基板１０上に空間３１を介して振動子２１が形成されている。この振動子２１は、両端を上記基板１１上に形成された支持部２２、２３によって支持されたもので、例えば導電性を有するポリシリコンにより形成されていて、２次モードの振動を発現するものである。また、上記支持部２２、２３は、導電性を有し振動子２１の電極配線を兼ねる。また、上記支持部２２には電極６１が接続されている。

さらに、上記基板１０上には上記振動子２１と上記空間３１の一部を介して第１電極４１と第２電極５１とが並設されている。上記第１電極４１上および上記第２電極５１は、上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｌｃ）を挟んで一方側に第１電極４１が配置され、他方側に第２電極５１が配置されるとともに、第１電極４１および第２電極５１が対向する側は上記振動子２１の中心（上記支持部２２、２３間の中心：図面の中心線Ｌｃ）側に向かって突起状に上記突起部４２、５２が形成されている。

すなわち、上記第１電極４１の中心線Ｌｃ側は、例えば突起部４２が、上記振動子２１の短手方向の中心に形成されている。この突起部４２は、好ましくは台形状に形成されるが、例えば四角形に形成することもできる。また、上記第２電極５１の中心線Ｌｃ側は、例えば突起部５２が、上記振動子２１の短手方向の中心に形成されている。この突起部５２は、好ましくは台形状に形成されるが、例えば四角形に形成することもできる。

上記説明したように、突起部４２、４３、５２、５３等を形成することにより、振動子２１に振動を与えるに十分な静電力を確保することができ、大きな静電容量を得ることができる。

また、前記図１によって説明した静電容量型共振素子１と同様に、振動子２１の支持端間の中心（図面の中心線Ｌｃ）を挟んで一方側に第１電極４１が配置され、他方側に第２電極５１が配置されていて、各突起部４２、４３、５２が対向する各電極側面に振動子４１、５１の支持端間の中心よりも各電極側に形成されていることから、スティクションが発生しやすい領域は、第１電極４１も第２電極５１も形成されていない。このため、空間３１を形成するための犠牲膜エッチングの際に、溶液の表面張力によって振動子２１の振動部が第１電極４１や第２電極５１に接触することが避けられる。よって、信頼性の高い静電容量型共振素子を製造することができるという利点がある。

次に、本発明の静電容量型共振素子に係る一実施の形態の一例を、図６〜図７の製造工程断面図により説明する。図６〜図７で説明する製造工程は、前記図１、図４および図５によって説明した静電容量型共振素子１〜５の製造工程であり、第１電極および第２電極のパターン形状を代えることによって各静電容量型共振素子１〜５を製造することができる。

図６（１）に示すように、例えば半導体基板１１上に第１絶縁膜１２として例えば酸化シリコン膜、第２絶縁膜１３として例えば窒化シリコン膜を積層して、基板１０を構成する。上記酸化シリコン膜、窒化シリコン膜は、例えば化学的気相成長（以下ＣＶＤという、ＣＶＤはChemical Vapor Deposition の略）法、例えば減圧ＣＶＤ法により形成される。

次に、図６（２）に示すように、上記基板１０上に電極を形成するための第１電極形成膜４５を形成する。この第１電極形成膜４５は、導電性を有する多結晶シリコンで形成する。このような導電性を有する多結晶シリコンとしては、例えばリン（Ｐ）を含有した多結晶シリコンがある。その後、リソグラフィ技術によるレジストマスク（図示せず）の形成、そのレジストマスクを用いたエッチングにより上記電極形成膜を加工して、第１電極の形成領域の第１電極形成膜４５を除去して、開口部４６を形成する。その後、上記エッチングに用いたレジストマスクを除去する。

次に、図６（３）に示すように、上記開口部４６を含む上記第１電極形成膜４５を被覆するように第２電極形成膜５５を形成する。この第２電極形成膜５５は、導電性を有する多結晶シリコンで形成する。このような導電性を有する多結晶シリコンとしては、例えばリン（Ｐ）を含有した多結晶シリコンがある。すなわち、第１電極形成膜４５と第２電極形成膜５５とは同一種の材料で形成する。このように、第２電極形成膜５５と第１電極形成膜４５とからなるもので、第１電極を形成する領域が他の領域よりも薄く形成された電極形成膜５７を形成する。

次に、図６（４）に示すように、リソグラフィ技術によるレジストマスク（図示せず）の形成、そのレジストマスクを用いたエッチングにより上記電極形成膜５７を加工して、第１電極４１、第２電極５１および後に形成される振動子が支持されるもので振動子の電極配線となる支持部２２、支持部２３を形成する。したがって、第１電極４１は第１電極形成膜４５からなり、第２電極５１は第２電極形成膜５５と第１電極形成膜４５とからなるので、第１電極４１より厚く形成される。その後、上記エッチングに用いたレジストマスクを除去する。

上記第１電極４１上および上記第２電極５１は、並設され、上記支持部２２、支持部２３間の中心を挟んで両側に並設されている。例えば、上記第１電極４１と上記第２電極５１の各形状および配置は、前記図１および図５によって説明したのと同様とすることができる。

次に、図６（５）に示すように、上記支持部２２、２３、第１電極４１、第２電極５１等を被覆するように、犠牲膜８１を形成する。この犠牲膜８１は、例えば酸化シリコン（ＳｉＯ₂）膜で形成するころができ、例えば減圧ＣＶＤ法により形成することができる。その後、平坦化技術を用いて上記支持部２２、２３、第１電極４１、第２電極５１等の間を埋め込む。この平坦化技術としては、例えばリフロー技術がある。また、平坦化技術に化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishingの略）によることもできる。また、酸化シリコン膜の形成は、上記成膜方法に限定されず、その他のＣＶＤ技術、塗布技術等によって形成することもできる。

次に、リソグラフィ技術によるレジストマスク（図示せず）の形成、そのレジストマスクを用いたエッチングにより上記犠牲膜８１を加工して、振動子が支持されるもので振動子の電極配線となる支持部２２、支持部２３に達する開口部８２、８３を形成する。その後、上記エッチングに用いたレジストマスクを除去する。

次に、図７（６）に示すように、上記開口部８２、８３を含む上記犠牲膜８１上に振動子形成膜を形成する。この振動子形成膜は、例えば多結晶シリコン膜で形成され、例えば減圧ＣＶＤ法により形成することができる。次いで、リソグラフィ技術によるレジストマスク（図示せず）の形成、そのレジストマスクを用いたエッチングにより上記振動子形成膜を加工して、上記開口部８２、８３を通じて上記支持部２２、支持部２３に支持される振動子２１を形成する。上記エッチング加工は、例えば反応性イオンエッチングによる。

次に、エッチング技術により選択的に上記犠牲膜８１を除去する。その結果、図７（７）に示すように、支持部２２、２３に両端が支持された振動子２１が形成される。上記エッチングは例えばウエットエッチングにより、例えば、犠牲膜８１を形成する酸化シリコンを選択的にエッチングできるエッチング液には、例えば希フッ酸（ＤＨＦ）を用いる。このようにエッチングして犠牲膜８１を完全に除去することで、上記振動子２１が形成されるとともに、第１電極４１上および第２電極５１上に所定の間隔の空間３１が形成される。この空間３１の上記第１電極４１と振動子２１との間隔ｄ１および第２電極５１と振動子２１との間隔ｄ２は、上記第１電極４１上および第２電極５１上の犠牲膜８１〔前記図７（６）参照〕の膜厚によって決定される。

次に、図７（８）に示すように、電極配線形成膜を成膜した後、通常のリソグラフィ技術およびエッチング技術により上記電極配線形成膜をパターニングして、上記支持部２２に接続される電極配線６１を形成する。上記電極配線形成膜は、例えばアルミニウム銅合金、アルミニウムシリコン合金等で形成することができ、成膜方法としては、例えばスパッタリング法、蒸着法等を用いることができる。またエッチング加工には、通常のドライエッチング技術を用い、例えば反応性イオンエッチングにより加工する。

本発明の静電容量型共振素子１の製造方法では、第１電極４１と振動子２１との間隔ｄ１と、第２電極５１と振動子２１との間隔ｄ２とが異なるように、第１電極４１および第２電極５１を形成することから、例えば、第１電極４１を入力電極もしくは出力電極とし、第２電極５１を振動子２１の駆動電極とすることで、入力電極もしくは出力電極となる第１電極４１と振動子２１との間隔ｄ１が広くなるように形成することができるので、この静電容量型共振素子１の静電容量を小さくすることができる。このため、フィルタに適した共振特性が得られる間隔に、入力電極もしくは出力電極となる第１電極４１と振動子２１との間隔ｄ１を形成することができる。また、振動子２１の駆動電極とする第２電極５１と振動子２１との間隔ｄ２を狭く形成することができるので、低い駆動電圧で大きな静電力を得る静電容量型共振素子１が形成される。これにより、駆動電圧の制御と振動子の共振特性とを独立に扱うことができるようになるので、フィルタの設計が容易となるという利点がある。また、プロセスの変更、すなわち、第１電圧と振動子との間隔を変更することで透過容量を変えることができるようになる。

また、上記静電容量型共振素子１の製造方法では、第１電極４１および第２電極５１を、前記図５によって説明したような形状に形成することができる。前記図５によって説明したような形状に第１電極４１および第２電極５１を形成することにより、スティクションが発生しやすい領域は、第１電極４１も第２電極５１も形成しないことになる。このため、空間３１を形成するための犠牲膜８１のエッチングの際に、溶液の表面張力によって振動子２１の振動部が第１電極４１や第２電極５１に接触することが避けられる。すなわち、スティクションの発生が防止される。さらに、第１電極４１および第２電極５１同士が対向する各電極側面で振動子２１の支持端間の中心よりも各電極側に突起部４２、４３、５２等を形成することにより、振動子２１に重なり合う領域の第１電極４１および第２電極５１の面積が稼げるので、振動子２１に振動を与える際に十分な静電力が確保することができ、大きな静電容量を得ることができる。よって、信頼性の高い静電容量型共振素子を製造することができるという利点がある。

次に、本発明の通信装置に係る一実施の形態の一例を、図８のブロック図により説明する。図８で説明する通信装置は、前記本発明の静電容量型共振素子１〜５のいずれかを用いたフィルタを備えたものである。このフィルタとしては、高周波（ＲＦ）フィルタ、中間周波（ＩＦ）フィルタ等として用いることができる。このようなフィルタを備えた通信装置には、例えば携帯電話機、個人用携帯情報端末（ＰＤＡ：Personal Digital Assistance）機器、無線ＬＡＮ機器、無線トランシーバ、テレビジョンチューナ、ラジオチューナ等の、電磁波を利用して通信する通信装置がある。

図８に示すように、通信装置２００の送信系の構成を説明する。この送信系は、例えば、Ｉチャンネルの送信データをデジタル／アナログ変換器（ＤＡＣ）２０１Ｉに供給してアナログ信号に変換する。またＱチャンネルの送信データをデジタル／アナログ変換器（ＤＡＣ）２０１Ｑに供給してアナログ信号に変換する。変換された各チャンネルの信号は、バンド・パス・フィルタ２０２Ｉおよび２０２Ｑに供給して、送信信号の帯域以外の信号成分を除去し、バンド・パス・フィルタ２０２Ｉおよび２０２Ｑの出力を変調器２１０に供給する。

変調器２１０では、各チャンネルにバッファアンプ２１１Ｉおよび２１１Ｑを介してミキサ２１２Ｉおよび２１２Ｑに供給して、送信用のＰＬＬ（phase-locked loop）回路２０３から供給される送信周波数に対応した周波数信号を混合して変調し、両混合信号を加算器２１４で加算して１系統の送信信号とする。この場合、ミキサ２１２Ｉに供給する周波数信号は、移相器２１３で信号位相を９０°シフトさせてあり、Ｉチャンネルの信号とＱチャンネルの信号とが直交変調されるようにしてある。

加算器２１４の出力は、バッファアンプ２１５を介して電力増幅器２０４に供給し、所定の送信電力となるように増幅する。電力増幅器２０４で増幅された信号は、送受信切換器２０５と高周波フィルタ２０６を介してアンテナ２０７に供給し、アンテナ２０７から無線送信させる。高周波フィルタ２０６は、この通信装置で送信および受信する周波数帯域以外の信号成分を除去するバンド・パス・フィルタである。

受信系の構成としては、アンテナ２０７で受信した信号を、高周波フィルタ２０６および送受信切換器２０５を介して高周波部２２０に供給する。高周波部２２０では、受信信号を低ノイズアンプ（ＬＮＡ）２２１で増幅した後、バンド・パス・フィルタ２２２に供給して、受信周波数帯域以外の信号成分を除去し、バッファアンプ２２３を介して除去された信号をミキサ２２４に供給する。そして、チャンネル選択用ＰＬＬ回路２５１から供給される周波数信号を混合して、所定の送信チャンネルの信号を中間周波信号とし、バッファアンプ２２５を介してその中間周波信号を中間周波回路２３０に供給する。

中間周波回路２３０では、バッファアンプ２３１を介して供給される中間周波信号をバンド・パス・フィルタ２３２に供給して、中間周波信号の帯域以外の信号成分を除去し、除去された信号を自動ゲイン調整回路（ＡＧＣ回路）２３３に供給して、ほぼ一定のゲインの信号とする。自動ゲイン調整回路２３３でゲイン調整された中間周波信号は、バッファアンプ２３４を介して復調器２４０に供給する。

復調器２４０では、バッファアンプ２４１を介して供給される中間周波信号をミキサ２４２Ｉおよび２４２Ｑに供給して、中間周波用ＰＬＬ回路２５２から供給される周波数信号を混合して、受信したＩチャンネルの信号成分とＱチャンネルの信号成分を復調する。この場合、Ｉ信号用のミキサ２４２Ｉには、移相器２４３で信号位相を９０°シフトさせた周波数信号を供給するようにしてあり、直交変調されたＩチャンネルの信号成分とＱチャンネルの信号成分を復調する。

復調されたＩチャンネルとＱチャンネルの信号は、それぞれバッファアンプ２４４Ｉおよび２４４Ｑを介してバンド・パス・フィルタ２５３Ｉおよび２５３Ｑに供給して、ＩチャンネルおよびＱチャンネルの信号以外の信号成分を除去し、除去された信号をアナログ／デジタル変換器（ＡＤＣ）２５４Ｉおよび２５４Ｑに供給してサンプリングしてデジタルデータ化し、Ｉチャンネルの受信データおよびＱチャンネルの受信データを得る。

ここまで説明した構成において、各バンド・パス・フィルタ２０２Ｉ、２０２Ｑ、２０６、２２２、２３２、２５３Ｉ、２５３Ｑの一部又は全てとして、上述した実施の形態の構成のフィルタを適用して帯域制限することが可能である。

本発明の通信装置２００によれば、フィルタを構成する静電駆動型振動子に安定な直流バイアス電圧を供給することができるので、出力される高周波信号又は／および中間周波信号の時間変動を抑制することができ、また、突発的に印加される高電圧パルス（サージ電圧）による振動子の破壊を防止することができ、信頼性の高い通信装置を提供することができる。

上記実施の形態では、各フィルタをバンド・パス・フィルタとして構成したが、所定の周波数よりも下の周波数帯域だけを通過させるロー・パス・フィルタや、所定の周波数よりも上の周波数帯域だけを通過させるハイ・パス・フィルタとして構成して、それらのフィルタに上述した各実施の形態の構成のフィルタを適用してもよい。また、前記図７の例では、無線送信および無線受信を行う通信装置としたが、有線の伝送路を介して送信および受信を行う通信装置が備えるフィルタに適用してもよく、さらに送信処理だけを行う通信装置や受信処理だけを行う通信装置が備えるフィルタに、上述した実施の形態の構成のフィルタを適用してもよい。

本発明の通信装置２００は、本発明の静電容量型共振素子を有するフィルタを搭載したことから、スティクションが防止された信頼性の高いフィルタを搭載することが可能になり、通信装置の信頼性が高めることができるという利点がある。

本発明の静電容量型共振素子に係る一実施の形態の第１例を示す平面レイアウト図および（１）図中のＡ−Ａ’線断面図である。 本発明の静電容量型共振素子の等価回路を示した回路図である。 静電容量型共振素子の周波数特性を示すグラフである。 本発明の静電容量型共振素子に係る一実施の形態の第２例を示す概略構成断面図である。 本発明の静電容量型共振素子に係る一実施の形態の第３例〜第５例を示す平面レイアウト図である。 本発明の静電容量型共振素子の製造方法に係る一実施の形態の一例を示す製造工程断面図である。 本発明の静電容量型共振素子の製造方法に係る一実施の形態の一例を示す製造工程断面図である。 本発明の通信装置に係る一実施の形態の一例を示すブロック図である。 従来の静電容量型共振素子に係る一例を示す平面レイアウト図および（１）図中のＢ−Ｂ’線断面図である。

符号の説明

１…静電容量型共振素子、１０…基板、２１…振動子、３１（３１ａ），３１（３１ｂ）…空間、４１…第１電極、５１…第２電極、ｄ１，ｄ２…間隔

Claims (9)

1. 基板上に空間を介して両端が前記基板上に支持された振動子と、
   前記振動子下に前記空間の一部を介して前記基板上に形成された第１電極と、
   前記振動子下に前記空間の一部を介して前記基板上に前記第１電極と並設された第２電極と
   を備えた静電容量型共振素子であって、
   信号線となる電極とＤＣ線となる電極とが分離されていて、
   前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なる
   ことを特徴とする静電容量型共振素子。
2. 前記第１電極を信号の入力電極もしくは出力電極とし、前記第２電極を前記振動子の駆動電極とし、
   前記第１電極と前記振動子との間隔よりも前記第２電極と前記振動子との間隔のほうが狭い
   ことを特徴とする請求項１記載の静電容量型共振素子。
3. 前記振動子を信号の入力電極とし、前記第２電極を前記振動子の駆動電極とし、前記第１電極を信号の出力電極とする
   ことを特徴とする請求項２記載の静電容量型共振素子。
4. 前記振動子を信号の出力電極とし、前記第２電極を前記振動子の駆動電極とし、前記第１電極を信号の入力電極とする
   ことを特徴とする請求項２記載の静電容量型共振素子。
5. 前記振動子は２次モードの振動を有し、
   前記第１電極および前記第２電極は、前記振動子の支持端間の中心を挟んで一方側に前記第１電極が配置され、他方側に前記第２電極が配置されるとともに、前記第１電極および前記第２電極が対向する各電極側面には前記振動子の支持端間の中心よりも各電極側に突起部が形成されている
   ことを特徴とする請求項１記載の静電容量型共振素子。
6. 前記第１電極と前記振動子との間隔を設定することで前記静電容量型共振素子の共振特性を制御する
   ことを特徴とする請求項１記載の静電容量型共振素子。
7. 基板上に空間を介して両端が前記基板上に支持された振動子と、
   前記振動子下に前記空間の一部を介して前記基板上に形成された第１電極と、
   前記振動子下に前記空間の一部を介して前記基板上に前記第１電極と並設された第２電極と
   を備えた静電容量型共振素子の製造方法であって、
   信号線となる電極とＤＣ線となる電極とが分離して形成するとともに、
   前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なるように、前記第１電極および前記第２電極を形成する
   ことを特徴とする静電容量型共振素子の製造方法。
8. 前記第１電極および前記第２電極を成膜する工程は、
   基板上に第１電極形成膜を成膜する工程と、
   前記第１電極を形成する領域の前記第１電極形成膜を除去する工程と、
   前記第１電極形成膜の除去領域および前記第１電極形成膜を被覆する第２電極形成膜を成膜する工程と、
   前記第２電極形成膜で前記第１電極を形成するとともに、前記第１電極形成膜と前記第２電極形成膜との積層膜で前記第２電極を形成する工程と
   を備えたことを特徴とする請求項７記載の静電容量型共振素子の製造方法。
9. 基板上に空間を介して両端が前記基板上に支持された振動子と、
   前記振動子下に前記空間の一部を介して前記基板上に形成された第１電極と、
   前記振動子下に前記空間の一部を介して前記基板上に前記第１電極と並設された第２電極と
   を備えた静電容量型共振素子を有するフィルタを搭載した通信装置において、
   前記静電容量型共振素子は、
   信号線となる電極とＤＣ線となる電極とが分離されていて、
   前記第１電極と前記振動子との間隔と前記第２電極と前記振動子との間隔が異なる
   ことを特徴とする通信装置。
   

Images