CN107195637B - 显示面板的制造方法和显示面板 - Google Patents
显示面板的制造方法和显示面板 Download PDFInfo
- Publication number
- CN107195637B CN107195637B CN201710358185.7A CN201710358185A CN107195637B CN 107195637 B CN107195637 B CN 107195637B CN 201710358185 A CN201710358185 A CN 201710358185A CN 107195637 B CN107195637 B CN 107195637B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- forming
- substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Abstract
本发明公开了一种显示面板的制造方法和显示面板,属于显示技术领域。所述方法包括:在形成有第一膜层结构的衬底基板上形成绝缘层;在所述绝缘层上形成过孔;在形成有所述绝缘层的衬底基板上形成接触电极和第二膜层结构,所述接触电极位于所述过孔内,使得所述第一膜层结构、所述第二膜层结构及所述接触电极三者之间均构成电连接。本发明通过在过孔处形成接触电极,以接触电极来连接两个膜层结构,解决了相关中两个膜层结构可能在过孔处断开的问题。达到了位于绝缘层两侧的两个膜层结构能够稳定的形成电连接的效果。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种显示面板的制造方法和显示面板。
背景技术
显示面板通常包括有多个膜层结构,在制造显示面板的过程中,存在要将位于绝缘层两侧的膜层结构电连接的情况。
相关技术中有一种显示面板的制造方法,该方法包括:1、在衬底基板上形成第一膜层结构;2、在形成有第一膜层结构的衬底基板上形成绝缘层;3、通过刻蚀的方式在绝缘层上形成过孔,该过孔使所述第一膜层结构露出;4、在形成有绝缘层的衬底基板上形成像素电极,该像素电极在过孔处与所述第一膜层结构电连接。其中,第一膜层结构和第二膜层结构为位于绝缘层两端且被设计为构成电连接的两个结构。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:在通过刻蚀的方式在绝缘层上形成过孔时,可能会由于刻蚀液在平行于绝缘层表面的方向对绝缘层的刻蚀不均匀而对绝缘层的底部过度刻蚀,形成底切(undercut)现象,进而导致像素电极在过孔处极易断裂。如图1所示,其为存在底切现象的衬底基板的结构示意图,绝缘层12形成于第一膜层结构11上,第二膜层结构13形成于绝缘层12上,绝缘层12上形成有过孔K,在过孔K中,绝缘层12底部被刻蚀液过度刻蚀,使得绝缘层12和第一膜层结构11之间存在空隙,形成于绝缘层12上的第二膜层结构13容易在该空隙处断裂。
发明内容
为了解决现有技术中像素电极在过孔处极易断裂的问题,本发明实施例提供了一种显示面板的制造方法和显示面板。所述技术方案如下:
根据本发明的第一方面,提供了一种显示面板的制造方法,所述方法包括:
在形成有第一膜层结构的衬底基板上形成绝缘层;
在所述绝缘层上形成过孔;
在形成有所述绝缘层的衬底基板上形成接触电极和第二膜层结构,所述接触电极位于所述过孔内,使得所述第一膜层结构、所述第二膜层结构及所述接触电极三者之间均构成电连接。
可选的,所述绝缘层为钝化层,
所述在形成有第一膜层结构的衬底基板上形成绝缘层之前,所述方法包括:
在所述衬底基板上形成多个薄膜晶体管,所述第一膜层结构为所述多个薄膜晶体管中的漏极所形成的漏极图案。
可选的,所述在形成有所述绝缘层的衬底基板上形成接触电极和第二膜层结构,包括:
在形成有所述绝缘层的衬底基板上形成像素电极层;
在形成有所述像素电极层的衬底基板上形成接触导电层;
在形成有所述接触导电层的衬底基板上形成光刻胶图案,所述光刻胶图案包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区,且所述第一光刻胶区的光刻胶厚度大于所述第二光刻胶区的光刻胶厚度;
去除与所述光刻胶完全去除区对应的接触导电层和所述光刻胶完全去除区对应的像素电极层,得到像素电极图案,所述像素电极图案为所述第二膜层结构;
去除所述第二光刻胶区的光刻胶;
去除所述第二光刻胶区对应的接触导电层,得到所述接触电极。
可选的,所述在形成有所述接触导电层的衬底基板上形成光刻胶图案,包括:
在形成有所述接触导电层的衬底基板上形成光刻胶层;
采用灰度掩膜板对所述光刻胶层进行曝光处理和显影处理,得到所述光刻胶图案。
可选的,所述在形成有所述绝缘层的衬底基板上形成接触电极和第二膜层结构,包括:
通过构图工艺在所述过孔处形成所述接触电极,所述接触电极与所述第一膜层结构电连接;
在形成有所述接触电极的衬底基板上形成所述第二膜层结构,所述第二膜层结构与所述接触电极电连接。
可选的,所述在形成有所述绝缘层的衬底基板上形成接触电极和第二膜层结构,包括:
通过喷墨打印技术在所述过孔中形成所述接触电极,所述接触电极与所述第一膜层结构电连接;
在形成有所述接触电极的衬底基板上形成所述第二膜层结构,所述第二膜层结构与所述接触电极电连接。
可选的,所述在形成有所述绝缘层的衬底基板上形成接触电极和第二膜层结构,包括:
通过喷墨打印技术在形成有所述绝缘层的衬底基板上形成所述接触电极和所述第二膜层结构。
可选的,所述接触电极的厚度为2000埃至4000埃。
可选的,所述接触电极的材料包括铜、铝、银、钼、铬、钕、镍、锰、钛、钽和钨中的至少一种。
根据本发明的第二方面,提供一种显示面板,所述显示面板包括第一方面所述方法制造的显示面板。
本发明实施例提供的技术方案带来的有益效果是:
通过在过孔处形成接触电极,以接触电极来连接两个膜层结构,解决了相关中两个膜层结构可能在过孔处断开的问题。达到了位于绝缘层两侧的两个膜层结构能够稳定的形成电连接的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中底切现象的示意图;
图2是本发明实施例示出的一种显示面板的制造方法的流程图;
图3-1是本发明实施例提供的另一种显示面板的制造方法的流程图;
图3-2是图3-1所示实施例中一种衬底基板的结构示意图;
图3-3是图3-1所示实施例中一种在绝缘层上形成过孔的流程图;
图3-4是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-5是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-6是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-7是图3-1所示实施例中一种形成光刻胶层的流程图;
图3-8是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-9是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-10是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-11是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-12是图3-1所示实施例中另一种衬底基板的结构示意图;
图3-13是图3-12所示衬底基板中接触电极处的放大示意图;
图4-1是本发明实施例提供的另一种显示面板的制造方法的流程图;
图4-2是图4-1所示实施例中一种形成接触电极的流程图;
图4-3是图4-1所示实施例中一种衬底基板的结构示意图;
图4-4是图4-1所示实施例中另一种衬底基板的结构示意图;
图4-5是图4-1所示实施例中另一种衬底基板的结构示意图;
图4-6是图4-1所示实施例中一种形成第二膜层结构的流程图;
图4-7是图4-1所示实施例中另一种衬底基板的结构示意图;
图4-8是图4-1所示实施例中另一种衬底基板的结构示意图;
图4-9是图4-1所示实施例中另一种衬底基板的结构示意图;
图5-1是本发明实施例提供的另一种显示面板的制造方法的流程图;
图5-2是图5-1所示实施例中一种衬底基板的结构示意图;
图5-3是图5-1所示实施例中另一种衬底基板的结构示意图;
图5-4是图5-3所示衬底基板中接触电极处的放大示意图;
图5-5是图5-1所示实施例中另一种衬底基板的结构示意图;
图5-6是图5-5所示衬底基板中接触电极处的放大示意图。
通过上述附图,已示出本发明明确的实施例,后文中将有更详细的描述。
这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围,而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图2是本发明实施例示出的一种显示面板的制造方法的流程图,本实施例以该显示面板的制造方法应用于制造显示面板来举例说明。该显示面板的制造方法可以包括如下几个步骤:
步骤201、在形成有第一膜层结构的衬底基板上形成绝缘层。
步骤202、在绝缘层上形成过孔。
步骤203、在形成有绝缘层的衬底基板上形成接触电极和第二膜层结构,接触电极位于过孔内,使得第一膜层结构、第二膜层结构及接触电极三者之间均构成电连接。
此外,本发明实施例提供的显示面板的制造方法中,还可以包括形成其它用于实现显示功能的结构的步骤,这些步骤可以参考相关技术,在此不再赘述。
综上所述,本发明实施例提供的显示面板的制造方法,通过在过孔处形成接触电极,以接触电极来连接两个膜层结构,解决了相关中两个膜层结构可能在过孔处断开的问题。达到了位于绝缘层两侧的两个膜层结构能够稳定的形成电连接的效果。
图3-1是本发明实施例提供的另一种显示面板的制造方法的流程图,本实施例以该显示面板的制造方法应用于制造显示面板来举例说明。该显示面板的制造方法可以包括如下几个步骤:
步骤301、在衬底基板上形成多个薄膜晶体管,第一膜层结构为多个薄膜晶体管中的漏极所形成的漏极图案。
在使用本发明实施例提供的显示面板的制造方法时,首先可以在衬底基板上形成(可以通过构图工艺形成)多个薄膜晶体管(Thin Film Transistor,TFT),第一膜层结构为多个薄膜晶体管中的漏极所形成的漏极图案。薄膜晶体管中还可以包括源极、栅极和有源层等结构。
在本步骤之前,可以对衬底基板进行清洁,该衬底基板可以为玻璃基板。
步骤302、在形成有第一膜层结构的衬底基板上形成绝缘层。
本发明实施例中,绝缘层可以为钝化层,该钝化层可以用于保护TFT。
本步骤结束时,衬底基板的结构可以如图3-2所示,TFT形成于衬底基板11上,TFT可以包括栅极G、有源层SC、源极S和漏极图案D,其中栅极G形成于衬底基板11上,形成有栅极G的衬底基板11上形成有栅绝缘层12,形成有栅绝缘层12的衬底基板11上形成有有源层SC,形成有有源层SC的衬底基板11上形成有源极S和漏极图案D,形成有源极S和漏极图案D的衬底基板11上形成有钝化层13。
步骤303、在绝缘层上形成过孔。
在绝缘层为钝化层时,如图3-3所示,本步骤包括下面三个子步骤:
子步骤3031、在钝化层之上形成光刻胶层。
该光刻胶层可以为正性光刻胶。
子步骤3032、采用掩模板对基板进行曝光显影,得到光刻胶图案。
显影之后,曝光区域的光刻胶被去除,未曝光区域的光刻胶被保留。
子步骤3032结束后,衬底基板的结构可以如图3-4所示,光刻胶图案16上形成有过孔K1。图3-4中其他标记的含义可以参考图3-2,在此不再赘述。
子步骤3033、采用干法刻蚀工艺将未被光刻胶图案覆盖的钝化层刻蚀掉,之后将光刻胶图案剥离去除。
子步骤3033结束后,衬底基板的结构可以如图3-5所示,钝化层13上形成有过孔K2,漏极图案D从过孔K2中露出。图3-5中其他标记的含义可以参考图3-2,在此不再赘述。
需要说明的是,子步骤3031至子步骤3033是以使用正性光刻胶为例进行说明,在形成过孔时,也可以使用负性光刻胶,本发明实施例不作出限制。
步骤304、在形成有绝缘层的衬底基板上形成像素电极层。
像素电极层可以通过磁控溅射工艺形成,材料可以包括氧化铟锡(Indium tinoxide,ITO)。
步骤305、在形成有像素电极层的衬底基板上形成接触导电层。
接触导电层可以通过磁控溅射工艺形成,材料可以包括铜(Cu)、铝(Al)、银(Ag)、钼(Mo)、铬(Cr)、钕(Nd)、镍(Ni)、锰(Mn)、钛(Ti)、钽(Ta)和钨(W)中的至少一种。厚度为2000埃至4000埃。
本步骤结束时,衬底基板的结构可以如图3-6所示,像素电极层14形成于形成有钝化层13的衬底基板11上,接触导电层15形成于形成有像素电极层14的衬底基板11上。图3-6中其他标记的含义可以参考图3-2,在此不再赘述。
步骤306、在形成有接触导电层的衬底基板上形成光刻胶图案。
该光刻胶图案可以包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区,且第一光刻胶区的光刻胶厚度大于第二光刻胶区的光刻胶厚度。其中,第一光刻胶区对应于绝缘层(钝化层)上的过孔所在的区域,第二光刻胶区对应于像素电极的显示区域,光刻胶完全去除区对应于除这两个区域外的其他区域。
如图3-7所示,本步骤可以包括下面两个子步骤:
子步骤3061、在形成有接触导电层的衬底基板上形成光刻胶层。
该光刻胶层可以为正性光刻胶。
子步骤3062、采用灰度掩膜板对光刻胶层进行曝光处理和显影处理,得到光刻胶图案。
本步骤结束时,衬底基板的结构可以如图3-8所示,光刻胶图案16包括第一光刻胶区S1、第二光刻胶区S2和光刻胶完全去除区S3。图3-8中其他标记的含义可以参考图3-2,在此不再赘述。
步骤307、去除与光刻胶完全去除区对应的接触导电层和光刻胶完全去除区对应的像素电极层,得到像素电极图案,像素电极图案为第二膜层结构。
可以通过刻蚀工艺去除与光刻胶完全去除区对应的接触导电层和光刻胶完全去除区对应的像素电极层。去除了光刻胶完全去除区对应的接触导电层和光刻胶完全去除区对应的像素电极层后,像素电极层会转变为像素电极图案,而接触导电层也会变为与像素电极图案形状相同的图案。该像素电极图案为第二膜层结构,其通过钝化层上的过孔和第一膜层结构(漏极)电连接。
本步骤结束时,衬底基板的结构可以如图3-9所示,去除光刻胶完全去除区S3对应的像素电极层和接触导电层后,像素电极层会转变为像素电极图案141,接触导电层会转变为接触导电层图案151,像素电极图案141和接触导电层图案151形状相同。图3-9中其他标记的含义可以参考图3-2,在此不再赘述。
步骤308、去除第二光刻胶区的光刻胶。
可以通过灰化工艺持续减小光刻胶图案的厚度,直至去除第二光刻胶区的光刻胶时停止,此时第一光刻胶区还存在有光刻胶。
本步骤结束时,衬底基板的结构可以如图3-10所示,其中,光刻胶图案16中,第一光刻胶区S1中还存在有光刻胶。图3-10中其他标记的含义可以参考图3-2,在此不再赘述。
步骤309、去除第二光刻胶区对应的接触导电层,得到接触电极。
可以通过刻蚀工艺去除与第二光刻胶区对应的接触导电层,得到接触电极。
本步骤结束时,衬底基板的结构可以如图3-11所示,接触电极151a形成于第一光刻胶区S1中,位于钝化层13的过孔内,并与漏极图案D以及像素电极图案141均构成电连接。图3-11中其他标记的含义可以参考图3-2,在此不再赘述。
本步骤结束后,可以剥离第一光刻胶区S1中的光刻胶,剥离了第一光刻胶区S1中的光刻胶后,衬底基板的结构可以如图3-12所示,接触电极151a位于钝化层13的过孔内,并与漏极图案D以及像素电极图案141均构成电连接。其中接触电极151a处的放大示意图可以如图3-13所示,其中,接触电极151a将断裂的像素电极图案141接通,并使像素电极图案141与漏极图案D形成电连接,避免了像素电极图案141在钝化层13的过孔中断裂,导致短路的问题。
综上所述,本发明实施例提供的显示面板的制造方法,通过在过孔处形成接触电极,以接触电极来连接两个膜层结构,解决了相关中两个膜层结构可能在过孔处断开的问题。达到了位于绝缘层两侧的两个膜层结构能够稳定的形成电连接的效果。
图4-1是本发明实施例提供的另一种显示面板的制造方法的流程图,本实施例以该显示面板的制造方法应用于制造显示面板来举例说明。该显示面板的制造方法可以包括如下几个步骤:
步骤401、在衬底基板上形成多个薄膜晶体管,第一膜层结构为多个薄膜晶体管中的漏极所形成的漏极图案。
在使用本发明实施例提供的显示面板的制造方法时,首先可以在衬底基板上形成多个薄膜晶体管,第一膜层结构为多个薄膜晶体管中的漏极所形成的漏极图案。薄膜晶体管中还可以包括源极、栅极和有源层等结构。
步骤402、在形成有第一膜层结构的衬底基板上形成绝缘层。
本发明实施例中,绝缘层可以为钝化层,该钝化层可以用于保护TFT。
本步骤结束时,衬底基板的结构可以如图3-2所示。
步骤403、在绝缘层上形成过孔。
本步骤可以参考图3-1所示实施例中的步骤303。
本步骤结束时,衬底基板的结构可以如图3-4所示。
步骤404、通过构图工艺在过孔处形成接触电极,接触电极与第一膜层结构电连接。
如图4-2所示,本步骤可以包括下面4个子步骤:
子步骤4041、在形成有绝缘层的衬底基板上形成接触导电层。
接触导电层的厚度可以为2000埃至4000埃,该厚度较厚,可以解决底切现象造成的影响,而像素电极层厚度较薄,容易在过孔中断裂。材料可以包括铜(Cu)、铝(Al)、银(Ag)、钼(Mo)、铬(Cr)、钕(Nd)、镍(Ni)、锰(Mn)、钛(Ti)、钽(Ta)和钨(W)中的至少一种。
本步骤结束时,衬底基板的结构可以如图4-3所示,其中,接触导电层15形成于形成有钝化层13的衬底基板11上,该接触导电层15能够填满钝化层13上的过孔,并与漏极图案D接触,且不会受到底切现象的影响。图4-3中其他标记的含义可以参考图3-11,在此不再赘述。
子步骤4042、在形成有接触导电层的衬底基板上形成光刻胶层。
该光刻胶层可以为负性光刻胶。
子步骤4043、采用形成绝缘层过孔时的掩膜板进行曝光显影,形成光刻胶图案。
由于采用形成绝缘层过孔时的掩膜板进行曝光显影,因而光刻胶图案位于绝缘层(钝化层)过孔的上方。
本步骤结束时,衬底基板的结构可以如图4-4所示,光刻胶图案16形成于形成有接触导电层15的衬底基板11上,且位于钝化层13的过孔上方。
子步骤4044、采用湿法刻蚀工艺将未被光刻胶图案覆盖的接触导电层刻蚀掉,之后将光刻胶图案剥离去除,得到接触电极。
本步骤在不增加掩膜板的基础上就能够形成接触导电层,方法简单,适合批量生产。
本步骤结束时,衬底基板的结构可以如图4-5所示,接触电极151a形成于钝化层13的过孔中。图4-5中其他标记的含义可以参考图3-11,在此不再赘述。
步骤405、在形成有接触电极的衬底基板上形成第二膜层结构,第二膜层结构与接触电极电连接。
第二膜层结构可以为像素电极图案。
在第二膜层结构为像素电极时,如图4-6所示,本步骤可以包括下面4个子步骤:
子步骤4051、在形成有接触电极的衬底基板上采用磁控溅射技术沉积像素电极层。
像素电极层可以由ITO构成。
子步骤4052、在形成有像素电极层的衬底基板上形成光刻胶层。
该光刻胶层可以为正性光刻胶。
子步骤4053、采用掩模板对所述基板进行曝光显影,形成光刻胶图案。
本步骤结束时,衬底基板的结构可以如图4-7所示,像素电极层14形成于形成有接触电极151a的衬底基板11上,光刻胶图案16形成于形成有像素电极层14的衬底基板11上。图4-7中其他标记的含义可以参考图3-11,在此不再赘述。
子步骤4054、采用湿法刻蚀工艺将未被光刻胶图案覆盖的像素电极层刻蚀掉,之后将光刻胶图案剥离去除,得到像素电极图案。
本步骤结束时,衬底基板的结构可以如图4-8所示,其中像素电极图案141形成于形成有接触电极151a的衬底基板11上,且像素电极图案141与接触电极151a电连接。接触电极151a的放大结构示意图可以如图4-9所示,接触电极151a位于钝化层13的过孔中,接触电极151a与漏极图案D和像素电极图案141均电连接,避免了像素电极可能在钝化层的过孔中断裂,进而断路的问题。
综上所述,本发明实施例提供的显示面板的制造方法,通过在过孔处形成接触电极,以接触电极来连接两个膜层结构,解决了相关中两个膜层结构可能在过孔处断开的问题。达到了位于绝缘层两侧的两个膜层结构能够稳定的形成电连接的效果。
图5-1是本发明实施例提供的另一种显示面板的制造方法的流程图,本实施例以该显示面板的制造方法应用于制造显示面板来举例说明。该显示面板的制造方法可以包括如下几个步骤:
步骤501、在衬底基板上形成多个薄膜晶体管,第一膜层结构为多个薄膜晶体管中的漏极所形成的漏极图案。
在使用本发明实施例提供的显示面板的制造方法时,首先可以在衬底基板上形成多个薄膜晶体管,第一膜层结构为多个薄膜晶体管中的漏极所形成的漏极图案。薄膜晶体管中还可以包括源极、栅极和有源层等结构。
步骤502、在形成有第一膜层结构的衬底基板上形成绝缘层。
本发明实施例中,绝缘层可以为钝化层,该钝化层可以用于保护TFT。
本步骤结束时,衬底基板的结构可以如图3-2所示。
步骤503、在绝缘层上形成过孔。执行步骤504或步骤506。
本步骤可以参考图3-1所示实施例中的步骤303。
本步骤结束时,可以执行步骤504或步骤506,步骤504和步骤506是两种不同的制造方式。可以任选其一。
步骤504、通过喷墨打印技术在过孔中形成接触电极,接触电极与第一膜层结构电连接。执行步骤505。
一种方式中,可以先通过喷墨打印技术在过孔中形成接触电极。
喷墨打印技术是一种通过喷墨打印机来形成膜层结构的技术,具有定位精确,且喷墨的位置以及喷涂量可任意调整的优点。本步骤中,可以通过喷墨打印技术将金属溶液喷涂在绝缘层(钝化层)的过孔中,金属溶液会填满绝缘层的过孔,并与第一膜层结构电连接,避免了底切现象造成的影响。其中,金属溶液可以为纳米金属溶液,且金属溶液可以为铜(Cu)、铝(Al)、银(Ag)、钼(Mo)、铬(Cr)、钕(Nd)、镍(Ni)、锰(Mn)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属以及这些金属的合金纳米颗粒制作而成的溶液。
本步骤结束时,衬底基板的结构可以如图5-2所示,其中接触电极151a形成于钝化层13的过孔中,并与漏极图案D(第一膜层结构)电连接。图5-2中其他标记的含义可以参考图4-8,在此不再赘述。
步骤505、在形成有接触电极的衬底基板上形成第二膜层结构,第二膜层结构与接触电极电连接。
第二膜层结构可以为像素电极图案。
本步骤可以参考图4-1所示实施例中的步骤405。
本步骤结束时,衬底基板的结构可以参考图5-3,形成有接触电极151a的衬底基板11上形成有像素电极图案141,像素电极图案141与接触电极151a电连接。其中接触电极151a处的放大结构示意图可以如图5-4所示,其中,接触电极151a填满了整个钝化层13的过孔,且与漏极图案D和像素电极图案141均电连接,避免了像素电极图案141可能在钝化层13的过孔处断裂并断路的问题。
步骤506、通过喷墨打印技术在形成有绝缘层的衬底基板上形成接触电极和第二膜层结构。
另一种方式中,可以通过喷墨打印技术在形成有绝缘层的衬底基板上形成接触电极和第二膜层结构,接触电极和第二膜层结构为一体结构。喷墨打印技术定位精准,由喷墨打印技术形成的接触电极能够填充绝缘层中的过孔,避免底切现象造成的影响。其中,接触电极和第二膜层结构可以由透明导电材料构成,该透明导电材料包括HIZO(铪铟锌氧化物)、ZnO(氧化锌)、TiO2(二氧化钛)、CdSnO(偏锡酸铬)、MgZnO(氧化镁锌)、IGO(氧化铟镓)、IZO(氧化铟锌)、ITO(氧化铟锡)、IGZO(铟镓锌氧化物)中的任意一种。这些透明导电材料也可以应用于本发明各个实施例中形成像素电极。
本步骤结束时,衬底基板的结构可以如图5-5所示,接触电极151a和像素电极141为一体结构。接触电极151a处的放大结构示意图可以如图5-6所示。接触电极151a填充于钝化层(绝缘层)13的过孔中,避免了底切现象造成的影响。接触电极151a在钝化层13的过孔中与漏极图案D电连接。
综上所述,本发明实施例提供的显示面板的制造方法,通过在过孔处形成接触电极,以接触电极来连接两个膜层结构,解决了相关中两个膜层结构可能在过孔处断开的问题。达到了位于绝缘层两侧的两个膜层结构能够稳定的形成电连接的效果。
此外,本发明实施例还提供一种显示面板,该显示面板包括图2所示方法制造的显示面板、图3-1所示方法制造的显示面板、图4-1所示方法制造的显示面板、图5-1所示方法制造的显示面板。
本发明中术语“A和B的至少一种”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和B的至少一种,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。同理,“A、B和C的至少一种”表示可以存在七种关系,可以表示:单独存在A,单独存在B,单独存在C,同时存在A和B,同时存在A和C,同时存在C和B,同时存在A、B和C这七种情况。同理,“A、B、C和D的至少一种”表示可以存在十五种关系,可以表示:单独存在A,单独存在B,单独存在C,单独存在D,同时存在A和B,同时存在A和C,同时存在A和D,同时存在C和B,同时存在D和B,同时存在C和D,同时存在A、B和C,同时存在A、B和D,同时存在A、C和D,同时存在B、C和D,同时存在A、B、C和D,这十五种情况。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种显示面板的制造方法,其特征在于,所述方法包括:
在形成有第一膜层结构的衬底基板上形成绝缘层;
在所述绝缘层上形成过孔;
在形成有所述绝缘层的衬底基板上形成接触电极和第二膜层结构,所述接触电极位于所述过孔内,使得所述第一膜层结构、所述第二膜层结构及所述接触电极三者之间均构成电连接;
在所述绝缘层上形成过孔,包括:
在所述绝缘层上形成正性光刻胶层;
采用掩模板对所述正性光刻胶层进行曝光显影,得到第一光刻胶图案;
采用干法刻蚀工艺将未被所述第一光刻胶图案覆盖的绝缘层刻蚀掉,之后将所述第一光刻胶图案剥离去除,以在所述绝缘层上形成过孔;
在形成有所述绝缘层的衬底基板上形成接触电极,包括:
在形成有所述绝缘层的衬底基板上形成接触导电层;
在形成有所述接触导电层的衬底基板上形成负性光刻胶层;
采用形成绝缘层过孔时的所述掩模 板对所述负性光刻胶层进行曝光显影,形成第二光刻胶图案;
采用湿法刻蚀工艺将未被所述第二光刻胶图案覆盖的接触导电层刻蚀掉,之后将所述第二光刻胶图案剥离去除,得到接触电极。
2.根据权利要求1所述的方法,其特征在于,所述绝缘层为钝化层,
所述在形成有第一膜层结构的衬底基板上形成绝缘层之前,所述方法包括:
在所述衬底基板上形成多个薄膜晶体管,所述第一膜层结构为所述多个薄膜晶体管中的漏极所形成的漏极图案。
3.根据权利要求1或2所述的方法,其特征在于,所述接触电极的厚度为2000埃至4000埃。
4.根据权利要求1或2所述的方法,其特征在于,所述接触电极的材料包括铜、铝、银、钼、铬、钕、镍、锰、钛、钽和钨中的至少一种。
5.一种显示面板,其特征在于,所述显示面板包括权利要求1至4任一所述方法制造的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710358185.7A CN107195637B (zh) | 2017-05-19 | 2017-05-19 | 显示面板的制造方法和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710358185.7A CN107195637B (zh) | 2017-05-19 | 2017-05-19 | 显示面板的制造方法和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107195637A CN107195637A (zh) | 2017-09-22 |
CN107195637B true CN107195637B (zh) | 2020-12-01 |
Family
ID=59874105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710358185.7A Active CN107195637B (zh) | 2017-05-19 | 2017-05-19 | 显示面板的制造方法和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107195637B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507023A (zh) * | 2002-11-14 | 2004-06-23 | ���ǵ�����ʽ���� | 倒装芯片半导体器件的侧面焊接方法 |
CN102654698A (zh) * | 2011-06-15 | 2012-09-05 | 京东方科技集团股份有限公司 | 液晶显示器阵列基板及其制造方法、液晶显示器 |
CN105428367A (zh) * | 2015-07-31 | 2016-03-23 | 友达光电股份有限公司 | 像素结构及其制造方法 |
CN106098710A (zh) * | 2016-08-29 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI397130B (zh) * | 2008-06-10 | 2013-05-21 | Chunghwa Picture Tubes Ltd | 畫素結構的製作方法以及畫素結構 |
-
2017
- 2017-05-19 CN CN201710358185.7A patent/CN107195637B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507023A (zh) * | 2002-11-14 | 2004-06-23 | ���ǵ�����ʽ���� | 倒装芯片半导体器件的侧面焊接方法 |
CN102654698A (zh) * | 2011-06-15 | 2012-09-05 | 京东方科技集团股份有限公司 | 液晶显示器阵列基板及其制造方法、液晶显示器 |
CN105428367A (zh) * | 2015-07-31 | 2016-03-23 | 友达光电股份有限公司 | 像素结构及其制造方法 |
CN106098710A (zh) * | 2016-08-29 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107195637A (zh) | 2017-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10969888B2 (en) | Touch panel manufacturing method, touch panel, and display device | |
JP5512180B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
US11075288B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display panel | |
JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
US9484360B2 (en) | Method for manufacturing oxide thin film transistor (TFT) array substrate | |
CN103295970A (zh) | 阵列基板、其制造方法及显示装置 | |
US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
WO2019127676A1 (zh) | 阵列基板及其上电极线图案的制备方法和液晶显示面板 | |
US6498087B2 (en) | Method of increasing the conductivity of a transparent conductive layer | |
US10186527B2 (en) | Array substrate, method for manufacturing the array substrate, and display device | |
CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
US20190115371A1 (en) | Display substrate, manufacturing method therefor, and display device | |
KR102164941B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 | |
CN105446037B (zh) | 显示基板及其制作方法、显示器件 | |
CN110690171A (zh) | 阵列基板的制作方法、阵列基板及显示面板 | |
US20200161143A1 (en) | Thin film transistor substrate, liquid crystal display panel having the same and method of manufacturing the same | |
CN103165623B (zh) | 薄膜晶体管基板与其制法、显示器 | |
US20210191211A1 (en) | Display substrate and manufacturing method thereof, display panel and display device | |
TW201310548A (zh) | 形成頂閘極電晶體之方法 | |
CN107195637B (zh) | 显示面板的制造方法和显示面板 | |
US11710747B2 (en) | Array substrate, manufacturing method thereof, and display device | |
CN108493194B (zh) | 一种阵列基板、显示面板 | |
US10199404B2 (en) | Array substrate and manufacturing method thereof and display device | |
US9196734B2 (en) | Thin-film transistor substrate and method for fabricating the same, display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |