JP2021508170A - ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置 - Google Patents
ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置 Download PDFInfo
- Publication number
- JP2021508170A JP2021508170A JP2020533800A JP2020533800A JP2021508170A JP 2021508170 A JP2021508170 A JP 2021508170A JP 2020533800 A JP2020533800 A JP 2020533800A JP 2020533800 A JP2020533800 A JP 2020533800A JP 2021508170 A JP2021508170 A JP 2021508170A
- Authority
- JP
- Japan
- Prior art keywords
- led
- light emitting
- stack
- light
- subunit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 540
- 239000000758 substrate Substances 0.000 claims description 486
- 239000000463 material Substances 0.000 claims description 235
- 239000012528 membrane Substances 0.000 claims description 52
- 239000011159 matrix material Substances 0.000 claims description 40
- 229910052594 sapphire Inorganic materials 0.000 claims description 22
- 239000010980 sapphire Substances 0.000 claims description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 19
- 229910002601 GaN Inorganic materials 0.000 claims description 15
- 238000010586 diagram Methods 0.000 abstract description 24
- 102000002067 Protein Subunits Human genes 0.000 abstract 1
- 108010001267 Protein Subunits Proteins 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 1361
- 239000010408 film Substances 0.000 description 233
- 239000012790 adhesive layer Substances 0.000 description 146
- 238000004519 manufacturing process Methods 0.000 description 116
- 229910052751 metal Inorganic materials 0.000 description 114
- 239000002184 metal Substances 0.000 description 114
- 238000000034 method Methods 0.000 description 96
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 79
- 230000001070 adhesive effect Effects 0.000 description 54
- 239000000853 adhesive Substances 0.000 description 51
- 230000035939 shock Effects 0.000 description 45
- 239000010931 gold Substances 0.000 description 38
- 238000005530 etching Methods 0.000 description 32
- 238000000206 photolithography Methods 0.000 description 27
- 238000000059 patterning Methods 0.000 description 26
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 24
- 230000000149 penetrating effect Effects 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 238000001039 wet etching Methods 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 21
- 229910052737 gold Inorganic materials 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 20
- 230000035882 stress Effects 0.000 description 20
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 19
- 239000003086 colorant Substances 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 229910052709 silver Inorganic materials 0.000 description 19
- 238000010030 laminating Methods 0.000 description 18
- 239000004593 Epoxy Substances 0.000 description 17
- 238000000151 deposition Methods 0.000 description 17
- 229910052804 chromium Inorganic materials 0.000 description 16
- 239000011521 glass Substances 0.000 description 16
- 229910052759 nickel Inorganic materials 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 229910052719 titanium Inorganic materials 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 15
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 14
- 239000004926 polymethyl methacrylate Substances 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 14
- 229910010272 inorganic material Inorganic materials 0.000 description 13
- 239000011147 inorganic material Substances 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 13
- 229920000620 organic polymer Polymers 0.000 description 13
- -1 various resists Polymers 0.000 description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 239000004020 conductor Substances 0.000 description 12
- 229910003437 indium oxide Inorganic materials 0.000 description 12
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 12
- 239000011368 organic material Substances 0.000 description 12
- 239000000126 substance Substances 0.000 description 12
- 229910005540 GaP Inorganic materials 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 229910001020 Au alloy Inorganic materials 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000002131 composite material Substances 0.000 description 9
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 9
- 230000002209 hydrophobic effect Effects 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 9
- 239000012044 organic layer Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 239000011358 absorbing material Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 7
- 229920000052 poly(p-xylylene) Polymers 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 229910000952 Be alloy Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 6
- 229910001297 Zn alloy Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- ZKATWMILCYLAPD-UHFFFAOYSA-N niobium pentoxide Chemical compound O=[Nb](=O)O[Nb](=O)=O ZKATWMILCYLAPD-UHFFFAOYSA-N 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 229910001215 Te alloy Inorganic materials 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 239000012811 non-conductive material Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 description 4
- 229910017401 Au—Ge Inorganic materials 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 229910015369 AuTe Inorganic materials 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 229920001400 block copolymer Polymers 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Abstract
ディスプレイ用発光デバイスは、第１ＬＥＤサブユニットと、第２ＬＥＤサブユニットと、第３ＬＥＤサブユニットと、第１、第２および第３ＬＥＤサブユニットを実質的に覆う絶縁層と、第１、第２および第３ＬＥＤサブユニットに電気的に接続される電極パッドとを含み、第１ＬＥＤサブユニットが第２ＬＥＤサブユニットの一部の領域上に配置され、第２ＬＥＤサブユニットが第３ＬＥＤサブユニットの一部の領域上に配置され、絶縁層は、電極パッド間の電気的な接続のための開口部を有し、共通電極パッドが絶縁層の開口部を介して第１、第２および第３ＬＥＤサブユニットに接続され、第１、第２および第３電極パッドは、開口部のうちの少なくとも１つを介して第１、第２および第３ＬＥＤサブユニットにそれぞれ接続され、第１、第２および第３ＬＥＤサブユニットは、電極パッドを用いて独立して駆動されるように構成される。【選択図】図１
Description
本発明の例示的な実施形態は、一般的に、発光積層構造およびこれを含むディスプレイデバイスに関し、特に、ディスプレイ用マイクロ発光ダイオードおよびこれを含むディスプレイ装置に関する。
最近、発光ダイオード（ＬＥＤ）を用いるディスプレイデバイスが開発されている。ＬＥＤを用いるディスプレイデバイスは、一般的に、最終基板上に個別的に成長する赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）ＬＥＤ構造を形成することにより形成される。
しかし、ディスプレイデバイスにおいて、高解像度および全色へのニーズを満たすほかに、比較的簡単な製造方法で製造可能な、高い水準の色純度および色再現性を有する、ディスプレイデバイスへのニーズが持続的に増加している。
発光ダイオード（ＬＥＤ）は、一般的に無機光源を指し、ディスプレイデバイス、車両用ランプおよび一般照明のような広範囲な分野で用いられてきた。ＬＥＤは、既存の光源より、寿命が長く、電力消耗が低くて速いという利点があるため、既存の光源を急速に代替している。
今日まで、通常のＬＥＤは、ディスプレイデバイスにおいてバックライトソースとして主に用いられてきた。しかし、最近、発光ダイオードから直接的にイメージを生成可能な次世代ディスプレイとしてマイクロＬＥＤが開発された。
ディスプレイデバイスは、一般的に、青色、緑色および赤色の混合色を用いて多様な色を放射する。ディスプレイデバイスの各ピクセルは、青色、緑色および赤色サブピクセルを含む。特定ピクセルの色はこれらのサブピクセルの色に基づいて決定され、イメージはこれらのピクセルの組み合わせによって実現される。
マイクロＬＥＤディスプレイにおいて、マイクロＬＥＤは、各サブピクセルに対応するように二次元（２Ｄ）平面上に配列されるので、単一基板上に多数のマイクロＬＥＤの配列を必要とする。しかし、マイクロＬＥＤは、一般的に、約１０，０００平方マイクロメートル以下の表面積といった小さなフォームファクタを有し、これは、その小さなフォームファクタによって、製造中に多様な問題を引き起こすことがある。例えば、小さなフォームファクタによって、マイクロＬＥＤを取り扱いにくいので、典型的なディスプレイパネルで要求される、数百万のマイクロＬＥＤを超えるような、多数のマイクロＬＥＤを装着することが困難である。
また、サブピクセルが二次元平面上に配列されるため、青色、緑色および赤色サブピクセルを含む１つのピクセルによって占有される面積が比較的大きい。このように、限られた面積内にサブピクセルを配列することは、各ＬＥＤチップの面積を減少させることを必要とし、これは、順次に発光面積の減少によってサブピクセルの明るさを低下させることがある。
本背景技術の欄に開示された前記情報は単に本発明の概念の背景を理解するためのものであり、そのため、先行技術を構成しない情報を含むことができる。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよびこれを用いるディスプレイは、単純で簡単な製造方法で製造できる、積層発光構造を有する。例えば、ＬＥＤスタックの側面は所定の傾斜を有し、光漏れを防止するために、ＬＥＤスタックの側面上に配置される光学的非透過性膜の形成を容易にできる。また、各ＬＥＤスタックが所定の角度にテーパされた形状を有するとき、光学的非透過性膜の光反射効果が最大化されるか、実質的に増加することができる。このように、各ＬＥＤスタックの側面と基板の１つの表面との間の角度は、互いに同一または異なっていてもよい。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、複数のピクセルを個別的に実装する工程に対する必要性を省くために、複数のピクセルが同時に製造できるようにするディスプレイ用発光ダイオードピクセルを提供する。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができるディスプレイ用発光デバイスを提供する。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、ＬＥＤの実装に関連する工程を低減することができるディスプレイ用発光デバイスを提供する。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、高い信頼性および安定した構造を有するディスプレイ用発光ダイオードを提供する。例えば、傾斜した側面を有するＬＥＤスタックおよびボンディング層を提供することにより、ＬＥＤスタックおよびボンディング層が垂直な側面を有するときと比較して、ＬＥＤスタックと電気的に通信するコネクタの断線の可能性を減少させるか防止することができ、そのため、ピクセルの信頼性が向上できる。他の例として、１つ以上の親水性材料層が用いられて、ＬＥＤスタック内にまたはその間に提供される１つ以上のボンディング層の接着力を改善することができ、それによって、剥離の発生を低減または防止することができる。さらに他の例として、１つ以上の衝撃吸収層がＬＥＤスタック内に用いられて、剥離のような欠陥の発生を低減または防止することができる。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、パッシブマトリクス駆動方式およびアクティブマトリクス駆動方式のいずれか１つで駆動可能である。
本発明の概念の付加的な特徴は以下の説明で提示され、部分的にかかる説明から明らかになるか、または本発明の概念を実施することにより学習されるであろう。
例示的な実施形態による発光積層構造は、上面および下面を含む基板と、基板上に配置され、互いに異なる波長帯域の光を放射するように構成される複数の順次に積層されるエピタキシャルサブユニットであって、各エピタキシャルサブユニットが隣接したエピタキシャルサブユニットの発光領域と重なる発光領域を有する、複数の順次に積層されるエピタキシャルサブユニットと、エピタキシャルサブユニットの側面の少なくとも一部分を覆う実質的な非透過性膜とを含み、エピタキシャルサブユニットの側面は、基板の上部および下面のうちの１つに対して傾斜する。
エピタキシャルサブユニットの側面と基板の上面との間に形成される角度は、約４５度〜約８５度であってもよい。
エピタキシャルサブユニットは、第１、第２および第３の順次に積層されるエピタキシャルスタックを含むことができる。
第１、第２および第３エピタキシャルスタックのうちの少なくとも１つの側面は、基板の上部および下面のうちの１つの表面と、第１、第２および第３エピタキシャルスタックのうちの他の１つの側面と基板の１つの表面によって形成される角度とは異なる、角度を形成することができる。
エピタキシャルサブユニットは、基板の上面に配置され、エピタキシャルサブユニットからの光は、基板の上面から遠くなる方向に放射されるように構成される。
各エピタキシャルサブユニットは、発光領域を取り囲む周辺領域を有することができ、実質的な非透過性膜は、周辺領域内に配置される。
エピタキシャルサブユニットは、基板の上面に配置され、エピタキシャルサブユニットからの光は、基板の下面に向かう方向に放射されるように構成される。
実質的な非透過性膜は、平面図でエピタキシャルサブユニットと重なってもよい。
実質的な非透過性膜は、光反射膜および誘電体ミラーのうちの少なくとも１つを含むことができる。
実質的な非透過性膜は、金属を含むことができる。
エピタキシャルサブユニットは、互いに独立して駆動されるように構成される。
各エピタキシャルサブユニットから放射される光は、互いに異なるエネルギーバンドを有してもよく、各エピタキシャルサブユニットから放射される光は、最下部エピタキシャルサブユニットから最上部エピタキシャルサブユニットまで増加する順にエネルギーバンドを有してもよい。
エピタキシャルサブユニットのうちの１つから放射される光は、その上に配置される他の１つのエピタキシャルサブユニットを介して透過するように構成される。
エピタキシャルサブユニットのうちの少なくとも１つは、その下に配置されるエピタキシャルサブユニットから放射される光の約８０％以上を透過させるように構成される。
エピタキシャルサブユニットは、第１色光を放射するように構成される第１エピタキシャルスタックと、第１エピタキシャルスタック上に配置され、第１色光と異なる波長帯域を有する第２色光を放射するように構成される第２エピタキシャルスタックと、第２エピタキシャルスタック上に配置され、第１および第２色光と異なる波長帯域を有する第３色光を放射するように構成される第３エピタキシャルスタックとを含むことができる。
第１、第２および第３色光は、それぞれ赤色光、緑色光および青色光であってもよい。
発光積層構造は、約１０，０００平方マイクロメートル未満の表面積を有するマイクロ発光ダイオードを含むことができる。
第１色光は、赤色、緑色および青色光のうちのいずれか１つであってもよく、第２色光は、赤色、緑色および青色光のうち、第１色光とは異なるいずれか１つであってもよいし、第３色光は、赤色、緑色および青色光のうち、第１および第２色光とは異なるいずれか１つであってもよい。
第１、第２および第３エピタキシャルスタックのうちの少なくとも１つは、その上面に形成される凹凸（ｉｒｒｅｇｕｌａｒｉｔｉｅｓ）を有してもよい。
ディスプレイデバイスは、複数のピクセルを含むことができ、複数のピクセルのうちのいくつか以上は、例示的な実施形態による発光積層構造を備える。
ディスプレイデバイスは、パッシブマトリクス方式およびアクティブマトリクス方式のうちの１つで駆動されるように構成される。
例示的な実施形態によるディスプレイ用発光ダイオード（ＬＥＤ）ピクセルは、第１ＬＥＤサブユニットと、第１ＬＥＤサブユニット上に配置される第２ＬＥＤサブユニットと、第２ＬＥＤサブユニット上に配置される第３ＬＥＤサブユニットと、第１、第２および第３ＬＥＤサブユニットの少なくとも１つの側面上に配置され、ＬＥＤサブユニットのうちの少なくとも１つに電気的に接続されるコネクタと、ＬＥＤサブユニットの少なくとも１つの側面からコネクタを絶縁させるための絶縁層とを含み、ＬＥＤサブユニットの少なくとも１つの側面は、第１、第２および第３ＬＥＤサブユニットのうちの１つの底面に対して傾斜し、コネクタは、ＬＥＤサブユニットの傾斜した側面上に配置される。
第１ＬＥＤサブユニット、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットは、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックをそれぞれ含むことができ、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放射するように構成される。
ＬＥＤピクセルは、約１０，０００平方マイクロメートル未満の表面積を有するマイクロ発光ダイオードを含むことができる。
第１ＬＥＤサブユニットは、赤色、緑色および青色光のうちのいずれか１つを放射するように構成され、第２ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１ＬＥＤサブユニットから放射される光とは異なる１つの光を放射するように構成され、第３ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１および第２ＬＥＤサブユニットから放射される光とは異なる１つの光を放射するように構成される。
第１ＬＥＤサブユニットで発生する光は、第２および第３ＬＥＤサブユニットを貫通し、ＬＥＤピクセルの外部に放射されるように構成され、第２ＬＥＤサブユニットで発生する光は、第３ＬＥＤサブユニットを貫通してＬＥＤピクセルの外部に放射されるように構成され、第２ＬＥＤサブユニットは、第１ＬＥＤサブユニットの一部の領域上に配置され、第３ＬＥＤサブユニットは、第２ＬＥＤサブユニットの一部の領域上に配置される。
第１ＬＥＤサブユニットで発生する光は、第２ＬＥＤサブユニットを貫通せずにＬＥＤピクセルの外部に放射されるように構成され、第２ＬＥＤサブユニットで発生する光は、第３ＬＥＤサブユニットを貫通せずにＬＥＤピクセルの外部に放射されるように構成される。
ＬＥＤピクセルは、第１ＬＥＤサブユニットがその上に配置される基板をさらに含んでもよいし、基板は、ＧａＡｓを含み、第１ＬＥＤサブユニットは、ＡｌＧａＩｎＰ系半導体層を含む。
ＬＥＤピクセルは、基板と第１ＬＥＤサブユニットとの間に介在する分布ブラッグ反射器をさらに含んでもよく、分布ブラッグ反射器は、半導体層を含む。
ＬＥＤピクセルは、基板を貫通する貫通ビアをさらに含んでもよく、貫通ビアは、第１ＬＥＤサブユニットの第２導電型半導体層に電気的に接続される第１貫通ビアと、第２ＬＥＤサブユニットの第２導電型半導体層に電気的に接続される第２貫通ビアと、第３ＬＥＤサブユニットの第２導電型半導体層に電気的に接続される第３貫通ビアとを含み、コネクタは、第１、第２および第３貫通ビアのうちの少なくとも１つに電気的に接続される。
ＬＥＤピクセルは、第１および第２ＬＥＤサブユニットの間に介在する第１ボンディング層と、第２および第３ＬＥＤサブユニットの間に介在する第２ボンディング層とをさらに含んでもよいし、第１および第２ボンディング層のそれぞれは、傾斜した側面を含み、コネクタは、第１および第２ボンディング層の傾斜した側面のうちの少なくとも１つの上に配置される。
ＬＥＤピクセルは、第１および第２ボンディング層の間に介在し、第２ＬＥＤサブユニットとオーミック接触する第１オーミック電極と、第２および第３ボンディング層の間に介在し、第３ＬＥＤサブユニットとオーミック接触する第２オーミック電極とをさらに含んでもよい。
第１ＬＥＤサブユニットの第１導電型半導体層、第２ＬＥＤサブユニットの第１導電型半導体層および第３ＬＥＤサブユニットの第１導電型半導体層は、互いに電気的に接続される。
ディスプレイ装置は、回路基板と、回路基板上に配列される複数のピクセルとを含むことができ、ピクセルのうちの少なくともいくつかは、例示的な実施形態によるＬＥＤピクセルを含む。
回路基板は、パッシブ回路またはアクティブ回路を含むことができ、第１〜第３ＬＥＤサブユニットは、回路基板に電気的に接続される。
例示的な実施形態によるディスプレイ用発光デバイスは、第１ＬＥＤサブユニットと、第１ＬＥＤサブユニットの下に配置される第２ＬＥＤサブユニットと、第２ＬＥＤサブユニットの下に配置される第３ＬＥＤサブユニットと、第１、第２および第３ＬＥＤサブユニットを実質的に覆う絶縁層と、第１、第２および第３ＬＥＤサブユニットに電気的に接続される電極パッドであって、共通電極パッド、第１電極パッド、第２電極パッドおよび第３電極パッドを備える電極パッドとを含み、第１ＬＥＤサブユニットは、第２ＬＥＤサブユニットの一部の領域上に配置され、第２ＬＥＤサブユニットは、第３ＬＥＤサブユニットの一部の領域上に配置され、絶縁層は、電極パッド間の電気的な接続のための開口部を有し、共通電極パッドは、絶縁層の開口部を介して第１、第２および第３ＬＥＤサブユニットに接続され、第１、第２および第３電極パッドは、開口部のうちの少なくとも１つを介して第１、第２および第３ＬＥＤサブユニットにそれぞれ接続され、第１、第２および第３ＬＥＤサブユニットは、電極パッドを用いて独立して駆動されるように構成される。
第１ＬＥＤサブユニットで発生する光は、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成され、第２ＬＥＤサブユニットで発生する光は、第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成される。
第１、第２および第３ＬＥＤサブユニットは、赤色光、緑色光および青色光をそれぞれ放射するように構成される、第１、第２および第３ＬＥＤスタックを含むことができる。
発光デバイスは、約１０，０００平方マイクロメートル未満の表面積を有するマイクロ発光ダイオードを含むことができる。
第１ＬＥＤサブユニットは、赤色、緑色および青色光のうちのいずれか１つを放射するように構成され、第２ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１ＬＥＤサブユニットから放射される光とは異なる１つを放射するように構成され、第３ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１および第２ＬＥＤサブユニットから放射される光とは異なる１つを放射するように構成される。
発光デバイスは、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在し、第１ＬＥＤサブユニットの下面とオーミック接触する第１透明電極と、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、第２ＬＥＤサブユニットの下面とオーミック接触する第２透明電極と、第３ＬＥＤサブユニットの上面とオーミック接触するように配置される第３透明電極とをさらに含んでもよく、絶縁層の少なくとも一部の開口部が第１、第２および第３透明電極を露出させる。
絶縁層の開口部のうちの１つが第２透明電極および第３透明電極をともに露出させてもよい。
第１、第２および第３ＬＥＤサブユニットは、それぞれ第１導電型半導体層および第２導電型半導体層を含むことができ、第１、第２および第３透明電極は、それぞれ第１、第２および第３ＬＥＤサブユニットの第２導電型半導体層に電気的に接続され、第３ＬＥＤサブユニットの第２導電型半導体層は、第３ＬＥＤサブユニットの第１導電型半導体層の一部の領域上に配置される。
第１ＬＥＤサブユニットおよび第２ＬＥＤサブユニットが第３ＬＥＤサブユニットの第２導電型半導体層の上部領域内に配置される。
第２および第３電極パッドは、第２ＬＥＤサブユニットの第１導電型半導体層および第３ＬＥＤサブユニットの第１導電型半導体層にそれぞれ電気的に接続される。
第２および第３電極パッドは、それぞれ第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットの第１導電型半導体層に直接接続される。
発光デバイスは、第３透明電極と第２透明電極との間に配置される第１カラーフィルタと、第２ＬＥＤサブユニットと第１透明電極との間に配置される第２カラーフィルタとをさらに含んでもよい。
第１カラーフィルタおよび第２カラーフィルタは、互いに異なる屈折率を有する絶縁層を含むことができる。
発光デバイスは、第１カラーフィルタと第２透明電極との間に介在する第１ボンディング層と、第２カラーフィルタと第１透明電極との間に介在する第２ボンディング層とをさらに含んでもよい。
発光デバイスは、第３ＬＥＤサブユニットの下面に接続される基板をさらに含んでもよいし、基板は、サファイア材料および窒化ガリウム材料のうちの１つ以上を含む。
第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットは、絶縁層の開口部のうちの１つを介して共通に接続される。
発光デバイスは、電極パッドと第１ＬＥＤサブユニットとの間に配置され、第１ＬＥＤサブユニットとオーミック接触するオーミック電極をさらに含んでもよいし、第１電極パッドは、オーミック電極に接続され、絶縁層は、光反射層および光吸収層のうちの１つ以上を備える。
ディスプレイ装置は、発光デバイスをアクティブマトリクス駆動モードまたはパッシブマトリクス駆動モードで駆動するための駆動回路を有する回路基板と、回路基板上にフリップボンディングされる複数の発光デバイスとを含むことができ、発光デバイスのうちの少なくともいくつかは、例示的な実施形態による発光デバイスを含み、電極パッドが回路基板に電気的に接続される。
発光デバイスが第３ＬＥＤサブユニットに隣接するそれぞれの基板を含むことができ、基板は、互いに離隔可能である。
例示的な実施形態によるディスプレイ用発光ダイオード（ＬＥＤ）スタックは、第１導電型半導体層および第２導電型半導体層を含む第１ＬＥＤサブユニットと、第１ＬＥＤサブユニット上に配置される第２ＬＥＤサブユニットと、第２ＬＥＤサブユニット上に配置される第３ＬＥＤサブユニットと、第１および第２ＬＥＤサブユニットの間に配置される第１ボンディング層と、第２および第３ＬＥＤサブユニットの間に配置される第２ボンディング層と、隣接したＬＥＤサブユニットの間に配置される少なくとも１つのバッファ層とを含む。
バッファ層は、第１ＬＥＤサブユニット、第１ボンディング層、第２ボンディング層および第２ＬＥＤサブユニットのうちの少なくとも２つと接触する第１親水性層を含むことができる。
ＬＥＤスタックは、第１ＬＥＤサブユニットの下に配置される支持基板と、支持基板と第１ＬＥＤサブユニットとの間に配置される第３ボンディング層と、支持基板の表面上に配置される第２親水性層とをさらに含んでもよく、第１および第２親水性層は、ＳｉＯ２層および表面改質層のうちの１つ以上を含むことができる。
ＬＥＤスタックは、第１ＬＥＤサブユニットの第１導電型半導体層とオーミック接触し、第１ＬＥＤサブユニットと支持基板との間に配置されるオーミック電極と、第１ＬＥＤサブユニットの第２導電型半導体層とオーミック接触し、第１ＬＥＤサブユニットと支持基板との間に配置される反射電極と、第１ＬＥＤサブユニットの下に配置され、反射電極から絶縁されてオーミック電極に接続されるインターコネクションラインと、インターコネクションラインを反射電極から絶縁させる絶縁層とをさらに含んでもよく、第３ボンディング層は、インターコネクションラインおよび絶縁層と接触する。
第１ＬＥＤサブユニットで発生する光は、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを介して透過し、ＬＥＤスタックの外部に放射されるように構成され、第２ＬＥＤサブユニットで発生する光は、第３ＬＥＤサブユニットを介して透過し、ＬＥＤスタックの外部に放射されるように構成される。
第１、第２および第３ＬＥＤサブユニットは、赤色光、緑色光および青色光をそれぞれ放射するように構成される。
ＬＥＤスタックは、約１０，０００平方マイクロメートル未満の表面積を有するマイクロ発光ダイオードを含むことができる。
第１ＬＥＤサブユニットは、赤色、緑色および青色光のうちのいずれか１つを放射するように構成され、第２ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１ＬＥＤサブユニットから放射される光とは異なる１つを放射するように構成され、第３ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１および第２ＬＥＤサブユニットから放射される光とは異なる１つを放射するように構成される。
ＬＥＤスタックは、第１ボンディング層と第２ＬＥＤサブユニットとの間に介在し、第１ＬＥＤサブユニットで発生する光を透過させ、第２ＬＥＤサブユニットで発生する光を反射させるように構成される第１カラーフィルタと、第２ボンディング層と第３ＬＥＤサブユニットとの間に介在し、第１および第２ＬＥＤサブユニットで発生する光を透過させ、第３ＬＥＤサブユニットで発生する光を反射させるように構成される第２カラーフィルタとをさらに含んでもよい。
第１カラーフィルタおよび第２カラーフィルタのうちの少なくとも１つは、ＳｉＯ２層を含むことができ、第１ボンディング層および第２ボンディング層のうちの少なくとも１つは、ＳｉＯ２層と接触可能である。
ディスプレイ装置は、支持基板上に整列される複数のピクセルを含むことができ、ピクセルのうちの少なくともいくつかは、例示的な実施形態によるＬＥＤスタックを含むことができる。
第２および第３ＬＥＤサブユニットは、それぞれ第１導電型半導体層および第２導電型半導体層を含むことができ、各ピクセルの第１、第２および第３ＬＥＤサブユニットの第１導電型半導体層は、共通ラインに電気的に接続され、第１、第２および第３ＬＥＤサブユニットの第２導電型半導体層は、互いに異なるラインに電気的に接続される。
共通ラインは、データラインを含むことができ、互いに異なるラインは、スキャンラインを含むことができる。
バッファ層は、２つの隣接したＬＥＤサブユニットの間で衝撃を緩衝するように構成される衝撃吸収層を含むことができる。
第１および第２ボンディング層のうちの少なくとも１つは、衝撃吸収層上に配置される。
衝撃吸収層は、第１および第２ボンディング層のうちの少なくとも１つの上に配置される。
第１および第２ボンディング層のうちの少なくとも１つは、スピンオンガラス（ｓｐｉｎ ｏｎ ｇｌａｓｓ：ＳＯＧ）を含むことができる。
衝撃吸収層は、シリコン酸化物を含むことができる。
バッファ層は、第１および第２ＬＥＤサブユニットの間に配置される第１バッファ層と、第２および第３ＬＥＤサブユニットの間に配置される第２バッファ層とを含むことができる。
第１バッファ層の厚さは、第２バッファ層の厚さより大きくてよい。
第１バッファ層および第２バッファ層のそれぞれは、２つの隣接したＬＥＤサブユニット間の衝撃を緩衝するための衝撃吸収層を含むことができ、第１バッファ層の衝撃吸収層は、第２バッファ層の衝撃吸収層より大きい厚さを有してもよい。
ＬＥＤスタックは、第１ＬＥＤサブユニットと第１バッファ層との間に配置される第１波長パスフィルタと、第２ＬＥＤサブユニットと第２バッファ層との間に配置される第２波長パスフィルタとをさらに含んでもよい。
ＬＥＤスタックは、共通電圧および発光信号を印加するために、ＬＥＤサブユニット上に配置されるコンタクトをさらに含んでもよく、コンタクトは、共通電圧を第１、第２および第３ＬＥＤサブユニットに印加するための第１および第２共通コンタクトと、第１、第２および第３ＬＥＤサブユニットのそれぞれに発光信号を印加するための第１、第２および第３コンタクトとを含むことができる。
ＬＥＤスタックは、第１、第２および第３ＬＥＤサブユニットに発光信号を印加するための第１、第２および第３信号ラインと、第１、第２および第３ＬＥＤサブユニットに共通電圧を印加するための共通ラインとをさらに含んでもよいし、第１、第２および第３信号ラインは、第１、第２および第３コンタクトにそれぞれ接続され、共通ラインは、第１および第２共通コンタクトに接続される。
第１、第２および第３信号ラインは、実質的に第１方向に延びてもよいし、共通ラインは、第１方向と交差する第２方向に実質的に延びてもよい。
第１共通コンタクトは、第１ＬＥＤサブユニットの下に配置される。
ディスプレイデバイスは、複数のピクセルを含むことができ、複数のピクセルのうちのいくつか以上は、例示的な実施形態による発光ダイオードスタックを含むことができる。
ディスプレイデバイスは、パッシブマトリクス方式およびアクティブマトリクス方式のうちの１つで駆動されるように構成される。
バッファ層は、シリコン窒化膜およびシリコン酸化膜を含む多層構造を有してもよく、シリコン窒化膜は、第１ＬＥＤサブユニットと接触可能であり、シリコン酸化膜は、第１接着層と接触可能である。
ＬＥＤスタックは、シリコン窒化膜とシリコン酸化膜との間に介在する分布ブラッグ反射器をさらに含んでもよい。
第１、第２および第３ＬＥＤサブユニットは、赤色光、緑色光および青色光をそれぞれ放射するように構成される。
ディスプレイ装置は、薄膜トランジスタを含む回路基板を含む基板と、基板上に配置される複数のピクセルとを含むことができ、ピクセルのうちの少なくともいくつかは、例示的な実施形態による発光ダイオードスタックを含むことができる。
ディスプレイ装置は、第１接着層に配置される複数の金属ボンディング材料をさらに含んでもよい。
ディスプレイ装置は、基板上に配置される電極パッドと、第１ＬＥＤサブユニットの下に配置される第１電極パッドとをさらに含んでもよいし、金属ボンディング材料のそれぞれは、基板の電極パッドおよび第１電極パッドをボンディングすることができる。
空き空間が第１接着層と金属ボンディング材料との間に形成される。
ディスプレイ装置は、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在する第２接着層と、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在する第３接着層とをさらに含んでもよいし、第２および第３接着層は、金属ボンディング材料を含むことができる。
第１、第２および第３ＬＥＤサブユニットは、第１電極パッドに電気的に接続され、第１、第２および第３ＬＥＤサブユニットのｎ型半導体層は、第１電極パッドのうちの１つに共通に電気的に接続され、第１、第２および第３ＬＥＤサブユニットのｐ型半導体層は、互いに異なる第１電極パッドにそれぞれ電気的に接続され、第１、第２および第３ＬＥＤサブユニットは、独立して駆動可能に構成され、第１ＬＥＤサブユニットで発生する光は、第２および第３ＬＥＤサブユニットを介して透過して外部に放射されるように構成され、第２ＬＥＤサブユニットで発生する光は、第３ＬＥＤサブユニットを介して透過して外部に放射されるように構成される。
第１、第２および第３ＬＥＤサブユニットのｎ型半導体層は、接地可能である。
ディスプレイ装置は、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを第１電極パッドに電気的に接続するコネクタをさらに含んでもよい。
コネクタは、第１ＬＥＤサブユニットおよび第２ＬＥＤサブユニットのうちの少なくとも１つを貫通してもよく、第３ＬＥＤサブユニットの下に配置される。
コネクタは、第１ＬＥＤサブユニットを貫通する第１コネクタ、第２コネクタおよび第３コネクタを含むことができ、第１コネクタは、第１ＬＥＤサブユニットのｎ型半導体層に電気的に接続され、第２および第３コネクタは、第１ＬＥＤサブユニットから電気的に絶縁可能であり、第１電極パッドにそれぞれ電気的に接続される。
コネクタは、第２ＬＥＤサブユニットを貫通する第４コネクタおよび第５コネクタをさらに含んでもよく、第４コネクタは、第２ＬＥＤサブユニットのｎ型半導体層を第１コネクタに電気的に接続することができ、第５コネクタは、第２ＬＥＤサブユニットから電気的に絶縁可能であり、第３コネクタに接続される。
ディスプレイ装置は、ピクセルを互いに分離させるバリアをさらに含んでもよい。
ディスプレイ装置は、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在し、第１ＬＥＤサブユニットで発生する光を透過させ、第２ＬＥＤサブユニットで発生する光を反射させるように構成される第１カラーフィルタと、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、第１および第２ＬＥＤサブユニットで発生する光を透過させ、第３ＬＥＤサブユニットで発生する光を反射させるように構成される第２カラーフィルタとをさらに含んでもよい。
金属ボンディング材料の上部および下面は、実質的に平坦であってもよく、金属ボンディング材料の側面は、実質的に湾曲してもよい。
前述した一般的な説明および以下の詳細な説明は全て例示的かつ説明的であり、請求の範囲に記載の本発明に関するさらなる説明を提供するように意図されたものと理解されなければならない。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよびこれを用いるディスプレイは、単純で簡単な製造方法で製造できる、積層発光構造を有する。例えば、ＬＥＤスタックの側面は、所定の傾斜を有し、光漏れを防止するために、ＬＥＤスタックの側面上に配置される光学的非透過性膜の形成を容易にできる。また、各ＬＥＤスタックが所定の角度にテーパされた形状を有するとき、光学的非透過性膜の光反射効果が最大化されるか、実質的に増加することができる。このように、各ＬＥＤスタックの側面と基板の１つの表面との間の角度は、互いに同一または異なっていてもよい。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、複数のピクセルを個別的に実装する工程に対する必要性を省くために複数のピクセルが同時に製造できるようにするディスプレイ用発光ダイオードピクセルを提供する。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができるディスプレイ用発光デバイスを提供する。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、ＬＥＤの実装に関連する工程を低減することができるディスプレイ用発光デバイスを提供する。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、高い信頼性および安定した構造を有するディスプレイ用発光ダイオードを提供する。例えば、傾斜した側面を有するＬＥＤスタックおよびボンディング層を提供することにより、ＬＥＤスタックおよびボンディング層が垂直な側面を有するときと比較して、ＬＥＤスタックと電気的に通信するコネクタの断線の可能性を低減または防止することができ、そのため、ピクセルの信頼性が向上できる。他の例として、１つ以上の親水性材料層が用いられ、ＬＥＤスタック内にまたはその間に提供される１つ以上のボンディング層の接着力を改善することができ、それによって、剥離の発生を低減または防止することができる。さらに他の例として、１つ以上の衝撃吸収層がＬＥＤスタック内に用いられ、剥離のような欠陥の発生を低減または防止することができる。
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いるディスプレイは、パッシブマトリクス駆動方式およびアクティブマトリクス駆動方式のうちの１つで駆動可能である。
本発明のさらなる理解を提供するために含まれて本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本発明の例示的な実施形態を示し、以下の詳細な説明とともに本発明の概念を説明する役割をする。
以下の説明において、説明の目的のために、本発明の多様な例示的な実施形態または実施形態の完全な理解を提供するために数多い特定の詳細が説明される。本明細書に使われる「実施例」および「実施形態」は、本明細書に開示された本発明の概念の１つ以上を利用するデバイスまたは方法の非制限的な例を示す相互に入れ替え可能な単語である。しかし、多様な例示的な実施例がこれら特定の詳細を利用しないで、１つ以上の等価配列体を用いて実施できることが明確に分かる。他の例において、公知の構造およびデバイスは、多様な例示的な実施形態を不必要にあいまいにすることを避けるために、ブロック図の形態で示される。また、多様な例示的な実施形態が互いに異なってもよいが、排他的である必要はない。例えば、例示的な実施形態の特定の形状、構成および特徴は、本発明の概念を逸脱しない限度内で他の例示的な実施形態で使用または実現可能である。
別途に明示されない限り、図示の例示的な実施形態は、本発明の概念が実際に実現できるいくつかの方式の変化する詳細の例示的な特徴を提供するものと理解されなければならない。そのため、別途に明示されない限り、多様な実施形態の特徴部、構成要素、モジュール、層、膜、パネル、領域および／または態様など（以下、個別的または集合的に「要素」と称される）は、本発明の概念を逸脱しない限度内で異なって組み合わされ、分離され、相互に入れ替えられ、および／または再配列される。
添付した図面における断面ハッチングおよび／または陰影の使用は、一般的に隣接する要素間の境界を明確化するために提供される。このように、断面ハッチングまたは陰影の存在だけでなく不在も、明示されない限り、要素の特定の材料、材料特性、寸法、比率、例示された要素間の共通性および／または任意の他の特徴、属性、特性などに対する何らかの選好または要求を意味し示すものではない。また、添付した図面において、要素の大きさおよび相対的な大きさは、明確性および／または説明的な目的のために誇張されることがある。例示的な実施形態が異なって実現可能な場合、特定の工程順序は説明された順序と異なって行われてもよい。例えば、２つの連続して説明された工程は、実質的に同時に行われるか、または説明された順序と反対の順序で行われてもよい。さらに、同一の参照符号は、同一の要素を表す。
層のような要素が他の要素または層「上にあるか」、「それに接続される」か、または「それに結合される」ものと言及されたとき、前記要素は、直接的に他の要素または層上にあるか、それに接続されるか、それに結合されてもよく、または介在要素または層が存在してもよい。しかし、要素または層が他の要素または層「上に直接あるか」、「それに直接接続されるか」または「それに直接結合される」ものと言及されたとき、介在要素または層が存在しない。このために、「接続された」という用語は、介在要素がある状態でまたはない状態で、物理的な、電気的なおよび／または流体的な接続を指し示すことができる。また、Ｄ１軸、Ｄ２軸およびＤ３軸は、ｘ、ｙおよびｚ軸のような直交座標系の３つの軸に限定されず、より広い意味で解釈できる。例えば、Ｄ１軸、Ｄ２軸およびＤ３軸は、互いに直角であってもよく、または互いに直角でない互いに異なる方向を示すことができる。本開示の目的のために、「Ｘ、ＹおよびＺのうちの１つ以上」および「Ｘ、ＹおよびＺからなるグループより選択された１つ以上」は、Ｘのみ、Ｙのみ、Ｚのみまたは、例えば、ＸＹＺ、ＸＹＹ、ＹＺおよびＺＺのような、Ｘ、ＹおよびＺのうちの２つ以上の任意の組み合わせとして解釈できる。本明細書に使われる用語「および／または」は、関連するリストされた物品のうちの１つ以上の任意および全ての組み合わせを含む。
本明細書では、たとえ、用語「第１」、「第２」などが多様な形態の要素を説明するために使われるが、これらの要素がこれらの用語によって限定されてはならない。これらの用語は、１つの要素を他の１つの要素と区別するために使われる。そのため、以下に述べる第１要素は、本開示の教示を逸脱しない限度内で第２要素と名付けられてもよい。
「下に」、「の下に」、「真下に」、「下部の」、「上に」、「上部の」、「上方に」、「より高い」（例えば、「側壁」におけるように）「側部」などのような空間的に相対的な用語は、説明的な目的のために、そして、それによって、図面に示されるような１つの要素と他の要素との関係を説明するために、本明細書で使われる。空間的に相対的な用語は、図面に示された方位に付加して、使用、作動および／または製造中の装置の互いに異なる方位を含むように意図される。例えば、図面における装置をひっくり返すと、他の要素または特徴部「の下に」または「下に」として説明された要素は、他の要素または特徴部の「上に」配向されるであろう。そのため、「の下に」という例示的な用語は、上および下の方位を全て含むことができる。また、装置は異なって配向されてもよく（例えば、９０゜回転するか他の方位に配向されてもよく）、このように、本明細書で使われる空間的に相対的な叙述語は対応的に解釈できる。
本明細書で使われる専門用語は、特定の実施形態を説明するためのものであり、限定的ではない。本明細書で使われる単数形態は、文脈上明らかに異なって指示しない限り、複数の形態をさらに含む。また、本明細書で使われる「備える」、「備えている」、「含む」および／または「含んでいる」という用語は、言及された特徴、整数、段階、作動、要素、構成要素および／またはそのグループの存在を明示するが、１つ以上の他の特徴、整数、段階、作動、要素、構成要素および／またはそのグループの存在または付加を排除しない。さらに、本明細書で使われる用語「実質的に」、「約」およびその他の類似する用語は、程度を示す用語ではない近似度を示す用語として使われ、このように、当業界における通常の知識を有する者によって認識可能な、測定された、計算された、および／または提供された値の固有の偏差を説明するために使われる。
多様な例示的な実施形態は、理想化された例示的な実施形態および／または中間構造体の概略例示図である断面および／または分解例示図を参照して以下に説明される。このように、例えば、製造手法および／または公差の結果として例示図の形状からの変形が予想できる。そのため、本明細書に開示された例示的な実施形態は、必ずしも特定の図示の領域の形状に限定されると解釈されてはならず、例えば、製造に起因して発生する形状における偏差を含むと解釈されなければならない。この方式により、図面に示された領域は本質的に概略的であってもよく、この領域の形状はデバイスの領域の実形状を反映しなくてもよいし、このように、必ずしも限定的な意味を有するものとは意図されない。
別途に定義されない限り、本明細書で使われる（技術的または科学的な用語を含む）全ての用語は、本開示の属する技術分野における通常の知識を有する者によって通常理解されるのと同じ意味を有する。通常使われる辞書で定義されたような用語は、関連技術の脈絡でその意味と一致する意味を有すると解釈されなければならず、本明細書で明示的に定義されない限り、理想的または過度に形式的な観点で解釈されてはならない。
以下、例示的な実施形態を、添付した図面を参照して詳細に説明する。本明細書で使われる、例示的な実施形態による発光デバイスまたは発光ダイオードは、当業界で公知のように、約１０，０００平方マイクロメートル未満の表面積を有するマイクロＬＥＤを含むことができる。他の例示的な実施形態において、マイクロＬＥＤは、特定の応用例によって、約４，０００平方マイクロメートル未満または約２，５００平方マイクロメートル未満の表面積を有することができる。
図１は、例示的な実施形態による発光積層構造の断面図である。
図１を参照すれば、例示的な実施形態による発光積層構造は、複数の順次に積層されるエピタキシャルスタックと、エピタキシャルスタックの側面を覆う光学的非透過性膜とを含む。複数のエピタキシャルスタックは、基板１０上に提供される。基板１０は、実質的に上面および下面を含む板状を有する。本明細書で使用される、例示的な実施形態による発光積層構造は、当業界に公知のように、表面積において一般的に約２００平方マイクロメートル以下または約１００平方マイクロメートル以下のフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）を有する、マイクロ発光構造またはマイクロＬＥＤを含むことができる。
複数のエピタキシャルスタックが基板１０の上面に実装され、基板１０は多様な形態で提供可能である。基板１０は、絶縁材料で形成される。基板１０の材料の例は、ガラス、石英、シリコン、有機ポリマー、有機−無機複合体などを含むことができる。しかし、基板１０の材料が絶縁特性を有する限り、本発明の概念は基板１０の特定の材料に限定されない。例示的な実施形態において、基板１０は、それぞれのエピタキシャルスタックに発光信号および共通電圧を提供可能な配線部をさらに含んでもよい。特に、各エピタキシャルスタックがアクティブマトリクスタイプで駆動されるとき、薄膜トランジスタを含む駆動素子が、配線部に加えて、基板１０上にさらに配置されてもよい。このために、基板１０は、印刷回路基板１０として、またはガラス、シリコン、石英、有機ポリマーまたは有機／無機複合体上に形成される配線部および／または駆動素子を有する複合基板１０として提供される。
エピタキシャルスタックは、基板１０の上面に順次に積層され、それぞれ光を放射することができる。例示的な実施形態において、２つ以上のエピタキシャルスタックがそれぞれ互いに異なる波長帯域の光を放射するように提供される。具体的には、互いに異なるエネルギーバンドをそれぞれ有する複数のエピタキシャルスタックが提供される。基板１０上のエピタキシャルスタックは、互いの上部に順次に配置される。例示的な実施形態により、エピタキシャルスタックは、基板１０上に順次に配置される第１、第２および第３エピタキシャルスタック２０、３０および４０を含むことができる。
各エピタキシャルスタックは、基板１０の前方側に向かって光を放射することができる。１つのエピタキシャルスタックから放射される光は、光路（ｌｉｇｈｔ ｐａｔｈ）内に位置する他の１つのエピタキシャルスタックを貫通してもよいし、前方方向に進行する。例えば、前方方向は、図１に示すように、第１〜第３エピタキシャルスタック２０、３０および４０が積層される方向に相当することができる。
各エピタキシャルスタックは、多様な波長帯域のうち、可視光帯域の色光（ｃｏｌｏｒ ｌｉｇｈｔ）を放射することができる。例えば、最下部エピタキシャルスタックから放射される光は、最も長い波長（例えば、最も低いエネルギーバンド）を有する色光であってもよく、エピタキシャルスタックから放射される光の波長は、基板１０から遠くなる方向に沿ってより短くなる。最上部エピタキシャルスタックから放射される光は、最も短い波長（例えば、最も高いエネルギーバンド）を有する色光を有することができる。例えば、第１エピタキシャルスタック２０は、第１色光Ｌ１を放射することができ、第２エピタキシャルスタック３０は、第２色光Ｌ２を放射することができ、第３エピタキシャルスタック４０は、第３色光Ｌ３を放射することができる。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる色光に対応することができる。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、順次に減少する波長を有する互いに異なる波長帯域の色光であってもよい。特に、第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる波長帯域を有してもよく、色光は、第１色光Ｌ１〜第３色光Ｌ３の順により短い波長帯域（例えば、より高いエネルギー）であってもよい。しかし、本発明の概念がこれに限定されるものではなく、各エピタキシャルスタックから放射される光の波長は多様に変形可能である。
例示的な実施形態において、第１色光Ｌ１は、赤色光であってもよく、第２色光Ｌ２は、緑色光であってもよいし、第３色光Ｌ３は、青色光であってもよい。
以下、前述した前方方向および後方方向に加えて、基板１０の「前方」方向を「上部」方向と称し、基板１０の「後方」方向を「下部」方向と称することとする。「上部」または「下部」という用語は、相対的な方向を示し、発光積層構造の配置および方向によって変化可能である。
各エピタキシャルスタックは、上部方向に光を放射する。各エピタキシャルスタックは、下部にあるエピタキシャルスタックから放射される光の大部分を透過させる。特に、第１エピタキシャルスタック２０から放射される光は、第２エピタキシャルスタック３０および第３エピタキシャルスタック４０を貫通し、前方方向に進行する。第２エピタキシャルスタック３０から放射される光は、第３エピタキシャルスタック４０を貫通し、前方方向に進行する。このために、最下部エピタキシャルスタック２０以外のエピタキシャルスタックの少なくともいくつか、または好ましくは全てが光学的透過性材料で構成される。本明細書で使用される、「光学的透過性」材料は、全光を透過させるか、所定の波長を有する光の少なくとも一部分を透過させるものを指すことができる。例示的な実施形態において、各エピタキシャルスタックは、その下に配置されるエピタキシャルスタックから放射される光の約６０％以上、他の例示的な実施形態において約８０％以上、またはさらに他の例示的な実施形態において約９０％以上を透過させることができる。
光学的非透過性（実質的に全反射性の（ｔｏｔａｌ ｒｅｆｌｅｃｔｉｖｅ））膜８０がエピタキシャルスタックの側面上に、より具体的には、第１〜第３エピタキシャルスタック２０、３０および４０の側面上に提供される。光学的非透過性膜８０は、実質的に第１〜第３エピタキシャルスタック２０、３０および４０の全側面を覆うことで光がそれから放射されるのを防止することができる。
光学的非透過性膜８０は、光を吸収するか反射させることにより光透過を遮断する限り、特に限定されない。例示的な実施形態において、光学的非透過性膜８０は、分布ブラッグ反射器（ＤＢＲ）、絶縁膜上に形成される金属反射膜、または黒色を有する有機ポリマー膜であってもよい。金属反射膜が光学的非透過性膜として用いられる場合、金属反射膜は、他のピクセル内の構成要素から電気的に分離されるフローティング状態であり得る。金属反射膜はさらに、他のピクセル内の構成要素のうちの１つからの延長部（ｅｘｔｅｎｓｉｏｎ）の形態、例えば、異なるラインのうちの１つからの延長部として提供され、この場合、金属反射膜は、他の導電性構成要素に電気的に接続されない範囲内で提供される。
例示的な実施形態において、光学的非透過性膜８０は、単一層または多層膜構造を有してもよく、多層膜として提供されるとき、２つ以上の互いに異なるタイプの材料を含むことができる。例示的な実施形態において、光学的非透過性膜８０は、互いに異なる屈折率の２つ以上の絶縁膜を蒸着することにより形成される。例えば、光学的非透過性膜８０は、低い屈折率を有する材料と高い屈折率を有する材料を順次に積層することにより形成されるか、代案的に、互いに異なる屈折率を有する絶縁膜を積層することにより形成されてもよい。互いに異なる屈折率を有する材料は、ＳｉＯ２またはＳｉＮｘを含むことができるが、本発明の概念がこれに限定されるものではない。光学的非透過性膜８０によって吸収される、または反射する光の波長は、その材料、積層厚さ、積層頻度などを変更することにより制御可能である。
例示的な実施形態において、光学的非透過性膜８０は、ピクセルの側面上に提供され、特定のピクセルから放射される光が隣接したピクセルに影響する現象、または隣接したピクセルから放射される光と混色する現象を防止することができる。したがって、各エピタキシャルスタックは、光学的非透過性膜８０の蒸着を容易にするために、テーパされた形状の側面を有する。特に、各エピタキシャルスタックの側面は、基板１０の一表面（例えば、基板１０の上面または下面）に対して傾斜した形状を有してもよい。
例示的な実施形態において、各エピタキシャルスタックの側面は、基板１０の一表面に対して傾斜した形状を有する。例示的な実施形態により、第１〜第３エピタキシャルスタック２０、３０および４０の側面と基板１０の一表面との間の角度は、断面図で約０度より大きく、約９０度より小さくてよい。例えば、第１〜第３エピタキシャルスタック２０、３０および４０の側面と基板１０の一表面との間の角度が第１〜第３角度θ１、θ２およびθ３であるとき、第１〜第３角度θ１、θ２およびθ３は、それぞれ約４５度から約８５度までの範囲内の値を有することができる。
第１〜第３エピタキシャルスタック２０、３０および４０の側面が、前述のように所定の傾斜を有するとき、光学的非透過性膜８０を形成することが比較的容易であり得る。また、各エピタキシャルスタックが所定の角度にテーパされた形状を有するとき、光学的非透過性膜８０による光反射効果が最大化されるか、実質的に増加することができる。光学的非透過性膜８０は、物理的および／または化学的気相蒸着を利用して形成されるが、第１〜第３エピタキシャルスタック２０、３０および４０の側面が基板１０の表面に垂直またはほぼ垂直であるとき、第１〜第３エピタキシャルスタック２０、３０および４０の側面を光学的非透過性膜８０で十分に覆いにくいことがある。特に、第１〜第３エピタキシャルスタック２０、３０および４０の側面が基板１０の表面に垂直またはほぼ垂直であれば、光学的非透過性膜８０が物理的および／または化学的気相蒸着によって形成されても、側面上に形成される光学的非透過性膜８０の厚さは、上面に形成される光学的非透過性膜８０の厚さより薄くてよいし、側面上に形成される光学的非透過性膜８０がクラックを有する可能性が高い。このように、第１〜第３エピタキシャルスタック２０、３０および４０の側面部分は、光学的非透過性膜８０によって十分に覆われないことがあり、これはエピタキシャルスタックからの光漏れを引き起こすことがある。
例示的な実施形態により、第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれの側面および基板１０の一表面が約４５度〜約８５度の間の傾斜角を有するとき、光学的非透過性膜８０は、第１〜第３エピタキシャルスタック２０、３０および４０の各側面上に十分に形成される。また、各エピタキシャルスタックが所定の角度にテーパされた形状を有するとき、光学的非透過性膜８０による光反射効果が最大化されるか、実質的に増加することができる。このように、第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれの側面と基板１０の一表面との間の角度は、互いに同一または異なっていてもよい。第１〜第３エピタキシャルスタック２０、３０および４０の側面と基板１０の一表面との間の角度は、各エピタキシャルスタックの材料、パターニング中のエッチング速度、各エピタキシャルスタックから放射される光の反射度などを考慮して決定可能である。例えば、第１〜第３エピタキシャルスタック２０、３０および４０の側面と基板１０の一表面との間に形成される角度のうち、第１角度θ１、第２角度θ２および第３角度θ３は、互いに異なっていてもよく、または代案的に、第２角度θ２および第３角度θ３が互いに同一でかつ第１角度θ１とは異なっていてもよい。例示的な実施形態において、第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれの側面と基板１０の一表面との間の角度は、放射される光の波長の差を考慮して決定可能である。例えば、各エピタキシャルスタックから放射される光が側面方向に進行するとき、最も高い内部全反射が発生するように、角度が決定可能である。
例示的な実施形態において、光学的非透過性膜８０は、エピタキシャルスタックの側面上にのみ提供されてもよいが、本発明の概念がこれに限定されるものではない。例えば、光学的非透過性膜８０は、最上部エピタキシャルスタックの上面の一部分の上部に延びて、光放射が要求されない最上部エピタキシャルスタックの上面の少なくとも一部分を覆うことができる。より具体的には、図１に示すように、光学的非透過性膜８０は、光放射が要求される領域に対応する上部（ｔｏｐ）でエピタキシャルスタックの上面を露出させるためのウィンドウを有する。本明細書で使用される、使用者に可視的な発光領域は「発光領域（ＥＡ）」と称され、残りの発光領域は「周辺領域」と称される。光学的非透過性膜８０は、発光領域にウィンドウを有し、発光領域を除いて第３エピタキシャルスタック４０の上面の一部分および周辺領域での全側面を覆うことができる。したがって、光学的非透過性膜８０は、エピタキシャルスタックの上面の周縁の一部分を覆うことで放射される光の指向角を減少させることができ、よって、隣接した発光積層構造からの光との干渉が最小化できる。
例示的な実施形態による発光積層構造において、各エピタキシャルスタックに発光信号を印加するための信号ラインは、独立して接続される。したがって、各エピタキシャルスタックが独立して駆動可能であり、発光積層構造は、光が各エピタキシャルスタックから放射されるかによって多様な色を実現することができる。加えて、互いに異なる波長の光を放射可能なエピタキシャルスタックは、互いの上に垂直に重なり、そのため、狭い面積内に形成される。また、エピタキシャルスタックの側面が傾斜するので、十分な厚さを有する非透過性膜８０を容易に形成することができ、非透過性膜８０は、特定のピクセルから放射される光が隣接したピクセルに影響する現象、または隣接したピクセルから放射される光と混色する現象を防止することができる。
図２は、例示的な実施形態による、配線部を含む発光積層構造の断面図である。図２では、図１に示す各エピタキシャルスタックおよび絶縁膜の傾斜した形状は省略される。
図２を参照すれば、例示的な実施形態による発光積層構造において、第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれは、その間に介在する第１〜第３接着層６１、６３および６５を経由して、基板１０上に提供される。第１接着層６１は、導電性または非導電性材料を含むことができる。第１接着層６１は、その下に提供される基板１０に電気的に接続される必要があるとき、いくつかの領域で導電性を有することができる。第１接着層６１はさらに、透明または不透明材料を含むことができる。例示的な実施形態において、不透明材料が基板１０に提供され、基板１０がその上に形成される配線部などを有するとき、第１接着層６１は、不透明材料、例えば、光吸収材料を含むことができる。第１接着層６１を形成する光吸収材料としては、例えば、エポキシ系ポリマー接着剤を含む多様なポリマー接着剤が使用できる。
第２および第３接着層６３および６５は、非導電性材料を含むことができ、また、光学的透過性材料を含むことができる。例えば、光学用透明接着剤（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）が第２および第３接着層６３および６５のために使用できる。第２および第３接着層６３および６５を形成するための材料は、光学的に透明で各エピタキシャルスタックを安定的に付着させることができる限り、特に限定されない。例えば、第２および第３接着層６３および６５は、ＳＵ−８、多様なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、スピンオンガラス（ｓｐｉｎ ｏｎ ｇｌａｓｓ：ＳＯＧ）などのようなエポキシ系ポリマーを含む有機材料およびシリコン酸化物、アルミニウム酸化物などのような無機材料で形成される。例示的な実施形態により、導電性酸化物が接着層として使用されてもよいし、この場合、導電性酸化物は、他の構成要素から絶縁される。有機材料が接着層として使用される場合、有機材料は、接着面に塗布された後、真空状態で高温高圧でボンディングされる。無機材料が接着層として用いられる場合、無機材料は、接着表面に蒸着された後、化学機械的平坦化（ＣＭＰ）などによって平坦化され、その後、表面はプラズマ処理が施された後、高真空下でボンディングによってボンディングされる。
第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれは、順次に配置されるｐ型半導体層２５、３５および４５、活性層２３、３３および４３およびｎ型半導体層２１、３１および４１と、を含む。
例示的な実施形態により、第１エピタキシャルスタック２０のｐ型半導体層２５、活性層２３およびｎ型半導体層２１は、赤色光を放射する半導体材料を含むことができる。しかし、本発明の概念が第１エピタキシャルスタック２０から放射される特定の色の光に限定されるものではない。
赤色光を放射する半導体材料の例は、アルミニウムガリウム砒化物（ＡｌＧａＡｓ）、ガリウム砒化リン化物（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）、ガリウムリン化物（ＧａＰ）などを含むことができる。しかし、赤色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用可能である。
第１ｐ型接触電極２５ｐが第１エピタキシャルスタック２０のｐ型半導体層２５の下に提供される。第１エピタキシャルスタック２０の第１ｐ型接触電極２５ｐは、単一層または多層金属であってもよい。例えば、第１ｐ型接触電極２５ｐは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどのような金属またはその合金を含む多様な材料を含むことができる。第１ｐ型接触電極２５ｐは、高い反射率を有する金属を含むことができる。したがって、第１ｐ型接触電極２５ｐは、高い反射率を有する金属で形成されるので、上部方向で第１エピタキシャルスタック２０から放射される光の発光効率を増加させることが可能である。
第２エピタキシャルスタック３０は、順次に配置されるｐ型半導体層３５、活性層３３およびｎ型半導体層３１を含む。ｐ型半導体層３５、活性層３３およびｎ型半導体層３１は、緑色光を放射する半導体材料を含むことができる。しかし、本発明の概念が第２エピタキシャルスタック３０から放射される特定の色の光に限定されるものではない。
緑色光を放射するための材料の例は、インジウムガリウム窒化物（ＩｎＧａＮ）、ガリウム窒化物（ＧａＮ）、ガリウムリン化物（ＧａＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）およびアルミニウムガリウムリン化物（ＡｌＧａＰ）を含む。しかし、緑色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用可能である。
第２ｐ型接触電極３５ｐが第２エピタキシャルスタック３０のｐ型半導体層３５の下に提供される。第２ｐ型接触電極３５ｐは、第１エピタキシャルスタック２０と第２エピタキシャルスタック３０との間に、または具体的には、第２接着層６３と第２エピタキシャルスタック３０との間に提供される。
第３エピタキシャルスタック４０は、順次に配置されるｐ型半導体層４５、活性層４３およびｎ型半導体層４１を含む。ｐ型半導体層４５、活性層４３およびｎ型半導体層４１は、青色光を放射する半導体材料を含むことができる。しかし、本発明の概念が第３エピタキシャルスタック４０から放射される特定の色の光に限定されるものではない。
青色光を放射する材料の例は、ガリウム窒化物（ＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、亜鉛セレン化物（ＺｎＳｅ）などを含むことができる。しかし、青色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用可能である。
第３ｐ型接触電極４５ｐが第３エピタキシャルスタック４０のｐ型半導体層４５の下に提供される。第３ｐ型接触電極４５ｐは、第２エピタキシャルスタック３０と第３エピタキシャルスタック４０との間に、または具体的には、第３接着層６５と第３エピタキシャルスタック４０との間に提供される。
図２で、第１〜第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１およびｐ型半導体層２５、３５および４５がそれぞれ単一層として示されるが、本発明の概念がこれに限定されるものではなく、これらの層は、多層であってもよく、超格子層を含んでもよい。加えて、第１〜第３エピタキシャルスタック２０、３０および４０の活性層２３、３３および４３は、単一量子井戸構造または多重量子井戸構造を含むことができる。
例示的な実施形態において、第２および第３ｐ型接触電極３５ｐおよび４５ｐは、第２および第３エピタキシャルスタック３０および４０を実質的に覆うことができる。第２および第３ｐ型接触電極３５ｐおよび４５ｐは、下のエピタキシャルスタックからの光を透過させるために透明導電性材料を含むことができる。例えば、第２および第３ｐ型接触電極３５ｐおよび４５ｐのそれぞれは、透明導電性酸化物（ＴＣＯ）を含むことができる。透明導電性酸化物は、スズ酸化物（ＳｎＯ）、インジウム酸化物（ＩｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などを含むことができる。透明導電性化合物は、蒸発器、スパッタなどのような化学気相蒸着（ＣＶＤ）、物理気相蒸着（ＰＶＤ）により蒸着される。第２および第３ｐ型接触電極３５ｐおよび４５ｐは、以下に詳細に説明される作製工程中、エッチングストッパとして機能するために十分な厚さ、例えば、透明度が満足できる程度に約２０００オングストローム〜約２マイクロメートルの厚さに提供される。
例示的な実施形態において、共通ラインは、第１〜第３ｐ型接触電極２５ｐ、３５ｐおよび４５ｐに接続される。共通ラインは、共通電圧が印加されるラインであってもよい。また、発光信号ラインは、第１〜第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１にそれぞれ接続される。例えば、共通電圧ＳＣが共通ラインを介して第１ｐ型接触電極２５ｐ、第２ｐ型接触電極３５ｐおよび第３ｐ型接触電極４５ｐに印加され、発光信号は、第１、第２および第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１に印加されて、第１〜第３エピタキシャルスタック２０、３０および４０の発光を制御する。発光信号は、第１〜第３エピタキシャルスタック２０、３０および４０にそれぞれ対応する第１〜第３発光信号ＳＲ、ＳＧおよびＳＢを含むことができる。例示的な実施形態において、第１発光信号ＳＲは、赤色光に対応する信号であってもよく、第２発光信号ＳＧは、緑色光に対応する信号であってもよいし、第３発光信号ＳＢは、青色光に対応する信号であってもよい。
例示的な実施形態により、第１〜第３エピタキシャルスタック２０、３０および４０は、それぞれのエピタキシャルスタックに印加される発光信号によって駆動可能である。特に、第１エピタキシャルスタック２０は、第１発光信号ＳＲによって駆動され、第２エピタキシャルスタック３０は、第２発光信号ＳＧによって駆動され、第３エピタキシャルスタック４０は、第３発光信号ＳＢによって駆動される。特に、第１、第２および第３駆動信号ＳＲ、ＳＧおよびＳＢは、第１〜第３エピタキシャルスタック２０、３０および４０に独立して印加されて、第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれが独立して駆動される。発光積層構造は、第１〜第３エピタキシャルスタック２０、３０および４０から上方に放射される第１〜第３色光を組み合わせることにより、多様な色の光を最終的に提供することができる。
図２で、共通電圧が第１〜第３エピタキシャルスタック２０、３０および４０のｐ型半導体層２５、３５および４５に印加されるものと説明され、発光信号が第１〜第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１に印加されるものと説明されるが、本発明の概念がこれに限定されるものではない。他の例示的な実施形態において、共通電圧は、第１〜第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１に印加され、発光信号は、第１〜第３エピタキシャルスタック２０、３０および４０のｐ型半導体層２５、３５および４５に印加される。
この方式により、図２の発光積層構造は、互いに離隔した互いに異なる平面上で互いに異なる色光を実現するよりは、互いに異なる色光の部分が重なった領域上に提供される方式で色を実現することができる。したがって、発光積層構造は、有利には、発光素子の小型化および集積化をなすことができる。一般的に、赤色、緑色および青色光のような互いに異なる色を放射する通常の発光素子は、フルカラーを実現するために、平面上で互いに離隔する。このように、通常の発光素子のそれぞれは、一般的に平面上に配列されてより大きい面積を占める。しかし、例示的な実施形態により、１つの領域で重なる互いに異なる色光を放射する発光素子の部分を有する積層構造を提供することにより、著しく小さい面積内でフルカラーを実現することが可能である。したがって、小さい面積内でも高解像度デバイスを製造することが可能である。
また、通常の積層発光デバイスを含む通常の発光デバイスは、それぞれの発光素子を個別的に設けた後、各発光素子のためのインターコネクションラインなどを接続するものとは別途のコンタクトを形成することにより製造されるため、通常の発光デバイスは複雑な構造を有することがあり、その製造も容易ではない。しかし、例示的な実施形態によれば、発光積層構造は、単一基板１０上に多層のエピタキシャルスタックを順次に積層した後、多層エピタキシャルスタック上にコンタクトを形成し、最小工程によりラインで接続することにより形成される。また、個々の色の発光素子が個別的に製造され、個別的に実装される通常のディスプレイデバイスの製造方法と比較して、例示的な実施形態によれば、複数の発光素子の代わりに単一の発光積層構造のみ実装され、これは製造方法を著しく単純化する。
例示的な実施形態による発光積層構造は、高純度および高効率の色光を提供するために、多様な構成要素をさらに用いてもよい。例えば、例示的な実施形態による発光積層構造は、短波長の光が相対的に長波長の光を放射するエピタキシャルスタックに向かって進行することを遮断するための波長パスフィルタをさらに含んでもよい。
以下の例示的な実施形態では、重複を避けるために、前述した例示的な実施形態との相違点が主に説明される。
図３は、例示的な実施形態による所定の波長パスフィルタを含む発光積層構造の断面図である。図３で、図１および図２に示すいくつかの構成要素は省略される。
図３を参照すれば、例示的な実施形態による発光積層構造は、第１エピタキシャルスタック２０と第２エピタキシャルスタック３０との間に配置される第１波長パスフィルタ７１を含む。
第１波長パスフィルタ７１は、特定の波長の光を選択的に透過させることができる。特に、第１波長パスフィルタ７１は、第１エピタキシャルスタック２０から放射される第１色光を透過させるのに対し、第１色光と異なる光は遮断するか、反射させることができる。したがって、第１エピタキシャルスタック２０から放射される第１色光は、上部方向に進行するのに対し、第２および第３エピタキシャルスタック３０および４０から放射される第２および第３色光は、第１エピタキシャルスタック２０に向かう進行が遮断され、第１波長パスフィルタ７１によって反射するか、遮断される。
第２および第３色光は、第１色光より相対的に短い波長を有する高エネルギー光であってもよい。このように、第１エピタキシャルスタック２０に進入するとき、第２および第３色光は、第１エピタキシャルスタック２０内で追加の発光を誘導することができる。しかし、例示的な実施形態において、第２および第３色光は、第１エピタキシャルスタック２０に進入することが第１波長パスフィルタ７１によって遮断される。
例示的な実施形態において、第２波長パスフィルタ７３が第２エピタキシャルスタック３０と第３エピタキシャルスタック４０との間にさらに提供されてもよい。第２波長パスフィルタ７３は、第１および第２エピタキシャルスタック２０および３０から放射される第１色光および第２色光を透過させながら、第１および第２色光以外の光は遮断するか、反射させる。したがって、第１および第２エピタキシャルスタック２０および３０から放射される第１および第２色光は、上部方向に進行するのに対し、第３エピタキシャルスタック４０から放射される第３色光は、第１および第２エピタキシャルスタック２０および３０に向かう方向への進行が許容されず、第２波長パスフィルタ７３によって反射するか、遮断される。
上記のように、第３色光は、第１および第２色光より短い波長を有する相対的に高エネルギー光であってもよい。このように、第１および第２エピタキシャルスタック２０および３０に進入するとき、第３色光は、第１および第２エピタキシャルスタック２０および３０内でさらなる発光を誘導することができる。しかし、例示的な実施形態において、第２波長パスフィルタ７３は、第３色光が第１および第２エピタキシャルスタック２０および３０に進入するのを防止する。
第１および第２波長パスフィルタ７１および７３は多様な形状に形成可能であるが、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。例えば、透過する光の波長は、ＳｉＯ２およびＴｉＯ２を交互に積層し、ＳｉＯ２およびＴｉＯ２の積層厚さおよび回数を調節することにより決定可能である。互いに異なる屈折率を有する絶縁膜は、ＳｉＯ２、ＴｉＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ＺｒＯ２、Ｔａ２Ｏ５などを含むことができる。
例示的な実施形態において、第１〜第３ｐ型接触電極２５ｐ、３５ｐおよび４５ｐ、第１〜第３接着層６１、６３および６５および第１および第２波長パスフィルタ７１および７３は、第１〜第３エピタキシャルスタック２０、３０および４０のうちの１つをパターニングする同一の段階で併せてパターニングされ、または代案的に、別途の段階でパターニングされてもよい。例えば、前記層は、第１〜第３エピタキシャルスタック２０、３０および４０と実質的に同一または類似の角度に傾斜してもよい。図３は、第１〜第３ｐ型接触電極２５ｐ、３５ｐおよび４５ｐ、第１〜第３接着層６１、６３および６５および第１および第２波長パスフィルタ７１および７３が第１〜第３エピタキシャルスタック２０、３０および４０と同じ角度にパターニングされることを示す。しかし、本発明の概念がこれに限定されるものではなく、第１〜第３ｐ型接触電極２５ｐ、３５ｐおよび４５ｐ、第１〜第３接着層６１、６３および６５および第１および第２波長パスフィルタ７１および７３の傾斜角度は、第１〜第３ｐ型接触電極２５ｐ、３５ｐおよび４５ｐ、第１〜第３接着層６１、６３および６５および第１および第２波長パスフィルタ７１および７３のそれぞれの材料、パターニング工程のための条件などによって、第１〜第３エピタキシャルスタック２０、３０および４０の傾斜角度と異なって形成されてもよい。
例示的な実施形態による発光積層構造は、高効率の均一な光を提供するために、多様な構成要素をさらに用いてもよい。例えば、例示的な実施形態による発光積層構造は、出光面上で多様な凹凸を有してもよい。例えば、例示的な実施形態による発光積層構造は、第１〜第３エピタキシャルスタック２０、３０および４０のうちの少なくとも１つのｎ型半導体層の上面に形成される凹凸を有してもよい。
各エピタキシャルスタックの凹凸は、選択的に形成可能である。例えば、凹凸が第１エピタキシャルスタック２０上に提供されてもよく、凹凸が第１および第３エピタキシャルスタック２０および４０上に提供されてもよいし、凹凸が第１〜第３エピタキシャルスタック２０、３０および４０上に提供されてもよい。エピタキシャルスタックそれぞれの凹凸は、エピタキシャルスタックそれぞれの発光表面に対応するｎ型半導体層上に提供されてもよい。
エピタキシャルスタック上に形成される凹凸は、発光効率を増加させることができ、多角形ピラミッド、半球または任意の配列体で表面粗さを有する平面のような多様な形態で提供可能である。凹凸は、多様なエッチング工程によりテクスチャリングされるか、またはパターニングされたサファイア基板を用いて形成されてもよい。
例示的な実施形態において、第１〜第３エピタキシャルスタック２０、３０および４０からの第１〜第３色光は、互いに異なる光度を有することができ、このような光度の差は可視性の差につながりうる。例えば、発光効率は、第１〜第３エピタキシャルスタック２０、３０および４０の出光面上に凹凸を選択的に形成することにより向上することができ、これは第１〜第３色光間の可視性の差を減少させる。赤色および／または青色に対応する色光は、緑色より低い可視性を有することができ、この場合、第１エピタキシャルスタック２０および／または第３エピタキシャルスタック４０は、可視性の差を減少させるためにテクスチャリングされる。特に、赤色光の場合、発光スタックのうち最も低い発光スタックから光が提供可能なため、光強度が小さく、その上面に凹凸を形成することにより光効率が増加できる。
上述した構造を有する発光積層構造は、多様な色を表現することができ、そのため、ディスプレイデバイスにおいてピクセルとして利用可能である。以下の例示的な実施形態において、ディスプレイデバイスは、上記の発光積層構造を含むものと説明される。
図４は、例示的な実施形態によるディスプレイデバイスの平面図であり、図５は、図４の部分Ｐ１を示す拡大平面図である。
図４および図５を参照すれば、例示的な実施形態によるディスプレイデバイス１００は、テキスト、ビデオ、写真、二次元または三次元イメージなどのような任意の視覚的情報をディスプレイすることができる。
ディスプレイデバイス１００は、長方形のような直線面を含む閉多角形、曲面を含む円、楕円など、直線面と曲面との組み合わせを含む半円または半楕円を含む多様な形状を有してもよい。例示的な実施形態において、ディスプレイデバイスは、実質的に長方形状を有するものと説明される。
ディスプレイデバイス１００は、イメージをディスプレイするための複数のピクセル１１０を有する。ピクセル１００のそれぞれは、イメージをディスプレイするための最小単位であり得る。各ピクセル１１０は、上述した構造を有する発光積層構造を含み、白色光および／または色光を放射することができる。
例示的な実施形態において、各ピクセルは、赤色光を放射する第１ピクセル１１０Ｒと、緑色光を放射する第２ピクセル１１０Ｇと、青色光を放射する第３ピクセル１１０Ｂとを含む。第１〜第３ピクセル１１０Ｒ、１１０Ｇおよび１１０Ｂは、前述した発光積層構造の第１〜第３エピタキシャルスタック２０、３０および４０にそれぞれ相当することができる。
ピクセル１１０は、マトリクスに配列される。本明細書で使用される、マトリクス配列を有するピクセルは、ピクセル１１０が行または列に沿って一列に配列されるものであるが、またはピクセル１１０が、例えば、ジグザグ状に配列されるピクセル１１０のように、細部的に特定の変形を有しかつ、一般的に行および列に沿って配列されることを意味する。
図６は、例示的な実施形態によるディスプレイデバイスの構造図である。
図６を参照すれば、例示的な実施形態によるディスプレイデバイス１００は、タイミングコントローラ３５０と、スキャンドライバ３１０と、データドライバ３３０と、配線部と、ピクセルとを含む。各ピクセルは、配線部を介してスキャンドライバ３１０、データドライバ３３０などに個別的に接続される。
タイミングコントローラ３５０は、外部から（例えば、イメージデータを伝送するためのシステムから）ディスプレイデバイスを駆動するために必要な多様な制御信号およびイメージデータを受信する。タイミングコントローラ３５０は、受信されたイメージデータを再配列し、イメージデータをデータドライバ３３０に伝送する。また、タイミングコントローラ３５０は、スキャンドライバ３１０およびデータドライバ３３０を駆動するために必要なスキャン制御信号およびデータ制御信号を生成し、生成されたスキャン制御信号およびデータ制御信号をスキャンドライバ３１０およびデータドライバ３３０に出力する。
スキャンドライバ３１０は、タイミングコントローラ３５０からスキャン制御信号を受信し、対応するスキャン信号を生成する。データドライバ３３０は、タイミングコントローラ３５０からデータ制御信号およびイメージデータを受信し、対応するデータ信号を生成する。
配線部は、複数の信号ラインを含む。配線部は、特にスキャンドライバ３１０とピクセルとを接続するスキャンライン１３０と、データドライバ３３０とピクセルとを接続するデータライン１２０とを含む。スキャンライン１３０は、それぞれのピクセルに接続され、これによって、それぞれのピクセルに対応するスキャンライン１３０は、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂ（以下、「１３０」と通称する）と表される。
また、配線部は、タイミングコントローラ３５０とスキャンドライバ３１０、タイミングコントローラ３５０とデータドライバ３３０、または他の構成要素の間を接続して信号を伝送するラインをさらに含む。
スキャンライン１３０は、スキャンドライバ３１０から生成されたスキャン信号をピクセルに提供する。データドライバ３３０で生成されたデータ信号は、データライン１２０に出力される。
ピクセルは、スキャンライン１３０およびデータライン１２０に接続される。ピクセルは、スキャン信号がスキャンライン１３０から供給されるとき、データライン１２０から提供されるデータ信号に応答して選択的に発光する。例えば、各フレーム区間の間、各ピクセルは、入力データ信号に対応する輝度で発光する。ブラック輝度に対応するデータ信号が供給されるピクセルは、対応するフレーム区間に光を放射しないことにより、ブラックをディスプレイすることができる。
例示的な実施形態において、ピクセルは、パッシブタイプまたはアクティブタイプで駆動可能である。ディスプレイデバイスがアクティブタイプで駆動されるとき、ディスプレイデバイスは、スキャン信号およびデータ信号に加えて第１および第２ピクセル電源が供給される。
図７は、パッシブタイプのディスプレイデバイス内の１つのピクセルの回路図である。ピクセルは、ピクセルのうちの１つ、例えば、Ｒ、ＧおよびＢピクセルのうちの１つであってもよいし、図７は、例として第１ピクセル１１０Ｒを示す。第２および第３ピクセルは、第１ピクセルと実質的に同一の方式で駆動可能なため、第２および第３ピクセルに対する回路図は、重複を避けるために省略される。
図７を参照すれば、第１ピクセル１１０Ｒは、スキャンライン１３０とデータライン１２０との間に接続される発光素子１５０を含む。発光素子１５０は、第１エピタキシャルスタック２０に相当することができる。第１エピタキシャルスタック２０は、ｐ型半導体層とｎ型半導体層との間に閾値電圧以上の電圧が印加されるとき、印加された電圧の大きさに対応する輝度で光を放射する。特に、第１ピクセル１１０Ｒの発光は、第１スキャンライン１３０Ｒに印加されるスキャン信号および／またはデータライン１２０に印加されるデータ信号の電圧を制御することにより制御可能である。
図８は、アクティブタイプのディスプレイデバイスの第１ピクセルを示す回路図である。
ディスプレイデバイスがアクティブタイプの場合、第１ピクセル１１０Ｒは、スキャン信号およびデータ信号に加えて第１および第２ピクセル電源ＥＬＶＤＤおよびＥＬＶＳＳがさらに供給されてもよい。
図８を参照すれば、第１ピクセル１１０Ｒは、発光素子１５０と、それに接続されるトランジスタ部とを含む。
発光素子１５０は、第１エピタキシャルスタック２０に相当し、発光素子１５０のｐ型半導体層は、トランジスタ部を経由して第１ピクセル電源ＥＬＶＤＤに接続され、ｎ型半導体層は、第２ピクセル電源ＥＬＶＳＳに接続される。第１ピクセル電源ＥＬＶＤＤおよび第２ピクセル電源ＥＬＶＳＳは、互いに異なる電位を有してもよい。例えば、第２ピクセル電源ＥＬＶＳＳは、少なくとも発光素子１５０の閾値電圧だけ第１ピクセル電源ＥＬＶＤＤより低い電位を有してもよい。これら発光素子１５０のそれぞれは、トランジスタ部によって制御される駆動電流に対応する輝度で発光する。
例示的な実施形態により、トランジスタ部は、第１および第２トランジスタＭ１およびＭ２と、ストレージキャパシタＣｓｔとを含む。しかし、本発明の概念がこれに限定されるものではなく、ピクセルの回路構成は多様に変形可能である。
第１トランジスタＭ１（例えば、スイッチングトランジスタ）のソース電極は、データライン１２０に接続され、ドレイン電極は、第１ノードＮ１に接続される。また、第１トランジスタＭ１のゲート電極は、第１スキャンライン１３０Ｒに接続される。第１トランジスタＭ１をターンオン可能な電圧を有するスキャン信号が第１スキャンライン１３０Ｒからデータライン１２０に供給されると、第１トランジスタＭ１がターンオンされて第１ノードＮ１を電気的に接続することができる。例えば、対応するフレームのデータ信号は、データライン１２０に供給され、よって、データ信号が第１ノードＮ１に伝送される。第１ノードＮ１に伝送されたデータ信号は、ストレージキャパシタＣｓｔに充電される。
第２トランジスタＭ２のソース電極は、第１ピクセル電源ＥＬＶＤＤに接続され、ドレイン電極は、発光素子１５０のｎ型半導体層に接続される。第２トランジスタＭ２のゲート電極は、第１ノードＮ１に接続される。第２トランジスタＭ２は、第１ノードＮ１の電圧に対応して、発光素子１５０に供給される駆動電流の量を制御する。
ストレージキャパシタＣｓｔの１つの電極は、第１ピクセル電源ＥＬＶＤＤに接続され、他の１つの電極は、第１ノードＮ１に接続される。ストレージキャパシタＣｓｔは、第１ノードＮ１に供給されるデータ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
図８は、２つのトランジスタを含むトランジスタ部を示すが、しかし、本発明の概念がこれに限定されるものではなく、トランジスタ部の構造に多様な変形が適用可能である。例えば、トランジスタ部は、それぞれ多様な構造を有するより多いトランジスタ、キャパシタなどを含むことができる。
ピクセルは、本発明の概念の範囲内で多様な構造で実現できる。以下、ピクセルは、パッシブマトリクスタイプのピクセルを有するものと説明される。
図９は、例示的な実施形態によるピクセルの平面図であり、図１０Ａおよび図１０Ｂは、それぞれ図９のＩ−Ｉ’およびＩＩ−ＩＩ’線に沿った断面図である。
図９、図１０Ａおよび図１０Ｂを参照すれば、例示的な実施形態によるピクセルは、複数のエピタキシャルスタックが積層される発光領域と、発光領域を取り囲む周辺領域とを含む。複数のエピタキシャルスタックは、第１〜第３エピタキシャルスタック２０、３０および４０を含むことができる。
例示的な実施形態によるピクセルは、複数のエピタキシャルスタックが積層される発光領域を有する。発光領域の少なくとも一側には、配線部を第１〜第３エピタキシャルスタック２０、３０および４０に接続するためのコンタクトが提供される。コンタクトは、第１〜第３エピタキシャルスタック２０、３０および４０に共通電圧を印加するための第１および第２共通コンタクト５０ＧＣおよび５０ＢＣと、第１エピタキシャルスタック２０に発光信号を提供するための第１コンタクト２０Ｃと、第２エピタキシャルスタック３０に発光信号を提供するための第２コンタクト３０Ｃと、第３エピタキシャルスタック４０に発光信号を提供するための第３コンタクト４０Ｃとを含む。
例示的な実施形態において、積層構造は、共通電圧が印加される第１〜第３エピタキシャルスタック２０、３０および４０の半導体層の極性に応じて変化可能である。以下、積層構造は、ｐ型半導体層に共通電圧が印加されるものと説明される。特に、第１〜第３共通接触電極は、それぞれ第１〜第３ｐ型接触電極に対応するものと説明される。
例示的な実施形態において、第１および第２共通コンタクト５０ＧＣおよび５０ＢＣおよび第１〜第３コンタクト２０Ｃ、３０Ｃおよび４０Ｃは、多様な位置に提供可能である。例えば、発光積層構造が実質的に正方形状を有する場合、第１および第２共通コンタクト５０ＧＣおよび５０ＢＣおよび第１〜第３コンタクト２０Ｃ、３０Ｃおよび４０Ｃは、平面図で正方形の各ダイに相当する領域に配置される。しかし、第１および第２共通コンタクト５０ＧＣおよび５０ＢＣおよび第１〜第３コンタクト２０Ｃ、３０Ｃおよび４０Ｃの位置はこれに限定されず、発光積層構造の形状によって多様な変形が適用可能である。
複数のエピタキシャルスタックは、第１〜第３エピタキシャルスタック２０、３０および４０を含む。第１〜第３エピタキシャルスタック２０、３０および４０は、第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれに発光信号を提供するための第１〜第３発光信号ラインおよび第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれに共通電圧を提供するための共通ラインと接続される。第１〜第３発光信号ラインは、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂに相当することができ、共通ラインは、データライン１２０に相当することができる。したがって、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよびデータライン１２０は、第１〜第３エピタキシャルスタック２０、３０および４０にそれぞれ接続される。
図９を参照すれば、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂは、第１方向に（例えば、水平方向に）延びてもよい。データライン１２０は、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂと交差する第２方向に（例えば、垂直方向に）延びてもよい。しかし、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよびデータライン１２０の延長方向はこれに限定されず、ピクセルの配列によって多様な変形が適用可能である。
データライン１２０および第１ｐ型接触電極２５ｐは、第１エピタキシャルスタック２０のｐ型半導体層に共通電圧を同時に提供しながら、第１方向と交差する第２方向に延びてもよい。したがって、データライン１２０と第１ｐ型接触電極２５ｐは、実質的に同一の構成要素であってもよい。以下、第１ｐ型接触電極２５ｐは、データライン１２０と称され、その逆であってもよい。
第１ｐ型接触電極２５ｐと第１エピタキシャルスタック２０との間のオーミック接触のためのオーミック電極２５ｐ’は、第１ｐ型接触電極２５ｐが提供される発光領域上に提供される。複数のオーミック電極２５ｐ’が提供されてもよい。オーミック電極２５ｐ’は、オーミック接触のために提供され、多様な材料を含むことができる。例えば、ｐ型オーミック電極２５ｐ’に対応するオーミック電極２５ｐ’は、Ａｕ／Ｚｎ合金またはＡｕ／Ｂｅ合金を含むことができる。この場合、オーミック電極２５ｐ’の材料は、Ａｇ、Ａｌ、Ａｕなどより低い反射率を有するので、追加的な反射電極がさらに配置されてもよい。追加的な反射電極として、Ａｇ、Ａｕなどが使用可能であり、Ｔｉ、Ｎｉ、Ｃｒ、Ｔａなどが隣接した構成要素への接着のためのバッファ層として配置されてもよい。この場合、バッファ層は、Ａｇ、Ａｕなどを含む反射電極の上部および下面に薄く蒸着される。
第１スキャンライン１３０Ｒは、第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック２０に接続され、データライン１２０は、オーミック電極２５ｐ’を経由して接続される。第２スキャンライン１３０Ｇは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック３０に接続され、データライン１２０は、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂを介して接続される。第３スキャンライン１３０Ｂは、第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック４０に接続され、データライン１２０は、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂを介して接続される。
接着層、接触電極、波長パスフィルタなどが基板１０と第１〜第３エピタキシャルスタック２０、３０および４０との間にそれぞれ提供される。以下、例示的な実施形態によるピクセルを積層順序に基づいて説明する。
例示的な実施形態により、第１エピタキシャルスタック２０がその間に接着層６１が介在する状態で基板１０上に提供される。第１エピタキシャルスタック２０は、下側から上側に順次に配置されるｐ型半導体層、活性層およびｎ型半導体層を含むことができる。
絶縁膜８１が基板１０に向かうように第１エピタキシャルスタック２０の下面に積層される。第１エピタキシャルスタック２０の下面に形成される絶縁膜８１は、光を透過させるか吸収する材料を含むことができる。複数のコンタクトホールが絶縁膜８１内に形成される。コンタクトホールには、第１エピタキシャルスタック２０のｐ型半導体層と接触するオーミック電極２５ｐ’が提供される。オーミック電極２５ｐ’は、多様な材料を含むことができる。第１ｐ型接触電極２５ｐおよびデータライン１２０は、オーミック電極２５ｐ’と接触する。第１ｐ型接触電極２５ｐ（データライン１２０としても機能する）は、絶縁膜８１と接着層６１との間に提供される。
平面図からみて、第１ｐ型接触電極２５ｐは、第１ｐ型接触電極２５ｐが第１エピタキシャルスタック２０と重なるか、より具体的には、第１エピタキシャルスタック２０の発光領域の大部分または全てを覆いかつ、発光領域と重なる形態で提供されてもよい。第１ｐ型接触電極２５ｐは、第１ｐ型接触電極２５ｐが第１エピタキシャルスタック２０からの光を反射させることができるように、反射性材料を含むことができる。絶縁膜８１も、反射特性を有するように形成され、第１エピタキシャルスタック２０からの光の反射を助けることができる。例えば、絶縁膜８１は、全方位反射器（ｏｍｎｉ−ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ：ＯＤＲ）構造を有してもよい。
第１ｐ型接触電極２５ｐの材料は、第１エピタキシャルスタック２０から放射される光に対して高い反射率を有する金属から選択され、第１エピタキシャルスタック２０から放射される光の反射率を最大化する。例えば、第１エピタキシャルスタック２０が赤色光を放射する場合、赤色光に対して高い反射率を有する金属、例えば、Ａｕ、Ａｌ、Ａｇなどが第１ｐ型接触電極２５ｐの材料として使用可能である。Ａｕは、第２および第３エピタキシャルスタック３０および４０から放射される光（例えば、緑色光および青色光）に対して高い反射率を有さず、そのため、第２および第３エピタキシャルスタック３０および４０から放射される光による色混合を減少させることができる。
第１ｎ型接触電極２１ｎは、第１エピタキシャルスタック２０の上面に提供される。例示的な実施形態において、第１ｎ型接触電極２１ｎは、例えば、Ａｕ／Ｔｅ合金またはＡｕ／Ｇｅ合金を含む多様な金属および金属合金を含むことができる。
第１ｎ型接触電極２１ｎは、第１コンタクト２０Ｃに対応する領域に提供され、導電性材料を含むことができる。
第２接着層６３は、第１エピタキシャルスタック２０上に提供される。第１波長パスフィルタ７１、第２ｐ型接触電極３５ｐおよび第２エピタキシャルスタック３０が第２接着層６３上に順次に提供される。第２エピタキシャルスタック３０は、下側から上側に順次に配置されるｎ型半導体層、活性層およびｐ型半導体層を含むことができる。
第１波長パスフィルタ７１は、第１エピタキシャルスタック２０の上面に提供され、第１エピタキシャルスタック２０の実質的に全ての発光領域を覆う。
例示的な実施形態において、第２エピタキシャルスタック３０の第１コンタクト２０Ｃに対応する領域が除去されて、第１ｎ型接触電極２１ｎの上面の一部分を露出させる。また、第２エピタキシャルスタック３０は、第２ｐ型接触電極３５ｐより小さい面積を有してもよい。第１共通コンタクト５０ＧＣに対応する領域が第２エピタキシャルスタック３０から除去されて、第２ｐ型接触電極３５ｐの上面の一部分を露出させる。
第３接着層６５は、第２エピタキシャルスタック３０上に提供される。第２波長パスフィルタ７３および第３ｐ型接触電極４５ｐは、第３接着層６５上に順次に提供される。第３エピタキシャルスタック４０が第３ｐ型接触電極４５ｐ上に提供される。第３エピタキシャルスタック４０は、下側から上側に順次に積層されるｐ型半導体層、活性層およびｎ型半導体層を含むことができる。
第３エピタキシャルスタック４０は、第２エピタキシャルスタック３０より小さい面積を有してもよい。第３エピタキシャルスタック４０は、第３ｐ型接触電極４５ｐより小さい面積を有してもよい。第２共通コンタクト５０ＢＣに対応する領域が第３エピタキシャルスタック４０から除去されて、第３ｐ型接触電極４５ｐの上面の一部分を露出させる。
第１〜第３エピタキシャルスタック２０、３０および４０の積層構造を覆う第１光学的非透過性膜８３が第１〜第３エピタキシャルスタック２０、３０および４０の側面および上面の一部分上に提供される。第１光学的非透過性膜８３は、多様な有機／無機絶縁材料を含むことができ、これに限定されるものではない。例えば、第１光学的非透過性膜８３は、ＤＢＲまたは黒色を有する有機ポリマー膜であってもよい。例示的な実施形態において、フローティング金属反射膜が第１光学的非透過性膜８３上にさらに提供されてもよい。例示的な実施形態において、光学的非透過性膜は、互いに異なる屈折率を有する２つ以上の絶縁膜を蒸着することにより形成可能である。
第１コンタクトホールＣＨ１が第１光学的非透過性膜８３内に形成されて、第１コンタクト２０Ｃ内に提供される第１ｎ型接触電極２１ｎの上面を露出させる。
第１スキャンライン１３０Ｒが第１光学的非透過性膜８３上に提供される。第１スキャンライン１３０Ｒは、第１コンタクトホールＣＨ１を介して第１ｎ型接触電極２１ｎに接続される。
第２光学的非透過性膜８５が第１光学的非透過性膜８３上に提供される。第２光学的非透過性膜８５も、第１〜第３エピタキシャルスタック２０、３０および４０の側面および上面の一部分上に提供されて、第１〜第３エピタキシャルスタック２０、３０および４０の積層構造を覆う。第２光学的非透過性膜８５は、第１光学的非透過性膜８３と実質的に同一または異なる材料を含むことができる。第２光学的非透過性膜８５も、ＤＢＲまたは黒色を有する有機ポリマー膜であってもよい。例示的な実施形態において、フローティング金属反射膜が第２光学的非透過性膜８５上にさらに提供されてもよい。例示的な実施形態において、光学的非透過性膜は、互いに異なる屈折率を有する２つ以上の絶縁膜を蒸着することにより形成可能である。
第２および第３スキャンライン１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢが第２光学的非透過性膜８５上に提供される。第２光学的非透過性膜８５には、第２コンタクト３０Ｃにおいて第２エピタキシャルスタック３０の上面を露出させるための、すなわち、第２エピタキシャルスタック３０のｎ型半導体層を露出させるための第２コンタクトホールＣＨ２と、第３コンタクト４０Ｃにおいて第３エピタキシャルスタック４０の上面を露出させるための、すなわち、第３エピタキシャルスタック４０のｎ型半導体層を露出させるための第３コンタクトホールＣＨ３と、第１共通コンタクト５０ＧＣにおいて第１ｐ型接触電極２５ｐの上面および第２ｐ型接触電極３５ｐの上面を露出させるための第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂと、第２共通コンタクト５０ＢＣにおいて第１ｐ型接触電極２５ｐの上面および第３ｐ型接触電極４５ｐの上面を露出させるための第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂとが提供される。
第２スキャンライン１３０Ｇは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック３０のｎ型半導体層に接続される。第３スキャンライン１３０Ｂは、第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック４０のｎ型半導体層に接続される。データライン１２０は、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂおよび第１ブリッジ電極ＢＲＧを介して第２ｐ型接触電極３５ｐに接続される。データライン１２０はさらに、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂおよび第２ブリッジ電極ＢＲＢを介して第３ｐ型接触電極４５ｐに接続される。
図９〜図１０Ｂは、第２および第３スキャンライン１３０Ｇおよび１３０Ｂが第２および第３エピタキシャルスタック３０および４０のｎ型半導体層に互いに直接接触するように電気的に接続されることを示している。しかし、本発明の概念がそれに限定されるものではなく、第２および第３ｎ型接触電極が第２および第３スキャンライン１３０Ｇおよび１３０Ｂと第２および第３エピタキシャルスタック３０および４０のｎ型半導体層との間にさらに提供されてもよい。
凹凸が、第１〜第３エピタキシャルスタック２０、３０および４０の上面に、すなわち、第１〜第３エピタキシャルスタック２０、３０および４０の上面に選択的に提供可能である。各凹凸は、発光領域に対応する部分にのみ提供され、または各半導体層の実質的に全体上面にわたって提供されてもよい。
例示的な実施形態において、第１および第２光学的非透過性膜８３および８５は、第１〜第３エピタキシャルスタック２０、３０および４０の側面を完全に覆うことができる。第１および第２光学的非透過性膜８３および８５は、第３エピタキシャルスタック４０の上面の一部分を覆うことができる。したがって、第１〜第３エピタキシャルスタックから放射される光が上部方向に進行できるように、第１および第２光学的非透過性膜８３および８５は発光領域には提供されない。
また、例示的な実施形態において、金属系の付加的な光学的非透過性膜（ｍｅｔａｌ−ｂａｓｅｄ ａｄｄｉｔｉｏｎａｌ ｏｐｔｉｃａｌｌｙ ｎｏｎ−ｔｒａｎｓｍｉｓｓｉｖｅ ｆｉｌｍ）が、ピクセルの側面に相当する第１および／または第２光学的非透過性膜８３および８５の側面上にさらに提供されてもよい。付加的な光学的非透過性膜は、第１〜第３エピタキシャルスタック２０、３０および４０からの光がピクセルの側面を介して放射されるのを防止するために提供される、光吸収性または反射性材料を含む付加的な光遮断膜である。
例示的な実施形態において、付加的な光学的非透過性膜は、単一または多層金属として形成されてもよい。例えば、付加的な光学的非透過性膜は、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどの金属またはその合金を含む多様な材料で形成される。付加的な光学的非透過性膜は、金属またはその合金のような材料で形成される別途の層であって、第１および／または第２光学的非透過性膜８３および８５の側面上に提供される。
付加的な光学的非透過性膜は、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの少なくとも１つを形成する同一の工程中、同一層上で実質的に同一の材料を用いて、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢとは別途に形成されてもよい。この場合、光学的非透過性膜は、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢから電気的に絶縁される。
例示的な実施形態において、付加的な光学的非透過性膜は、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの少なくとも１つから側方向に延びる形態で提供される。この場合、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの１つから延びる光学的非透過性膜は、他の導電性構成要素に電気的に接続されなくてもよい。
上記の構造を有するピクセルは、基板１０上に第１〜第３エピタキシャルスタック２０、３０および４０を順次に積層しパターニングして製造され、これについて、以下、図面を参照して説明する。
図１１〜図２１は、基板上にピクセルを製造する方法を順次に示す平面図である。図１２Ａおよび図１２Ｂ〜図２２Ａおよび図２２Ｂは、それぞれ図１１〜図２１におけるような対応する図面のＩ−Ｉ’線およびＩＩ−ＩＩ’線に沿った断面図である。
図１１、図１２Ａおよび図１２Ｂを参照すれば、第１〜第３エピタキシャルスタック２０、３０および４０が基板１０上に順次に形成され、第３エピタキシャルスタック４０がパターニングされる。
基板１０上に第１〜第３エピタキシャルスタック２０、３０および４０を順次に形成するために、第１エピタキシャルスタック２０およびオーミック電極２５ｐ’が第１仮基板上に形成される。例示的な実施形態において、第１仮基板は、第１エピタキシャルスタック２０を形成するためのＧａＡｓ基板のような半導体基板であってもよい。第１エピタキシャルスタック２０は、ｎ型半導体層、活性層およびｐ型半導体層を第１仮基板上に積層することにより作製される。コンタクトホールを有する絶縁膜８１が第１仮基板上に形成され、オーミック電極２５ｐ’が絶縁膜８１のコンタクトホール内に形成される。
オーミック電極２５ｐ’は、第１仮基板上に絶縁膜８１を形成し、フォトレジストを塗布し、フォトレジストをパターニングし、パターニングされたフォトレジスト上にオーミック電極２５ｐ’材料を蒸着した後、フォトレジストパターンをリフトオフすることにより形成される。しかし、オーミック電極２５ｐ’を形成する方法はこれに限定されない。例えば、オーミック電極２５ｐ’は、絶縁膜８１を形成し、絶縁膜８１をフォトリソグラフィーによりパターニングし、オーミック電極膜２５ｐ’をオーミック電極膜２５ｐ’材料で形成した後、オーミック電極膜２５ｐ’をフォトリソグラフィーによりパターニングすることにより形成される。
（データライン１２０としても機能する）第１ｐ型接触電極層２５ｐは、オーミック電極２５ｐ’がその上に形成される第１仮基板上に形成される。第１ｐ型接触電極層２５ｐは、反射性材料を含むことができる。第１ｐ型接触電極層２５ｐは、例えば、金属性材料を蒸着した後、フォトリソグラフィーを利用してパターニングすることにより形成される。
第１仮基板上に形成される第１エピタキシャルスタック２０は、その間に介在する第１接着層６１を経由して基板１０に反転して付着する。
第１エピタキシャルスタック２０が基板１０上に蒸着された後、第１仮基板が除去される。第１仮基板は、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
第１仮基板の除去後、第１ｎ型接触電極２１ｎが第１エピタキシャルスタック２０の上面に提供される。第１ｎ型接触電極２１ｎは、導電性材料を蒸着した後、フォトリソグラフィー工程によりパターニングすることにより形成される。
第１仮基板を除去した後、凹凸が第１エピタキシャルスタック２０の上面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程を利用したテクスチャリングによって形成される。例えば、凹凸は、マイクロフォト工程を利用したドライエッチング、結晶特性を利用したウェットエッチング、サンドブラスティングのような物理的方法を利用したテクスチャリング、イオンビームエッチング、ブロックコポリマーのエッチング速度の差によるテクスチャリングなどのような多様な方法で形成可能である。
第２エピタキシャルスタック３０、第２ｐ型接触電極層３５ｐおよび第１波長パスフィルタ７１が別途の第２仮基板上に形成される。
第２仮基板は、サファイア基板であってもよい。第２エピタキシャルスタック３０は、ｎ型半導体層、活性層およびｐ型半導体層を第２仮基板上に形成することにより作製できる。
第２仮基板上に形成される第２エピタキシャルスタック３０は、その間に介在する第２接着層６３を経由して第１エピタキシャルスタック２０に反転して付着する。
付着後、第２仮基板が除去される。第２仮基板は、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
第２仮基板を除去した後、凹凸が第２エピタキシャルスタック３０の上面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程によりテクスチャリングされるか、第２仮基板のためのパターニングされたサファイア基板を用いることにより形成されてもよい。
第３エピタキシャルスタック４０、第３ｐ型接触電極層４５ｐおよび第２波長パスフィルタ７３が別途の第３仮基板上に形成される。
第３仮基板は、サファイア基板であってもよい。第３エピタキシャルスタック４０は、ｎ型半導体層、活性層およびｐ型半導体層を第３仮基板上に形成することにより作製できる。
第３仮基板上に形成される第３エピタキシャルスタック４０は、その間に介在する第３接着層６５を経由して第２エピタキシャルスタック３０に反転して付着する。
付着後、第３仮基板が除去される。第３仮基板は、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。第３仮基板が除去された後、凹凸が第３エピタキシャルスタック４０の上面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程によりテクスチャリングされるか、第３仮基板のためのパターニングされたサファイア基板を用いることにより形成されてもよい。
次に、第３エピタキシャルスタック４０がパターニングされる。発光領域を除いた第３エピタキシャルスタック４０の一部分が除去される。特に、第１および第２コンタクト２０Ｃおよび３０Ｃおよび第１および第２共通コンタクト５０ＧＣおよび５０ＢＣに相当する部分が除去される。このように、第３ｐ型接触電極４５ｐの上面の一部分が第２共通コンタクト５０ＢＣで外部に露出する。第３エピタキシャルスタック４０は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能であり、第３ｐ型接触電極４５ｐは、エッチングストッパとして機能することができる。
例示的な実施形態により、第３エピタキシャルスタック４０の側面が基板１０の一側面に関して斜めにパターニングされ、第３エピタキシャルスタック４０と基板１０の一側面との間に形成された角度は、約４５度〜約８５度であってもよい。
しかる後、第３ｐ型接触電極４５ｐ、第２波長パスフィルタ７３および第３接着層６５がパターニングされる。このように、第２エピタキシャルスタック３０の上面の一部分が露出する。
第３ｐ型接触電極４５ｐ、第２波長パスフィルタ７３および第３接着層６５は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能である。
図１３、図１４Ａおよび図１４Ｂを参照すれば、第２エピタキシャルスタック３０の一部分が除去されて、第１共通コンタクト５０ＧＣで第２ｐ型接触電極３５ｐの上面の一部分を外部に露出させる。第３ｐ型接触電極４５ｐは、エッチング中、エッチングストッパとして機能することができる。
第２エピタキシャルスタック３０の側面が基板１０の一側面に関して斜めにパターニングされ、第２エピタキシャルスタック３０と基板１０の一側面との間に形成された角度は、約４５度〜約８５度であってもよい。
次に、第２ｐ型接触電極３５ｐ、第１波長パスフィルタ７１および第２接着層６３の一部分がエッチングされる。したがって、第１ｎ型接触電極２１ｎの上面は、第１コンタクト２０Ｃで露出し、第１エピタキシャルスタック２０の上面は、発光領域以外の部分で露出する。
第２エピタキシャルスタック３０、第２ｐ型接触電極３５ｐ、第１波長パスフィルタ７１および第２接着層６３は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能である。
図１５、図１６Ａおよび図１６Ｂを参照すれば、第１エピタキシャルスタック２０および絶縁膜８１が発光領域を除いた領域で除去される。第１ｐ型接触電極２５ｐの上面が第１および第２共通コンタクト５０ＧＣおよび５０ＢＣで露出する。
第１エピタキシャルスタック２０の側面が基板１０の一側面に関して斜めにパターニングされ、第１エピタキシャルスタック２０と基板１０の一側面との間に形成された角度は、約４５度〜約８５度であってもよい。
説明の便宜のために、実質的に同一の角度が図面に示されているが、基板の一表面に関して第１〜第３エピタキシャルスタック２０、３０および４０によって形成される角度は、実質的に同一または異なっていてもよい。第１〜第３エピタキシャルスタック２０、３０および４０を除いた構成要素、例えば、第１および第２ｐ型接触電極２５ｐおよび３５ｐ、第１および第２接着層６１および６３および第１および第２波長パスフィルタ７１および７３は、基板の一側面に対して所定の角度を有するように斜めにパターニングされる。他の例示的な実施形態により、基板の一側面に関して第１および第２ｐ型接触電極２５ｐおよび３５ｐ、第１および第２接着層６１および６３および第１および第２波長パスフィルタ７１および７３によって形成される角度はそれに限定されず、よって、角度は、同一の工程で併せてエッチングされる構成要素によって変化可能であり、または、各構成要素と基板の一側面との間に形成される角度が約４５度〜約８５度である限り、個別的に互いに異なる角度を有することができる。
図１７、図１８Ａおよび図１８Ｂを参照すれば、第１光学的非透過性膜８３が基板１０の前方側面上に形成される。次に、発光領域に相当する基板１０の上面からの第１光学的非透過性膜８３の除去時、第１〜第３コンタクトホールＣＨ１、ＣＨ２およびＣＨ３、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂおよび第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂが形成される。
蒸着後、第１光学的非透過性膜８３は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法によりパターニングされる。
図１９、図２０Ａおよび図２０Ｂを参照すれば、第１スキャンライン１３０Ｒがパターニングされた第１光学的非透過性膜８３上に形成される。第１スキャンライン１３０Ｒは、第１コンタクト２０Ｃにおいて第１コンタクトホールＣＨ１を介して第１ｎ型接触電極２１ｎに接続される。第１スキャンライン１３０Ｒは、多様な方式で形成可能である。例えば、第１スキャンライン１３０Ｒは、フォトリソグラフィーにより形成される。
次に、第２光学的非透過性膜８５が基板１０の前方側面上に形成される。次に、好ましくは、発光領域に相当する基板１０の上面からの第１光学的非透過性膜８３の除去と同時に、第２および第３コンタクトホールＣＨ２およびＣＨ３、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂおよび第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂが形成される。蒸着後、第２光学的非透過性膜８５は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法によりパターニングされる。
図２１、図２２Ａおよび図２２Ｂを参照すれば、第２スキャンライン１３０Ｇ、第３スキャンライン１３０Ｂ、第１ブリッジ電極ＢＲＧおよび第２ブリッジ電極ＢＲＢがパターニングされた第２光学的非透過性膜８５上に形成される。
第２スキャンライン１３０Ｇは、第２コンタクト３０Ｃにおいて第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック３０のｎ型半導体層に接続される。第３スキャンライン１３０Ｂは、第３コンタクト４０Ｃにおいて第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック４０のｎ型半導体層に接続される。第１ブリッジ電極ＢＲＧは、第１共通コンタクト５０ＧＣにおいて第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂを介して第１ｐ型接触電極２５ｐに接続される。第２ブリッジ電極ＢＲＢは、第２共通コンタクト５０ＢＣにおいて第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂを介して第１ｐ型接触電極２５ｐに接続される。
第２スキャンライン１３０Ｇ、第３スキャンライン１３０Ｂおよびブリッジ電極ＢＲＧおよびＢＲＢは、多様な方式で、例えば、フォトリソグラフィーにより、第２光学的非透過性膜８５上に形成されてもよい。
第２スキャンライン１３０Ｇ、第３スキャンライン１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第２光学的非透過性膜８５がその上に形成された基板１０上にフォトレジストを塗布した後、フォトレジストをパターニングし、パターニングされたフォトレジスト上に第２スキャンライン１３０Ｇ、第３スキャンライン１３０Ｂおよびブリッジ電極の材料を蒸着した後、フォトレジストパターンをリフトオフすることにより形成される。
例示的な実施形態により、配線部の第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢを形成する順序は特に限定されず、異なる順序で形成されてもよい。さらに具体的には、第２スキャンライン１３０Ｇ、第３スキャンライン１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、同一の段階中、第２光学的非透過性膜８５上に形成されるものと説明されるが、異なる順序で形成されてもよい。例えば、第１スキャンライン１３０Ｒおよび第２スキャンライン１３０Ｇが同一の段階で先に形成され、次いで、追加の絶縁膜およびその後に第３スキャンライン１３０Ｂが形成されてもよい。代案的に、第１スキャンライン１３０Ｒおよび第３スキャンライン１３０Ｂが同一の段階で先に形成され、次いで、追加の絶縁膜の形成およびその後に第２スキャンライン１３０Ｇの形成が後に続いてもよい。また、第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂを形成する段階のうち任意の段階で併せて形成されてもよい。
加えて、例示的な実施形態において、それぞれのエピタキシャルスタック２０、３０および４０のコンタクトの位置は異なって形成されてもよいし、この場合、第１〜第３スキャンライン１３０Ｒ、１３０Ｇおよび１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢの位置も変更可能である。
例示的な実施形態において、付加的な光学的非透過性膜が、ピクセルの側面に対応する部分で、第１光学的非透過性膜８３または第２光学的非透過性膜８５上にさらに提供されてもよい。
上述のように、例示的な実施形態によるディスプレイデバイスにおいて、複数のエピタキシャルスタックを順次に積層した後、複数のエピタキシャルスタックで配線部を有するコンタクトを同時に形成することが可能である。
例示的な実施形態による発光積層構造は、多様な形態に変形可能である。以下の例示的な実施形態では、重複を避けるために、前述した発光積層構造との相違点が主に説明される。
図２３は、例示的な実施形態による発光積層構造の断面図である。
図２３を参照すれば、例示的な実施形態による発光積層構造は、複数の順次に積層されるエピタキシャルスタック、エピタキシャルスタックの側面を覆う光学的非透過性膜、および基板１０の上面に順次に配置される複数のエピタキシャルスタックを含む。
複数のエピタキシャルスタックは、第３エピタキシャルスタック４０、第２エピタキシャルスタック３０および第１エピタキシャルスタック２０の順に基板１０の上面に積層される。
基板１０は、光学的透過性絶縁材料で形成される。本明細書に使用される、「光学的透過性」基板１０は、全光を透過させる透明な基板を称するだけでなく、所定の波長の光のみを透過させるか、所定の波長の光の一部分のみを透過させる半透明または部分的に透明な基板などを称する。
基板１０は、第３エピタキシャルスタック４０がその上に成長するようにすればよい。例えば、基板１０は、サファイア基板であってもよい。しかし、本発明の概念は特定タイプの基板１０に限定されず、エピタキシャルスタックがその上に成長可能であり、光学的に透過性かつ絶縁性である特性を有する限り、任意タイプの基板であってもよい。基板１０の材料の例は、ガラス、石英、有機ポリマー、有機／無機複合体などを含む。例示的な実施形態において、基板１０は、それぞれのエピタキシャルスタックに発光信号および共通電圧を提供可能な配線部をさらに含んでもよい。このように、基板１０は、印刷回路基板として、またはガラス、シリコン、石英、有機ポリマーまたは有機／無機複合体上に形成される配線部および／または駆動素子を有する複合基板として提供可能である。
各エピタキシャルスタックは、図２３に示すように、基板１０の後方方向に光を放射する。１つのエピタキシャルスタックから放射される光は、光路（ｌｉｇｈｔ ｐａｔｈ）内に位置する他の１つのエピタキシャルスタックを貫通し、後方方向に進行する。この場合、後方方向は、第１〜第３エピタキシャルスタック２０、３０および４０が積層される方向に相当することができる。
例示的な実施形態において、第１エピタキシャルスタック２０は、第１色光Ｌ１を放射することができ、第２エピタキシャルスタック３０は、第２色光Ｌ２を放射することができ、第３エピタキシャルスタック４０は、第３色光Ｌ３を放射することができる。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる色光に対応する。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、順次に減少する波長を有する互いに異なる波長帯域の色光であってもよい。特に、第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる波長帯域を有してもよく、色光は、第１色光Ｌ１〜第３色光Ｌ３の順により高いエネルギーのより短い波長帯域であってもよい。例示的な実施形態において、第１色光Ｌ１は、赤色光であってもよく、第２色光Ｌ２は、緑色光であってもよいし、第３色光Ｌ３は、青色光であってもよい。しかし、本発明の概念が各エピタキシャルスタックから放射される特定の色の光に限定されるものではなく、エピタキシャルスタックは、互いに異なる色の光を放射することができる。
光学的非透過性膜８０が第１〜第３エピタキシャルスタック２０、３０および４０の側面上に提供される。光学的非透過性膜８０は、第１〜第３エピタキシャルスタック２０、３０および４０の側面を実質的に完全に覆うことができる。また、例示的な実施形態において、光学的非透過性膜８０は、エピタキシャルスタックの側面のみならず、残るエピタキシャルスタックの頂部（ｔｏｐ）に位置する最上部エピタキシャルスタックの上面を覆う。特に、光学的非透過性膜８０は、平面図でエピタキシャルスタックと重なる。したがって、それぞれのエピタキシャルスタックから放射される光のうち、上部方向に指向される光は、光学的非透過性膜８０から反射するか、光学的非透過性膜８０によって吸収され、特に、光が光学的非透過性膜８０によって反射するとき、反射する光は後方方向に進行して後方方向への発光効率を向上させる。光学的非透過性膜８０は、光を吸収するか、反射させることにより光の透過を遮断する限り、特に限定されない。
例示的な実施形態において、各エピタキシャルスタックの側面は、基板１０の一側面に対して傾斜した形状を有する。例示的な実施形態により、第１〜第３エピタキシャルスタック２０、３０および４０の側面と基板１０の一側面との間の角度は、約０度より大きく、約９０度より小さい。例えば、第１〜第３エピタキシャルスタック２０、３０および４０の側面と基板１０の一側面との間の角度が第１〜第３角度θ１、θ２およびθ３であるとき、第１〜第３角度θ１、θ２およびθ３は、それぞれ約４５度〜約８５度の範囲内の値を有することができる。
第１〜第３エピタキシャルスタック２０、３０および４０の側面が所定の傾斜を有する場合、光学的非透過性膜８０が容易に形成できる。また、例示的な実施形態において、各エピタキシャルスタックは、所定の角度にテーパされた形状を有し、これは光学的非透過性膜８０による光反射効果を最大化することができる。特に、例示的な実施形態により、第１〜第３エピタキシャルスタック２０、３０および４０から放射される光の抽出効率を向上させるために、第１〜第３エピタキシャルスタック２０、３０および４０の側面の角度を容易に調節することが可能になる。
例示的な実施形態において、第１〜第３エピタキシャルスタック２０、３０および４０のそれぞれの側面と基板１０の一側面との間の角度は、実質的に互いに同一または異なっていてもよい。例えば、第１〜第３エピタキシャルスタック２０、３０および４０の側面と基板１０の一側面との間に形成される角度のうち、第１角度θ１、第２角度θ２および第３角度θ３は、いずれも互いに異なっていてもよく、または代案的に、第２角度θ２および第３角度θ３が実質的に互いに同一でかつ第１角度θ１とは異なっていてもよい。
例示的な実施形態による発光積層構造において、それぞれのエピタキシャルスタックに発光信号を印加するための信号ラインは独立して接続され、よって、それぞれのエピタキシャルスタックは独立して駆動可能であり、そのため、発光積層構造は、各エピタキシャルスタックから光が放射されるかによって多様な色を実現することができる。加えて、互いに異なる波長の光を放射するためのエピタキシャルスタックは、互いの上に垂直に重なり、そのため、狭い面積内に形成できる。また、エピタキシャルスタックの側面が傾斜するので、十分な厚さを有する非透過性膜を容易に形成することができ、非透過性膜は、特定のピクセルから放射される光が隣接したピクセルに影響する現象、または隣接したピクセルから放射される光と色が混合される現象を防止することができる。
図２４は、例示的な実施形態による配線部を含む発光積層構造の断面図である。図２４では、図２３に示す各エピタキシャルスタックおよび絶縁膜の傾斜した形状は省略される。
図２４を参照すれば、例示的な実施形態による発光積層構造において、第３エピタキシャルスタック４０が基板１０上に提供され、第２エピタキシャルスタック３０がそれらの間に介在する第２接着層６３を経由して第３エピタキシャルスタック４０上に提供され、第１エピタキシャルスタック２０がそれらの間に介在する第１接着層６１を経由して第２エピタキシャルスタック３０上に提供される。
第１および第２接着層６１および６３は、非導電性材料および光学的透過性材料を含むことができる。例えば、光学用透明接着剤（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）が第１および第２接着層６１および６３のために使用できる。第１および第２接着層６１および６３を形成するための材料は、光学的に透明で各エピタキシャルスタックを安定的に付着させることができる限り、特に限定されない。
第３エピタキシャルスタック４０は、下側から上側に順次に配置されるｎ型半導体層４１、活性層４３およびｐ型半導体層４５を含む。第３エピタキシャルスタック４０のｎ型半導体層４１、活性層４３およびｐ型半導体層４５は、青色光を放射する半導体材料を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、第３エピタキシャルスタック４０は、青色以外の色の光を放射することができる。第３ｐ型接触電極４５ｐが第３エピタキシャルスタック４０のｐ型半導体層４５の上部に提供される。
第２エピタキシャルスタック３０は、下側から上側に順次に配置されるｐ型半導体層３５、活性層３３およびｎ型半導体層３１を含む。第２エピタキシャルスタック３０のｐ型半導体層３５、活性層３３およびｎ型半導体層３１は、緑色光を放射する半導体材料を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、第２エピタキシャルスタック３０は、緑色以外の色の光を放射することができる。第２ｐ型接触電極３５ｐが第２エピタキシャルスタック３０のｐ型半導体層３５の下に提供される。
第１エピタキシャルスタック２０は、下側から上側に順次に配置されるｎ型半導体層２１、活性層２３およびｐ型半導体層２５を含む。第１エピタキシャルスタック２０のｎ型半導体層２１、活性層２３およびｐ型半導体層２５は、赤色光を放射する半導体材料を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、第１エピタキシャルスタック２０は、赤色以外の色の光を放射することができる。第１ｐ型接触電極２５ｐが第１エピタキシャルスタック２０のｐ型半導体層２５の上部に提供される。
例示的な実施形態において、共通ラインが第３ｐ型接触電極４５ｐ、第２ｐ型接触電極３５ｐおよび第１ｐ型接触電極２５ｐに接続される。共通ラインは、共通電圧が印加されるラインであってもよい。また、発光信号ラインは、第１〜第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１にそれぞれ接続される。例示的な実施形態において、共通電圧ＳＣが共通ラインを介して第１〜第３ｐ型接触電極２５ｐ、３５ｐおよび４５ｐに印加され、発光信号が発光信号ラインを介して第１〜第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１に印加されて、第１〜第３エピタキシャルスタック２０、３０および４０の発光を制御する。この場合、発光信号は、第１〜第３エピタキシャルスタック２０、３０および４０にそれぞれ対応する第１〜第３発光信号ＳＲ、ＳＧおよびＳＢを含む。例示的な実施形態において、第１発光信号ＳＲは、赤色光に対応する信号であってもよく、第２発光信号ＳＧは、緑色光に対応する信号であってもよいし、第３発光信号ＳＢは、青色光に対応する信号であってもよい。
例示的な実施形態により、第１〜第３エピタキシャルスタック２０、３０および４０は、それぞれのエピタキシャルスタックに印加される発光信号によって駆動される。
上記の例示的な実施形態において、共通電圧が第１〜第３エピタキシャルスタック２０、３０および４０のｐ型半導体層２５、３５および４５に印加されるものと説明され、発光信号が第１〜第３エピタキシャルスタック２０、３０および４０のｎ型半導体層２１、３１および４１に印加されるものと説明されるが、本発明の概念がこれに限定されるものではない。
例示的な実施形態による発光積層構造は、互いに離隔した互いに異なる平面上で互いに異なる色光を実現するよりは、互いに異なる色光の部分が重なった領域上に提供されるように、色を実現することができる。したがって、例示的な実施形態による発光積層構造は、有利には、発光素子の小型化および集積化を提供することができる。また、例示的な実施形態により、複数の発光素子の代わりに１つの発光積層構造のみが発光積層構造に装着されるので、製造方法が非常に単純化される。
発光積層構造は、多様な色を表現できる発光素子であり、そのため、ディスプレイデバイスにおいてピクセルとして利用可能である。以下、ディスプレイデバイスにおいてピクセルとして利用可能な発光積層構造を説明する。
図２５は、例示的な実施形態による発光積層構造の平面図であり、図２６は、図２５のＩＩＩ−ＩＩＩ’線に沿った断面図である。
図２５および図２６を参照すれば、例示的な実施形態による発光積層構造は、複数のエピタキシャルスタックが積層される発光領域と、発光領域を取り囲む周辺領域とを含む。複数のエピタキシャルスタックは、第１〜第３エピタキシャルスタック２０、３０および４０を含む。
発光領域の少なくとも一側には、配線部を第１〜第３エピタキシャルスタック２０、３０および４０に接続するためのコンタクトが提供される。コンタクトは、第１〜第３エピタキシャルスタック２０、３０および４０に共通電圧を印加するための共通コンタクト５０Ｃと、第１エピタキシャルスタック２０に発光信号を提供するための第１コンタクト２０Ｃと、第２エピタキシャルスタック３０に発光信号を提供するための第２コンタクト３０Ｃと、第３エピタキシャルスタック４０に発光信号を提供するための第３コンタクト４０Ｃとを含む。
例示的な実施形態において、発光積層構造が平面図で実質的に正方形状を有する場合、共通コンタクト５０Ｃおよび第１〜第３コンタクト２０Ｃ、３０Ｃおよび４０Ｃは、正方形の各角に相当する領域に配置される。しかし、共通コンタクト５０Ｃおよび第１〜第３コンタクト２０Ｃ、３０Ｃおよび４０Ｃの位置はこれに限定されず、発光積層構造の形状によって多様な変形が適用可能である。
第１コンタクト２０Ｃには、第１ｎ型接触電極２１ｎを介して第１エピタキシャルスタック２０に電気的に接続される第１パッド２０ｐが提供される。第２コンタクト３０Ｃには、第２エピタキシャルスタック３０のｎ型半導体層に電気的に接続される第２パッド３０ｐが提供される。第３コンタクト４０Ｃには、第３エピタキシャルスタック４０のｎ型半導体層に電気的に接続される第３パッド４０ｐが提供される。
共通コンタクト５０Ｃには共通パッド５０ｐが提供される。共通パッド５０ｐは、第１〜第３ｐ型接触電極２５ｐ、３５ｐおよび４５ｐを介して第１〜第３エピタキシャルスタック２０、３０および４０にそれぞれ電気的に接続される。
共通コンタクト５０Ｃには、第１ｐ型接触電極２５ｐと重なる位置でオーミック電極２５ｐ’が提供される。オーミック電極２５ｐ’は、第１エピタキシャルスタック２０のｐ型半導体層と第１ｐ型接触電極２５ｐとを電気的に接続するために提供され、多様な形態で多様な位置に提供可能である。例えば、オーミック電極２５ｐ’が共通コンタクト５０Ｃに提供されるが、本発明の概念がこれに限定されるものではなく、オーミック電極２５ｐ’は、発光領域に提供されてもよい。
オーミック電極２５ｐ’は、実質的にドーナツ形状であってもよい。オーミック電極２５ｐ’は、オーミック接触のために提供され、多様な材料を含むことができる。例示的な実施形態において、ｐ型オーミック電極に対応するオーミック電極２５ｐ’は、Ａｕ／Ｚｎ合金またはＡｕ／Ｂｅ合金を含むことができる。この場合、オーミック電極２５ｐ’の材料は、Ａｇ、Ａｌ、Ａｕなどより反射率が低いため、追加的な反射電極がさらに配置されてもよい。追加的な反射電極として、Ａｇ、Ａｕなどが使用され、Ｔｉ、Ｎｉ、Ｃｒ、Ｔａなどが隣接した構成要素への接着のための金属接着層として配置される。この場合、金属接着層は、Ａｇ、Ａｕなどを含む反射電極の上部および下面に薄く蒸着される。
接着層、接触電極、波長パスフィルタなどが基板１０と第１〜第３エピタキシャルスタック２０、３０および４０との間にそれぞれ提供される。
図２６を参照すれば、第３〜第１エピタキシャルスタック４０、３０および２０が基板１０上に順次に提供される。
第３ｐ型接触電極４５ｐが第３エピタキシャルスタック４０上に提供される。具体的には、第３エピタキシャルスタック４０のｐ型半導体層と接触する第３ｐ型接触電極４５ｐが提供される。第３ｐ型接触電極４５ｐは、例えば、透明導電性酸化物（ＴＣＯ）のような透明導電性材料を含むことができる。
例示的な実施形態において、第２波長パスフィルタ７３が第３ｐ型接触電極４５ｐ上に提供される。第２波長パスフィルタ７３は、高純度および高効率の色光を提供するように構成され、発光積層構造において選択的に利用可能である。第２波長パスフィルタ７３は、相対的に短い波長を有する光がより長い波長を有する光を放射するエピタキシャルスタックに向かって進行することを遮断するように構成される。
例示的な実施形態において、第２波長パスフィルタ７３は、第２エピタキシャルスタック３０から放射される第２色光を透過させることができ、第２色光と異なる光は遮断するか、反射させることができる。したがって、第２エピタキシャルスタック３０から放射される第２色光は、上側から下側に向かう方向に進行することができ、第３エピタキシャルスタック４０から放射される第３色光は、第２エピタキシャルスタック３０に向かって進行することが遮断され、第２波長パスフィルタ７３によって反射するか、遮断される。
第２エピタキシャルスタック３０は、その間に介在する第２接着層６３を経由して、第３ｐ型接触電極４５ｐが形成される第３エピタキシャルスタック４０上に提供される。
第２ｐ型接触電極３５ｐは、第２エピタキシャルスタック３０の下に、すなわち、第２エピタキシャルスタック３０と第２接着層６３との間に提供される。
第１波長パスフィルタ７１は、第２エピタキシャルスタック３０上に提供される。第１波長パスフィルタ７１は、比較的短い波長を有する光がより長い波長を有する光を放射するエピタキシャルスタックに向かって進行することを遮断するように構成され、後述のように、第１波長パスフィルタ７１は、第１エピタキシャルスタック２０から放射される第１色光を透過させながら、第１色光以外の光を遮断するか、反射させることができる。したがって、第１エピタキシャルスタック２０から放射される第１色光は、上側から下側に向かう方向に進行することができ、第２エピタキシャルスタック３０から放射される第２色光は、第１エピタキシャルスタック２０に向かって進行することが遮断され、第１波長パスフィルタ７１によって反射するか、遮断される。
第１エピタキシャルスタック２０は、その間に介在する第２接着層６３を経由して、第２ｐ型接触電極３５ｐが形成される第２エピタキシャルスタック３０上に提供される。
ｎ型半導体層、活性層およびｐ型半導体層の一部分が除去されて、第１エピタキシャルスタック２０上にメサ（ｍｅｓａ）を形成する。メサが形成されない非メサ領域は、半導体層の一部分（特に、ｎ型半導体層および活性層の一部分）が除去されるときに除去されて、ｎ型半導体層の上面を露出させることができる。メサ領域は、一般的に発光領域と重なり、非メサ領域は、一般的に周辺領域と重なり、特にコンタクトと重なってもよい。
第１ｎ型接触電極２１ｎが露出したｎ型半導体層の上面に提供される。第１ｐ型接触電極２５ｐは、その間に介在するオーミック電極２５ｐ’および第１光学的非透過性膜８３を経由して、メサを有するｐ型半導体層の上部に提供される。
第１光学的非透過性膜８３は、第１エピタキシャルスタック２０の上面を覆い、オーミック電極２５ｐ’が提供される部分でコンタクトホールを有する。オーミック電極２５ｐ’は、共通コンタクト５０Ｃが提供される領域に対応するように提供され、多様な形状、例えば、実質的にドーナツ形状に提供される。
第１ｐ型接触電極２５ｐは、第１光学的非透過性膜８３上に提供される。平面図からみて、第１ｐ型接触電極２５ｐは、全体発光領域を覆いかつ、第１ｐ型接触電極２５ｐが発光領域と重なる形態で提供される。第１ｐ型接触電極２５ｐは、反射性材料を含み、第１エピタキシャルスタック２０からの光を下方向に反射させることができる。Ａｇ、Ａｌ、Ａｕなどのような多様な反射性金属が第１ｐ型接触電極２５ｐを形成するための反射性材料として使用できる。必要な場合、Ｔｉ、Ｎｉ、Ｃｒ、Ｔａなどが隣接した構成要素との接着のための接着層として配置される。
例示的な実施形態により、第１ｐ型接触電極２５ｐは、第１エピタキシャルスタック２０の赤色光の波長帯域で高い反射率を有する材料から選択される。例えば、第１ｐ型接触電極２５ｐは、赤色光の波長帯域で高い反射率を有するＡｕを含むことができ、この場合、Ａｕは、下部から漏れる青色光を吸収して不要な色干渉を最小化することができる。
第１光学的非透過性膜８３も、反射特性を有するように形成され、第１エピタキシャルスタック２０からの光の反射を助けることができる。例えば、第１光学的非透過性膜８３は、全方位反射器（ｏｍｎｉ−ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ：ＯＤＲ）構造を有してもよい。
第２光学的非透過性膜８５は、第１ｐ型接触電極２５ｐが提供される、第１光学的非透過性膜８３上に提供される。第２光学的非透過性膜８５は、第１エピタキシャルスタック２０の上面および第２光学的非透過性膜８５の下の各構成要素の側面を覆う。第２光学的非透過性膜８５は、第１〜第３エピタキシャルスタック２０、３０および４０の側面から放射される光と隣接した発光構造から放射される光との混合を防止するために、光を吸収するか、反射させることにより光の放射を遮断する材料を含むことができる。第２光学的非透過性膜８５は、第１光学的非透過性膜８３と実質的に同一または異なる材料を含むことができる。第２光学的非透過性膜８５も、ＤＢＲまたは黒色を有する有機ポリマー膜であってもよい。例示的な実施形態において、フローティング金属反射膜が第２光学的非透過性膜８５上にさらに提供されてもよい。例示的な実施形態において、光学的非透過性膜は、互いに異なる屈折率を有する２つ以上の絶縁膜を蒸着することにより形成可能である。
第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐおよび共通パッド５０ｐは、第２光学的非透過性膜８５上に提供される。第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐおよび共通パッド５０ｐは、第１〜第３スキャンラインおよびデータラインにそれぞれ接続される。
第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐおよび共通パッド５０ｐは、単層または多層金属で形成される。例えば、第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐおよび共通パッド５０ｐは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどまたはその合金のような多様な材料で形成可能である。
第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐおよび共通パッド５０ｐのそれぞれは、第１〜第４コンタクトホールＣＨ１、ＣＨ２、ＣＨ３およびＣＨ４および第１コンタクトホールＣＨ１’のような、その下に提供されるホールを介してそれぞれの対応する構成要素に接続される。
共通パッド５０ｐは、第１コンタクトホールＣＨ１’を介して第１ｐ型接触電極２５ｐに接続され、第１コンタクトホールＣＨ１を介して第２および第３ｐ型接触電極３５ｐおよび４５ｐに接続される。第１パッド２０ｐは、第２コンタクトホールＣＨ２を介して第１エピタキシャルスタック２０のｎ型半導体層に接続される。第２パッド３０ｐは、第３コンタクトホールＣＨ３を介して第２エピタキシャルスタック３０のｎ型半導体層に接続される。第３パッド４０ｐは、第４コンタクトホールＣＨ４を介して第３エピタキシャルスタック４０のｎ型半導体層に接続される。
上記の発光積層構造は、第１〜第３エピタキシャルスタック２０、３０および４０から光を放射することにより下方向に光を放射することができる。第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐおよび共通パッド５０ｐは、それぞれ第１〜第３スキャンラインおよびデータラインに接続され、よって、別途の駆動信号が第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐを介して第１〜第３エピタキシャルスタック２０、３０および４０に印加され、共通電圧が共通パッド５０ｐを介して印加される。この方式により、第１〜第３エピタキシャルスタック２０、３０および４０からの光の放射が独立して制御可能である。
図２７、図２９、図３１および図３３は、例示的な実施形態による、エピタキシャルスタックを製造する方法を示す平面図であり、図２８、図３０Ａおよび図３０Ｂ、図３２Ａおよび図３２Ｂおよび図３４は、例示的な実施形態により、それぞれ図２７、図２９、図３１および図３３におけるＩＩＩ−ＩＩＩ’線に沿った断面図である。
図２７および図２８を参照すれば、例示的な実施形態による発光積層構造は、基板１０上に形成される第３エピタキシャルスタック４０を含む。第３ｐ型接触電極４５ｐおよび第２波長パスフィルタ７３が第３エピタキシャルスタック４０上に形成される。
次に、第２エピタキシャルスタック３０が第４仮基板上に形成される。第４仮基板は、第２エピタキシャルスタック３０がその上に形成可能な半導体基板であってもよい。第４仮基板は、形成しようとする半導体層に応じて異なって設定可能である。第２エピタキシャルスタック３０は、ｎ型半導体層、活性層およびｐ型半導体層を第４仮基板上に形成することにより作製できる。第２ｐ型接触電極３５ｐは、第２エピタキシャルスタック３０の上面に形成される。
第４仮基板上に形成された第２エピタキシャルスタック３０は、第２接着層６３が形成された第３エピタキシャルスタック４０上に反転して接着され、その後、第４仮基板は除去される。第４仮基板は、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
次に、第１エピタキシャルスタック２０が第２エピタキシャルスタック３０上に形成される。第１エピタキシャルスタック２０は、第５仮基板上に形成され、第５仮基板は、第１エピタキシャルスタック２０がその上に形成可能な半導体基板であってもよい。第５仮基板は、形成しようとする半導体層に応じて異なって設定可能である。第１エピタキシャルスタック２０は、ｎ型半導体層、活性層およびｐ型半導体層を第５仮基板上に形成することにより作製される。
第５仮基板上に形成された第１エピタキシャルスタック２０は、第１接着層６１が形成された第２エピタキシャルスタック３０上に反転して接着され、その後、第５仮基板は除去される。第５仮基板は、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
次に、第１エピタキシャルスタック２０の活性層、ｐ型半導体層の一部分、および必要な場合、ｎ型半導体層の一部分が除去されてメサ構造を形成する。メサ構造を形成することにより、第１エピタキシャルスタック２０のｎ型半導体層の上面が露出する。
第１ｎ型接触電極２１ｎがｎ型半導体層の露出した上面に形成され、第１光学的非透過性膜８３が第１ｎ型接触電極２１ｎ上に形成される。コンタクトホールが第１光学的非透過性膜８３上に提供されて第１エピタキシャルスタック２０の上面の一部分を露出させ、オーミック電極２５ｐ’がコンタクトホール内に形成される。
例示的な実施形態において、メサ構造のような構成要素は、第２エピタキシャルスタック３０上への第１エピタキシャルスタック２０の転写（ｔｒａｎｓｆｅｒ）後、第１エピタキシャルスタック２０、第１ｎ型接触電極２１ｎ、オーミック電極２５ｐ’などの上に形成されるものと説明されるが、本発明の概念がこれに限定されるものではない。例示的な実施形態により、第１ｎ型接触電極２１ｎ、オーミック電極２５ｐ’などは、第１仮基板上の第１エピタキシャルスタック２０上に、または別途の付加的な仮基板を用いてパターニングされた第１エピタキシャルスタック２０を第２エピタキシャルスタック３０上に転写することにより先に形成される。
図２９、図３０Ａおよび図３０Ｂを参照すれば、第１ｐ型接触電極２５ｐが、第１光学的非透過性膜８３などが形成された第１エピタキシャルスタック２０上に形成される。第１ｐ型接触電極２５ｐは、反射性材料を含むことができ、発光領域を覆うように形成される。第１ｐ型接触電極２５ｐは、前方側面上に反射性導電物質を形成した後、フォトリソグラフィーなどを利用してパターニングすることにより形成される。
第１ｐ型接触電極２５ｐが形成された後、第１エピタキシャルスタック２０、第１接着層６１および第１波長パスフィルタ７１の一部分が、発光領域、共通コンタクト５０Ｃ、第２コンタクト３０Ｃおよび第３コンタクト４０Ｃ以外の非発光領域に対応する領域から除去されて、第１〜第４コンタクトホールＣＨ１、ＣＨ２、ＣＨ３およびＣＨ４を形成する。このように、第２エピタキシャルスタック３０のｎ型半導体層の上面が第２コンタクト３０Ｃで露出する。
この場合、第１エピタキシャルスタック２０、第１接着層６１および第１波長パスフィルタ７１は、フォトリソグラフィーを利用したドライエッチングまたはウェットエッチングによってパターニングされる。第１エピタキシャルスタック２０、第１接着層６１および第１波長パスフィルタ７１の側面は、基板１０の一表面に対して斜めにパターニングされる。具体的には、第１エピタキシャルスタック２０と基板１０の一側面との間に形成される角度は、約４５度〜約８５度であってもよい。
図３１、図３２Ａおよび図３２Ｂを参照すれば、発光領域以外の非発光領域に対応する領域の１つである共通コンタクト５０Ｃの第１コンタクトホールＣＨ１内で、共通コンタクト５０Ｃ、第２コンタクト３０Ｃ、第３コンタクト４０Ｃおよび第２エピタキシャルスタック３０の上面の一部分が除去されて、第２ｐ型接触電極３５ｐの上面の一部分を露出させる。この場合、第２エピタキシャルスタック３０の側面が基板１０の上面に関して斜めにパターニングされ、第２エピタキシャルスタック３０と基板１０の上面との間に形成された角度は、約４５度〜約８５度であってもよい。
しかる後、第２ｐ型接触電極３５ｐ、第２接着層６３および第２波長パスフィルタ７３の一部分がさらに除去されて、第３ｐ型接触電極４５ｐの上面を露出させる。また、第３コンタクト４０Ｃの第４コンタクトホールＣＨ４内で、第２ｐ型接触電極３５ｐ、第２接着層６３、第２波長パスフィルタ７３および第３エピタキシャルスタック４０の一部分が除去されて、第３エピタキシャルスタック４０のｎ型半導体層の上面を露出させる。第３エピタキシャルスタック４０は、発光領域を除いた領域から付加的に除去される。
第３エピタキシャルスタック４０、第２接着層６３、第２波長パスフィルタ７３および第３ｐ型接触電極４５ｐの側面が基板１０の上面に対して斜めにパターニングされる。具体的には、第３エピタキシャルスタック４０と基板１０の上面との間に形成される角度は、約４５度〜約８５度であってもよい。
次に、第２光学的非透過性膜８５は、コンタクトホールなどが形成された基板１０上に形成される。第１〜第３エピタキシャルスタック２０、３０および４０を含む他の構成要素は傾斜しているので、第２光学的非透過性膜８５は、傾斜した側面に沿って十分な厚さに形成される。一般的に、第１〜第３エピタキシャルスタック２０、３０および４０を含む他の構成要素が垂直またはほぼ垂直な側面を有すると、第２光学的非透過性膜８５を十分な厚さに形成しにくいことがある。第２光学的非透過性膜８５も、ＤＢＲまたは黒色を有する有機ポリマー膜であってもよい。例示的な実施形態において、フローティング金属反射膜が第１光学的非透過性膜８３上にさらに提供されてもよい。例示的な実施形態において、光学的非透過性膜は、互いに異なる屈折率を有する２つ以上の絶縁膜を蒸着することにより形成可能である。
第２光学的非透過性膜８５は、基板１０の前方側面上に形成された後にパターニングされて、いくつかの領域で下部にある構成要素を露出させる。したがって、第２光学的非透過性膜８５は、共通コンタクト５０Ｃにおいて第１ｐ型接触電極２５ｐの上面を部分的に露出させる第１コンタクトホールＣＨ１’と、第２および第３ｎ型接触電極の上面を露出させる第１コンタクトホールＣＨ１と、第１コンタクト２０Ｃにおいて第１ｎ型接触電極２１ｎの上面を露出させる第２コンタクトホールＣＨ２と、第２コンタクト３０Ｃにおいて第２エピタキシャルスタック３０のｎ型半導体層の上面を露出させる第３コンタクトホールＣＨ３と、第３コンタクト４０Ｃにおいて第３エピタキシャルスタック４０のｎ型半導体層の上面を露出させる第４コンタクトホールＣＨ４と、を有する。
図３３および図３４を参照すれば、その後、共通パッド５０ｐおよび第１〜第３パッド２０Ｐ、３０Ｐおよび４０Ｐは、第１〜第４コンタクトホールＣＨ１、ＣＨ２、ＣＨ３およびＣＨ４が形成された共通コンタクト５０Ｃ内に、そして第１〜第３コンタクト２０Ｃ、３０Ｃおよび４０Ｃ内に形成される。
例示的な実施形態により、凹凸が第１〜第３エピタキシャルスタック２０、３０および４０の下面に選択的に提供可能である。各凹凸は、発光領域に対応する一部分にのみ提供される。
また、例示的な実施形態により、付加的な光学的非透過性膜が発光積層構造の側面上にさらに提供されてもよい。
発光積層構造の側面上に光学的非透過性膜を提供することにより、特定の発光積層構造から放射される光が隣接した発光積層構造に影響する現象、または隣接した発光積層構造から放射される光と色が混合される現象を防止することができる。
上述のように、共通電圧および発光信号が共通コンタクト５０Ｃおよび第１〜第３コンタクト２０Ｃ、３０Ｃおよび４０Ｃにそれぞれ印加されるので、第１〜第３エピタキシャルスタック２０、３０および４０で光を放射するか否かが独立して制御可能であり、その結果、各エピタキシャルスタックからの光の放射を利用して多様な色が実現可能である。
図３５は、例示的な実施形態によるディスプレイ装置の概略平面図である。図３６は、例示的な実施形態による、ディスプレイ用ＬＥＤピクセルの概略断面図である。
図３５および図３６を参照すれば、ディスプレイ装置２０１は、回路基板２５１と、複数のピクセル２００とを含む。各ピクセル２００は、基板２２１と、基板２２１上に配置される第１サブピクセルＲ、第２サブピクセルＧおよび第３サブピクセルＢとを含むことができる。他の例示的な実施形態において、基板２２１は省略可能である。
回路基板２５１は、パッシブ回路またはアクティブ回路を有することができる。例えば、パッシブ回路は、データラインおよびスキャンラインを含むことができる。例えば、アクティブ回路は、トランジスタおよび／またはキャパシタを含むことができる。回路基板２５１は、その表面上に位置する、またはその内部に位置する回路を有することができる。回路基板２５１は、例えば、ガラス基板、サファイア基板、Ｓｉ基板、またはＧｅ基板を含むことができる。
基板２２１は、第１〜第３サブピクセルＲ、ＧおよびＢを支持することができる。基板２２１が省略される場合、第１〜第３サブピクセルＲ、ＧおよびＢは、回路基板２５１によって支持されてもよい。基板２１０は、複数のピクセル２００の上部で連続的に形成され、第１〜第３サブピクセルＲ、ＧおよびＢを回路基板２５１に電気的に接続することができる。基板２２１は、例えば、ＧａＡｓ基板であってもよいが、これに限定されるものではない。
第１サブピクセルＲは、第１ＬＥＤスタック２２３を含み、第２サブピクセルＧは、第２ＬＥＤスタック２３３を含み、第３サブピクセルＢは、第３ＬＥＤスタック２４３を含む。第１サブピクセルＲは、第１ＬＥＤスタック２２３から光が放射されるように構成され、第２サブピクセルＧは、第２ＬＥＤスタック２３３から光が放射されるように構成され、第３サブピクセルＢは、第３ＬＥＤスタック２４３から光が放射されるように構成される。第１〜第３ＬＥＤスタック２２３、２３３および２４３は、互いに独立して駆動可能である。
第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３は、互いに重なるように垂直方向に積層される。第２ＬＥＤスタック２３３は、第１ＬＥＤスタック２２３の部分的な領域上に配置される。第２ＬＥＤスタック２３３は、第１ＬＥＤスタック２２３上で一側に向かって配置される。第３ＬＥＤスタック２４３は、第２ＬＥＤスタック２３３の部分的な領域上に配置される。第３ＬＥＤスタック２４３は、第２ＬＥＤスタック２３３上で一側に向かって配置される。しかし、本発明の概念がこれに限定されるものではなく、第３ＬＥＤスタック２４３は、第２ＬＥＤスタック２３３の左側に向かって配置されてもよい。
第１ＬＥＤスタック２２３内で発生する光Ｒは、第２ＬＥＤスタック２３３によって覆われない領域から放射され、第２ＬＥＤスタック２３３内で発生する光Ｇは、第３ＬＥＤスタック２４３によって覆われない領域から放射される。具体的には、第１ＬＥＤスタック２２３内で発生する光は、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３を貫通せずに外部に放射され、第２ＬＥＤスタック２３３内で発生する光は、第３ＬＥＤスタック２４３を貫通せずに外部に放射される。
また、光Ｒが第１ＬＥＤスタック２２３から放射される領域の面積、光Ｇが第２ＬＥＤスタック２３３から放射される領域の面積および第３ＬＥＤスタック２４３の領域の面積は、互いに異なっていてもよく、第１〜第３ＬＥＤスタック２２３、２３３および２４３のそれぞれから放射される光の光度は、これらの面積を調節することにより調節可能である。
しかし、本発明の概念がこれに限定されるものではない。第１ＬＥＤスタック２２３内で発生する光は、第２ＬＥＤスタック２３３を貫通するか、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３を貫通して外部に放射される。第２ＬＥＤスタック２３３内で発生する光は、第３ＬＥＤスタック２４３を貫通して外部に放射される。
第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３のそれぞれは、第１導電型半導体層（例えば、ｎ型半導体層）と、第２導電型半導体層（例えば、ｐ型半導体層）と、その間に介在する活性層とを含む。活性層は、特に、多重量子井戸構造を有してもよい。第１〜第３ＬＥＤスタック２２３、２３３および２４３は、互いに異なる活性層を含むことができ、そのため、互いに異なる波長の光を放射することができる。例えば、第１ＬＥＤスタック２２３は、赤色光を放射する無機ＬＥＤであってもよく、第２ＬＥＤスタック２３３は、緑色光を放射する無機ＬＥＤであってもよいし、第３ＬＥＤスタック２４３は、青色光を放射する無機ＬＥＤであってもよい。このために、第１ＬＥＤスタック２２３は、ＡｌＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック２３３は、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮ系井戸層を含むことができ、第３ＬＥＤスタック２４３は、ＡｌＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３から放射される光の順序は変更可能である。例えば、第１ＬＥＤスタック２２３は、赤色、緑色および青色光のうちのいずれか１つを放射することができ、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３は、それぞれ赤色、緑色および青色光のうちの互いに異なる光を放射することができる。
また、分布ブラッグ反射器が基板２２１と第１ＬＥＤスタック２２３との間に配置され、第１ＬＥＤスタック２２３内で発生する光が基板２２１によって吸収されて消失するのを防止することができる。例えば、分布ブラッグ反射器は、ＡｌＡｓ系半導体層およびＡｌＧａＡｓ系半導体層を交互に積層することにより形成可能である。
第３ＬＥＤスタック２４３および第２ＬＥＤスタック２３３は、傾斜した側面を有することができる。傾斜した側面は、ＬＥＤスタック２３３および２４３の側面上に形成される絶縁層またはコネクタのようなインターコネクションラインのステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を増加させることにより、ディスプレイ装置の信頼性を向上させることができる。第１ＬＥＤスタック２２３も、傾斜した側面を有することができる。本明細書で使用されるコネクタは、層のような２つの要素を電気的におよび／または機械的に接続する役割を果たす、スルーホール、ビア、ワイヤ、ライン、導電性材料などを含む、任意タイプの構造であってもよい。
図３７Ａおよび図３７Ｂは、例示的な実施形態によるディスプレイ装置の概略回路図である。
図３７Ａを参照すれば、例示的な実施形態によるディスプレイ装置は、アクティブマトリクス方式で駆動可能である。このために、回路基板は、アクティブ回路を含むことができる。
例えば、例示的な実施形態による駆動回路は、２つ以上のトランジスタ、例えば、トランジスタＴｒ１およびＴｒ２と、キャパシタとを含むことができる。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、データ電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されるとき、電圧が対応するＬＥＤに印加される。また、対応するキャパシタには、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に基づいて電荷が充電される。トランジスタＴｒ２がターンオンされた状態がキャパシタの充電された電圧によって保持可能であり、よって、キャパシタの電圧は、ラインＶｒｏｗ１への電源供給が遮断されても保持されて、ＬＥＤ（ＬＥＤ１〜ＬＥＤ３）に印加される。また、ＬＥＤ（ＬＥＤ１〜ＬＥＤ３）に流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に基づいて変更可能である。電流は、電流供給源Ｖｄｄを介して常に供給され、そのため、連続的な発光が可能になる。
トランジスタＴｒ１およびＴｒ２およびキャパシタは、回路基板２５１内に形成される。ＬＥＤ（ＬＥＤ１〜ＬＥＤ３）は、単一ピクセル内に積層された第１〜第３ＬＥＤスタック２２３、２３３および２４３にそれぞれ対応することができる。第１〜第３ＬＥＤスタック２２３、２３３および２４３のアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地可能である。図３７Ａに示すように、第１〜第３ＬＥＤスタック２２３、２３３および２４３のカソードは、共通に接続され、接地される。
図３７Ａがアクティブマトリクス駆動のための回路図を示すが、本発明の概念がこれに限定されるものではなく、他の回路が使用可能である。また、ＬＥＤ（ＬＥＤ１〜ＬＥＤ３）のアノードは、互いに異なるトランジスタ（例えば、トランジスタＴｒ２）に接続されるものと説明され、カソードは、接地されるものと説明されるが、いくつかの例示的な実施形態により、第１〜第３ＬＥＤスタック２２３、２３３および２４３のアノードは、共通に接続され、カソードが互いに異なるトランジスタに接続されてもよい。
図３７Ｂは、パッシブマトリクス駆動のための概略回路図である。
回路基板２５１は、データライン（例えば、Ｖｄａｔａ１、Ｖｄａｔａ２、Ｖｄａｔａ３など）と、スキャンライン（例えば、Ｖｓｃａｎ１−１、Ｖｓｃａｎ１−２、Ｖｓｃａｎ１−３、Ｖｓｃａｎ２−１など）とを含むことができる。第１〜第３サブピクセルＲ、ＧおよびＢのそれぞれは、データラインおよびスキャンラインに接続される。第１〜第３サブピクセルＲ、ＧおよびＢのアノードは、互いに異なるスキャンライン（例えば、Ｖｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３）に接続され、そのカソードは、データラインＶｄａｔａ１に共通に接続される。しかし、本発明の概念がこれに限定されるものではなく、第１〜第３サブピクセルＲ、ＧおよびＢのアノードは、データラインに共通に接続され、そのカソードは、互いに異なるスキャンラインに接続される。
例示的な実施形態により、第１〜第３ＬＥＤスタック２２３、２３３および２４３のそれぞれは、パルス幅変調方法を利用して、または電流強度を変更することにより駆動可能で、各サブピクセルの明るさが調節可能である。また、明るさは、第１〜第３ＬＥＤスタック２２３、２３３および２４３のそれぞれの面積および光Ｒ、ＧおよびＢが第１〜第３ＬＥＤスタック２２３、２３３および２４３のそれぞれから放射される領域の面積を変更することにより調節可能である。例えば、低い可視性を有する光を放射するＬＥＤスタック、例えば、第１ＬＥＤスタック２２３の面積は、第２ＬＥＤスタック２３３の面積または第３ＬＥＤスタック２４３の面積より大きくて、同一の電流密度下でより高い光度を有する光を放射することができる。同時に、第２ＬＥＤスタック２３３の面積が第３ＬＥＤスタック２４３の面積より大きいため、第２ＬＥＤスタック２３３は、同一の電流密度下で第３ＬＥＤスタック２４３よりも高い光度を有する光を放射することができる。このように、光出力は、第１〜第３ＬＥＤスタック２２３、２３３および２４３のそれぞれの面積を調節することにより、第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３から放射される光の可視性を考慮して制御可能である。
図３８Ａおよび図３８Ｂは、例示的な実施形態によるディスプレイ装置の１つのピクセル領域の拡大平面図および拡大底面図であり、図３９Ａ、図３９Ｂ、図３９Ｃおよび図３９Ｄは、それぞれ図３８ＡのＡ−Ａ、Ｂ−Ｂ、Ｃ−ＣおよびＤ−Ｄ鎖線に沿った概略断面図である。
ディスプレイ装置のピクセルは、回路基板（例えば、図３５の回路基板２５１）上に配置され、基板２２１と、第１〜第３サブピクセルＲ、ＧおよびＢとを含む。基板２２１は、複数のピクセルにわたって連続的であってもよい。以下、単一ピクセルについてより詳細に説明する。
図３８Ａ、図３８Ｂ、図３９Ａ、図３９Ｂ、図３９Ｃおよび図３９Ｄを参照すれば、ピクセルは、基板２２１と、分布ブラッグ反射器２２２と、絶縁層２２５と、貫通ビア２２７ａ、２２７ｂおよび２２７ｃと、第１ＬＥＤスタック２２３と、第２ＬＥＤスタック２３３と、第３ＬＥＤスタック２４３と、第１−１オーミック電極２２９ａと、第１−２オーミック電極２２９ｂと、第２−１オーミック電極２３９と、第２−２オーミック電極２３５と、第３−１オーミック電極２４９と、第３−２オーミック電極２４５と、第１ボンディング層２５３と、第２ボンディング層２５５と、上部絶縁層２６１と、コネクタ２７１、２７２および２７３と、下部絶縁層２７５と、電極パッド２７７ａ、２７７ｂ、２７７ｃおよび２７７ｄとを含む。
第１〜第３サブピクセルＲ、ＧおよびＢは、ＬＥＤスタック２２３、２３３および２４３およびオーミック電極をそれぞれ含むことができる。同時に、第１〜第３サブピクセルＲ、ＧおよびＢのアノードは、電極パッド２７７ａ、２７７ｂおよび２７７ｃにそれぞれ電気的に接続され、そのカソードは、電極パッド２７７ｄに電気的に接続される。そのため、第１〜第３サブピクセルＲ、ＧおよびＢは、互いに独立して駆動可能である。
基板２２１は、第１〜第３ＬＥＤスタック２２３、２３３および２４３を支持する。基板２２１は、ＡｌＧａＩｎＰ系半導体層を成長させることができる成長基板（ｇｒｏｗｔｈ ｓｕｂｓｔｒａｔｅ）、例えば、ＧａＡｓ基板を含むことができる。特に、基板２２１は、半導体基板であってもよく、ｎ型導電性を示すことができる。
第１ＬＥＤスタック２２３は、第１導電型半導体層２２３ａおよび第２導電型半導体層２２３ｂを含み、第２ＬＥＤスタック２３３は、第１導電型半導体層２３３ａおよび第２導電型半導体層２３３ｂを含む。第３ＬＥＤスタック２４３は、第１導電型半導体層２４３ａおよび第２導電型半導体層２４３ｂを含む。活性層が第１導電型半導体層２２３ａ、２３３ａおよび２４３ａのそれぞれと第２導電型半導体層２２３ｂ、２３３ｂおよび２４３ｂのそれぞれとの間に介在してもよい。
例示的な実施形態によれば、第１導電型半導体層２２３ａ、２３３ａおよび２４３ａのそれぞれは、ｎ型半導体層であってもよく、第２導電型半導体層２２３ｂ、２３３ｂおよび２４３ｂのそれぞれは、ｐ型半導体層であってもよい。表面テクスチャリング（ｓｕｒｆａｃｅ ｔｅｘｔｕｒｉｎｇ）による粗面化された表面（または凹凸）が第１導電型半導体層２２３ａ、２３３ａおよび２４３ａのそれぞれの上面に形成される。しかし、本発明の概念がこれに限定されるものではなく、第１導電型半導体層および第２導電型半導体層の半導体タイプは反対であってもよい。
第１ＬＥＤスタック２２３は、回路基板２５１に近接して配置され、第２ＬＥＤスタック２３３は、第１ＬＥＤスタック２２３上に位置し、第３ＬＥＤスタック２４３は、第２ＬＥＤスタック２３３上に位置する。第２ＬＥＤスタック２３３が第１ＬＥＤスタック２２３の一部の領域上に配置され、第１ＬＥＤスタック２２３は、第２ＬＥＤスタック２３３と部分的に重なる。第３ＬＥＤスタック２４３が第２ＬＥＤスタック２３３の一部の領域上に配置され、第２ＬＥＤスタック２３３は、第３ＬＥＤスタック２４３と部分的に重なる。そのため、第１ＬＥＤスタック２２３で発生する光は、第２および第３ＬＥＤスタック２３３および２４３を貫通せずに外部に放射される。また、第２ＬＥＤスタック２３３で発生する光は、第３ＬＥＤスタック２４３を貫通せずに外部に放射される。
第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３の材料は、図３６を参照して説明されたものと実質的に同一であり、よって、その繰り返しの説明は重複を避けるために省略される。
第１ＬＥＤスタック２２３は、傾斜した側面を有することができる。本明細書に使用される、「傾斜した側面」は、第１ＬＥＤスタック２２３の上面または下面に垂直でなく、特に、第１ＬＥＤスタック２２３の側面と下面との間に約９０度未満の傾斜角を形成する表面を指すことができる。第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３も、傾斜した側面を含むことができる。特に、第２ＬＥＤスタック２３３の側面は、第２ＬＥＤスタック２３３の下面に対して９０度未満の傾斜角を有することができ、第３ＬＥＤスタック２４３の側面も、第３ＬＥＤスタック２４３の下面に対して９０度未満の傾斜角を有することができる。
図３９Ａは、第１〜第３ＬＥＤスタック２２３、２３３および２４３が全て傾斜した側面を有することを示すが、本発明の概念がこれに限定されるものではない。例えば、第１〜第３ＬＥＤスタック２２３、２３３および２４３のうちの少なくとも１つは、傾斜した側面を有さなくてもよい。また、いくつかの例示的な実施形態により、第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３または第３ＬＥＤ２４３の側面の一部分のみが傾斜してもよい。
分布ブラッグ反射器２２２が基板２２１と第１ＬＥＤスタック２２３との間に介在する。分布ブラッグ反射器２２２は、基板２２１上に成長する半導体層で形成される。例えば、分布ブラッグ反射器２２２は、ＡｌＡｓ層およびＡｌＧａＡｓ層を交互に積層することにより形成可能である。分布ブラッグ反射器２２２は、基板２２１と第１ＬＥＤスタック２２３の第１導電型半導体層２２３ａとを電気的に接続する半導体層であってもよい。分布ブラッグ反射器２２２も、傾斜した側面を有することができるが、これに限定されるものではない。
基板２２１を貫通する貫通ビア２２７ａ、２２７ｂおよび２２７ｃが形成される。貫通ビア２２７ａ、２２７ｂおよび２２７ｃはさらに、第１ＬＥＤスタック２２３を貫通してもよい。貫通ビア２２７ａ、２２７ｂおよび２２７ｃは、導電性ペーストでまたはメッキにより形成される。貫通ビア２２７ａ、２２７ｂおよび２２７ｃは、一定の幅を有するものとして示されるが、本発明の概念がこれに限定されるものではない。貫通ビア２２７ａ、２２７ｂおよび２２７ｃの幅は、水平または垂直方向に沿って変化可能である。例えば、貫通ビア２２７ａ、２２７ｂおよび２２７ｃの幅は、基板２２１の頂部から底まで減少することができる。
絶縁層２２５は、貫通ビア２２７ａ、２２７ｂおよび２２７ｃと基板２２１および第１ＬＥＤスタック２２３を貫通するスルーホールの内壁の間に配置され、貫通ビア２２７ａ、２２７ｂおよび２２７ｃが基板２２１および第１ＬＥＤスタック２２３に短絡するのを防止する。
第１−１オーミック電極２２９ａは、第１ＬＥＤスタック２２３の第１導電型半導体層２２３ａとオーミック接触する。第１−１オーミック電極２２９ａは、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成される。
第１−１オーミック電極２２９ａを形成するために、第２導電型半導体層２２３ｂおよび活性層が部分的に除去され、第１導電型半導体層２２３ａが露出してもよい。第１−１オーミック電極２２９ａは、第２ＬＥＤスタック２３３が配置される領域から離れて配置される。また、第１−１オーミック電極２２９ａは、パッド領域および延長部を含むことができ、コネクタ２７１は、図３８Ａに示すように、パッド領域に接続される。
第１−２オーミック電極２２９ｂは、第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂとオーミック接触する。電流拡散のために、第１−２オーミック電極２２９ｂは、図３８Ａに示すように、第１−１オーミック電極２２９ａを部分的に取り囲むように形成される。しかし、第１−２オーミック電極２２９ｂは、必ずしも延長部を有するように形成されるわけではない。第１−２オーミック電極２２９ｂは、例えば、Ａｕ−Ｚｎ合金、Ａｕ−Ｂｅ合金などで形成されてもよい。また、第１−２オーミック電極２２９ｂは、単一層で形成されてもよいが、これに限定されるものではなく、多重層で形成されてもよい。
第１−２オーミック電極２２９ｂは、貫通ビア２２７ａに接続され、よって、貫通ビア２２７ａは、第２導電型半導体層２２３ｂに電気的に接続される。
第２−１オーミック電極２３９は、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａとオーミック接触する。第２−１オーミック電極２３９も、パッド領域および延長部を含むことができる。コネクタ２７１は、図３８Ａに示すように、第２−１オーミック電極２３９を第１−１オーミック電極２２９ａに電気的に接続することができる。第２−１オーミック電極２３９は、第３ＬＥＤスタック２４３が配置される領域から離れて配置される。
第２−２オーミック電極２３５は、第２ＬＥＤスタック２３３の第２導電型半導体層２３３ｂとオーミック接触する。第２−２オーミック電極２３５は、反射層２３５ａおよびバリア層２３５ｂを含むことができる。反射層２３５ａは、第２ＬＥＤスタック２３３で発生する光を反射させて第２ＬＥＤスタック２３３の光効率を向上させることができる。バリア層２３５ｂは、反射層２３５ａを保護することができ、コネクタ２７２が連結される連結パッドとして機能することができる。第２−２オーミック電極２３５は、例えば、金属層で形成されてもよいが、これに限定されるものではない。例えば、第２−２オーミック電極２３５は、導電性酸化物半導体層のような透明導電性層で形成される。
第３−１オーミック電極２４９は、第３ＬＥＤスタック２４３の第１導電型半導体層２４３ａとオーミック接触する。第３−１オーミック電極２４９も、パッド領域および延長部を含むことができる。コネクタ２７１は、図３８Ａに示すように、第３−１オーミック電極２４９を第１−１オーミック電極２２９ａに接続することができる。
第３−２オーミック電極２４５は、第３ＬＥＤスタック２４３の第２導電型半導体層２４３ｂとオーミック接触する。第３−２オーミック電極２４５は、反射層２４５ａおよびバリア層２４５ｂを含むことができる。反射層２４５ａは、第３ＬＥＤスタック２４３で発生する光を反射させて第３ＬＥＤスタック２４３の光効率を向上させることができる。バリア層２４５ｂは、反射層２４５ａを保護することができ、コネクタ２７３が連結される連結パッドとして機能することができる。第３−２オーミック電極２４５は、例えば、金属層で形成されてもよいが、これに限定されるものではない。例えば、第３−２オーミック電極２４５は、導電性酸化物半導体層のような透明導電性層で形成される。
第１−２オーミック電極２２９ｂ、第２−２オーミック電極２３５および第３−２オーミック電極２４５は、電流拡散を助けるために、ＬＥＤスタックのｐ型半導体層とそれぞれオーミック接触可能である。第１−１オーミック電極２２９ａ、第２−１オーミック電極２３９および第３−１オーミック電極２４９は、電流拡散を助けるために、ＬＥＤスタックのｎ型半導体層とそれぞれオーミック接触可能である。
第１ボンディング層２５３は、第２ＬＥＤスタック２３３を第１ＬＥＤスタック２２３に結合する。第２−２オーミック電極２３５は、第１ボンディング層２５３と接触可能である。第１ボンディング層２５３は、光透過性であるか、光不透過性であってもよい。第１ボンディング層２５３は、有機材料層または無機材料層で形成される。有機材料層は、例えば、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料層は、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空および高圧でボンディングされる。無機材料層は、例えば、化学機械研磨工程により表面−平坦化され、その後、表面エネルギーがプラズマなどを用いて制御され、無機材料層は、表面エネルギーを用いて高真空でボンディングされる。第１ボンディング層２５３はさらに、スピンオンガラス方法により形成可能であり、ＡｕＳｎのような金属ボンディング層として形成可能である。金属ボンディング層が採用される場合、第１ＬＥＤスタック２２３および金属ボンディング層の電気的な絶縁のための絶縁層が第１ＬＥＤスタック２２３上に配置される。また、第１ＬＥＤスタック２２３で発生する光が第２ＬＥＤスタック２３３に入射するのを防止するために、反射層が第１ボンディング層２５３と第１ＬＥＤスタック２２３との間に追加されてもよい。
第１ボンディング層２５３も、傾斜した側面を有することができる。特に、第１ボンディング層２５３は、第１ＬＥＤスタック２２３の上面に対して約９０度未満の傾斜角を有することができる。第１ボンディング層２５３の傾斜角が第２ＬＥＤスタック２３３の傾斜角と実質的に同一であってもよいが、本発明の概念がこれに限定されるものではない。例えば、第１ボンディング層２５３の傾斜角は、第２ＬＥＤスタック２３３の傾斜角と異なっていてもよい。例示的な実施形態において、第２ＬＥＤスタック２３３の傾斜角は、第１ボンディング層２５３の傾斜角より大きく、よって、第２ＬＥＤスタック２３３の側面および／または第１ボンディング層２５３の側面上に形成されるコネクタ２７１、２７２および２７３または絶縁層２６１のステップカバレッジを向上させることができる。もう１つの例示的な実施形態において、第２ＬＥＤスタック２３３の傾斜角は、第１ボンディング層２５３の傾斜角より小さく、よって、第２ＬＥＤスタック２３３の発光面積を増加させることができる。
第２ボンディング層２５５は、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３を結合させる。第２ボンディング層２５５は、第２ＬＥＤスタック２３３と第３−２オーミック電極２４５との間に配置され、第２ＬＥＤスタック２３３および第３−２オーミック電極２４５をボンディングすることができる。第２ボンディング層２５５はさらに、ボンディング材料で形成される。また、絶縁層および／または反射層が第２ＬＥＤスタック２３３と第２ボンディング層２５５との間に追加されてもよい。
第２ボンディング層２５５も、傾斜した側面を有することができる。特に、第２ボンディング層２５５は、第２ＬＥＤスタック２３３の上面に対して約９０度未満の傾斜角を有することができる。第２ボンディング層２５５の傾斜角が第３ＬＥＤスタック２４３の傾斜角と実質的に同一であってもよいが、本発明の概念がこれに限定されるものではない。例えば、第２ボンディング層２５５の傾斜角は、第３ＬＥＤスタック２４３の傾斜角と異なっていてもよい。例示的な実施形態において、第３ＬＥＤスタック２４３の傾斜角は、第２ボンディング層２５５の傾斜角より大きく、よって、第３ＬＥＤスタック２４３の側面および／または第２ボンディング層２５５の側面上に形成されるコネクタ２７１および２７３または絶縁層２６１のステップカバレッジを向上させることができる。もう１つの例示的な実施形態において、第３ＬＥＤスタック２４３の傾斜角は、第２ボンディング層２５５の傾斜角より小さく、よって、第３ＬＥＤスタック２４３の発光面積を増加させることができる。
第１ボンディング層２５３および第２ボンディング層２５５が光透過性材料で形成されるとき、そして第２−２オーミック電極２３５および第３−２オーミック電極２４５が透明酸化物層で形成されるとき、第１ＬＥＤスタック２２３で発生する光の一部分は、第１ボンディング層２５３および第２−２オーミック電極２３５を貫通してもよく、第２ＬＥＤスタック２３３に入射した後、第２ＬＥＤスタック２３３を介して外部に放射される。また、第１ＬＥＤスタック２２３で発生する光の一部分は、第２ボンディング層２５５および第３−２オーミック電極２４５を貫通してもよく、第３ＬＥＤスタック２４３に入射した後、外部に放射される。また、第２ＬＥＤスタック２３３で発生する光の一部分は、第２ボンディング層２５５および第３−２オーミック電極２４５を貫通してもよく、第３ＬＥＤスタック２４３に入射した後、外部に放射される。
この場合、第１ＬＥＤスタック２２３で発生する光が第２ＬＥＤスタック２３３を貫通する間に第２ＬＥＤスタック２３３に吸収されるのを防止する必要がある。このために、第１ＬＥＤスタック２２３で発生する光は、第２ＬＥＤスタック２３３のバンドギャップエネルギーより小さいエネルギーを有しなければならず、そのため、第１ＬＥＤスタック２２３で発生する光の波長は、第２ＬＥＤスタック２３３で発生する光の波長より長くてよい。
また、第２ＬＥＤスタック２３３で発生する光が第３ＬＥＤスタック２４３を貫通する間に第３ＬＥＤスタック２４３によって吸収されるのを防止するために、第２ＬＥＤスタック２３３で発生する光は、第３ＬＥＤスタック２４３で発生する光より長い波長を有してもよい。
一方、第１ボンディング層２５３および第２ボンディング層２５５が光に対して不透過性の場合、反射層が第１ＬＥＤスタック２２３と第１ボンディング層２５３との間および第２ＬＥＤスタック２３３と第２ボンディング層２５５との間にそれぞれ介在し、第１ＬＥＤスタック２２３で発生して第１ボンディング層２５３に入射する光、および第２ＬＥＤスタック２３３で発生して第２ボンディング層２５５に入射する光を反射させることができる。反射する光は、それぞれ第１ＬＥＤスタック２２３および第２ＬＥＤスタック２３３を介して外部に放射される。
上部絶縁層２６１は、第１〜第３ＬＥＤスタック２２３、２３３および２４３を実質的に覆うことができる。上部絶縁層２６１は、特に、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３のそれぞれの傾斜した側面を覆うことができ、また、第１ＬＥＤスタック２２３の側面を覆うことができる。
上部絶縁層２６１は、第１〜第３貫通ビア２２７ａ、２２７ｂおよび２２７ｃを露出させる開口部を有してもよく、また、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａ、第３ＬＥＤスタック２４３の第１導電型半導体層２４３ａ、第２−２オーミック電極２３５および第３−２オーミック電極２４５を露出させる開口部を有してもよい。
上部絶縁層２６１は、具体的に限定されるものではないが、絶縁材料層であってもよいし、例えば、シリコン酸化物またはシリコン窒化物で形成される。上部絶縁層２６１は、化学気相蒸着手法を利用して形成されてもよいが、これに限定されるものではなく、スパッタリング手法を利用して形成されてもよい。特に、第１ボンディング層２５３（または第２ボンディング層２５５）の傾斜角が第２ＬＥＤスタック２３３（または第３ＬＥＤスタック２４３）の傾斜角より大きいとき、ステップカバレッジは、スパッタリング手法を利用することにより向上することができる。
コネクタ２７１は、第１−１オーミック電極２２９ａ、第２−１オーミック電極２３９および第３−１オーミック電極２４９を互いに電気的に接続する。コネクタ２７１は、上部絶縁層２６１上に形成され、第３ＬＥＤスタック２４３の第２導電型半導体層２４３ｂ、第２ＬＥＤスタック２３３の第２導電型半導体層２３３ｂおよび第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂから絶縁される。
コネクタ２７１は、第２−１オーミック電極２３９および第３−１オーミック電極２４９と実質的に同一の材料で形成され、そのため、第２−１オーミック電極２３９および第３−１オーミック電極２４９とともに形成される。しかし、本発明の概念がこれに限定されるものではなく、コネクタ２７１は、第２−１オーミック電極２３９または第３−１オーミック電極２４９と異なる導電性層で形成されてもよく、そのため、第２−１オーミック電極２３９および／または第３−１オーミック電極２４９を形成するための工程とは別個の工程で形成される。
図３９Ａに示すように、コネクタ２７１は、第２および第３ＬＥＤスタック２３３および２４３および第１および第２ボンディング層２５３および２５５の傾斜した側面上に形成される。第２および第３ＬＥＤスタック２３３および２４３および第１および第２ボンディング層２５３および２５５が傾斜した側面を有するので、コネクタ２７１の断線の可能性は、第２および第３ＬＥＤスタック２３３および２４３および第１および第２ボンディング層２５３および２５５が垂直な側面を有する場合と比較するとき、減少するか防止され、そのため、ピクセルの信頼性が向上できる。
コネクタ２７２は、第２−２オーミック電極２３５、例えば、バリア層２３５ｂ、および第２貫通ビア２２７ｂを電気的に接続することができる。コネクタ２７３は、第３−２オーミック電極２４５、例えば、バリア層２４５ｂ、および第３貫通ビア２２７ｃを電気的に接続する。コネクタ２７２は、上部絶縁層２６１によって第１ＬＥＤスタック２２３から絶縁される。コネクタ２７３も、上部絶縁層２６１によって第２ＬＥＤスタック２３３および第１ＬＥＤスタック２２３から絶縁される。
図３９Ｃに示すように、コネクタ２７２は、第１ボンディング層２５３の傾斜した側面上に形成され、よって、コネクタ２７２の断線の発生は、第１ボンディング層２５３が垂直な側面を有するときと比較して防止できる。また、図３９Ｄに示すように、コネクタ２７３は、第２ボンディング層２５５、第２ＬＥＤスタック２３３および第１ボンディング層２５３の側面上に形成され、第２ボンディング層２５５、第２ＬＥＤスタック２３３および第１ボンディング層２５３は、傾斜した側面を有してもよいし、よって、コネクタ２７３の断線の発生が防止できる。
コネクタ２７２および２７３は、同一の工程で併せて形成される。コネクタ２７２および２７３はさらに、コネクタ２７１とともに形成される。また、コネクタ２７２および２７３は、第２−１オーミック電極２３９および第３−１オーミック電極２４９とともに、第２−１オーミック電極２３９および第３−１オーミック電極２４９の材料と実質的に同一の材料で形成される。しかし、本発明の概念がこれに限定されるものではなく、コネクタ２７２および２７３は、第２−１オーミック電極２３９または第３−１オーミック電極２４９と異なる導電性層で形成されてもよく、そのため、第２−１オーミック電極２３９および／または第３−１オーミック電極２４９を形成するための工程とは別個の工程で形成される。
下部絶縁層２７５は、基板２２１の下面を覆う。下部絶縁層２７５は、基板２２１の下で第１〜第３貫通ビア２２７ａ、２２７ｂおよび２２７ｃを露出させる開口部を有してもよく、また、基板２２１の下面を露出させる開口部を有してもよい。
電極パッド２７７ａ、２７７ｂ、２７７ｃおよび２７７ｄは、基板２２１の下に配置される。電極パッド２７７ａ、２７７ｂおよび２７７ｃは、下部絶縁層２７５の開口部を介して貫通ビア２２７ａ、２２７ｂおよび２２７ｃにそれぞれ接続され、電極パッド２７７ｄは、基板２２１に接続される。
電極パッド２７７ａ、２７７ｂおよび２７７ｃは、各ピクセルに配置され、各ピクセルの第１〜第３ＬＥＤスタック２２３、２３３および２４３に電気的に接続される。電極パッド２７７ｄは、各ピクセルに配置される。しかし、基板２２１が複数のピクセルにわたって連続的に配置されるので、電極パッド２７７ｄは、各ピクセルに配置される必要がない。
電極パッド２７７ａ、２７７ｂ、２７７ｃおよび２７７ｄを回路基板２５１にボンディングすることにより、例示的な実施形態によるディスプレイ装置が提供可能である。
以下、例示的な実施形態によるディスプレイ装置を製造する方法を説明する。
図４０Ａ〜図４７Ｂは、例示的な実施形態によるディスプレイ装置を製造する方法を概略的に示す平面図および断面図である。各断面図は、対応する平面図のＥ−Ｅ線に沿ったものである。
図４０Ａおよび図４０Ｂを参照すれば、第１ＬＥＤスタック２２３が基板２２１上に成長する。基板２２１は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック２２３は、ＡｌＧａＩｎＰ系半導体層で形成され、第１導電型半導体層２２３ａと、活性層と、第２導電型半導体層２２３ｂとを含む。第１ＬＥＤスタック２２３が成長する前に、分布ブラッグ反射器２２２が基板２２１上に先に形成されてもよい。分布ブラッグ反射器２２２は、例えば、交互するＡｌＡｓおよびＡｌＧａＡｓ層の積層構造を有してもよい。
次に、溝がフォトリソグラフィーおよびエッチング工程を利用して基板２２１および第１ＬＥＤスタック２２３上に形成される。溝は、基板２２１を貫通してもよく、または、図示のように、基板２２１の厚さより小さい高さを有するように形成される。
次に、各溝の側壁を覆う絶縁層２２５が形成され、溝を満たす貫通ビア２２７ａ、２２７ｂおよび２２７ｃが形成される。例えば、各溝の側壁を覆う絶縁層２２５が形成された後、貫通ビア２２７ａ、２２７ｂ、２２７ｃは、メッキ手法を利用して溝を導電性層で充填するか、または溝を導電性ペーストで充填することにより、そして第１ＬＥＤスタック２２３の上面に残留する導電性材料層および絶縁層を、化学機械的研磨手法などを利用して除去することにより形成される。
図４１Ａおよび図４１Ｂを参照すれば、第２ＬＥＤスタック２３３および第２−２オーミック電極２３５が第１ボンディング層２５３を介して第１ＬＥＤスタック２２３にボンディングされる。
第２ＬＥＤスタック２３３は、第２基板上に成長し、第２−２オーミック電極２３５は、第２ＬＥＤスタック２３３上に形成される。第２ＬＥＤスタック２３３は、ＡｌＧａＩｎＰ系半導体層またはＡｌＧａＩｎＮ系半導体層で形成され、第１導電型半導体層２３３ａと、活性層と、第２導電型半導体層２３３ｂとを含むことができる。第２基板は、ＡｌＧａＩｎＰ系半導体層を成長させることができる基板、例えば、ＧａＡｓ基板、またはＡｌＧａＩｎＮ系半導体層を成長させることができる基板、例えば、サファイア基板であってもよい。Ａｌ、ＧａおよびＩｎの組成比は、第２ＬＥＤスタック２３３が緑色光を放射できるように設定可能である。第２−２オーミック電極２３５は、第２導電型半導体層２３３ｂ、例えば、ｐ型半導体層とオーミック接触する。第２−２オーミック電極２３５は、第２ＬＥＤスタック２３３で発生する光を反射させるための反射層２３５ａと、バリア層２３５ｂとを含むことができる。
第２−２オーミック電極２３５は、第１ＬＥＤスタック２２３に向かうように配置され、第１ボンディング層２５３によって第１ＬＥＤスタック２２３にボンディングされる。次に、第２基板が化学的エッチング手法またはレーザリフトオフ手法を利用して第２ＬＥＤスタック２３３から除去され、第１導電型半導体層２３３ａが露出する。表面テクスチャリングによって粗面化された表面が、露出した第１導電型半導体層２３３ａ上に形成されてもよい。
例示的な実施形態により、第１ボンディング層２５３が形成される前に、絶縁層および反射層が第１ＬＥＤスタック２２３上に追加されてもよい。
図４２Ａおよび図４２Ｂを参照すれば、第３ＬＥＤスタック２４３および第３−２オーミック電極２４５が第２ボンディング層２５５を介して第２ＬＥＤスタック２３３にボンディングされる。
まず、第３ＬＥＤスタック２４３が第３基板上に成長し、第３−２オーミック電極２４５が第３ＬＥＤスタック２４３上に形成される。第３ＬＥＤスタック２４３は、ＡｌＧａＩｎＮ系半導体層で形成され、第１導電型半導体層２４３ａと、活性層と、第２導電型半導体層２４３ｂとを含むことができる。第３基板は、窒化ガリウム系半導体層を成長させることができる基板であり、第１基板２２１とは異なる。ＡｌＧａＩｎＮの組成比は、第３ＬＥＤスタック２４３が青色光を放射できるように設定可能である。第３−２オーミック電極２４５は、第２導電型半導体層２４３ｂ、例えば、ｐ型半導体層とオーミック接触する。第３−２オーミック電極２４５は、第３ＬＥＤスタック２４３で発生する光を反射させるための反射層２４５ａと、バリア層２４５ｂとを含むことができる。
第３−２オーミック電極２４５は、第２ＬＥＤスタック２３３に向かうように配置され、第２ボンディング層２５５によって第２ＬＥＤスタック２３３にボンディングされる。次に、第３基板が化学的リフトオフ手法またはレーザリフトオフ手法を利用して第３ＬＥＤスタック２４３から除去され、第１導電型半導体層２４３ａが露出する。表面テクスチャリングによって粗面化された表面が、露出した第１導電型半導体層２４３ａ上に形成されてもよい。
例示的な実施形態により、第２ボンディング層２５５が形成される前に、絶縁層および反射層が第２ＬＥＤスタック２３３上に追加されてもよい。
図４３Ａおよび図４３Ｂを参照すれば、各ピクセル領域において、第３ＬＥＤスタック２４３をパターニングすることにより、第３サブピクセルＢの領域を除いて第３ＬＥＤスタック２４３が除去される。また、第３サブピクセルＢの領域において、湾入部（ｉｎｄｅｎｔｅｄ ｐａｒｔ）が第３ＬＥＤスタック２４３内に形成され、バリア層２４５ｂは、湾入部内で露出してもよい。第３ＬＥＤスタック２４３は、図４３Ｂに示すように、傾斜した側面を有するように形成される。例えば、傾斜した側面を有するフォトレジストパターンがフォトレジストのリフロー工程を利用して形成され、第３ＬＥＤスタック２４３が傾斜した側面を有するフォトレジストパターンを用いてエッチングされ、よって、傾斜した側面を有する第３ＬＥＤスタック２４３が形成される。
次に、第３サブピクセルＢの領域以外の領域において、第３−２オーミック電極２４５および第２ボンディング層２５５が除去され、第２ＬＥＤスタック２３３が露出する。第３−２オーミック電極２４５および第２ボンディング層２５５も、傾斜した側面を有するように形成される。特に、第２ボンディング層２５５の側面の傾斜角が第３ＬＥＤスタック２４３の側面の傾斜角と実質的に同一であってもよいが、これに限定されるものではない。第３−２オーミック電極２４５は、第３サブピクセルＢの領域の近くに制限される。
一方、各ピクセル領域において、第２ＬＥＤスタック２３３は、第２ＬＥＤスタック２３３をパターニングすることにより、各ピクセルの第２サブピクセルＧの領域を除いた領域から除去される。第２サブピクセルＧの領域の第２ＬＥＤスタック２３３は、第３ＬＥＤスタック２４３と部分的に重なる。図４３Ｂに示すように、第２ＬＥＤスタック２３３も、傾斜した側面を有するようにパターニングされる。
第２ＬＥＤスタック２３３をパターニングすることにより、第２−２オーミック電極２３５が露出する。第２ＬＥＤスタック２３３は、湾入部を含むことができ、第２−２オーミック電極２３５、例えば、バリア層２３５ｂが湾入部内で露出してもよい。
次に、第２−２オーミック電極２３５および第１ボンディング層２５３が除去され、第１ＬＥＤスタック２２３が露出する。第２−２オーミック電極２３５および第１ボンディング層２５３も、傾斜した側面を有するようにパターニングされる。特に、第１ボンディング層２５３の側面の傾斜角が第２ＬＥＤスタック２３３の側面の傾斜角と実質的に同一であってもよいが、これに限定されるものではない。第２−２オーミック電極２３５は、第２サブピクセルＧの領域の近くに制限される。加えて、第１〜第３貫通ビア２２７ａ、２２７ｂおよび２２７ｃは、第１ＬＥＤスタック２２３が露出するときにともに露出してもよい。
一方、各ピクセル領域において、第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂをパターニングすることにより、第１導電型半導体層２２３ａが露出する。第１導電型半導体層２２３ａは、図４３Ａに示すように、実質的に延伸された形状を有するように露出してもよいが、これに限定されるものではない。
また、ピクセル領域が、第１ＬＥＤスタック２２３をパターニングすることにより分離できる。したがって、第１サブピクセルＲの領域が画定される。ここで、分布ブラッグ反射器２２２も分割可能である。図４３Ｂに示すように、第１ＬＥＤスタック２２３は、傾斜した側面を有するようにパターニングされ、分布ブラッグ反射器２２２も、傾斜した側面を有することができる。しかし、本発明の概念がこれに限定されるものではない。例えば、分布ブラッグ反射器２２２は、分割されずに複数のピクセルにわたって連続的であってもよい。また、第１ＬＥＤスタック２２３は、実質的に垂直な側面を有することができる。また、第１導電型半導体層２２３ａは、ピクセル領域に分割される代わりに複数のピクセルにわたって連続的であってもよい。
図４４Ａおよび図４４Ｂを参照すれば、第１−１オーミック電極２２９ａおよび第１−２オーミック電極２２９ｂが第１ＬＥＤスタック２２３上に形成される。第１−１オーミック電極２２９ａは、露出した第１導電型半導体層２２３ａ上で、例えば、Ａｕ−Ｔｅ合金、Ａｕ−Ｇｅ合金などで形成される。第１−２オーミック電極２２９ｂは、第２導電型半導体層２２３ｂ上で、例えば、Ａｕ−Ｂｅ合金、Ａｕ−Ｚｎ合金などで形成される。第１−２オーミック電極２２９ｂが先に形成され、第１−１オーミック電極２２９ａが形成されるか、第１−２オーミック電極２２９ｂが形成される前に、第１−１オーミック電極２２９ａが形成されてもよい。第１−２オーミック電極２２９ｂは、第１貫通ビア２２７ａに接続される。第１−１オーミック電極２２９ａは、パッド領域および延長部を含むことができ、延長部は、パッド領域から第１貫通ビア２２７ａに向かって延びてもよい。
加えて、電流拡散のために、第１−２オーミック電極２２９ｂが第１−１オーミック電極２２９ａを少なくとも部分的に取り囲むように配置される。第１−１オーミック電極２２９ａおよび第１−２オーミック電極２２９ｂは、図示のように、延びた長さを有するように形成されるが、本発明の概念がこれに限定されるものではない。例えば、第１−１オーミック電極２２９ａおよび第１−２オーミック電極２２９ｂは、実質的に円形の形状を有するように形成されてもよい。
図４５Ａおよび図４５Ｂを参照すれば、第１〜第３ＬＥＤスタック２２３、２３３および２４３を覆う上部絶縁層２６１が形成される。上部絶縁層２６１は、第１−１オーミック電極２２９ａおよび第１−２オーミック電極２２９ｂを覆うことができる。上部絶縁層２６１はさらに、第１〜第３ＬＥＤスタック２２３、２３３および２４３の側面を覆うことができ、分布ブラッグ反射器２２２の側面を覆うことができる。上部絶縁層２６１は、化学気相蒸着手法を利用して形成される。いくつかの例示的な実施形態により、上部絶縁層２６１は、スパッタリング手法を利用して形成されてもよい。
上部絶縁層２６１は、第１−１オーミック電極２２９ａを露出させる開口部２６１ａと、バリア層２３５ｂおよび２４５ｂを露出させる開口部２６１ｂおよび２６１ｃと、第２および第３貫通ビア２２７ｂおよび２２７ｃを露出させる開口部２６１ｄおよび２６１ｅと、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａおよび第３ＬＥＤスタック２４３の第１導電型半導体層２４３ａを露出させる開口部２６１ｆおよび２６１ｇとを含むことができる。開口部２６１ａ〜２６１は、フォトリソグラフィーおよびエッチング手法を利用して形成される。
図４６Ａおよび図４６Ｂを参照すれば、第２−１オーミック電極２３９、第３−１オーミック電極２４９およびコネクタ２７１、２７２および２７３が形成される。第２−１オーミック電極２３９は、開口部２６１ｆ内に形成され、第１導電型半導体層２３３ａとオーミック接触する。第３−１オーミック電極２４９は、開口部２６１ｇ内に形成され、第１導電型半導体層２４３ａとオーミック接触する。
コネクタ２７１は、第２−１オーミック電極２３９および第３−１オーミック電極２４９を第１−１オーミック電極２２９ａに電気的に接続する。例えば、コネクタ２７１は、開口部２６１ａによって露出する第１−１オーミック電極２２９ａに接続される。コネクタ２７１は、上部絶縁層２６１上に形成され、第２導電型半導体層２２３ｂ、２３３ｂおよび２４３ｂから絶縁される。
コネクタ２７２は、第２−２オーミック電極２３５を第２貫通ビア２２７ｂに電気的に接続し、コネクタ２７３は、第３−２オーミック電極２４５を第３貫通ビア２２７ｃに電気的に接続する。コネクタ２７２および２７３も、上部絶縁層２６１上に配置され、第１〜第３ＬＥＤスタック２２３、２３３および２４３に対する短絡を防止する。
コネクタ２７１、２７２および２７３は、第１および第２ボンディング層２５３および２５５、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３の傾斜した側面上に形成され、そのため、低いステップカバレージによる断線（ｄｉｓｃｏｎｎｅｃｔｉｏｎ）を防止することができる。
第２−１オーミック電極２３９、第３−１オーミック電極２４９およびコネクタ２７１、２７２および２７３は、同一の工程で実質的に同一の材料でともに形成される。しかし、本発明の概念がこれに限定されるものではなく、コネクタ２７１、２７２および２７３は、互いに異なる工程で互いに異なる材料で形成されてもよい。
次に、図４７Ａおよび図４７Ｂを参照すれば、下部絶縁層２７５が基板２２１の下に形成される。下部絶縁層２７５は、第１〜第３貫通ビア２２７ａ、２２７ｂおよび２２７ｃを露出させる開口部と、基板２２１の下面を露出させる開口部とを有してもよい。
電極パッド２７７ａ、２７７ｂ、２７７ｃおよび２７７ｄは、下部絶縁層２７５上に形成される。電極パッド２７７ａ、２７７ｂおよび２７７ｃは、第１〜第３貫通ビア２２７ａ、２２７ｂおよび２２７ｃにそれぞれ接続され、電極パッド２７７ｄは、基板２２１に接続される。
したがって、電極パッド２７７ａは、第１貫通ビア２２７ａを介して第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂに電気的に接続され、電極パッド２７７ｂは、第２貫通ビア２２７ｂを介して第２ＬＥＤスタック２３３の第２導電型半導体層２３３ｂに電気的に接続され、電極パッド２７７ｃは、第３貫通ビア２２７ｃを介して第３ＬＥＤスタック２４３の第２導電型半導体層２４３ｂに電気的に接続される。第１〜第３ＬＥＤスタック２２３、２３３および２４３の第１導電型半導体層２２３ａ、２３３ａおよび２４３ａは、共通に電極パッド２７７ｄに電気的に接続される。
基板２２１の電極パッド２７７ａ、２７７ｂ、２７７ｃおよび２７７ｄが図３５の回路基板２５１にボンディングされ、例示的な実施形態によるディスプレイ装置が提供される。回路基板２５１は、アクティブ回路またはパッシブ回路を含むことができ、よって、ディスプレイ装置は、アクティブマトリクス駆動方式またはパッシブマトリクス駆動方式で駆動可能である。
図４８は、他の例示的な実施形態による、ディスプレイ用ＬＥＤピクセルの概略断面図である。
図４８を参照すれば、例示的な実施形態によるディスプレイ装置のＬＥＤピクセル２０２は、第２ＬＥＤスタック２３３が第１ＬＥＤスタック２２３の大部分の領域を覆い、第３ＬＥＤスタック２４３が第２ＬＥＤスタック２３３の大部分の領域を覆うことを除けば、図３６のディスプレイ装置のＬＥＤピクセル２００と実質的に類似している。そのため、第１サブピクセルＲで発生する光は、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３を実質的に貫通して外部に放射される。また、第２ＬＥＤスタック２３３で発生する光は、第３ＬＥＤスタック２４３を実質的に貫通して外部に放射される。
第１ＬＥＤスタック２２３は、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３と比較して狭いバンドギャップを有する活性層を含むことができ、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３から放射される光より比較的長い波長を有する光を放射することができる。第２ＬＥＤスタック２３３は、第３ＬＥＤスタック２４３と比較して狭いバンドギャップを有する活性層を含むことができ、第３ＬＥＤスタック２４３から放射される光より比較的長い波長を有する光を放射することができる。
図４９は、例示的な実施形態によるディスプレイ装置の１つのピクセルの拡大平面図であり、図５０Ａおよび図５０Ｂは、それぞれ図４９のＧ−ＧおよびＨ−Ｈ線に沿った断面図である。
図４９、図５０Ａおよび図５０Ｂを参照すれば、例示的な実施形態によるピクセルは、第２ＬＥＤスタック２３３が第１ＬＥＤスタック２２３の大部分の領域を覆い、第３ＬＥＤスタック２４３が第２ＬＥＤスタック２３３の大部分の領域を覆うことを除けば、図３８、図３９Ａ、図３９Ｂおよび図３９Ｃを参照して説明したピクセルと実質的に類似している。第１〜第３貫通ビア２２７ａ、２２７ｂおよび２２７ｃは、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３の外部に配置される。
第１ＬＥＤスタック２２３の上面は、図示のように、貫通ビア２２７ａ、２２７ｂおよび２２７ｃを露出させるが、いくつかの例示的な実施形態により、貫通ビア２２７ａ、２２７ｂおよび２２７ｃは省略可能である。
第１−１オーミック電極２２９ａの一部分と第２−１オーミック電極２３９の一部分が第３ＬＥＤスタック２４３の下に配置される。このために、第１−１オーミック電極２２９ａは、第２ＬＥＤスタック２３３が第１ＬＥＤスタック２２３にボンディングされる前に形成されてもよいし、第２−１オーミック電極２３９はさらに、第３ＬＥＤスタック２４３が第２ＬＥＤスタック２３３にボンディングされる前に形成されてもよい。
第１ＬＥＤスタック２２３で発生する光は、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３を実質的に貫通して外部に放射される。第２ＬＥＤスタック２３３で発生する光は、第３ＬＥＤスタック２４３を実質的に貫通して外部に放射される。そのため、第１ボンディング層２５３および第２ボンディング層２５５は、光透過性材料で形成され、第２−２オーミック電極２３５および第３−２オーミック電極２４５は、透明導電性層で形成される。
湾入部が第３ＬＥＤスタック２４３内に形成されて第３−２オーミック電極２４５を露出させ、湾入部が第３ＬＥＤスタック２４３および第２ＬＥＤスタック２３３内に連続的に形成されて第２−２オーミック電極２３５を露出させる。第２−２オーミック電極２３５および第３−２オーミック電極２４５は、コネクタ２７２および２７３を介して第２貫通ビア２２７ｂおよび第３貫通ビア２２７ｃにそれぞれ電気的に接続される。
また、湾入部が第３ＬＥＤスタック２４３内に形成されるので、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａ上に形成される第２−１オーミック電極２３９が露出してもよい。また、湾入部が第３ＬＥＤスタック２４３および第２ＬＥＤスタック２３３内に連続的に形成されるので、第１ＬＥＤスタック２２３の第１導電型半導体層２２３ａ上に形成される第１−１オーミック電極２２９ａが露出してもよい。コネクタ２７１は、第１−１オーミック電極２２９ａおよび第２−１オーミック電極２３９を第３−１オーミック電極２４９に接続することができる。第３−１オーミック電極２４９は、コネクタ２７１とともに形成され、第１−１オーミック電極２２９ａおよび第２−１オーミック電極２３９のそれぞれのパッド領域に接続される。
第１−１オーミック電極２２９ａの一部分および第２−１オーミック電極２３９の一部分は、第３ＬＥＤスタック２４３の下に配置されるが、本発明の概念がこれに限定されるものではない。第３ＬＥＤスタック２４３の下に配置される第１−１オーミック電極２２９ａの一部分および第２−１オーミック電極２３９の一部分は省略可能である。また、第２−１オーミック電極２３９は省略可能であり、コネクタ２７１は、第１導電型半導体層２３３ａとオーミック接触可能である。
前述した例示的な実施形態のように、第３ＬＥＤスタック２４３、第２ボンディング層２５５、第２ＬＥＤスタック２３３および第１ボンディング層２５３は、傾斜した側面を含み、コネクタ２７１および２７３は、傾斜した側面上に形成され、コネクタ２７２は、第１ボンディング層２５３の傾斜した側面上に形成される。
例示的な実施形態によれば、複数のピクセルがウエハボンディングを利用してウエハレベルで形成され、そのため、ＬＥＤを個別的に実装する段階が省かれる。
また、貫通ビア２２７ａ、２２７ｂおよび２２７ｃが基板２２１内に形成され、電流経路として用いられるので、基板２２１を除去する必要がない。そのため、第１ＬＥＤスタック２２３を成長させるために用いられる成長基板は、第１ＬＥＤスタック２２３から除去されずに基板２２１として使用可能である。しかし、本発明の概念がこれに限定されるものではなく、基板２２１は、第１ＬＥＤスタック２２３から除去可能であり、第１ＬＥＤスタック２２３は、ボンディング層を用いて回路基板２５１にボンディングされる。コネクタ２７１、２７２および２７３は、回路基板２５１に直接接続される。このために、第１ＬＥＤスタック２２３およびボンディング層は、傾斜した側面を有するように形成される。
また、第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３は、垂直方向に積層され、よって、第１〜第３ＬＥＤスタック２２３、２３３および２４３と第１および第２ボンディング層２５３および２５５が垂直な側面を有する場合、コネクタ２７１、２７２および２７３を垂直な側面上に強固に形成しにくいことがある。例示的な実施形態により、第１〜第３ＬＥＤスタック２２３、２３３および２４３の側面のうち、コネクタ２７１、２７２および２７３のような配線がその上に形成される側面と第１および第２ボンディング層２５３および２５５は傾斜して、配線が強固に形成される。そのため、ディスプレイ装置の信頼性を向上させることができる。
図５１は、例示的な実施形態によるディスプレイ装置の概略平面図である。
図５１を参照すれば、ディスプレイ装置は、回路基板４０１と、複数の発光デバイス４００とを含む。
回路基板４０１は、パッシブマトリクス駆動またはアクティブマトリクス駆動のための回路を含むことができる。１つの例示的な実施例において、回路基板４０１は、その内部にインターコネクションラインおよび抵抗を含むことができる。他の例示的な実施形態において、回路基板４０１は、インターコネクションライン、トランジスタ、およびキャパシタを含むことができる。回路基板４０１はさらに、その内部に配置される回路が外部構成要素に電気的に接続できるように、その上面にパッドを有することができる。
複数の発光デバイス４００が回路基板４０１上に配列される。各発光デバイス４００は、１つのピクセルを構成することができる。発光デバイス４００は、回路基板４０１に電気的に接続される電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄを有する。発光デバイス４００はさらに、その上面に基板４４１を含むことができる。発光デバイス４００が互いに離隔するため、発光デバイス４００の上面に配置される基板４４１も、互いに離隔する。
発光デバイス４００の構成を、図５２Ａ、図５２Ｂおよび図５２Ｃを参照して詳細に説明する。図５２Ａは、例示的な実施形態による発光デバイス４００の概略平面図であり、図５２Ｂは、図５２ＡのＡ−Ａ線に沿った断面図であり、図５２Ｃは、図５２ＡのＢ−Ｂ線に沿った断面図である。電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄが上部側に配列されるものとして示されて説明されるが、本発明の概念がこれに限定されるものではなく、いくつかの例示的な実施形態による発光デバイス４００は、図５１の回路基板４０１上にフリップボンディングされ、この場合、電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、発光デバイス４００の下部側に配列される。
図５２Ａ、図５２Ｂおよび図５２Ｃを参照すれば、発光デバイス４００は、基板４４１と、電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄと、第１ＬＥＤスタック４２３と、第２ＬＥＤスタック４３３と、第３ＬＥＤスタック４４３と、第１透明電極４２５と、第２透明電極４３５と、第３透明電極４４５と、オーミック電極４２７と、第１カラーフィルタ４４７と、第２カラーフィルタ４５７と、第１ボンディング層４４９と、第２ボンディング層４５９と、絶縁層４６１とを含む。
基板４４１は、半導体スタック４２３、４３３および４４３を支持することができる。また、基板４４１は、第３ＬＥＤスタック４４３を成長させるための成長基板であってもよい。例えば、基板４４１は、サファイア基板または窒化ガリウム基板、特に、パターニングされたサファイア基板であってもよい。ＬＥＤスタックは、第３ＬＥＤスタック４４３、第２ＬＥＤスタック４３３および第１ＬＥＤスタック４２３の順に基板４４１上に配置される。
例示的な実施形態において、単一の第３ＬＥＤスタックが１つの基板４４１上に配置され、そのため、発光デバイス４００は、単一ピクセルの単一チップ構造を有することができる。もう１つの例示的な実施形態により、基板４４１は省略可能であり、第３ＬＥＤスタック４４３の下面が露出してもよい。この場合、粗面化された表面が表面テクスチャリングによって第３ＬＥＤスタック４４３の下面に形成されてもよい。
さらに他の例示的な実施形態により、複数の第３ＬＥＤスタック４４３が１つの基板４４１上に配置され、第２ＬＥＤスタック４３３および第１ＬＥＤスタック４２３は、各第３ＬＥＤスタック４４３上に配置される。したがって、発光デバイス４００は、複数のピクセルを含むことができる。
第１ＬＥＤスタック４２３、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３は、それぞれ第１導電型半導体層４２３ａ、４３３ａまたは４４３ａと、第２導電型半導体層４２３ｂ、４３３ｂまたは４４３ｂと、その間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
ＬＥＤスタック４２３、４３３および４４３に対して、ＬＥＤスタックが基板４４１により近いほど、より短い波長の光がＬＥＤスタックから放射される。例えば、第１ＬＥＤスタック４２３は、赤色光を放射する無機発光ダイオードであってもよく、第２ＬＥＤスタック４３３は、緑色光を放射する無機発光ダイオードであってもよいし、第３ＬＥＤスタック４４３は、青色光を放射する無機発光ダイオードであってもよい。第１ＬＥＤスタック４２３は、ＡｌＧａＩｎＰ系半導体層を含むことができ、第２ＬＥＤスタック４３３は、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮ系半導体層を含むことができ、第３ＬＥＤスタック４４３は、ＡｌＧａＩｎＮ系半導体層を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、ＬＥＤスタックがマイクロＬＥＤを含む場合、マイクロＬＥＤの小さなフォームファクタによって、作動に不利な影響を及ぼすことなく、そしてカラーフィルタを必要とせず、基板４４１に最も近接して配置されるＬＥＤスタックが、最も長い波長を有する光またはその上に配置されるＬＥＤスタックより中間波長を有する光を放射することができる。
それぞれのＬＥＤスタック４２３、４３３および４４３の第１導電型半導体層４２３ａ、４３３ａおよび４４３ａは、ｎ型半導体層であってもよく、それぞれのＬＥＤスタック４２３、４３３および４４３の第２導電型半導体層４２３ｂ、４３３ｂおよび４４３ｂは、ｐ型半導体層であってもよい。特に、第１ＬＥＤスタック４２３の上面は、ｎ型半導体層４２３ａであってもよく、第２ＬＥＤスタック４３３の上面は、ｎ型半導体層４３３ａであってもよいし、第３ＬＥＤスタック４４３の上面は、ｐ型半導体層４４３ｂであってもよい。すなわち、半導体層の順序は、第３ＬＥＤスタック４４３でのみ逆転する。したがって、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３のｐ型半導体層は、互いに向かい合うように配列される。しかし、本発明の概念がこれに限定されるものではなく、第１ＬＥＤスタック４２３のｐ型半導体層４２３ｂと第２ＬＥＤスタック４３３のｐ型半導体層４３３ｂとが互いに向かい合うように配列される。また、第２ＬＥＤスタック４３３のｎ型半導体層４３３ａおよび第３ＬＥＤスタック４４３のｎ型半導体層４４３ａが互いに向かい合うように配列されるか、第１ＬＥＤスタックのｎ型半導体層４２３ａおよび第２ＬＥＤスタック４３３のｎ型半導体層４３３ａが互いに向かい合うように配列されてもよい。
第１ＬＥＤスタック４２３において、第１導電型半導体層４２３ａは、第２導電型半導体層４２３ｂと実質的に同一の面積を有することができ、そのため、第１導電型半導体層４２３ａおよび第２導電型半導体層４２３ｂは、互いに重なってもよい。また、第２ＬＥＤスタック４３３において、第１導電型半導体層４３３ａは、第２導電型半導体層４３３ｂと実質的に同一の面積を有することができ、そのため、第１導電型半導体層４３３ａおよび第２導電型半導体層４３３ｂは、互いに重なってもよい。第３ＬＥＤスタック４４３において、第２導電型半導体層４４３ｂは、第１導電型半導体層４４３ａの一部の領域上に配置され、そのため、第１導電型半導体層４４３ａは、部分的に露出する。
第１ＬＥＤスタック４２３および第２ＬＥＤスタック４３３は、第３ＬＥＤスタック４４３の一部の領域上に配置される。また、第１および第２ＬＥＤスタック４２３および４３３は、第２導電型半導体層４４３ｂの上部領域内に配置される。より具体的には、第２ＬＥＤスタック４３３は、第２導電型半導体層４４３ｂの一部の領域上に配置され、第１ＬＥＤスタック４２３は、第２ＬＥＤスタック４３３の一部の領域上に配置される。第２ＬＥＤスタック４３３は、第１ＬＥＤスタック４２３の外部に配置される領域を含むことができ、第３ＬＥＤスタック４４３は、第２ＬＥＤスタック４３３の外部に配置される領域を含むことができる。
第１ＬＥＤスタック４２３は、基板４４１から遠く離れて配置され、第２ＬＥＤスタック４３３は、第１ＬＥＤスタック４２３の下に配置され、第３ＬＥＤスタック４４３は、第２ＬＥＤスタック４３３の下に配置される。第１ＬＥＤスタック４２３が第２および第３ＬＥＤスタック４３３および４４３より長い波長を有する光を放射するので、第１ＬＥＤスタック４２３で発生する光は、第２および第３ＬＥＤスタック４３３および４４３および基板４４１を介して外部に放射される。また、第２ＬＥＤスタック４３３が第３ＬＥＤスタック４４３より長い波長を有する光を放射するので、第２ＬＥＤスタック４３３で発生する光は、第３ＬＥＤスタック４４３および基板４４１を介して外部に放射される。しかし、本発明の概念がこれに限定されるものではなく、ＬＥＤスタックがマイクロＬＥＤを含む場合、マイクロＬＥＤの小さなフォームファクタによって、作動に不利な影響を及ぼすことなく、またはカラーフィルタを必要とすることなく、基板４４１に最も近接して配置されるＬＥＤスタックが最も長い波長を有する光またはその上に配置されるＬＥＤスタックより中間波長を有する光を放射することができる。
第１透明電極４２５は、第１ＬＥＤスタック４２３の第２導電型半導体層４２３ｂとオーミック接触し、第１ＬＥＤスタック４２３で発生する光を透過させる。第１透明電極４２５は、赤色光に透過性である金属層または導電性酸化物層で形成される。
図５２Ｂに示すように、第１透明電極４２５は、第１ＬＥＤスタック４２３の外部に突出する部分を含むことができる。すなわち、第１透明電極４２５は、第１ＬＥＤスタック４２３の外部に露出する領域を含むことができる。
オーミック電極４２７は、第１ＬＥＤスタック４２３の第１導電型半導体層４２３ａとオーミック接触する。１つの例示的な実施形態において、オーミック電極４２７は、反射性金属層を含むことができ、そのため、第１ＬＥＤスタック４２３で発生する光を基板４４１に向かって反射させることができる。オーミック電極４２７は、例えば、Ａｕ−Ｔｅ、Ａｕ−Ｇｅなどで形成される。もう１つの例示的な実施形態において、オーミック電極４２７は、導電性酸化物層のような赤色光に透過性である材料層で形成される。
オーミック電極４２７は、第１ＬＥＤスタック４２３の大部分の領域を覆うことができるが、これに限定されるものではなく、第１導電型半導体層４２３ａと部分的に接触可能である。
第２透明電極４３５は、第２ＬＥＤスタック４３３の第２導電型半導体層４３３ｂとオーミック接触する。図示のように、第２透明電極４３５は、第２ＬＥＤスタック４３３と第３ＬＥＤスタック４４３との間で第２ＬＥＤスタック４３３の下面と接触する。また、図５２Ｂに示すように、第２透明電極４３５は、第２ＬＥＤスタック４２３の外部に突出する領域を含むことができる。すなわち、第２透明電極４３５は、第２ＬＥＤスタック４３３の外部に露出する領域を含むことができる。第２透明電極４３５は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。
第３透明電極４４５は、第３ＬＥＤスタック４４３の第２導電型半導体層４４３ｂとオーミック接触する。第３透明電極４４５は、第２ＬＥＤスタック４３３と第３ＬＥＤスタック４４３との間に配置され、第３ＬＥＤスタック４４３の上面と接触する。第３透明電極４４５は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。第３透明電極４４５は、青色光に対しても透過性であってよい。第３透明電極４４５は、第２導電型半導体層４４３ｂの上部領域内に配置され、そのため、第１導電型半導体層４４３ａより狭い面積を有する。
第１透明電極４２５、第２透明電極４３５および第３透明電極４４５は、各ＬＥＤスタックのｐ型半導体層とオーミック接触することにより、電流拡散を助けることができる。第１、第２および第３透明電極４２５、４３５および４４５のために使用される導電性酸化物層の例は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含む。加えて、第１、第２および第３透明電極４２５、４３５および４４５は、エッチング停止層として使用可能であり、露出する部分と露出しない部分とは、互いに異なる厚さを有することができる。
第１カラーフィルタ４４７は、第３透明電極４４５と第２ＬＥＤスタック４３３との間に配置され、第２カラーフィルタ４５７は、第２ＬＥＤスタック４３３と第１ＬＥＤスタック４２３との間に配置される。第１カラーフィルタ４４７は、第１および第２ＬＥＤスタック４２３および４３３で発生する光を透過させ、第３ＬＥＤスタック４４３で発生する光を反射させる。第２カラーフィルタ４５７は、第１ＬＥＤスタック４２３で発生する光を透過させ、第２ＬＥＤスタック４３３で発生する光を反射させる。したがって、第１ＬＥＤスタック４２３で発生する光は、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３を介して外部に放射され、第２ＬＥＤスタック４３３で発生する光は、第３ＬＥＤスタック４４３を介して外部に放射される。また、第２ＬＥＤスタック４３３で発生する光は、第１ＬＥＤスタック４２３上に入射して損失することが防止され、第３ＬＥＤスタック４４３で発生する光は、第２ＬＥＤスタック４３３上に入射して損失することが防止される。
いくつかの例示的な実施形態において、第２カラーフィルタ４５７は、第３ＬＥＤスタック４４３で発生する光を反射させることができる。
第１および第２カラーフィルタ４４７および４５７は、例えば、低周波範囲、すなわち、長波長帯域のみを通過させるローパスフィルタ、所定の波長帯域のみを通過させるバンドパスフィルタ、または所定の波長帯域のみを遮断するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ４４７および４５７は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能であり、例えば、ＴｉＯ２絶縁層およびＳｉＯ２絶縁層を交互に積層することにより形成可能である。特に、第１および第２カラーフィルタ４４７および４５７は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
第１ボンディング層４４９は、第２ＬＥＤスタック４３３を第３ＬＥＤスタック４４３に接続する。第１ボンディング層４４９は、第１カラーフィルタ４４７を実質的に覆い、第２透明電極４３５にボンディングされる。例えば、第１ボンディング層４４９は、透明有機層または透明無機層であってもよい。有機層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレンおよびベンゾシクロブテン（ＢＣＢ）を含み、無機層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含む。第１ボンディング層４４９はさらに、スピンオンガラス（ＳＯＧ）で形成される。有機層は、高真空および高圧でボンディングされ、無機層は、例えば、化学機械的研磨工程により表面を平坦化した後、プラズマなどを用いて表面エネルギーが変更された状態で、高真空下でボンディングされる。
第２ボンディング層４５９は、第２ＬＥＤスタック４３３を第１ＬＥＤスタック４２３に結合する。図示のように、第２ボンディング層４５９は、第２カラーフィルタ４５７を覆うことができ、第１透明電極４２５と接触可能である。第２ボンディング層４５９は、上記の第１ボンディング層４４９と実質的に同一の材料で形成される。
絶縁層４６１は、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３の側面および上部領域を覆う。１つの例示的な実施形態において、絶縁層４６１は、光透過性材料ＳｉＯ２、Ｓｉ３Ｎ４またはＳＯＧで形成される。もう１つの例示的な実施形態において、絶縁層４６１は、隣接した発光デバイスとの光干渉を防止するために、光反射層または光吸収層のような光遮断層を含むことができる。例えば、絶縁層４６１は、赤色光、緑色光および青色光を反射させる分布ブラッグ反射器、またはその上に蒸着された反射性金属層または高反射性有機層を有するＳｉＯ２層を含むことができる。代案的に、絶縁層４６１は、光遮断のため黒色エポキシのような吸収層を含むことができる。光遮断層は、発光デバイス間の光干渉を防止することにより、イメージのコントラスト比を増加させることができる。
絶縁層４６１は、電気的な経路のための開口部４６１ａ、４６１ｂ、４６１ｃ、４６１ｄおよび４６１ｅを有してもよい。例えば、絶縁層４６１は、オーミック電極４２７と、第１透明電極４２５と、第２および第３透明電極４３５および４４５と、第２および第３ＬＥＤスタック４３３および４４３を露出させるための開口部４６１ａ、４６１ｂ、４６１ｃ、４６１ｄおよび４６１ｅとを含む。開口部４６１ａは、オーミック電極４２７を露出させ、開口部４６１ｂは、第２ＬＥＤスタック４３３の第１導電型半導体層４３３ａを露出させ、開口部４６１ｃは、第３ＬＥＤスタック４４３の第１導電型半導体層４４３ａを露出させる。開口部４６１ｄは、第１透明電極４２５を露出させ、開口部４６１ｅは、第２透明電極４３５および第３透明電極４４５をともに露出させる。もう１つの例示的な実施形態において、第２透明電極４３５および第３透明電極４４５は、互いに異なる開口部によって露出してもよい。しかし、第２および第３透明電極４３５および４４５が１つの開口部４６１ｅによって露出すれば、第２および第３透明電極４３５および４４５は、相対的に大きい程度に露出してもよい。
電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、第１ＬＥＤスタック４２３の上部に配置され、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３に電気的に接続される。電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、第１〜第３電極パッド４８１ａ、４８１ｂおよび４８１ｃと、共通電極パッド４８１ｄとを含むことができる。電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、絶縁層４６１上に配置され、絶縁層４６１、第１、第２および第３透明電極４２５、４３５および４４５および第２および第３ＬＥＤスタックの第１導電型半導体層４３３ａおよび４４３ａの開口部４６１ａ、４６１ｂ、４６１ｃ、４６１ｄおよび４６１ｅによって露出するオーミック電極４２７に接続される。例えば、第１電極パッド４８１ａは、開口部４６１ａを介してオーミック電極４２７に接続される。第１電極パッド４８１ａは、オーミック電極４２７を介して第１ＬＥＤスタック４２３の第１導電型半導体層４２３ａに電気的に接続される。
また、第２電極パッド４８１ｂは、絶縁層４６１の開口部４６１ｂを介して第２ＬＥＤスタック４３３の第１導電型半導体層４３３ａに接続され、第３電極パッド４８１ｃは、絶縁層４６１の開口部４６１ｃを介して第３ＬＥＤスタック４４３の第１導電型半導体層４４３ａに電気的に接続される。
共通電極パッド４８１ｄは、開口部４６１ｄおよび４６１ｅを介して第１透明電極４２５、第２透明電極４３５および第３透明電極４４５に共通に接続される。したがって、共通電極パッド４８１ｄは、第１ＬＥＤスタック４２３の第２導電型半導体層４２３ｂ、第２ＬＥＤスタック４３３の第２導電型半導体層４３３ｂおよび第３ＬＥＤスタック４４３の第２導電型半導体層４４３ｂに共通に電気的に接続される。
例示的な実施形態により、第１ＬＥＤスタック４２３は、電極パッド４８１ｄおよび４８１ａに電気的に接続され、第２ＬＥＤスタック４３３は、電極パッド４８１ｄおよび４８１ｂに電気的に接続され、第３ＬＥＤスタック４４３は、電極パッド４８１ｄおよび４８１ｃに電気的に接続される。したがって、第１ＬＥＤスタック４２３、第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３のアノードは、電極パッド４８１ｄに共通に電気的に接続され、そのカソードは、第１、第２および第３電極パッド４８１ａ、４８１ｂおよび４８１ｃにそれぞれ電気的に接続される。そのため、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３は、独立して駆動可能である。
第１、第２および第３電極パッド４８１ａ、４８１ｂおよび４８１ｃが第１導電型半導体層４２３ａ、４３３ａおよび４４３ａに電気的に接続されるものと説明され、共通電極パッド４８１ｄが第２導電型半導体層４２３ｂ、４３３ｂおよび４４３ｂに電気的に接続されるものと説明されるが、本発明の概念がこれに限定されるものではない。例えば、第１、第２および第３電極パッド４８１ａ、４８１ｂおよび４８１ｃは、第２導電型半導体層４２３ｂ、４３３ｂおよび４４３ｂと電気的に接続され、共通電極パッド４８１ｄは、第１導電型半導体層４２３ａ、４３３ａおよび４４３ａに電気的に接続される。
図５３、図５４、図５５、図５６、図５７Ａ、図５７Ｂ、図５８Ａ、図５８Ｂ、図５９Ａ、図５９Ｂ、図６０Ａ、図６０Ｂ、図６１Ａ、図６１Ｂ、図６２Ａ、図６２Ｂ、図６３Ａ、図６３Ｂ、図６４Ａおよび図６４Ｂは、例示的な実施形態による発光デバイス４００を製造する方法を示す概略的な平面図および断面図である。図中、各平面図は、図５２Ａの平面図に対応し、各断面図は、図５２ＡのＡ−Ａ線に沿った断面図に対応する。
図５３を参照すれば、第１ＬＥＤスタック４２３が第１基板４２１上に成長する。第１基板４２１は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック４２３は、ＡｌＧａＩｎＰ系半導体層で形成され、第１導電型半導体層４２３ａと、活性層と、第２導電型半導体層４２３ｂとを含む。第１導電型は、ｎ型であってもよく、第２導電型は、ｐ型であってもよい。
第１透明電極４２５は、第１ＬＥＤスタック４２３上に形成される。第１透明電極４２５は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどのような導電性酸化物層で形成される。
図５４を参照すれば、第２ＬＥＤスタック４３３が第２基板４３１上に成長し、第２透明電極４３５が第２ＬＥＤスタック４３３上に形成される。第２ＬＥＤスタック４３３は、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮ系半導体層で形成され、第１導電型半導体層４３３ａと、活性層と、第２導電型半導体層４３３ｂとを含むことができる。活性層は、ＡｌＧａＩｎＰ係またはＡｌＧａＩｎＮ井戸層を含むことができる。第１導電型は、ｎ型であってもよく、第２導電型は、ｐ型であってもよい。
第２基板４３１は、ＡｌＧａＩｎＰ系半導体層がその上に成長可能な基板、例えば、ＧａＡｓ基板、またはＡｌＧａＩｎＮ系半導体層がその上に成長可能な基板、例えば、ＧａＮ基板またはサファイア基板であってもよい。井戸層の組成比は、第２ＬＥＤスタック４３３が緑色光を放射するように決定可能である。第２透明電極４３５は、第２導電型半導体層４３３ｂとオーミック接触する。第２透明電極４３５は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどのような導電性酸化物層で形成される。
図５５を参照すれば、第３ＬＥＤスタック４４３が第３基板４４１上に成長し、第３透明電極４４５および第１カラーフィルタ４４７が第３ＬＥＤスタック４４３上に形成される。第３ＬＥＤスタック４４３は、ＡｌＧａＩｎＮ系半導体層で形成され、第１導電型半導体層４４３ａと、活性層と、第２導電型半導体層４４３ｂとを含むことができる。活性層はさらに、ＡｌＧａＩｎＮ系井戸層を含むことができる。第１導電型は、ｎ型であってもよく、第２導電型は、ｐ型であってもよい。
第３基板４４１は、窒化ガリウム系半導体層がその上に成長可能な基板であり、サファイア基板またはＧａＮ基板であってもよい。ＡｌＧａＩｎＮの組成比は、第３ＬＥＤスタック４４３が青色光を放射するように決定可能である。第３透明電極４４５は、第２導電型半導体層４４３ｂとオーミック接触する。第３透明電極４４５は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどのような導電性酸化物層で形成される。
第１カラーフィルタ４４７は、図５２Ａ、図５２Ｂおよび図５２Ｃを参照して説明したものと実質的に同一であるので、重複を避けるためにその詳細な説明は書略する。
図５６を参照すれば、図５４を参照して説明した第２ＬＥＤスタック４３３が図５５の第３ＬＥＤスタック４４３上にボンディングされる。
第１カラーフィルタ４４７および第２透明電極４３５は、互いに向かい合うようにボンディングされる。例えば、ボンディング材料層が第１カラーフィルタ４４７および第２透明電極４３５上にそれぞれ形成され、第１カラーフィルタ４４７および第２透明電極４３５をボンディングすることにより、第１ボンディング層４４９が形成される。ボンディング材料層は、例えば、透明有機層または透明無機層であってもよい。有機層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含み、無機層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含む。加えて、第１ボンディング層４４９は、スピンオンガラスを用いて形成される。
しかる後、第２基板４３１がレーザリフトオフ、化学的リフトオフなどのような手法を利用して第２ＬＥＤスタック４３３から除去される。したがって、第２ＬＥＤスタック４３３の第１導電型半導体層４３３ａが上部から露出する。表面テクスチャリングによって粗面化された表面が、露出した第１導電型半導体層４３３ａの表面上に形成されてもよい。
しかる後、第２カラーフィルタ４５７が第２ＬＥＤスタック４３３の露出した第１導電型半導体層４３３ａ上に形成される。第２カラーフィルタ４５７は、図５２Ａ、図５２Ｂおよび図５２Ｃを参照して説明したものと実質的に同一であるので、重複を避けるためにその詳細な説明は省略する。
図５３の第１ＬＥＤスタック４２３が第２ＬＥＤスタック４３３上にボンディングされる。第２カラーフィルタ４５７および第１透明電極４２５が互いに向かい合うようにボンディングされる。例えば、ボンディング材料層が第２カラーフィルタ４５７および第１透明電極４２５上にそれぞれ形成され、第２カラーフィルタ４５７および第２透明電極４２５をボンディングすることにより、第２ボンディング層４５９が形成される。ボンディング材料層は、上記のように、例えば、透明有機層または透明無機層であってもよい。
しかる後、第１基板４２１が第１ＬＥＤスタック４２３から除去される。第１基板４２１は、例えば、ウェットエッチング手法を利用して除去される。したがって、第１導電型半導体層４２３ａが露出する。露出した第１導電型半導体層４２３ａの表面が光取り出し効率を向上させるためにテクスチャリングされ、これは粗面化された表面または光取り出し構造が第１導電型半導体層４２３ａの表面上に形成されるようにする。
図５７Ａおよび図５７Ｂを参照すれば、第１ＬＥＤスタック４２３がパターニングされて第１透明電極４２５を露出させる。図面は、１つの発光デバイス領域を示すが、第１ＬＥＤスタック４２３は、基板４４１上の複数の発光デバイス領域でパターニングされ、第１透明電極４２５が露出する。第１透明電極４２５は、第１ＬＥＤスタック４２３がパターニングされるとき、エッチング停止層として使用可能であり、これは第１ＬＥＤスタック４２３の外部に露出する第１透明電極４２５の一部をエッチングして第１透明電極４２５上に段差（ｓｔｅｐ）を形成できるようにする。すなわち、第１ＬＥＤスタック４２３の下の第１透明電極４２５は、第１ＬＥＤスタック４２３の外部の第１透明電極４２５より厚くてよい。
図５８Ａおよび図５８Ｂを参照すれば、後続して、第２ＬＥＤスタック４３３の第１導電型半導体層４３３ａが露出するように、第１透明電極４２５、第２ボンディング層４５９および第２カラーフィルタ４５７がパターニングされる。図５８Ａに示すように、第１透明電極４２５は、平面図で第１透明電極４２５の一部が第１ＬＥＤスタック４２３の外部に残留するようにパターニングされる。
図５９Ａおよび図５９Ｂを参照すれば、第１および第２導電型半導体層４３３ａおよび４３３ｂがパターニングされて第２透明電極４３５を露出させる。図５９Ａに示すように、第１導電型半導体層４３３ａは、平面図で第１導電型半導体層４３３ａの一部が第１ＬＥＤスタック４２３の外部に残留するようにパターニングされる。第２透明電極４３５は、第１および第２導電型半導体層４３３ａおよび４３３ｂをパターニングする間、エッチング停止層として使用可能である。したがって、第２透明電極４３５において、第２ＬＥＤスタック４３３の外部に配置される部分が、第２ＬＥＤスタック４３３の下に配置される部分より薄くなって段差（ｓｔｅｐ）が形成される。
図６０Ａおよび図６０Ｂを参照すれば、第２透明電極４３５、第１ボンディング層４４９および第１カラーフィルタ４４７が順次にパターニングされて第３透明電極４４５を露出させる。第３透明電極４４５がエッチング停止層として用いられ、段差がさらに第３透明電極４４５上に形成される。すなわち、第３透明電極４４５において、第１カラーフィルタ４４７の外部に露出する部分が第１カラーフィルタ４４７の下に配置される部分に比べて相対的に薄くてよい。
図５８Ａに示すように、第２透明電極４３５は、平面図で第２透明電極４３５の一部が第２ＬＥＤスタック４３３の外部に残留するようにパターニングされる。露出する第２透明電極４３５は、露出する第１透明電極４２５に隣接して配置される。
図６１Ａおよび図６１Ｂを参照すれば、第３透明電極４４５および第２導電型半導体層４４３ａがパターニングされて第１導電型半導体層４４３ａを露出させる。
第３透明電極４４５の一部が平面図に示されるように、第２ＬＥＤスタック４３３の外部に露出する。露出する第３透明電極４４５は、露出する第２透明電極４３５に隣接して配置される。
図６２Ａおよび図６２Ｂを参照すれば、オーミック電極４２７が第１ＬＥＤスタック４２３の第１導電型半導体層４２３ａ上に形成される。オーミック電極４２７は、第１導電型半導体層４２３ａとオーミック接触し、ＡｕＴｅまたはＡｕＧｅのような金属層で形成される。
図６３Ａおよび図６３Ｂを参照すれば、第１〜第３ＬＥＤスタック４２３、４３３および４４３を覆う絶縁層４６１が形成される。絶縁層４６１は、ＳｉＯ２、Ｓｉ３Ｎ４、ＳＯＧなどの単一層または多重層として形成される。代案的に、絶縁層４６１は、隣接した発光デバイスとの光学的な干渉を避けるために光反射層または光吸収層を含むことができる。例えば、絶縁層４６１は、赤色光、緑色光および青色光を反射させる分布ブラッグ反射器、またはその上に蒸着された反射性金属層または高反射性有機層を有するＳｉＯ２層を含むことができる。代案的に、絶縁層４６１は、例えば、光吸収材料として黒色エポキシを含むことができる。光反射層または光吸収層は、発光デバイス間の光学的な干渉を防止して、イメージのコントラスト比を増加させる。
絶縁層４６１は、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３の上面および側面を覆うことができる。絶縁層４６１はさらに、露出する第１、第２および第３透明電極４２５、４３５および４４５を覆う。絶縁層４６１はさらに、オーミック電極４２７を覆うことができる。
絶縁層４６１は、オーミック電極４２７、第１導電型半導体層４３３ａおよび４４３ａおよび第１、第２および第３透明電極４２５、４３５および４４５を露出させるための開口部４６１ａ、４６１ｂ、４６１ｃ、４６１ｄおよび４６１ｅを含むようにパターニングされる。特に、開口部４６１ｅは、第２透明電極４３５および第３透明電極４４５をともに露出させることができる。
オーミック電極４２７、第１導電型半導体層４３３ａおよび第１導電型半導体層４４３ａがそれぞれ１つの開口部によって露出するものとして示されて説明されるが、これらのそれぞれは、複数の開口部によって露出してもよい。また、第２および第３透明電極４３５および４４５は、それぞれ異なる開口部によって露出してもよく、第１、第２および第３透明電極４２５、４３５および４４５は、それぞれ複数の開口部によって露出してもよい。
図６４Ａおよび図６４Ｂを参照すれば、電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄが絶縁層４６１上に形成される。電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、第１電極パッド４８１ａと、第２電極パッド４８１ｂと、第３電極パッド４８１ｃと、共通電極パッド４８１ｄとを含む。
共通電極パッド４８１ｄは、開口部４６１ｄおよび４６１ｅを介して第１透明電極４２５、第２透明電極４３５および第３透明電極４４５に接続される。したがって、共通電極パッド４８１ｄは、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３のアノードに共通に電気的に接続される。特に、共通電極パッド４８１ｄは、１つの開口部４６１ｅを介して第２透明電極４３５および第３透明電極４４５に同時に接続される。
第１電極パッド４８１ａは、オーミック電極４２７に接続され、開口部４６１ａを介して第１ＬＥＤスタック４２３のカソード、すなわち、第１導電型半導体層４２３ａに電気的に接続される。第２電極パッド４８１ｂは、開口部４６１ｂを介して第２ＬＥＤスタック４３３のカソード、すなわち、第１導電型半導体層４３３ａに電気的に接続され、第３電極パッド４８１ｃは、開口部４６１ｃを介して第３ＬＥＤスタック４４３のカソード、すなわち、第１導電型半導体層４４３ａに電気的に接続される。
電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、互いに電気的に分離されて、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３のそれぞれが２つの電極パッドに電気的に接続され、独立して駆動されるように適合化される。
後続して、例示的な実施形態により、図５２Ａの発光デバイス４００が基板４４１を発光デバイス領域に分割することにより提供される。
図６４Ａに示すように、電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、各発光デバイス４００の４つの角に配置される。加えて、電極パッド４８１ａ、４８１ｂ、４８１ｃおよび４８１ｄは、実質的に長方形状を有してもよいが、本発明の概念がこれに限定されるものではない。
また、基板４４１が分割されるものと説明されるが、露出した第１導電型半導体層４４３ａの表面がテクスチャリングできるように、基板４４１が除去可能である。
例示的な実施形態による発光デバイスは、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３のアノードが共通に電気的に接続され、そのカソードが独立して接続される構造を有する。しかし、本発明の概念がこれに限定されるものではなく、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３のアノードが電極パッドに独立して接続され、カソードが共通に共通電極パッドに電気的に接続される。
発光デバイス４００は、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３を含み、赤色、緑色および青色光を放射することができ、そのため、ディスプレイ装置において単一ピクセルとして使用可能である。図５１を参照して説明したように、ディスプレイ装置は、回路基板４０１上に複数の発光デバイス４００を配列することにより提供される。発光デバイス４００が第１、第２および第３ＬＥＤスタック４２３、４３３および４４３を含むので、１つのピクセル内のサブピクセルの面積が増加できる。また、第１、第２および第３ＬＥＤスタック４２３、４３３および４４３は、１つの発光デバイス４００を実装することにより実装可能であり、それによって、実装工程の数を減少させる。
図示の実施形態により、第２透明電極４３５および第３透明電極４４５が１つの開口部４６１ｅを介してともに露出してもよいし、共通電極パッド４８１ｄは、開口部４６１ｅを介して第２透明電極４３５および第３透明電極４４５に共通に接続される。第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３の同じ導電型の半導体層が互いに向かい合うように配置されているので、共通電極パッド４８１ｄによって短絡が発生しない。第２ＬＥＤスタック４３３および第３ＬＥＤスタック４４３の第２導電型半導体層４３３ｂおよび４４３ｂの半導体層が互いに向かい合うように配置されるものと説明したが、本発明の概念がこれに限定されるものではない。
図５１を参照して説明したように、回路基板４０１上に実装される発光デバイス４００は、パッシブマトリクス方法またはアクティブマトリクス方法により駆動可能である。
図６５は、例示的な実施形態によるディスプレイ用発光ダイオード（ＬＥＤ）スタックの概略断面図である。
図６５を参照すれば、ディスプレイ用発光ダイオードスタック４０００は、支持基板４０５１と、第１ＬＥＤスタック４０２３と、第２ＬＥＤスタック４０３３と、第３ＬＥＤスタック４０４３と、反射電極４０２５と、オーミック電極４０２６と、第１絶縁層４０２７と、第２絶縁層４０２８と、インターコネクションライン４０２９と、第２−ｐ透明電極４０３５と、第３−ｐ透明電極４０４５と、第１カラーフィルタ４０３７と、第２カラーフィルタ４０４７と、親水性材料層４０５２、４０５４および４０５６と、第１ボンディング層（下部ボンディング層）４０５３と、第２ボンディング層（中間ボンディング層）４０５５と、第３ボンディング層（上部ボンディング層）４０５７とを含むことができる。
支持基板４０５１は、半導体スタック４０２３、４０３３および４０４３を支持する。支持基板４０５１は、その表面上にまたはその内部に回路を有することができるが、これに限定されるものではない。支持基板４０５１は、例えば、ガラス、サファイア基板、Ｓｉ基板またはＧｅ基板を含むことができる。
第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３は、それぞれ第１導電型半導体層４０２３ａ、４０３３ａおよび４０４３ａと、第２導電型半導体層４０２３ｂ、４０３３ｂおよび４０４３ｂと、第１導電型半導体層と第２導電型半導体層との間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
第１ＬＥＤスタック４０２３は、赤色光を放射する無機ＬＥＤであってもよく、第２ＬＥＤスタック４０３３は、緑色光を放射する無機ＬＥＤであってもよいし、第３ＬＥＤスタック４０４３は、青色光を放射する無機ＬＥＤであってもよい。第１ＬＥＤスタック４０２３は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３は、ＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、ＬＥＤスタックがマイクロＬＥＤを含む場合、第１ＬＥＤスタック４０２３は、赤色、緑色および青色光のうちのいずれか１つを放射することができ、第２および第３ＬＥＤスタック４０３３および４０４３は、その小さなフォームファクタによって、作動に不利な影響を及ぼすか、カラーフィルタを必要とすることなく、赤色、緑色および青色光のうちの他の１つを放射することができる。
各ＬＥＤスタック４０２３、４０３３または４０４３の対向する表面は、それぞれｎ型半導体層およびｐ型半導体層である。図示の例示的な実施形態は、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３それぞれの第１導電型半導体層４０２３ａ、４０３３ａおよび４０４３ａがｎ型であり、その第２導電型半導体層４０２３ｂ、４０３３ｂおよび４０４３ｂがｐ型である場合を示す。粗面化された表面が第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の上面に形成される。しかし、本発明の概念がこれに限定されるものではなく、ＬＥＤスタックのそれぞれの上面および下面の半導体タイプは反転してもよい。
第１ＬＥＤスタック４０２３は、支持基板４０５１に近接して配置され、第２ＬＥＤスタック４０３３は、第１ＬＥＤスタック４０２３上に配置され、第３ＬＥＤスタック４０４３は、第２ＬＥＤスタック４０３３上に配置される。第１ＬＥＤスタック４０２３が第２および第３ＬＥＤスタック４０３３および４０４３の波長より長い波長の光を放射するので、第１ＬＥＤスタック４０２３で発生する光は、第２および第３ＬＥＤスタック４０３３および４０４３を介して透過して外部に放射される。加えて、第２ＬＥＤスタック４０３３が第３ＬＥＤスタック４０４３の波長より長い波長の光を放射するので、第２ＬＥＤスタック４０３３で発生する光は、第３ＬＥＤスタック４０４３を介して透過して外部に放射される。
反射電極４０２５は、第１ＬＥＤスタック４０２３の第２導電型半導体層とオーミック接触し、第１ＬＥＤスタック４０２３で発生する光を反射させる。例えば、反射電極４０２５は、オーミック接触層４０２５ａと、反射層４０２５ｂとを含むことができる。
オーミック接触層４０２５ａは、第２導電型半導体層、すなわち、ｐ型半導体層と部分的に接触する。オーミック接触層４０２５ａによる光吸収を防止するために、オーミック接触層４０２５ａがｐ型半導体層と接触する面積は、ｐ型半導体層の全体面積の約５０％を超えなくてもよい。反射層４０２５ｂは、オーミック接触層４０２５ａを覆いかつ、第１絶縁層４０２７を覆う。図示のように、反射層４０２５ｂは、オーミック接触層４０２５ａの全体またはオーミック接触層４０２５ａの一部分を実質的に覆うことができる。
反射層４０２５ｂは、第１絶縁層４０２７を覆うことで、全方位反射器が相対的に高い屈折率を有する第１ＬＥＤスタック４０２３と、相対的に低い屈折率を有する第１絶縁層４０２７、および反射層４０２５ｂのスタックによって形成される。反射層４０２５ｂは、第１ＬＥＤスタック４０２３の面積の５０％以上または第１ＬＥＤスタック４０２３の領域の大部分を覆い、それによって、光効率を向上させる。
オーミック接触層４０２５ａおよび反射層４０２５ｂは、金（Ａｕ）を含む金属層で形成される。オーミック接触層４０２５ａは、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成される。反射層４０２５ｂは、第１ＬＥＤスタック４０２３で発生する光、例えば、赤色光に対して高い反射率を有する、アルミニウム（Ａｌ）、銀（Ａｇ）または金（Ａｕ）のような金属層で形成される。特に、金（Ａｕ）は、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３で発生する光、例えば、緑色光または青色光に対して相対的に低い反射率を有してもよく、そのため、第２および第３ＬＥＤスタック４０３３および４０４３で発生して支持基板４０５１に向かって進行する光を吸収することにより、光干渉を減少させることができる。
第１絶縁層４０２７は、支持基板４０５１と第１ＬＥＤスタック４０２３との間に配置され、第１ＬＥＤスタック４０２３を露出させる開口部を有する。オーミック接触層４０２５ａは、第１絶縁層４０２３の開口部内で第１ＬＥＤスタック４０２３に接続される。
オーミック電極４０２６は、第１ＬＥＤスタック４０２３の第１導電型半導体層４０２３ａとオーミック接触する。オーミック電極４０２６は、第２導電型半導体層４０２３ｂを部分的に除去することにより、露出する第１導電型半導体層４０２３ａ上に配置される。図６５が１つのオーミック電極４０２６を例示するが、複数のオーミック電極４０２６が支持基板４０５１上の複数の領域上に整列される。オーミック電極４０２６は、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成される。
第２絶縁層４０２８は、支持基板４０５１と反射電極４０２５との間に配置されて反射電極４０２５を覆う。第２絶縁層４０２８は、オーミック電極４０２６を露出させる開口部を有する。第２絶縁層４０２８は、ＳｉＯ２またはＳＯＧで形成される。
インターコネクションライン４０２９は、第２絶縁層４０２８と支持基板４０５１との間に配置され、第２絶縁層４０２８の開口部を介してオーミック電極４０２６に接続される。インターコネクションライン４０２６は、支持基板４０５１上で複数のオーミック電極４０２６を互いに接続することができる。
第２−ｐ透明電極４０３５は、第２ＬＥＤスタック４０３３の第２導電型半導体層４０３３ｂ、すなわち、ｐ型半導体層とオーミック接触する。第２−ｐ透明電極４０３５は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。
第３−ｐ透明電極４０４５は、第３ＬＥＤスタック４０４３の第２導電型半導体層４０４３ｂ、すなわち、ｐ型半導体層とオーミック接触する。第３−ｐ透明電極４０４５は、赤色光、緑色光および青色光に透過性である金属層または導電性酸化物層で形成される。
反射電極４０２５、第２−ｐ透明電極４０３５および第３−ｐ透明電極４０４５は、各ＬＥＤスタックのｐ型半導体層とオーミック接触して電流拡散を助けることができる。
第１カラーフィルタ４０３７は、第１ＬＥＤスタック４０２３と第２ＬＥＤスタック４０３３との間に配置される。加えて、第２カラーフィルタ４０４７は、第２ＬＥＤスタック４０３３と第３ＬＥＤスタック４０４３との間に配置される。第１カラーフィルタ４０３７は、第１ＬＥＤスタック４０２３で発生する光を透過させ、第２ＬＥＤスタック４０３３で発生する光を反射させる。第２カラーフィルタ４０４７は、第１および第２ＬＥＤスタック４０２３および４０３３で発生する光を透過させ、第３ＬＥＤスタック４０４３で発生する光を反射させる。したがって、第１ＬＥＤスタック４０２３で発生する光は、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３を介して外部に放射され、第２ＬＥＤスタック４０３３で発生する光は、第３ＬＥＤスタック４０４３を介して外部に放射される。また、第２ＬＥＤスタック４０３３で発生する光が第１ＬＥＤスタック４０２３上に入射して損失するか、第３ＬＥＤスタック４０４３で発生する光が第２ＬＥＤスタック４０３３上に入射して損失するのを防止することが可能である。
いくつかの例示的な実施形態により、第１カラーフィルタ４０３７はさらに、第３ＬＥＤスタック４０４３で発生する光を反射させることができる。いくつかの例示的な実施形態により、ＬＥＤスタックがマイクロＬＥＤを含む場合、カラーフィルタがマイクロＬＥＤの小さなフォームファクタによって、省略可能である。
第１および第２カラーフィルタ４０３７および４０４７は、例えば、低周波領域、すなわち、長波長領域のみを通過させるローパスフィルタ、所定の波長帯域のみを通過させるバンドパスフィルタ、または所定の波長帯域のみを遮断するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ４０３７および４０４７は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能であり、例えば、ＴｉＯ２とＳｉＯ２、Ｔａ２Ｏ５とＳｉＯ２、Ｎｂ２Ｏ５とＳｉＯ２、ＨｆＯ２とＳｉＯ２、またはＺｒＯ２とＳｉＯ２を交互に積層することにより形成可能である。また、第１および／または第２カラーフィルタ４０３７および／または４０４７は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。また、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２の厚さを調節することにより制御可能である。
第１ボンディング層４０５３は、第１ＬＥＤスタック４０２３を支持基板４０５１に結合する。図示のように、インターコネクションライン４０２９は、第１ボンディング層４０５３と接触可能である。また、インターコネクションライン４０２９は、第２絶縁層４０２８のいくつかの領域の下部に配置され、インターコネクションライン４０２９を有しない第２絶縁層４０２８の領域は、第１ボンディング層４０５３と接触可能である。第１ボンディング層４０５３は、光透過性であるか、光不透過性であってもよい。特に、ディスプレイ装置のコントラストは、黒色エポキシのような光を吸収する接着層を第１ボンディング層４０５３として用いることにより向上することができる。
第１ボンディング層４０５３は、支持基板４０５１と直接接触可能であるが、図示のように、親水性材料層４０５２が支持基板４０５１と第１ボンディング層４０５３との間の界面に配置されてもよい。親水性材料層４０５２は、支持基板４０５１の表面を親水性に変化させて、第１ボンディング層４０５３の接着力を改善することができる。本明細書で使用される、ボンディング層および親水性材料層は、集合的にバッファ層として称される。
第１ボンディング層４０５３は、親水性材料層に対して強い接着力を有するが、疎水性材料層に対しては弱い接着力を有する。そのため、接着力が弱い部分で剥離が発生することがある。例示的な実施形態による親水性材料層４０５２は、疎水性表面を親水性に変化させて、第１ボンディング層４０５３の接着力を向上させて剥離の発生を防止することができる。
親水性材料層４０５２はさらに、例えば、ＳｉＯ２などを支持基板４０５１の表面上に蒸着することにより形成され、また、表面を改質するために、支持基板４０５１の表面をプラズマで処理することにより形成される。表面改質された層は、表面エネルギーを増加させて疎水性特性を親水性特性に変化させる。第２絶縁層４０２８が疎水性特性を有する場合、親水性材料層は、第２絶縁層４０２８上にも配置され、第１ボンディング層４０５２は、第２絶縁層４０２８上の親水性材料層と接触可能である。
第２ボンディング層４０５５は、第２ＬＥＤスタック４０３３を第１ＬＥＤスタック４０２３に結合する。第２ボンディング層４０５５は、第１ＬＥＤスタック４０２３と第１カラーフィルタ４０３７との間に配置され、第１カラーフィルタ４０３７と接触可能である。第２ボンディング層４０５５は、第１ＬＥＤスタック４０２３で発生する光を透過させることができる。親水性材料層４０５４は、第１ＬＥＤスタック４０２３と第２ボンディング層４０５５との間の界面に配置される。第１ＬＥＤスタック４０２３の第１導電型半導体層４０２３ａは、一般的に、疎水性特性を示す。そのため、第２ボンディング層４０５５が第１導電型半導体層４０２３ａと直接接触する場合、第２ボンディング層４０５５と第１導電型半導体層４０２３ａとの間の界面で剥離が発生しやすい。
例示的な実施形態による親水性材料層４０５４は、第１ＬＥＤスタック４０２３の表面を、疎水性特性を有するものから親水性特性を有するものに変更させ、そのため、第２ボンディング層４０５５の接着力を向上させて剥離の発生を減少させるか、防止する。親水性材料層４０５４は、ＳｉＯ２を蒸着するか、または前述のように第１ＬＥＤスタック４０２３の表面をプラズマに改質することにより形成される。
第２ボンディング層４０５５と接触する第１カラーフィルタ４０３７の表面層は、親水性材料層、例えば、ＳｉＯ２であってもよい。第１カラーフィルタ４０３７の表面層が親水性でない場合、親水性材料層が第１カラーフィルタ４０３７上に形成され、第２ボンディング層４０５５は、親水性材料層と接触可能である。
第３ボンディング層４０５７は、第３ＬＥＤスタック４０４３を第２ＬＥＤスタック４０３３に結合する。第３ボンディング層４０５７は、第２ＬＥＤスタック４０３３と第２カラーフィルタ４０４７との間に配置され、第２カラーフィルタ４０４７と接触可能である。第３ボンディング層４０５７は、第１ＬＥＤスタック４０２３および第２ＬＥＤスタック４０３３で発生する光を透過させる。親水性材料層４０５６が第２ＬＥＤスタック４０３３と第３ボンディング層４０５７との間の界面に配置される。第２ＬＥＤスタック４０３３は、疎水性特性を示すことができ、結果として、第３ボンディング層４０５７が第２ＬＥＤスタック４０３３に直接接触する場合、第３ボンディング層４０５７と第２ＬＥＤスタック４０３３との間の界面で剥離が発生しやすい。
例示的な実施形態による親水性材料層４０５６は、第２ＬＥＤスタック４０３３の表面を疎水性特性から親水性特性に変更させ、そのため、第３ボンディング層４０５７の接着力を向上させて剥離の発生を防止する。親水性材料層４０５６は、ＳｉＯ２を蒸着するか、または前述のように第２ＬＥＤスタック４０３３の表面をプラズマに改質することにより形成される。
第３ボンディング層４０５７と接触する第２カラーフィルタ４０４７の表面層は、親水性材料層、例えば、ＳｉＯ２であってもよい。第２カラーフィルタ４０４７の表面層が親水性でない場合、親水性材料層が第２カラーフィルタ４０４７上に形成され、第３ボンディング層４０５７は、親水性材料層と接触可能である。
第１〜第３ボンディング層４０５３、４０５５および４０５７は、光透過性ＳＯＣで形成されてもよいが、これに限定されるものではなく、他の透明な有機材料層または透明な無機材料層が使用されてもよい。有機材料層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空および高圧でボンディングされてもよく、無機材料層は、例えば、化学機械的研磨工程で表面を平坦化し、プラズマなどを用いて表面エネルギーを変化させた後、変化した表面エネルギーを用いることにより、ボンディングされてもよい。
図６６Ａ〜図６６Ｆは、例示的な実施形態によるディスプレイ用発光ダイオードスタック４０００を製造する方法を示す概略断面図である。
図６６Ａを参照すれば、まず、第１ＬＥＤスタック４０２３が第１基板４０２１上に成長する。第１基板４０２１は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック４０２３は、ＡｌＧａＩｎＰ系半導体層で形成され、第１導電型半導体層４０２３ａと、活性層と、第２導電型半導体層４０２３ｂとを含む。
次に、第２導電型半導体層４０２３ｂが部分的に除去されて、第１導電型半導体層４０２３ａを露出させる。図６６Ａが単に１つのピクセル領域を示すが、第１導電型半導体層４０２３ａは、ピクセル領域のそれぞれに対して部分的に露出する。
第１絶縁層４０２７が第１ＬＥＤスタック４０２３上に形成され、開口部を形成するようにパターニングされる。例えば、ＳｉＯ２が第１ＬＥＤスタック４０２３上に形成され、フォトレジストが塗布され、フォトレジストパターンがフォトリソグラフィーおよび現像により形成される。次に、内部に開口部が形成される第１絶縁層４０２７がフォトレジストパターンをエッチングマスクとして用いてＳｉＯ２をパターニングすることにより形成される。第１絶縁層４０２７の開口部のうちの１つは、第１導電型半導体層４０２３ａ上に配置され、他の開口部は、第２導電型半導体層４０２３ｂ上に配置されてもよい。
その後、オーミック接触層４０２５ａおよびオーミック電極４０２６が第１絶縁層４０２７の開口部内に形成される。オーミック接触層４０２５ａおよびオーミック電極４０２６は、リフトオフ手法を利用して形成される。オーミック接触層４０２５ａが先に形成されてからオーミック電極４０２６が形成され、またはその逆であってもよい。加えて、例示的な実施形態により、オーミック電極４０２６およびオーミック接触層４０２５ａが同一の材料層で同時に形成されてもよい。
オーミック接触層４０２５ａが形成された後、オーミック接触層４０２５ａおよび第１絶縁層４０２７を覆う反射層４０２５ｂが形成される。反射層４０２５ｂは、リフトオフ手法を利用して形成される。反射層４０２５ｂはさらに、オーミック接触層４０２５ａの一部分を覆うことができ、また、図示のようにオーミック接触層４０２５ａの実質的に全体を覆うこともできる。反射電極４０２５が、オーミック接触層４０２５ａと、反射層４０２５ｂとによって形成される。
反射電極４０２５は、第１ＬＥＤスタック４０２３のｐ型半導体層とオーミック接触可能であり、そのため、以下、第１ｐ型反射電極４０２５として称される。反射電極４０２５は、オーミック電極４０２６から離隔し、そのため、第１導電型半導体層４０２３ａから電気的に絶縁される。
反射電極４０２５を覆いオーミック電極４０２６を露出させる開口部を有する第２絶縁層４０２８が形成される。第２絶縁層４０２８は、例えば、ＳｉＯ２またはＳＯＧで形成される。
しかる後、インターコネクションライン４０２９が第２絶縁層４０２８上に形成される。インターコネクションライン４０２９は、第２絶縁層４０２８の開口部を介してオーミック電極４０２６に接続され、そのため、第１導電型半導体層４０２３ａに電気的に接続される。
インターコネクションライン４０２９が第２絶縁層４０２８の全体表面を覆うものとして図６６Ａに示されるが、インターコネクションライン４０２９は、第２絶縁層４０２８上に部分的に配置され、第２絶縁層４０２８の上面は、インターコネクションライン４０２９の周囲で露出してもよい。
図示の例示的な実施形態が１つのピクセル領域を示すが、基板４０２１上に配置される第１ＬＥＤスタック４０２３は、複数のピクセル領域を覆うことができ、インターコネクションライン４０２９は、複数の領域上に形成されるオーミック電極４０２６に共通に接続されてもよい。また、複数のインターコネクションライン４０２９が基板４０２１上に形成されてもよい。
図６６Ｂを参照すれば、第２ＬＥＤスタック４０３３が第２基板４０３１上に成長し、第２−ｐ透明電極４０３５および第１カラーフィルタ４０３７が第２ＬＥＤスタック４０３３上に形成される。第２ＬＥＤスタック４０３３は、窒化ガリウム系第１導電型半導体層４０３３ａと、第２導電型半導体層４０３３ｂと、その間に配置される活性層とを含むことができ、活性層は、ＧａＩｎＮ井戸層を含むことができる。第２基板４０３１は、窒化ガリウム系半導体層がその上に成長できる基板であり、第１基板４０２１とは異なる。ＧａＩｎＮの組成比は、第２ＬＥＤスタック４０３３が緑色光を放射できるように決定されてもよい。第２−ｐ透明電極４０３５は、第２導電型半導体層４０３３ｂとオーミック接触する。
第１カラーフィルタ４０３７は、第２−ｐ透明電極４０３５上に形成され、その細部は図６５を参照して説明したものと実質的に同一であるので、その詳細な説明は重複を避けるために省略する。
図６６Ｃを参照すれば、第３ＬＥＤスタック４０４３が第３基板４０４１上に成長し、第３−ｐ透明電極４０４５および第２カラーフィルタ４０４７が第３ＬＥＤスタック４０４３上に形成される。第３ＬＥＤスタック４０４３は、窒化ガリウム系第１導電型半導体層４０４３ａと、第２導電型半導体層４０４３ｂと、その間に配置される活性層とを含むことができ、活性層は、ＧａＩｎＮ井戸層を含むことができる。第３基板４０４１は、窒化ガリウム系半導体層がその上に成長できる基板であり、第１基板４０２１とは異なる。ＧａＩｎＮの組成比は、第３ＬＥＤスタック４０４３が青色光を放射するように決定されてもよい。第３−ｐ透明電極４０４５は、第２導電型半導体層４０４３ｂとオーミック接触する。
第２カラーフィルタ４０４７は、図６５を参照して説明したものと実質的に同一であるので、重複を避けるためにその詳細な説明は省略する。
一方、第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３が互いに異なる基板上に成長するので、その形成順序は特に限定されない。
図６６Ｄを参照すれば、次に、第１ＬＥＤスタック４０２３が第１ボンディング層４０５３を介して支持基板４０５１上に結合される。ボンディング材料層は、支持基板４０５１および第２絶縁層４０２８上に配置され、互いにボンディングされて第１ボンディング層４０５３を形成することができる。インターコネクションライン４０２９は、支持基板４０５１に向かうように配置される。
一方、支持基板４０５１の表面が疎水性特性を有する場合、親水性材料層４０５２が支持基板４０５１上に先に形成される。親水性材料層４０５２はさらに、ＳｉＯ２のような材料層を支持基板４０５１の表面上に蒸着することにより、または表面エネルギーを増加させるために支持基板４０５１の表面をプラズマなどで処理することにより形成される。支持基板４０５１の表面は、プラズマ処理によって改質され、高い表面エネルギーを有する表面改質層が支持基板４０５１の表面上に形成される。第１ボンディング層４０５３は、親水性材料層４０５２にボンディングされてもよく、そのため、第１ボンディング層４０５３の接着力は向上する。
第１基板４０２１が化学的エッチング手法を利用して第１ＬＥＤスタック４０２３から除去される。したがって、第１ＬＥＤスタック４０２３の第１導電型半導体層が頂部表面上で露出する。第１導電型半導体層４０２３ａの露出した表面は、光取り出し効率を増加させるためにテクスチャリングされ、そのため、粗面化された表面などのような光取り出し構造が第１導電型半導体層４０２３ａの表面上に形成される。
図６６Ｅを参照すれば、第２ＬＥＤスタック４０３３が第２ボンディング層４０５５を介して第１ＬＥＤスタック４０２３に結合される。第１カラーフィルタ４０３７は、第１ＬＥＤスタック４０２３に向かうように配置され、第２ボンディング層４０５５にボンディングされる。ボンディング材料層は、第１ＬＥＤスタック４０２３および第１カラーフィルタ４０３７上に配置され、互いにボンディングされて第２ボンディング層４０５５を形成する。
一方、第２ボンディング層４０５５が形成される前に、親水性材料層４０５４が第１ＬＥＤスタック４０２３上に先に形成されてもよい。親水性材料層４０５４は、第１ＬＥＤスタック４０２３の表面を、疎水性特性を有するものから親水性特性に変化させて、第２ボンディング層４０５５の接着力を向上させる。親水性材料層４０５４はさらに、ＳｉＯ２のような材料層を蒸着することにより、または表面エネルギーを増加させるために第１ＬＥＤスタック４０２３の表面をプラズマなどで処理することにより形成される。第１ＬＥＤスタック４０２３の表面は、プラズマ処理によって改質され、高い表面エネルギーを有する表面改質層が第１ＬＥＤスタック４０２３の表面上に形成される。第２ボンディング層４０５５は、親水性材料層４０５４にボンディングされてもよく、そのため、第２ボンディング層４０５５の接着力は向上する。
第２基板４０３１は、レーザリフトオフまたは化学的リフトオフのような手法を利用して第２ＬＥＤスタック４０３３から分離される。加えて、光取り出しを向上させるために、粗面化された表面が表面テクスチャリングを利用して第１導電型半導体層４０３３ａの露出した表面上に形成される。
図６６Ｆを参照すれば、親水性材料層４０５６がその後に第２ＬＥＤスタック４０３３上に形成される。親水性材料層４０５６は、第２ＬＥＤスタック４０３３の表面を親水性特性に変化させて、第３ボンディング層４０５７の接着力を向上させる。親水性材料層４０５６はさらに、ＳｉＯ２のような材料層を蒸着することにより、または表面エネルギーを増加させるために第２ＬＥＤスタック４０３３の表面をプラズマなどで処理することにより形成される。しかし、第２ＬＥＤスタック４０３３の表面が親水性特性を有する場合、親水性材料層４０５６は省略可能である。
次に、図６５および図６６Ｃを参照すれば、第３ＬＥＤスタック４０４３が第３ボンディング層４０５７を介して第２ＬＥＤスタック４０３３に結合される。第２カラーフィルタ４０４７は、第２ＬＥＤスタック４０３３に向かうように配置され、第３ボンディング層４０５７にボンディングされる。ボンディング材料層は、第２ＬＥＤスタック４０３３（または親水性材料層４０５６）および第３カラーフィルタ４０４７上に配置され、互いにボンディングされて第３ボンディング層４０５７を形成する。
第３基板４０４１は、レーザリフトオフまたは化学的リフトオフのような手法を利用して第３ＬＥＤスタック４０４３から分離される。したがって、図６５に示すように、第３ＬＥＤスタック４０４３の第１導電型半導体層４０４３ａが露出するディスプレイ用ＬＥＤスタックが提供される。加えて、粗面化された表面が表面テクスチャリングによって第１導電型半導体層４０４３ａの露出した表面上に形成される。
支持基板４０５１上に配置される第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３のスタックは、ピクセル単位でパターニングされ、パターニングされたスタックは、インターコネクションラインを用いて互いに接続されて、ディスプレイ装置を提供することを可能にする。以下、例示的な実施形態によるディスプレイ装置を説明する。
図６７は、例示的な実施形態によるディスプレイ装置の概略回路図であり、図６８は、例示的な実施形態によるディスプレイ装置の概略平面図である。
図６７および図６８を参照すれば、例示的な実施形態によるディスプレイ装置は、パッシブマトリクス方式で駆動されるように実現できる。
例えば、図６５を参照して説明したディスプレイ用ＬＥＤスタックは、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３が垂直方向に積層される構造を有するので、１つのピクセルが３つの発光ダイオードＲ、ＧおよびＢを含む。ここで、第１発光ダイオードＲは、第１ＬＥＤスタック４０２３に相当することができ、第２発光ダイオードＧは、第２ＬＥＤスタック４０３３に相当することができ、第３発光ダイオードＢは、第３ＬＥＤスタック４０４３に相当することができる。
図６７および図６８で、１つのピクセルは、第１〜第３発光ダイオードＲ、ＧおよびＢを含み、各発光ダイオードは、サブピクセルに対応する。第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、他のライン、例えば、スキャンラインに接続される。第１ピクセルに対して、例えば、第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、データラインＶｄａｔａ１に共通に接続され、そのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。したがって、同一のピクセル内の発光ダイオードＲ、ＧおよびＢは、個別的に駆動できる。
加えて、発光ダイオードＲ、ＧおよびＢのそれぞれは、パルス幅変調を利用することにより、または電流強度を変更することにより駆動されて、各サブピクセルの明るさを調節することを可能にする。
図６８をさらに参照すれば、複数のピクセルが、図６５を参照して説明したスタックをパターニングすることにより形成され、それぞれのピクセルは、反射電極４０２５およびインターコネクションライン４０７１、４０７３および４０７５に接続される。図６７に示すように、反射電極４０２５は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン４０７１、４０７３および４０７５は、スキャンラインとして形成可能である。ここで、インターコネクションライン４０７５は、インターコネクションライン４０２９によって形成される。反射電極４０２５は、複数のピクセルの第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の第１導電型半導体層４０２３ａ、４０３３ａおよび４０４３ａを互いに電気的に接続することができ、インターコネクションライン４０２９は、反射電極４０２５に実質的に垂直に配置され、複数のピクセルの第１導電型半導体層４０２３ａを互いに電気的に接続することができる。
ピクセルは、マトリクス状に配列され、各ピクセルの発光ダイオードＲ、ＧおよびＢのアノードは、反射電極４０２５に共通に接続され、そのカソードは、互いに離隔したインターコネクションライン４０７１、４０７３および４０７５にそれぞれ接続される。ここで、インターコネクションライン４０７１、４０７３および４０７５は、スキャンラインＶｓｃａｎとして使用可能である。
図６９は、図６８のディスプレイ装置の１つのピクセルの拡大平面図であり、図７０は、図６９のＡ−Ａ線に沿った概略断面図であり、図７１は、図６９のＢ−Ｂ線に沿った概略断面図である。
図６８〜図７１を再度参照すれば、各ピクセルにおいて、反射電極４０２５の一部分、第２−ｐ透明電極４０３５の一部分、第２ＬＥＤスタック４０３３の上面の一部分、第３−ｐ透明電極４０４５の一部分および第３ＬＥＤスタック４０４３の上面が外部に露出する。
第３ＬＥＤスタック４０４３は、その上面に形成される粗面化された表面４０４３ｒを有することができる。粗面化された表面４０４３ｒはさらに、第３ＬＥＤスタック４０４３の上面の全体または第３ＬＥＤスタック４０４３の上面の一部分上に形成されてもよい。
下部絶縁層４０６１が各ピクセルの側面を覆うことができる。下部絶縁層４０６１は、ＳｉＯ２のような光透過性材料で形成され、この場合、下部絶縁層４０６１はさらに、第３ＬＥＤスタック４０４３の上面の実質的に全体を覆うことができる。代案的に、例示的な実施形態による下部絶縁層４０６１は、光反射層または光吸収層を含み、光が第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３から側面に進行するのを防止することができ、この場合、下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上面を少なくとも部分的に露出させる。下部絶縁層４０６１は、例えば、分布ブラッグ反射器または金属性反射層や透明絶縁層上の有機反射層を含むことができ、また、黒色エポキシのような光吸収層を含むことができる。黒色エポキシのような光吸収層は、光がピクセルの外部に放射されるのを防止してディスプレイ装置におけるピクセル間のコントラスト比を向上させることができる。
下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上面を露出させる開口部４０６１ａと、第２ＬＥＤスタック４０３３の上面を露出させる開口部４０６１ｂと、第３−ｐ透明電極４０４５を露出させる開口部４０６１ｃと、第２−ｐ透明電極４０３５を露出させる開口部４０６１ｄと、第１ｐ型反射電極４０２５を露出させる開口部４０６１ｅとを有することができる。第１ＬＥＤスタック４０２３の上面は、外部に露出しなくてもよい。
インターコネクションライン４０７１およびインターコネクションライン４０７３は、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の付近で支持基板４０５１上に形成され、下部絶縁層４０６１上に配置されて第１ｐ型反射電極４０２５から絶縁される。コネクタ４０７７ａｂは、第２−ｐ透明電極４０３５および第３−ｐ透明電極４０４５を反射電極４０２５に接続する。したがって、第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３のアノードは、反射電極４０２５に共通に接続される。
インターコネクションライン４０７５または４０２９は、反射電極４０２５の下で反射電極４０２５に実質的に垂直に配置されてもよいし、オーミック電極４０２６に接続されて、第１導電型半導体層４０２３ａに電気的に接続される。オーミック電極４０２６は、第１ＬＥＤスタック４０２３の下で第１導電型半導体層４０２３ａに接続される。オーミック電極４０２６は、図６９に示すように、第３ＬＥＤスタック４０４３の粗面化された表面４０４３ｒの下部領域の外部に配置され、そのため、光損失が減少できる。
コネクタ４０７１ａは、第３ＬＥＤスタック４０４３の上面をインターコネクションライン４０７１に接続し、コネクタ４０７３ａは、第２ＬＥＤスタック４０３３の上面をインターコネクションライン４０７３に接続する。
上部絶縁層４０８１は、インターコネクションライン４０７１および４０７３および下部絶縁層４０６１上に配置されてインターコネクションライン４０７１、４０７３および４０７５を保護することができる。上部絶縁層４０８１は、インターコネクションライン４０７１、４０７３および４０７５を露出させる開口部を有してもよいし、ボンディングワイヤなどが開口部を介してそれに接続される。
例示的な実施形態により、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３のアノードは、反射電極４０２５に共通に電気的に接続され、そのカソードは、インターコネクションライン４０７１、４０７３および４０７５にそれぞれ電気的に接続される。したがって、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３は、独立して駆動可能である。しかし、本発明の概念がこれに限定されるものではなく、電極と配線との接続は多様に変形可能である。
図７２Ａ〜図７２Ｈは、例示的な実施形態によるディスプレイ装置を製造するための方法を示す概略平面図である。以下、図６９のピクセルを製造するための方法を説明する。
まず、図６５を参照して説明した発光ダイオードスタック４０００が用意される。
次に、図７２Ａを参照すれば、粗面化された表面４０４３ｒが第３ＬＥＤスタック４０４３の上面に形成される。粗面化された表面４０４３ｒは、第３ＬＥＤスタック４０４３の上面で各ピクセル領域に対応するように形成される。粗面化された表面４０４３ｒは、化学的エッチング手法、例えば、光−増強化学的エッチング（ＰＥＣ）手法を利用して形成される。
粗面化された表面４０４３ｒは、第３ＬＥＤスタック４０４３が後にエッチングされる領域を考慮して各ピクセル領域内に部分的に形成される。特に、粗面化された表面４０４３ｒは、オーミック電極４０２６が粗面化された表面４０４３ｒの外部に配置されるように形成される。しかし、本発明の概念がこれに限定されるものではなく、粗面化された表面４０４３ｒは、第３ＬＥＤスタック４０４３の上面の実質的に全体にわたって形成されてもよい。
図７２Ｂを参照すれば、その後、第３ＬＥＤスタック４０４３の周辺領域が各ピクセル領域でエッチングされて、第３−ｐ透明電極４０４５を露出させる。第３ＬＥＤスタック４０４３は、図示のように、実質的に長方形または正方形状を有するように残されることがあるが、２つ以上の陥没部が周縁に沿って形成されてもよい。加えて、図示のように、１つの陥没部は、他の１つの陥没部より大きく形成されてもよい。
図７２Ｃを参照すれば、その後、露出した第３−ｐ透明電極４０４５は、相対的に大きな陥没部内で露出した第３−ｐ透明電極４０４５の一部分を除いて除去されて、第２ＬＥＤスタック４０３３の上面を露出させる。第２ＬＥＤスタック４０３３の上面は、第３ＬＥＤスタック４０４３の周囲で露出し、また、他の１つの陥没部内で露出する。第３−ｐ透明電極４０４５が露出する領域および第２ＬＥＤスタック４０３３が露出する領域は、相対的に大きな陥没部内に形成される。
図７２Ｄを参照すれば、相対的に小さな陥没部内に形成される第２ＬＥＤスタック４０３３を除いて残りの領域で露出する第２ＬＥＤスタック４０３３が除去されて、第２−ｐ透明電極４０３５を露出させる。第２−ｐ透明電極４０３５は、第３ＬＥＤスタック４０４３の周囲で露出し、第２−ｐ透明電極４０３５はさらに、相対的に大きな陥没部内で露出する。
図７２Ｅを参照すれば、その後、相対的に大きな陥没部内で露出する第２−ｐ透明電極４０３５を除いて、第３ＬＥＤスタック４０４３の周囲で露出する第２−ｐ透明電極４０３５が除去されて、第１ＬＥＤスタック４０２３の上面を露出させる。
図７２Ｆを参照すれば、第３ＬＥＤスタック４０４３の周囲で露出した第１ＬＥＤスタック４０２３が連続除去され、第１絶縁層４０２７は除去されて、反射電極４０２５を露出させる。したがって、反射電極４０２５は、第３ＬＥＤスタック４０４３の周囲で露出する。露出した反射電極４０２５は、垂直方向で実質的に延伸された形状を有するようにパターニングされて、線形インターコネクションラインを形成する。パターニングされた反射電極４０２５は、垂直方向に複数のピクセル領域の上部に配置され、水平方向に隣り合うピクセルから離隔する。
図示の例示的な実施形態において、反射電極４０２５が第１ＬＥＤスタック４０２３を除去した後にパターニングされるものと説明されるが、反射電極４０２５は、反射電極４０２５が基板４０２１上に形成されるとき、パターニングされた形状を有するように、予め形成されてもよい。この場合、第１ＬＥＤスタック４０２３を除去した後に反射電極４０２５をパターニングする必要がない。
反射電極４０２５をパターニングすることにより、第２絶縁層４０２８が露出してもよい。インターコネクションライン４０２９は、反射電極４０２５に垂直に配置され、第２絶縁層４０２８によって反射電極４０２５から絶縁される。
図７２Ｇを参照すれば、その後、ピクセルを覆う下部絶縁層４０６１（図７０および図７１参照）が形成される。下部絶縁層４０６１は、反射電極４０２５を覆い、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の側面を覆う。加えて、下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上面を少なくとも部分的に覆うことができる。下部絶縁層４０６１がＳｉＯ２のような透明層の場合、下部絶縁層４０６１はさらに、第３ＬＥＤスタック４０４３の上面の実質的に全体を覆うことができる。代案的に、下部絶縁層４０６１はさらに、反射層または光吸収層を含むことができ、この場合、下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上面を少なくとも部分的に露出させて、光が外部に放射されるようにする。
下部絶縁層４０６１は、第３ＬＥＤスタック４０４３を露出させる開口部４０６１ａと、第２ＬＥＤスタック４０３３を露出させる開口部４０６１ｂと、第３−ｐ透明電極４０４５を露出させる開口部４０６１ｃと、第２−ｐ透明電極４０３５を露出させる開口部４０６１ｄと、反射電極４０２５を露出させる開口部４０６１ｅとを有することができる。反射電極４０２５を露出させる１つまたは複数の開口部４０６１ｅが形成されてもよい。
図７２Ｈを参照すれば、その後、インターコネクションライン４０７１および４０７３およびコネクタ４０７１ａ、４０７３ａおよび４０７７ａｂがリフトオフ手法によって形成される。インターコネクションライン４０７１および４０７３は、下部絶縁層４０６１によって反射電極４０２５から絶縁される。コネクタ４０７１ａは、第３ＬＥＤスタック４０４３をインターコネクションライン４０７１に電気的に接続し、コネクタ４０７３ａは、第２ＬＥＤスタック４０３３をインターコネクションライン４０７３に接続する。コネクタ４０７７ａｂは、第３−ｐ透明電極４０４５および第２−ｐ透明電極４０３５を第１ｐ型反射電極４０２５に電気的に接続する。
インターコネクションライン４７０１および４０７３は、反射電極４０２５に実質的に垂直に配置され、複数のピクセルを互いに接続することができる。
次に、上部絶縁層４０８１（図７０および図７１参照）がインターコネクションライン４０７１および４０７３およびコネクタ４０７１ａ、４０７３ａおよび４０７７ａｂを覆う。上部絶縁層４０８１はさらに、第３ＬＥＤスタック４０４３の上面の実質的に全体を覆うことができる。上部絶縁層４０８１は、例えば、シリコン酸化物膜またはシリコン窒化物膜で形成され、また、分布ブラッグ反射器を含むことができる。加えて、上部絶縁層４０８１は、その上に透明絶縁膜および反射性金属層または多層構造の有機反射層を含んで光を反射させることができるか、または黒色系エポキシのような光吸収層を含み、光を遮断することができる。
上部絶縁層４０８１が光を反射させるか遮断する場合、光を外部に放射するために、第３ＬＥＤスタック４０４３の上面を少なくとも部分的に露出させることが必要である。一方、外部からの電気的な接続を許容するために、上部絶縁層４０８１が部分的に除去されて、インターコネクションライン４０７１、４０７３および４０７５を部分的に露出させる。また、上部絶縁層４０８１も省略可能である。
上部絶縁層４０８１が形成されることにより、図６９に示すピクセル領域が完成する。また、図６８に示すように、複数のピクセルが支持基板４０５１上に形成され、これらのピクセルは、第１ｐ型反射電極４０２５およびインターコネクションライン４０７１、４０７３および４０７５によって互いに接続され、パッシブマトリクス方式で駆動可能である。
図示の例示的な実施形態では、パッシブマトリクス方式で駆動可能なディスプレイ装置を製造するための方法が説明されるが、本発明の概念がこれに限定されるものではなく、図６５に示す発光ダイオードスタックを含むディスプレイ装置は、多様な方式で駆動されるように構成される。
例えば、インターコネクションライン４０７１および４０７３が下部絶縁層４０６１上にともに形成されるものと説明されるが、インターコネクションライン４０７１が下部絶縁層４０６１上に形成され、インターコネクションライン４０７３は、上部絶縁層４０８１上に形成されてもよい。
一方、図６５では、反射電極４０２５、第２−ｐ透明電極４０３５および第３−ｐ透明電極４０４５が第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３の第２導電型半導体層４０２３ｂ、４０３３ｂおよび４０４３ｂとそれぞれオーミック接触するものと説明され、オーミック電極４０２６が第１ＬＥＤスタック４０２３の第１導電型半導体層４０２３ａとオーミック接触するものと説明されるが、オーミック接触層は、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３の第１導電型半導体層４０３３ａおよび４０４３ａに別途に提供されない。ピクセルの大きさが２００マイクロメートル以下と小さい場合、いくつかの例示的な実施形態により、ｎ型である第１導電型半導体層４０３３ａおよび４０４３ａに別途のオーミック接触層が形成されない場合にも、電流拡散における困難はない。しかし、電流拡散のために、透明電極層が第２および第３ＬＥＤスタック４０３３および４０４３のｎ型半導体層上に配置される。
例示的な実施形態により、複数のピクセルがディスプレイ用発光ダイオードスタック４０００を用いることによりウエハレベルで形成され、そのため、発光ダイオードを個別的に実装する工程が省かれる。また、発光ダイオードスタックは、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３が垂直に積層される構造を有するので、サブピクセルの面積が限られたピクセル面積内で確保できる。加えて、第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３で発生する光がこれらのＬＥＤスタックを介して透過して外部に放射されるので、光損失を減少させることが可能である。
しかし、本発明の概念がこれに限定されるものではなく、それぞれのピクセルが互いに分離された発光デバイスも提供可能であり、これらの発光デバイスは、回路基板上に個別的に実装されてディスプレイ装置を提供することを可能にする。
加えて、オーミック電極４０２６が第２導電型半導体層４０２３ｂに隣接して第１導電型半導体層４０２３ａ上に形成されるものと説明されるが、オーミック電極４０２６は、第２導電型半導体層４０２３ｂに対向して第１導電型半導体層４０２３ａの表面上に形成されてもよい。この場合、第３ＬＥＤスタック４０４３および第２ＬＥＤスタック４０３３は、オーミック電極４０２６を露出させるようにパターニングされ、インターコネクションライン４０２９の代わりに、オーミック電極４０２６を回路基板に接続する別途のインターコネクションラインが提供される。
図７３は、例示的な実施形態による発光積層構造の断面図である。
図７３を参照すれば、例示的な実施形態による発光積層構造は、複数の順次に積層されるエピタキシャルスタックを含む。複数のエピタキシャルスタックは、基板５０１０上に提供される。
基板５０１０は、実質的に上面および下面を有する板状を有する。
複数のエピタキシャルスタックが基板５０１０の上面に実装され、基板５０１０は、多様な形態で提供可能である。基板５０１０は、絶縁材料で形成される。基板５０１０の材料の例は、ガラス、石英、シリコン、有機ポリマー、有機／無機複合体などを含む。しかし、基板５０１０の材料はこれに限定されず、絶縁特性を有する限り、特に限定されない。例示的な実施形態において、基板５０１０は、それぞれのエピタキシャルスタックに発光信号および共通電圧を提供可能な配線部をさらに含んでもよい。例示的な実施形態において、配線部に加えて、基板５０１０は、薄膜トランジスタを含む駆動素子をさらに含んでもよいし、この場合、それぞれのエピタキシャルスタックは、アクティブマトリクス方式で駆動可能である。このために、基板５０１０は、印刷回路基板５０１０として、またはガラス、シリコン、石英、有機ポリマーまたは有機／無機複合体上に形成される配線部および／または駆動素子を有する複合基板として提供可能である。
複数のエピタキシャルスタックが基板５０１０の上面に順次に積層され、それぞれ発光する。
例示的な実施形態において、それぞれ互いに異なる波長帯域の光を放射する２つ以上のエピタキシャルスタックが提供される。すなわち、互いに異なるエネルギーバンドをそれぞれ有する複数のエピタキシャルスタックが提供される。例示的な実施形態において、基板５０１０上のエピタキシャルスタックは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を含む３つの順次に積層される層が提供されるものとして示される。
各エピタキシャルスタックは、多様な波長帯域のうち可視光帯域の色光（ｃｏｌｏｒ ｌｉｇｈｔ）を放射することができる。最下部エピタキシャルスタックから放射される光は、最も低いエネルギーバンドを有する最も長い波長の色光であり、放射される色光の波長は、下側から上側に向かう順に短くなる。頂部（ｔｏｐ）に配置されるエピタキシャルスタックから放射される光は、最も高いエネルギーバンドを有する最も短い波長の色光である。例えば、第１エピタキシャルスタック５０２０は、第１色光Ｌ１を放射することができ、第２エピタキシャルスタック５０３０は、第２色光Ｌ２を放射することができ、第３エピタキシャルスタック５０４０は、第３色光Ｌ３を放射することができる。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる色光に対応する。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、順次に減少する波長を有する互いに異なる波長帯域の色光であってもよい。すなわち、第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる波長帯域を有することができ、色光は、第１色光Ｌ１〜第３色光Ｌ３の順により高いエネルギーのより短い波長帯域であってもよい。しかし、本発明の概念がこれに限定されるものではなく、発光積層構造がマイクロＬＥＤを含む場合、最下部エピタキシャルスタックは、任意のエネルギーバンドを有する光の色を放射することができ、その上に配置されるエピタキシャルスタックは、マイクロＬＥＤの小さなフォームファクタによって、最下部エピタキシャルスタックのエネルギーバンドとは異なるエネルギーバンドを有する光の色を放射することができる。
例示的な実施形態において、第１色光Ｌ１は、赤色光であってもよく、第２色光Ｌ２は、緑色光であってもよいし、第３色光Ｌ３は、青色光であってもよい。
各エピタキシャルスタックは、基板５０１０の前方方向に光を放射する。特に、１つのエピタキシャルスタックから放射される光は、光路（ｌｉｇｈｔ ｐａｔｈ）内に位置する他のエピタキシャルスタックを貫通して前方方向に進行する。前方方向は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０が積層される方向に相当することができる。
以下、前述した前方方向および後方方向に加えて、基板５０１０の「前方」方向を「上部」方向と称し、基板５０１０の「後方」方向を「下部」方向と称することとする。もちろん、「上部」または「下部」という用語は、相対的な方向を示し、発光積層構造の配置および方向によって変化可能である。
各エピタキシャルスタックは、上部方向に光を放射し、各エピタキシャルスタックは、下部にあるエピタキシャルスタックから放射される光の大部分を透過させる。特に、第１エピタキシャルスタック５０２０から放射される光は、第２エピタキシャルスタック５０３０および第３エピタキシャルスタック５０４０を貫通して前方方向に進行し、第２エピタキシャルスタック５０３０から放射される光は、第３エピタキシャルスタック５０４０を貫通して前方方向に進行する。このために、最下部エピタキシャルスタック以外のエピタキシャルスタックのうちの少なくともいくつか、または好ましくは全てが光学的に透過性である材料を含むことができる。本明細書で使用される「光学的に透過性である」材料は、全光を透過させる透明材料だけでなく、所定の波長の光を透過させるか、所定の波長の光の一部を透過させる材料も含む。例示的な実施形態において、各エピタキシャルスタックは、その下に配置されるエピタキシャルスタックから放射される光の約６０％以上、他の例示的な実施形態において約８０％以上、またはさらに他の例示的な実施形態において約９０％以上を透過させることができる。
例示的な実施形態による発光積層構造において、それぞれのエピタキシャルスタックに発光信号を印加するための信号ラインは、独立に接続され、よって、それぞれのエピタキシャルスタックは、独立して駆動可能であり、発光積層構造は、各エピタキシャルスタックから光が放射されるかによって多様な色を実現することができる。加えて、互いに異なる波長の光を放射するためのエピタキシャルスタックは、互いの上に垂直に重なり、そのため、狭い面積内に形成される。
図７４Ａおよび図７４Ｂは、例示的な実施形態による発光積層構造を示す断面図である。
図７４Ａを参照すれば、例示的な実施形態による発光積層構造において、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、間に介在する接着層またはバッファ層を経由して基板５０１０上に提供される。
接着層５０６１は、基板５０１０および第１エピタキシャルスタック５０２０を基板５０１０上に接着させる。接着層５０６１は、導電性または非導電性材料を含むことができる。接着層５０６１は、その下部に提供される基板５０１０に電気的に接続される必要があるとき、いくつかの区域で導電性を有することができる。接着層５０６１は、透明または不透明材料を含むことができる。例示的な実施形態において、不透明材料が基板５０１０に提供され、基板５０１０がその上に形成される配線部などを有するとき、接着層５０６１は、不透明材料、例えば、光吸収材料を含むことができる。接着層５０６１を形成する光吸収材料としては、例えば、エポキシ系ポリマー接着剤を含む多様なポリマー接着剤が使用できる。
バッファ層は、２つの隣接した層を互いに接着させる構成要素として作用すると同時に、２つの隣接した層間のストレスまたは衝撃を緩和させる役割もする。バッファ層は、２つの隣接したエピタキシャルスタックの間に提供されて、２つの隣接したエピタキシャルスタックを互いに接着させると同時に、２つの隣接したエピタキシャルスタックに影響を及ぼしうるストレスまたは衝撃を緩和させる役割もする。
バッファ層は、第１および第２バッファ層５０６３および５０６５を含む。第１バッファ層５０６３は、第１および第２エピタキシャルスタック５０２０および５０３０の間に提供され、第２バッファ層５０６５は、第２および第３エピタキシャルスタック５０３０および５０４０の間に提供される。
バッファ層は、ストレスまたは衝撃を緩和させることができる材料、例えば、外部からのストレスまたは衝撃があるとき、ストレスまたは衝撃を吸収可能な材料を含む。バッファ層は、このような目的のために特定の弾性を有することができる。バッファ層はさらに、接着力を有する材料を含むことができる。加えて、第１および第２バッファ層５０６３および５０６５は、非導電性材料および光学的に透過性である材料を含むことができる。例えば、光学用透明接着剤（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）が第１および第２バッファ層５０６３および５０６５のために使用できる。
第１および第２バッファ層５０６３および５０６５を形成するための材料は、光学的に透明であり、各エピタキシャルスタックを安定的に付着させながらストレスまたは衝撃を緩衝できる限り、特に限定されない。例えば、第１および第２バッファ層５０６３および５０６５は、ＳＵ−８、多様なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、スピンオンガラス（ｓｐｉｎ ｏｎ ｇｌａｓｓ：ＳＯＧ）などのようなエポキシ系ポリマーを含む有機材料、およびシリコン酸化物、アルミニウム酸化物などのような無機材料で形成される。必要な場合、導電性酸化物がバッファ層として使用されてもよいし、この場合、導電性酸化物は、他の構成要素から絶縁されなければならない。有機材料がバッファ層として使用される場合、有機材料は、接着面に塗布された後、真空状態で高温高圧でボンディングされてもよい。無機材料がバッファ層として使用される場合、無機材料は、接着表面に蒸着された後、化学機械的平坦化（ＣＭＰ）などにより平坦化され、その後、表面はプラズマ処理が処された後、高真空下でボンディングによってボンディングされる。
図７４Ｂを参照すれば、第１および第２バッファ層５０６３および５０６５のそれぞれは、互いに隣接した２つのエピタキシャルスタックを接着するための接着力向上層５０６３ａまたは５０６５ａと、２つの隣接したエピタキシャルスタック間のストレスまたは衝撃を緩和させるための衝撃吸収層５０６３ｂまたは５０６５ｂとを含むことができる。
２つの隣接したエピタキシャルスタック間の衝撃吸収層５０６３ｂおよび５０６５ｂは、２つの隣接したエピタキシャルスタックのうちの少なくとも１つがストレスまたは衝撃に露出するとき、ストレスまたは衝撃を吸収する役割をする。
衝撃吸収層５０６３ｂおよび５０６５ｂを形成する材料は、シリコン酸化物、シリコン窒化物、アルミニウム酸化物などを含むことができるが、これに限定されるものではない。例示的な実施形態において、衝撃吸収層５０６３ｂおよび５０６５ｂは、シリコン酸化物を含むことができる。
例示的な実施形態において、ストレスまたは衝撃吸収に加えて、衝撃吸収層５０６３ｂおよび５０６５ｂは、２つの隣接したエピタキシャルスタックを接着するために所定の接着力を有することができる。特に、衝撃吸収層５０６３ｂおよび５０６５ｂは、エピタキシャルスタックへの接着を容易にするために、エピタキシャルスタックの表面エネルギーと類似しているか、同等の表面エネルギーを有する材料を含むことができる。例えば、エピタキシャルスタックの表面にプラズマ処理などにより親水性が付与される場合、親水性エピタキシャルスタックに対する接着性を向上させるために、シリコン酸化物のような親水性材料が衝撃吸収層として使用可能である。
接着力向上層５０６３ａまたは５０６５ａは、２つの隣接したエピタキシャルスタックを強固に接着させる役割をする。接着力向上層５０６３ａまたは５０６５ａを形成するための材料の例は、ＳＯＧ、ＳＵ−８、多様なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）などのようなエポキシ系ポリマーを含むが、これに限定されるものではない。例示的な実施形態において、接着力向上層５０６３ａまたは５０６５ａは、ＳＯＧを含むことができる。
例示的な実施形態において、第１バッファ層５０６３は、第１接着力向上層５０６３ａおよび第１衝撃吸収層５０６３ｂを含むことができ、第２バッファ層５０６５は、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂを含むことができる。例示的な実施形態において、接着力向上層および衝撃吸収層のそれぞれは、１つの層として提供されてもよいが、これに限定されるものではなく、他の例示的な実施形態において、接着力向上層および衝撃吸収層のそれぞれは、複数の層として提供されてもよい。
例示的な実施形態において、接着力向上層および衝撃吸収層を積層する順序は、多様に変更可能である。例えば、衝撃吸収層が接着力向上層上に積層されるか、または、逆に、接着力向上層が衝撃吸収層上に積層されてもよい。加えて、第１バッファ層５０６３および第２バッファ層５０６５において接着力向上層と衝撃吸収層を積層する順序は異なってもよい。例えば、第１バッファ層５０６３では、第１衝撃吸収層５０６３ｂおよび第１接着力向上層５０６３ａが順次に積層され、第２バッファ層５０６５では、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂが順次に積層されてもよい。図７４Ｂは、第１衝撃吸収層５０６３ｂが第１バッファ層５０６３において第１接着力向上層５０６３ａ上に積層され、第２衝撃吸収層５０６５ｂが第２バッファ層５０６５において第２接着力向上層５０６５ａ上に積層される、例示的な実施形態を示す。
例示的な実施形態において、第１バッファ層５０６３および第２バッファ層５０６５の厚さは、互いに実質的に同一であるか、互いに異なってもよい。第１バッファ層５０６３および第２バッファ層５０６５の厚さは、エピタキシャルスタックの積層工程でエピタキシャルスタックに対する衝撃量を考慮して決定可能である。例示的な実施形態において、第１バッファ層５０６３の厚さは、第２バッファ層５０６５の厚さより大きくてよい。特に、第１バッファ層５０６３における第１衝撃吸収層５０６３ｂの厚さは、第２バッファ層５０６５における第２衝撃吸収層５０６５ｂの厚さより大きくてよい。
例示的な実施形態による発光積層構造は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０が順次に積層される工程により製造され、よって、第２エピタキシャルスタック５０３０は、第１エピタキシャルスタック５０２０が積層された後に積層され、第３エピタキシャルスタック５０４０は、第１および第２エピタキシャルスタック５０２０および５０３０が全て積層された後に積層される。したがって、工程中に第１エピタキシャルスタック５０２０に印加可能なストレスまたは衝撃の量は、第２エピタキシャルスタック５０３０に印加可能なストレスまたは衝撃の量より大きくかつ増加した頻度を有する。特に、第２エピタキシャルスタック５０３０は、その下のスタックが浅い厚さを有する状態で積層されるため、第２エピタキシャルスタック５０３０は、相対的に大きな厚さの下のスタック上に積層される第３エピタキシャルスタック５０４０に加えられるストレスまたは衝撃よりも大きい量のストレスまたは衝撃が施される。例示的な実施形態において、第１バッファ層５０６３の厚さは、前述したストレスまたは衝撃の差を補償するために、第２バッファ層５０６５の厚さよりも大きい。
図７５は、例示的な実施形態による発光積層構造の断面図である。
図７５を参照すれば、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、それらの間に介在する接着層５０６１および第１および第２バッファ層５０６３および５０６５を経由して基板５０１０上に提供される。
第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、順次に配置されるｐ型半導体層５０２５、５０３５および５０４５と、活性層５０２３、５０３３および５０４３と、ｎ型半導体層５０２１、５０３１および５０４１とを含む。
第１エピタキシャルスタック５０２０のｐ型半導体層５０２５、活性層５０２３およびｎ型半導体層５０２１は、赤色光を放射する半導体材料を含むことができる。
赤色光を放射する半導体材料の例は、アルミニウムガリウム砒化物（ＡｌＧａＡｓ）、ガリウム砒化リン化物（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）、ガリウムリン化物（ＧａＰ）などを含むことができる。しかし、赤色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用されてもよい。
第１ｐ型接触電極５０２５ｐが第１エピタキシャルスタック５０２０のｐ型半導体層５０２５の下に提供される。第１エピタキシャルスタック５０２０の第１ｐ型接触電極５０２５ｐは、単一層または多層金属であってもよい。例えば、第１ｐ型接触電極５０２５ｐは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどのような金属またはその合金を含む多様な材料を含むことができる。第１ｐ型接触電極５０２５ｐは、高い反射率を有する金属を含むことができ、よって、第１ｐ型接触電極５０２５ｐは、高い反射率を有する金属に形成されるので、上部方向で第１エピタキシャルスタック５０２０から放射される光の発光効率を増加させることが可能である。
第１ｎ型接触電極５０２１ｎが第１エピタキシャルスタック５０２０のｎ型半導体層５０２１の上部部分上に提供される。第１エピタキシャルスタック５０２０の第１ｎ型接触電極５０２１ｎは、単一層または多層金属であってもよい。例えば、第１ｎ型接触電極５０２１ｎは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどのような金属またはその合金を含む多様な材料で形成される。しかし、第１ｎ型接触電極５０２１ｎの材料は、上述したものに限定されず、よって、他の導電性材料が使用されてもよい。
第２エピタキシャルスタック５０３０は、順次に配置されるｎ型半導体層５０３１と、活性層５０３３と、ｐ型半導体層５０３５とを含む。ｎ型半導体層５０３１、活性層５０３３およびｐ型半導体層５０３５は、緑色光を放射する半導体材料を含むことができる。緑色光を放射するための材料の例は、インジウムガリウム窒化物（ＩｎＧａＮ）、ガリウム窒化物（ＧａＮ）、ガリウムリン化物（ＧａＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）およびアルミニウムガリウムリン化物（ＡｌＧａＰ）を含む。しかし、緑色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用されてもよい。
第２ｐ型接触電極５０３５ｐが第２エピタキシャルスタック５０３０のｐ型半導体層５０３５の下に提供される。第２ｐ型接触電極５０３５ｐは、第１エピタキシャルスタック５０２０と第２エピタキシャルスタック５０３０との間に、または具体的には、第１バッファ層５０６３と第２エピタキシャルスタック５０３０との間に提供される。
第２ｐ型接触電極５０３５ｐのそれぞれは、透明導電性酸化物（ＴＣＯ）を含むことができる。透明導電性酸化物は、スズ酸化物（ＳｎＯ）、インジウム酸化物（ＩｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などを含むことができる。透明導電性化合物は、蒸発器、スパッタなどのような化学気相蒸着（ＣＶＤ）、物理気相蒸着（ＰＶＤ）により蒸着される。第２ｐ型接触電極５０３５ｐは、後述する作製工程でエッチングストッパとして機能するために十分な厚さを有し、例えば、透明度が満足する程度に約５００１Å〜約２μｍの厚さを有して提供できる。
第３エピタキシャルスタック５０４０は、順次に配置されるｐ型半導体層５０４５と、活性層５０４３と、ｎ型半導体層５０４１とを含む。ｐ型半導体層５０４５、活性層５０４３およびｎ型半導体層５０４１は、青色光を放射する半導体材料を含むことができる。青色光を放射する材料の例は、ガリウム窒化物（ＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、亜鉛セレン化物（ＺｎＳｅ）などを含むことができる。しかし、青色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用されてもよい。
第３ｐ型接触電極５０４５ｐが第３エピタキシャルスタック５０４０のｐ型半導体層５０４５の下に提供される。第３ｐ型接触電極５０４５ｐは、第２エピタキシャルスタック５０３０と第３エピタキシャルスタック５０４０との間に、または具体的には、第２バッファ層５０６５と第３エピタキシャルスタック５０４０との間に提供される。
第２エピタキシャルスタック５０３０のｐ型半導体層５０３５と第３エピタキシャルスタック５０４０のｐ型半導体層５０４５との間の第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐは、第２エピタキシャルスタック５０３０および第３エピタキシャルスタック５０４０によって共有される共有電極である。
第２ｐ型接触電極５０３５ｐと第３ｐ型接触電極５０４５ｐとが少なくとも部分的に互いに接触し、物理的にそして電気的に互いに接続されるため、信号が第２ｐ型接触電極５０３５ｐまたは第３ｐ型接触電極５０４５ｐの少なくとも一部分に印加されるとき、同一の信号が第２エピタキシャルスタック５０３０のｐ型半導体層５０３５および第３エピタキシャルスタック５０４０のｐ型半導体層５０４５に同時に印加される。例えば、第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐのうちの１つに共通電圧が印加されると、共通電圧は、第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐの全てを介して第２および第３エピタキシャルスタック５０３０および５０４０のそれぞれのｐ型半導体層に印加される。
図示の例示的な実施形態において、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１およびｐ型半導体層５０２５、５０３５および５０４５がそれぞれ単一層として示されるが、これらの層は、多層であってもよく、超格子層を含んでもよい。加えて、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の活性層５０２３、５０３３および５０４３は、単一量子井戸構造または多重量子井戸構造を含むことができる。
例示的な実施形態において、共有電極である第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐは、第２および第３エピタキシャルスタック５０３０および５０４０を実質的に覆う。第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐは、下のエピタキシャルスタックからの光を透過させるために透明導電性材料を含むことができる。例えば、第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐのそれぞれは、透明導電性酸化物（ＴＣＯ）を含むことができる。透明導電性酸化物は、スズ酸化物（ＳｎＯ）、インジウム酸化物（ＩｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などを含むことができる。透明導電性化合物は、蒸発器、スパッタなどのような化学気相蒸着（ＣＶＤ）、物理気相蒸着（ＰＶＤ）によって蒸着される。第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐは、後述する作製工程でエッチングストッパとして機能するために、十分な厚さ、例えば、透明度が満足する程度に約５００１Å〜約２μｍの厚さが提供できる。
例示的な実施形態において、共通ラインは、第１〜第３ｐ型接触電極５０２５ｐ、５０３５ｐおよび５０４５ｐに接続される。この場合、共通ラインは、共通電圧が印加されるラインである。また、発光信号ラインは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１にそれぞれ接続される。共通電圧ＳＣが共通ラインを介して第１ｐ型接触電極５０２５ｐ、第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐに印加され、発光信号は、発光信号ラインを介して第１エピタキシャルスタック５０２０のｎ型半導体層５０２１、第２エピタキシャルスタック５０３０のｎ型半導体層５０３１および第３エピタキシャルスタック５０４０のｎ型半導体層５０４１に印加され、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の発光を制御する。発光信号は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０にそれぞれ対応する第１〜第３発光信号ＳＲ、ＳＧおよびＳＢを含む。例示的な実施形態において、第１発光信号ＳＲは、赤色光に対応する信号であってもよく、第２発光信号ＳＧは、緑色光に対応する信号であってもよいし、第３発光信号ＳＢは、青色光に対応する信号であってもよい。
上述した図示の例示的な実施形態において、共通電圧が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｐ型半導体層５０２５、５０３５および５０４５に印加され、発光信号が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１に印加されるものと説明されるが、本発明の概念がこれに限定されるものではない。他の例示的な実施形態において、共通電圧は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１に印加され、発光信号は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｐ型半導体層５０２５、５０３５および５０４５に印加される。
この方式により、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０は、それぞれのエピタキシャルスタックに印加される発光信号によって駆動される。特に、第１エピタキシャルスタック５０２０は、第１発光信号ＳＲによって駆動され、第２エピタキシャルスタック５０３０は、第２発光信号ＳＧによって駆動され、第３エピタキシャルスタック５０４０は、第３発光信号ＳＢによって駆動される。この場合、第１、第２および第３駆動信号ＳＲ、ＳＧおよびＳＢは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０に独立して印加され、結果として、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、独立して駆動される。発光積層構造は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０から上方に放射される第１〜第３色光を組み合わせることにより、多様な色の光を最終的に提供することができる。
例示的な実施形態による発光積層構造は、互いに離隔した互いに異なる平面上で互いに異なる色光を実現するよりは、互いに異なる色光の部分が重なった領域上に提供される方式で色を実現可能で、発光素子の簡素化および集積化を有利な方式で提供することができる。通常の発光素子においては、フルカラーを実現するために、赤色、緑色および青色光のような互いに異なる色を放射する発光素子が一般的に平面上で互いに離隔して配置され、これはそれぞれの発光素子が平面上に配列されるため、相対的に大きな面積を占める。しかし、例示的な実施形態による発光積層構造においては、１つの領域で重なる互いに異なる色光を放射する発光素子の部分を有する積層構造を提供することにより、通常の発光素子に比べて著しく小さい面積内でフルカラーを実現することが可能である。したがって、小さい面積内でも高解像度デバイスを製造することが可能である。
また、例示的な実施形態による発光積層構造は、製造中に発生しうる欠陥を著しく減少させる。特に、発光積層構造は、第１〜第３エピタキシャルスタックの順に積層することにより製造され、この場合、第２エピタキシャルスタックは、第１エピタキシャルスタックが積層された状態で積層され、第３エピタキシャルスタックは、第１および第２エピタキシャルスタックの全てが積層された状態で積層される。しかし、第１〜第３エピタキシャルスタックは、先に別途の仮基板上で製造された後、基板上に搬送されることにより積層されるので、基板上に搬送し、仮基板を除去する段階の途中に欠陥が発生することがあり、第１〜第３エピタキシャルスタックおよび第１〜第３エピタキシャルスタック上の他の構成要素がストレスまたは衝撃に露出することがある。しかし、例示的な実施形態による発光積層構造は、隣接したエピタキシャルスタックの間にバッファ層またはストレスまたは衝撃吸収層を含むので、処理中に発生しうる欠陥が減少できる。
加えて、通常の発光デバイスは、それぞれの発光素子の個別的な用意、およびその後の発光素子それぞれに対するインターコネクションラインなどによる接続のような個別的なコンタクトの形成を必要とするため、複雑な構造を有して複雑な製造工程を必要とする。しかし、例示的な実施形態によれば、発光積層構造は、単一基板５０１０上に多層のエピタキシャルスタックを順次に積層した後、多層エピタキシャルスタック上にコンタクトを形成し、最小工程によりラインで接続することにより形成される。また、個別色の発光素子が個別的に製造されて個別的に実装されるため、複数の発光素子の代わりに、単一発光積層構造のみが例示的な実施形態により実装される。したがって、製造方法が著しく単純化される。
例示的な実施形態による発光積層構造は、高純度および高効率の色光を提供するために多様な構成要素をさらに使用してもよい。例えば、例示的な実施形態による発光積層構造は、短波長の光が相対的に長波長の光を放射するエピタキシャルスタックに向かって進行することを遮断するために、波長パスフィルタを含むことができる。
以下の例示的な実施形態では、重複する説明を避けるために、前述した例示的な実施形態との相違点が主に説明される。
図７６は、例示的な実施形態による所定の波長パスフィルタを含む発光積層構造の断面図である。
図７６を参照すれば、例示的な実施形態による発光積層構造において、第１波長パスフィルタ５０７１が第１エピタキシャルスタック５０２０と第２エピタキシャルスタック５０３０との間に提供される。
第１波長パスフィルタ５０７１は、特定の波長の光を選択的に透過させ、第１エピタキシャルスタック５０２０から放射される第１色光を透過させながら、第１色光以外の光を遮断するか、反射させることができる。したがって、第１エピタキシャルスタック５０２０から放射される第１色光は、上部方向に進行できるのに対し、第２および第３エピタキシャルスタック５０３０および５０４０から放射される第２および第３色光は、第１エピタキシャルスタック５０２０に向かう進行が遮断され、第１波長パスフィルタ５０７１によって反射するか、遮断される。
第２および第３色光は、第１色光より相対的に短い波長を有し得る高エネルギー光であり、第１エピタキシャルスタック５０２０に進入するとき、第１エピタキシャルスタック５０２０での付加的な光放射であってもよい。例示的な実施形態において、第２および第３色光は、第１波長パスフィルタ５０７１によって第１エピタキシャルスタック５０２０に進入することが遮断される。
例示的な実施形態において、第２波長パスフィルタ５０７３が第２エピタキシャルスタック５０３０と第３エピタキシャルスタック５０４０との間に提供される。第２波長パスフィルタ５０７３は、第１および第２エピタキシャルスタック５０２０および５０３０から放射される第１色光および第２色光を透過させながら、第１および第２色光以外の光は遮断するか、反射させる。したがって、第１および第２エピタキシャルスタック５０２０および５０３０から放射される第１および第２色光は、上部方向に進行できるのに対し、第３エピタキシャルスタック５０４０から放射される第３色光は、第１および第２エピタキシャルスタック５０２０および５０３０に向かう方向への進行が許容されず、第２波長パスフィルタ５０７３によって反射するか、遮断される。
前述のように、第３色光は、第１および第２色光より短い波長を有する相対的に高エネルギー光であり、第１および第２エピタキシャルスタック５０２０および５０３０に進入するとき、第３色光は、第１および第２エピタキシャルスタック５０２０および５０３０での付加的な放射を誘発することができる。例示的な実施形態において、第２波長パスフィルタ５０７３は、第３色光が第１および第２エピタキシャルスタック５０２０および５０３０に進入するのを防止する。
第１および第２波長パスフィルタ５０７１および５０７３は、多様な形態に形成可能であり、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。例えば、透過する光の波長は、ＳｉＯ２およびＴｉＯ２を交互に積層し、ＳｉＯ２およびＴｉＯ２の積層厚さおよび回数を調節することにより決定可能である。互いに異なる屈折率を有する絶縁膜は、ＳｉＯ２、ＴｉＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ＺｒＯ２、Ｔａ２Ｏ５などを含むことができる。
第１および第２波長パスフィルタ５０７１および５０７３が互いに異なる屈折率を有する無機絶縁膜を積層して形成される場合、製造工程中のストレスまたは衝撃による欠陥、例えば、剥離またはクラックが発生することがある。しかし、例示的な実施形態により、このような欠陥は、衝撃を緩和させるためにバッファ層を提供することにより著しく減少できる。
例示的な実施形態による発光積層構造は、高効率の均一な光を提供するために多様な構成要素をさらに使用してもよい。例えば、例示的な実施形態による発光積層構造は、出光面に多様な凹凸（ｉｒｒｅｇｕｌａｒｉｔｉｅｓ）（または粗面化された表面）を有してもよい。例えば、例示的な実施形態による発光積層構造は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のうちの少なくとも１つのｎ型半導体層の上面に形成される凹凸を有してもよい。
例示的な実施形態において、各エピタキシャルスタックの凹凸は、選択的に形成可能である。例えば、凹凸が第１エピタキシャルスタック５０２０上に提供されるか、凹凸が第１および第３エピタキシャルスタック５０２０および５０４０上に提供されるか、または凹凸が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０上に提供されてもよい。エピタキシャルスタックそれぞれの凹凸は、エピタキシャルスタックそれぞれの放射表面に対応するｎ型半導体層上に提供されてもよい。
凹凸は、発光効率を高めるために提供され、多角形ピラミッド、半球または任意の配列体で表面粗さを有する平面のような多様な形態で提供されてもよい。凹凸は、多様なエッチング工程により、またはパターニングされたサファイア基板を用いてテクスチャリングされる。
例示的な実施形態において、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０からの第１〜第３色光は、互いに異なる光度を有してもよく、このような光度の差は可視性の差につながる。発光効率は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の出光面上に凹凸を選択的に形成することにより向上することができ、これは第１〜第３色光間の可視性の差を減少させる。赤色および／または青色に対応する色光は、緑色より低い可視性を有することができ、この場合、第１エピタキシャルスタック５０２０および／または第３エピタキシャルスタック５０４０は、可視性の差を減少させるためにテクスチャリングされる。特に、最下部発光スタックが赤色光を放射するとき、光度は小さくてよい。このような状況で、光効率は、その上面に凹凸を形成することにより増加できる。
上述した構造を有する発光積層構造は、多様な色を表現できる発光素子であり、そのため、ディスプレイデバイスにおいてピクセルとして使用可能である。以下の例示的な実施形態において、ディスプレイデバイスは、例示的な実施形態による発光積層構造を含むものと説明される。
図７７は、例示的な実施形態によるディスプレイデバイスの平面図であり、図９１は、図９０の部分Ｐ１を示す拡大平面図である。
図７７および図７８を参照すれば、例示的な実施形態によるディスプレイデバイス５１１０は、テキスト、ビデオ、写真、二次元または三次元イメージなどのような任意の視覚的情報をディスプレイすることができる。
ディスプレイデバイス５１１０は、長方形のような直線面を含む閉多角形、曲面を含む円、楕円など、直線面と曲面との組み合わせを含む半円または半楕円を含む多様な形状で提供可能である。例示的な実施形態において、ディスプレイデバイスは、実質的に長方形状を有するものと説明される。
ディスプレイデバイス５１１０は、イメージをディスプレイするための複数のピクセル５１１０を有する。ピクセル５１１０のそれぞれは、イメージをディスプレイするための最小単位であってもよい。各ピクセル５１１０は、上述した構造を有する発光積層構造を含み、白色光および／または色光を放射することができる。
例示的な実施形態において、各ピクセルは、赤色光を放射する第１ピクセル５１１０Ｒと、緑色光を放射する第２ピクセル５１１０Ｇと、青色光を放射する第３ピクセル５１１０Ｂとを含む。第１〜第３ピクセル５１１０Ｒ、５１１０Ｇおよび５１１０Ｂは、前述した発光積層構造の第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０にそれぞれ対応することができる。
ピクセル５１１０は、マトリクスに配列される。本明細書で使用される、「マトリクス」に配列されるピクセルは、ピクセル５１１０が行または列に沿って一列に配列されるときだけでなく、ピクセル５１１０が、例えば、ジグザグ状に配列されるように、細部的に特定の変形を有する状態で一般的に行および列に沿うような、任意の繰り返しパターンに配列されるときも意味する。
図７９は、例示的な実施形態によるディスプレイデバイスの構造図である。
図７９を参照すれば、例示的な実施形態によるディスプレイデバイス５１１０は、タイミングコントローラ５３５０と、スキャンドライバ５３１０と、データドライバ５３３０と、配線部と、ピクセルとを含む。ピクセルが複数のピクセルを含む場合、各ピクセルは、配線部を介してスキャンドライバ５３１０、データドライバ５３３０などに個別的に接続される。
タイミングコントローラ５３５０は、外部から（例えば、イメージデータを伝送するためのシステムから）ディスプレイデバイスを駆動するために必要な多様な制御信号およびイメージデータを受信する。タイミングコントローラ５３５０は、受信されたイメージデータを再配列し、イメージデータをデータドライバ５３３０に伝送する。また、タイミングコントローラ５３５０は、スキャンドライバ５３１０およびデータドライバ５３３０を駆動するために必要なスキャン制御信号およびデータ制御信号を生成し、生成されたスキャン制御信号およびデータ制御信号をスキャンドライバ５３１０およびデータドライバ５３３０に出力する。
スキャンドライバ５３１０は、タイミングコントローラ５３５０からスキャン制御信号を受信し、対応するスキャン信号を生成する。データドライバ５３３０は、タイミングコントローラ５３５０からデータ制御信号およびイメージデータを受信し、対応するデータ信号を生成する。
配線部は、複数の信号ラインを含む。配線部は、スキャンドライバ５３１０とピクセルとを接続するスキャンライン５１３０と、データドライバ５３３０とピクセルとを接続するデータライン５１２０とを含む。スキャンライン５１３０は、それぞれのピクセルに接続され、これによって、それぞれのピクセルに対応するスキャンライン５１３０は、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂ（以下、「５１３０」と通称する）と表記される。
また、配線部は、タイミングコントローラ５３５０とスキャンドライバ５３１０、タイミングコントローラ５３５０とデータドライバ５３３０、または他の構成要素の間を接続して信号を伝送するラインをさらに含む。
スキャンライン５１３０は、スキャンドライバ５３１０で生成されたスキャン信号をピクセルに提供する。データドライバ５３３０で生成されたデータ信号は、データライン５１２０に出力される。
ピクセルは、スキャンライン５１３０およびデータライン５１２０に接続される。ピクセルは、スキャン信号がスキャンライン５１３０から供給されるとき、データライン５１２０から入力されるデータ信号に応答して選択的に発光する。例えば、各フレーム区間の間、各ピクセルは、入力データ信号に対応する輝度で発光する。ブラック輝度に対応するデータ信号が供給されるピクセルは、対応するフレーム区間に光を放射しないことにより、ブラックをディスプレイする。
例示的な実施形態において、ピクセルは、パッシブタイプまたはアクティブタイプで駆動可能である。ディスプレイデバイスがアクティブタイプで駆動されるとき、ディスプレイデバイスは、スキャン信号およびデータ信号に付加して第１および第２ピクセル電源が供給される。
図８０は、パッシブタイプのディスプレイデバイスの１つのピクセルの回路図である。ピクセルは、Ｒ、ＧおよびＢピクセルのうちの１つであってもよいし、第１ピクセル５１１０Ｒが例として示される。第２および第３ピクセルは、第１ピクセルと実質的に同一の方式で駆動可能なため、第２および第３ピクセルに対する回路図は省略される。
図８０を参照すれば、第１ピクセル５１１０Ｒは、スキャンライン５１３０とデータライン５１２０との間に接続される発光素子５１５０を含む。発光素子５１５０は、第１エピタキシャルスタック５０２０に対応することができる。第１エピタキシャルスタック５０２０は、ｐ型半導体層とｎ型半導体層との間に閾値電圧以上の電圧が印加されるとき、印加された電圧の大きさに対応する輝度で光を放射する。特に、第１ピクセル５１１０Ｒの発光は、第１スキャンライン５１３０Ｒに印加されるスキャン信号および／またはデータライン５１２０に印加されるデータ信号の電圧を制御することにより制御可能である。
図８１は、アクティブタイプのディスプレイデバイスの第１ピクセルの回路図である。
ディスプレイデバイスがアクティブタイプの場合、第１ピクセル５１１０Ｒは、スキャン信号およびデータ信号に付加して第１および第２ピクセル電源ＥＬＶＤＤおよびＥＬＶＳＳがさらに供給されてもよい。
図８１を参照すれば、第１ピクセル５１１０Ｒは、発光素子１５０と、それに接続されるトランジスタ部とを含む。発光素子１５０は、第１エピタキシャルスタック５０２０に対応することができ、発光素子１５０のｐ型半導体層は、トランジスタ部を経由して第１ピクセル電源ＥＬＶＤＤに接続され、ｎ型半導体層は、第２ピクセル電源ＥＬＶＳＳに接続される。第１ピクセル電源ＥＬＶＤＤおよび第２ピクセル電源ＥＬＶＳＳは、互いに異なる電位を有してもよい。例えば、第２ピクセル電源ＥＬＶＳＳは、少なくとも発光素子の閾値電圧だけ第１ピクセル電源ＥＬＶＤＤより低い電位を有してもよい。これら発光素子のそれぞれは、トランジスタ部によって制御される駆動電流に対応する輝度で発光する。
例示的な実施形態により、トランジスタ部は、第１および第２トランジスタＭ１およびＭ２およびストレージキャパシタＣｓｔを含む。しかし、本発明の概念がこれに限定されるものではなく、トランジスタ部の構造は変化可能である。
第１トランジスタＭ１（例えば、スイッチングトランジスタ）のソース電極は、データライン５１２０に接続され、ドレイン電極は、第１ノードＮ１に接続される。また、第１トランジスタＭ１のゲート電極は、第１スキャンライン５１３０Ｒに接続される。第１トランジスタＭ１をターンオン可能な電圧のスキャン信号が第１スキャンライン５１３０Ｒからデータライン５１２０に供給されると、第１トランジスタＭ１がターンオンされて第１ノードＮ１を電気的に接続する。対応するフレームのデータ信号は、データライン５１２０に供給され、よって、データ信号が第１ノードＮ１に伝送される。第１ノードＮ１に伝送されたデータ信号は、ストレージキャパシタＣｓｔに充電される。
第２トランジスタＭ２のソース電極は、第１ピクセル電源ＥＬＶＤＤに接続され、ドレイン電極は、発光素子のｎ型半導体層に接続される。第２トランジスタＭ２のゲート電極は、第１ノードＮ１に接続される。第２トランジスタＭ２は、第１ノードＮ１の電圧に対応して発光素子に供給される駆動電流量を制御する。
ストレージキャパシタＣｓｔの１つの電極は、第１ピクセル電源ＥＬＶＤＤに接続され、他の１つの電極は、第１ノードＮ１に接続される。ストレージキャパシタＣｓｔは、第１ノードＮ１に供給されるデータ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
図８１は、２つのトランジスタを含むトランジスタ部を示す。しかし、本発明の概念がこれに限定されるものではなく、トランジスタ部の構造に多様な変形が可能である。例えば、トランジスタ部は、より多いトランジスタ、キャパシタなどを含むことができる。加えて、第１および第２トランジスタ、ストレージキャパシタおよびラインの特定の構造が示されないものの、第１および第２トランジスタ、ストレージキャパシタおよびラインは特に限定されず、多様に提供可能である。
ピクセルは、本発明の概念の範囲内で多様な構造で実現できる。以下、例示的な実施形態によるピクセルをパッシブマトリクスタイプのピクセルを参照して説明する。
図８２は、例示的な実施形態によるピクセルの平面図であり、図８３Ａおよび図８３Ｂは、それぞれ図８２のＩ−Ｉ’およびＩＩ−ＩＩ’線に沿った断面図である。
図８２、図８３Ａおよび図８３Ｂを参照すれば、平面図からみて、例示的な実施形態によるピクセルは、複数のエピタキシャルスタックが積層される発光領域と、発光領域を取り囲む周辺領域とを含む。複数のエピタキシャルスタックは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を含む。
平面図からみて、例示的な実施形態によるピクセルは、複数のエピタキシャルスタックが積層される発光領域を有する。発光領域の少なくとも一側には、配線部を第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０に接続するためのコンタクトが提供される。コンタクトは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０に共通電圧を印加するための第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣと、第１エピタキシャルスタック５０２０に発光信号を提供するための第１コンタクト５０２０Ｃと、第２エピタキシャルスタック５０３０に発光信号を提供するための第２コンタクト５０３０Ｃと、第３エピタキシャルスタック５０４０に発光信号を提供するための第３コンタクト５０４０Ｃとを含む。
例示的な実施形態において、積層構造は、共通電圧が印加される第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の半導体層の極性に応じて変化可能である。すなわち、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣに関連し、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれに共通電圧を印加するために提供される接触電極が存在する場合、このような接触電極は、「第１〜第３共通接触電極」として言及され、第１〜第３接触電極は、共通電圧がｐ型半導体層に印加されるとき、それぞれ「第１〜第３ｐ型接触電極」であってもよい。共通電圧がｎ型半導体層に印加される例示的な実施形態において、第１〜第３共通接触電極は、それぞれ第１〜第３ｎ型接触電極であってもよい。以下、共通電圧がｐ型半導体層に印加されるものと説明し、そのため、第１〜第３共通接触電極は、それぞれ第１〜第３ｐ型接触電極に相当するものと説明する。
例示的な実施形態において、平面図からみて、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣおよび第１〜第３コンタクト５０２０Ｃ、５０３０Ｃおよび５０４０Ｃは、多様な位置に提供可能である。例えば、発光積層構造が実質的に正方形状を有する場合、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣおよび第１〜第３コンタクト５０２０Ｃ、５０３０Ｃおよび５０４０Ｃは、正方形の各角に相当する領域に配置される。しかし、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣおよび第１〜第３コンタクト５０２０Ｃ、５０３０Ｃおよび５０４０Ｃの位置はこれに限定されず、発光積層構造の形状によって多様な変形が適用可能である。
複数のエピタキシャルスタックは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を含む。第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれに発光信号を提供するための第１〜第３発光信号ライン、および第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれに共通電圧を提供するための共通ラインと接続される。例示的な実施形態において、第１〜第３発光信号ラインは、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂに相当することができ、共通ラインは、データライン５１２０に相当することができる。したがって、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよびデータライン５１２０は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０にそれぞれ接続される。
例示的な実施形態において、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂは、実質的に第１方向（例えば、図示の横方向）に延びてもよい。データライン５１２０は、実質的に第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂと交差する第２方向（例えば、図示の縦方向）に延びてもよい。しかし、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよびデータライン５１２０の延長方向はこれに限定されず、ピクセルの配列によって多様な変形が適用可能である。
データライン５１２０および第１ｐ型接触電極５０２５ｐは、実質的に第１エピタキシャルスタック５０２０のｐ型半導体層に共通電圧を同時に提供しながら、第１方向と交差する第２方向に延びる。したがって、データライン５１２０と第１ｐ型接触電極５０２５ｐは、実質的に同一の構成要素であってもよい。以下、第１ｐ型接触電極５０２５ｐは、データライン５１２０と称され、その逆であってもよい。
第１ｐ型接触電極５０２５ｐと第１エピタキシャルスタック５０２０との間のオーミック接触のためのオーミック電極５０２５ｐ’が第１ｐ型接触電極５０２５ｐが提供される発光領域上に提供される。
第１スキャンライン５１３０Ｒは、第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック５０２０に接続され、データライン５１２０は、オーミック電極５０２５ｐ’を経由して接続される。第２スキャンライン５１３０Ｇは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック５０３０に接続され、データライン５１２０は、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂを介して接続される。第３スキャンライン５１３０Ｂは、第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック５０４０に接続され、データライン５１２０は、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂを介して接続される。
バッファ層、接触電極、波長パスフィルタなどが基板５０１０と第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０との間にそれぞれ提供される。以下、例示的な実施形態によるピクセルを積層順に説明する。
例示的な実施形態により、第１エピタキシャルスタック５０２０が間に介在する接着層５０６１を経由して基板５０１０上に提供される。第１エピタキシャルスタック５０２０には、ｐ型半導体層、活性層およびｎ型半導体層が下側から上側に順次に配置される。
第１絶縁膜５０８１が第１エピタキシャルスタック５０２０の下面、すなわち、基板５０１０に向かう表面上に積層される。複数のコンタクトホールが第１絶縁膜５０８１内に形成される。コンタクトホールには、第１エピタキシャルスタック５０２０のｐ型半導体層と接触するオーミック電極５０２５ｐ’が提供される。オーミック電極５０２５ｐ’は、多様な材料を含むことができる。例示的な実施形態において、ｐ型オーミック電極５０２５ｐ’に対応するオーミック電極５０２５ｐ’は、Ａｕ／Ｚｎ合金またはＡｕ／Ｂｅ合金を含むことができる。この場合、オーミック電極５０２５ｐ’の材料は、Ａｇ、Ａｌ、Ａｕなどより反射率が低いため、追加的な反射電極がさらに配置されてもよい。追加的な反射電極として、Ａｇ、Ａｕなどが使用され、Ｔｉ、Ｎｉ、Ｃｒ、Ｔａなどが隣接した構成要素への接着のための接着層として配置される。この場合、接着層は、Ａｇ、Ａｕなどを含む反射電極の上部および下面に薄く蒸着される。
第１ｐ型接触電極５０２５ｐおよびデータライン５１２０は、オーミック電極５０２５ｐ’と接触する。第１ｐ型接触電極５０２５ｐ（データライン５１２０としても機能する）は、第１絶縁膜５０８１と接着層５０６１との間に提供される。
平面図からみて、第１ｐ型接触電極５０２５ｐは、第１ｐ型接触電極５０２５ｐが第１エピタキシャルスタック５０２０と重なるか、より具体的には、第１エピタキシャルスタック５０２０の発光領域の大部分または全てを覆いかつ、発光領域と重なる形態で提供されてもよい。第１ｐ型接触電極５０２５ｐは、反射性材料を含み、第１ｐ型接触電極５０２５ｐが第１エピタキシャルスタック５０２０からの光を反射させることができる。第１絶縁膜５０８１も、反射特性を有するように形成され、第１エピタキシャルスタック５０２０からの光の反射を助けることができる。例えば、第１絶縁膜５０８１は、全方位反射器（ｏｍｎｉ−ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ：ＯＤＲ）構造を有することができる。
また、第１ｐ型接触電極層５０２５ｐの材料は、第１エピタキシャルスタック５０２０から放射される光に対して高い反射率を有する金属から選択され、第１エピタキシャルスタック５０２０から放射される光の反射率を最大化する。例えば、第１エピタキシャルスタック５０２０が赤色光を放射する場合、赤色光に対して高い反射率を有する金属、例えば、Ａｕ、Ａｌ、Ａｇなどが第１ｐ型接触電極層５０２５ｐの材料として使用可能である。Ａｕは、第２および第３エピタキシャルスタック５０３０および５０４０から放射される光（例えば、緑色光および青色光）に対して高い反射率を有さず、そのため、第２および第３エピタキシャルスタック５０３０および５０４０から放射される光による色混合を減少させることができる。
第１波長パスフィルタ５０７１および第１ｎ型接触電極５０２１ｎが第１エピタキシャルスタック５０２０の上面に提供される。例示的な実施形態において、第１ｎ型接触電極５０２１ｎは、例えば、Ａｕ／Ｔｅ合金またはＡｕ／Ｇｅ合金を含む多様な金属および金属合金を含むことができる。
第１波長パスフィルタ５０７１は、第１エピタキシャルスタック５０２０の上面に提供されて、第１エピタキシャルスタック５０２０の実質的に全ての発光領域を覆う。
第１ｎ型接触電極５０２１ｎは、第１コンタクト５０２０Ｃに対応する領域に提供され、導電性材料を含むことができる。第１波長パスフィルタ５０７１にはコンタクトホールが提供され、コンタクトホールを介して第１ｎ型接触電極５０２１ｎが第１エピタキシャルスタック５０２０の上面のｎ型半導体層と接触する。
第１バッファ層５０６３は、第１エピタキシャルスタック５０２０上に提供され、第２ｐ型接触電極５０３５ｐおよび第２エピタキシャルスタック５０３０は、第１バッファ層５０６３上に順次に提供される。第２エピタキシャルスタック５０３０には、ｐ型半導体層、活性層およびｎ型半導体層が下側から上側に順次に配置される。
例示的な実施形態において、第２エピタキシャルスタック５０３０の第１コンタクト５０２０Ｃに対応する領域が除去されて、第１ｎ型接触電極５０２１ｎの上面の一部分を露出させる。また、第２エピタキシャルスタック５０３０は、第２ｐ型接触電極５０３５ｐより小さい面積を有してもよい。第１共通コンタクト５０５０ＧＣに対応する領域が第２エピタキシャルスタック５０３０から除去されて、第２ｐ型接触電極５０３５ｐの上面の一部分を露出させる。
第２波長パスフィルタ５０７３、第２バッファ層５０６５および第３ｐ型接触電極５０４５ｐが第２エピタキシャルスタック５０３０上に順次に提供される。第３エピタキシャルスタック５０４０が第３ｐ型接触電極５０４０ｐ上に提供される。第３エピタキシャルスタック５０４０には、ｎ型半導体層、活性層およびｐ型半導体層が下側から上側に順次に配置される。
第３エピタキシャルスタック５０４０は、第２エピタキシャルスタック５０３０より小さい面積を有してもよい。第３エピタキシャルスタック５０４０は、第３ｐ型接触電極５０４５ｐより小さい面積を有してもよい。第２共通コンタクト５０５０ＢＣに対応する領域が第３エピタキシャルスタック５０４０から除去されて、第３ｐ型接触電極５０４５ｐの上面の一部分を露出させる。
第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の積層構造を覆う第２絶縁膜５０８３が第３エピタキシャルスタック５０４０上に提供される。第２絶縁膜５０８３は、多様な有機／無機絶縁材料を含むことができるが、これに限定されるものではない。例えば、第２絶縁膜５０８３は、シリコン窒化物およびシリコン酸化物を含む無機絶縁材料、またはポリイミドを含む有機絶縁材料を含むことができる。
第１コンタクトホールＣＨ１は、第２絶縁膜５０８３内に形成されて、第１コンタクト５０２０Ｃ内に提供される第１ｎ型接触電極５０２１ｎの上面を露出させる。第１スキャンラインは、第１コンタクトホールＣＨ１を介して第１ｎ型接触電極５０２１ｎに接続される。
第３絶縁膜５０８５が第２絶縁膜５０８３上に提供される。第３絶縁膜５０８５は、第２絶縁膜５０８３と実質的に同一または異なる材料を含むことができる。第３絶縁膜５０８５は、多様な有機／無機絶縁材料を含むことができるが、これに限定されるものではない。
第２および第３スキャンライン５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第３絶縁膜５０８５上に提供される。
第３絶縁膜５０８５には、第２コンタクト５０３０Ｃにおいて第２エピタキシャルスタック５０３０の上面を露出させるための、すなわち、第２エピタキシャルスタック５０３０のｎ型半導体層を露出させるための第２コンタクトホールＣＨ２と、第３コンタクト５０４０Ｃにおいて第３エピタキシャルスタック５０４０の上面を露出させるための、すなわち、第３エピタキシャルスタック５０４０のｎ型半導体層を露出させるための第３コンタクトホールＣＨ３と、第１共通コンタクト５０５０ＧＣにおいて第１ｐ型接触電極５０２５ｐの上面および第２ｐ型接触電極５０３５ｐの上面を露出させるための第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂと、第２共通コンタクト５０５０ＢＣにおいて第１ｐ型接触電極５０２５ｐの上面および第３ｐ型接触電極５０４５ｐの上面を露出させるための第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂとが提供される。
第２スキャンライン５１３０Ｇは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック５０３０のｎ型半導体層に接続される。第３スキャンライン５１３０Ｂは、第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック５０４０のｎ型半導体層に接続される。
データライン５１２０は、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂおよび第１ブリッジ電極ＢＲＧを介して第２ｐ型接触電極５０３５ｐに接続される。データライン５１２０はさらに、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂおよび第２ブリッジ電極ＢＲＢを介して第３ｐ型接触電極５０４５ｐに接続される。
例示的な実施形態において、第２および第３スキャンライン５１３０Ｇおよび５１３０Ｂは、互いに直接接触する第２および第３エピタキシャルスタック５０３０および５０４０のｎ型半導体層に電気的に接続されるものとして示されている。しかし、他の例示的な実施形態において、第２および第３ｎ型接触電極が第２および第３スキャンライン５１３０Ｇおよび５１３０Ｂと第２および第３エピタキシャルスタック５０３０および５０４０のｎ型半導体層との間にさらに提供されてもよい。
例示的な実施形態により、凹凸が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の上面に、すなわち、第１〜第３エピタキシャルスタックのｎ型半導体層の上面に選択的に提供可能である。各凹凸は、発光領域に対応する部分にのみ提供され、または各半導体層の全体上面にわたって提供されてもよい。
加えて、例示的な実施形態において、実質的に非透過性の膜がピクセルの側面に対応する第２および／または第３絶縁膜５０８３および５０８５の側面上にさらに提供されてもよい。非透過性の膜は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０からの光がピクセルの側面を介して放射されるのを防止するために提供される、光吸収性または反射性材料を含む光遮断膜である。
例示的な実施形態において、光学的に非透過性の膜は、単一または多層金属として形成されてもよい。例えば、光学的に非透過性の膜は、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどの金属またはその合金を含む多様な材料で形成される。
光学的に非透過性の膜は、金属またはその合金のような材料で形成される別途の層として第２絶縁膜５０８３の側面上に提供される。
光学的に非透過性の膜は、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの少なくとも１つから側方向に延びる形態で提供されてもよい。この場合、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの１つから延びる光学的に非透過性の膜は、他の導電性構成要素に電気的に接続されない限度内で提供される。
加えて、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢとは別途に形成される実質的に非透過性の膜が、同一の層上に、そして第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの少なくとも１つを形成する同一の工程中に実質的に同一の材料を用いて提供される。この場合、非透過性の膜は、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢから電気的に絶縁される。
代案的に、光学的に非透過性のフィルムが別途に提供されないとき、第２および第３絶縁膜５０８３および５０８５が光学的に非透過性の膜として機能することができる。第２および第３絶縁膜５０８３および５０８５が光学的に非透過性の膜として使用されるとき、第２および第３絶縁膜５０８３および５０８５は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の上部部分（前方方向）に対応する領域に提供されないことにより、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０から放射される光が前方方向に進行することを許容する。
実質的に非透過性の膜は、光を吸収するか、反射させることにより、光の透過を遮断する限り、特に限定されない。例示的な実施形態において、非透過性の膜は、分布ブラッグ反射器（ＤＢＲ）誘電体ミラー、絶縁膜上に形成される金属反射膜、または黒色の有機ポリマー膜であってもよい。金属反射膜が非透過性膜として使用される場合、金属反射膜は、他のピクセル内の構成要素から電気的に分離されるフローティング状態であってもよい。
ピクセルの側面上に非透過性膜を提供することにより、特定のピクセルから放射される光が隣接したピクセルに影響を及ぼすか、または隣接したピクセルから放射される光と色が混合される現象を防止することができる。
上記のような構造を有するピクセルは、基板５０１０上に第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を順次に積層し、順次にパターニングして製造され、これについて以下に説明する。
図８４Ａ〜図８４Ｃは、第１〜第３エピタキシャルスタックを基板上に積層する工程を示す、図８２のＩ−Ｉ’線に沿った断面図である。
図８４Ａを参照すれば、第１エピタキシャルスタック５０２０が基板５０１０上に形成される。
第１エピタキシャルスタック５０２０およびオーミック電極５０２５ｐ’は、第１仮基板５０１０ｐ上に形成される。例示的な実施形態において、第１仮基板５０１０ｐは、第１エピタキシャルスタック５０２０を形成するためのＧａＡｓ基板のような半導体基板であってもよい。第１エピタキシャルスタック５０２０は、ｎ型半導体層、活性層およびｐ型半導体層を第１仮基板５０１０ｐ上に積層する方式で作製される。その上に形成されるコンタクトホールを有する第１絶縁膜５０８１が第１仮基板５０１０ｐ上に形成され、オーミック電極５０２５ｐ’が第１絶縁膜５０８１のコンタクトホール内に形成される。
オーミック電極５０２５ｐ’は、第１仮基板５０１０ｐ上に第１絶縁膜５０８１を形成し、フォトレジストを塗布し、フォトレジストをパターニングし、パターニングされたフォトレジスト上にオーミック電極５０２５ｐ’材料を蒸着した後、フォトレジストパターンをリフトオフすることにより形成される。しかし、オーミック電極５０２５ｐ’を形成する方法はこれに限定されない。例えば、オーミック電極５０２５ｐ’は、第１絶縁膜５０８１を形成し、第１絶縁膜５０８１をフォトリソグラフィーによりパターニングし、オーミック電極膜５０２５ｐ’をオーミック電極膜５０２５ｐ’材料で形成した後、オーミック電極膜５０２５ｐ’をフォトリソグラフィーによりパターニングすることにより形成される。
（データライン５１２０としても機能する）第１ｐ型接触電極層５０２５ｐは、オーミック電極５０２５ｐ’がその上に形成される第１仮基板５０１０ｐ上に形成される。第１ｐ型接触電極層５０２５ｐは、反射性材料を含むことができる。第１ｐ型接触電極層５０２５ｐは、例えば、金属性材料を蒸着した後、フォトリソグラフィーを利用してパターニングすることにより形成される。
第１仮基板５０１０ｐ上に形成される第１エピタキシャルスタック５０２０は、間に介在する接着層５０６１を経由して基板５０１０に反転して付着する。
第１エピタキシャルスタック５０２０が基板５０１０に付着した後、第１仮基板５０１０ｐが除去される。第１仮基板５０１０ｐは、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
図８４Ｂを参照すれば、第１仮基板５０１０ｐが除去された後、第１ｎ型接触電極５０２１ｎ、第１波長パスフィルタ５０７１および第１接着力向上層５０６３ａが第１エピタキシャルスタック５０２０上に形成される。第１ｎ型接触電極５０２１ｎは、導電性材料を蒸着した後、フォトリソグラフィー工程によりパターニングすることにより形成される。第１波長パスフィルタ５０７１は、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。
第１仮基板５０１０ｐの除去後、凹凸が第１エピタキシャルスタック５０２０の上面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程を利用したテクスチャリングによって形成される。例えば、凹凸は、マイクロフォト工程を利用したドライエッチング、結晶特性を利用したウェットエッチング、サンドブラスティングのような物理的方法を利用したテクスチャリング、イオンビームエッチング、ブロックコポリマーのエッチング速度の差によるテクスチャリングなどのような多様な方法で形成可能である。
第２エピタキシャルスタック５０３０、第２ｐ型接触電極層５０３５ｐおよび第１衝撃吸収層５０６３ｂが別途の第２仮基板５０１０ｑ上に形成される。
第２仮基板５０１０ｑは、サファイア基板であってもよい。第２エピタキシャルスタック５０３０は、ｎ型半導体層、活性層およびｐ型半導体層を第２仮基板５０１０ｑ上に形成することにより作製できる。
第２仮基板５０１０ｑ上に形成された第２エピタキシャルスタック５０３０は、第１エピタキシャルスタック５０２０上に反転して付着する。この場合、第１接着力向上層５０６３ａおよび第１衝撃吸収層５０６３ｂは、互いに向かい合うように配置された後に結合される。例示的な実施形態において、第１接着力向上層５０６３ａおよび第１衝撃吸収層５０６３ｂは、それぞれＳＯＧおよびシリコン酸化物のような多様な材料を含むことができる。
付着後、第２仮基板５０１０ｑが除去される。第２仮基板５０１０ｑは、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
例示的な実施形態により、第２仮基板５０１０ｑ上に形成された第２エピタキシャルスタック５０３０を基板５０１０上に付着させる工程で、そして第２仮基板５０１０ｑを第２エピタキシャルスタック５０３０から除去する工程で、第１エピタキシャルスタック５０２０、第２エピタキシャルスタック５０３０、第１波長パスフィルタ５０７１および第２ｐ型接触電極５０３５ｐに印加される衝撃は、第１バッファ層５０６３によって、特に、第１バッファ層５０６３内の第１衝撃吸収層５０６３ｂによって吸収および／または緩和される。これは、第１エピタキシャルスタック５０２０、第２エピタキシャルスタック５０３０、第１波長パスフィルタ５０７１および第２ｐ型接触電極５０３５ｐで、そうでなければ、発生しうるクラッキング（ｃｒａｃｋｉｎｇ）および剥離を最小化する。より具体的には、第１波長パスフィルタ５０７１が第１エピタキシャルスタック５０２０の上面に形成されるとき、第１波長パスフィルタ５０７１が第２エピタキシャルスタック５０３０側上に形成されるときと比較して剥離が発生する可能性が著しく減少する。第１波長パスフィルタ５０７１が第２エピタキシャルスタック５０３０の上面に形成された後、第１エピタキシャルスタック５０２０側に付着するとき、第２仮基板５０１０ｑを除去する工程で発生する衝撃によって、第１波長パスフィルタ５０７１の剥離欠陥が発生することがある。しかし、例示的な実施形態により、第１エピタキシャルスタック５０２０側上に形成される第１波長パスフィルタ５０７１に加えて、第１衝撃吸収層５０６３ｂによる衝撃吸収効果が剥離のような欠陥の発生を防止することができる。
図８４Ｃを参照すれば、第２波長パスフィルタ５０７３および第２接着力向上層５０６５ａが、第２仮基板５０１０ｑが除去された第２エピタキシャルスタック５０３０上に形成される。
第２波長パスフィルタ５０７３は、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。
凹凸が、第２仮基板の除去後、第２エピタキシャルスタック５０３０の上面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程によりテクスチャリングされるか、第２仮基板のためのパターニングされたサファイア基板を用いることにより形成される。
第３エピタキシャルスタック５０４０、第３ｐ型接触電極層５０４５ｐおよび第２衝撃吸収層５０６５ｂが別途の第３仮基板５０１０ｒ上に形成される。
第３仮基板５０１０ｒは、サファイア基板であってもよい。第３エピタキシャルスタック５０４０は、ｎ型半導体層、活性層およびｐ型半導体層を第３仮基板５０１０ｒ上に形成することにより作製できる。
第３仮基板５０１０ｒ上に形成された第３エピタキシャルスタック５０４０は、第２エピタキシャルスタック５０３０上に反転して付着する。この場合、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂは、互いに向かい合うように配置された後に結合される。例示的な実施形態において、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂは、それぞれＳＯＧおよびシリコン酸化物のような多様な材料を含むことができる。
付着後、第３仮基板５０１０ｒが除去される。第３仮基板５０１０ｒは、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
例示的な実施形態により、第３仮基板５０１０ｒ上に形成された第３エピタキシャルスタック５０４０を基板５０１０上に付着させる工程で、そして第３仮基板５０１０ｒを第３エピタキシャルスタック５０４０から除去する工程で、第２および第３エピタキシャルスタック５０３０および５０４０、第２波長パスフィルタ５０７３および第３ｐ型接触電極５０４５ｐに印加される衝撃は、第２バッファ層５０６５によって、特に、第２バッファ層５０６５内の第２衝撃吸収層５０６５ｂによって吸収および／または緩和される。
したがって、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の全てが基板５０１０上に積層される。
凹凸が、第３仮基板の除去後、第３エピタキシャルスタック５０４０の上面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程によりテクスチャリングされるか、第３仮基板５０１０ｒのためのパターニングされたサファイア基板を用いることにより形成されてもよい。
以下、例示的な実施形態による積層型エピタキシャルスタックをパターニングしてピクセルを製造する方法を説明する。
図８５、図８７、図８９、図９１、図９３、図９５および図９７は、例示的な実施形態により基板上にピクセルを製造する方法を順次に示す平面図である。
図８６Ａ、図８６Ｂ、図８８Ａ、図８８Ｂ、図９０Ａ、図９０Ｂ、図９２Ａ、図９２Ｂ、図９４Ａ、図９４Ｂ、図９６Ａ、図９６Ｂ、図９８Ａおよび図９８Ｂは、それぞれ対応する図のＩ−Ｉ’線およびＩＩ−ＩＩ’線に沿った図である。
図８５、図８６Ａおよび図８６Ｂを参照すれば、まず、第３エピタキシャルスタック５０４０がパターニングされる。発光領域を除いた第３エピタキシャルスタック５０４０の大部分が除去され、特に、第１および第２コンタクト５０２０Ｃおよび５０３０Ｃおよび第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣに対応する部分が除去される。第３エピタキシャルスタック５０４０は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能であり、第３ｐ型接触電極５０４５ｐは、エッチングストッパとして機能することができる。
図８７、図８８Ａおよび図８８Ｂを参照すれば、第３ｐ型接触電極５０４５ｐ、第２バッファ層５０６５および第２波長パスフィルタ５０７３が発光領域を除いた領域から除去される。このように、第２エピタキシャルスタック５０３０の上面の一部分が第２コンタクト５０３０Ｃで露出する。
第３ｐ型接触電極５０４５ｐ、第２バッファ層５０６５および第２波長パスフィルタ５０７３は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能である。
図８９、図９０Ａおよび図９０Ｂを参照すれば、第２エピタキシャルスタック５０３０の一部分が除去されて、第２共通コンタクト５０５０ＧＣにおいて第２ｐ型接触電極５０３５ｐの上面の一部分を外部に露出させる。第３ｐ型接触電極５０４５ｐは、エッチング中にエッチングストッパとして機能する。
次に、第２ｐ型接触電極５０３５ｐ、第１バッファ層５０６３および第１波長パスフィルタ５０７１の部分がエッチングされる。したがって、第１ｎ型接触電極５０２１ｎの上面は、第１コンタクト５０２０Ｃで露出し、第１エピタキシャルスタック５０２０の上面は、発光領域以外の部分で露出する。
第２エピタキシャルスタック５０３０、第２ｐ型接触電極５０３５ｐ、第１バッファ層５０６３および第１波長パスフィルタ５０７１は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能である。
図９１、図９２Ａおよび図９２Ｂを参照すれば、第１エピタキシャルスタック５０２０および第１絶縁膜５０８１が発光領域を除いた領域でエッチングされる。第１ｐ型接触電極５０２５ｐの上面が第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣで露出する。
図９３、図９４Ａおよび図９４Ｂを参照すれば、第２絶縁膜５０８３が基板５０１０の前方側上に形成され、第１〜第３コンタクトホールＣＨ１、ＣＨ２およびＣＨ３と、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂと、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂとが形成される。
蒸着後、第２絶縁膜５０８３は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法によりパターニングされる。
図９５、図９６Ａおよび図９６Ｂを参照すれば、第１スキャンライン５１３０Ｒがパターニングされた第２絶縁膜５０８３上に形成される。第１スキャンライン５１３０Ｒは、第１コンタクト５０２０Ｃにおいて第１コンタクトホールＣＨ１を介して第１ｎ型接触電極５０２１ｎに接続される。
第１スキャンライン５１３０Ｒは、多様な方式で形成可能である。例えば、第１スキャンライン５１３０Ｒは、複数のマスクシートを用いたフォトリソグラフィーにより形成される。
次に、第３絶縁膜５０８５が基板５０１０の前方側上に形成され、第２および第３コンタクトホールＣＨ２およびＣＨ３と、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂと、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂとが形成される。
蒸着後、第３絶縁膜５０８５は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法によりパターニングされる。
図９７、図９８Ａおよび図９８Ｂを参照すれば、第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂ、第１ブリッジ電極ＢＲＧおよび第２ブリッジ電極ＢＲＢがパターニングされた第３絶縁膜５０８５上に形成される。
第２スキャンライン５１３０Ｇは、第２コンタクト５０３０Ｃにおいて第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック５０３０のｎ型半導体層に接続される。第３スキャンライン５１３０Ｂは、第３コンタクト５０４０Ｃにおいて第３コンタクトホールＣＨ３を介して第４エピタキシャルスタック５０４０のｎ型半導体層に接続される。第１ブリッジ電極ＢＲＧは、第１共通コンタクト５０５０ＧＣにおいて第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂを介して第１ｐ型接触電極５０２５ｐに接続される。第２ブリッジ電極ＢＲＢは、第２共通コンタクト５０５０ＢＣにおいて第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂを介して第１ｐ型接触電極５０２５ｐに接続される。
第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂおよびブリッジ電極５１２０ｂは、多様な方式で、例えば、複数のマスクシートを用いるフォトリソグラフィーにより第３絶縁膜５０８５上に形成されてもよい。
第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第３絶縁膜５０８５がその上に形成された基板５０１０上にフォトレジストを塗布した後、フォトレジストをパターニングし、パターニングされたフォトレジスト上に第２スキャンライン、第３スキャンラインおよびブリッジ電極の材料を蒸着した後、フォトレジストパターンをリフトオフすることにより形成される。
例示的な実施形態により、配線部の第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢを形成する順序は特に限定されず、多様な順序が使用可能である。例えば、第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、同一の段階で第３絶縁膜５０８５上に形成されるものとして示されるが、異なる順序で形成されてもよい。例えば、第１スキャンライン５１３０Ｒおよび第２スキャンライン５１３０Ｇが同一の段階で先に形成され、次いで、追加の絶縁膜およびその後に第３スキャンライン５１３０Ｂが形成されてもよい。代案的に、第１スキャンライン５１３０Ｒおよび第３スキャンライン５１３０Ｂが同一の段階で先に形成され、次いで、追加の絶縁膜の形成およびその後に第２スキャンライン５１３０Ｇの形成が後に続いてもよい。また、第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂを形成する段階のうち任意の段階で併せて形成されてもよい。
加えて、例示的な実施形態において、それぞれのエピタキシャルスタック５０２０、５０３０および５０４０のコンタクトの位置は異なって形成されてもよいし、この場合、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢの位置も変更可能である。
例示的な実施形態において、光学的に非透過性の膜が、ピクセルの側面に対応する第４絶縁膜上で、第２絶縁膜５０８３または第３絶縁膜５０８５上にさらに提供されてもよい。光学的に非透過性の膜は、ＤＢＲ誘電体ミラー、絶縁膜上の金属反射膜または有機ポリマー膜で形成される。金属反射膜が光学的に非透過性の膜として使用される場合、金属反射膜は、他のピクセル内の構成要素から電気的に絶縁されるフローティング状態で製造される。例示的な実施形態において、光学的に非透過性の膜は、互いに異なる屈折率を有する２つ以上の絶縁膜を蒸着することにより形成される。例えば、光学的に非透過性の膜は、低い屈折率を有する材料と高い屈折率を有する材料を順次に積層することにより形成可能であるか、代案的に、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。互いに異なる屈折率を有する材料は特に限定されないが、その例は、ＳｉＯ２およびＳｉＮｘを含む。
上述のように、例示的な実施形態によるディスプレイ装置において、複数のエピタキシャルスタックを順次に積層した後、複数のエピタキシャルスタックで配線部を有するコンタクトを同時に形成することが可能である。
図９９は、実施形態によるディスプレイ装置の概略平面図であり、図１００Ａは、図９９の部分断面図であり、図１００Ｂは、概略回路図である。
図９９および図１００Ａを参照すれば、ディスプレイ装置は、基板６０２１と、複数のピクセルと、第１ＬＥＤスタック６１００と、第２ＬＥＤスタック６２００と、第３ＬＥＤスタック６３００と、多層構造を有する絶縁層（またはバッファ層）６１３０と、第１カラーフィルタ６２３０と、第２カラーフィルタ６３３０と、第１接着層６１４１と、第２接着層６１６１と、第３接着層６２６１と、バリア６３５０とを含むことができる。また、ディスプレイ装置は、多様な電極パッドおよびコネクタを含むことができる。
基板６０２１は、半導体スタック６１００、６２００および６３００を支持する。また、基板６０２１は、内部に回路を有することができる。例えば、基板６０２１は、薄膜トランジスタが内部に形成されるシリコン基板であってもよい。ＴＦＴ基板は、ＬＣＤディスプレイ分野などのようなディスプレイ分野のアクティブマトリクス駆動のために広く使用される。ＴＦＴ基板の構成は、当業界で公知であるので、それに関する詳細な説明は省略する。複数のピクセルがアクティブマトリクス方式で駆動可能であるが、本発明の概念がこれに限定されるものではない。他の例示的な実施形態において、基板６０２１は、データラインおよびスキャンラインを含むパッシブ回路を含むことができ、そのため、複数のピクセルがパッシブマトリクス方式で駆動可能である。
複数のピクセルが基板６０２１上に配列される。ピクセルは、バリア６３５０によって互いに離隔可能である。バリア６３５０は、光反射材料または光吸収材料で形成される。バリア６３５０は、反射または吸収によって隣り合うピクセル領域に向かって進行する光を遮断してピクセル間の光干渉を防止することができる。光反射材料の例は、ホワイト感光性半田レジスト（ＰＳＲ）のような光反射材料を含むことができ、光吸収材料の例は、黒色エポキシなどを含むことができる。
各ピクセルは、第１〜第３ＬＥＤスタック６１００、６２００および６３００を含む。第２ＬＥＤスタック６２００は、第１ＬＥＤスタック６１００上に配置され、第３ＬＥＤスタック６３００は、第２ＬＥＤスタック６２００上に配置される。
第１ＬＥＤスタック６１００は、ｎ型半導体層６１２３およびｐ型半導体層６１２５を含み、第２ＬＥＤスタック６２００は、ｎ型半導体層６２２３およびｐ型半導体層６２２５を含み、第３ＬＥＤスタック６３００は、ｎ型半導体層６３２３およびｐ型半導体層６３２５を含む。加えて、第１〜第３ＬＥＤスタック６１００、６２００および６３００は、それぞれｎ型半導体層６１２３、６２２３または６３２３およびｐ型半導体層６１２５、６２２５または６３２５の間に介在する活性層を含む。活性層は、特に、多重量子井戸構造を有してもよい。
ＬＥＤスタックが基板６０２１により近く位置することにより、ＬＥＤスタックは、より長い波長の光を放射することができる。例えば、第１ＬＥＤスタック６１００は、赤色光を放射する無機発光ダイオードであってもよく、第２ＬＥＤスタック６２００は、緑色光を放射する無機発光ダイオードであってもよいし、第３ＬＥＤスタック６３００は、青色光を放射する無機発光ダイオードであってもよい。例えば、第１ＬＥＤスタック６１００は、ＡｌＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック６２００は、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮ系井戸層を含むことができ、第３ＬＥＤスタック６３００は、ＡｌＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではない。特に、ＬＥＤスタックがマイクロＬＥＤを含む場合、基板６０２１により近く配置されるＬＥＤスタックは、より短い波長を有する光を放射することができ、その上に配置されるＬＥＤスタックは、マイクロＬＥＤの小さなフォームファクタによって、作動に不利な影響を及ぼすか、カラーフィルタを必要とすることなく、より長い波長を有する光を放射することができる。
第１〜第３ＬＥＤスタック６１００、６２００および６３００それぞれの上面は、ｎ型であってもよく、その下面は、ｐ型であってもよい。しかし、いくつかの例示的な実施形態により、ＬＥＤスタックそれぞれの上面および下面の半導体タイプは反転してもよい。
第３ＬＥＤスタック６３００の上面がｎ型のとき、第３ＬＥＤスタック６３００の上面は、化学的エッチングにより表面テクスチャリングされて粗面化された表面（または凹凸）を形成することができる。第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００の上面も、表面テクスチャリングによって粗面化される。一方、第２ＬＥＤスタック６２００が緑色光を放射するとき、緑色光が赤色光または青色光より高い可視性を有するので、第２ＬＥＤスタック６２００の発光効率に比べて第１ＬＥＤスタック６１００および第３ＬＥＤスタック６３００の発光効率を増加させることが好ましい。そのため、光取り出し効率を向上させるために、表面テクスチャリングが第１ＬＥＤスタック６１００および第３ＬＥＤスタック６３００に適用可能であり、第２ＬＥＤスタック６２００は、表面テクスチャリングなしに用いられ、赤色、緑色および青色光の光度を類似のレベルに調節することができる。
第１ＬＥＤスタック６１００で発生する光は、第２および第３ＬＥＤスタック６２００および６３００を介して透過して外部に放射される。また、第２ＬＥＤスタック６２００が第３ＬＥＤスタック６３００より長い波長で光を放射するので、第２ＬＥＤスタック６２００で発生する光は、第３ＬＥＤスタック６３００を介して透過して外部に放射される。
第１カラーフィルタ６２３０は、第１ＬＥＤスタック６１００と第２ＬＥＤスタック６２００との間に配置される。加えて、第２カラーフィルタ６３３０は、第２ＬＥＤスタック６２００と第３ＬＥＤスタック６３００との間に配置される。第１カラーフィルタ６２３０は、第１ＬＥＤスタック６１００で発生する光を透過させ、第２ＬＥＤスタック６２００で発生する光を反射させる。第２カラーフィルタ６３３０は、第１および第２ＬＥＤスタック６１００および６２００で発生する光を透過させ、第３ＬＥＤスタック６３００で発生する光を反射させる。そのため、第１ＬＥＤスタック６１００で発生する光は、第２ＬＥＤスタック６２００および第３ＬＥＤスタック６３００を介して外部に放射され、第２ＬＥＤスタック６２００で発生する光は、第３ＬＥＤスタック６３００を介して外部に放射される。また、第２ＬＥＤスタック６２００で発生する光が第１ＬＥＤスタック６１００上に入射して損失するか、第３ＬＥＤスタック６３００で発生する光が第２ＬＥＤスタック６２００上に入射して損失するのを防止することが可能である。
いくつかの例示的な実施形態において、第１カラーフィルタ６２３０は、第３ＬＥＤスタック６３００で発生する光を反射させることができる。
第１および第２カラーフィルタ６２３０および６３３０は、例えば、低周波領域、すなわち、長波長領域のみを通過させるローパスフィルタ、所定の波長帯域のみを通過させるバンドパスフィルタ、または所定の波長帯域のみを遮断するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ６２３０および６３３０は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。例えば、第１および第２カラーフィルタ６２３０および６３３０は、ＴｉＯ２とＳｉＯ２を交互に積層することにより形成可能である。特に、第１および第２カラーフィルタ６２３０および６３３０は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
第１接着層６１４１は、基板６０２１と第１ＬＥＤスタック６１００との間に配置され、第１ＬＥＤスタック６１００を基板６０２１にボンディングする。第２接着層６１６１は、第１ＬＥＤスタック６１００と第２ＬＥＤスタック６２００との間に配置され、第２ＬＥＤスタック６２００を第１ＬＥＤスタック６１００にボンディングする。また、第３接着層６２６１は、第２ＬＥＤスタック６２００と第３ＬＥＤスタック６３００との間に配置され、第３ＬＥＤスタック６３００を第２ＬＥＤスタック６２００にボンディングする。
図示のように、第２接着層６１６１は、第１ＬＥＤスタック６１００と第１カラーフィルタ６２３０との間に配置され、第１カラーフィルタ６２３０と接触可能である。第２接着層６１６１は、第１ＬＥＤスタック６１００で発生する光を透過させる。
第３接着層６２６１は、第２ＬＥＤスタック６２００と第２カラーフィルタ６３３０との間に配置され、第２カラーフィルタ６３３０と接触可能である。第２接着層６１６１は、第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００で発生する光を透過させる。
第１〜第３接着層６１４１、６１６１および６２６１のそれぞれは、パターニング可能な接着材料で形成される。これらの接着層６１４１、６１６１および６２６１は、例えば、エポキシ、ポリイミド、ＳＵ８、スピンオンガラス（ＳＯＧ）、ベンゾシクロブテン（ＢＣＢ）などを含むことができるが、これに限定されるものではない。
金属ボンディング材料が各接着層６１４１、６１６１および６２６１内に配置され、これについて、以下でより詳細に説明する。
絶縁層６１３０は、第１接着層６１４１と第１ＬＥＤスタック６１００との間に配置される。絶縁層６１３０は、多層構造を有し、第１ＬＥＤスタック６１００と接触する第１絶縁層６１３１と、第１接着層６１４１と接触する第２絶縁層６１３５とを含むことができる。第１絶縁層６１３１は、シリコン窒化膜（ＳｉＮｘ層）で形成され、第２絶縁層６１３５は、シリコン酸化膜（ＳｉＯ２層）で形成される。シリコン窒化膜は、ＧａＰ系半導体層に強い接着力を有し、ＳｉＯ２層は、第１接着層６１４１に強い接着力を有するので、第１ＬＥＤスタック６１００は、シリコン窒化膜およびＳｉＯ２層を積層することにより、基板６０２１上に安定して固定できる。
例示的な実施形態により、分布ブラッグ反射器が第１絶縁層６１３１と第２絶縁層６１３５との間にさらに配置されてもよい。分布ブラッグ反射器は、第１ＬＥＤスタック６１００で発生する光が基板６０２１内に吸収されるのを防止して光効率を向上させる。
図１００Ａで、第１接着層６１４１がバリア６３５０によって各ピクセル単位に分割されるものとして図示および説明されたが、いくつかの例示的な実施形態において、第１接着層６１４１は、複数のピクセルにわたって連続的であり得る。絶縁層６１３０も、複数のピクセルにわたって連続的であり得る。
第１〜第３ＬＥＤスタック６１００、６２００および６３００は、電極パッド、コネクタおよびオーミック電極を用いて基板６０２１内の回路に電気的に接続され、そのため、例えば、図１００Ｂに示すような回路が実現できる。電極パッド、コネクタおよびオーミック電極は、以下でより詳細に説明する。
図１００Ｂは、例示的な実施形態によるディスプレイ装置の概略回路図である。
図１００Ｂを参照すれば、例示的な実施形態による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含むことができる。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、データ電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されるとき、電圧が対応する発光ダイオードに印加される。また、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて対応するキャパシタに電荷が充電される。トランジスタＴｒ２のターンオン状態は、キャパシタの充電電圧によって保持可能であり、そのため、選択ラインＶｒｏｗ１への電源が遮断されても、キャパシタの電圧は保持可能であり、電圧が発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。さらに、発光ダイオードＬＥＤ１〜ＬＥＤ３を介して流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流が電流供給源Ｖｄｄを介して常に供給され、そのため、連続的な発光が可能である。
トランジスタＴｒ１およびＴｒ２およびキャパシタは、基板６０２１内に形成される。ここで、発光ダイオードＬＥＤ１〜ＬＥＤ３は、１つのピクセル内に積層された第１〜第３ＬＥＤスタック６１００、６２００および６３００にそれぞれ対応することができる。第１〜第３ＬＥＤスタック６１００、６２００および６３００のアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地される。第１〜第３ＬＥＤスタック６１００、６２００および６３００は、共通に電気的に接地される。
図１００Ｂは、アクティブマトリクス駆動のための回路図を例示的に示すが、アクティブマトリクス駆動のための他の回路が使用されてもよい。加えて、例示的な実施形態により、パッシブマトリクス駆動も実現できる。
以下、ディスプレイ装置の製造方法を詳細に説明する。
図１０１Ａ〜図１０７は、例示的な実施形態によるディスプレイ装置を製造する方法を示す概略的な平面図および断面図である。各図中、断面図は、対応する平面図に示された線に沿ったものである。
まず、図１０１Ａを参照すれば、第１ＬＥＤスタック６１００が第１基板６１２１上に成長する。第１基板６１２１は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック６１００は、ＡｌＧａＩｎＰ系半導体層で形成され、ｎ型半導体層６１２３と、活性層と、ｐ型半導体層６１２５とを含む。第１ＬＥＤスタック６１００は、例えば、Ａｌ、ＧａおよびＩｎの組成を有し、赤色光を放射することができる。
ｐ型半導体層６１２５および活性層がエッチングされて、ｎ型半導体層６１２３を露出させる。ｐ型半導体層６１２５および活性層は、フォトリソグラフィーおよびエッチング手法を利用してパターニングされる。図１０１Ａで、１つのピクセル領域に対応する部分が示されるが、第１ＬＥＤスタック６１００は、基板６１２１上で複数のピクセル領域にわたって形成され、ｎ型半導体層６１２３は、各ピクセル領域に対応して露出する。
図１０１Ｂを参照すれば、オーミック接触層６１２７および６１２９が形成される。オーミック接触層６１２７および６１２９は、ピクセル領域ごとに形成される。オーミック接触層６１２７は、ｎ型半導体層６１２３とオーミック接触し、オーミック接触層６１２９は、ｐ型半導体層６１２５とオーミック接触する。例えば、オーミック接触層６１２７は、ＡｕＴｅまたはＡｕＧｅを含むことができ、オーミック接触層６１２９は、ＡｕＢｅまたはＡｕＺｎを含むことができる。
図１０１Ｃを参照すれば、絶縁層６１３０が第１ＬＥＤスタック６１００上に形成される。絶縁層６１３０は、多層構造を有し、オーミック接触層６１２７および６１２９を露出させる開口部を有するようにパターニングされる。絶縁層６１３０は、第１絶縁層６１３１および第２絶縁層６１３５を含むことができ、また、分布ブラッグ反射器６１３３を含むことができる。第２絶縁層６１３５は、分布ブラッグ反射器６１３３の一部として分布ブラッグ反射器６１３３内に組み込まれる。
第１絶縁層６１３１は、例えば、シリコン窒化膜を含むことができ、第２絶縁層６１３５は、シリコン酸化膜を含むことができる。シリコン窒化膜は、ＡｌＧａＩｎＰ系半導体層に対して良好な接着特性を示すものの、シリコン酸化膜は、ＡｌＧａＩｎＰ系半導体層に対して不良な接着特性を有する。シリコン酸化膜は、後述のように、第１接着層６１４１に対して良好な接着性を有し、シリコン窒化膜は、第１接着層６１４１に対して不良な接着特性を有する。シリコン窒化膜とシリコン酸化膜は、互いに相補的なストレス特性を示すので、シリコン窒化膜とシリコン酸化膜を併用することにより、工程安定性を向上させて欠陥の発生を防止することができる。
オーミック接触層６１２７および６１２９が先に形成され、絶縁層６１３０がその後に形成されるものと説明するが、いくつかの例示的な実施形態によれば、絶縁層６１３０が先に形成され、オーミック接触層６１２７および６１２９がｎ型半導体層６１２３およびｐ型半導体層６１２５を露出させる絶縁層６１３０の開口部内に形成される。
図１０１Ｄを参照すれば、後続して、第１電極パッド６１３７、６１３８、６１３９および６１４０が形成される。第１電極パッド６１３７および６１３９は、絶縁層６１３０の開口部を介してオーミック接触層６１２７および６１２９にそれぞれ接続される。第１電極パッド６１３８および６１４０は、絶縁層６１３０上に配置され、第１ＬＥＤスタック６１００から絶縁される。後述のように、第１電極パッド６１３８および６１４０は、第２ＬＥＤスタック６２００および第３ＬＥＤスタック６３００のｐ型半導体層６２２５および６３２５にそれぞれ電気的に接続される。第１電極パッド６１３７、６１３８、６１３９および６１４０は、多層構造を有してもよいし、特に、その上面にバリア金属層を含むことができる。
図１０１Ｅを参照すれば、その後、第１接着層６１４１が第１電極パッド６１３７、６１３８、６１３９および６１４０上に形成される。第１接着層６１４１は、第２絶縁層６１３５と接触可能である。
第１接着層６１４１は、第１電極パッド６１３７、６１３８、６１３９および６１４０を露出させる開口部を有するようにパターニングされる。このように、第１接着層６１４１は、パターニング可能な材料で形成され、例えば、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ、ＢＣＢなどで形成される。
実質的にボール形状を有する金属ボンディング材料６１４３が第１接着層６１４１の開口部内に形成される。金属ボンディング材料６１４３は、例えば、ＡｕＳｎ、Ｓｎなどのようなインジウムボールまたは半田ボールで形成される。実質的にボール形状を有する金属ボンディング材料６１４３は、第１接着層６１４１の表面と実質的に同一の高さまたは第１接着層６１４１の表面より高い高さを有することができる。しかし、各金属ボンディング材料の体積は、第１接着層６１４１内の開口部の体積より小さくてよい。
図１０２Ａを参照すれば、後続して、基板６０２１および第１ＬＥＤスタック６１００がボンディングされる。電極パッド６０２７、６０２８、６０２９および６０３０は、第１電極パッド６１３７、６１３８、６１３９および６１４０に対応して基板６０２１上に配置され、金属ボンディング材料６１４３は、第１電極パッド６１３７、６１３８、６１３９および６１４０を電極パッド６０２７、６０２８、６０２９および６０３０とボンディングする。また、第１接着層６１４１は、基板６０２１と絶縁層６１３０とをボンディングする。
基板６０２１は、アクティブマトリクス駆動のための、薄膜トランジスタがその上に形成されるガラス基板、ＣＭＯＳトランジスタがその上に形成されるＳｉ基板などであってもよい。
第１電極パッド６１３７および６１３９がオーミック接触層６１２７および６１２９から離隔するものとして示されるが、第１電極パッド６１３７および６１３９は、絶縁層６１３０を介してオーミック接触層６１２７および６１２９にそれぞれ電気的に接続される。
第１接着層６１４１および金属ボンディング材料６１４３が第１基板６１２１側に形成されるものと説明されるが、第１接着層６１４１および金属ボンディング材料６１４３は、基板６０２１側に形成されるか、または接着層が第１基板６１２１側と基板６０２１側にそれぞれ形成され、これらの接着層が互いにボンディングされてもよい。
金属ボンディング材料６１４３が第１電極パッド６１３７、６１３８、６１３９および６１４０と基板６０２１上の電極パッド６０２７、６０２８、６０２９および６０３０との間でこれらのパッドによって加圧され、そのため、上面および下面が変形して電極パッドの形状によって平らな形状を有する。金属ボンディング材料６１４３が第１接着層６１４１の開口部内で変形するので、金属ボンディング材料６１４３は、第１接着層６１４１と密着接触するように第１接着層６１４１の開口部を実質的に完全に満たすか、空き空間が第１接着層６１４１の開口部内に形成されてもよい。第１接着層６１４１は、加熱および加圧条件下で垂直方向に収縮され、水平方向に膨張可能であり、そのため、開口部の内部壁の形状が変形可能である。
金属ボンディング材料６１４３および第１接着層６１４１の形状を、図１０８Ａ、図１０８Ｂおよび図１０８Ｃを参照して以下に説明する。
図１０２Ｂを参照すれば、第１基板６１２１が除去され、ｎ型半導体層６１２３が露出する。第１基板６１２１は、ウェットエッチング手法などを利用して除去可能である。表面テクスチャリングによって粗面化された表面が露出したｎ型半導体層６１２３の表面上に形成される。
図１０２Ｃを参照すれば、第１ＬＥＤスタック６１００および絶縁層６１３０を貫通するホールＨ１がハードマスクなどを用いて形成される。ホールＨ１は、第１電極パッド６１３７、６１３８および６１４０をそれぞれ露出させてもよい。ホールＨ１は、第１電極パッド６１３９上には形成されず、そのため、第１電極パッド６１３９は、第１ＬＥＤスタック６１００を介して露出しない。
しかる後、絶縁層６１５３が形成され、第１ＬＥＤスタック６１００の表面およびホールＨ１の側壁を覆う。絶縁層６１５３がパターニングされて、ホールＨ１内で第１電極パッド６１３７、６１３８、６１３９および６１４０を露出させる。絶縁層６１５３は、シリコン窒化膜またはシリコン酸化膜を含むことができる。
図１０２Ｄを参照すれば、ホールＨ１を介して第１電極パッド６１３７、６１３８および６１４０にそれぞれ電気的に接続される第１コネクタ６１５７、６１５８および６１６０が形成される。
第１−１コネクタ６１５７は、第１電極パッド６１３７に接続され、第１−２コネクタ６１５８は、第１電極パッド６１３８に接続され、第１−３コネクタ６１６０は、第１電極パッド６１４０に接続される。第１電極パッド６１４０は、第１ＬＥＤスタック６１００のｎ型半導体層６１２３に電気的に接続され、そのため、第１コネクタ６１５７はさらに、ｎ型半導体層６１２３に電気的に接続される。第１−２コネクタ６１５８および第１−３コネクタ６１６０は、第１ＬＥＤスタック６１００から電気的に絶縁される。
図１０２Ｅを参照すれば、その後、第２接着層６１６１が第１コネクタ６１５７、６１５８および６１６０上に形成される。第２接着層６１６１は、絶縁層６１５３と接触可能である。
第２接着層６１６１は、第１コネクタ６１５７、６１５８および６１６０を露出させる開口部を有するようにパターニングされる。このように、第２接着層６１６１は、第１接着層６１４１と類似してパターニング可能な材料で形成され、例えば、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ、ＢＣＢなどで形成される。
実質的にボール形状を有する金属ボンディング材料６１６３が第２接着層６１６１の開口部内に形成される。金属ボンディング材料６１６３の材料および形状は、前述した金属ボンディング材料６１４３のそれと類似しているので、それに関する詳細な説明は省略する。
図１０３Ａを参照すれば、第２ＬＥＤスタック６２００が第２基板６２２１上に成長し、第２透明電極６２２９が第２ＬＥＤスタック６２００上に形成される。
第２基板６２２１は、第２ＬＥＤスタック６２００を成長させることができる基板、例えば、サファイア基板またはＧａＡｓ基板であってもよい。
第２ＬＥＤスタック６２００は、ＡｌＧａＩｎＰ系半導体層またはＡｌＧａＩｎＮ系半導体層で形成される。第２ＬＥＤスタック６２００は、ｎ型半導体層６２２３と、ｐ型半導体層６２２５と、活性層とを含むことができ、活性層は、多重量子井戸構造を有してもよい。活性層において井戸層の組成比は、第２ＬＥＤスタック６２００が、例えば、緑色光を放射するように決定されてもよい。
第２透明電極６２２９は、ｐ型半導体層とオーミック接触する。第２透明電極６２２９は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。導電性酸化物層の例は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含むことができる。
図１０３Ｂを参照すれば、第２透明電極６２２９、ｐ型半導体層６２２５および活性層がパターニングされて、ｎ型半導体層６２２３を部分的に露出させる。ｎ型半導体層６２２３は、第２基板６２２１上の複数のピクセル領域に対応する複数の領域で露出する。
ｎ型半導体層６２２３は、第２透明電極６２２９が形成された後に露出するものと説明されたが、いくつかの例示的な実施形態では、ｎ型半導体層６２２３が先に露出した後、第２透明電極６２２９が形成される。
図１０３Ｃを参照すれば、第１カラーフィルタ６２３０が第２透明電極６２２９上に形成される。第１カラーフィルタ６２３０は、第１ＬＥＤスタック６１００で発生する光を透過させ、第２ＬＥＤスタック６２００で発生する光を反射させるように形成される。
しかる後、絶縁層６２３１が第１カラーフィルタ６２３０上に形成される。絶縁層６２３１は、ストレスを制御するために形成され、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯ２）で形成される。絶縁層６２３１は、第１カラーフィルタ６２３０が形成される前に先に形成されてもよい。
ｎ型半導体層６２２３および第２透明電極６２２９を露出させる開口部が、絶縁層６２３１および第１カラーフィルタ６２３０をパターニングすることにより形成される。
第１カラーフィルタ６２３０は、ｎ型半導体層６２２３が露出した後に形成されるものと説明されるが、いくつかの例示的な実施形態により、第１カラーフィルタ６２３０が先に形成された後、第１カラーフィルタ６２３０、第２透明電極６２２９、ｐ型半導体層６２２５および活性層がパターニングされて、ｎ型半導体層６２２３を露出させてもよい。その後、絶縁層６２３１が形成されて、ｐ型半導体層６２２５および活性層の側面を覆うことができる。
図１０３Ｄを参照すれば、後続して、第２電極パッド６２３７、６２３８および６２４０が第１カラーフィルタ６２３０または絶縁層６２３１上に形成される。第２電極パッド６２３７は、第１カラーフィルタ６２３０の開口部を介してｎ型半導体層６２２３に電気的に接続され、第２電極パッド６２３８は、第１カラーフィルタ６２３０の開口部を介して第２透明電極６２２９に電気的に接続される。第２電極パッド６２４０は、第１カラーフィルタ６２３０上に配置され、第２ＬＥＤスタック６２００から絶縁される。
図１０４Ａを参照すれば、図１０３Ｄを参照して説明した第２ＬＥＤスタック６２００および第２電極パッド６２３７、６２３８および６２４０が、図１０２Ｅを参照して説明した第２接着層６１６１および金属ボンディング材料６１６３上に結合される。金属ボンディング材料６１６３は、第１コネクタ６１５７、６１５８および６１６０と第２電極パッド６２３７、６２３８および６２４０とをそれぞれボンディングすることができ、第２接着層６１６１は、絶縁層６２３１と絶縁層６１５３とをボンディングすることができる。第２接着層６１６１および金属ボンディング材料６１６３を用いたボンディングは、図１０２Ａを参照して説明したものと類似しているので、それに関する詳細な説明は省略する。
第２基板６２２１が第２ＬＥＤスタック６２００から分離され、第２ＬＥＤスタック６２００の表面が露出する。第２基板６２２１は、エッチング、レーザリフトオフなどのような手法を利用して分離される。表面テクスチャリングによって粗面化された表面が露出した第２ＬＥＤスタック６２００の表面、すなわち、ｎ型半導体層６２２３の表面上に形成される。
第２接着層６１６１および金属ボンディング材料６１６３が第１ＬＥＤスタック６１００上に形成されて第２ＬＥＤスタック６２００をボンディングするものと説明されるが、いくつかの例示的な実施形態により、第２接着層６１６１および金属ボンディング材料６１６３は、第２ＬＥＤスタック６２００側に形成されてもよい。また、接着層が第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００上にそれぞれ形成され、これらの接着層は互いにボンディングされてもよい。
図１０４Ｂを参照すれば、第２ＬＥＤスタック６２００、第２透明電極６２２９、第１カラーフィルタ６２３０および絶縁層６２３１を貫通するホールＨ２がハードマスクなどを用いて形成される。ホールＨ２は、第２電極パッド６２３７および６２４０をそれぞれ露出させてもよい。ホールＨ２は、第２電極パッド６２３８上には形成されないので、第２電極パッド６２３８は、第２ＬＥＤスタック６２００を介して露出しない。
しかる後、絶縁層６２５３が形成されて、第２ＬＥＤスタック６２００の表面およびホールＨ２の側壁を覆う。絶縁層６２５３がパターニングされて、ホールＨ２内で第２電極パッド６２３７および６２４０を露出させる。絶縁層６２５３は、シリコン窒化膜またはシリコン酸化膜を含むことができる。
図１０４Ｃを参照すれば、ホールＨ２を介して第２電極パッド６２３７および６２４０にそれぞれ電気的に接続される第２コネクタ６２５７および６２６０が形成される。第２−１コネクタ６２５７は、第２電極パッド６２３７に接続され、よって、ｎ型半導体層６２２３に電気的に接続される。第２−２コネクタ６２６０は、第２ＬＥＤスタック６２００から絶縁され、第１ＬＥＤスタック６１００から絶縁される。
また、第２−１コネクタ６２５７は、第１−１コネクタ６１５７を介して電極パッド６０２７に電気的に接続され、第２−２コネクタ６２６０は、第１−３コネクタ６１６０を介して電極パッド６０３０に電気的に接続される。第２−１コネクタ６２５７は、第１−１コネクタ６１５７に垂直方向に積層され、第２−２コネクタ６２６０は、第１−３コネクタ６１６０に垂直方向に積層される。しかし、本発明の概念がこれに限定されるものではない。
図１０４Ｄを参照すれば、その後、第３接着層６２６１が第２コネクタ６２５７および６２６０上に形成される。第３接着層６２６１は、絶縁層６２５３と接触可能である。
第３接着層６２６１は、第２コネクタ６２５７および６２６０を露出させる開口部を有するようにパターニングされる。このように、第３接着層６２６１は、第１接着層６１４１と類似してパターニング可能な材料で形成され、例えば、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ、ＢＣＢなどで形成される。
実質的にボール形状を有する金属ボンディング材料６２６３が第３接着層６２６１の開口部内に形成される。金属ボンディング材料６２６３の材料および形状は、前述した金属ボンディング材料６１４３のそれと類似しているので、それに関する詳細な説明は省略する。
図１０５Ａを参照すれば、第３ＬＥＤスタック６３００が第３基板６３２１上に成長し、第３透明電極６３２９が第３ＬＥＤスタック６３００上に形成される。
第３基板６３２１は、第３ＬＥＤスタック６３００を成長させることができる基板、例えば、サファイア基板であってもよい。第３ＬＥＤスタック６３００は、ＡｌＧａＩｎＮ系半導体層で形成される。第３ＬＥＤスタック６３００は、ｎ型半導体層６３２３と、ｐ型半導体層６３２５と、活性層とを含むことができ、活性層は、多重量子井戸構造を有してもよい。活性層において井戸層の組成比は、第３ＬＥＤスタック６３００が、例えば、青色光を放射するように決定されてもよい。
第３透明電極６３２９は、ｐ型半導体層６３２５とオーミック接触する。第３透明電極６３２９は、赤色光、緑色光および青色光に透過性である金属層または導電性酸化物層で形成される。導電性酸化物層の例は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含むことができる。
図１０５Ｂを参照すれば、第３透明電極６３２９、ｐ型半導体層６３２５および活性層がパターニングされて、ｎ型半導体層６３２３を部分的に露出させる。ｎ型半導体層６３２３は、第３基板６３２１上の複数のピクセル領域に対応する複数の領域で露出する。
ｎ型半導体層６３２３は、第３透明電極６３２９が形成された後に露出するものと説明されるが、いくつかの例示的な実施形態により、ｎ型半導体層６３２３は、第３透明電極６３２９が形成される前に露出してもよい。
図１０５Ｃを参照すれば、第２カラーフィルタ６３３０が第３透明電極６３２９上に形成される。第２カラーフィルタ６３３０は、第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００で発生する光を透過させ、第３ＬＥＤスタック６３００で発生する光を反射させるように形成される。
しかる後、絶縁層６３３１が第２カラーフィルタ６３３０上に形成される。絶縁層６３３１は、ストレスを制御するために形成され、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯ２）で形成される。絶縁層６３３１は、第２カラーフィルタ６３３０が形成される前に先に形成されてもよい。一方、ｎ型半導体層６３２３および第２透明電極６３２９を露出させる開口部が絶縁層６３３１および第２カラーフィルタ６３３０をパターニングすることにより形成される。
第２カラーフィルタ６３３０は、ｎ型半導体層６３２３が露出した後に形成されるものと説明されたが、いくつかの例示的な実施形態により、第２カラーフィルタ６３３０が先に形成された後、第２カラーフィルタ６３３０、第３透明電極６３２９、ｐ型半導体層６３２５および活性層がパターニングされて、その後、ｎ型半導体層６３２３を露出させてもよい。その後、絶縁層６３３１が形成されて、ｐ型半導体層６３２５および活性層の側面を覆うことができる。
図１０５Ｄを参照すれば、後続して、第３電極パッド６３３７および６３４０が第２カラーフィルタ６３３０または絶縁層６３３１上に形成される。第３電極パッド６３３７は、第２カラーフィルタ６３３０の開口部を介してｎ型半導体層６３２３に電気的に接続され、第３電極パッド６３４０は、第２カラーフィルタ６３３０の開口部を介して第３透明電極６３２９に電気的に接続される。
図１０６Ａを参照すれば、図１０５Ｄを参照して説明した第３ＬＥＤスタック６３００および第３電極パッド６３３７および６３４０が、図１０４Ｅを参照して説明した金属ボンディング材料６２６３によって第３接着層６２６１に結合される。金属ボンディング材料６２６３は、第２コネクタ６２５７および６２６０と第３電極パッド６３３７および６３４０とをそれぞれボンディングすることができ、第３接着層６２６１は、絶縁層６３３１と絶縁層６２５３とをボンディングすることができる。第３接着層６２６１および金属ボンディング材料６２６３を用いたボンディングは、図１０２Ａを参照して説明したものと類似しているので、それに関する詳細な説明は省略する。
第３基板６３２１は、第３ＬＥＤスタック６３００から分離され、第３ＬＥＤスタック６３００の表面が露出する。第３基板６３２１は、レーザリフトオフ、化学的リフトオフなどのような手法を利用して分離される。表面テクスチャリングによって粗面化された表面が露出した第３ＬＥＤスタック６３００の表面、すなわち、ｎ型半導体層６３２３の表面上に形成される。
第３接着層６２６１および金属ボンディング材料６２６３が第２ＬＥＤスタック６２００上に形成されて第３ＬＥＤスタック６３００をボンディングするものと説明されるが、いくつかの例示的な実施形態により、第３接着層６２６１および金属ボンディング材料６２６３は、第３ＬＥＤスタック６３００側に形成される。また、接着層が第２ＬＥＤスタック６２００および第３ＬＥＤスタック６３００上にそれぞれ形成され、これらの接着層は互いにボンディングされてもよい。
図１０６Ｂを参照すれば、後続して、隣接したピクセル間の領域がその後にエッチングされてピクセルを分離し、絶縁層６３４１が形成される。絶縁層６３４１は、各ピクセルの側面および上面を覆うことができる。隣接したピクセル間の領域は、基板６０２１を露出させるように除去可能であるが、本発明の概念がこれに限定されるものではない。例えば、第１接着層６１４１は、分離されずに複数のピクセル領域にわたって連続的に形成され、絶縁層６１３０も連続的であり得る。
図１０７を参照すれば、後続して、バリア６３５０がピクセル領域間の分離領域内に形成される。バリア６３５０は、光反射層または光吸収層で形成され、そのため、ピクセル間の光干渉が防止できる。光反射層は、例えば、ホワイトＰＳＲ、分布ブラッグ反射器、ＳｉＯ２のような絶縁層、その上に蒸着された反射性金属層、または高反射性有機層を含むことができる。光遮断層として、例えば、黒色エポキシが使用できる。
そのため、複数のピクセルが基板６０２１上に配列される、例示的な実施形態によるディスプレイ装置が提供される。各ピクセルにおいて、第１〜第３ＬＥＤスタック６１００、６２００および６３００は、電極パッド６０２７、６０２８、６０２９および６０３０を介して入力される電源によって独立して駆動可能である。
図１０８Ａ、図１０８Ｂおよび図１０８Ｃは、金属ボンディング材料６１４３、６１６３および６２６３の概略断面図である。
図１０８Ａを参照すれば、金属ボンディング材料６１４３、６１６３および６２６３は、第１〜第３接着層６１４１、６１６１および６２６１内の開口部内に配置される。金属ボンディング材料６１４３、６１６３および６２６３の下面は、電極パッド６０３０またはコネクタ６１６０または６２６０と接触し、そのため、金属ボンディング材料６１４３、６１６３および６２６３は、電極パッドまたはコネクタの上面の形状によって実質的に平坦な形状を有することができる。金属ボンディング材料６１４３、６１６３および６２６３の上面は、電極パッド６１４０、６２４０および６３４０の形状によって実質的に平坦な形状を有することができる。金属ボンディング材料６１４３、６１６３および６２６３の側面は、実質的に湾曲した形状を有することができる。金属ボンディング材料６１４３、６１６３および６２６３の中央部分は、外部に凸状の形状を有してもよい。
接着層６１４１、６１６１および６２６１の開口部の内壁も、実質的に開口部の内側に凸状の形状を有することができ、金属ボンディング材料６１４３、６１６３および６２６３の側面は、接着層６１４１、６１６１および６２６１の側面と接触可能である。しかし、金属ボンディング材料６１４３、６１６３および６２６３の体積が接着層６１４１、６１６１および６２６１の開口部の体積より小い場合、空き空間が図示のように開口部内に形成されてもよい。
図１０８Ｂを参照すれば、例示的な実施形態による金属ボンディング材料６１４３、６１６３および６２６３および接着層６１４１、６１６１および６２６１の形状は、図１０８Ａを参照して説明したものと実質的に類似しているが、側面の凸の部分が加熱によって相対的に低い位置に配置されるという点から相違がある。
図１０８Ｃを参照すれば、例示的な実施形態による金属ボンディング材料６１４３、６１６３および６２６３の形状は、図１０８Ｂを参照して説明したものと類似しているが、接着層６１４１、６１６１および６２６１の開口部の内壁の形状とは異なる。特に、開口部の内壁は、金属ボンディング材料によって凹状に形成される。
特定の例示的な実施形態および実施形態が本明細書で説明されたが、他の実施形態および変形例もかかる説明から明らかになろう。したがって、本発明の概念はこのような実施形態に限定されず、当業界における通常の知識を有する者にとって自明なように、添付した請求の範囲のより広い範囲および多様な自明な変形例と等価の配列体に限定される。
Claims (20)
- ディスプレイ用発光デバイスであって、
第１ＬＥＤサブユニットと、
前記第１ＬＥＤサブユニットの下に配置される第２ＬＥＤサブユニットと、
前記第２ＬＥＤサブユニットの下に配置される第３ＬＥＤサブユニットと、
前記第１、第２および第３ＬＥＤサブユニットを実質的に覆う絶縁層と、
前記第１、第２および第３ＬＥＤサブユニットに電気的に接続される電極パッドであって、共通電極パッド、第１電極パッド、第２電極パッドおよび第３電極パッドを具備する電極パッドと、を備え、
前記第１ＬＥＤサブユニットは、前記第２ＬＥＤサブユニットの一部の領域上に配置され、
前記第２ＬＥＤサブユニットは、前記第３ＬＥＤサブユニットの一部の領域上に配置され、
前記絶縁層は、前記電極パッド間の電気的な接続のための開口部を有し、
前記共通電極パッドは、前記絶縁層の開口部を介して第１、第２および第３ＬＥＤサブユニットに接続され、
前記第１、第２および第３電極パッドは、開口部のうちの少なくとも１つを介して第１、第２および第３ＬＥＤサブユニットにそれぞれ接続され、
前記第１、第２および第３ＬＥＤサブユニットは、前記電極パッドを用いて独立して駆動されるように構成される、ディスプレイ用発光デバイス。 - 前記第１ＬＥＤサブユニットで発生する光は、前記第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成され、
前記第２ＬＥＤサブユニットで発生する光は、前記第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成される、請求項１に記載の発光デバイス。 - 前記第１、第２および第３ＬＥＤサブユニットが、赤色光、緑色光および青色光をそれぞれ放射するように構成される、第１、第２および第３ＬＥＤスタックを備える、請求項２に記載の発光デバイス。
- 前記発光デバイスは、約１０，０００平方マイクロメートル未満の表面積を有するマイクロ発光ダイオードを備える、請求項２に記載の発光デバイス。
- 前記第１ＬＥＤサブユニットは、赤色、緑色および青色光のうちのいずれか１つを放射するように構成され、
前記第２ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１ＬＥＤサブユニットから放射される光とは異なる１つを放射するように構成され、
前記第３ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１および第２ＬＥＤサブユニットから放射される光とは異なる光を放射するように構成される、請求項４に記載の発光デバイス。 - 前記第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在し、第１ＬＥＤサブユニットの下面とオーミック接触する第１透明電極と、
前記第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、第２ＬＥＤサブユニットの下面とオーミック接触する第２透明電極と、
前記第３ＬＥＤサブユニットの上面とオーミック接触するように配置される第３透明電極とをさらに備え、
前記絶縁層の少なくとも一部の開口部が第１、第２および第３透明電極を露出させる、請求項１に記載の発光デバイス。 - 前記絶縁層の開口部のうちの１つが第２透明電極および第３透明電極をともに露出させる、請求項６に記載の発光デバイス。
- 前記第１、第２および第３ＬＥＤサブユニットは、それぞれ第１導電型半導体層および第２導電型半導体層を備え、
前記第１、第２および第３透明電極は、それぞれ第１、第２および第３ＬＥＤサブユニットの第２導電型半導体層に電気的に接続され、
前記第３ＬＥＤサブユニットの第２導電型半導体層は、第３ＬＥＤサブユニットの第１導電型半導体層の一部の領域上に配置される、請求項７に記載の発光デバイス。 - 前記第１ＬＥＤサブユニットおよび第２ＬＥＤサブユニットが第３ＬＥＤサブユニットの第２導電型半導体層の上部領域内に配置される、請求項８に記載の発光デバイス。
- 前記第２および第３電極パッドは、それぞれ第２ＬＥＤサブユニットの第１導電型半導体層および第３ＬＥＤサブユニットの第１導電型半導体層に電気的に接続される、請求項８に記載の発光デバイス。
- 前記第２および第３電極パッドは、それぞれ第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットの第１導電型半導体層に直接接続される、請求項９に記載の発光デバイス。
- 前記第３透明電極と第２透明電極との間に配置される第１カラーフィルタと、
前記第１カラーフィルタと異なる屈折率を有し、第２ＬＥＤサブユニットと第１透明電極との間に配置される第２カラーフィルタとをさらに備える、請求項６に記載の発光デバイス。 - 前記第１カラーフィルタと第２透明電極との間に介在する第１ボンディング層と、
前記第２カラーフィルタと第１透明電極との間に介在する第２ボンディング層とをさらに備える、請求項１２に記載の発光デバイス。 - 前記第３ＬＥＤサブユニットの下面に接続される基板をさらに備え、
前記基板は、サファイア材料および窒化ガリウム材料のうちの１つ以上を備える、請求項１に記載の発光デバイス。 - 前記第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットが絶縁層の開口部のうちの１つを介して共通に接続される、請求項１に記載の発光デバイス。
- 前記電極パッドと第１ＬＥＤサブユニットとの間に配置され、第１ＬＥＤサブユニットとオーミック接触するオーミック電極をさらに備え、
前記第１電極パッドは、オーミック電極に接続され；
前記絶縁層は、光反射層および光吸収層のうちの１つ以上を備える、請求項１に記載の発光デバイス。 - ディスプレイ装置であって、
発光デバイスをアクティブマトリクス駆動モードまたはパッシブマトリクス駆動モードで駆動するための駆動回路を有する回路基板と、
前記回路基板上にフリップボンディングされる複数の発光デバイスであって、発光デバイスのうちの少なくともいくつかは、請求項１に記載の発光デバイスを備える、複数の発光デバイスと、を備え、
電極パッドが回路基板に電気的に接続される、ディスプレイ装置。 - 前記発光デバイスが第３ＬＥＤサブユニットに隣接するそれぞれの基板を備え、
前記基板は、互いに離隔する、請求項１７に記載のディスプレイ装置。 - 発光積層構造であって、
上面および下面を含む基板と、
前記基板上に配置され、互いに異なる波長帯域の光を放射するように構成される複数の順次に積層されるエピタキシャルサブユニットであって、各エピタキシャルサブユニットが隣接したエピタキシャルサブユニットの発光領域と重なる発光領域を有する、複数の順次に積層されるエピタキシャルサブユニットと、
前記エピタキシャルサブユニットの側面の少なくとも一部分を覆う実質的な非透過性膜と、を備え、
前記エピタキシャルサブユニットの側面は、基板の上部および下面のうちの１つに対して傾斜している、発光積層構造。 - ディスプレイ用発光ダイオード（ＬＥＤ）ピクセルであって、
第１ＬＥＤサブユニットと、
前記第１ＬＥＤサブユニット上に配置される第２ＬＥＤサブユニットと、
前記第２ＬＥＤサブユニット上に配置される第３ＬＥＤサブユニットと、
前記第１、第２および第３ＬＥＤサブユニットの少なくとも１つの側面上に配置され、ＬＥＤサブユニットのうちの少なくとも１つに電気的に接続されるコネクタと、
前記ＬＥＤサブユニットの少なくとも１つの側面からコネクタを絶縁させるための絶縁層と、を備え、
前記ＬＥＤサブユニットの少なくとも１つの側面は、第１、第２および第３ＬＥＤサブユニットのうちの１つの底面に対して傾斜し、
前記コネクタは、前記ＬＥＤサブユニットの傾斜した側面上に配置される、ディスプレイ用発光ダイオードピクセル。
Applications Claiming Priority (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762608297P | 2017-12-20 | 2017-12-20 | |
| US62/608,297 | 2017-12-20 | ||
| US201862613333P | 2018-01-03 | 2018-01-03 | |
| US62/613,333 | 2018-01-03 | ||
| US201862614900P | 2018-01-08 | 2018-01-08 | |
| US62/614,900 | 2018-01-08 | ||
| US201862638797P | 2018-03-05 | 2018-03-05 | |
| US62/638,797 | 2018-03-05 | ||
| US201862683564P | 2018-06-11 | 2018-06-11 | |
| US201862683553P | 2018-06-11 | 2018-06-11 | |
| US62/683,564 | 2018-06-11 | ||
| US62/683,553 | 2018-06-11 | ||
| US16/198,850 US11552057B2 (en) | 2017-12-20 | 2018-11-22 | LED unit for display and display apparatus having the same |
| US16/198,850 | 2018-11-22 | ||
| PCT/KR2018/016170 WO2019124952A1 (en) | 2017-12-20 | 2018-12-19 | Led unit for display and display apparatus having the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021508170A true JP2021508170A (ja) | 2021-02-25 |
| JP7387606B2 JP7387606B2 (ja) | 2023-11-28 |
Family
ID=66816318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020533800A Active JP7387606B2 (ja) | 2017-12-20 | 2018-12-19 | ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US11552057B2 (ja) |
| EP (1) | EP3729519A4 (ja) |
| JP (1) | JP7387606B2 (ja) |
| KR (1) | KR102632225B1 (ja) |
| CN (3) | CN110770920B (ja) |
| BR (1) | BR112020012281A2 (ja) |
| WO (1) | WO2019124952A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022185871A1 (ja) * | 2021-03-01 | 2022-09-09 | 株式会社テイデック | 三次元ディスプレイ |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101840114B1 (ko) * | 2016-05-30 | 2018-03-19 | 재단법인 멀티스케일 에너지시스템 연구단 | 크랙 함유 투명 전도성 박막을 구비하는 고감도 센서 및 그의 제조 방법 |
| FR3068516B1 (fr) * | 2017-06-30 | 2019-08-09 | Aledia | Dispositif optoelectronique comprenant des diodes electroluminescentes |
| JP7057134B2 (ja) * | 2018-01-10 | 2022-04-19 | キヤノン株式会社 | 表示装置及び撮像装置 |
| KR102606995B1 (ko) * | 2018-02-13 | 2023-11-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR102468815B1 (ko) * | 2018-04-04 | 2022-11-18 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
| US10879419B2 (en) | 2018-08-17 | 2020-12-29 | Seoul Viosys Co., Ltd. | Light emitting device |
| US20220013510A1 (en) * | 2018-11-16 | 2022-01-13 | Sakai Display Products Corporation | Micro led device and method for manufacturing same |
| US20210336099A1 (en) * | 2018-11-16 | 2021-10-28 | Sakai Display Products Corporation | Micro led device and method for manufacturing same |
| KR20200070901A (ko) * | 2018-12-10 | 2020-06-18 | 삼성전자주식회사 | 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법 |
| US11508876B2 (en) * | 2018-12-31 | 2022-11-22 | Seoul Viosys Co., Ltd. | Light emitting device package and display device having the same |
| JP2022523081A (ja) * | 2019-01-29 | 2022-04-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | μ－ＬＥＤ、μ－ＬＥＤ配置構造、ディスプレイおよびそれらに関する方法 |
| CN114793476A (zh) * | 2019-06-19 | 2022-07-26 | 上海显耀显示科技有限公司 | 用于同轴多色led的系统和方法 |
| US10971650B2 (en) * | 2019-07-29 | 2021-04-06 | Lextar Electronics Corporation | Light emitting device |
| US20210043678A1 (en) * | 2019-08-07 | 2021-02-11 | Seoul Viosys Co., Ltd. | Led display panel and led display apparatus having the same |
| EP4020552A4 (en) * | 2019-08-20 | 2023-10-04 | Seoul Viosys Co., Ltd | ELECTROLUMINESCENT ELEMENT FOR SCREEN, AND DISPLAY DEVICE COMPRISING SAME |
| US11605756B2 (en) * | 2019-08-21 | 2023-03-14 | Purdue Research Foundation | Light emitting device and method of making the same |
| US11398462B2 (en) * | 2019-09-18 | 2022-07-26 | Seoul Viosys Co., Ltd. | Light emitting device for display and light emitting package having the same |
| US11038088B2 (en) | 2019-10-14 | 2021-06-15 | Lextar Electronics Corporation | Light emitting diode package |
| KR20210045169A (ko) * | 2019-10-16 | 2021-04-26 | 엘지디스플레이 주식회사 | 발광표시장치 및 이의 구동방법 |
| US11817435B2 (en) | 2019-10-28 | 2023-11-14 | Seoul Viosys Co., Ltd. | Light emitting device for display and LED display apparatus having the same |
| US11658275B2 (en) * | 2019-10-28 | 2023-05-23 | Seoul Viosys Co., Ltd. | Light emitting device for display and LED display apparatus having the same |
| CN212907741U (zh) * | 2019-10-28 | 2021-04-06 | 首尔伟傲世有限公司 | 发光元件及具有此的显示装置 |
| US11437353B2 (en) * | 2019-11-15 | 2022-09-06 | Seoul Viosys Co., Ltd. | Light emitting device for display and display apparatus having the same |
| CN114747024A (zh) * | 2019-11-15 | 2022-07-12 | 首尔伟傲世有限公司 | 显示器用发光元件及具有其的显示装置 |
| KR102364498B1 (ko) * | 2019-12-11 | 2022-02-17 | 주식회사 썬다이오드코리아 | 수직으로 적층되고 공통 전극을 가지는 마이크로 디스플레이의 화소 |
| US11688840B2 (en) * | 2019-12-28 | 2023-06-27 | Seoul Viosys Co., Ltd. | Light emitting device and led display apparatus having the same |
| CN113556882B (zh) * | 2020-04-23 | 2022-08-16 | 鹏鼎控股(深圳)股份有限公司 | 透明电路板的制作方法以及透明电路板 |
| CN214672654U (zh) * | 2020-06-03 | 2021-11-09 | 首尔伟傲世有限公司 | 发光元件模块及包括该发光元件模块的显示器装置 |
| KR20230022943A (ko) | 2020-06-03 | 2023-02-16 | 제이드 버드 디스플레이(상하이) 리미티드 | 수평 광 방출을 갖는 다색 led 픽셀 유닛을 위한 시스템들 및 방법들 |
| US11735569B2 (en) | 2020-06-03 | 2023-08-22 | Seoul Viosys Co., Ltd. | Light emitting device module and display apparatus having the same |
| US11489089B2 (en) * | 2020-06-19 | 2022-11-01 | Lextar Electronics Corporation | Light emitting device with two vertically-stacked light emitting cells |
| CN111697122A (zh) * | 2020-07-13 | 2020-09-22 | 东莞市中麒光电技术有限公司 | 一种显示模块及其制作方法、led显示模组和led显示屏 |
| TWI777887B (zh) * | 2020-08-19 | 2022-09-11 | 友達光電股份有限公司 | 元件基板及其製造方法 |
| US11646300B2 (en) * | 2020-09-01 | 2023-05-09 | Jade Bird Display (shanghai) Limited | Double color micro LED display panel |
| CN112736169A (zh) * | 2021-03-30 | 2021-04-30 | 北京芯海视界三维科技有限公司 | 发光器件及显示装置 |
| WO2022220537A1 (ko) * | 2021-04-12 | 2022-10-20 | 서울바이오시스주식회사 | 발광 소자 및 이를 포함하는 발광 모듈 |
| US20220336427A1 (en) * | 2021-04-14 | 2022-10-20 | Seoul Viosys Co., Ltd. | Unit pixel for led display and led display apparatus having the same |
| US20220336428A1 (en) * | 2021-04-19 | 2022-10-20 | Seoul Viosys Co, Ltd. | Light emitting diode and display apparatus having the same |
| TWI789764B (zh) * | 2021-05-21 | 2023-01-11 | 友達光電股份有限公司 | 發光元件及其製造方法與發光裝置的製造方法 |
| JP2023032326A (ja) * | 2021-08-26 | 2023-03-09 | 沖電気工業株式会社 | 発光装置、半導体構造体、薄膜層製造方法及び発光装置製造方法 |
| CN114078403B (zh) * | 2021-11-24 | 2024-05-28 | 康佳集团股份有限公司 | 一种高PPI彩色Micro-LED显示屏及制作方法 |
| TWI830171B (zh) * | 2022-03-16 | 2024-01-21 | 錼創顯示科技股份有限公司 | 微型發光二極體 |
| WO2023243735A1 (ko) * | 2022-06-13 | 2023-12-21 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| CN114899286B (zh) * | 2022-07-12 | 2022-10-25 | 诺视科技(苏州)有限公司 | 一种像素级分立器件及其制作方法 |
| CN114899291B (zh) * | 2022-07-12 | 2022-10-25 | 诺视科技(苏州)有限公司 | 用于半导体器件的像素单元及其制作方法、微显示屏 |
| GB202213313D0 (en) * | 2022-09-12 | 2022-10-26 | Cambridge Entpr Ltd | Optical film for augmented reality devices |
| TWI819863B (zh) * | 2022-10-26 | 2023-10-21 | 友達光電股份有限公司 | 顯示面板 |
Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101981A (ja) * | 1983-11-08 | 1985-06-06 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JPH02283079A (ja) * | 1989-04-25 | 1990-11-20 | Matsushita Electric Ind Co Ltd | 発光素子 |
| JPH0613655A (ja) * | 1992-04-17 | 1994-01-21 | Sharp Corp | 半導体発光素子および半導体表示装置 |
| JPH07254732A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体発光装置 |
| JPH08213657A (ja) * | 1994-10-24 | 1996-08-20 | Mitsubishi Electric Corp | 可視光ｌｅｄ装置，及びその製造方法 |
| JPH08293625A (ja) * | 1995-04-25 | 1996-11-05 | Sumitomo Electric Ind Ltd | 三原色発光素子およびその製造方法 |
| JP2000507029A (ja) * | 1996-03-06 | 2000-06-06 | ザ トラスティーズ オブ プリンストン ユニバーシティ | 有機装置のための透明コンタクト |
| US6100103A (en) * | 1998-05-21 | 2000-08-08 | Electronics And Telecommunications Research Institute | Highly integrated multicolor light emitting device and a method for manufacturing the same |
| JP2003197968A (ja) * | 2001-12-18 | 2003-07-11 | Shuko Cho | 透明導電層及び反射層で直接結合されたチップの積み重ねによるフルカラー発光ダイオード光源のパッケージ構造 |
| JP2005072323A (ja) * | 2003-08-26 | 2005-03-17 | Oki Data Corp | 半導体装置 |
| KR20060080829A (ko) * | 2005-01-06 | 2006-07-11 | 엘지전자 주식회사 | 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법 |
| JP2006319099A (ja) * | 2005-05-12 | 2006-11-24 | Oki Data Corp | 半導体装置、プリントヘッド及び画像形成装置 |
| JP2007095844A (ja) * | 2005-09-27 | 2007-04-12 | Oki Data Corp | 半導体発光複合装置 |
| JP2008159577A (ja) * | 2006-11-30 | 2008-07-10 | Semiconductor Energy Lab Co Ltd | 発光素子およびその発光素子を用いた発光装置 |
| JP2008263127A (ja) * | 2007-04-13 | 2008-10-30 | Toshiba Corp | Ｌｅｄ装置 |
| US20090078955A1 (en) * | 2007-09-26 | 2009-03-26 | Iii-N Technlogy, Inc | Micro-Emitter Array Based Full-Color Micro-Display |
| JP2010041057A (ja) * | 2008-08-05 | 2010-02-18 | Samsung Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011501408A (ja) * | 2007-10-12 | 2011-01-06 | エイジェンシー フォア サイエンス テクノロジー アンド リサーチ | 蛍光体を含まない赤色及び白色窒化物ベースのｌｅｄの作製 |
| US20110140132A1 (en) * | 2009-12-10 | 2011-06-16 | Dae Sung Kang | Light-Emitting Device |
| JP2012195529A (ja) * | 2011-03-18 | 2012-10-11 | Yamaguchi Univ | 多波長発光素子及びその製造方法 |
| JP2014187366A (ja) * | 2013-03-25 | 2014-10-02 | Biroku Kagi Kofun Yugenkoshi | 積層型発光ダイオードのアレイ構造 |
| US20170288093A1 (en) * | 2016-04-04 | 2017-10-05 | Samsung Electronics Co., Ltd. | Led light source module and display device |
Family Cites Families (188)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0710003B2 (ja) | 1988-03-11 | 1995-02-01 | 信越半導体株式会社 | 混色発光半導体素子 |
| JP3620877B2 (ja) | 1994-09-16 | 2005-02-16 | 豊田合成株式会社 | ３族窒化物半導体平面発光素子 |
| FR2726126A1 (fr) | 1994-10-24 | 1996-04-26 | Mitsubishi Electric Corp | Procede de fabrication de dispositifs a diodes electroluminescentes a lumiere visible |
| US5707745A (en) | 1994-12-13 | 1998-01-13 | The Trustees Of Princeton University | Multicolor organic light emitting devices |
| JPH08274376A (ja) | 1995-03-15 | 1996-10-18 | Texas Instr Inc <Ti> | シリコンに格子整合したｉｉｉ−ｖ化合物半導体エミッター |
| US5583350A (en) | 1995-11-02 | 1996-12-10 | Motorola | Full color light emitting diode display assembly |
| US5583349A (en) * | 1995-11-02 | 1996-12-10 | Motorola | Full color light emitting diode display |
| US6046543A (en) | 1996-12-23 | 2000-04-04 | The Trustees Of Princeton University | High reliability, high efficiency, integratable organic light emitting devices and methods of producing same |
| US6459100B1 (en) | 1998-09-16 | 2002-10-01 | Cree, Inc. | Vertical geometry ingan LED |
| US6853411B2 (en) | 2001-02-20 | 2005-02-08 | Eastman Kodak Company | Light-producing high aperture ratio display having aligned tiles |
| JP3643328B2 (ja) | 2001-08-21 | 2005-04-27 | ファナック株式会社 | ２次元ｌｄアレイ発光装置 |
| TW522534B (en) | 2001-09-11 | 2003-03-01 | Hsiu-Hen Chang | Light source of full color LED using die bonding and packaging technology |
| US6888305B2 (en) | 2001-11-06 | 2005-05-03 | Universal Display Corporation | Encapsulation structure that acts as a multilayer mirror |
| CN100392873C (zh) | 2001-12-07 | 2008-06-04 | 张修恒 | 叠置晶片全彩色发光二极管的封装结构及方法 |
| TW523942B (en) | 2002-03-05 | 2003-03-11 | Hsiu-Hen Chang | package socket and package legs structure for LED and manufacturing of the same |
| US7511311B2 (en) | 2002-08-01 | 2009-03-31 | Nichia Corporation | Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same |
| US6717358B1 (en) | 2002-10-09 | 2004-04-06 | Eastman Kodak Company | Cascaded organic electroluminescent devices with improved voltage stability |
| EP1482566A3 (en) | 2003-05-28 | 2004-12-08 | Chang Hsiu Hen | Light emitting diode electrode structure and full color light emitting diode formed by overlap cascaded die bonding |
| JP4699681B2 (ja) | 2003-06-27 | 2011-06-15 | パナソニック株式会社 | Ｌｅｄモジュール、および照明装置 |
| CN1275337C (zh) | 2003-09-17 | 2006-09-13 | 北京工大智源科技发展有限公司 | 高效高亮度多有源区隧道再生白光发光二极管 |
| JP2005190768A (ja) | 2003-12-25 | 2005-07-14 | Toyota Industries Corp | 照明装置 |
| US7745986B2 (en) | 2004-02-09 | 2010-06-29 | Universal Display Corporation | Transflective display having full color OLED blacklight |
| EP2254390B1 (en) | 2004-03-26 | 2012-07-04 | Panasonic Corporation | Organic light emitting element |
| US7528810B2 (en) | 2004-05-25 | 2009-05-05 | Victor Company Of Japan, Limited | Display with multiple emission layers |
| US20070170444A1 (en) | 2004-07-07 | 2007-07-26 | Cao Group, Inc. | Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same |
| US7271420B2 (en) | 2004-07-07 | 2007-09-18 | Cao Group, Inc. | Monolitholic LED chip to emit multiple colors |
| US20080128728A1 (en) | 2004-09-10 | 2008-06-05 | Luminus Devices, Inc. | Polarized light-emitting devices and methods |
| US8017955B2 (en) | 2004-11-19 | 2011-09-13 | Koninklijke Philips Electronics N.V. | Composite LED modules |
| KR100665120B1 (ko) | 2005-02-28 | 2007-01-09 | 삼성전기주식회사 | 수직구조 질화물 반도체 발광소자 |
| WO2006100711A1 (ja) | 2005-03-18 | 2006-09-28 | Fujitsu Limited | 表示装置およびその製造方法 |
| KR100691177B1 (ko) | 2005-05-31 | 2007-03-09 | 삼성전기주식회사 | 백색 발광소자 |
| JP4802556B2 (ja) | 2005-06-06 | 2011-10-26 | ソニー株式会社 | チップ状電子部品の製造方法 |
| KR100672535B1 (ko) | 2005-07-25 | 2007-01-24 | 엘지전자 주식회사 | 유기 ｅｌ 소자 및 그 제조방법 |
| JP4869661B2 (ja) | 2005-08-23 | 2012-02-08 | 株式会社Ｊｖｃケンウッド | 表示装置 |
| JP5193048B2 (ja) | 2005-09-30 | 2013-05-08 | ソウル オプト デバイス カンパニー リミテッド | 垂直に積層された発光ダイオードを有する発光素子 |
| JP2007114278A (ja) | 2005-10-18 | 2007-05-10 | Fuji Xerox Co Ltd | 光アドレス型空間光変調素子の駆動方法、および光アドレス型空間光変調素子駆動装置 |
| KR100845694B1 (ko) | 2006-01-18 | 2008-07-11 | 주식회사 엘지화학 | 적층형 유기발광소자 |
| US7737451B2 (en) | 2006-02-23 | 2010-06-15 | Cree, Inc. | High efficiency LED with tunnel junction layer |
| US20070222922A1 (en) | 2006-03-22 | 2007-09-27 | Eastman Kodak Company | Graded contrast enhancing layer for use in displays |
| US7808013B2 (en) | 2006-10-31 | 2010-10-05 | Cree, Inc. | Integrated heat spreaders for light emitting devices (LEDs) and related assemblies |
| KR20080054626A (ko) | 2006-12-13 | 2008-06-18 | 엘지디스플레이 주식회사 | 유기 전계발광표시소자 및 그 제조방법 |
| TWI440210B (zh) | 2007-01-22 | 2014-06-01 | Cree Inc | 使用發光裝置外部互連陣列之照明裝置及其製造方法 |
| EP2122695A4 (en) | 2007-03-08 | 2013-09-11 | 3M Innovative Properties Co | NETWORK OF LUMINESCENT ELEMENTS |
| US7687812B2 (en) | 2007-06-15 | 2010-03-30 | Tpo Displays Corp. | Light-emitting diode arrays and methods of manufacture |
| US20080308819A1 (en) | 2007-06-15 | 2008-12-18 | Tpo Displays Corp. | Light-Emitting Diode Arrays and Methods of Manufacture |
| US9136498B2 (en) | 2007-06-27 | 2015-09-15 | Qd Vision, Inc. | Apparatus and method for modulating photon output of a quantum dot light emitting device |
| DE102007030129A1 (de) | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
| JP2009016467A (ja) * | 2007-07-03 | 2009-01-22 | Sony Corp | 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置 |
| US8022421B2 (en) | 2007-11-06 | 2011-09-20 | Industrial Technology Institute | Light emitting module having LED pixels and method of forming the same |
| US7732803B2 (en) | 2008-05-01 | 2010-06-08 | Bridgelux, Inc. | Light emitting device having stacked multiple LEDS |
| KR100937866B1 (ko) | 2008-05-15 | 2010-01-21 | 삼성모바일디스플레이주식회사 | 유기발광 표시장치 |
| KR101458958B1 (ko) | 2008-06-10 | 2014-11-13 | 삼성전자주식회사 | 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법 |
| JP2009302201A (ja) | 2008-06-11 | 2009-12-24 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子 |
| DE102008030584A1 (de) | 2008-06-27 | 2009-12-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement |
| TWI537900B (zh) | 2008-08-19 | 2016-06-11 | 索爾維美國有限公司 | 使用者可組態之鑲嵌發光裝置 |
| TW201014452A (en) | 2008-08-19 | 2010-04-01 | Plextronics Inc | Organic light emitting diode lighting devices |
| JP5097057B2 (ja) * | 2008-08-29 | 2012-12-12 | 株式会社沖データ | 表示装置 |
| JP4555880B2 (ja) * | 2008-09-04 | 2010-10-06 | 株式会社沖データ | 積層半導体発光装置及び画像形成装置 |
| JP5024247B2 (ja) | 2008-09-12 | 2012-09-12 | 日立電線株式会社 | 発光素子 |
| US7977872B2 (en) | 2008-09-16 | 2011-07-12 | Global Oled Technology Llc | High-color-temperature tandem white OLED |
| TW201017863A (en) | 2008-10-03 | 2010-05-01 | Versitech Ltd | Semiconductor color-tunable broadband light sources and full-color microdisplays |
| US8809893B2 (en) | 2008-11-14 | 2014-08-19 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
| US9184410B2 (en) | 2008-12-22 | 2015-11-10 | Samsung Display Co., Ltd. | Encapsulated white OLEDs having enhanced optical output |
| EP2406821A2 (en) | 2009-03-13 | 2012-01-18 | Tessera, Inc. | Stacked microelectronic assemblies having vias extending through bond pads |
| US8946204B2 (en) | 2009-05-07 | 2015-02-03 | Gruenenthal Gmbh | Substituted phenylureas and phenylamides as vanilloid receptor ligands |
| KR101077789B1 (ko) | 2009-08-07 | 2011-10-28 | 한국과학기술원 | Ｌｅｄ 디스플레이 제조 방법 및 이에 의하여 제조된 ｌｅｄ 디스플레이 |
| US8796699B2 (en) | 2009-11-24 | 2014-08-05 | University Of Florida Research Foundation, Inc. | Method and apparatus for sensing infrared radiation |
| US8642363B2 (en) | 2009-12-09 | 2014-02-04 | Nano And Advanced Materials Institute Limited | Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology |
| US9236532B2 (en) | 2009-12-14 | 2016-01-12 | Seoul Viosys Co., Ltd. | Light emitting diode having electrode pads |
| JP5443286B2 (ja) | 2009-12-24 | 2014-03-19 | スタンレー電気株式会社 | フェイスアップ型光半導体装置 |
| KR101631652B1 (ko) | 2009-12-29 | 2016-06-20 | 삼성전자주식회사 | 광민감성 투명 산화물 반도체 재료를 이용한 이미지 센서 |
| JP2011159671A (ja) | 2010-01-29 | 2011-08-18 | Oki Data Corp | 半導体発光装置および画像表示装置 |
| US20110204376A1 (en) | 2010-02-23 | 2011-08-25 | Applied Materials, Inc. | Growth of multi-junction led film stacks with multi-chambered epitaxy system |
| EP2366753B1 (en) | 2010-03-02 | 2015-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-Emitting Element and Lighting Device |
| US8866131B2 (en) | 2010-04-02 | 2014-10-21 | Hitachi, Ltd. | Organic light-emitting device and light source apparatus using same |
| CN102668135B (zh) * | 2010-06-24 | 2016-08-17 | 首尔伟傲世有限公司 | 发光二极管 |
| KR101252032B1 (ko) | 2010-07-08 | 2013-04-10 | 삼성전자주식회사 | 반도체 발광소자 및 이의 제조방법 |
| US9178107B2 (en) | 2010-08-03 | 2015-11-03 | Industrial Technology Research Institute | Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same |
| JP5333382B2 (ja) | 2010-08-27 | 2013-11-06 | 豊田合成株式会社 | 発光素子 |
| US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US8283215B2 (en) | 2010-10-13 | 2012-10-09 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US9941319B2 (en) | 2010-10-13 | 2018-04-10 | Monolithic 3D Inc. | Semiconductor and optoelectronic methods and devices |
| KR20120040011A (ko) | 2010-10-18 | 2012-04-26 | 한국전자통신연구원 | 발광 다이오드 |
| JP5777879B2 (ja) | 2010-12-27 | 2015-09-09 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
| CN102593303A (zh) | 2011-01-05 | 2012-07-18 | 晶元光电股份有限公司 | 具有栓塞的发光元件 |
| US20120236532A1 (en) | 2011-03-14 | 2012-09-20 | Koo Won-Hoe | Led engine for illumination |
| FR2964498A1 (fr) | 2011-03-21 | 2012-03-09 | Soitec Silicon On Insulator | Empilement de led de couleur |
| WO2012128188A1 (en) | 2011-03-23 | 2012-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and lighting device |
| JP5095840B2 (ja) | 2011-04-26 | 2012-12-12 | 株式会社東芝 | 半導体発光素子 |
| WO2012147759A1 (ja) | 2011-04-27 | 2012-11-01 | Ｊｘ日鉱日石エネルギー株式会社 | 有機ｅｌ素子用の光取出し透明基板及びそれを用いた有機ｅｌ素子 |
| TW201248945A (en) | 2011-05-31 | 2012-12-01 | Chi Mei Lighting Tech Corp | Light-emitting diode device and method for manufacturing the same |
| US8884316B2 (en) | 2011-06-17 | 2014-11-11 | Universal Display Corporation | Non-common capping layer on an organic device |
| JP2013070030A (ja) | 2011-09-06 | 2013-04-18 | Sony Corp | 撮像素子、電子機器、並びに、情報処理装置 |
| KR101902392B1 (ko) | 2011-10-26 | 2018-10-01 | 엘지이노텍 주식회사 | 발광 소자 |
| KR101888604B1 (ko) * | 2011-10-28 | 2018-08-14 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| DE102011056888A1 (de) | 2011-12-22 | 2013-06-27 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung |
| CN102593290B (zh) | 2012-01-18 | 2014-08-13 | 鄂尔多斯市荣泰光电科技有限责任公司 | 白光led外延片及其制作工艺以及白光led芯片的制作方法 |
| KR20130104612A (ko) | 2012-03-14 | 2013-09-25 | 서울바이오시스 주식회사 | 발광 다이오드 및 그것을 제조하는 방법 |
| US20130264587A1 (en) | 2012-04-04 | 2013-10-10 | Phostek, Inc. | Stacked led device using oxide bonding |
| US8835948B2 (en) | 2012-04-19 | 2014-09-16 | Phostek, Inc. | Stacked LED device with diagonal bonding pads |
| JP5888096B2 (ja) | 2012-04-26 | 2016-03-16 | コニカミノルタ株式会社 | 表示装置 |
| TW201344955A (zh) | 2012-04-27 | 2013-11-01 | Phostek Inc | 發光二極體裝置 |
| US9257665B2 (en) | 2012-09-14 | 2016-02-09 | Universal Display Corporation | Lifetime OLED display |
| US8946052B2 (en) | 2012-09-26 | 2015-02-03 | Sandia Corporation | Processes for multi-layer devices utilizing layer transfer |
| DE102013112602B4 (de) | 2012-12-18 | 2020-11-12 | Lg Display Co., Ltd. | Weiße organische Lichtemissionsvorrichtung |
| US20140184062A1 (en) | 2012-12-27 | 2014-07-03 | GE Lighting Solutions, LLC | Systems and methods for a light emitting diode chip |
| US20140191243A1 (en) | 2013-01-08 | 2014-07-10 | University Of Florida Research Foundation, Inc. | Patterned articles and light emitting devices therefrom |
| US9443833B2 (en) | 2013-01-31 | 2016-09-13 | Nthdegree Technologies Worldwide Inc. | Transparent overlapping LED die layers |
| JP2014175427A (ja) | 2013-03-07 | 2014-09-22 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| CN105230124A (zh) | 2013-05-17 | 2016-01-06 | 松下知识产权经营株式会社 | 有机电致发光元件 |
| DE112014002456B4 (de) | 2013-05-17 | 2017-07-13 | Panasonic Intellectual Property Management Co., Ltd. | Organisches elektrolumineszierendes Element und Beleuchtungs-Einrichtung |
| JP2015012044A (ja) | 2013-06-26 | 2015-01-19 | 株式会社東芝 | 半導体発光素子 |
| KR102050461B1 (ko) | 2013-06-28 | 2019-11-29 | 엘지디스플레이 주식회사 | 유기 발광 소자 |
| JP2015012244A (ja) | 2013-07-01 | 2015-01-19 | 株式会社東芝 | 半導体発光素子 |
| TWI727366B (zh) | 2013-08-09 | 2021-05-11 | 日商半導體能源研究所股份有限公司 | 發光元件、顯示模組、照明模組、發光裝置、顯示裝置、電子裝置、及照明裝置 |
| DE102013109451B9 (de) | 2013-08-30 | 2017-07-13 | Osram Oled Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| JP2016540347A (ja) | 2013-11-15 | 2016-12-22 | ロッキード・マーティン・アドバンスト・エナジー・ストレージ・エルエルシーＬｏｃｋｈｅｅｄ Ｍａｒｔｉｎ Ａｄｖａｎｃｅｄ Ｅｎｅｒｇｙ Ｓｔｏｒａｇｅ， ＬＬＣ | レドックスフロー電池の充電状態確定方法及び基準電極の較正方法 |
| JP6497647B2 (ja) | 2013-12-24 | 2019-04-10 | パナソニックＩｐマネジメント株式会社 | 表示装置及び表示装置の製造方法 |
| KR101452801B1 (ko) | 2014-03-25 | 2014-10-22 | 광주과학기술원 | 발광다이오드 및 이의 제조방법 |
| KR20150121306A (ko) | 2014-04-18 | 2015-10-29 | 포항공과대학교 산학협력단 | 질화물 반도체 발광소자 및 이의 제조방법 |
| KR20150131522A (ko) | 2014-05-15 | 2015-11-25 | 엘지디스플레이 주식회사 | 유기 발광 표시 소자 디스플레이 패널 |
| US9831387B2 (en) | 2014-06-14 | 2017-11-28 | Hiphoton Co., Ltd. | Light engine array |
| JP2016027361A (ja) | 2014-07-01 | 2016-02-18 | 株式会社リコー | エレクトロクロミック表示装置およびその製造方法、駆動方法 |
| GB201413578D0 (en) | 2014-07-31 | 2014-09-17 | Infiniled Ltd | A colour iled display on silicon |
| JP6351520B2 (ja) | 2014-08-07 | 2018-07-04 | 株式会社東芝 | 半導体発光素子 |
| JP6413460B2 (ja) | 2014-08-08 | 2018-10-31 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
| KR20160027875A (ko) | 2014-08-28 | 2016-03-10 | 서울바이오시스 주식회사 | 발광소자 |
| US9799719B2 (en) | 2014-09-25 | 2017-10-24 | X-Celeprint Limited | Active-matrix touchscreen |
| KR101888608B1 (ko) | 2014-10-17 | 2018-09-20 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 조명 장치 |
| US9847051B2 (en) | 2014-11-04 | 2017-12-19 | Apple Inc. | Organic light-emitting diode display with minimized subpixel crosstalk |
| US9698134B2 (en) | 2014-11-27 | 2017-07-04 | Sct Technology, Ltd. | Method for manufacturing a light emitted diode display |
| US20160163940A1 (en) | 2014-12-05 | 2016-06-09 | Industrial Technology Research Institute | Package structure for light emitting device |
| KR102402260B1 (ko) | 2015-01-08 | 2022-05-27 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자 패키지 |
| KR102434778B1 (ko) | 2015-03-26 | 2022-08-23 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자 패키지 |
| KR102038443B1 (ko) | 2015-03-26 | 2019-10-30 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| KR101771461B1 (ko) | 2015-04-24 | 2017-08-25 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| JP6637674B2 (ja) | 2015-04-30 | 2020-01-29 | 信越化学工業株式会社 | プリント配線板、プリント配線板の製造方法、及び半導体装置 |
| CN104952995B (zh) | 2015-05-05 | 2017-08-25 | 湘能华磊光电股份有限公司 | 一种iii族半导体发光器件的倒装结构 |
| US20160336482A1 (en) | 2015-05-12 | 2016-11-17 | Epistar Corporation | Light-emitting device |
| DE102015108532A1 (de) | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte |
| DE102015108545A1 (de) | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| JP2016225221A (ja) | 2015-06-02 | 2016-12-28 | コニカミノルタ株式会社 | 電界発光素子 |
| JP2017011202A (ja) | 2015-06-25 | 2017-01-12 | 京セラ株式会社 | 発光装置 |
| TWI577042B (zh) | 2015-07-15 | 2017-04-01 | 南臺科技大學 | 發光二極體晶片及數據發射及接收裝置 |
| KR102594189B1 (ko) | 2015-08-18 | 2023-10-26 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치 |
| KR102415331B1 (ko) | 2015-08-26 | 2022-06-30 | 삼성전자주식회사 | 발광 소자 패키지, 및 이를 포함하는 장치 |
| KR102443035B1 (ko) | 2015-09-02 | 2022-09-16 | 삼성전자주식회사 | Led 구동 장치 및 그를 포함하는 조명 장치 |
| US10032757B2 (en) | 2015-09-04 | 2018-07-24 | Hong Kong Beida Jade Bird Display Limited | Projection display system |
| US10304811B2 (en) | 2015-09-04 | 2019-05-28 | Hong Kong Beida Jade Bird Display Limited | Light-emitting diode display panel with micro lens array |
| KR102460072B1 (ko) | 2015-09-10 | 2022-10-31 | 삼성전자주식회사 | 반도체 발광 소자 |
| KR102406606B1 (ko) | 2015-10-08 | 2022-06-09 | 삼성디스플레이 주식회사 | 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법 |
| KR101739851B1 (ko) | 2015-10-30 | 2017-05-25 | 주식회사 썬다이오드코리아 | 파장변환구조체를 포함하는 발광 소자 |
| US10304813B2 (en) | 2015-11-05 | 2019-05-28 | Innolux Corporation | Display device having a plurality of bank structures |
| KR102546307B1 (ko) | 2015-12-02 | 2023-06-21 | 삼성전자주식회사 | 발광 소자 및 이를 포함하는 표시 장치 |
| KR20170082187A (ko) | 2016-01-05 | 2017-07-14 | 삼성전자주식회사 | 백색 발광장치 및 디스플레이 장치 |
| TWI581455B (zh) | 2016-01-29 | 2017-05-01 | 友達光電股份有限公司 | 發光裝置及發光裝置之製造方法 |
| KR102524805B1 (ko) | 2016-02-12 | 2023-04-25 | 삼성전자주식회사 | 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치 |
| WO2017145026A1 (en) | 2016-02-23 | 2017-08-31 | Silanna UV Technologies Pte Ltd | Resonant optical cavity light emitting device |
| KR102328852B1 (ko) | 2016-02-24 | 2021-11-22 | 삼성디스플레이 주식회사 | 유기발광소자 |
| WO2017146477A1 (ko) | 2016-02-26 | 2017-08-31 | 서울반도체주식회사 | 디스플레이 장치 및 그의 제조 방법 |
| DE102016104280A1 (de) | 2016-03-09 | 2017-09-14 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| KR20170108321A (ko) | 2016-03-17 | 2017-09-27 | 주식회사 루멘스 | 발광 다이오드 |
| KR102517336B1 (ko) | 2016-03-29 | 2023-04-04 | 삼성전자주식회사 | 디스플레이 패널 및 이를 구비한 멀티비전 장치 |
| CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
| CN105789237A (zh) | 2016-04-25 | 2016-07-20 | 京东方科技集团股份有限公司 | Led显示模组、显示装置及显示模组的制作方法 |
| JP6683003B2 (ja) | 2016-05-11 | 2020-04-15 | 日亜化学工業株式会社 | 半導体素子、半導体装置及び半導体素子の製造方法 |
| KR20170129983A (ko) | 2016-05-17 | 2017-11-28 | 삼성전자주식회사 | 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법 |
| US10388691B2 (en) | 2016-05-18 | 2019-08-20 | Globalfoundries Inc. | Light emitting diodes (LEDs) with stacked multi-color pixels for displays |
| CN107437551B (zh) | 2016-05-25 | 2020-03-24 | 群创光电股份有限公司 | 显示装置及其制造方法 |
| EP3297044A1 (en) | 2016-09-19 | 2018-03-21 | Nick Shepherd | Improved led emitter, led emitter array and method for manufacturing the same |
| CN106449659B (zh) * | 2016-11-11 | 2019-06-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示器 |
| KR102642304B1 (ko) | 2016-11-28 | 2024-02-28 | 삼성전자주식회사 | 광전자 소자 및 전자 장치 |
| US11287563B2 (en) | 2016-12-01 | 2022-03-29 | Ostendo Technologies, Inc. | Polarized light emission from micro-pixel displays and methods of fabrication thereof |
| US10400958B2 (en) | 2016-12-30 | 2019-09-03 | Lumileds Llc | Addressable color changeable LED structure |
| CN106898601A (zh) | 2017-02-15 | 2017-06-27 | 佛山市国星光电股份有限公司 | 三角形组合的led线路板、三角形led器件及显示屏 |
| WO2018156876A1 (en) | 2017-02-24 | 2018-08-30 | Kim, Jeehwan | Methods and apparatus for vertically stacked multicolor light-emitting diode (led) display |
| CN106848043A (zh) | 2017-03-28 | 2017-06-13 | 光创空间（深圳）技术有限公司 | 一种led器件的封装方法及led器件 |
| TWI699496B (zh) | 2017-03-31 | 2020-07-21 | 億光電子工業股份有限公司 | 發光裝置和照明模組 |
| TWI613806B (zh) | 2017-05-16 | 2018-02-01 | 錼創科技股份有限公司 | 微型發光二極體裝置及顯示面板 |
| KR20190001050A (ko) | 2017-06-26 | 2019-01-04 | 주식회사 루멘스 | 칩 적층 구조를 갖는 led 픽셀 소자 |
| KR102503578B1 (ko) | 2017-06-30 | 2023-02-24 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| CN109216329B (zh) | 2017-07-07 | 2020-09-08 | 鸿富锦精密工业（深圳）有限公司 | 微型led显示面板及其制备方法 |
| KR102476136B1 (ko) | 2017-09-05 | 2022-12-09 | 삼성전자주식회사 | Led를 이용한 디스플레이 장치 |
| US11282981B2 (en) | 2017-11-27 | 2022-03-22 | Seoul Viosys Co., Ltd. | Passivation covered light emitting unit stack |
| KR102509639B1 (ko) | 2017-12-12 | 2023-03-15 | 삼성전자주식회사 | 발광소자 패키지 제조방법 |
| WO2019147738A1 (en) | 2018-01-23 | 2019-08-01 | Light Share, LLC | Full-color monolithic micro-led pixels |
| US11508876B2 (en) | 2018-12-31 | 2022-11-22 | Seoul Viosys Co., Ltd. | Light emitting device package and display device having the same |
-
2018
- 2018-11-22 US US16/198,850 patent/US11552057B2/en active Active
- 2018-12-19 WO PCT/KR2018/016170 patent/WO2019124952A1/en unknown
- 2018-12-19 EP EP18891199.4A patent/EP3729519A4/en active Pending
- 2018-12-19 CN CN201880039947.XA patent/CN110770920B/zh active Active
- 2018-12-19 JP JP2020533800A patent/JP7387606B2/ja active Active
- 2018-12-19 CN CN202010012719.2A patent/CN111180479B/zh active Active
- 2018-12-19 CN CN202010012824.6A patent/CN111063774A/zh active Pending
- 2018-12-19 KR KR1020207017701A patent/KR102632225B1/ko active IP Right Grant
- 2018-12-19 BR BR112020012281-5A patent/BR112020012281A2/pt active IP Right Grant
-
2019
- 2019-11-04 US US16/673,114 patent/US11527513B2/en active Active
- 2019-11-04 US US16/673,184 patent/US11527514B2/en active Active
-
2022
- 2022-12-07 US US18/077,188 patent/US20230107772A1/en active Pending
Patent Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101981A (ja) * | 1983-11-08 | 1985-06-06 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JPH02283079A (ja) * | 1989-04-25 | 1990-11-20 | Matsushita Electric Ind Co Ltd | 発光素子 |
| JPH0613655A (ja) * | 1992-04-17 | 1994-01-21 | Sharp Corp | 半導体発光素子および半導体表示装置 |
| JPH07254732A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体発光装置 |
| JPH08213657A (ja) * | 1994-10-24 | 1996-08-20 | Mitsubishi Electric Corp | 可視光ｌｅｄ装置，及びその製造方法 |
| JPH08293625A (ja) * | 1995-04-25 | 1996-11-05 | Sumitomo Electric Ind Ltd | 三原色発光素子およびその製造方法 |
| JP2000507029A (ja) * | 1996-03-06 | 2000-06-06 | ザ トラスティーズ オブ プリンストン ユニバーシティ | 有機装置のための透明コンタクト |
| US6100103A (en) * | 1998-05-21 | 2000-08-08 | Electronics And Telecommunications Research Institute | Highly integrated multicolor light emitting device and a method for manufacturing the same |
| JP2003197968A (ja) * | 2001-12-18 | 2003-07-11 | Shuko Cho | 透明導電層及び反射層で直接結合されたチップの積み重ねによるフルカラー発光ダイオード光源のパッケージ構造 |
| JP2005072323A (ja) * | 2003-08-26 | 2005-03-17 | Oki Data Corp | 半導体装置 |
| KR20060080829A (ko) * | 2005-01-06 | 2006-07-11 | 엘지전자 주식회사 | 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법 |
| JP2006319099A (ja) * | 2005-05-12 | 2006-11-24 | Oki Data Corp | 半導体装置、プリントヘッド及び画像形成装置 |
| JP2007095844A (ja) * | 2005-09-27 | 2007-04-12 | Oki Data Corp | 半導体発光複合装置 |
| JP2008159577A (ja) * | 2006-11-30 | 2008-07-10 | Semiconductor Energy Lab Co Ltd | 発光素子およびその発光素子を用いた発光装置 |
| JP2008263127A (ja) * | 2007-04-13 | 2008-10-30 | Toshiba Corp | Ｌｅｄ装置 |
| US20090078955A1 (en) * | 2007-09-26 | 2009-03-26 | Iii-N Technlogy, Inc | Micro-Emitter Array Based Full-Color Micro-Display |
| JP2011501408A (ja) * | 2007-10-12 | 2011-01-06 | エイジェンシー フォア サイエンス テクノロジー アンド リサーチ | 蛍光体を含まない赤色及び白色窒化物ベースのｌｅｄの作製 |
| JP2010041057A (ja) * | 2008-08-05 | 2010-02-18 | Samsung Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20110140132A1 (en) * | 2009-12-10 | 2011-06-16 | Dae Sung Kang | Light-Emitting Device |
| JP2012195529A (ja) * | 2011-03-18 | 2012-10-11 | Yamaguchi Univ | 多波長発光素子及びその製造方法 |
| JP2014187366A (ja) * | 2013-03-25 | 2014-10-02 | Biroku Kagi Kofun Yugenkoshi | 積層型発光ダイオードのアレイ構造 |
| US20170288093A1 (en) * | 2016-04-04 | 2017-10-05 | Samsung Electronics Co., Ltd. | Led light source module and display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022185871A1 (ja) * | 2021-03-01 | 2022-09-09 | 株式会社テイデック | 三次元ディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200066691A1 (en) | 2020-02-27 |
| CN111063774A (zh) | 2020-04-24 |
| US20230107772A1 (en) | 2023-04-06 |
| US20200066690A1 (en) | 2020-02-27 |
| WO2019124952A1 (en) | 2019-06-27 |
| CN111180479A (zh) | 2020-05-19 |
| KR102632225B1 (ko) | 2024-02-02 |
| US11527513B2 (en) | 2022-12-13 |
| EP3729519A4 (en) | 2021-10-27 |
| CN110770920A (zh) | 2020-02-07 |
| BR112020012281A2 (pt) | 2020-11-24 |
| US20190189596A1 (en) | 2019-06-20 |
| US11552057B2 (en) | 2023-01-10 |
| JP7387606B2 (ja) | 2023-11-28 |
| CN110770920B (zh) | 2024-05-14 |
| KR20200090841A (ko) | 2020-07-29 |
| CN111180479B (zh) | 2023-12-08 |
| US11527514B2 (en) | 2022-12-13 |
| EP3729519A1 (en) | 2020-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7387606B2 (ja) | ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置 | |
| JP7206276B2 (ja) | ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置 | |
| JP7240398B2 (ja) | 発光積層構造とこれを備えたディスプレイデバイス | |
| JP7330967B2 (ja) | ディスプレイ用ｌｅｄユニットおよびこれを有するディスプレイ装置 | |
| JP7223011B2 (ja) | 発光積層構造体を有する表示装置 | |
| US20220392879A1 (en) | Light emitting diode for display and display apparatus having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231115 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7387606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |