JP2022523081A - μ－ＬＥＤ、μ－ＬＥＤ配置構造、ディスプレイおよびそれらに関する方法 - Google Patents

Abstract

本発明は、拡張現実または光用途、ここでは特にオートモーティブ分野ための、μ－ＬＥＤまたはμ－ＬＥＤ配置構造に関するさまざまな態様に関するものである。中でも、μ－ＬＥＤは、数μｍという非常に小さな寸法を有することを特徴とする。

Description

本特許出願は、以下の独国出願：２０１９年１月２９日付け独国特許出願公開第１０２０１９２０１１１４．４号明細書、２０１９年５月７日付け独国特許出願公開第１０２０１９１１１７６６．６号明細書、２０１９年５月９日付け１０２０１９１１２１２４．８号明細書、６月１４日付け独国特許出願公開第１０２０１９１１６３１３．７号明細書、２０１９年１１月２１日付け独国特許出願公開第１０２０１９１３１５０６．９号明細書、２０１９年７月５日付け独国特許出願公開第１０２０１９１１８２５１．４号明細書、２０１９年７月４日付け独国特許出願公開第１０２０１９１１８０８２．１号明細書、２０１９年３月２９日付け独国特許出願公開第１０２０１９１０８２６０．９号明細書、２０１９年９月２０日付け１０２０１９１２５３４９．７号明細書、２０１９年５月１３日付け独国特許出願公開第１０２０１９１１２４９０．５号明細書、２０１９年５月１４日付け独国特許出願公開第１０２０１９１１２６０４．５号明細書、２０１９年５月１４日付け独国特許出願公開第１０２０１９１１２６０９．６号明細書、２０１９年１月３１日付け独国特許出願公開第１０２０１９１０２５０９．５号明細書、２０１９年６月７日付け独国特許出願公開第１０２０１９１１５４７９．０号明細書、２０１９年５月１４日付け独国特許出願公開第１０２０１９１１２６１６．９号明細書、２０１９年５月２３日付け独国特許出願公開第１０２０１９１１３７９１．８号明細書、２０１９年４月２３日付け独国特許出願公開１０２０１９１１０４９９．８号明細書、２０１９年４月２３日付け独国特許出願公開１０２０１９１１０５２３．４号明細書、２０１９年１１月１５日付け独国特許出願公開１０２０１９１３０９３４．４号明細書、２０１９年５月２８日付け独国特許出願公開１０２０１９１１４３２１．７号明細書、２０１９年１０月１１日付け独国特許出願公開１０２０１９１２７４２５．７号明細書、２０１９年５月１４日付け独国特許出願公開１０２０１９１１２６３９．８号明細書、２０１９年５月１４日付け独国特許出願公開１０２０１９１１２６０５．３号明細書、２０１９年５月２２日付け独国特許出願公開１０２０１９１１３６３６．９号明細書、２０１９年２月１１日付け独国特許出願公開第１０２０１９１０３３６５．９号明細書、２０１９年６月１４日付け独国特許出願公開第１０２０１９１１６３１２．９号明細書、２０１９年６月１２日付け独国特許出願公開第１０２０１９１１５９９１．１号明細書、２０１９年９月２５日付け独国特許出願公開第１０２０１９１２５８７５．８号明細書、２０１９年１０月１１日付け独国特許出願公開第１０２０１９１２７４２４．９号明細書、２０１９年７月４日付け独国特許出願公開第１０２０１９１１８０８５．６号明細書、２０１９年９月２０日付け独国特許出願公開第１０２０１９１２５３３６．５号明細書、２０１９年５月２３日付け独国特許出願公開第１０２０１９１１３７９３．４号明細書、２０１９年４月２３日付け独国特許出願公開第１０２０１９１１０５００．５号明細書、２０１９年５月７日付け独国特許出願公開第１０２０１９１１１７６７．４号明細書、２０１９年８月１２日付け独国特許出願公開第１０２０１９１２１６７２．９号明細書、２０１９年７月４日付け独国特許出願公開第１０２０１９１１８０８４．８号明細書、２０１９年５月２３日付け独国特許出願公開第１０２０１９１１３７６８．３号明細書、２０１９年５月２３日付け独国特許出願公開第１０２０１９１１３７９２．６号明細書、２０１９年４月２３日付け独国特許出願公開１０２０１９１１０４９７．１号明細書、２０１９年５月２９日付け独国特許出願公開第１０２０１９１１４４４２．６号明細書、２０１９年１０月２９日付け独国特許出願公開第１０２０１９１２９２０９．３号明細書、２０１９年１１月１４日付け独国特許出願公開第１０２０１９１３０８２１．６号明細書および２０１９年１１月１５日付け独国特許出願公開第１０２０１９１３０８６６．６号明細書の優先権を主張するものであり、これらの開示内容は参照により本明細書に組み込まれ、ならびに以下のデンマーク国出願：２０１９年１月２９日付けデンマーク国特許発明第２０１９７００５９号明細書（DK PA201970059）および２０１９年１月２９日付けデンマーク国特許発明第２０１９７００６１号明細書（DK PA201970061）の優先権を主張するものであり、これらの開示内容は参照により本明細書に組み込まれ、ならびに以下の米国出願：２０１９年１１月１９日付け米国特許出願６２／９３７，５５２号明細書の優先権を主張するものであり、これらの開示内容は参照により本明細書に組み込まれる。

背景技術
モノのインターネットや通信の分野における現在進行中の開発により、さまざまな新しい用途とコンセプトの可能性が広がってきている。開発、サービスおよび製造の目的で、これらのコンセプトと用途とは有効性と効率性を高める。

新しいコンセプトの一態様は、拡張現実または仮想現実に基づいている。拡張現実（Augmented Reality）の一般的な定義は、「実環境のインタラクティブな体験であって、実世界にある実環境からの物体が、コンピュータで生成された知覚可能な情報によって拡張された体験」と与えられている。

情報は視覚化によって主に伝達されるが、視覚に限定されるものではない。現実を拡張するために、時には触覚や他の感覚が用いられることもある。視覚化の場合、オーバーレイされた感覚視覚情報は、建設的なもの、すなわち自然環境に付加するものの場合もあれば、破壊的なもの、例えば自然環境の一部を覆ってしまうものの場合もある。さらに、一部の用途では、オーバーレイされた感覚情報と何かしらの方法で相互作用することが可能である。このようにして、拡張現実は、ユーザーが実環境を継続的に認識することを強化する。

これに対して、「仮想現実」は、ユーザーの実環境を完全にシミュレートされた環境に置き換える。言い換えれば、拡張実環境のユーザーは、実世界を少なくとも部分的に知覚することができるが、仮想現実の環境は完全にシミュレートされており、現実とは大きく異なる場合がある。

拡張現実を使用することで、自然環境の状況を改善し、ユーザーの体験を豊かにしたり、特定のタスクを実行する際にユーザーをサポートしたりすることができる。例えば、ユーザーは、拡張現実機能を備えたディスプレイを使用して、特定のタスクを実行する際にユーザーをサポートすることができる。現実の物体に関する情報を重ね合わせてユーザーにヒントが提供されることから、ユーザーは追加の情報でサポートされる。これにより、製造、修理作業または他のサービス中に、より迅速に、より安全に、より効果的に行動できるようになる。医療分野では、拡張現実を利用して、患者の診断や治療において医師のガイドとサポートを行うことができる。開発では、エンジニアが実験結果を直接体験することができるため、結果の評価をしやすくなる。観光やイベント産業では、拡張現実は、名所や歴史などの追加情報をユーザーに提供することができる。拡張現実は、アクティビティやタスクの学習時にサポートすることができる。

概要
以下の概要では、オートモーティブや拡張現実用途の分野におけるμ－ディスプレイのさまざまな態様について説明する。これらには、拡張現実やオートモーティブ用途に適したデバイス、ディスプレイ、駆動制御部（Ansteuerungen）、プロセスエンジニアリング技術および他の態様が含まれる。これらには、表示部（Anzeigen）やディスプレイなどを使った光の生成に関する態様が含まれる。さらに、制御回路、電流供給回路、ならびに光の取り出し、光の案内および光の集束の態様の他、かかるデバイスの用途も記載され、これらをさまざまな例に基づいて説明する。

光生成構造素子のサイズが小さいことから生じるさまざまな制限や課題があるため、さまざまな態様を組み合わせることが有利であるだけでなく、実際に提供されることも多い。論じやすいように、本開示は、主題が類似したいくつかのセクションに分類されている。しかしながら、これは、ある主題の機能を他の主題の機能と組み合わせてはいけないと明示的に理解されるべきではない。むしろ、拡張現実または他の用途に限らず、オートモーティブ分野におけるディスプレイも作り出すためには、異なる主題の態様を組み合わせる必要がある。

次の解決策を検討するために、共通かつ同等の理解を定義するために、いくつかの用語と表現について説明する必要がある。本文書では、こうした理解のもと、記載された用語が一般に使用される。ただし、個々のケースでは解釈と相違することがあり、その場合には相違が認識できるようにされている。

「アクティブマトリクスディスプレイ」
「アクティブマトリクスディスプレイ」という用語は、ＬＣＤピクセルの制御に用いられる薄膜トランジスタをマトリクス状に配置した液晶モニタに対して元来使用されてきた。各ピクセルには、アクティブコンポーネント（主にトランジスタ）と電流供給端子とを備えた回路がある。しかしながら、現在では、この技術は液晶に限らず、特にμ－ＬＥＤやμ－ディスプレイの制御駆動部にも応用されている。

「アクティブマトリクスキャリア基板」
「アクティブマトリクスキャリア基板」または「アクティブマトリクスバックプレーン」とは、薄膜トランジスタ回路を備えたディスプレイの発光ダイオードの駆動制御部のことである。この場合、回路はバックプレーンに組み入れられていてもよいし、バックプレーンに適用されていてもよい。「アクティブマトリクスキャリア基板」には、μ－ＬＥＤディスプレイ構造への電気端子を形成する１つ以上のインターフェースコンタクトがある。そのため、「アクティブマトリクスキャリア基板」は、アクティブマトリクスディスプレイの構成要素であったり、アクティブマトリクスディスプレイを保持したりすることができる。

「活性層」
活性層とは、光電子構造素子および／または発光ダイオードの中で、電荷キャリアが再結合する層のことである。最も単純な形態では、活性層は、異なる導電型の隣り合う２つの半導体層の領域によって特徴付けられることができる。より複雑な活性層としては、量子井戸（当該項目を参照）、多重量子井戸、または追加の特性を有する他の構造体が挙げられる。同様に、構造体および材料系によって、活性層のバンドギャップ（当該項目を参照）を調整することができ、これは光の波長ひいては色を規定する。

「アルバレスレンズ配置構造」
１組のアルバレスレンズを使用して、ビデオアイウェアのビーム経路を適合させることができる。調整用光学系（Verstelloptik）は、アルバレスレンズ配置構造、特にモアレレンズ配置構造を備えた回転可能なバリアントを含んでいる。この場合、ビームのたわみは、放射方向ｚと横方向ｘ，ｙについて、例えばｚ＝ａｘ^２＋ｂｙ^２＋ｃｘ＋ｄｙ＋ｅによって近似されるそれぞれの位相板レリーフの一次導関数と、横方向ｘ，ｙにおける２つの対で配置された位相板のオフセットとによって決定される。別の構成では、調整用光学系に回転可能なプリズムが企図されている。

「拡張現実（ＡＲ）」
拡張現実（ＡＲ）とは、実環境のインタラクティブな体験であって、実環境の視覚物体が実世界にあり、コンピュータで生成された知覚可能な情報によって拡張される体験である。拡張現実とは、まさにこのコンピュータで生成された知覚可能な情報を使った現実知覚のコンピュータ支援による拡張を意味する。この情報は、人間のあらゆる感覚モダリティに対応することができる。しかしながら、拡張現実とは、情報の視覚的表現、つまり、画像や動画にコンピュータで生成された追加情報や仮想物体をフェードイン／オーバーレイによって補足することのみと理解されることが多い。拡張現実の動作モードの用途や説明については、導入部と以下の実施例に見出される。

「オートモーティブ」
オートモーティブとは、一般的に自動車またはオートモビール産業のことである。したがって、この用語は、この分野だけでなく、μ－ディスプレイまたは一般的に非常に高い解像度を有するライトディスプレイおよびμ－ＬＥＤを含む他のすべての産業部門もカバーすべきである。

「バンドギャップ」
バンドギャップとは、固体の価電子帯と伝導帯との間のエネルギー的な距離のことであり、バンド距離もしくは禁制帯とも呼ばれている。その電気的・光学的特性は、バンドギャップの大きさによって大いに左右される。バンドギャップの大きさは、通常、電子ボルト（ｅＶ）で示される。そのため、バンドギャップは、金属、半導体および絶縁体の区別にも用いられる。バンドギャップは、例えば、空間的なドーピング、結晶格子構造の変形、さらには材料系の変更など、さまざまな措置によって適合、すなわち変化させることができる。価電子帯の最大値と伝導帯の最小値とが運動量空間で重なり合っている、いわゆるダイレクトバンドギャップを有する材料系では、発光時に電子－正孔対の再結合が可能となる。

「ブラッググレーティング」
ファイバブラッググレーティングは、光導波路に刻み込まれた特殊な光干渉フィルターである。λＢ付近のフィルターバンド幅内にある波長が反射される。光導波路のファイバコアには、さまざまな方法で屈折率の周期的な変調が生じる。これにより、特定の波長の光を反射する屈折率の高い領域と屈折率の低い領域とが形成される（バンドストップ）。シングルモードファイバのフィルターバンド幅の中心波長は、ブラッグ条件に起因する。

「指向性」
指向性（すなわち方向性を示す特性）とは、μ－ＬＥＤまたは他の発光構造素子の放射パターンのことである。指向性が高いということは、放射指向性が高く、すなわち放射円錐が小さいということになる。一般的には、隣り合う画素への光の漏話（Uebersprechen）を可能な限り回避するように、高い放射指向性を得ることが目標となる。したがって、発光構造素子は視野角に応じて明るさが異なり、したがってランベルトエミッタとは異なる。

機械的な措置または他の措置によって、例えば発光を企図した面で、指向性は変化させることができる。これらの措置には、レンズなどに加えて、フォトニック結晶またはピラー構造体（カラム状構造体）を画素化アレイの放出面上に配置したものや、特にμ－ＬＥＤのアレイ上に配置したものも含まれる。これらは、仮想的なバンドギャップを生じさせ、発光面に沿った光のベクトルの伝搬を低減または防止する。

「遠方界」
近傍界と遠方界という用語は、電磁放射を放射する素子の周囲の空間領域を表すもので、それらの特徴は異なる。通常、空間領域は、反応性のある近傍界、遷移領域、遠方界の３つの領域に分けられる。遠方界では、電磁放射は放射素子とは無関係に平面波として伝搬する。

「スクリーンドア効果」
スクリーンドア効果（ＳＤＥ：Screen Door Effect）は、デジタルビデオプロジェクターにおいて、永久的に目に見える画像アーティファクトである。スクリーンドア効果という用語は、技術的な理由で発生する、個々のピクセルもしくはその投影情報の間の望ましくない黒い間隔を表しており、網目模様の形をしている。この間隔は、駆動制御用の導体トラックがＬＣＤの各セグメントの間を通っているため、光が吸収されてスクリーンに当たらないことがあるという構造上の理由によるものである。小型の光電子照明デバイス、特にμ－ＬＥＤを使用したり、個々の発光ダイオード間の間隔が大きすぎたりする場合に、結果的に充填密度が低くなり、個々の画素領域を見たときに、スポット照明された領域と暗い領域との違いが目に見えるようになる場合がある。このいわゆるスクリーンドア効果（Screen-Door-Effekt）は、視距離が短い場合に、特にＶＲグラスなどの用途で、とりわけ顕著に現れる。サブ画素構造は、通常、画素内の照度差がマトリクス配置構造を挟んで周期的に続く場合に認識され、煩わしく感じられる。したがって、オートモーティブや拡張現実の用途におけるスクリーンドア効果は可能な限り回避されるべきである。

「フリップチップ」
フリップチップアセンブリは、パッケージされていない半導体チップを、コンタクト凸部、いわゆる凸部を使って接触させる組立て・接合技術プロセスである。フリップチップアセンブリでは、チップを、更なる接続ワイヤなしで、アクティブな接点面を下にして－基板／回路キャリアに向けて凸部を介して直接アセンブリされる。これにより、パッケージ寸法が特に小さくなり、導体の長さが短くなる。したがって、フリップチップは、特に背面に接触された電子半導体素子である。さらに、このアセンブリには、例えば補助キャリアを使った特殊な転写技術が必要となる場合がある。フリップチップでの放射方向は、通常、コンタクト面の反対側になる。

「フリップフロップ」
フリップフロップは、出力信号が２つの安定した状態を持つ電子回路であり、双安定フリップフロップまたは双安定マルチバイブレータとも呼ばれることもある。この場合、現在の状態は、その時点で存在する入力信号だけでなく、対象となる時点以前の状態にも依存する。時間への依存はなく、事象への依存のみである。この双安定性により、フリップフロップは１ビットのデータ量を無制限の時間で記憶することができる。ただし、他の記憶装置とは異なり、電源回路が継続的に保証されていなければならない。フリップフロップは、順序回路の基本構成要素として、デジタル技術には欠かせない素子であるため、水晶時計からマイクロプロセッサに至るまで、多くの電子回路の基本構成要素となっている。特に、初歩的な１ビットのメモリとして、コンピュータのスタティックメモリチップの基本要素となっている。いくつかの構成形態では、さまざまなタイプのフリップフロップや他のバッファ回路を使用して、状態情報を記憶することができる。それぞれの入出力信号はデジタルであり、すなわち、論理的に「偽」と論理的に「真」とが交互に繰り返される。これらの値は、「低」０、「高」１とも呼ばれている。

「ヘッドアップディスプレイ」
ヘッドアップディスプレイは、ユーザーの視界に情報を投影することで、ユーザーが、頭の位置や視線の方向を維持できるディスプレイシステムもしくは投影デバイスである。ヘッドアップディスプレイは、拡張現実システムである。ヘッドアップディスプレイには、視線の方向や空間での向きを判断するためのセンサーが備わっている場合もある。

「横型発光ダイオード」
横型ＬＥＤでは、電気端子はＬＥＤの共通の面にある。これは、ＬＥＤの光出射面に面していない背面であることが多い。そのため、横型発光ダイオードは、表面の片側にのみ形態されたコンタクトを有する。

「干渉フィルター」
干渉フィルターは、干渉の効果を利用して、光を周波数別（可視光線の場合は色別）にフィルタリングする光学素子である。

「コリメーション」
光学では、発散した光ビームの方向が平行になっていることをコリメーションという。これに関連するレンズはコリメータまたは収束レンズと呼ばれている。コリメートされた光ビームは、平行な光線の割合が多く、そのため伝搬時の広がりが最小限に抑えられる。この意味における使用は、光源から放出された光の広がりを指す。表面から放射されるコリメートされたビームは、ビームの角度に強く依存する。言い換えれば、コリメートされた光源の放射輝度（投影された光源領域の単位あたりの一定角度あたりのパワー）は、角度が大きくなるにつれて変化する。光をコリメートするには、例えば、光源の前に配置された特殊なレンズを使うなど、いくつかの方法がある。したがって、コリメートされた光も同様に方向依存性が非常に高いと見なすことができる。

「変換材料（Konvertermaterial）」
変換材料は、第１の波長の光を第２の波長に変換するのに適した材料である。この場合、第１の波長は第２の波長よりも短い。これには、さまざまな安定した無機・有機の色素や量子ドットが特に含まれている。この変換材料は、さまざまなプロセスに適用され、パターニングすることができる。

「ランベルトラジエータ」
多くの用途では、いわゆるランベルト放射パターンが求められる。つまり、発光面が理想的にはその面にわたって均一な放射照度を有し、その結果、放射強度の分布が垂直方向に円形になることを意味している。人間の目は輝度しか評価しないため（輝度は放射輝度の光学的等価物である）、かかるランベルト材料は、見る方向に関係なく同じ明るさに見える。特に湾曲しかつフレキシブルなディスプレイ面には、角度に依存しないこの均一な明るさが重要な品質要因となり得るが、現在入手可能なディスプレイでは、構造やＬＥＤ技術に起因して実現が難しい。

ＬＥＤおよびμ－ＬＥＤは、ランベルト放射体に類似しており、大きな立体角で光を放射する。用途に応じて、放射パターンを改善したり、より高い指向性（当該項目を参照）を達成したりするための更なる措置がとられる。

「導電型」
「導電型」とは、所与の半導体材料における（ｎ型またはｐ型の）主要な電荷キャリアを指す。すなわち、ｎ型にドープされた半導体材料は、ｎ型の導電型を持つと考えられる。したがって、半導体材料がｎ型であれば、ｎ型にドープされていることになる。半導体の「活性」領域とは、半導体のｎ型ドープ層とｐ型ドープ層との境界領域を指す。この領域では、ｐ型とｎ型の電荷キャリアが放射状に再結合する。いくつかの構成では、活性領域はさらにパターニングされており、例えば、量子井戸構造や量子ドット構造を含んでいる。

「ライトフィールドディスプレイ」
仮想網膜ディスプレイ（ＶＮＡ：virtual retinal display）またはライトフィールドディスプレイとは、目の網膜に直接ラスター画像を描画するディスプレイ技術のことである。この技術では、ユーザーは、目の前にスクリーンが浮かんでいるような印象を受ける。ライトフィールドディスプレイは、ユーザーの目の網膜に直接ラスター画像を投影するグラスとして提供されることができる。仮想網膜ディスプレイでは、網膜に直接投影することで、ユーザーの目の中に画像を作り出す。ライトフィールドディスプレイは、拡張現実システムである。

「リソグラフィ」または「フォトリソグラフィ」
フォトリソグラフィは、集積回路などの製品を製造する半導体・マイクロシステム技術の中心的な手法の１つである。この技術では、フォトマスクの画像が露光によって感光性フォトレジストに転写される。引き続き、フォトレジストの露光部分が溶解される（あるいはフォトレジストを光で硬化させると、露光されていない部分も溶解される）。これにより、露出した領域に材料を施与したり、露出した領域に凹部をエッチングしたりするなど、化学的・物理的プロセスによる更なる処理が可能なリソグラフィマスクが形成される。その後、残ったフォトレジストも材料除去することができる。

「μ－ＬＥＤ」
μ－ＬＥＤは、エッジ長さが７０μｍ未満、特に２０μｍよりも下まで、特に１μｍ～１０μｍの範囲にある光電子構造素子である。更なる範囲は１０～３０μｍである。これにより、面積は数百μｍ^２～数十μｍ^２となる。例えば、μ－ＬＥＤは、エッジ長さを約８μｍとして約６０μｍ^２の面積を有する。μ－ＬＥＤのエッジ長さが５μｍ以下であり、その結果、３０μｍ^２未満のサイズになる場合もある。かかるμ－ＬＥＤの典型的な高さは、例えば１．５μｍ～１０μｍの範囲にある。

従来の照明用途に加えて、μ－ＬＥＤの主な用途として考慮されるのはディスプレイである。この場合、μ－ＬＥＤが画素またはサブ画素を形成し、定義された色の光を放出する。μ－ＬＥＤは、画素サイズが小さく、小さな間隔で高い密度が得られるため、ＡＲ用途のための小型モノリシックディスプレイに特に適している。

μ－ＬＥＤは前述のように非常に小さいため、これまでの大型ＬＥＤと比較して製造および加工もしくは処理が明らかに困難である。これは、コンタクト、パッケージ、レンズなどの追加要素についても同様である。大型の光電子構造素子では実現可能なことでも、μ－ＬＥＤでは成し得ないか、他の方法でしか成し得ない態様がある。この点で、μ－ＬＥＤは、従来のＬＥＤ、すなわち２００μｍ以上のエッジ長さを有する発光構造素子とは大きく異なる。

「μ－ＬＥＤアレイ」
μ－ディスプレイの項目を参照されたい。

「μ－ディスプレイ」
μ－ディスプレイあるいはμ－ＬＥＤアレイは、確定された行と列とに多数の画素が配置されたマトリクスである。その機能に関しては、どちらかと言えば同じ種類と同じ色のμ－ＬＥＤをマトリクス状に形成したものが多い。したがって、より多くの照射面が得られる。一方、μ－ディスプレイの目的は、特に情報を伝達することであり、個々の画素もしくはサブ画素ごとに異なる色やアドレス指定可能な駆動制御が必要になることが多い。μ－ディスプレイは、複数のμ－ＬＥＤアレイをバックプレーンまたは他のキャリア上に並べて形成することができる。しかしながら、同様に、μ－ＬＥＤアレイがμ－ディスプレイを形成することもできる。

各画素のサイズは、μ－ＬＥＤと同様に数μｍのオーダーである。その結果、１９２０×１０８０画素を有し、１画素あたりのサイズが５μｍのμ－ＬＥＤと、それに相接する画素を搭載したμ－ディスプレイの全体の寸法は、数１０ｍｍ^２のオーダーとなる。言い換えれば、μ－ディスプレイあるいはμ－ＬＥＤアレイは、μ－ＬＥＤを用いて実現される小型構成のアレイである。

μ－ディスプレイまたはμ－ＬＥＤアレイは、同じものから、すなわち１つのワークピースから形成することができる。μ－ＬＥＤアレイのμ－ＬＥＤは、モノリシックに形成されていてもよい。かかるμ－ディスプレイまたはμ－ＬＥＤアレイは、モノリシックμ－ＬＥＤアレイまたはμ－ディスプレイと呼ばれる。

あるいは基板上にμ－ＬＥＤを個別に成長させた後、いわゆるピック＆プレースプロセスを用いて、キャリア上に個別または一群ごとに相互に所望の間隔を置いて配置することで、２つのアセンブリを形成することもできる。このようなμ－ディスプレイまたはμ－ＬＥＤアレイは、非モノリシックと呼ばれる。非モノリシックμ－ディスプレイまたはμ－ＬＥＤアレイでは、個々のμ－ＬＥＤの間に他の間隔を設けることも可能である。これらの間隔は、用途や設計に応じて柔軟に選択することができる。そのため、このようなμ－ディスプレイまたはμ－ＬＥＤアレイは、ピッチ拡張型とも呼ぶことができる。ピッチ拡張型のμ－ディスプレイまたはμ－ＬＥＤアレイでは、キャリアに転写されたときに、μ－ＬＥＤが成長用基板上よりも間隔を空けて配置されることを意味している。非モノリシックμ－ディスプレイまたはμ－ＬＥＤアレイでは、個々の画素は、それぞれ青色発光のμ－ＬＥＤと緑色発光のμ－ＬＥＤと赤色発光のμ－ＬＥＤとを含み得る。

モノリシックμ－ＬＥＤアレイと非モノリシックμ－ＬＥＤアレイとの異なる利点を１つのモジュールで利用できるようにするために、モノリシックμ－ＬＥＤアレイと非モノリシックμ－ＬＥＤアレイとを組み合わせて、μ－ディスプレイを構成することができる。これにより、μ－ディスプレイは、異なる機能および／またはアプリケーションを実現することができる。かかるディスプレイはハイブリッドディスプレイと呼ばれる。

「μ－ＬＥＤナノカラム」
μ－ＬＥＤナノカラムは、一般的に活性層を有する半導体層のスタックであり、このようにしてμ－ＬＥＤを形成する。μ－ＬＥＤナノカラムは、ピラーの高さよりも小さいエッジ長さを有する。例えば、μ－ＬＥＤナノカラムのエッジ長さは約１０ｎｍ～３００ｎｍであり、デバイスの高さは２００ｎｍ～１μｍ以上の範囲になり得る。

「μ－ロッド」
μ－ロッドもしくはロッドとは、特に幾何学的な構造、特にポールもしくはバー、または一般的に長手方向に延びる、例えば円筒形の構造のことである。μ－ロッドは、μｍからナノメートルを含む範囲に至るまでの空間的な寸法で作り出される。そのため、ナノロッドも同様に本明細書に包含されている。

「ナノロッド」
ナノテクノロジーにおいて、ナノロッドはナノスケールの物体の設計である。それらの各寸法は、約１０ｎｍ～５００ｎｍの範囲にある。金属または半導体材料から合成されることもある。アスペクト比（長さを幅で割った値）は３～５である。ナノロッドは直接化学合成で製造される。リガンドの組み合わせが形状制御剤として機能し、さまざまな強度でナノロッドのさまざまなファセットに付着する。これにより、さまざまな成長速度でナノロッドのさまざまな設計が可能となり、細長い物体が製造される。μＬＥＤナノカラムは、このようなナノロッドである。

「ミニチュア発光ダイオード」
ミニチュア発光ダイオードの寸法は、１００μｍ～７５０μｍの範囲にあり、特に１５０μｍ超の範囲にある。

「モアレ効果」および「モアレレンズ配置構造」
モアレ効果とは、規則正しい比較的細かいラスターのオーバーレイに起因して生じる、一見すると粗いラスターに見える効果のことである。その結果、干渉によるパターンに似た外観のパターンが得られるが、これはサブサンプリングによるエイリアシング効果の特殊なケースである。信号解析の分野では、サンプリングされる信号に、サンプリング周波数の半分よりも高い周波数成分が含まれている場合に発生する誤差を「エイリアシング効果」と呼ぶ。画像処理やコンピュータグラフィックスでは、画像をサンプリングした際に、元の画像にはないパターンが発生することをエイリアシング効果という。モアレレンズ配置構造は、アルバレスレンズ配置構造の特殊なケースである。

「モノリシック素子」
モノリシック素子は、１つのピースで作られた素子である。このような素子の代表的なものは、例えば、アレイが１つのピースから作られ、アレイのμ－ＬＥＤがキャリア上で一緒に作製されているモノリシック画素アレイである。

「光学モード」
モードとは、特定の時間的に静止した波の特性を表したものである。この場合、波は、異なるモードの和として表される。モードは、強度の空間分布が異なる。モードの形状は、波が伝搬する際の境界条件によって決まる。振動モードによる解析は、定在波と連続波との両方に適用することができる。光、レーザーおよび電波などの電磁放射には、ＴＥＭまたは横方向電磁モード、ＴＥまたはＨモード、ＴＭまたはＥモードなどのモードがある。ＴＥＭまたは横方向電磁モード：電界成分と磁界成分との両方が、常に伝搬方向に対して垂直である。このモードは、同軸ケーブルのように互いに絶縁された２つの導体（等電位面）がある場合や、ガスレーザーまたは光導波路のように電気導体が存在しない場合にのみ伝搬が可能となる。ＴＥまたはＨモード：電界成分のみが伝搬方向に対して垂直であり、磁界成分は伝搬方向を向いている。ＴＭまたはＥモード：電界成分のみが伝搬方向に対して垂直であり、電界成分は伝搬方向を向いている。

「光電子構造素子」
光電子構造素子は、動作中に電荷キャリアの再結合によって光を生成し、これを放射する半導体ボディである。生成された光は、赤外線から紫外線までの範囲に及ぶことができ、その波長は、さまざまなパラメーター、特に使用される材料系やドーピングに依存する。光電子構造素子は、発光ダイオードとも呼ばれている。

本開示の目的のために、光電子構造素子あるいは発光構造素子という用語は同義的に使用される。そのため、μ－ＬＥＤ（当該項目を参照）は、その幾何学的形状に関して特別な光電子構造素子である。ディスプレイでは、光電子構造素子は、通常、モノリシックに存在するか、またはマトリクス上に置かれた個々の素子として存在する。

「パッシブマトリクスバックプレーン」または「パッシブマトリクスキャリア基板」
パッシブマトリクスディスプレイとは、個々のピクセルがパッシブに駆動制御される（個々の画素に追加の電子部品を用いない）マトリクスディスプレイのことである。ディスプレイの発光ダイオードは、ＩＣ回路を用いて駆動制御することができる。これに対して、ピクセルがトランジスタでアクティブに駆動制御されるモニタは、「アクティブマトリクスディスプレイ」と呼ばれている。パッシブマトリクスキャリア基板は、パッシブマトリクスディスプレイの構成要素であり、これを保持するものである。

「フォトニック結晶」あるいは「フォトニック構造体」
フォトニック構造体は、フォトニック結晶、準周期的フォトニック構造体、または決定論的非周期的フォトニック構造体であってもよい。フォトニック構造体は、光の屈折率を周期的に変化させることで、フォトンのバンド構造を生成する。このバンド構造は、ある周波数領域でバンドギャップを有し得る。これにより、フォトンはフォトニック構造体を介してすべての空間方向に伝搬することができなくなる。特に、表面に平行な伝搬は妨げられることが多いが、垂直な伝搬は可能である。このようにして、フォトニック構造体もしくはフォトニック結晶は、特定の方向への伝搬を決定する。フォトニック構造体もしくはフォトニック結晶は、伝搬を一方向に遮断または低減することで、ビームまたは束状のビームを、必要に応じて、この目的のために準備された空間領域もしくは放射領域に向けて生成する。

フォトニック結晶は、透明な固体中に発生・生成するフォトニック構造体である。フォトニック結晶は必ずしも結晶ではないが、その名称は、結晶中のＸ線の回折・反射効果が結晶の格子定数に基づき類似していることに由来する。構造体の寸法は、フォトンの関連する波長の１／４以上であり、つまり数分の１μｍ～数μｍの範囲にある。これらは、古典的なリソグラフィによって生成されるが、自己組織化プロセスによっても生成される。

あるいはフォトニック結晶の類似または同様の特性は、非周期的であるが、それにもかかわらず秩序のある構造体であれば作り出すことができる。このような構造体は、特に準周期構造または決定論的非周期な構造体である。これらは、例えば、スパイラル状のフォトニックアレイである。

特に、ここでは、いわゆる２次元フォトニック結晶が例として挙げられ、これは、互いに直交する２つの空間方向、特に、光出射面に平行に延びる、互いに直交する２つの空間方向において、光屈折率の周期的な変化を有するものである。

しかしながら、１次元フォトニック構造体、特に１次元フォトニック結晶も存在する。１次元フォトニック結晶は、一方向に沿った屈折率の周期的な変化を有する。特に、この方向は、光出射面に平行に延びることができる。１次元構造体により、第１の空間方向にビームを形成することができる。この場合、フォトニック構造体の数周期で既にフォトニック効果を得ることができる。例えば、フォトニック構造体は、電磁放射が第１の空間方向に対して少なくともほぼコリメートされるように構成されていてもよい。そのため、少なくとも第１の空間方向に関しては、コリメートされたビームを生成することができる。

「画素」
画素（Pixel）、ピクセル（Bildpunkt）、イメージセルまたは画像素子とは、デジタルラスターグラフィックの個々の色値の他、イメージセンサーもしくはラスター駆動制御によるスクリーン上で色値を取得または表示するのに必要な面積素子を指す。したがって、画素は、ディスプレイデバイスのアドレス指定可能な素子であり、少なくとも１つの発光デバイスを有している。画素は一定のサイズを有し、隣り合う画素は定義された間隔（画素空間）だけ離れている。ディスプレイ、特にμ－ディスプレイでは、多くの場合、異なる色の３つの（または追加の冗長性がある場合には４つ以上の）サブ画素を組み合わせて１つの画素が形成される。

「プラナアレイ」
プラナアレイは、本質的に平らな表面である。多くの場合、それは滑らかであり、突出した構造を持たない。通例、表面の粗さは望ましくなく、所望の機能を有しない。プラナアレイは、例えば、いくつかの光電子構造素子を備えたモノリシックプラナアレイである。

「パルス幅変調」
パルス幅変調あるいはＰＷＭは、素子、ここでは特にμ－ＬＥＤを駆動制御するための変調の一種である。この場合、ＰＷＭ信号は、それぞれのμ－ＬＥＤを流れる電流をオン／オフするように構成されたスイッチを制御し、μ－ＬＥＤが発光するか発光しないかのいずれかをとる。ＰＷＭでは、一定の周波数ｆの矩形波信号が出力される。各期間Ｔ（＝１／ｆ）におけるスイッチオフ時間に対するスイッチオン時間の相対量によって、μ－ＬＥＤが発する光の明るさが決まる。スイッチオン時間が長ければ長いほど、光は明るくなる。

「量子井戸」
量子井戸（Quantenwell/Quantentopf）とは、１つ以上の半導体材料のバンド構造における電位プロファイルであり、１つの空間次元（通常はｚ方向）における粒子の移動の自由を制限するものを意味する。これにより、平面領域（ｘ，ｙ平面）のみが電荷キャリアで占有されることになる。量子井戸の幅は、粒子が取り得る量子力学的状態を決定的に左右し、エネルギー準位（サブバンド）の形成につながる。すなわち、粒子は、離散的（潜在的）なエネルギー値のみをとることができる。

「再結合」
一般的には、放射再結合と非放射再結合とは区別される。後者の場合、フォトンが生成され、これは素子から離れ得る。非放射再結合によりフォノンが生成され、これは素子を加熱する。放射再結合と非放射再結合との比率は、関連するパラメーターであり、素子のサイズにも特に依存する。一般的には、素子が小さければ小さいほど、比率は小さくなるため、放射再結合よりも非放射再結合の方が増加する。

「リフレッシュタイム」
「リフレッシュタイム」は、ディスプレイなどのセルが情報を失わないように再度書き込まれなければならない時間、または外部環境によってリフレッシュが予め決められている時間である。

「ダイ（Rohchip）」または「発光体」
発光体あるいはダイは、ウェハ上での製造後にウェハから分離された半導体構造であり、動作中の電気的な接触後に光を生成するのに適したものである。そのため、ここでいうダイは、光を生成するための活性層を含む半導体構造である。通常、ダイは接触後に個片化されるが、アレイ状に後加工することもできる。

「スロットアンテナ」
スロットアンテナは、空間内の金属製構造体を（不導体としての）空気で囲む代わりに、金属製構造体（例えば、金属板、導波路など）の中断部が設けられた特殊なタイプのアンテナである。この中断部により、中断部の幾何学的形状に波長が依存した電磁放射の放出が起こる。多くの場合、中断部は双極子の原理に従っているが、理論的には他の幾何学的形状を有していることも可能である。したがって、スロットアンテナは、可視光線の波長のオーダーの長さを有する空洞共振器を備えた金属製構造体を含む。金属製構造体は、絶縁材料の中に配置されていてもよいし、絶縁材料に取り囲まれていてもよい。通常、金属製構造体は一定の電位を設定するために接地されている。

「視野」
視野（ＦＯＶ：field of view）とは、光学機器、太陽センサー、カメラ（フィルムもしくは記録センサー）または透明ディスプレイの画面の画角の中で、事象または変化を認識・記録することができる範囲のことである。特に、人間が目を動かさずに見ることができる範囲が視野である。拡張現実や目の前に配置された見かけ上の物体に関しては、目が安定して固定されているとき視野角の度数で示される範囲が視野に含まれる。

「サブ画素」
サブ画素（例えばサブピクセル）は、画素の内部構造を表すものである。通例、サブ画素という用語は、個々の画素に基づき期待され得るものよりも高い解像度と関連している。また、１つの画素は、複数のより小さなサブ画素から構成されることができ、それぞれのサブ画素が１つの色を放射している。画素の全体的な色の印象は、個々のサブ画素の混合によって作り出される。したがって、サブ画素は、ディスプレイデバイスの中で最小のアドレス指定可能な単位である。同様に、サブ画素は、サブ画素が割り当てられている画素のサイズよりも小さい一定のサイズを含んでいる。

「縦型発光ダイオード」
横型ＬＥＤとは対照的に、縦型ＬＥＤは、ＬＥＤの表側に１つの電気端子、裏側に１つの電気端子がある。２つの側面のうちの１つが発光面も形成する。そのため、縦型発光ダイオードは、対向する２つの主表面側にコンタクトが形成されている。したがって、導電性でありながら透明な材料を堆積させることで、一方では電気的な接触が保証され、他方では光が通過できるようにする必要がある。

「バーチャル・リアリティ」
バーチャル・リアリティ（ＶＲ）とは、リアルタイムにコンピュータで生成されたインタラクティブな仮想環境において、現実とその物理的特性を表現し、同時に認識することである。バーチャル・リアリティは、操作者の実環境を完全にシミュレートした環境に置き換えることができる。

以下のセクションでは、μ－ＬＥＤの半導体構造のさまざまな態様について説明する。これらには、光を生成するための構造および材料系などが含まれる。しかしながら、これらの態様は、処理についての考察にも関連している。

拡張現実の分野だけでなく、オートモーティブ用ディスプレイまたはμ－ＬＥＤを用いた他のディスプレイ配置構造における本質的な態様は、配置構造の隣り合うμ－ＬＥＤがμ－ディスプレイまたはμ－アレイとして、人間の目ではこの配置構造の個々のμ－ＬＥＤを解像もしくは識別できないほどの間隔に置かれているという態様である。特に、μ－ＬＥＤを行単位または列単位で配置した個々の行または列は人間の目では解像もしくは識別することができない。それに加えて、μ－ＬＥＤ間の距離もしくはμ－ＬＥＤアレイの画素密度や画素ピッチも、μ－ＬＥＤアレイからの見る人の距離に適宜適合させ、見る人の目がそれぞれの用途のμ－ＬＥＤアレイの個々のμ－ＬＥＤを解像できないようにしている。

μ－ＬＥＤアレイは、有機ＬＥＤ（ＯＬＥＤ）および液晶ディスプレイ（ＬＣＤ）を用いたアレイに比べて、エネルギー消費量が比較的少なく、最大１０^６Ｃｄ／ｍ^２の高輝度が得られるという利点を有する。さらに、μ－ＬＥＤアレイは、最大５０００画素／インチ（ＰＰＩ）の非常に高い画素密度と、ディスプレイに使用する場合はナノ秒範囲の非常に高いリフレッシュレートとを実現する。そのうえ、ＯＬＥＤおよびＬＣＤと比較して、μ－ＬＥＤアレイは非常に長い耐用年数と、環境の影響に対して非常に優れた安定性とを有する。さらに、μ－ＬＥＤアレイを使用することで、例えばアプリケーションに応じて、コントラストの範囲や解像度に関する値をこれらのパラメーターの所望の値に調整することが可能になる。

さらに、μ－ＬＥＤのアレイは、μ－ＬＥＤによって形成される照射面を所望の形状に適合させることができる。そのため、本用途では、通常のディスプレイに限らず、μ－ＬＥＤのアレイをオートモーティブ分野においても使用することで、例えば湾曲した面をディスプレイまたは発光アレイとして利用することもできる。この場合、情報を表示するだけでなく、照明または照光のためのより単純な照射面として使用することもできる。

一態様では、モノリシックディスプレイにおける異なる色の生成が関係している。モノリシックμ－ＬＥＤアレイでは、個々の画素は、例えば青色の光を発するそれぞれのμ－ＬＥＤアレイを含むことができ、さらに、各μ－ＬＥＤは、青色の光を一部または完全に二次光に変換する変換材料を有し、これは青色の一次光と合わせて、混合光、例えば白色の光を提供することができる。モノリシックμ－ＬＥＤアレイは、高輝度の照射面を実現することができるため、自動車のライト、例えば、自動車のヘッドライトの光源として有利には使用することができる。

一方、非モノリシックμ－ディスプレイまたはμ－ＬＥＤアレイでは、隣り合う画素もしくはμ－ＬＥＤ間の空間を利用して、他の部品、例えばμ－ＬＥＤを動作させるための電子部品またはセンサーまたは検出器を配置することができる。非モノリシックμ－ＬＥＤアレイは、例えば、ディスプレイや、センサーを内蔵したディスプレイ、特にタッチスクリーン、さらには制御素子に有利には使用することができる。

いくつかの態様は、導電性構造体が専用周波数で電気放射を強制的に放出することができるという原理に関している。それに従って、ここでは、スロット型アンテナ構造体を使用して発光を誘起し、半導体素子の活性領域における放射再結合と非放射再結合との比率を高めるというコンセプトが提案されている。その理由として、一般的には、この比率は、μ－ＬＥＤの小型化および／または活性領域の縮小に伴って放射再結合に不利となるように変化していくからである。

このような構造は、上記の比率の改善すること以外にも更なる利点を生む。というのも、放出される波長は、環境の物理的特性に合わせられたスロット型アンテナの幾何学的パラメーターに主に依存するからである。その結果、さまざまな機械構造を用いてさまざまな色の光を生成することができる。さらに、スロット型アンテナ構造体は指向性の発光を可能にし、これにより強いコリメーションを必要とする用途への実装が有益となり得る。

一構成では、発光デバイスは導電性構造体を含む。この導電性構造体は、スロット型アンテナ構造体を形成し、上側主表面と、この上側主表面に対向して配置され、層の厚さで分離された下側主表面とを有する。導電性構造体の中には、キャビティが配置されている。このキャビティには、幅と、特定の長さとがあり、デバイスで発生される光の波長はさらにこの特定の長さに依存する。この幅は、対応するキャビティの長さよりも小さい。

一部の変形例では、スロット型アンテナ構造体は一定の厚さの金属板を含み、この金属板にはスロットまたはキャビティが設けられている。上記と同様に、スロットには幅と特定の長さとがある。発光デバイスは、第１の主方向に沿って、キャビティ内に配置されていてかつ少なくとも上側主表面を超えて延在する半導体層スタックも含む。半導体層スタックは、ＬＥＤナノカラムであってもよく、第１の電気的コンタクト、第２の電気的コンタクトおよび活性領域を含む。一部の変形例では、半導体層スタックの活性領域は、第１のコンタクトと第２のコンタクトとの間に置かれていてもよい。半導体層スタックの活性領域は、単一のｐｎ接合だけでなく、量子井戸、多重量子井戸（Multiquantenwell/Multiquantentopf）またはそれらの各々の組み合わせによって実装されていてもよい。半導体層スタックは、その対応する幅よりも大きい長さを有していてもよい。例えば、半導体層スタックは、幅の少なくとも２倍以上の長さを有していてもよい。半導体層スタックはまた、幅の５倍から最大１０倍の長さを有していてもよい。

光を規定し、動作中の半導体層スタックの非放射再結合よりも放射再結合を促進するために、キャビティの長さは動作中に放射される光の波長のｎ／２（ｎは自然数である）に実質的に基づいている。この点について、さまざまな物理的パラメーターにより発光挙動および発光中心波長が変化するため、実際のキャビティの長さを若干調整することが必要になる場合があることに留意すべきである。これらのパラメーターは、いわゆる短縮率にまとめることができ、これは物理的パラメーターから測定および／または計算することができる。本出願では、キャビティの長さが動作中に放出された光の波長のｎ／２に実質的に基づいていることに注目して短縮率が考慮される。

一部の変形例では、導電性構造体は、半導体層スタックの活性領域の厚さよりも大きい上側主表面と下側主表面との間の距離（厚さと呼ばれる）を有している。活性領域は、キャビティ内、特に上側主表面と下側主表面とによって定義されるレベルの間に置かれていてもよい。このような構成では、活性領域がキャビティ内に置かれていることになり、活性領域内での放射再結合の必要性が促進される。キャビティの長さに関して、半導体層スタックは、キャビティの実質的に中央に配置されていてもよい。それに応じて、半導体層スタックの中心は、実質的にキャビティの長さの半分で配置されている。本実装例では、半導体層スタックとスロット型アンテナとが双極子構造を形成し、主な発光波長は短縮率に合わせられたキャビティ長さの約２倍で与えられている。

他のいくつかの実装例では、半導体層スタックは、キャビティの端面に向かって、例えば、キャビティ長さのエッジ部に置かれている。さらに別の実装例では、発光デバイスは、本明細書に記載されているようにキャビティのそれぞれの端部に配置された２つの半導体層スタックを有していてもよい。

半導体層スタックは、導電性構造体を超えて延在してもよい。このため、半導体層スタックの第１および第２の電気的コンタクトはまた、上側主表面よりも上に、またはそれに応じて下側主表面よりも下に設けられることになる。したがって、半導体層スタックは、いわゆる縦型層スタックとなり得る。用途に応じて、第１のコンタクトがｐ型コンタクトで、第２のコンタクトがｎ型コンタクトの場合もあれば、その逆の場合もある。半導体層スタックをキャビティの外側で接触させることで、実装が簡単になるだけでなく、望ましくない効果を低減することができる。

可視光線の発光を促進するキャビティを形成するには、数百ナノメートルのキャビティ長さが必要である。半導体層スタックおよび活性領域とはキャビティ内に置かれていてもよいため、半導体層スタックおよび活性領域の基底面の直径は、特に動作時にデバイスから放出される波長よりも小さくなる。スロットは、一般的には、幅よりも長さが大きいことが望ましい。いくつかの態様では、長さと幅との比率は、３０：１～５：１、特に１５：１～５：１であり得る。比率が５：１未満の場合はもちろん、他の比率の場合であっても、半導体層スタックの側壁に沿って、反射性であるものの絶縁された層を設けることで、キャビティの長さに対して垂直な成分を有する光を反射させることができる。これにより、キャビティの長さに対して垂直に伝搬しようとする光が抑制される。

一部の変形例では、キャビティは導電性構造を通って延在し、さらにスロットを形成する。スロットの形状は長方形であるが、製造方法に起因して、その端面のエッジ部が丸くなっている場合もある。他の一部の変形例では、キャビティはどちらかと言えば切欠き部であり、半導体層スタックが配置されている位置に貫通孔が置かれている。言い換えれば、キャビティは、スタックが配置されていてかつ導電性構造体を通って広がる穴を除いて、下側主表面で部分的に閉じられている。

いくつかの態様では、スロットは、２つのサブスロットの共通の端点に半導体層スタックが配置された長方形の形状を有することもできる。

別の態様は、導電性構造体を絶縁し、構造体をスタックから分離することに関する。導電性構造体の少なくとも上側主表面には、透明な絶縁層が施与されている。しかしながら、半導体層スタックのコンタクトは、絶縁材料で覆われているのではなく、絶縁材料にわたって広がっているか、または導電性構造体に対向する絶縁材料の表面のレベルに達している。この実装例では、発光デバイスは、透明な絶縁層上に施与されていてかつ第１の電気的コンタクトと接触するコンタクト層も有している。コンタクト層は、コンタクト層上に施与された別の層で絶縁されていてもよい。この層（またはコンタクト層）は、デバイスの発光特性を改善するためにパターニングされていてもよい。光の取り出しを高めるために表面をコーティングしたり、粗面化したりすること以外に、フォトニック結晶などの周期構造体を上面に配置してもよい。マイクロレンズなどの更なる光学系を利用してもよい。

他のいくつかの態様では、透明な絶縁層が下側主表面も覆っており、下側主表面を覆うことで、半導体層スタックの他方のコンタクトと透明な絶縁層とが実質的に平坦な表面を形成する。しかしながら、この導電性構造体は、スロット型アンテナとして機能するためには基準電位に接続されている必要があるため、絶縁層で完全には覆われていない。したがって、導電性構造体は少なくとも１つのコンタクトを有する。ここでいう導電性構造体は、半導体層スタックの接続部と同じ電位であってもよい。その場合、層スタックは導電性構造体に接続されることになる。しかしながら、それとは逆に導電性構造体に異なる電位を印加することも可能である。

かかるデバイスが放出した光は、広範囲のスペクトルを有することができ、すなわち、発光スペクトルは（前述のように）中心波長を中心としながら、他の周波数成分も含んでいる。また、名目上同じキャビティを有する素子から放出された光のスペクトルは広くなる。スペクトルを小さくし、狭いスペクトルを有する特定の中心波の光を提供するために、発光面に対応する上側主表面にカラーフィルターが配置されていてもよい。フィルターは、狭いカラーバンドパスであってもよい。一部の変形例では、第１の波長の光を第２のより長い波長の色に変換するために、上側主表面の上に変換体（Konverter）が配置されていてもよい。変換体を利用することで、発光デバイスを、所与の波長に対して最適化し、次いで別の所望の波長に変換することができる。

別の態様は、多数のかかる発光デバイスを、特にμ－ＬＥＤディスプレイを製造するために、適切なドライバ回路および制御回路と合わせて実装することに関している。かかるアレイは、前述したように少なくとも２つの発光デバイスを有する。少なくとも２つのデバイスは、このとき共通の導電性構造体を共有し得る。共通の導電性構造体には、いくつかのキャビティが配置されていてもよく、各キャビティは対応する発光デバイスに含まれている。追加的または代替的に、μ－ＬＥＤアレイは、導電性構造体の少なくとも上側主表面の上に施与された共通の透明な絶縁層を有していてもよい。導電性構造体が発光デバイスごとに独立したものである場合、絶縁層は各デバイスの導電性構造体の間の空間を埋めてもよい。

一部の変形例では、少なくとも２つの発光デバイスの上に施与される共通のフィルターまたは他の構造体を提供することができる。これにより、１つの発光デバイスが破損した場合の冗長性が確保されるとともに、カラーフィルターをより広い範囲に適用することができることから（１つのスタックと１つのキャビティのみに適用する場合に比べて）、実装の煩雑さが軽減される。

発光デバイスを個別に制御するために、ｐ型コンタクトまたはｎ型コンタクトの少なくとも一方のコンタクトが互いに接続されていないことで、発光デバイスを別々にアドレス指定および制御することができる。

上記タイプのμ－ＬＥＤアレイでは、いくつかの発光デバイスが、対応する発光デバイスの色を設定するためのカラーフィルターを有していてもよい。これらのカラーフィルターは、異なる特性を有し得る。例えば、少なくとも２つの発光デバイスのカラーフィルターは、２つの発光デバイスのうちの他方のカラーフィルターに対して、異なるバンドパスまたはフィルター特性を有していてもよい。したがって、異なる色を得ることができる。これは、発光デバイスが２つ以上の対象領域にまたがる非常に広範囲の発光スペクトルを持つ場合に有効であり得る。例えば、発光デバイスは、緑色および青色の成分をカバーする発光スペクトルを有していてもよい。スペクトルの不所望な成分をフィルターするために、対応するカラーフィルターを利用してもよい。発光デバイスがそれぞれ変換体を有している場合にも、同様の解決策が提示される。

少なくとも２つの発光デバイスのうち、一方の発光デバイスの変換体は、少なくとも２つの発光デバイスのうち、他方の発光デバイスの変換体と異なっていてもよい。そのため、同じ長さのキャビティでも異なる色を得ることができ、同じキャビティの３つまたは６つまたは９つのサブ画素から画素を簡単に構成することができ、そのキャビティの上に対応する変換体が配置される。このようにして製造された各画素は、同じ導電性構造体を共有することができる。

上記形態のμ－ＬＥＤ以外に、更なる設計も考えられる。主に、これらの設計は光の生成に適した面を有している。このような発光ダイオードを組み合わせて、ＲＧＢモジュールが作製される。これは、大きなＬＥＤの設計だけでなく、小型部品を使ったモジュールにも当てはめられる。しかしながら、μ－ＬＥＤの分野における非常に小さな発光ダイオードを搭載したモジュールでは、このようなμ－ＬＥＤを個別に製造して転写するには非常に手間がかかり得る。

したがって、モノリシックμ－ＬＥＤ、すなわちキャリア上にμ－ＬＥＤを行と列とに並べて成長させたμ－ＬＥＤは、μ－ＬＥＤの部品転写なしでμ－ディスプレイモジュールを製造できる可能性がある。

しかしながら、一部の用途では、異なる色で発するμ－ＬＥＤが構成されている必要がある。この場合、青色、緑色および赤色のスペクトルで光を放射するμ－ＬＥＤがそれぞれμ－画素を形成する。３つの、または冗長性がある場合には４つ以上のかかるμ画素が１つの画素を形成する。ここで、ＲＧＢのμ－ディスプレイまたは対応するモジュールを作り出すために、動作中に有色光を放射するμ－ＬＥＤを異なる材料系で作製することができる。これにより、モノリシック設計は困難となる。

別のアプローチを、以下の態様および提示した方法で説明する。そこで、画素のμ－ＬＥＤアレイを製造する方法として、成長用基板上に多面体またはプリズム状のコーティングされた材料ボリューム（Materialvolumina）の各組み合わせを形成することが提案されている。材料ボリュームとは、キャリアの表面に作り出された半導体ボディと理解される。コーティングされた材料ボリュームは、光を発するのに適した活性層を有するように構成される。この点で、このようなコーティングされた材料ボリュームは、そのサイズからμ－ＬＥＤとも呼ぶことができる。第２のステップでは、定義された色に合わせられた変換材料が、１組の材料ボリューム間に導入される。これらの色は、例えば、赤色および緑色であってもよい。いくつかの態様では、材料ボリューム、もしくはこのようにして製造されたμ－ＬＥＤは、青色の光を発するように構成されているので、この場合、２つの材料ボリューム間の変換体を省くこともできる。

このように、計４本のかかるインゴットの材料ボリュームもしくはμ－ＬＥＤを使って、青色、緑色および赤色の光を個別に発生させることができる。変換材料は、同時に電気的に駆動制御させることができる２つの材料ボリューム間の少なくとも中間にそれぞれ位置している。いくつかの態様では、変換材料も部分的に材料ボリュームの表面に広がっている。さらに、材料ボリュームを増やすことで、冗長性を持たせ、１つのボリュームが故障しても、所望の波長の光を発することができる。材料ボリュームは、長手方向に延びる直方体またはインゴットの形状を有している。しかしながら、他の正多面体（regelmaessige Polyeder）、例えば平行六面体、直角プリズム、または類似の形状、例えば角錐台、オベリスク、ウェッジもしくは正多面体（regulaere Polyeder）も考えられる。

さらに、第２の態様によれば、キャリア基板上に多面体またはプリズムの形状で含むコーティングされた材料ボリュームの各組み合わせを有する、特に画素用のμ－ＬＥＤ配置構造が提案される。このような１組の材料ボリューム間には、材料ボリュームから放射された光を更なる波長の光に変換する変換材料が導入されている。この変換は完全なものであることが多い。

材料ボリュームを製造するためには、まずキャリア基板上にインゴット状のコアを形成し、この上に複数のエピタキシャル層をオーバーグロースさせる。このために、適切なフォトストラクチャ（Fotostrukturen）が使用される。コアおよび各層の材料系として、例えばＧａＮをベースとした第ＩＩＩ－Ｖ族半導体系が挙げられる。エピタキシャル成長により幾何学的形状に関する材料ボリュームが定義されるため、非常に小さな面積にＲＧＢ画素を配置することができる。キャビティ内に変換体を配置することで、冗長性を持たせ、ジェッティング法またはディスペンシング法による製造が容易になる。このようにして、冗長な３Ｄインゴット配置構造に基づいて、μ－ディスプレイをＲＧＢディスプレイとして作り出すことができる。

電気的な接続が、特に、キャリアを通過するスルーホールビアを用いて、更なる配線技術なしに可能である。このようにして、ＳＭＴ（「surface mounted technology」；表面実装）部品を形成することができる。あるいはキャリア内に存在する導電性構造体とモノリシックに材料ボリュームを形成することもできる。

上述のように、第１のドープ層と第２のドープ層とがコアの上に施与される。第１の層と第２の層との間には、活性層が配置されている。後者は、１つ以上の量子井戸構造を含み得る。さらに、第１の層および／または第２の層は、電流拡散層、ドーピング勾配、または活性層への最小限の抵抗と高い電流密度とを可能にするための更なる手段を含んでいる。材料ボリュームのエッジ部から電流を遠ざけるための電流狭窄など、更なる手段については本開示で説明されており、材料ボリュームの製造に使用することができる。これらには、量子井戸インターミキシングなどが含まれるが、これらに限定されない。各組合せは、メタライゼーションを介してｐ型コンタクト領域とｎ型コンタクト領域とに電気的に接触している。いくつかの態様では、片方または両方の領域が共通して構成されていてもよく、すなわち、材料ボリュームは１つまたは２つの共通のコンタクト領域を共有している。

更なる構成によれば、マスキングされていない領域を有する成長用キャリア上に成長層を形成してもよく、そこに一定数の材料ボリュームを成長させてもよい。更なる構成によれば、成長層は、ｎ型ドーピング、特にＧａＮを含んでいてもよい。マスキングは、ＳｉＯ_２またはＳｉＮを含んでいてもよい。成長層は、材料ボリュームのコアと同じ材料（例えば、ＧａＮ）から形成されていてもよく、用途に応じてドープされていてもよい。

更なる構成によれば、材料ボリュームは、その長手方向軸線が互いに平行で、互いに同じ幾何学的形状で作り出すことができる。更なる構成によれば、成長用キャリアに面していない活性層と更なる層とで覆われた材料ボリュームの面に、特にはんだを提供する、ミラー状の第１のメタライゼーションを堆積させることで、ｐ型コンタクト、特にストリップ状のｐ型コンタクトを形成することができる。更なる態様によれば、平面のキャリアの主表面に、はんだメタライゼーション層を堆積させることで、このはんだメタライゼーション層を、ｐ型コンタクトを形成する材料ボリュームの第１のメタライゼーションに接続、特にボンディングすることができる。

いくつかの構成では、成長層は、特に、それぞれの場合において、エッチング（ＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマエッチング））によって領域ごとに除去される。このようにして露出した成長領域にパッシベーションが堆積され、露出領域の表面を完全に覆うことができる。その際、一部領域は残したままにされたり、またはパッシベーションが再度開放されたりする。いくつかの態様では、後者の開放は、基板に面していない表面の材料ボリュームの長手方向軸線に沿って行われる。次いで、材料ボリュームの露出した領域に、ストリップ状のｎ型コンタクトを形成する第２のメタライゼーションが施与される。

構成に応じて、不動態化された側壁の少なくとも一部にもメタライゼーションが被覆されている。これは反射性であり、光がそこから反射して戻ってくる。相互に隣り合う２つのコーティングされた材料ボリュームの場合、これらの側壁ミラー・メタライゼーション（Seitenwandspiegel-Metallisierungen）は、互いに背を向けているものと向き合っているものとで交互に作り出すことができる。このような構成では、側壁ミラー・メタライゼーションが互いに背を向けて作り出される２つの相互に隣り合うコーティングされた材料ボリュームの場合、自由な空間が変換材料で充填されることが企図される。

パッシベーション層上とそれに沿って、ｎ型コンタクト、側壁ミラー・メタライゼーションおよび第３のメタライゼーションとして堆積された金属性の中間接続部から、特にストリップ状の、第４のメタライゼーションとして堆積されたｎ型コンタクト領域との電気的な接続を形成することができる。これらは、キャリアの同じ側にあってもよい。あるいは金属ボリュームに面していないコンタクト領域に接触するスルーホールビアが設けられている。このスルーホールビアは、パッシベーション層により、はんだメタライゼーション層およびキャリアと電気的に絶縁されている。もちろん、ｐ型領域とｎ型領域とを入れ替えることも可能である。

更なる構成によれば、ｐ型コンタクト－スルーホールビアは、それぞれの変換材料の領域に形成されていてもよい。メタライゼーションには、ＡｌまたはＡｇなどの適切な材料を使用することができる。

インゴットの長さを短くすると、いわゆるμ－ロッドが得られる。これはピラー状の構造をしており、同様に長手方向軸線に沿って表面上を覆う活性層を含み、動作中には原則的に全方向に光を放射するようになっている。このようなμ－ロッドは、自己組織化または配向依存性の結晶成長によって、キャリア上に何度も生成され得る。かなり小さな構造であるため、エピタキシャルプロセスのパラメーターを変更するだけで、特にμ－ディスプレイ用のμ－ＬＥＤを作製することができる。上述のタイプのμ－ロッドは、μｍ以下からナノメートルを含む範囲に至るまでの空間的な寸法を示す。

μ－ロッドで生成された光は、実質的にすべての空間方向に放射されるが、基底面が小さいため、真上に放射される光の部分はどちらかと言えば小さくなる。したがって、以下に開示される反射構造体のうちの１つでμ－ロッドを取り囲むことが企図されていてもよい。このようにμ－ロッドはある種のキャビティの中に配置され、このキャビティの壁は面取りされ、反射性に形成されている。同様に、いくつかの態様では、以下に開示されるカバー電極が設けられていてもよい。

もう１つの可能性を以下のように説明する。これは、μ－ロッドを個片化した後、基板に平行に並べて接触させるという原理に基づいている。このように水平方向に並んだμ－ロッドが構築され、それぞれがサブ画素を形成する。

第１の態様によれば、キャリアと実質的に平行に延びるμ－ロッドがキャリアに接続された電子素子、特にμ－ＬＥＤが提案される。このためにμ－ロッドは、第１のドーピングを有する細長いコアを有し、このコアは、層シーケンスによって、第１の長手方向端部から層シーケンスのない第２の長手方向端部まで外向きにコーティングされている。ここで、層シーケンスには活性層が含まれており、いくつかの態様では、量子井戸構造などが含まれていてもよい。さらに、活性層の低欠陥領域に電流を狭窄するために、本願に記載されているような特別なドーピングなどの措置を講じてもよい。μ－ロッドは、第１の長手方向端部が、層シーケンスと第１のコンタクトとによってキャリアの第１のコンタクト領域に電気的・機械的に接続され、第２の長手方向端部が、コアと第２のコンタクトとによってキャリアの第２のコンタクト領域に電気的・機械的に接続されている。最後に、層シーケンスは、マスキングによって第２のコンタクトから電気的に絶縁されている。そのため、μ－ロッドは細長くなり、キャリアと実質的に平行に配置される。こうして消費スペースは大きくなるが、この構造により同時に小さな電流で高い光量（Lichtausbeute）を得ることができる。

このような電子構造素子、およびキャリア上に電気的に接続されたμ－ＬＥＤを作製する方法の場合、第１のステップでμ－ロッドを作製し、その第１の端部および第２の端部で接触させることができ、これらの端部のそれぞれは、異なるドーピングが施された層に接触する。この作製は、材料のエピタキシャル堆積による基本的なステップで行ってもよい。そのため、μ－ロッドは、第１のドーピングを伴った細長いコアを有し、このコアは、１つ以上の層シーケンスによって、第１の長手方向端部から層シーケンスのない第２の長手方向端部まで外向きに、特にエピタキシャル的に成長したものである。

次いで、このようにして作製されたμ－ロッドは、これと実質的に平行なキャリアに沿って配置される。μ－ロッドの第１の長手方向端部において、第１のコンタクトを有する層シーケンスは、キャリアの第１のコンタクト領域に電気的・機械的に接続される。第２の長手方向端部において、コアは、第２のコンタクトによりキャリアの第２のコンタクト領域に電気的・機械的に接続される。この場合、層シーケンスは、絶縁層によって第２のコンタクトから電気的に絶縁されている。

μ－ロッド製造時の自由度が高まることにより、その発光を所望の波長域または所望の波長に調整することが可能になる。いくつかの態様では、μ－ロッドの幾何学的形状は、一定の波長の光の１つに合わせて形成されている。μ－ロッドの長さおよび／または直径が異なる以外に、個々の層の厚さが異なる幾何学的形状もあり得る。直径が異なると、動作中に異なる波長の光を放射するμ－ロッドを作製することができる。活性層には、量子井戸（Quantenwells/Quantentoepfe）が設けられていてもよい。μ－ロッドは、例えば、長手方向軸線に沿った多面体、プリズム、ピラミッドまたはウェッジとして形成されていてもよい。断面が４つの角部を含む場合もあれば、６つの角部を含む場合もある。いくつかの態様では、μ－ロッドは、放射された光が変換されるように追加の変換材料で覆われていてもよいし、更なる処理状態において当該材料で覆われていてもよい。

いくつかの態様では、μ－ロッドがキャリア上でその長手方向軸線に沿って平行に配置されている場合、キャリアとμ－ロッドとの間に反射層を取り付けることが好都合であり得る。これに関連して、キャリアがμ－ＬＥＤ周辺のリフレクタ構造体を有し、内部に配置されたμ－ＬＥＤからの光がリフレクタ構造体によって偏光されるような、他の箇所での構成を参照されたい。このようなリフレクタ構造体は、キャリア上に配置されたμ－ロッド群または各μ－ロッドの周りに配置されてもよい。

一態様では、一群を形成する３本のμ－ロッドがキャリア上に平行に配置され、キャリアのコンタクト領域に電気的・機械的に接続される。μ－ロッドは、それぞれ赤色、緑色または青色の光を発するように構成されていてもよい。そのため、これらが画素を形成する。かかるアレイを行と列とに複数設けることで、μ－ディスプレイを形成することができる。前述のように、赤色、緑色および青色の光に対して、μ－ロッドの直径が異なる場合がある。すなわちμ－ロッドは異なるサイズを有している。複数の画素がある場合には、μ－ロッドを並び替えることで、周期性による視覚的なアーティファクトを低減することができる。

いくつかの態様では、コンタクトの製造および作製が関係している。例えば、絶縁層に面していないそれぞれのμ－ロッドの第１の長手方向端部における第１のコンタクト、特にｐ型コンタクトの接触は、さまざまな方法で実行することができる。これには、エピタキシャル成長、特に酸素プラズマエッチングによってフォトパターニングされたシード層を用いたエピタキシャル成長が含まれる。同様に、スパッタリングによってコンタクトを形成してもよい。いくつかの態様では、少なくとも１つのコンタクト面が、キャリアの第１のコンタクト領域に対するコンタクト面として第１のコンタクトに形成される。同じように、第２のコンタクトが作製される。

既にμ－ロッドについて簡単に説明したように、これらはある種の自己組織化によって生成され得る。この場合、結晶方位を利用して、指向性を持つ結晶成長が引き起こされる。光電子半導体アレイ、例えばμ－ＬＥＤ用の３次元発光ヘテロ構造体を特に小型に構成する場合、制御された３Ｄ設計および表面の断面が互いに角度を形成している応力なしの活性層の製造は困難である。サファイア上に成長したＧａＮなどの窒化物と、Ｉｎ_ｘＧａ１－_ｘＮ量子井戸を含む活性層とを用いたμ－ＬＥＤでは、＜１１－００＞または＜１１２－０＞方向に対して垂直な三角形プロファイルの形状を製造したり、六辺形の形状を採用したりすることが既に提案された。ＧａＮ系の半導体構造では、ＧａＮの＜１１－００＞または＜１１２－０＞方向に合わせた六角形開口部を有するマスクを使用して、ラテラルエピタキシャルオーバーグロースが行われる。ＧａＡｓ上のＡｌＩｎＧａＰ系半導体構造では、（００１）ｎ－ＧａＡｓの＜１１０＞方向に対して、マスクの六角形開口部の対向する角部の向きを１０°未満の角度誤差で適用することが提案されている。ＺｎＳｅ系の半導体構造では、エピタキシャル基板としての（１１１）ｎ－ＧａＡｓの＜１１２＞方向に対して角度誤差は１５°未満である必要がある。しかしながら、これらの使用されるアプローチは、特にエッジ長さが７０μｍ未満の範囲の非常に小さな構造に対しては限定的であるか、全く利用可能でない。

以下に開示される方法により、光束と吸収電力との比率に関して高い効率を有する小型のμ－ＬＥＤもしくは光電子半導体配置構造を提示することができる。それに応じて、このようなμ－ＬＥＤは、モノリシックな形態でμ－ディスプレイの一部を形成することができ、個々の画素としても形成することができる。

本明細書で提案されているコンセプトの出発点は、第１の導電性半導体層、活性層および第２の導電性半導体層を備えた３次元発光ヘテロ構造体を含む光電子半導体配置構造であって、第１の導電性半導体層と第２の導電性半導体層とは異なるドーパントを有している。提案された原理によれば、発光ヘテロ構造体は、アルミニウムガリウムヒ素（Ａｌ_ｘＧａ_１－ｘＡｓ）および／またはアルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）および／またはアルミニウムガリウムインジウムリンヒ素を含み、付形層（Formschicht）上に成長させることによって３次元的に形成される。付形層は、｛１１０｝の方位を持った側面を含む。任意に平坦な上面｛１１１｝が設けられていてもよい。高い変換率を実現し、特にμｍ寸法の発光ヘテロ構造体のエッジ部で非放射再結合を低減するためには、格子欠陥の少ない応力なしの３次元層構造を形成することが必要である。ここで、３次元発光ヘテロ構造体を製造するための基層を形成する付形層は、ガリウムヒ素（１１１）Ｂエピタキシャル基板上に選択的にエピタキシャル成膜されるべきであることが認識されていた。

本明細書では、ガリウムヒ素（１１１）Ｂエピタキシャル基板とは、エピタキシャル成長に使用される、ミラー指数に従って（１１１）配向の表面を有するガリウムヒ素からなる選択エピタキシ用のキャリア基板と理解され、表面平面の終端部はヒ素原子によって形成されている。ガリウムヒ素（１１１）Ｂエピタキシャル基板は、ドープまたは非ドープで使用することができる。ガリウム終端部を有するガリウムヒ素（１１１）Ａと比較して、選択エピタキシの制御性が向上しているが、これはヒ素原子の揮発性がより高いことに起因していると考えられる。ガリウムヒ素（１１１）Ｂのヒ素終端部には、核生成を向上させるのに十分な数の均一に分布したヒ素欠陥が存在することが期待されており、そのため、エピタキシャル層形成の初期段階は、温度や原料供給などの外部から調整可能なエピタキシャルプロセスパラメーターによって有利には制御することができる。

ガリウムヒ素（１１１）Ｂエピタキシャル基板上に選択的にエピタキシャル成長させる付形層には、材料としてガリウムヒ素および／またはアルミニウムガリウムヒ素および／またはアルミニウムガリウムインジウムリンを使用することが好ましい。ここで、付形層の材料は、非ドープ、ｎ型ドープまたはｐ型ドープであってもよい。更なる設計として、付形層内または付形層上に、ＳｉＯ_ｘおよびＳｉＮ_ｘの連続した層を有するブラッグミラースタックをエピタキシャル成膜することもさらに企図されている。

ガリウムヒ素（１１１）Ｂエピタキシャル基板上には、ＳｉＯ_ｘ、ＳｉＮ_ｘまたはＳｉＯ_ｘＮ_ｙからなるリソグラフィでパターニングされた誘電体層がマスクとして用いられる。マスクの開口部は、付形層の基底面が好ましくは５０ｎｍ～１００μｍのエッジ長さを有するように選択される。一構成では、マスク構造の成形と、ガリウムヒ素（１１１）Ｂエピタキシャル基板の結晶方向に対するその方位とが、付形層の少なくとも１つの｛１１０｝の方位を持った側面の形成を促進する。いくつかの態様では、付形層は、（－１－１０）、（－１０－１）および（０－１－１）の方位を持った側面を有する三角錐の形態をとる。更なる有利な構成では、付形層は、方位（－１－１０）、（－１０－１）および（０－１－１）を有する側面に加えて、方位（－１－１－１）を有する上面を有しており、そのため、更なる好ましい構成では、３辺の角錐台として置かれた付形層が存在することになる。

提案された方法では、輪郭が明確で、結晶内部の歪みが小さく、格子欠陥の数が少ない精密なエピタキシャル成長した成形体が得られ、当該成形体の上にアルミニウムガリウムヒ素（Ａｌ_ｘＧａ_１－ｘＡｓ）およびアルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）をベースにした発光ヘテロ構造体がエピタキシャル成長させられる。それを３次元化することで活性層の面積が増え、層に対して平行に放出されるフォトンの光取り出しが改善される。さらに、本発明は、発光ヘテロ構造体の周辺領域の囲い込みにもつながり、少なくとも活性層は、電気絶縁体として機能する選択エピタキシ用のマスクにまで達することができる。この場合、マスクは、ＳｉＯ_ｘ、ＳｉＮ_ｘまたはＳｉＯ_ｘＮ_ｙを含み得る。これにより、周辺領域に追加のパッシベーションを組み入れずに、閉じた発光ヘテロ構造体が形成され、この発光ヘテロ構造体が非放射再結合を低減して、光の生成効率を高める。この境界効果（Umrandungseffekt）は、付形層の｛１１０｝の方位を持った側面がマスクに向かって先細りになることで生じるもので、少なくともマスクの縁部まで通じている。したがって、付形層は、基板に対して平行な（１１１）方位のトップ層と平坦に形成することができる。好ましくは、エピタキシャル基板に平行な横方向の広がりが２０μｍ未満で、エピタキシャル基板に対して垂直な縦方向の広がりが５μｍ未満の付形層が形成される。所望の輪郭を調整するために、選択的エピタキシャル成長の後に、ウェットケミカル処理によって付形層を後処理することができる。好ましい構成では、付形層の輪郭制御は、選択的エピタキシャル成長のみによって行われる。

アルミニウムガリウムヒ素（Ａｌ_ｘＧａ_１－ｘＡｓ）および／またはアルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）をベースにした発光ヘテロ構造体により、５６０ｎｍ～１０８０ｎｍの範囲の波長を発生させることができる。μ－ＬＥＤを完成させるために、導光層、コンタクト層およびパッシベーション層が光電子半導体構造に追加される。これにより、主放射方向が半導体アレイの層スタックの成長方向であるか、または成長方向とは逆向きの構成が可能となる。さらに、発光ヘテロ構造体のｐ側またはｎ側で光を取り出すことも可能である。本出願では、光の案内、コリメーションあるいは他の色への変換のための更なる措置が開示されている。

発光ヘテロ構造体の層スタックの成長方向を主放射方向とする変形例では、この上に、第２の導電性半導体層のための透明なコンタクト層、例えばＩＴＯ（酸化インジウムスズ）の層を有する層シーケンスが位置する。可能な一構成では、ＩＴＯ層は、発光ヘテロ構造体の上面全体に堆積される。さらに、発光ヘテロ構造体の下にブラッグミラースタック（ＤＢＲ）が設けられていてもよい。

発光ヘテロ構造体の第１の導電性半導体層を下から電気的に接触させるには、適切なドーピングが適用された導電性のガリウムヒ素（１１１）Ｂエピタキシャル基板と、当該基板上に選択的にエピタキシャル成長させ、同様にドープされた付形層とを用いるのが最も簡単である。

発光ヘテロ構造体のマトリクス配置構造を並行して処理すれば、使用される処理次第ではμ－ＬＥＤディスプレイのマトリクスとして利用することができる。この場合、構造体は、行と列とでモノリシックに配置して作製される。

あるいはマスキング層でエッジ部を保護された活性層を損傷することなく、レーザー分離法などによって、ヘテロ構造体を一群ごとにまたは個別に個片化することもできる。このように分離された光源は、拡張されたコンタクト面を有するμ－ＬＥＤを形成することができ、最も単純なケースでは、別々のワイヤボンディングなしにＩＣチップの相補的なコンタクト面に載置することができる。

主放射方向を成長方向とする別の変形例では、量子井戸を有する活性層は、｛１１０｝の方位を持った側面または（１１１）配向の上面の領域に局所的に閉じ込められて適用される。ヘテロ構造体の非発光部分の上に不透明なメタライゼーションを設けることができ、例えば環状コンタクトが形成される。さらに、追加のパッシベーション層およびキャリア層が存在していてもよい。さらに、出口窓に導光体構造を設けることも考えられ、最も単純なケースでは、取り出し率を高めるために表面が粗面化される。さらに、一般的な処理により、例えば、コリメータやフォトニック結晶など、放射パターンをさらに向上させる要素を形成するための追加の処理を施した表面を構築することもできる。

主放射方向が成長方向とは逆向きの発光を実現するために、まず、ガリウムヒ素（１１１）Ｂエピタキシャル基板と付形層の少なくとも一部とを除去し、更なるステップで発光ヘテロ構造体の下に透明なコンタクト層を適用する。このように構成された光源は、ボンディングによるＩＣチップアセンブリに適している。

更なる代替的な構成では、３次元発光ヘテロ構造体の上の一時的なキャリアが、ガリウムヒ素（１１１）Ｂエピタキシャル基板および付形層の除去のために使用される。これらの下側の層は、メタライゼーションとキャリア基板とに置き換えられる。次いで、一時的なキャリアは、上面のパッシベーションと導光体構造とに置き換えられることができる。かかる構成は、ＩＣチップ上で２回ボンディングして接触させる構成に適している。

結晶の幾何学的形状または方位のさまざまな態様以外に、さらに、活性層の領域が小さければ小さいほど、放射再結合が非放射再結合に比べて低減することがわかった。その理由は、活性層の欠陥にあると考えられる。この欠陥は、主にμ－ＬＥＤの周辺領域に形成されるが、なぜなら、そこでの処理（個片化またはエッチング）によって結晶構造が変化し、この結果、そこでの欠陥密度が高くなるためである。一般的には、活性層の面積に比べて周縁領域の面積が大きくなればなるほど、欠陥の数が多くなり、ひいては非放射再結合が増加すると言える。さらに、欠陥密度は、電流密度が高いときも低いときも発光ダイオードの効率に影響を与え、電流密度とともに経年劣化（ひいては発光ダイオードの効率低下）の重要な要因となることが認識されていた。

オートモーティブ領域における用途の前提条件として、μ－ディスプレイとその個々の画素が十分な輝度を有し、すなわち比較的高い電流密度を流すことができる必要がある。他方、拡張現実用途では、高いコントラスト範囲が重要であり、すなわち、ディスプレイのμ－ＬＥＤは、電流密度が高いときも低いときも同じように十分対応できる必要がある。それに従って、低電流時でも効率が高いか、もしくは一層高くする必要がある。

したがって、一方ではこれらの要件と他方では欠陥の影響とを考慮すると、活性層、特に周辺領域の欠陥密度を低減するか、または周辺領域から電荷キャリアを遠ざけることが望ましいと言える。

低電流動作を改善する措置の１つとして、量子井戸インターミキシングがあり、これは能動的な半導体部品の製造においてさまざまな態様で使用されている。この場合、量子井戸として構成された活性層と、それを取り囲む障壁材料との間で格子原子を交換することによって、この領域のバンドギャップを変化させる。この交換プロセスは、目的に合致した適切な不純物原子、特にドーピング原子を半導体に導入した場合、特に効率的に行うことができる。これにより、交換プロセスが対象とする領域のバンドギャップが変化し、そうして、電荷キャリアは反発作用し得る力を感知するようになる。そのために、例えば、拡散プロセスによって活性層に移動し、そこで量子井戸インターミキシングを引き起こすドーパントを使用することができる。この方法は、Ｇａ、Ｉｎ、Ａｌ、ＰおよびＡｓなどの第ＩＩＩ－Ｖ族半導体に基づく光電子構造素子のテストにも成功している。

しかしながら、この材料系からなる発光ダイオード、特にμ－ＬＥＤは、寸法が小さくなるにつれて、比較的短時間で輝度がますます低下することが同様に観察された。この劣化は、量子井戸インターミキシングのない部品と比較して、負荷電流が明らかに低いときに早くも起こる。言い換えれば、量子井戸インターミキシングは、電流が低くてもμ－ＬＥＤの輝度を低下させるが、これは大型の発光ダイオードでは特に観察されない現象である。

今回、この影響を大幅に軽減するだけでなく、不純物に起因する発光効率の低下を、少なくとも長期間にわたって可能な限り防止できる方法が見出された。そのため、この方法は、特にμ－ＬＥＤの製造に適している。

このために、半導体部品、特にμ－ＬＥＤを製造する方法が提案されており、この方法では、第１のステップで半導体構造が提供される。この半導体構造は、特に、異なるドープ層および／または異なる材料組成の層を成長させることによって作製することができ、特に、第１のｎ型ドープ層と、第２のｐ型ドープ層と、それらの間に配置された少なくとも１つの量子井戸を有する活性層とを有する。ｐ型ドープ層には、ドーピングのために第１のドーパントが供給された。

第２のステップでは、半導体構造上、特にｐ型ドープ層上にパターニングされたマスクが施与される。このマスクは、電磁放射の発生を企図した活性層の部分領域を、第２のドーパントの侵入から保護するためのものである。この場合、マスク材料は、誘電体（酸化ケイ素、窒化ケイ素など）、金属（Ｔｉなど）または半導体材料のいずれかで形成されていてもよい。

次に、パターニングされたマスクで覆われていないｐ型ドープ層に、第１のプロセスパラメーターを用いた拡散プロセスによって、第２のドーパントがドープされる。プロセスパラメーターおよびマスク材料は、パターニングされたマスクの領域で覆われていない活性層の領域で量子井戸インターミキシングが発生するように選択されている。このマスキングにより、少なくとも１つの量子井戸インターミキシングに比較的シャープな横方向の遷移領域が発生し、量子井戸インターミキシングの度合いが、マスクにより規定された境界で急激に低減する。これにより、量子井戸のバンドギャップが比較的急激に変化する。

提案された原理によれば、拡散プロセスに続いて最終的な熱処理ステップが行われ、その際に、第１のプロセスパラメーターとは異なる第２のプロセスパラメーターが設定される。第２のドーパントをさらに供給することなく、半導体はこの第２のプロセスパラメーターでアニーリングステップにかけられる。

この下流のアニーリングステップは、第１のステップで達成された低電流効率の大幅な改善が、より長い動作期間にわたって維持されるように、異なるプロセスパラメーターで、第２のドーパントを使用しないように構成されている。

本発明者らは、第１のプロセスパラメーターで第２のドーパントを供給するプロセスが、量子井戸インターミキシングの発生にも、その後の劣化にも因果関係があるという点で重要であることを認識した。この場合、第２のドーパントの原子が、半導体層スタックおよび活性層（もしくは量子井戸）に拡散し、そこで元の結晶格子の原子と入れ替わることができる。これらは、第１のドーパントの原子であると同時に、実際の格子材料の原子でもある。格子間サイトに変位させられた原子は移動可能であり、これらが光電子構造素子の劣化に重要な役割を果たしているのではないかと推測される。同時にプロセスパラメーターを変更して、ドーパントをさらに供給しない追加のアニーリングステップを行うことで、その後の効率の低下が抑えられる。別の態様では、（例えば、適切な前駆体を提供することによって）結晶格子を形成する元素で支持圧を提供することにより、アニーリングステップに適切な環境条件が提供される。

この元素を適切に選択することで、第２のドーパントによって変位させられた格子原子には、半導体の表面で反応能力が提供され、これらの原子の自由な移動がそれにより阻止される。変位させられた格子原子が、例えば第ＩＩＩ族の原子である場合、このプロセスは、好ましくは第Ｖ族の元素を用いた支持圧によって開始されることができる。これに伴い、拡散プロセスで生成された格子間原子は、本発明によるアニーリングステップ中に表面に拡散し、そこで結合される。劣化メカニズムに関与する格子間原子の数を減らすことで、部品の寿命が大幅に延びる。

アニーリングステップでは、前駆体は最初から加えてもよいし、第２のプロセスパラメーターに達した後にのみ加えてもよい。また、ドーパントによって変位させられた格子原子を飽和させるのに十分な前駆体材料が利用できるように、前駆体の濃度がアニーリングステップ中に変化してもよい。

別の態様では、この前駆体は、主にＰＨ_３、ＡｓＨ_３、ＴＢＡまたはＴＢＰなどの化合物において、リンまたはヒ素の元素を特に含んでいてもよい。

別の観点では、第１および第２のプロセスパラメーターが関係している。一態様では、パラメーターは、以下のパラメーターのうちの少なくとも１つ、またはそれらの組み合わせを含む：温度、定義された期間における温度変化、圧力、定義された期間における圧力変化、ガス、特に前駆体の組成および流量、ならびにアニーリングステップの持続時間。例えば、第２のプロセスパラメーターには、第２のドーパントを供給する際の温度よりも高い、定義された第２の温度が含まれる。言い換えれば、アニーリングステップ中の温度は、量子井戸インターミキシングを発生させるときの温度よりも高い。また、ドーピングおよびアニーリングの持続時間が異なっていてもよい。

他の態様では、第１のドーパントとは異なる第２のドーパントが使用される。例えば、第２のドーパントとしてＺｎを使用してもよい。半導体構造の材料系として、例えば、第ＩＩＩ－Ｖ族の半導体材料が利用される。これは、以下の材料系のうちの少なくとも１つを有していてもよい：ＩｎＰ、ＡｌＰ、ＧａＰ、ＧａＡｌＰ、ＩｎＧａＰ、ＩｎＡｌＰ、ＧａＡｌＰまたはＩｎＧａＡｌＰ。同様に、材料系として、他の第ＩＩＩ－Ｖ族半導体、例えばＡｓとの組み合わせも考慮され得る。

別の態様では、光電子構造素子が提供される。これは、第ＩＩＩ－Ｖ属半導体材料を有する半導体構造を含んでいる。この半導体構造は、ｎ型ドープ層と、ｐ型ドープ層と、それらの間に配置された少なくとも１つの量子井戸を有する活性層とを有する。ｐ型ドープ層は、第１のドーパントを含んでいる。さらに、この部品は、光生成領域、特に活性層の中心領域を有し、この中心領域は、活性層の第２の領域によって横方向に取り囲まれている。これは、第２の領域に第２のドーパントが導入され、このドーパントが第２の領域にある活性層の少なくとも１つの量子井戸に量子井戸インターミキシングを引き起こしたためであり、第２の領域のバンドギャップは中心領域のバンドギャップよりも大きくなっている。

別の態様では、パターニングされたマスクが、ｐ型ドープ層の第１の部分領域を覆うようにｐ型ドープ層上に配置されている。マスクで覆われていないｐ型ドープ層の部分領域には、第２のドーパントが導入されており、この部分領域の下に配置された活性層に量子井戸インターミキシングを発生させる。この場合、マスクのサイズは、第１の部分領域と実質的に同じサイズである。本発明によるアニーリングステップ時の支持圧を選択することによって、第２のドーパントにより変位させられた材料が、表面の一部を覆う層に変換される。アニーリング時の拡散プロセスにより、材料が格子間サイトから取り除かれることで、量子井戸内の非放射再結合中心が生じなくなり、ひいては長期間にわたっても光電子構造素子の効率は減少しなくなる。これに伴い、ｐ型ドープ層の混合部分領域の表面には、第ＩＩＩ－Ｖ族半導体材料のＩＩＩ価の材料と、前駆体材料の元素、特にＰまたはＡｓとからなる層が形成されている。

量子井戸インターミキシングを改善するための更なる態様を、以下の方法において提示する。このために、半導体部品、特に光電子構造素子またはμ－ＬＥＤを製造する方法が提案されており、この方法では、第１のステップで半導体構造が提供される。この半導体構造は、特に、異なるドープ層および／または異なる材料組成の層の成長によって製造することができ、特に、第１のｎ型ドープ層と、第２のｐ型ドープ層と、それらの間に配置された少なくとも１つの量子井戸を有する活性層とを有する。これに関連して、ｐ型ドープ層には、ドーピングのために第１のドーパントが供給された。

第２のステップでは、半導体構造上、特にｐ型ドープ層上にパターニングされたマスクが施与される。このマスクは、電磁放射の発生を企図した活性層の部分領域を、第２のドーパントの侵入から保護するためのものである。この場合、マスク材料は、誘電体（酸化ケイ素、窒化ケイ素など）、金属（Ｔｉなど）または半導体材料のいずれかで形成されていてもよい。

次に、パターニングされたマスクで覆われていないｐ型ドープ層に第２のドーパントをドープすることで、パターニングされたマスクの領域で覆われていない活性層の領域に量子井戸インターミキシングが発生する。これに関連して、第２のドーパントによるｐ型ドープ層のドーピングは、第２のドーパントを有する前駆体を使用した気相拡散によって行われてもよい。他の方法では、この場合、前駆体が気相反応で熱分解され、ドーパントが半導体表面で吸収されて半導体内に拡散し、量子井戸インターミキシングが発生する。これらのすべてのサブプロセスは、異なる温度依存性を有しているため、効率的な量子井戸インターミキシングが実現され得る温度範囲は非常に限られている（通常、ＩｎＰまたはＧａＡｓ系の半導体の場合：５２０＋／－２０℃）。

したがって、提案された原理によれば、前駆体を使ってドーパントを施与し、内部に拡散させるというステップが規定される。こうして、気相拡散により量子井戸インターミキシングを効率的に行うためのプロセスシーケンスが構築され、プロセス窓の拡大ひいては経年劣化に強い光電子構造素子の実現に向けたプロセスシーケンスの最適化が可能となる。

この規定されたプロセスシーケンスは、以下のステップを有している：
－ ｐ型ドープ層の表面に第２のドーパントを堆積させるステップであって、第２のドーパントがｐ型ドープ層に実質的に拡散しないように選択された第１の温度で前駆体を分解するステップ；
および
－ 堆積した第２のドーパントを、第１の温度よりも高い第２の温度でｐ型ドープ層に拡散させるステップ。

本発明者らは、第２のドーパントをドーピングするというプロセス制御により、不純物に起因する発光効率の低下が長期間にわたって起こる領域での電荷キャリア濃度の低減に大きな影響を与えることを認識した。これは、特に、マスクの縁部の下の活性層におけるドーパント障壁の増加がプロセス制御によって達成できることに起因している。

コンセプト案によるプロセス制御の場合、それに加えて、ドーパントを含む前駆体を気相で拡散させるステップは、明示的に以下のステップに分けられる：
－ 第２のドーパントを含む分解生成物を半導体構造の表面に堆積させるステップ；および
－ 第２のドーパントを半導体構造内に拡散させるステップ。

この分離によって、量子井戸インターミキシングの発生を伴う拡散ステップでは、温度を自由に選択することができ、特に、過度の脱離により第２のドーパントによる表面占有がもはや可能ではなくなる値（５２０℃超）まで温度を高めることができる。これは有利には、光電子構造素子の経年劣化の挙動を改善するために使用することができる。

ここで、第２のドーパントは、第１のドーパントと同じドーパントタイプで、例えば、Ｚｎ、Ｍｇなどから形成されている。ここで、堆積された第２のドーパントの量は、第２の温度での拡散プロセス中にｐ型ドープ層内に実質的に完全に拡散するように選択されていてもよい。このように、拡散と量子井戸インターミキシングの発生に十分な量だけが提供され、それ以上は提供されない。

別の態様では、ここでの第２のドーパントの堆積量は、例えば、パターニングされたマスクの領域で覆われていない活性層の領域に、電荷キャリアの横方向の拡散に対する障壁が形成されるように選択されていて、この障壁は、第２のドーパントによって生成された障壁と、量子井戸インターミキシングによって引き起こされた障壁とで構成される。

この態様の発展形態では、第２のドーパントの量は、パターニングされたマスクの領域で覆われていない活性層の領域において、第２のドーパントによって生成された電荷キャリアの横方向の拡散に対する障壁が、量子井戸インターミキシングによって引き起こされた障壁よりも大きくなるように選択されている。さらに、第２のドーパントの量は、パターニングされたマスクの下にある領域の活性層のバンドギャップが、パターニングされたマスクの領域で覆われていない活性層のバンドギャップよりも小さくなるように選択されていてもよい。

別の態様では、ドーピングプロセスの後に、第２の温度よりも高い第３の温度で最終的な熱処理ステップが行われる。第２のドーパントをさらに供給することなく、半導体はこの第３の温度でアニーリングステップにかけられる。この下流のアニーリングステップは、ドーピングプロセスで達成された低電流効率の大幅な改善が、より長い動作期間にわたって維持されるように、より高い温度で、第２のドーパントを使用せずに構成されている。

本発明者らは、第１の温度で第２のドーパントを供給し、第２の温度で第２のドーパントを拡散させるというプロセスが、量子井戸インターミキシングの発生にも、その後の劣化にも因果関係があるという点で重要であることを認識した。この場合、第２のドーパントの原子が、半導体層スタックおよび活性層（もしくは量子井戸）に拡散し、そこで元の結晶格子の原子と入れ替わることができる。これらは、第１のドーパントの原子であると同時に、実際の格子材料の原子でもある。格子間サイトに変位させられた原子は移動可能であり、これらが光電子構造素子の劣化に大きな影響を与えていると推測される。同時により高い第３の温度で追加のアニーリングステップを行い、その間にドーパントをさらに供給しないことで、その後の効率の低下が抑えられる。

別の態様では、（例えば、適切な更なる前駆体を提供することによって）結晶格子を形成する元素で支持圧を提供することにより、アニーリングステップに適切な環境条件が提供される。この元素を適切に選択することで、第２のドーパントによって変位させられた格子原子には、半導体の表面で反応能力が提供され、これらの原子の自由な移動がそれにより阻止される。変位させられた格子原子が、例えば第ＩＩＩ族の原子である場合、このプロセスは、好ましくは第Ｖ族の元素を用いた支持圧によって開始することができる。これに伴い、拡散プロセスで生成された格子間原子は、本発明によるアニーリングステップ中に表面に拡散し、そこで結合される。劣化メカニズムに関与する格子間原子の数を減らすことで、部品の寿命が大幅に延びる。

したがって、この態様によれば、アニーリングプロセスは以下のステップを含む。第５主族の元素、特にＰまたはＡｓを含む更なる前駆体を提供するステップ；および／またはｐ型ドープ層の表面に第ＩＩＩ－Ｖ族半導体材料の層を形成するステップ。

アニーリングステップでは、前駆体は最初から加えてもよいし、第２のプロセスパラメーターに達した後にのみ加えてもよい。また、ドーパントによって変位させられた格子原子を飽和させるのに十分な前駆体材料が利用できるように、前駆体の濃度がアニーリングステップ中に変化してもよい。

別の態様では、この更なる前駆体は、主にＰＨ_３、ＡｓＨ_３、ＴＢＡまたはＴＢＰなどの化合物において、リンまたはヒ素の元素を特に含んでいてもよい。

別の観点では、堆積、拡散およびアニーリングの各ステップでさまざまに選択することができるプロセスパラメーターが関係している。一態様では、パラメーターは、以下のパラメーターのうちの少なくとも１つ、またはそれらの組み合わせを含む：前述のステップのうちの１つのステップの間の温度、定義された期間における温度変化、前述のステップのうちの１つのステップの間の圧力、定義された期間における圧力変化、ガス、特に前駆体の組成および流量、ならびにアニーリングステップの持続時間。

例えば、プロセスパラメーターには、第２のドーパントをｐ型ドープ層に蒸着する際に、第２のドーパントがｐ型ドープ層に実質的に拡散しないように選択された、第２のドーパントの供給時の定義された第１の温度と、例えば第１の温度よりも高い、第２のドーパントの拡散プロセス中の第２の温度と、第２の温度よりも高い、アニーリングステップ中の第３の温度とが含まれる。言い換えれば、アニーリングステップ中の温度は、量子井戸インターミキシングを発生させるときの２つの温度よりも大きい。また、第２のドーパントの供給、拡散プロセスおよびアニーリングの持続時間が異なっていてもよい。

他の態様では、第１のドーパントとは異なる第２のドーパントが使用される。例えば、第２のドーパントとしてＺｎまたはＭｇを使用してもよい。半導体構造の材料系として、例えば、第ＩＩＩ－Ｖ族の半導体材料が利用される。これは、以下の材料の組み合わせうちの少なくとも１つを有していてもよい：ＩｎＰ、ＡｌＰ、ＧａＰ、ＧａＡｌＰ、ＩｎＧａＰ、ＩｎＡｌＰ、ＧａＡｌＰまたはＩｎＧａＡｌＰ。同様に、材料系として、他の第ＩＩＩ－Ｖ族半導体、例えばＡｓとの組み合わせも考慮される。

別の態様では、光電子構造素子が提供される。これは、第ＩＩＩ－Ｖ属半導体材料を有する半導体構造を含んでいる。この半導体構造は、ｎ型ドープ層と、ｐ型ドープ層と、それらの間に配置された少なくとも１つの量子井戸を有する活性層とを有する。ｐ型ドープ層は、第１のドーパントを含んでいる。さらに、この部品は、光生成領域、特に活性層の中心領域を有し、この中心領域は、活性層の第２の領域によって横方向に取り囲まれている。これは、第２の領域に第２のドーパントが導入され、これが第２の領域にある活性層の少なくとも１つの量子井戸に量子井戸インターミキシングを引き起こしたためで、第２の領域のバンドギャップは中心領域のバンドギャップよりも大きくなっている。

不純物によるこうした局所的な量子井戸インターミキシングが第１の領域ではなく第２の領域で起こるため、活性層には障壁が形成され、光電子構造素子の活性層の量子井戸内の電荷キャリアの横方向の移動は、活性層のこの第１の領域に制限される。これにより、例えば、光電子構造素子を動作させるための電流が、光電子構造素子の周辺領域に流れること、つまり、第１の領域を囲む第２の領域を通って流れることが可能な限り防止される。これにより、第２の領域の非放射再結合中心または高い非放射表面再結合によって引き起こされた電荷キャリアの非放射再結合が低減され、したがって、このことが構造素子の性能向上につながる。

別の態様では、パターニングされたマスクが、ｐ型ドープ層の第１の部分領域を覆うようにｐ型ドープ層上に配置されている。マスクで覆われていないｐ型ドープ層の部分領域には、第２のドーパントが導入されており、この部分領域の下に配置された活性層に量子井戸インターミキシングを発生させる。この場合、マスクのサイズは、第１の部分領域と実質的に同じサイズである。

本発明によるアニーリングステップ時の支持圧を選択することによって、第２のドーパントにより格子間サイトに変位させられた材料が、表面の一部を覆う層に変換される。アニーリング時の拡散プロセスにより、材料が格子間サイトから取り除かれ、これは量子井戸内の非放射再結合中心をもたらさなくなると考えられるため、長期間にわたっても光電子構造素子の効率は減少しなくなる。これに伴い、ｐ型ドープ層の混合部分領域の表面には、第ＩＩＩ－Ｖ族半導体材料のＩＩＩ価の材料と、前駆体材料の元素、特にＰまたはＡｓとからなる層が形成される。

上記のコンセプトで既に述べたように、量子井戸インターミキシングの効果と不純物の侵入とは、μ－ＬＥＤの経年変化の挙動に影響を与える。本明細書で開示される措置により、たしかに軽減することはできるが、特に負荷電流密度が比較的高い場合、特に、エッジ長さが数μｍしかない、例えばμ－ＬＥＤのような非常に小型の素子の場合には、測定可能で、時には関連性のある影響がとどまることがわかった。これは明らかに、拡散物質の場所や位置に依存した濃度勾配によるものである。これはフォトマスクの配置や構造によって決まる。

したがって、一態様では、ｎ型ドープされた第１の層と、第１のドーパントが加えられたｐ型ドープされた第２の層と、活性層とを含む光電子構造素子が提案される。後者は、ｎ型ドープされた第１の層とｐ型ドープされた第２の層との間に配置され、少なくとも１つの量子井戸を有している。本発明によれば、活性層は少なくとも２つの領域に分けることができ、これらの領域は特に互いに隣接している。この場合、第２の領域は、第１の領域（特に光学活性領域）の周りに同心円状に配置され、量子井戸インターミキシングを有している。

この態様による、光学活性領域の周りの量子井戸インターミキシングの同心円状の配置とは、第１の領域、特に光学活性領域が第２の領域に完全に囲まれ、２つの領域がそれぞれのエリアの共通する中心点の周りに配置されていることを意味している。ただし、製造公差の範囲内では、中心点同士の僅かなずれや、意図的な変動も考えられる。

本発明者らは、不純物の侵入および量子井戸インターミキシングは、拡散させる物質を導入する開放エリアの提供に依存するのではないかと考えた。正方形または長方形の活性層の角部（またはフォトマスクにより規定された角張った構造に対応する部分）にある不純物は、複数の辺から拡散し得るため、面取り領域は、例えば辺の長さの中間にある領域よりも不純物濃度および／または量子井戸インターミキシングが高くなる。この効果は状況次第では望ましくなく、同心円状に配置を選択することで回避される。なぜなら、かかる配置においては、角部がないことで、かかる大きな拡散は生じないからである。

量子井戸インターミキシングは、第２の領域に、例えば、マグネシウム、亜鉛、カドミウム（Ｍｇ、Ｚｎ、Ｃｄ）などの第２のドーパントをドーピングすることで発生させることができる。ただし、これはドーパントを限定的に選択することを意図したものではなく、当業者が案出できる同種のあらゆる別のドーパントをドーピングに使用することができる。

半導体構造に局所的に拡散マスクを施与し、例えば拡散プロセスを用いて、第２のドーパントが領域ごとに活性層に入り込み、量子井戸が存在する対応する非マスク領域で量子井戸インターミキシングが起こる。量子井戸インターミキシングが起こる領域は、第２の領域を形成する。したがって、この態様によれば、光電子構造素子は、第２の領域に実質的に均一に配置された第２のドーパントを含んでいる。

別の態様では、第１の領域、特に光学活性領域では、量子井戸インターミキシングが可能な限り防止される。より正確に言えば、この態様によれば、第１の領域で量子井戸インターミキシングは起こらない。それに応じて、拡散プロセス後、第１の領域に第２のドーパントは可能な限り配置されていない。この態様は、前述の措置によっても実現可能である。

第１の領域ではなく、第２の領域で不純物によるこうした局所的な量子井戸インターミキシングがあるため、活性層に障壁が形成され、光電子構造素子の活性層の量子井戸内の電荷キャリアの横方向の移動が、活性層のこの第１の領域に制限される。これにより、例えば、光電子構造素子を動作させるための電流が、光電子構造素子の周辺領域に流れること、つまり、第１の領域を囲む第２の領域を通って流れることが可能な限り防止される。これにより、第２の領域の非放射再結合中心または高い非放射表面再結合によって引き起こされる電荷キャリアの非放射再結合が低減され、したがって、このことが構造素子の性能向上につながる。

更なる改善を図るために、別の態様では、２つの領域は少なくともほぼ円形の形状をしている。角部がないことで、第２の領域内への不純物の拡散が均一になり、角部によって引き起こされる局所極大（lokale Maxima）が形成されない結果となる。このように、２つの領域が円形、もしくはほぼ円形に形成されていることで、２つの領域の円周に沿って導入された不純物の濃度が可能な限り均質になるという効果がある。この結果また、第２の領域での表面再結合に基づく性能低下が抑えられる。

ここでいう円形とは、６角以上の角数を有する多角形も可能であり、つまり、例えば８角、１０角以上の角数を持つ多角形も可能であることを意味している。この形状については、光電子構造素子の性能を向上させるプラスの効果が既に認められていたからである。同様に、円形という用語には、楕円形の他、長円形または他の丸みを帯びた凸状の形状も含まれ得る。

別の態様では、第２の領域に量子井戸インターミキシングを生成するための拡散プロセスとは、第２のドーパントが、第２の領域の活性層だけでなく、第２のｐ型ドープ層、さらには活性層に相接するｎ型ドープ層の領域にも少なくとも部分的に形成されることを意味し得る。ただし、これは、第２のドーパントが形成されている第２のｐ型ドープ層および第１のｎ型ドープ層の領域が、活性層の第２の領域と一致していると必ずしも理解されるべきではないが、一致していることも可能である。

別の態様では、第２の領域が、量子井戸インターミキシングによって変化させられた実質的に均一なバンドギャップを有する光電子構造素子、特にμ－ＬＥＤが提案される。第２の領域は、第１の領域の周りに同心円状に配置されている。つまり、この範囲ではバンドギャップのエネルギーは可能な限り一定の値を有し、領域の周辺に向かってのみバンドギャップが大きくなったり小さくなったりするか、もしくはバンドギャップのエネルギーが上昇したり低下したりすることを意味している。

一方、第１の領域、特に光学活性領域における少なくとも１つの量子井戸は、第２の領域よりも小さいバンドギャップを有している。それに応じて、上記の態様のうちの１つに従って生成された障壁が、第１の領域と第２の領域との間に生じる。この場合、２つのバンドギャップ間の移行部は、シャープなエッジ部を有する段差であっても、滑らかに流れる移行部としても可能であり得る。

さらに、第１の領域、特に光学活性領域の少なくとも１つの量子井戸は、量子井戸インターミキシングを実質的に有しておらず、そのため、この領域には第２のドーパントが実質的に存在しない。

個々のμ－ＬＥＤの範囲における性能を向上させるための幾何学的な考察以外に、量子井戸インターミキシングの改善をウェハレベルで引き起こすための措置が提供される。通常、μ－ＬＥＤは、多数のこのような構造体としてウェハレベルで製造される。この場合、製造をモノリシックに行ったり、μ－ＬＥＤを後の時点で個片化したりすることもできる。前者の場合、量子井戸インターミキシングは、電気漏話に対する障壁としても機能し、後者の場合、既に製造時に量子井戸インターミキシングを用いて、後に縁部を形成する範囲を変更することができる。

一態様では、ｎ型ドープされた第１の層と、第１のドーパントが加えられたｐ型ドープされた第２の層と、活性層とを含む半導体構造が提示される。後者は、ｎ型ドープされた第１の層とｐ型ドープされた第２の層との間に配置され、少なくとも１つの量子井戸を有している。本発明によれば、活性層は、複数の第１の領域、特に光学活性領域と、少なくとも１つの第２の領域とに分けることができる。この場合、特に、複数の第１の光学活性領域と少なくとも１つの第２の領域とは互いに隣接している。さらに、複数の第１の領域は、六角形のパターンで互いに離間して配置されており、ＱＷＩを有する少なくとも１つの第２の領域によって囲まれている。

ここで、半導体構造の複数の第１の、特に光学活性領域の各１つの領域は、例えば、光電子構造素子の各１つの部分を形成することができる。したがって、半導体構造は、多数の個別の光電子構造素子から形成されていてもよく、これらの素子は、例えば、エピタキシャル層を介したエッチングプロセスまたはレーザー切断とそれに続く基板の除去によって、続けて個片化されてもよい。

例えば、複数の第１の領域は、円形の形状をしている。正方形のμ－ＬＥＤ構造と比較して、角部がないことで、後続のμ－ＬＥＤの境界線に沿って不純物の侵入および量子井戸インターミキシングがより均一に起こる結果となる。つまり、第２の領域の周辺領域での非放射再結合を低減することができ、それに応じて、各個々の光電子構造素子の性能を向上させることができることも意味する。

ここでいう円形とは、６角以上の角数を有する多角形も可能であり、つまり、例えば８角、１０角以上の角数を持つ多角形も可能であることを意味している。この形状については、光電子構造素子の性能を向上させるプラスの効果が既に認められ得るからである。同様に、円形という用語には、楕円形の他、長円形または他の丸みを帯びた凸状の形状も含まれ得る。

半導体構造に局所的にマスクを施与し、例えば拡散プロセスを用いて、第２のドーパントが領域ごとに活性層に入り込み、量子井戸が存在する対応する領域でＱＷＩが起こる。量子井戸インターミキシングが起こる領域は、少なくとも１つの第２の領域を形成する。したがって、半導体構造は、第２のドーパント、特にｐ型ドープされた第２の層に配置された第１のドーパントとは異なるドーパントを含んでおり、このドーパントは、少なくとも１つの第２領域に実質的に均一に配置されている。

一方、複数の第１の領域では、マスクの適用によりＱＷＩが可能な限り防止される。より正確に言えば、複数の第１の領域で量子井戸インターミキシングは起こらない。それに応じて、拡散プロセス後、複数の第１の領域に第２のドーパントは実質的に配置されておらず、ひいては活性層の量子井戸内の第１の各部分の領域に第２のドーパントは配置されてないことになる。

第１および第２の領域への分割と、それに伴うＱＷＩとにより、第１の領域は、後続のエンドデバイス、特にμ－ＬＥＤの動作において、光学活性領域として使用することができる。したがって、以下では、第１の領域を第１の光学活性領域と呼ぶ。

不純物によるこうした局所的な量子井戸インターミキシングが複数の第１の光学活性領域ではなく第２の領域で起こるため、バンド構造の変化を通じて活性層内に電子障壁を形成し、半導体構造の活性層内の量子井戸の電荷キャリアが活性層の複数の第１の光学活性領域に横方向に移動することを制限する。これにより、例えば、光電子構造素子を動作させるための電流が、光電子構造素子の周辺領域に流れること、つまり、第１の領域を囲む第２の領域を通って流れることが可能な限り防止される。個片化されたμ－ＬＥＤ構造の周辺領域には、非放射再結合中心が存在することが多いため、電荷キャリアが周辺領域から遠ざけられ、したがって、このことが構造素子の性能向上につながる

しかしながら、実際には、不純物の侵入ひいては量子井戸インターミキシングは、拡散させる物質を導入する開放エリアの大きさに依存する。したがって、半導体構造上で、複数の第１の光学活性領域が六角形に配置されている場合、三角形に配置されたそれぞれ３つの第１の光学活性領域の間の空間には、隣り合う２つの第１の光学活性領域の間にあるエリアよりも大きなエリア、つまり不純物濃度がより高い局所極大が形成される。これらの極大は、例えばマスクで覆われた２つの第１の光学活性領域の間の小さな空間よりも、第２のドーパントが加えられた大きなエリアの領域の方が、拡散プロセスがより効率的に進行することに起因する。この効果は、状況次第では望ましくない。なぜなら、光電子構造素子の低電流効率を向上させるためには、半導体構造内で非常に均質な拡散パターンを実現することが重要だからである。

したがって、別の態様では、ｎ型ドープされた第１の層と、第１のドーパントが加えられたｐ型ドープされた第２の層と、活性層とを含む半導体構造が提示される。後者は、ｎ型ドープされた第１の層とｐ型ドープされた第２の層との間に配置され、少なくとも１つの量子井戸を有している。本発明によれば、活性層は、複数の第１の領域、特に光学活性領域と、少なくとも１つの第２の領域とに分けることができる。この場合、特に、複数の第１の光学活性領域と少なくとも１つの第２の領域とは互いに隣接している。さらに、複数の第１の光学活性領域は、六角形のパターンで互いに離間して配置されており、ＱＷＩを有する少なくとも１つの第２の領域によって囲まれている。さらに、少なくとも１つの第３の領域が、複数の第１の光学活性領域と第２の領域との間の空間に配置され、この場合、特に、少なくとも１つの第２の領域に隣接している。

前述の態様とは異なり、この場合、活性層は、複数の第１の光学活性領域と少なくとも１つの第２の領域との他、少なくとも１つの第３の領域とに分けられる。

ここで、少なくとも１つの第３の領域は、前述の態様に従って不純物濃度が高い局所極大が発生する領域が、例えばマスクの適用により量子井戸インターミキシングにアクセスすることができず、これらの領域においても、複数の第１の光学活性領域と同様に、量子井戸インターミキシングが、このように可能な限り発生しないように配置されている。したがって、拡散プロセスの後、複数の第１の光学活性領域と同様に、少なくとも１つの第３の領域に第２のドーパントは可能な限り配置されていない。

さらに、少なくとも１つの第２の領域は、複数の第１の光学活性領域の各々が、少なくとも１つの第２の領域の一部によって、または複数の第２の領域のうちの１つによってそれぞれ個別に同心円状に囲まれるように、多数の第１の光学活性領域を囲んでいる。したがって、少なくとも１つの第２の領域は、例えば、複数の第１の光学活性領域の１つの周りにそれぞれ配置されている連続的な環状セグメント、または複数の第１の光学活性領域の１つの周りにそれぞれ同心円状に配置されている複数の環状のパッチから生じる。同様に、環状という用語には、複数の第１の光学活性領域の周りに実質的に同心円状に配置され、これらを完全に囲む、円形、楕円形の他、長円形または他の丸みを帯びた凸状の形状も含まれ得る。

これに関連して、少なくとも１つの第３の領域は、少なくとも１つの第２の領域に隣接している。したがって、少なくとも１つの第３の領域は、複数の環状の第２の領域の周りに配置されている連続的なメッシュ状のエリアを有し得る。しかしながら、別の態様では、複数の第３の領域がそれぞれデルトイド曲線の形状を少なくともほぼ再現していてもよい。これは、例えば、三角形に配置されたそれぞれちょうど３つの第２の領域によって形成されることができ、これらの領域は少なくともほぼ円形もしくは環状の形状をしている。同様に、複数の第３の領域は、円形の形状をしていてもよく、三角形に配置された３つの第１の領域の中心にそれぞれ配置されていてもよく、これらの領域は少なくともほぼ円形の形状をしている。

少なくとも１つの第３の領域の配置において重要なのは、例えば、例として誘電体または例えばフォトレジストマスクなどのマスクを施与することで、拡散プロセス中に第２の領域でより高い不純物濃度を有する局所極大を減少させ、このように可能な限り均質な半導体構造の拡散パターンを実現することである。

量子井戸インターミキシングは、第２の領域に、例えば、マグネシウム、亜鉛、カドミウム（Ｍｇ、Ｚｎ、Ｃｄ）などの第２のドーパントをドーピングすることで発生させることができる。ただし、これはドーパントを限定的に選択することを意図したものではなく、当業者が案出できる同種のあらゆる別のドーパントをドーピングに使用することができる。

別の態様では、少なくとも１つの第２の領域に量子井戸インターミキシングを生成するための拡散プロセスの結果、第２のドーパントが、第２の領域の活性層だけでなく、第２のｐ型ドープ層、さらには活性層に相接するｎ型ドープ層の領域にも少なくとも部分的に形成されることになり得る。ただし、これは、第２のドーパントが形成されている第２のｐ型ドープ層および第１のｎ型ドープ層の領域が、活性層の少なくとも１つの第２の領域と一致していると必ずしも理解されるべきではないが、一致していることも可能である。

別の態様では、少なくとも１つの第２領域が、量子井戸インターミキシングによって生成された実質的に均一なバンドギャップを有する半導体構造が提案される。つまり、この領域ではバンドギャップのエネルギーは可能な限り一定の値を有し、領域の周辺に向かってのみバンドギャップが大きくなったり小さくなったりすることを意味している。

一方、複数の第１の光学活性領域および少なくとも１つの第３の領域における少なくとも１つの量子井戸は、少なくとも１つの第２の領域における量子井戸よりも小さいバンドギャップを有している。それに応じて、上記の態様のうちの１つに従って生成された障壁が、複数の第１の光学活性領域と第２の領域との間と、少なくとも１つの第３の領域と第２の領域との間に生じる。この場合、バンドギャップ間の移行部は、シャープなエッジ部を有する段差であっても、滑らかに流れる移行部としても可能であり得る。

別の態様では、複数の第１の光学活性領域と少なくとも１つの第３の領域とは、実質的に同一のバンドギャップを有している。これは、特に、複数の第１の光学活性領域の少なくとも１つの量子井戸と、少なくとも１つの第３の領域とが、量子井戸インターミキシングを実質的に有しておらず、ひいてはこれらの領域に第２のドーパントが実質的に発生しないことに起因する。

別の態様によれば、多数の個別の光電子構造素子から形成されている可能性のある半導体構造は、例えば、エピタキシャル層を介したエッチングプロセスまたはレーザー切断とそれに続く基板の除去によって、複数の光電子構造素子に個片化される。この場合、複数の光電子構造素子の各々のカットアウトは、例えば円形であり、複数の第１の光学活性領域のうちの少なくとも１つと、少なくとも１つの第２の領域の一部分とを含む。ここで、第１の光学活性領域と第２の領域とは、特に円形のカットアウトに同心円状に配置されている。したがって、半導体構造の少なくとも１つの第３の領域は、複数の個別の光電子構造素子の一部ではなく、ひいては特に個片化プロセスのリジェクトを表すことになる。

小型の発光ダイオード、特に赤色の発光ダイオードの場合、チップの外縁部で非放射再結合が起こるため、チップサイズの更なる小型化、特に５０μｍ未満の小型化は困難である。これまで、ＡｌＧａＩｎＰ材料系の赤色発光ダイオードの場合、チップサイズが約１００μｍ^２と小さくないため、この問題はあまり注目されてこなかった。上で述べてきたとおり、量子井戸インターミキシングを用いて非放射再結合の割合は減らされる。以下の態様では、電荷キャリアを磁気電流狭窄部によってチップの縁部から遠ざけるというコンセプトを提示する。

第１の態様によれば、光電子構造素子、特にモノリシックμ－ディスプレイ用の縦型μ－ＬＥＤが提案される。これは、活性層が平面状に延びる層スタックを有している。電荷キャリア、すなわち電子と正孔の主な運動方向は、この平面に対して垂直に延びて、活性層を通過する。後者では、望ましい放射再結合が起こる。しかしながら、活性層の周縁部では欠陥密度がより高くなることから、この欠陥が非放射再結合の原因となり得る。したがって、磁化素子が設けられている。これは、移動する電荷キャリアが層スタックのＸ－Ｙ横断面の周辺領域から遠ざかるように、層スタックの少なくとも一部を貫く磁力線を提供するためのものである。

第２の態様によれば、特にμ－ＬＥＤの活性層の領域での非放射再結合を低減する方法が提案される。縦型μ－ＬＥＤは、Ｘ－Ｙ平面に沿って延びる層が、Ｘ－Ｙ平面に対して垂直なＺ軸に沿って互いに積層されている層スタックを含み、電荷キャリアの主な移動方向はＺ軸に沿っており、特に層スタックのＸ－Ｙ横断面を中心に延びている。この方法は、電荷キャリアを層スタックのＸ－Ｙ横断面の周辺領域から遠ざけるための磁力線を生成するステップを含んでいる。

提案された配置構造では、磁気効果を利用して、μ－ＬＥＤ内の電流誘導の横方向の分布に効果的に影響を与える。これは、電荷キャリア（すなわち、電子または場合により正孔も含む）を活性層の周辺領域から遠ざけるためのものである。そのため、一種の電子レンズが実現される。このようにして、より小型のチップサイズへのスケーラビリティを実現することができる。チップエッジ部での非放射再結合がこうして低減させられる。

更なる構成によれば、磁化素子は、活性層の領域および／または電荷キャリアの主な移動方向とは逆向きに活性層の手前の領域で磁力線を磁気双極子の磁極に向かった先細りになるように、もしくはＺ軸に沿って延びるように供給することができる。磁化素子は、層スタックのＸ－Ｙ横断面の周辺領域にのみ磁力線を供給するように配置されていることが好都合である。

一構成では、磁化素子は、層スタックの外側面に沿って延びる多数の電流線、特にストリップ状の電流線を含み、それぞれ１本の電流線の電流フローは、光電子構造素子を流れる電流フローとは逆平行に供給されている。あるいは磁化素子は、Ｘ－Ｙ平面に沿って層スタックを循環する、特に活性層の領域および／または電荷キャリアの主な移動方向とは逆向きに活性層の手前の領域で配置された多数の永久磁気双極子を用いて構築されていてもよい。永久磁気双極子の代わりに電磁石を使用することもでき、この電磁石の電流フローは、特に光電子構造素子を通る電流フローによって供給されていてもよい。

更なる構成によれば、磁化素子は、Ｘ－Ｙ平面に沿って層スタックを循環する磁性体、特にマンガンとして、活性層の領域および／または電荷キャリアの主な移動方向とは逆向きに活性層の手前の領域で層スタックの外側面に堆積され、外部磁場によって磁化されたものであってもよい。

更なる構成によれば、層スタックは、特に層スタックの外側面に、電気絶縁性の不動態化コーティングを有していてもよい。これに関連して、層スタックはピラー状のμ－ＬＥＤである。簡単に言えば、ｐ型ドープ層と、ｎ型ドープ層と、それらの間に配置された活性層とを含む。後者は、量子井戸または多重量子井戸として構成することができる。更なる措置を講じたμ－ＬＥＤの対応する構造形態は、本出願の一部である。もちろん、本明細書に記載されている層スタックや、ここで使用されているμ－ＬＥＤは、本願で開示されている構造形態に置き換えたり、補足したりすることができる。例えば、磁気電流狭窄部に同時に反射特性を持たせることで、光が側面で出射しないようにしてもよい。一態様では、対向する２つの側面を反射性に形成し、電流輸送に使用し、他の２つの側面には誘電体ミラーを配置することが可能である。他の態様では、表面上の取り出し層がフォトニック構造体を有していてもよい。

半導体の製造および光の生成を改善するための措置に加えて、別の観点では、光の照射方向が関係している。特にμ－ディスプレイや多面体ディスプレイの場合、定義された放射パターンを実現する必要がある。μ－ＬＥＤで生成された光は、一方では隣り合うμ－ＬＥＤと相互作用しないようする必要があり、他方では所定の電流強度での光効率を最適化するために、光を取り出すことも望ましい。以下の態様では、活性層またはμ－ＬＥＤの周りを取り囲む反射層もしくはミラーによって、光電子構造素子もしくはμ－ＬＥＤの放射パターンの改善を図るさまざまな措置が提示される。

μ－ＬＥＤの中には、横方向に光を放射するものもある。この効果は、隣り合う画素に漏話が発生して干渉したり、他の効果が起こったりして、視覚的印象を悪化させるため、好ましくない場合が多い。さらに、光量も低くなる。同様に、多くの用途では、ディスプレイのランベルト放射パターンが求められる。すなわち、特に、どの方向からディスプレイを見ても同じ明るさであることが望ましい。チップの強い端面発光により、非ランベルト放射パターンが得られる。

超小型μ－ＬＥＤチップは、縦型設計、すなわちチップの上面と下面に１つずつコンタクトを備えた設計で実現することができる。縦型μ－ＬＥＤを基板に電気的に接続するためには、（基板に面していないかまたは上側の）μ－ＬＥＤの第２のコンタクトに、いわゆる「トップコンタクト」を堆積してパターニングしなければならない。この場合、同様にチップの周りには平坦化層および／またはパッシベーション層が使用されている。

第１の態様によれば、少なくとも１つの発光体を有するアレイを製造する方法が提案される。発光体は、特に、μ－ＬＥＤ、本明細書で既に提示されているμ－ロッド、μ－ＬＥＤピラーまたは光が活性層と平行成分で横方向にも出てくる他の素子であってもよい。この方法では、基板の片面に第１のコンタクト領域と第２のコンタクト領域とがパターニングされる。発光体も同様に構造体に施与されるか、またはそこで複数の半導体層からのパターニングにより生成される。

次いで、第１の金属ミラー層と第２の金属ミラー層とが施与され、第１の金属ミラー層は、発光体の第２のコンタクトに設けられたコンタクト層を第２のコンタクト領域と電気的に接続し、第２の金属ミラー層は、基板上に配置されたリフレクタ構造体上に形成されている。リフレクタ構造体は、後のパターニングされた平坦化層から得ることができる。いくつかの態様では、リフレクタ構造体が発光体を離間して囲んでいる。別の態様では、平坦化層の一部が発光体を取り囲むようにパターニングされていてもよい。

光電子構造素子は、特に第１の金属ミラー層によって電気的に接触している発光体と、これを特に取り囲んでいる、第２の金属ミラー層でコーティングされたマイクロリフレクタ構造体とを有している。

第２の態様によれば、少なくとも１つの発光体を有するアレイであって、基板の片面に縦型発光体の第１のコンタクトが第１のコンタクト領域に接続されているアレイが提案される。基板の同じ面で、基板に面していない縦型発光体の第２のコンタクトが、コンタクト層、特に半透明のコンタクト層および第１の金属ミラー層によって、第２のコンタクト領域に接続されている。さらに、その側部フランク（Seitenflanken）に第２の金属ミラー層を有し、発光体を離間して取り囲むリフレクタ構造体が形成されている。いくつかの態様では、リフレクタ構造体は反射性の側壁を含んでいる。これらは光の方向を変えるために角度をつけることができる。他の態様では、側壁は、非線形の勾配、例えば、正方形または放物線状の勾配を有していてもよい。

第２のコンタクトもしくはトップコンタクトの処理を利用して、同じステップで基板上に光取り出し構造体を作り出すことができる。この場合、特に、トップコンタクトは、発光体の第２のコンタクト、コンタクト層、第１の金属ミラー層および第２のコンタクト領域によって形成される。ここでは、第１の金属ミラー層によって、発光体の第２のコンタクトに設けられたコンタクト層が、第２のコンタクト領域に電気的に接続されている。

ここでは、第２の金属ミラー層によってコーティングされたリフレクタ構造体、特にマイクロリフレクタ構造体によって、光取り出し構造体が形成される。

トップコンタクトを作り出すためには、まず発光体が平坦化層に埋め込まれる。これは、基板上の第２のコンタクトもしくはトップコンタクト（上側コンタクト）用の第２のコンタクト領域でフォトリソグラフィにより露出させることができる。このパターニングプロセスは、同じステップで平坦化層から基板上にリフレクタ、特にμ－リフレクタの構造を形成するために利用される。透明なコンタクト層を堆積させた後、第２のコンタクトと第２のコンタクト領域との間の金属ブリッジとして、金属ミラー層のパターニングされた施与を実施することができる。

これが必要なのは、コンタクト層が大きな高低差を埋めるのに適していないからである。このメタライゼーションプロセスを利用して、同時にリフレクタ構造体をミラーコーティングすることができる。

このようにして、従来のようにリフレクタを形成するための別個のリソグラフィプロセスが不要となるため、ディスプレイの製造が安価かつ迅速に行えるようになる。トップコンタクトの金属ミラー層を有する平坦化層からリフレクタを準備することで、効率およびコントラストが向上し、追加で処理する手間を省いてディスプレイの放射パターンを改善することができる。

いくつかの別の態様では、主に、透明で電気的なカバー層を備えた縦型μ－ＬＥＤの配置構造と接触とが関係している。ここでの目的は、特に、単位面積あたりのピクセル数が多い場合の表示特性の改善である。縦型μ－ＬＥＤの電気的コンタクトの空間的位置はキャリア基板から離れる方に向かう上側にあるため、本願で既に説明したように、透明または少なくとも部分的に透明な導電性材料を使用することが考えられる。このために知られている材料は、例えば、可視光線に対して透明または部分的に透明な半導体混合酸化物であるＩＴＯ（酸化インジウムスズ）であるが、この材料は比較的高いシート抵抗を有している。

そこで、ディスプレイのピクセルを生成するための１つ以上のμ－ＬＥＤの形をした画素素子が提案されており、これは平坦なキャリア基板を有している。ここでのキャリア基板とは、機械的に安定した保持機能と、さらにμ－ＬＥＤの電気的接続の供給とを提供するバックプレーンまたは支持面と理解することができる。キャリア基板の材料としては、絶縁性化合物の他、例えばケイ素あるいは第ＩＩＩ－Ｖ族半導体材料などの半導体も考えることができる。一実施例によれば、キャリア基板はフレキシブルまたは折り曲げ可能に構成されている。

少なくとも１つのμ－ＬＥＤは、キャリア基板上に配置され、光がキャリア基板平面を横切ってキャリア基板から離れる方向に放出されるように構成されている。ここでの少なくとも１つのμ－ＬＥＤは、例えば、ボンディング、ヒュージングによるか、またはエピタキシャル層プロセスの結果としてキャリア基板に装着されていてもよい。μ－ＬＥＤは、いわゆる縦型チップとして構成されており、少なくとも１つのコンタクトがキャリア基板とは離れたμ－ＬＥＤの空間領域に位置している。このように、少なくとも１つのμ－ＬＥＤは、キャリア基板から離れる方に向かうその上側に電気的コンタクトを有している。ここでの上面とは、μ－ＬＥＤの側面または外部表面の領域を意味し、上面の少なくとも一部がキャリア基板平面に対して平行になっている。

ここでは、縦型μ－ＬＥＤの構成について挙げている。当該構成には、特に、前述の変換材料を間に配置した１組のインゴット、直立または水平方向に並んだμ－ロッド、あるいはアンテナ構造も含まれるが、これらに限定されない。活性層のエッジ部または縁部から電荷キャリアを供給するために、量子井戸インターミキシングが提案されていてもよい。

電気的コンタクトは、例えば、金属性または概して導電性の表面であってもよい。ここでの考え方は、この表面が、キャリア基板平面に対して当該基板上にある層と接触することである。画素素子は、エミッタチップの上面に、少なくとも一部が導電性の平坦な接点層を有している。これは、エミッタチップの電気的コンタクトと電気的に接続されている。

言い換えれば、例えば、少なくとも１つのμ－ＬＥＤの電気的コンタクトと直接接触する追加の層を、少なくとも１つのμ－ＬＥＤの上に処理してもよい。例えば、この平坦な接点層は、複数のμ－ＬＥＤと画素素子の上に一体的に広がっていてもよい。一実施例によれば、この接点層は、コモンカソードまたはコモンアノードを形成する。一実施例によれば、この接点層の厚さは８０～１５０ｎｍである。

平面の接点層は、少なくとも１つのμ－ＬＥＤが発する光に対して少なくとも部分的に透明に構成されている。つまり、少なくとも１つのμ－ＬＥＤが発する光は、少なくとも部分的に接点層を通過できることを意味している。このために、例えば、公知のＩＴＯ材料を使用することができる。接点層には、接点層と電気的および面状に接続された導体トラックが設けられている。この場合、導体トラックの電気伝導率は、接点層の電気伝導率よりも大きい。導体トラックは、例えば、平面的に、または平坦な面もしくはストリップとして構成されていてもよい。

導体トラックの材料は、例えばＩＴＯ材料よりも優れた電気伝導特性を有するように選択される。言い換えれば、導体トラックは、接点層の導電性が低い空間領域を橋渡しして、接点層全面にわたり生じる電気抵抗の全体的な低減（横方向伝導率の向上とも呼ばれる）をもたらすべきである。このために、導体トラックは、互いに離れた少なくとも２つの点で接点層に接続されることで、導体トラックの伝導性が増加し、この増加により、これらの２つの点の間の導体トラックと接点層とからの配置構造の全体的な抵抗が低減されるべきである。

例えば、導体トラックとは、バスバー、ディストリビュータバーまたは同様の導電性構造と理解することができる。一実施例によれば、導体トラックは、接点層自体の一部として空間的に区切られた構造として実装されている。つまり、例えば、改善された導電性を有するさまざまにパターニングされた領域または変更された材料もしくは物質の組み合わせが設けられた領域を接点層内に設けることを意味している。導体トラックの材料は、例えば、銀、アルミニウム、金、クロムまたはニッケル－バナジウムを有し得る。

一実施例によれば、接点層は、隣接して配置された２つのμ－ＬＥＤの間の空間に配置されていてもよい。言い換えれば、μ－ＬＥＤの構成と配置構造とにより、それぞれのμ－ＬＥＤの間には空間が生じ、この空間は、有利には接点層を受け入れるために設けることができる。一実施例によれば、少なくとも１つのμ－ＬＥＤの電気的コンタクトは、少なくとも１つのμ－ＬＥＤの側面に配置されている。言い換えれば、接点層は、例えば、２つのμ－ＬＥＤの間の空間の領域で、少なくとも１つのμ－ＬＥＤのコンタクトに接触する。

一態様では、導体トラックは、キャリア基板上に隣接して配置された２つのμ－ＬＥＤの間で、μ－ＬＥＤの一次放射領域の外側に配置されている。ここで考慮すべきことは、μ－ＬＥＤはその構造上、キャリア基板平面に対して横方向とキャリア基板平面に対して反対方向に大部分の光を放射するということである。ここでは、光の高い割合が可能な限り垂直に放射されること、つまり、円錐形の放射パターンまたは理想的にはランベルト放射パターンにより放射されることが望ましいとされ得る。

このため、クロストーク、漏話および望ましくない反射を回避するために、この有利な一次放射領域の外側の望ましくない光成分を抑制する必要がある。こうした理由から、大部分が光透過性の導体トラックは、この一次放射領域を遮ったり制限したりしてはならず、したがって、有利にはこの一次放射領域または放射通路の外側に配置される。これは、特に、このために適した空間領域をμ－ＬＥＤの間の空間により構築することで可能になり得る。

一態様では、導体トラックは、少なくとも１つのμ－ＬＥＤのビーム整形のために、少なくとも１つのμ－ＬＥＤが発する光の光成分を一次発光領域の外側で吸収および／または反射するように構成されている。つまり、言い換えれば、導電性の向上という機能に加えて、μ－ＬＥＤが発する光に対する導体トラックの吸収機能または反射機能を利用できることを意味している。

つまり、導体トラックは、ビーム整形効果が得られるように、少なくとも１つのμ－ＬＥＤの一次放射領域の周りに意図的に配置されている。例えば、導体トラックは、少なくとも１つのμ－ＬＥＤの領域の周りを環状に延びる平坦な導体構造として実装されていてもよい。サブ画素として３つのμ－ＬＥＤを使用し、それぞれが画素を形成する場合、導体構造は各画素の周りに広がっていてもよい。別の例では、放出された光が通過できる開口部を導体トラックに設けることで、ビーム整形を行うことができる。

一態様では、μ－ＬＥＤの一次放射領域の外側の望ましくない光成分の吸収を改善するために、導体トラックは、キャリア基板に面している側に光吸収層を有する。一実施例によれば、これは別個に施与された吸収材料の層とすることができるが、導体トラック上の表面テクスチャで実行することもできる。

一態様では、導体トラックは、複数のμ－ＬＥＤにわたって面状に広がっている。さらに、導体トラック上には、μ－ＬＥＤのそれぞれの一次放射部の領域に、それぞれのμ－ＬＥＤが発する光を通すための切欠き部が設けられている。これらの切欠き部は、例えば、μ－ＬＥＤにより発せられた光が通過できる開口部、穴部、隙間などの構造体であってもよい。言い換えれば、導体トラックは、連続した層として提供されてもよいし、連続的な要素として提供されてもよい。これにより、特に、ビーム整形用の開口部または切欠き部の形状をより複雑にすることが可能になる。

一態様では、導体トラックは、キャリア基板から離れる方に向かうコンタクト層の側に施与されている。換言すると、導体トラックは、例えば、製造プロセスにおいて後の時点で順次施与される要素として、接点層の上側に配置される。別の態様では、導体トラックは、接点層のキャリア基板に面している側に施与されている。つまり、言い換えれば、キャリア基板から見て、導体トラックはＩＴＯ接点層の下に位置していることを意味している。

更なる態様によれば、導体トラックはキャリア基板上に施与されている。複数のμ－ＬＥＤが隣接して配置されることで、それに応じた空間が生まれる。これらの空間は、キャリア基板自体の高さまたはレベルにまで及ぶことがある。この場合、平坦化層を連続的に実装するのではなく、この空間の領域にそのままとどめておくことが考えられる。ここでの製造技術上の利点として、導体トラックをキャリア基板上に直接製造し、この導体トラック上に接点層を縦向きに施与することが挙げられる。

一態様によれば、少なくとも１つのμ－ＬＥＤはキャリア基板のキャビティ内に配置され、導体トラックはキャビティの外側に配置されている。つまり、キャリア基板とは、例えば、連続して平坦または平面状に構成されておらず、陥凹部を有するパターニングされた表面と理解することができる。この陥凹部またはピットにμ－ＬＥＤを配置し、陥凹部の側壁をビーム整形用の反射面として利用することができる。遮光および吸光を回避するために、１つ以上の導体トラックが陥凹部の外側に配置される。

一態様によれば、接点層をキャリア基板の端子素子に電気的に接続するための接合素子が画素素子上に設けられている。ここでの考察は、キャリア基板の上に配置された接点層が、例えば、コモンアノードまたはコモンカソードを形成し、その結果、電気的に接続される必要があるという点に見ることができる。これは、一端が接点層に導電的に装着され、他端がキャリア基板の導体構造に装着された端子素子によって行うことができる。この端子素子は、例えば、１つ以上の画素素子の外縁領域に配置されていてもよい。

他の態様では、ディスプレイ用の１つ以上の画素素子の製造が関係している。このために、第１のステップでは、平坦なキャリア基板が準備され、当該キャリア基板上に複数の発光構造素子が製造される。この構造素子は、さまざまな半導体層を施与、ドーピングおよびパターニングすることによる従来の方法で製造することができる。代表的な材料系は、ＧａＮをベースにしたもので、例えばＧａＮ、ＧａＮＰ、ＧａＮＩｎＰ、ＧａＮＡｌＰなどが含まれる。複数の発光構造素子は、主放射方向がキャリア基板とは反対側を向いている。さらに、キャリア基板に面していない複数の発光構造素子の表面上には電気的コンタクトが設けられている。さらに、少なくとも部分的に導電性の平坦な接点層が適用され、この層は、複数の発光構造素子の電気的コンタクトに電気的に接続されている。一態様では、接点層はキャリア基板にわたって広がり、構造素子を覆うことができる。接点層は、半導体部品が動作中に発した光に対して、少なくとも部分的に透明に構成されている。接点層上には、接点層と電気的に接続され、接点層と面状に接続された少なくとも１つの導体トラックが設けられる、この場合、導体トラックの電気伝導率は、接点層の電気伝導率よりも大きい。

反射層もしくはミラーに関する上記で提示されている態様は、他の設計のμ－ＬＥＤ実装にも適用することができる。例えば、以下に示される周回構造を備えた縦型μ－ＬＥＤの設計である。μ－ＬＥＤディスプレイの製造には、縦型もしくは横型のμ－ＬＥＤアーキテクチャに基づくさまざまな設計が適している。この場合、スイッチング時間が短く、同時に十分な電流搬送能力が特に重要である。同時に、放射された光は既に可能な限りコリメートされて出射するべきである。

横型μ－ＬＥＤが使用される場合、通常、アノードおよびカソードの両コンタクトは、別々の金属製リードフレーム（Zuleitungsbahnen）を用いて実現され、両コンタクトはチップの下側に位置する。カソードおよびアノードの両方とも、金属製リードフレームが各画素に配線されている。縦型μ－ＬＥＤチップが使用される場合、チップの下面に位置するアノードコンタクトは、別々の金属製リードフレームを用いて実現され、一方、各チップの上側に位置するカソードコンタクトはコモンカソードによって実現される。いずれの場合も、寄生容量を低く抑えるために、リード線を可能な限り短くする必要がある。

先に説明したように、μ－ＬＥＤは、モノリシックに、あるいは個別に製造され、次いで基板上で後加工される。バックプレーン（バックプレーンアセンブリの場合；モノリシック構造では、これが基板を兼ねることもあれば、成長用基板がバックプレーンに置き換えられることもある）は、駆動制御用素子を内蔵している。駆動制御に関して、ＩＣ回路を搭載したパッシブマトリクスバックプレーンと、ＴＦＴ回路を搭載したアクティブマトリクスバックプレーンとは区別される。発光ダイオードを駆動制御するＩＣ回路を搭載したパッシブマトリクスバックプレーンでは、通常、カソードとアノードのリード線は、画素に直接もしくはサブ画素に配線されている。画素もしくはサブ画素の制御は、マイクロ集積回路を介して行われる。

アクティブマトリクスバックプレーンが実装される場合、集積ＴＦＴ回路（ＴＦＴ＝薄膜トランジスタ）を使って個々の画素が駆動制御される。

そこで、高いスイッチング時間を得るためにリード線を短くできる配置構造が提案されている。さらに、カソードとアノードの共通接続が実現される。この配置構造は、特に、μ－ディスプレイモジュール用の画素を生成するのに適しており、これらの画素はまた個々にアドレス指定と駆動制御が可能である。さらに、前述のミラー周回構造のような別の措置により補足することもできる。これにより、いくつかの態様では、隣り合う画素への光漏話も低減される。

第１の態様によれば、基板と、この基板の片面に固定されたμ－ＬＥＤダイとを備えたデバイスが提案される。これは、基板に面していない側に、ミラーコーティングによって電気制御用コンタクトに電気的に接続された電気的コンタクトを有し、ミラーコーティングは、ダイに面している基板表面を少なくとも部分的に覆っている。

このように、ミラーコーティングは２つの機能を担っている。一方では、光を放射方向に向ける役割を果たし、他方では電流輸送を担っている。共通のカバーコンタクトもしくは共通のカバー電極により、μ－ディスプレイの高速スイッチング時間を実現することができる。これにより、例えば発光の角度依存性およびコントラストなどの光学パラメーターの向上と一緒に、特にパネル効率を向上させるパルス幅変調調光器のコンセプトを提供することが可能となる。

かかるアレイを製造する方法では、まず、表面に多数のコンタクトを有する基板を準備し、これらのコンタクトのうちの１つにμ－ＬＥＤダイを装着する。この装着には、本開示でも部分的に提示している従来の転写・装着技術を使用することができる。μ－ＬＥＤダイは、縦型のダイとして実装されており、一方の基板表面にも同様にコンタクトを含む。基板表面には、基板表面の電気制御用コンタクトと電気的に接続され、その表面を少なくとも部分的に覆うミラーコーティング層が形成されている。最後のステップでは、ミラーコーティング層と電気的に接触する透明なカバー電極が、更なるコンタクト上に形成される。

さらに、ミラーコーティングの使用によって、電流拡散、電流搬送能力の向上およびスイッチング時間の短縮なども、キャビティ構造と組み合わせることで実現できる。この場合、このようなキャビティは、取り出し効率、発光の角度依存性およびコントラストを向上させる役割も果たす。このためにいくつかの態様では、基板は、μ－ＬＥＤダイを取り囲む凸部を含んでいる。あるいは凸部の代わりに、μ－ＬＥＤダイが配置されている基板表面にキャビティが設けられていてもよい。１つのμ－ＬＥＤダイに加えて、３つのμ－ＬＥＤダイも、サブ画素として集合的に画素を形成するように取り囲んだり、配置したりしてもよい。

いずれの場合も、キャビティまたは凸部の任意に面取りされた側面にはミラーコーティングが備わっている。この構造は上記と同様である。これらの側面の基板表面との角度は、所望の特性に応じて異なる値を取り得る。特に、この構造は、側部フランクが放物線状または他の非線形の勾配になるように変更することもできる。いくつかの態様では、本願で開示されているミラー周回構造を使用することができる。凸部の高さまたはキャビティの深さは、μ－ＬＥＤダイが凸部またはキャビティの上面と同じ高さになるように選択される。これにより、カバー電極を閉じることができる。これは、ミラーコーティングが上面に配置され、カバー電極がミラーコーティング層に載置される場合に特に好都合である。

いくつかの態様では、μ－ＬＥＤダイの間の空間、あるいは凸部またはキャビティ内の領域が透明な絶縁層で充填されており、そうして、この絶縁層がダイを取り囲んでいる。特に、透明な絶縁層は、ダイの逆向きのコンタクトの高さで閉じているため、カバー電極は絶縁材料の上に載置されている。

いくつかの態様では、基板表面および場合によっては周回構造体に配置されたミラー面は、１つだけでなく複数のダイも取り囲んでいる。これらのダイは、１つのチップが故障しても、そのつど他のチップが引き継ぐことができるように、冗長性のあるダイとして構成されていてもよい。周方向に配置されたミラー面により、より均一な放射が発生する。同様に、周方向に配置されたミラー面の内部には、異なる波長の光を生成するための複数のダイが配置されていてもよい。ミラー周回面は、異なる画素を互いに分離し、画素間の光漏話を低減することができる。

ミラーコーティングは、カバー電極および基板の制御コンタクトと直列に接続され、特にＡｌ、Ａｇ、ＡｇＰｄＣｕ、Ｎｄ、Ｎｂ、Ｌａ、Ａｕ、Ｃｕ、Ｐｄ、Ｐｔ、Ｍｇ、Ｍｏ、Ｃｒ、Ｎｉ、Ｏｓ、Ｓｎ、Ｚｎおよびこれらの合金または組み合わせからなる高反射材料を含む。これらはまた電流を効果的に流す。カバー電極は、透明な導電性酸化物層、特にＩＴＯ、ＩＧＺＯからなる材料を有していてもよい。カバー電極材料の他の例としては、例えば、金属酸化物、酸化亜鉛、酸化スズ、酸化カドミウム、インジウムドープ酸化スズ（ＩＴＯ）、アルミニウムドープ（ＡＺＯ）、Ｚｎ_２ＳｎＯ_４、ＣｄＳｎＯ_３、ＺｎＳｎＯ_３、Ｉｎ_４Ｓｎ_３Ｏ_１２などの透明な導電性酸化物、または異なる透明な導電性酸化物の混合物を挙げることができる。

透明な絶縁層は、ＳｉＯまたは本明細書で述べた他の絶縁性の透明な材料を含んでいてもよい。

更なる構成によれば、カバー電極とミラーコーティングとの直接の電気的コンタクトは、カバー電極の表面とミラーコーティング面とを、特に凸部の表面または凹部もしくはキャビティの端部で重ねて接触させることで構築されていてもよい。このようにして、信頼性の高い低インピーダンスのコンタクトを提供することができる。特に、かかるキャビティまたは凸部が複数で直列に配置されている場合、カバー電極は複数のミラーコーティング層に載置されていてもよい。これにより、カバー電極に広い範囲で、かつ複数の位置で電流を導入することができる。

いくつかの態様では、ミラーコーティング層は、基板の表面に沿って、特に１つ以上のμ－ＬＥＤダイの周りに部分的に広がっている。これにより、基板表面でも広い範囲で反射が高められる。

接触を確実にするために、カバー電極とミラーコーティングとの直接の電気的コンタクトは、平坦化層および／または絶縁層を介したミラーコーティング材料のスルーホールビアまたはビアによって設けられる。カバー電極の導電性酸化物とバックプレーン／基板上のコンタクト領域との間の金属性コンタクトを実現するための追加のプロセスステップは省略されている。例えば、ＩＴＯのカバーコンタクトからＡＣＦボンディング用のＣｒＡｌコンタクト領域までの簡単なブリッジを構築することができる。これにより、更なるコスト削減が可能になる。このスルーホールビアは開口部として実装されることもある。しかしながら、他の構成では、トレンチなどの構造を透明な絶縁層に設けてもよく、その内壁にコンタクト用の導電性反射層が施与される。これにより、一方では良好な電気的コンタクトが得られ、他方では反射構造体が形成され、一部の領域で良好な光の反射が得られることに加え、光漏話も低減される。

絶縁層が画素の縁部で面取りされ、そこにミラーコーティング層が露出する場合もある。カバー電極は、この傾斜面に沿って広がり、ミラーコーティング層に接触する。このようにして、コンパクトな構造様式をさらに提供することができる。開口部のフランク部または内壁は、所望の放射パターンに応じた角度を有している。これらは、本明細書で開示されているものに対応し得る。このようにして、遷移エッジでの更なる材料破損を回避することができる。

他の態様では、複数のこのμ－ＬＥＤダイを行と列とに配置して含む画素またはμ－ＬＥＤモジュールの製造が関係している。各画素は、キャビティの中に埋め込まれていてもよいし、凸部で取り囲まれていてもよい。そのため、カバー電極は、複数のこのようなμ－ＬＥＤダイの共通接続部として使用することができる。さらに、カバー電極に取り出し構造体を設けることもできる。特にここでは、光をさらにコリメートするのに適した、本明細書で開示されるフォトニック構造体について言及する必要がある。カバー電極には変換体を設けることもできる。このようにして、例えば青色の光を生成するμ－ＬＥＤダイのタイプを使用し、この光を変換層で変換することができる。この場合、別の画素への光漏話を回避するために、カバー電極上に更なる反射構造体を組み立てることができる。さらに、変換された光をコリメートするフォトニック構造体も考えられる。

マトリクス状に適用され、縦方向に積層されたナノカラムまたはナノロッドを含むナノ発光ダイオードアレイについては、本出願のスロット型アンテナ構造体における誘導放出の文脈で既に説明している。ナノカラムの特性として、そのアスペクト比が高いことが挙げられる。すなわち、その基底面に対するその高さが、典型的には１μｍ^２以下の範囲であるということである。

平面状に拡張された半導体層スタックを有する発光ダイオードと比べて、ナノカラムの準１次元性とその結果としての格子整合の要件の緩和により、活性層を形成するためのより柔軟な材料組成の利点が提供される。この結果、発光のスペクトル調整機能が向上し、さらに、歪みの目標とされた導入や活性層の拡張の決定にも影響を及ぼすことができる。この結果、前述の誘導放出の可能性が出てくる。しかしながら、異なる色の光を放出するカラムは、異なる材料系および／または歪みもしくはドーピングを用いて作り出すこともできる。

製造バリエーションに応じて、ナノカラムは、異なる導電型タイプ（ｎ型またはｐ型ドーピング）の層を有する平面状の半導体層システムから出発して製造される。半導体層システムの活性層は、典型的には量子井戸構造を有している。次いで、フォトリソグラフィ技術を用いてパターニングを行い、これは少なくとも活性層の深さにまで達し、平面状の半導体層システムから、横方向に制限されたディスク状の活性ゾーンを有するナノカラムを作り上げるのに役立つ。

ナノ発光ダイオードアレイの第２の製造バリエーションは、Ａｌ_２Ｏ_３、ＳｉＣまたはＺｎＯなどのキャリア基板上にパターニングされたｎ型窒化ガリウム層から出発して、第ＩＩＩ－Ｖ族半導体、特に（Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}）Ｎの直立したナノカラムの形をしたナノ層構造をエピタキシャル成長させることで実現する。このナノカラムは、細長いコアと、コアを覆う活性層と、コアの材料とは異なる電荷キャリア極性を有するシェル層とを有するコア・シェル構造を有している。

隣り合うナノカラム間の領域には、透明な接点層のベースとして用いられる絶縁材料が充填されている。あるいは上側コンタクト層は、ナノカラム間の空気充填部をまたぐブリッジ構造を形成することができる。

ナノ発光ダイオードアレイを向上させるための以下の考察の出発点は、キャリア基板と、キャリア基板に少なくとも間接的に接続されてキャリア基板から長手方向に向かうナノカラムとを有するアレイである。好ましくは、キャリア基板上に複数のナノカラムを有するマトリクス配置が存在する。この場合、各ナノカラムは、電磁放射を発生させる少なくとも１つの活性層を有する半導体シーケンスを有し、放射放出の少なくとも一部が長手方向に対して横向きに行われるように構成されている。コンセプト案によれば、キャリア基板上にナノカラムに対して横方向にリフレクタデバイスが配置されており、これは長手方向に対して横向きの放射放出を、長手方向に対して平行に延びる主放射方向の向きに少なくとも部分的に変える。これにより、ナノ発光ダイオードアレイの放射角度が減少し、こうして達成されたプリコリメーションにより、ビーム経路に続く光学部品へのビーム結合が容易になる。

有利な一構成では、リフレクタデバイスは、関連するナノカラムの異なる側に配置された第１の反射光学素子と第２の反射光学素子とを含む。有利には、それぞれ隣り合う２つのナノカラムの間には、さらにリフレクタデバイスが設けられている。

電磁放射を放出するナノカラムは、照明ユニットまたはディスプレイデバイスの画素の一部となることがある。１つの可能な構成では、各画素は、単一のナノカラムと、ナノカラムに関連し、ナノカラムを取り囲むリフレクタデバイスとを含んでいる。更なる構成では、いくつかの態様によれば、画素は複数のナノカラムを含み、画素に割り当てられたリフレクタデバイスは、画素のナノカラムを取り囲んでいてもよい。代替的な構成では、１つの画素内に複数のリフレクタデバイスが存在し、画素の各ナノカラムには別個のリフレクタデバイスが提供される。

画素は、発光のスペクトル適応性を考慮して、例えばＲＧＢ画素として設計されていてもよい。画素ごとに複数のナノカラムを有する構成では、これらは異なる色で提案されていてもよい。それぞれのナノカラムの活性層を適合させたり、異なる光変換材料にナノカラムを局所的に埋め込むことで色を調整したりすることも考えられる。さらに、ｎ型コンタクトおよび／またはｐ型コンタクトは、画素および／または画素の一部、特に個々のナノカラムもしくはナノカラム群に個別にエネルギーを与えることができるように、パターニングして形成されている。

一構成では、ナノ発光ダイオードアレイは、ナノカラムの半導体シーケンスの層とモノリシックに形成された付形層を有している。これらの層は一体的に設計されており、共通の製造方法から得られたものであったり、同じ基板を用いて連続的に実施される製造ステップから得られたものであったりしてもよい。

いくつかの態様では、反射率を向上させるために、リフレクタデバイスは、金属性反射層および／またはブラッグミラーを有している。別の態様では、本構成は、コリメーション効果をさらに向上させるために、リフレクタデバイスに取り込まれたフレネルレンズアレイを含んでいる。さらに、更なる設計として、ナノカラムとリフレクタデバイスとの間のビーム経路に波長変換素子が配置されており、第１のナノカラムに割り当てられた第１の波長変換素子は、第２のナノカラムに割り当てられた第２の波長変換素子の放射光束とはスペクトル的に異なる電磁放射を放射するように適用されている。ナノ発光ダイオードアレイの代替的な構成では、ナノカラムの少なくとも一部は、リフレクタデバイスが配置されていない横方向を有している。代わりに、隣接して配置されたナノカラムの間で、この方向に光学的アイソレータが設けられていてもよい。

これらの原理に従ったナノ発光ダイオードアレイを製造する方法には、リフレクタデバイスの少なくとも１つの付形層および／またはナノカラムの半導体シーケンスの層をフォトリソグラフィによりパターニングすることが含まれる。さらに、異方性エッチングプロセスを用いたリフレクタデバイスのパターニングの他、高アスペクト比を有するナノカラムを形成するためのエッチングストップ層の適用も提案される。更なる好ましい製造方法では、リフレクタデバイスの付形層および／またはナノカラム半導体シーケンスの層をエピタキシャル成長させる。更なる製造変形例として、ナノスタンピングプロセス（Nanostempelverfahren）が提供される。

既に繰り返し述べたように、光の損失を減らすために、側壁から出射する光の向きをリフレクタ層で変えている。他のアプローチでは、光電子構造素子の側面に直接配置される反射型インターフェースが提案されている。したがって、このアプローチは、モノリシック構造だけでなく、単一の光電子構造素子においても実現することができる。同様に、このアプローチは、例えばアンテナ構造で提案されているように、μ－ＬＥＤナノカラムまたは半導体層スタックの場合にも提供することができる。

一態様では、光電子デバイスは、半導体材料をベースとする、光を生成するための活性ゾーンを有する、特にμ－ＬＥＤの形の少なくとも１つの光電子光源を含み、生成された光のための光出射面が光源の上面に形成されており、光源は、この上面に加えて、光源を横方向および／または下方向に区切っている少なくとも１つの更なる界面を有しており、界面には誘電体リフレクタが配置されており、これは生成された光を反射するように形成されている。

反射性ミラーの他の措置とは対照的に、またはそれを補足する形で、ここでは誘電体リフレクタが界面に直接適用されている。誘電体リフレクタがないと、光源で生成される光が横方向および／または下方向に漏れてしまい、特に、光源を取り囲むデバイスのキャリアの材料に入り込んでしまう可能性がある。それに対して、誘電体リフレクタは、界面に入射した光を少なくとも部分的に反射して、光源の内部に再び戻す。したがって、電気リフレクタを使用することで、光源からの光の横方向および／または下方向への漏れを少なくとも部分的に防止することができる。理想的には、反射して戻された光は、例えば、さらに反射した後に光出射面を通って漏れていく。このようにして、誘電体リフレクタは光量を高めることができる。同時に、素子は非常に小さい。

界面は、光源の周りを円周方向に囲む側面と、光源の下面とを有することができ、下面は上面と対向している。誘電体リフレクタは、側面にのみ配置されていても、下面にのみ配置されていてもよい。あるいは誘電体リフレクタは、側面と下面の両方に配置されていてもよい。そのため、誘電体リフレクタは、上面を除いて、光源を区切る界面全体に配置されていてもよい。したがって、誘電体リフレクタは、上面を除いて光源全体を取り囲むことができるので、光量を比較的大きなものにすることができる。

誘電体リフレクタは、特に周期的または非周期的な、複数の材料層が重なり合ったシーケンスを有していてもよく、少なくとも２つの直接連続する材料層は異なる屈折率を有している。特に、誘電体リフレクタは、異なる屈折率を有する２つの誘電体材料層を交互に並べた周期的なシーケンスで構成されていてもよい。材料層の厚さは、可能な限り高い反射を達成するために、光源から放出された光の波長に合わせてもよい。

材料層の非周期的なシーケンスは、少なくともいくつかの構成では、周期的な層シーケンスと比較して、より薄い層で同等のミラー効果を生み出すことができる。特に、誘電体リフレクタは、ブラッグミラーとして形成されていてもよい。ブラッグミラーは自体公知である。それは分散型ブラッグリフレクタとも呼ばれ、ＤＢＲと略されている。

ブラッグミラーは、屈折率の異なる２つの薄膜を交互に並べた周期的な配置から形成されていてもよい。ほとんどの層は、半導体材料をベースとする誘電体で構成されている。２つの材料層の界面では、いわゆるフレネル式に従って、入射光の一部が反射される。反射されたビーム間で、波長がそれぞれの材料層の光波長の４倍近くである場合には建設的干渉(konstruktive Interferenz)を起こす。

ブラッグミラーの反射率が、特に垂直入射光の場合に非常に高く、少なくとも理論的には非常に多くの交互に並んだ層の場合に１００％に達することもできる波長域をストップバンドと言う。波長がブラッグミラーのストップバンド内にある光は、少なくとも高度に反射され、理想的にはブラッグミラーを通って伝搬することはできない。

したがって、ブラッグミラーとして形成されたリフレクタは、光源から放出された光の波長がストップバンド内、特にその中心に位置するように形成されていることが好ましい。この場合、ブラッグリフレクタの材料層の厚さは、放出された光の波長に合わせられる。これに関連して、層の光学的厚さは、放出された光の波長の１／４であることが有利である。光学的厚さは、層の厚さと光学的屈折率との積に相当する。

このコンセプトのいくつかの態様はまた、例えばディスプレイ配置構造もしくはモノリシックアレイなどの光電子装置、または例えばマトリクスヘッドライトなどのヘッドライトに関しており、光電子装置は、提案された複数の光電子デバイスを有しており、光電子デバイスの光源は、アレイ状に配置されている。各光源は、ディスプレイ配置構造またはモノリシックアレイの画素を形成することができる。各光源は、例えば、赤色、緑色および青色の複数の所定の色のうちの１つの色の光を放出することが提案されていてもよい。各光源は、画素のサブ画素を形成することができ、画素は複数の光源によって形成され、それぞれの光源は各色のうちの１つの光を放出する。

光電子デバイスの光源は、特に、光源の光出射面のみが開放された外側の表面を呈する一方で、光源のそれぞれの界面はキャリア材料で取り囲まれているように、キャリアに埋め込まれていてもよい。これに関連して、光電子デバイスの誘電体リフレクタは、光源とキャリア材料の界面との間に配置されていてもよい。例えば、キャリアは、１つ以上の半導体材料の層で構成されていてもよい。各層は、例えば、１つ以上の平面の導体トラックの形で電子回路を含んでいてもよい。同様に、光源を供給したり、光源を駆動制御したりするための電子回路が存在していてもよい。例えば、光源の電流供給は、導体トラックによって行われてもよい。

提示されたコンセプトの更なる態様はまた、光電子デバイス、特にディスプレイデバイスまたはヘッドライトを製造する方法に関しており、この方法では、半導体材料をベースとする光電子光源が提供され、この光源は、光を生成するための活性ゾーンと、上面に、生成された光のための光出射面とを有し、誘電体リフレクタが光源の少なくとも１つの界面に配置されており、この誘電体リフレクタは、生成された光を反射するように形成されており、この界面は、光源を横方向および／または下方向に区切っている。

界面は、光源の上面を除く残りの外面を形成してもよい。リフレクタは、界面のすべてまたは少なくとも一部を覆っていてもよい。

同様に、例えばディスプレイ配置構造またはヘッドライトアレイなどの光電子装置を製造する方法も提示されることになる。いくつかの態様では、この方法の場合、本発明による多数の光電子デバイスの光源をアレイ状に配置し、光源の出射面のみが開放された外側の表面を呈する一方で、キャリアの材料は光源の界面を取り囲むようにキャリアに埋め込む。誘電体リフレクタは、キャリアの材料と光源のそれぞれの界面との間に配置することもできる。このステップは、キャリアに光源を埋め込む前に行ってもよい。

コンセプト案はまた、特に複数の提案された光電子デバイスもしくはμ－ＬＥＤを用いて、例えばモノリシックアレイまたはヘッドライトなどの光電子装置を製造する方法に関するものである。この方法では、半導体材料をベースとする多数の光電子光源が、各光源が光を生成するための活性ゾーンと、光のための光出射面としての開放された外側の上面とを有するようにアレイ状でキャリア上に構成されており、各光源のために、キャリアの材料に対して光源を横方向および／または下方向に区切る少なくとも１つの界面上に、生成された光を反射するように形成された誘電体リフレクタが配置されている。

誘電体リフレクタの配置には、原子層堆積法を用いて誘電体リフレクタの材料を成膜することが含まれ得る。原子層堆積法は、「原子層堆積」とも呼ばれている。ここで、誘電体リフレクタを形成するための材料は、極めて薄い層で堆積されていてもよい。原子の単層に相当する層の厚さを実現することができる。これにより、非平面（例えば曲面）の表面であっても、正確に定義された厚さの層を堆積することができる。原子層堆積法により、特にブラッグミラー形式のリフレクタを簡単に製造することができる。

屈折率の高いリフレクタの誘電体層の材料としては、例えば、Ｎｂ_２Ｏ_５、ＴｉＯ_２、ＺｒＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５またはＺｎＯを使用することができる。低屈折率の誘電体層には、例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＯＮまたはＭｇＦ_２を用いることができる。

誘電体リフレクタの配置には、第１の方法で誘電体リフレクタの少なくとも１つの層の材料を適用し、第２の方法で他の層の材料を配置することが含まれ得る。特に、光源の界面に直接相接する層は、第１の方法で配置してもよい。第１の方法は、例えば、ＣＶＤ（化学気相成長法）またはＰＥ－ＣＶＤ（プラズマ援用化学気相成長法）などの気相成長法とすることができる。これにより、界面の凹凸部、例えばエッチングプロセスで生じた粗い表面を、よりコンフォーマルな堆積によって覆うことができる。その後、誘電体ミラーの更なる層を滑らかな表面上に製造することができる。

第２の方法は、原子層堆積法とすることができる。これにより、誘電体リフレクタの層を定義された厚さで形成することができる。

更なる態様はまた、光電子装置、もしくは特に本明細書で提示されている多数の光電子デバイスを製造する方法に関するものであって、この方法では、半導体材料をベースとする光電子光源を、各光源が光を生成するための活性ゾーンと、上面に、光のための光出射面としての開放された外側の上面とを有するようにアレイ状でキャリア上に配置し、光源は、上面の隣り合う光源の間に少なくとも僅かな隙間があり、その背後に空間ができるように配置し、各光源のために、キャリアの材料に対して光源を横方向および／または下方向に区切る少なくとも１つの界面上に、生成された光を反射するように形成された誘電体リフレクタを配置し、光源の誘電体リフレクタは、隣り合う光源の間のそれぞれの隙間に、上面から誘電体リフレクタ用の材料が、例えば原子層堆積法により導入され、誘電体リフレクタは、隙間の背後に位置するそれぞれの空間に形成されるように形成する。

少なくとも光源の光出射面を、特にフォトマスクで覆い、同時に誘電体リフレクタを空間に形成してもよい。フォトマスクは、リフレクタが完成した後に除去することができる。例として挙げられるヘッドランプは、マトリクスヘッドランプであってもよい。したがって、ヘッドライトアセンブリは、マトリクスヘッドライトアセンブリであってもよい。

別の態様では、反射面を追加した誘電体フィルターを取り付けたμ－ＬＥＤの放射パターンの改善が関係している。本開示の第１の態様による光電子構造素子、特にμ－ＬＥＤは、少なくとも半導体素子と、誘電体フィルターと、反射材料とを含む。さらに、光電子構造素子は、例えば、本願に記載された部品を含んでいてもよい。

少なくとも１つの半導体素子は、光を生成するように形成された活性ゾーンを含む。特に、これは縦型または横型のμ－ＬＥＤとして構成されていてもよい。既に素子の効率を上げるために、量子井戸インターミキシングなどの措置が可能である。さらに、少なくとも１つの半導体素子は、第１の主表面と、第１の主表面に対向する第２の主表面と、２つの主表面の間に広がる側面とを有している。例えば、少なくとも１つの半導体素子は、３つまたは４つ以上の側面を有していてもよい。しかしながら、少なくとも１つの半導体素子が丸形の主表面を有し、そのために一態様しか有しないことも考えられる。

誘電体フィルターは、少なくとも１つの半導体素子の第１の主表面の上に配置され、誘電体フィルターに所定の方向で入射する光のみを透過もしくは通過させるように構成されている。

例えば、誘電体フィルターは、所定の円錐角（Winkelkegel）でのみ光を透過するように構成されていてもよい。円錐角は、その軸線が少なくとも１つの半導体素子の第１の主表面に対して垂直になるように配向されている。コーンの外側面もしくは母面とコーンの軸線との間の角度、すなわち、コーンの開口角の半分は、所定の値を有していてもよい。例えば、コーンの開口角の半分は、最大でも５°、最大でも１５°、最大でも３０°または最大でも６０°とすることができる。半導体素子から誘電体フィルターに所定の円錐角の範囲内の角度で入射した光成分が透過し、残りの光成分は実質的に透過せず、例えば半導体素子に反射して戻される。これにより、光電子デバイスから放出される光の高い指向性が可能となる。

誘電体フィルターは、円錐角が非常に小さい開口角を有するように構成されていてもよく、その結果、第１の主表面に対して垂直に半導体素子を出る光のみが誘電体フィルターによって透過される。

誘電体フィルターは、誘電体層のスタックで構成されていてもよく、これはコーティングにより半導体素子上に適用され、特に高い透過率を有する。例えば、スタック内の誘電体層は、低屈折率と高屈折率とを交互に有していてもよい。高屈折率の誘電体層の材料としては、例えば、Ｎｂ_２Ｏ_５、ＴｉＯ_２、ＺｒＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５またはＺｎＯを使用することができる。低屈折率の誘電体層には、例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＯＮまたはＭｇＦ_２を用いることができる。高屈折率と低屈折率とを交互に有する誘電体層のスタックは、ブラッグフィルターとして構成されていてもよい。さらに、誘電体フィルターはフォトニック結晶であってもよい。

少なくとも１つの半導体素子および誘電体フィルターの１つ以上の側面には、反射材料が堆積されている。反射材料は、少なくとも１つの半導体素子の少なくとも１つ以上またはすべての側面を覆うように設けられていてもよい。同様に、反射材料は、誘電体フィルターの少なくとも１つ以上またはすべての側面を覆ってもよい。一構成では、反射材料は、少なくとも１つの半導体素子と誘電体フィルターの両方を横方向に完全に取り囲んでいる。

反射材料は、少なくとも１つの半導体素子から放出される光、またはこの光の少なくとも一部の波長域に対して反射性を有していてもよい。その結果、少なくとも１つの半導体素子または誘電体フィルターの側面を通って出射する光が反射して戻され、光電子構造素子の効率が向上する。

複数の構造素子が提案されていてもよい。これらはまた、上述の特性を有する１つ以上の半導体素子を有している。半導体素子上には、それぞれ誘電体フィルターが配置されている。さらに、半導体素子は反射材料で取り囲まれている。追加的または代替的に、半導体素子を備えた複数の構造素子がこのようなミラーで取り囲まれていてもよい。例えば、このような構成では、冗長性を提供することができるため、１つの半導体素子が故障しても、冗長性のある半導体素子がその機能を引き継ぐことができる。例えば、半導体素子はアレイ状に、すなわち規則的に配置構造で配置されていてもよい。

光電子構造素子は、ディスプレイ、すなわち表示デバイスに内蔵されていてもよい。半導体素子の各々は、ディスプレイの１つの画素を表したり、構成したりすることができる。さらに、半導体素子の各々は、画素のサブ画素を表すことができ、各画素は、例えば、赤色、緑色および青色を有する光を放出する複数のサブ画素から形成されている。

個々の半導体素子とそれぞれの誘電体フィルターとを横方向に取り囲む反射材料によって、隣り合う画素間で高いコントラストが得られる。さらに、高画素密度も可能である。一構成によれば、半導体素子はμ－ＬＥＤとして構成されている。μ－ＬＥＤは、特にμｍの範囲で発光面の横方向の広がりが小さい。モノリシックアレイのμ－ＬＥＤとは対照的に、分離したμ－ＬＥＤは、それぞれが自己完結型のユニットを形成しており、個別に、互いに大きな間隔を空けて設置して動かすことができる。半導体素子が発する光は、例えば、可視域、紫外（ＵＶ）光および／または赤外（ＩＲ）光とすることができる。

ディスプレイに加えて、本出願の第１の態様による光電子構造素子は、例えば、ＡＲ（拡張現実； erweiterte Realitaet）用途や、画素化アレイもしくは画素化光源の他の用途でも使用することができる。

一構成によれば、少なくとも１つの半導体素子の少なくとも１つ以上またはすべての側面が、活性ゾーンの高さで傾斜して延びている。つまり、それぞれの側面の少なくとも一部は、少なくとも１つの半導体素子の第１の主表面と角度を形成し、この角度は９０°ではなく、特に９０°未満であることを意味している。少なくとも１つの半導体素子は、その高さ全体にわたって面取りされていてもよいし、部分的にのみ面取りされていてもよいが、いずれにしても活性ゾーンは面取りされた領域にあることが望ましい。完全または部分的に面取りされた側面は、低屈折率の絶縁層と界面を形成してもよい。水平方向に放出された光は、面取りされた側面によって、部品の表面に向かって反射される。

少なくとも１つの半導体素子は、第１の電気端子と第２の電気端子とを有していてもよい。例えば、一方の端子がカソードを表し、他方の端子がアノードを表すことができる。さらに、反射材料は、導電性を有し、少なくとも１つの半導体素子の第１の端子に電気的に結合されていてもよい。特に、第１の端子は、少なくとも１つの半導体素子のｎ型ドープ領域に接続されていてもよい。その結果、反射材料は、隣り合う画素間の光学的分離を生じさせると同時に、少なくとも１つの半導体素子に電気的コンタクトを提供する。

多数の半導体素子を備えた複数の光電子構造素子が提案されている場合には、それぞれの半導体素子を取り囲む反射材料および導電性材料が相互に接続されていてもよく、これにより半導体素子の第１の端子を外部から一緒に制御することが可能になる。この場合、半導体素子の第２のコンタクトは、例えば、半導体素子の下面を介して、個別に駆動制御可能であってもよい。１つのコンタクトだけを良好な解像度で定義する必要があるため、本構成は製造上有利であり、チップの下面に２つの互いに切り離されたコンタクトを設けると面積が不足するような非常に小さな画素の製造も容易になる。反射材料は、例えば、金属であってもよいし、金属を含んでいてもよいし、電着していてもよい。

反射層が、少なくとも１つの半導体素子の第２の主表面の下に配置されていてもよい。これにより、第２の主表面を通って出てきた光は、半導体素子に再び反射して戻り、上面を通って光電子構造素子から完全に出射する。さらに、反射層は、導電性を有し、少なくとも１つの半導体素子の第２の端子に電気的に結合されていてもよい。例えば、第２の端子は、少なくとも１つの半導体素子のｐ型ドープ領域に接続されていてもよい。その結果、反射層は、その反射特性に加えて、少なくとも１つの半導体素子との電気的コンタクトを構築する役割も果たす。各半導体素子の第２の端子を個別に駆動制御できるようにすることも提案されていてよい。

反射層は、反射材料と同じ材料を使用してよいが、そうでなくてもよい。例えば、反射層には金属を使用することができる。

上述の構成に代えて、反射層は電気的に絶縁されていてもよく、反射層の上および／または下に、特に少なくとも１つの半導体素子の第２のコンタクトに結合された１つ以上の導電層が配置されていてもよい。この場合、反射層は、例えば、誘電体ミラーであってもよく、特に金属層の上に配置されていてもよい。そうして、電気的接触は、誘電体層を貫通するフィードスルーまたは誘電体層の側面を介して行われる。さらに、反射層の上、すなわち、少なくとも１つの半導体素子と反射層との間に、導電性で透明な層が配置されていてもよい。導電性で透明な層の材料として、例えば酸化インジウムスズ（英語：indium tin oxide：略してＩＴＯ）を使用することができる。

一構成によれば、例えば酸化インジウムスズの導電性で透明な層と、誘電体ミラーとの下に、銀ミラーが配置されている。あるいは少なくとも１つの半導体素子の下に、例えば酸化インジウムスズの導電性で透明な層と銀ミラーとのみが配置されていてもよい。

反射材料と反射層との間には、電気絶縁性の第１の材料が配置されていてもよい。さらに、電気絶縁性の第１の材料は、少なくとも１つの半導体素子の側面の１つ以上、特に側面の面取りされた部分と直接接触していてもよい。さらに、電気絶縁性の第１の材料は、少なくとも１つの半導体素子よりも、特に電気絶縁性の第１の材料との界面の領域で、低い屈折率を有していてもよい。その結果、電気絶縁性の第１の材料は、少なくとも１つの半導体素子の第１の端子と第２の端子の間に電気的な絶縁を引き起こす。さらに、屈折率のコントラストにより、少なくとも１つの半導体素子と電気絶縁性の第１の材料との間の界面で光が反射して戻され得る。

電気絶縁性の第１の材料は、例えばＳｉＯ_２からなり、高いアスペクト比を満たすことができるように、例えばＴＥＯＳ（オルトケイ酸テトラエチル）を使用した気相成長法、または例えばシランをベースにした別の方法で堆積させてもよい。

少なくとも１つの半導体素子と誘電体フィルターとの間、すなわち、少なくとも１つの半導体素子の第１の主表面の上には、光の向きを他の空間方向に変えたり、光を散乱させたりするように構成された粗面化表面を有する層が配置されていてもよい。この層は、ランベルト放射パターンを有し得る。さらに、全反射の臨界角を超える角度の光成分が向きを変えるように層が形成されていてもよいため、原理的にすべての成分を取り出すことができ、部品の中に「閉じ込められた」ままになることはない。

上述の層は、例えば、ランダムまたは決定論的にパターニングされた半導体表面から構成されていてもよい。表面は、傾斜したフランク部を有する粗面化された構造を有していてもよく、粗面化された構造の高さは、μ－ＬＥＤの場合、最大で数１００ｎｍである。粗面化された構造は、例えば、エッチングによって作り出すことができる。

さらに、上述の層を使用せず、代わりに少なくとも１つの半導体素子の第１の主表面を粗面化することも可能である。このために、例えば、特にランベルト放射パターンを実現するために、ランダムまたは決定論的なトポロジーを第１の主表面にエッチングすることができる。少なくとも１つの半導体素子の粗面化された第１の主表面は、上述した層の粗面化された表面と同じ特性を有することができる。

少なくとも１つの半導体素子または当該半導体素子上に配置された層の粗面化された表面上に、例えばＳｉＯ_２からなる、下層の屈折率とは異なる屈折率を有し、さらに平坦な上面を有する更なる層を堆積させてもよい。この追加の層は、その平らな上面によって誘電体フィルターを適用することができ、同時に、屈折率差によって下層の粗面化された表面の機能を維持している。

画素の横方向の広がりが最大でも５０μｍと小さいため、少なくとも１つの半導体素子の高さをμｍ範囲で小さくすることが可能である。特に、少なくとも１つの半導体素子は、最大で５０μｍの横方向の広がりもしくはエッジ長さ、および／または最大で１μｍ～２μｍの高さを有していてもよい。

上述したように、デバイスは、本願に記載された構成を有することができる複数の光電子構造素子を含むことができる。構造素子の半導体素子の各々は、関連する誘電体フィルターと、それぞれの半導体素子の下に配置された反射層とともに、反射材料によって横方向に完全に取り囲まれていてもよい。一構成によれば、半導体素子はアレイ状に配置され、隣り合う半導体素子は反射材料によって互いに分離されている。その結果、反射材料は格子を形成し、隣り合う半導体素子は格子によってのみ互いに分離される。

反射材料がさらに導電性である場合、すべての半導体素子の第１の端子は、反射材料を介して共通の外部端子に接続されていてもよい。半導体素子の第２の端子は、個別に駆動制御可能であり得る。

代替的な構成によれば、反射材料によってそれぞれ横方向に取り囲まれた複数の半導体素子は並置されており、隣り合う半導体素子の間には、電気絶縁性の第２の材料が配置されている。例えば、電気絶縁性の第２の材料はポッティング材料であってもよい。

本構成では、反射材料は導電性を有していてもよい。半導体素子の第１の端子を共通の外部端子に接続するために、電気絶縁性の第２の材料の上および／または下および／または内部には、半導体素子の第１の端子を共通の外部端子に接続する導体トラックが延在していてもよい。半導体素子の第２の端子は、個別に駆動制御可能であり得る。

本出願の第２の態様による方法は、光電子構造素子を製造するために用いられる。この方法は、光を発生させるように構成された活性ゾーンを有する少なくとも１つの半導体素子を提供することと、少なくとも１つの半導体素子の第１の主表面の上に誘電体フィルターを配置することとを含む。誘電体フィルターは、所定の方向の光のみを透過させるように構成されている。さらに、少なくとも１つの半導体素子の少なくとも一側面と、誘電体フィルターの少なくとも一側面とには、反射材料が配置もしくは堆積させられる。

本出願の第２の態様による光電子デバイスを製造する方法は、本願の第１の態様による光電子構造素子の上述の構成を有していてもよい。

以下では、μ－ＬＥＤまたはμ－ディスプレイもしくはモジュールを製造するための処理および方法についての態様を詳しく見ていくが、既に説明したように、処理の態様には、半導体構造または材料の処理も含まれ、その逆もある。この点において、以下の観点は、これまでのものと容易に組み合わせることができる。

製造プロセスおよび個々の光学素子の非常に小さな寸法に起因して、ディスプレイの多数の画素の中から個々の画素素子が不良になる場合がある。この問題は、モノリシックμ－ディスプレイモジュールでは影響が大きくなる。というのも、製造における欠陥やばらつきは、サイズが小さいために、すぐに画素の故障につながるからである。特にモノリシックディスプレイでは、欠陥のある画素ごとに交換することができないため、欠陥密度が高くなるとモジュール全体を交換しなければならない。

例えば、周囲の画素や相接するピクセルをより高い輝度に設定することで、欠陥ピクセルからの光の欠落を少なくとも部分的に補うことができるように、既知の解決策は、欠陥のある画素の欠落した光を補おうとする。多くの場合、これらの欠陥画素の交換や修理は、経済的にもプロセス的にも有意義ではないと思われるため、個別の欠陥画素があっても、製造されたディスプレイを十分に良好な品質で使用できることが望ましい。

電気的に分離され光学的に結合されたサブ画素を有する画素素子に関する以下の態様は、そのような小さな欠陥を補うことができるので、μ－ディスプレイまたはμ－ディスプレイモジュールの品質を維持しつつ、歩留まりが向上する。

これらの態様は、光クロストークの防止に適した措置を使用することを考慮したものであり、以下に提案する手段は、上記の課題に適しているだけでなく、光漏話の低減は、特にモノリシック構造素子においてμ－ＬＥＤが互いに非常に近接しており、良好な光学的分離を達成する必要がある場合には、更なる利点を有している。非常に密集して配置されたモノリシックアレイもしくはμ－ディスプレイまたはμ－ディスプレイモジュールの場合、μ－ＬＥＤの放出された光が隣り合う画素の領域に放射しないように、画素間のクリーンな光学的分離が必要である。光クロストークを防ぐために、２つのμ－ＬＥＤの間にはトレンチ（より一般的には、光学的に分離する構造）が設けられることが多い。一方では、十分に良好な高コントラストの画質を実現するために、光クロストークを抑える必要があるが、これにより画素の故障が強く目立ってしまう場合もある。

そこで、少なくとも２つのサブ画素で形成される、ディスプレイのピクセルを生成するための光学的画素素子が提案される。一実施例によれば、１つの画素素子に２、４、６、９、１２、１６のサブ画素が設けられている。言い換えれば、ここでは２つのサブ画素が同じ駆動制御情報を受け取り、例えば同じ波長に合わせて実装されるという冗長性を持たせている。したがって、これらの少なくとも２つのサブ画素のうち１つが故障しても、画素素子はその波長の光を発することができる。一実施例によれば、サブ画素の輝度を調整することで、故障したサブ画素の光の量の不足分を補うことができる。一実施例によれば、サブ画素はいわゆるフィールドとして実装されている。例えば、画素素子が長方形の構造で実装されている場合、画素素子の構造内のサブ画素は、再度フィールドに分割されることで形成される。これらのサブ画素の各々は、他のフィールドのサブ画素とは独立して駆動制御することができる。

サブ画素は、それぞれ光学的エミッタ領域を有している。これは、各サブ画素が個別に駆動制御可能であり、自律的に機能し得ることを目的としている。エミッタ領域は、ｐｎ接合、１つ以上の量子井戸構造または光を生成するために設けられた他の活性層を含んでいる。エミッタ領域の下面には、制御ユニットまたは駆動制御電子回路（Ansteuerelektronik）に接続するように設けられたコンタクトが実装されている。

駆動制御電子回路は、個々の画素素子と個々のサブ画素とを電気的に制御するように構成されている。例えば、駆動制御電子回路または制御装置は、サブ画素の欠陥を検出し、続けて、欠陥のあるサブ画素を使用しないように構成されていてもよい。さらに、一実施例によれば、駆動制御電子回路は、隣り合う故障したサブ画素の輝度が補正されるように、輝度を高めるように隣り合うサブ画素を駆動するように構成されていてもよい。このために、例えば、サブ画素の動作状態を記憶する記憶ユニットが駆動制御電子回路に設けられていてもよい。言い換えれば、この場合、必要に応じて輝度調整や隣り合うサブ画素または画素素子のオン／オフの欠陥補償を行うために、欠陥として検知されたサブ画素を集中的に検知することができる。他の構成では、例えば、故障したサブ画素を補うために、サブ画素がアクティブになる時間を長くしてもよい。一方、すべてのサブ画素が機能している場合、駆動制御回路は、すべてのサブ画素を、それぞれ輝度を下げて駆動制御したり、持続時間を短くして駆動制御したり、多重化して駆動制御したりすることもできる。電流および／または持続時間が少ない機能的なサブ画素を利用することで、サブ画素の寿命を延ばすことが可能である。

画素素子内で隣り合う２つのサブ画素を互いに分離するために、サブ画素分離素子が設けられている。これにより、サブ画素分離素子は、それぞれのエミッタチップの駆動制御もしくはサブ画素の駆動制御に対して電気的に分離する効果がある。言い換えれば、このサブ画素分離素子は、隣り合うサブ画素のエミッタチップ間の電気的相互作用を防ぐタイプのもので構成されていてもよい。

特に、半導体を使用していることや、個々のサブ画素のエミッタ領域間の距離がμｍ範囲で短いことから、エミッタチップを駆動制御すると、空間的に相接する領域または周辺領域に二次的な電気的または電磁的影響を及ぼす可能性がある。これにより、状況次第では、一次エミッタチップ(primaeren Emitterchip)を駆動制御する際に、隣り合うエミッタチップも同様に活性化してしまう可能性がある。したがって、サブ画素分離素子は、隣り合うサブ画素への電気漏話または電気クロストークや、隣り合うサブ画素の起こり得る活性化を防ぐように構成されている。

他方、サブ画素分離素子は、隣り合うサブ画素のエミッタチップから放出された光に対して光学的に結合するように構成されており、個々のサブ画素がオフになっているという視覚的印象を打ち消すようになっている。光学的に結合するとは、一次エミッタチップもしくは一次サブ画素(primaeren Subpixel)で生成された光が、光クロストークによって隣り合うサブ画素に侵入できることを意味している。このようにして、サブ画素の欠陥によって黒い点または黒い斑点が形成されることを有利には防止することができる。代わりに、隣り合うサブ画素から光が侵入し、欠陥のあるサブ画素を起点として発光方向に放射することもできる。これにより、欠陥のあるサブ画素の目に見える影響を有利には補正することができる。そのため、サブ画素分離素子は光学的に分離効果がなく、達成されることもない。

これは、１つのサブ画素が故障した場合に有利である。光学的に分離されていないため、画素はそれでも全体として認識され、両方のサブ画素がアクティブな場合とは異なる視覚的な印象を与えない。一態様では、サブ画素分離素子は、電気的には分離するが、光学的には分離しない、あるいは光学的に漏話を促進するようなものであってもよい。一変形例では、サブ画素分離素子は、２つのサブ画素の活性層のすぐ手前まで、または活性層の中までしか引き込まれていない。言い換えれば、サブ画素分離素子は、共通の層を介して接続されている２つのサブ画素素子を電気的に分離する。

一態様では、サブ画素は共通のエピタキシャル層を有している。多くの場合、画素素子またはディスプレイ全体は、複数のサブ画素および／または画素素子を相互に接続する共通の層または複数の重ね合わせた層が成長するように構成されている。これは、例えば、共通の電気的なコンタクトまたは接続を提供するために利用することもできる。一実施例によれば、エピタキシャル層は、第ＩＩＩ族元素のガリウム、インジウムもしくはアルミニウムと、第Ｖ族元素の窒素、ヒ素もしくはリンとを有するか、またはそれらの組み合わせ、あるいは前述の元素を有する材料系を有する。これにより、特に、発光ダイオードの放出された光の色や波長に影響を与えることができる。エピタキシャル層はまたは、活性半導体層、つまり、例えば、活性境界領域を含めたｐ型ドープ領域およびｎ型ドープ領域も有することができる。

例えば、エピタキシャル層平面の長手方向延在部に対して横方向のエピタキシャル層の第１の面にエミッタチップが配置される。この場合、エミッタチップの光は、エピタキシャル層に対して横方向に、エピタキシャル層の第２の対向面に向けて放出され、そこから放射される。サブ画素分離素子は、エピタキシャル層のうち、エミッタチップもしくはμ－ＬＥＤが配置されている第１の面を起点にして、エピタキシャル層平面に対して横方向にトレンチ状に延在している。

言い換えれば、サブ画素分離素子は、ここでは、凹部、隙間、スロットなどの構造として実装されており、さらに電気絶縁材料で充填されていてもよい。絶縁材料はさらに、光漏話を容易にするために、光学的に透明であることが望ましい。ここで一実施例によれば、トレンチの長さは、１つのサブ画素への駆動制御信号が、同じ画素の第２の隣り合うサブ画素と電気的にクロストークしないように選択される。特に、このようなトレンチ状の構造は、電流フローの経路が大幅に延長されるために電気抵抗が増加することで、電気的なデカップリングが発生する。

放出された光に関する光学的効果はまた、エピタキシャル層の領域のうち、エピタキシャル層のさらに中心に位置する領域もしくはエピタキシャル層の第２の遠ざかった面に向かっている領域に関連している。つまり、トレンチの深さは、電気的なデカップリングが確保されるように選択されるが、他方で、トレンチは、隣り合う２つのサブ画素間で光が移動することができるエピタキシャル層の領域の手前で終端する。エミッタチップの発光方向は、例えば、エピタキシャル層を横切る方向に延びており、対向する第２の面で光が出射できるようにする。

一実施例によれば、トレンチはエピタキシャル層平面に対して直角に延びている。このようにトレンチが延びることを前提として、別の例では、トレンチの長さｄ１はエピタキシャル層の総厚さよりも小さい。この場合、エピタキシャル層は、複数の画素素子およびサブ画素にわたって、少なくともほぼ同じ総厚を有しているものとする。別の例では、画素素子の間のトレンチの長さｄ１は、エピタキシャル層の厚さと同じである。つまり、言い換えれば、トレンチはエピタキシャル層の第１の面から第２の面まで連続的に延びていることを意味している。別の例では、トレンチは、エピタキシャル層平面に対して０～９０°の角度で、エピタキシャル層に連続的に斜めに延びている。

一態様では、各画素素子もしくはそれらのサブ画素素子は、複数の半導体層を層シーケンスの形で含んでおり、光を生成するための活性層がさらに設けられている。活性層は、光を生成するために準備された量子井戸などの構造を含んでいてもよい。一態様では、１つ以上の層が、複数の画素またはサブ画素にわたって広がっている。例えば、活性層が色の複数のサブ画素にわたって広がっていることが提案されていてもよい。

一態様では、サブ画素もしくは画素素子は、互いに独立して電気的に接触可能および／または駆動制御可能である。このために、例えば、エピタキシャル層から遠ざかったサブ画素の面に接点が設けられていてもよい。これらは、例えば、機械的コンタクト、はんだ接続、クランプ接続などであってもよい。ここで重要なのは、個々のサブ画素のサブ画素が、相接するサブ画素の隣り合うサブ画素と実質的に相互作用を起こさずに接触可能であり、電気的に操作可能であるということである。これは、サブ画素の機能状態または動作状態の検出に特に有利である。というのも、診断情報が各個々のサブ画素に対して個別に作成され得るからである。同様に、隣り合うサブ画素を介さずに、個々のサブ画素をオン／オフすることも好都合である。これにより、複数のサブ画素を同時により低い光度で動作させることができるため、より高い光度でもサブ画素に対する熱的または他のストレスを軽減することができる。

更なる態様によれば、個々のサブ画素はキャリア基板を介して接触している。キャリア基板は、一方では機械的な安定性を可能にし、他方では同時に個々のサブ画素を個別に接触させるための微細な導体構造を組み込むことを目的としている。駆動制御電子回路またはドライバ回路などの更なる素子を、キャリア基板、特にシリコンウェハに組み込むことも可能である。これは、同じ材料系を有していてもよいが、整合層を介して異なる材料系を有していてもよい。このように、キャリア材料としてケイ素を使用することもできる。これにより、特に駆動制御用の回路をこのキャリアに容易に実装することができる。

一実施例によれば、個々のサブ画素をオフまたはオンにすることで、画素素子の輝度を調整することができる。ここでは、１回のオフまたはオンで、既に効果的な明るさの制御が可能であることを利点として挙げることができる。これにより、例えば、駆動制御電子回路または制御ユニットを大幅に簡素化することができる。別の例では、画素素子の１つ以上のサブ画素の輝度を追加で調整することができる。こうして、より細かい階調での明るさや、同じ画素素子のサブ画素の異なる波長との相互作用により色スペクトルをより正確に調整または較正することが可能となる。明るさの調整は、ＰＷＭ駆動制御で行うことができる。サブ画素が故障した場合でも、ＰＷＭ駆動制御を適宜延長することで、同等の明るさを確保することができる。逆に、サブ画素に問題がない場合は、ＰＷＭ駆動制御を調整することで、サブ画素をその最大効率で動作させることができ、熱ストレスが少なくなり、ひいては寿命が長くなることもある。

例えば、１つの画素素子に８つのサブ画素をパターニングした場合、例えば電流またはオンタイムなどの制御パラメーターをさらに変化させずに、２^３（２＾３）レベルの輝度ダイナミックレンジを実現することができる。言い換えれば、この構成変形例では、ダイナミックレンジを２^３（２＾３）倍に高めることができる。これにより、同様に電子制御機器の煩雑性と、それに伴うコストを抑えることができる。

別の態様では、上述および後述のような複数の画素素子を有するμ－ディスプレイが提案される。一態様によれば、かかるμ－ディスプレイは、例えば、非常に高い解像度を有する小型ディスプレイが使用される拡張現実分野またはオートモーティブ分野での用途のための光半導体ディスプレイであってもよい。同様に、このようなディスプレイは、スマートウォッチまたはウェアラブルなどのウェアラブルデバイスで用いることができる。

隣り合う２つの画素素子の間には、画素素子分離層が設けられている。これは、それぞれの画素素子の駆動制御に対して、隣り合う画素素子が電気的に分離されるように構成されている。さらに、画素素子分離層は、画素素子から放出された光に対して光学的分離を行うように構成されている。画素素子分離層とは、まず抽象的には２つの画素素子を互いに分離する任意の構造または材料として理解することができる。通常、かかる画素素子は、多数が平面、例えば支持面上に並置され、接点を介して駆動制御電子回路に接続される。このようにして、ディスプレイを全体的に形成することができる。

電気的および電磁的な分離は、画素素子を隣り合う画素素子と独立して駆動制御でき、電気的または電磁的な相互作用が最小限もしくは全くないこと、特に光学的な相互作用が全くないことを保証するためのものである。これは、ディスプレイ上で特定の画像コンテンツを表示するために、各ピクセルを互いに独立して生成することができるという唯一の理由のために重要である。この光学的分離はまた、ディスプレイ上で個々のピクセルが互いに十分な鮮鋭度とコントラストもしくは描写力とを得るために必要である。

一態様では、複数の画素素子が共通のエピタキシャル層を有している。画素素子分離層は、トレンチ状に構成されており、エミッタチップの発光方向にエピタキシャル層面に対して横方向に広がっている。つまり、言い換えれば、画素素子分離層は、トレンチ、スリット、スロットなどの凹部として構成されており、固体材料を含まないか、または例えば反射性もしくは吸収性の材料を有している。一例では、画素分離素子には、ミラー層が組み込まれた絶縁材料が充填されている。絶縁材料は、隣り合う２つの画素を電気的に分離し、ミラー素子は光漏話を防ぐ。いくつかの構成では、ミラー素子はまた、光のコリメーションのために提供されるか、またはこれを促進する。

画素素子分離層は、一方の画素素子から他方の画素素子に電気信号または電磁信号が伝わるのを防止するためのものである。同時に、画素素子分離層は、画素素子から隣り合う画素素子への光の放射が可能な限り少ないか、または一切起こらないようにするためのものである。一例では、画素素子分離層は、分離された２つの画素素子を配置の際に互いに隣接して配置し、それによって対応する絶縁性または反射性の界面層を生じさせることによってのみ形成することができる。一実施例によれば、トレンチはエピタキシャル層平面に対して垂直であり、画素素子分離層の長さはエピタキシャル層の厚さ以下である。

更なる態様によれば、画素素子分離層のトレンチ深さは、サブ画素分離層のトレンチ深さよりも大きい。これには、特に、画素素子分離層の長さが長くなることで、電気的分離と光学的分離との両方が可能になるという利点がある。一方、サブ画素間のトレンチ深さが浅いと、光クロストークはたしかに望ましいものの、電気的な分離しか得られない。いくつかの態様では、画素素子分離層の深さは、第２の隣り合う画素の活性層を抜けて、これを分離している。さらに、画素素子分離層は、放射面までか、またはそのすぐ下まで延びていてもよい。

別の態様では、画素素子を較正する方法が提案されている。この方法は、ディスプレイを起動させた時点で最適な駆動制御が可能になっているべきという考えに基づいている。つまり、例えば、欠陥のあるサブ画素をそのようなものとして検出し、その後、必要に応じてそれ以上の駆動制御を行わないことを意味している。これにより、例えば、エラーメッセージや誤動作を回避することができる。サブ画素を有する画素素子の構造により、各サブ画素を個別に駆動制御して試験することができる。

そのため、第１のステップでは、画素素子のサブ画素が、例えば、駆動制御電子回路または制御ユニットによって駆動制御される。次のステップでは、サブ画素の欠陥情報の検知が行われる。言い換えれば、誤動作や欠陥が検知されるように駆動制御電子回路が設計・構成されていてもよい。このために、例えば、電流強度を測定したり、他の電気的パラメーターを評価したりすることができる。

更なるステップでは、欠陥情報が制御ユニットの記憶ユニットに記憶される。この情報は、例えば、駆動制御電子回路による最適な駆動制御を行うために使用することができる。例えば、ある特定の輝度を実現したい場合に、ある特定のサブ画素に欠陥があることがわかっている場合、駆動制御電子回路は、例えば輝度を補正するために、隣り合うサブ画素を適宜区別して駆動制御することができる。その結果、サブ画素に欠陥があっても、画素素子から放出された光の強さは全く変化しないか、またはほとんど変化せず、見る人には気づかれないことになる。

この方法の別の態様では、駆動制御、検知および記憶は、画素素子のすべての個々のサブ画素について順次実行される。言い換えれば、駆動制御電子回路は、画素素子全体の機能状態を検出するために、個別にアドレス指定可能なエミッタチップにより利用可能なすべてのサブ画素を連続してチェックするように構成されていてもよい。一実施例によれば、ディスプレイの電源を入れたときに一度だけ行う場合と、一定の時間が推移した後に行う場合とがある。

光学的および電気的な漏話が低減される画素化エミッタまたはそれ以外のエミッタの拡張は、以下のコンセプトで提示されている。

従来のモノリシック画素アレイでは、いくつかの態様では、活性ゾーンをエッチングして個々の画素を分離し、個別にアドレス指定可能にすることが一般的に行われる。しかしながら、活性層のエッチングプロセスにより、一方では縁部でのリーク電流の増加につながる可能性があったり、他方では更なる非放射再結合をもたらしたりする欠陥が発生する。画素が小さければ小さいほど、相対的なダメージ領域は実質的に大きくなる。従来、エッチングされた活性ゾーンの縁部は、さまざまな方法でパッシベーションされていた。このような方法としては、再成長（regrowth）、in situパッシベーション層の成膜、ｐｎ接合をシフトさせ、活性ゾーンの周りバンドギャップを増大させるための種の拡散、および可能な限りダメージを取り除くためのウェットエッチング洗浄が挙げられる。

提案された原理によれば、少なくとも活性層を含む材料ブリッジを有する画素構造が提案される。これにより、活性層の領域での欠陥密度の増加を抑えることができる。

このように、光電子画素またはサブ画素のアレイ、特にマイクロ画素－エミッタアレイ、マイクロ画素－ディテクタ－アレイ、またはマイクロ画素－ディテクタ－エミッタ－アレイの組み合わせは、ｎ型ドープ層とｐ型ドープ層との間に活性ゾーンを形成するそれぞれの画素もしくはサブ画素を含む。提案された原理によれば、隣接して形成された２つの画素間で、層シーケンスの材料は、ｎ型ドープ側およびｐ型ドープ側からクラッド層までもしくはクラッド層内まで、または活性ゾーンまでもしくは少なくとも部分的に活性ゾーン内まで中断または除去されている。このようにして、最大厚さｄ_ｃの材料遷移部が形成され、これにより材料遷移部における電気的および／または光学的な伝導性が低下することになる。

第２の態様によれば、光電子画素もしくはサブ画素のアレイを製造する方法が提案されており、第１のステップでは、ｎ型ドープ層およびｐ型ドープ層を有する全体的に平面な層シーケンスがアレイに沿って設けられ、発光に適した活性ゾーンがそれらの層の間に形成される。引き続き、隣接して形成される画素間で、層シーケンスの材料が、ｎ型ドープ側およびｐ型ドープ側から非ドープのクラッド層までもしくは非ドープのクラッド層内まで、または活性ゾーンの直前までもしくは活性ゾーンまで除去される。この除去は、エッチングプロセスによって実行されてもよい。しかしながら、除去した後も、隣り合う画素間には、活性ゾーンと、任意に上側、下側または両側の小さな領域とを含む材料遷移部が残る。これは、電気的および／または光学的な伝導性が材料遷移部によって効果的に低下する最大厚さｄ_ｃを含む。

コンセプト案では、一方では、面状に画素のアレイを生成することができる。エッチングプロセスによって材料は除去されるが、隣り合う画素もしくはサブ画素の間には、活性層を含む材料遷移部が残る。したがって、エッチングプロセスによって、活性層の領域、特に画素領域の欠陥密度が高くなることはない。とはいえ、個々の画素もしくはサブ画素は、光学的および電気的に互いに分離されている。そこで、光学的および電気的な漏話ならびにエッチングされた活性ゾーンの性能および信頼性の低下を回避するように、活性ゾーンを介してエッチングすることなく、マイクロ画素で形成されたマイクロ画素－エミッタ－アレイおよびマイクロ画素－ディテクタ－アレイを製造することが提案される。このようにして、エッチングの欠陥を回避したり、欠陥の数を効果的に減らしたりする。

ここでいう画素またはサブ画素とは、それぞれ、動作時に発光するμ－ＬＥＤのことを指す。原則的には、色の異なる複数のサブ画素を組み合わせて１つの画素とし、これは画像素子とも呼ばれる。

一構成によれば、除去された材料は、充填材料で少なくとも部分的に置き換えられてもよい。言い換えれば、材料、特にｎ型ドープまたはｐ型ドープ層を部分的に除去した後、得られた空間を再充填することで、平面状の表面が得られる。これにより、機械的支持、ボンディングおよび／または電気絶縁の機能を提供することができる。

更なる構成によれば、相対的に小さなバンドギャップを有し、ひいては活性ゾーンの光を吸収する材料で、除去された材料が少なくとも部分的に置き換えられていてもよい。これにより、光漏話が効果的に低減される。あるいは除去された材料の少なくとも一部を、高い屈折率、特にクラッド層または活性ゾーンの屈折率よりも高い屈折率を有する材料で置き換えてもよい。これにより、基本的なモードの伝搬を妨げる高屈折率の界面を効果的に作り出すことができる。さらに、代替的に、一態様では、それぞれの材料遷移部に、光を吸収する材料および／または高い屈折率の材料を適用してもよい。このように、かかる材料が材料遷移部の導波路（Wellenleitung）に影響を与えることで、漏話を防ぐことができる。

更なる構成によれば、高い屈折率を有する材料は、屈折率を高める材料を、充填材料に、特にそれぞれのクラッド層まで拡散または注入することによって形成することができる。このように、エッチングを必要としない簡単な方法で、漏話に関してアレイを効果的に改善することができる。

他の１つの観点は、電気漏話の低減に関するものである。それに基づいて、光吸収を高める材料および／または電気抵抗を高める材料を、それぞれの材料遷移部の活性ゾーンに導入することができる。対応する方法は比較的簡単に行うことができる。このように、エッチングを必要としない簡単な方法で、漏話に関してアレイを効果的に改善することができる。

更なる構成によれば、少なくとも１つの光学構造体、特にフォトニック結晶および／またはブラッグミラーが、材料遷移部に沿って、その上で、またはその中で作製されていてもよい。これらは特に光漏話の低減に有効な素子である。このようなフォトニック結晶または構造体は、光のコリメーションを改善するために利用することもできる。

他の態様では、２つの互いに対向する電気的コンタクトによって材料遷移部の２つの主表面に電気バイアス（Bias）を印加し、それぞれの材料遷移部を介して電界を発生させてもよい。これは、光漏話の低減に有効な素子である。この場合の電界は、バイアスを印加することで発生する。このバイアスは、例えば、画素を動作させるための電圧に由来したものである、またはこれに由来するものであってもよい。しかしながら、いくつかの態様では、かかる界は、固有の材料特性によって決定されることもある。このように、一態様では、材料遷移部の２つの主表面のうちの少なくとも一方の面に施与または成長させたｎ型ドープ材料および／またはｐ型ドープ材料によって、それぞれの材料遷移部に電界を発生させることが提案される。このように、電界は対応するアレイに組み込まれているので、電圧を印加する必要がない。

更なる構成によれば、材料遷移部の露出した主表面および／または画素の露出した表面領域は、特に二酸化ケイ素を有するそれぞれのパッシベーション層によって、電気的に絶縁され、パッシベーションされていてもよい。このようにして、アレイの選択された領域を流れる電流フロー、特に導波路（Wellenleiter）として機能する材料遷移物を流れる電流フローを、効果的かつ特定的に防止することができる。画素の主表面をコンタクト層で電気的に接触させることで、縦型の光学構造素子を作製することができる。ここで、一方の主表面は、共有層を介して互いに電気的に接続されていてもよい。更なる構成によれば、１つの画素とその隣り合う画素との間の材料および／または材料遷移部は、特に方向に応じて互いに異なって形成されていてもよい。

μ－ＬＥＤディスプレイの製造には、処理中にμ－ＬＥＤのサブユニットを設け、これらを分離し、次いで後加工できることが好都合であると考えられる。これにより、一方では、サブユニットを個別にテストすることができる。サブユニットのμ－ＬＥＤが故障しても、μ－ディスプレイ全体を交換する必要はなく、サブユニットのみが交換される。他方では、プロセスステップを調整することで、製造の自由度を高め、異なるサイズのものを製造することも可能である。このアプローチは、特にμ－ＬＥＤ用のモジュラーアーキテクチャとして適している。

モジュラーアーキテクチャの一態様によれば、以下のステップを有する、μ－ＬＥＤモジュールの製造方法が提案されている：
－ キャリア上にベースモジュールを提供する少なくとも１つの層スタックを作製するステップ；
－ キャリアに面していない層スタックの表面領域に第１のコンタクトを適用するステップ；
－ キャリアに面していない第１の層の表面領域に第２のコンタクトを適用するステップ。

その代わりに、以下のステップを行うこともできる：
－ キャリア上に形成された第１の層と、第１の層上に形成された活性遷移層と、活性遷移層上に形成された第２の層とを有する、ベースモジュールを提供する少なくとも１つの層スタックを作製するステップ；
－ キャリアに面していない第１の層の表面領域を露出させるステップ；
－ キャリアに面していない第２の層の表面領域に第１のコンタクトを接続するステップ；
－ キャリアに面していない第１の層の表面領域に第２のコンタクトを接続するステップ。

したがって、μ－ＬＥＤモジュールは、キャリア上に形成された第１の層と、第１の層上に形成された活性遷移層と、活性遷移層上に形成された第２の層とを有するベースモジュールを提供する少なくとも１つの層スタックを含み、キャリアに面していない第２の層の表面領域には第１のコンタクトが接続されており、キャリアに面していない第１の層の表面領域には第２のコンタクトが接続されている。

このようにして、μ－ＬＥＤモジュールの基本的要素として、特にコンタクトのコンタクト面を有するベースモジュールを作り出すことができる。ベースモジュールは、より大きなシステムの一部であるが、最も単純な形態ではμ－ＬＥＤを含むことができる。一態様では、ベースモジュールは、複数の、少なくとも２つのμ－ＬＥＤを含む。これらは個別に制御することもできるし、冗長性を持たせて構築されていてもよい。そのため、モジュラリティまたはモジュラーの原理によれば、全体をパーツに分けることができる、これをモジュールと呼ぶ。長方形またはそれ以外の任意の形状と発光という共通の機能とともに、モジュールは簡単に組み立てることができる。

その出発点となるのが、横型のアーキテクチャを有するμ－ＬＥＤである。この光電子構造素子のサイズは、画素ピッチが非常に狭いために超小型のチップサイズが必要とされるディスプレイ分野の要件を、発光面積（約３００μｍ^２以下）で満たすように構成されている。それから、ビデオウォールなどの他のアプリケーションの要件も同様に満たすために、μ－ＬＥＤアーキテクチャは、具体的には層スタックもしくはメサ構造体に異なるマスクを使用するという１つのプロセスステップを簡単に調整することで、この超小型μ－ＬＥＤの複数のサブユニットで構成される発光ダイオードを製造できるように構成されている。

例えば、ベースモジュールの基本サイズは１５μｍ×１０μｍである。このマスクと、適切なコンタクトまたは個片化とにより、同様に１５μｍ×２０μｍまたは３０μｍ×３０μｍの部品も簡単に製造することができ、これはまたさまざまなμ－ＬＥＤディスプレイ用途に適している。前述のように、部品は１つ以上のベースモジュールを含み、このベースモジュールはまた１つ以上のμ－ＬＥＤを含んでいてもよい。

現在必要とされている超小型のチップをベースユニットまたはベースモジュールとし、処理をわずかに調整するだけでこれをベースユニット（ベースモジュール）の倍の寸法の大きさの部品に処理することができるモジュラー設計は、開発のためのリソースを節約し、このような部品の製造に一定の自由度をもたらす。例えば、輝度や画素ピッチが異なるμ－ＬＥＤ領域の用途が必要になった場合、それに必要なチップを比較的容易に製造することができる。

一態様では、メサ（層スタック）だけでなく、コンタクト面も別様にパターニングされる。このために２つのステップが変更されるが、すべてのコンタクトパッドが接続されているようにする必要はなくなる。横型のチップアーキテクチャを使用することで、ターゲット基板に組み立てた後の縦型のチップの場合のように、ｎ型コンタクト接続のための更なるプロセスステップを回避することができる。これにより、他の製造技術に比べて製造が簡素化され、ひいてはコストを削減することができる。

更なる態様によれば、第２のコンタクトは、誘電体によって遷移層と第２の層に対して電気的に絶縁されており、キャリアに面していない第２の層の表面領域上に延在するように形成することができる。

用途の要件に応じて、ベースモジュールは、Ｘ－Ｙ平面上で少なくとも１つの行と少なくとも１つの列とに沿ったマトリクスとして構成され、それぞれの行のベースモジュールは同じ向きにされる。隣り合う２つの列のベースモジュールは、必要に応じて同じ向きにされる。このようにして、ベースモジュールの電気直列回路を容易に実現することができる。

あるいは隣り合う２つの列のベースモジュールの向きを逆にすることで、同じコンタクトを互いに隣接して配置する。このようにして、ベースモジュールの電気並列回路が容易に実現される。ｎ型およびｐ型のコンタクトはいずれも横型μ－ＬＥＤの下側にあるため、チップを交互に並べるのが有利である。これにより、２×Ｘ構成のチップの場合、両方のベース素子のｐ側コンタクトがチップの中央に配置され、ｎ側コンタクトがそれぞれ外側に配置されることで、潜在的な短絡のリスクが最小限に抑えられるようになる。

いくつかの態様では、複数のベースモジュールから少なくとも１つの発光ダイオードモジュールの引き離しは、第１の層を介して、特に第２の層の側から、側面を深くパターニングすることによって行われる。これは、特にモジュールに面していないキャリアの側から、レーザーリフトオフによって行うことができる。同様にエッチングプロセスも考えられる。

他の態様では、このようなサブユニットにセンサーを搭載できるかどうか、搭載できるとしたらどの程度できるかという問題が関係している。特に拡張現実の分野ではあるが、オートモーティブ用途でも想定されるμ－ディスプレイでは、ユーザーの反応や他のパラメーターを検知するセンサーを設けることが有効であり得る。例えば、拡張現実の用途では、視線の方向や視線の方向の変化を検知するために、１つ以上のフォトセンサーが設けられていてもよい。同様に、光の量を検知して、例えば、画像を明るくしたり、暗くしたりすることもできる。同じセンサーをオートモーティブ用途のディスプレイに用いることもできる。同様に、運転者の注意を検知するセンサーも可能で、眠気が検出された場合には必要に応じて措置を講じることができる。

本発明者らは、将来的なディスプレイはディスプレイの外側に配置されるセンサーをもはや有することがないかもしれないと認識している。むしろ、これまでの別個の解決策に代わるものとして、全面的なμ－ディスプレイの背後または内部にセンサーの機能を実現する必要がある。

ここで、本明細書で開示されるμ－ＬＥＤモジュールの細分化はそのためのものである。この場合、サブ画素の冗長な位置に、μ－ＬＥＤの代わりにセンサーを実装してもよい。したがって、第１の態様によれば、第１のキャリアもしくはエンドキャリア上に形成されたターゲットマトリクスを有するμ－ディスプレイが提案される。マトリクスもしくはμ－ディスプレイには、μ－ＬＥＤが占有できる場所がある。さらに、多数の構造素子、特にμ－ＬＥＤを第２のキャリアもしくは交換用キャリア上に形成することで、ターゲットマトリクスに対して構造素子が占有できる場所を等間隔に配置したスタートマトリクスが得られる。さらに、μ－ＬＥＤは交換用キャリア上で組分けされて多数のモジュールを形成し、これらのモジュールは第２のキャリアから分離されるが、この場合、モジュールは、ターゲットマトリクス内の第１のキャリア上で、構造素子で占有されていない多数の場所が後者に残るように配置されて電気的に接続され、その場所には少なくとも部分的にそれぞれ少なくとも１つのセンサー素子が配置されて電気的に接続されている。いくつかの態様では、ターゲットマトリクスが占有できる位置は、サブ画素の位置または画素の位置に対応している。

さらに、本願で開示されているμ－ＬＥＤのモジュールもしくはサブユニットが提供される。その大きさと間隔とは、ターゲットマトリクスの占有可能な場所の対応するパラメーターに対応している。サブユニットはモジュールにまとめられ、ターゲットマトリクス上に、構造素子で占有されていない多数の場所が残るように配置されて電気的に接触され、その場所には少なくとも部分的にそれぞれ少なくとも１つのセンサー素子が配置されて電気的に接続されている。このようにして、モジュールもしくはサブユニットをディスプレイモジュールまたはディスプレイ上に配置することで、いくつかの場所を空けることができ、そこにセンサーを実装することができる。これにより、センサーがディスプレイの一部になる。これにはいくつかの利点がある。例えば、ディスプレイに当たる光を直接測定し、次いで位置に応じてモジュールや個々のμ－ＬＥＤの照度も調整することができる。

第２の態様によれば、μ－ディスプレイを製造する方法が提案される。これは、第１のキャリアもしくはエンドキャリア上に形成されかつ行と列とに配置されたμ－ＬＥＤが占有できるターゲットマトリクスを有している。占有可能な場所はサブ画素に対応し得る。さらに、その場所は、本明細書で開示されているモジュールに実質的に対応する大きさと間隔とを示している。言い換えれば、ターゲットマトリクスは、行と列とに配置されかつμ－ＬＥＤのモジュールが占有できる場所を含んでいる。

こうして、モジュールの製造は、本明細書で開示されているように、例えば浅いメサエッチングおよび深いメサエッチングを行い、モジュールに組分けすることで行われる。このようにして製造されたモジュールは、交換用キャリアから取り外され、エンドキャリア上のターゲットマトリクスの空いている箇所に配置されて、エンドキャリアに電気的に接続される。しかしながら、このプロセスでは、前で定義した場所は空いた状態になる。これらの場所は、それぞれ少なくとも１つのセンサー素子によって占有され、これは配置されて電気的に接続される。

エンドキャリアは、モジュールと個々のμ－ＬＥＤとの配線接続を有している場合がある。さらに、いくつかの態様では、エンドキャリアは、適用されたモジュールもしくはμ－ＬＥＤのための少なくとも１つの電源および／または駆動制御電子回路を含む。別の態様では、エンドキャリアは、少なくとも１つのセンサー要素を読み取るための電子機器もさらに含む。少なくとも１つのセンサー素子は、フォトセンサーを含み得る。更なる例は以下のとおりである。

準備されたμ－ＬＥＤのモジュールもしくはサブユニットと、エンドキャリア上のターゲットマトリクスの関連する領域とは、同じようにラスタライズされているか、または同じサイズと、場合によっては同じ周期性とを有していなければならない。特に、複数の行または列を有する大きなモジュールを転写し、エンドキャリア上に適用する場合は、同じ間隔であることが望ましい。

一態様では、モジュールもしくはサブユニットの１つ以上のコンタクト領域が、エンドキャリア上の占有可能な場所の関連するコンタクト領域と一致している。このように、モジュールはエンドキャリア上のターゲットマトリクスに組み込むことができる。そうして、モジュールはエンドキャリア上のターゲットマトリクスに挿入もしくは統合することができる。

これにより、モジュール、特にμ－ＬＥＤモジュールが、すべての構造素子において互いに等間隔で配置されたディスプレイを構成することが可能である。そうして、一態様では、ディスプレイのターゲットマトリクスは、占有可能な場所の間に非常に小さな間隔で実装される。この態様では、占有可能な各場所に、製造すべき超小型のモジュールを実装することができる。これにより、画素のサイズが小さく、間隔も狭いため、非常に高い解像度が可能となり、ユーザーの目にディスプレイを非常に近づけることができる。

あるいはターゲットマトリクスの占有可能な場所をさらに互いに間隔を空けて配置することも可能である。同様に、いくつかの態様では、本明細書で開示されている複数のサブユニットが、かかる占有可能な場所に配置されていてもよい。いくつかの態様では、行および／または列に配置されたターゲットマトリクスの場所は、それぞれ互いに距離ｂだけ離れていてもよい。μ－ＬＥＤモジュールは、それぞれサイズが同じであり、互いに距離ａを有している。距離ａは距離ｂと同じであってもよく、これは上記の構成に実質的に対応している。ただし、距離ｂが距離ａの数倍になることもある。占有可能な場所は、μ－ＬＥＤモジュールまたはサブユニットのコンタクト面でもあるため、占有可能な場所同士の距離ｂが大きければ大きいほど、利用可能なスペースも大きくなる。このようにして、より大きなモジュールを使用したり、複数のモジュールを組み合わせたりすることができる。例えば、距離ｂが距離ａの２．５倍であれば、４つの個々のモジュールから構成された１つのモジュールを占有可能な場所に置くことができ、隣り合う場所に設けられたモジュールの間には距離が依然として残る。

本構成によって、目の感度や解像度の違いを考慮することができる。距離ａ，ｂが小さければ小さいほど解像度は高くなり、見る人の目の感度が低下する可能性がある。そのため、同じμ－ＬＥＤモジュールを用いて、画素サイズもしくはサブ画素サイズや画素ピッチの異なるディスプレイを実現することができる。これは、μ－ＬＥＤモジュールを、ターゲットマトリクス、そのキャリアおよびその配線とは独立して製造できるという点で有利であると考えられる。

既に開示されている浅いメサエッチングは、画素の電気的接触やμ－ＬＥＤモジュールおよびターゲットマトリクスの形成に用いられ、μ－ＬＥＤグリッドでエッチングが行われるが、これをいわゆる深いエッチングと組み合わせることで、チップグリッドおよびモジュールを規定することができる。このチップグリッドは、用途に応じて画素チップのグリッドとは異なる場合がある。例えば、４つのサブ画素を有する２×２の大きなチップ（４つのベースユニット）を製造することができる。各ベースユニットは、それぞれμ－ＬＥＤである。同様に、２回目のメサエッチングのマスクを巧みに構成することで、それぞれベースユニットが１つ少ない画素を作り出すこともできる。これらの画素を並べると、ベースユニット単位の大きさやその倍数の大きさの「穴」を有するディスプレイが形成される。そして、この「穴」または「欠落サブ画素」の下に、例えば各種センサーを格納することができる。これらを組み合わせることで、冗長性のあるサブ画素が可能となり、冗長性のあるサブ画素のいくつかセンサーに置き換えられる。

このために、均一なチップアーキテクチャと、サイズが同じであるか容易に変更可能なチップのサイズとを有するμ－ＬＥＤを、ディスプレイ製造のために提供することが適切である。このために、本明細書に記載されている技術を使用することができる。例えば、開示されているタイプのモジュールを製造する際に、光量を高めるために、本願で開示されているカバー電極や周回構造を利用することも可能である。いくつかの態様では、モジュールは、その後、例えば光電構造を適用することで、さらに処理することができる。しかしながら、μ－ＬＥＤモジュールに、その製造プロセスの時点で、かかる構造が備わっていてよいこともここで述べておく。

いくつかの態様では、μ－ＬＥＤは長方形または正方形のモジュールにまとめられ、これらはまた、任意の方法で、特に列に組み合わせることが可能である。浅いエッチングと深いエッチングとを用いた製造により、このようなモジュールからウェハを準備し、必要に応じてターゲットマトリクスに合わせて個片化することができる。このようにして、さまざまなサイズのモジュールを実現することができる。自由な位置決めにより、特定の場所を空けたままにしておくことができる。同様に、セル群あるいは行または列全体も空いたままのこともある。最後に、ターゲットマトリクスが、占有可能な場所の異なる配置を有し、つまり、例えば行と列とにはないディスプレイに、これらのモジュールを実装することができる。

一構成によれば、少なくとも１つのモジュールは、２行×２列の４つの画素素子を有していてもよい。各画素素子は、１個以上のサブ画素を含んでいてもよい。他の構成では、１つのモジュールが４つのサブ画素素子を有し、これらも同様に２×２のマトリクス状に配置されている。これは管理しやすい構成である。更なる構成によれば、少なくとも１つのモジュールは、２行×２列を有していてもよいが、３つの構造素子のみを有していてもよい。これは、占有されていない場所が既にモジュールで準備されている管理しやすい構成である。

更なる構成では、それぞれ４つの画素素子を有する少なくとも７つのモジュールと、それぞれ３つの画素素子を有する少なくとも２つのモジュールとが、エンドキャリア上のターゲットマトリクスに配置されて電気的に接続され、画素素子が占有していない少なくとも２つの場所が作り出され、そのそれぞれに少なくとも１つのセンサー素子が配置されて電気的に接続されるようにしてもよい。ここでも、モジュールを任意に構成し、特定の占有されていない場所を作り出すようにエンドキャリア上で互いに連結させたり互いに配置したりすることができる。ここでも、画素素子は、複数のサブ画素素子とそれに対応するμ－ＬＥＤとを含んでいるか、各画素素子自体がμ－ＬＥＤとなっているかのいずれかである。

更なる構成によれば、センサー素子が占有している場所を構造素子で囲ってもよい。このようにして、明確に定義された位置、つまり構造素子が占有していない場所を、センサー素子のために明示的に利用することができる。

いくつかの態様では、モジュールはサブ画素として生成されていてもよい。異なる色に発光するモジュールは、異なる第２のキャリアもしくは交換用キャリアで生成されたものであってもよい。

さまざまな構成によれば、複数のセンサー素子は、第１のキャリアの第１の面に入射する電磁放射を受け取るために、第１のキャリアもしくはエンドキャリア上に形成されたセンサー装置の一部として形成されていてもよい。このようにして、用途に応じて異なる光線スペクトルを検知することができる。更なる構成によれば、センサー素子は、フォトダイオードとして、フォトトランジスタの形態で、フォトレジスタの形態で、環境光センサーの形態で、赤外線センサーの形態で、紫外線センサーの形態で、近接センサーの形態で、または赤外線構造素子の形態をとっていてもよい。同様に、センサーは、バイタルサインパラメーターを検知するバイタルサインセンサーであってもよい。このように、表示デバイスはさまざまな使い方ができる。例えば、バイタルサインは体温であってもよい。

更なる構成では、バイタルサイン監視センサーは、ディスプレイ画面の内部またはディスプレイ画面の背面の背後に配置されていてもよく、センサーは、ユーザーの１つ以上のパラメーターを測定するようにセットされている。これらのパラメーターには、体温以外にも、例えば、視線の方向、瞳孔の大きさ、皮膚の抵抗などが含まれる。

更なる構成によれば、構造素子は、キャリア上に形成された第１の層と、第１の層上に形成された活性遷移層と、活性遷移層上に形成された第２の層とをそれぞれ有することができる。第１のコンタクトは、キャリアに面していない第２の層の表面領域に接続され、第２のコンタクトは、キャリアに面していない第１の層の表面領域に接続されている。この構成は、縦型μ－ＬＥＤに対応している。このようにして、片側からのみ構造素子を接触させることができる。これに関する別の態様では、第２のコンタクトは、誘電体によって遷移層と第２の層に対して電気的に絶縁されており、キャリアに面していない第２の層の表面領域上に広がっている。

μ－ＬＥＤは、モノリシック画素アレイの製造に加えて、キャリアボードに適用してから接触させることもできる。μ－ＬＥＤは個々のサイズが大きいため、個別に転写・接触させることは困難である。そのため、オートモーティブ分野の一部の用途、ビデオウォール、さらには拡張現実用途の特殊なケースでは、まずμ－ＬＥＤをある程度大きなキャリアに適用し、次いでこれをボード上のリード線に接触させる。ボードはまた、ビデオウォール、画素マトリクスなどの画面レイアウトになっていてもよい。このようなレイアウトは、時に特別な接続技術を必要とするが、これもレイアウトごとに異なったり、技法または製造プロセスごとに異なったりする。そのため、さまざまなμ－ＬＥＤもしくはモジュールの提供は非常に複雑なものとなる。

したがって、各種要件を満たし、特に、世代の異なるビデオウォールＮＰＰの製造プロセスに特に適しており、つまり、ＡＲまたはＶＲ用途でのＬＥＤマトリクスや、オートモーティブ分野のフレキシブルディスプレイにも適している、さまざまなアセンブリ用の画素モジュールを開発する必要がある。

一構成では、μ－ＬＥＤモジュールは、第１の主表面および４つの側面を有する本体を含んでいる。第１の主表面には、少なくとも３つのコンタクトパッドが配置されている。これらは、それぞれ光電子構造素子に電気的に接続されるように構成されている。例えば、３つまたはその部分セットは、エッジ長さが１０μｍ以下のμ－ＬＥＤに接続されている。本発明によれば、複数のコンタクトウェブがさらに設けられている。各コンタクトウェブは、少なくとも３つのコンタクトパッドの１つを電気的に接続する。さらに、第１の主表面のコンタクトウェブは、４つの側面のうちの少なくとも１つに配線されている。言い換えれば、コンタクトウェブは、第１の主表面および各側面のうちの少なくとも１つに配置されている。側面では、コンタクトウェブがコンタクトタブを形成しており、すなわち、それらは外部から接触するように構成されている。

このように、提案されているμ－ＬＥＤモジュールでは、配線変更が可能であることから、キャリアまたはマトリクス上の既に予め定義された接続ポイントに簡単な方法でモジュールを接続することができる。特に、顕著に小型化されたμ－ＬＥＤをモジュール上に前もって配置しておくことで、モジュールにより電気的接続のためのスペースを確保することができる。こうして、このようなモジュールの自由度が高まり、各種用途に使用することができる。

例えば、３つのμ－ＬＥＤを組み合わせて１つの画素を形成するモジュールの他に、複数のμ－ＬＥＤをこのように組み合わせて、より大きなモジュールを形成することも可能である。個々のμ－ＬＥＤは別々に製造することができるので、それぞれのμ－ＬＥＤに最適な技法を使用することができる。また、個々のμ－ＬＥＤは冗長性を持たせて構成することも可能である。大きなモジュールはセグメントとも呼ばれる。個々のμ－ＬＥＤの他に、本明細書で開示されている浅いメサエッチングと深いメサエッチングとを施した特殊なモジュールも利用することができる。同様に、インゴット状の設計または提案されたアンテナ構造の設計も考えられる。今回提案される配線変更により、モジュールおよびμ－ＬＥＤを個別に製造し、それぞれの用途に適合させることができる。

一構成では、コンタクトウェブは側壁に沿ってのみ広がっているが、別の構成では、第２の主表面であるμ－ＬＥＤモジュールの下面にあるコンタクトパッドにも接続されている。このように、μ－ＬＥＤモジュールの上面（μ－ＬＥＤ用）と下面の両方にコンタクトパッドが存在している。これにより、μ－ＬＥＤモジュールは、ＳＭＴベース（表面実装）による製造プロセスと、キャリア上のコンタクトウェブをモジュールの側面に寄せるコンタクトウェブプロセスの両方に使用することができる。この構成により、モジュールの自由度が増し、キャリアの製造公差（例えばコンタクトウェブの長さまたはサイズ）をより良好に補正することができる。

更なる構成では、４つの側面のうちの第２の側面が、第４のコンタクトウェブのみを有することが提案されている。このコンタクトウェブは、例えば、動作時に特定の電位を受けることで区別することができる。さらに、このコンタクトウェブは、視覚的に、例えばその側面の大きさによって、他のコンタクトウェブと区別することもできる。これにより、転写時にモジュールを正しい方向に配置できるようになる。他の構成では、３つのコンタクトウェブのうちの２つが異なる側面に配置されている。一実施例によれば、４つのコンタクトウェブが設けられており、それぞれが側面に配置され、有利にはモジュールの下面、すなわち第２の主表面にあるコンタクトパッドに接続されている。

別の例では、第１の主表面の上にも同様にコンタクトウェブが配置されている。これらは、角部に向かって延び、そのまま側面の角部に沿って第２の主表面（例えばモジュールの下面）に向かって延びる。

別の態様は、モジュール本体の設計に関するものである。この態様によれば、モジュール本体は、例えば、長方形などの四角形の面をベースとするプリズムを有している。一構成では、第１の主表面の反対側にあり、第１の主表面よりも大きな面積を有する第２の主表面が設けられている。あるいは第１の主表面が４つの側面の各々と９０°以上の角度をなすように設けられていてもよい。これにより、プリズム状または４面の角錐台が形成される。他の構成では、側面は第１の主表面に対して垂直に配置されていない。

別の態様では、コンタクトウェブおよび／またはコンタクトパッドは、厚さが５μｍ未満、特に２μｍ未満、さらには１μｍ未満の金属タブ、特に蒸着された金属タブを含んでいる。例えば、コンタクトウェブおよびコンタクトパッドの厚さは、１００ｎｍ～５０ｎｍの範囲にあり得る。これらは、適切なフォトリソグラフィプロセスによって製造することができる。構成に応じて、モジュール本体の絶縁層上に、金属タブおよびコンタクトパッドを、例えばＭＯＣＶＤなどによって堆積させてもよい。下面のコンタクトパッドは別個のステップで製造してもよい。別の構成では、モジュール本体は、少なくとも部分的に導電性材料で充填された少なくとも１つのスルーホールビアを含み、第１の主表面の上の導電性材料は、第１の主表面の上に配置された少なくとも３つのコンタクトパッドのうちの１つに接続されているか、またはこれを形成している。

モジュール本体は、連続した主表面を有するように構成されていてもよい。他の構成では、本体は、第１の主表面または第２の主表面の上に、少なくとも１つのコンタクトウェブが延びる凹部を含んでいてもよい。第２の主表面のコンタクトウェブは、スルーホールビアに接続され、コンタクトパッドに配線されていてもよい。同様に、コンタクトウェブは、第１の主表面に配置された少なくとも１つのμ－ＬＥＤをスルーホールビアに接続することができる。

本体は、ケイ素を有していてもよいし、ケイ素で形成されていてもよい。本体は、短絡を防ぐために、絶縁層、例えば二酸化ケイ素で囲まれていてもよい。ケイ素材料は、基準電位が接続されている場所に露出していてもよい。同様に、本体のスルーホールビアにも絶縁材料がライニングされている。絶縁層上には、コンタクトウェブおよびコンタクトパッドが適用されている。モジュール本体は、３０μｍ未満、特に５μｍ～１５μｍの範囲の厚さを含んでいてもよい。このようにして、僅か数１０μｍという非常に低い全高を実現することができる。光学構造素子が挿入される凹部を追加することで、モジュールの全高をさらに低くすることができる。

別の態様は、特に、複数の実質的にＶ字型のトレンチ状の凹部を有するようにメンブレンウェハをパターニングする、μ－ＬＥＤモジュールの製造方法に関するものである。凹部は、トレンチに仕切られたパターニングされたメンブレンウェハの第１の主表面が、トレンチのフランク部と９０°以上の角度をなすように構成されている。それから、メンブレンウェアの第１の主表面に複数のコンタクトパッドが作製される。任意的および／または追加的に、第１の主表面および側面に、リード線、コンタクトタブおよびウェブを作製することも可能である。次いで、少なくとも１つの光電子構造素子、特にμ－ＬＥＤがモジュールに適用され、コンタクトパッドに導電的に接続される。次のステップでは、一時的なキャリアを準備し、メンブレンウェハを一時的なキャリアとボンディングし直した後、トレンチまで、またはトレンチの直前までエッチングバックする。最後に、背面のコンタクトを適用し、任意に個片化する。

先に説明したように、モノリシックアレイでは、冗長なサブ画素を準備することで、画素欠陥を減らすことができる。電気漏話は回避されるが、冗長なサブ画素間の光漏話は起こり得る。同様の問題は、画素が分離されている場合にも存在する。分離する前に機能性をテストすることは可能かもしれないが、μ－ＬＥＤのサイズが小さいため、作製時にバックプレーンに転写する際に、位置決めまたは接続に誤差が生じる可能性がある。プロセスステップの継続的な改善に加えて、画素アレイの各画素に冗長なμ－ＬＥＤを備えるか、より正確に言えばμ－ＬＥＤを配置できる位置に冗長性を持たせるアプローチがある。これは、例えば、画素のＲＧＢサブ画素ごとに、１つの色に対して１つだけμ－ＬＥＤチップを搭載するのではなくて、２つ以上のμ－ＬＥＤチップを搭載することを意味し、ほとんどの画素で１画素あたりのサブ画素数が過多になる。別のアプローチでは、欠陥のある画素のサブ画素が修復される。機能テキストによると、欠陥のあるサブ画素はオフにされ、機能するサブ画素に置き換えられる。

本発明による画素フィールド（Pixelfelds）の製造方法は、特に、基板上に画素をフィールド状に配置し、画素を電気的に接触させるための基板を準備することを含み、基板は、画素の一次コンタクトのセットを提供し、画素の一次コンタクトのセットは、画素のサブ画素群を電気的に接触させるために設けられており、基板は、画素の交換用コンタクトのセットを提供する。

引き続き、画素の一次コンタクトにはμ－ＬＥＤ群が実装されるが、画素の交換用コンタクトのセットは実装されない。次いで、μ－ＬＥＤ群の中で欠陥のあるμ－ＬＥＤが特定され、画素の交換用コンタクトのセットの場合によっては複数の交換用コンタクトのうちの１つに、欠陥のあるμ－ＬＥＤのための交換用サブ画素が実装される。これに関連して、１つの画素は１つ以上のサブ画素を含んでいてもよい。また、縦型μ－ＬＥＤまたは横型μ－ＬＥＤを接続するように画素が構成されていてもよい。したがって、一次コンタクトは、少なくとも１つのコンタクト領域（縦型μ－ＬＥＤの場合）または２つのコンタクト領域（横型μ－ＬＥＤを実装する場合）を含んでいてもよい。２つのコンタクト領域のうちの１つは、冗長化されたものも含め、複数のμ－ＬＥＤで利用することができる。縦型μ－ＬＥＤを拡充する場合は、ここで提示したカバー電極のうちの１つが設けられていてもよい。画素フィールドの周りをミラー周回層で囲んでもよい。

別々のμ－ＬＥＤに加えて、本明細書で開示されているμ－ＬＥＤモジュールもしくはベースモジュールを実装することもできる。例えば、μ－ＬＥＤモジュールは、２つのベースモジュールを含んでいてもよく、１つのベースモジュールが冗長ユニットとして提供されている。

したがって、本発明による方法では、画素フィールドの各画素の一次コンタクトに、指定されたサブ画素群を実装することができる。それぞれの場合において、一次コンタクトにはサブ画素が実装されている。この場合、各画素において、一次コンタクト上で欠陥のあるサブ画素を決定することができる。画素内の特定された欠陥のあるサブ画素に対して、後続のステップでは、画素の交換用コンタクトに交換用サブ画素が実装される。このように、１つの画素の中で１つの交換用コンタクトにのみサブ画素が実装され、一次コンタクト上で機能面に関して欠陥があると特定されたサブ画素が交換される。

そのため、冗長性を持たせて同色の複数のサブ画素を画素に実装する必要はない。先行技術から知られている冗長性のコンセプトと比較すると、欠陥のあるサブ画素が特定された後にのみ装着が増やされるため、製造すべき画素フィールドで使用されるサブ画素の数は非常に少なくなる。これにより、製造コストを削減することができる。

さらに、本願では、一方ではμ－ＬＥＤの機能性をテストし、他方では故障した場合、特に「ＳＨＯＲＴ」の場合には、ヒューズを溶断するなどの措置により、欠陥のあるμ－ＬＥＤを安全に切り離すために、駆動制御技術を使用することができる。これにより、欠陥のあるものは画素上に残すことができ、追加のプロセスステップを省けるようになる。

さらに、欠陥のあるサブ画素が特定された場合には、画素の交換用コンタクトを個別に再装着することができる。継続的な処理における更なる機能テストの結果として、まだ数回分の空きがある画素の交換用コンタクトを実装することも可能である。これにより、装着プロセスが成功する確率が高まる。さらに、例えば、それぞれの画素で正確な色調整を行うために、選択された特性データを有する、例えばμ－ＬＥＤチップの形をしたサブ画素を再装着する可能性もある。

一構成によれば、サブ画素群の中で欠陥のあるサブ画素を特定するステップと、特定されたサブ画素のための交換用コンタクトを実装するステップとは、欠陥があると特定された各サブ画素に対して交換用サブ画素が画素内に存在するようになるまで繰り返されてもよい。このように、ある画素のすべての欠陥サブ画素に対して、後続のプロセスステップで基板に交換用サブ画素を実装することができる。

別の態様によれば、欠陥のある画素が「ＯＰＥＮ」と宣言されている場合、すなわち、損傷または破壊された画素にエラー電流が流れていない場合には、欠陥があると特定されたサブ画素を取り除く必要はない。同様に、特定された欠陥のあるサブ画素の電気的接触を切断するための回路関連の措置を提供することもできる。これにより、画素フィールドの動作中に欠陥のあるサブ画素への通電を回避することができる。対応するコンセプトが本願に開示されており、この目的のために使用することができる。

修理コンセプトに比べて、欠陥のあるサブ画素を除去するプロセスを省略することができる。これにより、製造プロセスが迅速化され、コスト効率が向上する。欠陥のあるサブ画素を除去する際に、画素フィールドを損傷するリスクがなくなる。たしかに、欠陥のあるサブ画素を除去する修理では、空いた一次コンタクト面をさらに使用することができる。しかしながら、残渣や損傷があると、２回目の装着やボンディングプロセスが成功する確率は低くなる。一方、提供される交換用コンタクトは、残渣や損傷がない。

欠陥があると特定されたサブ画素と交換用サブ画素が同一色に発光するように設けられていてもよい。このようにして、欠陥のあるサブ画素は、欠陥のあるサブ画素が機能していた場合と少なくともほぼ同じ色を発する交換用サブ画素と交換される。

それぞれの画素のサブ画素群は、１つ以上のＲＧＢサブ画素のセットを含むことができる。ここで、ＲＧＢとは、赤色、緑色および青色のことである。そのため、サブ画素群は、例えば、３つのサブ画素を有することができる。あるサブ画素は、赤色の光を発するように形成され、別のサブ画素は、緑色の光を発するように形成され、さらに別のサブ画素は、青色の光を発するように形成されていてもよい。赤色、緑色および青色の三原色を加法混色することで、すべての、またはほぼすべての任意の色を生成することができるのは周知のとおりである。

サブ画素群は、各原色を生成するために２つ以上のそれぞれのサブ画素を含んでいてもよい。例えば、サブ画素群は６つのサブ画素を含んでいてもよく、赤色、緑色もしくは青色を生成するためにそれぞれ２つのサブ画素が備わっている。

一構成によれば、画素内に欠陥のあるサブ画素が見つからない場合、画素のどの交換用コンタクトにも交換用サブ画素が実装されないことが提案される。そのため、画素フィールドは、（複数の）交換用コンタクトが実装されていない画素を有していてもよい。

別の態様では、一次コンタクトの構成の設計が関係している。これらは、ある画素のサブ画素をアノード側および／またはカソード側に接触させるためのものである。例えば、コンタクトは、いわゆるフリップチップがこのコンタクト上に配置され、電気的に接続できるように構成されていてもよい。フリップチップとは、電気的なｐ型コンタクトとｎ型コンタクトとが同一表面上にある光電子チップのことである。同様に、交換用コンタクトは、アノード側および／またはカソード側の画素の交換用サブ画素に接触するように形成されていてもよい。交換用コンタクトによって得られたそれぞれの画素のサブ画素のコンタクト面の冗長性は、サブ画素のカソードとアノードの両方に関連している場合もあれば、２つの端子のうちの１つだけに関連している場合もある。

これに関連して、サブ画素または交換用サブ画素は、それぞれのコンタクト上に載置され、電気的・機械的に接続されるμ－ＬＥＤによって形成される。欠陥があると特定されたサブ画素に対して交換用サブ画素を交換用コンタクトに実装することは、交換用サブ画素が発する光の色とは無関係に行うことができる。原則的には、各一次コンタクトが実装され、欠陥があると宣言されたμ－ＬＥＤの交換用コンタクトのみが実装される。しかしながら、一次コンタクトと二次コンタクトとでは、回路に関してや表面上のその構造まで異なっている必要はない。したがって、その点では、実装を併用して行うことも可能である。これに関連して、ある色のμ－ＬＥＤが実装された第１のコンタクトが一次コンタクトであると言うこともできる。

コンセプト案はまた、基板上に画素をフィールド状に配置し、画素を電気的に接触させるための基板を有する画素アレイであって、基板が、画素のための一次コンタクトのセットを提供する画素アレイに関するものである。この一次コンタクトのセットは、サブ画素群を電気的に接触させるために設けられている。さらに、この基板には、画素の交換用のコンタクトが準備されている。提案された原理によれば、一次コンタクトにはサブ画素のセットが実装されており、このサブ画素のセットは欠陥のある非アクティブなサブ画素を有し、画素の交換用コンタクトのセットの交換用コンタクトには欠陥のある非アクティブなサブ画素の代わりとして交換用サブ画素が実装されることになる。

画素フィールドの少なくとも２つの画素では、占有される交換用コンタクトの数が異なる場合がある。これは、欠陥のあるサブ画素が一次コンタクト上で特定された場合にのみ、１つの画素内で交換用コンタクトに交換用サブ画素が実装されることに起因している。

上記のように、欠陥さらには漏話を低減するコンセプトは、製造時の機能的な素子の歩留まりを向上させる。いくつかの態様では、μ－ＬＥＤの転写を改善するための措置が関係している。このために、エッジ長さが通常１００μｍ未満、多くの場合は７０μｍ～２０μｍのμ－ＬＥＤの開発が進んでいる。拡張現実分野の特別な用途では、寸法も２０μｍ未満、例えば１μｍ～１０μｍ、さらには１μｍ～５μｍの範囲に収まる。

μ－ＬＥＤに関連する技術的な課題の１つは、特に製造プロセスである。というのも、大量のμ－ＬＥＤを作製するだけでなく、マトリクスまたはモジュールに組み込む必要があるからである。このようなモジュールや、さらに大きなディスプレイを製造するためには、製造されたμ－ＬＥＤを、個々のチップとしてか、または本明細書で提示されているモジュールのように既に組み合わされた状態で、モジュールやディスプレイの支持面に転写し、そこに固定して電気的に接続される。数百万個のＬＥＤを転写するため、このプロセスはスピードと正確さの点で非常に重要である。

これに関してさまざまなプロセスが知られており、例えば転写印刷プロセスがある。これは、複数のμ－ＬＥＤを平板なスタンプでウェハから同時にピックアップし、後続のディスプレイの支持面に移動させ、そこでこれらを精密に組み立てて大面積の全配置構造を形成するというものである。このために、例えば、エラストマースタンプを利用することができ、このスタンプには、適切な表面テクスチャおよび材料特性により、個々のμ－ＬＥＤが機械的または電気的に損傷を受けずに付着する。プロセス技術に応じて、μ－ＬＥＤを剥離する際に、傾いたり、ずれたり、ねじれたりすることがあるため、問題になることがある。そのため、保持力や損傷の少ないμ－ＬＥＤのピックアップを可能にすることが望ましい。

以下で説明する態様や思想は、以下の考察に基づいている：量産転写印刷、つまり多数の半導体チップを同時に局所的に移動させるプロセスを使用する場合、μ－ＬＥＤは適切なツールを使用してウェハからピックアップもしくはリフトアップされる。このためには、例えば、クッション構造を有するエラストマースタンプなどのツールを、それぞれのμ－ＬＥＤの上に可能な限り正確に配置するために、チップがウェハ上で正確かつ確定的な位置にあることが必要である。同時に、転写ツールが可能な限り標準的に高い成功確率でチップ表面に付着できるように、表面テクスチャは常に均質かつ均一な空間的位置にあることが望ましい。

第１の態様によれば、μ－ＬＥＤを提供するための方法が提案されており、この方法では、第１の導電性コンタクト層が、基板に面していない機能性層スタックの第１の主表面側に配置されている。層スタックは光学活性層スタックとして構成されており、それに応じて、特にμ－ＬＥＤを形成する。次いで、基板に取り付けられ、μ－ＬＥＤを支持する少なくとも１つの支持構造体が形成される。この支持構造体により、接触された機能性層スタックがリフトアップ時に分断可能である。引き続き、基板に面している機能性層スタックの第２の主表面側と基板との間に設けられた、特にＡｌＧａＡｓまたはＩｎＧａＡｌＰを有する犠牲層が少なくとも部分的に除去される。部分的な除去の後、除去された犠牲層の領域において、機能性層スタックの第２の主表面側に第２の導電性コンタクト層を設けてもよい。

特に、本明細書で提示されている方法では、機能性層スタックのリソグラフィ処理を基板の片面のみで行うため、必要に応じて追加でボンディングし直すことが回避される。この支持構造体はまた、層スタックのサイズや他のパラメータのニーズに合わせてリソグラフィ的に調整することができる。同時に、層スタックが両面で接触されることで、縦型μ－ＬＥＤが形成される。

第２の態様では、機能性層スタックを有するμ－ＬＥＤが提案される。基板に面していない機能性層スタックの第１の主表面側には、第１の導電性コンタクト層が設けられ、基板に面している機能性層スタックの第２の主表面側には、第２の導電性コンタクト層が設けられている。この場合、接触された機能性層スタックは、基板に取り付けられた少なくとも１つの支持構造体によって、特に拘束を受けずに支持される。この支持構造体により、接触された機能性層スタックは、リフトアップ時に更なるプロセスステップで分断可能である。したがって、層スタックもしくはμ－ＬＥＤは、リフトアップ後や、それに続くすべてのプロセスステップにおいて、破断エッジ部を有することになる。

本明細書で提案されている措置は、ボンディングし直す必要がなく、リソグラフィマスクの簡単な位置合わせが可能である。縦型μ－ＬＥＤだけでなく、横型μ－ＬＥＤの形成も可能である。吸収が抑えられ、水平面からの光取り出しが増え、エピタキシャル的に生成された層の薄膜化が可能となる。ボンディングなしであれば、層シーケンスのエピ構造は機械的ストレスを受けにくくなる。さらに、犠牲層を設けることで、より精密なエッチングプロセスが可能になる。というのも、犠牲層に対するエッチングプロセスは非常に選択的であり得るからである。そのため、コンタクト層をより薄く形成することができる。

いくつかの態様では、支持構造体は、特にＩｎＧａＡｌＰまたはＡｌＧａＡｓまたはＢＣＢ、または酸化物、例えばＳｉＯ_２、または窒化物、またはこのような材料の組み合わせを有していてもよく、特に非導電性であってもよい。この場合、層スタックをパッシベーションするようにも構成される。支持構造体は、少なくとも部分的にエピタキシャル成長させたり、蒸着または電気めっきによって作製したりすることができる。それに対して、犠牲層は、ＡｌＧａＡｓまたはＩｎＧａＡｌＰを有し、ウェットケミカルエッチングで除去されてもよい。第１および第２の導電性コンタクト層は、スパッタリング、蒸着、電気めっき、またはエピタキシャル的に実行することができる。コンタクト層は透明で、ＩＴＯまたはＺｎＯまたは金属を有していてもよい。いくつかの態様では、酸化または劣化を防ぐために、接触された機能性層スタックのフランク部がパッシベーション層で覆われていてもよい。あるいは接触された機能性層スタックの一方のフランク部から、機能性層スタックの外縁領域に金属、特にＺｎを拡散させることも可能である。これにより、外縁領域のバンド構造が変化し、欠陥密度が増加した領域から電荷キャリアが遠ざけられる。

支持構造体を確実に取り付けるために、これは、機能性層スタックの第１の主表面側から基板内に延びていてもよい。

更なる構成によれば、機能性層スタックの第１の主表面側には、特にＩｎＧａＡｌＰおよび／またはＡｌＧａＡｓを有する第１の支持層が形成されてもよく、この支持層に第１の導電性コンタクト層が設けられていてもよく、第１の支持層および第１の導電性コンタクト層は、少なくとも１つの場所で基板に設けられ、ひいては一緒に支持構造体を提供することができる。

別の観点では、いかにして破断エッジ部を回避し、リフトアップを向上させるかということが関係している。

ここでは、結晶性の誘電体支持構造体を用いて、μ－ＬＥＤと周囲または下層の基板との間の機械的な接続を維持するという解決策が提案される。しかしながら、この機械的な接続は、一方ではμ－ＬＥＤのチップを所定の位置で機械的に確実に保持するが、他方では可能な限り小さな曲げ力または引張力が加わったときに破損し、これによりチップが解放されて取り出されるように構成されている。

特に、面状のマイクロチップもしくはμ－ＬＥＤをピックアップするためのキャリア構造体が提案される。ここでのキャリア構造体とは、例えばエッジ長さが５μｍ～２０μｍ以下の範囲にある、多数のこのようなμ－ＬＥＤをピックアップできる配置構造を意味する。ここでの目的は、特に、利用可能なスペースを最大限に活用しながら、例えばグリッドまたはマトリクスに対して機械的に安定した固定を行うことである。さらに、このキャリア構造体は、複数のマイクロチップを転写ツールを用いて転写するために提供するのに適しているものとされる。

さらに、キャリア構造体は、キャリア基板に接続された少なくとも２つのピックアップ要素（Aufnahmeelemente）を有している。ここでのピックアップ要素とは、必要に応じて更なるピックアップ要素と相互作用することでμ－ＬＥＤを機械的に接触させて空間的に固定するか、もしくは定義された空間的な位置に保持するのに適した機構または機能要素と理解されるべきである。ピックアップ要素の直径は、例えば１μｍの範囲であり得る。一実施例によれば、マイクロチップは２つのピックアップ要素に取り付けられている。

いくつかの態様では、キャリア構造体は、平坦なキャリア基板を含んでいる。かかるキャリア基板は、例えば、半導体製造の分野で使用されるウェハ、シート（Folie）、フレームなどであり得る。これに関連して、例えば、ウェハは、半導体の製造プロセス用のベースプレートまたはベース材料としてのその機能に加えて、後続の量産転写を準備するための支援機能または支持機能を提供することができる。その他に、キャリア基板としては、例えばシートなどの柔軟な材料も適している。

一実施例によれば、ピックアップ要素は、キャリア基板を起点としてカラム状、ピラー状、ポール状の形状をしている。一構成では、マイクロチップは、その角部またはエッジ部において、少なくとも２つのピックアップ要素の上に完全にではなく部分的に載置されている。ピックアップ要素はキャリア基板に接続されており、μ－ＬＥＤがキャリア構造体面に対して垂直な方向に定義された最小の力で移動できるように、少なくとも２つのピックアップ要素の間でマイクロチップを着脱可能に保持するように構成されている。

言い換えれば、一方ではピックアップ要素によってμ－ＬＥＤを十分確実に保持し、他方では最小限の力でμ－ＬＥＤを取り外して、例えば、転写ツールに供給する可能性を意図的に作り出す必要がある。このため、各ピックアップ要素の接触面積は、μ－ＬＥＤのチップ面積の１／２０未満、特に１／４０未満、特に１／８０～１／５０の範囲内に収まるようにすることが提案されていてもよい。代替的な構成では、μ－ＬＥＤのエッジ長さは、ピックアップ要素のエッジ長さの少なくとも１０倍、特に２０倍である。

「着脱可能」とは、マイクロチップとピックアップ要素との間に、例えば融着または接着などの永久的な素材結合がなく、非破壊的で着脱可能な接続であると理解されるべきである。この取り付けは、ファンデルワールス力または電子ブリッジ（Elektronenbruecken）による付着接続など、物理的な接続に基づいていてもよい。同様のことが、μ－ＬＥＤとピックアップ要素との間に異なる材料を使用し、μ－ＬＥＤとピックアップ要素との間の接続を適切に選択することで実現できる。これにより、特に、材料構造の破壊と、それに対応する破片、粒子または細片とを伴う破損などのプロセスを回避することを意図している。ここでは、機械的な摩擦または層間剥離などを利用した代替的な付着メカニズムが使われる。特に、材料または材料の組み合わせの既知の限定または制限された付着特性が利用される。一実施例によれば、μ－ＬＥＤは２つ以上のピックアップ要素の間に載置されている。

例えば、コンタクト面には、μ－ＬＥＤを空間に機械的に固定することができる付着力または他の粘着力が生じる。ここで、例えば付属の転写ツールによってμ－ＬＥＤに定義された最小力が加えられると、結果的にμ－ＬＥＤとピックアップ要素との間の接触面で剥離力が有効になる。この定義された最小力は、これらの接触面における材料または材料の組み合わせを適切に選択することによって影響を及ぼされ得る。

コンタクト面またはオーバーラップ面は、例えば、０．０５μｍ^２～１μｍ^２の範囲の寸法を有していてもよい。ここでは、一方で、キャリア構造体上にμ－ＬＥＤを確実に保持することが望ましい。他方で、μ－ＬＥＤの効果的かつ迅速な量産転写のためには、可能な限り小さな力でμ－ＬＥＤをリフトアップして引き離せることが重要である。そのためには、各要素とチップの接触面積とチップの総面積との比が、チップ面積よりも１／２０未満、特に１／４０未満、特に１／８０～１／５０の範囲内に収まるようにすることが提案されていてもよい。代替的な構成では、μ－ＬＥＤのエッジ長さは、ピックアップ要素のエッジ長さの少なくとも１０倍、特に２０倍である。ピックアップ要素の面積がより大きくても、μ－ＬＥＤはその一部にしか載置されない。そのため、チップの接触面積は、チップ全体の面積の少なくとも２０分の１倍、特に少なくとも４０分の１である。

例えば、材料または材料の組み合わせ以外に、コンタクト面の寸法および配置を適切に選択することで、適切な妥協点を見出す必要がある。同様に、このコンタクト面の大きさおよび形状を構成することで、定義された最小力に影響を与えることができる。コンタクト面が大きいと、キャリア構造体からμ－ＬＥＤを離すのに必要な最小力が大きくなる。摩擦または積層による保持原理以外に、磁気または電気などによる保持力も考えられる。

別の例では、キャリア構造体が、μ－ＬＥＤを保持するピックアップ要素を１つだけ有することも可能である。半導体構造は軽量であるため、単一のピックアップ要素とμ－ＬＥＤとの間に適切な形状と十分な大きさを持つ接触面があれば、μ－ＬＥＤを剥離するための適切な高さの最小力と組み合わせて十分な保持力を得ることができると考えられ得る。

一構成では、μ－ＬＥＤを作製するための基板がキャリア構造体として用いられてもよい。かかる場合には、犠牲層（Scfrificial Layer）が設けられていてもよい。これに関連して、製造プロセス時にμ－ＬＥＤは成長用基板に接続されている。完成したμ－ＬＥＤを露出させるために、例えば、この介在する犠牲層をガスまたはプラズマベースのエッチングプロセスによって除去することで、μ－ＬＥＤとウェハとの間に空間を生じさせる。犠牲層の厚さは、例えば、１００ｎｍ（ナノメートル）～５００ｎｍである。これは、犠牲層を除去することで、ピックアップ要素がキャリア構造体上のμ－ＬＥＤの保持機能を担うことを意図している。一構成では、ピックアップ要素はアンカーの形状を有していてもよい。

通常、μ－ＬＥＤは、キャリア基板から離れる方向に、キャリア基板平面（ｘ－ｙ方向に理解される）に対して少なくとも部分的に垂直な力ベクトルで引き離される。そのため、ピックアップ要素はキャリア基板上に残り、特に破損することはない。これにより、後続の処理で問題となり得るピックアップ要素の残渣がμ－ＬＥＤ上に残らない。

一態様によれば、少なくとも１つのピックアップ要素は、隣り合う別の配置されたμ－ＬＥＤを同時に保持および／または支持するように構成されている。この特徴についての考察は、以下のようにまとめることができる：μ－ＬＥＤの支持構造体はスペースをとることが多く、ウェハ上での高い歩留まりを達成するためには、これを最小限に抑えることが理想的である。製造プロセスに起因して、μ－ＬＥＤはまた、ウェハ上で並列に規則的な構造で配置されている。

プロセスに起因して、それらの間に空間が生じる。そこで、本発明者らは、隣り合う２つの配置されたμ－ＬＥＤの間にピックアップ要素を位置決めし、この１つのピックアップ要素が隣り合う複数のμ－ＬＥＤを支持またはピックアップするようにすることを提案している。ここでは、１つの部品あたり算術的に１つ未満の全体的な支持構造体を実現できるという利点を挙げることができる。これにより、ピックアップ要素の総数を減らすことができ、省スペース化、ひいてはコスト削減をもたらすことができる。さらに、ウェハ上に支持構造体のためのスペースを追加してμ－ＬＥＤの数を犠牲にする必要がないため、全体のチップの歩留まりは実質的に一定である。

例えば、ピックアップ要素は、互いに対向して配置されたコンタクト面を有していてもよく、それぞれがこの方向に隣り合うμ－ＬＥＤと機械的に接触している。この場合、ピックアップ要素は、μ－ＬＥＤを確実に保持するために最小限の数のピックアップ要素が使用されるように、キャリア基板の表面に分配して配置することができる。これは、例えば、転写ツールを効果的に使用して、μ－ＬＥＤの効果的かつ迅速なピックアップを可能にするために有利であり得る。一態様によれば、ピックアップ要素は、ちょうど３つのピックアップ要素によって１つのμ－ＬＥＤが保持されるように、キャリア基板上に配置されている。この場合、３つのピックアップ要素を選択することは、ここで良好な空間的安定性と保持力の有利な分配とを両立させることができるという点で、有利な妥協点となり得る。ここでは、特にキャリア基板上での横方向のずれや傾きを効果的に防止することができる。これに関連して、ピックアップ要素は、Ｘ方向とＹ方向の異なる横方向の領域、例えば、中心、中心から外れた位置、またはエッジ部もしくは角部でマイクロチップと係合することができる。μ－ＬＥＤの全く同一の面に複数のピックアップ要素が配置されていてもよい。

一態様によれば、キャリア構造体からμ－ＬＥＤを移動させるために、μ－ＬＥＤまたはピックアップ要素上には層間剥離層が設けられている。本明細書では、層間剥離という用語は、２つの表面が接触したとき、より一般的には２つの層が接続したときに起こる剥離プロセスを表すことを意図している。これは、同種の材料だけでなく、材料接続または異なる材料の表面にも該当し得る。

いわゆる層間剥離層を意図的に作ることは、破損プロセスまたは材料破壊プロセスまたは構造変化プロセスを防ぎ、代わりに層または表面を互いに非破壊的に剥離することを目的としている。ここでは、特定の材料の組み合わせを使用することができ、例えば、ＳｉＯ_２とＡｌ_２Ｏ_３との組み合わせだけでなく、銀、金または類似の材料などの非酸化性金属をＳｉＯ_２などの誘電体と組み合わせて使用することもできる。このように、一態様では、ピックアップ要素の表面が層間剥離層で取り囲まれていることから、μ－ＬＥＤとピックアップ要素との間には層間剥離層が形成されている。層間剥離層の厚さは僅か数ｎｍで、例えば５ｎｍ～５０ｎｍの範囲である。一態様では、層間剥離層はエッチングストップ層として形成されていてもよいし、同様に任意にキャリア構造体の更なる部分を覆うように広がっていてもよい。

一態様によれば、ピックアップ要素は、半導体ウェハのメサトレンチに配置されている。前述のように、歩留まり向上のためには、ウェハ上のスペースを最適に利用することが原則的に望ましい。μ－ＬＥＤ用の支持構造体は、多くの場合、追加のスペースを必要とする。製造プロセスでは、さまざまなプロセスステップにより３次元構造が作られるが、この場合、例えば、μ－ＬＥＤは最後に凸部またはメサとして形成される。これらの個々のμ－ＬＥＤの間に、いわゆるメサトレンチが形成される。

メサトレンチという用語は、μ－ＬＥＤの側面にある比較的急斜面のような形状を表すもので、トレンチ、すなわち、エピタキシのない領域は、その間の深い構造を指している。例えば、メサトレンチは、３０°～７５°の範囲、特に４５°のフランク急峻度を有していてもよい。それからこれは、ウェハ上に追加のスペースをとらずに、このいずれにしても利用可能な領域に正確にピックアップ要素を配置すること意図している。このようにして、ウェハ上の利用可能なスペースをより有効に活用することができる。

一態様によれば、キャリア構造体とピックアップ要素とは一体的に形成されている。つまり、例えば、ピックアップ要素がキャリア基板の一部であることを意味している。ここで、キャリア基板は、それ自体がウェハであってよいが、ＰＣＢボード、シート、フレームなどの構造であってもよい。後者の場合、ピックアップ要素自体がキャリア基板とは異なる材料および／または構造からなることを意味している。これは、製造プロセスにおいて、例えば、最初から存在していたウェハ構造をさまざまなプロセスステップを経て局所的に限定して特定的に維持し、例えばエッチングプロセスによってそれらを除去しないことによって実現することができる。そのとき、これらの構造体は、完成したμ－ＬＥＤのピックアップ要素および支持構造体として機能する。

一態様では、ピックアップ要素は、μ－ＬＥＤを横方向にかつμ－ＬＥＤの下側から保持するように構成されている。一態様では、一方では、下層のキャリア基板上にμ－ＬＥＤを保持するために、Ｚ方向、つまりキャリア基板の方向に機械的停止を提供する部分的なコンタクト面または接触面を作ることが有用であり得る。同時に、側面の保持を追加して設けることで、横方向、すなわちＸ方向とＹ方向の空間固定を行うことができる。このようにして、一方では、キャリア基板の方向と横方向とで、安定した空間固定が可能となり、他方では、キャリア基板から離れるＺ方向では、転写プロセスもしくは転写ツールにより、μ－ＬＥＤの容易なリフトアップが可能となる。

一態様では、ピックアップ要素は、キャリア基板平面に対して傾斜しながら離れるμ－ＬＥＤ保持面を有しており、μ－ＬＥＤがピックアップ要素から離れるとμ－ＬＥＤに対する保持力が低下するようになる。言い換えれば、μ－ＬＥＤがキャリア基板から離れる方向に移動すればするほど、保持面はμ－ＬＥＤから遠ざかる。これは、例えば、μ－ＬＥＤを転写ツールによってキャリア構造体からリフトアップされると、保持力が漸進的に低下すると理解することもできる。これは、μ－ＬＥＤを引き離すのに必要な力を有利には軽減し、特にプロセスステップの実行時間を短縮し、転写プロセスの品質を向上させることを主目的としている。

従来、チップをキャリアウェハから適切なターゲット基板に移すには、さまざまな可能性があった。

先行技術では、レーザー転写印刷や、溶液から個々のマイクロ発光ダイオードチップを「自己組織化」するような転写プロセスや、静電活性化によるまたは反磁性的な転写プロセスが知られている。

これらのコンセプトを拡大したものが、本明細書で開示されている静電転写を用いて詳細に説明される。ここでは、特に寸法の小さい光電子半導体チップ、すなわちμ－ＬＥＤをピックアップおよびプレースし、同時に、特定の欠陥を有するμ－ＬＥＤを選別することができる方法の規定を目的としている。さらに、光電子半導体チップをピックアップおよびプレースするための対応する装置を作ることを目的としている。

コンセプト案は、電子－正孔対がμ－ＬＥＤおよび一般的な光電子半導体チップ内で生成されるという態様に基づいている。μ－ＬＥＤは、それぞれの場合において、光学活性領域とも呼ばれる感光性領域を有する半導体層を有していてもよい。光学活性領域では、電荷キャリアもしくは電子－正孔対が、対応する励起、特に入射光によって生成されることができる。電子－正孔対は、欠陥電子と、エネルギーを吸収して結晶内の基底状態から励起状態に移行した電子とから構成されている。

半導体材料の適切な特性、例えばｐｎ接合のようにドーパントの濃度が異なる２つの領域があると、電子－正孔対を互いに分離することができる。これにより、それぞれの半導体チップに電荷が発生し、半導体チップの外側に双極子場が発生する。このプロセスは、光起電力効果としても知られている。それぞれの半導体チップで発生する双極子場の強さは、半導体チップの特性に依存している。半導体チップは、短絡、シャントまたは低効率などの欠陥を有している場合があり、これにより、励起で発生した電荷の流出が加速され、双極子場が弱まる。

さらに、提案された方法によれば、μ－ＬＥＤまたは光電子半導体チップをピックアップし、それらを所定の位置もしくは場所、例えばμ－ＬＥＤが実装される回路基板上に配置するために用いられるピックアップツールが提供される。このプロセスは、英語の技術文献では「ピックアンドプレース」とも呼ばれている。さらに、ピックアップツールは、少なくとも特定の場所で電界を発生させ、例えば、これらの場所で帯電する。電子－正孔対の生成中または生成後に、ピックアップツールによってμ－ＬＥＤがピックアップされる。

ピックアップツールで発生した電界は、光電子半導体チップの双極子場と相互作用することで、ピックアップツールと光電子半導体チップとの間に吸引力さらには反発力も発生する。電子－正孔対による電気双極子場がない場合でも、静電的な相互作用もしくは力が、ピックアップツールと光電子半導体チップとの間に存在する相互作用もしくは力に重なり合うことがある。例えば、励起で発生した双極子電荷がない場合でも、ピックアップツールとそれぞれの光電子半導体チップとの間にファンデルワールス引力または静電引力が存在することがある。追加の静電引力により、μ－ＬＥＤが配置されたキャリアからμ－ＬＥＤが切り離され、ピックアップツールによってピックアップされる閾値を超えることができる。

キャリアから光電子半導体チップを取り外すのに必要な力は、取り外された光電子半導体チップをピックアップツールで保持するのに必要な力より大きくてもよい。したがって、状況次第では、静電力は光電子半導体チップを取り外すためにのみ必要であり、保持するためには必要ない場合もある。その結果、双極子電界の存在は、光電子半導体チップを取り外すためにのみ必要であり、その後の光電子半導体チップの保持には必ずしも必要ではない。

特定の欠陥、例えば短絡、シャント、低効率などの欠陥を有するμ－ＬＥＤは、このような欠陥を有しないμ－ＬＥＤよりも励起時の双極子電界が低くなる。それに従って、ピックアップツールと欠陥のあるμ－ＬＥＤとの間の静電相互作用は非常に小さいため、ピックアップツールによってピックアップされ得ず、キャリア上に残ることになる。言い換えれば、ピックアップツールとμ－ＬＥＤとの間の静電相互作用は、機能的なμ－ＬＥＤにおいてのみ作用力が十分に強くなるように選択される。言い換えれば、ピックアップツールで発生した電界は、機能的なμ－ＬＥＤとの相互作用においてのみ、μ－ＬＥＤをリフトアップするのに十分な静電力が得られるように選択されている。双極子場が弱い欠陥のあるμ－ＬＥＤの場合、相互作用は十分に大きくない。

本明細書で提示されているコンセプトにより、欠陥のあるμ－ＬＥＤをピックアップせず、したがって実装をしないことも可能になり、欠陥のある光電子半導体チップの組立てに起因した修理作業を大幅に減らすことができる。これに関して、この相互作用は、μ－ＬＥＤの質量またはサイズにも依存するため、機能的なμ－ＬＥＤが正確に付着するように、公称サイズを適宜選択する必要があることも述べておく。

適切な構成により、代替的に、双極子場を弱める特定の欠陥を有するμ－ＬＥＤまたは光電子半導体チップがピックアップツールによってピックアップされ、より強い双極子場を有する「良好な」μ－ＬＥＤがピックアップツールによって弾かれてキャリア上に残るようにすることもできる。また、本構成も、μ－ＬＥＤおよび光電子半導体チップの良品と欠陥品とを分離する。

ピックアップツールは、電界を発生させるのに適した材料で作られていてもよい。例えば、ピックアップツールは、金属コンタクトが埋め込まれているポリジメチルシロキサン（略してＰＤＭＳ）を有していてもよい。金属コンタクトは、電界を発生させるためにＰＤＭＳ材料を適切に帯電させるために電圧源に接続されていてもよい。さらに、ピックアップツールは、それ自体で電界を生成する適切な帯電材料で作られていてもよい。

電界を発生させるための別のオプションは、例えば、ピックアップツール内またはその表面上のコンタクトと電圧を介して電界を発生させることである。電界はピックアップツールと電気的コンタクトとの間にも広がり、ピックアップツールと電気的コンタクトの間にμ－ＬＥＤが配置されていてもよい。電気的コンタクトは、例えば、μ－ＬＥＤまたは光電子半導体チップがプレースされたキャリアであってもよいし、これらに組み込まれていてもよい。

μ－ＬＥＤは、半導体ウェハ上で製造した後、例えばソーイングによって個片化することができる。個片化後のμ－ＬＥＤは、本明細書に記載されている方法で回路基板または他のキャリアに実装することができる。同様に、個々のμ－ＬＥＤだけでなく、μ－ＬＥＤモジュールまたはμ－ＬＥＤが接続されているより小さなアレイもこの方法で転写することができる。これに関連して、提案された転写方法を用いて容易に転写することができる、本願に記載されているμ－ＬＥＤモジュールまたは構造体を参照されたい。

μ－ＬＥＤの場合、その寸法が小さく、場合によっては数も多いため、従来のようにＬＥＤをまずテストしてから回路基板に実装するという方法では経済的に無理がある。本願に記載されている方法は、従来の方法とは異なり、組立て前に欠陥のあるμ－ＬＥＤを選別することが可能である。

電子－正孔対を生成するためのμ－ＬＥＤの励起は、μ－ＬＥＤに光、特にＵＶ光を照射することで行うことができる。光スペクトルは、励起、特にフォトルミネッセンス励起を可能にする波長または波長レンジを有していなければならない。特に、電子－正孔対を直接生成できるように、励起光は光電子半導体チップから放出される光線よりも高いエネルギーを有していなければならない。その結果、励起光の波長は、光半導体チップが発する光線の波長よりも短くなくてはならない。例えば、青色のμ－ＬＥＤは約４６０ｎｍの光を発する。この場合、励起光は４４０ｎｍ以下の波長を有することが望ましく、例えば約４２０ｎｍの波長を有することが望ましい。

電子－正孔対を生成するために使用される光は、ピックアップツールを通ってμ－ＬＥＤに当たることができる。これを可能にするために、ピックアップツールは、少なくとも部分的に、光に対して透明もしくは透過性のある材料からなっていてもよい。さらに、ピックアップツールには、光がμ－ＬＥＤに到達するための開口部または導光体が組み込まれていてもよい。

μ－ＬＥＤまたは半導体チップは、ピックアップツールでピックアップされる前に、キャリアもしくは基板上に配置されていてもよい。電子－正孔対を生成するための光は、キャリアもしくは基板を透過してμ－ＬＥＤに当たることができる。このためにキャリアもしくは基板の少なくとも一部を、光に対して少なくとも部分的に透明もしくは透過性のある材料から作製されていてもよいし、キャリアもしくは基板に開口部または導光体が組み込まれたりしていてもよい。

あるいはμ－ＬＥＤもしくはすべての光電子半導体チップに対して、光を横方向または斜め方向から照射してもよい。

電子－正孔対は、μ－ＬＥＤまたは光電子半導体チップのすべてで生成されるのではなく、一部の構造素子でのみ選択的に生成されることが規定されていてもよい。例えば、ウェハ上に製造された多数のμ－ＬＥＤが提供され、電子－正孔対は、多数の光電子半導体チップのうち選択されたμ－ＬＥＤにおいてのみ生成されるようにしてもよい。次いで、この選択された欠陥のあるμ－ＬＥＤを除いて、これらのμ－ＬＥＤだけもピックアップツールでピックアップされる。μ－ＬＥＤの選択的な励起は、例えば、電子－正孔対を生成するための光をマスクに通すことで行うことができる。

μ－ＬＥＤの選択したものだけをピックアップするための別の可能性は、ピックアップツールが所定の領域のみに電界を発生させることにある。これは、例えば、ピックアップツールに埋め込まれた金属コンタクトが少なくとも部分的に個別に駆動制御可能であることによって可能になり得る。この選択によって、ピックアップするμ－ＬＥＤの適切な間隔（例えば、２つ置き、３つ置き、９つ置きなど）を形成することが可能になる。この間隔は、ピックアップしたμ－ＬＥＤをターゲットマトリクス上に直接設置することができるように選択することができる。

一構成によれば、ピックアップツールは、μ－ＬＥＤに面している表面に多数の凸部もしくはスタンプを有している。ピックアップツールを下ろすと、凸部のみが半導体光電子チップと接触するため、凸部のみがμ－ＬＥＤをピックアップすることができる。凸部の間にある領域と、凸部の外側にある領域とはいずれも、光電子半導体チップをピックアップしない。この場合も、凸部は、ターゲットマトリクスが占有するスペースに対応する予め定義された間隔に配置されていてもよい。本出願には、この態様をさらに発展させた更なるコンセプトが開示されている。

あるいはピックアップツールは、少なくとも１つの領域において、μ－ＬＥＤをピックアップするために指定された連続した平坦面を有していてもよい。これにより、異なるパターンおよび／または間隔で配置されたμ－ＬＥＤまたは光電子半導体チップをピックアップすることができるため、自由度がより高まる。

さらに、ピックアップツールは、μ－ＬＥＤの上を転がってμ－ＬＥＤをピックアップする円筒体の形状を有していてもよい。例えば、ピックアップツールは、レーザープリンターのドラムのような形状をしていてもよい。円筒状のピックアップツールをμ－ＬＥＤの上に移動させて、μ－ＬＥＤをピックアップしてもよい。あるいは円筒状のピックアップツールの回転軸を固定し、光電子半導体チップを有するキャリアをピックアップツールの下にスライドさせることも可能である。

μ－ＬＥＤをプレースするために、金属コンタクトを介してピックアップツールの電荷を変化させてもよい。例えば、金属コンタクトの極性を逆にすることも可能である。これにより、ピックアップツールと電子－正孔対によって分極されたμ－ＬＥＤとの間に反発的な電気的相互作用が生じる。これにより、μ－ＬＥＤが落ちたり、ターゲットマトリクスに当たったりする。

さらに、ピックアップツールの特定の場所だけ、または特定の領域だけ電荷を変化させて、選択的に特定のμ－ＬＥＤをプレースすることも可能である。

μ－ＬＥＤをプレースするための別の可能性は、ピックアップツールとμ－ＬＥＤとの間の吸引力よりも大きい付着力を、μ－ＬＥＤが適用されるキャリアもしくは基板が発生させることにある。例えば、キャリアもしくは基板の表面に、接着剤、ワニス、はんだ材料などの適切な材料がコーティングされていてもよい。さらに、μ－ＬＥＤは、例えば剪断力または加速力などの機械的な力によってピックアップツールから切り離すことができる。

一構成によれば、ピックアップツールは、μ－ＬＥＤもしくは光電子半導体チップに直接触れてそれらをピックアップする。光電子半導体チップを転写する際、ピックアップツールはファンデルワールス力でチップを保持する。

更なる態様は、光電子半導体チップをピックアップおよびプレースするためのデバイスに関するものである。このデバイスは、例えば、自動組立機であってもよいし、自動組立機に組み込まれていてもよい。

このデバイスは、μ－ＬＥＤまたは光電子半導体チップに電子－正孔対を生成するための励起素子と、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするためのピックアップツールとを含んでいる。電子－正孔対は、μ－ＬＥＤもしくは光電子半導体チップの近傍で電気双極子場を発生させる。ピックアップツールは、μ－ＬＥＤまたは光電子半導体チップの電気双極子場と相互作用する電界を発生させて、これらをピックアップすることができるように構成されている。ピックアップされたμ－ＬＥＤもしくは光電子半導体チップは、所定の場所に転写され、その箇所でプレースされる。

一構成によれば、励起素子は、μ－ＬＥＤまたは光電子半導体チップに電子－正孔対を生成するための所定の波長または波長レンジを有する光を生成するように構成されている。例えば、励起素子は、光源および／または導光体を含んでいてもよい。

励起素子は、電子－正孔対を生成するための光が、ピックアップツールを通って、またはμ－ＬＥＤが配置されたキャリアを通って、μ－ＬＥＤに入射するように配置されていてもよい。ピックアップツールは、μ－ＬＥＤもしくは半導体光電子チップに面している表面に多数の凸部を有していてもよい。μ－ＬＥＤもしくは光電子半導体チップは、ピックアップツールの凸部でピックアップすることができる。

あるいはμ－ＬＥＤまたは光電子半導体チップに面しているピックアップツールの表面の少なくとも一部は、全体的に平面であり、μ－ＬＥＤまたは光電子半導体チップをピックアップするように構成されていてもよい。

さらに、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするデバイスは、上述したμ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースする方法の構成を有していてもよい。

μ－ディスプレイの実現のための更なる態様は、バックプレーン基板上のμ－ＬＥＤの転写および位置決めにデュアル転写プロセスを使用する解決策に関するものであり、この場合、中間キャリアが、アレイ、特にディスプレイのターゲットサイズに形成され、この中間キャリアは、μ－ＬＥＤが製造されるウェハと同一のμ－ＬＥＤ密度を有している。ターゲット基板への転写に際しては、マイクロチップの間引きが行われ、これにより、最良のケースでは、１つの色のマイクロチップが、赤色、緑色および青色の各色ごとに１回の転写ステップで、対応する大きな転写スタンプによって中間キャリアからターゲット基板に転写される。このような２段階の転写プロセスにより、アレイあたりの平均転写ステップ数を効果的に減らし、具体的には１桁を超えて減らすことができる。これにより、大面積のμ－ディスプレイを製造する際に、中間キャリアを使用することでスタンプ加工ステップの回数を減らし、コストを削減することができる。

いくつかの態様によれば、特にμ－ディスプレイである光電子画素のアレイＡを多数（ｎ以下）製造する方法が提案される。さらに、この方法は、赤色、緑色および青色の各色ごとに実施することができる。第１のステップでは、第１の密度で、複数のμ－ＬＥＤをウェハもしくはキャリア基板上に生成する。次いで、第１の転写スタンプを用いて、μ－ＬＥＤを第１の密度で中間キャリアに移す第１の転写を行う。その後、第２の転写スタンプによって第２の転写ステップを行う。このステップでは、μ－ＬＥＤは、第１の密度のｎ分の１（ｎは特に整数）である第２の密度で中間キャリアからターゲット基板に移す。この場合、ターゲット基板は、アレイのそれぞれの１つに、特に３色すべてに共通のアレイ領域を提供し、中間キャリアのサイズは第２の転写スタンプのサイズと同じかそれよりも大きく、第２の転写スタンプのサイズは、アレイ領域と同じかそれのｋ分の１（特にｋは整数）である。

別の態様では、キャリア基板から取り外されたモジュール領域が第１の転写スタンプによって置かれる中間キャリアを提供することができる。中間キャリアは、複数のモジュール領域を有していてもよい。このように、モジュール領域を一時的に完全に転写することができる中間キャリアが提供されるが、最終的なターゲット基板に転写するために、第２の転写ステップで再び取り外すこともできる。

キャリア基板上のμ－ＬＥＤは、アンカー要素を用いて、キャリア基板から個別にもしくは並行して取り外すことができるような形で製造することができる。ここで、中間キャリアに対する付着力は、μ－ＬＥＤの第１の転写スタンプに対する付着力よりも強くなければならない。中間キャリアからμ－ＬＥＤを２回目に取り外す際に、μ－ＬＥＤの第２の転写スタンプに対する付着力は、中間キャリアに対する付着力よりも相応して大きくなければならない。同様に、ターゲット基板上の接着剤、インタービアまたははんだなどによる付着接続を適切に選択することで、第２の転写スタンプから最終的な基板表面への転写を可能にする必要がある。２つのスタンプ加工プロセスにおける適切な材料選択および適切なプロセス操作により、付着力と剥離力とを調整することで、出発構造体を提供する。

このために、アンカー要素を２段階で使用する出発構造体が提案される。一方では、アンカー要素は、数千ないし数百万個のμ－ＬＥＤが配置されたモジュール領域全体に使用される。他方では、中間キャリアからターゲット基板へのμ－ＬＥＤの転写にアンカー要素が使用される。

更なる態様によれば、μ－ＬＥＤを生成する際に、μ－ＬＥＤをそれぞれのモジュール領域とともに生成してもよく、それぞれのモジュール領域はキャリア基板に接続されて生成されていてもよい。更なる構成によれば、μ－ＬＥＤを生成する際に、第１の付着力で接合するためにモジュール領域とウェハとの間に第１のアンカー要素を形成してもよく、かつ／または第２の付着力で接合するためにμ－ＬＥＤとモジュール領域との間に第２のアンカー要素を形成してもよい。

別の観点は、リフトアップ力（Abhebekraft）に関するものである。リフトアップ力とは、リフトアップを実行するために少なくとも加えなければならない力のことである。例えば、第１の転写ステップを実行する際に、モジュール領域をウェハからリフトアップして中間キャリアに移すことができるように、リフトアップ用の第１の転写スタンプのリフトアップ力は、第１の付着力よりも大きく、第２の付着力よりも小さく設定することができる。したがって、別の態様では、第２の転写ステップを実行する際に、マイクロチップをモジュール領域からリフトアップしてターゲット基板に移すことができるように、リフトアップ用の第２の転写スタンプのリフトアップ力を第２の付着力よりも大きく設定することが考えられる。

他の態様では、ウェハとモジュール領域との間および／またはμ－ＬＥＤとモジュール領域との間にはリリース要素が形成されており、このリリース要素を除去した後、それぞれ第１および／または第２の定義された付着力が設定されるようになる。同様に、μ－ＬＥＤを生成する際に、追加の第１の付着力で接合するためにモジュール領域とウェハとの間に追加で第１のリリース要素を形成してもよく、かつ／または追加の第２の付着力で接合するためにマイクロチップとモジュール領域との間に追加で任意の第２のリリース要素を形成してもよい。第１のリリース要素を除去することで、追加の第１の保持力をゼロまで小さくすることができる。

更なる構成によれば、第１の転写ステップを実行する際に、モジュール領域をウェハからリフトアップして中間キャリアに移すことができるように、リフトアップ用の第１の転写スタンプのリフトアップ力は、第１の付着力の合計よりも大きく、第２の付着力の合計よりも小さく設定することができる。代替的または追加的に、第２の転写ステップを実行する際に、マイクロチップをモジュール領域からリフトアップしてターゲット基板に移すことができるように、リフトアップ用の第２の転写スタンプのリフトアップ力は、第２の付着力の合計よりも大きく設定することができる。

別の態様では、第２のリリース要素を事前に除去することで、追加の第２の付着力をゼロまで小さくすることができる。このように、リフトアップ用の第２の転写スタンプのリフトアップ力は、リフトアップ用の第１の転写スタンプのリフトアップ力よりも大きくなくてもよい。

更なる構成によれば、モジュール領域を中間キャリアに付着するための第２の移送ステップを実行するために、第２の定義された付着力よりも大きな付着力を有する材料を使用することができる。第２の付着力は、別個のアンカー要素と、必要に応じてリリース要素とを用いて、第２の移送ステップに応じて設定される。第１の移送ステップを実行するために、モジュール領域をリフトアップして中間キャリアに移送するために、モジュール領域上に直接リフティング要素を形成することが考えられる。

別の観点では、中間キャリアあるいはターゲット基板上のモジュール領域を正しく位置決めすることが関係している。これに関する一態様では、第１の移送ステップを実行するために、モジュール領域を中間キャリアに位置的に正確に移すための位置決め要素がモジュール領域上に直接形成されている。これらの位置決め要素は、第１の転写スタンプの向きを決めるために用いられる。位置決め要素は、リフティング要素を使って提供することができる。

更なる構成によれば、第２の移送ステップを実行するために、μ－ＬＥＤを第２の密度に薄めるためのタッピング要素（Abgreifelemente）が第２の転写スタンプ上に形成することができる。これらのタッピング要素は、ディスプレイの第２の密度に相当する密度を有している。

他の態様によれば、長方形の第１の転写スタンプのサイズは、円形のキャリア基板のサイズのｓ分の１になるように選択することができ、これは、ピックアップ面積に完全に実装するために第１の移送に対するキャリア基板の縁部におけるμ－ＬＥＤの損失面積のサイズが小さくなるように、特に１色につきキャリア基板の面積の２０％以下または３０％以下になるように行われる。この代わりに、長方形の第１の転写スタンプのサイズは、中間キャリアのサイズのｒ分の１になるように選択することができ、これは、中間キャリアを完全に実装するために第１の移送における第１の転写ステップの数ｒが小さくなるように、特に１色につき１０以下または５０以下になるように行われる。

更なる構成によれば、中間キャリアの形状は、第２の転写スタンプの形状、特にアレイ領域の形状に対応していてもよい。光電子の画素のアレイの形状は、長方形、台形、三角形または多角形であってもよく、角部が丸形であるか、または他の自由形状であってもよい。更なる構成によれば、中間キャリアには、１つのキャリア基板または異なるキャリア基板のテスト済みモジュール領域が実装される。更なる構成によれば、それぞれのウェハ上のμ－ＬＥＤ間の距離は、中間キャリア上のμ－ＬＥＤ間の距離に対応していてもよい。

更なる構成によれば、それぞれの中間キャリア上のμ－ＬＥＤとそれぞれのターゲット基板上のμ－ＬＥＤとの間のＸ方向の距離は、Ｙ方向の距離と異なっていてもよい。更なる構成によれば、ターゲット基板に、複数の中間キャリアのモジュール領域を実装することができる。

更なる構成によれば、それぞれの中間キャリアのマイクロチップの色は、赤色、緑色、または青色の単色であってもよく、互いに異なる色のマイクロチップを有する３つの中間キャリアから、ｎ個のカラーアレイ数をまとめて形成することができる。

別の構成によれば、まず、第１のリリース要素を、ウェハとモジュール領域との間で選択的に除去し、その後、第２のリリース要素を、マイクロチップとモジュール領域との間で選択的に除去してもよい。

ここで述べた可能性を実現するためには、μ－ＬＥＤの構造およびさまざまな製造方法に加えて、光取り出しに関する態様も重要である。

一態様では、背面取り出しが設けられていてもよい。このために、第１のドープ層と第２のドープ層とを有する半導体層スタックが提供され、これが基板上に配置される。層スタックに面していない基板の領域は、光取り出し用に構成されている。層スタックは、第１のドープ層と第２のドープ層との間に配置された活性領域を含んでいる。層スタックには、基板に面していない表面に反射性コンタクトが設けられている。反射性コンタクトは、ドープされた層から分離して側面を介して基板表面まで延びている。この反射性コンタクトの形状は、活性層で生成された光を基板の方向に向けるために、球状、放物線状または楕円状になっている。基板は非常に薄いかまたは透明である。さらに、層スタックに面していない基板の領域に、光整形および／または取り出しの更なる措置が施されていてもよい。

これまでの光取り出しの改善面では、特に放射された光の方向性が注目されていた。しかしながら、多くの用途は、ランベルト放射パターンが求められる。つまり、発光面はその面積の中で均一な放射照度を有することが理想的であり、その結果、放射強度の分布は垂直方向で円形になることを意味している。見る人にとって、この面積は見る角度が変わっても同じように明るく見える。加えて、このような均一な分布は、下流側の光整形素子によって簡単に再度整形することができる。

そこで、ディスプレイのピクセルを生成するための光学画素素子が提案されており、この光学画素素子は、平坦なキャリア基板と、背面に取り出し部を有する少なくとも１つのμ－ＬＥＤとを有している。この場合、μ－ＬＥＤは、光エミッタチップを形成している。平坦なキャリア基板とは、例えば、シリコンウェハ、ＬＴＰＳまたはＩＧＺＯなどの半導体材料、絶縁材料、または表面上に並置された多数のμ－ＬＥＤを受け入れることができる適切な平坦なキャリア構造体と理解される。

かかるキャリア基板の機能は、特に、ＩＣ、電子機器、μ－ＬＥＤ用の電源、電気的コンタクト、リード線および端子などの機能要素を受け入れることであるが、特に発光するμ－ＬＥＤも収容する。ここで、キャリア基板は、リジッドでもフレキシブルであってもよい。キャリア基板の典型的な寸法は、例えば０．５～１．１ｍｍの厚さであり得る。それ以外に、厚さ１５μｍの範囲のポリイミド基板も知られている。

キャリア基板の実装面には、少なくとも１つのμ－ＬＥＤが配置されている。言い換えれば、キャリア基板は、ここでは実装面およびディスプレイ面と呼ばれる２つの対向する主表面を有している。実装面とは、キャリア基板の表面を意味し、しばしば上面とも呼ばれ、少なくとも１つのμ－ＬＥＤを受け入れ、更なる光学的もしくは電気的・機械的な部品または層を有する場合がある。

ディスプレイ面とは、キャリア基板のうち、見る人に面している面で、表示のためにピクセルが知覚されるべき面を表すものとする。さらに、キャリア基板平面は、キャリア基板の２つの主表面に平行して同一平面上に広がっていると説明される。少なくとも１つのμ－ＬＥＤは、光がキャリア基板平面に対して横向きに、キャリア基板から離れる方向に放出されるように構成されている。ただし、この特性は、キャリア基板の実装面の方向にも光成分が直接または間接的に放出されることを排除するものではない。

画素素子上には平坦なリフレクタ素子が設けられている。これは、反射によって、画素素子の表面上で光のより均一な空間分布が可能になるという考えに基づいている。このため、リフレクタ素子は、少なくとも１つのμ－ＬＥＤに対して実装面に空間的に配置され、少なくとも１つのμ－ＬＥＤから発せられた光がキャリア基板の方向に反射されるように、その形状および特性が構成されている。

言い換えれば、リフレクタ素子は、少なくとも１つのμ－ＬＥＤの周囲で、μ－ＬＥＤから放出された光が通過する領域に配置されている。このリフレクタ素子は、一実施例によれば、別個に適用されるプレハブ式のマイクロ要素であってもよい。かかるリフレクタ素子の典型的な寸法は、構成変形例に応じて、直径が１０μｍ～３００μｍの範囲、特に１０μｍ～１００μｍの範囲にあり得る。一態様によれば、リフレクタ素子は、少なくとも１つのμ－ＬＥＤの反射コーティングまたは層として構成されている。これに関して、一実施例によれば、少なくとも１つのμ－ＬＥＤは、その表面に例えばＩＧＺＯなどの透明または部分的に透明なコーティングを有していてよく、当該コーティング上にさらに反射層が適用されている。

反射層は、例えば、金属性で構成されていてもよいし、金属を混ざった状態で有していてもよい。ここで、高い歩留まりを実現するためには、少なくとも１つのμ－ＬＥＤが発する光のうち、可能な限り多くの割合が反射されることが求められる。キャリア基板は、少なくとも部分的に透明に構成されており、リフレクタ素子で反射した光がキャリア基板の実装面の表面に当たり、キャリア基板を通って伝搬するようになっている。この光は、キャリア基板の反対側のディスプレイ面から少なくとも部分的に出射するため、見る人によりピクセルとして知覚されることができる。

言い換えれば、放出された光は、キャリア基板の反対側のディスプレイ面で背面または後方に取り出される。反射効果、屈折効果および場合によっては減衰効果により、より均一な照明および輝度のより均一な分布を達成することができる。一実施例によれば、リフレクタ素子は、ランベルト放射パターンが達成されるように配置および構成されている。

一態様では、リフレクタ素子は、少なくとも１つのμ－ＬＥＤに面している側にディフューザ層を有している。特に、少なくとも１つのμ－ＬＥＤから反射された光を散乱させることを目的としている。代替的または追加的に、リフレクタ素子はディフューザ粒子を有している。拡散とは、周囲の空間領域における光の更なる散乱または分布を達成することを意味している。これにより、さらに光の散乱または分布に有利な影響を与え、特にキャリア基板のディスプレイ面で、光の強さをより均一または均質に分布させることができる。

ディフューザ層は、リフレクタ素子上の追加の層と理解してもよく、全体的に均一であってもよいが、中断されていたり、部分的にのみ適用されていたりしていてもよい。一態様では、ディフューザ層および／またはディフューザ粒子は、Ａｌ_２Ｏ_３および／またはＴｉＯ_２を有している。これらの材料は、その構造上の特性から、放出された光の拡散を補助することができる。ディフューザ層は、リフレクタの表面にのみ適用されていてもよいが、ディフューザ粒子は、例えば、リフレクタ全体の材料の一部として混合されてもよく、したがって、製造がより容易であり得る。

一態様によれば、リフレクタ素子は、少なくとも１つのμ－ＬＥＤを円形、多角形または放物線状に取り囲んでいる。これは、少なくとも１つのμ－ＬＥＤが空間的に広い放射パターンを有しているという点に鑑みてのことである。つまり、光が小さな領域から出発して広い角度で放出されることを意味している。そのため、この放出された光のうち、可能な限り多くの割合がリフレクタ素子で検知され、キャリア基板のディスプレイ面の方向に向きを変えられるか反射されることが好ましい。これに関連して、例えば、少なくとも１つのμ－ＬＥＤが、第１のμ－ＬＥＤと、冗長性のために設けられた第２のμ－ＬＥＤとを含むことが提案されていてもよい。後者は、製造上の問題が発生した場合に、第１のμ－ＬＥＤの機能を引き継ぐことができる。本出願では、駆動制御技術および製造技術が開示されている。このように、両方のμ－ＬＥＤを取り囲むリフレクタ素子により、動作中にどちらのμ－ＬＥＤが作動していても、均一な放射光束が提供される。他の態様では、リフレクタ素子は、動作中に異なる色を放出する少なくとも３つの個別のμ－ＬＥＤを取り囲んでいる。そのため、μ－ディスプレイの各画素にリフレクタ素子が設けられていてもよい。

少なくとも１つのμ－ＬＥＤの放射パターンに応じて、一実施例によれば、円弧状、円形、ドーム状、キャップ状などのリフレクタ素子の形状が考えられる。これにより、同様に一実施例によれば、リフレクタ素子は、一体的にまたは複数のピースで構成されていてもよく、または切欠き部または中断部を備えていてもよい。別の例では、リフレクタ素子は、光の波長に応じて異なる反射特性を有している。これは、例えば、リフレクタ素子の微細構造またはその構造的性質によって達成される。

一実施例によれば、リフレクタ素子は、少なくとも１つのμ－ＬＥＤの上でキャリア基板平面に対して垂直に配置された平面として形成されている。一態様によれば、リフレクタ素子は、少なくとも１つのμ－ＬＥＤの電気的コンタクトを形成している。ここで考慮すべき点は、リフレクタ素子が、例えば金属性で構成されているため、μ－ＬＥＤ用の接続用コンタクトとしての同時使用が想定され得ることである。このために、一実施例によれば、端子の１つであるμ－ＬＥＤとの電気的接触が企図される。

一態様によれば、リフレクタ素子は、少なくとも１つのμ－ＬＥＤが発する光の少なくとも９０％が、キャリア基板平面に対して４５°～９０°の角度でキャリア基板の実装面に入射するように構成および形成されている。一実施例によれば、この割合は少なくとも９５％であり、別の例では、少なくとも８０％である。この考えの背景にあるのが、可能な限り高い歩留まりへの要求である。つまり、少なくとも１つのμ－ＬＥＤから発せられる光のうち、可能な限り多くの割合がキャリア基板のディスプレイ面に出てくる必要があることを意味している。

平坦な透明基板または部分的に透明な基板で発生し得る効果の１つに、全反射がある。つまり、実装面の表面に鋭角に入射した光は、より密度の高いキャリア基板の媒体に入る際に屈折することを意味している。その結果、実装面とディスプレイ面との間で光がキャリア基板内で複数回反射し、界面に対して鋭角すぎるためにキャリア基板からそれ以上出てこない。これらの割合は、通常は損失と見なされる。これらの損失を回避するためには、光が可能な限り広い角度、理想的には垂直方向でキャリア基板の実装面の表面に当たることが望ましいとされ得る。したがって、リフレクタ素子は、これらの角度関係をもたらし、特に画素素子間のクロストークを低減するように構成されている。一態様では、キャリア基板は、ポリイミドまたはガラスを有している。ポリイミドは、特にフレキシブルディスプレイに使用することができる材料である。ガラスは、機械的に非常に安定したリジッドディスプレイのベース材料となり得る。

一態様では、少なくとも１つのμ－ＬＥＤのメサエッジにおける反射を減衰または除去するために、パッシベーション層が追加で設けられている。メサエッジとは、少なくとも１つのμ－ＬＥＤの境界となる、一般的に急勾配の壁または輪郭を意味すると理解される。これは、その表面がキャリア基板平面を横切るように配置されている。クロストークを回避するために、それぞれの隣り合う画素素子に向かって光が入り込まないことが望ましい。したがって、この方向に出射する光成分は、対応する減衰層またはパッシベーション層によって排除されるか、または少なくとも減衰されることが有用とされる。ここでの利点は、コントラストの向上と光漏話の低減であり得る。

一態様では、キャリア基板の実装面および／またはディスプレイ面に、リフレクタ素子の外側で光吸収コーティングが設けられている。コントラストを向上させ、暗色の印象をよくするために、μ－ＬＥＤの、特に異なる画素の間の非活性領域が光を通さなかったり、光を減衰させたりすることは、原則的に望ましいと見なすことができる。そのため、光吸収コーティングはリフレクタ素子の外側に配置されている。一態様によれば、キャリア基板のディスプレイ面は、粗面部もしくは凹凸部および／または粗面化された構造を有している。この構造は、それぞれの関連する光のスペクトルの波長に対して散乱効果または拡散効果をもたらすようなものである。これにより、例えば、キャリア基板を透過した光のうち、ディスプレイ面で取り出される割合が高くなるという利点が生じ得る。この粗い構造は、より効果的な取り出しを可能にする、より好ましい微細構造の角度条件を作り出す。

一態様によれば、キャリア基板のディスプレイ面に、リフレクタ素子と対向するようにカラーフィルター素子が配置されている。このカラーフィルター素子は、少なくとも１つのμ－ＬＥＤの原色スペクトルを通過させ、一方で他の色スペクトルを減衰させることができる。隣り合う異なる色の画素素子の光成分を除去することで、色再現性およびコントラストを向上させることができるという利点がある。

さらに、光学画素素子の製造方法が提案される。ここでは、まず少なくとも１つのμ－ＬＥＤが、平坦なキャリア基板の実装面に取り付けられる。その後、例えば、少なくとも１つのμ－ＬＥＤの反射層として、リフレクタ素子が作り出される。一実施例によれば、少なくとも１つのμ－ＬＥＤがキャリア基板に取り付けられる前に、キャリア基板のディスプレイ面に微細パターニングおよび／または粗面化のための処理が行われる。この利点は、より感度の高い電子部品および光学部品を実装面に適用する前の段階で、それぞれの表面を仕上げることができるという点に見ることができる。

光取り出しに際しての重要な側面は、望ましくない光成分をいかに抑えられるかということである。一部の用途では、指向性の高い光が求められることもあり、そのため、μ－ＬＥＤまたは画素は、ランベルト特性ではなく、高い指向性を有することが望ましい。場合によってはまた、変換された光のうち変換されていない成分を遮るか、または視覚的な印象を損なわないように少なくとも逸らす必要がある。

これらの特性の一部は、光の出口側にフォトニック構造体またはフォトニック結晶を提供することで達成することができる。以下では、生成された光をコリメートして放出角を小さくしたり、あるいは形を整えたりするためのさまざまな措置を明らかにするいくつかの態様について説明する。マイクロレンズなどの措置に加えて、フォトニック構造体も含まれる。これらは、発光が可能でない「禁制」領域を作り出すことで、発光挙動を変化させる。これにより、１つ以上の方向への光の放射を抑制または促進することができる。

いくつかの態様では、光電子デバイスは、電磁放射を生成するための活性領域を有する層スタックを含むことができる。このデバイスは、フォトニック結晶構造体を有する少なくとも１つの更なる層を含む。層スタックのうち、少なくともいくつかの層は半導体層である。層のスタックは、ｐ型ドープ層およびｎ型ドープ層、例えば、ｐ型ドープおよびｎ型ドープされた窒化ガリウム（ＧａＮ）層などを取り囲んでいてもよく、この層は２つの層の間で活性領域を形成する。ここで、層スタックはμ－ＬＥＤを形成し、その幾何学的形状、材料系、構造または処理に関して本開示の１つ以上の特徴を有し得ることを述べておく。

層スタック上の少なくとも１つの層は、フォトニック結晶構造体、特に２次元構造を有していてもよい。フォトニック結晶構造体は、層の少なくとも一部に配置されていてもよく、例えば、層の成長方向と少なくとも実質的に平行に配置された長手方向を有するワイヤ状または円筒状の構造によって形成されていてもよい。例えばワイヤまたは円筒体などのフォトニック結晶を形成する構造体は、例えば層の材料などの第１の材料を含んでいてもよく、構造体の間の空間は、第１の材料とは異なる屈折率を有する第２の材料で作られていてもよいか、または充填されている。第２の材料は、空気または他の物質、例えば変換材料であってもよい。

フォトニック結晶構造体は、光がフォトニック結晶構造体を通過する際に、活性領域で生成された光を操作するために利用することができる。特に、フォトニック結晶構造体の配置は、成長方向に沿って進む光はフォトニック結晶構造体を通過することができ、成長方向に対して９０度に近い角度または９０度の角度で進む光はフォトニック結晶構造体を通過できないように行われていてもよい。これは特に、フォトニック結晶構造体によって形成されたフォトニックバンドギャップ内の波長を有する光の場合に適用される。

いくつかの態様では、周期性はある特定の波長の約半分である。これは、フォトニック結晶構造体によって回折されなければならない電磁放射の波長に対応する波長である。このように、可視スペクトル領域での動作には３５０ｎｍ～６５０ｎｍの範囲の周期性が適切であり、平均屈折率によってはそれを下回る周期性も可能である。そのため、フォトニック結晶構造体における誘電率の異なる繰り返し領域は、このようなオーダーで作製することができる。いくつかの態様では、対応する波長の整数倍を使用することもできる。

いくつかの構成では、フォトニック結晶構造体を有する層は、例えば、二酸化ケイ素（ＳｉＯ_２）を含むか、またはそれからなる誘電体層である。これは、μ－ＬＥＤに通常用いられる層に追加される追加であってもよい。そのため、ＧａＮ系およびＧａＰ系に同じ製造技術を適用することができる。こうしたさまざまな製造バリエーションと可能性とは、変換層にも適用することができる。そのため、かかる構造を持たない標準的なＬＥＤと比較して、より高い集光性またはコリメーションを達成することができる。同様に、層内に設けられたフォトニック結晶構造体を使って、フォトニック結晶構造体を持たない従来のＬＥＤと比較して抽出効率が向上する。

いくつかの態様では、光電子デバイスは、フォトニック結晶構造体層上に配置された１つ以上のミラー層を含んでいてもよい。（複数の）ミラー層は、例えばカバー層として、角度選択的なミラーを形成するように配置されていてもよい。放出された光の集光性がさらに向上し得る。フォトニック結晶構造体を有する層を用いたビーム整形構造では、表面を粗面化した標準的なチップと比較して、チップ面上で最大５０％の光を３０円錐角以下に放出することができる。かかるビーム整形により、投影用途における高効率化および低コスト化が可能になる。μ－ＬＥＤまたはモノリシックディスプレイの用途では、それが必要になることもある。

構成に応じて、さまざまなフォトニック型の取り出し構造体が、表面に一定の粗さや表面テクスチャをもたらす。加えて、従来の発光ダイオードでは、光取り出しを改善するために表面をパターニングすることが多かった。一方、現在では、電気的コンタクトにμ－ＬＥＤを配置するために使用されているスタンプ加工技術は、平面または平坦な表面を有するμ－ＬＥＤに対してのみ可能である。

そこで、本明細書では、μ－ＬＥＤ上にフォトニック構造体を製造する方法において、μ－ＬＥＤを提供する半導体ボディの表面領域に光取り出し構造体を作り出す方法が提案される。その後、取り出し構造体を有する表面領域をさらに処理し、平坦化する。このようにして、平坦な表面が得られても、取り出し構造体によって、光整形と取り出しとが改善される。

このように、μ－ＬＥＤは、平坦な表面領域に配置された取り出し構造体を含んでいる。さらに、取り出し構造体は、本明細書で開示されているフォトニック構造体などの光整形構成を有していてもよい。その結果、表面からこの表面に対して垂直な方向に光を放出することができる。

一態様では、半導体ボディの表面領域は、表面領域にランダムなトポロジーを生成することによってパターニングされる。ランダムなトポロジーは、表面領域の表面を直接粗面化することを含む。あるいは透明な第２の材料、特に大きな屈折率を有するＮｂ_２Ｏ_５を施与し、その後、粗面化してもよい。

他の態様では、本明細書で開示されている構成によれば、表面領域は、秩序立ったトポロジーによってパターニングされ、その後、平坦化される。このために、フォトニック結晶または非周期的なフォトニック構造体、特に準周期的または決定論的非周期的なフォトニック構造体が、第２の透明な材料に導入される。空間が充填され、その後、平坦化される。この充填は、低屈折率、特に１．５未満の透明な第３の材料、特にＳｉＯ_２を使って行われる。

平坦化は、機械的または化学的機械的研磨（ＣＭＰ）によって行われる。これにより、粗さの平均値が２０ナノメートル未満、特に１ナノメートル未満の範囲にある平坦化された表面が作り出される。

前述のように、フォトニック結晶などの構造体をμ－ＬＥＤまたはμ－ＬＥＤアレイに適用して、ＬＥＤまたはμ－ＬＥＤをビーム整形することができる。しかしながら、一部の用途では、１回の動作で異なる波長の光を発するμ－ＬＥＤを使用しないことが一般的である。むしろ、１種類のμ－ＬＥＤを使用し、次いでそれが放出した光を変換している。このために、主放射方向のμ－ＬＥＤの表面に変換材料が適用され、いくつかの例で既に開示されているように、光整形構造体としてのフォトニック結晶が変換材料の上にある。

以下では、光整形と変換の構造を一つにまとめることで、個々の要素の配置を特に省スペース化し、ひいては光電子構造素子の構造形態を特に小さくすることが可能な着想に基づいた、更なる態様について説明する。ここでは、構造素子が発する光線を特定の空間領域に選択的に放射し、それ以外の領域への放射を比較的簡単な方法で確実に防止することが達成される。さらに、本明細書で提示されているフォトニック構造体を用いた解決策はすべて、エネルギー効率が高く、ひいては既知の技術的解決策と比較して光量が比較的多いことを特徴とする。

これに関連して、いくつかの態様は、まずμ－ＬＥＤ用の変換素子に関している。変換素子は、入射した励起光によって励起されると、変換された光線を放射領域に放出する変換材料を有する少なくとも１つの層を含む。ここで、変換素子は、変換材料が少なくとも部分的に配置されたフォトニック構造体を少なくとも領域ごとに有することを特徴とする。フォトニック構造体は、光線が放射領域に向けて指向性を持つビーム束として放出されるように構成されている。このように、適切な方法でパターニングされた層が提供され、その構造の中または上に、励起光またはポンプ光によって励起されると、変換された光線を放出する変換材料が適用される。

一方では変換材料と他方では選択的なビーム案内および／または整形のためのパターニングされた層とを組み合わせることで、特に省スペースで、所望の空間領域に限定して光線源の放射領域に選択的に光線を放出することができる要素が作り出される。これに関連して、変換素子から放出される変換された光線だけでなく励起光も適切な方法で指向されることで、光線は特定の方向にのみ放出される一方で、このような光線が他の方向および／または領域に放出されることは排除されるか、もしくは少なくとも大幅に低減されることが考えられる。

一般的には、フォトニック構造体の少なくとも一部の領域が適切な変換材料でコーティングされ、かつ／または少なくとも個々の領域、例えば構造体の凹部が適切な変換材料で充填されることが考えられる。この場合、構造体は、放出された変換された光線が、放射領域の所望の方向にビーム束として放出されるように構成されている。こうして、光はフォトニック構造体によって変換されるだけでなく整形される。これに関連して、フォトニック構造体を、光線のビーム束が放出される異なる領域が存在するように構成することも考えられる。このようにして、光電子構造素子もしくはμ－ＬＥＤのために使用され、それらの放射パターンを必要に応じて調整する変換素子を提供することができる。特に、フォトニック構造体の適切なパターニングにより、変換素子を提供することが可能であり、変換素子が使用される光電子構造素子の放出プロファイルを、ランベルトの法則に従った放射がそれ以上行われなくなるように変更することが可能であるが、適切に一方向に指向されたビームまたはビーム束が生成されるようになる。

変換材料は、本願に開示されている材料を有していてもよいし、さまざまな希土類でドープされていてもよい。ホスト材料として、前述のＹＡＧまたはＬｕＡＧを使用してもよい。同様に、変換材料として既に説明した量子ドットの使用も可能である。フォトニック構造体は、通常、量子ドットのスペクトル特性を変化させない。フォトニック構造体を量子ドットの発光スペクトルに適合させる以外に、量子ドットが、構造体そのものの領域に、例えば形成されたトレンチに自体の領域に配置されていてもよい。

規則的なフォトニック構造体もしくは規則的なフォトニック結晶は、対応するパターニング層を有する変換素子の光学的特性を、特に確実に、安全に、再現性よく調整できるという利点を提供する。この場合、構造体は、特定の波長または特定の波長域の光線が、層を特に所定の方向で透過することができる一方で、この光線が他の方向では層を透過することができないように構成されている。代替的または追加的に、パターニング層は、それが少なくとも広い範囲で特定の波長の光線に対して透明または非透過性であるように構成されていてもよい。

さらに、フォトニック構造体が、変換材料が配置された少なくとも１つの凹部を有していると好都合である。有利には、これに関連して、フォトニック構造体が複数の凸部および凹部を有し、凹部は少なくとも部分的に適切な変換材料で充填されていることが提案されている。このようにして、本発明により提供される構造を変換材料と組み合わせて、変換された光線が特に限定された放射領域にのみ放出され、ひいては特に目的に合わせて放射されるような、変換素子を比較的容易に実現することができる。原則的には、これに関連して、変換素子の構成は、励起光がフォトニック構造体によってこの目的のために提供された変換材料の領域に適切に指向され、かつ／または変換された光線が構造に入射し、したがって適切に放射されたビーム束として所望の放射領域に放射されるように行うことが考えられる。

いくつかの態様では、フォトニック構造体は、その層が少なくとも１つの光学的バンドギャップを有するように構成されている。これに関連して、バンドギャップとは、価電子帯と伝導帯との間にある層のエネルギー領域であると理解される。このバンドギャップにより、層に使用されている固体ひいては層を備えた変換素子は、特定の周波数範囲の光線に対して透明になる。バンドギャップの適切な調整および／または固体材料の選択により、変換素子の光学的特性を適切に調整することができる。特に、入射する光線の一部のみが層を通過して放射領域に放出されるように層を構成することが可能である。いくつかの態様では、層のフォトニック構造体が少なくとも５００ｎｍの平均厚さを有し、それによって光学的バンドギャップが生成されると好都合である。

構成では、フォトニック構造体を有する層は、指向性のビーム束が、その層が配置されている平面に対して垂直に放出されるように構成されていることが提供される。それに対して、他の空間領域に放出される光線成分が確実に抑制される。

更なる態様は、光学フィルター素子および更なる措置に関している。一態様では、層の少なくとも片側に光学フィルター素子が配置されていてもよい。いくつかの態様では、このようなフィルター素子は、変換材料を有するパターニング層の面上に適用されるフィルター層として構成されている。このようなフィルター素子もしくはフィルター層を用いることで、光線のある部分だけが変換材料を有する層に入射すること、または変換材料を有するパターニング層が発する変換された光線のある部分だけが所望の空間領域に放出されることが可能になる。このように、いくつかの態様では、フィルター素子、特にフィルター層は、励起光として必要とされるかまたは放射領域に適切に放出されるべき光線の一部のみがフィルター素子またはフィルター層を通過できるように構成されている。

さらに、いくつかの態様は、先に説明した変換素子の構成の少なくとも１つに従って形成された変換素子に励起光を照射するμ－ＬＥＤを有する光線源に関している。変換素子自体は、変換材料を有する少なくとも１つの層を有しており、この変換材料は、μ－ＬＥＤが発する励起光によって励起されると、変換された光線を放射領域に放出する。これに関連して、μ－ＬＥＤと変換素子とを組み合わせて、ＬＥＤが発する励起光のすべてを変換された光線に変換したり、ＬＥＤが発する励起光の一部だけを変換された光線に変換したりすることが考えられる。光線源から放出された光線が、所望の空間領域にのみ指向されることも重要である。このようにして、光線源は、適切に選択された方向または適切に選択された放射領域に放出される指向性の光ビームまたは指向性のビーム束を生成する。

別の態様によれば、変換材料を有するパターン層は、μ－ＬＥＤの半導体基板の一部である。したがって、フォトニック構造体は、μ－ＬＥＤの半導体基板に形成されていてもよい。これに関連して、構造体は、ＬＥＤ半導体基板を適切にエッチングして製造し、その後、構造体を変換材料で少なくとも部分的にコーティングし、かつ／または構造体のエッチングされた凹部に変換材料を充填することがさらに考えられる。

さらに、いくつかの態様では、変換材料を有する構造体は、変換された光線が、半導体基板が配置されている平面に対して垂直方向で放射領域に放出されるように構成されることが企図されている。この場合、構造体は、バンドギャップ効果により、変換された光線がμ－ＬＥＤチップの表面に対して垂直方向にのみ放射領域に放射されるように構成されている。この技術的な解決策により、変換素子から放出される変換後の光線に高い指向性が生じる。これに関連して、例えばフォトニック結晶の形をしたフォトニック構造体が、μ－ＬＥＤの半導体材料の最上層にのみ配置されているか、あるいは少なくとも部分的に活性ゾーンにも配置されていることも可能である。光学的バンドギャップを確実に発生させるためには、フォトニック構造体の層の厚さが少なくとも５００ｎｍであることも有利である。

一構成形態では、パターニング層の片側に配置された少なくとも１つのフィルター層が設けられている。フィルター層を設けることで、μ－ＬＥＤから発生させられた励起光が特定の波長域で抑制される。このように、変換素子のパターニング層で指向性を持つ光線を発生させることで、励起光の完全な変換に基づく、特にエテンデュ制限のあるシステムを、既知の技術的解決策よりも大幅に効率化することができる。

光線源は、ＲＧＢ色空間に特徴的な色、すなわち赤色、緑色および青色を有する、可視白色光または可視変換光を放出するように構成されていてもよい。一構成形態によれば、光線源は、例えば、より大きな部品の個々の画素が個別にオン／オフされる画素化アレイであってもよい。

本明細書に記載されているようなフォトニック構造体を前述のμ－ＬＥＤと組み合わせて使用することで、レンズなどのコリメート素子が不要となり得る。さらに、フォトニック構造体を用いて、それは指向性を提供するため、隣り合う画素間のコントラストを向上させることができる。

さらに、いくつかの態様は、上述の特定の特性のうちの少なくとも１つを有する光線源の製造方法にも関している。この方法は、構造体が、ＬＥＤの半導体基板における少なくとも１つのエッチングステップによって形成されることを特徴とする。この場合、構造体、特に構造体の中の選択された凹部が、少なくとも部分的に変換材料で充填されていると有利である。

別の態様では、指向性を持つ光を放出するためのフォトニック構造体を有するμ－ディスプレイが関係している。特に、μ－ＬＥＤを有するディスプレイでは、個々のμ－ＬＥＤの寸法が非常に小さく、フォトニック構造体を形成する際に、個々のμ－ＬＥＤの表面には数周期分のスペースしかない。そこで、複数のμ－ＬＥＤをアレイ状に並べて、大面積のフォトニック構造体を形成することが提案されている。このようなアレイは、例えば、それぞれ１つの画素が光源を形成する、μ－ＬＥＤの画素化アレイとすることができる。モノリシック画素アレイや、本明細書で開示されているカバー電極を有するような滑らかな表面を有するＬＥＤモジュールも同様にこれに含まれる。他の例としては、個々のμ－ＬＥＤまたはμ－ＬＥＤからなるより小さなモジュールの配置構造が挙げられるが、これはフィールドもしくはアレイの形で提供されていてもよい。このようなμ－ＬＥＤモジュールは、本願でも同様に開示されている。

通常、μ－ＬＥＤはランベルト放射体であり、そのため大きな立体角で放射する。しかしながら、画素化アレイ、特にμ－ディスプレイでは、既に説明したように、発光面に対して垂直な方向性のある放出が、各種用途に関して重要であるか、または望ましい。

このように、光電子デバイスは、光電子デバイスからの発光面から出射する光を生成するための複数の光源と、発光面と複数の光源との間に配置された少なくとも１つのフォトニック構造体とを有する配置構造を含んでいる。少なくとも１つのフォトニック構造体（特に、フォトニック結晶または本明細書ではカラム構造体とも呼ばれるピラー構造体）によって、光が光出射面を通ってデバイスから出る前に、放出された光のビーム整形が行われる。

特に、フォトニック構造体は、光源から生成された光をビーム整形するように構成されていてもよい。特に、光が光出射面から少なくとも実質的に垂直に出射するように、フォトニック構造体が形成されていてもよい。このようにして、放出された光の指向性が大幅に改善される。

一構成によれば、配置構造は、複数の光源、特にμ－ＬＥＤを行と列とに配置したアレイである。μ－ＬＥＤは、画素またはサブ画素で構成されており、個別に駆動制御可能である。いくつかの態様では、配置構造はモノリシックに構成されたアレイとして実現されており、他の態様では、アレイにはμ－ＬＥＤモジュールまたは個別のμ－ＬＥＤが実装されている。この配置構造は、少なくとも部分的にμ－ＬＥＤまたは光源を含むか接触させたものと、フォトニック結晶とを含む。これは層内に配置または形成されている。そのため、フォトニック結晶は、アレイの画素が配置された層内に直接配置されていてもよい。あるいはフォトニック結晶は光源の上の層内に配置されることもあるが、フォトニック結晶は光源と光出射面との間に位置する。

この層は半導体材料を有し、フォトニック結晶は半導体材料にパターニングされていてもよい。半導体材料の例としては、ＧａＮまたはＡｌＩｎＧａＰ材料系が考慮される。他の可能な材料系の例としては、ＡｌＮ、ＧａＰおよびＩｎＧａＡｓが挙げられる。

フォトニック結晶は、半導体材料中に光屈折率の周期的な変化を形成することによって実現することができ、このために、例えばＮｂ_２Ｏ_５（ニオブ（Ｖ）酸化物）などの高屈折率材料を使用し、それを適宜半導体材料に導入することで、周期的または決定論的非周期性な構造体が形成される。フォトニック構造体は、例えばＳｉＯ_２のような低屈折率材料で充填されていてもよい。このように、高屈折率と低屈折率との間で屈折率の変化が生じる。この場合、このフォトニック結晶は、光出射方向に平行に延びる面内で、互いに直交する２つの空間方向に光屈折率の周期的な変化を有する２次元フォトニック結晶として形成されることが好ましい。

フォトニック結晶は、高屈折率材料、例えばＮｂ_２Ｏ_５に形成された穴部もしくは凹部によって実現されていてもよい。このようにして、対応するパターニング部を高屈折率材料に形成することでフォトニック結晶を形成することができ、または形成されていてもよい。それに対して、穴部または凹部を取り囲む材料は、異なる屈折率を有している。

別の態様では、この配置構造は、光源として複数のμ－ＬＥＤを有しており、μ－ＬＥＤは第１の層に配置され、フォトニック結晶は更なる第２の層に配置または形成されている。第２の層は、第１の層と光出射面との間に位置する。特にアレイ状に配置されたμ－ＬＥＤとの組み合わせでは、μ－ＬＥＤを有する第１の層の上にある更なる第２の層においてフォトニック結晶が設けられていてもよい。これは、好ましくは２次元フォトニック結晶として形成されており、光出射面に平行で互いに直交して延びる２つの空間方向に光屈折率を周期的に変化させる形で実現されている。第２の層の高屈折率材料の例としては、ここでもＮｂ_２Ｏ_５を挙げることができ、高屈折率材料に穴部もしくは凹部を設けてフォトニック結晶はパターニングされていてもよい。フォトニック構造体は、低屈折率材料、例えば二酸化ケイ素で充填されていてもよい。このように、第２の層は２つの異なる屈折率を有する材料の構造を有している。

μ－ＬＥＤは、横型μ－ＬＥＤと縦型μ－ＬＥＤとに区別することができる。横型ＬＥＤの場合、電気端子は光出射面に面していないＬＥＤの背面にある。それに対して、縦型ＬＥＤは、ＬＥＤの正面と背面とにそれぞれ１つずつ電気端子がある。この場合、正面は光出射面の方を向いている。

両極性の電気的コンタクトが背面にある画素化アレイでは、アレイ表面全体を、例えばフォトニック結晶の形で、特にメサトレンチまたはコンタクト面を残すことなくパターニングすることができる。キャリア基板の下に横型μ－ＬＥＤを配置した場合も、同様の配置構造となる。一構成によれば、光源を電気的に接触させるための横型μ－ＬＥＤのアレイまたは配置構造において、生成された光を反射する接点層によって、両極がそれぞれ電気的に接続されていてもよく、接点層は、上面にある光出射面から見てフォトニック構造体および光源の下方に位置する。接点層は、各極間の短絡を回避するために、少なくとも２つの電気的に分離された領域を有していてもよい。

他の構成によれば、光源と電気的に接触させるための縦型発光ダイオードの配置構造において、光出射面に面していない、特に正側の、第１の接続用コンタクトが、生成された光を反射する接点層に電気的に接続されていてもよく、接点層は、上面にある発光面から見てフォトニック構造体および光源の下方に位置する。一方、光出射に面している、そのつど他方の、特に負側の、第２の接続用コンタクトが、導電性で光学的に透明な材料の層、特にＩＴＯによって電気的に接続されていてもよい。層とミラー接点層との間に充填材料が配置されていてもよい。いくつかの態様では、この導電層自体をパターニングして、フォトニック特性を持たせることもできる。他の態様では、フォトニック構造体は導電層の上に作り出される。

一構成によれば、光源もしくはμ－ＬＥＤの各々は、再結合ゾーンを有していてもよく、フォトニック結晶は、フォトニック構造体が再結合ゾーンの領域に存在する光学的な状態密度を変化させるように、特に、伝搬方向が光出射面に平行および／または小さな角度をなす少なくとも１つの光学モードに対してバンドギャップが生成されるように、再結合ゾーンの近くに配置されていてもよい。

再結合ゾーンの領域に光学的バンドギャップを発生させるために、フォトニック結晶が再結合ゾーンに非常に近いことが有用である。さらに、バンドギャップを形成するためには、光出射面に対して垂直な方向から見てフォトニック結晶の高さが大きく、特に３００ｎｍ以上であることが好都合である。したがって、フォトニック構造体により、伝搬方向が発光面に対して平行および／または小さな角度をなす光の放出が抑制され得るため、光を生成する領域で既に放出された光に指向性を持たせることができる。これにより、光は光出射面に対して垂直な限定された発光円錐（Emissionskegel）でのみ発生する。ここで、発光円錐の開口角はフォトニック結晶に依存し、小さな値、例えば最大２０°、最大１５°、最大１０°、最大５°とすることができる。

フォトニック結晶は、光スポットの位置とは無関係に、光出射面に平行に広がる面に対して配置されていてもよい。

フォトニック構造体は、光出射面と複数の光源との間に少なくとも部分的に延在する複数のピラー構造体を含んでいてもよく、それぞれのピラーは、光源に割り当てられており、光出射面に対して垂直な方向から見たときにこれと同一平面上にある。ピラーまたはカラムは、好ましくは光出射面に対して垂直に延在する長手方向軸線を有している。ピラーとそれに割り当てられた光源とが同一平面上に整列している場合、特にピラーの長手方向の延長軸線が光源の中心点と交差していることを意味する。

長手方向軸線に直角方向で見ると、ピラーは、円形、正方形または多角形の断面を有し得る。好ましくは、ピラーは高さ対直径のアスペクト比が少なくとも３：１である。ここで、高さはピラーの長手方向軸線の方向に測定される。特にピラーは、例えばＮｂ_２Ｏ_５などの高屈折率材料で形成されている。周囲の材料に比べて屈折率が高いため、ピラーの長手方向軸線に平行な方向の発光量を他の空間方向に比べて増加させることができる。ピラーが導波路の役割を果たす。これにより、ピラーの長手方向軸線に沿った光が、他の伝搬方向に沿ったものと比べて効率的に取り出される。そのため、光の長手方向軸線の方向への指向性を向上させることができる。さらに、光の長手方向軸線は光出射面に対して垂直に延びることが好ましいため、光出射面に対して垂直な光取り出しの改善を図ることができる。

この配置構造は、第１の層に配置された画素に配列された複数のμ－ＬＥＤを光源として有するアレイであってもよく、ピラーは更なる第２の層に配置されていてもよく、第２の層は、第１の層と光出射面との間にある。そのため、ピラーは画素化アレイの表面に配置されていてもよい。この場合、ピラー構造体もしくはカラム構造体は、高屈折率材料から、独立して形成されていてもよい。さらに、ピラーの間の間隙には、低屈折率の二酸化ケイ素などの充填材料が充填されていてもよい。

別の態様では、配置構造は、第１の層に配置された複数の画素を光源として含むアレイであってもよく、ピラーも同様に第１の層に配置されていてもよい。特に、ピラーは、ピラーの少なくともそれぞれの部分が、ピラーに割り当てられた光源よりも光出射面に近づくように、第１の層に配置されていてもよい。これにより、ピラーは、光源と光出射面との間の光導波路として機能することができる。ピラーは、第１の層に設けられたアレイの半導体材料から形成されていてもよく、半導体材料は高屈折率を有している。特に、第１の層の半導体材料は、ピラーが残るようにエッチングで除去してもよい。ピラーの間の間隙には、ここでも低屈折率材料が充填されていてもよい。

別の態様では、配置構造は、画素単位で配置された複数のμ－ＬＥＤを光源として有するアレイであってもよく、画素はピラーに形成されている。このようにして、個々の画素がピラーの形をしたアレイを作成することができる。この点において、各ピラーは、有利にはμ－ＬＥＤであり、個々の画素として機能する。ピラーの長手方向軸線を基準にして見ると、ピラーの長さは、放出される光の半波長に対応することができ、ピラーによって形成されるμ－ＬＥＤの再結合ゾーンは、好ましくはピラーの中心に位置することになる。そのため再結合ゾーンは、フォトニック状態密度の局所極大に位置する。これにより、ピラーの長手方向に平行な発光量を大幅に増やすことができる。導波路効果により、長手方向軸線に平行な伝搬方向の光は、他の伝搬方向の光よりも効率的に取り出される。

ピラーの高さ対直径のアスペクト比は、有利には３：１である。一般的な発光波長では、ピラーの高さは約１００ｎｍで、直径は３０ｎｍである。高さおよび／または直径を大きくしてスケールアップすることも可能で、これはより簡単に製造することができる。その場合、比率は、例えば前述の３：１のように同じままであり、さらに、影響を受ける光の波長に対して一定の比率であると好都合である。光源を有するピラーの間には、ピラーの半導体材料よりも屈折率の低い材料、例えばＳｉＯ_２が充填されていてもよい。

光源を有するピラーの場合、光出射面に面していないピラーの下面にｐ型コンタクトを設けることができる。ｎ型コンタクトは、例えば、ピラーの上面にピラーの半分の高さで設けてもよい。ｎ型コンタクトは、透明な導電性材料の上に設けることができ、特に充填材料の中間層として、またはピラーの上の最上層として設けることができる。ｎ型コンタクト層の材料としては、例えばＩＴＯ（酸化インジウムスズ）が考えられる。また、ｎ型コンタクトとｐ型コンタクトとを逆に配置することも可能である。

特に、ピラーまたはカラムとして形作られ、特に縦型である、電気的接触のための発光ダイオードの配置構造の場合、そのつど一方の、特に正側の、第１の極が、発光ダイオードの第１の長手方向端部上および／または当該端部に沿って形成されていてもよい反射性接点層に電気的に接続されていてもよい。そのつど他方の、特に負側の、第２の極は、導電性で光学的に透明な材料、特にＩＴＯの更なる層に電気的に接続されていてもよい。この層は、中間層としてピラーまたはカラムの中心に配置されていてもよいし、ピラーの第２の長手方向端部上および／または当該端部に沿って配置されていてもよく、第２の長手方向端部は第１の長手方向端部とは反対側にある。

更なる態様によれば、特に平面の、画素を有するアレイ、またはμ－ＬＥＤの配置構造から、発光面に対して垂直方向の光の放出を生成するための光電子デバイスが提案されており、光学的に作用する構造体、特にフォトニック結晶やピラー構造体などのナノ構造体が、光を垂直方向に放出するために、発光面全体に沿ってパターニングされている。更なる態様によれば、特に平面の、画素化アレイ、またはμ－ＬＥＤの配置構造から、発光面に対して垂直方向の光の放出を生成するための光電子デバイスの製造方法が提案されており、光学的に作用する構造体が、光を垂直方向に放出するために、発光面全体に沿ってパターニングされている。

特に、プラナアレイとは、特に平面状のアレイを意味している。さらに、アレイまたはフィールドの表面は、有利には平滑である。特に、画素化アレイは、モノリシック画素化アレイである。

言及したすべての材料、特にフォトニック結晶、ピラー、または充填材料における材料は、好ましくは、低い吸収係数を有している。特に、ここでいう吸収係数とは、電磁放射が所定の材料を通過する際の強度の低下を示す指標である。

フォトニック結晶は、自体公知のリソグラフィ技術を用いて製造することができる。自体公知の技術としては、例えば、ナノインプリントリソグラフィまたは液浸ＥＵＶステッパ（ＥＵＶは極紫外線のことである）が挙げられる。

フォトニック結晶の更なる可能性は、電磁放射、特に可視光線を振動方向に対して偏光させる特性に基づくものである。電磁放射を偏光させるフォトニック構造体を用いることで、特に、特殊な画像を記録したり、適切なディスプレイに表示したりすることが可能になる。ユーザーに３次元画像を感じさせる画像を生成するために、通常、相補的な複数の偏光方向を適切に組み合わせて生成される。

したがって、必要に応じて偏光を提供することができる照明ユニットは、光の生成に用いられるエミッタに加えて、更なる複数の光学部品を備えていることが定期的に問題となる。そのため、対応する照明ユニットの構造が比較的複雑になり、製造コストが高くなる。さらに、さまざまな部品は少なからず設置スペースを必要とするため、例えば拡張現実用途または家電製品の分野で必要とされる照明ユニットを小型化しようとすると、多くの場合において壁に突き当たる。比較的最近では、オートモーティブ分野でも、見る人に３次元効果を作り出す画像を生成することが求められるようになってきた。

こうした問題やその他の問題を解決するために、特に光出射面を介して光線を放出する少なくとも１つのエミッタユニット、特にμ－ＬＥＤを有する配置構造もしくは光電子構造素子が提案されている。この構造素子は、さらに偏光素子を有しており、これは、少なくとも部分的に光出射面に隣接しており、エミッタユニットから放射される光線が偏光素子を通過する際に、その偏光および／または光度を変化させる。ここでは、偏光素子が３次元フォトニック構造体を有する配置構造を特徴とする。

配置構造もしくは光電子構造素子は、μ－ディスプレイまたはμ－ディスプレイモジュールの画素素子であってもよい。エミッタユニットは、μ－ＬＥＤで形成されていてもよい。複数の画素が行と列とに配置された１つ以上のこのようなモジュールによって、見る人に３次元画像の印象を与える１つまたはより正確には複数の画像を生成することができる。

偏光素子が偏光を変えるという表現には、偏光されていない光線から偏光された光線を生成することも含まれる。偏光素子は、偏光を生成したり変化させたりせずに、場合によっては波長に依存する光線の光度の変化のみを引き起こすこともできる。したがって、「偏光素子」という用語は、すべての構成形態において偏光の変化もしくは生成が提供されていなければならないという意味で、狭義に解釈されるべきではない。

提案された構成では、エミッタ、例えばμ－ＬＥＤによって生成された光線が偏光素子に直接入る光電子構造素子が提供されることで、必要に応じて偏光された光線を提供するための特にコンパクトなユニットが実現され、このユニットはまた、このような更なる構造素子および／または偏光素子、好ましくは相補的な特性を有する少なくとも１つの偏光素子と組み合わせることができる。

３次元フォトニック構造体、特にフォトニック結晶を、電磁放射、有利には可視光線を偏光させるために使用することの本質的な利点は、フォトニック構造体をエミッタの光出射面の領域に配置することで、特にコンパクトで省スペースな解決策が提供されることである。特別に構成された偏光素子を光出射面に隣接させることで、電磁放射を適切に偏光させることができ、しかも偏光素子の偏光方向にその偏光が対応していない電磁放射の損失を最小限に抑えることができる。一般的には、光出射面上にフォトニック構造体が配置されていることや、光出射面が配置されている半導体層内もしくは光出射面がビーム方向に隣り合う半導体層上にフォトニック構造体が適切に形成されていることが考えられる。

ここでは、偏光素子として使用される３次元構造体によって、照明ユニットの放射パターンをその偏光特性に関して特に効果的に変化させることができ、その結果、異なる偏光特性または放射方向によって異なる波長を識別することができるという点が特に有利である。

一態様によれば、エミッタユニットは、少なくとも１つのμ－ＬＥＤを有している。これに関連して、μ－ＬＥＤが、好ましくは白色、赤色、緑色または青色の光を発し、それが偏光素子に入射し、偏光素子によって光線が振動方向に偏光されることが考えられる。これに関連して、μ－ＬＥＤは変換材料を含んでいてもよく、変換材料が放射した光が所望の波長ひいては色に変換されることになる。

その他の点では、更なる態様によれば、エミッタユニット、特にμ－ＬＥＤおよび偏光素子が、層スタック内で互いに重なるように配置された異なる層から形成されることが提案されている。また、エミッタの少なくとも１つの層において生成された光線が、層スタックから環境に放射される前に、同様に層の形をしている偏光素子に入ることが重要である。有利な方法では、偏光素子として使用される３次元構造体が、エミッタユニットと同じ半導体チップ上または内部に配置されることが考えられる。

エミッタユニットをμ－ＬＥＤとともに使用する場合、フォトニック構造体はμ－ＬＥＤチップに適用されるか、またはμ－ＬＥＤチップの少なくとも一部であることがさらに考えられる。かかるμ－ＬＥＤのさまざまな構成が本願に開示されている。その点では、μ－ＬＥＤはモノリシックに製造されていてもよく、行と列とに配置されたμ－ＬＥＤのより大きなアレイの一部であってもよい。これらは一緒に処理・製造してもよい。個々の色のμ－ＬＥＤを１つの画素にまとめ、周囲を構造体で取り囲むことで、特に主放射方向への光の案内を改善することができる。

このような構成により、特に省スペースでエネルギー効率の高い光電子構造素子が提供され、この素子により、偏光線が既にチップレベルで直接生成され、このために下流側のビーム経路に追加の光学素子を配置する必要がなくなる。

更なる態様では、偏光素子は、螺旋状および／または棒状の構造要素（Strukturelemente）を有している。この場合、３次元フォトニック構造体は、エミッタユニットもしくはμ－ＬＥＤから発せられた光が特定の偏光でのみフォトニック構造体から出射するように構成される。光出射面の領域に螺旋状および／または棒状の構造要素を有する対応する３次元フォトニック構造体には、特定の偏光方向の光線のみが透過する。有利には、構造体の構成および寸法は、それぞれの場合においてエミッタユニットから放出された光線に適合されている。螺旋状の構造では円偏光が得られ、棒状の構造では構造体を通り抜ける光線が直線偏光になる。

更なる態様によれば、変換材料が使用される場合、３次元フォトニック構造体は、μ－ＬＥＤと変換素子との間のビーム経路に、または変換素子の後方に配置され、それによって励起光および／または変換された光線が適切に偏光されることがさらに考えられる。変換素子と３次元フォトニック構造体を同一の層で組み合わせることも可能である。これにより、直接偏光され、変換された光を生成することができる。

例えば、３次元フォトニック構造体に変換材料を充填することもできる。変換材料には、Ｃｅ^３＋（Ｃｅはセリウム）、Ｅｕ^２＋（Ｅｕはユーロピウム）、Ｍｎ^４＋（Ｍｎはマンガン）またはネオジムのイオンがドープされていてもよい。ホスト材料としては、例えば、ＹＡＧまたはＬｕＡＧを使用することができる。ここで、ＹＡＧは、イットリウム・アルミニウム・ガーネットの略である。ＬｕＡＧは、ルテチウム・アルミニウム・ガーネットの略である。

量子ドットを変換材料として３次元フォトニック構造体に充填することもできる。量子ドットは非常に小さく、例えば１０ｎｍの範囲の大きさである。そのため、３次元フォトニック構造体の充填に特に適している。一般的には、構造体が形成される層から材料をエッチング除去して構造体を形成することが考えられる。このようにして形成された凹部に、例えば量子ドットを含む変換材料を充填することができる。量子ドットは、例えば、凹部を充填する液体材料に組み込まれていてもよい。液体材料を少なくとも部分的に蒸発させて、量子ドットを凹部に残すようにしてもよい。この場合、液体材料の一部が固まることがある。そのため、量子ドットはマトリクスに埋め込まれていてもよい。

フォトニック構造体は、通常、量子ドットのスペクトル特性を変化させない。しかしながら、量子ドットの発光スペクトルは狭帯域である。フォトニック構造体は、この狭帯域の発光スペクトルに適合させることができ、これにより、フォトニック構造体が提供する方向選択性を向上させることができる。こうして、フォトニック構造体によって、変換体としての量子ドットの放射パターンに非常に効率的に影響を及ぼすことができる。

別の態様では、偏光素子は、少なくとも１つの３次元フォトニック結晶を有する。同様に、偏光素子が、偏光素子を通過する光線のビーム経路に沿って連続して配置された少なくとも２つの２次元フォトニック結晶を有することも考えられる。

３次元フォトニック結晶またはビーム経路中に連続して配置された少なくとも２つの２次元フォトニック結晶体を使用することで、光線が入射する構造体が特定の波長または複数の特定の波長の光線に対して透過性を持ち、かつ／または特定の方向にのみ透過するようにすることも好都合であり得る。このようにして、偏光素子に入射する光線の所望の偏光を調整することも可能である。これに関連して、構造体を変換材料で直接製造したり、他の材料からなる追加の層に組み込んだりすることが考えられる。これにより、３次元フォトニック構造体の特性は、さまざまな波長に対して透過条件が異なるように設計されることが好ましい。このようにして、例えば、変換された光線は妨げられずに偏光素子を通過することができ、励起光は向きを変えることが可能になる。同様に、一方では光線、すなわち励起光と、他方では変換された光線のうちの少なくとも１つが、特定の偏光でのみ偏光素子を通過することも考えられる。

いくつかの構成では、偏光素子が、偏光素子を通過する光線の波長に応じて、少なくとも２つの異なる透過率を有していることがさらに規定されていてもよい。これに関連して、特別な発展形態では、エミッタユニットが、μ－ＬＥＤと、μ－ＬＥＤが放射する励起光によって励起されたときに、変換された光線を発する変換材料を有する変換素子とを備え、偏光素子に入射する励起光は、偏光素子を通過したときに、変換された光線が通過する場合と比較して、異なって偏光し、かつ／または異なった強さで吸収することが規定される。

このように、３次元フォトニック構造体の特性は、さまざまな波長に対して透過条件が異なるように設計されている。この場合、例えば、変換された光は妨げられずに３次元フォトニック構造体を通過することができ、励起光は向きを変えられることが考えられる。同様に、変換された光線は、特定の偏光でのみ３次元フォトニック構造体から出射することも考えられる。

さらに、いくつかの態様では、異なる波長を有する２つの放射のうちの一方が、偏光素子の偏光および伝搬方向の異なる特性によって識別されることが考えられる。したがって、有利には、完全な変換を実現するμ－ＬＥＤと変換素子との組み合わせでは、特定の波長を有する放射の比較的小さな部分を除いて、励起光の一部がフィルタリングされ、その結果、変換材料のより薄い層を使用できることが提案されている。

本明細書に記載した構造体は、特に小型で製造することができる。例えば、いくつかの態様では、μ－ＬＥＤを有するエミッタユニットが提供され、偏光素子の３次元構造体が、μ－ＬＥＤチップ上に直接、好ましくは、生成された光線が光出射面に達するμ－ＬＥＤの半導体層上に施与される。かかる構成によれば、３次元フォトニック構造体は、μ－ＬＥＤチップ上またはμ－ＬＥＤチップ内に直接配置される。このような技術的解決策により、偏光線放出に基づき画像生成の解像度を向上させることができ、ビーム生成用の部品を比較的小型に構成することができる。これは例えば、相補的な特性を有する複数の部品もしくは複数の部品ユニットから放出された光線が共通の光学系を介して結像されることで実現できる。これに適した光学系が本願に開示されている。このようにして形成された照明ユニットは、特に拡張現実用途および／または家電製品の分野で使用することができる。

別の観点は、光出射面を介して光線を発する少なくとも１つのエミッタユニットと、偏光素子であって、光出射面に少なくとも部分的に隣接し、エミッタユニットから放出される光線が偏光素子を通過する際に、その偏光および／または光度を変化させる偏光素子と、を備えた光電子構造素子の製造方法に関するものである。

この方法は、エミッタユニットとしてμ－ＬＥＤまたはμ－ＬＥＤのアレイを使用し、その光出射面に偏光素子として３次元フォトニック構造体を、例えば二光子リソグラフィまたは斜め蒸着法によって施与し、かつ／または光出射面に隣り合うμ－ＬＥＤの半導体層にフォトニック構造体を導入することによって発展させることができる。３次元構造体は、μ－ＬＥＤが発する光線の波長に応じて寸法を変えることができる。

このようにして、本願に開示されている原理および構造体もしくは対象物に基づく光電子構造素子は、３次元画像を生成するためのデバイス、特にディスプレイ、モニタまたはスクリーンに表示するためのデバイスに使用することができる。いくつかの態様では、両目に異なる極性の光を照射することで、それぞれの光、もしくは生成された画像や表示物が、僅かに異なる位置に結像されることで、見る人に３次元的な印象が与えられる。

特に、本明細書で提示されている技術に基づいて、拡張現実用途さらにはオートモーティブ分野のための３次元画像をコンピュータ支援で生成することができ。ここで有利なのは、偏光素子として３次元フォトニック構造体を有する本願で開示された光電子構造素子が、偏光特性に関してμ－ＬＥＤの放射パターンを変化させ、その結果、波長固有の偏光特性または放射方向が異なることに基づき、さまざまな波長の識別を達成できることである。

偏光線は、特にμ－ＬＥＤチップのレベルでは、エミッタユニットを用いて基板上で直接生成することができるか、または完全変換により選択性を向上させることができる。これにより、位置決めの際に誤差またはずれを生じさせる可能性のある別個の素子は必要とされない。適切に偏光された光線を発することで、３次元画像の解像度を向上させると同時に、画像生成に必要な部品もしくは照明ユニットを削減することができる。これは、特に、共通の相補的な特性を有する複数の部品の光を、共通の光学系を介してディスプレイ、スクリーン、あるいは見る人の網膜上にも直接結像することで実現できる。特に拡張現実用途および家電製品の分野では、相補的な偏光素子を組み合わせることで、特に好ましくは３次元画像を生成することができる。

いくつかの別の態様では、フォトニック構造体またはフォトニック結晶を使用して、光電子構造素子の遠方界特性を適切に変更することができる。そのため、特に、光出射面を介して電磁放射を発する少なくとも１つの光電子エミッタユニットを備えた配置構造が提案されている。さらに、電磁放射が光出射面を介して出射する前に、電磁放射をビーム整形するためのフォトニック構造体が設けられており、このフォトニック構造体は、電磁放射が特定の定義された遠方界を有するように電磁放射を整形する。

光電子エミッタユニットは、μ－ＬＥＤとして形成されている。光電子エミッタユニットは、複数のμ－ＬＥＤを備えたアレイを有していてもよい。このように、複数のμ－ＬＥＤの上にフォトニック構造体が設けられている。

このように、フォトニック構造体は、この配置構造の光電子エミッタユニットの放射パターンを、ランベルト放射体から遠方界での定義された放射パターンへと変化させる。したがって、電磁放射が特定の遠方界を有するという表現は、特に遠方界において放射パターンが定義されており、ランベルト放射体の放射パターンとは異なることを意味している。この点において、「遠方界」とは、用途に応じて、照明ユニットから少なくとも数センチあるいは数メートル離れた領域を意味し、ここでは磁界と電界とが直交している。

フォトニック構造体は、特に層内に、光出射面の下および／または光電子エミッタユニットと光出射面との間に配置されていてもよい。そのため、光はそこを通過してから、最終的に構造素子から出射する必要がある。そのため、フォトニック構造体はこの配置構造に組み込まれていてもよく、コンパクトに形成することができる。フォトニック構造体は、光出射面に組み込まれていてもよいし、フォトニック構造体の端面が光出射面を形成していてもよい。

いくつかの態様では、フォトニック構造体は、１次元フォトニック構造体、特に１次元フォトニック結晶である。例えば、フォトニック構造体は、電磁放射が第１の空間方向に関して少なくともほぼコリメートされるように構成されていてもよい。したがって、少なくとも第１の空間方向に関しては、コリメートされたビームを生成することができる。

放射方向から見て、光出射面の下流側にコリメーション光学系が配置されていてもよく、光学系は、第１の空間方向と直交する更なる第２の空間方向に電磁放射をコリメートするように形成されている。第１の方向と第２の方向とは、平面状の光出射面に平行な互いに直交する方向であってもよい。このように、光出射面から離れる方に向かい、第１の方向と第２の方向の両方に直交する主放射方向に沿って、両方向にコリメートされたビームを生成することができる。

本発明の一構成によれば、フォトニック構造体、特に１次元フォトニック結晶として形成されたフォトニック構造体は、電磁放射の主放射方向が光出射の法線に対してある角度で延びるように構成されていてもよく、この角度は０度ではない。そのため、主放射方向は、光出射面の法線に対して傾斜して延びていてもよい。これにより、少なくとも一方向にコリメートされたビームが、例えば、光出射面から斜めに出射することができる。

１次元フォトニック結晶として形成されたフォトニック構造体は、光出射面の下、特に直下の層に配置されていてもよい。この場合、１次元フォトニック結晶は、光屈折率の異なる２つの材料が一方向に延びる、周期的に繰り返されるシーケンスを有していてもよい。材料はそれぞれ長方形または平行四辺形の横断面を有していてもよい。この場合、材料が互いに接触し合う界面は、光出射面に対して傾斜していてもよい。

このような構造体は、例えば、光出射面を有する基板に、光出射面に対して斜めに互いに平行に延びるトレンチをエッチングすることで形成することができる。このトレンチには、エッチング除去された基板材料とは異なる光屈折率を有する材料を充填することができる。ここでの角度は、光出射面に対するトレンチの傾きに依存していてもよく、トレンチの幅もしくはトレンチの間に残る基板材料の幅は、フォトニック構造体が有効な波長に影響を及ぼす。典型的には、トレンチの幅と、トレンチの間に位置する基材の幅とは、電磁放射の波長に合わせられる。

いくつかの態様では、フォトニック構造体は、２次元フォトニック構造体、特に２次元フォトニック結晶であってもよい。２次元フォトニック構造体の端面が照明ユニットの光出射面を形成していてもよいし、２次元フォトニック構造体が光出射面の下の層に配置されていてもよい。

２次元構造体、特に２次元フォトニック結晶は、電磁放射が遠方界で定義された、特に離散的なパターンを形成するように、電磁放射に影響を与えるように構成されていてもよい。そのため、照明ユニットは、例えば、顔認識のための表面トポグラフィーシステムなどに使用することができる。

前述のように、フォトニック構造体は、光出射面の下の層に配置されていてもよいし、フォトニック構造体の端面が光出射面を形成することで、フォトニック構造体が光出射面の直下にあり、光出射面を一緒に包含してもよい。

フォトニック構造体は、光電子エミッタユニットの半導体層に形成されていてもよい。

光電子エミッタユニットは、変換材料層を含んでいてもよく、フォトニック構造体は、変換材料を有する層に、または変換材料層と光出射面との間の層に形成されていてもよい。

光電子エミッタユニットは、例えばＶＣＳＥＬ（垂直共振器型面発光レーザー：vertical-cavity surface-emitting laser）など、少なくとも１つの光電子レーザーを有することができる。複数のレーザーをフィールド状に配置することも考えられる。

別の観点は、光がエミッタもしくはμ－ＬＥＤを離れた後の適切な投影ユニットによる光の案内、すなわち光源からユーザーの目に達するまでの道程に関している。いくつかの解決策では、ディスプレイはユーザーの目線の先にある。これらの解決策は、主にオートモーティブやその他の用途に関連している。仮想的な要素を直接の視線の外側に作り出し、続けてその光をユーザーの目に案内することも可能である。いずれの場合も、ユーザーに投影される画像が十分なシャープさとコントラストを持っていることを確認する必要がある。すなわち、隣り合う２つの画素間で異なるRabeがユーザーに同じ印象を与えるように、画素は互いに分離されている必要がある。

いくつかの態様では、μ－ディスプレイ配置構造またはディスプレイアレイは、例えば、μ－ＬＥＤアレイから放出された光を特定の空間方向に向けたり、その発散を低減したり、μ－ＬＥＤアレイから放出された光ビーム束の整形を可能にしたりするために、光学系を有している。このために光学系は、例えば、光学レンズまたは／およびリフレクタを含んでいてもよい。例えば、光学系は、放出された光の色を変えるための光学フィルターをさらに含んでいてもよい。さらに、光学系は、放出された光のより良好な均質化を可能にするために、例えば、光散乱手段を含んでいてもよい。

μ－ディスプレイを備えた配置構造は、個々のμ－ＬＥＤ用の光学系、またはμ－ＬＥＤアレイの一部もしくは全部のμ－ＬＥＤ用の共通の光学系を有していてもよく、例えば、これらのμ－ＬＥＤが発する光を特定の空間方向に向けたり、その発散を低減したり、μ－ＬＥＤが発する光ビーム束の整形を可能にしたりする。光学系は、例えば、このために光学レンズまたはリフレクタを含んでいてもよい。さらに、光学系は、例えば、μ－ディスプレイの一部または全部のμ－ＬＥＤの放出された光の光色または均質性を変えるために、光学フィルターおよび／または光散乱手段を含んでいてもよい。光学系は、例えば、μ－ＬＥＤアレイのμ－ＬＥＤに対して共通のキャリア上に配置されていてもよい。

別の観点では、発光ディスプレイが直接視線に入ってこない場合には、光の案内の態様が考えられる。このために、発光デバイスの下流側で、異なる色の光を発する少なくとも２つの発光デバイスを有する導光体配置構造が提案されている。

この配置構造は、発光デバイスから生成された光が導光体にカップリングされるように配置された第１および第２の細長い導光体を含んでいる。このために導光体配置構造は、さらに、第１の細長い導光体に隣接して配置され、第１の色の光を第１の細長い導光体に取り込まれるように構成された第１の取り込み素子をさらに備えている。第２の取り込み素子は、細長い第２の導光体に隣接して配置され、第２の色の光を細長い第２の導光体に取り込まれるように構成されている。第１および第２の細長い導光体の各々の対応する先端部分には、対応する取り出し素子が配置されている。これらは、光をユーザーの目に導くものである。導光体素子は、ユーザーの視界を損なうことなく、ユーザーの直接の目線に配置され得るように、透明な材料を有していてもよい。取り込み素子および取り出し素子は、別個の要素として実装されていてもよいし、例えば、対応する導光体上のコーティングとして実装されていてもよい。

発光デバイスは、μ－ＬＥＤディスプレイまたはμ－ＬＥＤディスプレイマトリクスなどを有していてもよい。これらのデバイスは、モノリシックに集積されていてもよい。異なる色のサブ画素が個々のデバイスに統合されていてもよい。別の方法として、複数のμ－ＬＥＤディスプレイを提供してもよく、μ－ＬＥＤディスプレイの各々は、特定の色の光を生成するように適合されている。この場合、生成された光は、μ－ＬＥＤディスプレイの前に置かれた異なる光学系によって組み合わされる。異なるMikoディスプレイを使用することで、異なる色のサブ画素を同じ基板に配置する解決策と比較して、個々の画素のサイズに関する技術的要件を軽減することができる。上記の解決策では、発光デバイスからの光を対応する導光体に選択的に取り込むために、異なる取り込み素子を使用している。一態様では、更なる第３の取り込み素子が提供され、第２の取り込み素子の反対側に配置されている。第３の取り込み素子は、第３の色の光を細長い第２の導光体に取り込まれるように適合されている。異なる取り込み素子は、異なる色の光を対応する導光体に別々に取り込むことを可能にする。分離することで、異なる色または波長の光を処理した場合の問題に対処することができる。この点について、第３の色の光は、第２の色よりも長い波長を有していてもよい。

設計に応じて、導光体に対してずれた位置やオフセットした位置で光が発生することがある。それに従って、発光デバイスで生成された光は、導光体の表面に対して３０°～９０°、特に４５°～９０°、特に６０°～９０°の入射角を有していてもよい。言い換えれば、光が取り込み素子によって導体に取り込まれるとき、光は細長い導光体に対して平行ではない。いくつかの態様では、第１および第２の取り込み素子の少なくとも１つは、対応する細長い導光体の側壁に配置されていてもよい。対応する取り込み素子の寸法は、発光配置構造の異なる画素からのすべての光を取り込むように選択される。

第１および第２の細長い導光体は、互いに実質的に平行に配置されていてもよい。これらは、取り込み素子および取り出し素子のためのスペースを提供するために、当該導光体の間にスペーサー要素を使用して互いに分離されていてもよい。取り込み素子とは別に、対応する導光体の先端部分は、取り出し素子を有していてもよい。細長い第１の導光体の出力部に配置された取り出し素子は、第１の色の光を取り出すように適合されている。細長い第２の導光体の出力部に配置された取り出し素子は、第２の色の光を取り出すように適合されている。さらに、一部の変形例では、第３の取り出し素子が提供されている。第３の取り出し素子は、細長い第２の導光体の出力に、第２の取り出し素子とは反対側に設けられ、第３色の光を取り出す。対応する取り出し素子は、対する取り出し素子によって取り出された光がユーザーの目に向かうように配置されている。取り出し素子のいくつかが異なる色の光に対して透過性であると適切である。例えば、第１の取り出し素子は、第２および／または第３の色の光に対して透過性である。第２の取り出し素子は、少なくとも第３色の光に対して透過性であってもよい。

μ－ＬＥＤはサイズが小さいため、光電子構造素子にとっては、効率的なビーム取り出しを実現することが１つの難題となっている。同様に、ビームを光学デバイスに適切に取り込むためには、ビームが出るときには既にコリメートされていることが望ましい。μ－ディスプレイ上の個々の構造素子のサイズが小さいため、個々の素子の前方に置かれる古典的なレンズは実現が困難である。そのため、以下では、湾曲した発光面に基づくフォービエイテッドディスプレイを使用したコンセプトが提示される。それに加えて、低い結像誤差を実現する必要がある。

このコンセプトの出発点となるのが、発光光電子素子と、発光光電子素子によって生成された電磁放射をビーム変換するための光学デバイスとを有する照明配置構造であり、光電子構造素子はマトリクス状に配置された複数の発光領域を含み、各発光領域には主ビーム方向が割り当てられている。

これに関連して、発光光電子構造素子の発光領域の少なくとも一部、好ましくは全部が、その中心が湾曲した面上にあるように配置されている場合、ビーム経路内で発光光電子構造素子の下流にある光学デバイスが簡素化され得ることが認識されていた。一態様では、これは凹状に湾曲した面で達成することができる。本明細書では、発光領域の中心点とは、主ビーム方向と発光領域の電磁放射放出面との交点であると理解される。

一態様では、この湾曲した面は、球体セグメントを形成し、その関連する球心は光学デバイスの光軸上にある。発光領域の中心点を配置するための好ましい凹状の湾曲した面の場合、球心は、ビーム経路の方向で発光光電子構造素子から離間している。あるいは湾曲した面は、回転した円錐曲線面で、例えば楕円面、放物面または双曲面である。

第１の構成では、隣り合う発光領域を互いに傾斜させることで、発光領域の主ビーム方向に互いに角度をつけさせる。第２の別の構成では、主ビーム方向が一致する発光領域が存在し、それらは光学デバイスに対して主ビーム方向に間隔を異にするさまざまなレベルで配置されている。

更なる構成では、光学デバイスが、システム光学系、特に結像投影光学系を形成することが提案されている。このように発光領域を配置することで、システム光学系の像面湾曲の補正効果が向上する。さらに、投影光学系での結像を簡素化することができる。これらのコンセプトの更なる設計として、いくつかの非平面的に配置されたコリメート光学素子が発光領域とシステム光学系との間に設けられている。

一態様では、個々の発光領域が別々のランベルト放射体を形成する。さらに、発光領域の面積は非常に小さく、最大エッジ長さは７０μｍ未満、特に２５μｍ未満である。照明配置構造の一構成では、発光領域の少なくとも１つは、μ－ＬＥＤに割り当てられた一次光学素子またはμ－ＬＥＤに割り当てられた変換素子の開口部によって形成される。この場合、中心点が曲面上にある発光領域は、モノリシック画素化オプトチップの一部であってもよいし、非平面的なＩＣ基板上に配置された複数の別個のオプトチップの中に配置されていてもよい。

先行技術からは、必要に応じて特別に定められた画像面に画像を表示することができる多数の異なる投影ユニットが知られている。このような投影ユニットは、例えば、いわゆる拡張現実または仮想現実のグラスや、例えば自動車におけるヘッドアップディスプレイに使用される。前述の投影ユニットの特殊な用途では、拡張現実用途およびヘッドアップディスプレイにおいて、見る人から離れた場所で拡大画像が規則的に表示される。それに対して、仮想現実グラスでは、一般に投影光学系がディスプレイを拡大するルーペの機能を担う。

これに関連して、欧州特許出願公開第１５４４６６０号明細書および独国特許出願公開第１９７５１６４９号明細書から自動車用のディスプレイデバイスが知られている。後者では、中間像が焦点ガラスに表示され、更なる光学系を用いて運転者のためにフロントガラスの正しい面に画像を表示する。このようにして、計器類、警告表示または運転者にとって重要な情報を視界に直接表示することが可能となり、運転者が前方から目を離すことなく情報を確認することができる。

ユーザーの目（の中）に画像を転送する別の構成は、仮想網膜ディスプレイ（ＶＮＡ）とも呼ばれる、いわゆるライトフィールドディスプレイによって実現される。ユーザーの目の前の平面に結像を作り出す通常のディスプレイとは対照的に、ライトフィールドディスプレイは、網膜に直接投影することで目の中に映像を映し出す。

気軽に持ち運べるシステムを実現するために、小型・軽量のフィールドディスプレイを求める声と、高解像度で大視野が欲しいという声は相反する。これまでに、μ－ディスプレイを画像装置とし、マルチチャネル光学系でそれらを結像し、ビーム経路を分割して再整形し、これを網膜上で再結合する配置構造が提案されてきた。ハイブリッド回折－屈折光学系と自由曲面レンズとを用いたこの目的に適したシステムは、Marina Buljan, et al, “Ultra-compact multichannel freeform optics for 4xWUXGA OLED microdisplays”, Proc SPIE 10676, Digital Optics for Immersive Displays, 1067607 (21 May 2018)に記載されている。

それ以外に、異なる色の光が混ざった光を画素が発する投射ユニットも知られている。これらの解決策では、空間的に分離して生成された光が、例えばアクロマートレンズなどの適切な光学素子によって混合され、ビームに結合される。表面にマトリクス状に配置された画素によって色を生成するディスプレイでは、特に高いフィルファクターにおいて、隣り合う異なる色の画素を解像するために、光を十分にコリメートする必要がある。

一方、他の解決策では、充填密度の低いμ－ＬＥＤを使用することが提案されている。しかしながら、個々の画素領域を見たときに、スポット照射された部分と暗い部分との差が大きくなってしまう。このいわゆるスクリーンドア効果（Screen-Door-Effekt）は、視距離が短い場合に特に顕著に現れるため、ＡＲグラスまたはＶＲグラスなどの用途では特に注意が必要である。

位相変調およびビーム整形のために適応光学系を用いた他の解決策は、Jonathan D. Waldern, “DigiLens switchable Bragg grating waveguide optics for augmented reality applications, ” Proc. SPIE 10676, Digital Optics for Immersive Displays, 106760G (May 21, 2018)が引用している。切り替え可能なブラッググレーティング（switchable bragg gratings － SBG）で形成された回折光学素子（ＤＯＥ）を内蔵したＨＭＤ用導波路が提案されている。ＳＢＧを作製するために、液晶がポリマーに埋め込まれ、ホログラフィックプロセスによる重合前のモノマー出発材料に液晶相を受け入れるためのパターン形成キャビティが作り出される。マトリクスの固化後、電界によって液晶を整列させ、その結果、屈折率を変化させることでビーム偏向が切り替えられる。

ＶＲ ＨＭＤ用の別の調整用光学系については、R. E. Stevens, et al., “Varifocal technologies providing Prescription and VAC mitigation in HMDs using Alvarez Lenses”, Proc. SPIE 10676, Digital Optics for Immersive Displays, 106760J (21 May 2018)に記載されている。ビデオガラスのビーム経路を調整するために、アルバレスレンズペアを使用することが開示されている。

判明している問題点をもとに、更なる解決が提案される。この場合、ビーム案内およびビーム整形に使用される光学系は、光学的損失が大幅に削減されるように、可能な限り高い効率を有していることが重要であると考えられている。

したがって、一態様は、光電子発光デバイスと投影光学系とを備えた投影ユニットに関するものであり、光電子発光デバイスは、可視光線を放出するための画素を有するマトリクスを含んでいる。各画素は、発光スペクトルの異なる複数のμ－ＬＥＤを含んでいるため、異なる色のサブ画素が形成される。これに関して、各μ－ＬＥＤは別個に駆動制御可能で、本願で開示されているドライバ回路に場合によっては接続されていてもよい。いくつかの態様では、画素を有するマトリクスは、本明細書で開示されている構造体を有する１つ以上のμ－ＬＥＤモジュールを含む。例えば、マトリクスは、本明細書で開示されているようなアンテナ構造またはインゴット形状を有していてもよい。取り出し性および指向性を向上させるために、透明なカバー電極、フォトニック構造体などのさまざまな措置が施されていてもよい。一構成では、マトリクスは、キャリア基板に取り付けられた画素モジュール（それぞれが３つのサブ画素を有する）によって形成されてもよい。キャリア基板は、リードおよび駆動制御回路を含み、マトリクスとは異なる材料系で作製されていてもよい。

さらに、各画素には別個のコリメーション光学系が割り当てられており、フィルファクターを高めるために投影光学系の上流側に接続されている。本発明によれば、コリメーション光学系は、投影光学系の上流のビーム経路において、それぞれの画素のμ－ＬＥＤの拡大および互いに重畳された中間像が生成されるように形成されている。これにより、各画素に割り当てられたコリメーション光学系は、画素の照度を高めるだけでなく、さらに、サブ画素を形成するμ－ＬＥＤの放射光束を空間的に補正し、サブ画素中間像を可能な限り正確に重ね合わせることが可能となり、ビーム経路に続く投影光学系への光取り込みを効率的に行うことができるようになる。このような光学系は、本明細書で提示されているコンセプトである冗長なサブ画素素子の提供にも適していることをここで述べておく。

コリメーション光学系は、同じ画素に属するμ－ＬＥＤの中間像の重なり具合を可能な限り高くなるように構成するのが好都合である。画素のμ－ＬＥＤの中間像の重なりは、その中間像面積の少なくとも８５％、さらに少なくとも９５％が適切であることがわかっている。

さらに、μ－ＬＥＤの中間像が仮想中間像である構成が好ましい。一観点では、コリメーション光学系は、サブ画素の仮想像の大きさが画素の大きさに対応するように、サブ画素の仮想像を生成する。さらに、コリメーション光学系は、１つの画素のμ－ＬＥＤと投影光学系との間に配置されていることが好ましい。

異なる色に発光するμ－ＬＥＤの光は、画素の表面積を等しく占めていてもよいし、サブ画素がそれぞれ占める表面積は、発光に合わせて、異なるサイズになっていてもよい。一構成では、緑色の光を発するサブ画素が、他の２つのサブ画素と比較して、画素の最大表面積を占めていること、または少なくとも緑色の光がより大きな表面積で放出されることが提案されている。これは、目が緑色に最も敏感であるという事実に基づいている。さらに、ＲＧＢの画素のうち、赤色の光のサブ画素で占められる表面積が、青色の光のサブ画素で占められる表面積よりも大きいと好都合である。本構成形態によれば、緑色の光は赤色の光よりも大きな画素の表面積で放出され、赤色の光は青色の光よりも大きな画素の表面積で放出される。提案された画素のコリメーション光学系により、投影光学系の前のビーム経路に、高い重なり具合を有する中間像が生成される。

別の態様によれば、小型構造のμ－ＬＥＤを使用することで、個々の画素の中に光を発しない大きな表面積ができる。好ましくは、１つの画素の半導体照明デバイスの占有率は、画素面積の３０％以下、特に好ましくは１５％以下、最も好ましくは１０％以下である。このようにして、各画素間の光学的および電気漏話が防止される。有利には、サブ画素は、画素の縁部に直接位置せず、互いに隣接しないように配置されている。μ－ＬＥＤという用語には、μ－ＬＥＤだけでなく、色変換されたμ－ＬＥＤまたはこのようなエッジ長さを有するＶＣＳＥＬ、または光導波路エンドピースが照明されたμ－ＬＥＤも含まれる。このようなμ－ＬＥＤと見なされるスロット型アンテナ構造体についてもここで述べておく。

ここで、各画素に割り当てられたコリメーション光学系は、サブ画素により生成された光が事前にコリメートされたビーム束に変換されるという利点を提供し、このビーム束は、続けて少なくとも１つの更なる光学素子による画像の生成に有利に利用される。このように、少なくとも１つの適切なコリメート光学素子を使用することで、事前にコリメートされた光ビームを生成することができ、サブ画素が発する個々の光ビーム間の光漏話も防止または少なくとも低減される。

一構成では、コリメーション光学系が、画素の表面上の３つの半導体照明デバイスの位置の違いを補正する少なくとも１つのホログラフィック光学素子（ＨＯＥ）を含むことが提案されている。代替的または補足的に、この機能をコリメーション光学系の一部である屈折型光学素子（ＲＯＥ）で実現することも考えられる。同様に、画素の中間像において被照明面上の半導体照明デバイスの位置の違いを適切に補正するために、補足的または代替的に回折型光学素子（ＤＯＥ）を使用することも考えられる。

別の態様では、投影ユニットがさらに発展させられる。一構成では、投影ユニットは、ビーム経路内のコリメーション光学系の下流側の投影光学系を含む。投影光学系を用いて、コリメーション光学系により生成された個々の中間像から、画像または更なる中間像が生成され、これは、見る人に所望の情報を表示するために、直接または後加工された形で使用される。この場合、投影光学系は、例えば偏向ミラー、ビームスプリッタおよび／またはレンズなどの適切な光学素子を有しており、これらの光学素子は、有利には駆動制御ユニットによって駆動制御され、必要に応じてビーム偏向および／またはビーム再整形を行うために、特定的に移動させることができるため、例えば自動車のフロントガラスの前のディスプレイ、マットスクリーンおよび／または仮想画像上に、情報が理解しやすく、知覚しやすい形で提示される。

先に説明した構成形態の少なくとも１つによる提案された投影ユニットは、拡張現実用途用、仮想現実用途用および／またはヘッドアップディスプレイにおける画像の生成に使用することができる。特に、この投影ユニットは、見る人が頭部に装着する拡張現実グラスおよび／または仮想現実グラスに搭載することができる。

ディスプレイに光を案内して仮想画像を生成する以外にも、ユーザーに情報を送信する別の可能性がある。これは、目がその知覚領域において均一な解像力を有していないという認識に基づいている。むしろ、目はその中心窩の部分では非常に高い空間認識能力と色覚とを有している。しかしながら、これは角度が大きくなるほど低下し、周辺視野領域（約２０°～３０°）では、空間分解能と色覚との両方が低下する。従来のディスプレイでは、この点はそれ以上考慮されていない。すなわち、個々の画素の数と大きさとは、行全体もしくはすべての列にわたって実質的に一定である。

中心窩は視覚窩とも呼ばれ、成人のヒトの網膜上の黄斑の中心部にある直径約１．５ｍｍの陥没した部分で、直接神経回路も有する光受容体の表面密度が高いことが特徴である。この点について、中心窩には昼間の視覚に適した錐体のみがあり、緑色のスペクトルにはＭ錐体、赤色の光にはＬ錐体が主に使われている。

本出願は、眼の解像力の違いを考慮した新規のコンセプトを開示している。これには、適切な光学系による異なる解像度の生成に加えて、可変画素密度の解決策も含まれている。

以下のコンセプトでは、目の網膜上の解像力を考慮した光案内配置構造を提供することで、画素密度とサイズとの点でμ－ディスプレイの要件を軽減するアプローチが追求される。

これに関連して、提案されている光案内配置構造は、少なくとも第１の画像と第２の画像とを生成するための少なくとも１つの光電子画像装置、特にμ－ディスプレイを含んでいる。さらに、第１の解像度を有する第１の画像の第１のイメージをユーザーの目の網膜の第１の領域に投影し、第２の解像度を有する第２の画像の第２のイメージを網膜の別の第２の領域に投影するように形成された少なくとも１つの結像光学系が提供され、ここで、第１の解像度は第２の解像度とは異なる。

第１の画像と第２の画像とは、一続きの画像のそれぞれの画像または一連の画像であってもよい。画像は、特に、見る人がシーンもしくはフレームとして知覚する一続きの画像または一連の画像のうち、少なくとも２つの連続した画像であってもよく、通常、個々の画像は、目が個々の画像として知覚せず、シーンもしくはフレームとして全体的にのみ知覚するように、非常に速く表示される。第１の画像と第２の画像とは、それぞれが部分的な画像であったり、組み合わせて全体の画像を形成する画像部分であったりしてもよい。この場合、第１の画像は第１の解像度を有する第１のサブ画像を有し、第２の画像は第２の解像度を有する第２のサブ画像を有することができる。このように、見る人の目には、それぞれ第１と第２の画像とが異なる解像度で映っている。

提案された光案内配置構造では、第１の解像度を有する第１のイメージを第１の領域に投影し、第２の解像度を有する第２のイメージを網膜の第２の領域に投影することができる。これにより、網膜の異なる領域に、網膜の生理機能に適合した解像度の画像を照らすることができる。例えば、一方のイメージは網膜の外側の領域に比較的低い解像度で投影され、他方のイメージは網膜の中央の領域に高い解像度で投影されることができる。

そのため、提案されている光案内配置構造では、網膜の異なる領域に対して異なる解像度の投影画像を提供することができ、目にはそれ以上解像できない画素になる解像度を実現することができる。他方で、例えば、網膜の各部位における解像度を、網膜の実際の受容体密度に合わせることができるため、いわゆるオーバーサンプリングを回避することができる。このように、光電子画像装置は、高解像度の画像を全面で提供する必要がないため、よりシンプルなものにすることができる。

特に、画像のイメージは、網膜の総面積にわたって一定の解像度で生成することはできない。むしろ目の解像力は網膜の周辺部の方が中心部よりも低いことが考慮に入れられる。これは、網膜の総面積にわたって一定の解像度のイメージを生成するシステムよりも特に有利である。その箇所では一定の画素密度が提供されているため、視野の周辺部の解像度が目で認識できるよりも高いか、網膜の中心部の解像度が低すぎて良好な画像認識ができないかのどちらかになる。

それぞれのイメージが投影される領域、特にそれぞれのフレームについては、いわゆるスキャン方法を用いることができ、特にそれぞれの全体像またはフレームを生成するために、網膜全体が徐々に掃引される。そのため、特に第１および第２の領域などの領域は、網膜の総面積よりも小さい。

また、１つのフレームに対する少なくとも１つのイメージ、特に第１または第２のイメージが、網膜の総面積を埋めることが提供されていてもよい。したがって、例えば第１の領域または第２の領域などの少なくとも１つの領域は、網膜の総面積に一致していてもよい。

結像光学系またはその部品と画像装置とは、目が全体像として認識する第１の画像と第２の画像とを含む少なくとも１つのフレームが生じるように同期されていてもよい。網膜、目およびユーザーは光電子デバイスの一部ではないことが理解される。

少なくとも１つの画像装置もしくはμ－ディスプレイによって生成された第１および第２の画像は、網膜の第１および第２の領域に投影されかつ網膜内で第１および第２の画像として現れる画素の総数を有していてもよい。このように、第１のイメージおよび第２のイメージの解像度は、画素数とそれぞれの画像が網膜上に投影される領域の面積との比率によって得られる。この場合、各画像には、その画像を網膜の各領域に投影するための解像度が設定されている。

少なくとも１つの画像装置で生成された画像は、画像装置を出るときにそれぞれの画像装置の画素数に応じて同じ解像度を有し、結像光学系で画像を拡大または縮小することによってのみ、網膜上に投影されるそれぞれの画像の解像度が異なる。

例えばＤＬＰまたはＬＣＤなどの画像装置で生成されたイメージを網膜全体に投影する従来の場合と比較して、本コンセプトによる光案内配置構造は、画像装置としてよりコンパクトな部品を使用したり、より少ない画素またはより小さな画像装置の対角線を使用したりすることで、視覚体験を制限することなく、目の感度に対応して、目では解像できない異なる解像度の複数の画像のフレームを網膜上に投影することを可能にし得る。

各画像で構成されたかかるフレームはシーンとも呼ばれ、画像は目の網膜上に同時または逐次的に投影されることができる。順次表示される画像では、通常、目には１つの全体像として認識されるほどシーンが高速になる。典型的なリフレッシュレートは６０Ｈｚまたは１２０Ｈｚで、画像１つあたりの表示時間は１フレームの何分の１かで、１フレームあたり２～１００枚、好ましくは５～５０枚の画像が表示される。

画像装置は、例えば、μ－ディスプレイの形で、数μｍの範囲、１００μｍ×１００μｍ以下の範囲の寸法の画素サイズを有するように構成されていてもよい。このような画素サイズは、μ－ＬＥＤを含むディスプレイで実現できる。２つの画素間の距離は、約１μｍ～５μｍの範囲であってもよく、画素サイズ自体は７０μｍよりも小さく、例えば２０μｍよりも小さく、または３μｍ～１０μｍの範囲であってもよい。

あるいはこのような画素サイズは、モノリシック画素化アレイに基づくディスプレイでも実現可能である。したがって、画像装置はモノリシック部品で構成されていてもよいが、個々の画素は個別に駆動制御される場合もある。アレイはＲＧＢアレイであってもよい。各色（特にＲＧＢカラー）ごとに別々のアレイが企図されていてもよい。例えば、画素のサイズは数ミクロン～最大５０ミクロンの範囲で、ほぼシームレスに互いに隣接していてもよい。このような画像装置では、画素の数は１０００～５００００の範囲で、画素は好ましくは直接隣接している。モノリシック画像装置を使用することで、コンパクトな素子を実現することができる。

少なくとも１つの光電子画像装置は、ｍ×ｎ個の画素を有するμ－ＬＥＤの配置構造によって形成することができる。この場合、ｍおよびｎは、５０～５０００の範囲、好ましくは１００～１０００の範囲の値を取り得る。画素のサイズや隣り合う画素間の距離（ピッチ）は一定であってもよい。ピッチの典型的な値は、１μｍ～７０μｍの間、好ましくは２μｍ～３０μｍの間、特に好ましくは２μｍ～１０μｍの範囲であり得る。

少なくとも１つの光電子画像装置は、少なくとも１つの原色を有するサブ画素を有していてもよいが、好ましくは３つの原色の赤色、緑色、青色（Ｒ、Ｇ、Ｂ）を有するサブ画素である。３つのすべての原色のサブ画素が１つの画素を形成している。サブ画素の数や面積あたりの密度は異なっていてもよい。例えば、目の感度は主に緑色の範囲にあるため、複数の緑色のサブ画素が企図されていてもよい。

同様に、本願で提案されているアンテナ構造も考えられる。同様に、本明細書で開示されているようなμ－ロッドや、その間に色素を介在させた光電子構造素子も可能であろう。μ－ＬＥＤでは、画素間の距離を大きくとることもできる。例えば、隣り合う画素間の距離が、画素サイズの１倍～５倍の範囲内に収まるような配置も考慮される。このような形状や構成が本願では開示されている。

かかるディスプレイを使って、網膜の画像領域全体に高解像度の画像を投影することができる。しかしながら、特にＨＤ（１９２０×１０８０ピクセル）範囲の解像度を実現するためには、このようなディスプレイの作製と統合とに高い要求が課せられる。本発明による光案内配置構造は、そのような高解像度のディスプレイを画像装置として使用することを可能にする。しかしながら、既に説明したように、網膜上ではより高い解像度が得られるため、低解像度の画像装置を使用することもできる。

第１の、特に高い解像度が達成される第１の領域は、第２の、特に低い解像度が達成される第２の領域よりも網膜の中心部に位置するか、または中心部に近いところに位置していてもよい。第１の解像度が高いのは、網膜の中心部での受容体密度が高いことを考慮してのことである。

第１の領域と第２の領域とは、第２の領域が第１の領域を同心円状に取り囲むように網膜上に配置されていてもよい。したがって、網膜の中心部にある第１の領域は、例えば円の形をしている。これは、少なくとも１つの第２の領域によって同心円状に、例えば環状に囲まれていてもよい。そのため、個々の画像は、網膜上で同心円のように互いを取り囲んでいてもよく、部分的に重なっていることも可能である。

結像光学系は、第１のイメージを生成するための第１の画像の光ビームを網膜の第１の領域に指向し、第２のイメージを生成するための第２の画像の光ビームを網膜の第２の領域に指向するビームステアリング装置を有していてもよい。画像装置によって生成された画像は、ビームステアリング装置によって、それぞれの企図した網膜領域に投影されてもよい。ここで、画像装置で表示される画像に応じて、ビームステアリング手段を駆動制御するコントローラが設けられていてもよい。

ビームステアリング装置は、ビームステアリングのために少なくとも１つの可動式および／または固定式のミラーまたは同等のリフレクタ素子を有していてもよい。例えば、可動式ミラーは、１軸、２軸、３軸または４軸以上の軸、好ましくは１軸または２軸を中心に傾けられるように構成されていてもよい。コントローラは、画像装置が表示する画像に応じてミラーの位置を制御してもよい。

ビームステアリング装置は、ビームステアリングのために少なくとも１本、好ましくは少なくとも２本のグラスファイバーを有していてもよい。グラスファイバーは固定して配置されていてもよい。画像装置から放出された光ビームは、画像に応じて異なるグラスファイバーに取り込まれることができる。各グラスファイバーは、網膜の特定の関連領域を照らすことができる。したがって、画像のイメージは、光ビームを取り込んで画像を形成するグラスファイバーに割り当てられた網膜の領域に表示される。

結像光学系は、第１の画像および第２の画像の光ビームを網膜のそれぞれの領域に集束する少なくとも１つのビーム整形装置を有していてもよい。第１の画像の光ビームは、第２の画像の光ビームよりも多く集束されることができる。その結果、網膜上の第１の画像から形成された第１のイメージは、焦点があまり合っていない第２のイメージよりも小さな領域に表示される。そのため、第１のイメージは第２のイメージよりも解像度が高くなっている。

ビーム整形装置は、少なくとも１つの集束光学系または拡大光学系を含んでいてもよく、少なくとも２つの異なる倍率が企図されていてもよく、好ましくは３～１０の異なる倍率が提供される。ビーム整形装置の最大倍率と最小倍率とは、例えば、１．１～１０倍、好ましくは１．５～５倍、特に好ましくは１．８～３倍の差があってもよい。結像光学系は、少なくとも第１のビーム整形素子と第２のビーム整形素子とを含んでいてもよい。第１のビーム整形素子は、第１の画像の光ビームを集束し、第２のビーム整形素子は、第２の画像の光ビームを集束してもよい。

例えば、少なくとも１つの第１および第２のビーム整形素子は、レンズ、特に収束レンズおよび／または発散レンズから形成されてもよい。同様に、少なくとも１つの第１および第２のビーム整形素子が、複数の小さな収束レンズおよび／または発散レンズを有していてもよいセグメント化されたレンズから形成されていることも可能である。古典的な構造様式のレンズに加えて、他の適切な光学素子、例えば平坦な光学素子、例えば金属レンズなどもビーム整形素子として考えられる。

少なくとも１つの第１の画像と少なくとも１つの第２の画像とは、特に同じ画像装置上で時間的に連続して表示されることができる。網膜の異なる領域は異なる時間に照明されることができるため、こうして得られた目のための合成された全体像が、走査プロセスによって網膜上に生成されることができる。これにより、少なくとも第１および第２の画像もしくはイメージを含む１つのシーンの中で網膜を少なくとも実質的に完全に照明することができる。

第１の画像と第２の画像とは、少なくとも実質的に同時に、特に少なくとも２つの異なる画像装置で表示することがある。このようにして、第１のイメージと第２のイメージとを網膜の対応する領域に同時に投影することができる。このために、第１の画像と第２の画像とは、異なる画像装置で少なくとも実質的に同時に生成され、それぞれの関連するビームステアリング装置を介して、企図した網膜領域に投影することができる。有利には、ビームステアリング装置は、例えば可動部を省くことができるため、シンプルに構成することができる。さらに、複数の画像装置からの画像を関連する網膜領域に結合することで、網膜の各領域において簡単な方法で適合された解像度を実現することができる。

光電子デバイスは、画像装置によって提供されるそれぞれの画像に応じて結像光学系を駆動制御するように構成された少なくとも１つのコントローラを含んでいてもよい。

ユーザーの目（の中）に画像を転送する別の構成は、仮想網膜ディスプレイ（ＶＮＡ）とも呼ばれる、いわゆるライトフィールドディスプレイによって実現される。ユーザーの目の前の平面に結像を作り出す通常のディスプレイとは対照的に、ライトフィールドディスプレイは、網膜に直接投影することで目の中に画像を生成する。

むしろ、本明細書で提示されているコンセプトでは、ラスター画像を生成するための光電子デバイスと、ラスター画像をユーザーの目に直接網膜投影するための光学モジュールとを含むライトフィールドディスプレイが提案されている。小型化しつつ画像解像度を向上させるために、ユーザーの網膜に２次元的に投影される第１のラスターサブ画像に加えて、第１のラスターサブ画像よりも高解像度で小さな空間的広がりを有する第２のラスターサブ画像がユーザーの目の中心窩に結像されるという認識に基づいた動作方法が提案される。

この場合、投影は、少なくとも中心窩をカバーし、構成変形例では、中心窩の周囲の傍中心窩に割り当てられた更なる領域に画像を描画してもよい。これにより、中心窩の位置に対する第２のラスター画像のある種のセンタリング誤差（Zentrierungsfehler）がユーザーの目に認識されないことになる。網膜に投影される第２のラスターサブ画像の最大直径は、５ｍｍ、好ましくは４ｍｍ、特に好ましくは３ｍｍであることが好都合である。

提案されているコンセプトのいくつかの態様では、ライトフィールドディスプレイは、第１のラスターサブ画像を生成する第１の撮像ユニットと、第２のラスターサブ画像を生成する第２の撮像ユニットとを含む。網膜に投影されるラスター画像は、第１のラスターサブ画像と第２のラスターサブ画像とを含む。したがって、適合された解像度で異なる網膜領域に結像される更なるラスターサブ画像が存在し得る。これにより、ラスターサブ画像の網膜投影が重なり合って実行される構成が可能となる。

一構成では、網膜投影ラスター画像は、第１のラスターサブ画像と第２のラスターサブ画像とで構成され、第１のラスターサブ画像は、中心窩の領域に暗部を有し、そこに第２のラスターサブ画像が調整用光学系により高解像度で重ね合わされる。調整用光学系は、第１のサブラスター画像の網膜投影に対する第２のサブラスター画像の網膜投影の相対的な位置を調整できるように形成されている。このために調整用光学系の有利な構成は、切り替え可能なブラッググレーティングを有している。いくつかの態様に従った更なる構成では、調整用光学系は、アルバレスレンズ配置構造、特にモアレレンズ配置構造を備えた回転可能なバリアントを含んでいる。この場合、ビームのたわみは、放射方向ｚと横方向ｘ，ｙについて、例えばｚ＝ａｘ２＋ｂｙ２＋ｃｘ＋ｄｙ＋ｅによって近似されるそれぞれの位相板レリーフの一次導関数と、横方向ｘ，ｙにおける２つの対で配置された位相板のオフセットとによって決定される。別の構成では、調整用光学系にピボット可能なプリズムまたは同じ機能を持つ他の素子が企図されている。

更なる構成では、ライトフィールドディスプレイの光学モジュールは、第１の撮像ユニットおよび／または第２の撮像ユニット用のコリメーション光学系を有している。好ましくは、調整用光学系は、少なくとも部分的に、特に好ましくは全体的にコリメーション光学系内に配置されている。いくつかの態様では、調整用光学系が、コリメーション光学系と導波路との間に少なくとも部分的に存在していてもよい。特に平坦な構成では、導波路の中に少なくとも部分的にまたは全体的に配置された調整用光学系が使用される。

提案されている原理によるライトフィールドディスプレイでは、第１の撮像ユニットおよび／または第２の撮像ユニットは、発光ダイオードのマイクロアレイによって形成される。そうして、特に高解像度のμ－ＬＥＤモジュールもしくはμ－ディスプレイとその駆動制御部品は、投影面積が限られていることから、小型構造の構成とすることができるため、省スペースの配置構造が可能になるという利点が得られる。一構成では、第２の撮像ユニット用のμ－ＬＥＤモジュールは、少なくとも中心領域が、中心窩の錐体で検出され得る緑色および赤色のスペクトル領域のみで光を生成する画素を有することで、構造上簡素化することができる。

一構成において、いくつかの更なる態様では、ライトフィールドディスプレイに、ユーザーの目における中心窩の位置を決定するための測定装置が割り当てられている。これは、網膜を測定するためのＩＲ照射を含んでいてもよい。特に、撮像方法によって中心窩の位置を決定する装置が企図されていてもよい。瞳孔の位置から眼球の光軸を測定したり、より視認性の高い視神経乳頭の網膜上での位置を検出したりすることで、間接的に位置を把握することも可能である。平均的な成人の中心窩の中心点は、視神経乳頭の中心部から横方向（側頭側）に４．５ｍｍ（１５°）横方向の間隔を空けて、近位方向に０．６５ｍｍ（２°１０‘）縦方向にずれた位置にある。

ライトフィールドディスプレイの更なる設計として、中心窩への第１のラスターサブ画像の投影のトラッキングが動的に実行され、その結果、ユーザーの視線の方向に追従することになる。このために眼球運動検出装置と調整用光学系のためのレギュレーション装置とが企図されている。可能な構成では、眼球運動検出装置は、中心窩、または瞳孔軸もしくは視神経乳頭などの眼球内の別の基準点の画像測定装置を有している。さらに、レギュレーション装置は、眼球運動のモデルが記憶されており、重ね合わされた画像データを追加処理する予測装置をさらに有していてもよい。これにより、ユーザーが視線を向ける可能性の高い画像の移動物体を検出し、この情報を動作モデルに反映させることができる。

更なるコンセプトは、人間の目は、色覚と空間分解能との両方の点で、視覚範囲のどこでも同じように見えるわけではないという事実に基づいている。特に、目の色覚は視覚範囲内で変化するため、良好な空間分解能と良好な色分解能とは、ディスプレイの中心部の領域でのみ必要となる。その結果、従来のディスプレイまたは画素配置に比べて、消費電力を下げることができる。さらに、視覚体験を制限することなく、よりコンパクトな部品が可能になる。

したがって、撮像素子は、眼球内のそれぞれの領域に必要とされるだけの解像度を有していればよい。

そこで本出願では、画素密度が可変の撮像素子を提供し、適切な光学系を用いた走査により画像を生成することを提案している。例えば、撮像素子は、極角φを走査することで実際の画像が生成されるように、画素密度が可変のリニア撮像素子と適切な光学系とを含んでいる。リニアアレイで表示された画像ストリップを光学系で「回転」させることで、画素単位の解像度を有する円形の２次元画像を見る人に見せることができる。これは、目の感度に応じて、中心部からの距離が長くなるにつれて減少する。リニア撮像素子は、例えば、μ－ＬＥＤの配置構造またはモノリシック画素化ＲＧＢアレイであってもよい。後者はモノリシック部品であり、個々の領域を個別に駆動制御することができる。本出願に開示されているμ－ＬＥＤまたはモジュールの構成は、かかる配置構造に特に適している。高解像度を実現するためには、μ－ＬＥＤもしくは画素のサイズが、目の見える範囲の中心部で可能な限り小さくする必要がある。周辺部では、ここでも目の感度が低いため、より粗い解像度でも十分足りる。この場合、周辺部では目の色覚も大きく制限されるため、色の再現性が大幅に低下し、極端な場合には緑色の光だけに制限されることもある。

いくつかの態様では、特に極座標におけるディスプレイ用の画素アレイが提案されている。これは、軸線上の始点を起点として始点を通るように少なくとも１行に配置された複数の画素素子を含んでいる。複数の画素素子は、それぞれ高さと幅とを有している。ここで、少なくとも画素の幅は、隣り合う２つの画素の中心間の距離として定義されており、始点から離れる行に沿って画素素子の幅が大きくなるように可変である。言い換えれば、個々の画素素子は、定義された始点から遠ざかれば遠ざかるほど、幅が広くなるということである。この行、一構成では２つ以上の行を重ねて、ディスプレイを表現することができる。これに関連して、「画素」という用語は、少なくとも１つの光源を含む、所定のサイズのアドレス指定可能な画像素子を意味する。この場合、光源は、画素と同じサイズのものもあれば、より小さいものもある。このように、画素内の光源の活性面積を変えたり、希釈度を上げたりすることで、幅を広げることができる。言い換えれば、距離が長くなると、光面はそのままで所定の大きさが大きくなったり、所定の大きさはそのままで発光面積が小さくなったりする。

一態様では、幅だけでなく、高さも可変であってもよい。例えば、画素の高さは、始点からの距離が長くなるにつれて高くなるように設定することもできる。

ストリップアレイから出てくる（光ストリップを形成する）光を回転させることで、始点を中心に回転する光を作ることも企図されていてよい。この回転が十分に速い場合、結果として、実質的に円形のディスプレイが生じ、目の焦点の中心は実質的に始点に位置することになり、これは同時に回転点でもある。一構成では、可変高さは、光ストリップの回転により、ある位置から次の位置まで画素素子の位置が隣り合うように選択されている。

一態様では、始点は真ん中の中心点を形成し、複数の画素素子は、軸線に沿って中心点の周りに対称的に一行に配置されている。本構成は、上記構成と同様である。ただし、回転はもはや３６０°ではなく、１８０°でなければ完全な画像は得られない。そのため、同じ回転数でより高いリフレッシュレートを実現することができる。あるいは光学系を簡素化することもできる。というのも、これは縮小された角度範囲でのみ回転する必要があるからである。

別の態様では、アレイには複数の原色の画素が含まれているため、マルチカラーディスプレイを実現することができる。これは、同じ１つの行の中で色を交互に配置することで選択的に行われるか、またはアレイは、異なる原色の画素を収容する主要な行の下に更なる追加の行を含む。有色画素はサブ画素でも形成することができ、異なる色の３つのサブ画素を組み合わせて１つの画素にすることができる。これが従来のμ－ディスプレイの手法である。しかしながら、本願のケースでは、光の生成と案内のコンセプトが異なるため、簡単のために画素とサブ画素とは同義に用いている。

別の態様は、目の色覚が、空間分解能だけでなく、位置によっても変化することに関するものである。一般的に、この態様はさまざまな方法で実現することができる。例えば、一構成では、１つの行に隣り合う２つの画素が異なる色を有している。例えば、複数の画素素子は、少なくとも３つの異なる色を含んでおり、それぞれの色の画素（またはサブ画素）の数は異なっていてもよい。これは、例えば、緑色、赤色、青色および黄色といった色であってもよい。目の色の感度が低下することを考慮して、異なる色の画素数を距離が長くなるにつれて同様に変化させてもよい。例えば、緑色の画素は、始点からの距離が長くなるにつれて、他の色の対応する画素よりも多くなる場合がある。

これにより、一般的に、軸線に沿った多数の画素の色分布が変化させられる。例えば、中心部、すなわち始点に近い色は均等に分布しているが、外側に行けば行くほど、目が敏感なままである色が支配的になる。

代替的な構成では、複数の画素素子のうち第１の数の画素素子が第１の行に配置され、第２の数の画素素子が少なくとも第２の行に配置される。第１の行における画素と第２の行における画素とでは色が異なる。３つの行あるいは４つの行の画素素子を配置し、各行の画素を異なる色にしてもよい。

同様に、少なくとも２つの行の各々が、すべての色の画素素子を有することを企図していてもよい。しかしながら、これは行ごとに配置が異なり、各行のｎ番目の画素の色が異なるようになっている。これは、行を回転させて全体像を生成する場合に好都合であり得る。

一構成では、行は軸線に対して実質的に平行に配置されている。一態様では、少なくとも２つの行のうち、第１の行が軸線の中心に配置され、それから第２の行が中心に配置された行の下に続き、更なる行が上に続くこともある。しかしながら、すべての行を共通の始点で、互いに定義された角度で提供することも同様に可能である。これにより、各行は軸線に沿って配置されるが、互いに平行には配置されない。例えば、３本の行が共通の始点を持ち、６０°の角度をなしていてもよい。

更なるいくつかの態様は、異なる色の画素の分布に関している。この点において、第１の行と少なくとも１つの第２の行とには、同じ数の画素が存在している必要はない。例えば、第１の行における複数の画素素子の第１の数は、少なくとも１つの第２の行における複数の画素素子の第２の数とは異なる。例えば、第１の行の画素と第２の行の画素とでは、光源の活性面積が異なっていてもよい。この態様は、特に各行の範囲で、すなわち始点から所定の距離で目の感度に応じて実現することができる。

特に、一態様では、第１の行および第２の行の少なくともいくつかの画素は同じ幅を有し、第１の行のｎ番目の画素から、その幅は第２の行のｎ番目の画素の幅とは異なる。一構成では、１つまたは複数の行は、アレイの各画素を個別に駆動制御できる画素化アレイとして構成されている。かかるアレイは、モノリシック構造部材として構成されていてもよい。あるいは個々の画素素子はμ－ＬＥＤで実装されていてもよい。

別の態様は、画素マトリクスに関している。上述したように、ディスプレイおよび画像の形成には、画素アレイを使用し、このアレイで生成された光ストリップを回転させれば十分である。同様に、特に極座標におけるディスプレイ用に、少なくとも２つの画素アレイを有する画素マトリクスも提案されている態様がいくつかある。少なくとも２つの画素アレイは、共通の中心点を有しており、すなわち、それぞれの始点は同じである。さらに、２つの画素アレイは、互いに定義された角度を形成している。例えば、画素アレイ間の角度は、２つの画素アレイの場合は９０°、３つの画素アレイの場合は６０°であってもよい。

別の態様は、極座標でのディスプレイ配置構造に関している。このような配置構造は、画素アレイまたはマトリクスと、動作中の画素アレイによって生成された光ストリップを方向転換および回転させるための光学系とを含んでいる。この光学系は、少なくとも２つの軸線を中心に移動可能なミラーを含んでおり、これは、画素アレイまたは画素マトリクスの主放射方向に配置されており、行状に配置された画素からの放射光を始点に対応する点を中心に回転させるように構成されている。

最後に、最後の態様は、画素アレイまたは画素マトリクスを動作させる方法に関している。このために、複数の画素素子を行状に配置した第１の光ストリップを生成し、この光ストリップを目標位置に案内する。それから、第２の光ストリップが生成される。第２の光ストリップは、一定の角度および回転点で回転させられ、この回転点は、行状に配置された画素素子の始点に対応している。このようにして回転させた２つの光ストリップを、目標位置に案内する。一構成では、光ストリップの回転は、１つ以上のミラーを介して行われる。各行は、単一の行であっても、複数の行であってもよい。同様に、モノリシックに集積された画素化部品も、このような行として使用することができる。

他の観点は、μ－ＬＥＤディスプレイにおける発光素子の駆動制御に関している。現在のマトリクス素子の画素間のスペースは限られているため、個々の画素をどのようにアドレス指定して駆動制御するかについては、さらに検討する必要がある。スペースが限られているため、従来のアプローチおよび技術を利用できない場合がある。これは、各画素を流れる電流を駆動制御するコンセプトにも当てはめられる。サブ画素としてのμ－ＬＥＤは、通常の画素に比べて必要スペースが非常に小さいため、新しいコンセプトが必要である。

それ以外に、現在のフレームレートである６０Ｈｚ～２４０Ｈｚに対応したドライバ回路も必要である。これに関連して、大きな輝度ダイナミックレンジ（１：１００，０００）または個々の画素あたり１００ｄＢを達成することも同様に必要であり、特に少なくとも好都合である。この範囲は、オートモーティブまたは拡張現実用途の分野で、さまざまな外光の影響を受けても画像の十分なコントラストと輝度を実現するために必要である。

画素化ディスプレイだけでなくモノリシックアレイの場合でも、前述のように個々のμ－ＬＥＤのサイズのため、デジタルで生成されるパルス幅変調（ＰＷＭ）が適していると考えられる。それに従って、この技術は、画素アレイのサイズとＣＭＯＳ技術のプロセスノードの両方に対してスケーラブルであることが望ましい。さらに、デジタルで生成されたＰＷＭにより、画素配アレイと画素電流との両方の不均一性を補正することができる。

デジタル非線形ＰＷＭは、デジタルコードを処理することができるので、コードのパルス幅への非線形伝達関数によってパルス幅を生成することができる。以下では、さまざまなコンセプトが提示されているが、これらは、その特殊なサイズもしくはスケーラビリティから、モノリシックディスプレイあるいはμ－ＬＥＤを有する画素化アレイへの実装に適している。

典型的には、パルス幅変調（ＰＷＭ）による実装の場合、標準的な画素セル回路が「オフ」と「定格電流」とに交互に非常に高速で切り替えられる。このために、従来の回路では、いわゆる２Ｔ１Ｃ回路が用いられていた。しかしながら、特に行と列の数が多いディスプレイでは、ディスプレイのいわゆる「リフレッシュレート」を十分に確保するために、プログラミングの頻度が非常に高くなる。従来は２つ目のトランジスタで解決されていたが、これではスペースが増えてしまう。特に本明細書で提示されているμ－ディスプレイもしくはμ－ＬＥＤの「下」のスペースでは、スペースが足りなくなることもある。それ以外に、配線（すなわち、電流経路内でのμ－ＬＥＤの位置）次第では、精度がより高くなり、強度が変動する可能性がある。そこで、これらの問題を軽減するバックゲート付きμ－ＬＥＤ用電流ドライバ素子を以下に提示する。

本明細書に記載されている態様によれば、データ信号線、閾値線およびセレクト信号線を有する、μ－ＬＥＤを電子的に駆動制御して電流供給するデバイスが提案される。さらに、デュアルゲートトランジスタに、第１の電位端子と第２の電位端子との間で一緒に直列に電気的に接続されたμ－ＬＥＤが企図されている。閾値線には、デュアルゲートトランジスタの第１の制御ゲートが接続されている。同様に、このデバイスは、電荷蓄積部を備えたセレクトホールド回路を有しており、これは、デュアルゲートトランジスタの第２の制御ゲートと、デュアルゲートトランジスタの電流線コンタクトに接続されているとともに、セレクト信号線に接続された制御端子を有する制御トランジスタにも接続されている。

そこで、パルス幅変調（ＰＷＭ）用のトランジスタを追加する代わりに、デュアルゲートトランジスタの追加の制御ゲートを既存の駆動トランジスタとしてＰＷＭ信号で変調することが可能になった。いくつかの態様では、デュアルゲートトランジスタは、電流ドライバトランジスタとしても作用する。

同様に、第２の態様によれば、μ－ＬＥＤとデュアルゲートトランジスタとを電流経路に直列に配置したデバイスが提案される。セレクトホールド回路を介して、デュアルゲートトランジスタの一方の側では、アナログのデータ駆動制御信号を、セレクト信号を利用して印加することでμ－ＬＥＤをカラーコントロールする。デュアルゲートトランジスタのもう一方の側では、パルス幅変調信号を取り込むことでμ－ＬＥＤの輝度制御が行われる。

有利には、バックゲートトランジスタがデュアルゲートトランジスタとして使用される。

同様に、駆動トランジスタのバックゲートの変調を、電流制御経路のアクチュエータとして利用し、フィードバック信号、例えば発光ダイオードの順方向電圧をフィードバックすることで、発光ダイオードの温度ドリフトに対する電流負帰還を実現することもできる。駆動トランジスタのバックゲートの電圧を変調させることで、発光ダイオードの電流を簡単に、しかも省スペースで、特にＴＦＴ（薄膜トランジスタ）画素セルにおいてパルス幅変調させることができる。ＲＧＢセルの場合、３つのパワートランジスタを節約することができる。

バックゲートの電圧に低変調をかけることで、μ－ＬＥＤを流れる電流をμ－ＬＥＤの温度とは無関係に依存しないようにすることができる。これは、ＮＭＯＳセルを使用する際に、カソードが共有されているため、μ－ＬＥＤが駆動トランジスタのローサイドにある場合に特に有効である。このようなセルは、本質的に電流精度が悪いことから、本発明の思想によって、このようなセルを大幅に改善することができる。

一方では、メインのトランジスタに加えて、追加のトランジスタを経由する代わりに、メインのトランジスタのバックゲートを経由してパルス幅変調を行うことができる。他方では、ディスプレイにバックゲートトランジスタを使用すると、バックゲートをパルス幅変調で「デジタル的に」ではなく、アナログ電圧で動作させることで温度を安定させることができる。これは、発光ダイオードの順方向電圧Ｖｆから導き出されるもので、レギュレーションのフィードバックループとして使用される。このような温度安定化により、μ－ＬＥＤの色精度と安定性とが向上する。

いくつかの態様では、デュアルゲートトランジスタはバックゲートトランジスタを含み、この場合、バックゲートが第１の制御ゲートを形成する。これは、コンパクトな構成である。デュアルゲートトランジスタは、対向する２つの制御ゲートを有する薄膜トランジスタとして形成されることができる。これにより、信頼性が高くてコンパクトな製造が可能になる。デュアルゲートトランジスタの第１の制御ゲートは、閾値電圧を調整するように構成されていてもよい。このようにして変調を行うことができる。あるいは動作中の第１の制御ゲートにスイッチング信号（ＰＷＭ信号）を印加することも可能である。このようにして、簡単な輝度制御を行うことができる。

別の態様では、μ－ＬＥＤは、その第１の端子が第１の電位端子に接続されていてもよく、デュアルゲートトランジスタは、その電流線コンタクトがμ－ＬＥＤの第２の端子と第２の電位端子との間に配置されていてもよい。セレクトホールド回路は、デュアルゲートトランジスタの第２の制御ゲートに加えて、μ－ＬＥＤの第２の端子にも接続された電荷蓄積部を含んでいてもよい。本構成は、ＮＭＯＳ技術を用いて容易に製造することができる。

別の態様では、μ－ＬＥＤは、その第１の端子がデュアルゲートトランジスタの第２の電流線コンタクトに接続されていてよく、その第２の端子が第２の電位端子に接続されていてもよい。デュアルゲートトランジスタは、その電流線コンタクトが、μ－ＬＥＤの第１の端子と第１の電位端子との間に接続されている。セレクトホールド回路の電荷蓄積部は、デュアルゲートトランジスタの第２の制御ゲートに加えて、第１の電位端子にも接続されている。そのため、発光ダイオードの順方向電圧がデュアルゲートトランジスタのゲート・ソース間電圧に影響を与えることはない。

別の態様では、Ｐ－Ｍｏｓ技術の実現が関係している。そこでは、μ－ＬＥＤは、その第１の端子が第１の電位端子に接続され、デュアルゲートトランジスタは、その電流線コンタクトがμ－ＬＥＤの第２の端子と第２の電位端子との間に接続されている。セレクトホールド回路は、デュアルゲートトランジスタの第２の制御ゲートとの電荷蓄積部に加えて、第２の電位端子にも接続されていてよい。

別の態様では、セレクトホールド回路は、μ－ＬＥＤと並列に接続された更なる制御トランジスタを含み、その制御端子はセレクト信号線に接続されていてもよい。

更なる構成によれば、電荷蓄積部は、デュアルゲートトランジスタの第２の制御ゲートに加えて、第１の電位端子にも接続されていてよく、さらに、μ－ＬＥＤによる順方向電圧の検知に基づいて負帰還する温度補償回路を備え、この温度補償回路が出力側の閾値線を形成してもよい。このように、低い変調をバックゲートトランジスタにかけることができる。

いくつかの態様では、温度補償回路は、デュアルゲートトランジスタと並置されていてもよい制御パスを含んでいてもよく、直列に接続された２つのパスを有していてもよい。これは簡単な構成である。更なる構成によれば、第３の制御トランジスタと第４の制御トランジスタとによって提供される２つの制御されたパスの間のノードから、閾値線は、デュアルゲートトランジスタの第１の制御ゲートに接続されていてもよい。このノードを使って、バックゲートを効果的に駆動制御することができる。更なる構成によれば、第４の制御トランジスタの制御端子は、第２の電位端子に接続されていてもよい。このようにして、トランジスタのゲートは第２の電位端子の高電位に安定して設定される。

他の態様では、温度補償回路は、２つの経路を提供する制御トランジスタのうちの一方の制御端子と、第１の電位端子とに接続されていてもよい第２の電荷蓄積部を含んでいてもよい。これにより、第３のトランジスタのゲート電圧を緩衝することができる。

第２のデータ信号線は、第２の電荷蓄積部と第３の制御トランジスタとに結合されている。この線の信号は、負帰還係数をプログラミングするために構成されていてもよい。そのため、第２のデータ信号線を用いて、温度補償の微調整を実行することもできる。この微調整は、用途に応じて、更なる制御トランジスタを用いてオン／オフすることができる。

別の有利な構成によれば、温度補償回路において、第３の制御トランジスタの制御端子が第２の電位端子に接続されていてもよい。このように、第３の制御トランジスタのゲート電圧は、有利に明確かつ安定的に規定される。

更なる有利な構成によれば、第５の制御トランジスタがμ－ＬＥＤと並列に接続されていてもよく、その制御端子には動作中にスイッチング信号（ＰＷＭ信号）が印加される。このようにして、発光ダイオードは、特にパルス幅変調によって電荷蓄積部なしで、直接オン／オフすることができる。このデュアルゲートトランジスタは、温度安定化された電流源として動作する。

画素の輝度調整または調光のための駆動制御も重要である。このような調光は、例えば昼間と夜間の視界を切り替えるためのオートモーティブ分野だけでなく、ＡＲ用途にも必要である。原則的には、かかる調光は、コントラストを調整しなければならない場合や、外部からの光によって、ユーザーの目を眩ませないように、または安全に情報を表示できるように、ディスプレイの輝度をレギュレーションする必要がある場合に好都合かつ有利であり得る。

上述の理由から、特にディスプレイを異なる輝度レベルで動作させるために、ＬＥＤを備えた照明ユニットを駆動制御するためのさまざまな技術的解決策が知られている。例えば、複数の行と列とに形成された一連の個々の画素を特定的に駆動制御するマトリクスディスプレイを制御するための制御回路が知られている。同様に、ＬＥＤの電流を特定的に低減もしくは減衰させる駆動制御手段も知られている。例えば液晶表示またはＯＬＥＤのディスプレイでは、このいわゆる電流調光が用いられている。

使用可能なスペースが限られているため、部品点数の多い解決策を実現することは困難である。これは、場合によっては回路を非常に複雑なものにする可能性がある。この点に基づき、以下の態様は、ＬＥＤが発する光の輝度を比較的簡単に、正確に、かつ確実に変化させることができるように、輝度を変化させるためのＬＥＤを備えた照明ユニットの駆動制御をさらに発展させることを目的としている。特に、上述の調光、もしくは輝度およびコントラストの段階が異なる状態での操作を可能にすることを目的としている。

そこで、照明ユニットに電気エネルギーを供給するための電圧源と、少なくとも１つのエネルギー貯蔵媒体とを有する、照明ユニットの輝度を変化させるための制御回路が提案されている。後者は、照明ユニットの照明手段のための電流を設定する。さらに、電圧源で生成された電圧信号の電圧を一時的に変化させる制御素子が設けられており、これに基づいて、少なくとも１つのＬＥＤに流れるＬＥＤ電流を調整できる。提案された原理によれば、制御回路はさらに、制御素子が、一周期中に、つまり繰り返しの期間に、異なる電圧を有する第１および第２の電圧信号を照明ユニットに送信し、第１の電圧信号の電圧に応じて輝度レベルを調整することによって、照明ユニットを少なくとも２つの異なる輝度レベルで動作させるようにセットされている。

そのため、このコンセプトでは、パルス状の電圧信号が照明ユニットに印加され、電圧信号に応じて照明ユニットの少なくとも１つのμ－ＬＥＤに電流が流れ、その電流によってＬＥＤが発光することが重要である。これに関して、一周期中に、第１の電圧信号、特にターンオン電圧信号、および第２の電圧信号、特にターンオフ電圧信号が有利な方法で設けられ、照明ユニットに設けられた少なくとも１つのＬＥＤには、第１の電圧信号の印加中に、電圧に比例した電流が供給されるか、もしくは電圧に比例した電流が流れるようになっている。原則的には、照明ユニットが１つのＬＥＤを有しているか、または複数のＬＥＤを有しているかどうかは、ここでは関係がない。一態様では、スイッチング素子はトランジスタを有しており、このトランジスタを介して、照明ユニットの少なくとも１つのＬＥＤに、それぞれの電圧信号に応じて電気エネルギーが供給され、ＬＥＤの電流が流れることで、これは有利には可視光線を放出する。

コンセプト案によれば、照明ユニットは、一周期中に、まず第１の電圧信号がその期間の第１の段階で照明ユニットに送信され、続いて第２の電圧信号がその期間の第２の段階で照明ユニットに送信されるように駆動制御され、照明ユニットの少なくとも１つのＬＥＤを介した電流の流れは、それぞれの電圧信号の電圧に応じて作用する。ここで重要なのは、第２の電圧信号の電圧もしくは電圧値が、第１の電圧信号の電圧よりも大幅に低いことである。有利には、第２の電圧信号の電圧は、少なくともほぼゼロに近い。

第１の電圧信号が照明ユニットに送信される期間の第１の段階では、照明ユニットのエネルギー貯蔵媒体が充電される。この場合、同時に、電圧信号の電圧に比例した電流の大きさを有する電流がＬＥＤに流れ、この結果、ＬＥＤは可視光線を放出する。その期間の第２の段階で第２の電圧信号が照明ユニットに送信されている間、エネルギー貯蔵媒体、好ましくはコンデンサの電位が維持されるので、次の期間の開始まで、これに基づく電流がＬＥＤに流れ、その結果、ＬＥＤはさらに発光する。その期間の第１の段階中にＬＥＤを流れる電流の大きさは、理論的には第２の期間中にＬＥＤを流れる電流の大きさと等しいことが望ましいものの、実際にはそうではない。これは、制御回路が、エネルギー貯蔵媒体、特にコンデンサの容量に加えて、通常であれば第２の容量を有していることに起因しており、このようにして、その期間の第２の段階中のエネルギー貯蔵媒体にかかる電圧が、その期間の第１の段階中の電圧に比べて低くなるように容量分圧が作られる。このような第２の容量は、例えば、トランジスタの容量、特にゲート・ソース間容量によってもたらされる。

これに関連して、第１の電圧信号が照明ユニットに送信される期間の第１の段階中にＬＥＤを流れる電流の大きさが、第２の電圧信号が照明ユニットに送信される期間の第２の段階中にＬＥＤを流れる電流の大きさと異なること、すなわち小さいことが非常に重要である。しかしながら、見る人は、一周期中のＬＥＤの最大輝度の差であるこの差を認識することはなく、期間中に平均化された光出力を知覚するだけである。

この効果を、例えばディスプレイに使用される照明ユニットの駆動制御に適切に利用するためには、第１の電圧信号と第２の電圧信号とを、ディスプレイの通常のリフレッシュレートに相当する６０Ｈｚの周波数で繰り返すことが有利である。つまり、１秒以内に第１の電圧信号と第２の電圧信号とがそれぞれ６０回ずつ照明ユニットに送信され、それぞれの電圧信号の電圧に応じて照明ユニットの少なくとも１つのＬＥＤにＬＥＤ電流が流れることを意味している。

別の態様では、第２の電圧信号が照明ユニットに送信されている間に、コンデンサとして形成されたエネルギー貯蔵媒体から、発光を励起するために必要な電気エネルギーがμ－ＬＥＤに供給されることが提供されている。コンデンサの電圧が、その期間の第１の段階に比べて低下しているため、この動作状態のＬＥＤには、その期間の第１の段階に比べて大きさの小さい電流が流れることになり、μ－ＬＥＤの輝きは弱くなる。

さらに、この方法では、制御素子が、０．００２５～０．００３のデューティサイクルで第１の電圧信号を生成するようにセットされていることが考えられ、このデューティサイクルは、第１の電圧信号の継続時間と、その期間の継続時間との比に対応する。したがって、デューティサイクルは、第１の電圧信号の継続時間と、その期間の継続時間との比を示している。第１および第２の電圧信号のリフレッシュレートが６０Ｈｚであることから、つまり、本構成形態による制御素子は、第１および第２の電圧信号が照明ユニットに送信される期間が０．０１６６秒または１６．６ミリ秒となるようにセットされていることになる。好ましい発展形態では、第１の電圧信号は、最大０．０５０ミリ秒の期間で照明ユニットに送信され、これは約０．００３または１：３３３のデューティサイクルに対応する。この場合、第２の電圧信号は、照明ユニットに１６．６ミリ秒の期間で送信される。そのため、この信号に関するデューティサイクルは約１になる。

見る人が感じるＬＥＤの明るさは、一周期中に放出された平均的な輝度または光出力に依存するため、一周期の第２の段階中にＬＥＤを流れる電流、ひいてはその期間の第２の比較的長い段階で少なくとも１つのＬＥＤが発する光の割合は、照明ユニットのＬＥＤの平均的な光出力に、大きく、不相応に強い影響を与えることになる。

いくつかの態様によれば、制御回路は、第１の電圧信号の電圧を第１の電圧間隔内にある電圧値に調整することにより、照明ユニットを第１の暗い輝度レベルで動作させ、第１の電圧信号の電圧を、第１の電圧間隔の電圧よりも高い少なくとも第２の電圧間隔内にある電圧値に調整することにより、照明ユニットを少なくとも第２の明るい輝度レベルで動作させるようにセットすることが考えられる。したがって、本構成形態によれば、照明ユニットの駆動制御のために、２つの電圧間隔または電圧範囲が提供され、これらの電圧間隔または電圧範囲のそれぞれは、第１の電圧信号を生成しかつ異なる電圧レベルにある異なる電圧を有している。このように、第１の電圧信号の電圧レベルに応じて、照明ユニットは、第１の暗い輝度レベルまたは第２の明るい輝度レベルのいずれかで動作する。照明ユニットをより明るい輝度レベルで動作させたい場合、照明ユニットの駆動制御は、第１の電圧信号に基づいて行われ、その電圧は、第２の電圧間隔にあり、ひいてはより高い値を有する電圧間隔にある。

他の態様では、制御要素は、第１の電圧信号の電圧を少なくとも２つの所定の電圧間隔のうちの１つの範囲内で特定的に変化させたときに、照明ユニットを同じ輝度レベルで動作させるためにセットされている。つまり、有利な方法として、第１の電圧信号、特にその電圧は、連続する２つの期間の間で、対応する電圧が依然として同じ電圧間隔内にある程度しか大きさが変化せず、輝度が僅かに変化しても、照明ユニットが同じ輝度レベルで作動することが保証されることを意味している。したがって、照明ユニット、特に照明ユニット内に設けられた少なくとも１つのＬＥＤを、少なくとも２つの異なる輝度レベルで調光することが可能であり、つまり、少なくとも２つの異なる輝度レベルで、それぞれの場合において、照明ユニットの少なくとも１つのＬＥＤの輝度が特定的に変更される、少なくとも大部分が無段階の範囲を提供することが可能である。

更なる構成によれば、第１の電圧間隔または第１の電圧範囲は、少なくとも１．３Ｖ～３．０Ｖの範囲の電圧値を有することが企図されている。さらに、好ましくは、第２の電圧間隔または第２の電圧範囲は、少なくとも４．０Ｖ～１０．０Ｖの範囲の電圧値を有することが企図されている。このようにして、輝度のレベルが異なる２つの範囲が実現され、その範囲内で照明ユニットの輝度を再び特定的に無段階に変更したり、調光したりすることができる。

前で説明した構成に関しては、比較的小さな第１の電圧信号が照明ユニットに印加されるとすぐに、一周期中にＬＥＤを流れる総電流は、第１の電圧信号が照明ユニットに印加される期間の第１の段階中にＬＥＤを流れる電流によって確定的に決定されるという考えを再び考慮に入れることができる。この場合、照明ユニットは比較的低い輝度で動作し、この動作状態では、その期間の第２の段階で照明ユニットに印加される第２の電圧信号によってＬＥＤに電流が流れることによる発光を無視することができる。

一方、比較的高い電圧の第１の電圧信号が照明ユニットに送信された場合、一周期中にＬＥＤを流れる総電流は、第２の段階、つまり第２の電圧信号が照明ユニットに印加されている間にＬＥＤを流れる電流によって確定的に決定される。この場合、照明ユニットは高い輝度レベルで動作し、第１の電圧信号を特定的に変化させることにより、この範囲内で調光が可能である。

提示した制御回路は、画像を生成するためのディスプレイまたはモニタに使用することができる。これらは、例えば自動車における、より大きなスクリーンまたは表示デバイスの一部となり得る。ＡＲもしくはＶＲグラスまたは他の装置での実現も考えられる。ここでも、少なくとも２つの異なる輝度レベルでディスプレイまたはモニタを動作させることが可能な駆動制御操作できるような駆動制御手段が重要である。

特別に形成された駆動制御回路に加えて、いくつかの態様は、電圧源が照明ユニットに電気エネルギーを供給し、照明ユニットの照明手段としての少なくとも１つのＬＥＤに、照明ユニットのエネルギー貯蔵媒体から少なくとも一時的に電気エネルギーが供給される、照明ユニットの輝度を特定的に変更する方法に関している。さらに、この方法では、少なくとも一時的に電圧信号を照明ユニットに送信し、その電圧信号に基づいて、少なくとも１つのＬＥＤに流れるＬＥＤ電流を調整する。

この方法は、一周期中に、異なる電圧を有する第１および第２の電圧信号を照明ユニットに送信し、第１の電圧信号の電圧に応じて輝度レベルを調整することにより、照明ユニットを少なくとも２つの異なる輝度レベルで動作させることを特徴とする。また、本発明では、一周期中に、少なくとも１つのＬＥＤに流れる総電流によって確定的に決定されるＬＥＤの輝度を、その期間の第１の段階で照明ユニットに送信される第１の電圧信号を送信することによって特定的に変化させることが可能である。照明ユニットの駆動制御のために、第１の電圧信号が、その期間の第１の段階で照明ユニットに印加されることから、まず、第１の電圧信号が照明ユニットに印加されている間、照明ユニットのエネルギー貯蔵手段が充電され、照明ユニットの少なくとも１つのＬＥＤに電圧信号の電圧に比例した電流が流れる。その期間の第２の段階では、第１の電圧信号の電圧に比べて大幅に低下した電圧、有利にはほぼゼロに近い電圧を有する第２の電圧信号が照明ユニットに送信される。これにより、まずエネルギー貯蔵手段、特にコンデンサの電位が下がり、その結果、ＬＥＤを流れる電流の大きさも小さくなる。

したがって、その期間の第１の段階に比べて、第２の段階ではＬＥＤの輝きは弱くなるが、比較的長い期間にわたって光り続ける。ここで、第１の電圧信号の電圧値のレベルに応じて、照明ユニットを、平均光出力が比較的高い高輝度レベルで動作させることも、平均光出力が比較的低い低輝度レベルで動作させることもできる。これに関連して、電圧値が比較的低い第１の電圧信号の場合には、その期間の第１の段階がＬＥＤの平均光出力に与える影響が比較的大きく、電圧値が高い第１の電圧信号の場合には、第２の電圧信号が照明ユニットに印加される期間の第２の段階がＬＥＤの平均光出力にとって決定的に重要であることを考慮する必要がある。

このようにして、第２の電圧信号が照明ユニットに印加されている間、照明ユニットのＬＥＤには、コンデンサとして構成されたエネルギー貯蔵手段から電気エネルギーが供給されることが提供されている。その他の点では、第１の電圧信号の電圧を第１の電圧間隔内にある電圧値に設定することで、照明ユニットを少なくとも一時的に第１の暗い輝度レベルで動作させ、第１の電圧信号の電圧を第１の電圧間隔の電圧よりも高い、少なくとも第２の電圧間隔内にある電圧値に設定することで、照明ユニットを少なくとも一時的に第２の明るい輝度レベルで動作させることが有利である。

一構成形態では、第１の電圧信号の電圧を、照明ユニットが動作する輝度レベルを変更することなく、連続する２つの期間の間で変化させることが提供されている。このように、ＬＥＤは一定の明るさで動作させても、平均光出力にばらつきが生じる。これにより、連続する２つの期間の間で、第１の電圧信号の電圧は、対応する輝度レベルに対して提供される電圧間隔または電圧範囲内で変化する。

温度の安定性やプロセスの変動によるダイオードへの入力電圧もしくは電流のドリフトに加えて、使用されるパルス変調も考慮しなければならない。現在のディスプレイでは、発光ダイオードは、通常、パルス幅変調方式で動作している。すなわち、コントラストおよび輝度調整のために、立て続けにオン／オフされる。その際の周波数は、数１００ｋＨｚ～ＭＨｚの範囲である。このスイッチングプロセスは、電流源に逆の効果を及ぼす。これは、これにより、電流源の精度および安定性を損なう可能性がある。電流源内で制御ループが用いられる場合、スイッチングプロセスによってスパイクなどの挙動が起こり、制御ループがその制御範囲から外れてしまうことがある。

これらの考察を経て、ＰＷＭ変調時、特にスイッチングプロセス時、出力電流が制御状態を維持し、設定値に追従するように電流源を制御するμ－ＬＥＤ用の調整された電流源が提案される。この電流源、特にフィードバックループは、以下の用途に適している。

このために、出力電流またはそれから導き出された信号が制御ループに供給され、制御ループはそれを設定値と比較する。それと、電流源をオフにしたり、オン／オフモード（間欠運転）で動作させたりすると、出力電流がオフの間、バックアップ信号が制御ループに供給される。バックアップ信号は、制御ループを変調範囲（Aussteuerbereich）に維持する。バックアップ信号は、予想される出力電流もしくはそれから導き出された信号に対応するか、またはそれに類似していることが好都合である。総じて、このようにして、電流源のスイッチング状態とは無関係に、変調範囲を連続的にレギュレーションすることができる。供給回路の精度および安定性は保たれる。

一構成では、基準信号入力、誤差信号入力および修正信号出力を有する誤差修正検出器を備えた供給回路が提案される。さらに、電流出力とコントロール信号端子とを有する制御可能な電流源が提供されている。コントロール信号端子は、修正信号出力に接続されて、制御可能な電流源の制御ループを形成する。言い換えれば、誤差修正検出器は、電流源の出力電流を一定の範囲に制御する。したがって、電流源は、コントロール信号端子の信号に応じて電流出力に電流を供給するように構成されている。

提案された原理によれば、供給回路は、バックアップ信号を供給するように構成された出力を有するバックアップ源を含んでいる。最後に、制御可能な電流源および誤差修正検出器と動作可能に接続されたスイッチングデバイスが配置されており、スイッチングデバイスは、スイッチング信号に依存して、電流出力の電流から導き出された信号または電流源の電流出力を追加的に分離したバックアップ信号のいずれかを誤差信号入力に供給するようになっている。言い換えれば、スイッチングデバイスは、制御可能な電流源および誤差修正検出器に結合され、電流出力での電流から導き出された信号または誤差信号入力でのバックアップ信号のいずれかを供給するように適合されている。さらに、スイッチングデバイスは、後者の場合、電流出力を非通電にするように構成されている。

これにより、電流源の動作状態とは無関係に、制御ループを変調範囲に保つ配置構造が作り出される。これにより、電流源は、制御ループと誤差修正検出器とによるレギュレーションに加えて、ＰＷＭなどの間欠モードで動作させることができる。

バックアップ信号は、電流信号から導き出された信号に実質的に対応していると好都合である。このようにして、制御ループと特に誤差修正検出器とには、電流源の信号とほとんど変わらない信号が与えられるので、レギュレーションおよび変調はそのまま維持される。

一態様では、制御可能な電流源は、切り替え可能な出力ブランチを有するカレントミラーを有している。これは電流出力に接続されるか、または電流出力を形成する。出力ブランチは、入力側に配置されたカレントミラートランジスタの制御端子に接続された制御端子もしくはゲートを有する１つ以上の出力トランジスタを含んでいてもよい。

別の態様では、出力ブランチの出力トランジスタは、その制御端子がスイッチングデバイスに接続されている。スイッチングデバイスは、出力トランジスタのスイッチング信号に応じて、出力トランジスタを開放するための固定電位に接続するか、または制御端子を入力側に配置されたカレントミラートランジスタの制御端子に接続するように構成されている。制御端子が固定電位になると、出力トランジスタは開放または遮断、すなわち電流をそれ以上流さなくなり、負荷と供給回路の出力が非通電にされる。

他の態様では、スイッチングデバイスは、出力ブランチに配置され、電流出力もしくは出力トランジスタを負荷から分離するように構成されている。この態様では、誤差修正検出器の誤差信号入力用のタップが、スイッチングデバイスと負荷との間に配置されている。

別の態様では、制御可能な電流源は入力ブランチを有している。入力ブランチには基準電流信号が供給可能であるため、電流源はそれに依存した出力電流を提供する。制御可能な電流源の入力ブランチは、誤差修正検出器の基準信号入力に接続されたノードをさらに含んでいる。そのため、例えば、出力電流を引き出すために電流源に供給される基準電流は、誤差修正検出器の基準信号としても機能する。

さらに、制御可能な電流源はカレントミラーを含んでいてもよく、コントロール信号端子は、カレントミラーの出力トランジスタの制御端子に接続されている。これにより、出力トランジスタを流れる電流を制御信号で変化させ、レギュレーションを行うことができる。カレントミラーの出力トランジスタの制御端子とカレントミラーのカレントミラートランジスタとの結合は、コンデンサにより正帰還で行われる。このコンデンサは、周波数補償のために用いられ、レギュレーションの安定性を向上させる。

別の態様は、差動増幅器に関している。これには、差動増幅器の２つのブランチがカレントミラーを介して電源電位に接続されたものが含まれ得る。任意に、差動増幅器の２つのブランチは、それぞれ異なる幾何学的パラメーターを有する入力トランジスタを含んでいてもよい。カレントミラーと合わせて、基準信号と誤差信号との間の異なる固定係数を考慮に入れることができる。

別の態様では、バックアップ源は、バックアップ信号が電流信号から導き出された信号に実質的に対応するように、出力に結合された電圧生成素子を含んでいる。これにより、バックアップ信号が通常の動作時に負荷を流れる電流をシミュレートし、制御ループを変調領域に保つことができる。

バックアップ源は、電流供給素子と電圧供給素子とからなる直列回路を有していてもよく、出力は２つの素子の間に配置されている。同様に、別の態様では、バックアップ源は、電流源のカレントミラートランジスタの制御端子に接続された制御端子を有するトランジスタを含んでいてもよい。

別の態様は、１つ以上のトランスミッションゲートを有するスイッチングデバイスに関している。供給回路は、入力側で定義された電流を出力側で誤差修正検出器に供給し、電流源に供給するように構成された基準カレントミラーを含んでいてもよい。

別の態様は、μ－ＬＥＤの電流供給のための供給回路の使用に関している。これは、供給回路により動作し、具体的にはオン／オフで動作する。すなわち、電流供給回路のパルス幅を変調した信号でμ－ＬＥＤを動作させている。この動作は光電子構造素子では珍しいことではないが、供給回路は、このパルス幅変調動作の間、安定した正確な出力電流を発生させる。

別の態様は、μ－ＬＥＤに電力を供給する方法に関している。ここでは、負荷によって供給電流が検知される。これは、μ－ＬＥＤを流れる電流を検出することで行うことができる。あるいは負荷を流れる電流と既知の関係にある電流から信号を導み出すこともできる。供給電流またはそれから導き出された信号を基準信号と比較し、その比較結果から修正信号を生成する。必要に応じて、修正信号を用いて、負荷を流れる供給電流を基準値に調整する。

それから、一定の間隔で負荷をオフにする、すなわち、供給電流から切り離すことが提供されている。かかる場合には、供給電流から導き出された信号の代わりに、バックアップ信号を生成して比較ステップに使用する。言い換えれば、供給電流もしくはそれから案内された信号の代わりに、バックアップ信号を基準信号と比較し、この比較から修正信号を生成する。これにより、当面、負荷に電流が供給されているかとは無関係にレギュレーションすることができる。この場合、バックアップ信号は、負荷を流れる供給電流またはそれから導き出された信号に実質的に対応する。

別の態様は、低い自己消費電力で、多数の光電子構造素子、特にμ－ＬＥＤを駆動することができるドライバ回路を実現することにある。

本願の第１の態様では、複数の光電子構造素子を駆動または制御するためのドライバ回路が提供されている。光電子構造素子は、μ－ＬＥＤとして構成され、行と列とを有するアレイに配置されている。各μ－ＬＥＤは１つの画素を表す。あるいは各画素が複数のサブ画素、例えば３つのサブ画素を含む場合、各μ－ＬＥＤはサブ画素の１つを形成してもよい。

ドライバ回路は、複数の第１のメモリセルを含み、第１のメモリセルの各々は、μ－ＬＥＤのそれぞれの１つに割り当てられている。さらに、各メモリセルには、セット入力とリセット入力と呼ばれる２つの入力と、１つの出力とがある。第１のメモリセルは、ラッチであってもよく、１ビットのメモリとして構成されていてもよい。各第１のメモリセルは、出力で第１の状態と第２の状態との２つの異なる状態を有していてもよく、第１の状態はハイの状態であり、第２の状態はローの状態であってもよい。

セット入力で第１のメモリセルのうちの１つから受信したセット信号が、出力で第１のメモリセルを第１の状態にトリガする。第１のメモリセルは、リセット入力で受信したリセット信号によって第２の状態にリセットされるまで、第１の状態を保持する。各第１のメモリセルの出力、特に出力に提供された出力信号は、μ－ＬＥＤのそれぞれの１つを制御または駆動するように構成されている。特に、出力信号は、μ－ＬＥＤがオンにされて光を放つか、オフにされて光を発しないかを判断する。

ドライバ回路、第１のメモリセルとその関連する回路の製造には、とりわけＣＭＯＳ技術が特に適している。第１の態様によるドライバ回路は、デジタル式ドライバ回路であり、従来のドライバ回路に比べて低消費電力・低面積である。さらに、第１の態様によるドライバ回路は、より優れた線形性を提供する。各第１のメモリセルは、その出力にパルス幅変調信号（ＰＷＭ）信号を供給することができる。

一構成形態では、各第１のメモリセルは、２つのクロスカップルＮＯＲゲートまたは２つのクロスカップルＮＡＮＤゲートを含んでいる。ＮＯＲゲートまたはＮＡＮＤゲートの各々は、２つの入力と１つの出力とを有している。各ＮＯＲゲートまたはＮＡＮＤゲートの出力は、他のＮＯＲゲートまたはＮＡＮＤゲートの一方の入力に結合されている。ＮＯＲゲートまたはＮＡＮＤゲートの一方の入力はセット信号を受信し、ＮＯＲゲートまたはＮＡＮＤゲートの他方の入力はリセット信号を入力する。

代替的な構成形態では、各第１のメモリセルは、Ｎ型金属酸化物半導体トランジスタ（ＮＭＯＳトランジスタ）とＰ型金属酸化物半導体トランジスタ（ＰＭＯＳトランジスタ）とを直列に接続されたものとして含み、つまり、２つのトランジスタのチャネルが直列に接続されていることを意味する。さらに、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間にはインバータの入力が接続されており、インバータの出力はＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲートに接続されている。ドライバ回路は、複数の読み込み可能なカウンタを含み、それぞれのカウンタにパルス幅値などのデータが読み込まれると、それぞれのμ－ＬＥＤを流れる電流をオンにするためのセット信号をアクティブにするように構成されていてもよい。カウンタは、現在の値が負荷されたデータ値に達するまでカウントする。その後、カウンタがリセット信号をアクティブにし、それぞれのμ－ＬＥＤを流れる電流をオフにする。

μ－ＬＥＤのアレイがＮ列の画素に配列されている場合、ドライバ回路は、選択された行ごとにＮ列の画素に対するＰＷＭ信号を同時に生成するＮ個のカウンタを含んでいてもよい。さらに、ドライバ回路は、複数のμ－ＬＥＤに共通のまたはグローバルな調光信号を生成するように構成された単一の共通カウンタを含んでいてもよい。

暗い画素をゲート制御するために、ドライバ回路は複数の第２のメモリセルを含んでいてもよい。各第２のメモリセルは、それぞれの第１のメモリセルに結合され、必要に応じてそれぞれの第１のメモリセルの出力信号をオーバーライドして、それぞれのμ－ＬＥＤがオフのままになるように構成されていてもよい。言い換えれば、第２のメモリセルは、これらの光電子構造素子がフレーム中に暗い画素を表示するときに、それぞれの第１のメモリセルがそれぞれのμ－ＬＥＤをオンにするのを防止する。

本願の第２の態様による光電子デバイスあるいはμ－ディスプレイは、上述のように、複数のμ－ＬＥＤと、第１の態様による複数のμ－ＬＥＤを駆動するためのドライバ回路とを含んでいる。μ－ＬＥＤは、アレイ状に配置され、ディスプレイまたはディスプレイの一部分を形成してもよい。μ－ＬＥＤの各々は、アレイの画素を形成することができる。あるいは各μ－ＬＥＤがサブ画素を形成していてもよい。例えば、ＲＧＢ画素アレイの場合、１つの画素には、赤色、緑色もしくは青色の光を発する３つの光電子構造素子またはμ－ＬＥＤが含まれている。あるいは３つのμ－ＬＥＤのうち、少なくとも２つのμ－ＬＥＤが同じ色の光を発し、その光が変換材料によって変換されるように、変換材料が企図されていてもよい。

μ－ＬＥＤは、特に、μ－ＬＥＤの下にある集積回路（ＩＣ）の上に配置されていてもよい。回路は異なる材料系で形成されていてもよい。

第３の態様では、第２の態様による光電子デバイスもしくはμ－ディスプレイを動作させる方法が提供される。フレーム開始時には、グローバルリセットが行われ、画素電流がオフになり、すべての光電子素子がオフになる。次に、暗い画素の読み込みが１行ずつ実行される。このように、フレーム中に暗転する光電子素子は、第２のメモリセルによって制御される。引き続き、ラインごとのコンテンツ依存のＰＷＭ、例えばグレースケールＰＷＭが実行される。このように、第１のメモリセルによって、光電子構造素子を流れる電流が制御される。

さらに、フレーム開始時のグローバルリセット後、コモンまたはグローバルな調光（グローバルディミング）が始まるまで、画素電流はオフのままであってもよい。光電子構造素子の共通の調光は、光電子構造素子を流れる電流が第１のメモリセルによって制御される前に実行されてもよい。グローバルディミングデータは、映像／画像信号処理ＩＣまたはμ－ＬＥＤ駆動ＩＣでグレースケールデータと合成され、別途グローバルディミングパルスを必要とせず、グレースケールデータのみを行ごとに更新するようにしてもよい。第２の態様による光電子デバイスおよび第３の態様による方法は、第１の態様によるドライバ回路に関連して、上で開示された構成形態を含んでいてもよい。

画素として提供されるμ－ＬＥＤを駆動制御するための新規のコンセプトは、光を制御するためのアナログランプに基づいている。複数の光電子構造素子を行と列とに配置したディスプレイマトリクスの制御回路では、各画素のオン／オフ動作の設定にパルス幅変調を用いることができる。原理は従来のパルス幅変調方式と似ているように見えるが、実装は異なり、小さなスペースを考慮したものになっている。

マトリクスディスプレイ、特にμ－ＬＥＤマトリクスディスプレイの制御回路は、行セレクト信号用の行セレクト入力、データ信号用の列データ入力、ランプ信号用のランプ信号入力およびトリガ信号用のトリガ入力を含んでいる。説明のために、ランプ信号とは、第１の値から第２の値まで時間的に変化する信号のことである。通常、ランプ信号は周期的なものである。この回路は、行セレクト信号に応答してデータ信号をバッファリングするように構成された列データバッファを含んでいる。一部の変形例では、列データ信号のレベルは、発光デバイスの輝度に対応していてもよい。パルスジェネレータは、列データバッファおよびランプ信号入力に結合され、トリガ信号、データ信号およびランプ信号に応答して、複数の発光デバイスのうちの少なくとも１つのオン／オフ比を制御するためのバッファリングされた出力信号を供給するように構成されている。

提案された原理は、僅かなスペースしか必要としないアナログパルスジェネレータを実装している。ランプ信号は空間的にも時間的にも多重化できるため、異なる画素の活性化によるアーティファクトを抑制することができる。さらに、時間的な多重化により、ランプ信号を使用した場合には、画素のスイッチング動作が異なる。すなわち、画素に対応したμ－ＬＥＤが異なるタイミングで切り替わることで、より均一な電力分配となり、電流のピークを防ぐことができる。

一部の変形例では、パルスジェネレータは、バッファリングされたデータ信号をランプ信号と比較するコンパレータデバイスを含んでいる。その結果は、コンパレータの出力およびトリガ入力に結合された出力バッファに供給され、かかる構成では、列データバッファは入力バッファとして機能することができる。パルスジェネレータの出力バッファと合わせて、ダブルバッファリングを実現し、これにより、より長いデューティサイクルを使用するディスプレイに回路を実装し、リフレッシュレートなどを低減することができる。一般的に、このコンセプトは、拡張現実用途で好まれる消費電力をさらに削減する。

出力バッファは、例えばフリップフロップなどの単一のメモリステージを含んでいてもよい。一部の変形例では、バッファは、コンパレータデバイスの出力と、相応してトリガ入力とに結合された入力を備えたＲＳフリップフロップを含むことができる。この点については、現在の実装状況や、対応するデータ信号およびトリガ信号の符号（正または負）に応じて、対応するフリップフロップの反転入力を使用することも可能である。一部の変形例では、列データバッファは、データ信号を記憶するコンデンサと、コンデンサと列データ入力との間に配置されたスイッチとを含む。コンデンサは、入力バッファが数ボルトのオーダーの電圧信号しか印加しないような小さな容量を有し、コンパレータデバイスは非常に高い入力インピーダンスを有している。コンパレータは、差動増幅器を用いて実装されていてもよい。例えば、コンパレータの反転入力をデータカラムバッファに結合し、その非反転入力をランプ信号入力に結合してもよい。

実装状況に応じて、制御回路に結合されたμ－ＬＥＤは短時間しか動作しないことがある。一部の変形例では、μ－ＬＥＤは通常のサイクルの約５０％しか作動しないことがある。このような場合、必要のない制御回路の一部を非アクティブにできると便利である。このためにコンパレータデバイスは、トリガ信号に基づいてその消費電力を調整するために、トリガ入力に結合された電力制御入力を有していてもよい。あるいはコンパレータデバイスを出力バッファに結合し、出力バッファの出力状態に基づいてその消費電力を制御してもよい。この点について、出力バッファは、トリガ信号によってリセットまたはトリガされるまで、コンパレータデバイスに結合された入力とは無関係にその出力状態を維持するように構成されていてもよい。

別の態様は、ランプ信号の生成に関している。一部の変形例では、制御回路は、ランプ信号入力にランプ信号を供給するランプジェネレータを含み、ランプジェネレータは、トリガ信号に応答して開始値と終了値との間で変動する信号を生成するように構成されている。ランプジェネレータは、他のさまざまな制御回路に共通のランプ信号を送るグローバルランプジェネレーターとして実装されていてもよい。あるいは複数のランプジェネレータを用意し、個々のランプジェネレータで複数の行とそれぞれの画素を駆動制御することも可能である。かかる実装により、ランプ信号の多重化が一時的に可能となり、アーティファクトを低減することができる。さらに、ランプジェネレータから供給されるランプ信号を多重化してから、ランプ信号入力に印加することもできる。

別の態様は、アドレス指定可能な行と列とに配置された複数の発光デバイスを有するマトリクスディスプレイにおいて、発光デバイスの照明を制御する方法に関するものである。提案された原理によれば、本方法は、選択された列と少なくとも１つの発光デバイスに対して、トリガ信号とデータ信号とを供給することを含む。この場合、データ信号のレベルは、トリガ信号を基準にしてパルスに変換される。より具体的には、一部の変形例では、データ信号のレベルはトリガ信号に対するパルス幅に変換される。このパルスは、発光デバイスのオン／オフをパルスで制御するために用いられる。

いくつかの態様では、データ信号のレベルを変換することには、第１の値と第２の値との間のランプ信号を生成することが含まれる。データ信号はランプ信号と比較され、状態信号が生成される。状態信号はデジタル信号であってもよい。この場合、パルス信号は、トリガ信号と状態信号の変化とに基づいている。実質的には、パルス信号は、ＬＯＷとＨＩＧＨとの間の状態信号の変化に応じて、ＨＩＧＨからＬＯＷに値を設定またはリセットされる。もちろん、この「値の設定」と「値のリセット」という原則は、入れ替え可能である。

ランプ信号は、トリガ信号に応じて生成または開始されることができる。一部の変形例では、両方の信号が共通の信号から導き出されてもよい。データ信号の供給は、一部の変形例では、データ信号のプリバッファリングを含む場合がある。例えば、データ信号は、コンデンサなどのメモリデバイスにプリバッファリングされていてもよい。

他の態様では、セレクトヒューズ付きの冗長なμ－ＬＥＤブランチによって、μ－ディスプレイまたはμ－ディスプレイモジュールの作製中に発生したμ－ＬＥＤの欠陥を修正することが関係している。本願では、製造時に冗長なμ－ＬＥＤを作るためのいくつかのコンセプトが提示されている。

μ－ディスプレイの場合、作製中にμ－ＬＥＤが故障することがある。その原因としては、例えば装着不良や、モノリシックディスプレイモジュールの場合は、いずれかの層の欠陥が挙げられる。このような欠陥の場合、実質的には２つのバリエーションがある。一方はコンタクトが露出している状態で、これを「Ｏｐｅｎ」といい、もう一方はアノードとカソードが短絡している状態で、これを「Ｓｈｏｒｔ」という。どちらもセルの発光ダイオードの故障につながる。

サブ画素または画素の故障する確率を下げるために、サブ画素ごとに冗長なμ－ＬＥＤが提供される。欠陥が発生した場合には、適切な回路関連の措置を講じることで、セルが故障しないようにする。すなわち、欠陥のある発光ダイオードを電流源から切り離すことができる。しかしながら、一部の変形例では、エラーがない場合、２つのμ－ＬＥＤ、具体的には、典型的なμ－ＬＥＤと冗長なμ－ＬＥＤとは同じ電流源から供給されていることがある。そのため、発光ダイオード１つあたりの電流がほぼ半分になる。これはまた、交差電流と占有波長との間の依存関係から生じるカラーシフトにつながる。加えて、μ－ディスプレイまたはこれのモジュールのプロセス技術上、すべての発光ダイオードにコモンカソードを１つしか実装できないことが多い。バックプレーン（例：ＴＦＴバックプレーン）の別の構造によっては、画素セルの構造にＮＭＯＳトランジスタ（Ｎ型金属酸化膜半導体トランジスタ）しか使用できない場合がある。従来の２Ｔ１Ｃ（２つのトランジスタと１つのコンデンサ）セルでは、発光ダイオードの交差電流とその順方向電圧とに明確な依存関係がある。

これらの問題を解決するためにいくつかのアプローチがあるが、そのほとんどは追加の労力やスペースも必要とする。本明細書で提案されている原理によれば、冗長性を確保しつつ、発光ダイオードを流れる電流を半減させないという解決策が得られる。さらに、ＰＭＯＳトランジスタを使用することができるため、自由度が高まっている。消費スペースは実質的には変わらないため、この解決策は、画素またはサブ画素あたりのスペースが小さいμ－ディスプレイに適している。

画素セルまたはサブ画素、特に２Ｔ１Ｃセルとして複数のμ－ＬＥＤを電子的に駆動制御するデバイスが作り出される。第１のトランジスタと、μ－ＬＥＤに割り当てられているエンボス電子構造素子とにより、このμ－ＬＥＤに直列に接続されたヒューズをトリガさせる電流が生成される。

したがって、画素セルまたはサブ画素の複数のμ－ＬＥＤを電子的に駆動制御するデバイスは、それぞれ内部でμ－ＬＥＤが接続された第１のブランチおよび少なくとも１つの第２のブランチと、μ－ＬＥＤと直列に配置された電子ヒューズとを含んでいる。第１のブランチおよび少なくとも１つの第２のブランチは、一方の側が電位端子に接続されている。さらに、データ信号入力、セレクト信号入力および駆動出力を有するドライバ回路が提供されている。駆動出力は、第１のブランチおよび少なくとも１つの第２のブランチのもう一方の側に接続されている。最後に、このデバイスは、少なくとも１つの第２のブランチに割り当てられているエンボス部品を含んでおり、このエンボス構造素子は、直列に配置された電子ヒューズをトリガさせる電流の流れを生成するように構成されている。

このように、追加のエンボス信号線と追加の電子エンボス構造素子とを組み合わせて導入することが特徴的で、特にトランジスタまたはダイオードとして構成されていてもよい。これにより、エンド・オブ・ライン（ＥＯＬ）テスト後には、色および画素ごとに１つの発光ダイオードのみがアクティブとなり、具体的には、エラーのない画素の場合にも同様にアクティブとなる。言い換えれば、欠陥が発生した場合は、まだ機能しているμ－ＬＥＤが選択される。一方、欠陥がない場合、すなわち、１つのブランチの両方のμ－ＬＥＤが機能している場合であっても、２つのうちの１つが永久的にオフにされる。

このように、複数のμ－ＬＥＤを電子的に構成する方法では、まず、第１のブランチと第２のブランチのそれぞれのμ－ＬＥＤの機能のテストが実行される。第１のブランチと第２のブランチの両方のμ－ＬＥＤが機能していれば、電子エンボス構造素子にエンボス信号が印加される。引き続き、第２のブランチのμ－ＬＥＤと直列に接続されたヒューズをトリガさせる電流の流れの第２のブランチに印加される。このために通常、ヒューズは溶断ヒューズとして構成されている。

ある構成によれば、エンボス構造素子は、エンボストランジスタを有していてもよく、その電流線コンタクトは、エンボス構造素子が割り当てられているμ－ＬＥＤに電気的に並列に接続され、その制御コンタクトはエンボス信号線に接続されている。あるいはエンボス構造素子にはエンボスダイオードも形成されていてもよく、この端子は、当該エンボス構造素子が割り当てられているμ－ＬＥＤの第２の端子に接続されている。エンボスダイオードの他方の端子はエンボス信号線に接続されている。

提案されている配置構造により、μ－ＬＥＤをいわゆるコモンアノードまたはコモンカソードとして形成することが可能になる。すなわち、構成に応じて、各ブランチのμ－ＬＥＤは、電源電位と電流源との間または電流源と基準電位端子との間のいずれかに接続される。このように、一方のケースでは、μ－ＬＥＤは電源電位端子と電子ヒューズとに接続されている。他方のケースでは、μ－ＬＥＤはヒューズと基準電位端子との間に接続されている。電流源は常に各ブランチの電子ヒューズに接続されている。２Ｔ１Ｃセルの電荷蓄積手段は、電流源トランジスタのゲートと固定電位、すなわち、電流源トランジスタも接続されている電位端子に接続されている。

別の態様では、上述した複数のデバイスを有するμ－ディスプレイまたはμ－ディスプレイモジュールが提示され、μ－ディスプレイの画素セルは、行および／または列に沿って、共通のエンボス信号線にそれぞれ電気的に接続されている。列の各画素セルは、共通の供給リード線によってμ－ディスプレイの外側の共通のキャリア上に配置されたスイッチングトランジスタに電源電位端子で電気的に接続されている。

特に、ヘッドアップディスプレイまたは網膜上に直接ラスター画像を投影するライトフィールドディスプレイなどを備えたグラスなどのＡＲシステムには、高解像度の小型ディスプレイ配置構造が望まれている。

マイクロＯＬＥＤは、画素サイズのアクティブな光源を有するμ－ディスプレイとして提案されていた。輝度が低く、寿命が限られているのが欠点である。長寿命で高効率、さらに高速応答が可能な自発光型光源の代わりとして、例えばＧａＮまたはＩｎＧａＮをベースとするマトリクス状に配置されたμ－ＬＥＤがある。これらは、高解像度のμ－ディスプレイを形成するための高い充填密度を有するディスプレイ配置構造に特に適している。

この考察の出発点は、ＩＣ基板部品と当該部品上に載置されたモノリシック画素化オプトチップとを含むディスプレイ配置構造である。本明細書では、モノリシック画素化オプトチップとは、共通の製造プロセスによってコヒーレントなチップ基板上に形成される、発光する光電子光源のマトリクス状の配置であると理解される。本明細書で提示されている構造体のいくつかは、マトリクスで製造することができる。これらには、例えば、アンテナ構造、縦型または横型のμ－ロッド、μ－ＬＥＤの間に変換材料を有するペアワイズに配置されたインゴット状の構成、あるいは特定の結晶方向に沿ったμ－ＬＥＤも含まれ、これらは非限定的ないくつかの例として挙げられる。これらの光源はμ－ＬＥＤとして形成されている。

ＩＣ基板部品はモノリシック集積回路を有し、これらも共通の製造プロセスから得られたものである。さらに、モノリシック画素化オプトチップに面しているＩＣ基板部品の上面には、マトリクス状に配置されたＩＣ基板コンタクトが存在している。

モノリシック画素化オプトチップは、第１のドーピングを有する第１の半導体層と、第２のドーピングを有する第２の半導体層とを有する半導体層シーケンスを含み、第１の半導体層の電荷キャリアの極性は、第２の半導体層の電荷キャリアの極性とは異なる。好ましくは、第１の半導体層と第２の半導体層とは、モノリシック画素化オプトチップ全体の横方向に延びている。一構成形態では、第１の半導体層がｐ型ドーピングを有し、第２の半導体層がｎ型ドーピングを有していてもよい。逆のドーピングも可能で、ドーピング強度および／または半導体材料に関して異なる半導体層の少なくとも１つに対して、同じドーピングの複数の部分層を使用することも同様に可能である。特に、半導体層シーケンスはダブルヘテロ構造体を形成していてもよい。第１の半導体層と第２の半導体層との間には、ディスプレイの動作時に発光活性ゾーンが形成される接合部を有する領域がある。可能な一構成では、活性ゾーンは、ドープまたは非ドープの活性層に位置し、この層は、第１の半導体層と第２の半導体層との間に置かれ、例えば、１つ以上の量子井戸構造を有する。

画素化オプトチップの個々の発光する光電子光源は、それぞれマトリクス状に配置されたμ－ＬＥＤを表し、各μ－ＬＥＤは、ＩＣ基板部品に面しているμ－ＬＥＤ背面と、第１の半導体層に接触する形で隣接し、ＩＣ基板コンタクトの１つとそれぞれの場合において電気的に接続されている第１の光源コンタクトとを有している。言い換えれば、画素化オプトチップの各μ－ＬＥＤは、上記のいずれかの活性層の領域を構成するように形成されている。隣り合うμ－ＬＥＤの間では、漏話を回避するために、活性層あるいは上記の他の層が中断されていてもよい。

本発明者らは、第１の光源コンタクトのμ－ＬＥＤ背面への投影面積が、最大でもμ－ＬＥＤ背面の面積の半分に相当し、第１の光源コンタクトが横方向に背面側アブソーバで取り囲まれていれば、高い実装密度で製造上簡素化されたディスプレイ配置構造が実現できることを認識した。本明細書では、横方向とは、半導体層シーケンスの表面法線を平均化して決定される積層方向に対して垂直な方向であると理解される。

関連するμ－ＬＥＤの画素面積よりもかなり小さい小面積で適用された第１の光源コンタクトにより、半導体層スタックの電流経路が横方向に狭くなる。その結果、活性ゾーンの横方向の拡大はμｍ寸法に制限され、半導体層スタック内の局所的な再結合ゾーンにより、個別に駆動制御可能なμ－ＬＥＤは互いに区切られることになる。ここでは、μ－ＬＥＤ背面の最大対角線領域として定義される各μ－ＬＥＤの画素サイズは、７０μｍ未満、好ましくは２０μｍ未満、特に好ましくは７μｍ未満となるように選択されることが好都合である。また、好ましい第１の光源コンタクトはかなり小さく、有利な構成では、第１の光源コンタクトのμ－ＬＥＤ背面への投影面積は、μ－ＬＥＤ背面の面積の最大２５％、好ましくは最大１０％を占めている。

活性ゾーンの横方向の拡大を制限するために、好ましくは、第１の半導体層および第２の半導体層は、１０４Ｓｍ－１よりも小さい、好ましくは３・１０３Ｓｍ－１よりも小さい、さらに好ましくは１０３Ｓｍ－１よりも小さいｐ型またはｎ型の伝導性で形成されている。さらに、積層方向における第１の半導体層の層厚は、横方向における第１の光源コンタクトの最大対角線の最大１０倍、好ましくは最大５倍であると有利である。

更なる設計として、モノリシック画素化オプトチップ上の第１の光源のコンタクトは、関連するＩＣ基板コンタクトに直接は隣接していない。その代わりに、積層方向を基準として、第１の光源コンタクトの下には、第１の光源コンタクトよりも横断面積が大きい実際のオプトチップコンタクト素子がある。この措置により、電流経路の横方向の制限を悪化させることなく、ＩＣ基板部品上でのモノリシック画素化オプトチップの位置決めおよび相互接触が簡素化される。

本発明によれば、小型構造の第１の光源コンタクトの領域を利用して、隣り合うμ－ＬＥＤの間の光漏話を低減する背面側アブソーバを配置している。特に、活性ゾーンからの角度位置で発せられる下向きの電磁放射は、積層方向に対する制限角度を超える限りにおいて吸収される。背面側アブソーバの材料としては、ケイ素、ゲルマニウムおよびガリウムヒ素を有するパターニング層が好ましい。グラフェンまたはカーボンブラックの粒子を背面側アブソーバに組み込むことも可能である。

背面側アブソーバは、第１の光源コンタクトを横方向に囲み、第１の光源コンタクトから横方向に延びており、隣り合うμ－ＬＥＤの背面側アブソーバは互いに隣接しており、好ましくは一体的に形成されている。一構成では、背面側アブソーバは、積層方向に少なくとも第１の半導体層まで延びている。更なる設計として、背面側アブソーバの一部の領域が、適宜パターニングされた第１の半導体層内に広がり、隣り合うμ－ＬＥＤ間の境界領域を遮蔽する。このためにアルミニウム、金または銀などのリフレクタ材料や、屈折率が第１の半導体層の屈折率よりも小さい誘電体材料などの反射作用のある光線遮断材を追加的または代替的に使用することができる。更なる設計として、背面側アブソーバは光学的な機能を果たすだけでなく、電流経路を横方向に制限する電気的な絶縁体としても機能する。

このディスプレイ配置構造は、各μ－ＬＥＤの第２の半導体層の上で積層方向に第２の光源コンタクトを有しており、これは、ＩＴＯ（酸化インジウムスズ）などの透明な材料からなり、画素化オプトチップの正面側の透明で平坦に拡張されたコンタクト層に電気的に接続されている。有利な構成では、第２の光源コンタクトは、大面積のコンタクト層自体によって形成されているので、マトリクス状に配置されたμ－ＬＥＤの第２の光源コンタクトの全体を共通の面積コンタクトとして適用することができる。光漏話をさらに低減する代替的な構成では、第２の光源コンタクトは、それぞれの場合においてコンタクト層に接触する形で隣接しており、隣接して配置されたμ－ＬＥＤの第２の光源コンタクトは、積層方向に対して垂直方向を指し示す横方向において正面側アブソーバで互いに分離されている。正面側アブソーバは、活性ゾーンから放出される電磁放射を吸収する材料またはこの放射を反射する材料からなっていてもよい。追加的または代替的に、正面側アブソーバは、電気絶縁体として機能し、再結合ゾーンをμｍ寸法の範囲に局在化するために、電流経路の横方向への制限に寄与し得る。

更なる可能な設計として、正面側アブソーバは、第２の半導体層の少なくとも一部では積層方向とは逆向きに延在している。さらに、第２の光源コンタクトの下面および／または上面および／またはコンタクト層および／または第２の半導体層の上面は、光取り出しを改善するための光学的に有効なパターニング部を有していてもよい。

提案されているディスプレイ配置構造を製造する方法では、モノリシック集積回路とマトリクス状に配置されたＩＣ基板コンタクトとを有するＩＣ基板部品が、モノリシック画素化オプトチップに電気的に接続されている。先のモノリシック画素化オプトチップの製造では、第１のドーピングを有する第１の半導体層と第２のドーピングを有する第２の半導体層とを有する半導体層シーケンスをエピタキシャル成長させることが好ましく、第１の半導体層の電荷キャリアの極性は第２の半導体層の電荷キャリアの極性とは異なり、半導体層シーケンスは積層方向を規定している。さらに、画素化オプトチップには、μ－ＬＥＤがマトリクス状に配置されており、各μ－ＬＥＤは、ＩＣ基板部品に面している背面と、第１の半導体層に接触する形で隣接し、かつＩＣ基板のコンタクトの１つにそれぞれの場合において電気的に接続される第１の光源コンタクトとを有している。本発明によれば、第１の光源コンタクトは、積層方向に対して垂直な面法線を有する投影面積が、μ－ＬＥＤ背面の面積の最大でも半分を占めるような大きさで形成されている。さらに、第１の光源コンタクトは、積層方向に対して垂直方向を指し示す横方向において背面側アブソーバで取り囲まれている。

駆動制御および冗長回路を準備するためのさまざまなコンセプトに加えて、μ－ＬＥＤもしくはモノリシックアレイを有するキャリアと、駆動制御部を含むキャリアとを接続することもさらに検討されている。μ－ＬＥＤとＩＣ回路の両方を同じ材料系で実現しようとするコンセプトが存在する。これ自体は推奨されるべきものであり、少なくとも部分的には実現可能である。しかしながら、μ－ＬＥＤの材料系には欠点があり、ＩＣ回路には条件付きでしか適していない。

別の態様は、一方では駆動制御回路を、他方ではマトリクス状に配置されたμ－ＬＥＤを生成するために、異なる材料系を構築することにある。これには実質的に２つの可能性がある。まず、一方の材料系から出発して構造素子を作製し、次いでもう一方の材料系への移行部を作り出し、この中で更なる構造素子を提供することができる。材料系を通るリードと移行部とが構造素子をつなぐ。このアプローチでは、一方の「面」の作製が、他方の「面」にダメージを与えずに可能となるように、異なるプロセスパラメーターを選択・調整することが１つの課題となる。例えば、プロセス温度（例えば、拡散プロセスまたは注入プロセスなど）が非常に異なるため、温度によっては拡散が起こらなかったり、望ましくない拡散が起こったりする。このようにして、構造素子が破損する可能性がある。いくつかの態様では、例えばシリコンベースの１つの技術で駆動制御部を作製し、引き続き、μ－ロッドなどの異なる材料系を成長させることが提案される。

別のアプローチでは、駆動制御部と画素アレイとを別々に作製し、電気的・機械的に接続することが提案されている。このようにして、ニーズや要件をそれぞれの状況に合わせて、作製を最適化することができる。μ－ＬＥＤはサイズが小さいため、接触させるためには正確な配向が必要である。上記の例では、既にこの問題が示され、これに対する解決策を提案している。他方で、デジタル駆動制御技術を用いることで、機能を制限することなく、キャリア間の必要なコンタクトパッドの数を減らすことができる。このようにして、新規のデジタルとアナログのコンセプトが開発され、一緒に実装されることで、μ－ディスプレイさらには表示デバイスやマトリクスの製造が可能になる。

μ－ＬＥＤディスプレイを構築するための一態様は、μ－ディスプレイ内の発光素子またはμ－ＬＥＤの制御に関している。このように、μ－ディスプレイは、複数のμ－ＬＥＤが行と列とに配置されている。いくつかの態様では、μ－ＬＥＤはサブユニットにまとめることができる。これにより、作製、試験および加工が容易になる。

実際のマトリクス素子および画素の下で利用可能なスペースは限られているため、個々の画素をアドレス指定して制御するには、更なる検討が必要である。スペースが限られているため、従来のアプローチやテクニックが使えない可能性がある。これは、画素ごとに電流を制御するアプローチにも当てはめられる。

一構成では、行と列とに配置された複数の画素構造を有するμ－ディスプレイが提供される。第１の基板構造は、第１の材料系で作製され、７０μｍ以下、特に２０μｍ以下のエッジ長さを有する複数のμ－ＬＥＤを有している。μ－ＬＥＤは、第１の基板構造の中および／または上のリード線によって、個別にアドレス指定可能である。主放射方向に面していない第１の基板構造の表面には、複数の接点が配置されている。

さらに、μ－ディスプレイは、μ－ＬＥＤをアドレス指定するための複数のデジタル回路を含む第２の基板構造を有している。第２の基板構造は、第１の基板構造とは異なる材料系で作製されている。第２の基板構造は、第１の基板構造の接点に対応する複数の接点を表面に有している。ここで、提案された原理によれば、第１の基板構造と第２の基板構造とは、機械的にも電気的にも互いに接続されているため、コンタクト領域が互いに対応することになる。このコンセプトによれば、ディスプレイのデジタルとアナログの素子を別々に異なる材料系で作製し、次いでこれらを互いに接続することが提案される。そうすることで、それぞれの場合において最適な技術を使用することができる。

これに関連して、μ－ＬＥＤを有する第１の基板構造は、モノリシックモジュールとして構成されていてもよい。それ以外に、本明細書で開示されているモジュラー構造を使用することもできる。その結果、第１の基板構造自体は、さまざまなμ－ＬＥＤからなるモジュール用のキャリアとなる。いくつかの態様では、第１の基板構造は、各画素の電流源などのアナログ回路を含んでいる。同様に、本明細書で提供されている冗長回路およびドライバ回路も考えられる。このような回路を薄膜技術で実行することは可能であるが、電流搬送能力への要求が高くなりすぎないようにする必要がある。可能であれば、いくつかの態様では、第１の基板構造にマルチプレクサまたは他の回路を設けると好都合であり得る。これにより、第１の基板構造と第２の基板構造との間のコンタクト領域の数を減らすことができる。２つのμ－ＬＥＤのうちの１つをそれぞれの場合において選択する単純なスイッチであれば、必要なコンタクト面積は約半分になる。他の態様では、例えば、μ－ＬＥＤにコモンカソード層を使用することで、場合によってはコンタクトを組み合わせることが可能である。

μ－ＬＥＤは、エッジ長さが２０μｍ以下で、特に小型のμ－ディスプレイでは、エッジ長さは２μｍ～５μｍになることもある。設計に応じて、接点はμ－ＬＥＤと同じサイズになることもあれば、それより小さくなることもある。

材料系に関しては、それぞれの技術や材料系には、それぞれの利点や課題があるため、柔軟に選択される。第２の基板構造は、特に、単結晶、多結晶またはアモルファスのシリコンをベースにしている。これらの材料系でデジタル回路を実現することはよく理解されており、小さなサイズにも拡大することができる。同様に、インジウムガリウム亜鉛酸化物、ＧａＮまたはＧａＡｓも第２の基板構造に適した材料系である。第１の基板構造の材料系としては、以下の化合物のうちの少なくとも１つを用いることができる：ＧａＮ、ＧａＰ、ＧａＩｎＰ、ＩｎＡｌＰ、ＧａＡｌＰ、ＧａＡｌＩｎＰ、ＧａＡｓまたはＡｌＧａＡｓ。一態様では、使用される材料系によって熱膨張率や結晶学的パラメーターが異なることがある。そのため、両基板構造は直接ではなく、いくつかの中間層を介して接続されることが多い。

デジタル回路を備えた第２の基板構造には、供給リード線の他に、各画素のクロック信号およびデータワードからＰＷＭ様の信号を生成するための複数のデジタル回路が含まれていてもよい。さらに、画素のデータワードに対応する長さをそれぞれ有するシフトレジスタを直列に接続し、各シフトレジスタを一時的な記憶用のバッファに接続することが可能である。

前述のコンタクト領域の低減のために、第２の基板構造は、複数のμ－ＬＥＤを駆動制御するために、第１の基板構造のデマルチプレクサに電気的に結合された１つ以上のマルチプレクサを含むことができる。

オートモーティブおよび拡張現実の分野でのディスプレイ用途に加えて、他の応用分野の開拓も可能である。

μ－ディスプレイは、μ－ＬＥＤアレイのμ－ＬＥＤが機械的安定化および／または電気的接触のために配置されたキャリアを有していることが望ましい。キャリアは、例えば、μ－ＬＥＤもしくはμ－ＬＥＤアレイを搭載した透明部品の透明性を損なわないように、透明な材料を含んでいてもよい。キャリアは、ディスプレイの一部であってもよいし、例えば、自動車の部品に組み込まれていてもよい。支持面は、部品の表面を形成する場合もある。いくつかの態様では、自動車の部品自体が、μ－ＬＥＤもしくはμ－ＬＥＤアレイのキャリアとして形成されていてもよい。キャリアは任意の形状を有していてもよく、例えば、平坦なまたは湾曲した支持面で形成されていてもよい。例えば、キャリアの形状は、製造方法で予め決められている場合もある。例えば、キャリアは、ツールによって形状が予め定義される深絞り成形法によって製造されていてもよい。キャリア基板はフレキシブルまたは折り曲げ可能に形成されていてもよい。キャリアは、例えば音響効果を得るために、膜、特に振動膜をさらに含んでいてもよい。これにより、平坦ではない部品の表面にもμ－ＬＥＤアレイを組み込むことができる。

別の態様によれば、例えば、μ－ディスプレイの２つの非モノリシックμ－ＬＥＤアレイが、互いに重なり合うように、もしくは互いに連続するよう配置されていてもよい。この場合、上側もしくは前側のμ－ＬＥＤアレイは、透明なキャリアを有していてもよく、下側もしくは後側のμ－ＬＥＤアレイからの光が透明なキャリアを介して照射され得るようにしてもよい。このようにして、μ－ディスプレイは、３次元の視覚効果（３Ｄ効果）を生み出すことができる。

この点に関して、一態様は、更なる機能性を提供するために、センサーをμ－ＬＥＤアレイまたはμ－ディスプレイに実装することに関している。例えば、センサーは、μ－ディスプレイまたはμ－ＬＥＤアレイのキャリア上で、μ－ＬＥＤの間の空間に配置されている。これについて、本開示では、このような実装のいくつかの例を示す。μ－ＬＥＤと同様に、キャリア上に配置された導体トラックと電気的コンタクトを介して、センサーに電気エネルギーを供給することができる。センサーで検出された情報もしくはデータは、例えば無線でまたはキャリア上に配置されたデータ線を介してレシーバに送信することができる。例えば、輝度センサー、近接センサー、距離センサーおよび／またはタッチセンサーなどが、センサーとしてμ－ＬＥＤアレイに組み込まれていてもよい。例えば、μ－ディスプレイに配置された輝度センサーにより、周囲の光または周囲の明るさに応じて、μＬＥＤアレイのμＬＥＤの輝度またはオン／オフを自動的に制御・調整することができる。

例えば、μ－ディスプレイに配置された近接センサーによって、人間や人間の手がμ－ＬＥＤアレイまたはμ－ＬＥＤアレイを搭載したデバイスに近づいたことを検出し、人間や人間の手が再び遠ざかったときに、μ－ＬＥＤアレイまたはμ－ＬＥＤアレイを搭載した前記デバイスのスイッチを自動的にオンにしたり、再び自動的にオフにしたりすることができる。このようにして、例えば、μ－ＬＥＤアレイを搭載した表示デバイスを自動的に起動・停止させたり、近接センサーを有する少なくとも１つのμ－ＬＥＤアレイを備えた制御素子を自動的に照明・起動・停止させたりすることができる。

さらに、例えば、目の奥の反射や、目の一部で反射した光ビームを測定するなどのアイトラッキングも可能である。アイトラッキングはフォーカシングを可能にする。すなわち、光学システムは、一方では、μ－ディスプレイが表示する情報を目の中心の視覚領域に配置することができる。他方では、ディスプレイと目の間の距離を測定し、それに応じて画像のシャープネスを調整することもできる。

μ－ＬＥＤアレイ上に配置されたタッチセンサーにより、例えば、前述のμ－ＬＥＤアレイを有する表示デバイスまたは制御素子を、ユーザーがタッチパネルのようにタッチして操作・制御することができる。

例えば、μ－ＬＥＤアレイ上に配置された距離センサーによって、前述のμ－ＬＥＤアレイもしくは前述のμ－ＬＥＤアレイを有するデバイスとの物体または人間の距離を検出して監視し、例えば検出された距離に応じて情報または警告を表示することができる。

μ－ＬＥＤアレイには、１つ以上の近接センサー、輝度センサーおよびタッチセンサーならびに距離センサーを組み合わせて搭載することができ、顧客の要望に応じた機能またはやアプリケーションが可能となる。

一態様は、表面トポグラフィー検知システムに関するもので、光出射面を介して電磁放射を放出する少なくとも１つのμ－ＬＥＤを含む光電子構造素子を含んでいる。同様に、電磁放射が光出射面を経由して出射する前に、電磁放射をビーム整形するためのフォトニック構造体が設けられており、このフォトニック構造体は、電磁放射が特定の遠方界を有するように電磁放射を形成する。このフォトニック構造体は、２次元フォトニック構造体、特に２次元フォトニック結晶であり、電磁放射が、定義された、特に離散的なパターンを遠方界に生成するように構成されている。それから、表面トポグラフィー検知システムはさらに、遠方界のパターンを検知するために形成された検出ユニット、特にカメラを備えた検出ユニットを有している。

表面トポグラフィー検知システムは、所定の基準パターンに対するパターンの歪みを突き止めるために形成された分析装置を含んでいてもよい。

この分析装置は、突き止められた歪みに応じて、パターンにより照明された物体の形状および／または構造を決定するように形成されていてもよい。

別の応用はまた、物体をスキャンするためのスキャナーに関しており、スキャナーは、μ－ＬＥＤと遠方界を決定するフォトニック構造体を有する少なくとも１つの光電子構造素子とを有しており、この光電子構造素子は、好ましくは物体のラインごとの検出に使用することができる。

別の態様によれば、１つのμ－ＬＥＤアレイまたは複数のμ－ＬＥＤアレイは、自動車のテールライトの一部として形成されていてもよい。この点において、テールライトは、少なくとも５０ＰＰＩの画素密度を形成しかつ最大でも０．５ｍｍの画素ピッチを有する発光μ－ＬＥＤの少なくとも１つの配置構造を有していてもよい。テールライトは、リアライトとブレーキライトとの組み合わせとして形成されていてもよく、リアライト領域およびブレーキライト領域を有していてもよい。

更なる態様によれば、ブレーキライト領域およびリアライト領域は、それぞれ少なくとも１つのμ－ＬＥＤの配置構造を含んでいてもよく、ブレーキライト領域のμ－ＬＥＤの配置構造の画素密度は、リアライト領域の発光ダイオードの配置構造の画素密度よりも高いことを特徴とする。一態様によれば、本デバイスは、自動車のセンターハイマウントブレーキライトとして構成されていてもよい。センターハイマウントブレーキライトは、自動車のリアウインドウパネルに埋め込まれていてもよいし、自動車のボディのルーフ領域に配置されていてもよい。このライトは、透明に形成されていてもよい。

μ－ＬＥＤからなる配置構造を備えたかかるブレーキライトの画素密度は、少なくとも１０ＰＰＩで、画素ピッチは最大でも２．５ｍｍとすることができる。本明細書に記載しているライトでは、それぞれの場合においてμ－ＬＥＤアレイを単一の発光ダイオードと見なして、複数のこのようなμ－ＬＥＤアレイからの光を構成することができる。この場合、各μ－ＬＥＤアレイは個別に駆動制御可能であり得る。

一態様によれば、本デバイスは、自動車の外側に配置されたμ－ディスプレイを含んでいてもよい。これにより、車外の人間にも情報を伝えることができ、道路利用者の安全性を高めることができる。本発明の一態様によれば、ディスプレイの発光ダイオードの配置構造の画素密度は少なくとも１００ＰＰＩで、画素ピッチは最大でも０．２５ｍｍとすることができ、さらに車両本体に組み込まれていてもよい。一態様によれば、ディスプレイの形状を車両本体の輪郭に合わせてもよい。

更なる態様によれば、ディスプレイの制御装置は、ユーザーまたはコンピュータプログラムによってディスプレイ動作が制御されるように提供されていてもよい。さらに、少なくとも１つのセンサーまたは検出器を設けて、少なくとも１つのセンサーまたは検出器からの測定信号に応じて、制御装置によってディスプレイの表示を制御するようにしてもよい。追加でまたは任意に、ディスプレイ用の制御装置は、情報または制御信号をディスプレイに送信できるように、通信インターフェースを含んでいてもよい。同様に、例えば、ステータスまたは動作パラメーターが、通信インターフェースを介してディスプレイから外部機器にさらに通信されてもよい。自動車の場合、制御装置は、自動車の外部の情報を受信するように構成されていてもよい。

別の観点では、制御装置は、記録装置を有するか、または記録装置からの情報およびデータを受信することができる。記録装置は、自動車環境を認識するためのユニットとして構成されていてもよい。記録装置は、動く障害物および／または動かない障害物を認識するように構成されていてもよい。特に、記録装置は、人間、道路、交通標識または他の道路利用者を認識するように構成されていてもよい。記録装置は、光線レシーバを備えた光線エミッタを含んでいてもよい。記録装置は、可視光線または非可視光線を記録するカメラを含んでいてもよい。一態様によれば、カメラシステムおよび／または記録装置は、車外および／または車内に配置されていてもよい。

一態様によれば、外部に配置されたカメラシステムは、外向きと内向きとの両方であってもよい。外向きとは、車外からカメラシステムに照射される光（可視または非可視領域の電磁放射）をカメラシステムが受け取ることを意味している。内向きとは、車内から放射された光をカメラシステムが受け取ることを意味している。あるいはカメラシステムは屋内に配置されていてもよい。このようにして配置されたカメラシステムは、外向きと内向きとの両方であってもよい。外向きとは、車外からカメラシステムに照射される光（可視または非可視領域の電磁放射）をカメラシステムが受け取ることを意味している。内向きとは、車内から放射された光をカメラシステムが受け取ることを意味している。

一態様によれば、記録装置、特にカメラシステムは、自動車のミラーの機能を画像化することができる。一態様によれば、ミラーは、自動車のエクステリアミラーおよび／またはバックミラーであってもよい。このために、一態様によれば、カメラシステムは、自動車の内部および／または外部に配置されていてもよい。記録装置は、自動車環境全体を検知するように配置されていてもよいし、自動車環境の所定の部分領域のみを検知するように配置されていてもよい。例えば、記録装置は、自動車の前方領域および／または後方領域を記録するように向けられていてもよい。特に、記録装置は、運転者から見えない自動車の領域をカバーするように向けられていてもよい。例えば、運転者の視界からは見えない領域が、自動車のＡ、Ｂ、ＣまたはＤピラーの後ろにある場合がある。

本開示内容に従った前方領域は、典型的な主な進行方向の前方にある自動車の領域に位置する。自動車の前方領域は、自動車のフロントガラスを覗いたときに運転者に見える領域に実質的に含まれている。本開示内容に従った後方領域は、典型的な主な進行方向の後方にある自動車の領域に位置する。自動車の後方領域は、自動車のリアウインドウパネルを覗いたときに運転者に見える領域に実質的に含まれている。

一態様によれば、記録装置は、タッチセンサーパネルを含んでいてもよい。有利には、タッチセンサーパネルは自動車内に配置されていてもよい。タッチセンサーパネルは車外に配置されていてもよい。一態様によれば、記録装置は出力装置と一体化および／または組み合わせられていてもよい。同様に、記録装置と出力装置とがパネル上で一体化および／組み合わせられていてもよい。

別の観点は、制御装置に関している。制御装置は、信号もしくは情報を送信および処理するように配置されている。一態様によれば、制御装置は、記録装置から信号もしくは情報を受け取り、信号もしくは情報を処理し、処理された信号もしくは情報を出力装置に送信する。信号もしくは情報は、例えば、自動車の状態に関する一般的な情報を含んでいてもよい。信号もしくは情報には、例えば、自動車環境からの情報、車内からの情報、運転者や車内にいる人間の情報、車外の人間の情報もしくは障害物に関する情報、または自動車環境からの指示が含まれ得る。

一態様によれば、制御装置は、１つ以上の演算処理装置を含んでいる。演算処理装置は、記録装置からの受信信号を収集、評価および処理するように配置されていてもよい。制御装置は、自動車のオンボードコンピュータの一部であってもよい。オンボードコンピュータは、記録装置の外部から読み込まれ／入力された自動車の情報を処理するように配置されていてもよい。一態様によれば、制御装置またはその少なくとも一部は、車外に設置されている。例えば、制御装置の一部がクラウドに配置されていてもよい。このために、自動車に残っている制御装置の一部が無線でクラウドに接続されていてもよい。クラウドは、情報の収集、評価および処理を行い、引き続き、その情報を自動車に、特に関連する自動車内外の出力装置に送り返すように配置されていてもよい。一態様によれば、制御装置は、記録装置内もしくは記録装置上および／または出力装置内もしくは出力装置上および／または自動車内および／もしくは／自動車外に配置されていてもよい。

更なる態様は、出力装置に関している。出力装置は、所定の方法で情報を出力するように配置されている。このために、出力装置は１つ以上の表示ユニット（以下、スクリーン、ディスプレイおよび／または表示部もしくは表示ユニットおよび／または表示パネルと呼ぶ）を含んでいてもよい。表示ユニットは、予め定義された異なる特性を有していてもよい。特に、表示ユニットは、予め定義されたサイズ、形状、解像度（画素密度もしくは画素ピッチ）および／またはコントラスト比（「ダイナミック比」または「ダイナミックレンジ」とも呼ばれる）を有していてもよい。

一態様によれば、表示ユニットは、コンポーネント上に直接または間接的に配置されていてもよい。すなわち、表示ユニットは、コンポーネント、特に自動車コンポーネントを含んでいてもよい。一態様によれば、表示ユニットは、これらのコンポーネントの一部として形成されていてもよい。一態様によれば、表示ユニットは、コンポーネント、特に自動車のコンポーネントを形成することができる。例として、特性に関しては、表の各種用途に関連する本開示の説明を参照されたい。

一態様によれば、表示ユニットは、１つ以上のディスプレイ（スクリーン、表示部または表示パネルとも呼ばれる）を含んでいてもよい。ディスプレイは、予め定義された異なる特性を有していてもよい。ディスプレイの特性には、サイズ、形状、解像度および／またはコントラスト比が含まれ得る。ディスプレイは、コンポーネントに直接／間接的に配置されていてもよい。すなわち、ディスプレイは、コンポーネント、特に自動車コンポーネントを含んでいてもよく、それによってこれらの部品の一部を形成してもよい。一態様によれば、表示ユニットは、例えば、ヘッドライナー、センターコンソール、ピラー内のディスプレイ、ピラー自体および／または自動車のステータス表示として形成されていてもよい。

本明細書で説明する適用例、特に自動車における適用例では、一部に曲面または少なくとも非平面と直線の表面が必要である。そのため、本出願に開示されている製造技術および構造素子もしくは構造体を用いて曲面表示デバイスを作り出すことが適切であると考えられる。

少なくとも一構成形態によれば、表示デバイスは、表側および裏側を有するキャリアを含んでいてもよい。好ましくは、キャリアは、繋がっておよび／または一体的に形成されている。キャリアは、ガラスまたはプラスチックまたは金属を含んでいてもよいか、もしくはそれからなる。特に、キャリアは自立式である。キャリアは、好ましくは剛体であり、つまり、曲げられないか、または僅かにしか曲げられない。

表側と裏側とは、キャリアを挟んで互いに反対側になる。キャリアの表側から裏側まで測定したときの平均厚さは、例えば、少なくとも１ｍｍまたは少なくとも５ｍｍまたは少なくとも１０ｍｍである。表側の面積は、例えば、少なくとも１ｃｍ２または少なくとも１０ｃｍ２または少なくとも１００ｃｍ２または少なくとも５００ｃｍ２である。代替的または追加的に、表側の面積は、最大でも５ｍ２または最大でも１ｍ２または最大でも３０００ｃｍ２とすることができる。

いくつかの態様では、表示デバイスは、キャリアの表側に適用された自立式の表示セグメントを含んでいる。好ましくは、表示セグメントは、キャリアに取り付けられている。例えば、表示セグメントは、キャリアの表側に接着または載置されている。しかしながら、特に、表示セグメントは、キャリア上では製造されない。むしろ、表示セグメントは、キャリアとは別途製造されたコンポーネントであり、キャリアおよび表示セグメントの作製後の段階でキャリアに適用されたものである。

本明細書における「自立型」という用語は、ある要素が、キャリアまたはその要素の一部ではない他の更なるキャリアによって支持されていなくても、その要素が機械的に安定していることを意味する。つまり、この要素は自立しており、それ自体で安定している。このために、要素の材料および／または厚さ対膨張率の比が適宜選択されていてもよい。例えば、自立型の要素は、要素の角部またはエッジ部で把持ツールを使って把持し、更なる安定化部材を使用せずに、把持ツールを用いて単独で転写することができる。その際、要素が砕けたり割れたりすることはない。しかしながら、転写時に曲がったり、たわんだりすることもある。例えば、自己支持型の要素は、輸送中の非常に強い曲げを回避する、縦型で転写される。

少なくとも一構成形態によれば、表示セグメントは、導電性接続層と電気絶縁層とを有する基板と、少なくとも１つの光電子構造素子とを含んでいる。

基板は、表示セグメントの安定化部材であることが好ましい。基板は、上面と下面とを有している。上面に沿って測定した基板の横方向の最大の広がりは、例えば、少なくとも１ｃｍまたは少なくとも５ｃｍまたは少なくとも１０ｃｍである。代替的または追加的に、基板の横方向の最大の広がりは、最大でも５０ｃｍまたは最大でも３０ｃｍまたは最大でも１５ｃｍとすることができる。上面と下面との間で測定した基板の平均厚さは、例えば、少なくとも３０μｍまたは少なくとも１００μｍまたは少なくとも５００μｍまたは少なくとも１ｍｍである。

導電性接続層は、例えば、ＳｉＯ２などの誘電体層が、Ａｌ、Ａｕ、Ｃｕまたは、Ｍｏなどの金属構造体に埋め込まれたものを含んでいる。接続層は、例えば、薄膜回路によるスイッチング構造を含んでいる。接続層は、１つ以上の薄膜トランジスタを含んでいてもよい。特に、接続層は、ＴＦＴ製造プロセスを用いて製造可能または製造されている。例えば、接続層の厚さは５０ｎｍ～１μｍである。

電気絶縁層は、例えば、有機材料、例えばポリイミドまたはポリエステルまたはポリウレタンまたはガラスを含むか、またはそれからなる。電気絶縁層は、一体的に形成されていてもよい。電気絶縁層はシートであってもよい。接続層は、例えば、ＴＦＴプロセスにおいて、電気絶縁層上に製造されていてもよい。電気絶縁層の厚さは、例えば、少なくとも１０μｍまたは少なくとも５０μｍまたは少なくとも１００μｍである。特に、電気絶縁層は、表示セグメントを安定させる部材を形成する。好ましくは、電気絶縁層は、表示セグメントの横方向の範囲全体に広がっている。接続層に面している電気絶縁層の側は、接続層で完全に覆われていてもよい。

特に、光電子構造素子は、電磁放射、好ましくは可視光線を放出または吸収するように配置されている。特に、光電子構造素子はμ－ＬＥＤを含んでいる。半導体チップは、例えば、窒化物系化合物半導体材料をベースとしている。基板の上面には、光電子構造素子が配置および取り付けられている。光電子構造素子の横方向の最大の広がりは、基板の横方向の最大の広がりの、例えば、少なくとも１０分の１または少なくとも１００分の１である。

１つの可能な態様によれば、光電子構造素子は、接続層上に配置され、接続層に電気的に接続されている。光電子構造素子は、接続層を介して通電され、駆動制御されることができる。

少なくとも一構成によれば、電気絶縁層は、光電子構造素子に面していない接続層の側で、キャリアと接続層との間に配置されている。例えば、電気絶縁層は基板の下面を形成する。特に、接続層に面していない電気絶縁層の側は、未実装状態で表示セグメントの外側を形成する。電気絶縁層は、キャリアの表側に直接接触していてもよい。

別の態様では、電気絶縁層は、単一コヒーレントに形成されている。すなわち、電気絶縁層には、製造公差内で電気絶縁層を貫通する穴またはスルーホールビアが存在しない。電気絶縁層は、好ましくは、表示セグメントの横方向の全範囲にわたって、途切れることなく連続的に延びている。好ましくは、接続層に面していない電気絶縁層の側には、電気リード線がない。特に、キャリアと電気絶縁層の間には電気リード線が存在しない。

いくつかの態様によれば、キャリアは、表側から裏側に延びる少なくとも１つの開口部を含んでいる。開口部とは、キャリアを完全に貫通する穴のことである。表側から見ると、開口部はキャリアの連続したウェブで完全に取り囲まれている。例えば、表示セグメントは、開口部を覆わないように、または開口部を部分的にのみまたは完全に覆うように、表側に配置されている。

別の態様によれば、表示セグメントは、開口部を通って延びる電気リード線を介して、キャリアの裏側から電気的に接触可能である。すなわち、電気リード線が開口部を通って表側から裏側に延び、表示セグメントに電気的に接続されている。企図した表示デバイスの動作では、裏側から開口部を通って光電子構造素子に電流が流れる。特に、電気リード線は、表示セグメントの接続層に電気的に接続されている。

一態様では、表示デバイスは、表側と裏側とを有する基板と、基板の表側に適用された自立型の表示セグメントとを含む。表示セグメントは、導電性接続層と電気絶縁層とを有する基板と、少なくとも１つの光電子構造素子とを含んでいる。光電子構造素子は、接続層上に配置され、接続層と電気的に接続されている。電気絶縁層は、光電子構造素子に面していない接続層の側で、キャリアと接続層との間に配置されている。電気絶縁層は、単一コヒーレントに形成されている。キャリアには、表側から裏側に向かって延びる開口部がある。表示セグメントは、開口部を通って延びる電気リード線を介して、キャリアの裏側から電気的に接触可能である。

本コンセプトは、特に、表示セグメント自体が、表示セグメントの基板を通って延びるスルーホールビアを有しない表示デバイスを提供するという思想に基づいている。すなわち、表示セグメントの基板は、片面のみ、つまり接続層の領域のみに導体構造を有している。かかる表示セグメントは、安価に製造することができ、特に柔軟性または折り曲げやすさを考慮して構成することができる。これは、例えば、いくつかのディスプレイ用途で望まれているように、キャリアの表側が湾曲していたり、自由な形状を有していたりする場合に有利である。

スルーホールビアを持たないかかる表示セグメントは、キャリア上で、特にキャリアの裏側から電気的に接触されなければならない。この問題を解決するために、本発明では、キャリアは、表示セグメントを電気的に接触させることが可能な電気リード線が延びる開口部を有している。この場合、表示セグメントにおいてスルーホールビアは必要ない。

いくつかの態様および構成によれば、表示セグメント、特に表示セグメントの基板は、フレキシブルまたは折り曲げ可能に構成されている。好ましくは、これは可逆的な屈曲性を意味している。例えば、表示セグメントは、基板の上面が実質的に平坦な状態と、基板の上面が湾曲している状態との間で可逆的に折り曲げられることができ、この場合、上面の曲率半径は、例えば、１ｍ未満または１０ｃｍ未満または１ｃｍ未満である。

少なくとも一構成によれば、表示セグメントが適用されるキャリアの表側に、凹状および／または凸状の湾曲部がある。例えば、この領域の表側の曲率半径は、５ｍ未満または１ｍ未満または５０ｃｍ未満である。

別の観点では、電気リード線は基板のタブによって形成されており、タブは開口部から挿入されている。タブは、好ましくは、基板の残りの部分に対して可逆的に曲げられる基板の部分である。例えば、タブと残りの基板との間の領域の曲率半径は、タブと残りの基板との間の基板を破損または亀裂させることなく、５ｃｍ未満または１ｃｍ未満または１ｍｍ未満または０．１ｍｍ未満の値に設定することができる。例えば、タブが接続層の一部を含むことで、電気リード線が形成される。

タブの領域における基板の平均厚さは、基板の残り部分の平均厚さから１０％未満の差であることが好ましい。特に、タブは電気絶縁層の一部を含んでいる。好ましくは、タブは基板の開口部を完全に貫通している。タブの一部は、裏側の開口部から突出していてもよい。例えば、この部分は、開口部から少なくとも０．５ｃｍまたは少なくとも１ｃｍ突出している。

更なる態様によれば、タブの裏側から突出した部分に能動的または受動的な電子構成部品が配置され、基板と電気的に接続されている。特に、能動的または受動的な電子構成部品は、接続層を介して光電子構造素子に電気的に接続されている。この部品は、例えば、表示セグメントの駆動装置として機能する。電子構成部品は、半導体チップ、例えばＩＣチップであったり、光電子構造素子の制御素子であったりしてもよい。好ましくは、電子構成部品は、光電子構造素子と同様に、基板の上側に配置されている。代替的または追加的に、かかる電子構成部品は、光電子構造素子と同じ側で基板上に配置されていてもよい。

表示セグメントの基板は、キャリアの開口部を少なくとも部分的に覆っていてもよい。電気絶縁層は、開口部の領域で部分的または完全に除去されており、電気リード線は、開口部の領域で接続層に配線され、接続層に電気的に接続されている。特に、開口部の領域では、電気絶縁層が基板から除去され、基板の上面に面していない面で接続層にアクセスできるようになる。

導電性は、例えば、導電層、例えば、接続層と電気的に接触している金属層または焼結／導電性ペースト（例えばＡｇからなる）によって形成されていてもよい。接続層を起点として、導電層は、開口部の側壁を介してキャリアの裏側まで素材結合で配線されていてもよい。導電層とキャリアとの間には絶縁層が配置されていてもよい。この場合、好ましくは、基板の一部が開口部から挿入されることはない。

更なる態様によれば、表示セグメントは、複数のμ－ＬＥＤを含んでおり、各μ－ＬＥＤまたはμ－ＬＥＤのトリプレットは、表示セグメントのピクセルまたは画素に割り当てられており、特に一意に割り当てられている。例えば、光電子構造素子は、基板上に長方形などの規則的なパターンで配置されている。各光電子構造素子は、他の光電子構造素子とは独立して個別に駆動制御可能であってもよい。これにより、各構造素子は、ディスプレイのピクセルまたは画素を実現することができる。これまでに光電子構造素子に関連して開示されたすべての特徴は、表示セグメントの他のすべての光電子構造素子にも適用できる。

少なくとも一構成形態によれば、表示デバイスは、キャリアの表側に適用された複数の表示セグメントを含んでいる。表示セグメントは、ほぼシームレスに並置されていてもよい。各表示セグメントは、キャリアの開口部に割り当てられており、特に一意に割り当てられている。表示セグメントについてこれまでに説明してきたすべての特徴は、他のすべての表示セグメントにも適用できる。特に、表示セグメントは、キャリアの表側で互いに同じ高さで配置されている。共通の表示セグメントの隣り合う２つの光電子構造素子間の距離と、好ましくは、隣り合う２つの表示セグメントの２つの光電子構造素子間の距離とは、見分けがつかないほどの差であり、例えば最大でも１０％の差である。

単一のキャリアを有し、当該キャリア上に１つ以上の表示セグメントが設けられた表示デバイスは、例えば、自動車のディスプレイとして使用することができる。しかしながら、表示デバイスが複数のキャリアを含み、それぞれに１つ以上の表示セグメントが設けられていることも考えられる。個々のキャリアは、互いに並置され、例えば、フレームを介して互いに機械的に接続されていてもよい。このようにして、例えば１ｍ以上１０ｍ以下の寸法の大画面映像を実現することができる。

さらに、表示デバイスの製造方法についても示される。本方法は、先に述べたような表示デバイスの製造に特に適している。したがって、表示デバイスに関連して開示されているすべての特徴は、方法に対しても開示されており、その逆もまた同様である。

少なくとも一構成形態によれば、本方法は、表側と裏側と、表側から裏側に延びる少なくとも１つの開口部とを有するキャリアを提供するステップＡ）を含む。ステップＢ）では、自立型の表示セグメントを提供する。表示セグメントは、導電性接点層と単一コヒーレントな電気絶縁層とを有する基板と、少なくとも１つの光電子構造素子とを含んでいる。光電子構造素子は、接続層に配置され、接続層と電気的に接続されている。電気絶縁層は、構造素子に面していない接続層の側に配置されている。ステップＣ）では、表示セグメントをキャリアの表側に適用する。ステップＤ）では、開口部を貫通する電気リード線を形成することで、電気リード線を介してキャリアの裏側から表示セグメントを電気的に接触可能にする。

好ましくは、ステップＡ）～Ｄ）を指示された順序で連続して実行する。

少なくとも一構成形態によれば、基板は、ステップＤ）で開口部から挿入されかつ電気リード線を形成するタブを含んでいる。

少なくとも一構成によれば、ステップＣ）では、電気絶縁層が開口部を少なくとも部分的に覆うように表示セグメントが配置される。ステップＤ）では、開口部の領域の電気絶縁層を、例えば、レーザーアブレーションによって除去し、その後、開口部の領域の電気リード線を接続層に導き、接続層に電気的に接続する。例えば、電気リード線として、開口部の領域に導電層を、例えばジェッティング法によって形成する。従来、基板と電気リード線との間の電気的な絶縁として、開口部の領域の基板に絶縁層を適用することもあった。

以下の主題では、上記で言及し、要約したいくつかの態様について、さまざまな構成や例を用いて、より詳細に説明する。
さまざまなサイズのいわゆるμ－ディスプレイまたは高精細表示部に対するいくつかの要件を、視野および画素ピッチの観点から示す図である。 人間の目における桿体および錐体の空間的な分布に関連した図である。 人間の目の知覚能力を、関連する投影領域とともに示す図である。 桿体および錐体の感度と波長との関係を示す図である。 さまざまなサイズの高精細表示部に対するいくつかの要件を、μ－ディスプレイの画素の視野およびコリメーション角の観点から示す図である。 図１Ａおよび２Ａで使用したパラメーターを示すための画素配置の例示的な構成を示す図である。 特定の解像度の視野に応じて必要な画素数を示す図である。 μ－ＬＥＤアレイの好ましい使用分野の表を示す図である。 光の生成および光の案内のための必須要素を備えたμ－ＬＥＤディスプレイの概略図である。 同様のμ－ＬＥＤを備えたμ－ＬＥＤアレイの概略図である。 異なる光色のμ－ＬＥＤを備えたμ－ＬＥＤアレイの概略図である。 構造体またはビーム案内およびコリメーションの例を示す図である。 構造体またはビーム案内およびコリメーションの例を示す図である。 提案された原理によるスロット型アンテナの例を示す図である。 異なる色の光を生成するのに適した、提案された原理による発光デバイスの一例を示す図である。 異なる色の光を生成するのに適した、提案された原理による発光デバイスの一例を示す図である。 異なる色の光を生成するのに適した、提案された原理による発光デバイスの一例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 図８Ａに従ったスロット型アンテナの簡単な例の放射パターンを示す図である。 発光面に配置された光学系をさらに備えたスロット型アンテナの２つの例を示す図である。 定義された色の光を生成するためのスロット型アンテナの更なる例を示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 μ－ＬＥＤの組み合わせを有する提案された画素の第１の接触のステップの平面図である。 コンセプト案のいくつかの態様に従う提案された画素の第１の接触のステップを縦断面図で示したものである。 コンセプト案のいくつかの態様に従う提案された画素の第２の接触のステップを横断面図で示したものである。 提案された電子構造素子の第２の接触のステップを縦断面図で示したものである。 前図に従った画素を製造するステップを横断面図で示したものである。 本開示のいくつかの態様に従った、配置された光整形構造体およびさまざまな駆動制御手段を備えた画素の一構成形態を示す図である。 フォトニック構造体の平面図である。 図２５Ａのいくつかの態様に従った、異なる画素のサブ画素の異なる位置決めの可能性の更なる平面図である。 は、光電子構造素子、特にμ－ＬＥＤを製造するための出発材料としてのμ－ロッドの一構成例を示す図である。 キャリアに対して水平方向に並んだμ－ロッド構造を有するμ－ＬＥＤの一構成例を示す図である。 μ－ロッドの下側で接触を行う更なる構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 いくつかの態様に従った、水平方向に並んだμ－ロッドの更なる構成例を縦断面で示す図である。 説明したいくつかの態様に従った、３つのμ－ＬＥＤを有する提案された群と、当該μ－ＬＥＤ上に配置された変換層とを有する更なる構成例を示す図である。 キャリア上に３つの水平方向に並んだμ－ロッドを有する群と反射層とを有する更なる構成例を示す図である。 異なる波長の光を発するのに適した３つの水平方向に並んだμ－ロッドを有する画素配置構造体の平面図を示す。 前図の構成形態の側面図を示す。 それぞれがμ－ＬＥＤを形成する３つの並んだμ－ロッドを有する群、すなわち複数のμ－ＬＥＤの提案されたいくつかの態様に従った更なる構成例を平面図で示したものである。 異なる幾何学的形状により異なる波長の光を発するように構成された、断面が３本のμ－ロッドを有する提案された群の更なる構成例を横断面で示す図である。 提案された３本のμ－ロッド群の構成例を透視図で電子顕微鏡写真として示したものである。 提案された３本のμ－ロッド群の一構成例の放出波長を表した図である。 一緒になって画素を形成する提案された３本のμ－ロッド群の一構成例の更なる図を横断面図で示したものである。 キャリア基板の予め定義された付形層上に成長したμ－ＬＥＤの製造プロセスの一構成を示す図である。 キャリア基板の予め定義された付形層上に成長したμ－ＬＥＤの製造プロセスの一構成を示す図である。 キャリア基板の予め定義された付形層上に成長したμ－ＬＥＤの製造プロセスの一構成を示す図である。 キャリア基板の予め定義された付形層上に成長させたμ－ＬＥＤの製造プロセスの一構成を示す図である。 提案された原理によるμ－ＬＥＤの完成した構成を示す図である。 キャリア基板の予め定義された付形層上に成長させられており、いくつかの更なる態様を有するμ－ＬＥＤの第２の構成を示す図である。 コンセプト案のいくつかの態様に従ったμ－ＬＥＤを製造するための付形層の第１の輪郭を示す図である。 μ－ＬＥＤを製造するための付形層の第２の輪郭の一構成を示す図である。 提案された態様のいくつかに従った、付形層上に成長させたμ－ＬＥＤの第３の構成例を示す図である。 キャリアの配向を規定した付形層上にエピタキシャル的に生成されたμ－ＬＥＤの第４の構成例を示す図である。 提案された態様のいくつかと、中間的な製造ステップとによるμ－ＬＥＤの第５の構成を示す図である。 提案された態様のいくつかと、中間的な製造ステップとによるμ－ＬＥＤの第５の構成を示す図である。 追加で設けられたフォトニック結晶構造体と、制御回路に電気的に接触するためのコンタクトとを備えたμ－ＬＥＤの第４の構成を示す図である。 フォトニック構造体が背面に配置されている代替的な構成を示す図である。 フォトニック構造体と変換材料とを備えた更なる構成を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 提案された原理による方法を実行している間のさまざまなプロセスパラメーターの経時変化を示す図である。 光電子構造素子の輝度低下を明示するための、相対的な輝度の経時変化に関連した図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提案された原理による方法を実行している間のさまざまなプロセスパラメーターの例示的な経時変化を示す図である。 提示されたコンセプトのさまざまな考察を説明するための、半導体構造の一部分を示す図である。 提示されたコンセプトを説明するための、さまざまなドーパントの動作電流の関数としての障壁高さを明示す図である。 提示されたコンセプトを説明するための、異なる障壁高さにおける量子効率を明示した更なる図である。 コンセプト案を導き出すための、正方形のμ－ＬＥＤ構造と、それに関連するドーパント濃度の横断面プロファイルとを示す図である。 提案された原理のいくつかの態様に従ったドーパント濃度の対応する横断面プロファイルを有する光電子構造素子の半導体構造を平面図で示したものである。 コンセプト案を考慮に入れた、層構造ひいては光電子構造素子の製造プロセスのさまざまなステップを示す図である。 コンセプト案を考慮に入れた、層構造ひいては光電子構造素子の製造プロセスのさまざまなステップを示す図である。 コンセプト案を考慮に入れた、層構造ひいては光電子構造素子の製造プロセスのさまざまなステップを示す図である。 コンセプト案に従った光電子構造素子のバンドギャップを表した図である。 コンセプト案のいくつかの態様に従った、発光に適した半導体構造の第１の構成形態の平面図を示す図である。 コンセプト案のいくつかの態様に従った、半導体構造のバンドギャップの関連する横断面プロファイルを示す図である。 コンセプト案のいくつかの態様に従った、発光に適した半導体構造の更なる構成形態の平面図を示す図である。 コンセプト案のいくつかの態様に従った、バンドギャップの関連する横断面プロファイルを示す図である。 コンセプト案のいくつかの構成に従った第３の構成の平面図を示す図である。 コンセプト案のいくつかの構成に従ったバンドギャップの関連する横断面プロファイルを示す図である。 さまざまな態様において実装された半導体構造の第４の構成の平面図を示す図である。 さまざまな態様において実装された半導体構造のバンドギャップの関連する横断面プロファイルを示す図である。 提示されたコンセプトのいくつかの態様に従った、１つ以上の光電子構造素子、特にμ－ＬＥＤの層構造および製造方法を示す図である。 提示されたコンセプトのいくつかの態様に従った、１つ以上の光電子構造素子、特にμ－ＬＥＤの層構造および製造方法を示す図である。 提示されたコンセプトのいくつかの態様に従った、１つ以上の光電子構造素子、特にμ－ＬＥＤの層構造および製造方法を示す図である。 コンセプト案に従った半導体構造のバンドギャップを表した図である。 従来の光電子構造素子（例えばＬＥＤ）の一構成例を示す図である。 提示されたコンセプトのいくつかの態様に従った、電流狭窄部を有する光電子構造素子もしくはμ－ＬＥＤの第１の構成例の縦断面図である。 第１の構成例のμ－ＬＥＤを上から見た横断面図である。 第１の構成例の動作を表した図である。 電流狭窄用の磁気素子を備えたμ－ＬＥＤの第２の構成例の縦断面図を示したものである。 第２の構成例のμ－ＬＥＤを上から見た横断面図である。 電流狭窄のための更なる態様を備えたμ－ＬＥＤの第３の構成例の縦断面図である。 第３の構成例のμ－ＬＥＤを上から見た横断面図である。 コンセプト案のいくつかの態様に従った光電子構造素子もしくはμ－ＬＥＤの第４の構成例の縦断面図を示したものである。 電流狭窄部を有するμ－ＬＥＤの製造方法の一構成例を示す図である。 周回リフレクタ構造体を有するμ－ＬＥＤの提案された製造方法の一構成例のさまざまなステップを示す図である。 コンセプト案のいくつかの態様に従った、リフレクタ構造体を介在させた２つのμ－ＬＥＤのアレイの第１の構成例を横断面で示す図である。 提案された原理によるμ－ＬＥＤの第１の構成例の一部を平面図として示したものである。 提案されたアレイと、その間に配置されたリフレクタ構造体との第２の構成例を横断面で示す図である。 提案された電気的に接触したμ－ＬＥＤの第１の構成例の横断面を表した図である。 提案されたアレイの第３の構成におけるコンセプト案の更なる態様を横断面図で示したものである。 提案されたアレイの第４の構成を横断面で示す図である。 更なる態様を説明するための、いくつかの提案されたアレイを備えた構成の平面図である。 提案されたアレイの更なる構成例の平面図である。 提案されたアレイに配置されたμ－ＬＥＤのさまざまな構成例を横断面で示す図である。 提案されたアレイに配置されたμ－ＬＥＤのさまざまな構成例を横断面で示す図である。 提案されたアレイに配置されたμ－ＬＥＤのさまざまな構成例を横断面で示す図である。 図９３および図９４の構成例を平面図として示したものである。 いくつかの態様を説明するための、いくつかのμ－ＬＥＤと、コモンカソードとして形成された透明な接点層とを備えたμ－ディスプレイの一部分を平面図で示したものである。 コンセプト案のいくつかの態様に従った、μ－ＬＥＤおよび接触層ならびに２つの導体トラックを備えたいくつかの画素素子を示す図である。 コンセプト案のいくつかの態様に従った、μ－ＬＥＤおよび接点層ならびに２つの導体トラックを備えたいくつかの画素素子を示す図である。 μ－ＬＥＤ、アノードおよびカソード用の導体構造、ならびにビーム整形素子を備えたμ－ＬＥＤを有する複数の画素素子の一部分を平面図で示したものである。 前図の構成の更なる補足的な構成を示す図である。 コンセプト案のいくつかの態様に従った、接点層とμ－ＬＥＤの領域の切欠き部とを備えた画素素子を有するμ－ディスプレイの一部分を平面図で示した一構成形態である。 更なる考察を説明するための、図９９に従ったμ－ＬＥＤ、導体トラックおよび放射領域を有する画素素子の垂直断面図である。 μ－ＬＥＤの放射領域を制限するための代替的な構成を示す図である。 いくつかの態様に従った３つのμ－ＬＥＤと透明なカバー電極とを備えた画素素子の垂直断面図である。 提示されたコンセプトのいくつかの態様に従った、導体トラックを有する画素素子の、前図に対して９０度回転させた垂直断面図である。 段差のある接点層の下に導体トラックを有する画素の一構成例を垂直断面図で示したものである。 平面接点層の下に導体トラックを有する画素の垂直断面図である。 キャリア基板上に導体トラックを有する２つの画素素子を有する構成を縦断面図で示したものである。 いくつかの態様に従ったキャリア基板のキャビティ内に３つのμ－ＬＥＤが平面的に配置された画素素子を縦断面図で示したものである。 空間壁(Zwischenraumwaende)が盛り上がったキャリア基板のキャビティ内に３つのμ－ＬＥＤが配置された画素の縦断面図である。 キャビティ内の残りの空間が変換材料で充填されている、前図に対する画素の補足的な構成を示す図である。 キャリア基板上のμ－ＬＥＤの配置と、提示された原理のいくつかの態様に従ったキャビティの側壁での放出光の反射挙動を示す図である。 キャリア基板上のμ－ＬＥＤの配置と、提示された原理のいくつかの態様に従ったキャビティの側壁での放出光の反射挙動とを示す図である。 キャリア基板上のμ－ＬＥＤの配置と、提示された原理のいくつかの態様に従ったキャビティの側壁での放出光の反射挙動とを示す図である。 コンセプト案のいくつかの態様に従った、周回構造とカバー電極とを備えた３つの縦型μ－ＬＥＤの画素を表した図である。 追加の変換体および光取り出し構造体を有する、図１０３Ａに類似した更なる構成を示しており、したがって、本開示の更なる態様を実現した図である。 前図のデバイスの平面図である。 複数の画素とカバー電極とを備えたアレイの一部分の横断面図である。 提案された原理の更なる態様に従った、複数のμ－ＬＥＤと透明なカバー電極とを備えた画素の第２の構成例である。 前図の構成の平面図である。 画素の第３の構成例を横断面図で示したものである。 前図の構成例の平面図である。 コンセプト案に従った画素の更なる構成を示す図である。 前図の構成例の平面図である。 提案された原理に従って画素を製造するための異なるステップを有するプロセスフローを示す図である。 提案されたいくつかの態様に従った、ナノカラムを備えたμ－ＬＥＤ配置構造の第１の構成例の側面図を示す。 前図の配置の第１の構成例を平面図で示したものである。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 提案された態様のいくつかに従ったナノ発光ダイオード配置構造の第４の構成例を示す図である。 追加の補足的な手段が配置された図１１６Ｄの構成の補足的な構成形態を示したものである。 追加の補足的な手段が配置された図１１６Ｄの構成の補足的な構成形態を示したものである。 いくつかの態様に従った本発明による複数の光電子デバイスを備えた、例えばディスプレイ配置構造などの光電子装置の横断面図である。 コンセプト案に従った、μ－ＬＥＤとして形成された複数の光電子デバイスを備えた、更なる光電子装置の横断面図である。 複数の光電子デバイスを備えたモノリシックアレイの更なる提案の横断面図である。 μ－ＬＥＤとして設計された複数の光電子デバイスを備えた更なるモノリシックアレイの横断面図である。 前述の構造の例に基づいて、光整形構造体(lichtformenden Struktur)を有するモノリシックアレイを示したものである。 誘電体リフレクタの横断面図である。 提案された原理のいくつかの態様に従った、ＬＥＤ半導体素子と誘電体フィルターとを備えた光電子デバイスの一構成例を表した図である。 複数の半導体素子のアレイを有する光電子デバイスの一構成例を表した図である。 複数の半導体素子のアレイを有する光電子デバイスの一構成例を表した図である。 いくつかの態様に従った、複数のμ－ＬＥＤを有する光電子デバイスの更なる構成例を表した図である。 いくつかの態様に従った、複数のμ－ＬＥＤを有する光電子デバイスの更なる構成例を表した図である。 いくつかの態様に従った、複数のμ－ＬＥＤを有する光電子デバイスの更なる構成例を表した図である。 磁気電流狭窄のための態様を横断面で表した構成を示す図である。 磁気電流狭窄のための態様を平面図で表した構成を示す図である。 電流狭窄のために量子井戸インターミキシングを追加で行った更なる構成を示す図である。 電流狭窄のために量子井戸インターミキシングを追加で行った更なる構成を示す図である。 画素素子が行と列とに配置されたディスプレイの簡略化された構造を示す図である。 前図に従ったディスプレイの画素素子とサブ画素の拡大部分図である。 画素素子分離層とサブ画素分離素子とを有する、コンセプト案に従ったディスプレイの一部分の模式的な垂直断面図である。 バックプレーン上の層に適用された画素素子の模式的な垂直断面図である。 さまざまな変換体が光整形構造体に組み込まれて提供される一構成例を示す図である。 量子井戸インターミキシングを使用して光学的分離を行う別の態様を示す図である。 画素素子分離層とサブ画素分離素子とを有する画素素子を較正する方法のステップを示す図である。 提案された原理のいくつかの態様に従った画素アレイの第１の構成例であって、隣り合う画素が材料の薄いブリッジによって接続されていることを示す図である。 ２つのμ－ＬＥＤを材料ブリッジ(Materialbruecke)で接続した画素アレイの第２の構成例を示す図である。 提案された原理によるいくつかの態様を有する画素アレイの第３の構成例を示す図である。 前図の構成例に関連した、材料ブリッジに関するエネルギー曲線を示す図である。 提案された原理によるいくつかの態様を有する画素アレイの第４の構成例を示す図である。 画素アレイの第５の構成例を示す図である。 本明細書で開示されているいくつかの態様に従った取り出し構造体が追加的に設けられている、隣り合うμ－ＬＥＤ、材料ブリッジを有する画素アレイの一構成形態を示す図である。 画素アレイの第６の構成例を示す図である。 更なる態様を有する画素アレイの第７の構成例を示す図である。 画素アレイの第８の構成例を示す図である。 画素アレイの第９の構成例を示す図である。 コンセプト案に従った画素アレイの製造方法のさまざまなステップを有する一構成例を示す図である。 図１４８のＡ～Ｊは、コンセプト案のいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第１の構成例を示す図である。 図１４９のＡ～Ｊは、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第２の構成例を示す図である。 図１５０のＡ～Ｉは、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第３の構成例を示す図である。 図１５１のＡ～Ｊは、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第４の構成例を示す図である。 構成形態で使用することができる２つの追加のステップを示す図である。 構成形態で使用することができる２つの追加のステップを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 提案された原理による３つのピックアップ要素を備えたキャリア構造体を平面図で示したものである。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 平坦なμ－ＬＥＤと、異なる配置構造の複数のピックアップ要素とを備えた、コンセプト案のいくつかの態様に従ったキャリア構造体のレイアウトを示す図である。 提案された転写プロセスに準備し適したキャリア構造体の更なるレイアウトを示す図である。 キャリア構造体の更なる構成例を示す図である。 前の構成例の代替案を示す図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための方法を表した図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための方法を表した図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための装置を表した図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための装置を表した図である。 μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための更なるデバイスを表した図である。 円筒形のピックアップツールを用いて、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするためのプロセスの例を示す図である。 円筒形のピックアップツールを用いて、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするためのプロセスの例を示す図である。 μ－ＬＥＤもしくは光電子半導体チップをピックアップするための凸部を有するピックアップツールを表した図である。 μ－ＬＥＤもしくは光電子半導体チップの選択的照射に適したピックアップツールの一構成を示す図である。 μ－ＬＥＤもしくは光電子半導体チップをピックアップするための平坦な表面を有するピックアップツールの一構成を表した図である。 μ－ＬＥＤをプレースする方法を示す図である。 μ－ＬＥＤをプレースする方法を示す図である。 μ－ＬＥＤをプレースする方法を示す図である。 ピックアップツールによって電界を生成するための構成の図を示す。 ピックアップツールによって電界を生成するための構成の図を示す。 ピックアップツールによって電界を生成するための構成の図を示す。 図１６７Ａは、従来の方法の転写ステップを示し、図１６７Ｂは、提案された方法の転写ステップを示す。 いくつかの提案された態様に従った方法のための出発構造(Startstruktur)の第１の構成例を平面図で示したものである。 方法のための出発構造の図１６８に記載の第１の構成例の拡大図を示す。 提案されたいくつかの態様に従った第１の出発構造の製造に関する図をさらに示したものである。 提案された原理のいくつかの態様を有する、本発明による方法の一構成例を示す図である。 方法のための出発構造の第１の構成例の横断面図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 提示されたいくつかの態様に従ったアンカー要素とリリース要素の動作モードを示す第１の図である。 アンカー要素とリリース要素の動作モードを示す第２の図である。 提案されたいくつかの態様に従った転写方法のための出発構造の第２の構成例を示す図である。 図１７７のＡ～Ｅは、第２の出発構造を用いた方法案の更なる構成例を示す図である。 図１７８のＡは、提案された転写のコンセプトのいくつかの態様に従ったリリース要素の選択性に関連した第１の図を示し、図１７８のＢは、リリース要素の選択性に関連した第２の図を示す。 図１７９のＡ～Ｆは、マイクロチップとモジュール領域との間にアンカー要素とリリース要素を用いた構成例を示す。 コンセプト案のいくつかの観点に従った、発光ダイオードモジュールを提供するための提案されたベースモジュールの構成例を表した図である。 更なる態様による交換用キャリア上の図１８０に記載の構成例を示す図である。 ベースモジュールをさらに加えた、図１８１に記載の構成例を示す図である。 コンタクトの接点を別々にした、図１８２に記載の構成例を示す図である。 第１のコンタクトを共通に接触させた、図１８３に記載の構成例を示す図である。 提示されたコンセプトのいくつかの態様に従った、２行×２列のベースモジュールを有する発光ダイオードモジュールを提供するための提案されたベースモジュールの更なる構成例を示す図である。 図１８６のＡ～Ｄは、隣り合う２つの行の２つの対向するベースモジュールの４つの横断面図を示す。 ２行×３列のベースモジュールを有する発光ダイオードモジュールを提供するための提案されたベースモジュールの更なる図を示す。 図１８８のＡ～Ｄは、隣り合う２つの行の２つの対向するベースモジュールの４つの横断面図を示す。 更なる態様を説明するための、組分けしたベースモジュールを有するマトリクスの平面図である。 さらに組分けしたベースモジュールを有するマトリクスの平面図である。 さらに可能な限り組分けしたベースモジュールを有するマトリクスの平面図である。 さらに可能な限り組分けしたベースモジュールを有するマトリクスの平面図である。 追加のフォトニック構造体を有するμ－ＬＥＤモジュールの更なる構成を示す横断面図である。 提案されたμ－ＬＥＤモジュールが、本願に記載されている転写スタンプによってリフトアップされる仕方の一例を示す図である。 提案されたμ－ＬＥＤモジュールの製造方法の一構成例のいくつかのステップを示す図である。 提案された原理のいくつかの態様に従ったμ－ＬＥＤモジュールの更なる製造方法を示す概略図である。 図１９５に示した方法のいくつかのステップを示す図である。 さまざまな観点を説明するための、図１９５に提示された方法の更なるステップを表した図である。 複数の全体的に平面なターゲットマトリクスの配置構造を表した図である。 提案されたμ－ＬＥＤモジュールを接触させるのに適したさまざまなコンタクト面の概略図を例示したものである。 コンタクト領域といくつかのμ－ＬＥＤモジュールとを備えたディスプレイの断面図である。 提案されたμ－ＬＥＤモジュールを用いた二重転写プロセスの一構成形態を示す図である。 提案された原理によるいくつかの態様を有する、垂直方向および水平方向に組み立てるためのμ－ＬＥＤモジュールの第１の例を示す図である。 第１の例の下側を示す図である。 図１９９のＸ－Ｘ軸に沿った第１の例の断面図である。 提案された原理によるいくつかの態様を有する、垂直方向および水平方向に組み立てるためのμ－ＬＥＤモジュールの更なる構成を示す図である。 図２０１の概略的な側面図である。 モジュールがキャリア上に配置され、電気的に接触されるさまざまな構成を示す図である。 モジュールがキャリア上に配置され、電気的に接触されるさまざまな構成を示す図である。 モジュールがキャリア上に配置され、電気的に接触されるさまざまな構成を示す図である。 提案された原理によるいくつかの態様を有する第２の例を示す図である。 提案された原理によるいくつかの態様を有する第２の例を示す図である。 提案された原理によるいくつかの態様を有する第３の例を示す図である。 提案された原理によるいくつかの態様を有する第３の例を示す図である。 異なるプロセスステップを有する一例を示す図である。 接触の第一の例を透視図で示したものである。 提案された原理によるモジュールの概略的な配線図を示した平面図である。 提案された原理によるモジュールの概略的な配線図を示した平面図である。 上記構成例の下側を示す図である。 提案された原理によるモジュールの製造ステップ中にパターニングされたメンブレンウェハの一例を示したものである。 図２１１のＡは、コンセプト案の一態様に従った、未実装状態の基板の画素に準備されたコンタクトの平面図を示し、図２１１のＢは、μ－ＬＥＤの１回目の実装後の画素に準備された図２０６Ａの基板のコンタクトを示す平面図を示し、図２１１のＣは、μ－ＬＥＤの２回目の実装後の画素に準備された図２０６Ａの基板のコンタクトを示す平面図を示す。 図２１２のＡは、未実装状態における画素に準備された更なる基板のコンタクトを示す平面図を示し、図２１２のＢは、１回目の実装後の画素に準備された図２０７Ａの基板のコンタクトの平面図を示し、図２１２のＣは、２回目の実装後の画素に準備された図２０７Ａの基板のコンタクトの平面図を示す。 図２１３のＡは、コンセプト案の更なる態様を説明するために、未実装状態の画素に準備された更なる基板のコンタクトの平面図を示し、図２１３のＢは、１回目の実装後の画素に準備された図２０８Ａの基板のコンタクトの平面図を示し、図２１３のＣは、２回目の実装後の画素に準備された図２０８Ａの基板のコンタクトの平面図を示す。 特殊な形状の反射材材料によって発光に既に指向性があるμ－ＬＥＤ画素を示す図である。 コンセプト案のいくつかの態様に従った、球状リフレクタ素子と駆動制御電子回路とを有する光学画素素子を示す図である。 コンセプト案のいくつかの態様に従った、層として構成されたリフレクタ素子とパッシベーション層とを有する画素素子の第２の構成を示す図である。 コンセプト案のいくつかの態様に従った、キャリア基板のディスプレイ面と実装面とに光吸収コーティングを施した画素素子の第３の構成を示す図である。 キャリア基板のディスプレイ面を粗面化した画素素子を示す図である。 クロストークを最小限に抑えるための光吸収層と、キャリア基板のディスプレイ面にカラーフィルター素子とを備えた、本明細書で開示されているいくつかの態様に従った構成を示す図である。 クロストークを最小限に抑えるための光吸収層と、キャリア基板のディスプレイ面にカラーフィルター素子とを備えた、本明細書で開示されているいくつかの態様に従った構成を示す図である。 コンセプト案のいくつかの態様に従った、キャリア基板の実装面にＩＧＺＯまたはＬＴＰＳベースの駆動制御電子回路と、任意のディフューザ層とを備えた画素素子の例示的な構成を示す図である。 コンセプト案のいくつかの態様に従った、キャリア基板の実装面にＩＧＺＯまたはＬＴＰＳベースの駆動制御電子回路と、任意のディフューザ層とを備えた画素素子の例示的な構成を示す図である。 異なる色の３つのμ－ＬＥＤとリフレクタ素子とを備えた画素セルの横断面図と平面図である。 前の構成に記載の光学画素素子の製造方法を示す図である。 左側に例示的なμ－ＬＥＤの横断面図を、右側にフォトニック構造体を有する光電子デバイスの透視図を示す。 いくつかの提案された態様に従ったフォトニック構造体を有する更なるμ－ＬＥＤの横断面図である。 左側に更なる光電子デバイスのより詳細な横断面図を、右側に光電子デバイスのより概略的な横断面図を示す。 平面状の表面とフォトニック構造体とを有するμ－ＬＥＤの横断面図である。 フォトニック構造体を有するμ－ＬＥＤの更なる構成例を横断面図で示したものである。 コンセプト案のいくつかの態様に従ったフォトニック構造体を有するμ－ＬＥＤの更なる構成例を横断面図で示したものである。 図２２３Ｄ～２２３Ｅに示した構造体のうちの１つの製造方法を一例として示した図である。 光整形と光変換とを同時に行うためのいくつかの態様に従ったμ－ＬＥＤと変換素子とを備えた光電子構造素子の平面図と断面図である。 コンセプト案のいくつかの態様に従った、更なる構成の光電子構造素子の横断面図である。 更なる構造素子の平面図と断面図である。 光整形と光変換とを行うためのいくつかの態様に従ったμ－ＬＥＤと変換素子とを備えた構造素子の横断面図である。 図２２９のＡは、提示されたコンセプトのいくつかの態様に従った、複数の発光ユニットとフォトニック構造体とを備えたμ－ディスプレイを平面図で示し、図２２９のＢは、提示されたコンセプトのいくつかの態様に従った、複数の発光ユニットとフォトニック構造体とを備えたμ－ディスプレイを平面図で示す。 図２３０のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第２の構成を平面図で示し、図２３０のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第２の構成を平面図で示す。 図２３１のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体の複数のμ－ＬＥＤを備えたμ－ディスプレイの第３の構成を平面図で示し、図２３１のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体の複数のμ－ＬＥＤを備えたμ－ディスプレイの第３の構成を平面図で示す。 図２３２のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第４の構成の一部を平面図で示し、図２３２のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第４の構成の一部を平面図で示す。 図２３３のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第５の構成を平面図で示し、図２３３のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第５の構成を平面図で示す。 図２３４のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第６の構成を平面図で示し、図２３４のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第６の構成を平面図で示す。 図２３５のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第７の構成を平面図で示し、図２３５のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第７の構成を平面図で示す。 図２３６のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第８の構成を平面図で示し、図２３６のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第８の構成を平面図で示す。 図２３７のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第９の構成を平面図で示し、図２３７のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第９の構成を平面図で示す。 本発明によるデバイスの更なる変形例の横断面図を示す。 ３次元フォトニック構造体の偏光素子が施与された光出射面を有するエミッタユニットを備えた光電子構造素子の配置構造である。 複数の螺旋状の構造要素を有する３次元フォトニック構造体を表した図である。 エミッタユニットと、３次元フォトニック構造体を有する偏光素子とを備えた光電子構造素子の更なる構成例を示す図である。 エミッタユニットと、変換材料が充填された３次元フォトニック構造体とを有する光電子構造素子を示す図である。 特定の遠方界を発生させるためのフォトニック構造体を有するエミッタユニットを備えた配置構造の第１の変形例の透視図である。 提案された原理の更なる態様を説明するための、エミッタユニットを備えた配置構造の第２の変形例を切断図である。 前の２つの図に従った複数の配置構造を示す図である。 定義された遠方電界を発生させるためのフォトニック構造体を有するエミッタユニットを備えた配置構造の第３の変形例の透視図である。 前図の１つに従った配置構造を備えた表面トポグラフィー検知システムのブロック図を示す。 さまざまな態様および基本原理を説明するための、μ－ディスプレイを利用した拡張現実グラスの一例を示す。 コンセプト案のいくつかの態様に従った、湾曲した光面の光案内コンセプトの第１の構成例を示す図である。 非平面状のＩＣ基板上に個別のμ－ＬＥＤを設けた光案内コンセプトの構成例を示す拡大部分図である。 更なる観点に従ったモノリシック画素化チップを備えた光の案内の第３の構成を示す図である。 いくつかの態様を有する光の案内の第４の構成例を示す図である。 提示されたコンセプトのいくつかの態様に従った、前述の構成のうちの１つの更なる設計を示す図である。 追加の光整形構造体を有する、図２５０の例の更なる構成を示す図である。 図２５３の構成の補足図であり、ビーム経路にフォトニック構造体を配置したものである。 図２５２に関する例に基づく更なる構成を示す図である。 図２５２に関する例に基づく更なる構成を示す図である。 段差状の基板の一構成を示す平面図である。 オプトチップの周囲に反射型の周回構造を設けた構成形態を示す図である。 基板の湾曲した面上に配置されたナノロッドと駆動制御部とを組み合わせた図である。 高いフィルファクターを有するＲＧＢ画素付きマトリクスを示す図である。 従来の投影ユニットにおけるビーム案内の概略図である。 コンセプト案のいくつかの態様に従った、小さなフィルファクターを有する実装されたＲＧＢ画素付きマトリクスの構成を示す図である。 図２６１および１０３Ａの構成例の特徴を有する構成を組み合わせた平面図を示す。 図２６１および１０３Ａの構成例の特徴を有する構成を組み合わせた横断面図を示す。 本明細書で提示されているコンセプトのいくつかに従った、μ－ＬＥＤ配置構造により実現されたＲＧＢ画素付きマトリクスの更なる構成の平面図である。 本明細書で提示されているコンセプトのいくつかに従った、μ－ＬＥＤ配置構造により実現されたＲＧＢ画素付きマトリクスの更なる構成の平面図である。 小さなフィルファクターを有する実装されたＲＧＢ画素付きマトリクスの更なる構成例を示す図である。 光整形構造が上に配置されたマトリクスの一構成形態の平面図である。 提案された原理のいくつかの態様に従った投影ユニットの概略図である。 前図の投影ユニットによる中間像の生成を概略的に示した図である。 図２６６のコリメーション光学系の色相関数を示す図である。 コンセプト案のいくつかの構成に従ったコリメーション光学系のメタレンズを示す図である。 コンセプト案のいくつかの態様を説明するための、複数のμ－ＬＥＤを集積させたモノリシックアレイの概略的な側面図である。 目の異なる空間分解能を考慮した、コンセプト案のいくつかの観点に従ったビーム案内のための配置構造の一構成例を示す図である。 前図の配置構造におけるビーム案内装置の概略図である。 提示されたコンセプトの更なる態様を説明するための、ビーム案内装置のための配置構造の更なる構成例を示す図である。 人間の目の異なる解像力を考慮に入れたビーム案内の配置構造の更なる構成例を示す図である。 図２７３に示した用途のためのμ－ディスプレイを表した図である。 コンセプト案に従ったビーム案内装置で光を生成するためのμ－ディスプレイのさまざまな可能性を示す図である。 ビーム案内装置をμ－ディスプレイの一構成と関連付けた更なる可能性を示す図である。 一部の用途で使用可能であり、本明細書で開示されているμ－ディスプレイの構成により発光面を形成することができるクロマティックキューブの図である。 図２７２、２７３または２７４のデバイスの結像光学系の上流、下流または上記結像光学系と統合され得るビームシステムの構成を示す図である。 図２７２、２７３または２７４のデバイスの上流、下流または結像光学系と統合され得るビームシステムの構成を示す図である。 提案された原理のいくつかの態様に従ったライトフィールドディスプレイの第１の構成例のための配線図である。 第１のラスターサブ画像と第２のラスターサブ画像とを組み立てて、網膜に投影されるラスター画像にする図を示す。 六角形の輪郭を有する第２の画素画像を示す図である。 コンセプト案のいくつかの態様に従った、切り替え可能なブラッググレーティングを有する調整光学系を示す図である。 コンセプト案のいくつかの態様に従った、切り替え可能なブラッググレーティングを有する調整光学系を示す図である。 提案された原理によるライトフィールドディスプレイに適したアルバレスレンズ配置構造の調整光学系を示す図である。 提案された原理によるライトフィールドディスプレイに適したモアレレンズ配置構造の調整光学系を示す図である。 コンセプト案に従った動的眼球運動検出装置およびライトフィールドディスプレイの調整光学系のレギュレーション装置の一構成を示す図である。 更なるコンセプトのいくつかの態様に従った１次元画素アレイのいくつかの例を示す図である。 コンセプト案のいくつかの態様に従った画素行の回転の例を示す図である。 新しい光の生成と案内のコンセプトを示す画素アレイの更なる構成を示す図である。 提案された原理による２つの画素アレイを有する画素マトリクスの一構成を示す図である。 新しい光の生成と案内のコンセプトを説明するために、異なる色の複数の列を有する画素アレイの第３の構成を示す図である。 提案された原理による、異なる色のための列を有する画素アレイの更なる構成を示す図である。 基板上にフォトニック構造体を有する図２９０の画素行の横断面図を示す。 基板上にフォトニック構造体を有する図２９０の画素行の平面図を示す。 冗長なμ－ＬＥＤで構成された画素行の更なる構成例を示す図である。 冗長なμ－ＬＥＤで構成された画素行の更なる構成例を示す図である。 提案された原理による、異なるサイズおよび周波数の複数のサブ画素を有する画素アレイの構成の例を示す図である。 提案された原理による、異なるサイズおよび周波数の複数のサブ画素を有する画素アレイの構成の例を示す図である。 色の異なる３列の画素を互いにオフセットして配置した画素マトリクスの更なる構成を示す図である。 １次元画素アレイのコンセプト案のいくつかの態様に従って画像を生成するための光学系の構成例を示す図である。 デュアルゲートトランジスタの一構成例を横断面図で示したものである。 デュアルゲートトランジスタの２つの平面図である。 閾値電圧のトップゲート電圧への依存関係を表した図である。 提示されたコンセプトによるいくつかの態様を有するμ－ＬＥＤ用の駆動制御回路の第１の構成例を示す図である。 更なる態様を有するμ－ＬＥＤ用の駆動制御回路の第２の構成例を示す図である。 コンセプト案のいくつかの態様に従ったμ－ＬＥＤ用の駆動制御回路の第３の構成例を示す図である。 更なる態様を有するμ－ＬＥＤ用の駆動制御回路の更なる構成例を示す図である。 コンセプト案のいくつかの態様に従ったμ－ＬＥＤ用の駆動制御回路の更なる構成例を示す図である。 前図を補足する更なる構成例を示す図である。 いくつかの態様に従ったμ－ＬＥＤ用の駆動制御回路の第５の構成例を示す図である。 態様を説明するためのＳＲＡＭ６Ｔセルの回路図である。 いくつかの態様を説明するためのドライバ回路の回路図である。 提案されたいくつかの態様に従ったデジタル素子と画素アレイとを備えたディスプレイの概略図である。 暗色画素のクロックフローを説明するための回路図である。 いくつかの態様に従った、画素ストリームのグローバルバイアスを表した図である。 図３０５の構成形態に従ったいくつかの信号を用いた信号タイミング図である。 省スペース化されたドライバ回路の更なる構成形態を示す図である。 同様に省スペース化された更なるドライバ回路の構成を示す図である。 いくつかの態様に従った調光駆動制御のいくつかの態様を説明するための、２つのμ－ＬＥＤ用のドライバ回路の概略図である。 図１８４の構成のμ－ＬＥＤモジュールを用いた調光駆動制御の構成を示す図である。 異なるコンデンサ電圧を関数とするＬＥＤに流れるＬＥＤ電流の図である。 比較的高い第１の電圧信号で駆動制御したときのＬＥＤ付き照明ユニットの輝度を示す概略図である。 比較的低い第１の電圧信号で駆動制御したときのＬＥＤ付き照明ユニットの輝度を示す更なる概略図である。 本明細書で提示されているコンセプトのいくつかの態様に従った、コンデンサ電圧用に選択された電圧の関数として、ＬＥＤ付き照明ユニットの平均光出力を示す図である。 μ－ＬＥＤ用のＰＷＭ供給回路の主要構成を示すブロック図である。 提案された原理によるμ－ＬＥＤ用のＰＷＭ供給回路の一構成例を示す図である。 動作状態にある図３１７の構成を、信号の流れに関する追加情報とともに示した図である。 ２つの単純なスイッチングデバイスの概略図である。 図３１７に示した信号点を有する提案された構成の信号タイミング図である。 μ－ＬＥＤディスプレイの発光デバイスのオン／オフ比を制御するのに適したアナログランプベースの制御回路の例示的な構成を示す図である。 図３２１に従ったコンセプトのさまざまな信号による信号タイミング図である。 冗長なμ－ＬＥＤと、μ－ＬＥＤを分離するための溶断ヒューズとを備えた画素セルの回路関連の図である。 μ－ＬＥＤの欠陥を補償することができる、冗長なμ－ＬＥＤを備えた回路の更なる構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、冗長なμ－ＬＥＤを備えた回路の第３の構成例を示す図である。 欠陥のあるμ－ＬＥＤを交換することができる、冗長なμ－ＬＥＤを備えた回路の第４の構成例を示す図である。 冗長なμ－ＬＥＤを備えた回路の第５の構成例である。 μ－ＬＥＤの欠陥を補償する、冗長なμ－ＬＥＤを備えた回路の第６の構成例を示す図である。 上で提示されている回路のうちの１つによって駆動制御される画素セルをテストして構成する方法の一構成を示す図である。 本願で開示されている原理に従ったスロットアンテナのコンセプト案の態様に従って、μ－ＬＥＤを駆動制御してテストするための回路を示す図である。 いくつかの態様に従った、別のμ－ＬＥＤコンセプトによる駆動制御の一構成を示す図である。 本明細書で提示されているμ－ＬＥＤコンセプトを用いた駆動制御の更なる構成を示す図である。 コンセプト案のいくつかの態様に従った、モノリシックＩＣを備えたモノリシック画素アレイからなるディスプレイ装置の一構成例を示す図である。 提案されたディスプレイ装置の前述の構成を、可能な光路を描写して横断面図で示したものである。 モノリシック画素アレイとＩＣとを備えた提案されたディスプレイ装置の第２の構成例を横断面図で示したものである。 提案された原理の更なる態様に従う提案されたディスプレイ装置の第３の構成例を横断面図で示したものである。 追加の光案内手段を設けた、提案されたディスプレイ装置の第４の構成例を横断面図で示したものである。 本開示の更なる態様を有する提案されたディスプレイ装置のうちの１つにおいて、電荷キャリアの位置を改善するための代替的な構成を示す図である。 本開示の更なる態様を有する提案されたディスプレイ装置のうちの１つにおいて、電荷キャリアの位置を改善するための代替的な構成を示す図である。 形状とサイズの要件を考慮した、１つ以上のＬＥＤ用の制御回路の代替的な構成の概略図を示す。 形状とサイズの要件を考慮した、複数のμ－ＬＥＤ用のドライバ回路の代替的な構成の概略図を示す。 図３３９Ａで使用されたＯＲゲートの代わりに、例えばコンパレータで使用することができるコンパレータ回路の一構成を示す図である。 出力信号を生成するために使用される各種カウンタワード１Ｄ～３Ｄとメモリレジスタのタイミング図である。 μ－ＬＥＤ表示部の配置構造の側面図である。 図３３９Ａおよび図３４０Ａの構成に従ったさまざまなセクションの相互接続のさまざまな例を示す図である。 μ－ＬＥＤドライバのアナログ部に使用されるアモルファスシリコンを用いたオフセット型の反転トランジスタの一例を示す図である。 μ－ＬＥＤドライバ回路に適したポリシリコントランジスタのいくつかの例を示す図である。 μ－ＬＥＤまたはＬＥＤ表示部の回路図である。 さまざまなサブマトリクスに分割されたμ－ＬＥＤ表示部の回路図である。 表示部の画素内のＬＥＤ用のドライバ回路の従来のアプローチを示した図である。 ディスプレイでの使用に適した従来の列ドライバの一構成を示す図である。 ディスプレイでの使用に適した従来の行ドライバの一構成を示す図である。 量子井戸構造を有する半導体層スタックの一構成を示す図である。 ２つのテールライトとセンターハイマウントブレーキライトとを備えた自動車の後部の概略図である。 図３１９に示した左側のテールライトの異なる領域の概略的な平面図である。 左側のテールライトと車両本体の概略的な横断面図である。 センターハイマウントブレーキライトのμ－ＬＥＤアレイの概略的な平面図である。 自動車のリアウインドウパネルとセンターハイマウントブレーキライトの概略的な横断面図を鉛直方向の断面平面で示した図である。 自動車のリアウインドウパネルとセンターハイマウントブレーキライトの概略的な横断面図を水平方向の横断面平面で示した図である。 車両本体の外側にディスプレイを備えた自動車の概略的な側面図である。 図３２５に示したディスプレイのμ－ＬＥＤアレイを平面図で概略的に示した図である。 図３２５および３２６に示した車両本体およびディスプレイの概略的な横断面図を鉛直方向に延びる横断面平面で示した図である。 ヘッドライナーを備えた自動車の室内図である。 センターコンソールを備えた自動車の室内図である。 運転者の視点から見た自動車のＡピラーにディスプレイを備えた自動車の室内図である。 運転者の視点から見た出力装置を組み込んだＡピラーを備えた自動車の室内図である。 自動車のドアの内側にステータスディスプレイを配置した自動車の室内図である。 提案されたいくつかの態様に従って、例えば、大面積の表示部で使用するための、または湾曲した面上でも使用するための、表示部の一構成例を横断面図で示したものである。 あるビューにおける表示セグメントの一構成例を示す図である。 あるビューにおける表示セグメントの一構成例を示す図である。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 キャリアの構成例を平面図で示したものである。 キャリアの構成例を平面図で示したものである。 表示デバイスを製造するための一構成例におけるポジションを示す図である。 表示デバイスを製造するための一構成例におけるポジション示す図である。 表示デバイスを製造するための一構成例におけるポジション示す図である。 表示デバイスを製造するための一構成例におけるポジション示す図である。

詳細な説明
拡張現実は、専用の表示部によって、当該装置の画像を現実に重ね合わせることで作り出されることが多い。かかる表示部は、ユーザーの視線の先、すなわち真正面に置くことができる。あるいはディスプレイからの光をユーザーの目に導くために、光ビーム案内要素を使用することもできる。

いずれの場合も、ディスプレイを実装して、ユーザーが装着可能なメガネやその他の視覚強化デバイスの一部とすることができる。Ｇｏｏｇｌｅ（商標）メガネは、現実世界の物体に特定の情報を重ね合わせることをユーザーに可能にする、かかる視覚強化デバイスの一例である。Ｇｏｏｇｌｅ（商標）メガネでは、片方のメガネグラスの前に置かれた小さなスクリーンに情報が表示されていた。この点について、かかる付加的なデバイスの外観は、技術的な機能性とメガネを装着することによる構成性とを兼ね備えた、メガネの主要な特徴と言える。一方で、ユーザーは、拡張現実機能を提供するために、このような嵩張ったり破損したりし易いデバイスを有しないメガネを求めている。そこで、メガネ自体がディスプレイまたは少なくともスクリーンとなって、その上またはその中に情報を投影することも一案としてある。

このような場合、ユーザーの視野はメガネの寸法に制限される。それに従って、拡張現実機能を投影することができる領域は、ほぼメガネグラスの大きさになる。これに関して、メガネの２つのグラスに接して、グラス中またはグラス上に、同じ情報だけでなく異なる情報も投影することができる。

それとは別に、拡張現実機能を備えたメガネを装着したときにユーザーが体験する画像は、ユーザーにシームレスな印象を与える解像度を有し、ユーザーが拡張現実を画素化された物体または低解像度の要素として認識することがないようにする必要がある。特に傾斜したエッジや矢印などの要素は、低解像度では階段状に滲み、ユーザーに違和感を与えてしまう。

望ましい印象を得るためには、人間の所定のまたは既知の視力に応じて視覚的印象に影響を与える２つの表示パラメーターが重要であると考えられる。１つ目のパラメーターは、画素サイズそのもの、すなわち、個々の画素の幾何学的な形状と寸法または画素を表す３つのサブ画素の面積である。２つ目のパラメーターは画素ピッチで、すなわち、隣り合う２つの画素または場合によってはサブ画素の間の距離でもある。画素ピッチは、画素間の距離とも呼ばれることがある。画素ピッチが大きいと、ユーザーは画素間のギャップとして認識し、場合によってはいわゆるスクリーンドア効果が発生する。そのため、ギャップは一定の限度を超えないことが望ましい。

人間の目の最大角度分解能は、通常０．０２～０．０３の角度で、これは１ラインペアあたり１．２～１．８アーク分にほぼ相当している。その結果、画素間の距離は０．６～０．９アーク分となる。今日の携帯電話のディスプレイには約４００画素／インチのものがあり、ユーザーの目から２５ｃｍ離れた距離での視野角は約２．９°、視野角（°）およびｃｍあたり約７０画素となる。したがって、かかる表示部では、２つの画素間の距離は最大角度分解能の範囲にある。さらに、画素サイズ自体は約５６μｍである。

図１Ａは、画素ピッチ、すなわち、隣り合う２つの画素間の距離を、視野［角度］の関数として表したものである。この点について、視野とは、所定の瞬間に見られる観察可能な世界の延長線上にあるものである。というのも、人間の視覚は、目を動かさないで固定した時の視野角の度数として定義されているからである。

特に、人間の場合、両眼の前方の水平方向の視野の円弧は２１０°強、垂直方向の視野の円弧は１３５°前後となる。しかしながら、視覚能力の範囲は視野全体で一様ではなく、人間同士で異なる場合がある。

人間の両眼視は、水平方向に約１１４°（周辺視野）および垂直方向に約９０°をカバーしている。残りの左右の度数は、双眼の範囲を有しないが、視野の一部と考えることができる。

さらに、色覚および形や動きを認識する能力によって、水平・垂直方向の視野がさらに制限される。色覚をつかさどる桿体および錐体は、均一に配置されていない。

この観点は、図１Ｂ～１Ｄに詳細に示されている。拡張現実用途やオートモーティブ分野でも一部必要とされるように、中心視、つまり眼前にある領域では、目の感度は空間分解能と色覚の両方に関して非常に高くなっている。

図１Ｂは、１ｍｍ^２あたりの桿体（「Ｒｏｄ」）および錐体（「Ｃｏｎｅ」）の空間密度を、中心窩の角度の関数として示したものである。図１Ｃは、錐体および桿体の色感度を波長の関数として表したものである。中心窩の中心領域では、錐体密度（Ｌ、ＳおよびＭ）の増加によって色覚が大いに向上する。中心窩周辺の約２５°の距離では、感度が低下し始め、視細胞の密度が低下する。周辺部に行くほど色覚の感度は低下するが、同時に桿体によるコントラスト感度はより広い角度範囲で維持される。全体として、目には直交型的な見え方のパターンではなく、放射状に対称な見え方のパターンが形成される。そのため、すべての原色に対して高い分解能が必要であり、特に中心部が重要である。周辺部では、桿体の分光感度に適合したエミッタ（最大感度は４９８ｎｍ、図１Ｄおよび目の感度を参照）を作用させれば十分であり得る。

図１Ｃは、人間の目の知覚能力の違いを、目の光軸からの角度偏差αに対する角度分解能Ａのグラフを使って示したものである。最大角度分解能Ａは、直径１．５ｍｍの中心窩７が網膜１９上に位置する角度偏差αが±２．５°の間隔に存在することが読み取れる。加えて、網膜１９上の盲点２２の位置をスケッチしているが、これは視神経乳頭２３の領域に生じるもので、角度偏差αが約１５°の位置にある。

目は、この一定でない密度と、いわゆる盲点とを、目の細かな動きで補っている。このような視線または焦点の変化は、適切な光学系および目のトラッキングによって対応することができる。

さらに、メガネをかけていても、視野はさらに制限され、例えば、各レンズで約８０°の範囲になることもある。

図１ＡのＹ軸上の画素ピッチはμｍで示されており、隣り合う２つの画素間の距離を定義している。異なる曲線Ｃ１～Ｃ７は、５ｍｍ～約３５ｍｍの対応するディスプレイの対角線寸法を定義している。例えば、曲線Ｃ１は、対角線サイズが５ｍｍのディスプレイ、すなわち辺の長さが約２．２５ｍｍのディスプレイに対応している。視野が約８０°の場合、対角線サイズが５ｍｍの表示部の画素ピッチは１μｍの範囲にある。曲線Ｃ７および対角線サイズが３５ｍｍのような大型ディスプレイでは、約５μｍの画素ピッチで同じ視野を実現することができる。

しかしながら、図１Ａの曲線を見ると、拡張現実用途で好ましい大きな視野では、既知のスクリーンドア効果を回避しようとする場合には、小さな画素ピッチで非常に高い画素密度が必要であることがわかる。こうして、所与の画素数、所与の視野および所与の対角線サイズのμ－ディスプレイの画素サイズを計算することができる。

式１は、画素の寸法Ｄ、画素ピッチｐｐ、画素数Ｎおよび表示部のエッジ長さｄの関係を示している。隣り合う２つの画素の中心から算出される距離ｒは、次のように与えられる：
ｒ＝ｄ／２＋ｐｐ＋ｄ／２。

Ｄ＝ｄ／Ｎ－ｐｐ （１）
Ｎ＝ｄ／（Ｄ＋ｐｐ）。

ディスプレイ（例えばメガネ）が目から２．５４ｃｍ（１インチ）離れていると仮定すると、上記で大まかに見積もった１分角の角度分解能の場合、隣り合う２つの画素間の距離ｒは次のように与えられる：
ｒ＝ｔａｎ（１／６０°）×３０ｍｍ
ｒ＝８．７μｍ。

そのため、１つの画素のサイズは、特に２つの異なる画素の間にある程度のスペースが必要な場合には、１０μｍよりも小さくなる。２つの画素間の距離ｒおよび１５ｍｍ×１０ｍｍのサイズのディスプレイでは、１７２０×１１５０の画素を表面に配置することができる。

図２Ｂは、複数の画素２０および２０ａ～２０ｃが配置されたキャリア２１を有する配置構造を示している。並置された画素２０は、画素ピッチｐｐを有し、画素２０ａ～２０ｃはより大きな画素ピッチｐｐでキャリア２１上に配置されている。２つの画素間の距離は、隣り合う各画素の画素ピッチとサイズの半分との合計で与えられている。画素２０のそれぞれは、当該画素の照明特性または発光ベクトル２２が、対応するＬＥＤの発光面に対して実質的に垂直になるように構成されている。

ＬＥＤの発光面に対する垂直軸とビームベクトルとがなす角をコリメーション角と定義する。発光ベクトル２２の例では、ＬＥＤ２０のコリメーション角はほぼゼロである。ＬＥＤ２０は、共線的であり大きく広がることのない光を放出する。

これに対して、ＬＥＤ画素２０ａ～２０ｃの発光ベクトル２３のコリメーション角はかなり大きく、約４５°の範囲にある。その結果、ＬＥＤ２０ａが発する光の一部が、隣り合うＬＥＤ２０ｂの発光と重なる。

ＬＥＤ２０ａ～２０ｃの発光は部分的に重なっているため、その対応する発光の重ね合わせが発生する。ＬＥＤが異なる色に発光している場合は、混色または合成色になる。同様の影響は、コントラストの高い表面間で発生し、すなわち、ＬＥＤ２０ａが暗く、ＬＥＤ２０ｂが特定の光を発している場合に発生する。この重なりのために、コントラストが低下し、画素位置に対応する個々の各位置の情報が減少する。

前述の用途のように、ユーザーの目に至るまでの距離が小さいディスプレイでは、コリメーション角を大きくすると、前述の影響やその他の欠点のために、むしろ妨げとなる。ユーザーは大きなコリメーション角を識別することができ、僅かに異なる色の結像された物体がぼやけたり、コントラストが低下したりしているように感じられることがある。

この点について、図２Ａは、特定の表示サイズに関わらず、コリメーション角（度）および視野（度）の要件を示している。曲線Ｃ１のように表示部のサイズが小さい場合（約５ｍｍの対角線）、視野に応じてコリメーション角が大幅に増加する。

表示部のサイズが増すにつれて、コリメーション角の要件も大きく変化するため、曲線Ｃ７に示すように表示部の形状が大きい場合ですら、視野１００°に対してコリメーション角は約１０°に達する。言い換えれば、表示部の大型化や視野の増大に伴い、コリメーション角の要件も大きくなっていく。かかる表示部では、前述の影響を回避または軽減するために、画素が発する光は高度にコリメートされていなければならない。したがって、大きな視野を備えた表示部をユーザーに提供する場合、具体的には表示部の形状が比較的大きくても、強いコリメーションが必要になる。

以上の図および式の結果として、表示部の形状の増大および視野の増大に伴い、画素ピッチおよびコリメーション角に関する要件はますます厳しくなることが推察できる。既に式１で示したように、ディスプレイの寸法は、画素数が多いほど著しく大きくなる。逆に、十分な解像度を確保し、フライスクリーンなどの妨害効果を回避しようとする場合、広い視野のためには多くの画素数が必要となる。

図３Ａは、１．３アーク分の角度分解能を実現するために必要な画素数を示した図である。約８０°の視野の場合、画素数は５００万を超える。ＱＨＤの解像度の場合、ディスプレイのサイズが１５ｍｍ×１０ｍｍであっても、画素のサイズは１０μｍを大きく下回ることがすぐに推測できる。要約すると、ＨＤの範囲の解像度、すなわち１０８０ｐの拡張現実表示部には、２０７万３千６百画素が必要である。これにより、約５０°の視野をカバーすることができる。かかる量の画素を１０×１０ｍｍのディスプレイサイズに配置し画素間の距離を１μｍとすると、画素サイズは約４μｍとなる。

それに対して、図３Ｂに示した表は、μ－ＬＥＤアレイが使用できる一部の使用分野を示している。当該表には、車載ディスプレイなど、自動車（Ａｕｔｏ）もしくはマルチメディア（ＭＭ）向けのμ－ＬＥＤアレイの用途（使用事例）と、最小・最大ディスプレイサイズ（最小・最大サイズＸ・Ｙ［ｃｍ］）、画素密度（ＰＰＩ）および画素ピッチ（ＰＰ［μｍ］）ならびに解像度（解像度の種類）および照明装置もしくはディスプレイまでの見る人の距離（視距離［ｃｍ］）に関する例示的な値を記載している。この文脈では「超低解像度（very low res）」、「低解像度（low res）」、「中解像度（mid res）」、「高解像度（high res）」という略語は、以下の意味を有している：
超低解像度 約０．８～３ｍｍの画素ピッチ
低解像度 約０．５～０．８ｍｍの画素ピッチ
中解像度 約０．１～０．５ｍｍの画素ピッチ
高解像度 ０．１ｍｍ未満の画素ピッチ。

表の上部には、「ダイレクトエミッタディスプレイ（Direct Emitter Displays）」の項目で表示される、本発明による車載用およびマルチメディア領域用のディスプレイおよび照明装置におけるμ－ＬＥＤアレイの用途が示されている。表の下部の「透明なダイレクトエミッタディスプレイ（Transparent Direct Emitter Displays）」には、透明なディスプレイおよび透明な照明装置におけるμ－ＬＥＤアレイの各種用途を提示している。当該表に記載されているμ－ディスプレイの用途のいくつかを、以下に構成例の形で詳細に説明する。

上述の考察から、拡張現実用途に適した解像度、コリメーションおよび視野に関する課題はかなりのものであることが明白に見てとれる。そのため、かかるディスプレイの技術的な実装にも非常に高い要求が課せられる。

従来使用されてきた技術は、１００μｍ以上の範囲のエッジ長さを有するＬＥＤを搭載したディスプレイの製造を想定している。しかしながら、ここで要求される７０μｍ以下のサイズに当該ディスプレイを自動的にスケーリングすることはできない。画素サイズが数μｍで、間隔も数μｍ以下となると、発生される光の波長のオーダーに近づくため、処理には新たな技術が必要となる。

さらに、光のコリメーションや光の案内にも新たな課題が生まれる。光学レンズは、例えば、より大きなＬＥＤに容易に構造化でき、古典的な光学系で計算することはできても、マクスウェル方程式なしでは、かかる小さなサイズを直接考慮して縮小することはできない。それとは別に、かかる小さなレンズを製造することには、大きな誤差または差異なしにはほとんど不可能である。一部の変形例では、量子効果が前述のサイズの画素の動作に影響を与えることがあり、これを考慮する必要がある。補助キャリアまたはマトリクス構造への画素の製造または転写技術の公差は、ますます要求が高くなってきている。同様に、画素は接触し、個別に駆動制御可能でなければならない。従来の回路では、必要スペースが画素領域を超える場合があり、それによって配置やスペースの問題が生じていた。

そのため、このサイズの画素を制御したりアクセスできるようにしたりするための新しいコンセプトは、従来の技術とは全く異なるものであり得る。最後に、このようなディスプレイおよび駆動制御部の消費電力が注目される。特にモバイル用途では、低消費電力が望まれている。

要約すると、大きな画素サイズで動作する多くのコンセプトでは、ダウンサイジングを成功させるために、大規模な修正を行わなければならない。２００μｍの範囲のＬＥＤを製造するために２０００μｍのＬＥＤに簡単にスケールアップするコンセプトはあるが、２０μｍへのスケールダウンははるかに困難である。かかるコンセプトを開示している多くの文書および文献は、非常に小さな寸法に対するさまざまな影響や要件の増加を考慮しておらず、そのため、直接適していないか、または７０μｍを大幅に超える画素サイズに限定されている。

以下では、μ－ＬＥＤ半導体の構造および設計に関するさまざまな態様、処理、光の取り出しおよび光の案内、ディスプレイおよび駆動制御に関する態様を提示する。これらは、７０μｍ以下の範囲の画素サイズの表示部を実現するのに適しており、構成されている。エッジ長さが２０μｍ未満、特に１０μｍ未満のμ－ＬＥＤの製造、光の取り出しおよび駆動制御に特化したコンセプトもいくつかある。ここで提示されているコンセプトは、さまざまな観点で互いに組み合わせることが可能であり、またそうすべきあることは言うまでもなく、ましてや望ましいことである。この組み合わせに該当するのが、例えば、μ－ＬＥＤの製造コンセプトと光の取り出しのコンセプトとである。具体的には、例えば、縁部の欠陥を回避する方法または電流を導く方法もしくは電流を狭窄する方法で実装されたμ－ＬＥＤに、フォトニック結晶構造体をベースとする光取り出し構造体を設けることができる。同様に、画素サイズが可変のディスプレイに対しても、特別な駆動制御が実現され得る。ピエゾミラーによる光の案内は、スロットアンテナ態様あるいは従来のモノリシック画素マトリクスを採用したμ－ＬＥＤディスプレイにおいて実現され得る。

以下の構成および記載した態様のいくつかには、さまざまな構成またはそれらの個々の態様の組み合わせに関する追加の例が示される。これらは、当業者がさまざまな態様、構成あるいはそれらの一部を互いに組み合わせることができることを説明するためのものである。用途によっては、当該用途に合わせられた特別なコンセプトが必要となるが、その他の用途では、技術に対する要件は若干緩和される。例えば、オートモーティブ用途およびディスプレイでは、一般的にユーザーまでの距離が若干長いため、画素のエッジ長さが大きくなることがある。特にそこでは、拡張現実の用途に加えて、古典的な画素用途または仮想現実用途が存在する。これは、本開示の文脈において、画素のエッジ長さが７０μｍ以下の範囲にあるμ－ＬＥＤディスプレイを実現するために明示的に望まれていることでもある。

図４Ａは、μ－ディスプレイの画素の主要構成要素の一般的な図を概略的に示したものである。光生成・発光デバイスが素子６０として示されている。そのさまざまな態様については、以下の光の生成と処理のセクションで詳しく説明している。素子６０には、基本回路、接続部、ならびに画素の照度、強度および必要に応じて色を制御するためのものも含まれている。これらに関する態様は、光の制御に関するセクションで詳しく説明している。光の生成とは別に、放出された光をコリメートしなければならない。このために、高精細表示部の多くの画素は、素子６０にコリメーション機能を有している。領域６３の平行光は、その後、光の案内のためにいくつかの光学系６４に供給され、さらに整形などが行われる。高精細表示部用の画素を実装するのに適した光のコリメーションと光学系については、光の取り出しと光の案内のセクションで説明している。

図４Ａの画素デバイスは、さまざまな構成要素および態様を別々の要素として示している。当業者であれば、多くの構成要素を１つのデバイスに統合できることを認識するだろう。実際には、μ－ディスプレイの高さも制限されているため、望ましい平坦な配置になる。

このセクションでは、一般的にμ－ＬＥＤ半導体構造とその製造方法に関する態様について説明する。構造体の活性層は、動作時にある波長またはある波長範囲の光を放出する。いくつかの態様は、より高い量子効率を達成するために、欠陥密度を低減するための電流誘導などの措置に関するものである。

上記で説明したように、μ－ディスプレイの拡張現実機能のためには、マイクロ画素が共線的に発光するようにパターニングすることが重要な要件となる。画素が発する光をレンズなどの光学的補助手段を用いてビーム整形することで共線性を達成することができるが、活性ゾーンでの光の生成方法を制御したり、画素材料から離れる前に光の向きを変えたりすることによっても共線的な発光を達成することができる。後者は、画素をある方法で形成することで、共線性を高めることができる。

上述の課題である、共線的な光を生成したり、発光角の大きい光を放出させたりしないということとは別に、画素間の距離が２～１μｍ、あるいはそれ以下と小さいため、フォトマスクやドーパント注入などのプロセスステップに高い要件が課せられる。マスクの僅かなばらつきが、画素サイズおよび／または形状のばらつきにつながり、これにより特性が変化する。画素サイズが小さいことに加えて、面積に対する各画素の外周の比率が大きく変化することになる。正方形の画素を想定した場合、サイドエッジの長さが半分になれば、比率も半分に変化する。非放射再結合（ＮＲＲ）の主な原因は、活性層内の欠陥に加えて、サイドエッジおよび画素のエッジに沿ったばらつきであり、放射再結合と非放射再結合との比率も、放射再結合が不利になるように変化する。

図４Ｂは、同様のμ－ＬＥＤ１０を備えたμ－ディスプレイを概略的に示している。μ－ディスプレイ１のμ－ＬＥＤ１０は、キャリア１００上に、隣り合うμ－ＬＥＤ１０との距離Ｄ１、Ｄ２で行と列とに配置されている。各μ－ＬＥＤ１０が１つの画素を形成する。画素ピッチＰＰ１もしくはＰＰ２は、画素の中心から隣り合う画素の中心までを測定したものである。画素ピッチは、μ－ＬＥＤ１０の距離Ｄ１もしくはＤ２と、対応するエッジ長さＫ１もしくはＫ２との合計に相当する。ＰＰ１とＰＰ２との値が異なる場合は、大きい方の値を画素ピッチＰＰとして定義する。

図４Ｃは、３種類の異なるＲ、Ｇ、Ｂのμ－ＬＥＤ２０Ｒ，２０Ｇ，２０Ｂを備えたμ－ディスプレイ２を概略的に示している。μ－ＬＥＤ２０Ｒは動作時に赤色に発光し、μ－ＬＥＤ２０Ｇは動作時に緑色に発光し、μ－ＬＥＤ２０Ｂは動作時に青色に発光する。赤色に発光するμ－ＬＥＤ２０Ｒと、緑色に発光するμ－ＬＥＤ２０Ｇと、青色に発光するμ－ＬＥＤ２０Ｂとは、それぞれキャリア２００上でトリプレット２０に組分けされている。μ－ＬＥＤ２０Ｒ、２０Ｇ、２０Ｂのトリプレット２０は、キャリア２００上に行と列とに分けて配置されている。個々のμ－ＬＥＤは、それぞれ各トリプレット２０のサブ画素を形成し、ひいては１つの画素を表している。画素ピッチＰＰ１またはＰＰ２は、画素の中心から隣り合う画素の中心までを測定したものである。ＰＰ１とＰＰ２との値が異なる場合は、大きい方の値を画素ピッチＰＰとして定義する。３つのμ－ＬＥＤをサブ画素として一列に配置するこの表示に加えて、図２５Ｃにも示されているように、例えば三角形またはオフセットの形の他の表示も可能である。

光を生成するための一態様として、スロット型アンテナ構造体を用いた誘起発光の原理に基づいて、ＬＥＤの発光パターンを適合させることが提案されている。この場合、具体的にはスロット型アンテナ構造体が使用される。このようなスロット型アンテナは、通常、指向性の高い電磁波ビームを生成するために使用される。

通常のアンテナでは、空間内の金属製構造体が（不導体としての）空気で囲まれており、その状態で電磁波を放射するが、スロット型アンテナではこれが逆になる。スロット型アンテナには、電磁放射が放出されるスロットという中断部がある。スロットの幾何学的形状によって、波長および放射パターンが決まる。最も単純なケースでは、中断部またはスロットの長さは波長の倍数であり、放射された波はアンテナの平面に強く指向される。この場合、放射出力は非常に高くなることがある。

光は、約３００ｎｍ～７００ｎｍの範囲にある電磁放射の一種である。そのため、同じオーダーの構造体が必要であるが、指向性の高い発光により、更なる光学系の使用が容易になる。

以下の構成では、さまざまな半導体材料系で実装および実現されている、かかるスロット型アンテナに関するいくつかの提案が提供される。この思想は、電磁放射が発する波長は、使用される材料に依存せず、主に導波路のスロットの寸法に依存するという発見に基づいている。そのため、１つの材料系を用いて異なる色の光を作り出すことができる。これは、ＬＥＤが単色の光ではなく、通常はより広いスペクトルを発することを利用したものである。そのため、スロットアンテナの幾何学的形状によって領域全体での発光を容易に調整することができる。

さらに、スロット型アンテナは自発的な放射再結合を増加させるため、かかるアンテナ構造を持たない従来のＬＥＤよりも光の生成が速くなる。同時に、放射再結合が非放射再結合よりも優先されるため、非常に小さな構造体でも比率が向上する。また、この特性により、ＧａＮをベースとした材料系を使用して赤色の光を生成することも可能である。材料系への依存度が低いため、スロット型アンテナによる誘起発光は、温度や電荷キャリア密度などのパラメーター変化への依存度も低くなり得る。

しかしながら、発光は電流に依存するため、一種の電流変調で放出された光の光度を制御することが可能である。光のオン／オフの速度を犠牲にすることなく、ドライバ回路を簡略化することができる。例えば、ＰＷＭ変調では、立ち上がりと立ち下がりのエッジがそれほど急勾配ではない。また、小型の構造であるため、１つの画素に複数のエミッタを使用することが可能であり、光のスペクトルが広がる原因となる故障またはプロセスのばらつきを補う冗長性を備えている。同じ色のエミッタが複数あることで、冗長性に加えて、光量の分解能が高くなり、ひいては輝度のグラデーションも向上する。

図６は、アンテナ誘起発光の原理を用いた発光デバイスの一構成の主要要素を示したものである。発光デバイス１００１は、キャリア１００７上に配置されている。キャリアには、発光デバイスに電流を供給するためのドライバ回路、電流・電圧源などが含まれていてもよい。発光デバイスは、キャリア１００７の主表面に対して実質的に垂直方向に延びる半導体スタック１００３またはＬＥＤナノカラムを有している。ＬＥＤナノカラムは、活性層を入れた複数の半導体層を含んでいる。一部の変形例では、ＬＥＤナノカラム１００３の活性層は、１つの量子井戸または多重量子井戸構造を含んでいる。同様に複数の量子井戸も考えられる。スタック１００３の端部には、高度にドープされたｐ型コンタクトもしくはｎ型コンタクトが形成されている。キャリア１００７は、ＬＥＤナノカラムの対応するコンタクトと接触して発光デバイスにエネルギーを供給する電気的な第２のコンタクト１００５を有している。

発光デバイスは、導電性構造体１００４のキャビティ１０１０内に配置されている。構造体１００４は、上側主表面１００４２および下側主表面１００４１を有し、後者はキャリアに隣接して配置されている。導電性構造体１００４とキャリアとの間の電気的短絡を防止するために、キャリア１００７と構造体との間には絶縁層が設けられている。電気構造体のキャビティ１０１０は、幅ｗおよび長さｌ（図示せず）を有している。幅ｗは、ＬＥＤナノカラムの大きさとほぼ同じである。また、ＬＥＤナノカラム１００３は、導電性構造体がカラムとの短絡を起こさないように絶縁されている。導電性構造体１００４は、金属で構成されているか、または金属を含んでいる。一部の変形例では、銅、アルミニウム、金、銀またはその他の適切な金属が使用される。この導電性構造体は、キャビティと一緒に、光線源（発光デバイス）が配置されたスロット型アンテナ構造体を形成する。キャビティの長さｌは、放出される放射の所望の長さに適合されている。

導電性構造体およびＬＥＤナノカラムは、絶縁性であるが光学的に透明な材料１００６で覆われている。材料１００６は、任意に、導電性構造体１００４の側壁にも及んでいる。絶縁材料にはコンタクト層１００２が施与され、ＬＥＤナノカラムの対応するコンタクトと接触する。このとき、コンタクト層１００２を省略して、導電性構造体自体がコンタクトを形成してもよい。特に、本構成では、導電層は、キャリアに面していない電気的コンタクトと同じ電位になるように導電接続される。この場合、絶縁層は、光をその色に変換したり、放射光束をさらに整形したりするために、後述する変換体または構造体を含んでいてもよい。

動作時に、発光デバイスの活性層、例えば量子井戸構造に電荷キャリアが注入される。このアンテナ構造により自発的な発光が増加する。発光につながる再結合は、非放射再結合に比べて強く増加する。キャビティの特定の長さのために、電気双極子が形成され、キャビティの長さに応じた波長の光の指向性放出が好ましい。そのため、キャビティの長さが異なれば、それに応じた波長で発光が得られることになる。

図７Ａ～図７Ｃは、異なる色の光を生成するのに適している、提案された原理による発光デバイスの一例を示している。図７Ｃは、３つの発光デバイスの平面図を示している。図７Ａは、図７Ｃと同じデバイスを、Ｘ－Ｘ軸に沿って断面図で示したものである。同様に、図７Ｂは、Ｙ－Ｙ軸に沿って３つのデバイスを示している。

図７Ａに示すように、発光デバイスＲ、Ｇ、Ｂは、キャリア１００７上に配置され、そのｎ型コンタクト面１００５ｂがキャリア１００７上の対応する第２のコンタクト１００５に電気的に接触している。各発光デバイスは、半導体スタックとして形作られたＬＥＤナノカラム１００３を有している。半導体スタックは、ｎ型コンタクト１００５ｂと、共通のｐ型ドープ層１００２に接触した対応するｐ型コンタクトとを有している。なお、ｐ型コンタクトとｎ型コンタクトとは、提案されている原理から逸脱せずに入れ替えることもできる。各発光デバイスは、再結合が起こる活性領域（図示せず）も有している。層１００６は、電気的に絶縁されている。そのため、ＬＥＤナノカラムもしくは半導体層スタックは、導電層の平面を超えて広がっている。

図７Ｃに示すように、ＬＥＤナノカラム１００３は、導電性構造体１００４のキャビティ１０１０内に配置されている。より具体的には、ＬＥＤナノカラムもしくは半導体層スタック１００３は、キャビティ１０１０の中心に絶縁ワイヤとして配置されている。

導電性構造体は、長方形の形状をしているが、誘起発光に適した別の形状にすることもできる。しかしながら、半導体層スタックはキャビティ内に配置されていなければならない。開示された例では、発光デバイスＲ、ＧおよびＢの導電性構造体は同じ寸法を有し、これは１μｍ^２～２μｍ^２の範囲にある。各キャビティ１０１０は、幅ｗおよび長さｌを有し、長方形の形状をしている。キャビティの幅は、ＬＥＤナノカラムの幅とほぼ一致するか、またはＬＥＤナノカラムが短絡を起こさないように僅かに大きくなっている。カラムとキャリアとの間には、空気もしくは他の気体または絶縁性の固体が配置されている。キャビティの長さｌによって自発的な発光が誘起され、その波長は長さｌに依存する。非常に単純化して言えば、双極子スロットアンテナのような構造で、キャビティの長さは、伝送される波長の半分に相当する。波長４００ｎｍの場合、約２００ｎｍのキャビティが使用される。実際のキャビティは、物理的なパラメーターを考慮した短縮率によってより短くされていてもよい。

図７Ａを参照すると、導電性構造体は、Ｘ－Ｘ軸に沿った断面図において、「Ｕ」字型の横断面輪郭を成しており、その中で、キャビティは、外側のフランク部によって区切られた内側の部分を形成している。さまざまな要素の個々の導電性構造体１００４は、相互に接続されている（ここでは図示せず）。半導体層スタックは、キャビティひいては導電性構造体を通って延在している。この導電性構造体は、光学的に透明な絶縁材料１００６に囲まれており、ひいては完全に覆われている。また、材料１００６は、キャビティを満たし、第１のコンタクト１０１１まで延在している。絶縁材料１００６上には、共通のコンタクト層１００２が設けられている。共通のコンタクト層１００２は、ＬＥＤナノカラムのそれぞれに電気的に接触する。図７Ｂは、図７ＣのＹ－Ｙ断面図に沿った発光デバイスを示したものである。

次に、図９を参照して、導電性構造体または金属板が発光デバイスの発光パターンに与える影響について説明する。同図は、スロット型アンテナの遠方界放射パターンと結合型電荷振動子の双極子放射パターンとを比較したものを示す。

両者はほぼ同じ放射パターンとなり、発光デバイスは結合型電荷振動子と同様に動作していることが示される。

それから、図８Ａおよび図８Ｅおよび図８Ｆを参照されたい。図８Ｃは、これまでに詳細に説明したものと同様の発光デバイスを示している。

ここで、図８Ｅおよび図８Ｆを参照すると、実質的に同じキャビティを持つ２つ以上の発光デバイスを有するμ－ＬＥＤ配置構造の平面図が示されている。各発光デバイスの寸法が小さいため、高密度のμ－ディスプレイマトリクスを実現することができる。例えば、提案された原理による発光デバイスの面積は約１μｍ^２であるため、かかるデバイスを複数個並べても、エッジの長さが４μｍを超えないようにすることができる。そのため、破損したデバイスを交換するための冗長性が確保される。他方で、それによって解像度が高くなり、より細かな強度のグラデーションが可能になる。小さなサイズは、かかる発光デバイスを多数搭載したモノリシック集積に特に適している。

図８Ｅは、群１０５１として配置された４つの発光デバイスを含む画素のモノリシック集積の一例を示している。このμ－ＬＥＤ配置構造は、いくつかの共通の構造体を有しており、この場合、金属板として形作られた導電性構造体１０５０、金属板上の絶縁層および共通のコンタクト層が挙げられる。金属板は、２×２のμ－ＬＥＤマトリクス１０５１に配置された４つのキャビティ１０１０を有している。隣り合うキャビティ１０１０は、互いに平行に配置されている。キャビティは、その中に配置されたＬＥＤ半導体層スタックまたはナノカラムと一緒に、透明な絶縁材料（この平面図では示されていない）で覆われている。

共通の電気的コンタクト層（図示せず）が絶縁材料上に適用される。コンタクト層は、ＬＥＤナノカラムと片面で接触する。ＬＥＤナノカラムのための同様のコンタクトが、金属板の下の下側（図示せず）に形成されている。

動作中のキャビティは、各ペアにして別々に制御したり、すべてを同時に制御したりすることも可能である。一部の変形例では、すべてのキャビティが同時に切り替えられる。そのため、強度に関して高い解像度を得ることができる。プロセスのばらつき、温度の影響およびその他の物理的特性により、各キャビティのスペクトルが広がり、結果的にスペクトルが僅かに拡大する。キャビティの僅かに異なる長さを選択することで、４つのキャビティから発せられる光に対して、いわゆる白色の光スペクトルを実現することができる。４つのキャビティを有する配置構造にカラーフィルターを置くことで、所望の色を選択することができる。

また、１つの発光デバイスに比べて４つのキャビティが占める面積が大きいため、光学素子またはカラーフィルターを配置構造上に配置することも容易である。代替的な解決策では、６つのかかる照明装置を共有構造体の使用により配置し、１つのペアの発光デバイス上に対応するカラーフィルターを置くことで３つのサブ画素を得ることができる。あるいは半導体層スタックを異なる材料系およびキャビティ長さで設計することで、異なる色を生成することも可能である。

かかる構成は、図８Ｅの金属板構造の右側の部分に示されている。６つの発光デバイスがペアごとに配置されており、それぞれ同じデバイスの１０５２ｂ、１０５２ｇ、１０５２ｒの各ペアが平行に配置されている。

第１のペアは、最も波長の短い光、例えば青色の光を発するよう適合されており、その結果、キャビティの長さｌ１は短くなっている。破線で示された青色フィルター１０４５は、光を整形するために、もしくは必要に応じて青色スペクトルの望ましくない部分をフィルタリングする場合には、２つのキャビティ１０１０上に配置される。フィルターは指向性があるため省略してもよい。

また、第２のペアの発光デバイス１０５２ｇは、互いに平行に配置された１つのペアのキャビティを含んでおり、キャビティの中心には対応するＬＥＤナノカラム構造体が配置されている。長さｌ２は長さｌ１よりも大きく、例えば緑色に相当する。同様に、ここでも任意の整形素子またはフィルター素子１０４６が提供されている。最後に、第３の発光デバイスのペアは、最大の長さｌ３のキャビティを有している。同様に、ここでも任意の整形素子またはフィルター素子１０４７が提供されており、これは、放出されたスペクトルの望ましくない部分をブロックし、放射パターンを形成する。

各ペアのキャビティ間の距離は、漏話を最小限に抑えるように、または例えば発光パターン、プロセス制御などの他のパラメーターにとって有益な距離に調整されている。同じ色の２つの異なるペア間の距離は、漏話を最小限に抑えるように調整されている。必要に応じて、スロット型アンテナを実装した金属板を分離し、金属構造による影響を減らすことができる。一部の変形例では、μ－ＬＥＤ配置構造は１つの共有コンタクト層構造のみを有している。

図８Ｆは、共通の構造を用いた発光デバイスの別の配置構造を示している。スロット型アンテナ構造体は、指向性の発光を有しているだけでなく、放出される光の偏光にも影響を与えることができる。スロット型アンテナなどの双極子アンテナ構造体の場合、電界ベクトルＥは双極子と同じ方向になる。

図８Ｆでは、４つの発光デバイス群は、それぞれ２つの発光デバイスが互いに平行に配置されるように配置されているが、各ペアは互いに９０°オフセットされている。言い換えれば、キャビティ１０１０ａは互いに平行であるが、キャビティ１０１０ｂに対して９０°回転している。このように、それぞれ２つの発光デバイスは、共有金属板の中で互いのキャビティがそれぞれ垂直になるように配置されている。デバイスの動作時には、２つのデバイスの双極子発光も回転し、これにより共通の回転電界ベクトルが発生する。キャビティ１０１０ａは、共通の金属板の距離ｄだけ離れて一列に配置されている。このように、図８Ｅおよび図８Ｆの配置構造の構成では、キャビティの向き（平行と９０°オフセット）により、放射パターンが異なる。

発光デバイスの各キャビティ１０１０ｂは、デバイスのキャビティ１０１０ｂのその延長線が、対応する他のデバイスの中心とＬＥＤナノカラムを通過するように、デバイスの対応するキャビティ１０１０ａに対して垂直に配置されている。発光デバイスの各キャビティ１０１０ａおよび１０１０ｂの長さは、図示の例では同じである。しかしながら、上記と同様に、長さが僅かに異なることもあるため、スペクトルを広げることができる。これは、調整可能な偏光フィルターをデバイスの上に置いたときに好都合であり得る。なぜなら、かかるフィルターは色を選択的に変化させるのに使用できるからである。

図８Ｆの説明例の右側の部分は、変換体を使って赤色、緑色、青色の異なる色を得るための構造を示している。このために各サブ画素１０６２ｒ、１０６２ｇおよび１０６２ｂは、上述したように、それらの対応するキャビティ１０１０が互いに垂直に配置された２つの発光デバイスを有している。一部の変形例では、各サブ画素は、平行に配置されたり、他の何らかの構成で配置されたりしていてもよい。各サブ画素のキャビティ１０１０の長さは、発光デバイスが色変換に適した波長を放出するような値で選択される。サブ画素１０６２ｇの発光デバイスの上には、キャビティから発せられた光（例えば青色の光）を緑色に変換するための共有変換体が配置されている。

同様に、変換体１０６６を用いて、サブ画素１０６２ｒの発光デバイスからの光が赤色に変換される。最後に、この例では、サブ画素１０６２ｂのスペクトルの望ましくない部分をフィルタリングするために、カラーフィルター１０６７が適用される。この例では、キャビティの長さは、発光デバイスが青色に発光するような値に設定されている。サブ画素１０６２ｂのキャビティが既に所望の色で放射している場合には、フィルター１０６７を省略してもよい。

一部の変形例では、利用可能な変換体またはプロセス要件に応じて、異なる長さのキャビティを選択することが適切であり得る。例えば、赤色の光を生成するためには、青色の光を赤色の光に、または緑色の光を赤色の光に変換する変換体を使用することができる。後者の場合、キャビティ長さの要件を緩和できるので、デバイスの加工が容易になる。

図８Ａは、別の態様を示している。同図は、提案された原理による発光デバイス１００１の平面図を示している。導電性構造体、例えば金属製板のキャビティ１０１０は、長さｌおよび幅ｗを有している。幅ｗは、ＬＥＤナノカラム１００３の幅よりも若干大きく設定されている。

さらに、ＬＥＤナノカラム１００３は若干位置がずれており、完全に中心にはない。すなわち、ＬＥＤナノカラム１００３は、片面がキャビティ１０１０の側壁に隣接して配置されており、キャビティの他方の側壁とＬＥＤナノカラムの反対側の面との間には小さなギャップが生じている。ＬＥＤナノカラムと側壁との間の望ましくないリーク電流を回避するために、ＬＥＤナノカラムは、少なくともキャビティの長い方の側壁と対向する面が絶縁層で覆われている。この例では、ＬＥＤナノカラムのそれぞれの側が絶縁材料で覆われている。図８Ａの代替的な構成では、半導体層スタックもしくはナノカラム１００３は、キャビティ内で中心に配置されている。半導体層スタック１００３と導電層との間のキャビティの領域には、透明な電気絶縁材料が充填されている。

図８Ｂは、さらに別の態様を示している。ＬＥＤナノカラムは、活性領域、すなわち、放射再結合が起こる１つ以上の量子井戸層を有している。図８Ｂでは、第１のコンタクト１０１１は、導電層１００２に接続されたｐ型コンタクトを形成している。半導体層スタックもしくはＬＥＤナノカラムは、主に絶縁材料１００６によって囲まれている。スロット型アンテナを形成する金属層は、上側主表面１００４２と下側主表面１００４１とでＵ字型の構造を形成している。しかしながら、この形状は必須ではない。特に、金属製構造体は完全に平面で、キャビティだけを有していてもよい。ＬＥＤナノカラムは、切欠き部またはキャビティ内に置かれている。活性領域は、上側主表面の高さに形成されていることから、コンタクト１０１１に面している活性層の端部はキャビティの上側主表面のレベルとほぼ一致している。言い換えれば、ＬＥＤナノカラムの活性領域は、その一端がキャビティのほぼ上側主表面１００４２に位置するように、キャビティ１００３内に配置されている。

図８Ｂは、Ｙ－Ｙ軸に沿った概略図であり、キャビティ内の活性領域の配置構造を示している。一端、例えば、第１のコンタクト１０１１に近い活性領域の端部は、キャビティの上側主表面１００４２のレベルに置かれている。そのため、活性領域自体はキャビティの上部開口部に近い位置に置かれている。かかる配置構造、特にキャビティ内の活性領域の位置は、発光パターンに影響を与える。この例の他に、活性層は金属性キャビティの中にさらに入り込むことができる。

図８Ｃおよび図８Ｄは、漏話をさらに低減したり、発光や光学的特性を改善したりするための、発光デバイスの更なる態様を示している。Ｙ－Ｙ軸に沿った図８Ｃの発光デバイスは、この方向への発光を可能にするために、パターニングされていてもよく透明であるカバー層１００２を有している。

カバー層１００２は、第１のコンタクト１０１１と電気的に接触しており、その幅は、残されているＬＥＤナノカラム１００３の幅よりも大きい。ＬＥＤナノカラムは、チップドライバ回路または他のデバイス上に配置可能な下側主表面１００４１を有するキャビティ１００４内に配置されている。ＬＥＤナノカラム１００３はまた、下側の第２のコンタクト１００５と、活性領域１０１５とを含む。活性領域１０１５は、複数の量子井戸または量子ドットによって形成されているが、他の一部の変形例では、単一の量子井戸または１つの多重量子井戸も有していてよい。

活性領域１０１５は、第１のコンタクト１０１１と向かい合う当該キャビティのカバー層が、当該キャビティを形成する金属製のスロット型アンテナ構造体の上側主表面１００４２に対応するレベルに置かれるようにキャビティ内に配置されている。ＬＥＤナノカラムは、キャビティの領域内で、その側壁が透明な絶縁層１０２０またはパッシベーション層１０２０で覆われている。この層は、ＬＥＤナノカラムとキャビティの周囲の構造との間の望ましくない電気的接触を防ぐ。パッシベーション層１０２０は、第２のコンタクト１００５から第１のコンタクト１０１１の領域に向かって延びている。

図８Ｄは、Ｘ－Ｘ図に沿った構成を示している。活性領域１０１５は、キャビティの切欠き部に配置されており、ＬＥＤナノカラムの側壁に形成されたパッシベーション層１０２０は、キャビティの底部から、第１のコンタクトに隣り合うＬＥＤナノカラムの上部まで延びている。活性領域は、上側主表面に対応するレベルに片側が配置されているが、他の配置構造が形成されてもよいことに留意すべきである。例えば、活性領域は、上側主表面よりも少し下に形成されていてもよい。あるいは活性領域は、上側主表面のレベルを横切るように形成されていてもよい。

図１０は、コーティング、メサ構造体、変換、カラーフィルターまたは発光デバイス上に配置された他の何らかの構造体の幾何学的形状の例をいくつか示したものである。デバイスの発光パターン上、構造体は左右対称の構造である必要はなく、図示されるように、それらの幾何学的形状はむしろ異なっていてもよい。図示の例では、構造体１０６５（例えば、カラーフィルター）は、サブ図Ａでは半円筒の形状を有している。サブ図Ｂでは、構造体１０６５は、半球の形状を有していてもよい。これは、デバイスの発光パターンが狭いことに起因している。

図１１は、カラーフィルターおよびセパレータを使用して漏話を低減した更なる例である。発光デバイスは、コンタクト層１００２上にカラーフィルター１０４６を有している。カラーフィルター１０４６は、放出された光の別の材料への結合を改善するためのカバー層構造体１０４６ｂを有している。この構造体は、フォトニック結晶などの周期的な構造体であってもよい。例えば単純な粗面化のような非周期的な構造体も、光の取り出しを強化するために使用することができる。発光デバイスはまた、画素と発光デバイスのほぼそれぞれの側に透明なセパレータ１０４９を有している。セパレータ１０４９は、発光デバイスの高さにほぼ対応する高さを有している。

この図示されたデバイスは、一構成として、それぞれ同じ長さのキャビティを有するモノリシックディスプレイとして作製される。このディスプレイは、後述する図２４８の光の案内の例で発光素子として使用される。

図１２は、成長用キャリア１、特にサファイア基板を示している。これは、特にＧａＮ材料系に適している。第１のステップでは、可能な限り平面的な表面を得るために、適応層などの措置がとられる。引き続き、成長層３を堆積させる。この層の上に、例えばＳｉＯからなる絶縁性マスキング層が施与される。引き続き、このマスキング層は、細長い長方形の領域が露出するようにパターニングされる。これらの領域は互いに平行しており、実質的に同じサイズである。これらの露出した領域に、多面体、特に直方体の形状をした多数の、例えば６つの材料ボリューム７がエピタキシャル成長させられる。このコアにドーピングを施すことで、電流をよく通すようにすることができる。引き続き、活性層９が表面および側壁に施与される。この層にはまた、追加の層１１が続く。追加の層１１は、コアとは異なるドーピングタイプを有し、例えば、電荷キャリアを全領域、すなわち表面および側面に可能な限り均一に分散させるために、電流拡散層を含むこともできる。このようにして、直方体またはインゴットの形状のμ－ＬＥＤが得られる。

図１２では、成長層３は、ｎ型ドーピング、特にＧａＮを有している。マスキング５は、二酸化ケイ素またはケイ素窒素を含んでいる。材料ボリューム７は、成長層３と同じ材料を有している。活性層９は、Ｉｎ－またはＡｌ－ＧａＮ－ＭＱＷ（多重量子井戸）を含んでいる。追加の層１１は、ｐ型ドープされており、同様にＧａＮをベースにしている。その他の材料系も同様に可能である。このようにして形成された構造体は、実質的に長手方向軸線が互いに平行で、同じ大きさもしくは形状を有している。ばらつきはプロセスの変動によるものである。

図１３は、提案されている電子構造素子の製造のための更なるステップを同じ横断面図で示したものである。図１３では、成長層３に面していない活性層９と更なる層１１とで覆われた材料ボリューム７の表面に、ミラー・メタライゼーション１３またははんだを提供するミラー状の第１のメタライゼーション１３ａが作り出される。そのため、これらがｐ型コンタクトを形成する。このように、ミラー・メタライゼーション１３は直方体の上側に位置し、その全長にわたって下側のｐ型ドープ層と接触している。これにより、大面積のコンタクトが生まれ、ｐ型ドープ層への均一な電流分布が促進される。

図１４は、提案されている電子構造素子の製造のための更なるステップを横断面図で示したものである。このステップでは、まず、はんだメタライゼーション層１３ｂが、平坦なキャリア１５の主表面に接合され、次いでこれが準備される。はんだメタライゼーション層１３ｂは、多数のコンタクトストリップを含んでおり、その長さは直方体またはインゴットとコンタクト１３ａの長さに対応する。さらに、コンタクトストリップ間の間隔は、基板１上のインゴットの間隔に対応するように選択されている。メタライゼーションを有するキャリアは、直方体の上に配置され、整列され、それに続けて、ボンディングまたはその他の方法で材料結合により取り付けられる。これにより接触が確保され、メタライゼーション１３ｂはすべての直方体に対して共通の接続を形成する。第１のメタライゼーション１３ａは、はんだメタライゼーション層１３ｂと同じ材料を有していてもよい。

続けて、図１５に示すように、キャリアを反転させ、成長用キャリアもしくはサファイア基板１を成長層３から除去する。このプロセスは、特にレーザーリフトオフプロセス（ＬＬＯ（Laser-Lift-Off））によって行われる。

図１６は、成長層３およびマスクの一部を再び除去した更なるステップを示している。この除去は２つのステップで行われ、まず成長層の大部分を除去する。引き続き、素子を領域７の部分が突出したままになるように加工し、この領域は更なるエッチングプロセス、特にマスキング層５のエッチングプロセスを行わないようにする。その結果、同図のように、活性層９と更なる層１１とが領域７の表面に対して僅かに凹んだ構造になっている。エッチングプロセスは、反応性イオンエッチングあるいはプラズマエッチングでも行うことができる。

このようにして表面に露出した領域は、図１７の以下のステップでパッシベーション層によって完全に囲まれる。これはＳｉＯを含み、直方体の長辺に沿って全面的に成長する。同様に、メタライゼーション１３ｂの表面もパッシベーション層によって覆われ、このパッシベーション層はトレンチとメタライゼーション１３ａ，１３ｂとの間のアンダーカットにも及んでいる。同図では前面が露出して描かれているが、ここでも下側の層を酸化または損傷から保護するためにパッシベーションが施されていることは自明である。

図１８によれば、それからフォトマスクを施与し（図示せず）、エッチングプロセスによって直方体の表面に沿ったパッシベーションを再びストリップ状に開き、下側のコアを露出させる。ストリップの幅は、コアの表面の幅よりも若干小さい。こうして、コアの長辺に沿って延びるエッジにもパッシベーションが残ることになる。引き続き、更なるステップでは、ストリップに更なるメタライゼーション１３ｃが施される。このメタライゼーション１３ｃにより、μ－ＬＥＤ素子のｎ型コンタクト２１が形成される。ストリップで形成されたｎ型コンタクトに加えて、μ－ＬＥＤ素子には、メタライゼーション１３ｄも片側で接触している。本構成では、メタライゼーション１３ｄは、μ－ＬＥＤ素子の長辺全体に広がり、また、側壁に沿ってパッシベーション１７まで続いている。メタライゼーション１３ｄは、反射性に構成されている。メタライゼーション１３ｄが続く方向は、μ－ＬＥＤ素子の側壁に２つのメタライゼーション１３ｄがそれぞれ互いに対向するように選択されている。３つのμ－ＬＥＤ素子が隣り合う場合、当該素子の少なくとも２つのメタライゼーションが向かい合っている。

片側には、図１８の左端に示すように、更なる第３のメタライゼーション１３ｅも堆積されている。これにより、パッシベーション層１７のこの表面に設けられたｎ型コンタクト領域２３への金属性のｎ型中間接続部２７が形成される。これらは、第４のメタライゼーション１３ｆによって形成されていてもよい。ｎ型コンタクト領域２３は、コンタクトストリップとして作製することができ、図２０および２１に示されている。

これに対して、図１８に示される画素素子の右端の側では、パッシベーションが除去され、メタライゼーション１３ｂが露出している領域がある。引き続き、このメタライゼーション１３ｂに導電性材料１３ｇが充填され、平面的なｐ型コンタクト領域１９が形成され、当該領域１９は、はんだメタライゼーション層１３ｂによってｐ型コンタクト２０に電気的に接続されている。ｐ型コンタクト領域１９は表面積が大きいことから接合に適している。

それから、最後のステップでは、図１９に示すように、空間の一部が変換材料で充填される。詳細には、反射メタライゼーションがない空間のみが充填され、対向するメタライゼーション１３ｄがある領域は凹部のまま残されている。言い換えれば、側壁ミラー・メタライゼーション１３ｄが互いに反対方向を向いて作られた（複数の）空間のみが変換材料で満たされる。こうしたのは、活性層で生成された光が、反射金属層によって変換材料に向けて戻されるからである。変換材料は、ｎ型コンタクト２１の高さ付近まで充填される。これにより、僅かに斜めに放出されたフォトンも変換体で変換することができる。

変換材料２５は、例えば、紫外域で発光する同一構造のエピタキシャル生成されたマイクロ発光ダイオードの場合、赤色、緑色および青色の光に変換されるように、それぞれの色に応じて異なるように作製することができる。６つの電気式μ－ＬＥＤの場合、隣り合う２つのμ－ＬＥＤにそれぞれ１色の変換材料２５を使用することができる。このように、各色に２つのμ－ＬＥＤを割り当てることで、各色に冗長性を持たせている。このようにして、冗長なＲＧＢ画素が作製される。

図２０は、このように一列に配置された画素を、変換材料を間に挟んでそれぞれ２つのμ－ＬＥＤからなる３つのサブ画素を伴った状態で示す平面図である。図２１は、同じ画素素子の縦断面図である。この構成では、画素の全長に沿って延在する共通のｐ型コンタクト１９が存在する。ｎ型コンタクト２３は、それぞれ１つのペアのμ－ＬＥＤに接触し、これらの間には光を異なる波長に変換するための変換材料が配置されている。図２０は、特に、ｎ型コンタクト２１が、側壁ミラー・メタライゼーション１３ｄと、キャリア１５に面していないパッシベーション層１７の側に堆積され、ｎ型中間接続部２７を形成している第３のメタライゼーション１３ｅとによってｎ型コンタクト領域２３に電気的に接続されていることを示している。ｎ型コンタクト２１は、第２のメタライゼーション１３ｃとして形成されている。ｎ型コンタクト領域２３は、第４のメタライゼーション１３ｆとして形成されている。

ｎ型コンタクト領域２３およびｐ型コンタクト領域１９は、接続ストリップまたはバスバーの形をしており、コンタクトワイヤをボンディングするために表側に配置するだけでなく、「フリップチップ」として接続するためにキャリアの裏側にも配置することができる。図２１はさらに、第５のメタライゼーション１３ｇによって作製されたｐ型コンタクト領域１９が、はんだメタライゼーション層１３ｂによって電気的に接続されていることを示している。これは、ここでは図示していない第１のメタライゼーション１３ａから作製されたｐ型コンタクト２０に電気的に接続されている。

このような画素の更なる接触オプションを図２２に示している。ここでは、画素は表面実装型のモジュールとして形成されている。先の構成とは異なり、ここでは、ｎ型コンタクト２１は、中間リード線２７を介してｎ型コンタクトスルーホールビア２９またはビアに電気的に接続されている。ｎ型コンタクト１３ｄは、側壁に沿って延びるメタライゼーションを介して中間リード線に接続されている。各ｎ型コンタクトごとに１つのスルーホールビアが存在している。ビア２９および中間層は、メタライゼーション１３ｂ（ここでは図示せず）およびキャリア１５から電気的に絶縁されている。

図２３は、画素素子の長手方向の断面図を示している。リード線２７は、ｎ型コンタクト１３ｄに接触した後、キャリア１５の下側にあるｎ型コンタクト２３に接続されたビア２９に配線されている。パッシベーション層１７は、同様に下側にあるｐ型コンタクト３１と、それに伴うメタライゼーションとをｎ型コンタクトから分離する。下側にあるこの２つのコンタクトによって、画素をマトリクスに直接設けることができる。

図２４は、側壁ミラー・メタライゼーション１３ｄが終端する場所にｎ型コンタクトスルーホールビア２９が形成された、赤色－緑色－青色の光に対して冗長な画素を示している。このスルーホールビア２９は、第２のメタライゼーション１３ｃから、キャリア１５に対して垂直なパッシベーション層１７の表面に沿って、キャリア１５に面しておらず、当該キャリア１５と平行なパッシベーション層１７の表面まで延びている。そこから、キャリアの反対側の領域２３にｎ型コンタクトを接触させるビア２９が設けられている。同様に、変換材料の中心とは反対側のキャリアの場所に位置し、ｐ型層に接触するビア３１も設けられている。このようにして、１つのμ－ＬＥＤが故障しても、２つ目のμ－ＬＥＤを駆動制御することができるため、冗長なＲＧＢ画素が作製される。

本構成では、３つの変換材料が設けられている。しかしながら、青色の光は変換される必要はない。そのため、青色の光に対応した変換材料の代わりに、拡散材料などを使用することができる。さらに、ここでは単一の画素素子のみを示している。これに対して、この方法で多数の画素を製造可能であることは自明である。つまり、多数の画素素子を行と列とに分けてモノリシックに作製することができる。これらは、μ－ディスプレイまたはモジュールを形成し、これ自体は対応する駆動制御電子回路を備えたキャリアまたはボード上に載置し、接触させることができる。

図２５Ａは、図２４の構成形態に、本開示に記載されている措置をさらにいくつか加えた補足図である。冗長な画素は、誘電性で透明なカバー層３７で覆われており、引き続き、このカバー層は平坦化される。これにより、カバー層は画素間の凹部にも広がり、そこに材料が充填される。カバー層３７には、それぞれの色に合わせたフォトニック結晶３４の形の光整形構造が導入されている。この結晶は、本開示に記載されている技術の１つに従って製造されている。本明細書で具体的に示した構造体に加えて、本開示で示した他の構造体で形成されていてもよい。フォトニック構造体は、異なる屈折率を有する材料からなるそれぞれの部分３５および３６を含み、材料３５はカバー層に対応している。第１の構造体３４１は、変換体２５ｒが発する光の波長に合わせた厚さＤ１の部分を有する。赤色の光の場合、厚さＤ１、ひいては同じ屈折率の部分同士の距離が最も大きくなる。

変換材料２５ｇを用いた第２のサブ画素の上には、互いに距離Ｄ２が小さい部分を有するフォトニック構造体が配置されている。変換材料２５ｂを用いたサブ画素の上では、同じ屈折率を有する材料間の距離Ｄ３が最も小さく、それに応じて距離の逆数として周期性が最も大きくなる。この形態表示では、フォトニック構造体は、その周期性が放出される光の周波数に適合するように構成されている。その結果、距離が異なることになる。別の構成では、この周期性の共通の除数または倍数を選択したり、超格子を指定したりすることで、必要に応じて、同じ屈折率を有する材料間の間隔が等しいフォトニック構造体を提供することも可能である。あるいはかかる超格子を用いて、周波数選択的な選択を行うこともでき、すなわち、本明細書のいくつかの構成に示されているように、変換されなかった光を偏向、散乱または低減するために使用することもできる。このようにして、フォトニック構造体は、変換体２５ｒおよび２５ｂから出射する変換されなかった光のフィルターとしても機能することができる。

図２５Ｂは、この構造の平面図を示している。左側の部分ではサブ画素２５ｒ、真ん中の部分ではサブ画素２５ｇ、右側の部分ではサブ画素２５ｂが、それぞれフォトニック構造体とともに示されている。第１の部分および第２の部分のフォトニック構造体は、いわゆる１次元フォトニック構造体として形成されている。フォトニック構造体のバー形状により、屈折率の異なる材料がμ－ＬＥＤおよび変換材料と実質的に平行に広がっているため、周期性に沿った仮想バンドギャップが得られることになる。方向ｘに沿って伝搬する光は、フォトニック構造体によって減少する。サブ画素２５ｂの右側のセクションでは、空間方向ｘとｙの両方で同じ周期性を持つ２次元フォトニック構造体が示されている。この結果、放出された光の両空間方向への伝搬が抑制され、狭い円錐状に光が放射される。

ここで、個々のサブ画素の上には、図示したフォトニック構造体の代わりに、マイクロレンズなどの光整形構造体を配置することも可能であることを述べておく。さらには、他のμ－ＬＥＤ配置構造にも同じことが言える。マイクロレンズはフォトリソグラフィにより製造されるが、固有の選択的エッチングにより、より小さな構造も可能だと考えられる。

図２５Ａを再び参照すると、同図にはさらに、さまざまなサブ画素の駆動制御手段の例も示されている。もちろん、当業者であれば、ある実装では、可能な駆動制御のうち１つだけが適宜使用されることを把握している。そのため、図は概略的なものとなっている。すべてのサブ画素２５ｒについて、接続用コンタクト１９はそれぞれ共通の接地電位４０に接続されている。１つのペアのμ－ＬＥＤと変換２５ｒとを有する第１のサブ画素用のコンタクト２３は、それぞれ電流ドライバトランジスタ４１を介して電圧源４３に配線されている。これにより、サブ画素２５ｒ用の構成における両方のμ－ＬＥＤに、互いに独立して電流を供給することができる。したがって、各μ－ＬＥＤは、場合によっては、より低い電流強度でも同じ総強度で動作させることができる。真ん中の画素には、電流ドライバトランジスタとμ－ＬＥＤとの間に溶断ヒューズ４４がそれぞれ接続されている。その点では、この構成は、図３２３～図３２７の構成のうちの１つと類似している。溶断ヒューズのうちの１つは、同図に参照符号４５で表されているヒューズトリガ素子に接続されている。右側のサブ画素２５ｂでは、両端子２３が共通の電流ドライバ４１に接続されている。電流ドライバトランジスタ４１は、特に、本願に開示されているドライバトランジスタとして構成されていてもよい。これには、例えば、図２９６以降において本願に開示されているバックゲートトランジスタが含まれる。

さらに、個々のサブ画素が平行に配置されている必要もない。１組のμ－ＬＥＤを他の２組のμ－ＬＥＤからオフセットして配置するという選択肢も、９０°オフセットして配置するという選択肢もある。図２５Ｃは、このような画素構造を例示的に平面図で示したものである。左図では、画素Ｐ１、Ｐ２およびＰ３のサブ画素が２列で示されている。これらは交互に配置されており、すなわち、画素１では緑色と青色のサブ画素が１列目に、赤のサブ画素が２列目の下段に中央に配置されている。他方で、画素Ｐ２の方はちょうど逆に配置され、すなわち青色と緑色のサブ画素は２列目に、赤のサブ画素は１列目に配置されている。この結果、上記の構成と同様の構造になるが、列ごとに配置された３つのサブ画素は少なくとも２つの異なる画素に属しているため、駆動制御が僅かに異なる。図２５Ｃの右側の部分では、赤色のサブ画素は、他の２つのサブ画素の各ペアに対して、その直方体の形状が垂直になるように配置されている。その結果、非常に少ないスペースでの使用が可能となる。

図２６は、例えば別個に製造された「μ－ロッドＭ」の一構成例である。これは、水平方向に並んだ複数のμ－ロッドを備える提案された電子構造素子を製造するための基礎となるものである。

μ－ロッドは、部分的に層シーケンス３に包まれたコア１を含んでいる。層シーケンス３は、第１の層５、活性層７、第２の層９により内側から外側に向かって形成されている。コア１は、ｎ型ドープされたＧａＮを含んでいる。第１の層５も同様にｎ型ドープされたＧａＮを含んでいてよいが、ドーピング濃度は異なる。活性層７は、ＩｎＧａＮによる１つ以上の量子井戸（Quantentoepfe/Quantenwells）を有している。活性層７では、電荷キャリアが再結合して発光する。第２の層９は、活性層７上に堆積され、ｐ型ドープされたＧａＮを有している。

μ－ロッドは、サファイア基板Ｓ上に作製され、当該基板上に任意のｎ型ドープされたＧａＮの成長層２が成長している。この層の上にＳｉＯ_２のパターニングされたマスク４ｂが施与されている。

μ－ロッドＭは、横断面が正六角形である。その先端部では直径が小さくなり、ピラミッド先端部の形状で終端している。活性層７がコアの周りに広がり、実質的にマスク層４ｂから先端まで続いている。同様に、ｐ型ドープされたＧａＳ層は、コアと活性層７とを完全に包んでいる。

活性層および／またはドーパントに使用される材料系とともに、μ－ロッドの形状および幾何学的形状、特に直径によって、発光波長が設定される。μ－ロッドのサイズ、特に高さは、数μｍの範囲で、例えば２０μｍ未満または５μｍの範囲である。直径も同様に数μｍ、例えば２μｍである。いくつかの態様では、高さと直径との比は１：１～４：１の範囲である。製造後、μ－ロッドは成長用基板２から取り出され、さらに処理される。

図２７Ａは、キャリアに固定され、電気的に接続されることで、画素またはサブ画素を形成するμ－ロッドＭの一構成例を示している。図２７Ａには、右上の切断面ＡＡに沿って、μ－ロッドの横断面がさらに示されている。μ－ロッドの横断面は、角と辺が等しい六角形の形状をしている。内側から外側に向かう層シーケンス３が図示されており、これはさらに外側が電流拡散層２８で囲まれている。電流拡散層は、便宜上透明であり、μ－ロッドの先端部から絶縁層４ｂまで延びている。

それから、μ－ロッドＭは、キャリアＢに対して長手方向かつ実質的に平行に配置されている。その第１の長手方向端部１２において、電流拡散層２８もしくはｐ型ドープ層９は、第１のコンタクト１３に接続されている。第１のコンタクトは、ピラミッドの下側半分または先端部に沿って延びており、先端部１２から長手方向に延びる領域まで延びている。コンタクトの一部は先端部の上側にも設けられることで、コンタクトがキャップのようになってμ－ロッドの先端部を部分的に包み込むことになる。コンタクト１３はまた、キャリアＢと場合によってはその中に存在する電気構造体とに接続されているコンタクト領域１７上に施与されている。コンタクト領域１７は、キャリアＢの表面を超えて延びており、μ－ロッドをキャリアの表面から僅かに離間させている。

μ－ロッドＭの他方の後端１４では、コア１はコンタクト１５に接続されている。絶縁マスキング層４ａが残されているため、コンタクト１５は短絡を起こさず、層１９あるいは２８から電気的に絶縁されている。コンタクト１５の高さは、絶縁層４ａの上部にほぼ達している。このコンタクトはまた、コンタクト領域１９に電気的・機械的に接続されている。コンタクト領域１７および１９は実質的に同じ高さであることから、μ－ロッドはキャリアの表面に平行に向けられている。この例では、キャリアＢとμ－ロッドとの間の空間は、空の状態であり、すなわち反射材料で充填されていない。しかしながら、以下に説明するように、このようにして配置されたμ－ロッドの下や周囲にリフレクタ構造体を配置することが好都合である。

図２７Ｂは、図２７Ａの代替的な構成および補足である。本構成では、μ－ロッドがキャリアＢの表面に直接接触している。接触のためにコンタクト領域１７’が設けられており、当該領域は比較的大きな表面積を有しているため、位置決めが容易である。更なる構成では、このコンタクト領域１７’は、キャリアＢの表面の上に僅かに突出していてもよく、その結果、μ－ロッドが僅かにその上に配置されることになる。接点１５は、コンタクト素子１９’に接続されている。同図では、複数のドライバ回路やリード線などの構造素子が収容された基板ＩＣ－Ｓがさらに示されている。同様に大きな表面積を有している更なる接点３８および３９は、リード線および回路に接続されている。例えば、コンタクト領域３８は接地電位４１に配線されており、コンタクト領域３９はここでは概略的に示されているドライバ回路４０に配線されている。接着剤３７で両キャリアを互いに結合する。コンタクトの表面積が大きいため、キャリアを重ねる際に位置決めすることが容易になる。

図２７Ｂによる別の構成では、μ－ロッドは、ベースキャリアＢ上に直接載置することもできる。本構成では、ｐ型ドープ層９もしくは電流拡散層は、長辺に沿ってキャリアＢの表面に設けられた第１のコンタクト領域１７’に直接接続されている。第２のコンタクト領域１９’が、キャリアＢ内で第１のコンタクト領域１７’と絶縁して設けられており、コンタクト１５に電気的・機械的に接続されている。製造がより容易であることに加えて、図３０および図３１のステップを省略することができ、ここではより大きなコンタクト領域１７’が可能である。そのため、配向および配置が容易になる。コンタクト領域１７’は、反射型の導電層を含んでいる。さらに、ここでもμ－ＬＥＤの周囲に反射構造体が設けられていてもよい。これにより、μ－ＬＥＤの周りにボックスが形成され、その間の領域または空間に変換材料が充填されていてもよい。

図２８～図３８は、３本のμ－ロッドから光電子構造素子群を製造するための提案された方法の一構成例を示している。図２８は、並置されかつ成長用基板Ｓから垂直方向に延びる３本のμ－ロッドＭを示しており、これらは、第１のドーピングを有する任意の成長層２によって作製されたものである。成長用基板２の表面には、パターニングされたマスク４ｂが施与されている。露出した場所には、成長層２から垂直に細長いコア１が形成されており、コア１は成長層２と同じ材料を有している。この成長プロセスにより、図２６～２８に示すようなテーパー状の先端部が生じる。引き続き、いくつかのステップを経て、コア上に層シーケンス３が堆積される。まず、コア上に同じドーピングタイプの層５が堆積される。層５の上に活性層７が成長させられる。これは複数の量子井戸を含んでいる。活性層７の上には、ｐ型ドープ層９が続く。さらに、注入された電荷キャリアをｐ型ドープ層９の全領域に分散させるために、ｐ型ドープ層上に電流拡散層が施与される。もちろん、ｐ型ドーピングとｎ型ドーピングとを入れ替えることも可能である。これらの例では、可能であれば層シーケンス３がエピタキシャル的に製造される。

図２８は、提案されている光電子構造素子を製造するための更なるプロセスステップを示している。３本のμ－ロッド群に第１のコンタクト１３が形成される。そのために、フォトレジスト１１がμ－ロッドの表面と電流拡散層とに施与される。引き続き、Ｏ_２プラズマエッチングによって先端部を有する長手方向端部１２を露出させ、先端部の表面に透明な導電性コンタクトが施与される。このコンタクト１３にはＩＴＯが適している。図２８に示すように、コンタクトは先端部全体には及ばず、上部の領域にのみ及んでいる。

図２９には代替的な構成が示されている。この構成は、図２８に記載の第１のコンタクト１３をシード層として使用し、引き続き、当該コンタクト１３上にコンタクト材料を電気めっきまたはスパッタリングすることで作製することができる。そのため、コンタクト１３は、キャリアＢの第１のコンタクト領域１７が機械的および電気的に容易に接続され得る少なくとも１つのコンタクト面を有している。第１のコンタクト１７と第２のコンタクト１９とが接触するためのコンタクト面は、μ－ロッドＭの長手方向に沿って平行に延びている。

このようにして得られた部品は、その直径に大きな変化を示さず、実質的に六角形の基底面を有する本体または別の多面体を形成するので、第１のコンタクト１３を立方体または直方体として形成することが好都合である。

図３０～図３２は、提案された光電子構造素子を製造するための提案された方法の更なるプロセスステップを示している。これらのプロセスステップにおいて、μ－ロッドは、特に３本のμ－ロッドＭ群として、特にフリップチップ技術を用いて、成長用基板Ｓからシート２３に移される。図３０は、プロセスの開始位置を示している。ここでは３本のロッドしか示していないが、このようなμ－ロッドを列や行に多数設けることもできる。

第１のステップでは、図３１によれば、μ－ロッドは、結合層２１、特に熱可塑性結合層２１によって囲まれる。結合層２１は、接点１２からマスキング層４ｂまで延びている。場合によっては、ここでは図示されていないが、結合層２１を、ここでは図示されていない第１のコンタクトを除いて除去し、平面的な表面が得られるようにする。第１の長手方向端部１２およびコンタクト１３は、交換用キャリアＥ上に一時的に載置されている。μ－ロッドＭ群は、このステップでは成長層２およびサファイア基板とともに交換用キャリアに移される。

図３２では、交換用キャリアＥが除去され、μ－ロッドＭが結合層２１によって保持されるようになり、さらに成長用基板Ｓおよび層２が除去される。マスキング層の一部だけが、絶縁層としてμ－ロッド上に残っている。この時点で露出しているコアの表面上にコンタクト１５が施与される。これがコアと電気的に接触し、絶縁層の一部にまで及んでいる。第２のコンタクト１５は、それぞれの場合において、電気めっきまたはスパッタリングによって作製されたものであってもよい。

コンタクト１５は、μ－ロッドの長辺に実質的に平行な少なくとも２つのコンタクト面を有しており、この面に、一方ではキャリアＢの第２のコンタクト領域１９が機械的および電気的に容易に接続することができ、他方では図３３に示されるシート２３にμ－ロッドＭを取り付けることができる。第２のコンタクト１５も、コンタクト１３と同様に、立方体型または直方体型に形成されていてもよい。

コンタクト１５が機械的に取り付けられたシート２３を施与した後、μ－ロッドを転写、保持またはさらに処理することができる。シート２３への接触は、粘着力によるものの他、接着剤などによって行うことができる。第１の長手方向端部１２は変化しない。図３４に示される次のステップでは、結合層２１が完全に除去される。その結果、μ－ロッドはシート２３に個々に「ぶら下がった」状態となり、キャリアへの転写やその他の更なる後加工が容易になる。図３５に示される代替的な構成では、結合層２１は部分的にしか除去されていないことから、これらのμ－ロッドはまだ僅かに結合層２１に包まれている。

図３５によれば、シート２３に取り付けられた３本の接触したμ－ロッドは、結合層２１が部分的にしか除去されないように個片化されている。ロッド自体はまだ結合層２１に包まれているが、ロッド同士はもはや接触していない。すなわち、ここでもμ－ロッドは個片化されている。さらに、それぞれの第１のコンタクト１３の、マスキング４ｂとは反対側の端部は、引き続き覆われていない。

図３６は、提案された光電子構造素子を製造するための提案された方法の後続のプロセスステップを横断面図で示したものである。個片化されたμ－ロッド（Ｍ）群は、シート２３から分離された後、組立ビームによってリフトアップされる。このために、シート２３を回転するローラーに当てて通過させ、それぞれの群をたわませることで剥離を容易にしている。組立ビームは、一度に数本、例えば数百本のμ－ロッドを取り出すことができる。この例では、複数のμ－ロッドが前後に並べられて、すなわち図平面内に配置されている。図３５のシートは、図平面の中にも外にも広がっていることから、このシートの側面図を図８５に示す。

図３７は、並置された３本のμ－ロッドをキャリアＭに転写して装着するプロセスステップを示している。シート２３からリフトアップされたμ－ロッドは、コンタクト領域１７および１９に平行に配置される。特に、コンタクト１３は領域１７に、コンタクト１５は領域１９にボンディングされる。このようにして、電気的・機械的な接続が形成される。ボンディングプロセスの代わりに、はんだ付けなどの装着プロセスを使用することも可能である。コンタクト１３および１５の接触面は、それぞれのコンタクト面によって、接触面がコンタクト面１７もしくは１９上で平面的に載置されるように構成されている。これにより、傾きを抑えたり、防いだりすることができる。使用されるプロセス技術と手間に応じて、数本～数百本のμ－ロッド群を同時に転写することができる。

図３８は、このようにして配置された構造素子の更なる構成例を側面から見た図を示している。第１のコンタクト１３と第２のコンタクト１５とに接続されたキャリアＢに平行して横たわるμ－ロッドＭが、そのコア１、第１の層５、活性層７および第２の層９ならびに絶縁層４ａとともに示されている。μ－ロッドの下には、ここでは見えていないが、キャリアＢの表面上または表面内には、さらに反射層が設けられている。さらに、μ－ロッドの周囲には、リフレクタ構造体２５が形成されている。これは、図８５、図９０または図９１に示した構造体と同様の面取りされた壁を有している。そのため、横方向に照射された光を上方向に偏向させることができる。本明細書の開示に記載されているように、側壁は金属性であってもよい。あるいはリフレクタ構造体は、活性層７で生成された光をキャリアＢから遠ざけるように反射するケイ素マトリクス中のＴｉＯ_２を用いて構成されていてもよい。

図３９および図４０は、３つの光電子構造素子を並置した更なる構成例を斜視図で示している。後述するように、μ－ロッドは、同じ波長の光を生成するように構成することも、異なる波長の光を生成するように構成することもできる。

図３９は、このために、キャリアＢに平行に配置された同じ構造様式の３本のμ－ロッドＭを示しており、μ－ロッドＭは、それぞれ第１のコンタクト１３と第２のコンタクト１５とによって、キャリアＢに接続されている。すべてのμ－ロッドＭは、同様に互いに平行に配向されている。そのうちの２本のロッドには、さらに変換層Ｃ１もしくはＣ２がそれぞれコートされている。これにより、青色の光が赤色もしくは緑色の光にそれぞれ変換される。キャリアＢの表面は反射材料で覆われている。反射層２５により、キャリアＢから離れる方向にさらに光を放出し、ひいては光量を向上させることができる。

これに対して、図４０に記載の構成では、キャリアＢは暗色の吸収層２７によって完全に覆われている。これによりコントラストが向上する。

図４１Ａは、異なる波長の光を放出するのに適した、水平方向に並んだ３本のμ－ロッドを有する画素配置構造の平面図を示している。３本のμ－ロッドＲ、ＧおよびＢは、それぞれ異なる幾何学的形状を示しており、長さはそれぞれ同じで幅だけが変化している。ユーザーが均一の光量を得られるように、μ－ロッドの長さは異なっていてもよい。３本のμ－ロッドＲ、ＧおよびＢは、第１のコンタクト１５を介して、キャリア２７上のそれぞれの端子に接続されている。第２のコンタクトは、それぞれのμ－ロッドの先端部に施与されている。これらは共通の金属製構造体２８に接触している。金属製構造体は全周にわたって、図８５の構成に似た反射型の傾斜面を有している。これにより、光が上方向に反射される。さらに、表面上にはフォトニック構造体３０が施与されており、これは周回金属構造体によって形成されたキャビティ全体に広がっている。フォトニック構造体３０は、周回構造体２８の上側で終端するが、用途に応じてそれ以上に延ばすことも可能である。

これに関連して、図４１Ｂは、前図の構成形態の側面図である。フォトニック構造体３０は、μ－ロッドの個々の表面上には載置されず、透明な誘電体層によって僅かに離間されている。誘電体層は、少なくとも主発光方向に面しているμ－ロッドの表面上に広がっているが、キャビティを充填することもでき、その結果、フォトニック構造体３０の平坦な表面を形成することができる。フォトニック構造体３０は、表面上に置かれることもあれば、エピタキシャルなどの方法で表面に施与されることもある。フォトニック構造体の高さは適切に選択される。

図４２は、図３９と同様の構成を平面図で示したものである。それぞれのμ－ロッドＭは、その第１のコンタクト１３と第２のコンタクト１５とによって、キャリアＢ上のコンタクト領域に電気的・機械的に接続されている。ここでは、例えば表示部またはディスプレイ用の赤色－緑色－青色の光源が示されている。３本のμ－ロッドＭは構造が同じで、例えば青色の光を発する。変換材料２９により、青色の光を赤色の光または緑色の光に変換することができる。図４２では、変換材料のない左のμ－ロッドＭが青色に発光し、第１の変換材料２９で覆われた真ん中のμ－ロッドＭが赤色に発光し、第２の変換材料で覆われた右のμ－ロッドＭが緑色に発光する。キャリアＢの第１および第２のコンタクト１７および１９は、ボンディングのために更なるコンタクト面にも接続されている。図４２では、上下に２本のボンディングワイヤが表示されている。

図４３は、３本のμ－ロッドを有する提案された群の更なる構成例を横断面図で示したものである。これらの場合、成長した構造体の直径を変化させている。この変形例により、μ－ロッドの色度座標が変化する。そのため、異なる色を発光する複数のμ－ロッドＭを１回のエピタキシャルステップでウェハ上に製造することが可能になる。μ－ロッドＭの直径は、選択エピタキシの１ステップで、すなわち汎用の成長パラメーターを変えずに変化させることができる。

成長用基板Ｓ上に３本のμ－ロッドＭが作製され、それぞれが特定の波長の光を、当該波長に合わせた空間的な広がりをもって放出する。長さは実質的に同じであるが、エピタキシャル成長により直径が異なってくる。その結果、直径が変化し、構造上、他の色が生じることがある。

図４４は、このようなさまざまなサイズのμ－ロッドの電子顕微鏡写真を示している。μ－ロッドは正六角形で、その上端は僅かに面取りされ、先細りになっている。これは上図の構成の先端部に相当する。構成に応じて、μ－ロッドの長さは直径に対応している。左の写真だけ、長さがμ－ロッドの直径の約２倍になっている。μ－ロッドは、核となる領域を残したまま、平面でありながら絶縁性の表面上に成長している。この幾何学的形状の変化により、それぞれの場合において色が異なり、直径が最も小さいμ－ロッドは、最も長い波長の光を有している。図４４は、左に赤色のエミッタ、真ん中に緑色のエミッタ、右に青色のエミッタを示したものである。

したがって、図で示された幾何学的形状により、所定の長さにおける直径と波長との関係が明らかになる。直径が小さくなると、光の波長は長くなる。図４５は、４５０ｎｍ～約６５０ｎｍの発光波長を直径別に表したものである。この関係は、図４６にも再度示されている。赤色の光を放出するμ－ロッドの直径は、約半分の直径である。小さな波長域では、μ－ロッドの直径と放出された光の波長との間には直線的な関係がある。表面形状としてここで示される六角形の他に、別の形状を成長させることもできる。直径が小さい場合、この六角形は、プロセス上、実際にはあまりはっきりした形状を示さない。

このアプローチでは、より大きな表面放射とより高い光量を得るためのμ－ロッドを作製することができる。このために、μ－ロッドがその長手方向軸線に沿ってキャリア上に配置される。そのため、μ－ロッドの長手方向軸線は、実質的に長手方向軸線と平行に延びている。ここに示した構成では、μ－ロッドは、僅かに突出したコンタクト領域によってキャリアの表面から僅かに離間されている。

図４７Ａ～図４７Ｄは、特に赤色のμ－ＬＥＤ用の成長領域も有する光電子半導体配置構造の一構成例の製造を概略的に簡略化して示したものである。成長用ベースとしてテルルｎ型ドープガリウムヒ素（１１１）Ｂエピタキシャル基板１を使用し、当該基板１は、図４７Ａに示すように、例えばＳｉＯ_ｘおよび／またはＳｉＮ_ｘおよび／またはＳｉＯ_ｘＮ_ｙからなるリソグラフィ的にパターニングされた誘電体マスク２．１，２．２を備えている。誘電体マスク２．１，２．２の開口部３０は、好ましくは５０ｎｍ～１００μｍのエッジ長さを有している。

図４７Ｂは、ガリウムヒ素（１１１）Ｂエピタキシャル基板１上の誘電体マスク２．１，２．２の元の開口部３０の領域に選択的にエピタキシャル形成されたｎ型ドープガリウムヒ素を含む付形層３を示している。あるいは付形層３は、ｎ型ドープされたアルミニウムガリウムヒ素またはｎ型ドープされたアルミニウムガリウムインジウムリンから形成される。

付形層３は、誘電体マスク２．１，２．２の開口部の縁まで達する少なくとも１つの｛１１０｝の方位を持った側面９と、図示の構成ではさらに（１１１）の方位を持った上面１０とを有する。ガリウムヒ素（１１１）Ｂエピタキシャル基板１のヒ素終端により、誘電体マスク２．１，２．２の小さな開口部３０に対しても、歪みが少なく、格子欠陥の数が少ない輪郭精度の高い付形層３を選択的にエピタキシャル成長させることができる。

付形層に適した輪郭は、図５０および図５１に示されている付形層の輪郭である。図５０は、側面９．１，９．２，９．３が（－１－１０）、（－１０－１）および（０－１－１）の方位を持った三角錐(dreiseitige Hexagonalpyramide)の輪郭を有する付形層３を示している。図５１は、付形層３の更なる好ましい輪郭としての３辺の角錐台を平面図で示したものである。方位（－１－１０）、（－１０－１）および（０－１－１）を有する側面９．１，９．２，９．３と、方位（－１－１－１）を有する上面１０とを読み取れる。図５０および図５１に記載の付形層の輪郭を形成するために、誘電体マスク２．１，２．２の開口部３０は、それに応じて三角形状にされ、ガリウムヒ素（１１１）Ｂエピタキシャル基板１の方位に対して角度誤差＜５°で配向されている。本構成では、付形層３の最終的な輪郭は、専ら選択的エピタキシャル成長によって達成される。更なる設計のために、エピタキシャルステップの後に、付形層３の輪郭を調整するためのウェットケミカル後処理を行うことができる。

図４７Ｃは、３次元の付形層３上にエピタキシャル成長によって、アルミニウムガリウムヒ素（Ａｌ_ｘＧａ_１－ｘＡｓ）および／またはアルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）をベースにした発光ヘテロ構造体８を形成したものを示している。この構造体は、ｎ型ドーピングを有する第１の導電性半導体層５と、特に量子井戸を有する活性層６と、ｐ型ドーピングを有する第２の導電性半導体層７とを含んでおり、これらは、結晶内部の歪みが少なく、格子欠陥の数が少ない本発明による付形層３上に製造することができる。３次元性によるフィルファクターの増大と、活性層６に平行に放出されたフォトンの光取り出しの改善に加えて、発光ヘテロ構造体８が縁部を取り囲むことにより、効率の更なる向上がもたらされる。｛１１０｝で与えられる縁部領域１３．１，１３．２での角度位置を有する活性層６は、誘電体マスク２．１，２．２まで延びていることが読み取れる。縁部領域１３．１，１３．２で閉じられた発光ヘテロ構造体８により、非放射再結合が抑制される。これは特に、誘電体マスク２．１，２．２の好ましく選択された材料であるＳｉＯ_ｘ、ＳｉＮ_ｘまたはＳｉＯ_ｘＮ_ｙの場合に当てはまる。

提案された光電子半導体構造を含むμ－ＬＥＤを製造するための更なるプロセスステップは、選択された設計に適合される。以下では、一致している構成要素には同じ参照符号が使用される。

図４７Ｄに示す構成例では、発光ヘテロ構造体８に平坦に、例えばＩＴＯ（酸化インジウムスズ）の透明なコンタクト層１５が堆積されている。層構造の成長方向に主放射方向２３を有する光を生成し、別途ワイヤボンディングを行わずに詳細には図示していないオプトチップ上に載置することが企図されたμ－ＬＥＤ２０の第１の設計のための更なる構造を図４８に示している。

図４８は、５６０ｎｍ～１０８０ｎｍの範囲の波長に対して、アルミニウムガリウムヒ素（Ａｌ_ｘＧａ_１－ｘＡｓ）および／またはアルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）をベースにした上述の３次元発光ヘテロ構造体８を有するμ－ＬＥＤ２０を示している。主放射方向２３の光出射は、ＩＴＯ（酸化インジウムスズ）の透明なコンタクト層１５と、当該層の上にある、例えばＡｌ_２Ｏ_３で形成されたキャリア２１の領域とを介して行われる。ｐ型コンタクトは、透明なコンタクト層１５と、ガリウムヒ素（１１１）Ｂエピタキシャル基板１の背面に配線されているメタライゼーション１９．１とを介して行われる。ｎ型コンタクト１６は、ｎ型ドープされた付形層３、ｎ型ドープされたガリウムヒ素（１１１）Ｂエピタキシャル基板１およびメタライゼーション１９．１によって実現される。コンタクトを分離するために、ガリウムヒ素（１１１）Ｂエピタキシャル基板１から、本構成例ではＳｉＯ_ｘ、ＳｉＮ_ｘまたはＳｉＯ_ｘＮ_ｙからなる誘電体マスク２．１，２．２までを切断するトレンチ２４．１，２４．２が、メタライゼーション１９．１およびメタライゼーション１９．２の背面領域の間に設けられている。

図４９は、付形層３に取り込まれたブラッグミラースタック１４によって、前図の構成とは異なるμ－ＬＥＤ２０の第２の変形例を示している。ブラッグミラースタック１４は、一連のＳｉＯ_ｘおよびＳｉＮ_ｘの層が適用されており、付形層３の選択的エピタキシャル成長中に堆積させることができ、付形層３の一体部分を形成し得る。ブラッグミラースタック１４によって、成長方向に選択された主放射方向２３（本構成例ではｐ側）での光取り出しが改善される。

シングルボンディング用の３次元発光ヘテロ構造体８を備えたμ－ＬＥＤ２０の第３の構成を図５２に示している。前述の構成とは対照的に、主放射方向２３は、層システムの成長方向（この場合はｎ側）とは反対側に選択されている。このために図４７Ａ～図４７Ｃに示す発光ヘテロ構造体８の作製は、非ドープのガリウムヒ素（１１１）Ｂエピタキシャル基板１を用いて行うことができる。この場合、選択的に成長させた付形層３も同様に非ドープである。発光ヘテロ構造体８をエピタキシャル成長させた後、当該発光ヘテロ構造体８の上に例えばＩＴＯのコンタクト層１５を堆積させてｐ型コンタクト１７を作製し、これと接触するメタライゼーション１９．１を施与する。さらに、発光ヘテロ構造体８の上面よりも上の領域、特にキャリア２１よりも下の領域には、ミラー層３５、特に金属ミラー層またはブラッグミラー層が配置されている。したがって、ミラー層３５は、有利には層１５，１７の真上に配置されている。あるいはコンタクト層１５は反射性に形成されていてもよい。キャリア２１は、例えば、Ａｌ_２Ｏ_３で形成されていてもよく、キャリア２１は、通常、透明ではない。発光ヘテロ構造体８の上に層システムを実現した後、ガリウムヒ素（１１１）Ｂエピタキシャル基板１および付形層３が取り外される。図５２に示す光源２０を完成させるために、層構造の下側にＩＴＯの更なる透明なコンタクト層１８がｎ型コンタクト１６として施与される。

図５３に示すμ－ＬＥＤ２０の第４の構成は、層システムの成長方向と反対の主放射方向２３に関して、図５２の構成と同様に構成されている。図５２の構成とは対照的に、キャリア２１は、アルミニウムガリウムヒ素（Ａｌ_ｘＧａ_１－ｘＡｓ）および／またはアルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）をベースにした発光ヘテロ構造体８の発光の波長域である５６０ｎｍ～１０８０ｎｍに対して不透明な材料で適用されており、当該キャリア２１は、例えば、シリコンまたはゲルマニウムからなっていてもよい。さらに、発光ヘテロ構造体８の側面には、例えばＳｉＯ_ｘおよびＳｉＮ_ｘのパッシベーション層３１．１，３１．２が存在している。

図５４Ｂに示すμ－ＬＥＤ２０の第５の構成は、層システムの成長方向と反対の主放射方向２３を有しており、デュアルボンディング用に構成されている。当該構成の製造のための中間的なステップを図５４Ａに示しており、ここでは一時的なキャリア２２が使用され、ガリウムヒ素（１１１）Ｂエキスピタキシャル基板１および選択的に成長させた付形層３の取り外しが既に行われている。これを起点にして、発光ヘテロ構造体８の下には、例えばＩＴＯの透明なコンタクト層１８と、平坦化として、特にメタライゼーション２６の形態のキャリアもしくはキャリア基板２６と、ｎ型コンタクト１６とが施与され、これらは、例えば、シリコン、ゲルマニウムまたはＡｌ_２Ｏ_３のキャリアもしくはキャリア基板２７によって覆われる。これらのプロセスステップが実施された後、図５４Ｂに示すように、一時的なキャリア２２を除去し、導光体構造２９を有する透明な保護層２８で置き換えることができる。

さらに、図５４Ｂに示す構成例は、発光ヘテロ構造体８の側面３２の上の領域に任意のブラッグミラースタックを含んでおり、上面３３の領域で中心的に発光が起こるようにしている。活性層６における量子井戸または量子井戸構造は、１つの可能な構成のために、側面３２および上面３３の下に配置されていてもよいし、専ら上面３３の下に配置されていてもよい。詳細には図示していない代替的な構成では、量子井戸または量子井戸構造が専ら側面３２の下に存在しており、それに応じて光がより大きな放射角で横方向に放出される。

ここに示した構成は、モノリシックに、すなわち行と列とに配置することも可能である。図５３のμ－ＬＥＤはさらに、透明な材料で平坦化することもできる。この上にフォトニック結晶構造体、変換体またはそれらの組み合わせが施与される。

図５４Ｃは、粗面化された表面２９が更なる層で完全に平坦化された構成を示している。この層の上にはフォトニック結晶構造体４０が配置されており、その形態や形成は、本明細書で開示されている構成に対応している。μ－ＬＥＤはさらに、キャリア基板から取り外され、ここで示されているコンタクト領域３１および３２を含む更なる基板３０上に配置される。特に、コンタクト領域３１は、メタライゼーション２６の下方に配置され、ｎ型ドープ層に電気的に接触している。第２のコンタクト領域３２は、層１６および２．１によって電気的に絶縁された生成されたビアによって作り出され、メタライゼーション１９．１ひいてはｐ型ドープ層に接触する。両方のコンタクト領域は、詳しくは図示されていないキャリア３０内の電気構造体に接続されており、当該電気構造体はμ－ＬＥＤに電流を供給し、これを駆動制御する。

図５４Ｄの描写は、図５３の代替的な構成であって、活性層６で生成された光が背面の透明な層１８を介して取り出されるように背面発光がある。背面層１８の表面には、フォトニック結晶３０の形態の光整形構造体が施与されている。これは、屈折率の異なる領域３３および３４を含んでいる。特に、周期的に配置された領域３３および３４は、背面光取り出し層１８の表面に沿って延び、ひいては異なる厚さをも有するように構成されている。そのため、中心部の凹部の内側の領域は外側の領域よりも深くなっている。この場合の厚さは、十分な光整形を行うことができるように選択されている。屈折率の異なる領域３３および３４は、それぞれ透明である。このようにして生成・形成された光は、表面３２に沿って取り出される。少なくともいくつかの領域は層６の中にも及んでいてよいことをここで述べておく。その点では、層６はここで示したものよりもかなり厚くされていてもよい。いくつかの更なる構成では、第１および／または第２の領域が活性層にまで及んでいてもよい。フォトニック構造体をｐ型またはｎ型半導体材料に設けて形成することで、フォトニック構造体への光結合が改善される。なぜなら、そうしなければ、屈折率の差が大きくなりすぎて、光がフォトニック構造体に取り込まれないか、または僅かにしか取り込まれないからである。

図５４Ｅは、光整形構造体を有する更なる構成を示している。この場合、変換層３６が、凹部内に、すなわち、透明な光取り出し構造体１６に沿って導入される。変換層は凹部を超えて延在しているため、凹部の上に配置されたフォトニック構造体の領域３３と３４とが周期的に交互に配置された領域３３も形成している。フォトニック構造体の周期性は、変換された光をコリメートして下方に放射するように選択されている。一方、変換されなかった光は、適切な方法でフィルタリングされ得るように、異なる角度で放射される。フォトニック構造体上にはまた光取り出し構造体３２が配置されている。いずれの構成においても、光整形構造体としてマイクロレンズなどの素子を用いることもできる。

低電流の挙動を改善するための措置として、量子井戸インターミキシングがある。図５５Ａ～図５５Ｅは、量子井戸インターミキシング中または量子井戸インターミキシングのための措置によって高電流および低電流の両方の範囲での劣化が回避される、光電子構造素子、特にμ－ＬＥＤの製造方法の個々のステップを示している。この場合、図５５Ａ～５５Ｃに示すように、半導体構造１が形成され、これに更なるプロセスステップが施される。図５５Ａでは、成長用基板１０、例えばＧａＡｓ基板が提供され、当該基板は、更なる成長ステップのために準備されている。引き続き、この基板上に第ＩＩＩ－Ｖ族材料系のｎ型ドープ層２０が施与される。具体的には、例えば、Ｉｎ、Ｇａ、Ａｌ、またはこれらの組み合わせにリンＰを加えたものであり得る。例示的なＩｎＧａＡｌＰ層はｎ型ドープされており、そのうえ、ｎ型ドープされた層２０において良好な導電性コンタクトと低いシート抵抗とを確保するために、更なる層および／またはドーパント（ここでは詳しく示されていない）が設けられていてもよい。

図５５Ｂでは、続いて活性層３０が施与される。当該活性層３０は、少なくとも１つの量子井戸を含んでおり、完成した構造素子の動作中に放射再結合が起こり、その結果、光が生成される。活性層３０における少なくとも１つの量子井戸は、第ＩＩＩ－Ｖ族半導体系の層の組み合わせも含んでおり、これは、例えばＡｌ含有量の異なるＩｎＧａＡｌＰ層からなっていてもよい。引き続き、活性層上にｐ型ドープ層４０が作製される。このために、第１のドーパント、例えばＭｇまたはＺｎが使用される。このドーピングは、ｎ型ドープ層２０と同様に、製造プロセス中に所望の濃度のドーパントを添加することによって行うことができる。これにより、成長中の段階で層内にドーピングプロファイルを生じさせることができ、その結果、所望の電気特性をより良好に調整することができる一方で、より均一な結晶成長を通じて不純物を減らすことができるという利点も得られる。

前述のステップで半導体構造１を提供した後、今度は図５５Ｃでｐ型ドープ層にマスク５０を施与し、それに応じてパターニングする。図示されているように、パターニングされたマスク５０は、ｐ型ドープ層の表面上の部分領域を覆うことから、活性層の第１の部分領域３３の上にもある。活性層の隣り合う部分領域３４は、マスク５０で覆われていない。パターニング後、図５５Ｄでは、第１のプロセスパラメーターと第２のドーパントとを用いて拡散ステップが行われる。これは、例えばＺｎまたは有機Ｚｎ化合物である。

プロセスパラメーターには、特に温度、圧力および第２のドーパントの濃度が含まれ、所定の期間中に変化することもある。これらのパラメーターは、第２のドーパントがマスク５０で覆われていない表面に堆積され、ｐ型ドープ層４０に拡散するように選択される。こうして、第２のドーパントが層４０を介して活性層および量子井戸に拡散するように、第１のプロセスパラメーターによって拡散プロセスが制御される。場合によっては、第２のドーパントは、ｎ型ドープ層の境界領域にも僅かに拡散することがある。一方、マスクの下にある活性層の第１の部分領域３３にはドーパントが介在していない。

第１のプロセスパラメーターは、拡散によって活性層の第２の部分領域の量子井戸内にインターミキシングが生じ、量子井戸のエネルギーギャップが増大するように選択されている。この例では、個々の層の製造だけでなくドーピングステップもＭＯＣＶＤプロセスで行われる。しかしながら、部分領域では、ＰＶＤやイオン注入などの他の製造プロセスや、頻度はかなり低いがＭＢＥプロセスも考えられる。

この手順の完了後、追加のアニーリングステップが続けられる。このステップでは、第２のプロセスパラメーターが設定されるが、これには特に、本構成例では、より高い温度と、前駆体７０の添加とが含まれる。後者は、上述のプロセスによって提供することができる。その結果、図５５Ｅに示す構造が得られる。前述の拡散プロセスによって、拡散したＺｎは、結晶格子の他の原子をその場所から追い出して、それらの場所を占有する。置換された原子（主にＧａ）は格子間サイトに留まり得る。これらの原子はその後も移動可能なままであり、おそらく非放射再結合のための再結合中心を形成していると思われる。当該原子が移動することで、これらの原子はこうして第１の部分領域３３に移動し、そこでの構造素子の効率を著しく低下させる可能性がある。これは、電流密度が低くても早い段階で効率が低下するという観察結果からも裏付けられる。

高温での追加のアニーリングステップによって、これらの原子は移動可能になる。ここにＡｓなどの前駆体を加えると、置換された原子（主にＧａ）が表面上に結合し、そこでＧａＡｓの薄い材料層８０が形成される。格子間サイトに追い出された原子は表面に拡散し、そこで前駆体によって飽和される。この結果、表面では自由原子の濃度が低下するため、表面に向かって濃度勾配が生じることになる。それに応じて、自由原子の数が減り、低い電流密度でも効率が安定して保たれる。さらに、第１の部分領域と第２の部分領域との境界領域では、量子井戸インターミキシングが短い距離で急激に減少するため、比較的急勾配のエネルギー障壁が形成される。この結果、図５５Ｅに示す構造が得られ、フォトマスク５０の下に実質的に直行する形で境界が形成される。量子井戸インターミキシングは、活性層の第２の部分領域３４でのみ行われる。

図５７は、これに関する曲線を示し、当該曲線は、部品の耐用年数（動作時間）に対する相対的な光量を示している。曲線Ｋ１は、追加のアニーリングステップを行わずに従来の方法で処理した部品の特性を示している。早くも２００時間後には、曲線Ｋ１の初期値は半分まで下がっている。

温度上昇と前駆体の適切な選択とによって、拡散ステップで置換された格子原子は表面に結合していると考えられる。その結果、表面は格子間原子のシンクとして機能することになる。簡単に言えば、プロセスパラメーターの変更により、置換された原子が好ましくは活性層からｐ型ドープ層を経由して表面に拡散し、活性層内の潜在的な非放射性の不純物の濃度が低減することが可能性としてある。

図５７は、本発明によるプロセスに従って製造された構造素子の、数百時間の動作期間に対する光量を曲線Ｋ２で示している。この構造素子は、例えばリンＰまたはヒ素Ａｓなどの第Ｖ主族の材料を有する前駆体と、高温とを用いて「アニーリング」した。初期の光出力はしばらくすると約２０％増加し、その後も数百時間にわたって一定の光出力を維持する。初期の増加は、電流および局所加熱による結晶格子の修復によって説明できる。このように、提案された方法は、特に小型ないし超小型の寸法の部品に対して、大幅な改善を図っている。

図５６は、第１および第２のプロセスパラメーター、詳細には、アニーリング段階時の温度Ｔ、第２のドーパントのガスフローおよび前駆体のガスフローの選択の時間推移を定性的に示している。時間ｔ１の間、プロセスチャンバーは温度Ｔ１に維持され、第２のドーパント（例えば有機Ｚｎ化合物）が供給される。温度Ｔ１は、この時間ｔ１の間にＺｎがｐ型ドープ層を経由して活性層に拡散し、上述のように活性層内で量子井戸インターミキシングが起こるように十分な高さに選択されている。時間ｔ１の後、ドーパントの添加を停止し、温度をＴ２の値まで上昇させる。プロファイルに応じて、この上昇は非常に短い時間枠で起こる。引き続き、温度Ｔ２を時間ｔ２の間一定に維持し、例えば、第Ｖ主族の元素を含む前駆体を加える。本構成例では、期間ｔ２は期間ｔ１よりも短くなるように選択されている。

本発明者らのこれまでの知見によれば、期間ｔ１と期間ｔ２とは切り離されたものと見なすことができる。これに関して、期間ｔ１は、量子井戸インターミキシングの強さを実質的に決定し、期間ｔ２は、部品の劣化挙動の低減を実質的に決定する。したがって、期間ｔ２は、所望の効果を得るのに十分な長さである必要がある。劣化抑制の強さには、温度Ｔ２も同様に関係している。この場合、有利には、Ｔ２＞Ｔ１を選択することが望ましいが、限界温度を超えると構造素子の基本的な明るさが低下するので、温度Ｔ２はあまり高く選択してはならない。図５６に示す例は、提案されている原理を説明するためのものである。構成では、まずドーパントを活性層の量子井戸に導入し、引き続きアニーリングを行うために、異なる濃度プロファイルあるいは温度プロファイルおよび圧力プロファイル（図示せず）を使用することができる。

図５８Ａ～図５８Ｅは、プロセスパラメーターを適切に選択することで、量子井戸インターミキシングをさらに向上させることができる製造プロセスの個々のステップを示している。これに関して、ドーパントは、同時拡散を伴う施与によってマスク下の活性層に拡散するが、そこでは量子井戸インターミキシングは起こらないと認識されていた。そのため、発光を目的としたマスク下の活性層に不純物濃度が高い状態で残り、老化プロセスが促進され、特性が悪化してしまうことになる。

図５８Ａ～図５８Ｃは、更なるプロセスステップを経た半導体構造１を示している。図５８Ａでは、成長用基板１０、例えばＧａＡｓ基板が提供され、更なる成長ステップのために準備されている。これらの更なるステップには、犠牲層、パッシベーション層あるいは異なる結晶構造体へのコンフォーマル層の堆積が含まれ得る。同様に、基板には既にリード線・コンタクトあるいは回路が含まれていたり、当該基板用に準備されていたりしていてもよい。

引き続き、準備された基板１０上に、第ＩＩＩ－Ｖ族材料系をベースとするｎ型ドープ層２０が堆積される。この堆積はＭＯＣＶＤリアクタで行われるが、本出願に開示されている他の方法もこの目的のために使用することができる。例えば、Ｉｎ、Ｇａ、Ａｌ、またはこれらの組み合わせにリンＰを加えたものが材料として使用される。例示的なＩｎＧａＡｌＰ層２０はｎ型ドープされており、そのうえ、ｎ型ドープされた層２０において良好な導電性コンタクトおよび低いシート抵抗を確保するために、更なる層および／またはドーパント（ここでは詳しく示されていない）が設けられていてもよい。

図５８Ｂでは、続いて活性層３０が施与される。当該活性層３０は、少なくとも１つの量子井戸を含んでおり、完成した構造素子の動作中に放射再結合が起こり、その結果、光が生成される。活性層３０における少なくとも１つの量子井戸も同様に、第ＩＩＩ－Ｖ族半導体系の層の組み合わせも含んでおり、これは、例えばＡｌ含有量の異なるＩｎＧａＡｌＰ層からなっていてもよい。引き続き、活性層３０上にｐ型ドープ層４０が作製される。このために、第１のドーパント、例えばＭｇまたはＺｎが使用される。このドーピングは、ｎ型ドープ層２０と同様に、製造プロセス中に所望の濃度のドーパントを添加することによって行うことができる。これにより、成長中の段階で層内にドーピングプロファイルを生じさせることができ、その結果、所望の電気特性をより良好に調整することができる一方で、より均一な結晶成長を通じて不純物を減らすことができるという利点も得られる。

前述のステップで半導体構造１を提供した後、今度は図５８Ｃでｐ型ドープ層にマスク５０を施与し、それに応じてパターニングする。図示されているように、パターニングされたマスク５０は、ｐ型ドープ層の表面上の部分領域を覆うことから、活性層の第１の部分領域３３の上にもある。活性層の隣り合う部分領域３４は、マスク５０で覆われていない。マスク５０のパターニング後、第１および第２のプロセスパラメーターを有する前駆体を用いた気相拡散によって、第２のドーパントによるｐ型ドープ層のドーピングが行われる。ここで、第２のドーパントは、例えば、Ｚｎから形成されており、例えば、有機Ｚｎ化合物から形成されている。

この第２のステップのプロセスパラメーターには、特に温度、圧力および第２のドーパントの濃度が含まれ、これらは所定の期間中に変化することもある。当該パラメーターは、第２のドーパントが、前駆体の分解後に半導体構造の表面に層４５として最初に堆積し、そこに薄い層を形成するが、ｐ型ドープ層には拡散しないか、またはほとんど拡散しないように選択される。そのためには、例えば、後の拡散プロセスよりも低い温度が選択される。第２のドーパントを提供するために、ドーパントは、気相における前駆体の分解から得られる。これは、ＭＯＣＶＤまたはＭＯＰＶＤリアクタで行われる。かかるステップの利点は、個々のプロセスステップの間にウェハがリアクタ内に残り、輸送する必要がないことである。その結果、第２のドーパントとしてＺｎまたは他の材料の薄層を用いて得られる構造体を図５８Ｄに示す。

図５８Ｅによれば、ドーパントが表面に施与された後、別個の拡散プロセスが行われる。この拡散プロセスは、第２のドーパントが層４０を介して活性層および量子井戸に拡散するように、プロセスパラメーターによって制御される。場合によっては、第２のドーパントは、ｎ型ドープ層の境界領域にも僅かに拡散することがある。このプロセスの間、第２のドーパントは、層４０内での拡散によってマスク下の領域に（確率的に分布して）達する。一方、マスク下の活性層の第１の部分領域３３にはドーパントが介在していない。むしろ、そこにはシャープなエッジ部が形成され、驚くべきことに、マスク５０の活性層への突起部と実質的に一致している。

拡散により、活性層の第２の部分領域の量子井戸内にインターミキシングが生じ、量子井戸のエネルギーギャップが増大するように、プロセスパラメーターは選択されている。第１の部分領域と第２の部分領域との境界領域では、量子井戸インターミキシングが短い距離で急激に減少するため、比較的急勾配のエネルギー障壁が形成される。

ドーパントの施与とそれに続く拡散ステップとを分離することで、個々のプロセスがより良好に制御される。通常、ドーパントの堆積は、その後の拡散よりも低い温度で行われる。こうして、一方では、提供されるドーパントの量をより良好に調整することができ、他方では、拡散が気相反応に依存しない。後の別個の拡散ステップでは、ドーパントにより生成された電荷キャリアの拡散障壁が、量子井戸インターミキシングにより生成されたエネルギー障壁付近にあるドーピングプロファイルが構築されるように、適切な温度プロファイルが設定される。

この手順の完了後、図５８Ｆに示すように、任意のアニーリングステップが続けられる。このステップでは、第３のプロセスパラメーターが設定されるが、これには特に、本構成例では、より高い温度と、更なる前駆体７０の添加とが含まれる。この態様は、本願に詳細に説明している。前述の拡散プロセスによって、拡散したＺｎは、結晶格子の他の原子をその場所から追い出して、それらの場所を占有する。置換された原子は格子間サイトに留まり得る。これらの原子はその後も移動可能なままであり、おそらく非放射再結合のための再結合中心を形成していると思われる。当該原子が移動することで、これらの原子はこうして第１の部分領域３３に移動し、そこでの構造素子の効率を著しく低下させる可能性がある。これは、電流密度が低くても早い段階で効率が低下するという観察結果からも裏付けられる。

温度上昇と、場合によっては任意に行われる前駆体の適切な選択とによって、拡散ステップで置換された格子原子は表面に結合される。その結果、表面は格子間原子のシンクとして機能する。簡単に言えば、プロセスパラメーターの変更により、置換された原子が好ましくは活性層からｐ型ドープ層を経由して表面に拡散し、活性層内の潜在的な非放射性の濃度が低減することが可能性としてある。リンＰまたはヒ素Ａｓなどの第Ｖ主族の材料を有する前駆体を使用すると、寿命が大幅に延びることがわかった。

図５９は、プロセスパラメーター、詳細には、アニーリング段階時の温度Ｔ、第２のドーパントのガスフローおよび更なる前駆体のガスフローの選択の時間推移を定性的に示している。期間ｔ１とｔ２との間、一方では、温度が第１の温度Ｔ１に維持され、さらに、半導体構造の表面にドーパントが堆積し得るように添加する。温度Ｔ１は、半導体ボディへのドーパントの拡散が起こらないか、または非常に僅かな程度でしか起こらないように選択される。この時間の間、更なる前駆体の添加は行わない。時間ｔ２では、ドーパントは遮断され、温度Ｔ１はやや後の時間ｔ３まで維持される。

時間ｔ３の後、温度はＴ２の値まで上昇される。この温度上昇により、拡散プロセスが開始され、すなわち、表面に堆積されたドーパントがｐ型ドープ層に拡散する。本構成例では、温度プロファイルは実質的に一定に保たれているが、一定ではない温度プロファイルも考えられる。このように、温度プロファイルに応じて、ドーパントプロファイルが設定される。それから次のステップでは、アニーリングされ、すなわち、ドーパントによって置換された原子が、第３の温度Ｔ３によって時間をかけてｐ型ドープ層もしくは活性層および量子井戸から除去される。このために、温度上昇に加えて、更なる前駆体が添加され、当該前駆体の分解生成物が表面で置換された原子と結合する。移動可能な置換された原子の濃度勾配が生じることによって、活性層の量子井戸から当該原子が除去され、表面に結合される。

図６０は、提案されている原理を説明し得るのに必要な態様の概要を示している。ドーパントの拡散中、ｐ型ドープ層にドーパント材料の追加の濃度が形成される。このドーパント材料が結晶格子に取り込まれると、元の半導体の原子（例えば３価の成分）が格子間サイトに移動する。これらの格子間原子は、活性層内で量子井戸インターミキシングを引き起こし、その結果、バンドギャップを増大させる。ここで、量子井戸インターミキシングの局所的な領域はマスクによって予め決定され、すなわち、図６０に示すように、マスクの下の量子井戸の領域では量子井戸インターミキシングは起こらない。しかしながら、ドーパントの拡散により、「Ｒｅｇｉｏｎ ＩＩ」と記された領域でもドーピングが増加し、そのため、量子井戸内の電荷キャリアの横方向への拡散に対する障壁が形成される。この障壁は既に部分的にマスクの下にあるため、量子井戸インターミキシングの境界に対して局所的にオフセットされている。このように、電荷キャリアの横方向への拡散を低減する障壁は、ドーピングの増加によるものと、量子井戸インターミキシングによるものとの２つが存在する。

図６０に示すように、量子井戸インターミキシングの境界３６と追加のｐ型ドーピングの境界３７とは、局所的にオフセットされており、すなわち、これらの境界は一致していない。電荷キャリア拡散の観点から見ると、障壁の増加も徐々に起こることになる。ドーパントの堆積と拡散とを分離することで、拡散プロセス中に適切な温度プロファイルを自由に選択することによって、拡散プロファイルの変更が可能になる。したがって、例えば、境界３７を境界３６に向かって押し込むことができる。これにより、マスク５０の境界で電荷キャリア拡散の障壁がより急勾配になる。同様に、拡散した材料あるいは活性層内での原子の置換に起因した不純物濃度も、プロセスパラメーターの精度により低くなる。追加的または代替的に、拡散プロセスに際してプロセスパラメーターを最適化することで、第２のドーパントの電気的活性化と、ひいては追加のｐ型ドーピングにより引き起こされた障壁とを増加させることができ、横方向への電荷キャリア拡散をより強く減少させられる。

図６１は、小型寸法（１０μｍ未満）のＬＥＤにおけるドーピング障壁の高さを、低電流時のドーピング濃度の関数としてシミュレーションしたものを示す。ドーピングを増やすと、ドーピング障壁が２倍近くになるという顕著な増加が示されている。このように、電荷キャリアは縁部領域から効果的に遠ざけられるだけでなく、導入された第２のドーパントによって不純物の数が増えた領域からも遠ざけられる。

これにより、内部量子効率が高くなる。図６２はこれに関するグラフを示し、ドーパント濃度を変えたときの電流に対する内部量子効率を示している。約０．１ｍＡの範囲の電流において、より高い濃度で最大値が改善されていることがはっきりと認められる。

提案された原理とさまざまな措置とにより、光電子構造素子の低電流効率と高電流効率の両方が改善される。活性層の光学活性領域における不純物が低減される。同時に、部品の縁部領域（もしくは活性層周辺）では拡散障壁が高くなるため、電荷キャリアを当該構造素子の縁部から遠ざけることができ、その結果、非放射表面再結合の割合が減らされる。これは、エッジ長さが７０μｍ以下のμ－ＬＥＤでは特に重要である。

量子井戸インターミキシングの同心円配置のさまざまな態様を説明するために、図６３では、これに対して、量子井戸インターミキシングが起こる複数の領域２ｂおよび２ｃを有するが、第２および第３の領域のいずれも第１の領域を同心円状に取り囲まない方形ＬＥＤを本発明と対比する形で示している。

第１の領域２ａは、例えば、場合によっては同一または類似の形状と大きさの拡散マスクを施与することで形成することができる。このために、拡散マスク周辺の露出領域２ｂおよび２ｃに第２のドーパントｂを加え、これらの領域で量子井戸インターミキシングが起こるようにする。上記の説明によれば、角部領域２ｃの方形ＬＥＤの縁部は、角部では不純物ｂが複数の側面から拡散する可能性があるため、例えば辺長２ｂの中心部よりも高い不純物濃度を含んでいるか、もしくは高い量子井戸インターミキシングを示している。これにより、拡散プロセスで領域２ｂおよび２ｃが発生し、それぞれ活性層２における量子井戸内の不純物濃度が異なる。この影響により、μ－ＬＥＤの縁部の領域２ｂおよび２ｃにおいて量子井戸インターミキシングが異なり、ひいては活性層２の量子井戸内のバンドギャップが異なり、μ－ＬＥＤの性能が低下することになる。

この影響は、図６３に示すμ－ＬＥＤの横断面と、そこから導き出される断面軸線Ａ－Ａに沿った第２のドーパントｂの濃度とによって示されている。この図から、第２のドーパントｂの濃度が、角部、つまり第３の領域２ｃで、第１および第２の領域２ａ，２ｂよりも高くなっていることが見て取れる。第２の領域２ｂから第１の領域２ａに向かって、さらに濃度が低下する。それとは逆に、この濃度低下に従って、第１の領域２ａから第２の領域２ｂを経由して第３の領域２ｃに向かって濃度が上昇する。

ただし、この濃度推移はあくまで定性的な推移と見なされ、第１の領域２ａ、第２の領域２ｂおよび第３の領域２ｃのドーパント濃度の絶対値またはそれらの比率を表すものではない。領域２ｂと２ｃとで量子井戸インターミキシングが異なるためにバンドギャップが異なるというマイナスの影響は、図６４に示すように光電子構造素子１の幾何学的形状を変更することで解決される。この場合、光電子構造素子１の２つの領域２ａおよび２ｂは同心円状に配置され、第２の領域２ｂは第１の領域２ａを完全に取り囲んでいる。

第１の領域２ａは、少なくともほぼ円形の拡散マスク、場合によっては同一または類似の形状と大きさの拡散マスクを施与することで形成される。引き続き、拡散マスク周辺の露出領域２ｂに第２のドーパントｂが加えられ、これらの領域で量子井戸インターミキシングが起こり得るようにする。この形状により、第２の領域２ｂに導入された第２のドーパントｂは、２つの領域２ａ，２ｂの周長に一様に沿って第２の領域２ｂに可能な限り均一に拡散することができ、上述したμ－ＬＥＤの角型形状とは異なり、例えばμ－ＬＥＤの辺長の中心部よりも角部の方で不純物濃度が高くなったり、量子井戸インターミキシングが高くなったりすることはない。

この影響は、図６３と図６４とを比較すると明らかになる。なぜなら、図６３では、第３の領域２ｃの四隅で不純物／第２のドーパントｂが複数の側面から拡散し得るのに対して、図６４では、第２の領域２ｂの外周の任意の位置でドーパントｂが均一に分散して垂直方向に拡散し得るからである。

さらに、光電子構造素子１の対応する関連した横断面図と、そこから導き出される断面軸線Ｂ－Ｂに沿った第２のドーパントｂの濃度を図６４に示している。この場合、第２のドーパントｂの濃度は、第２の領域２ｂの領域ではほぼ一定であり、第２の領域２ｂから第１の領域２ａに向かう定義された遷移領域では減少する。第１の領域ではまた、第２のドーパントｂの濃度はほぼ一定であり、第１の領域２ａから第２の領域２ｂに向かう定義された遷移領域で増加する。ただし、図示されている第２のドーパントｂの濃度の推移はさまざまに変化してもよく、第１および第２の領域２ａ，２ｂのドーパント濃度の絶対値またはそれらの比率を表すものではない。同様に、第２の領域と第１の領域との間の定義された遷移領域もさまざまに変化してよく、やや平坦であったり、急勾配であったりしてもよい。

唯一の重要な点は、第１の領域２ａから第２の領域２ｂに向かう遷移領域に実質的にシャープなエッジ部が形成されていることと、第１の領域２ａのドーパント濃度が実質的にゼロであるか、もしくは第２の領域２ｂのドーパント濃度に対して２以下、例えば５以下、あるいは１０未満の比率であることとである。言い換えれば、第２の領域２ｂのドーパント濃度は、第１の領域２ａのドーパント濃度に対して、例えば２以上、例えば５以上、あるいは１０以上である。

図６５Ａ、図６５Ｂおよび図６５Ｃは、図６４に示したような光電子構造素子１の層構造および製造を示している。この場合、光電子構造素子１は、ｎ型ドープされた第１の層５と、ｐ型ドープされた第２の層６と、ｎ型ドープされた第１の層５とｐ型ドープされた第２の層６との間に配置されかつ少なくとも１つの量子井戸を有する活性層２とを含んでいる。

例えば二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウムなどの誘電体の拡散マスク７や、例えばフォトマスクを施与することで、ｐ型ドープされた第２の層６の表面に、第１の領域２ａと実質的に同一の円形形状を有する対応するマスクが作製される。

他の態様では、フォトマスクを施与する前に、フォトマスクとしても機能する薄い層で表面を覆うことで、加工に使用することができる。これを用いて、より複雑ないくつかの配置構造では、特にマスクを新たに施与したり、パターニングしたりするなどのプロセスステップを省くことができる。かかるより複雑な構造は、図１５８Ａおよび図１５８Ｂの構成である。追加の薄い層は、例えばクロムである。これはアンダーエッチングされ、すなわち、エッチングプロセスによってクロム層の一部も除去されるため、マスクとその下の薄いクロム層とを２つ以上のエッチングプロセスに使用することができる。同様に、クロムは第２のドーパントの拡散障壁としても役割を果たし得る。

引き続き、第２のドーパントが施与して拡散される。ｐ型ドープされた第２の層６の残留表面に第２のドーパントｂが施与して拡散されることにより、第２のドーパントｂが活性層２に拡散し、その中に少なくとも２つの領域２ａ，２ｂを形成する。したがって、活性層２における２つの領域２ａ，２ｂは、ｐ型ドープされた第２の層６の表面に施与された拡散マスク７が活性層２に投影された形となる。

適切なプロセス条件では、第２のドーパントｂの活性層２への拡散により、上述の量子井戸インターミキシングが起こる。第１の領域２ａ、特に光学活性領域は、拡散マスク７の下に直接投影されて位置し、拡散マスク７により第２のドーパントｂが実質的に拡散しない領域として生じる。

したがって、第２の領域２ｂは、拡散マスク７の周囲に自由表面として第２のドーパントｂが加えられる領域の下に直接投影されて位置する領域として生じる。その結果、第２のドーパントｂは、第２のｐ型ドープ層６、第２の領域２ｂの活性層２に拡散し、ドーピングプロファイルおよびプロセスパラメーターに応じて、活性層２に相接するｎ型ドープ層５の領域にも部分的に拡散する。

このことから、第２の領域２ｂは、第２のドーパントｂひいては量子井戸インターミキシングを有していることがわかる。

図６６は、拡散マスク７の施与および第２のドーパントｂの拡散後の光電子構造素子１の層構造に加えて、活性層２における少なくとも１つの量子井戸のバンドギャップを示している。図の垂直方向におけるバンドギャップＥのエネルギーを、図の水平方向における光電子構造素子１の横断面にわたって示している。

ここで、左から右に見たバンドギャップＥのエネルギーは、第２の領域２ｂでは一定であり、第２の領域２ｂから第１の領域２ａに向かう定義された遷移領域では低下する。第１の領域２ａでは、バンドギャップＥのエネルギーは再び一定の値を有し、第１の領域２ａから第２の領域２ｂに向かう定義された遷移領域では増加し、第２の領域２ｂのバンドギャップＥのエネルギーは再び一定の値をとるようになる。

ただし、図示されているバンドギャップＥのエネルギーの推移はさまざまに変化してもよく、第１および第２の領域２ａ，２ｂのバンドギャップＥのエネルギーの絶対値またはそれらの比率を表すものではない。同様に、第２の領域と第１の領域との間の定義された遷移領域もさまざまに変化してよく、やや平坦であったり、急勾配であったりしてもよい。

唯一の重要な点は、第１の領域２ａのバンドギャップＥのエネルギーが第２の領域２ｂのバンドギャップＥのエネルギーよりも小さいことと、第１および第２の領域２ａ，２ｂのそれぞれの領域におけるバンドギャップＥのエネルギーが本質的に一定であることとである。

単一のＬＥＤの領域での性能向上のための幾何学的な検討に加えて、ウェハレベルでの量子井戸インターミキシングの向上の例を以下に示す。μ－ＬＥＤ構造体は、その後に単一の構造素子またはモノリシックに使用されるかどうかにかかわらず、ウェハレベルで製造される。上述のＺｎ拡散などの措置によって、その後の活性層領域の不純物濃度を下げ、不純物原子を持続的に結合または飽和させることで、低電流効率および高電流効率の向上を図ることができる。

図６７Ａは、半導体構造０の第１の構成の断面の平面図と、断面軸線Ａ－Ａに沿った半導体構造のバンドギャップのエネルギーの関連する横断面プロファイルとを示している。半導体構造０には、複数の第１の光学活性領域２ａおよび第２の領域２ｂが形成されている。ここで、複数の第１の光学活性領域２ａは、六角形のパターンで互いに離間して配置されており、１つの第２の領域２ｂは、複数の第１の光学活性領域２ａを取り囲み、それらの間の空間に配置されている。

さらに、半導体構造０の複数の第１の光学活性領域２ａのそれぞれの１つの光学活性領域２ａは、複数の光電子構造素子１のそれぞれの一部を形成している。これに関して、光電子構造素子は、その全体的な寸法に基づいてμ－ＬＥＤと見なすことができる。複数の第１の光学活性領域２ａは、例えば、マスクを施与して形成されてもよいし、例えば、場合によっては同一または類似の形状と大きさを有するマスクセグメントを施与して形成されてもよい。続いて、マスクもしくはマスクセグメント周辺の露出した第２の領域２ｂに第２のドーパントｂを加えて、この領域でＱＷＩが起こり得るようにする。第２の領域では、第２のドーパントの拡散とそれに伴うＱＷＩとによって、量子井戸インターミキシングが起こらない領域と比較して、バンドギャップのエネルギーが変化する。

さらに図６７Ａに示す半導体構造０の断面と、そこから導き出される断面軸線Ａ－Ａに沿ったバンドギャップのエネルギーの推移とは、領域２ａ，２ｂにおけるバンドギャップのエネルギーの推移を示している。この図から、第２の領域２ｂのバンドギャップのエネルギーは、第１の光学活性領域２ａよりも大きいことが見て取れる。第２の領域２ｂから第１の光学活性領域２ａに向かってバンドギャップのエネルギーが減少し、それとは逆に、この減少に従って、第１の光学活性領域２ａから第２の領域２ｂに向かってバンドギャップのエネルギーが増加する。

ただし、これらの推移や以下の類似した推移は、定性的な推移としてのみ見なされ、複数の第１の光学活性領域２ａと第２の領域２ｂとにおけるバンドギャップのエネルギーの絶対値または比率を表すものではない。同様に、第２の光学活性領域と第１の光学活性領域との間の遷移領域もさまざまに変化してよく、やや平坦であったり、急勾配であったりしてもよい。唯一の重要な点は、複数の第１の光学活性領域２ａから第２の領域２ｂに向かう遷移領域に実質的にシャープなエッジ部が形成されていることと、複数の第１の光学活性領域２ａにおけるバンドギャップのエネルギーが、第２の領域２ｂにおけるバンドギャップのエネルギーよりも小さいこととである。

結果として、言い換えれば、第２の領域２ｂにおける第２のドーパントｂのドーパント濃度が、複数の第１の光学活性領域２ａにおける第２のドーパントｂのドーパント濃度よりも大きいことを意味する。

さらに、図６７Ａに示すように、第２の領域２ｂにおけるバンドギャップのエネルギーは一定の値を有しておらず、複数の第１の領域２ａの間の距離が最大となる領域でバンドギャップのエネルギーの局所的な極大値を有していることがわかる。これは、例えばマスクで覆われた２つの第１の光学活性領域２ａの間の小さい方の空間よりも、第２のドーパントｂが加えられた大きい方の表面の領域の方が、拡散プロセスひいては量子井戸インターミキシングが効率的に進行することによる。

さらに図６７Ｂに示す半導体構造０の断面と、そこから導き出される断面軸線（Ｂ－Ｂ）に沿ったバンドギャップのエネルギーの推移とは、光電子構造素子１の周長に沿ったバンドギャップのエネルギーの推移を示している。この断面軸線は、第２の領域２ｂを通っている。上記の説明に従って、第２の領域２ｂにおけるバンドギャップのエネルギーは一定の値を有しておらず、複数の第１の領域２ａの間の距離が最大となる領域で極大値を有し、複数の第１の領域２ａの間の距離が最小となる領域で極小値を有している。図６７Ｂでは、半導体構造のバンドギャップエネルギーが局所的に極大となる領域を例示的にＹで表し、半導体構造のバンドギャップエネルギーが局所的に極小となる領域を例示的にＸとＺとで表している。

しかしながら、実際には、半導体構造０の第２の領域２ｂにおいてと、相応して光電子構造素子１の周長に沿って、可能な限り均一かつ一定のバンドギャップエネルギーを達成することが望ましい。そこで、半導体構造０のバンドギャップエネルギーの局所的な極大値の影響を打ち消すために、特に以下の３つの構成（図６８Ａおよび図６８Ｂ、図６９Ａおよび図６９Ｂ、図７０Ａおよび図７０Ｂ）を提示する。図６８Ａおよび図６８Ｂ、図６９Ａおよび図６９Ｂ、ならびに図７０Ａおよび図７０Ｂのそれぞれは、本発明による半導体構造０の一構成の平面図と、断面軸線Ａ－ＡおよびＢ－Ｂに沿った半導体構造のバンドギャップのエネルギーの関連する横断面プロファイルとを示している。

ここでは、図６７Ａおよび図６７Ｂの構造例を補足する形で、複数の第１の光学活性領域２ａおよび少なくとも１つの第２の領域２ｂに加えて、更なる少なくとも１つの第３の領域２ｃが形成されている。この少なくとも１つの第３の領域２ｃはまた、複数の第１の光学活性領域２ａの間の空間に配置されている。

より正確に言えば、図６８Ａは、複数の第１の光学活性領域２ａ、第２の領域２ｂおよび複数の第３の領域２ｃを有する半導体構造０の断面を示している。複数の第１の光学活性領域２ａは、上述したように六角形のパターンで互いに離間して配置されている。第２の領域２ｂは、複数の第１の光学活性領域２ａのそれぞれ１つが第２の領域２ｂによって環状および／または同心円状に囲まれるように、複数の第１の光学活性領域２ａを囲んでいる。これにより、第２の領域２ｂは、例えば、環状セグメントに分割され、第２の領域２ｂの次の相接する環状セグメントと、例えば点状にのみ繋がっている。複数の第３の領域２ｃは、それぞれの場合において、第２の領域２ｂの環状セグメントの３つによって、デルトイド曲線状に形成されている。

ここで、複数の第１の光学活性領域２ａおよび第３の領域２ｃは、例えば、マスクを施与して形成されてもよいし、例えば、場合によっては同一または類似の形状と大きさのマスクセグメントを施与して形成されてもよい。続いて、マスクもしくはマスクセグメント周辺の露出した第２の領域２ｂに第２のドーパントｂを加えて、この領域でＱＷＩが起こり得るようにする。

さらに図６７Ａに示す半導体構造０の断面と、断面軸線Ａ－Ａに沿ったバンドギャップのそのエネルギーとは、領域２ａ，２ｂおよび２ｃにおけるバンドギャップのエネルギーを示している。この図から、第２の領域２ｂのバンドギャップは、第１の光学活性領域２ａおよび第３の領域２ｃのバンドギャップよりも大きいことが見て取れる。軸線Ａ－Ａが第２の領域２ｂとそれぞれ交差している領域では、バンドギャップの局所的な増大が認められる。軸線Ａ－Ａと交差する第２の領域２ｂの面積に応じて、バンドギャップのエネルギーがそれぞれ高い値または低い値になる。

ただし、この推移はあくまで定性的な推移と見なされ、複数の第１の光学活性領域２ａ、第２の領域２ｂおよび複数の第３の領域２ｃのバンドギャップのエネルギーの絶対値または比率を表すものではない。同様に、第１の光学活性領域、第２の領域２ｂおよび第３の領域２ｃの間の遷移領域もさまざまに変化してよく、やや平坦であったり、急勾配であったりしてもよい。

唯一の重要な点は、複数の第１の光学活性領域２ａから第２の領域２ｂに向かう遷移領域と、第３の領域２ｃから第２の領域２ｂに向かう遷移領域とに、実質的にシャープなエッジ部が形成されていることと、複数の第１の光学活性領域２ａおよび第３の領域２ｃにおけるバンドギャップのエネルギーが、第２の領域２ｂにおけるバンドギャップのエネルギーよりも小さいこととである。結果として、言い換えれば、第２の領域２ｂにおける第２のドーパントｂのドーパント濃度が、複数の第１の光学活性領域２ａおよび第３の領域２ｃにおける第２のドーパントｂのドーパント濃度よりも大きいことを意味する。

さらに図６８Ｂに示す半導体構造０の断面と、そこから導き出される断面軸線Ｂ－Ｂに沿ったバンドギャップのエネルギーの推移とは、光電子構造素子１の周長に沿ったバンドギャップのエネルギーの推移を示している。この断面軸線は、第２の領域２ｂを通っている。図６７Ｂの描写とは異なり、第２の領域２ｂにおけるバンドギャップのエネルギーは、あまり大きな変化を有しない。複数の第３の領域２ｃを導入することで、複数の第１の光学活性領域２ａのそれぞれ３つの領域の間の空間領域において、半導体構造０のバンドギャップエネルギーの局所的な極大値があまり際立ったものでなくなることが実現されている。したがって、第２の領域２ｂにおいて、より均一なバンドギャップエネルギーを実現することができる。このこと自体が光電子構造素子１の性能向上につながっている。

本発明による半導体構造０の更なる構成形態と、そこから導き出される断面軸線Ａ－ＡおよびＢ－Ｂに沿った半導体構造０におけるバンドギャップのエネルギーの推移とを、図６９Ａおよび図６９Ｂに示している。

そこでは、複数の第３の領域２ｃは、それぞれ円形状であり、複数の第１の光学活性領域２ａのそれぞれ３つの中心部に配置されている。同様に、円形という用語には、楕円形の他、長円形または他の丸みを帯びた凸状の形状も含まれ得る。複数の第３の領域２ｃのこの配置は、図６８Ａおよび図６８Ｂに示したものと同じように、第２の領域２ｂにおける実質的に均一なドーパント濃度を達成するために、半導体構造０上の施与された第２のドーパントｂの局所的な極大値を減少させるのに用いられる。図６９Ａに示す円形の第３の領域２ｃは、複数の第１の光学活性領域２ａのそれぞれ３つの中心部に配置されており、光電子構造素子１の性能向上を既に示している。したがって、第２の領域２ｂは、連続した環状セグメントとしては生じず、複数の第１の光学活性領域２ａと第３の領域２ｃとの間の空間を埋めている。

複数の第１の光学活性領域２ａおよび第３の領域２ｃは、例えば、マスクを施与して形成されてもよいし、例えば、場合によっては同一または類似の形状と大きさのマスクセグメントを施与して形成されてもよい。さらに、マスクもしくはマスクセグメント周辺の露出した第２の領域２ｂに第２のドーパントｂを加えて、この領域でＱＷＩが起こり得るようにする。

さらに図６９Ａに示す半導体構造０の断面と、そこから導き出される断面軸線Ａ－Ａに沿ったバンドギャップのエネルギーの経過とは、領域２ａ，２ｂおよび２ｃにおけるバンドギャップのエネルギーを示している。この図から、第２の領域２ｂのバンドギャップのエネルギーは、第１の光学活性領域２ａおよび第３の領域２ｃのバンドギャップのエネルギーよりも大きいことが見て取れる。軸線Ａ－Ａが第２の領域２ｂとそれぞれ交差している領域では、バンドギャップの局所的な増大が認められる。同様に、第１の領域、第２の領域２ｂおよび第３の領域２ｃの間の遷移領域もさまざまに変化してよく、やや平坦であったり、急勾配であったりしてもよい。

唯一の重要な点は、複数の第１の光学活性領域２ａから第２の領域２ｂに向かう遷移領域と、第３の領域２ｃから第２の領域２ｂに向かう遷移領域とに、実質的にシャープなエッジ部が形成されていることと、複数の第１の光学活性領域２ａおよび第３の領域２ｃにおけるバンドギャップのエネルギーが、第２の領域２ｂにおけるバンドギャップのエネルギーよりも小さいこととである。結果として、言い換えれば、第２の領域２ｂにおける第２のドーパントｂのドーパント濃度が、複数の第１の光学活性領域２ａおよび第３の領域２ｃにおける第２のドーパントｂのドーパント濃度よりも大きいことを意味する。

さらに図６９Ｂに示す半導体構造０の断面と、そこから導き出される矢印で示した断面軸線に沿ったバンドギャップのエネルギーの推移とは、光電子構造素子１の周長に沿ったバンドギャップのエネルギーの推移を示している。この断面軸線は、第２の領域２ｂを通っている。図６８Ｂに描写するように、第２の領域２ｂにおけるバンドギャップのエネルギーもまた、一定の値を有していない。

複数の第３の領域２ｃのそれぞれは、図６８Ａにおける構成形態の複数の第３の領域２ｃよりも小さな面積を占めているので、複数の第１の領域２ａおよび第３の領域２ｃからの距離が最大となる領域には、より顕著な局所的な極大値が存在することになる。それに応じて、複数の第１の領域２ａと第３の領域との間の距離が最小となる領域には局所的な極小値も存在することになる。図６９Ｂには、半導体構造のバンドギャップエネルギーの局所的な極大値の領域を例示的にＸとＺで表し、半導体構造のバンドギャップエネルギーの局所的な極小値を有する領域は例示的にＹで表している。

重要な点は、図６７Ａの構成形態と比較して、複数の第３の領域３ｃの導入により、半導体構造０のバンドギャップエネルギーの局所的な極大値の大きさが小さくなり、光電子構造素子１の周長に沿うか、もしくは半導体構造０の第２の領域２ｂ内で、バンドギャップの比較的均一かつ一定のエネルギーが優勢になることである。このこと自体が光電子構造素子１の性能向上に既につながっている。

さらに、図６９Ｂに示すように、半導体構造０の複数の第１の光学活性領域２ａのそれぞれ１つの光学活性領域２ａが、それぞれ１つの光電子構造素子１の一部を形成している。

本発明による半導体構造０の更なる構成形態と、そこから導き出される半導体構造０におけるバンドギャップのエネルギーの推移とを、断面軸線Ａ－ＡおよびＢ－Ｂに沿って図７０Ａおよび図７０Ｂに示している。

ここで、複数の第１の光学活性領域２ａは、それぞれ第２の領域２ｂによって同心円状に囲まれている。したがって、複数の第２の領域２ｂが存在しており、それぞれの第２の領域２ｂは、複数の第１の光学活性領域２ａの１つの周りに環状もしくは円状に配置されている。同様に、環状もしくは円状という用語には、楕円形の他、長円形または他の丸みを帯びた凸状の形状も含まれ得る。

さらに、半導体構造０は、複数の第１の光学活性領域２ａと第２の領域２ｂとの間の空間に配置された第３の領域２ｃを有している。複数の第１の光学活性領域２ａおよび第３の領域２ｃは、例えば、マスクを施与して形成されてもよいし、例えば、場合によっては同一または類似の形状と大きさのマスクセグメントを施与して形成されてもよい。さらに、マスクもしくはマスクセグメント周辺の露出した第２の領域２ｂに第２のドーパントｂを加えて、この領域でＱＷＩが起こり得るようにする。

このように複数の第２の領域２ｂが複数の第１の光学活性領域２ａおよび第３の領域２ｃのそれぞれ１つの周りに環状に配置されていることで、施与された第２のドーパントｂの局所的な極大値が、それぞれ３つの第１の光学活性領域２ａの間の空間領域に形成されることが回避される。したがって、複数の第２の領域２ｂにおいて、実質的に均一なドーパント濃度を実現することができる。複数の第２の領域２ｂにおいてはまた、実質的に均一なＱＷＩが起こり得、このことが光電子構造素子１の性能向上につながっている。

さらに図７０Ａに示す断面軸線Ａ－Ａに沿ったバンドギャップエネルギーの推移は、第２の領域２ｂにおけるバンドギャップのエネルギーが、第１の光学活性領域２ａおよび第３の領域２ｃにおけるバンドギャップのエネルギーよりも大きいことを示している。軸線Ａ－Ａがそれぞれ第２の領域２ｂと交差する各領域では、バンドギャップの局所的な増大が認められる。

ただし、この推移はあくまで定性的な推移と見なされ、複数の第１の光学活性領域２ａ、第２の領域２ｂおよび第３の領域２ｃのバンドギャップのエネルギーの絶対値またはそれらの比率を表すものではない。同様に、第１の光学活性領域、第２の領域２ｂおよび第３の領域２ｃの間の遷移領域もさまざまに変化してよく、やや平坦であったり、急勾配であったりしてもよい。

唯一の重要な点は、複数の第１の光学活性領域２ａから第２の領域２ｂに向かう遷移領域と、第３の領域２ｃから第２の領域２ｂに向かう遷移領域とに、実質的にシャープなエッジ部が形成されていることと、複数の第１の光学活性領域２ａおよび第３の領域２ｃにおけるバンドギャップのエネルギーが、第２の領域２ｂにおけるバンドギャップのエネルギーよりも小さいこととである。

結果として、言い換えれば、第２の領域２ｂにおける第２のドーパントｂのドーパント濃度が、複数の第１の光学活性領域２ａおよび第３の領域２ｃにおける第２のドーパントｂのドーパント濃度よりも大きいことを意味する。

さらに図７０Ｂに示す半導体構造０の断面と、そこから導き出される断面軸線Ｂ－Ｂに沿ったバンドギャップのエネルギーの推移とは、光電子構造素子１の周長に沿ったバンドギャップのエネルギーの推移を示している。この断面軸線は、第２の領域２ｂを通っている。図６７Ｂ、図６８Ｂおよび図６９Ｂの描写とは異なり、第２の領域２ｂにおけるバンドギャップのエネルギーはほぼ一定の値を有している。第３の領域２ｃを導入することにより、施与された第２のドーパントｂの局所的な極大値が、それぞれ３つの第１の光学活性領域２ａの間の空間領域に形成されることが回避され、ひいては半導体構造０におけるバンドギャップエネルギーの局所的な極大値も生じなくなる。したがって、第２の領域２ｂにおいて、実質的に均一なバンドギャップのエネルギーを実現することができる。

図７１Ａ、図７１Ｂおよび図７１Ｃは、図６８Ａ、図６９Ａおよび図７０Ａに示すような半導体構造０の層構造とそれに対応する製造とを示している。ここで、半導体構造０は、ｎ型ドープされた第１の層５と、第１のドーパントが加えられたｐ型ドープされた第２の層６と、ｎ型ドープされた第１の層５とｐ型ドープされた第２の層６との間に配置されかつ少なくとも１つの量子井戸を有する活性層２とを含んでいる。これらの層は、例えば、ここには図示されていないキャリア基板上にエピタキシャル成膜される。ここに示した層の他にも、更なる層、コンタクト層、犠牲層などが設けられていてもよい。

図７１Ｂは、パターニングされたマスク７が施与される次のステップを示している。マスクにはところどころ穴が開いており、それらの穴にドーパントｂが導入されるようになっている。この場合、活性層２への第２のドーパントｂの拡散により、上述のＱＷＩが発生する。

ｐ型ドープされた第２の層６の表面に、例えば誘電体マスクまたはフォトレジストマスクのマスクもしくはマスクセグメント７を施与し、引き続き拡散プロセスを行うことで、図７１Ｃに示す構造が形成される。この図は、マスク７の下に、第２の領域２ｂと少なくとも１つの第３の領域２ｃとを周囲に有する多数の光学活性領域を示している。この構造および構成は、前述のように、施与されたマスク7のパターニングから生じる。第２のドーパントｂは、ｐ型ドープされた第２の層６を通って活性層２内に拡散し、その中で領域２ａ，２ｂおよび２ｃを形成する。したがって、活性層２内の領域２ａ，２ｂおよび２ｃは、ｐ型ドープされた第２の層６の表面に施与されたマスクもしくはマスクセグメント７が活性層２に投影された形となる。

複数の第１の光学活性領域２ａと少なくとも１つの第３の領域２ｃとは、マスクもしくはマスクセグメント７の下に直接投影されて位置し、マスクもしくはマスクセグメント７により第２のドーパントｂが実質的に拡散しない領域として生じる。

したがって、少なくとも１つの第２の領域２ｂは、マスクもしくはマスクセグメント７の周囲に自由表面として第２のドーパントｂが加えられる領域の下に直接投影されて位置する領域として生じる。その結果、少なくとも１つの第２の領域２ｂにおいて、第２のドーパントｂは、第２のｐ型ドープ層６、活性層２に拡散し、ドーピングプロファイルおよびプロセスパラメーターに応じて、活性層２に相接するｎ型ドープ層５の領域にも部分的に拡散する。

このことから、少なくとも１つの第２の領域２ｂは、第２のドーパントｂひいては量子井戸インターミキシングを有していることがわかる。

図７２は、マスクもしくはマスクセグメント７の施与および第２のドーパントｂの拡散後の半導体構造０の層構造に加えて、活性層２における少なくとも１つの量子井戸のバンドギャップを示している。図の垂直方向におけるバンドギャップＥのエネルギーを、図の水平方向における半導体構造０の横断面にわたって示している。

ここで、左から右に見たバンドギャップＥのエネルギーは、第３の領域２ｃでは一定であり、第３の領域２ｃから第２の領域２ｂに向かう定義された遷移領域では増加する。第２の領域２ｂでは、バンドギャップＥのエネルギーは再び一定の値を有し、引き続き、第２の領域２ｂから第１の光学活性領域２ａに向かう定義された遷移領域では低下し、第１の光学活性領域２ａのバンドギャップＥのエネルギーは一定の値をとるようになる。それとは逆に、この推移に従って、第１の光学活性領域２ａから第２の領域２ｂに向かう定義された遷移領域のバンドギャップＥのエネルギーが増加し、第２の領域２ｂから第３の領域２ｃに向かう定義された遷移領域のバンドギャップＥのエネルギーが低下する。

ただし、図示されているバンドギャップＥのエネルギーの推移はさまざまに変化してもよく、第１の光学活性領域２ａ、少なくとも１つの第２の領域２ｂおよび少なくとも１つの第３の領域２ｃにおけるバンドギャップＥのエネルギーの絶対値またはそれらの比率を表すものではない。同様に、少なくとも１つの第２の領域２ｂと第１の光学活性領域２ａとの間の遷移領域および少なくとも１つの第２の領域２ｂと少なくとも１つの第３の領域２ｃとの間の遷移領域もさまざまに変化してよく、やや平坦であったり、急勾配であったりしてもよい。

唯一の重要な点は、第１の光学活性領域２ａおよび少なくとも１つの第３の領域２ｃのバンドギャップＥのエネルギーが、少なくとも１つの第２の領域２ｂのバンドギャップＥのエネルギーよりも小さいことと、第１の光学活性領域２ａおよび少なくとも１つの第２の領域２ｂのそれぞれのバンドギャップＥのエネルギーが、領域２ａの周長に沿って実質的に一定であることとである。

磁気電流狭窄に関する態様を説明する前に、図７３が参照される。この図は、従来の発光ダイオードの一構成例を示している。発光ダイオードに電流を流すと、太い矢印で示した電流が、発光ダイオードの上部から、ｐｎ接合と呼ばれる活性層に流れる。そこでは放射再結合に加えて、望ましくない非放射再結合ＮＲが起こるので、これを回避するか、もしくはその強度を下げる必要がある。ここで、非放射再結合は、電荷キャリアが縁部に拡散することで生じ、縁部の欠陥密度が増加するなどの影響が出てくる。この縁部への電荷キャリアの拡散を、参照符号２で示す。ＮＲは量子効率を低下させ、実質的に熱に変換される。特に小型のチップでは、放射再結合と非放射再結合との比率が悪化する。そのため、電荷キャリアを狭窄して中心部に限定できる方法の開発が望まれている。

図７４は、本発明による光電子構造素子１０の第１の構成例のＸ－Ｚ面に沿った縦断面図を示している。これは、層スタックＳとして形成されており、キャリア１上に第１の層３を有し、第１の層３上に活性層７が施与されており、活性層７上にはまた第２の層５が堆積された。キャリア１に面していない第２の層５の表面領域には第１のコンタクト９が形成されており、キャリア１を用いて第１の層３には第２のコンタクト１１が形成されている。第１の層３はｎ型ドープされており、第２の層５はｐ型ドープされており、特に第１のコンタクト９がアノードを形成し、第２のコンタクト１１がカソードを形成するようになっている。ここでの層スタックＳは、その外側面に沿ってと、キャリア１に面している側とに、電気絶縁性コーティング１３およびパッシベーションコーティング１５を有している。第１のコンタクトは、活性層で生成された光が上に向かって出射するように、例えばＩＴＯ（酸化インジウムスズ）を有していてもよい。

さらに、構造素子は、層スタック（全体）ＳのＺ軸に沿って電流が流れるとＸ－Ｙ平面に沿って延びる磁力線を提供する磁化素子Ｍを含んでいる。磁化素子Ｍは、Ｚ軸に沿って、層スタックＳの外側面に沿って延びる多数のストリップ状の電流線１７を有している。これらは第１のコンタクト９に接触する。電流の方向に応じて（すなわち、コンタクト９のアノードまたはカソードとしての機能に応じて）、電流フローは、電流線に沿って層スタックを逆平行に流れる。このようにして、電荷キャリア、特に電子は互いに反発し合う。２本の線が互いに収束することで、その結果生じる磁気電流狭窄ＭＳが、一種の「電子レンズ」として具体的に示される。

図７５は、本発明による光電子構造素子１０の第１の構成例のＸ－Ｙ平面に沿った横断面図を示している。Ｘ－Ｙ横断面平面の中心部には、光電子構造素子１０に沿って電流が流れるＺ軸が延びている。導体ストリップまたは導体バンドの構成では、電流線１７は、層スタックＳの外側面に沿って生成される。ここでは、方形型の層スタックＳ上に、例えば発光ダイオードを通る電流と逆平行(antiparallel)に電流を流す合計４本の電流線１７が形成されている。これらの電流線１７は、磁化素子Ｍを形成しており、これにより、光電子構造素子１０内を流れる電荷キャリア、例えば電子がキャリア１の方向に移動し、その際、電流線１７によりＸ－Ｙ平面に沿って生成される磁界の結果として、Ｚ軸の方向に偏向させられる。このようにして、電荷キャリア、特に電子に力Ｆが作用して、これらは構造素子１０の縁部から追い出される。その結果、電流分布の狭窄（磁気電流狭窄ＭＳ）が生じ、光電子構造素子１０のチップエッジもしくはメサエッジでの非放射再結合が減少するような形で、一種の「電子レンズ」が構築される。さらに、光電子構造素子の外側面は、電気絶縁性コーティング１３およびパッシベーションコーティング１５を有している。

図７６は、第１の構成例の動作モードを表したものである。２本のリード線に流れるＩ１と－Ｉ２の逆平行の電流により、２本のリード線を互いに遠ざける力Ｆが発生する。この電流によって２本のリード線の周りに発生する磁界が作用している。同じことが、図７４および図７５に記載の構成例にも当てはめられる。

図７７は、本発明による光電子構造素子の第２の構成例の縦断面図を示している。磁化素子Ｍが、ここでは活性層７の領域に４つの永久磁気双極子の形で形成されている。この位置は、量子井戸を有する活性層７内で特定的に磁力を供給するために、高さｈでさまざまに変化してもよい。このようにして、特にＺ軸に沿って延びる磁力線ＭＦを、電荷キャリアの主な移動方向に逆らって、つまり活性層７の手前の領域で特定的に印加することができる。この場合、Ｓ極は活性層７に面しており、Ｎ極は活性層７に面していない。磁極は逆にすることも可能である。生成された磁界ＭＦの流れにより、電子の好ましい移動方向は、Ｙ軸に沿って、特に図面平面もしくはＸ－Ｚ平面から外れることになる。したがって、それぞれの磁界のない層スタックＳの活性層７の縁部への拡散による電子のランダムな移動が、磁界の特定的な力によって横向きの移動方向に偏向させられる。この結果、層スタックＳの活性層７の他方の縁部へのランダムな拡散の方向が優先され、そこでの力は再び別の横方向に作用するため、電子は再びそこの縁部から遠ざけられる。このようにして、特に、多数の永久磁気双極子がＸ－Ｙ平面における活性層７の縁部領域に沿って活性層７を縁取っているかもしくは取り囲んでいる場合には、活性層７内の電子を、Ｚ軸方向の螺旋状のラインに沿って偏向させることができる。この場合、層スタックＳは、例えば直方体として、あるいは代わりに円筒体として構築されていてもよい。原則的には、層スタックＳの幾何学的な形状は、例えば、円錐形、円錐台またはピラミッド形など他の形状でも可能である。本構成例によれば、第１のコンタクト９はアノードを提供する。

Ｚ軸に沿った永久磁気双極子の位置は、非放射再結合の低減を高めるために選択されている。原則的には、使用される磁気双極子は、Ｘ－Ｙ平面に沿って水平方向またはＺ軸に沿って垂直方向に延びたり、配向したりすることができる。

図７８は、図７７に記載の本発明による光電子構造素子１０の第２の構成例の横断面図を示している。図７８は、活性層７の縁部領域に沿った複数の永久磁気双極子の配置をＸ－Ｙ平面で示している。層スタックＳは、ここでは活性層７の領域で、例えば１２個の永久磁気双極子ＮＳによって縁取られているかもしくは取り囲まれている。ＺはＸ－Ｙ横断面平面の中心部に配置された垂直なＺ軸を表し、その周りを電子が拡散と永久磁気双極子ＮＳの磁界による力の作用に基づきＺ軸方向に螺旋状のラインに沿って移動することができる。永久磁気双極子ＮＳの磁界は、それぞれのＮ極ＮからＳ極Ｓに向かって延びており、これにより、Ｓ極Ｓの領域の磁界は、層スタックＳの活性層７のＸ－Ｙ横断面平面の縁部領域に向かって作用する。したがって、ここでは上述の永久磁気双極子によって磁化素子Ｍが構築される。

図７９は、本発明による光電子構造素子１０の第３の構成例のＸ－Ｚ平面に沿った縦断面図を示している。第２の構成例とは対照的に、ここでは永久磁気双極子の代わりに電磁気双極子が使用され、その電流フローは、特に光電子構造素子１０を通る電流フローによって提供される。第１のコンタクト９は、ここではアノードとして形成されている。技術的な電流フローは、活性層７の高さで電磁石に入り、層スタックＳの周りを流れて、その後、Ｚ軸に沿って光電子構造素子１０を通るか、または例示的なμ－ＬＥＤを通ってアノードに向かう電流とは逆平行に流れる。このようにして、第１の構成例による「電子レンズ」のコンセプトが、第２の構成例による活性層７での磁気効果と組み合わせられていてもよい。電流フローにより磁化される磁性体の例としては、マンガンを用いることができる。

図８０は、本発明による光電子構造素子１０の第３の構成例のＸ－Ｙ平面に沿った横断面図を示している。μ－ＬＥＤチップＬＥＤであってもよい光電子構造素子１０の活性層７の高さでＺ軸に沿って、電磁気双極子ＳＮは、層スタックＳの周りにＸ－Ｙ平面に沿って配置されている。ここでは１２個の電磁石も提案されている。電流は、図８０の左下で供給され、具体的には、特に光電子構造素子１０にも流れる電流が供給される。この電流Ｉ_ＬＥＤは同様に、図８０の左下で、層スタックＳを少なくとも１回循環し、電磁気双極子ＮＳを少なくとも１回流れた後か、あるいは代わりに磁性体、特に強磁性体を流れた後に、アノードまたは第１のコンタクト９に供給することもできる。

図７９および図８０は、活性層７の領域にある磁化素子Ｍを示しており、その縁部領域には、磁気双極子の磁極、具体的にここではＳ極に向かって先細りになる磁力線が提供されている。電荷キャリアに及ぼす磁界の効果は、図７７および図７８に記載の第２の構成例の場合と同様である。磁化素子Ｍは、移動する電荷キャリア、特に電子を層スタックのＸ－Ｙ横断面領域の縁部領域から遠ざける磁力線を提供する。

図８１は、本発明による光電子構造素子１０の第４の構成例のＸ－Ｚ平面に沿った縦断面図を示している。磁化素子Ｍは、移動する電荷キャリアを層スタックＳのＸ－Ｙ横断面領域の縁部領域から遠ざける磁力線を提供する。磁化素子Ｍは、活性層７の高さでＺ方向に配置されており、これにより、磁力線ＭＦは、Ｚ軸に沿って延びる活性層７の縁部領域に提供されている。磁化素子Ｍの位置は、特定的に活性層７の量子井戸内で、電荷キャリア、特に電子にかかる力を定義して生成するために、Ｚ軸に沿って高さをさまざまに変えることができる。例えば、磁化素子Ｍは、活性層７の手前の領域で、電荷キャリアの主な移動方向に逆らって位置がずらされていてもよい。

磁化素子Ｍは、Ｘ－Ｙ平面に沿って層スタックＳを循環する磁性体、特にマンガンとして、活性層７の領域に構築されている。磁性体は、層スタックＳの外側面に堆積されており、外部磁界によって磁化されていてもよい。磁性体は、例えば、ＭＯＶＰＥ（有機金属気相エピタキシ）、ＭＢＥ（分子線エピタキシー）などの方法で堆積させることができる。

生成された磁界ＭＦの流れにより、電子の好ましい移動方向は、Ｙ軸に沿って、特に図面平面もしくはＸ－Ｚ平面から外れることになる。したがって、それぞれの磁界ＭＦのない層スタックＳの活性層７の縁部への拡散による電子のランダムな移動が、磁界ＭＦの特定的な力によって横向きの移動方向に偏向させられる。この結果、層スタックＳの活性層７の他方の縁部へのランダムな拡散の方向が優先され、そこでの力は再び別の横方向に作用するため、電子は再びそこの縁部から遠ざけられる。このようにして、特に、磁性体がＸ－Ｙ平面における活性層７の縁部領域に沿って活性層７を縁取っているかもしくは取り囲んでいる場合には、活性層７内の電子を、特にＺ軸方向の螺旋状のラインに沿って偏向させることができる。この場合、層スタックＳは、例えば直方体として、あるいは代わりに円筒体として構築されていてもよい。原則的には、層スタックＳの幾何学的な形状は、例えば、円錐形、円錐台またはピラミッド形など他の形状でも可能である。本構成例によれば、第１のコンタクト９はアノードを提供する。磁性体は双極子として作用し、磁力線はＺ軸に沿った上側のＮ極から層スタックＳに沿った下側のＳ極に向かって延びている。磁力線ＭＦは、層スタックＳと、ｐｎ接合領域として構築されている活性層７との縁部領域を貫通している。

図８２は、提案された方法の一構成例である。この方法では、電荷キャリアの主な移動方向は、μ－ＬＥＤの活性層を垂直方向に貫く軸線に沿って延びている。活性層の縁部への電荷キャリアの拡散が、磁界によって相殺され、活性層のＸ－Ｙ横断面領域の縁部領域から電荷キャリアは遠ざけられる。

他の態様に加えて、隣り合う画素への光の漏話も重要である。μ－ＬＥＤから横方向に光が漏れることがあり、漏話の結果、μ－ディスプレイのコントラストが低下してしまう。同様に、横方向に放出または放射された光は、屈折率ジャンプにより構造体から出られないことが多い。さらに、多くの用途では、ディスプレイをどの方向から見ても同じ明るさに見えるように、ディスプレイの放射パターンがランベルト型であることが求められる。そのため、活性層またはμ－ＬＥＤの周囲に反射層もしくはミラーを設けることで、放射パターンを改善することが提案されている。言い換えれば、μ－ＬＥＤ構造に周回ミラーを設けることで、放射パターンを向上させることができる。

図８４は、提案されたアレイの第１の構成例をＹ－Ｚ横断面図で示したものである。これは、例えば、本願に記載されている方法によって製造することができる。これらの代わりに、本願の一部であるμ－ＬＥＤを使用することもできる。Ｙ－Ｚ横断面図において、基板１上には、電気的に接触した２つのμ－ＬＥＤ３ａ，３ｂが作製されており、基板１上の２つの加工済みμ－ＬＥＤ３ａと３ｂとの間の中央領域には、μ－リフレクタ構造体４ｂが形成されている。μ－リフレクタ構造体４ｂのフランク角度は、求められる光取り出しに合わせられる。例えば、側面は、μ－ＬＥＤとμ－リフレクタ構造体４ｂとの間の距離に強く依存し得る。電気的に接触した２つのμ－ＬＥＤ３ｂは、中央のコーティングされたμ－リフレクタ構造体４ｂとともに、それぞれ光電子構造素子ＯＢを形成している。μ－ＬＥＤ３ａとは対照的に、μ－ＬＥＤ３ｂは他の波長の光を発することができる。参照符号４ａ’は囲い込み部を示す。本構成では、更なるμ－ＬＥＤ構造素子、例えば３つのμ－ＬＥＤ構造素子を配置して、これらがμ－ディスプレイの画素のサブ画素を形成できることは自明である。

製造プロセスの一環として、μ－ＬＥＤの第１の金属ミラー層６ａとともに、μ－リフレクタ構造体４ｂのフランク部に第２の金属ミラー層６ｂがコーティングされ、図に示した構造体が得られている。

μ－リフレクタ構造体４ｂは平坦化層４から作製されている。同様に、この構造素子は、第２のコンタクト領域２ｂからμ－ＬＥＤの第２のコンタクトのコンタクト層５まで、それぞれの金属ブリッジとしてつながる第１の金属ミラー層６ａを含んでいる。第２の金属ミラー層６ｂは、μ－リフレクタ構造体４ｂのフランク部のみを覆っており、さらに、基板１上の導体トラックとの短絡を回避するために、第２の金属ミラー層６ｂでは、基板１の近傍の領域を空けておいてもよい。基板１は、本願に記載されているように、μ－ＬＥＤを駆動制御するための電気構造体をさらに含んでいてもよい。基板がＳｉまたは他の一般的にμ－ＬＥＤと相容れない材料からなるか、またはそれらを含んでいる場合は、整合層も設けられている。つまり、μ－ＬＥＤは、キャリア１上に直接作製されたものか、キャリアに転写されたものを意味している。例えば、ここで示した転写プロセスやアンカー構造体がこれらに適している。

図８５は、提案された光電子構造素子ＯＢの第１の構成例を、Ｘ－Ｙ平面の平面図として示している。この平面図は、図８４に記載の左の光電子構造素子ＯＢを表し得る。この光電子構造素子はサブ画素であり、別のものと一緒にそれぞれ１つの画素を形成している。後者は、複数の行と列とに配置された別の画素である。このようにして、これらの画素がアレイまたはμ－ディスプレイを形成する。

この場合、各画素は同じ構造のμ－ＬＥＤを含んでおり、それらを適宜電気的に接続することで個別に駆動制御することができる。図８３および図８４によれば、光電子構造素子ＯＢは、第２の金属ミラー層６ｂでコーティングされたμ－リフレクタ構造体４ｂを有しており、これがμ－ＬＥＤを取り囲んでいる。このために、μ－ＬＥＤは中央に配置されている。例えば、矩形、円形または三角形もしくは多角形などの他の幾何学的形状も同様に可能である。

ここで、μ－ＬＥＤ３ａに面しているμ－リフレクタ構造体４ｂのフランク部は、第２の金属ミラー層６ｂによって覆われている。平面図では、μ－ＬＥＤ３ａの周囲にＸ－Ｙ平面に沿って囲い込み部４ａ’が示されており、この囲い込み部４ａ’は、μ－リフレクタ構造体４ｂと同様に、平坦化層４の材料から形成されていた。コンタクト層５から出発して、第１の金属ミラー層６ａは、特にストリップの形で、基板１上に形成された第２のコンタクト領域２ｂまで延びており、この領域２ｂは、封止またはカプセル化のためのコーティング７で覆われていてもよい。例示的に、電気導体トラック９が示されており、これに第２のコンタクト領域２ｂが電気的に接続されていてもよい。金属ミラー層６ａおよび６ｂは、同じ材料または同じ層スタックを有していてもよい。

図８６は、提案されたアレイの第２の構成例をＹ－Ｚ平面の横断面図で示したものである。図８４とは対照的に、ここでは、μ－リフレクタ構造体４ｂが、その元々の自由表面全体に沿って第２の金属ミラー層６ｂで覆われている。すなわち、側面だけでなく、基板１に面していない主表面も、連続した第２の金属ミラー層６ｂで覆われている。図８６のμ－ＬＥＤは、図８４と同じように構成されている。

図８７は、μ－ＬＥＤの本質的な態様をＹ－Ｚ平面に沿った横断面図で再度示したものである。Ｘ－Ｙ平面に沿って延びる基板１の一方の面には、第１のコンタクト２ａがμ－ＬＥＤの半導体層３ａに接続されている。層３ａには活性ゾーンも存在している。第２のコンタクトが、第１の金属ミラー層６ａに導電的に接続された透明な層５によって形成されている。Ｘ－Ｙ平面に沿って、本体３ａの周囲には、これと機械的に接触する形で、電気絶縁性の囲い込み部４ａ’が形成されており、これに沿って、コンタクト層５および第１の金属ミラー層６ａが、特にストリップ状に延びている。

基板１は、それ自体が半導体であってもよく、駆動制御のための電気構造体を含んでいてもよい。あるいはパッシブマトリクスバックプレーンまたはアクティブマトリクスバックプレーンとして作製されていてもよく、例えば、ガラス、ポリイミドまたはＰＣＢ（プリント回路基板；Leiterplatten）を有していてもよい。基板近傍のコンタクト用の第１のコンタクト領域２ａは、例えば、Ｍｏ、Ｃｒ、Ａｌ、ＩＴＯ、Ａｕ、Ａｇ、Ｃｕおよびこれらの合金を有していてもよい。基板１に面していないμ－ＬＥＤ３ａの第２のコンタクト用の第２のコンタクト領域２ｂも同様に、例えば、Ｍｏ、Ｃｒ、Ａｌ、ＩＴＯ、Ａｕ、Ａｇ、Ｃｕおよびこれらの合金を有していてもよい。

ここに示しているμ－ＬＥＤは、同じ材料系または異なる材料系で実現されており、動作時には異なる色に発光する。例えば、基板１上に赤色、緑色および青色（ＲＧＢ）、赤色、緑色、青色および白色（ＲＧＢＷ）を配置することができる。変換材料を使用することで、同じ発光ダイオードでも異なる光を生成することができる。参照符号４ａ’は、トップコンタクト用のコンタクト層５を設けることができる囲い込み部４ａ’を提供するための平坦化層４の残りの部分を示している。囲い込み部４ａ’は、任意に、例えばスピンオン誘電体またはフォトレジスト（Fotolack）を用いて、本体３ａの半導体層のメサエッジを不動態化する(passivieren)こともできる。

図８８は、提案されたアレイの第３の構成例をＹ－Ｚ平面に沿った横断面図で示したものである。図８４に記載の第１の構成例および図８６に記載の第２の構成例とは対照的に、ここではμ－リフレクタ構造体４ｂは形成されていない。一方、接触したμ－ＬＥＤ３ａ，３ｂの封止／カプセル化および／または光取り出しのためにコーティング７が形成されている。ここでは、放射パターンを向上させるために、素子がパターニングされており（図示せず）、上側からフォトニック結晶構造体を有している。層７は、他の構造体から電気的に絶縁されている。コーティング７は、散乱粒子または変換材料を有していてもよい。コーティング７は、通常、μ－ＬＥＤの製造後に施与され、次いで平坦化される。

図８９は、提案されているアレイの第４の構成例をＹ－Ｚ平面に沿った横断面図で示したものである。この描写は、図８８と同様である。これを補足する形で、接触した発光体３ａ，３ｂの封止／カプセル化および／または光取り出しのために設けられたコーティング７の下で、μ－ＬＥＤ３ａ，３ｂの間に黒色のポッティング部８が形成されている。ここでは、コーティングされたμ－リフレクタ構造体４ｂは示されていない。これらのμ－リフレクタ構造体４ｂは、ここでは示されていないアレイの他の領域に形成されていてもよい。

図９０は、それぞれがまとまって４つの画素を形成する、複数のこのようなμ－ＬＥＤを備えたアレイの構成例を平面図で示したものである。本構成例では、特にμ－リフレクタ構造体４ｂの形状と配置に注目している。図９０によれば、μ－ＬＥＤを有する各サブ画素は、第２の金属ミラーコーティング６ｂを有するμ－リフレクタ構造体４ｂによって個々に縁取られている。この例では、μ－リフレクタ構造体４ｂとそれぞれのμ－ＬＥＤとの間の距離は、チップエッジ長さの５倍となっている。しかしながら、他の距離も可能であり、特にサブ画素は僅か１μｍの距離でμ－リフレクタ構造体に囲まれていてもよい。

各画素は、赤色、青色、緑色の光を発する３つのサブ画素３ａ，３ｂおよび３ｃを含んでいる。画素は同じ形で構成されており、行と列とに配置されている。このようにして、μ－ディスプレイまたはかかるディスプレイのモジュールが形成される。周期的なサブ画素の配置構造により発生することがある、発光時の目に見えるアーティファクトを回避するために、サブ画素３ａ，３ｂおよび３ｃは、ここに示されている描写とは異なり、別様にまたは順列的に配置されていてもよい。さらに、μ－リフレクタ構造体４ｂの形状は、正方形のアウトラインに限定されない。

図９１は、提案されたアレイの第６の構成例を平面図で示したものである。この場合、μ－リフレクタ構造体４ｂは、例えばμ－ＬＥＤ３ａ，３ｂ，３ｃと一緒に、画素全体を囲むように構成されている。このように距離が異なるため、コーティングされたμ－リフレクタ構造体４ｂのフランク角度は、図９０の構成とは異なっている。必要に応じて、場合によっては中央に配置されたμ－リフレクタ構造体のフランク角度も周囲のフレームと異なるものにすることができる。しかしながら、いずれの構成でも、このような構造体がかなり多く組み合わせられ、画素として形成されることに留意すべきである。

図９２～図９３は、サブ画素として構成・組み合わせが可能な光電子構造素子ＯＢの更なる構成例を示している。

図９２では、μ－ＬＥＤは、囲い込み部４ａの側部フランクに金属ミラー層６ｃが追加で形成されている。側部フランクは角錐台を形成し、上部に向かって先細りなっている。さらに、金属ミラー層は、コンタクト５用の接点としての役割も果たし得る。図９３は、既に説明した第２の構成例を示している。図９４は第３の構成例を示している。この例では、リフレクタ構造体４ａのフランク部も同様に面取りされているが、キャリア１からの距離が長くなるにつれて周長が大きくなるようになっている。側面の形状とその急峻度とによって、本体から出る光の取り出しが調整される。

図９５は、図９４に従った第３の構成に基づく更なる構成例を平面図で示したものである。この例では、リフレクタ構造体４ａに施与された第２の金属ミラー層６ｃは、黒色の層８、特に黒色のポッティングによって囲まれ、縁取られている。これは、例えば、特に、リフレクタ構造体４ａの基部における基板１の近傍にまで及んでいることもある。さらに、表面上には封止および光取り出しのためのコーティング７が堆積されている。μ－リフレクタ構造体４ａのフランク部は、第２の金属ミラー層６ｃで覆われている。コンタクト層５から出発して、第１の金属ミラー層６ａは、特にストリップの形で、基板１上に形成された第２のコンタクト領域２ｂまで延びており、この領域２ｂは、封止またはカプセル化のための光学的に透明なコーティング７で覆われていてもよい。例示的に、電気導体トラック９が示されており、これに第２のコンタクト領域２ｂが電気的に接続されていてもよい。金属ミラー層６ａおよび６ｃは、同じ材料または同じ層スタックを有していてもよい。

図８３は、光電子構造素子ＯＢおよびμ－ＬＥＤを製造するための提案された方法の一構成例を示している。ここで示したステップは、多数の個々のμ－ＬＥＤにも適用可能であり、これらを大量にまとめて製造可能である。

第１のステップＳ１では、基板またはキャリアの片面に第１のコンタクト領域２ａと第２のコンタクト領域２ｂとが設けられる。キャリア自体は回路などの内部構造体を有していてもよい。コンタクト領域は、特に、フォトレジスト層をパターニングし、その後露出していない領域を除去することで、基板の一部が露出するように製造することができる。その上にコンタクト領域２ａ，２ｂが堆積され、金属性層が堆積される。同様に、一方のコンタクト領域には本体３ａが施与されている。本体３ａは、光を生成するための活性層を介在させた２つの反対にドーピングされた半導体層を含んでいる。いくつかの態様では、この本体を別個に製造した後、転写プロセスを用いてこの領域に移すことができる。別の態様では、基板１の表面に層を施与し、パターニングすることで本体が形成される。

第２のステップＳ２では、平坦化層４を施与して、本体３を完全に取り囲むμ－リフレクタ構造体４ｂを形成する。必要に応じて、層４は、本体３ａの表面と平坦になるように平坦化される。引き続き、層４は、本体３の周りに囲い込み部４’が生じるようにパターニングされる。この囲い込み部は、第２のコンタクト領域２ｂまで実質的に続いている。さらに、より遠ざかった位置に外縁部４ｂが構築される。外縁部の側部フランクは面取りされている。フランク急峻度を利用して、光の取り出しもしくは反射の方向を制御することができる。ステップＳ４では、本体３ａの表面とそれに隣り合う領域にコンタクト面５が施与される。これは、透明でありながら導電性のある材料を含んでいる。

最後に、第５のステップＳ５では、電気的に接続する金属ミラー層６ａをコンタクト層５に施与する。金属ミラー層は、囲い込み部４ａ’を超えて第２のコンタクト領域２ｂまで延在して、それと接触している。さらに、μ－リフレクタ構造体４ｂの側部フランクには、第２の金属ミラー層６ｂが同時に施与される。パターニングして加工することで、周回ウェブ４の表面には金属が残らない。他の構成では、両側部フランクの金属ミラー層の間の電気的な接続を得るために、これはパターニングされていてもよい。

図９６は、複数のμ－ＬＥＤと、コモンカソードとして形成された透明な接点層とを備えるμ－ディスプレイの断面を平面図で示したものである。

図９７Ａでは、多数の個別の接点が共通の接点層１６にまとめられている。この接点層１６は、平坦に構成されており、少なくとも部分的に導電性であり、コモンカソードとして、μ－ＬＥＤ１８の上面と電気的コンタクト２０のそれぞれにその上面で接触する。接点層１６の部分的に透明な構成によって、μ－ＬＥＤ１８が発する光は、少なくとも部分的に接点層１６を通過することができる。したがって、一態様では、透明で電気的なカバー層を備えた縦型μ－ＬＥＤの配置構造または接触が得られる。

μ－ＬＥＤ１８はそれぞれの上面のコンタクト２０を介して接触する可能性があるため、従来必要であったカソード用の導体構造１４を省くことができ、ひいてはより多くのスペースを確保できることがわかる。接点層１６を電気的に接触させるために、ここに示す例では、接点層１６に接続導体２０が設けられている。共通の接点層１６によって、個々のμ－ＬＥＤ１８ごとに個別の単独接点の処理を省くことができ、その代わりに製造がより簡単な共通の接点層１６を実現することができる。

図９７Ｂは、本発明に従ってさらに開発された光学画素素子１０の変形例を示している。基本的な構造は、図９７Ａに記載の画素素子に対応しており、接続導体２０とともに共通の接点層１６が、下層のμ－ＬＥＤ１８のためのコモンカソードを形成している。ここで示す例では、接点層１６に２本の平行な導体トラック２６が設けられている。

これらの導体トラック２６は、接点層１６の材料よりも高い電気伝導率を有していることから、接点層１６と導体トラック２６とからなる全配置構造の全抵抗は、接点層１６に比べて低減される。つまり言い換えれば、導体トラック２６は、電気的に伝導性の低い接点層１６の領域を橋渡しする。原則的には、導体トラック２６は、例えば、直線、曲線、蛇行形状などの形状で構成されていてもよく、それらの幅や厚さはさまざまに変化してもよい。

導体トラック２６は、撚り線に類似した複数の個々の細い導体を組み合わせたものとして構成されていてもよい。導体トラック２６は、一次放射領域２８（図９８Ａおよび図９８Ｂを参照）の外側に配置されており、画素素子１０もしくはμ－ＬＥＤ１８からの光の出射を遮ったり、妨害したりしないようになっていることがわかる。

図９８Ａは、キャリア基板２２上にアノード用の導体構造１２がカソード用の導体構造１４と互いに平行に配置された画素素子１０の構造を示している。横型μ－ＬＥＤを備えた図９６に示される既知の画素素子１０の構造（下側のコンタクトがリード線１４および１２と直接接触している）とは対照的に、ここでは、それぞれのμ－ＬＥＤ１８の上側のコンタクト、すなわちキャリア基板に面していないコンタクトが、部分的に透明な接点を介してカソードの導体構造１４に接続されている。さらに、ここでは各μ－ＬＥＤ１８に対してビーム整形素子３２が設けられている。このビーム整形素子３２は、いわゆる取り出し構造体と理解することもできる。つまり、この描写は、その点では、図９０あるいは９５などの構成形態と同様である。接点も同様に実現することができる。

ビーム整形素子の幾何学的な構成により、例えばμ－ＬＥＤ１８を取り囲む構造として、放射された光の望ましい形状のために、一定のサイズの開口部が必要とされる。このサイズはまた、カソードの導体構造１４とビーム整形素子３２との間のオーバーラップ領域３０において、望ましくない空間的な重なりを生じさせる可能性がある。特に、アノード用の導体構造１２とカソード用の導体構造１４との両方をキャリア基板２２上に同時に設ける必要があるため、こうしたことが起こり得る。

アノード用の導体構造１２とカソード用の導体構造１４とは、それぞれ逆に割り当てることも可能であることを述べておく。つまり、上面のμ－ＬＥＤ１８の電気的コンタクト２０は、カソードとしてもアノードとしても設計可能であることを意味している。したがって、導体構造１２，１４は、アノード導体構造として構成したり、カソード導体構造として構成したりすることができる。

図９８Ｂは、２本の平行に延びる導体トラック２６を有する図９７Ｂからの画素素子１０の基本構造を示している。縦型μ－ＬＥＤは、一方ではコンタクトトラック１２に接触し、他方では導電性の透明な層（ここでは図示せず）に接触している。導体構造１４が省かれているため、ビーム整形素子３２のためにより多くのスペースが確保され、望ましくないオーバーラップまたは電気的接触が起こらなくなる。

図９９は、光学画素素子１０の更なる構成形態を示している。μ－ＬＥＤ１８、アノード用の導体構造１２およびキャリア基板２２を備えた画素素子の基本構造は、図９７Ａに示す例に対応しているが、ここでは、導体トラック２６は、複数のμ－ＬＥＤ１８上の連続した面として構成されている。切欠き部３４は、それぞれの一次放射領域２８の領域に設けられており、ビーム整形の役割を果たすようになっている。言い換えれば、これらの切欠き部３４は、それぞれのμ－ＬＥＤ１８が発する光の通路としての役割を果たすようになっている。このようにして、切欠き部３４がこの機能を担うことができるので、別個のビーム整形素子３２（例えば図１８３を参照）は省くことができる。

図１００Ａは、μ－ＬＥＤ１８が発する光のビーム整形の態様を詳細に説明している。垂直断面図では、キャリア基板２２（図示せず）上にμ－ＬＥＤ１８が配置されている様子が示されている。このμ－ＬＥＤ１８が、キャリア基板平面３６を横切ってキャリア基板２２から離れる方向に光を放出する。ここに示した例では、μ－ＬＥＤはハート型の伝搬特性を有している。ただし、光はμ－ＬＥＤ１８の一次放射領域２８でのみ放射されることが望ましい。ここでは、望ましくない光の成分を遮光するために、１本以上の導体トラック２６が使用される。これらは下側が反射性または吸収性で構成されていてもよい。他の態様では、導体トラックは、その下側に光吸収層３８を含んでいる。この層によって、隣り合うμ－ＬＥＤ１８間の望ましくない反射またはクロストークをさらに防止または低減することができる。

代替的な構成を、図１００Ｂに示す。これに関連して、図１００Ｂに示すような透明な導電層３８ａがμ－ＬＥＤと部分的に重なり合い、そうすることで上層のコンタクトと確実に接続することが企図されている。同時に、反射性の導体トラックによりビーム整形が実現される。

図１０１Ａは、画素素子１０を長手方向に見た垂直断面図を示している。３つのμ－ＬＥＤ１８が見られ、これらはアノードコンタクト４０を介してキャリア基板と対応するアノード用の導体構造１２とに接続されている。平坦化層４２は、例えば、２～４μｍの高さを有している。全体的に平面な構造のため、アノードコンタクト４０を含めたμ－ＬＥＤの高さもこのサイズ範囲となり得る。上側には、少なくとも部分的に導電性であり、少なくとも部分的に光に対して透明な平坦な接点層１６が設けられている。

接点層１６は、コモンカソード端子またはアノード端子を表しているので、これは適宜、外部端子素子に電気的に接続されている必要がある。このために、接合素子４４は、接点層１６とキャリア基板２２の端子素子との電気的な接続を構築すべきである。接合素子４４は、この例では、画素素子１０の縁部に配置されている。キャリア基板２２の端子素子は、例えば、適切な導電面であったり、例えば画素素子１０の外部コンポーネントまたはリード線の接続を可能にする導体構造であったりしてもよい。

図１０１Ｂでは、図１０１Ａの画素素子１０を、視点を９０°回転させて示している。ここではさらに、２つのエミッタチップ１８の間の空間に、それぞれのμ－ＬＥＤ１８の一次放射領域２８（例えば図１００Ａを参照）の外側に位置するように配置された、導体トラック２６も見られる。この図と、以降の図１０１Ｃ～図１０１Ｇでは、接合素子４４は、それぞれの場合において画素素子１０の縁部に設けられている。

図１０１Ｃおよび図１０１Ｄは、接点層１６上に導体トラック２６が配置されていてもよい例を示している。図１０１Ｃでは、導体トラック２６は、一方では部分的に平坦化層４２にはめ込まれており、他方では接点層１６の下面に配置されている。ここでは、接点層１６は、導体トラック２６の上に段差のある高さで加工されている。

図１０１Ｄの画素素子１０の構成例は、原則的には図１０１Ｃの画素素子１０の構造に対応しているが、ここでは、接点層１６が全体的に平坦に構成されており、導体トラック２６が接点層１６の下面に設けられている。ここでは、導体トラック２６は、平坦化層４２の領域にはめ込まれている。

図１０１Ｅでは、平坦化層４２は、隣り合う２つのエミッタチップ１８の間の領域で中断されている。これにより、キャリア基板２２上に導体トラック２６を直接配置する可能性が提供される。したがって、接点層１６は、被着層として設けられている。この構成変形例では、例えば、キャリア基板２２の製造時に既に導体トラック２６をより簡単に提供することが可能である。

図１０１Ｆおよび図１０１Ｇのそれぞれは、画素素子１０もしくはキャリア基板２２のキャビティ４６にμ－ＬＥＤ１８を配置した例を示している。キャビティの代わりに、凸部が設けられていてもよい。後者は、図１０３Ａ～図１０５に示した形態と同様である。

図１０１Ｈは、前図に対する画素の補足的な構成を表しており、キャビティ内の残りの空間がそれぞれの変換材料３５ｒおよび３５で満たされている。変換材料はカバー電極まで延在しているが、カバー電極の上にも設けて、上方向に放射される光も変換することができる。このようにして、変換材料を使って平坦な表面を作り出すこともできる。一構成では、変換材料は量子ドットで実現されており、量子ドットは粉末またはエマルジョンとしてキャビティ内に充填される。量子ドットは、部分的には従来の無機色素の一部を粉末状にしたものよりも大幅に小さく形成できるため、μ－ＬＥＤ用にも適している。

任意に、導体トラック２６が、２つのキャビティ４６の間の凸部４８に設けられていてもよい。μ－ＬＥＤ１８をキャビティ４６内に配置すると、特に横方向に発した光がキャビティの凸部４８の側面で反射することができるので、特に放射パターンに関して有利であり得る。

図１０２Ａでは、凸部４８の側面が平滑であるため、例えば、μ－ＬＥＤ１８から横方向に出射する光が一旦反射され、有利にはキャリア基板２２から離れる方向に偏向させられる。図１０２Ｂでは、凸部４８の側面の材料は、入射光が異なる方向に複数回反射するように構成されている。図１０２Ａおよび図１０２Ｂにおける凸部４８のそれぞれは、画素素子１０の縁部もしくは複数のμ－ＬＥＤ１８の配置構造の縁部に置かれている。

図１０２Ｃは、隣り合う２つのμ－ＬＥＤ１８の間にそれぞれ凸部４８が設けられている例を示している。凸部４８の遮光作用によって画素素子１０内のそれぞれのμ－ＬＥＤ１８を光学的に分離することで、例えば、漏話またはクロストーク、ひいては特にディスプレイのコントラストの向上を図ることができる。図１０１のこれらの構成も、図１０３Ａ～図１０５の例に類似している。したがって、そこに示された構成のさまざまな態様を互いに組み合わせることができる。

上で提示されている反射性ミラーの態様は、μ－ＬＥＤ実装の他の設計にも適用可能であり、例えば、以下に示す周回構造を備えた縦型μ－ＬＥＤにも適用可能である。これに関して、図１０３Ａは、共通のカバー電極と周回構造とを備えた画素セルの構成を示しており、一方では適切な電流誘導により高速なスイッチング時間を可能にし、他方ではミラーコーティングにより生成された光を主放射方向に放射する。図１０３Ａに従った配置構造は、３つのいわゆるμ－ＬＥＤダイを示しており、第１のダイ１が赤色の光を、第２のダイが緑色の光を、第３のダイが青色の光を提供する。このようにして、各μ－ＬＥＤダイは、画素セルのサブ画素を形成する。個々のダイは、簡単のために一列に示しているが、例えば三角形の形など、他の配置構造も考えられる。さらに、ダイは同じ大きさである。ここで、特に立方体型のダイ１は、約３～７０μｍ、５～３０μｍもしくは５～２０μｍのエッジ長さを有することができる。ダイ１の高さは、例えば、好ましくは、０．５μｍ～５μｍ、もしくは１～３μｍもしくは約２～３μｍとすることができる。これは、構成に応じて大きさが異なる可能性もあるので、便宜上のためのものである。しかしながら、更なるプロセスステップが追加の措置を必要としないように、ダイは同じ高さを有していることが望ましい。μ－ＬＥＤダイは縦型構造で構成されており、すなわち、図示しているように上下の異なる面に２つのコンタクトを有している。

μ－ＬＥＤダイは、共通の基板３上に配置されている。さらに、μ－ＬＥＤダイは、その第１のコンタクトが、基板上または基板の中の図示されていないコンタクトに電気的に接続されている。基板自体は、半導体基板あるいはバックプレーンなどであってもよい。基板の中には、μ－ＬＥＤダイのコンタクトに配線されているリード線が配置されている。リード線の他に、電源および／または駆動制御電子回路が基板に形成されていてもよい。各μ－ＬＥＤダイのこのような電源は、当該ダイの直下に形成されていることが好都合である。これにより、ある程度のスペースが確保される。したがって、小さいサイズの回路のみが許容される。これに関する例とコンセプトは、本願で開示されており、基板３の中で提供することができる。構造体およびリード線の一部には、ＴＦＴ技術が使われている。

３つのμ－ＬＥＤダイを備えた画素セルは、キャビティ内に埋め込まれたり、外縁部で囲まれたりしている。このような外縁部は、例えば図９０および図９１においても見られる。

図１０３Ａの左側と右側には、基板３上に凸部２９が形成されている。このような空洞部または凹部を提供する凸部２９は、例えば、ポリイミドなどの非導電性材料を有していてもよい。これらはダイを四方から取り囲み、ひいては画素の外縁部を形成する。側壁は僅かに面取りされており、表面の法線に対してある角度で延びている。側壁は、ここで示した側面の線形プロファイルの他に、放物線状のプロファイルを示すこともある。

さらに、作製された凸部２９と基板３との間には、機械的強度をより高めるために、更なる電気絶縁層２５が設けられている。絶縁層もしくは凸部２９上には導電性ミラーコーティング層７が施与されている。これは、凸部２９の側面だけでなく、基板表面の領域に沿って、μ－ＬＥＤダイの間にも及んでいる。ただし、ここではミラーコーティング層の間隔を空けているので、ダイとの短絡または不用意な接触が回避される。さらに、領域１３の凸部の上面にもミラーコーティングが設けられている。ミラーコーティング７は、金属ミラーとして構成されており、特にＡｌ、ＡｇおよびＡｇＰｄＣｕなどを有していてもよい。更なる材料は、Ａｌ、Ａｇ、Ｎｄ、Ｎｂ、Ｌａ、Ａｕ、Ｃｕ、Ｐｄ、Ｐｔ、Ｍｇ、Ｍｏ、Ｃｒ、Ｎｉ、Ｏｓ、Ｓｎ、Ｚｎからの金属もしくは合金、またはそれらの合金もしくは組み合わせであってもよい。

それから、凸部の間もしくはキャビティ内の空間１５とμ－ＬＥＤダイの間の空間とは、透明な非導電性材料２１で満たされ、μ－ＬＥＤダイのコンタクト５の高さまで達する。材料２１は絶縁層を形成している。絶縁層は、スピンオングラスなどの技術によって施与することができる。次いで、必要に応じて、絶縁材料をコンタクト５とミラーコーティング層の高さまで材料除去し、それらを露出させて平坦な表面を形成することができる。最後に、μ－ＬＥＤダイの第２のコンタクト５と絶縁層２１との上に、透明な導電層を作製し、カバー電極１１を提供する。この透明な層は、例えば、ＩＴＯおよび／またはＩＧＺＯなどを有していてもよい。カバー電極材料の更なる例は、金属酸化物、酸化亜鉛、酸化スズ、酸化カドミウム、インジウムドープ酸化スズ（ＩＴＯ）、アルミニウムドープ（ＡＺＯ）、Ｚｎ_２ＳｎＯ_４、ＣｄＳｎＯ_３、ＺｎＳｎＯ_３、Ｉｎ_４Ｓｎ_３Ｏ_１２などの透明な導電性酸化物、または異なる透明な導電性酸化物の混合物であってもよい。

カバー電極１１は、絶縁層２１全体を覆うように延びており、領域１３ではミラーコーティング層と重なり合っている。下層の金属ミラー７と広い範囲で直接接触することにより、良好な電流結合が発生するため、電流が透明な導電層１１を通って進まなければならない距離は短くて済む。そのため、透明な導電層１１のシート抵抗が一般的に大きくても、それほど影響はない。カバー電極１１が施与される表面は平坦な表面であることから、材料を簡単にスパッタリングしたり、トップコンタクトプロセスであるスピンオングラス（ＳＯＧ）で施与したりすることができる。これにより、ＩＴＯカバー電極１１を平面的にコーティングすることが可能となり、例えば、いわゆる熱衝撃試験において、エッジの剥離が回避されるようになる。しかしながら、この製造においては、ミラーコーティング７とコンタクト５との両方が材料１１に露出し、直接接触していることが好都合である。

図１０４は、図１０３Ａに従った構成形態を平面図で示したものである。この配置構造の中央には、３つのμ－ＬＥＤが直列に組み立てられている。これらは、カバー電極１１によって接触し、当該カバー電極１１は、ミラーコーティング７または金属ミラー層とのオーバーラップ領域１３において電気的に接触されている。凸部もしくはキャビティにより形成される外縁部は実質的に正方形である。この結果、外側の２つのμ－ＬＥＤダイの凸部からの距離が小さくなる。一構成では、外縁部をむしろ長方形に形成することが好都合であり得る。これは、図１０４において、凸部が配置され、カバー電極がミラーコーティングと接触している破線の領域１３ａによって示されている。これにより、μ－ＬＥＤダイと外縁部との間の距離がより均一になる。

図１０５は、複数の画素Ｐ１，Ｐ２，Ｐ３．．．Ｐｎが一列に沿って配置されている配置構造を示している。画素Ｐは、光漏話が少なくとも低減されるように、凸部によって互いに切り離されている。横断面図で見ると、各画素に対して３つのμ－ＬＥＤダイ１が形成されており、これらのμ－ＬＥＤダイ１は、動作時に異なる波長の光を放出するように形成されている。これらは、基板３とカバー電極１１との間に固定され、電気的に接触している。カバー電極１１とミラーコーティング７との直接の電気的接触は、図１０３Ａに記載の構成形態に従って形成されている。

ミラーコーティング７は、画素を切り離している凸部のそれぞれのカバー電極１１と電気的に接続されている。画素セルと画素行の外側では、基板３の左端の制御コンタクト９にミラーコーティングが配線されている。制御コンタクト９は、更なる接触が可能なコンタクト領域を形成している。他の例では、コンタクト９は、更なる回路および駆動制御用素子が配置されている基板に配線されている。金属性ミラーコーティングによってシート抵抗が低くなるため、リード線全体の電圧降下が総じて減少する。適切にルーティングされた電流誘導により、寄生容量が減少し、μ－ＬＥＤダイの駆動制御のためのスイッチング時間が効果的に短縮され得る。図１０５に示した画素配置構造により、画素間の光散乱ひいてはいわゆる光漏話をさらに最小化することができる。

図１０６は、提案されたデバイスの更なる構成を示している。ここでは、図１０３Ａ～図１０５と同じ参照符号が、同じ特徴を示している。本構成では、基板上に凸部もしくはキャビティが設けられておらず、すなわち、ミラーコーティングとリード線とが基板３の表面に沿って実質的に平面的に延びている。３つのμ－ＬＥＤダイ１が基板３上に配置されており、図示していないコンタクトと電気的に接続されている。ダイ１を取り囲むミラーコーティング７は、透明でありながら電気的に絶縁された層２５によって、基板３から電気的に分離されている。μ－ＬＥＤダイは、絶縁層２１で取り囲まれている。これは透明で、基板上の各方向にあるμ－ＬＥＤダイのコンタクト５の高さまで及んでいる。μ－ＬＥＤダイ１の上部コンタクトは、透明なＩＴＯカバーコンタクトとして構成されたカバー電極１１によって電気的に接触されており、絶縁層上に載置されている。さらに、ミラーコーティング層７の上には複数の導電性スルーホールビアが構築されており、ミラーコーティング層７とカバー電極１１とが電気的に接触している。さらにシート抵抗を低く抑えるために、スルーホールビアには金属が充填されている。

いくつかの態様では、スルーホールビアは単に絶縁層の開口部である。しかしながら、絶縁層には、ミラーコーティング層７まで達するトレンチなどが設けられていてもよい。これらを画素の周囲に少なくとも部分的に形成し、引き続き反射材料を充填すれば、良好な電流結合に加えて、光の案内も達成することができる。本構成では、μ－ＬＥＤダイの高さは、これらが同じ高さであれば、キャビティまたは凸部の高さに合わせる必要がないため、あまり重要ではない。

図１０７はまた、図１０６に示した構造を平面図で示したものである。画素は、ダイの中心から画素の縁部までの距離がほぼ同じになるように正方形に構成されている。参照符号５は、μ－ＬＥＤダイ１の透明なカバー電極１１への電気的コンタクト５を示している。ここでも、μ－ＬＥＤダイの周りの領域をミラーコーティング７（図示せず）で取り囲むことができる。

図１０８は、提案されているデバイスの更なる構成例を横断面図で示したものである。この例によれば、カバー電極１１は、ＩＴＯカバーコンタクトとして形成されており、このＩＴＯカバーコンタクト自体は、各μ－ＬＥＤダイのコンタクト５上に平面的に施与されている。各ダイの周囲を絶縁層２１が取り囲んでいる。しかしながら、画素の縁部領域では、絶縁層が材料除去されており、サイドエッジが傾斜して延びている。これにより、ミラーコーティング層７まで達する開口部１９が形成され、より大きな、すなわち点状だけではない領域で露出することになる。この露出領域が大きいほど、その後のカバー電極１１とのコンタクト領域が大きくなる。

言い換えれば、２つの画素間の領域と、ミラーコーティング層７の上の領域とで、平坦な絶縁層が除去される。これは、例えばＲＩＥを用いたエッチングプロセスによって行うことができる。作製された開口部１９は、扁平な開口角を持つフランク部２３を有している。開放後にカバー電極１１は絶縁層に施与されるため、絶縁層の平坦な表面と側面との全体に広がることになる。あるいは絶縁層の上端でカバー電極１１と接触する側面に金属層を施与してもよい。

より厚みのある絶縁層２１の場合、開口部１９とその側部フランクとは、上側の角度□が比較的扁平になるように、すなわち、比較可能に逆平面の円錐形となるように構成されていることが望ましい。扁平な折り曲げ角□により、開口部１９のエッジ部でのＩＴＯ層１１の「剥離」が回避される。側部フランクとミラーコーティング層７との間の角度にも同じことが言える。

作製された画素素子は、このような接点とオーバーラップ部１３とを数箇所に、特に周方向に有しており、サブ画素もしくは画素も同様に囲い込まれている。さらに、開口部には更なる後続の層、例えば散乱層、またはクリアコート層を異なる屈折率で提供することができ、本構成例では、例えば、チップのサイドエッジから放出される光の横方向の導波路を光の取り出しに利用することができ、隣り合う画素にまで伝搬しないことから、コントラストの向上につながる。

図１０９は、図１０８に記載の構成を平面図で示したものである。マイクロ発光ダイオードダイ１によってそれぞれ提供される３つのサブ画素は、基板３に面していない側に電気的コンタクト５を有している。これらは、透明なカバー電極１１によって、画素の外側と電気的に結合されることができる。

図１１０は、デバイスの更なる構成例を示している。３つのμ－ＬＥＤダイ１は直列に配置されている。μ－ＬＥＤダイのそれぞれは、本構成では角錐台として構成されている。高さが増すにつれ、その基底面は僅かに減少する。このように、μ－ＬＥＤダイの側部フランクは僅かに面取りされている。

各μ－ＬＥＤダイ１の側部フランクの表面は、薄い透明な絶縁層２６で覆われている。しかしながら、これは上側の第２のコンタクト５には及んでいないことから、露出している。無機絶縁層２６は、例えば、化学気相成長法によって作製されていてもよい。あるいは層２６は、ＳｉＮ_ｘ、ＳｉＯ_ｘ、Ａｌ_２Ｏ_３、ＴｉＯ_２、ＨｆＯ_２、ＴａＯ_２およびＺｒＯ_２などのＡＬＤ系（原子層堆積、Atomic Layer Deposition）の層で作製されていてもよい。この無機層は、多層、具体的にはＡＬＤ－ＣＶＤ－ＡＬＤまたはＣＶＤ－ＡＬＤまたはＡＬＤ－ＣＶＤからなっていてもよい。ＡＬＤ層は、本質的に多層スタック（いわゆるナノ積層体）からなっていてもよい。この場合、このようなＡＬＤナノ積層体は、例えば２つの異なるＡＬＤ層とＡＬＤ材料との多層スタックからなっており、例えば、個別の層は、典型的には、僅か３ｎｍ～１０ｎｍの厚さであり、具体的にはＡ－Ｂ－Ａ－Ｂ－Ａなどに従って形成されている。

基板３の近傍では、電気絶縁層２５上に、ダイ１の近傍にも形成されているミラーコーティング７が施与されている。ダイから十分な間隔を空けて、画素の左右の側で絶縁層２６に開口部２０が形成されている。したがって、ミラーコーティング層７はそこで露出している。最後に、導電性の透明な材料からなるカバー電極が上面と側部フランクとに施与されている。これは、絶縁層２６の開口部の上にも広がっていることから、広い範囲で金属性層７と接続することになる。このようにして、カバー電極１１とミラーコーティング７との直接的な電気的接触を作り出すことができる。

図１１１は、図１１０に記載の配置構造を平面図で示したものである。図１１１によれば、３つのサブ画素またはダイ１が配置されており、その電気的コンタクト５は基板３に面しておらず、透明なカバー電極１１によって電気的に接触可能である。

図１０３Ｂは、追加の構造体を有する構成を提示している。この配置構造は図１０３Ａの構成と類似しているため、再度説明することは省く。しかしながら、その構成とは異なり、ここでは同じ種類の３つのμ－ＬＥＤダイが基板に施与され、電気的に接触されている。μ－ＬＥＤダイは、動作時に青色の波長の光を発するように構成されている。カバー電極１１上にはパターニングされた絶縁層３０が施与されている。これにより、μ－ＬＥＤダイからの光の取り出しが改善される。本構成では、同じ種類のμ－ＬＥＤダイを使用しているため、ＲＧＢの画素を得るためには、光を他の色に変換する必要がある。

このために層３０の上には、光を適切な波長に変換するための変換材料が施与されている。これは、詳細には、左の青色μ－ＬＥＤダイの上に位置する第１の変換層３１である。真ん中に配置されたμ－ＬＥＤダイの上には、緑色の変換層３２が設けられている。最後に、右のμ－ＬＥＤダイの上には、更なる透明な層３３が配置されている。この層自体は必要ないが、透明な層があることで平坦な表面が構築される。変換材料には、無機色素または量子ドットが含まれている。光漏話を低減するために、個々の変換層、もしくは変換層３２は、透明な層とは、薄い反射層３４によって分離されている。他のダイからの光も、真下に配置された構造素子よりも変換層に入る可能性があるが、低背設計または構造素子間の導体トラック構造を増やすことで、これを減らすことができる。さらに、取り出し層３０は、急峻な角度で層３０に入射する光、すなわち実質的に下から入射する光をより多く取り出すようにパターニングされていてもよい。ここでは、画素がかなり接近して一緒に配置されている。距離を少し大きくしたり、直列以外の配置構造にしたりすることで、変換体と反射層３１～３４とを、それらが画素上に均一に分布するように配置することができる。こうして、最外周の反射層３４も凸部の上に位置することになる。

変換構造体の上には、１つ以上のさらにパターニングされた層３５があり、この層は（ここでは図示されていない）部分的に変換構造体内にも延びている。変換された光は、構造体３５に良好に結合することができる。パターニングされた層３５は、光のコリメートと整形の役割を果たし、変換された光または変換されなかった光が実質的に急峻に、すなわち好ましくは基板表面に直角に出射するようにする。パターニングされた層３５は、例えば、光が表面に平行に伝搬するための仮想バンドギャップを提供するフォトニック構造体を有していてもよい。これにより、光がコリメートされる。

ここに示した画素のいくつかを行と列とに配置することで、個別に駆動制御可能なμ－ＬＥＤモジュールを形成することができる。

図１１２は、μ－画素を製造するための提案された方法の一構成例を示している。第１のステップＳ１では、表面に多数のコンタクトを有する基板が準備される。基板は、上述したように、更なるリード線、駆動制御素子またはスイッチング素子を含んでいてもよい。一態様では、その後に取り付けられるμ－ＬＥＤダイを囲むように基板上に凸部を作り、そうすることで画素を隣り合う要素から光学的に分離することができる。

ステップＳ２では、１つ以上のμ－ＬＥＤダイを基板上に取り付け、その第１のコンタクトによって、基板上または基板内のコンタクトに電気的に接続する。μ－ＬＥＤダイは、縦型構造で構成されており、すなわち、μ－ＬＥＤダイのコンタクトは互いに向かい合っている。μ－ＬＥＤダイは直列に配置することができるが、その他の配置も可能である。これに関する可能な例を、図１０３Ａおよび図１０３Ｂならびに図１１０および図１１１に示している。

ステップＳ３では、基板表面の電気制御コンタクトに電気的に接続され、少なくとも部分的に表面を覆うミラーコーティング層を基板表面に堆積させる。ここで、ミラーコーティング層は、少なくとも部分的に、特に、特にμ－ＬＥＤダイに面している凸部またはキャビティの側壁に堆積させることができる。最後に、ステップＳ３では、ミラーコーティング層と電気的に接触する透明なカバー電極を更なるコンタクトに施与する。

カバー電極の剥離を回避するために、さらに、ステップＳ２またはＳ３では、ミラーコーティング層を施与した後、またはμ－ＬＥＤダイを取り付けた後、これらを絶縁層で取り囲むことをさらに規定している。この絶縁層の高さは、μ－ＬＥＤダイの高さに対応していることから、平坦な表面が構築される。絶縁層の作製は、スピンオングラスなど、透明な非導電層を作製するために本明細書で開示されている措置によって行われる。μ－ＬＥＤダイとミラーコーティング層との上部コンタクトまで絶縁層を材料除去することにより、平坦な表面が作り出される。このステップには、機械的または化学的な手法が含まれ得る。次いで、透明な絶縁層の上にカバー電極が施与される。

この接触は、凸部の領域または少なくとも１つのμ－ＬＥＤダイに面していないキャビティの端部において、カバー電極面とミラーコーティングとの重なり合うコンタクトにおいて行われることができる。あるいは絶縁層に一連のスルーホールビアを設け、そこに金属を充填することで、カバー電極とミラーコーティング層との間で接続を生じさせることもできる。スルーホールビアは、ミラーコーティング層を露出させるトレンチであってもよい。

更なるステップでは、フォトニック結晶または準結晶構造を有しかつ基板の表面に平行に照射される光を抑制または低減するように構成された１つ以上のパターニングされた層をカバー電極上に施与することができる。あるいはカバー電極自体に、光の取り出しを向上させたり、光をコリメートさせたり、放射の向きを基板表面から遠ざかる方向に向けたりたりするためのパターニングが施されていてもよい。最後に、μ－ＬＥＤダイの上に変換材料を施与することが可能である。

マトリクス配置構造で施与されており、かつ鉛直方向に層状化されたナノカラムまたはナノロッドを含むナノ発光ダイオード配置構造は、非常に小さなスペースで発光する可能性を提供する。これらの構成では、活性層から実質的にすべての空間方向に光が放出される。個々のナノカラムは小さく、それに伴って光度も少ないため、十分な光強度を得るためには、光の方向を適切に変えることが好都合である。

図１１３は、このような光の案内を実現することで、一方では光強度を高め、他方では漏話を低減する、μ－ＬＥＤ配置構造１の第１の構成を断面図として示している。２つのナノカラム７．１，７．２が示されており、これらはキャリア基板２上のマトリクス配置構造２８の一部である。キャリア基板は、例えば、Ａｌ_２Ｏ_３、ガラス、シリコン、ＧａＡｓ、ＳｉＣ、ＺｎＯで形成されている。ナノカラム７．１，７．２の半導体シーケンス１０の材料としては、第ＩＩＩ－Ｖ族半導体系が好ましく用いられる。特に、（Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}）Ｎ、Ｉｎ_ｙＧａ_{１－ｘ－ｙ}）Ｎ、ＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮまたはＡｌＩｎＮを用いることができる。また、半導体シーケンス１０とキャリア基板２との間にはｎ型コンタクト層３が設けられている。本構成では、コンタクト層３は連続している。しかしながら、コンタクト層は、各ナノカラムが個別に接触できるようにパターニングされていてもよい。これに関連して、キャリア基板には追加的な要素や構造体が形成されていてもよい。配置構造と構成は、本開示の一部であり、このために使用することができる。

ナノカラム７．１，７．２は、長手方向８に、キャリア基板２の表面法線と平行に走る長手方向延在長さを有しており、その横方向延在長さを明らかに上回っている。ナノカラム７．１，７．２の横方向の直径は、本構成例では１μｍであるが、サブ［μｍ］寸法のさらに小さな構造体も可能である。半導体シーケンス１０は、ｎ型ドープ半導体層４と、典型的には量子井戸構造を有する活性層５と、ｐ型ドープ半導体層６とを含んでいる。具体的には示していない変形例では、互いに積層された複数の活性層が存在していてもよい。

活性層５は、量子ディスクの形をしており、通電すると電磁放射を発生するが、図１１３の矢印で示すように、この電磁放射は横方向の成分を有している。本発明によれば、リフレクタデバイス１１．１，１１．２，１１．３は、長手方向８を基準にしてナノカラム７．１、７．２の横方向に設けられており、長手方向８に対して横方向の放射放出を、長手方向８と平行に走る主放射方向９に少なくとも部分的に偏向させ、ｐ型コンタクト層２６を通って角度制限された放射が生じるようにすることが可能である。これにより、プリコリメーションが達成され、ビームパスに沿った図示していない投影光学系の結合効率が向上する。

リフレクタデバイス１１．１，１１．２，１１．３は、主放射方向９に対して４５°の位置にあるリフレクタ表面に、角錐台形状の付形層１２と、例えば金、銀またはアルミニウムからなる金属性反射層１５とで形成されている。さらに、各ナノカラム７．１，７．２に対して、対向する横方向側にリフレクタデバイス１１．１，１１．２，１１．３が設けられている。図１１３に示す断面については、リフレクタデバイス１１．１に第１の反射型光学素子１８が示されており、リフレクタデバイス１１．２に第２の反射型光学素子１９が示されている。さらに、マトリクス配置構造２８の平面図から、ナノカラム７．１が更なるリフレクタデバイス１１．４，１１．６によって横方向に取り囲まれていることが明らかになっている。これに対応して、ナノカラム７．２には、対向するリフレクタデバイス１１．５，１１．７が追加で存在している。図１１４は、このようなμ－ＬＥＤ配置構造１の平面図を示している。

図１１５Ａ～図１１５Ｈの一連の図は、μ－ＬＥＤ配置構造１の第１の構成の製造を示し、いくつかの態様を明確にしている。図１１５Ａに示す拡張された平面積層から出発して、ドライエッチングにより、図１１５Ｂに示すエッチングマスク２９を用いて、ｎ型ドープ半導体層４に延びるトレンチ構造２４．１，２４．２を設け、この中に、例えばＳｉＮ_ｘからなるエッチングストップ層２３を形成する（図１１５Ｃ）。更なるステップとして、異方性ウェットエッチングプロセスを用いて、角度をつけて延びる付形層１２のリフレクタ面１３をパターニングする。図１１５Ｄは、エッチングマスク２９で保護された高アスペクト比のナノカラム７．１の半導体シーケンス１０の露出を示している。次いで、図１１５Ｅに示すように、リフレクタ表面１３に金属性反射層１５を置き、例えばスピンオングラス（ＳＯＧ）、ＳｉＯ_２またはエポキシ樹脂からなる透明な電気絶縁体２５で平坦化を行う。その上で、図１１５Ｆに示すドライエッチングのために更なるエッチングマスク３０を設けて、エッチングストップ層２３を除去する。得られたトレンチ構造２２．３，２２．４は、再び透明な電気絶縁体２５で充填される。エッチングマスク３０の除去後、図１１５Ｇに示すように、半導体シーケンス１０のｐ型ドープ半導体層６が露出し、ｐ型コンタクト層２６で覆うことができるようになるまで、２次元の等方性エッチングを行う。図１１５Ｇおよび図１１５Ｈに示すように、これらのステップは、ナノカラム７．１に対して横方向に配置されたリフレクタデバイス１１．１，１１．２の最終的な輪郭も形成する。

図１１６Ａ～図１１６Ｄは、いくつかの他の態様に従ったμ－ＬＥＤ配置構造１の第２の構成のエピタキシャル製造を示している。図１１６Ａに示すように、ｎ型コンタクト層３はさらにエピタキシャル基板として機能し、エピタキシャル基板への開口部３１．１，３１．２を有する、例えばＳｉＮ_ｘからなる電気絶縁性のパターニングされた基板層３１が存在している。この開口部３１から、ハイブリッド気相エピタキシ（ＨＶＰＥ）、分子線エピタキシ（ＭＢＥ）または有機金属気相エピタキシ（ＭＯＣＶＤ）によって、パターニングされた基板層３１の開口部３１．１，３１．２の縁部の上まで横方向のエピタキシャル成長が行われ、ここでのプロセスパラメーターは、高アスペクト比の半導体シーケンス１０．１，１０．２が成長してナノカラム７．３，７．４を形成するように設定される。これらは、活性層５を持つカラムコアの形をしたｎ型ドープ半導体層４を有している。活性層５を、シェルを形成するｐ型ドープ半導体層６が外面で覆っている。

図１１６Ｂは、透明な導電層の形をしたパッシベーション３３．１，３３．２によって、ナノカラム７．３，７．４を囲った様子を示している。さらに、ドライエッチングにより、パターニングされた基板層３１に更なる開口部３１．３，３１．４を設ける。このために使用されるエッチングマスクの詳細は図示していない。次に行われるエピタキシャル成長は、開口部３１．３，３１．４の領域のエピタキシャル基板から始まり、図１１６Ｃに示す付形層１２．１，１２．２がピラミッド状に形成されるように制御される。続くステップでは、これらを図１１６Ｃに示すようにブラッグミラー１６で覆い、リフレクタデバイス１１．１，１１．２，１１．３を製造する。それから、図１１６Ｄに示すように、透明な電気絶縁体２５を平面的に表面上に置き、隣り合うナノカラム７．３，７．４の間に光学分離素子２７．１，２７．２を形成するように電気絶縁体２５をパターニングする。μ－ＬＥＤ配置構造１は、ｐ型コンタクト層２６によって完成される。コンタクト層２６も同様に、透明で導電性を有している。

図１１７Ａ～図１１７Ｂは、ナノスタンプおよびフリップチップ技術を用いた、μ－ＬＥＤ配置構造１の第３の構成の製造を示している。図１１７Ａは、転写用基板３４上のナノカラム７．５，７．６，７．７の配置構造を示している。エピタキシャル成長またはリソグラフィでパターニングされたナノカラム７．５，７．６，７．７のそれぞれは、ｎ型ドープ半導体層４と、活性層５と、ｐ型ドープ半導体層６とを含んでいる。ナノカラム７．５，７．６，７．７の配置構造は、エンボス構造３６を有するナノスタンプ基板３５によって覆われている。図１１７Ｂに示すように、ナノスタンプ基板３５は、エッチングプロセスによってｐ型ドープ半導体層６までの面全体にわたって材料除去され、この場合、エンボス構造３６は、詳細には示されていないパターニングされたエッチングストップ層によって保護される。エッチングストップ層を除去した後、電気的接触とエンボス構造３６のミラーコーティングのためにメタライゼーション３７が施与される。それから、中間層３８で平坦化を行い、中間層３８上にキャリア基板２を取り付ける。次のステップとして、転写用基板３４を除去すると、図１１７Ｃに示した状態になる。μ－ＬＥＤ配置構造１は、図１１７Ｄに示すように、ｐ型コンタクト層２６によって完成する。

図１１８は、ナノカラム７．７，７．８を備えた本発明によるμ－ＬＥＤ配置構造１の発展形態を示しており、この場合、それぞれの活性層５の横方向の放射の偏向およびプリコリメーションのために、リフレクタデバイス１１．４，１１．５が一方の横方向側にのみ配置されている。光学分離素子２７がナノカラム間の漏話を防ぐ。ナノカラム７．７，７．８は、電気的に分離されたｐ型コンタクト層２６．１，２６．２を有し、別々に駆動制御することができる。さらに、ナノカラム７．７は、ナノカラム７．８を取り囲む第２の波長変換素子２１とは異なる発光パターンを有する第１の波長変換素子２０に埋め込まれている。

図１１９Ａは、光整形のための追加の措置と改善された指向性とを有する補足形態を示している。このμ－ＬＥＤ配置構造は、表面もしくは光出射面に光整形構造体を含んでいる。この構造体は、屈折率の異なる領域３３および３４を含んでいる。これによって、カラム７または構造体１６の反射層から出てくる光が形作られる。構造体の構成に応じて、光を定義された方向に放射することができる。この構造体はフォトニック構造体で形成される。領域の周期性は、放出された光の波長と定義された関係にあるように選択されている。屈折率ジャンプを考慮して、フォトニック構造体は配置構造の材料にまで及んでいる（図示せず）。最後に、図１１９Ｂは、図１１６Ｄの例に基づく別の代替的な構成を示している。ここでは、カラム７とリフレクタ構造体との間の空間に変換材料３５が導入されている。この例では、変換材料は量子ドットで形成されている。このような量子ドットは、粉末状またはエマルジョンとして得られ、空間を十分に満たすために十分に小さなサイズを有している。この場合に重要なサイズは量子ドットの粒径である。なぜなら、従来の無機色素は、縁部構造による引っかかりなどのリスクが生じる粒径を有することが多いからである。

しかしながら、本発明者らによる無機色素の研削などの機械的な方法を用いた特殊加工により、無機色素を十分なサイズにまで縮小することが可能である。この量子ドットまたは色素は、従来の方法で施与することができる。例えば、一方法では、エマルジョンに量子ドットをスパッタリングし、表面に分散させる。このようにして、空間にも量子ドットが堆積し、この空間を充填する。次のステップでは、フォトレジストの施与とパターニングを行う。次いで、量子ドットを所望の空間の外に取り出す。前のプロセスステップから既にパターニングされたフォトマスクがある場合は、これを利用して、量子ドットを空間に直接導入してもよい。

フォトレジストのパターニングと量子ドットの導入とからなるステップは、更なる色のために繰り返すことができる。このようにして、三原色のＲＧＢ画素だけでなく、存在する色空間をより良好に活用するために４色の画素を製造することも可能である。

更なるステップでは、変換層にマイクロレンズがさらに施与される。マイクロレンズも同様にパターニングすることができる。この例では、マイクロレンズはそれぞれ１つのμ－ＬＥＤ配置構造を覆っているが、１つのレンズが、１つの画素のすべてのサブ画素、つまり、例えば、拡張された色空間では４つのサブ画素を、または２×２のマトリクスでは１つの冗長なサブ画素を含むサブ画素を覆うように設けられていてもよい。

モノリシックに配置されたμ－ＬＥＤ、例えばディスプレイでは、個々の画素またはμ－ＬＥＤの間に反射型インターフェースを設けることで、漏話を低減することができる。同時に、主発光方向に光が照射され、ひいては効率が向上する。後述する例ではμ－ディスプレイ配置構造１１である図１２０に示す光電子装置は、これらの提案された複数の光電子デバイス１３を含んでいる。光電子デバイス１３は、さらに処理されたμ－ＬＥＤであり、それぞれがμ－ディスプレイの画素もしくはサブ画素を形成している。以下では、１つのμ－ディスプレイ配置構造１１について言及しているが、これは単なる一例と見なされ、光電子装置がこの例に限定されることはない。

各光電子デバイス１３は、複数の半導体層からなる半導体部品である光源１５を有している。この半導体部品は、その寸法と機能から「μ－ＬＥＤ」とも呼ばれている。半導体層は、特に、既知の方法で光を生成するための活性ゾーンを形成している（図示せず）。光源１５は、キャリア１７上にアレイ状に配置されている。アレイ状に配置されているため、光源１５はキャリア１７上に、光源の複数の行もしくは列を形成している。

各光源１５ひいては各デバイス１３が、多数の可能な波長もしくは色の中から特定の波長、つまり特定の色で光を放出することが企図されていてもよい。特定の色で光を発するデバイス１３を、画素のサブ画素と見なすことができる。ここで、画素は、隣り合う光源もしくはデバイスで形成されておりかつ他の可能な色の光を放出する更なるサブ画素を有していてもよい。

例えば、ＲＧＢ画素（赤色、緑色、青色のＲＧＢ）を実現するには、３つの光源１５が画素を形成し、ここで、光源１５の１つが赤色に発光し、光源１５の１つが緑色に発光し、光源１５の１つが青色に発光するようにすることができる。このようにして、ＲＧＢディスプレイ配置構造を形成することができる。

キャリア１７の材料２５は、各光源１５をその上面１９を除いて取り囲んでおり、材料２５に囲まれていない各光源１５の上面１９には、生成された光の光出射面が設けられている。機能的には、光源１５は、界面２１によってキャリア材料２５に対して仕切られている。界面２１は、図１２０に示すように、光源１５を横方向および下方向に画定されているため、上面１９を除いて、それぞれの光源１５の外部表面全体を取り囲んでいる。図１２０に示す例では、界面は、部分楕円形の表面に相当する形状を有している。これはあくまで一例であり、他の表面形状も可能である。界面の形状は、例えば放物線状であることも考えられる。しかしながら、いずれの場合も、光は主発光面１９の方向、すなわち図のように上方向に向かって放出される。

キャリア１７の材料２５は、充填材料を有していてもよい。また、材料２５は、光源１５に個別に電流を供給し、これを駆動制御するために、例えば導体トラックなどの電気装置を１つ以上の面で含んでいてもよい。つまり、材料２５は、均質な材料である必要はなく、複数の材料を配置したものであってもよい。材料２５には、電源回路または駆動制御回路などの追加の電子回路が形成されていてもよい。

各光源１５の界面２１には、それぞれの光源１５の活性ゾーンで生成された光を少なくとも部分的に反射する誘電体リフレクタ２３が配置されている。そのため、光源１５で生成された光は、界面２１を通ってキャリア材料２５に抜け出すことができないか、または僅かしか抜け出すことができない。むしろ、光は、少なくとも大部分が、界面２１で反射して光源１５に戻り、光出射面を通って上方向に放射されるまで、光源１５内を移動する。このように、リフレクタ２３を使用することで、光量を増やすことができる。

図１２１によるディスプレイ配置構造１１は、特に光源１５が、異なる、ほぼポット状または台形状の横断面を有するという点で、図１２０の変形例とは区別される。そのため、界面２１は、それぞれの光源１５の周囲を周方向に取り囲む側面２７と、上面１９に対向する下面２８とを有している。ここでの周方向は、上面１９に対して垂直に延びる法線Ｎを中心に延びている。

図１２１によるディスプレイ配置構造１１では、誘電体リフレクタ２３は、側面２７と下面２８との両方に配置されている。これにより、誘電体リフレクタ２３は、上面１９を除いて各光源１５を完全に取り囲む。変更された構成形態では、誘電体リフレクタ２３が専ら側面２７上に排他的に配置されるか、または専ら下面２８上に排他的に配置されることを企図していてもよい。

アレイ状に配置された複数の光電子デバイス１３を有するディスプレイ配置構造１１の例示的な変形例を示す図１２０および図１２１とは対照的に、モノリシックアレイ２９が図１２２および図１２３に示されている。図１２２に記載のモノリシックアレイ２９は、図１２０の光電子デバイスと同様の方法で構成された光電子デバイス１３を含んでいる。さらに、図１２３に記載のモノリシックアレイ２９は、図１２１の光電子デバイスと同様の方法で構成された光電子デバイス１３を含んでいる。そのため、互いに対応する要素には同一の参照符号が使用される。

図１２２および図１２３の変形例では、連続した、少なくとも部分的に透明なカバー層３３が、光源１５およびキャリア１７の上に配置されていてもよい。さらに、カバー層は導電性であるため、すべての光源１５の共通の端子を形成している。

図１２４は、図１２３の構成形態を補足したものである。この場合、光整形構造体が上面１９、特に半導体材料に組み込まれている。光整形構造体は、屈折率の異なる複数の領域からなる周期的な配置構造を含んでいる。この周期的な配置構造は、本出願に開示されている構造の１つまたは複数であってもよい。図示された本構成形態では、周期構造は表面領域の半導体材料に組み込まれている。このために、半導体材料に構造をエッチングし、その中に屈折率の異なる第２の材料を充填することでフォトニック結晶を形成する。半導体材料自体にフォトニック結晶を形成することが好都合である。なぜなら、この方法では、半導体材料とフォトニック結晶との間に、場合によっては効率を下げるおそれのある追加の屈折率ジャンプがないからである。フォトニック構造体の高さは、波長にほぼ対応しており、すなわち、その高さは、材料中の放出された光の波長に応じて、数１００ｎｍの範囲にある。充填された領域の材料は、光の吸収を最小限に抑えるために透明であることが望ましい。これに関連して、エッチングされた領域に、変換材料、例えばエマルジョン中の量子ドットを導入することで、周期構造が光整形と光変換との両方の特性を有するようにすることもできる。

ここに示したさまざまな態様を有する光整形構造体の例は、μ－ＬＥＤ配置構造、画素あるいはかかる画素を有するアレイの更なる構成にも適用することができる。

図１２５は、誘電体リフレクタ２３の横断面図を示している。この誘電体リフレクタ２３は、光源１５の界面２１とキャリア１７の材料２５との間に配置された２つの交互に配置された層３０，３１の周期的なシーケンスからなる。層３０，３１のそれぞれは誘電体によって形成されており、層３０の誘電体の光屈折率は、層３１の誘電体の光屈折率とは異なっている。図示の例では、３つの層３０と３つの層３１とがそれぞれ設けられているが、異なる数の層、例えば、それぞれ１、２、３、４、５、６、７、８、９または１０の層が設けられていてもよい。例えば、２つの低屈折率層の間に１つだけ高屈折率層が設けられていてもよい。非常に小さい画素では、２つの低屈折率層の間に２つ以上の高屈折率層を配置するための十分なスペースがない場合がある。

層３０，３１は、ブラッグミラーを形成するように配置されていてもよい。関連する光源１５が発する光の波長に対する最大反射率は、層３０，３１がその波長の１／４の光学的厚さを有する場合に達成される。光学的厚さは、屈折率と層の厚さとの積に相当する。

層３０，３１は、例えば、原子層堆積法によって製造することができる。層ごとの堆積により、個々の層３０，３１の目標厚さを正確に達成することができる。特に、上記の条件、すなわち層３０，３１は波長の１／４の光学的厚さを有していることが望ましい、という条件を満たすことができるように、層３０，３１を相応に薄く構成することができる。このように、非常に効率的なリフレクタを作製することができる。さらに、原子層堆積法では、界面２１上を均一に整形することができるため、例えば狭い空間であっても高アスペクト比でライニングすることができる。さらに、キャリア材料２５に残った空間を充填材料で充填することも可能である。

変更された構成では、界面２１に直接接している第１の最下層３０ａは、例えばＣＶＤまたはＰＥ－ＣＶＤなどの他の技術を用いて施与することができる。このようにして、界面２１の凹凸部、例えば、エッチングプロセスに起因する粗い表面を、よりコンフォーマルな堆積によって覆うことができる。その後、残りの層３０，３１は、原子層堆積法によって平滑な層３０ａの上に成膜することができる。

図１２０～図１２３の変形例では、図１２５に例示されているように、誘電体リフレクタ２３によって、光が少なくとも部分的に反射されて光源１５の内部に戻ってくる。これは特に、リフレクタ２３に対して垂直に入射した光に当てはまる。そのため、光源１５で生成された光は、界面２１を通ってキャリア１７の材料２５に横方向および／または下方向に抜け出すことができないか、または僅かな程度しか抜け出すことができない。反射し戻された光は、光源１５内に留まり、光出射面を通って上方向に大部分が抜け出す。そのため、光量を増やすことができる。

光という用語は、本明細書では広く理解すべきであり、特に、それぞれの光源１５によって生成される電磁放射を意味している。特に、光という用語には、可視光の他に、赤外光および／または紫外光が含まれる場合がある。

更なる態様では、追加の反射面を有する誘電体フィルターを載置したμ－ＬＥＤの放射パターンの改善が関係している。

図１２６は、光電子構造素子１０の概略的な横断面図を示している。以下では、光電子構造素子１０の構造、動作モードおよび製造について説明する。

光電子構造素子１０は、μ－ＬＥＤの形をしたＬＥＤ半導体素子１２を備えた画素１１を含んでいる。ＬＥＤ半導体素子１２は、光を発生させるように構成された活性ゾーン１３を含み、１～２μｍの範囲の高さを有している。ＬＥＤ半導体素子１２は、第１の主表面１４と、第１の主表面１４に対向する第２の主表面１５と、例えば４つの側面１６とを有している。側面１６のそれぞれは、下側の領域において面取りされており、当該側面１６は、この面取りされた領域で第１の主表面１４と９０°未満の角度αを形成している。活性ゾーン１３は、面取りされた領域の高さに位置している。

ＬＥＤ半導体素子１２の第１の主表面１４には、ランダムまたは決定論的なトポロジーを含む層１７が存在している。あるいは対応するトポロジーをＬＥＤ半導体素子１２の第１の主表面１４にエッチングしてもよい。

図１２６には示されていないが、層１７の上には、層１７とは異なる屈折率を有する更なる層が堆積されている。層１７は、その上に堆積された層との組み合わせにより、ＬＥＤ半導体素子１２から第１の主表面１４に対して垂直に出射してこない光は、例えば層１７とその上に配置された層との界面での反射により、他の方向に偏向させられる。さらに、層１７の上に配置された層は、誘電体ミラー層を施与することができる平滑な表面を提供する機能を有している。

層１７とその上の平滑な上面を有する層の上には、誘電体層のスタックからなる誘電体フィルター１８が存在しており、所定の円錐角内の光成分のみを透過させ、より平坦なビームは反射させるように構成されている。この円錐角は、その軸線がＬＥＤ半導体素子１２の第１の主表面１４に対して垂直になるように配向されている。

さらに、ＬＥＤ半導体素子１２のすべての側面１６には、導電性を有し、例えば金属からなる反射材料１９が堆積されている。反射材料１９は、ＬＥＤ半導体素子１２のｎ型ドープ領域と接触している。ＬＥＤ半導体素子１２の第２の主表面１５の下方には、同じく導電性を有する反射層２０が存在している。反射層２０は、ＬＥＤ半導体素子１２のｐ型ドープ領域と接触している。

ＬＥＤ半導体素子１２の面取りされた側面１６は、電気絶縁性の第１の材料２１で覆われている。電気絶縁性の第１の材料２１は、材料１９と層２０との間に配置されており、ＬＥＤ半導体素子１２のｎ型コンタクトとｐ型コンタクトとの間に電気絶縁性を与える。さらに、材料２１は、面取りされた側面１６でＬＥＤ半導体素子１２から出射した光を反射させるように、低い屈折率を有している。

反射材料１９から形成された層は、水平方向では画素１１を完全に取り囲み、垂直方向では画素１１全体に広がるように形成されている。すなわち、反射材料１９からなる層は、ＬＥＤ半導体素子１２を覆う電気絶縁性の第１の材料２１の下側から誘電体フィルター１８の上側まで延びている。画素１１から横方向に出射する光は、反射材料１９によって反射して戻されるので、指向性の高い光は光電子デバイス１０の上側でしか出射することができない。

図１２７Ａおよび１２７Ｂは、光電子構造素子３０をそれぞれ上から見た平面図と横断面図とで概略的に示している。光電子構造素子３０は、上述したように複数の画素１１を含んでいる。画素１１は、アレイ状に配置されており、光電子構造素子３０を介して格子状に広がる反射材料１９によって互いに分離されている。光電子構造素子３０の片側には、外部端子３１が設けられており、この外部端子３１により、光電子構造素子３０の外部からＬＥＤ半導体素子１２のｎ型領域を接触させることができる。本構成例では、ＬＥＤ半導体素子１２のアノードが互いに接続されており、これをコモンアノード配置と呼ぶ。また、カソードが互いに接続されているコモンカソード配置も同様に可能である。

画素１１のアレイは、キャリア３２上に配置されている。キャリア３２は、各ｐ型コンタクト用のｐ型コンタクト端子３３を有しており、各画素１１のｐ型コンタクトを、例えばＩＣによって個別に駆動制御できるようになっている。光電子デバイス３０は、非常に高い画素密度を可能にする。図１２８Ａ、１２８Ｂおよび１２８Ｃは、光電子構造素子４０をそれぞれ上から見た平面図と横断面図とで示しており、図１２８Ｂおよび１２８Ｃには２つの異なる変形例が示されている。

光電子構造素子４０は、複数の画素１１を含み、画素１１は、図１２７Ａおよび２７３Ｂに示している光電子構造素子３０のように、互いに直接隣接して配置されておらず、間隔を空けて配置されている。各画素１１は、光電子構造素子４０内でその４つの側面が反射材料１９によって完全に覆われている。画素１１の間の空間には、電気絶縁性の第２の材料４１、例えばポッティング材料が充填されている。

光電子構造素子４０には、ＬＥＤ半導体素子１２がμ－ＬＥＤとして形成されている。

画素１１内のμ－ＬＥＤのｎ型コンタクトは、光電子構造素子４０の下側で接続されていたり、上側で接続されていたり、上側と下側との間で接続されていたりしてもよい。図１２８Ｂでは、画素１１は、当該画素１１のｎ型コンタクトを互い接合するｎ型コンタクト端子４３が組み込まれたキャリア４２上に配置されている。さらに、キャリア４２は、各画素１１のｐ型コンタクトを個別に駆動制御できるように、各ｐ型コンタクト用のｐ型コンタクト端子４４を有している。キャリア４２は、ＩＣをさらに内蔵していてもよい。光電子デバイス４０内でＬＥＤ半導体素子１２の互いに間隔を空けた配置構造により、さらに、各画素１１のｎ型コンタクトとｐ型コンタクトとの両方が個別に駆動制御可能な接触が可能となる。

図１２８Ｃは、キャリア４５が、当該キャリア４５上に配置された各画素１１の個別のｐ型コンタクト端子４６のみを含む代替的な変形例を示している。もちろん、Ｐ型ドープ層とｎ型ドープ層を入れ替えることも可能である。電気絶縁性の第２の材料４１の上には、導体トラック４７が格子状に配置されており、この導体トラック４７は、図１２８Ａが示すように、画素１１のｎ型コンタクトを相互に接合し、光電子デバイス４０の片側に配置された外部端子４８に配線されている。

図１２９Ａは、誘電体層１９’が、実質的に長方形の半導体素子またはμ－ＬＥＤ１２の２つの対向する側面に形成された構成を示している。図１２９Ｂの平面図からは、誘電体素子１９，１９’が、半導体素子１２と誘電体フィルター１８とを交互に包み込んでいることがわかる。誘電体素子１９と１９’とは異なる構成を有している。素子１９’は、例えば、μ－ＬＥＤ１２の側壁に沿った表面の形で、あるいは側壁に沿って延びる複数のストリップの形で、少なくとも１つの導電性の部分領域を含んでいる。素子１９は、μ－ＬＥＤ１２に電気的に接続されておらず、つまり、素子１２への電流供給に寄与していない。

図１２９Ａでは、電流の方向を矢印で示している。電流は、表面まで流れるか、当該表面から誘電体フィルター１８を通って半導体層に入り、活性領域に流れる。あるいは誘電体素子の導電性の部分領域がμ－ＬＥＤのコンタクト層に接続している場合もある。コンタクト層は、例えば、誘電体フィルターとμ－ＬＥＤとの間に配置されており、図１２９Ａで素子１２と１８との間の符号が付けられていない薄い層で示されているように、カバー電極として構成されていてもよい。いずれの場合も、コンタクト層は電流を全面に広げる役割を果たす。

電流が流れることで磁界が発生し、μ－ＬＥＤ１２の各層を移動する電荷キャリアが構造体の中心に向かって力を感知するようになる。

図１３０Ａおよび１３０Ｂは、誘電体層１９が実質的に円筒形で構成されたμ－ＬＥＤの周りに配置された構成を示している。μ－ＬＥＤは一定の間隔でモノリシックに構成されており、このようにしてμ－ＬＥＤアレイまたはμ－ディスプレイを形成している。誘電体素子１９は非導電性であり、すなわち、電流は表面上に配置されたリード線を介してμ－ＬＥＤに通される。このために、個々のμ－ＬＥＤの間にリード線３２を引く。リード線３３は、リード線３２を導電性の誘電体フィルター１８に接続する。この誘電体フィルター１８はまた、μ－ＬＥＤの半導体層の１つと電気的に接触している。電流を縁部領域ひいてはμ－ＬＥＤの側面にある誘電体素子１９から遠ざけるために、追加の量子井戸インターミキシングが提案される。かかる構成および方法は、本開示のいくつかの例で示されている。量子井戸インターミキシングは、活性領域を取り囲み（図１３０Ｂのやや太い線で示す）、そこの活性領域周辺のバンドギャップに変化をもたらす。この結果、電荷キャリアは、当該電荷キャリアをμ－ＬＥＤ１２の中心に向かって押し出すエネルギー障壁を「見る」ことになる。

以下の構成は、半導体構造の特性を改善するため、あるいは新たな応用分野または実現可能性を生み出すために、半導体構造に用いることができる処理のさまざまな態様に関するものである。

図１３１は、電気的に分離されたサブ画素と光学的に結合されたサブ画素とを有する画素素子の態様を説明するために、例えば、モニタ、テレビ、表示パネルあるいはスマートウォッチやスマートフォンなどの小型デバイスで頻繁に使用されるような、電子ディスプレイ１０の簡略化された概略図を示している。この場合、基本構造は、複数の画素または画素素子１２を平面内で密接に隣り合って配置することで実現されることが知られている。画素素子１２は、行と列とに構成されており、電子的に個別に駆動制御することができる。駆動制御は、画素素子１２の光強度だけでなく、色調や発光波長もこのようにして変化するように行われる。後者の場合、各画素は３つのサブ画素を含んでいることが多く、それぞれのサブ画素は異なる波長を発するように構成されている。画素素子１２は、多くの場合、基板またはキャリア構造体１４の上に施与され、この態様では、主に配置構造の機械的安定性を確保する必要がある。

この図では、十分に高い解像度を作り出すためには、数百万個のかかる画素素子１２を空間に密集させて機械的に配置するだけでなく電気的にも接続する必要があることがよくわかる。同時に、多くの場合、欠陥のある画素１２は、アクティブな画素の間の暗いドットとして見えることがある。特に、例えばμ－ＬＥＤ用の寸法が非常に小さいものでは、かかるディスプレイの密度や解像度が向上する一方で、可能な限りエラーのない機能と低不良率の生産とが他方では求められる。

図１３２では、ここで説明した解決策の特徴をより正確に説明できるように、図１３１に示したセクションＡＡを拡大している。このように、駆動制御素子を含むと同時に、画素用のキャリア構造体としても機能する基板１４が示されている。基板１４の上には、個々の画素素子１２が設けられており、ここでは長方形の形状をしており、同じサイズを有している。画素素子１２のこれらの同一のサイズは、多くの場合、製造上の理由で有利であるが、一実施例によれば、それらは異なる形状またはサイズで構成されていてもよい。ここに示す例では、画素素子１２は、長さｌ_１と幅ｂ_１とを有している。画素素子１２の間には、画素素子分離層１６が設けられている。画素素子分離層１６は、数μｍの範囲、例えば０．５μｍ～３μｍの範囲にある。

画素素子分離層１６は、隣り合う画素素子１２が、それぞれの画素素子の駆動制御に関して電気的に分離されるように構成されている。図１３３は、画素素子のセクションを横断面図で示している。画素素子１２は、画素素子分離層１６によって分離されており、それぞれサブ画素１８を含んでいる。画素素子分離層１６によって、画素素子１２の間で電気的および光学的な分離が行われる。これは、光クロストークによって、１つの画素素子１２から発せられた光が、隣接して配置された画素素子１２に入り込んで、そこから発せられるのを防ぐためのものである。

画素素子１２の中で、選択された画素素子１２についてのサブ画素１８への本発明による更なる細分化をここで例示的に示している。いわゆるフィールドとも呼ばれるサブ画素１８は、ここでは同じサイズと形状を有している。サブ画素１８の長さｌ_２が定義され、一実施例によれば、画素素子１２の長さｌ_１は、場合によっては隙間を含む同じサイズのサブ画素１_２の長さｌ_２の倍数から得ることができる。同様に、サブ画素の幅ｂ_２が示されており、ここでも、一実施例によれば、画素素子の幅ｂ_１は、場合によっては隙間を含む同じサイズのそれぞれのサブ画素１８の幅ｂ_２のほぼ倍数から得ることができる。ここで選択された図では、画素素子１２のサブ画素１８もしくはいわゆるフィールドへの細分化は、１つの画素素子１２についてのみ示されている。しかしながら、パターニングは、ディスプレイ１０に配置されたすべての画素素子１２に適用可能である。

さらに、同じ画素素子１２の隣り合う２つのサブ画素１８の間には、サブ画素分離素子２０が設けられている。このサブ画素分離素子２０は、関連するサブ画素（長さｌ_２）（図１３３参照）の駆動制御に関して電気的な分離が行われるように構成されている。サブ画素分離素子２０はさらに、サブ画素１８が発する光に関して、光結合または光漏話を可能にするように構成されている。これは言い換えれば、１つの画素素子１２内で１つのサブ画素１８からのフォトンまたは光が、同じ画素素子１２内に存在する１つ以上のサブ画素１８にクロストークし得るが、２つの画素素子１２の間ではクロストークし得ないということを意味している。

例えば、画素素子１２の発光可能な異なる色の生成は、基本色である赤色、緑色および青色の組み合わせによって実現することができる。その結果、画素素子１２は、異なる波長の光を発することができるサブ画素１８を含むことができる。図１３２では、例示的に、合計９つのサブ画素１８にＡ～Ｋの頭文字で印をつけている。一実施例によれば、サブ画素Ａ、ＤおよびＧは赤色ＬＥＤ、サブ画素Ｂ、ＥおよびＨは緑色ＬＥＤ、サブ画素Ｃ、ＦおよびＫは青色ＬＥＤとして構成されている。例えば、画素素子１２で赤色の光を発光させたい場合は、駆動制御電子回路により、サブ画素Ａ、ＤおよびＧを同時に駆動制御する。場合によっては、駆動制御電子回路により、すべてのサブ画素Ａ、ＤおよびＧが正常な機能を有しているかどうかをテストすることができる。こうして、所望の輝度を設定することができる。

例えば、サブ画素Ａ、ＤまたはＧのいずれかに欠陥があっても、残りの画素は電気的に分離されていることから、正常に駆動制御することができる。しかしながら、サブ画素分離素子２０によって可能となった光学的クロストークにより、欠陥のあるサブ画素１８の欠落した光は、相接するサブ画素１８によって補うことができる。つまり、ある群の同色のサブ画素１８が１つ機能していて、その群の残りのサブ画素１８に欠陥がある限り、この残った機能しているサブ画素１８が欠陥のあるサブ画素の故障を補償することができ、ひいては冗長性によって画素素子１２の機能を保証することができる。一例として、光漏話は、画素素子１２内の複数のサブ画素間でも発生する可能性がある。他の配置として、例えば、それぞれ３つのサブ画素１８を、赤色、緑色または青色のいずれかの基本色に割り当てることも可能である。これに関する例が、Ａ／Ｂ／Ｃ、Ｄ／Ｅ／ＦおよびＧ／Ｈ／Ｋのような組分け(Gruppierung)である。しかしながら、対角線上に割り当てることも可能であり、その場合、有利に光漏話が可能となり得る。

図１３３は、ディスプレイ１０の部分領域を示す断面図である。図の下部には基板１４が示されているが、これは特に、他の構造要素を収容するための十分に機械的に安定したキャリア構造体を提供することを目的としている。一実施例によれば、これはシリコンＩＣのウェハであり得る。基板１４はさらに、ドライバ回路または駆動制御電子回路（図示せず）と各種電気端子とを有することができる。これらは、例えば、集積回路内の導体構造によって実現されていてもよい。さらに、サブ画素領域２６を駆動制御するために用いることができるコンタクト構造体２４が設けられている。ここに示す例では、サブ画素領域２６は、コンタクト構造体２４に直接相接して配置されている。コンタクト構造体２４を介して、エミッタチップ２６を個別的かつ選択的に駆動制御電子回路により駆動制御することが可能である。

エピタキシャル層２６は、例えば、特に発光ダイオードの機能性を可能にするさまざまに異なる層を有している。例えば、ｐｎ接合は、相応して異なるドープ層によって実装されていてもよいし、１つ以上の量子井戸構造を有していてもよい。概略的に、かつ単純化のために、ここではｐｎ接合２８の領域を破線で示している。それに、画素素子１２とサブ画素１８の構造体がエピタキシャル層２６に導入されている。

詳細には、個々の画素素子１２は、画素素子分離層１６を介して識別可能である。これらはそれぞれ、２つの画素素子分離層１６の間の距離に相当する長さｌ_１を有している。この場合、画素素子１２の中では、長手方向に３つのサブ画素１８を区切ることができる。これらのサブ画素１８は、それぞれ長さｌ_２を有している。個々のサブ画素１８の間には、サブ画素分離素子２０が配置されている。

ここに示す例では、画素素子分離層１６とサブ画素分離素子２０とは、それぞれトレンチなどの構造体として構成されている。つまり、画素素子分離層１６とサブ画素分離素子２０とは、それぞれトレンチ状、ギャップ状などの構造体として、例えばエッチング処理によってエピタキシャル層２６に導入されていることを意味している。次いで、トレンチ内に電気絶縁材料、例えばＳｉＯ_２が堆積される。そのときに、例えば、これらのトレンチの電気的および光学的特性を決定するために、画素素子分離層１６のトレンチ深さｄ_１は、サブ画素分離素子２０のトレンチ深さｄ_２よりも大きくなるように選択されている。これにより、サブ画素分離素子２０のトレンチの深さｄ_２が小さくなることにより、サブ画素１８間の光漏話を可能にすることができる。

一方、２つの画素素子１２の間では、画素素子分離層１６のトレンチｄ_１が深くなることで、光学的クロストーク３０と電気的クロストークとの両方が防止される。一実施例によれば、サブ画素分離素子２０のトレンチの深さｄ_２は、ｐｎ接合２８の領域を通過するように選択されている。これにより、隣り合う２つのサブ画素１８もしくは関連するエミッタチップ２２が電気的に相互作用すること、および／または電気的または電磁的な漏話が発生することを有利には防止することができる。

上記の例では、画素素子分離層１６は、活性層を通って反対側の放射表面の縁部まで延びているが、当該表面を切断していない。このように、表面に近い領域は、すべての画素とサブ画素とを潜在的に接合する共通のコンタクトとして形成されていてもよい。さらに、画素素子分離層１６は、画素により生成された光を光学的に偏向させるように、ミラー層を含んでいてもよい。図１３３の例では、サブ画素分離素子２０は、活性層を通って延びているが、その後すぐに終端することも示されている。これにより、電気漏話は防止されるが、光漏話は防止されない。設計および製造パラメーターに応じて、サブ画素分離素子２０は、活性層と同じくらいまでしか延びていないか、または僅かにその中に入っていてもよい。

本構成では、画素素子分離層１６とサブ画素分離素子２０とは、実質的に垂直な側壁を有するトレンチとして構成されているが、本発明はこれに限定されるものではない。例えば光のコリメートまたは光の案内などの更なる機能を追加で有する他の形状を意図的に選択することもできる。これに関する例として、画素素子分離層１６の傾斜した側壁を挙げることができる。

図１３４には、前図の構成形態の延長線上にあるものが示されている。画素素子は、薄膜キャリア基板内もしくは基板上にモノリシックに実装されている。コンタクト２６が、裏側、すなわち主放射方向に面していない側に配置されている。これは個々のサブ画素の直下に位置し、導電性金属、例えば金または銀の合金で形成されている。コンタクトのサイズは、実質的に個々のサブ画素の面積に対応している。このようにして、画素の製造には、当該製造に適切な材料系を使用することができる。さらに、温度、前駆体などのプロセスパラメーターを、製造すべき画素に合わせて設定することができる。

バックプレーンなどの基板キャリアのコンタクト３９が、サブ画素のコンタクト２６に対向して配置されている。バックプレーンは、異なる材料系、例えばシリコン技術で構成されている。バックプレーンには、個々のサブ画素用の駆動制御回路と電流供給回路との両方が収容されている。本出願では、μ－ＬＥＤ用の電流ドライバと駆動制御のコンセプトの例が開示されている。本構成では、バックプレーンは、個々のサブ画素ごとに追加の溶断ヒューズ４２を含む。この溶断ヒューズ自体は、電流ドライバ４０に接続されている。製造時にサブ画素の１つに欠陥が発生した場合や、バックプレーン上での画素の位置決め時に欠陥が発生した場合、溶断ヒューズを使用して欠陥のあるサブ画素を分離することができる。

バックプレーンをコンタクトで位置決めしてから、画素のコンタクトに接続する。用途に応じて、補助キャリア（ここでは図示せず）を設けることで、画素素子の安定性を十分に確保することができる。接触のために、例えば、コンタクト間の導電性接続が保証されることを条件に、２つの表面を互いに接着することができる。

画素素子の反対側には、各サブ画素に電気的コンタクトをもたらすカバー電極がまず設けられている。カバー電極は、１つ以上の側面を下ってコンタクト領域に配線されている。カバー電極は透明で、例えばＩＴＯからなる。画素分離素子１４に沿って、またその上でカバー電極に追加の金属製リード線が設けられていてもよい。これにより、カバー電極のシート抵抗が減少し、ひいては電流搬送能力が向上する。この時点でリード線を追加しても、光の取り出しに悪影響はなく、構造体に大きな陰影をつけることもない。

カバー電極の隣には光整形構造体が配置されている。これは、カバー電極上に配置されていてもよいし、カバー電極を介して画素の半導体材料の中に入り、一部は活性領域２８まで下に延びていてもよい。光整形構造体は、屈折率の異なる領域を含んでいる。かかる構造体のさまざまな例が本出願で開示されている。

図１３５に、これに関する例を示す。この例では、光整形構造体にまず変換材料が導入されている。特に、左側または左の画素は、変換特性を有する光整形構造体３２ｒを有している。これにより、構造体３２ｒの下にある各駆動制御されるサブ画素からの青色の光が赤色の光に変換される。相応して、構造体３２ｂは、サブ画素が発する光を緑色の光に変換する。

同時に、このように変換された光は、それぞれの構造体３２ｒおよび３２ｂによって、変換された光が真上に向かって放射されるように向けられている。一方、変換されなかった光は、変換されなかった光が変換された光の放射方向に対して真上または平行に出射されるのを抑制するように、方向が偏向される。本明細書に提示されているフォトニック構造体により、方向性の選択が可能になる。さらに、方向を偏向することで、変換材料を通過する経路が長くなるので、変換効率が高まる。青色サブ画素からの光をコリメートする構造体３２ｂに向かって、変換されなかった光の偏向が行われる。

図１３６は、光学分離素子を作製するのに適した別の観点を示している。さらに、本構成では、放射再結合と非放射再結合との比率が改善されている。本構成では、画素内のサブ画素の作製に量子井戸インターミキシングを利用している。図１３６は、半導体層２６を成長させた図示していない基板キャリア上の構造を示している。基板キャリア２６は、バックプレーンまたは補助キャリアに転写した後、後の時点で再び引き離される。活性領域２８を介在させた個々の半導体層を作製した後、フォトマスク５０を堆積してパターニングし、光学的および電気的な分離素子１６が作製される半導体材料上の表面を露出させる。次のステップでは、電気的および光学的な分離のためのトレンチ１６をエッチングし、絶縁材料または誘電体材料で充填する。次いで、フォトマスク５０は、一方では、電気分離素子２０が作製される表面上の領域が露出するように、再び目的に合わせてパターニングされる。さらに、電気的および光学的な分離素子の周りの僅かな追加領域からフォトレジストが除去される。

次のステップでは、それからＺｎなどのドーパントが施与されて拡散される。これらのステップは、特に本願で開示されている方法を用いて行うことができる。その結果生じる量子井戸インターミキシングによって、これらの領域のバンドギャップが大きくなり、電荷キャリアが追加のエネルギー障壁を見ることになる。その結果、個々のサブ画素の間である程度の電気的分離が得られる。光学的および電気的な分離素子１６の周りの量子井戸インターミキシングによって、電荷キャリアを再結合の可能性のある中心やエッチングプロセスで生じた欠陥から遠ざける障壁が作り出される。引き続き、フォトレジストが再び除去され、ウェハがさらに加工される。

図１３７は、画素素子１２を較正するための本発明による方法１００を示している。これに関して、第１のステップ１１０では、画素素子１２のサブ画素１８を、上述および後述のように駆動制御する。このサブ画素１８の駆動制御は、当該サブ画素１８の機能のテストを可能にするためのものである。これは、例えば、駆動制御電子回路の制御信号によって行うことができ、この結果、個々のサブ画素１８を個別に接触させることが可能となり得る。続くステップ１２０では、サブ画素１８の欠陥情報が検知される。言い換えれば、ここでは、当該サブ画素１８が正常に機能しているかどうかの情報が生成される。

かかる欠陥情報は、例えば、サブ画素１８の正常な機能に関する情報を含むフラグまたは特定の値であってもよい。この欠陥情報は、次のステップ１３０によれば、例えば、駆動制御電子回路の記憶ユニットに記憶することができる。これにより、欠陥のあるサブ画素を、関連する同一波長のサブ画素の駆動制御信号を適切に調整することで補正し、画素素子１２全体の正常な機能を実現することができる。

一例では、サブ画素分離素子２０は、同じ色または波長のサブ画素１８間の光漏話が可能になるように構成されていてもよく、サブ画素分離素子２０は、異なる色または波長のサブ画素１８間を光学的に分離するように構成されている。

アレイの画素間の光学的および電気漏話が材料ブリッジを備えた画素構造によって防止される、画素化されたまたは他のエミッタの拡大図を、図１３８に示している。これは、隣り合う２つの光電子画素Ｐが材料ブリッジによって接続されているアレイＡのセクションを横断面図で示している。

アレイＡは、縦型μ－ＬＥＤの形をした全体的に平面に製造された２つの光電子画素Ｐを有している。各画素Ｐは、ｎ型ドープ層１と、ｐ型ドープ層３と、発光に適した活性ゾーン５とを含んでいる。形成された２つの画素Ｐの間では、ｎ型ドープ側およびｐ型ドープ側から層シーケンスの材料が除去された。活性層５と薄いクラッド層７とを含む最大厚さｄ_ｃの薄い材料遷移部９だけが残る。製造技術上の観点から、クラッド層は層３もしくは５と同じ材料から形成することができる。この材料遷移部は、厚さよりもかなり長い。厚さｄ_ｃは、電磁波が材料遷移部で伝搬しないように選択されている。このようにして、光学モードが抑制される。言い換えれば、図１３８の材料遷移部９の電気的および／または光学的な導電性は、水平方向に効果的に減少している。

層シーケンスの材料を除去した結果として露出した材料遷移部９の２つの主表面と、画素Ｐの露出した表面領域１１とは、特に二酸化ケイ素を有するそれぞれのパッシベーション層１３によって電気的に絶縁され、パッシベーションされている。さらに、層シーケンスの材料が除去された領域は、充填材料１５によって充填されている。最後に、画素Ｐの２つの主表面は、端部コンタクトを形成することができるコンタクト層３３によって電気的に接触されている。コンタクト層３３は、画素Ｐで発生または受光した光が透明な材料を通過するように、透明な材料、例えばＩＴＯを有していてもよい。

活性ゾーン５は、１つ以上の量子井戸などの構造体を含んでいる。そのバンドギャップは、放出される光の所望の波長に合わせられる。最大厚さｄ_ｃは、すべての基本モードが材料遷移部９の活性ゾーン５に沿って次の画素Ｐに伝搬するのを防ぐように選択されている。この条件での材料遷移部９の活性ゾーン５の最大厚さｄ_ｃは、導波路に対応する材料遷移部９の活性ゾーン５とクラッド層７との間の屈折率差に依存している。一般的に、これは材料遷移部が可能な限り薄くなっているのが望ましいことを意味している。これにより、一方では、水平方向に波が伝搬し得ないため、光学モードの漏話が難しくなる。他方では、最大厚さｄ_ｃが小さいことで、更なる電気漏話の発生が難しくなる。活性ゾーンを取り囲む活性ゾーン５の薄いクラッド層７は、一般的に高いシート抵抗を示し、僅かな電流しか流すことができない。さらに薄くすると、この場合も抵抗が増加するため、電気漏話が減少する。

さらに、最大厚さｄ_ｃは、屈折率と活性ゾーン５の厚さとに依存する。ここで、最大厚さｄ_ｃは、活性ゾーン５の厚さ以上である。最大厚さｄ_ｃは、隣り合う画素Ｐの間の距離にも依存する。距離が長くなればなるほど、最大厚さｄ_ｃを大きくすることができる。最大厚さｄ_ｃの推奨範囲は１μｍ以下３０ｎｍ以上である。

図１３８に示した各層の厚さは、ドーピング材料を含めた使用される材料、濃度と深さとの関係を示すドーピングプロファイル、側壁の角度、画素サイズ、画素間の隙間およびアレイ全体のサイズによって異なる。総厚さの下限は約１００ｎｍである。

画素Ｐに適した材料系は、例えばＩｎ（Ｇａ，Ａｌ）Ａｓ（Ｓｂ，Ｐ）、ＳｉＧｅ、Ｚｎ（Ｍｇ，Ｃｄ）Ｓ（Ｓｅ，Ｔｅ）、Ｇａ（Ａｌ）Ｎ、ＨｇＣｄＴｅである。コンタクト層３３に適した材料としては、例えばＡｕ、Ａｇ、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｒ、Ｒｈ、Ａｌ、Ｎｉなどの金属が、単独でまたはＺｎ、Ｇｅ、Ｂｅとの合金として挙げられる。さらに、この材料を充填材料１５として使用することで、充填機能に加えて結合材料としての役割も果たすことができる。さらに、導電性を有する材料は、反射性などの特性も期待できる。例えばＺｎＯまたはＩＴＯ（ＩｎＳｎＯ）などの透明な導電性酸化物も接触用のコンタクト層３３として用いることができ、アレイのｐ側またはｎ側のいずれかに共通のコンタクトを提供する。

透明な絶縁体として、例えば、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒ、Ｎｂ、Ａｌ、Ｓｉ、Ｍｇのフッ化物、酸化物および窒化物などの誘電体を用いることができる。この材料はパッシベーション層１３に使用することができる。さらに、この材料を充填材料１５として使用することができ、この場合、この材料は、充填機能に加えて電気絶縁体としての役割も果たすことができる。活性ゾーン５とクラッド層７の屈折率の値は、使用される材料に完全に依存する。

最大厚さｄ_ｃは、パッシベーション層１３および／または充填材料１５によって作り出される誘電体の屈折率にも依存する。活性ゾーン５と誘電体との屈折率差が小さいほど、漏話が等しくなるように最大厚さｄ_ｃを大きくすることができる。

図１３９は、画素アレイＡの第２の構成例を横断面図で示したものである。ここで図１３９に示すアレイＡは、比較的小さなバンドギャップを有する光吸収材料１７が、層シーケンスの除去された材料の領域を少なくとも部分的に埋めているという点で、図１３８に示すアレイＡとは異なる。さらに、材料遷移部９にはパッシベーション層１３が形成されていないため、光吸収材料１７は材料遷移部９に直接隣接している。画素Ｐの露出した表面領域１１のみが、それぞれのパッシベーション層１３によって、電気的に絶縁され、パッシベーションされている。パッシベーション層の材料は、材料３と１７との間で電気的な短絡が起こらないように、例えば二酸化ケイ素を有していてもよい。

あるいは図１３９では－そこには示されていないが－２つの画素Ｐの間の材料遷移部９の片側－図１３９では上側または下側だけ－が光吸収材料１７によって満たされている。他方では、例えば、パッシベーション層１３を間に挟んで、材料遷移部９に充填材料１５を形成する。光吸収材料１７を使用することで、光漏話がさらに抑制される。画素Ｐの間の光吸収材料１７は、材料遷移部９の領域で活性ゾーン５から出射する光を吸収することで、導波路を縮小させる。材料遷移部９に沿って導波路の減衰が起こる。

光吸収材料１７として適切なのは、最初に導波路として機能する材料遷移部９のバンドギャップよりも小さいバンドギャップを有する金属、合金、誘電体または半導体である。これにより、光のエネルギーも大きくなり、材料１７によって吸収されることになる。例えば、赤色の波長を５０％吸収するフローティングアイ（floatendes Auge）を使用することができる。光吸収材料１７は、材料遷移部９において、例えばＣＶＤ（化学気相成長法；chemical vapour deposition）またはＰＶＤ（物理気相成長法；physical vapour deposition）によりエピタキシャル層を作製することで成長させられる。ここでは、クラッド層７の上に光吸収材１７を施与または成長させた。

図１４０Ａは、本発明による画素アレイＡの第３の構成例を横断面図で示したものである。ｎ型ドープ側および／またはｐ型ドープ側から除去された画素アレイの層シーケンスの材料の位置には、除去された材料、特にドープされた材料または充填材料１５に比べて屈折率が高められた材料１９が形成されるが、この屈折率は、クラッド層７または活性ゾーン５の屈折率よりも大きくならないようにすることが望ましい。これにより、材料遷移部９での導波路も減衰する。最後に、基板３５上の層シーケンスは、保護トップ層３７によって覆われている。

屈折率を高めた材料１９は、例えば、化学的または物理的な気相成長により、材料遷移部９でエピタキシャル成長させられる。施与または成長は、それぞれ２つの画素Ｐの間の元のｎ型ドープおよび／またはｐ型ドープされた層材料を除去した後と、画素Ｐの露出した表面領域１１、特に側面をパッシベーション層１３の施与によってパッシベーションした後に行われる。

ここでは、屈折率を高めた材料１９をクラッド層７上に施与または成長させた。材料遷移部９にはパッシベーション層１３は形成されていない。これは、材料遷移部９より下の領域を表している。例えば、ＡｌＧａＡｓを有する材料遷移部９の活性ゾーン５上に、屈折率を高めた材料１９としてＧａＡｓを成長させてもよい。あるいは屈折率を高めた材料１９は、屈折率を高める材料２１を、クラッド層７までか、またはクラッド層７内の充填材料１５に拡散または注入することによって形成される。これは、図１４０Ａでは、材料遷移部９の上の領域で表されている。屈折率を高めた材料１９は、図１４０Ａにおいて、材料遷移部９の上方および／または材料遷移部９の下方に形成されていてもよい。屈折率が大きい材料１９のない領域は、充填材料１５で充填されていてもよい。

図１４０Ｂは、提案された原理に従った画素アレイの第３の構成例の材料遷移部の領域における光の伝搬のシミュレーションを示している。上側のみがエッチングされ、屈折率を高めた材料１９が充填された材料遷移部９の横断面図が示されている。屈折率を高めた材料１９は、量子井戸材料５と同等の屈折率を有している。すなわち、このグラフでは、活性ゾーン５と屈折率を高めた材料１９とを濃い灰色で示している。クラッド層７もしくはｎ型ドープ層１の非エッチング半導体材料と充填材料１５とは白色で示している。

厚さ０．１μｍの層は、活性ゾーン５もしくは量子井戸材料の領域である。厚さ０．０５μｍの層は、依然として「残留クラッド」もしくは「残留クラッド層７」である。厚さ１μｍの層は、屈折率を高めた材料１９である。

２つの画素Ｐの間の材料遷移部９の領域では、屈折率が３．５で層厚が０．１μｍの活性ゾーン５が、屈折率が３の下側の非エッチングｎ型ドープ層１の上に配置されている。この第１の内層の上には、材料遷移部９の第２の内層として、屈折率３のクラッド層７が層厚０．０５μｍで形成されている。当該クラッド層７上には、屈折率が３．５に高められており、層厚が１μｍである材料１９の比較的厚い第３の内層が形成されている。第３の内層は、屈折率が例えば約３の充填材料１５を有する層で覆われている。

この層構造のシミュレーションでは、真空光の波長を０．６３μｍと仮定した。ここで発生した光は、ＴＭ偏光および／またはＴＥ偏光されていてもよい。磁界の方向が、入射ベクトルと表面法線とで構成される面（「入射面」）に対して垂直な場合をＴＭ偏光（ＴＭ＝直交磁界）、電界が入射面に対して垂直な場合をＴＥ偏光（ＴＥ＝直交電界）と言う。このシミュレーションでは、図１４０Ｂは、空間的な広がりｘの値をμｍ単位でｘ軸とともに示している。ｙ軸は電界強度Ｅのｙ成分の値を示している。図１４０Ｂは、基本モードＴＥ０が活性ゾーン５から発生し、導波路として機能する材料遷移部９の上方および／または下方の２つの画素Ｐの間に存在する更なる光学障壁によって停止される様子を示している。光学障壁は、ここでは、上述した図１４０Ａの層構造に従って、屈折率の異なる層間の界面である。基本モードＴＥ０は、屈折率を高めた材料１９の厚い第３の内層に入り、隣り合う画素Ｐには入らない。

実際には、屈折率の大きい材料は、特にバンドギャップが小さいことから、吸収性の高い材料でもある場合が多い。

図１４１は、画素アレイＡの第４の構成例を横断面図で示したものである。図１４１では、他の図１４１～図１４０Ａと同じ参照符号は、同一の特徴を示している。図１３８に記載の構造とは対照的に、ここでは２つの充填層１５と２つのパッシベーション層１３との間で追加の材料２３，２４が材料遷移部９の活性ゾーン５内に導入されており、これにより導波路として機能する材料遷移部９の電気的および／または光学的な導電性が効果的に低減される。追加の材料は、一方では、材料遷移部９の活性ゾーン５における光吸収を高める材料２３である。画素Ｐの間の活性ゾーン５における吸収の増加は、活性ゾーン５の材料のバンドギャップを減少させることによって行われる。このために、バンドギャップを減少させる要素が、材料遷移部９の活性ゾーン５内に注入または拡散される。特に、画素Ｐの間の活性ゾーン５の中心領域には、ドーパントが拡散または注入される。バンドギャップの減少は、いわゆるバンドギャップの繰り込みによって行われる。材料遷移部９に沿って導入される材料２３の量が多いほど、活性ゾーン５内での光の吸収は大きくなる。

代替的または累加的に、追加の材料は、他方では、材料遷移部９の活性ゾーン５内で電気抵抗を高める材料２４である。このために、電気抵抗を高める要素が、材料遷移部９の活性ゾーン５内に注入または拡散される。こうした電気抵抗の更なる増加は、１つの画素Ｐから隣り合う画素Ｐへの電気クロストークをさらに減少させる役割を果たす。例えば、電気抵抗を高めるために、ＩｎＧａＡｓＰを有する材料遷移部９の活性ゾーン５にＦｅを導入してもよい。材料遷移部９に沿って導入される材料２４の量が多いほど、２つの画素Ｐの間の材料遷移部９の活性ゾーン５の電気抵抗の増加が大きくなる。

両方の材料２３，２４は、パッシベーション層１３の施与に先立って、それぞれの材料遷移部９の活性ゾーン５内に拡散または注入される。

図１４２Ａは、画素アレイＡの更なる構成例を横断面図で示したもので、図１３８の構造とは対照的に、材料遷移部の領域に光学構造体２５が導入されている。構造体２５は、材料遷移部９の活性ゾーン５に沿って、２つの充填層１５と２つのパッシベーション層１３との間に導入されている。これにより、２つの画素Ｐの間の導波路として機能する材料遷移部９の光伝導性が低下する。導波路が縮小される。光学構造体２５は、フォトニック結晶やブラッグミラーなどの誘電体構造体であってもよい。構造体２５は、活性ゾーン５の上側、下側または両側の材料遷移部９に沿って屈折率の周期的な構造体を形成し、この結果、光学的バンドギャップが生じ、材料遷移部に沿ってフォトンの伝搬が防止される。

光学構造体の周期性は、光の波長、光学構造体の大きさ、パターニングされた材料遷移部９の長さや、使用される材料の屈折率に依存する。図１４２Ａでは、導波路として機能する材料遷移部９の下側には、１つの光学構造体２５のみが示されている。この光学構造体２５はまた、導波路として機能する材料遷移部９の上側に形成されていてもよい。図１４２Ａに示す光学構造体２５はブラッグミラーである。光学構造体２５を形成した後、パッシベーション層１３の施与が行われる。

図１４２Ａの例の延長線上にあるものが図１４２Ｂに示されている。表面上には変換材料４１もしくは４２が施与されている。変換材料４１，４２のそれぞれは、２つのμ－ＬＥＤの間のほぼ中央にまで達している。μ－ＬＥＤの壁自体が反射性であるため、μ－ＬＥＤの活性層で生成された光は、当該壁によって変換材料の方向に向けられる。μ－ＬＥＤから変換材料に入射した光は、そこで変換される。任意の反射層を変換材料の間に設けることで、漏話を防ぐことができる。

各画素の変換材料の表面には、光を導くためのフォトニック構造体３４，３７が堆積されている。別の構成では、フォトニック構造体は、変換材料あるいは半導体材料にまで及んでいる。

図１４３は、本発明による画素アレイＡの第６の構成例を横断面図で示したものである。図１３９に記載の構造とは対照的に、ここでは、２つの充填層１５において、材料遷移部９の活性ゾーン５に沿って、導波路として機能する材料遷移部９の両方の主表面に、２つの互いに対向する電気的コンタクト２７がさらに導入されており、これにより、２つの画素Ｐの間の導波路として機能する材料遷移部９の電気的および／または光学的な伝導性が効果的に低減される。これらの互いに対向する電気的コンタクト２７は、２つの画素Ｐの間のそれぞれの材料遷移部９の両主表面に電気バイアス（Bias）を印加する。

印加された電気バイアス（Bias）により静電界が発生し、それによって、最初に導波路として機能する材料遷移部９の光学的特性は、材料遷移部９に沿った導波路が効果的に減少するように変化する。

最初は導波路として機能する画素Ｐの間の材料遷移部９に電気バイアス（Bias）を印加すると、例えば電気吸収変調器などで用いられる、いわゆる「量子閉じ込めシュタルク」効果（ＱＣＳＥ）により、導波路での光の吸収が増加させられる。電気吸収変調器では、電界を印加することによって、半導体の基本的な吸収が効果的に増加させられる。それに応じて、画素Ｐの間の光漏話が低減される。電気的コンタクト２７としては、従来のショットキーコンタクトまたは金属絶縁体のコンタクトが適している。さらに、電流を流さずにストリップ片を曲げるために従来から使われているものすべてが適している。

２つの互いに対向する電気的コンタクト２７を形成した後、この２つの互いに対向する電気的コンタクト２７、特に充填材料１５が形成された表面であって画素Ｐに隣り合う表面にパッシベーション層１３の施与が行われる。他の図１３８～図１４２Ａと同一の参照符号は、図１４３における同一の特徴を示している。

図１４４は、本発明による画素アレイＡの第７の構成例を横断面図で示したものである。図１４３の構成とは対照的に、ここでは電界は内在的に、すなわち適切な材料系を選択することによって生成される。このために、ｎ型ドープ材料２９および／またはｐ型ドープ材料３１の少なくとも１つの層が、材料遷移部９の２つの主表面のうちの少なくとも１つの面に、これによって電界が発生するように配置され、その結果、電界は材料遷移部９に更なる手段なしに組み込まれることになる。ドープされた材料の層のみが、材料遷移部９の２つの主表面の一方の主表面に形成され、材料遷移部９の他方の主表面の層はドープされていない場合、材料遷移部９内での光吸収を増加させるための電界として十分な、いわゆるディプリーション電界（Verarmungsfeld）が供給される。あるいは材料遷移部９内での光吸収を増加させるための電界は、材料遷移部９の一方の主表面にｎ型ドープ材料の層２９を形成し、材料遷移部９の反対側の主表面にｐ型ドープ材料の層３１を形成することによって生成される。

電界を供給するために使用される材料、特にｎ型ドープ材料２９、ｐ型ドープ材料３１、および場合によっては非ドープ材料は、ＣＶＤ（化学気相成長法）またはＰＶＤ（物理気相成長法）によってエピタキシャル成長させられ、薄い導波路上の隣り合う画素Ｐの間にビルトインバイアス（Bias）が供給されるようになっている。ｎ型およびｐ型ドーピングのために、例えば、ＩｎＧａＡｌＰにＳｉおよびＺｎをドープすることができる。

ドープされた材料２９および／または３１によって、図１４３に記載の構成形態と同じ効果を有するバイアス（Bias）が供給される。さらに、材料遷移部９にパッシベーション層１３が必要ないため、電界を供給する材料は、材料遷移部９に直接隣接している。画素Ｐの露出した表面領域１１のみが、それぞれのパッシベーション層１３によって電気的に絶縁され、パッシベーションされている。この層の材料は、例えば二酸化ケイ素を有していてもよい。画素Ｐは、電気的コンタクト層３３によって電気的に接続されている。

図１４５は、画素アレイＡの第８の構成例を横断面図で示したものである。この場合、活性ゾーン５は制御された方法でエッチングされた。言い換えれば、活性ゾーン５のダメージまたは材料遷移部の領域における活性ゾーン５の欠陥の形成は、ここでは制御された方法で許可されている。図１４５によれば、材料遷移部９は、その中心で、材料遷移部９が形成されている２つの画素Ｐに完全に割り込んでいる。２つの画素Ｐへの遷移部には、最大厚さｄ_ｃの材料遷移部９が形成されている。

図１４６は、画素アレイＡの第９の構成例を示している。左側には、隣り合う２つの画素Ｐの間の漏話を抑制する２つの異なる構成例が横断面図で示されている。上側の変形例Ｖ１は、図１３８に記載の第１の構成例を示しており、下側の変形例Ｖ２は、図１４２Ａに記載の第４の構成例を示している。右側には、４つの互いに隣り合う画素Ｐの平面図が示されている。

各画素Ｐには４つの隣り合う画素Ｐが割り当てられており、第２の変形例Ｖ２に従って、ここではｘ方向に沿って材料遷移部９が形成されている。第１の変形例Ｖ１によれば、ｙ方向に沿って材料遷移部９が形成されている。原則的には、特に本願で説明した構成例に従って、各材料遷移部９は他の材料遷移部９とは異なるように構成されていてもよい。原則的には、材料遷移部９は、それぞれの空間方向に沿って同じ構成にされていてもよい。材料遷移部９は、所望のパターンに従って形成されていてもよい。それぞれの空間方向に沿った材料遷移部９の構成形態は交互に現れてもよい。

このようにして、本願に記載のアレイＡは、材料遷移部９の構成例の組み合わせだけでなく、すべての可能な構成例もしくは変形例を含む。図１４６の平面図に基づき、例えば方向に応じてすべての変形例Ｖの組み合わせが可能であることがわかる。このことは、画素Ｐのすべての可能な形状にも当てはめられ、画素Ｐは、丸みを帯びていても角張っていてもよいが、この場合は特に長方形である。

図１４７は、画素アレイＡを製造するための本発明による方法の一構成例を示している。光電子画素ＰのアレイＡを製造するための方法は、以下のステップを有している。第１のステップＳ１では、アレイＡに沿って、ｎ型ドープ層１とｐ型ドープ層３との全体的に平面な層シーケンスが作製され、その間に活性ゾーン５が形成される。本出願では、さまざまな技術が説明および開示されている。

第２のステップＳ２では、形成される画素Ｐの間で、ｎ型ドープ側およびｐ型ドープ側から、特にエッチングによって、層シーケンスの材料が除去される。これは、少なくとも活性ゾーンが材料遷移部として残るように行われる。同様に、薄いクラッド層７も、材料遷移部９の活性ゾーン５の上側、下側または両側に残すことができる。そのため、厚さｄ_ｃが大幅に減少し、光学モードが画素間の横方向に伝搬し得なくなる。同様に、抵抗値が高いため、電気漏話も減少する。総じて、材料遷移部９の電気的および／または光学的な伝導性が低下する。

厚さｄ_ｃは、アレイＡの仕様や、輝度または応答感度など所望のデバイスの仕様に応じて要求される十分な薄さである。材料遷移部の領域の厚さは、特に材料系と放出された光の波長とに依存する。

一態様では、すべての基本モードが活性ゾーン５に沿って直近の画素Ｐに伝搬するのを防ぐように、活性ゾーン５のそれぞれの側の薄いクラッド層７までもしくは薄いクラッド層７内に、または活性ゾーン５まで両側からエッチングが行われる。この条件における材料遷移部９の活性ゾーン５の最大厚さｄ_ｃは、活性ゾーン５と、導波路として機能する材料遷移部９のクラッド層７との間の屈折率差に依存する。

最大厚さｄ_ｃを小さくすると、より多くの光が導波路から出射するため、光漏話が減少することになる。さらに、厚さｄ_ｃを減らすことは、電気漏話を減らすことを意味している。個々の画素Ｐの間に残る活性ゾーン５の薄い非ドープのクラッド層７は、ほとんど電流を流すことができない。そのため、電気漏話が少なくなる。

更なるステップＳ３～Ｓ５では、エッチング後に、個々の画素Ｐと導波路とを他の必要な材料で覆い、導波路の外側での光学的および／または電気的な漏話をさらに抑制することができる。ステップＳ３では、材料遷移部９の露出した主表面と画素Ｐの露出した表面領域１１とが、特に二酸化ケイ素を有するそれぞれのパッシベーション層１３によって、電気的に絶縁され、パッシベーションされる。漏話を低減するために、第４のステップＳ４でどのような措置を施すかによって、材料遷移部９の露出した主表面の電気的な絶縁とパッシベーションとを省くことができる。

第４のステップＳ４では、ｎ型ドープ側および／またはｐ型ドープ側から、除去された材料が、例えば充填材料１５によって、少なくとも部分的に置き換えられる。ステップＳ５では、画素Ｐの主表面にコンタクト層３３を成膜し、構造体を電気的に接触させる。一構成によれば、ステップＳ１～Ｓ５は、まずアレイの一方の主表面に対して行い、その後に、基板交換後にアレイの他方の主表面に対して行う。

光学的および／または電気的な漏話をさらに低減するために、最大厚さｄ_ｃを有する材料遷移部９の形成に累加して、第４ステップＳ４において更なる措置を講じることができる。ここでは、いくつかの例を挙げているが、その他の例は、さまざまな構成について上述している。したがって、ｎ型ドープ側および／またはｐ型ドープ側から、除去された材料の領域を、充填材料１５の代わりに、光吸収材料１７および／または光屈折率を高めた材料１９で代替的に充填することができる。この場合、材料遷移部９にはパッシベーション層１３は形成されない。

さらに、第４のステップＳ４では、代替的または累加的に、活性ゾーン５の光吸収および／または電気抵抗を増加させることができる。この場合、さらに、パッシベーション層１３も材料遷移部９に施与することが望ましい。

これらのコンセプトを適用することで、光電子画素ＰのアレイＡ、特にマイクロ画素－エミッタ－アレイおよびディテクタ－アレイを、活性ゾーン５を介したエッチングを行わずに、光学的および電気的な漏話を起こさずに、また活性ゾーンをエッチングした解決策と比較して性能および信頼性の問題を起こさずに製造することが可能である。

図１８０は、μ－ＬＥＤのサブユニットのモジュラーアーキテクチャを示している。これらは、さまざまな横型μ－ＬＥＤを、μ－ＬＥＤモジュールを提供するためのベースモジュールと呼ばれるものに統合したものを示している。ベースモジュールは、キャリアもしくは交換用キャリア１上に形成された第１の層３を有し、第１の層３の上に活性層７が形成され、さらに活性層７の上に第２の層５が形成された層スタックを含んでいる。キャリア１に面していない第２の層５の表面領域には第１のコンタクト９が施与されており、キャリア１に面していない第１の層３の表面領域には第２のコンタクト１１が接続されている。第２のコンタクト１１は、誘電体１０によって活性層７および第２の層５に対して電気的に絶縁されており、キャリア１に面していない第２の層５の表面領域に延在するように形成されている。

ベースモジュールの製造時には、キャリア１に面していない第１の層３の表面領域を、層スタックの作製後に露出する必要がある。すなわち、第２の層５、活性層７および第１の層３の一部が、層スタックの縁部領域で再び除去される。

これは、例えば、少なくとも１つの層スタックのフランクパターニング（Flankenstrukturierung）によって、特に第２の層５の側から行うことができ、少なくとも１つの層スタックの周囲に延在するトレンチが、特にフランクパターニング領域１３に作製される。層スタックはメサ構造体と呼ばれることもある。このトレンチはメサトレンチとも呼ばれている。それに伴い、層スタックのフランク部はメサフランクと呼ばれている。このパターニングは、対応するマスクを用いて行われる。

フランクパターニングの場合、特に誘導結合プラズマＩＣＰまたは反応性イオンエッチングＲＩＥによってエッチング除去された領域に、引き続き、化学気相成長法（気相からの化学蒸着）によって絶縁層または誘電体１０をコーティングすることができる。誘電体として、ＳｉＯあるいはＺｎＯが使用される。第２のコンタクト１１は、ＩＴＯ（酸化インジウムスズ）を有していてもよく、スパッタリングまたは物理気相成長法（気相からの物理蒸着）によって作製される。

複数のベースモジュールは、キャリア１上の少なくとも１つの行と少なくとも１つの列に沿ったＸ－Ｙ平面に沿ったマトリクスとして作製することができる。このために、右側の縁部領域では、浅いフランクパターニングに加えて、更なる深いフランクパターニングもキャリア１と第１の層３を貫通して行われている。領域１５は、深いフランクパターニングに対応している。

このようにして、多数のベースモジュールのマトリクスから１つのモジュールをキャリア１から切り離すことができる。深いフランクパターニングは、エッチング、特にケミカルドライエッチングまたはプラズマエッチングによって行うことができる。

図１８１は、図１８０に記載のベースモジュールＢを、更なるキャリアもしくはエンドキャリア２上に反転させて配置した構成例を示している。更なるキャリアもしくはエンドキャリア２は、光電子構造素子から放出された光を透過させるものであってもよい。さらに、キャリア１の材料は除去されている。これは、例えば、研削除去またはいわゆるレーザーリフトオフ（ＬＬＯ）によって行うことができる。ベースモジュールＢは、このように更なるキャリアもしくはエンドキャリア２上にフリップチップとして配置され、そこで接触している。

図１８２は、キャリア１がないフランク領域１５’を有する更なるベースモジュールＢを備えた図１８１に記載の構成例を示している。両ベースモジュールＢは互いに反対方向に向いており、同一のコンタクト、特に第１のコンタクト９が互いに隣接して配置されている。両ベースモジュールＢは、最初からキャリア１上にマトリクスの隣り合う２列で形成されていてもよい。キャリア１を除去した後、ベースモジュールＢは、更なるキャリアまたはエンドキャリア２上に反転させて配置されている。ここでは、互いに反応方向に向いた隣り合う２つのベースモジュールＢは、共通の層スタックとして作製されている。この場合、図１８２の破線１７’は、２つのベースモジュールの中間にある第２の層５の表面領域となる。しかしながら、漏話を防ぐために、中間の層５はパターニングによって材料除去されている。このような、活性層も切断するパターニングを行った後、実線１７は第１の層３の表面領域を示している。

図１８３は、図１８２に記載の構成例を、コンタクトを別々に接触させた状態で示したものである。第１のコンタクト９と第２のコンタクト１１とは、エンドキャリア２の対応するコンタクトに電気的に別々に接続されている。各モジュールの第１のコンタクト９には第１の接点１９が電気的に接続され、第２のコンタクト１１には第２の接点２１が電気的に接続されている。コンタクト２１と１９とは、前のステップでエンドキャリア２に作られている。次いで、ベースモジュールをエンドキャリア２上に置き、電気的な接続が行われる。

前述の構成と同様に、ここでも追加のパターニングによって中央領域が部分的に除去されている。あるいは当該領域は除去されないままの状態であってもよい。

図１８４は、図１８２に記載の構成例を、第１のコンタクトを共通接触させた状態で示したものである。第２のコンタクト１１は、エンドキャリア２のコンタクトに電気的に別々に接続されている。エンドキャリア２の表面に施与された第１の接点１９は、２つの第１のコンタクト９に電気的に接続されている。第２のコンタクト２１は、第２のコンタクト１１とは電気的に別々に接続されている。

前述の構成と同様に、ここでも追加のパターニングによって中央領域が部分的に除去されている。あるいは当該領域は除去されないままの状態であってもよい。

原則的には、図１８２～図１８４では、２つのベースモジュールＢの間で深いフランクパターニングを行った結果、第１の層３、遷移層７および第２の層５を完全に除去することができる。２つのベースモジュールＢは、フリップチップ技術を用いて、更なるキャリアまたはエンドキャリア２に接触させることができる。

図１８５の上図は、下図に示す２行×２列のベースモジュールＢを有するμ－ＬＥＤモジュールを提供するための、単一のμ－ＬＥＤのベースモジュールＢ案の更なる構成例を描写したものである。上図に示したベースモジュールＢは、ここではキャリア１上に提供されているが、キャリアなしで提供されていてもよい。この平面図では、第１のコンタクト９と第２のコンタクト１１とが見えており、さらに第１の層３、遷移層７および第２の層５が示されている。

図１８５の下図によれば、４つのベースモジュールＢがμ－ＬＥＤモジュールに組分けされている。既にキャリア１の上にあるこのマトリクスは、Ｘ－Ｙ平面に２行×２列で選択されていてもよい。キャリア１上で隣り合う行を製造する場合、行のベースモジュールＢは同じ方向を向いていてもよい。ここでは、下の行は、上のベースモジュールＢとは逆向きに配置されているベースモジュールＢを有している。図１８５の下図に示すμ－ＬＥＤモジュールは、浅いフランクパターニングの後、図示しないキャリア１上になおも配置されていてよい。分離領域を選択することで、長方形の発光ダイオードモジュールへの組分けが行われる。これは、μ－ＬＥＤモジュールを囲む長方形に沿って、深いフランクパターニングにより引き離される。このようにして得られた２×２（２行×２列）のμ－ＬＥＤモジュールは、幅が約２０マイクロメートル、長さが約３０マイクロメートルである。

図１８６のＡ～図１８６のＤは、対向する２つのベースモジュールＢの４つの横断面図を示しており、これらのベースモジュールＢは、反転させて、すなわち、フリップチップとして、更なるキャリアもしくはエンドキャリア２上に配置されている。ベースモジュールＢは、約１０マイクロメートルの幅と約１５マイクロメートルの長さとを有することができる。メサエッチング時のマスキング、特に浅いフランクパターニング部を提供するためのメサエッチング時のマスキングに応じて、μ－ＬＥＤモジュールの前駆体を作り出すことができ、その後、特に深いフランクパターニングによって、キャリア、特にキャリア１から発光ダイオードモジュールへと、または発光ダイオードモジュールとして引き離すことができる。参照符号１０は誘電体を示している。

図１８６のＡによれば、２つの対向する単一のベースモジュールＢが互いに隣接して配置されている。このベースモジュールＢの第１のコンタクト９は、相並んでいるが、接触はしていない。図１８６のＡに記載の横断面図は、第２の層５の側部から浅いフランクパターニング部が導き出されたことを示している。この結果、それぞれのベースモジュールＢもしくは層スタックの周囲に延在する浅いトレンチが作り出される。個々のベースモジュールが分離するように、第１の層３の側部から深いフランクパターニングを行った。この結果、互いにまた接続されている複数のベースモジュールが、まずエンドキャリア２上に配置され、次いでフランクパターニングによって側部３から分離される。元々あったキャリア１は除去した。

図１８６のＢによれば、２つの対向する単一のベースモジュールＢが、同様に互いに隣接して配置されている。このベースモジュールＢの第１のコンタクト９は、相並んでいるが、接触はしていない。図１８６のＢに記載の横断面図は、層スタックの浅いフランクパターニングを第２の層５の側部から行ったことを示している。ここでは、図１８６のＡとは対照的に、層スタックの深いフランクパターニングも、第２の層５の側部から、つまり、深くないフランクパターニングと同じ側から行った。元々あったキャリア１は除去した。

図１８６のＣは、中間的なステップを示している。その後、２つの対向するベースモジュールＢが配置され、これらは互いに一体となって作製される。このベースモジュールＢの第１のコンタクト９は互いに隣接している。隣り合う２つの互いに対向するベースモジュールの共通の層スタックが作製され、ここでは、第１の層３、遷移層７および第２の層５のそれぞれがエンドキャリア２に沿った１つのユニットとして作製されている。図１８６のＣに記載の横断面図は、層スタックの深くないフランクパターニングが第２の層５の側部から行われたことを示しており、それによって２つの第２のコンタクト１１の縁部領域のみが浅いフランクパターニング部を有している。２つの第１のコンタクト９の間の領域は、フランクパターニングされておらず、すなわち、そこでの第２の層５は未処理のままである。接触後、ここでは図１８６のＡのように第１の層３の側部から層スタックの深いフランクパターニングが実施され、モジュールが分離される（図示せず）。元々あったキャリア１は除去した。

図１８６のＤによれば、２つの対向するベースモジュールＢが同様に配置されており、これらは互いに一体となって作製された。このベースモジュールＢの第１のコンタクト９は互いに隣接している。隣り合う２つの対向するベースモジュールの共通の層スタックが作製され、ここでは、第１の層３がエンドキャリア２に沿った１つのユニットとして作製された。図１８６のＤに記載の横断面図は、層スタックの深くないフランクパターニングが第２の層５の側部から行われ、それによって浅いトレンチがそれぞれのベースモジュールＢの周りに作製されたことを示している。特に、２つの第１のコンタクト９の間の領域は、フランクパターニングされており、すなわち、そこでの第２の層５および遷移層７ならびに第１の層３の一部も、第２のコンタクト１１の縁部領域と同様に、そこでは除去されている。層スタックの深いフランクパターニングは、ここでは図１８６のＢと同じように第２の層５の側部から行われた。図には小さなウェブのみが残っているが、これは必要に応じてさらに分離することができる。

図１８７は、下図に示す２行×３列（２×３）のベースモジュールＢを有するμ－ＬＥＤモジュールを提供するためのベースモジュールＢ案の更なる構成例を描写したものである。上図のベースモジュールＢは、ここではキャリア１上に提供されているが、キャリアなしで提供されていてもよい。この平面図では、第１のコンタクト９および第２のコンタクト１１、ならびに第１の層３、遷移層７および第２の層５が確認できる。

図１８７の下図によれば、６つのベースモジュールＢがμ－ＬＥＤモジュールに組分けされている。既にキャリア１の上にあるこのマトリクスは、Ｘ－Ｙ平面に２行×３列で選択されている。キャリア１上で隣り合う行を製造する場合、行のベースモジュールＢは同じ方向を向いている。ここでは、下の行は、上のベースモジュールＢとは逆向きに配置されているベースモジュールＢを有している。図１８７の下図に示すμ－ＬＥＤモジュールは、浅いフランクパターニングの後、キャリア１上になおも配置されていてよい。分離領域を選択することで、下図に示す長方形の発光ダイオードモジュールへの組分けが行われる。これは、μ－ＬＥＤモジュールを囲む長方形に沿って、深いフランクパターニングにより引き離すことができる。このようにして得られた２×３（Ｘ－Ｙ平面で２行×３列）のμ－ＬＥＤモジュールは、幅が約３０マイクロメートル、長さが約３０マイクロメートルである。この方法により、ベースモジュールからマトリクスの任意の組み合わせを引き離し、μ－ＬＥＤモジュールとして製造することができる。

図１８８のＡ～図１８８のＤは、図１８７の下図の描写によるμ－ＬＥＤモジュールの２つの対向するベースモジュールＢの４つの横断面図を示している。

図１８８のＣは、図１８６のＣとは対照的に、第１のコンタクト９が、エンドキャリア２上に作り出された共通の第１の接点１９によって電気的に接続され、接触していることを示している。第２のコンタクト１１は、エンドキャリアの第２の接点２１に個別に電気的に接続されている。

図１８８のＤは、図１８６のＤとは対照的に、第１のコンタクト９がエンドキャリア２の第１の接点１９に個別に電気的に接続され、第２のコンタクト１１が第２の接点２１に個別に電気的に接続されていることを示している。

図１８９は、キャリア（ウェハまたはキャリア１）のベースモジュールＢを有するマトリクスを、Ｘ－Ｙ平面に組分けした状態で示す平面図である。ベースモジュールＢは、最初からキャリア（特にキャリア１）上に同じ向きで作製されている。ベースモジュールＢの回転または方向転換は行わなかった。作製されたそれぞれのμ－ＬＥＤモジュールは、ここではベースモジュールＢをＹ方向に１つだけ有し、そのため１行になっている。Ｘ方向には、任意の数のベースモジュールを提供することができる。図１８９では、ベースモジュールＢが４つのμ－ＬＥＤアレイまたはμ－ＬＥＤモジュールＭに組分けされている。

図１９０は、キャリア（ウェハまたはキャリア１）のベースモジュールＢを有するマトリクスを、別様に組分けした状態で示す平面図である。ここでは、隣り合う２つの行のベースモジュールＢは、これらの行のうちの１つの行のベースモジュールＢを方向転換させることによって、互いに反対方向に向いている。点線は、まだ個片化されていないμ－ＬＥＤモジュールＭの長方形を表している。図１９０は、Ｙ方向に沿って１行または２行のμ－ＬＥＤモジュールＭを示しており、Ｘ方向の列数は任意であり得る。

図１９１は、キャリア、特にキャリア１またはウェハのベースモジュールＢを有するマトリクスを、さらに別様に組分けした状態で示す平面図である。この組分けにより、Ｘ－Ｙ平面に３行×５列を有する長方形のμ－ＬＥＤモジュールＭが作り出される。したがって、μ－ＬＥＤモジュールＭは、長方形に均一に分配された１５個のベースモジュールＢを有している。ベースモジュールＢは、１行に互いに等間隔で置かれている。同様に、各列も互いに等間隔に置かれている。ここでは、すべてのベースモジュールＢが同じ向きになっている。

図１９２は、キャリア、特にキャリア１またはウェハのベースモジュールＢを有するマトリクスを、さらに別様に組分けした状態で示す平面図である。この組分けにより、Ｘ－Ｙ平面に４行×３列の長方形のμ－ＬＥＤモジュールＭが作り出される。したがって、ここでのμ－ＬＥＤモジュールＭは、１２個のベースモジュールＢを有し、それらは長方形の中に均一に分配されている。ベースモジュールＢは、１行に互いに等間隔で置かれている。ベースモジュールＢは、２つのペアの行を含んでおり、１つのペアの行では、両行のベースモジュールＢは互いに反対方向に向いており、互いに等間隔で置かれている。各ペアの行の互いの間隔は、１つのペアの行の各行の間隔と異なっていてもよい。このようにして、キャリア１またはウェハ上にμ－ＬＥＤのチップ集団を形成することができる。その結果、モジュラー型のμ－ＬＥＤアーキテクチャが得られる。

製造されたμ－ＬＥＤモジュールＭは、例えば、フリップチップ技術を用いて電気的に接触させ、例えば、μ－ＬＥＤディスプレイに組み込むことができる。ベースモジュールＢは、電気的に直列に接続したり、電気的に並列に接続したりすることも可能である。

図１９３Ａは、中間転写ステップの後または既に前に、μ－ＬＥＤモジュールが発光側にパターニングされた構成を示している。この場合、発光側の半導体層には、周期的に配置された複数の穴がエッチングされており、これらはいわゆるネガ型のピラーまたはカラムと呼ぶことができる。これにより、空気で満たされた穴よりも周囲の半導体材料の方が屈折率が大きくなるため、屈折率が周期的に変化する。本構成形態では、周期構造体の深さはほぼ活性領域にまで及んでいるが、少なくとも放出された光の波長のオーダーではある。本構成の場合、半導体材料の穴は埋められていない。しかしながら、一方では所望の光学的特性を得るために、他方では平坦な表面を得るために、異なる屈折率を有する材料を充填することが好都合であり得る。

μ－ＬＥＤモジュールは、深いフランクパターニングの後と完全なエッチングの後とに、バックプレーン上に転写される。この場合、組み合わされたベースモジュールのμ－ＬＥＤのサイズが定義されていることは、これにより間隔が確定的に定義されるため、特に適している。さらに、異なるサイズのモジュールを転写するために、場合によってはある部類のスタンプを使用することも可能である。図１９３Ｂは、本願明細書で後ほど詳しく説明しているように、スタンプを用いた、かかる転写プロセスの例を示している。スタンプ２０は、確定された間隔を空けて配置された複数のパッド２１および２２を有しており、これらのパッドの各々は、本願に記載されているように、表面張力もしくは表面電荷を受けることができる。パッドの間隔は、各ベースモジュールの個々のベースモジュールのサイズに対応している。

ベースモジュールまたはμ－ＬＥＤモジュールを複合品から取り出して転写する場合、スタンプはモジュールに面している側に電位を発生させ、この電位がパッドに付着する。ここでの付着力は、パッドの電荷または電圧で決まる。そのため、この点において、パッドにより発生する静電気力が十分であれば、より大きなモジュールの搬送も可能である。

図１９４は、発光ダイオードモジュールを製造するための提案された方法の一構成例を示している。第１のステップＳ１では、ベースモジュールを提供する少なくとも１つの層スタックが作製される。これは、キャリア１上に形成された第１の層を有し、第１の層の上に活性層が施与され、さらに活性層の上に第２の層が施与される。活性層は、量子井戸などを含んでいてもよい。

第２のステップＳ２では、キャリア１に面していない第１の層の表面領域を露出させる。最後に、第３のステップでは、キャリア１に面していない第２の層の表面領域に第１のコンタクトを施与する。さらに、キャリア１に面しておらず露出した第１の層の表面領域に第２のコンタクトが作製される。第２のコンタクトは、誘電体によって遷移層および第２の層に対して電気的に絶縁されており、キャリア１に面していない第２の層の表面領域に広がっている。

このようにして、任意の数のベースモジュールをウェハまたはキャリア１上にマトリクスとして作製し、ベースモジュールをμ－ＬＥＤモジュールに組分けし、次いでこれらを個片化することができる。発光ダイオードモジュールは、マトリクスのＸ－Ｙ平面において、好ましくは長方形または正方形の形状を有している。この形状において、ベースモジュールは互いに行と列とに等間隔で規則的に配置されていてもよい。ベースモジュールは、マトリクスに沿って、好ましくはウェハ、キャリアまたは交換用キャリア１上に均一に分配して作製および配置されている。

ここで示す製造方法は非常に単純化されている。むしろ、ここに記載されているさまざまな技術を使用することもできる。例えば、各ベースモジュールは、バンド構造の変化に対応したドーピングにより、電流狭窄を有していてもよい。ベースモジュールは場合によっては個片化されるため、さらに、量子井戸インターミキシングなどの措置によって、可能性としてあり得る所定の破断点で材料系および活性層のバンドギャップを変化させることが好都合である。これにより、バンド構造の電位が変化して電荷キャリアが反発するため、可能性としてあり得る縁部欠陥箇所での非放射再結合が減少する。さらに、製造されたμ－ＬＥＤモジュールは、放射パターンを改善するために表面にパターニングを施すことができる。そのため、より大きなモジュールまたは異なる色のモジュールにフォトニック結晶または変換層を施与することが可能である。加えて、各μ－ＬＥＤモジュールには独自の駆動制御機能を持たせることができるが、これは既にエンドキャリア２に実装されている。

他の態様では、このようなサブユニットにセンサーを搭載できるかどうか、搭載できるとしたらどの程度できるかという問題が関係している。前述のように、製造され組分けされたモジュールは、例えばバックプレーンなどのターゲットマトリクスに転写される。

図１９５は、ここで提示されているモジュールによって製造される、このようなセンサーを備えたディスプレイを製造するための提案された方法のステップＳ１～Ｓ５を示している。

この方法では、第１のキャリア３もしくはエンドキャリア上に行と列とに並置された構造素子、特にμ－ＬＥＤ５の全体的に平面のターゲットマトリクスを用いて、μ－ディスプレイが製造される。μ－ＬＥＤ自体はモジュールの一部となる。

第１のステップＳ１では、スタートマトリクス７のキャリアもしくは交換用キャリア１７上に多数のμ－ＬＥＤ５が形成される。スタートマトリクス７におけるμ－ＬＥＤ５の間隔とサイズは、第１のキャリアもしくはエンドキャリア３上のその後のターゲットマトリクス１の空所の間隔とサイズに対して、一定の、特に整数の比率になっている。μ－ＬＥＤは、本願に記載されている方法で形成される。特に、モジュール構造を得るために、深いメサエッチング用のウェハが準備される。個々のμ－ＬＥＤは、その後にターゲットマトリクス上のサブ画素あるいは画素を形成する。この点において、スタートマトリクス７は、ターゲットマトリクス１の少なくとも一部と一致することができる。このようにして、構造素子５の群を、この部分に関して交換用キャリア１７からエンドキャリア３に移すことができる。したがって、μ－ＬＥＤがその上に形成された交換用キャリアは、μ－ＬＥＤのサイズおよび間隔に関して、エンドキャリアと少なくとも部分的に一致することができる。

第２のステップＳ２では、交換用キャリア１７上で、特に深いメサエッチングによって、μ－ＬＥＤ５を組分けして多数のモジュール９が形成される。

Ｓ２に続くステップＳ３では、このようにしてパターニングされたモジュール９が、特にレーザーリフトオフまたは機械的もしくは化学的プロセスによって交換用キャリア１７からリフトアップされ、次いでモジュールとしてエンドキャリア３ひいてはターゲットマトリクス１上に転写される。μ－ＬＥＤ５に接触するモジュールのコンタクト領域は、転写後のターゲットマトリクスのコンタクト領域に対応するように構成されている。言い換えれば、エンドキャリア３ひいてはターゲットマトリクス１の少なくとも一部の領域について、モジュールと、交換用キャリア１７上にコンタクト領域を有するμ－ＬＥＤとは、交換用キャリア１７上のμ－ＬＥＤ５の間の距離がエンドキャリア３のターゲットマトリクス１上のμ－ＬＥＤ５の間の距離と同じになるように、行と列とに並置されている。

第４のステップＳ４では、モジュール９は、ターゲットマトリクス１の一次エンドキャリア３上に、多数の占有されていない場所１１がこのターゲットマトリクス１に残るように位置決めされ、電気的に接続される。このために、モジュール自体を不均等に構成して、例えば１つのモジュールが欠けるように構成してもよい。あるいはモジュールを、一部の位置、例えば行または列が空いたままとなるように、ターゲットマトリクスに転写してもよい。

第５のステップＳ５では、占有されていない場所１１に、少なくとも部分的にそれぞれ少なくとも１つのセンサー素子１３が位置決めされ、電気的に接続される。

図１９６Ａは、μ－ＬＥＤ、モジュールおよび交換用キャリアの間のさまざまな態様と違いを表したものである。交換用キャリア１７は、本願に開示されている複数のステップで、少なくとも１つの活性層を含むさまざまな半導体層が堆積されたサファイア基板を含んでいる。交換用キャリア１７上には、浅いエッチングによってμ－ＬＥＤのスタートマトリクス７が作り出される。μ－ＬＥＤ５は、まだ互いに接続されており、浅いエッチングによって生じた互いに電気的に絶縁された領域のみを有しているので、個別に応答可能である。このような方法は、本願に開示されている。一態様では、縦型μ－ＬＥＤが、基板に面している第１のコンタクトと、基板に面していない第２のコンタクトとで形成される。しかしながら、本構成以外にも、コンタクトが同一面で隣り合っているフリップチップ型のμ－ＬＥＤを作製することも可能である。この例では、μ－ＬＥＤ５をフリップチップとして構成しており、そのため、２つのコンタクトは基板に面しておらず、互いに電気的に絶縁されている。μ－ＬＥＤ５は、方形型の素子を形成している。μ－ＬＥＤ５はベースとなる素子で、例えば幅が約１０μｍ、長さが約１５μｍである。図１９６Ａの左側には、ベースユニットとしての構造素子５が示されている。

追加で行われる、今度は深いメサエッチング（これは図１９５の第２ステップＳ２に相当）によって、μ－ＬＥＤ５はモジュール９に組分けされる。図１９６Ａの真ん中には、１２個の構造素子５のスタートマトリクス７が、浅いエッチングによって交換用キャリア１７上に作製されており、μ－ＬＥＤ５は共通の側部１５に沿って４行×３列で並置されている。図１９６Ａの中央にある太い縁は、このようにして組分けされたモジュール９の周囲を延在しており、複数の構造素子５をまとめることができる。このようにして、２つのモジュール９ａが作製され、モジュール９ａはそれぞれが３つのμ－ＬＥＤ５をまとめている。さらに、２つのμ－ＬＥＤを備えた２つのモジュール９ｂだけでなく、１つのμ－ＬＥＤを備えた２つのモジュール９ｃも作製されている。

図１９６Ｂは、エンドキャリア３に転写された後のモジュールとμ－ＬＥＤを表したものである。エンドキャリア３上には、合計６つの列と行を見ることができるが、その数はもちろん任意に選択されていてもよい。モジュールの配置は、モジュール間の距離がなくなるように、すなわち、構造素子が互いに近くなるように選択されている。しかしながら、このマトリクスに完全には当てはまらないモジュールも選択される。例えば、２×２のモジュールは、ここに示されているエンドキャリアを完全に覆うことができる。しかしながら、２つのモジュールは、２×２のマトリクスとしてではなく、２×１のマトリクスとして構成されるように、すなわち、μ－ＬＥＤを３つだけ有し、そのため１つの場所１１が空いたままとなるように構成されている。このように、上述のタイプの位置決めの場合、２つの場所１１が空いたままとなり、これらの位置はそれぞれのモジュールの配置に依存することになる。空いている２つの位置のうち、左の位置にはセンサー素子１３が置かれている。図示されている構成では、１つの場所だけが既に占有されている。しかしながら、いくつかの構成では、センサー素子は、２つ以上の個々の素子からなっていてもよく、その場合は、占有されていない場所に分配される。

したがって、図１９６Ｂは、モジュール９の形でまとめられ、エンドキャリア３上に配置された多数のμ－ＬＥＤ５を示している。このようにして、一枚の全体的に平面なターゲットマトリクス１が実装されている。μ－ディスプレイの場合、モジュール９がサブ画素として形成され、まとめられる。赤色、緑色および青色の３つの異なる色のモジュール９を作り出し、サブ画素として一緒に画素（画像素子）を発生させるように並置する。次いで、画像素子をターゲットマトリクス１に沿って行と列とに配置する。冗長なμ－ＬＥＤを使用することで、冗長なサブ画素の代わりに、センサー素子をいくつかの場所に位置決めすることもできる。

図１９６Ｃは、多数の全体的に平面なターゲットマトリクス１の配置構造を表したものである。

図１９６Ｂとは対照的に、多数の全体的に平面な個々のターゲットマトリクス１が使用され、それぞれが、図１９６Ｂに記載のとおり、多数のモジュール９も有することができる。図１９６Ｃの明確な説明のために、それぞれの個々の全体的に平面なターゲットマトリクス１は、２つの行と２つの列のみを有している。ここでのターゲットマトリクス１は、領域内で一様に等しい大きさを有している。あるいはターゲットマトリクス１は、異なる大きさの領域を作り出してもよい。このようにして、表示デバイスをそれぞれの用途に柔軟に合わせることができる。

このように、左上のターゲットマトリクス１では、モジュール９がターゲットマトリクス１の占有可能な場所をすべてカバーしている。その右側では、１つの構造素子５を備えた１つのモジュール９のみがターゲットマトリクス１に形成されており、３つの場所１１は空いたままとなっている。その下には、２つの構造素子５がモジュール９を形成しており、２つの場所１１は空いたままとなっている。左下のターゲットマトリクス１には、３つの構造素子５からなるモジュール９が位置決めされており、１つの場所１１のみが空いたままとなっている。占有されていない場所１１には、例えば、少なくとも部分的にセンサー素子１３が形成されていてもよい。前述の４つのターゲットマトリクス１のうち、３つのターゲットマトリクス１は、それぞれ赤色、緑色および青色の各色の構造素子５を有し、それらが一緒になって１つの画像素子を形成してもよい。この画像素子を、第１のキャリアもしくはエンドキャリア３に沿って縦横に繰り返すことで、表示機能を持たせることができる。原則的にサブ画素の均一な放射が所望されていることから、各色のサブ画素に同じモジュール９を実装することが好ましい。あるいは第４のターゲットマトリクス１には、センサー素子１３が完全に実装されていてもよい。

行のターゲットマトリクス１のそれぞれの距離を表す距離ａとｃ、および列のターゲットマトリクス１の距離を表す一例としての距離ｂは、表示部の所望の解像度に応じて選択することができる。これは、第１のキャリアもしくはエンドキャリア３の縁部までの距離にも当てはまる。距離ａとｂ、またはａとｃ、またはｂとｃ、またはａとｂとｃは同じであってもよい。同様に、距離ａとｂとｃは、構造素子５の空間的な広がりもしくは構造素子５の相互の間隔の整数倍とすることができる。

図１９６Ｄは、バックプレーンまたは他の基板上のμ－ＬＥＤモジュールを電気的に接触させるための異なるコンタクトオプションを例示している。Ｍ１は、特に２つの個別のベースモジュールに適した２つの領域ＫＢ１およびＫＢ２を有するコンタクトパネルＭ１を示している。ベースモジュールは、単独でも組み合わせても表面に配置することができる。コンタクトパネルＭ１’は、より大きなコンタクト領域ＫＢ３を有している。これにより、浅いメサエッチングを施した２つの連続するベースモジュールからなるμ－ＬＥＤモジュールを配置し、一緒に駆動制御することができる。パネルＭ１’’は、パネルＭ１’と同様に、１つのベースモジュール用のコンタクト領域のみが設けられている。パネルＭ２には、コンタクト領域の上に配置されたμ－ＬＥＤモジュールが示されている。パネルＭ１’’’は、共通の端子が設けられている領域を示している。

図１９６Ｅは、部分的に実装された平坦面または平面のセクションを、これに関するいくつかの態様を説明するために示している。前述のように、μ－ＬＥＤは、行と列のアレイとして製造することができる。これにより、複数のμ－ＬＥＤモジュールや異なる色のモジュールを実装することができる。これを図１９６Ｅに示す。このセクションは、赤色のモジュールｒＭを真上から見たものである。提案された原理により６×１のモジュールで製造されており、平面上で施与して接触される。赤色のモジュールには、青色のモジュールｂＭが隣接しており、さまざまなコンタクトを説明するために一種の横断面図で示されている。共通接続されたコンタクトにはＫのマークを付けている。この文脈での「共通」という用語は、これらのコンタクトが、少なくともいくつかの他の隣り合うコンタクトと同じ電位を有していると理解されるべきである。したがって、平面には共通のコンタクト領域ＡＢ４が施与されている。図に示すように、コンタクト領域ＡＢ４は、常に複数のベースモジュールのコンタクトＫに接触している。更なるコンタクトＫｂは、各ベースモジュールを個別に駆動制御する役割を果たす。そのため、４つのベースモジュールを個別に駆動制御し得るためには、シート面に合計５つのコンタクト領域を形成する必要がある。したがって、図に示すように、異なる色のμ－ＬＥＤモジュールでも、共有コンタクト領域を使用することができる。

最後に、図１９７は転写プロセスのさらに別の態様を示している。ベースモジュール内のμ－ＬＥＤモジュールの周期的な配置および編成により、μ－ＬＥＤモジュールを所望の方法で個片化した後、本願に提示されているデュアル転写プロセスによってモジュールを移すことができる。図１９７は、その大きさがベースモジュールの間隔に対応する２つのパッド２２を備えた転写配置構造２０を示している。

μ－ＬＥＤは、モノリシック画素アレイを製造する以外に、キャリアボードに個別に施与して引き続き接触させることもできる。図１９８は、提案された原理によるいくつかの態様を有する、さまざまなアセンブリ１０用の画素モジュールの一構成例を示している。モジュール１０は、第１の主表面３、合計４つの側面１１、および下面を形成するがここでは図示されていない第２の主表面を有する本体２を含んでいる。本体２は、例えば、シリコンまたは他の半導体材料で形成されている。しかしながら、いくつかの構成では、本体は、導電性または非導電性の他の材料で形成されてもよい。第２の主表面は、第１の主表面３と平行であり、そのためモジュールと本体２の下面を形成している。各側面は、第１の主表面もしくは本体の上面に対して傾斜しており、そのため、図に示すように、角錐台を形成している。したがって、図２００に示すように、第１の主表面と各側面との間の角度αは９０°超であり、第２の主表面５と各側面との間の角度βは９０°未満である。

再び図１９８を参照すると、上面３は、中央に配置された絶縁層２２を含んでいる。この例では、絶縁層は、第１の主表面を完全には覆っておらず、角部には自由な領域が残っている。それから、絶縁層上には複数のコンタクトパッド１４ａ～１４ｃが配置されている。各コンタクトパッド１４ａ～１４ｃは、図に示すように、その幅が実際のコンタクトパッドよりも短いコンタクトウェブ１２ａ～１２ｃに接続されている。コンタクトウェブ１２ａ～１２ｃはまた、モジュールの本体２から絶縁されている。それから、本体の各側面１１には、コンタクトウェブの継続部１３ａ～１３ｃが設けられている。これらはコンタクトタブとして形成されており、コンタクトウェブ１２ａ～１２ｃに比べて、ここでは側面が著しく広くなっている。これにより、各側面のコンタクト可能領域が増え、その結果、位置決めの許容範囲を広げ、接触の自由度を高めることが可能になる。

各コンタクトパッド１４ａ～１４ｃには、縦型構造のμ－ＬＥＤが配置されている。これらは、例えば、赤色、緑色および青色の光といった異なる波長の光を発するように構成されている。μ－ＬＥＤは、数μｍ、例えば５μｍのエッジ長さを有しており、したがって、コンタクトパッド１４ａ～１４ｃよりも若干小さい。さらに、後者は、表面３上で互いに間隔を空けて配置されているので、モジュール１０の機能を制限することなく、μ－ＬＥＤの位置決めに際して僅かにオフセットすることが可能である。μ－ＬＥＤは、縦型μ－ＬＥＤとして構成されており、すなわち、その下面および上面にそれぞれ電気的コンタクトを有している。下面のコンタクトは、コンタクトパッドと電気的に接続されている。

上面には、透明な導電層２１が、３つのμ－ＬＥＤに共通のコンタクトパッドを形成し、第４のコンタクトウェブ１２ｄに導かれている。これは、３つのμ－ＬＥＤの共通の端子を形成するのに優れている。本構成例では、第４のコンタクトウェブ１２ｄは、コンタクトウェブ１２ａ～１２ｃよりもかなり幅が広く、厚さを持たせて構成されている。これにより、視覚的な識別が可能となり、その結果、μ－ＬＥＤモジュールの転写と、接続のための正しい位置の確保とをより簡単に行えるようになる。このコンタクトウェブは、μ－ＬＥＤモジュールの側面のコンタクトタブ１３ｄに電気的に接続されている。

各側面のコンタクトタブは、モジュールをマトリクスなどに挿入する際に、モジュールもしくはμ－ＬＥＤと電気的に接触させるためのものである。さらに、図１９９は、モジュールの応用可能性を有利に高める更なる態様を示している。ここで、モジュールの下面には、複数のコンタクトパッド１５ａ～１５ｄが配置されており、これらはコンタクトタブ１３ａ～１３ｄと電気的に接続されている。下面のコンタクトパッドの構成は変えることもでき、各種用途の要件に合わせることができる。この例では、コンタクトパッド１４ａ～１４ｄは実質的に長方形である。

図２００は、図１９９のＸ－Ｘ軸に沿ったμ－ＬＥＤモジュールの断面図である。面取りされた側面がはっきりと見て取れる。この側面は、第１の主表面、すなわちモジュールの上面と９０°超の角度αをなしている。例えば、１００°～１５０°の間、特に１１０°～１３０°の範囲の角度であってもよい。この角度は、以下でさらに詳しく説明するように、製造方法と製造に使用されるパラメーターとによって異なる。それに伴い、角度βは９０°未満である。コンタクトタブとコンタクトウェブとは連続したメタライゼーションを形成している。モジュール本体の厚さは１０μｍ～１００μｍの範囲で、メタライゼーションは１００ｎｍ～約１０μｍの範囲の厚さを有している。これにより、モジュール自体はかなり平坦に保つことができるが、ボディ自体は十分に安定している。

図２０１は、提案された原理によるμ－ＬＥＤモジュールの更なる構成の平面図であり、そこから更なる態様を見ることができる。本構成では、モジュール本体を備えたモジュールは、ただ２つのμ－ＬＥＤ２０と、さらに集積回路を内蔵した更なる半導体チップ３０とを備えている。本構成では、μ－ＬＥＤは横型のフリップチップとして形成されており、μ－ＬＥＤの見ることのできない下面は２つのコンタクトを有している。μ－ＬＥＤは、コンタクトウェブ１２に機械的および電気的に接続されている。したがって、各μ－ＬＥＤは、２つのコンタクトウェブ１２に接続されており、これらのうち一部が側面の対応するコンタクトタブに導かれている。さらに、いくつかのコンタクトタブがモジュールの上面に配置されており、その結果、更なるコンタクトパッドを形成している。ＩＣチップ３０は、固有のコンタクトウェブを介して、モジュール本体の側面のコンタクトタブに接続されている。

本構成では、個々のコンタクトウェブは各側面に直線的に延びていない。むしろ、本構成例では、表面および／または側面に沿って延びるコンタクトウェブを用いて、チップ３０だけでなく構造素子２０も電気的に接続する配線変更を示している。各側面に沿ったコンタクトタブ１３’は、各側面のエッジに実質的に平行に設けられており、すなわち、コンタクトタブ１３’は、サイドエッジに沿って延びている。これにより、外部コンタクトとの有効な接触領域が増加する。そのため、マトリクスやディスプレイなどの上に、僅かにオフセットしたり、配置の許容範囲を広げたりして載置することも可能である。

この態様は、図２０２による側面図で再び明らかにされる。これは、側面のコンタクトタブと、モジュールの下面のコンタクトパッド１５との組み合わせを示している。各コンタクトタブ１３’は側面に設けられているが、その高さは異なる。

図２０３Ａは、提案された原理によるμ－ＬＥＤモジュールの更なる加工の一例を示している。ここで、モジュール１０は、別個のプロセスで製造され、次いで別個のステップでキャリア上に載せられる。キャリア５０は、複数の信号線、制御線および電力線を有しており、ここではそのうちの１本のリード線５６を例示している。さらに、キャリア５０には、集積回路５５やバッファ回路なども含まれている。この例では、モジュールはキャリア上でリード線５６の真横に置かれ、そこに取り付けられている。こうしてパッド５６とコンタクトタブ１３との間の電気的なコンタクトおよび接続を実現するために、これらの２つは更なるステップで互いに接続される。これを図２０３Ｂに示している。コンタクトパッド５６は、リフローまたは他のはんだ付けプロセスによってコンタクトタブ１３に取り付けられる。材料５７は、導電性の金属である。これにより、電気的な接続をもたらすだけでなく、モジュールをキャリアに機械的に取り付けることができる。かかる場合には、モジュール本体をキャリアにさらに取り付ける作業も省くことができる。

図２０３Ｃは、これに関連してさまざまな接触オプションを示している。図２０３Ｃの上図では、モジュール本体をキャリア５０上のコンタクトパッド５６ｂ上に載置し、コンタクトパッドがモジュール本体の下面で当該モジュール本体のコンタクトパッドと重なるようにしている。加熱後、ペースト、リフローまたは他の方法によって、２つのパッドの間で確定的に接続される。そのためには、モジュールをキャリア上に正確に位置決めする必要がある。

図２０３Ｃの下図では、図２０３Ｂと同様の形状を示している。モジュール本体２の側面のコンタクトタブは、リード線を用いたはんだ付けプロセスによってキャリア５０上に取り付けられる。あるケースでは、キャリア上のこのリード線５６は、モジュール本体の下面のコンタクトパッドとも部分的に重なるように構成されている。これにより、電気的な接続がさらに一層保証される。同時に、この構成は、位置の変動に対する影響が若干低いため、キャリア５０上のリード線をより大きくすることができ、同時に、追加のはんだによって接続性も向上する。はんだが短絡を起こさないように、領域５０はリード線５６のコンタクト領域を除いて絶縁されていることが望ましい。しかしながら、リード線５６のコンタクト周辺の領域は、はんだがリード線にも達し、そうして電気的な接続を向上させるように構成することが好都合である。

図２０４Ａおよび２０４Ｂは、特殊なモジュール本体の更なる構成例を示している。この場合、モジュール本体２は、構造素子２０および３０が配置された中央の凹部を有している。これにより、モジュールの全高をさらに低くすることができる。さらに、モジュール本体の縁部領域は、レンズなどの光学素子の取り付け部としても機能することができる。半導体光学構造素子２０および３０へのコンタクトリード線は、凹部の底面および側面に沿って延びている。図２０４Ｂに示すように、凹部の側面は傾斜している。接触のために、リード線８０は、内側の側面に沿って、外側の側面に沿って主表面を横切り、後部のコンタクトパッド１５まで配線されている。この図では、外側の側面は実質的に垂直になっている。しかしながら、必ずしもこうである必要はなく、いくつかの構成では、この側面は、これまでの構成と同じ方法で面取りされていてもよい。

さらに、モジュール本体は、凹部のモジュール本体の材料を貫通して延びるビア６０を有している。ビアの中には接触用の金属が入っており、これもさらに本体とは絶縁されている。こうしてスルーホールビアとコンタクトタブやコンタクトパッドとを組み合わせることで、非常に柔軟なコンセプトを実現し、さまざまな技術や接続仕様に対応したモジュールを標準化された方法で作製することができる。

図２０５Ａおよび２０５Ｂはこの原理をさらに拡張したものである。図２０５Ａおよび２０５Ｂの両方において、モジュール本体２は、凹部または切欠き部を同様に含んでいるが、これは、モジュール本体の下面で中に取り込まれている。モジュール本体２の上面には、μ－ＬＥＤが配置されている。これらの例では、本体２の材料を貫通して延び、構造素子２０のコンタクトに接続された複数のビア６０が設けられている。それから、構造素子に面していない側、すなわち凹部には、ビア６０を導電的に接続し、凹部に沿って側面でウェブ８０に配線されるコンタクトウェブ１２が設けられている。この場合、凹部の内側側面のウェブ８０は、下面のコンタクトパッド１５に接合されている。

図２０５Ａとは対照的に、図２０５Ｂの構成では、下側のコンタクトパッドは、モジュール本体の外部表面を介して接触している。両方の構成を互いに組み合わせることもでき、すなわち、スルーホールビアを設けるとともに、外側の側面のコンタクトタブおよび／またはコンタクトパッドと導電的に接続されるコンタクトリード線を設けることもできる。モジュール本体の表面が大きくなったことで、特別に適合された配線を行うことができ、配線の自由度が大幅に高められる。図２０５Ａおよび２０５Ｂの構成では、モジュール１０の位置決め時にキャリア上に更なる回路を設けることができ、その位置は凹部内にある。これにより、より高い集積密度が実現される。

図２０６は、これに関連して、提案された原理によるモジュールの製造方法の一例を示している。この文脈では、本願に開示されているさまざまな技術が製造に使用されていることに留意すべきである。しかしながら、ステップＳ１に示すように、パターニングされたメンブレンウェハの作製が１つの構成要素となっている。このために、メンブレンウェハを準備し、これをＶ字型の断面の凹部やトレンチが形成されるようにエッチングによりパターニングする。かかるパターニングされたメンブレンウェハの平面図を図２１０に示す。

ステップＳ２では、パターニングされたメンブレンウェハ上に、コンタクトパッドやコンタクトリード線もしくはコンタクトウェブやコンタクトタブを作製する。このために、フォトマスクを施与して、例えばＭＯＣＶＤで金属製リード線を形成する。必要に応じて、このステップでは、先に形成された絶縁されたスルーホールビアにもメタライゼーションを施すことができる。ステップＳ３では、それからコンタクトパッド上にμ－ＬＥＤを載置し、これらに接続する。

ステップＳ４では、メンブレンウェハの背面が露出するように、メンブレンウェハを補助キャリアにボンディングし直す。引き続き、ステップＳ５では、ウェハの背面をトレンチまでエッチングバックする。これにより、モジュールを個片化して、各モジュールに目的の数のμ－ＬＥＤを搭載することができる。例示的なステップＳ５では、これは１つの構造素子となる。あるいはステップＳ６も行うことができ、この場合もエッチングされるが、今度は複数のμ－ＬＥＤがまとめられることで、これまでの例と同様のモジュールが提供される。この場合、μ－ＬＥＤの数や、その位置決めに制限は課されていないが、必要性やその後の使用方法に応じて異なる。最後の任意のステップでは、コンタクトパッドをモジュール本体の下面に設け、側面のコンタクトタブに導電的に接続する。

図２０７は、図１９８のモジュールがキャリア上に載置された後の、その透視図を示している。キャリアは、複数の供給リード線および制御リード線を含んでいる。共通のコンタクトパッド１３ｄには、コンタクトウェブ９０ｂを介して供給リード線９２が接続されている。コンタクトパッド１３ｂは、トップコンタクトとして構成されており、それぞれの縦型μ－ＬＥＤのトップコンタクトを共通の端子に接続する。更なる供給リード線９１が、ウェブ９０を介してモジュール本体の側面のコンタクトタブ１３ａに接触することで、赤色のμ－ＬＥＤの端子を接合している。側面が面取りされていることで、ウェブ９０または９０ｂとそれぞれのコンタクトタブとの間で電気的な接続を確実に実現することができる。さらに、モジュールは、ウェブ９０をタブ１３ａ～１３ｄにはんだ付けするはんだ付けステップにより取り付けられる。コンタクトタブ１３ａ～１３ｄは、それぞれの側面の比較的大きな部分を横切るので、位置決めの精度に対する要件は若干低くなる。

図２０８Ａは、３つのμ－ＬＥＤを接触させるために、モジュール本体の表面に金属ウェブ１２ａ～１２ｄを有する、異なる色の３つのμ－ＬＥＤを備えたモジュールの平面図を示している。これらはそれぞれ１つの画素のサブ画素を形成しており、ＳＭＴ型μ－ＬＥＤとして形成されている。μ－ＬＥＤの下面にはコンタクトパッドがそれぞれの側にあり、横型ＬＥＤを形成している。μ－ＬＥＤ２０は、概略的に破線で表されている。μ－ＬＥＤのコンタクトパッドは、それぞれ横方向に配置されている。そのため、完全な接触のために、コンタクトパッドのそれぞれ片側がコンタクトウェブ１２ａ～１２ｃのうちの１つに接続されている。さらに、ウェブ１２ｄとそこでのメタライゼーションとの共通のコンタクトが実現されている。ウェブ１２ａ～１２ｃの各々は、角部の１つと、それぞれ角部に沿ったコンタクトタブ１３ａ～１３ｃと繋がっている。

図２０８Ｂは、μ－ＬＥＤ構造素子２０が、下面に１つのコンタクトパッドと、上面に更なる１つのコンタクトパッドとを備えた縦型μ－ＬＥＤとして構成されている代替的な構成を示している。この例では、コンタクトパッド１４ａ～１４ｃが大きく構成されており、μ－ＬＥＤと実質的に同じ寸法を有している。μ－ＬＥＤはコンタクトパッドの上に置かれ、これと電気的に接続されている。コンタクトウェブ１２ａ～１２ｃは、ここでもそれぞれの角部タブ１３ａ～１３ｃをコンタクトパッドに接合している。第４の共通のコンタクトウェブ１２ｄは幅広で構成されており、透明な導電材料を介してμ－ＬＥＤ２０の上面に接触させる役割を果たしている。

図２０９は、図２０８Ａによる構成の下面を示している。各側面のコンタクトタブ１３ａ～１３ｄによって、下面のコンタクトパッド１５が接触している。これらは、比較的大面積で構成されている。抜粋部分では、これに関する側面図も確認できる。一構成では、コンタクトの一方が他方のものよりも大きく、上面にある共通のコンタクトリード線１２ｄの端子を形成している。

モノリシックディスプレイの製造に加えて、一部の用途および構成では、キャリア基板とそこのコンタクト領域にμ－ＬＥＤを転写して取り付けることが企図されている。転写とそれに続くプロセスステップ時の誤り率を低減するために、以下の例および構成では、冗長なμ－ＬＥＤの位置を有する画素アレイが提案される。これらの位置に必要に応じて備え付けることができる。図２１１のＡ～図２１１のＣは、基板１５上の画素１１用に設けられたコンタクト１３の平面図を示している。基板１５は、フィールド状もしくはアレイ状に配置された更なる画素用の複数のかかるコンタクト１３を有している。以下に説明するように、サブ画素を実装した後、画素フィールドもしくは画素アレイが得られ、例えば、これはディスプレイに配置することができる。

コンタクト１３は、一次コンタクト１７ａ，１７ｂ，１７ｃのセット１７と、交換用コンタクト１９ａ，１９ｂ，１９ｃのセット１９とに分けることができる。コンタクト１３の各々には、サブ画素、例えばμ－ＬＥＤを実装することができる。ここで、図２１１のＡは、未実装状態を示している。

第１の実装ステップでは、基板１５の画素１１は、各画素１１に対して一次コンタクト１７ａ～１７ｃにそれぞれサブ画素２１ａ，２１ｂ，２１ｃが実装されるが、交換用コンタクト１９ａ，１９ｂ，１９ｃは空いたままとなるように実装される。サブ画素２１ａは、例えば、赤色のスペクトル領域の光を発することができるμ－ＬＥＤとすることができる。サブ画素２１ｂは、例えば、緑色のスペクトル領域の光を発することができるμ－ＬＥＤとすることができる。サブ画素２１ｃは、例えば、青色のスペクトル領域の光を発することができるμ－ＬＥＤとすることができる。したがって、画素１１は、１回目の実装後、図２１１のＢに示すように、ＲＧＢサブ画素２１ａ～２１ｃのセットを有する。

１回目の実装を行った後、サブ画素２１ａ～２１ｃの欠陥を検査することができる。例えば、サブ画素２１ｃは欠陥があると特定することができる。

２回目の実装ステップでは、交換用サブ画素１９ｃに、青色のスペクトル範囲で発光するμ－ＬＥＤとすることができる交換用サブ画素２３を実装することができる。このようにして、交換用サブ画素２３は、欠陥のあるサブ画素２１ｃの代用になるが、このサブ画素は、一次コンタクト１７ｃ上に残したままにすることができる。

図２１１のＡ～図２１１のＣに記載の基板１５では、各画素１１に、各一次コンタクト１７ａ，１７ｂ，１７ｃに対して、それぞれ割り当てられた交換用コンタクト１９ａ～１９ｃが設けられている。このように、基板１５は、一次コンタクト１７ａ～１７ｃ上の各サブ画素２１ａ～２１ｃを、交換用コンタクト１９ａ～１９ｃ上の交換用サブ画素で代用することができる。

これに対して、図２１２のＡ～図２１２のＣに記載の基板１５は、画素１１ごとに３つの一次コンタクト１７ａ，１７ｂ，１７ｃを有しており、一次コンタクト２０７ａ～２０７ｃのいずれかの欠陥のあるサブ画素を代用することができる交換用コンタクト１９ａは１つだけ有している。この場合、二次コンタクト上にサブ画素を有する画素が正しい色でアドレス指定されることを保証するために、追加の回路関連の措置を講じる必要がある。

図２１２Ａはまた、未実装状態の画素１１用のコンタクト１３の平面図を示している。図２１２のＢが示すように、１回目の実装ステップの後、一次コンタクト１７ａ～ｃにはサブ画素２１ａ～２１ｃが実装されており、これらのサブ画素はまた、赤色、緑色および青色の原色用のμ－ＬＥＤとすることができる。

後続のステップでは、例えば、サブ画素２１ａを欠陥品として特定することができる。この欠陥のあるサブ画素の代わりとして、図２１２のＣに示すとおり、サブ画素２１ａがエラーなしであった場合と同じ色の光を発する交換用サブ画素２３を交換用コンタクト１９ａに配置することができる。

図２１３のＡ～図２１３のＣは、６つの一次コンタクト１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅおよび１７ｆを含む一次コンタクトのセットが、それぞれの画素１１に対して設けられている基板１５のそれぞれの平面図を示している。加えて、基板１５は、それぞれの画素１１に対して３つの交換用コンタクト１９ａ，１９ｂ，１９ｃを有している。図２１３のＡは、未実装状態の一次コンタクトと交換用コンタクトとを示している。

図２１３のＢに記載の１回目の実装ステップでは、一次コンタクト１７ａ～１７ｆに、それぞれのサブ画素２１ａ～２１ｆを実装した。この場合、赤色、緑色および青色の原色のそれぞれ２つのサブ画素を提供することができる。このように、赤色、緑色および青色の原色ごとに二重の冗長性を持たせている。それ以外に、１色につき２つのサブ画素を提供することで、より正確な輝度階調表現ひいては輝度分解能の向上が可能となる。冗長性があるにもかかわらず、サブ画素２１ａ～２１ｆのエラーを調べることができる。例えば、同じ色の光を発するサブ画素２１ｃとサブ画素２１ｆとの両方に欠陥があるとわかった場合、欠陥がある２つのサブ画素２１ｃおよび２１ｆの代用となる交換用サブ画素２３を交換用コンタクト１９ｃ上に設けることができる。

一次コンタクト１７ａ～１７ｆだけでなく、交換用コンタクト１９ａ～１９ｃも、当該コンタクト上に配置されたサブ画素２１ａ～２１ｆ，２３を電気的に接触させるために設けられていてもよい。サブ画素は、上で説明したように、特にμ－ＬＥＤとすることができる。

記載したこの製造方法は、サブ画素として横型のフリップチップ設計によるμ－ＬＥＤを使用したμ－ディスプレイ用の画素フィールドを製造するのに特に適している。この設計では、ｐ型コンタクトとｎ型コンタクトとがそれぞれのμ－ＬＥＤの下側に配置されている。これにより、基板１５の更なる後実装が更なるプロセスステップによって妨げられる前に、個々のμ－ＬＥＤの電気光学的特性を確認することができる。記載したこの製造方法は、縦型μ－ＬＥＤチップを備えた画素フィールドにも有利である。欠陥のあるサブ画素を見つけ出すためのテスト手順に応じて、冗長な交換用コンタクト１９ａ～１９ｃの後実装は、製造プロセスの異なるステップで行うことができる。この場合、後配置された交換用コンタクト１９ａ～１９ｃもしくは交換用サブ画素２３を電気的に接触させるという、更なる処理オプションに留意することが望ましい。

一次コンタクト１７ａ～１７ｆおよび交換用コンタクト１９ａ～１９ｃの電気的接続については、さまざまなアプローチがある。例えば、図２１３を参照すると、冗長なコンタクト２１ａと２１ｄもしくは２１ｂと２１ｅもしくはまたは２１ｃと２１ｆは、同じそれぞれのサブ画素回路に束ねることができる。そのため、冗長性はサブ画素の一次コンタクトのみに向けられており、サブ画素を駆動制御するための回路には必ずしも向けられていない。

交換用コンタクト１９ａ～１９ｃは、これらを実装後に、欠陥があると特定されたサブ画素の代わりに駆動制御できるように配線されていてもよい。

互いに対応付けられた一次コンタクトと交換用コンタクトとは並列に接続されていてもよく、一次コンタクト上に配置されたサブ画素に欠陥があることが明らかになり、交換用コンタクトに交換用サブ画素を実装した場合には、一次コンタクトへのリード線が切断される。

図２１２のＡ～２１２のＣを参照するとわかるように、一次コンタクト１７ａ～１７ｃ上のサブ画素用の冗長な配置オプションとして、少なくとも１つの交換用コンタクト１９ａも設けられていてよく、交換用コンタクト１９ａに、放出される光の色とは無関係に、交換用サブ画素を配置することができる。この冗長な交換用コンタクト１９ａは、第４のサブ画素のように配線されていてもよい。交換用コンタクトの駆動制御のプログラミングは、一次コンタクト１７ａ～１７ｃのいずれかで欠陥があると特定されたサブ画素の色に応じて、交換用コンタクト１９ａの実装に適合させることが望ましい。

以下では、改善された量産転写印刷プロセスの形で、転写を改善するための措置に関するいくつかのコンセプトを示している。このプロセスを使ったのは、ウェハのμ－ＬＥＤをディスプレイの支持面に転写するからである。支持面では、個々のμ－ＬＥＤが固定され、取り付けられるだけでなく、電気的に接続される。一方では、個々のμ－ＬＥＤの寸法は僅か数［μｍ］ｎの範囲であり、他方では、これらの多数のμ－ＬＥＤを同時に局所的に移す必要がある。この場合、このような数百万個の微細構造を多数のウェハから共通の支持面に頻繁に転写する必要がある。

これに関して図１５３Ａに示す例では、まず、さまざまな半導体製造プロセスによってエピタキシャル層が作製されたウェハ１２が提供され、ウェハ１２から個々のμ－ＬＥＤ１６が形成される。いくつかの態様では、μ－ＬＥＤは、動作時に異なる色や波長を発することができる。ここでそれを示すのが、色合いの違いである。μ－ＬＥＤは、例えば取り付けや転写を容易にできるように、少なくともその下面および／または上面が平坦に形成されている。製造プロセスの一環として、μ－ＬＥＤ１６をウェハ１２から機械的に分離することができる。これは、いわゆる犠牲層（例えば、図１５０Ａ～図１５０Ｄならびに図１４８Ｊ、図１４９Ｊおよび図１５１Ｊを参照）を除去することによって行われ、場合によっては１つ以上のリリース層が加えられる。

図１５３Ｂは、エラストマースタンプ１８が上方からウェハ１２に向かって垂直に移動し、エラストマースタンプ１８の適切な表面テクスチャによってμ－ＬＥＤ１６の表面に付着する様子を示している。例えば、最大引張力は、μ－ＬＥＤ１６の表面の大きさに比例してもよい。この付着力は、例えば、シリコン材料、特にいわゆるＰＤＭＳエラストマーによって生み出すことができる。μ－ＬＥＤ１６がウェハ１２から分離されるため、複数のμ－ＬＥＤは、これらがエラストマースタンプ１８に付着したまま、一緒にウェハ１２からリフトアップすることができる。このエラストマースタンプ１８は、今度は転写動作においてウェハ１２から離れ、例えば、その隣に位置するディスプレイの支持面１４に向かって移動される。これは、例えば、転写ツールを用いて行うことができ、そのため、エラストマースタンプ１８は、かかるツールの一部と見なすことができる。

図１５３Ｃでは、エラストマースタンプ１８は、最初に支持面１４の上方に位置しており、下降動作で支持面１４の表面上に下降させられる。これにより、μ－ＬＥＤ１６の下面が支持面１４と機械的に接触する。図１５３Ｄに示す後続のステップでは、μ－ＬＥＤ１６がエラストマースタンプ１８から切り離される。その後、エラストマースタンプ１８は、例えば、新たな転写サイクルを開始するために上向きに移動される。μ－ＬＥＤ１６は、例えば、接着プロセスによって支持面１４に持続的に取り付けることができる。

図１５３Ａ～図１５３Ｄに示したステップからは、μ－ＬＥＤ１６の数が多いため、可能な限り短時間で確実かつ正確な配置が望まれていることがわかる。特に、μ－ＬＥＤ１６がスタンプ１８によってピックアップされるとき、一方では発生する力を低く抑え、他方ではウェハ１２上でのμ－ＬＥＤ１６の確実な位置決めと保持を実現することが望ましい場合がある。特に、付着力の変動や、ウェハおよび／またはスタンプへの過剰な付着力を回避することで、この場合、大きな改善が得られる。

図１４８Ａ～図１４８Ｊは、μ－ＬＥＤを支持する支持構造体を有するμ－ＬＥＤの製造方法の第１の構成例を示している。ここではμ－ＬＥＤの製造方法を簡略化して示している。これに関連して、本明細書で開示されている措置により方法を補足し、拡張することができる点に留意すべきである。

図１４８Ａは、ここではＧａＡｓを有する基板３上に、まずＡｌＧａＡｓの犠牲体（Opferschaft）を施与するステップを示している。次いで、この犠牲体上に機能性層スタック１をエピタキシャル成長させ、この光学活性層スタック１は、少なくとも１つの量子井戸または他の光学活性構造１３を有している。それに加えて、層スタックは、異なるドーピングが施された２つの層１５および１７を含んでいる。ここで、ｎ型ドープ半導体層１５は、犠牲層１１に設けられている。次いで、基板３に面していない機能性層スタック１の側に、第１の導電性コンタクト層５が堆積される。これは、例えばＩＴＯ（酸化インジウムスズ）を有していてもよい。

図１４８Ｂは、基板３に面していない機能性層スタック１の主表面側の第１の導電性コンタクト層５に対して、第１のリソグラフィ処理を行うステップを示している。特に、第１のマスキング層１９が第１の導電性コンタクト層５に施与されるが、支持構造体９を作製するために、第１の導電性コンタクト層５の領域が第１のマスキング層１９によって覆われずに残る。次いで、層シーケンスのこの側から、覆われていない領域で、第１の導電性コンタクト層５、機能性層スタック１、犠牲層１１および基板３の一部をエッチング除去することで、横断面図に示す凹部が形成される。側壁は非常に急勾配であるか、または実質的に垂直に傾斜している。

図１４８Ｃは、層シーケンスのエッチング除去された領域に支持構造体９を形成するステップを示している。このために、気相の材料が堆積されるが、この材料は、マスキング１９を越えて延在し、マスキング層の高さでウェブ９の材料に小さな凹部が残るまでトレンチを埋める。この凹部は製造上のものであり得、例えば、凹部が完全に埋まるまで材料を施与することで、任意に省いてもよい。マスキング９上の過剰に厚い材料の層は、ＣＭＰまたは他のプロセスによって再び適切に薄くすることができる。

図１４８Ｄは、マスキング層１９および層９自体の材料を除去した後の更なる態様を示している。この場合、第２のフォトマスク２１が施与され、犠牲層にアクセスするために第２の領域にパターニングされる。支持構造体とパターニング部との間の領域がμ－ＬＥＤを形成する。パターニング後、新たに層５と層１とを介して犠牲層１１までエッチングが行われる。その結果、図１４８Ｊに示した構造が得られる。ここでは、μ－ＬＥＤの寸法を規定するために、エッチングプロセスによってトレンチなどを形成することができる。

図１４８Ｅは、エッチングプロセス後の構造を示しており、ここでは、犠牲層１１が層シーケンスから除去され、特にウェットケミカルエッチングにより除去されている。その後、機能性層スタック１は、基板３に取り付けられた支持構造体９によって支持される。最後のステップでは、除去された犠牲層１１の領域で基板３に面している機能性層スタック１の側に、第２の導電性コンタクト層７が設けられる。第２の導電性コンタクト層７の材料は、ＩＴＯ（酸化インジウムスズ）を有していてもよい。犠牲材料がエッチング除去された領域では、第２の導電性コンタクト層７をスパッタリングによって施与することができる（図１４８Ｆを参照）。このようにして、基板３と機能性層スタック１との間の空間にアクセスすることができる。さらに、第２の導電性コンタクト層７を設ける際には、機能性層スタック１のフランク部だけでなく、基板３の露出部の領域も覆うことができる。同様に、場合によっては気相からの蒸着、電気めっきによる施与または他の技法も考えられる。

構造体の下側のコンタクト７が完成した後、フランク部の導電性材料、特にトレンチの領域の導電性材料が再び除去される。このようにして作製された構造を図１４８Ｇに示している。図１４８Ｈは、導電性材料を含まない機能性層スタック１のフランク部をパッシベーション層２３で覆うステップを示している。これは任意である。さらに、第２のマスキング層２１を除去した。さらに、第２の導電性コンタクト層７の導電性材料で覆われた基板３の上に、更なるパッシベーション層２５を作製することもできる。

このようにして作製された構造体は、今度は前述のスタンプまたは他の転写ツールを使って支持構造体から分断することができる。層スタック１のフランク部は、ここでもさらにパッシベーション層２３で覆われている。図１４８Ｊは、このようにして製造されたμ－ＬＥＤを分断するステップを平面図として再度示したものである。大きな矢印は支持構造体９の分断を表し、ギザギザの部分は破断点２９を表している。

更なる構成例を図１４９Ａ～図１４９Ｊに示している。図１４９Ａ～図１４９Ｆは、図１４８Ａ～図１４８Ｆと同じステップを示している。図１４８Ｇに示すステップとは対照的に、図１４９Ｇでは、機能性層スタック１のフランク部に堆積された導電性材料が除去される。次いで、パッシベーションの前に、またはパッシベーションの代わりに、フランク部に金属を堆積させて拡散させる。この材料は、特にＺｎであってもよい。これは層スタックの縁部領域に拡散して、そこでバンド構造を変化させ、欠陥密度の高いこの領域から電荷キャリアを遠ざけるようにする。結果このようにして、機能性層スタックにおける電荷キャリアの非放射再結合が低減される。これに続いて、図１４８Ｈ～１４８Ｊと同じ図１４９Ｈ～１４９Ｊによるステップが行われる。

図１５０Ａ～図１５０Ｉは、支持構造体を有するμ－ＬＥＤを製造するための提案された方法の第３の構成例を示している。

図１５０Ａは、ＧａＡｓ基板３においてＡｌＧａＡｓの犠牲層１１上に機能性層スタック１をエピタキシャル的に施与したステップを示している。機能性層スタック１と犠牲層１１との間には、例えばＩｎＧａＡｌＰを有しかつ犠牲層１１に比べて比較的薄い第２の支持層２４が同様にエピタキシャル形成されている。これまでの構成と同様に、層２４および犠牲層に隣り合う層スタック１のドープされた半導体層はｎ型にドープされている。第２の半導体層１７はｐ型にドープされている。続いて、ここでは示されていない第１の導電性コンタクト層５が、基板３に面していない機能性層スタック１の側、特に主表面側に設けられる。この場合、当該コンタクト層５は、例えばＩＴＯ（酸化インジウムスズ）を有していてもよい。

図１５０Ｂは、基板３に面していない機能性層スタック１の主表面側に、第１のリソグラフィ処理を行うステップを示している。このために、第１のマスキング層１９が機能性層スタック１の第２の半導体層１７に設けられるが、支持構造体９を作製するために、機能性層スタック１の外縁領域が第１のマスキング層１９によって覆われずに残る。層シーケンスのこの側から、これらの覆われていない縁部領域で、機能性層スタック１、第２の支持層２４および犠牲層１１を基板３まで、特にＩＣＰ（誘導結合プラズマエッチング）によってエッチング除去することができる。最後に、第１のマスキング層１９を再び除去する。このようにして形成されたトレンチは、本体の四方を囲むように広がることができ、こうしてトレンチで区切られた１つ以上のμ－ＬＥＤ構造が形成されるようになる。

図１５０Ｃは、支持構造体９を提供するために、第１の支持層２０を、基板３、層シーケンスの露出した縁部領域および基板３に面していないμ－ＬＥＤ１の主表面に形成するプロセスの更なるステップを示している。例えば気相から堆積されてエピタキシャル成長させられた支持層２０の材料はＩｎＧａＡｌＰを有している。支持層２０は、層シーケンスを少なくとも一方の側で基板３まで包んでおり、したがって、支持層２０は、第２の主表面側から少なくとも一方の側部フランクを越えて基板まで延在している。最後に、基板３に面していない第１の支持層２０の主表面に、第２マスキング層２１を施与する。層シーケンスの外縁領域は、第２のマスキング層２１によって覆われずに残る。

図１５０Ｄは、第２のマスキング層２１によって覆われていない層スタック１の外縁領域、第２の支持層２４および犠牲層１１が、特にエッチングによって、基板３まで除去されているステップを示している。このようにして、層スタックのこの側から、犠牲層１１へのアクセスが形成される。図１５０Ｄで第２のマスキング層２１が再び除去された後も、第２のマスキング層２１で覆われた領域はそのままである。

図１５０Ｅは、犠牲層１１を層シーケンスから除去するステップ、特にウェットケミカルエッチングにより除去するステップを示している。この除去は、ステップ１５０Ｄで露出した層シーケンスの外縁領域から行われる。その後、機能性層スタック１は、第１の支持層２０と第２の支持層２４とによって支持され、ここで、第１の支持層２０は基板３に取り付けられている。このようにして、犠牲層１１がなくても機能性層スタック１を支持する支持構造体９が提供される。

図１５０Ｆは、第１の導電性コンタクト層５と第２の導電性コンタクト層７とが形成される構造体を示している。この場合、基板３に面していない第１の支持層２０の側に設けられる導電層が形成され、この第１の支持層２０は、機能性層スタック１に支持的かつ導電的に設けられている。導電層は、除去された犠牲層１１の領域において、基板３に面している機能性層スタック１の側の第２の支持層２４にも設けられている。導電層の材料は、ＩＴＯ（酸化インジウムスズ）を有していてもよい。特に、犠牲層１１がエッチング除去された領域では、スパッタリングにより導電層を設けてもよい。このようにして、基板３と機能性層スタック１との間の空間を容易に実現することができる。さらに、導電層を設ける際には、機能性層スタック１のフランク部だけでなく、基板３の露出領域の少なくとも一部を覆うこともできる。

図１５０Ｇは、機能性層スタック１のフランク部に堆積された導電性材料を少なくとも部分的に除去し、特にエッチング除去することで、基板３に面していない側の第１の導電性コンタクト層５を、基板３に面している機能性層スタック１の側の第２の導電性コンタクト層７から電気的に分離して作製するステップを示している。このようにして、接触された機能性層スタック１が形成される。

このために、まず第１の支持層２０上に第３のマスキング層３１が設けられる。この第３のマスキング層３１は、機能性層スタックのフランク部の縁部領域を覆わないで残す。この第３のマスキング層３１は、基板３に取り付けられている第１の支持層２０の縁部領域を覆っている。除去、特にエッチングによって、この場合、一方では、第１のコンタクト層５と第２のコンタクト層７とは互いに電気的に分離され、支持層２０は、支持構造体９がさらに機械的に補強されるように、第１のコンタクト層５によって機械的に補強される。

図１５０Ｈは、第３のマスキング層３１を除去したステップを示している。機能性層スタック１は、支持構造体９を用いて基板３に取り付けられている。第１の導電性コンタクト層５を用いて補強された第１の支持層２０は、第２の支持層２４によって安定化および保護された機能性層スタック１と相互作用して取り付けられる。リフティングヘッド２７を使って、接触された、すなわち、コンタクト層５および７で間接的にコーティングされた機能性層スタック１をリフトアップし、それによって支持構造体９から分断することができる。参照符号２９は、電子構造素子もしくは接触された機能性層スタック１を基板３から引き離すことができる所定の破断点を表している。

図１５０Ｉは、特に図１５０Ａ～図１５０Ｈの横断面図とは対照的に、電気的コンタクトを有しかつ少なくとも１つの機能を提供する層スタック１を分断するステップを、今度は平面図として新たに示している。大きな矢印は支持構造体９の分断を表し、ギザギザの部分は破断点２９を表している。リフトアップ可能な電子構造素子、特にリフトアップ可能なマイクロ発光ダイオードが、いくつかの支持構造体９に、例えば、平面図において、構造素子の丸みを帯びた角部に取り付けられていてもよい。

図１５１Ａ～図１５１Ｊは、提案された方法の第４の構成例を示している。図１５１Ａ～図１５１Ｄは、図１５０の前述の例のステップと同様のステップを示している。

図１５０Ｅとは対照的に、図１５１Ｅは、犠牲層１１の一部のみをウェットケミカル手段で除去するステップを示している。これにより、層２４の部分的な領域が露出し、ここに後でコンタクト層７が施与される。除去は、ステップ４ｄで露出した層シーケンスの外縁領域から行われる。その後、機能性層スタック１は、第１の支持層２０と第２の支持層２４とによって支持され、ここで、第１の支持層２０は基板３に取り付けられている。このようにして、犠牲層１１が完全になくても機能性層スタック１を支持する支持構造体９が提供される。

図１５１Ｆは、図１５１Ｅで犠牲層１１を部分的にのみ除去した状態で、第１の導電性コンタクト層５と第２の導電性コンタクト層７とを形成するステップを示している。このステップでは、基板３に面していない第１の支持層２０の側に設けられる導電層５が形成され、この第１の支持層２０は、機能性層スタック１に支持的かつ導電的に設けられている。導電層は、除去された犠牲層１１の領域において、基板３に面している機能性層スタック１の側にも広がっている。特に、犠牲層１１がエッチング除去された領域では、スパッタリングにより導電層を設けてもよい。このようにして、基板３と機能性層スタック１との間の空間を容易に実現することができる。さらに、導電層を設ける際には、機能性層スタック１のフランク部だけでなく、基板３の露出領域を導電性材料で覆うこともできる。

図１５１Ｇは、機能性層スタック１のフランク部に堆積した導電性材料を少なくとも部分的に除去するステップを示している。このように、基板３に面していない側の第１の導電性コンタクト層５は、基板３に面している機能性層スタック１の側の第２の導電性コンタクト層７から電気的に分離されている。

このために、第１の支持層２０上に第３のマスキング層３１が設けられる。この第３のマスキング層３１は、機能性層スタックのフランク部の縁部領域を覆わないで残す。この第３のマスキング層３１は、基板３に取り付けられている第１の支持層２０の縁部領域を覆っている。エッチングプロセスによって、この場合、一方では、第１のコンタクト層５と第２のコンタクト層７とは互いに電気的に分離される。これとは別に、第１のコンタクト層５は支持層２０を機械的に補強する。残りの犠牲層１１は、このステップの間、引き続きそのままである。

図１５０Ｈは、第３のマスキング層３１と残りの犠牲層１１とを除去した後の構造体を示している。これらはいずれも異なるエッチングプロセスによって除去することができる。機能性層スタック１は、支持構造体９を用いて基板３に取り付けられている。第１の導電性コンタクト層５を用いて補強された第１の支持層２０は、第２の支持層２４によって安定化および保護された機能性層スタック１と相互作用して取り付けられる。図１５１Ｉには、所定の破断点２９が示されている。図１５１Ｊは、電気的コンタクトを有するμ－ＬＥＤ１を分断するステップの平面図を示している。構成に応じて、支持構造体がこのようなμ－ＬＥＤを複数個保持することで、μ－ＬＥＤが一緒にまたは連続して転写装置でリフトアップされるようにすることができる。

ここで最後に示す構成では、破断エッジ部が形成されている。これは非常に狭い範囲ではあるが、それでも非放射再結合中心(Rekombinationszentren)が生じてしまうため、μ－ＬＥＤの効率が若干低下してしまう。さらに、転写スタンプまたは転写技術に対する要件も若干高くなってしまう。

非放射再結合中心の影響をさらに低減することにつながる一態様を図１５２Ａおよび１５２Ｂに示している。前述のように、破断点から再結合中心が発生することが多く、この領域では非放射再結合が増加し、ひいては効率が低下してしまう。半導体層シーケンスを処理した後、今度はフォトマスク２３を施与し、その後の縁部領域に隣り合う表面が露出するようにパターニングする。一方、フォトレジストは、その後の活性層の領域または活性領域の上に残り続ける。引き続き、ドーパント、例えばＺｎを表面に施与する。図１５２Ｂに示す次のステップでは、拡散ステップを実施する。その際、Ｚｎは、層１７を介して拡散し、活性領域にまで達する。活性領域が１つ以上の量子井戸で形成されている場合には、適切なプロセスパラメーターによって量子井戸インターミキシングが起こる。本願で説明したマスクエッジの領域では、量子井戸インターミキシングが強く変化するため、バンドギャップの推移がかなり急峻で、バンドギャップジャンプに似ている。そのため、バンドギャップの増加は、主に縁部領域と、その後に破断エッジ部が形成される領域２５ａでも発生する。このように、破断エッジ部はバンドギャップが増大した領域に形成されているため、動作中にエッジ部によって生じた欠陥から電荷キャリアが遠ざけられる。量子井戸インターミキシングを生成した後は、既に説明したように、構造素子をさらに処理することができる。

図１５３および図１５４を再び参照すると、これらは、破断エッジ部を回避し、リフトアップを改善するために提案されたいくつかの原理に従ったキャリア構造体１０の更なる構成を示している。原則的には、図１５３Ａに表す基本構造に対応している。特に、図１５３Ａおよび図１５３Ｂに示すウェハは、以下に示すウェハ構造を含んでおり、図１５４は、ウェハ１２を上側から見た簡略化した平面図に関するものである。この例では、３つのμ－ＬＥＤ１６がそれぞれ平坦な長方形の形をして、並置されているのがわかる。これに関しては、例えば六角形などの他の形態のマイクロチップも可能である。ウェハ１２上には、かかる並置したμ－ＬＥＤ１６が、例えば１６インチや１８インチの面積に多数設けられていてもよい。

転写プロセスの前に、これらのμ－ＬＥＤ１６は、ウェハ１２上に機械的に着脱可能に配置されている。つまり、μ－ＬＥＤ１６はスタンピングツール１８で除去できることを意味している。ここに示す例では、μ－ＬＥＤ１６は、その下側でウェハ１２から部分的に切り離され（図示せず）、それからピックアップ要素２０によって保持されることになる。平面図を通してここでは丸く見えるピックアップ要素は、例えば、下層のキャリア基板２２から、例えば、丸形、角形もしくは楕円形の横断面を持たせながら、カラム状またはポール状に製造されていてもよい。図に示すとおり、ここでは中央に示されているμ－ＬＥＤ１６は、合計３つのピックアップ要素２０によって所定の位置に保持されている。特に３つの支持点により、共平面性、つまり、力の分散の観点から、他のμ－ＬＥＤ１６と同じ平面上に安定した平坦な配置を実現することができる。ピックアップ要素２０のうち２つは、それぞれ２つのμ－ＬＥＤ１６をその角部またはエッジ部でピックアップしている。

以下の図１５５Ａ～図１５５Ｄでは、それぞれキャリア構造体１０のさまざまな可能な構成についての垂直断面図（図１５４の線２４を参照）が示されている。ウェハ１２、一般的にはキャリア材料またはボンディング材料は、機械的安定化のためと、電気的接続や電子制御素子などの更なるコンポーネントをピックアップするためのベースとしての役割を果たす。この上には垂直方向に第１のリリース層２６が配置されている。リリース層２６は、制御された層間剥離、つまり、定義された引張力によって意図的かつ制御された層の相互の剥離を可能にする役割を果たす。さらに、かかる層は、エッチングプロセス中に相接する層を変化させないようにするためのエッチングストップ層としても機能することができる。例えば、これまで先行技術で用いられてきた破断プロセスを、μ－ＬＥＤに妨げとなる残留物が残らない剥離プロセスに置き換えることができる。

さらに、犠牲層（Opferschicht）とも呼ばれる犠牲層２８が設けられている。こうしたのは、かかる層の材料として、例えばシリコンが使用されており、この材料は、その後、プロセスステップにおいて、例えば、μ－ＬＥＤ１６を下層のウェハ１２から分離するために、化学的プロセスによって除去できるからである。μ－ＬＥＤ１６はさらに、コンタクトパッド３０を有しており、このコンタクトパッドは、ここでは、例えばｐｎ接合のような半導体活性領域を有していてもよい。例示的に、図１５５Ａおよび図１５５Ｂは、エピタキシャル層３２を有するμ－ＬＥＤ１６の横断面図を示している。このエピタキシャル層３２には、さらに、犠牲層２８とエピタキシャル層３２との間に形成される第２のリリース層３４を加えることができる。この第２のリリース層３４は、構成に応じて異なる場所に配置されていてもよい。

図１５５Ａおよび１５５Ｂのそれぞれには、ピックアップ要素２０が、ポール状、カラム状またはポスト状の凸部として、犠牲層２８を介して２つのμ－ＬＥＤ１６の間でウェハ１２から一体的に垂直方向に突出し、エピタキシャル層３２の手前で終端する構成が示されている。ここでは、エピタキシャル層３２が上方に向かってテーパー状になっており、Ｖ字型のメサトレンチ３８を形成している（図１５６および１５７を参照）。図１５５Ａでは、第２のリリース層３４は、コンタクトパッド３０の側面または部分的に下面まで達しているが、第２のリリース層３４は、コンタクトパッド３０の手前で水平方向に終端し、残りの隙間は犠牲層２８が埋める。この場合、例えば気体または液体のエッチング物質が、メサトレンチ３８、つまり２つのμ－ＬＥＤ１６の間の空間を介して犠牲層２８に到達することができる。

図１５５Ｂでは、ピックアップ要素の露出した表面上の層間剥離層（Delaminierungsschicht）もエッチングプロセスによって除去されている。エッチングプロセスを制御することで、層間剥離層の除去量を選択的に調整することができる。例えば、使用されるエッチングプロセスに関して、層間剥離層は、犠牲層２８の場合よりも大幅に低いエッチング速度を有することができる。これにより、エッチングプロセスで層間剥離層またはキャリア基板を過度に損傷を与えることなく、犠牲層を完全に除去することができる。ここでは示されていないが、代替的な構成では、エッチングプロセスは、層間剥離層を通過してピックアップ要素にエッチングするためにも使用される。言い換えれば、２つのμ－ＬＥＤの間にある漏斗状の切欠き部は、ピックアップ要素に連なっている。その結果、ピックアップ要素のためのＶ字型またはＵ字型の凹部ができ、μ－ＬＥＤが載る２本のカラムが残る。ピックアップ要素のかかるエッチングの深さも、同様にプロセスによって調整することができる。しかしながら、一般的には、ピックアップ要素全体がエッチングされることはない。むしろ、ピックアップ要素は、その高さの半分以下しかエッチングされないので、ピックアップ要素の安定性は十分に確保されている。特に、μ－ＬＥＤを取り外す際に、残ったカラムが折れてしまうのではなく、層間剥離層の付着力に打ち勝ってμ－ＬＥＤがリフトアップされるようになっている。

図１５５Ｃおよび図１５５Ｄは、特にピックアップ要素２０の構成に関しての更なる構成変形例を示している。この場合、ピックアップ要素２０は、ウェハ１２の平面から出発して犠牲層２８を介してキャリア構造体１０の反対側まで一体的に延びている。ここで、ピックアップ要素２０は、その上端部がテーパー状になっているか、もしくは傾斜したμ－ＬＥＤ保持面３６で構成されており、こうして、μ－ＬＥＤ１６をリフトアップし易くなると同時に、ウェハ１２に確定的に固定することができるようになる。図１５５Ｄでは、一実施例によれば、ピックアップ要素２０は、垂直方向にエピタキシャル層３２の端部の手前で終端している。コンタクトパッド３０は、μ－ＬＥＤ内部の各層、特に発光層を接合する。図１５５Ｂおよび図１５５Ｄに示すように、コンタクトパッド３０は、それぞれの場合において、垂直方向に見て最も低い位置にある要素であり、そのため、必要に応じて、追加のブリッジングはんだまたは導電性接着剤を用いずに、ディスプレイまたはモジュールの支持面上の電気的コンタクト素子（図示せず）と直接機械的ひいては電気的にコンタクトすることができる。コンタクトパッド３０は、例えば１～１５μｍの範囲のエッジ長さを有することができる。

最後に、図１５５Ｅは、ピックアップ要素が大幅に広げられ、層間剥離層がピックアップ要素の表面を完全に覆っている構成を示している。図１５５Ｃおよび１５５Ｄに示すように、犠牲層２８は、エピタキシ３２を有する個々のμ－ＬＥＤの間の漏斗状の領域を通って延びている。各μ－ＬＥＤは、その横方向の寸法が、コンタクトパッド３２に面している側よりも光出射側で大きくなるエピタキシを含んでいる。言い換えれば、μ－ＬＥＤはコンタクトパッド３２を有する側を起点として広がっている。その結果、図の断面構造ではＶ字を「反転」したような傾斜になっている。更なる層３４が、エピタキシャル層３２の各面のうちの表面、特に漏斗を形成する傾斜した側部およびコンタクトパッドを含む表面に施与されている。これはエッチングストップとして機能し、層間剥離層２６と一緒に、定義された付着力を発生させる。今度はリフトアップのために、μ－ＬＥＤ以下のＶ字型領域の犠牲層２８は、プラズマエッチング、ガスエッチングまたは他のプロセスによって除去され、チップはピックアップ要素の層間剥離層上にその層３４だけを残している。

図１５６および図１５７のそれぞれには、例示的に２４個のμ－ＬＥＤ１６をウェハ（図示せず）上でマトリクス状に配置したキャリア構造体１０の例を示している。図１５６では、合計１７個のピックアップ要素２０が示されている。これらは、それぞれ２つの隣り合うμ－ＬＥＤ１６の間のメサトレンチ３８に配置されているものもあれば、それぞれのμ－ＬＥＤ１６の角部に配置されているものものある。この配置により、μ－ＬＥＤ１６の総数よりも、必要とされるピックアップ要素２０の総数が少なくて済むことになる。さらに、ここで示す例の１つのピックアップ要素２０は、最大４つの相接するμ－ＬＥＤ１６を支持またはピックアップすることができる。

図１５７では、ピックアップ要素２０の基底面は、図１５６のような円形ではなく、長方形または正方形の基底面を有している。つまり、ピックアップ要素がμ－ＬＥＤ１６に当接するコンタクト面積３６は変化することを意味している。これにより、μ－ＬＥＤ１６がｘ方向またはｙ方向に多少位置がずれても、安定したμ－ＬＥＤ１６のピックアップを保証することができる。言い換えれば、横方向のずれが小さくなっても、μ－ＬＥＤ１６上のすべてのコンタクト面積３６を合わせた総コンタクト面積は変わらないか、少なくともほぼ同じである。さらに、ピックアップ要素２０は、支持構造体１２の外縁部に配置されていてもよく、μ－ＬＥＤ１６の外側の側面に係合することもできる。例示的に、同じμ－ＬＥＤでも、ちょうど３つの支持点があると、特に安定した空間安定性が得られることがわかる。この場合も、１つのピックアップ要素２０が、２つ以上の相接するμ－ＬＥＤ１６を支持することができるため、複数回の使用による必要スペースひいてはコストの削減が可能となる。図示の例では、支持面積がチップ面積に比べて大幅に拡大されている。実際の実装では、支持面積を大幅に小さくして付着力を弱め、層間剥離層がキャリアにとどまって剥がれないようにする。

図１５８Ａは、複数のμ－ＬＥＤ１６がキャリア基板上にモノリシックに製造された構成を示している。各μ－ＬＥＤは六角形の形状、すなわち６つの側面を有しており、それぞれの側面が隣り合うμ－ＬＥＤの１つの側面と向かい合っている。個々のμ－ＬＥＤの角部は、それぞれピックアップ要素２０の上に載置されている。さらに、ピックアップ要素のみでμ－ＬＥＤを保持するように、フランクパターニングが行われており、すなわちトレンチがエッチングされている。各μ－ＬＥＤは、中心に配置された円形の活性領域２ａを含んでいる。この領域は、直径がμ－ＬＥＤの向かい合う２つの側面間の距離に実質的に対応する領域２ｂによって囲まれている。言い換えれば、その領域は、六角形構造の各μ－ＬＥＤの側部フランクにまで及んでおり、一方、各μ－ＬＥＤの角部は領域２ｂをちょうど含んでいない。

他の構成では、領域２ｂは若干大きくなっており、隣り合う２つのμ－ＬＥＤの２つの領域２ｂが側部フランクを超えて延びて事実上接することになる。しかしながら、深いフランク構造の処理中に、この第２の領域の部分は除去される。そのため、第２の領域では、量子井戸インターミキシングによって生じたバンドギャップが、活性領域２ａのバンドギャップよりも大きくなっている。量子井戸インターミキシングは、例えば、本願で開示および提示されている方法の１つによって生成されている。量子井戸インターミキシングとその結果としてのバンドギャップの増加とによって、電荷キャリアはμ－ＬＥＤの縁部領域ひいてはフランク部から効果的に遠ざけられる。なぜなら、処理によってそこの領域では欠陥密度が増加し、非放射再結合が引き起こされるからである。

図１５８Ｂは、改良されたマスクパターニングによって作り出された別の構成形態を示している。このような構成にしたのは、フォトマスクの必要枚数や転写ステップを減らすためである。本構成では、角部の膨らみが小さくなるようなフォトマスクを選択した。その結果、このような少し変化した構造が得られる。

ここで示した例では、さまざまな半導体技術を用いてμ－ＬＥＤを製造している。このために、本出願で開示されている技術を使用することができる。しかしながら、このようにアンテナ構造体を転写することも可能である。転写されるウェハには、電気的コンタクトが可能となるようにコンタクト面があってもよい。同様に、駆動制御部、電流源および他の要素も、このウェハに既に存在していてもよい。このようにして転写されたμ－ＬＥＤは、引き続き、いくつかの構成ではさらに処理される。例えば、μ－ＬＥＤには、変換層または光整形素子が施与される。原則的には、これらの構成では、個々のμ－ＬＥＤが転写されていた。しかしながら、方法はかかるものに限定されない。同様に、上述のモジュールは、これらのキャリア構造体で形成されていてもよく、このようなモジュールの転写を容易にすることが可能である。この場合、カラムもしくはキャリア要素は、モジュールのサイズが決まってから形成される。

従来、キャリアウェハから対応するターゲット基板にチップを転写するには、さまざまな方法があった。

先行技術では、レーザー転写印刷や、溶液から個々のマイクロ発光ダイオードチップを「自己組織化(self-assembly)」するような転写プロセスや、静電活性化によるかまたは反磁性的な転写プロセスが知られている。

これらのコンセプトを拡大したものが、本明細書で開示されている静電転写を用いて詳細に説明される。ここでは、特に寸法の小さい光電子半導体チップ、すなわちμ－ＬＥＤをピックアップおよびプレースし、同時に、欠陥が存在するμ－ＬＥＤを選別することができる方法の規定を目的としている。

図１５９Ａは、本発明による構成例として、光電子半導体チップをピックアップおよびプレースするためのデバイス１０を概略的に示している。本構成例では、光電子半導体チップは、μ－ＬＥＤ１１として形成されており、キャリア１２上に互いに間隔を空けて配置されている。デバイス１０は、ピックアップツール１３、励起素子１４および電圧源１５を有している。

励起素子１４は、μ－ＬＥＤ１１が照射される光１６を発する。励起素子１４が発する光１６は、励起によってμ－ＬＥＤ１１の光学活性領域に電子－正孔対を生成する波長を含んでいる。電子－正孔対は、μ－ＬＥＤ１１内で静電分極を引き起こし、それにより、それぞれのμ－ＬＥＤ１１の近傍で電気双極子場を発生させる。本構成例では、ピックアップツール１３は、励起素子１４とμ－ＬＥＤ１１との間に配置されている。ピックアップツール１３は、励起素子１４が発する光１６に対して少なくとも部分的に透過性であり、光１６がμ－ＬＥＤ１１に達することができるようになっている。

ピックアップツール１３は、例えば、ポリジメチルシロキサン（略してＰＤＭＳ）または他の適切な材料に埋め込まれた金属コンタクトを有している。金属コンタクトは電圧源１５に接続されている。金属コンタクトに電圧をかけることで静電界を発生させることができる。さらに、ピックアップツール１３は、ピックアップツール１３の下側の表面からμ－ＬＥＤ１１に向かって延びる凸部１７を有している。

図１５９Ａ～図１５９Ｄを参照することで、コンセプト案による一構成例として、デバイス１０を用いてμ－ＬＥＤ１１をピックアップおよびプレースする方法を以下に説明する。励起素子１４が発する６は、励起とそれに伴う静電分極とをμ－ＬＥＤ１１に引き起こす。同時に、ピックアップツール１３は、ピックアップツール１３とμ－ＬＥＤ１１との間で吸引的な相互作用が生じるように、電圧源１５によって充電される。

ピックアップツール１３は、凸部１７が、その下にあるμ－ＬＥＤ１１に接触するまで、μ－ＬＥＤ１１に向かって下降する。本構成例では、μ－ＬＥＤ１１が１つ置きに、凸部１７の１つに接触している。引き続き、図１５９Ｂが示すように、ピックアップツール１３は、ＬＥＤ１１が凸部１７に付着した状態で一緒にリフトアップされる。図１５９Ｃは、図１５９Ｂの拡大図である。図１５９Ｃは、ピックアップツール１３の容量とμ－ＬＥＤ１１の分極とを示している。簡単にするために、励起素子１４と電圧源１５とは、図１５９Ｂおよび後続のいずれの図にも示されていない。

凸部１７の間に位置するμ－ＬＥＤ１１は、ピックアップツール１３によってリフトアップされない。さらに、励起素子１４が発する光１６が、μ－ＬＥＤ１１の欠陥に基づき僅かしか分極を起こさないか、または全く分極を起こさない場合、μ－ＬＥＤ１１はリフトアップされない。これらのμ－ＬＥＤ１１は、図１５９Ａ～図１５９Ｃでは暗色で強調されている。欠陥のないμ－ＬＥＤ１１と比較して分極が小さいため、μ－ＬＥＤ１１を事前にテストする必要なしに、対応する欠陥を有するμ－ＬＥＤ１１を選別することが可能である。引き続き、図１５９Ｄが示すように、ピックアップツール１３によってμ－ＬＥＤ１１を所望の位置に転写し、そこに設置する。

図１６０は、本発明による更なる構成例として、光電子半導体チップをピックアップおよびプレースするためのデバイス２０を概略的に示している。図１６０に示すデバイス２０は、図１５９Ａのデバイス１０とほぼ同じである。異なる点は、図１６０の励起素子１４が、μ－ＬＥＤ１１が配置されたキャリア１２の下方に配置されていることである。この場合、μ－ＬＥＤ１１においてフォトルミネッセンス励起が起こり得るためには、励起素子１４が発する光１６に対してキャリア１２が少なくとも部分的に透過性でなければならない。

図１６１Ａは、レーザープリンターのドラムのように構成されていてもよい円筒状に形成されたピックアップツール１３を概略的に示している。ピックアップツール１３は、フォトルミネッセンス励起によって起こる分極に基づき、ピックアップツール１３の表面と、その下にあるμ－ＬＥＤ１１との間で吸引的な相互作用が生じるように静電的に帯電されている。図１６１Ｂに示すように、円筒状のピックアップツール１３をキャリア１２上で転がし、その際、入射光１６によって十分な分極が発生したμ－ＬＥＤ１１をピックアップする。

図１６２は、ピックアップツール１３の下に配置されたμ－ＬＥＤ１１の方向に向かって延びる凸部１７をその下側に有するピックアップツール１３を概略的に示している。図１６２には示されていない励起素子１４が発する光１６は、ピックアップツール１３を通過してμ－ＬＥＤ１１に入射する。光１６の通過を可能にするために、ピックアップツール１３は、光１６に対して少なくとも部分的に透過性の材料で作られている。あるいは対応する光路開口部または導光体がピックアップツール１３に組み込まれていてもよい。

図１６３は、図１６２のピックアップツール１３を示しているが、図１６３では、特定のμ－ＬＥＤ１１のみが選択的に光１６で照射され、例えばμ－ＬＥＤ１１は１つ置きに照射される。これを可能にするために、対応する光路開口部または導光体がピックアップツール１３に組み込まれていてもよいし、または対応する遮光マスクを設けて、光１６が特定のμ－ＬＥＤ１１のみに当たるようにすることもできる。その結果、光１６が照射されたμ－ＬＥＤ１１のみがフォトルミネッセンス励起され、フォトルミネッセンス励起により十分な分極を形成していれば、これらのμ－ＬＥＤ１１のみをピックアップツール１３でピックアップすることができる。

図１６４は、下側に連続した平坦表面２１を有するピックアップツール１３を概略的に示している。平坦表面２１は、異なるパターンおよび／または異なる間隔で配置されたμ－ＬＥＤ１１をピックアップすることを可能にする。さらに、遮光要素、例えばマスクを設けることで、特定のμ－ＬＥＤ１１のみを選択的にフォトルミネッセンス励起させることも可能である。

図１６５Ａ～図１６５Ｃは、μ－ＬＥＤ１１のプレース中のデバイス１０を示している。図１５９Ａ～図１５９Ｄに示すようにμ－ＬＥＤ１１をピックアップした後、ピックアップツール１３を、μ－ＬＥＤ１１のいくつかが実装される図１６５Ａに示すボードに転写する。

図１６５Ｂに示す電圧源１５によって、ピックアップツール１３とμ－ＬＥＤ１１との間の吸引的な相互作用が減少するか、または反発的な相互作用に変換されるように、ピックアップツール１３の容量が変更される。ピックアップツールの個別に駆動制御可能な金属コンタクトを用いて、ピックアップツールの特定の領域の電荷を所望の方法で変化させることで、所定の数のμ－ＬＥＤ１１のみをボード２２上に置けるようになる。引き続き、図１６５Ｃに示すように、ピックアップツール１３をボード２２から除去する。ピックアップツール１３上に残ったμ－ＬＥＤ１１は、例えば清浄用の接着ストリップを使って、他の場所で除去するか、または付着させることができる。

図１６６Ａ～図１６６Ｃは、ピックアップツール１３によって電界を発生させることができるさまざまなオプションを概略的に示している。図１６６Ａ～図１６６Ｃに示す力線２３は、それぞれの位置における電界の方向と強さを示している。

図１６６Ａに示す構成では、ピックアップツール１３の凸部１７に電荷がある。ピックアップツール１３の近傍には対向電荷が配置されている。これにより、各凸部１７の近傍には、点電荷の電界に似た電界が発生する。図１６６Ｂでは、凸部１７の先端の電界強度が特に高くなるように、ピックアップツール１３に双極子電荷が配置されている。図１６６Ｃでは、ピックアップツール１３の凸部１７は帯電しており、キャリア１２の下方に対向電荷が配置されているため、ピックアップされるμ－ＬＥＤ１１は、ピックアップツール１３と対向電荷との間に位置し、したがって電界内にある。

ピックアップツール１３によって生成される電界は、μ－ＬＥＤ１１がキャリア１２によってピックアップされるように、μ－ＬＥＤ１１の双極子に有効な力を及ぼすために、均一ではないことが望ましい。さらに、図１６６Ａ～図１６６Ｃは、励起により発生したμ－ＬＥＤ１１の電気力線２４を示している。μ－ＬＥＤ１１の電気力線２４とピックアップツール１３の電気力線２３との相互作用については、簡単にするために図示していない。

図１６７Ａおよび図１６７Ｂは、従来の方法の転写ステップと、本明細書で提示されているデュアル転写プロセスのコンセプトに従った方法とに関する図を示している。μ－ディスプレイの製造では、キャリア基板３からディスプレイ基板７への多数のμＬＥＤの並行かつ誤差のない転写が重要な役割を果たしている。製造コストを踏まえると、必要な転写ステップの数は重要である。転写ステップが少なければ少ないほど、対応するプロセスコストは低くなる。コスト面の検討と並行して、転写ステップを減らすことの技術的な実現可能性も直接関連してくる。

一般的に、キャリア基板３上のμ－ＬＥＤの密度は、μ－ディスプレイ上よりも桁違いに高い。ここでの比率は、μ－ＬＥＤのサイズ、キャリア基板３上のチップ間距離（ウェハピッチ）、μ－ディスプレイの目標解像度（画素ピッチ）によって異なる。

キャリア基板３からターゲット基板７への転写は、ディスプレイの画素ピッチに合わせてキャリア基板３からμ－ＬＥＤを取り外し、対応する基板７に転写するように、従来の方法にしたがって行うことができる。この場合、転写スタンプのサイズならびにキャリア基板３上の取り外し可能な領域のサイズおよびμ－ディスプレイの総サイズによって、μ－ディスプレイのための転写ステップ数が決まる。スタンプサイズは、ｘ方向およびｙ方向にスタンプサイズの整数倍の大きさでディスプレイサイズを完全に埋めることができるように選択すると有利である。このようにして、個別の転写プロセスを回避することができる。カラーディスプレイを製造するためには、μ－ＬＥＤの赤色、緑色、青色の３色すべてをターゲット基板に転写する必要がある。

図１６７Ａおよび図１６７Ｂともに、μ－ＬＥＤ１が形成されたキャリア基板３を示している。したがって、キャリア基板３は、例えば、赤色、緑色および青色といった１色のμ－ＬＥＤを提供する。このとき、μ－ＬＥＤがキャリア基板３からμ－ディスプレイに直接転写される転写ステップの数が決められるが、これは従来の方法に対応するものである。

例えば、ディスプレイの空間的な広がりは、ｘ方向に２００ｍｍ、ｙ方向に１００ｍｍである。キャリア基板３の直径は、例えば３００ｍｍである。μ－ＬＥＤの互いの間隔（ピッチ）は１０μｍである。ディスプレイの画素の互いの間隔（ピッチ）は１００μｍで、これは１０倍の大きさである。赤色、緑色および青色のμ－ＬＥＤによるカラーディスプレイが形成される。そのため、この一連のプロセスは各色ごとに行う必要がある。

図１６７Ａは、転写スタンプサイズが小型の場合のキャリア基板３あたりの最大スタンプ位置を示している。図１６７Ｂは、転写スタンプサイズが比較的大きい場合のキャリア基板３あたりの最大スタンプ位置を示している。図１６７Ａでは、転写スタンプのサイズは、Ｘ方向に１０ｍｍ、Ｙ方向にも１０ｍｍとなっている。したがって、ディスプレイ面積は２０，０００ｍｍ^２（２００ｍｍ×１００ｍｍ）で、転写スタンプの選択された面積が１００ｍｍ^２の場合、それぞれ１色ずつ合計ｓ＝２００回の転写ステップを行う必要がある。そのため、赤色、緑色および青色の３色を使った場合、１つのディスプレイで６００回の転写ステップが必要になる。図１６７Ａによれば、この構成では最大６１０回の転写ステップを実行し、それによりウェハの８６．３％を利用することができる。しかしながら、各転写ステップには転写エラーがないこと、すなわち、移されるべきμ－ＬＥＤがすべて取り外されていることを前提としていることに留意すべきである。

小型の転写スタンプでは、キャリア基板３上の利用面積が大きくなる。言い換えれば、転写スタンプが小さければ、非常に多くのμ－ＬＥＤをキャリア基板上に取り外すことができる。しかしながら、結果的に高い利用率を得るためには、多くの転写ステップが必要になる。図１６７Ｂは、転写スタンプのサイズが、ｘ方向に４０ｍｍ、ｙ方向に５０ｍｍの空間的な広がりを有する構成を示している。

したがって、ディスプレイ面積が２０，０００ｍｍ^２、転写スタンプの選択された面積が２，０００ｍｍ^２の場合、それぞれ１色ずつｒ＝１０回の転写ステップを行う必要がある。そのため、赤色、緑色および青色の３色を使用した場合、１つのディスプレイに僅か３０回の転写ステップしか必要がない。しかしながら、図１６７Ｂによれば、この構成では最大２４回の転写ステップを実行し、それによりウェハの６７．９％しか利用することができない。その結果、転写スタンプが大きいと転写ステップの数は少なくなるものの、キャリア基板３上の利用面積も小さくなる。言い換えれば、キャリア基板上の一部の領域には、大きなスタンプが届きにくい点がある。

ここで、キャリア基板３から中間キャリア５を経由してμ－ＬＥＤをμ－ディスプレイ用のターゲット基板に転写する転写ステップ数を決めることになる。従来の方法とは異なり、ディスプレイの代わりに、まず中間キャリア５に従来の方法と同様に実装する。前述のサイズ規定がすべて適用される。したがって、図１６７Ａに記載の転写スタンプでも１色あたりｓ＝２００回の転写ステップが必要であり、図１６７Ｂに記載の転写スタンプでも１色あたりｒ＝１０回の転写ステップが必要である。

キャリア基板３上のμ－ＬＥＤの互いの間隔（ピッチ）は１０μｍであり、ディスプレイの画素の互いの間隔（ピッチ）はその１０倍の１００μｍなので、従来の方法では転写時に、可能なはずの数の１００分の１のしか移せない。言い換えれば、いずれのスタンプも、従来のプロセスで１プロセスあたりに移せるμ－ＬＥＤの数、本来可能であるはずの数よりも少なくなる。

提案された原理による方法では、キャリア基板３上に存在し、スタンプが届くことのできるすべてのμ－ＬＥＤは、転写時に中間キャリア５上に移される。これらはいわゆる第１の転写ステップであり、第１の転写スタンプ４によって実行される。提案された方法では、中間キャリア５はディスプレイのサイズを有しているので、中間キャリア５と同じサイズの第２の転写スタンプ６を用いた第２の転写ステップによって、１つのカラー用のディスプレイに１回の転写で完全に実装される。中間キャリア５上のμ－ＬＥＤの第１の密度は、ディスプレイ上の画素の密度よりもｎ＝１００倍大きいので、１つの中間キャリア５からｎ＝１００倍の枚数の１色のディスプレイが製造される。それから、カラーディスプレイの場合、３×１００回の第２の転写ステップが必要となり、第１の転写ステップと合わせて、１００枚のカラーディスプレイあたりの転写ステップの総数は以下のようになる。

図１６７Ａに記載の小型の転写スタンプ４の場合、転写ステップの総数は、１００枚のカラーディスプレイの場合、３×２００＋３×１００回、つまり、１枚のカラーディスプレイにつき９回の転写ステップとなる。図１６７Ｂに記載の大型の転写スタンプ４の場合、転写ステップの総数は、１００枚のカラーディスプレイの場合、３×１０＋３×１００、つまり、１枚のカラーディスプレイにつき３．３回の転写ステップとなる。

これは、図１６７Ａに記載の小型の転写スタンプでは１枚のカラーディスプレイにつき６００回の転写ステップを実行し、図１６７Ｂに記載の大型の転写スタンプでは１枚のカラーディスプレイにつき３０回の転写ステップを実行する必要があった従来の方法と比較して、大幅に改善されている。カラーディスプレイごとの転写ステップの記載値は、実際の製造方法では公差の範囲内で、または欠陥により相違する可能性のある平均値である。

図１６８は、本発明による方法のための本発明による出発構造体(Startstruktur)の第１の構成例を平面図で示している。この出発構造体を利用することで、２つの転写ステップをそれぞれ安全かつ確実に行える。図１６８は、モジュール領域１１に配置されたμ－ＬＥＤ１を示しており、これらのμ－ＬＥＤ１は、第１のアンカー要素９によってキャリア基板３に付着されている。モジュール領域１１は、１つまたは異なるキャリア基板３で組み立てることができる。

第１のアンカー要素９は、キャリア基板３に接合されており、これらのアンカー要素９は、第１の転写ステップＳ２においてモジュール領域１１を、第１の転写スタンプ４を用いて、基板平面に対して横方向の第１の定義された最小リフトアップ力でキャリア基板３から分離し、移動させた後、中間キャリア５上に移すことができるように、第１のアンカー要素９の間に複数のモジュール領域１１を着脱可能に保持するように構成されている。最小リフトアップ力は、リフトアップを可能にするために少なくとも確保する必要があり、アンカー要素９によって定義して設定する必要がある。

ここで、μ－ＬＥＤ１が第１の転写スタンプ４に付着する付着力は、第１の定義された最小リフトアップ力よりも大きい。図１６９は、この方法のコンセプト案に従った出発構造体についての図１６８に記載の第１の構成例の拡大図を示している。

この拡大図では、μ－ＬＥＤ１が第２のアンカー要素１３によってモジュール領域１１に付着していることが見て取れる。このように、モジュール領域１１は、複数の転写可能なμ－ＬＥＤを担持している。特に、モジュール領域１１に接合される第２のアンカー要素１３が形成され、これらのアンカー要素１３は、それぞれの第２の転写ステップＳ３においてμ－ＬＥＤ１を、第２の転写スタンプ６を用いて、それぞれのモジュール領域１１の平面に対して横方向の第２の定義された最小リフトアップ力で中間キャリア５から分離し、移動させた後、ターゲット基板７上に移せるように、第２のアンカー要素１３の間にμ－ＬＥＤ１を着脱可能に保持するように構成されている。

ここで、μ－ＬＥＤ１が第２の転写スタンプ６に付着する付着力は、第２の定義された最小リフトアップ力よりも大きい。図１６８および図１６９は、提示された方法を実行するのに用いられる第１の出発構造体を表している。第１のアンカー要素９によって、それぞれの第１の転写ステップを行い、第２のアンカー要素１３によって、それぞれの第２の転写ステップを安全かつ確実に行うことができる。アンカー構造体９，１３は、いずれの転写ステップの間も、リフトアップのための定義された最小リフトアップ力を設定する。

図１７０は、本発明による第１の出発構造体の製造に関する更なる図を示している。左側に丸形のキャリア基板３が示されており、その中に長方形のモジュール領域１１が描かれている。キャリア基板３は、モジュール領域１１のための第１のアンカー要素９と、マイクロ発光ダイオードのための第２のアンカー要素１３との構成で、デュアルアンカー要素を有している。矩形のモジュール領域１１の拡大図を右側に示している。さらに、このモジュールは、対角線上にある２つの角部にリフティング要素１５を含んでいる。これらは、モジュール領域１１を安全に転写できるようにするためのものである。あるいはリフティング要素１５は、モジュール領域１１の４つの角部に形成したり、モジュール領域１１の４つの角部と、さらにその中央に形成したりすることもできる。リフティング要素１５は、モジュール領域１１を持ち上げるための第１の転写スタンプの作用面を提供する。このように、μ－ＬＥＤ１を備えたモジュール領域を、さまざまに異なるキャリア基板３で組み立てることができる。

いくつかの態様では、リフティング要素１５は、転写されることがなく、モジュール領域１１に直接取り付けられているμ－ＬＥＤ１として形成されている。したがって、リフティング要素１５は、第２のアンカー要素１３なしでモジュール領域１１に直接接合されているμ－ＬＥＤ１である。アンカー要素がなくても、それぞれのウェハ領域１１に対するリフティング要素１５の大きな付着力が生じる。リフティング要素１５は、正方形または円形の表面または構造体をもたらし、例えば、十字形であってもよい。リフティング要素１５の数は、モジュール領域１１のサイズに比例して選択することができる。リフティング要素１５がモジュール領域１１に直接接合されただけの構造体である場合、リフティング要素１５の構造体の配置は、チップ面積の損失を可能な限り少なくするために、ディスプレイの画素ピッチの整数倍に選択される。μ－ＬＥＤ１がリフティング要素１５として提供されている場合は、これらはもはやディスプレイ素子として使用することはできない。

代替的または累加的に、リフティング要素１５に対応する形で、位置決め要素１７を、位置的に正確に転写するための位置決め補助体として形成することができる。この場合、リフティング要素１５は、位置決め要素１７である。転写されたモジュール領域１１上の個々のμ－ＬＥＤのウェハピッチの精度は、移送プロセスの影響を受けない。大面積のモジュール領域１１相互の位置決め精度は、例えば、転写時の転写スタンプの膨張効果による悪影響を受けないため、一時的な中間キャリア５を「寸断」する際にも、全体としてより高い精度を実現することができる。これにより、マイクロ発光ダイオードを備えたディスプレイの最終実装時の公差も小さくなる。

図１７１は、本発明による方法の一構成例を示している。第１のステップでは、中間キャリア５が、キャリア基板３と同一のμ－ＬＥＤ密度を有するディスプレイ製品のターゲットサイズで作製される。中間キャリア５の基本形状は長方形である。次いで、ディスプレイへの転写時に薄化が行われる。このために、ウェハ３のモジュール領域１１を一時的に完全に転写することができる中間キャリア５が準備される。第２のスタンピングステップもしくは転写ステップＳ３では、最終的なターゲット基板７に転写するために、正しい画素ピッチを有する個々のμ－ＬＥＤが再び取り外される。中間キャリア５への転写時の位置精度だけでなく、ターゲット基板７への転写時にも可能な限り誤差のない移設が重要な基準となる。

カラーディスプレイを製造するために、特に図１７２の例では、以下のステップが実行され、しかも、赤色、緑色および青色の各色について実行される。

第１のステップＳ１では、キャリア基板３上にμ－ＬＥＤ１を第１の密度で作製する。ここで、キャリア基板３上には、モジュール領域１１とμ－ＬＥＤ１とを位置決めするための第１のアンカー要素９と第２のアンカー要素１３とが形成される。これらのアンカー要素９，１３は、方法の出発構造体として、ダブルアンカー要素構造体またはデュアルアンカー要素構造体を提供する。キャリア基板３を処理した後、キャリア基板３上に配置されたモジュール領域１１は、例えば、機能しているμ－ＬＥＤ１と欠陥のあるμ－ＬＥＤ１とを区別したり、歩留まりを確認したり、色位置を決定したりするような方法でテストされる。

第２のステップＳ２では、第１の転写スタンプ４によって、それぞれの第１の転写ステップが実行され、μ－ＬＥＤ１を第１の密度で中間キャリア５に転写する。テスト結果に応じて、特定のモジュール領域１１のみが中間キャリア５上に配置される。このようにして、例えば、機能するモジュール領域１１のみ、または適切な色を有するモジュール領域１１のみを形成することができる。

構成に応じて、中間キャリア５にモジュール領域１１が完全に実装されるまで、複数回の転写が行われる。これらは、付着する接着材または接着フィルムを用いて中間キャリア５に取り付けられる。この付着力は、紫外光による自己硬化もしくは架橋または高温を適用することによって発生させることができる。任意に、平面性および／または付着性を改善するために、中間キャリア５の熱または熱圧着による処理を行ってもよい。中間キャリア５、例えば１２．３インチの中間キャリア５が各色に使用される。中間キャリア５には、さまざまに異なるキャリア基板３のモジュール領域１１を実装することができる。

第３のステップＳ３では、第２の転写ステップが実行される。このステップでは、第２の転写スタンプ６によって、μ－ＬＥＤ１を、第１の密度のｎ分の１である第２の密度で中間キャリア５からターゲット基板７に転写する。ターゲット基板７上の画素ひいてはμ－ＬＥＤの間隔は、中間キャリア５上の同じタイプのμ－ＬＥＤの間隔の倍数に対応し、両方の空間方向で異なっていてもよい。言い換えれば、ターゲット基板７上のピッチに基づいて、中間キャリア上のμ－ＬＥＤが選択され、転写される。これにより、中間キャリア５上のμ－ＬＥＤが間引きされる。しかしながら、３つの実装された中間キャリアから対応する複数のカラーディスプレイを作製することができる。

ターゲット基板７は、ｎ個のアレイのうちのそれぞれの１つに、特に３色すべてに共通のアレイ領域を提供する。中間キャリア５および第２の転写スタンプ６のサイズと形状は、互いに同じであり、好ましくはアレイ領域と同じである。このようにして、ディスプレイのバックプレーンに、第２の転写ステップで１色のμ－ＬＥＤを実装することができる。中間キャリア５および第２の転写スタンプ６のサイズがディスプレイのｋ分の１である場合、それに対応してｋ回の第２の転写ステップを実行する必要があり、これにより製造工数が増加する。ターゲット基板７には、例えばカラースクリーンを製造するために、複数の中間キャリア５を実装することができる。

更なる処理Ｓ４によって、ディスプレイを後加工することができる。例えば、縦型マイクロ発光ダイオードの場合は、それぞれの電気的なトップコンタクトの製造が行われ、横型マイクロ発光ダイオードの場合は、２つの電気的なコンタクトの製造が行われる。さらに、光取り出し構造体または光取り出し層または表面微細化層を形成することで、例えば黒色の印象をよくすることができる。さらに、変調をかけることも可能である。

図１７２は、提案された方法の出発構造体の第１の構成例を横断面図で示している。出発構造体は、第２のアンカー要素１３によってモジュール領域１１に接合された複数のμ－ＬＥＤ１を含んでいる。モジュール領域１１はまた、第１のアンカー要素９によってキャリア基板３に接合されている。一方ではキャリア基板３とモジュール領域１１との間に、他方ではμ－ＬＥＤ１とモジュール領域１１との間には、アンカー素子９，１３が形成されており、第１の転写ステップＳ２では、リフトアップする第１の転写スタンプ４の定義された第１の最小リフトアップ力で、モジュール領域１１が分離され、持ち上げられてから移され、第２の転写ステップＳ３では、リフトアップする第２の転写スタンプ６の定義された第２の最小リフトアップ力で、μ－ＬＥＤ１がモジュール領域１１から分離され、持ち上げられてから移されるようにされている。

図１７３Ａ～図１７３Ｅは、図示される第１の出発構造体を用いる方法案の更なる構成例を示している。

図１７３Ａは、μ－ＬＥＤ１を有する複数のモジュール領域１１が、ステップＳ２．１で第１のアンカー要素９およびウェハ３から切り離される様子を示している。これは、第１の転写スタンプ４によって実行される。モジュール領域１１を持ち上げるために、μ－ＬＥＤ１のモジュール領域１１に対する付着力（第２の付着力）は、モジュール領域１１のキャリア基板３に対する付着力（第１の付着力）よりも大きい。さらに同様に、第１の転写スタンプ４のμ－ＬＥＤ１に対する付着力は、モジュール領域１１のキャリア基板３に対する第１の付着力よりも大きい。第１の転写スタンプ４によって加えられる第１の最小リフトアップ力もまた、モジュール領域１１のキャリア基板３に対する第１の付着力よりも大きく、μ－ＬＥＤ１のモジュール領域１１に対する第２の付着力よりも小さく、μ－ＬＥＤ１の第１の転写スタンプ４に対する付着力よりも小さい。

図１７３Ｂで説明するように、μ－ＬＥＤ１を担持するモジュール領域１１を中間キャリア５上にうまくプレースするためには、μ－ＬＥＤ１のモジュール領域１１に対する第２の付着力は、μ－ＬＥＤ１の第１の転写スタンプ４に対する付着力よりも大きくなければならない。モジュール領域１１の中間キャリア５に対する付着力は、μ－ＬＥＤ１の第１の転写スタンプ４に対する付着力よりも大きくなければならない。それぞれの第１および第２の付着力を設定するために、第１のアンカー要素９および第２のアンカー要素１３が使用される。したがって、モジュール領域１１とウェハ３との間の第１の付着力は、第１のアンカー要素９によって提供される。μ－ＬＥＤ１とモジュール領域１１との間のそれぞれの第２の付着力は、第２のアンカー要素１３によって提供される。第１の転写スタンプ４によって加えられる切り離し力は、μ－ＬＥＤ１の第１の転写スタンプ４に対する付着力よりも大きく、μ－ＬＥＤ１のモジュール領域１１に対する第２の付着力よりも小さくなければならない。切り離し力とは、切り離しを実行するために必要な最小限の力のことである。

図１７３Ｂは、μ－ＬＥＤ１を担持するモジュール領域１１を中間キャリア５上に施与する後続のステップＳ２．２を示している。このステップも第１の転写スタンプ４を用いて実行される。

適切な材料を選択することで、モジュール領域１１と中間キャリア５との間の接続を、必要とされる付着力で提供することができる。例えば、接着剤を使用することができる。μ－ＬＥＤ１の第１の転写スタンプ４に対する付着力は、リフトアップおよびセットダウン時に、第１の転写スタンプ４の適切な移動ガイドによって、例えば、せん断成分を有する移動ガイド、すなわち、中間キャリアの平面に平行な移動ガイドによっても変化させることができる。μ－ＬＥＤ１の第１の転写スタンプ４に対する付着力は、例えば、セットダウン時に低減することができる。

ステップＳ２．１およびＳ２．２は、例えば、赤色、緑色または青色のいずれかの色について、中間キャリア５が完全に実装されるまで、数回実行される。

図１７３Ｃは、ターゲット基板７に移すためにモジュール領域１１からμ－ＬＥＤ１をリフトアップする後続のステップＳ３．１を示している。このステップは、第２の転写スタンプ６を用いて行われる。μ－ＬＥＤ１は、第２のアンカー要素１３および中間キャリア５から切り離される。ここでは、μ－ＬＥＤ１が複数の中間キャリアから同時に切り離される。モジュール領域１１上のμ－ＬＥＤ１の密度は、ターゲット基板７上のμ－ＬＥＤ１の密度とは一致しない。そのため、例えば、第１の密度は第２の密度の２倍であってもよい。したがって、第２のスタンプ６は、ターゲット基板７上のμ－ＬＥＤ１の間隔に対応するタッピング要素１９を有している。図１７３Ｃは、モジュール領域１１上のμ－ＬＥＤ１の第１の密度が、ターゲット基板７上のμ－ＬＥＤ１の第２の密度の２倍であることを示している。

さらに、第２の転写スタンプ６の付着力は、μ－ＬＥＤ１の中間キャリア５に対する付着力よりも強くなければならない。μ－ＬＥＤ１をリフトアップするためには、μ－ＬＥＤ１の第２の転写スタンプ６に対する付着力が、μ－ＬＥＤ１のモジュール領域１１に対する第２の付着力よりも大きくなければならない。さらに、モジュール領域１１の中間キャリア５に対する付着力も、μ－ＬＥＤ１のモジュール領域１１に対する第２の付着力よりも大きくなければならない。第２の転写スタンプ６によって加えられる定義された第２の最小リフトアップ力は、μ－ＬＥＤ１のモジュール領域１１に対する第２の付着力よりも大きく、モジュール領域１１の中間キャリア５に対する付着力よりも小さく、μ－ＬＥＤ１の第２の転写スタンプ６に対する付着力よりも小さくなければならない。

図１７３Ｄで説明するように、μ－ＬＥＤ１を第２の転写スタンプ６からターゲット基板７にうまくプレースするためには、μ－ＬＥＤ１のターゲット基板７に対する付着力は、μ－ＬＥＤ１の第２の転写スタンプ６に対する付着力よりも大きくなければならない。逆に、第２の転写スタンプ６によって加えられる切り離し力は、μ－ＬＥＤ１の第２の転写スタンプ６に対する付着力よりも大きく、μ－ＬＥＤ１のターゲット基板７に対する付着力よりも小さい。それぞれの付着力を設定するために、第２のアンカー要素１３だけでなく、第２の転写スタンプ６の接合手段や移動ガイドも使用される。μ－ＬＥＤ１とモジュール領域１１との間のそれぞれの第２の付着力は、第２のアンカー要素１３によって提供される。

図１７３Ｄは、μ－ＬＥＤ１をターゲット基板７上に施与する後続のステップＳ３．２を示している。このステップも第２の転写スタンプ６を用いて行われる。μ－ＬＥＤ１は、ディスプレイの一部であるターゲット基板７上にもたらされる。

μ－ＬＥＤ１の第２の転写スタンプ６に対する付着力は、リフトアップおよびセットダウン時に、第２の転写スタンプ６の適切な移動ガイドによって、例えば、せん断成分を有する移動ガイド、すなわち、ターゲット基板の平面に平行な移動ガイドによっても変化させることができる。μ－ＬＥＤ１の第２の転写スタンプ６に対する付着力は、例えば、セットダウン時に低減することができる。適切な材料を選択することで、μ－ＬＥＤ１とターゲット基板７との間の接続を、必要とされる付着力で提供することができる。例えば、接着剤、インタービアまたははんだを使用することができる。

ステップＳ３．１およびＳ３．２は、例えば、赤色、緑色および青色のすべての色について、ディスプレイのターゲット基板７が完全に実装されるまで、数回実行される。

図１７３Ｅは、例えば、インタービア材料の堆積、硬化ならびにその後のパターニングおよび／またはバックエッチングなどであってよい従来のプロセスによる、ターゲット基板７上の更なる加工ステップＳ４、特にターゲット基板７の機械的および電気的なコンタクトの製造を示している。

例えば、縦型μ－ＬＥＤの場合は、それぞれの電気的なトップコンタクトの製造が行われ、横型μ－ＬＥＤの場合は、２つの電気的なコンタクトの製造が行われる。さらに、光取り出し構造体または光取り出し層または表面微細化層を形成することで、例えば黒色の印象をよくすることができる。さらに、変調をかけることも可能である。このようにして、アレイＡがμ－ディスプレイの構成で簡単かつ安価に大量に製造される。

図１７４は、μ－ＬＥＤ１のモジュール領域１１に対する接続の更なる構成例を示している。このために、第２のアンカー要素１３に加えて、モジュール領域１１の上には第２のリリース要素２３が形成されている。第２の移送ステップＳ３の実行前に、μ－ＬＥＤ１は、モジュール領域１１にそれぞれ接合されている第２のアンカー要素１３および第２のリリース要素２３と接触している。μ－ＬＥＤ１は、第２のアンカー要素１３および第２のリリース要素２３によって、大きな付着力でモジュール領域１１に機械的に接合されている。

図１７５は、図１７４に記載の構成例を示しており、ここでは、第２のリリース要素２３が除去されており、そのため、μ－ＬＥＤ１のモジュール領域１１に対する付着力は効果的かつ特定的に低減されている。

図１７６は、第１のアンカー要素９および第１のリリース要素２１によってウェハ３に接合されたモジュール領域１１に接続されている第２のアンカー要素１３および第２のリリース要素２３によって接合されているμ－ＬＥＤ１を備えた第２の出発構造体を示している。μ－ＬＥＤ１は、第２のアンカー要素１３および第２のリリース要素２３と接触しており、これらの要素はモジュール領域１１と接触している。モジュール領域１１は、第１のアンカー要素９および第１のリリース要素２１と接触している。図１７２に記載の第１の出発構造体とは対照的に、アンカー要素９，１３に加えて、リリース要素２１，２３が使用される。このようにして、まず第１のリリース要素２１を除去し、その後、第２のリリース要素２３を除去することによって、まずモジュール領域１１を取り外し、その後、μ－ＬＥＤを取り外すようにして、付着力を特定的に低減することができる。

モジュール領域１１のための第１のアンカー要素９は、数、サイズおよび分布が異なっていてもよい。そのため、例えば、モジュール領域１１の大きさに応じてリリースプロセスを最適化し、付着力をリフトアップ力に対して互いに正しい比率で選択できるようにする。最小リフトアップ力は、リフトアップを可能にするために少なくとも確保する必要がある。この最小リフトアップ力は、アンカー要素およびリリース要素によって、定義された方法で設定することができる。

図１７７のＡ～図１７７のＥは、図１７６に記載の第２の出発構造体を用いた本発明による方法の更なる構成例を示している。この方法では、第１のアンカー要素９および第２のアンカー要素１３に加えて、第１のリリース要素２１および第２のリリース要素２３が用いられている。図１７７のＢは、第１のリリース要素２１が最初に除去されることを示している。図１７７のＣは、それによって、第１の移送ステップＳ２において、モジュール領域１１がウェハ３から切り離され、中間キャリア５上にもたらされたことを示している。その後、図１７７のＤに見られるように、第２のリリース要素２３が除去される。第２の移送ステップＳ３では、μ－ＬＥＤ１がモジュール領域１１から切り離され、ターゲット基板７上に施与される。このステップは、図１７７のＥで見ることができる。

図１７８のＡおよび図１７８のＢは、リリース要素の選択性に関する態様を説明するために示している。図１７８のＡでは、第１のリリース要素２１が除去される。図１７８のＢには、第１のリリース要素２１を除去し、μ－ＬＥＤ１を有するモジュール領域１１を中間キャリア５上に移し、保護層２５を除去した後に、２つの第２のリリース要素２３を除去する様子を示している。

順次除去するための第１のリリース要素２１と第２のリリース要素２３との間の選択性は、いくつかの方法で行うことができる。

ａ）特性の異なるさまざまな材料を使用し、これらを互いに適合させる。例えば、ＳｉＯ_２はＨＦでエッチングすることができる。同様に、ＳｉはＳＦ_６でエッチングすることができる。更なる可能な材料としては、例えばＳｉＯ_２、Ｓｉ、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、ＡｌＮ、ＨｆＯ_ｘ、金属層の他、接着剤として使用可能な有機材料も考えられる。

ｂ）異なる材料除去率を利用することができる。例えば、第１のリリース要素２１の場合、比較的大きな領域が除去プロセスにさらされる。それに対して、第２のリリース要素２３の場合、比較的小さな領域が除去プロセスにさらされる。例えば、液体および／または気体がゆっくりとしか浸透しないように、小さな開口部のみが形成されている。

ｃ）第２のリリース要素２３は、保護層２５によって除去プロセスから保護することができる。第１のリリース要素２１を除去した後、保護層２５を除去することができ、すなわち、例えば、ドライケミカルエッチング、ウェットケミカルエッチングまたはガス状エッチングによって除去することができ、その後、第２のリリース要素２３を除去することができる。

ｄ）リリースエレメント２１，２３はさまざまな方法で除去することができる。例えば、湿式化学のような化学的プロセスや、気相によるプロセス、熱的プロセス、機械的プロセス、光学的プロセス、例えばＵＶ光を用いたプロセスが挙げられる。

図１７９Ａ～図１７９Ｆは、μ－ＬＥＤ１とモジュール領域１１との間の第２のアンカー要素１３および第２のリリース要素２３の配置の構成例を示しており、モジュール領域１１は、ここでは代替的に完全なキャリア基板３として構成されている。μ－ＬＥＤ１のための第２のアンカー要素１３は、数、サイズおよび分布が異なっていてもよい。そのため、例えば、μ－ＬＥＤ１のサイズに応じてリリースプロセスを最適化し、付着力をリフトアップ力に対して互いに正しい比率で選択できようにする。それに応じて、第２のリリース要素２３は、第２のアンカー要素１３に当接している。さらに、アンカー要素１３およびリリース要素２３は、キャリア基板３であるモジュール領域１１上に配置されている。モジュール領域１１の主表面は、リリース要素２３の主表面よりも大きいか、またはこれに等しい。

図１７９Ａは、第２のアンカー要素１３が、μ－ＬＥＤ１に対してより小さな主表面を形成し、μ－ＬＥＤ１の角部の縁部領域でμ－ＬＥＤ１に部分的に配置されている、構成例を示している。第２のリリース要素２３は、μ－ＬＥＤ１と比較して大きな主表面を有し、第２のリリース要素２３が第２のアンカー要素１３を少なくとも部分的に縁取るようにμ－ＬＥＤ１上に配置されている。

図１７９Ｂは、２つの第２のアンカー要素１３が、それぞれμ－ＬＥＤと比較して小さな主表面を形成し、μ－ＬＥＤ１の対向する角部の縁部領域に配置されている更なる構成を示している。第２のリリース要素２３は、μ－ＬＥＤと比較して大きな主表面を有し、第２のリリース要素２３が第２のアンカー要素１３を少なくとも部分的に縁取るようにμ－ＬＥＤ１上に配置されている。図１７９Ｃは、第２のアンカー要素１３が、μ－ＬＥＤ１と比較して小さい主表面を形成し、μ－ＬＥＤ１のコア領域においてμ－ＬＥＤ１上に完全に配置されている、更なる構成例を示している。第２のリリース要素２３は、第２のアンカー要素１３を完全に縁取っている。

最後に、図１７９Ｄは、複数のμ－ＬＥＤ１が互いに一列に配置されている、更なる構成例を示している。２つの第２のアンカー要素１３は、それぞれμ－ＬＥＤ１と比較して小さな主表面を形成し、それぞれμ－ＬＥＤ１の対向する角部の縁部領域に部分的に配置されている。各アンカー要素１３は、並置された２つのμ－ＬＥＤ１上に配置されており、μ－ＬＥＤ１によって覆われていない表面領域を有している。第２のリリース要素２３は、すべてのμ－ＬＥＤ１に対してより大きな主表面を有し、第２のリリース要素２３が第２のアンカー要素１３を完全に縁取るようにμ－ＬＥＤ１上に配置されている。

図１７９Ｅは、１２個の第２のアンカー要素１３が一緒になってμ－ＬＥＤ１よりも小さい主表面を形成し、マトリクス状にμ－ＬＥＤ１の内側領域に配置されている、更なる構成例を示している。第２のリリース要素２３は、μ－ＬＥＤ１よりも大きな主表面を有し、第２のアンカー要素１３を完全に縁取っている。さらに、アンカー要素１３およびリリース要素２３は、代替的にウェハ３であってもよいモジュール領域１１上に配置されている。モジュール領域１１の主表面は、リリース要素２３の主表面よりも大きいか、またはこれに等しい。

図１７９Ｆは、第２のアンカー要素１３が、μ－ＬＥＤ１と比較して大きな主表面を有し、そのコア領域においてμ－ＬＥＤ１上に完全に配置されている凸部を形成している、最終的な構成例を示している。第２のリリース要素２３は、μ－ＬＥＤ１よりも大きな主表面を有し、この第２のリリース要素２３が、第２のアンカー要素１３の凸部を完全に縁取り、第２のアンカー要素１３上に配置されるようにμ－ＬＥＤ１上に配置されている。モジュール領域１１の主表面は、第２のアンカー要素１３の主表面よりも大きいか、またはこれに等しい。リリース要素２３の主表面は、第２のアンカー要素１３の主表面に対応している。

光を生成した後は、可能な限りコリメートして指向性のある方法で光を取り出す必要がある。そのため、以下の説明は、光取り出しのさまざまな態様に関連している。

図５Ａおよび図５Ｂは、個々の画素が発する光のコリメーションと案内に関するいくつかの原理を開示している。図５Ａは、キャリア上に配置されたＬＥＤ５１が発するすべての光を反射することで、ミラーとしても機能するキャリア５０を示している。隣り合う２つのＬＥＤは、互いの距離が約６μｍ、高さが約３μｍである。ＬＥＤの直径は６μｍの範囲にある。個々の画素それぞれがランベルト放射体のように光を放射する。その結果、各画素は、約ｎ＝１．５の屈折率を有する透明な材料で完全に覆われている。

各マイクロ画素の上には、半径約１０μｍの同じ材料の半球５３が配置されている。各半球５３は、その下にある画素５１の領域をカバーし、隣の画素までの距離の約半分まで延びている。この屈折率と形状から、半球は、個々の画素が発する光をコリメートするように構成されている。

図５Ｂは、画素が発する光をコリメートするための代替的なコンセプトを示している。上記と同様に、マイクロ画素は互いに等間隔で配置されている。各画素の間には、キャリア５０上に１つのピラミッド５２が配置されている。各ピラミッド５２は、高屈折材料で形成されており、その先端部の間で距離Ｄを有している。各ピラミッドの先端部の高さは、発光面に対して４５°未満の角度で発せられる光が、図に示すように、各ピラミッドの側壁で反射するように選択されている。図５Ｂに示す要素を利用することで、マイクロ画素５１が発する光をある程度平行にすることができ、光のコリメーションを向上させることができる。しかしながら、サイズが小さくなると、要素５２，５３を整形してマイクロ画素の上に直接配置することが一段と難しくなる。

図２１４は、一態様において、例えば、画素が半球の形をしており、放出された光を整形するための反射材料で囲まれているという点で、背面取り出しを提供している画素の一例を示している。画素は、ｎ型ドープされた第１の半導体材料８００の中で半ドーム状になっている。材料８００の第１の面にある第１のコンタクト８０１は、対応する画素のｎ型コンタクトとして機能する。第２のコンタクト８０２は、複数の画素に対して利用可能である。

このように、複数の画素を並置することで、μ－ディスプレイを形成することが可能となる。画素の半ドーム状の領域内には、活性層８０３が配置されている。活性層は、画素を形成する半ドームの上部３分の１に位置し、半ドーム内のｎ型ドープ材料上に施与されたｐ型ドープ層８０４によって形成される。他の活性層、例えば量子井戸あるいは本開示で述べた構造体も可能である。再結合が起こる領域を可能な限り小さく形成するために、電流を狭窄する方法を使用できる。これにより、電荷キャリアが縁部から遠ざけられ、再結合領域が小さくなる。

反射層８０５が、側壁だけでなく、材料８００の上面に延びた状態で施与されている。反射層８０５上には、ｐ型コンタクト８０１が施与されている。反射層８０５は、ｐ型コンタクトと材料８００との間の短絡を防ぐための絶縁層（図示せず）も含んでいる。ｐ型コンタクト材料８０１は、画素を形成する半ドーム上の反射層のギャップを介して、ｐ型ドープ層８０４と直接接触する。その結果、反射層上の絶縁層と反射層のギャップとにより、半ドームの上部にのみキャリアが注入されることになる。ｐ型ドープ層８０４の中には、電流拡散層を適用することもできる。

活性領域８０３では、電荷キャリアの再結合が起こる。活性領域から側部に向かって放出された光は、反射層で出光面ＴＡに向かって反射される。半ドーム形状が放物線状になっている例もある。この形状は、活性領域内で生成される光の共線性を補うように選択されていることが望ましい。この場合、一部の用途では、光を案内するための更なる要素、例えばフォトニック結晶構造体などが出射面に配置されている。

以下の態様は、放射された光の指向性を直接改善することとは異なる別の観点に関わるものである。以下の例は、ランベルト放射体の作製を目的としている。しかしながら、他の形状のリフレクタ素子がビーム整形に影響を与えることは、当業者には明らかである。そのため、特別な構成では、背面取り出しを有し、同時に指向性を持っていてもよいμ－ＬＥＤが作製される。

図２１５は、本発明による画素素子１０がリフレクタ素子１８を備えている構成例を示している。まず、ここでもキャリア基板１２が提供されており、このキャリア基板１２の実装面２０には、多数のμ－ＬＥＤ１６が並置されていることが多い。通常、キャリア基板１２上には、個々のμ－ＬＥＤ１６を制御するのに用いられる駆動制御電子回路２４が設けられている。このために、駆動制御電子回路２４と個々のμ－ＬＥＤ１６との間に導電性接続部（図示せず）が設けられていてもよい。他のケースでは、以下でさらに示すように、キャリア基板を透明にしたり、新たな光整形のための構造体をさらに持たせたりすることもできる。

ここでは、リフレクタ素子１８はドーム状に構成されており、少なくともμ－ＬＥＤ１６が光１４を放出する側でμ－ＬＥＤ１６を取り囲んでいる。例えば、μ－ＬＥＤ１６がキャリア基板１２から離れる方向に光１４を発した場合、この光は、μ－ＬＥＤ１６に向くリフレクタ素子１８の表面に当たり、そこで反射され、キャリア基板１２の実装面２０に向けて送り返される。光は、場合によっては実装面２０の界面で屈折しながら、キャリア基板１２の横断面を介してキャリア基板１２のディスプレイ面２２の方向に伝搬し、場合によっては屈折または回折を繰り返しながら、そこで取り出される。

有利には、リフレクタ素子１８は、光１４がキャリア基板平面２８に対して可能な限り垂直な入射角２６でキャリア基板１２の実装面２０に入射するような形状および特性を有することが望ましい。これは特に、キャリア基板１２内での全反射による損失や、キャリア基板１２のディスプレイ面２２から取り出されたときの不都合な角度を最小限に抑えるためのものである。この入射角２６は、隣り合う画素素子１０間の漏話もしくはクロストークを最小限に抑えるためにも、可能な限り小さいことが望ましい。

図２１６は、μ－ＬＥＤ１６の上または周囲にリフレクタ素子１８を層として備えた本発明による画素素子１０の更なる例を示している。この構成変形例は、リフレクタ素子１８を、例えば金属層としてμ－ＬＥＤ１６の表面に直接加工することができるという点で好都合であり得る。リフレクタ素子１８には、さまざまな材料を検討することができ、例えば、金属材料、金属合金または金属酸化物の他、利用可能な製造方法を用いて調達可能な他の適切な化合物も挙げられる。それに関連して、図２１４も同様の構成を示している。この構成の場合、キャリア基板と同じ材料でμ－ＬＥＤが直接形成されている。さらに、リフレクタ素子は特定の形状および構成を有している。しかしながら、図２１４のさまざまな態様は、特に、図２１５～図２１６に示した構成や、本願で開示されている構成とも組み合わせることもできる。

さらに、μ－ＬＥＤ１６とリフレクタ素子１８の層との間のメサエッジ３０には、パッシベーション層３２が設けられている。このパッシベーション層３２は、光吸収性または少なくとも光遮断性を有しており、μ－ＬＥＤがキャリア基板平面２８の方向もしくはメサエッジ３０の方向に発した光１４が減衰または吸収されるようになっている。これにより、隣り合う画素素子１０に向かって光１４が入り込み、クロストークを招くことが防がれる。さらに、パッシベーション層３２は、放出された光１４のビーム整形を行うように構成されていてもよい。

図２１７は、キャリア基板１２のディスプレイ面２０および実装面２２に光吸収コーティング３４を備えた本発明による画素素子を示している。この構成例は、キャリア基板１２の実装面２０に配置されたμ－ＬＥＤ１６を取り囲むように、球状のリフレクタ素子１８を有している。この態様によれば、キャリア基板１２は、光１４がキャリア基板１２内を伝搬できるように、透明または少なくとも部分的に透明に構成されている。

本構成例によれば、ディスプレイの暗色の印象やコントラストを向上させるために、光吸収層３４が設けられており、この光吸収層３４は、ここではキャリア基板１２上のリフレクタ素子１８の外側で、実装面２０および／またはディスプレイ面２２に施与されている。これは、一方では、画素素子の所望の活性領域外への光１４の取り出しを防ぐことができる。他方では、有利な効果として、キャリア基板１２内を伝搬する光１４が、ディスプレイ面２２の所望の領域外に取り出されず、吸収または減衰されることが挙げられる。見る人にとって、これらの光吸収層３４は、明らかに不活性または黒色もしくは暗色として識別されることができ、活性な発光領域と比較して改善された光学的な境目により、ディスプレイのコントラスト特性の改善を図ることができる。

図２１８は、本発明による画素素子１０の更なる構成変形例を簡略化して示している。その基本的な構造において、画素素子１０は、図２１５～図２１７に既に示されている例に対応している。ここでは、リフレクタ素子１８に取り囲まれているμ－ＬＥＤ１６がキャリア基板１２上に設けられている。リフレクタ素子１８での光１４の反射により、光１４はキャリア基板１２を伝搬し、キャリア基板１２のディスプレイ面２２に達する。

この場合、キャリア基板１２を通過した光１４のうち、可能な限り大きな割合がディスプレイ面２２を介してキャリア基板１２から取り出されることが望ましい。この場合、粗面化された表面３６により、光１４の取り出しを向上させるができる。より一般的には、ディスプレイ面２２の表面は、互いに角度のついた追加の微細構造を有するパターニング部を有しており、この微細構造は、キャリア基板平面２８に平行な向きとはその角度を異にすることで、追加の取り出しをもたらすことができる。

図２１９Ａは、キャリア基板１２のディスプレイ面にカラーフィルター素子３８を設け、光吸収コーティング３４を施した本発明による画素素子１０を示している。画素素子１０の基本的な構造はこれまでの図とほぼ同じであり、ここでも同様にリフレクタ素子１８の領域外でキャリア基板１２の実装面２０とディスプレイ面２２の両方に光吸収コーティング３４が設けられている。さらに、ここではカラーフィルター素子３８が設けられており、キャリア基板１２のディスプレイ面２２にリフレクタ素子１８と対向して配置されている。例えば、赤色のμ－ＬＥＤには、対応する赤色のカラーフィルター素子３８が設けられていてもよい。このことは、緑色のカラーフィルター素子３８には緑色のμ－ＬＥＤを、ならびに例えば、青色のカラーフィルター素子３８には青色のμ－ＬＥＤを、それぞれの関連するエミッタチップ１６と一緒に用いることにも適用される。より低い反射率と改善された黒色の印象とを、ここでの利点として見なすことができる。ここでも、光吸収層３４は、キャリア基板１２内を伝搬する望ましくない光成分１４に対して吸収効果を有している。

代替的な構成では、再度図２１９Ａを参照すると、素子３８は、第１の波長の光を第２の波長に変換する色変換素子であってもよい。μ－ＬＥＤ１６が放射し、リフレクタ素子１８で反射された光は、変換素子に入射して、そこで変換される。このようにして、各原色は、異なる変換色素を使った構造によって作り出すことができる。

図２１９Ｂは、画素素子１０の更なる構成例を示しており、この例では、隣接して配置された２つの画素素子１０がキャリア基板上に配置されている。２つの画素素子１０の間には、キャリア基板の異なる表面のそれぞれに光吸収層３４が設けられている。これは、特にクロストークを最小限に抑えるために設けられていてもよい。μ－ＬＥＤ１６の配置や構造によっては、μ－ＬＥＤ１６と周りを取り囲むリフレクタ素子１８との間に空間ができ、これはアパーチャもしくはアパーチャ縁部としての役割を果たすことができる。つまり、光１４がキャリア基板平面２８に対して小さな角度でこのアパーチャから出て、キャリア基板１２を斜めに通過して隣り合う画素素子１０に向かうことができることを意味し得る。

この漏話またはクロストークを防ぐために、２つの画素素子１０の間もしくは２つの隣り合うリフレクタ素子１８の間には光吸収層３４が設けられている。これらは、キャリア基板１２の実装面２０だけでなく、キャリア基板１２のディスプレイ面２２にも配置されていてよい。これらの光吸収層３４は、望ましくない光成分１４を減衰または除去し、このようにしてディスプレイのコントラストを向上させることができる。

図２２０Ａでは、本発明による画素素子１０の駆動制御電子回路２４の態様が参照される。これらは、キャリア基板１２の一部として構成されていてもよく、例えば、トランジスタ構造体が基板１２の一部として設けられている。キャリア基板１２の材料としては、例えば、アモルファスシリコンの他、ＩＧＺＯやＬＴＰＳなどのさまざまな材料が検討される。ＩＧＺＯは、インジウムガリウム亜鉛酸化物（Indium Gallium Zink Oxide）の略で、光に対して部分的に透明な性質を持ち、比較的安価に製造することができる。

駆動制御電子回路２４がＩＧＺＯに基づき構成される場合、一実施例によれば、駆動制御電子回路２４はリフレクタ素子１８の内部領域内に配置できることも考えられる（ここでは図示せず）。この可能性は、特にＩＧＺＯ材料の少なくとも部分的な光透過性に基づいている。更なる例によれば、駆動制御電子回路２４のベースとして、またキャリア基板１２の材料としてＬＴＰＳが使用される。ＬＴＰＳは、低温ポリシリコン（Low Temperature Poly Silicon）の略で、どちらかと言えば光吸収特性は高いが、ＩＧＺＯよりも優れた電気的特性を有することができる。

ＬＴＰＳは、ｐ型トランジスタとｎ型トランジスタの両方に使用でき、それに対して、ＩＧＺＯはｐ型トランジスタにしか適していない。ＬＴＰＳに基づく駆動制御電子回路２４の配置構造は、結果的に、ここではリフレクタ素子１８の外側に提供されることになる。更なる選択肢としては、いわゆるμＩＣの使用に目を向けることができる。これらは、シリコンベースの基板と一緒に使われることが多く、一般に光吸収特性を有している。

この場合、これらのＩＣの小型化が課題となり得るが、μＩＣの電気的性能は他の変形例に比べて高いことが多い。ここでも、一実施例によれば、キャリア基板１２の実装面２０のリフレクタ素子１８の領域の外側でも配置が行われることになる。エミッタチップ１６の接触は、例えば、キャリア基板１２上の金属製のコンタクトパッドだけでなく、透明なＩＴＯ（酸化インジウムスズ）を介しても実現することができる。

図２２０Ｂは、リフレクタ素子１８上にディフューザ層４０を部分的にコーティングした本発明による画素素子１０を示している。本構成例に示す画素素子１０の特徴は、リフレクタ素子１８の特別な構成に見ることができる。これに関して、リフレクタ素子１８の横方向の内面（ここでは、具体的には領域１８Ｂ）にディフューザ層４０が設けられている。このディフューザ層４０は、放出された光１４の偏向を増加させ、キャリア基板１２の方向への光１４の偏向をより強めることを目的としている。この場合、エミッタチップの垂直方向直上にあるリフレクタの領域１８Ａに、より薄いディフューザ層４０を設けるか、またはディフューザ層４０を全く設けないことが有利であり得る。

特に、このディフューザ層４０は、この領域１８Ａでは、キャリア基板平面２８に対して横方向に放出された光を可能な限り直接反射し戻して、ほぼ垂直方向にキャリア基板１２の実装面２０に向けて集束させるために平坦または平面に構成されていてもよい。この際、これまでのＬＥＤ技術と比較して、μ－ＬＥＤはその特性や構造上、ランベルト放射パターンに近いため、比較的薄いディフューザ層４０でも十分な場合がある。これに使用できる材料は、例えば、Ａｌ_２Ｏ_３またはＴｉＯ_２である。

図２２１は、更なる画素セルを横断面図および平面図で示している。画素セルは、３つの個々のμ－ＬＥＤ１６ｒ，１６ｇおよび１６ｂを含んでいる。これらは、動作時に赤色、緑色および青色のそれぞれの原色を発するように構成されている。本構成例では、３つのμ－ＬＥＤを直角三角形の角部に配置している。しかしながら、例えば一列に並べるなど、他の配置も可能である。各μ－ＬＥＤは、縦型μ－ＬＥＤとして形成されており、すなわち、キャリア基板に面していないμ－ＬＥＤの側に共通のコンタクトが配置されている。μ－ＬＥＤは、個別に駆動制御可能であり、例えば、図４９～図５４に示すようないくつかの構成で製造することができる。例えば、冗長性を有するまたは有さないで個々のμ－ＬＥＤモジュールとして構成することも考えられる。右側の図では、このために、共通の透明なカバーコンタクト１７が設けられており、このカバーコンタクトは、μ－ＬＥＤを完全に、または少なくとも部分的に覆い、そうすることで電気的に接触する。μ－ＬＥＤの側壁は絶縁されており、カバー電極１７とは接続していない。さらに、３つのμ－ＬＥＤの各々を取り囲むようにして、画素全体を形成するリフレクタ素子１８が設けられている。

このようにリフレクタ素子の方向に放射された光は、キャリア基板によって反射され、キャリア基板に部分的に導入されたフォトニック構造体１９に当たる。フォトニック構造体１９は、放射された光の向きを新たに変えて、コリメートされた光束として放射するように構成されている。このようなフォトニック構造体のさまざまな構成が、本願では、例えば、図２２５～図２２８、図２３９～図２４７あるいは図２２３Ａ～図２２３Ｃに開示されている。

用途に応じてフォトニック構造体を省くことも可能である。オートモーティブ用途では、ランベルト放射パターンの方が望ましい場合があり、その場合、この構造体は省かれる。拡張現実の分野では、強い指向性の方が求められる場合もあり、これはフォトニック構造体を追加することで実現される。フォトニック構造体に加えて、変換材料も構造体と一緒に、または構造体の代わりに設けられていてもよい。オートモーティブ分野では、白色や他の色の光を使った指向性を持った光の用途が可能である。

最後に、図２２２は、画素素子１０を製造する方法１００を示している。この方法では、まず、１つ以上のμ－ＬＥＤが、平坦なキャリア基板の実装面に取り付けられる１１０。この取り付けに先行して、対応する転写が行われる。これに関する構成は、本願に開示されている。

その後、ステップ１２０では、例えばμ－ＬＥＤの反射層として、リフレクタ素子が作製される。一実施例によれば、ステップ１１０の前に、キャリア基板１２のディスプレイ面２２が加工されて、ディスプレイ面２２の表面に粗面３６もしくは粗い微細パターニング部が作り出される。

μ－ＬＥＤの発光角を小さくする方法の一つとして、発光面に、当該発光面に平行な光の伝搬を抑える構造体を設けることが挙げられる。これはフォトニック構造体によって実現することができる。フォトニック結晶構造体は、原則的に特定の材料系に限定されない。以下の例および構成では、具体的な構成だけに限定されることなく、すべての構成に適したさまざまなものが挙げられる。さらに、μ－ＬＥＤには、特にＧａＮ、ＡｌＩｎＧａＰ、ＡｌＮまたはＩｎＧａＡｓベースのさまざまな半導体材料系を使用することができる。図２２３Ａ～図２２３Ｃは、フォトニック結晶を用いた光のコリメーションの原理に関連するさまざまな態様を示している。

図２２３Ａの例示的な光電子デバイス７００は、電磁放射を生成するための活性ゾーン７０４を含めた層７０２，７０３のスタックと、フォトニック結晶構造体７０６を有する主放射方向上の少なくとも１つの層７０５とを含んでいる。

例えば、層７０２はｐ型ドープされたＧａＮ層であり、層７０３はｎ型ドープされたＧａＮ層である。下側の層７０１は、金属性ミラー層および／またはキャリア層であってもよい。成長方向Ｇは、上側から下側へ、またはその逆で、層の接合面に直交している。

フォトニック結晶構造体７０６は、半径ｒおよび高さｈのナノワイヤで形成されている。ワイヤは、格子定数ａを持つ三角格子を形成している。しかしながら、例えば正方格子などの他の格子形状も可能である。フォトニック結晶構造体の周期性、つまり格子定数ａは、回折される光の波長の半分程度になるようになっている。ワイヤの間の空間は、層７０５の材料とは異なる屈折率の材料を有していてもよい。例えば、層７０５は、ｎ型ドープされたＧａＮで形成されていてもよい。ＳｉＯ_２だけでなく、他の材料も可能である。

層７０２は、延在部７０２ａを備えていてもよく、これは、図２２３Ａの下図に示すように、層７０３を貫通して層７０５の中に延びるが、フォトニック結晶構造体７０６の中には入らない。

フォトニック結晶構造体７０６は、これを通過する光の集光性を向上させる効果を有し得る。特に、フォトニック結晶構造体７０６は、成長方向に対して垂直に延びる波長の領域に対して仮想バンドギャップを提供し得る。フォトニック結晶構造体７０６は、この光を遮断することができる。これに対して、成長方向に沿って延びる光は、原則的にフォトニック結晶構造体７０６によって干渉されない。図２２３Ａの上図に示すように、フォトニック結晶構造体７０６は、層７０５に２箇所またはそれ以上に作製されてもよい。構造体７０６は、距離Ｄだけ互いに離れている。

あるいは層７０５全体を覆う単一のフォトニック結晶構造体７０６を作製することもできる。この場合、より多くの格子の単位セルを層７０５に配置することができ、これにより、周期性に依存するフォトニック結晶構造体の特性に好ましい影響を与える。

図２２３Ｂに示す例示的なデバイスでは、層７０２は延在部を備えていない。しかしながら、結晶構造体７０６を有する層７０５に隣り合う層７０３には、粗面化された表面が備わっており、これは突起部７０３ａ，７０３ｂ，７０３ｃ，７０３ｄで示されている。粗面化された表面には、例えば、フォトニック結晶構造体７０６を有する層７０５を作製するために、ＳｉＯ_２を充填してもよい。

図２２３Ｃに示す例示的なデバイスでは、層７０３には、ウィグワム表面粗化部７０３ｅが形成されている。フォトニック結晶構造体７０６を有する層７０５は、ＳｉＯ_２を含んでいてもよい。フォトニック結晶構造体７０６は、ＳｉＯ_２層にエッチングされていてもよい。フォトニック結晶構造体の間の空間には、空気または他の物質が入っていてもよい。

フォトニック結晶構造体７０６は、層７０３全体を覆っており、下層７０３のウィグワム表面粗化部７０３ｅから距離Ｈの位置に置かれている。

層７０１はキャリア層であり、層７１１は結合層であってもよく、層７１２はミラー層、特に銀ミラー層であり、層７１３は誘電体層であってもよい。メサドライエッチングを、デバイスの製造中およびフォトニック結晶構造体７０６のパターニング後に行うことができる。

構成に応じて、さまざまなフォトニック型の光取り出し構造体が、表面に一定の粗さや表面テクスチャをもたらす。そのため、場合によってはその後に必要となる転写を容易にするために、表面を平坦化することが望ましい。図２２３Ｄ～図２２３Ｆは、μ－ＬＥＤ上にフォトニック構造体を生成するための本明細書で開示されている方法のうちの１つに従った表面平坦化μ－ＬＥＤのさまざまな態様を示している。

一般的には、まず複数のμ－ＬＥＤをウェハ内またはウェハ上に形成し、引き続きその表面をパターニングし、次いで必要に応じて個片化する。μ－ＬＥＤのモジュールや他の構成は、この出願の一部である。そこから、μ－ＬＥＤにはさまざまな構成があることがわかる。このように、後続の表面加工は、その後の処理とは独立しており、（その後に個片化された）μ－ＬＥＤモジュールのμ－ＬＥＤにも、多数のμ－ＬＥＤを備えた画素化オプトチップにも適している。

図２２３Ｄによれば、μ－ＬＥＤが、半導体ボディに活性層とともにエピタキシャルに形成されている。活性層はここでは示されていない。μ－ＬＥＤは、その表面領域に、同じく図示していないキャリアから、半導体（またはその一部）と同じ半導体材料で形成された、無秩序な、すなわちランダムな取り出し構造体Ａを有している。そのため、パターニングされた表面領域は、ドープされた層に隣接している。その結果得られる粗さは、ＴＥＯＳ（テトラエチルオルソシリケート）を用いてＳｉＯ_２からなる更なる透明な材料を施与し、引き続きそれを平坦化することで再び平滑化される。取り出し構造体により取り出しが改善される。この構造体は特に、活性層から放たれた光を取り出すのに適している。これにより、波長の異なる隣り合うμ－ＬＥＤの光漏話を低減することもできる。

他の透明材料は低い屈折率を示し、特に１．５以下である。これにより、パターニングされた領域（高屈折率）からの取り出しが可能になる。その後、ＣＭＰプロセスによって更なる材料を再び除去し、パターニングされた表面領域９の平滑な表面７を形成する。図に示すように、パターニングされた領域の最も高い領域まで除去が行われるか、または材料５の表面が全体的に残る。その点では、これによって高屈折率から材料５の低屈折率を経て空気に至るまで、段階的な移行が生じることになる。

ＳｉＯ_２からなる材料５の他に、屈折率が例えば１．４６のクラウンガラス、屈折率が例えば１．４９のＰＭＭＡ、屈折率が例えば１．４６の石英ガラスなどであってもよい。これらの屈折率は、ナトリウムＤ線の波長５８９ｎｍで生じるものである。二酸化ケイ素の屈折率は、例えば１．４５８である。

図２２３Ｅは、取り出し構造体を有するμ－ＬＥＤの２つ目の構成例である。この場合、光の取り出しを改善するために、屈折率の大きい透明な第２の材料３をμ－ＬＥＤの平坦なまたはパターニングされた表面に施与し、適切な方法でパターニングする。

２超の高屈折率を有する適切な第２の材料３は、例えば、屈折率が２．３のＮｂ_２Ｏ_５である。別の使用可能な屈折率の高い材料としては、例えば、屈折率が例えば２．３７の硫化亜鉛、屈折率が例えば２．４２のダイヤモンド、屈折率が例えば２．５２の二酸化チタン、屈折率が例えば２．６５の炭化ケイ素、屈折率が例えば３．１０の二酸化チタンが挙げられる。これらの屈折率は、特にナトリウムＤ線の波長５８９ｎｍで生じるものである。他の材料も使用可能である。

表面領域９のパターニングは、図２２３Ｄの場合と同様に、表面領域９にランダムなトポロジーを生成することによって行われる。図２２３Ｄによれば、ランダムなトポロジーの生成は、第１の材料１を有する半導体ボディの表面領域９の表面７を直接粗面化することによって行われるが、図２２３Ｅによれば、ランダムなトポロジーは、まず透明な第２の材料３を堆積させ、引き続き粗面化することによって形成される。

トポロジーを生成した後、粗面に前述の透明な材料５を施与し、その後に平坦化することで、粗面の平滑化を行う。

図２２３Ｆは、μ－ＬＥＤの３つ目の構成例を示しているが、この例は秩序立ったトポロジーを有している。これについては、本願の実施例と同様に、透明な第２の材料を表面に堆積させることで詳しく説明する。次いで、第２の透明材料に周期的なフォトニック結晶構造体を導入する。あるいは非周期的な構造体、特に準周期的または決定論的非周期的な構造体によってもフォトニックな特性を得ることができる。

あるいは周期的なフォトニック結晶または非周期的なフォトニック構造体、特に準周期的または決定論的非周期的フォトニック構造体は、原則的には直接、第２の材料３を用いずに半導体ボディの第１の材料１に導入することができる。

引き続き、フォトニック構造体を形成した後に、隙間が低屈折率の透明な材料で埋められる。透明な第３の材料５、特にＳｉＯ_２は、平滑で平坦な表面をもたらすために平坦化される。図２２３Ｆに示すように、材料３の表面と隙間材料５との両方が平坦に閉じられる。しかしながら、代替的な構成では、透明な第３の材料５は、材料３からなる構造体を超えて広がり、表面が材料５で完全に形成されるようになっている。このようにして、未加工の表面と比較して取り出し効率を向上させることができる。平滑で平坦な表面のため、スタンプ技術を使った転写プロセスは依然として可能なままである。

図２２４は、提案された方法の一構成例を示している。第１のステップＳ１では、μ－ＬＥＤの表面に取り出し構造体Ａを形成する。これは、表面をパターニングすることによって行われる。ここでは、半導体材料を直接パターニングしたり、更なる材料を堆積させた後にパターニングを行ったりすることも可能である。そのために、表面をフォトマスクで覆い、これに光を照射することで構造体が得られる。その表面は、さまざまなエッチングステップを含むさまざまな更なる方法によってパターニングされる。ステップＳ２では、エッチング後にできた隙間に更なる透明な材料を堆積させる。この透明な材料は、予め作製された構造体を覆っている。引き続き、ステップＳ３では、ＣＭＰまたは他の適切な方法によって表面を平坦化し、構造体の高さとほぼ同じになるまで材料除去する。このようにして作製されたパターニングされたμ－ＬＥＤは、さらに処理、個片化および転写することができる。

図２２５は、μ－ＬＥＤの形をし、μ－ＬＥＤ７の半導体基板８に適切な変換材料を用いたフォトニック構造体４を有している層２が配置されている光線源６を平面図および横断面図で示している。これは、光整形と変換の構造を一つにまとめることで、個々の要素の配置を特に省スペース化し、ひいては光電子構造素子の構造形態を特に小さくすることが可能になるという着想に基づいている。変換材料を有するパターニング層２は、変換素子１を形成しており、変換材料は、ＬＥＤ７が発する励起光によって励起されると、変換された光線を光線源６の放射領域３に放出する。

変換材料を用いて層２に設けられた構造体４は、変換された光線が特定の放射領域３において専ら指向性を持つビーム束として放出されるように構成されている。図２２５に示す構成例によれば、変換された光線は、μ－ＬＥＤチップがその半導体基板とともに配置されている面に対して垂直方向に放射される。

図２２５に示すパターニング層２は、μ－ＬＥＤの活性層の上にあるＬＥＤ半導体基板にエッチングされた２次元のフォトニック結晶である。構造体４の個々の、ここでは棒状で周期的に配置された凹部には、変換材料が充填されている。構造体４の層厚は少なくとも５００ｎｍであるため、結晶性の固体材料にバンドギャップが生じ、変換素子１から放出される変換後の光線に指向性が生じる。この例では、凹部は円形で、六角形のパターンで配置されており、その中心にも凹部が配置されている。しかしながら、それ以外に、凹部自体は他の形状であってもよく、例えばそれ自体が六角形であっても正方形でさえもよい。しかしながら、円形の凹部は製造しやすいという利点がある。凹部は同じ距離を示し、同じ大きさを有している。この事情は用途にも起因している。

例えば、凹部の大きさが異なっていたり、距離が異なっていたりする場合もある。その結果、周期性が異なるため、異なる光学的バンドギャップが形成される。これに関する同様の構成において、凹部は、第１の方向に第１の周期性（すなわち、互いに第１の距離および大きさ）を有し、それとは異なる、例えば直交する方向に第２の周期性を有することができる。これにより、２つの空間方向のバンドギャップが異なり、波長に依存した選択を行うことができるようになる。適切な設定を行えば、入射した光を完全に変換することが可能であり、μ－ＬＥＤは変換された光を凹部に対して実質的に平行に放射するようになる。

このようなフォトニック構造体は、特にエテンデュ制限のあるシステムについても、指向性ひいては効率を大幅に向上させることができる。対応する構造体４と適切な変換材料とを有する層２をμ－ＬＥＤ７の表面上に直接設けることにより、そうでなければ追加的に設けられる光学素子が不要となり、ひいては本発明を利用して比較的小型に構成された光線源を実現することができる。その他の点では、特に効率的な光線源が提供される。なぜなら、一方では、ＬＥＤチップの表面に対して垂直に配置されていない、必要のない方向には光が放射されず、他方では、変換された光全体を利用できるからである。さらに、μ－ＬＥＤ７が発する励起光であって、活性ゾーン９に導かれ、μ－ＬＥＤ７からの抽出効率が低い励起光のモードも、このようにして効率的に変換することができる。

補足的に、図２２６は、図２２５に関連して説明したように構成されている光線源６の断面図を示しているが、この光線源６は、追加的に、選択された波長範囲の放射に対して不透過性であるフィルター層５の形で光線源６の最上層に施与されたフィルター素子５を有している。この場合、フィルター層５は、カラーフィルターの機能を有している。

このような技術構成は、μ－ＬＥＤ７が発する光が完全に変換されるように、μ－ＬＥＤ７と変換素子１とが組み合わされる光線源６に特に見られる。適切に構成されたフィルター層５を用いて、放射領域３に放出された光線を所望の波長の光線に制限することができる。同様に、このようなフィルター層５を用いれば、ＬＥＤ７が発する励起光であって、変換素子１によって変換された光線に変えられない光線が、放射領域３に出射することを、必要に応じてフィルター５により確実に防止することができる。

代替的な構成では、図２２６の層３は、フォトニック構造体によって作り出された光を適切に取り出すために、取り出し機能を担っている。しかしながら、この２つの機能を組み合わせることも可能である。これに関連して、層３は、光をより良好に取り出すために、例えば粗面化するなど、パターニングされていてもよい。

図２２７は、ここでも、μ－ＬＥＤ７と、μ－ＬＥＤ７の半導体基板８に施与された変換素子１とを有する光線源６を示している。変換素子１は、変換材料を用いた層２と、ＬＥＤ７の半導体基板８に施与された構造体４とを有している。パターニング層２は、好ましくは、フォトニック結晶、準周期的または決定論的非周期的なフォトニック構造体である。層２の構造体４には、適切な変換材料が充填されている。

しかしながら、図２２５で説明した構成例とは異なり、パターニング層２は光線源６の上部領域の半導体基板に配置されているだけでなく、μ－ＬＥＤ７の活性領域９にまで及んでいる。ここでも５００ｎｍ超の層厚を有するパターニング層２が提供されており、ひいては光学的バンドギャップが生成されている。この場合も、ＬＥＤ７が発する励起光であって、活性ゾーン９に導かれ、ＬＥＤからの取り出し効率が低い励起光のモードを効率よく変換することができる。

補足的に、図２２８は、図２２７に示すように構成され、追加的に、光線源６のカバー層に適用されたフィルター素子５であって、カラーフィルターとして機能するフィルター層の形態で構成されているフィルター素子５を有する光線源６の構成を示している。このようなカラーフィルターは、μ－ＬＥＤ７が発する励起光が完全に変換された場合には、変換された光線の放射範囲内での放出を制限するか、または変換が不完全な場合には、変換されなかった励起光の放出を選択的に抑制する可能性を提供する。

図２２９のＡおよび図２２９のＢは、好ましくは光出射面２１から垂直に出射する光を放出するためのフォトニック構造体を有するμ－ディスプレイを示している。このデバイスは、画素を有するアレイ１１を含んでおり、光出射面２１の発光面全体にわたってフォトニック結晶Ｋの形で光学的に作用するナノ構造体が形成されている。さらに、アレイ１１は、それぞれが再結合面１に置かれている再結合ゾーン２を有する光源をアレイ状に配置したものを含んでいる。

再結合ゾーン２は、アレイ１１の光学活性半導体材料３の第１の層に形成されている。ゾーン２は、量子ドット、１つ以上の量子井戸あるいは単純なｐｎ接合を有することができる。より局所的な再結合領域を得るために、電流狭窄部または他の構造的な措置によって再結合をあらかじめ定義された領域に制限することが企図されていてもよい。

半導体材料３を有する層では、フォトニック結晶もしくはフォトニック結晶構造体Ｋがパターニングされており、すなわち２次元フォトニック結晶の形となっている。ここで、フォトニック結晶Ｋは、再結合ゾーン２と光出射面２１との間に配置されている。これに関して、フォトニック結晶構造体Ｋは、個々の画素の位置とは無関係に配置されていてもよく、図示の例では、１つの画素が、再結合ゾーン２を有する１つまたは３つの光源に対応する。３つの光源がある理由は、これによって適切な色混合によって各色を生成することができるようにするためである。

光学的に作用するフォトニック結晶構造体Ｋは、自立して空気中に存在している、または図示するように、半導体材料３の屈折率よりも小さい屈折率を有する、特に電気絶縁性で光学的に透明な第１の充填材料７、特にＳｉＯ_２で充填されている。充填材料７は、有利には小さい吸収係数も有している。

アレイ１１では、光源を電気的に接触させるために、それぞれの光源の電気的な両極が、光学的反射性接点層５によって電気的に接続されている。接点層５は、光学活性半導体材料３の光学的に作用するフォトニック結晶構造体Ｋに面していない側に位置し、図２２９のＢが示すように下部に配置されている。このような接触により、非常に強く局在化された再結合ゾーン２ができる。このために、接点層５は、互いに電気的に分離された各極を接続できるように、互いに電気的に絶縁された少なくとも２つの領域を有している。

フォトニック結晶Ｋは、少なくともほぼ表面２１に対して垂直な伝搬方向を有する光のみが部品から出て行くことができるように、発光面２１全体にわたってパターニングすることができる。フォトニック結晶Ｋが再結合面１に近く、フォトニック結晶Ｋの層厚が再結合ゾーン２までの距離と比較して大きい場合、光の生成領域における光学的な状態密度がさらに変化する。

このようにして、特に平坦的な、すなわち、特に平面的および／または平滑的な、画素を有するアレイ１１の表面に対して、平行で小さな角度の伝搬方向を有する光学モードの完全なバンドギャップを生成することができる。この場合、発光面に平行な伝搬方向を有する光の放出が完全に抑えられる。

特に、光の生成は、フォトニック結晶Ｋにより指定される限定された発光円錐内でのみ行うことができる。この場合、光の生成段階で既に指向性が確保されているため、光の取り出しにしか影響を及ぼさない角度選択性の光学素子と比較して効率が効果的に高まる。

フォトニック結晶Ｋの配向は、個々の画素の位置とは無関係であり、特にフォトニック構造体Ｋに対する画素構造の配向は必要なく、ウェハ全面の処理が可能であるようになっている。デバイスが、アレイ１１の全面にわたって均一な光学的特性を有しているか、またはフォトニック結晶Ｋの光学的環境を乱さない程度にごく僅かに変化するものであれば、有用な構成である。

図２３０のＡおよび図２３０のＢは、第２の提案された光電子デバイスを、それぞれ平面図および横断面図で示している。画素化アレイ１１において、フォトニック結晶Ｋは、図２２９のＡおよび図２２９のＢに記載の構成例の代替案として、光学活性半導体材料３からなる第１の層の上に、材料９、特にＮｂ_２Ｏ_５からなる第２の層において配置されている。ここで、材料９は、大きな光屈折率を有し、半導体材料３の平面的および／または平滑的な表面上に配置されている。有利には、材料９はまた、低い吸光収を有し、ひいては非常に透明である。この接触は、図２２９のＡおよび図２２９のＢに示したものと同様であり、非常に強く局在化された再結合ゾーン２ができる。

あるいはいくつかの構成では、材料が導電性であることが企図されていてもよい。これは、さまざまな画素が縦型μ－ＬＥＤ構造形態で形成され、共通のコンタクトに接続される場合に特に好都合である。

図２２９のＡおよび図２２９のＢのように、この構成でも材料９からなるカラムが形成され、フォトニック結晶Ｋはまた自立した２次元フォトニック結晶として形成される。図２２９のＡおよび図２２９のＢの構成とは対照的に、カラムの間の空間は、より小さな屈折率を有する別の材料で満たされていてもよい。充填材料としては、例えばＳｉＯ_２が考えられる。

図２３１のＡおよび図２３１のＢは、第３の提案された光電子デバイスをそれぞれ平面図と横断面で示している。図示されたこのデバイスは、光源として、縦型μ－ＬＥＤ１３の配置構造と、その上に位置する層に配置された、発光面２１全体に広がっておりかつ高屈折率の材料９で形成された２次元フォトニック結晶構造体Ｋとを含んでいる。構造体Ｋの間隙には、ここでも光屈折率の低い充填材料７が充填されている。

縦型発光ダイオード１３は、光出射面２１に対して垂直に延びる縦方向に向いた長手方向軸線に沿って、上側と下側の電気的コンタクトを有している。このように、発光ダイオードは、正面に電気的コンタクトを有し、背面にも電気的コンタクトを有している。ここでは、μ－ＬＥＤ１３について、光出射面２１に面していない側を背面とし、一方で、正面は光出射面２１に面している。

このデバイスは、ＬＥＤ１３の背面のコンタクトを電気的に接触するための、導電性であり、生成された光を反射する接点層５を含んでいる。接点層５は、個々のμ－ＬＥＤを個別に駆動制御できるように構成されている。ＬＥＤ１３の正面にあるコンタクトを電気的に接触させるために、導電性で光学的に透明な材料１７、例えばＩＴＯを有する第３の層が設けられている。ボンディングワイヤ１９を介して、電流源の対応する極との電気的な接続を構築することができる。

再結合面１内におよびそれに沿って、更なる、特に電気絶縁性の充填材料１５が、第３の層と光学的反射性接点層５との間に配置されていてもよい。これにより、μ－ＬＥＤ同士が電気的に分離される。ここで示した構造体以外にも、本願で開示されている他の画素化部品にも構造体Ｋを設けることができる。これらの構造素子には、例えば、開示されているアンテナ構造体、インゴット状のμ－ＬＥＤあるいはμ－ＬＥＤモジュールも含まれている。同様に、ここで示されているすべての構成において、光を出射面に向けて偏向させる反射構造体が層５に設けられていてもよい。これらの構造体には、本出願で開示されている実際のμ－ＬＥＤの周囲に延在する構造体も含まれている。

図２３２のＡおよび図２３２のＢは、μ－ディスプレイの第４の構成を平面図および横断面図で示している。μ－ディスプレイもしくはモジュールデバイスは、それぞれの再結合ゾーン２を有する横型μ－ＬＥＤ１３の配置構造と、発光面２１全体の下にある光学的に作用する２次元フォトニック結晶構造体Ｋとを含んでいる。フォトニック結晶構造体Ｋは、高屈折率の材料９、例えばＮｂ_２Ｏ_５からなる層にある。間隙にはまた、光屈折率の低い充填材料７、例えば二酸化ケイ素が充填されている。

横型発光ダイオード１３の場合、２つの電気的コンタクトは発光ダイオード１３の背面に位置している。ＬＥＤ１３の両極は、それぞれの場合において、光学的反射性接点層５の互いに電気的に分離された領域によって電気的に接続されている。再結合面１の領域では、材料層９と接点層５との間に、充填材料１５、特に電気絶縁性の充填材料１５が配置されている。

光の生成に関する効率は、図２２９のＡ～図２３２のＢに記載の構成では比較的高いものとなる。なぜなら、これらの構成例では、特に、フォトニック結晶Ｋのバンド構造によって、光出射面に対して垂直な方向の光の放出のために再結合ゾーン２の領域でより高いフォトニック状態密度を達成できる場合、光の指向性もしくは方向性が光の生成中に既に達成されているからである。さらに、フォトニック結晶Ｋのパターニングは、ウェハ全体で均一に行えるという利点もある。フォトニック結晶と個々の画素またはマイクロ発光ダイオードとの間に特定の位置関係または配向関係は必要ではない。これにより、各画素に個別に構造体を配置する代替的なアプローチと比較して、製造工数が大幅に削減される。

図２３３のＡおよび図２３３のＢは、第５の提案された光電子デバイスを平面図および横断面図で示している。このデバイスは、画素化アレイ１１と、光学的に作用するカラムまたピラー構造体Ｐ、特に、発光面２１全体にわたってパターニングされたピラーまたはカラムを有する構造体を含んでいる。アレイ１１は、その表面が平滑かつ平坦である。

本構成では、画素化アレイ１１は、それぞれの再結合ゾーン２を含む光源をそれぞれ備えた複数のサブ画素を有している。ここで、画素の再結合ゾーン２は再結合面１に位置し、当該ゾーンは光学活性半導体材料３を有する第１の層に配置されている。

この第１の層の上にはピラー構造体Ｐが形成されている。ここで、ピラーＰは光源に割り当てられており、各ピラーＰは割り当てられた光源の再結合ゾーン２の真上に配置されるようになっている。これに関して、それぞれのピラーＰの長手方向軸線Ｌは、特に、割り当てられた光源２の再結合ゾーン２の中心Ｍを通っている。ピラーＰは、高屈折率の材料９、例えばＮｂ_２Ｏ_５からなっている。カラムＰの間の空間には、例えば二酸化ケイ素などの屈折率の低い充填材料７が配置されていてもよい。

ピラーＰは、光源を有する層の上に配置されていてもよく、特に、アレイ１１の上にピラーＰを追加的に施与することにより行うことができる。あるいはピラーを半導体材料３にエッチングすることも可能である。このために、半導体材料層がそれに応じて背高で構成されていてもよい。通常、半導体材料は高い屈折率を有しているため、ピラー９を残すように材料をエッチング除去することができる。エッチングで空いた領域には、低屈折率の材料を充填することができる。

ピラーＰは、長手方向軸線Ｌの方向に光を上方に導く導波路のように機能することから、ピラーＰは、光出射面２１に対して垂直な方向での光の放射を向上させることができる。ここに示した構成以外に、ピラー構造体の他の周期性が存在していてもよく、例えば、ピラーは、μ－ＬＥＤの上と隣り合う２つのμ－ＬＥＤの間とで交互に位置していてもよい。これにより、ピラー構造だけでなく、カラムの密度が２倍になる。周期性によって、光学バンド構造ひいては光取り出しに関する特性が決定される。

アレイ１１では、光源と再結合ゾーン２とを電気的に接触させるために、光源の電気的な両極が、それぞれの場合において反射性接点層５によって電気的に接続されている。接点層５は、半導体材料の、光学的に作用するピラー構造体Ｐに面していない側に形成されている。接点層５は、２つの極を互いに分離して電気的に接触させることができるように、２つの分離された領域を有することができる。このようなタイプの接触により、非常に強く局在化された再結合ゾーン２ができる。

図２３４のＡおよび図２３４のＢは、第６の光電子デバイスを平面図および横断面図で示している。このデバイスは、縦型μ－ＬＥＤ１３の配置構造を含んでいる。このμ－ＬＥＤ１３の配置構造の上には、特にピラーまたはカラムを有する光学的に作用するピラー構造体Ｐが配置されている。ここで、ピラーＰの長手方向軸線Ｌは、μ－ＬＥＤ１３の再結合ゾーン２の中心点を少なくとも実質的に通っている。

ピラー構造体Ｐは、自立して空気中に存在していてもよいし、特に電気絶縁性で光学的に透明な第１の充填材料７で充填されて発光ダイオードの上に配置されていてもよい。充填材料７は、ピラーＰの材料９および／またはμ－ＬＥＤ３の半導体材料３の屈折率よりも小さい屈折率を有することができる。材料７の屈折率をピラーの材料の屈折率よりも大きくするという逆の形態も考えられるが、それによりピラーの光の案内が変化することになる。

既に述べたように、μ－ＬＥＤは、縦型マイクロ発光ダイオード１３である。これらは、反射性接点層５に面しているその背面に１つの、特に正の電気的極を有し、ピラーＰに面しているその前面側に別の電気的極を有している。

光源の前面側にある極は、導電性で光学的に透明な材料１７、特にＩＴＯの層と、コンタクトワイヤ１９とによって、対応する電流供給回路（図示せず）に電気的に接続されている。材料１７を有する層は、図示するように、光源とピラー１７との間に配置されている。

これにより、第２の充填材料１５が、μ－ＬＥＤ１３の層内の間隙ひいては材料１７を有する層と接点層５との間に配置されていてもよい。

ピラー構造体Ｐは、その寸法、特にその横断面積が、マイクロ発光ダイオード１３またはアレイ１１の画素の寸法に少なくとも近似しているため、同様にマイクロピラー構造体またはマイクロピラーと呼ぶことができる。

図２３５のＡおよび図２３５のＢは、第７の光電子デバイスを平面図および横断面図で示している。図２３４のＡおよび図２３４のＢの変形例とは異なり、図２３５のＡおよび図２３５のＢに記載のデバイスは、横型マイクロ発光ダイオード１３の配置構造を含んでおり、その電気的極はマイクロ発光ダイオード１３の背面に配置されている。したがって、電気的に接触させるために、光源の電気的な両極を、反射性接点層５の電気的に分離された２つの領域を介して電気的に接続することができる。そのため、前述の縦型マイクロ発光ダイオードを用いた変形例のような材料１７を有する中間層は必要とされない。

図２２９のＡ～図２３２のＢに記載のフォトニック結晶構造体Ｋを有する配置構造と比較すると、ピラーＰを用いた変形例の場合、構造体のサイズが直径最大１μｍ以上と大幅に大きいため、標準的な技術を使ってより簡単に製造することができる。そのため、プロセス要件が低く、高解像度のリソグラフィで十分にピラーを製造することができる。

光学活性半導体材料３または可能な限り高い屈折率を有する材料９からなるピラー構造体、特にピラーまたはカラムは、アレイ１１の個々の画素の上方に、または縦型マイクロ発光ダイオード１３（図２３４のＡおよび図２３４のＢ）または横型マイクロ発光ダイオード１３（図２３５のＡおよび図２３５のＢ）の上方に正確にパターニングすることができる。個々の画素またはマイクロ発光ダイオード１３は、直径が１μｍ未満であってもよく、ピラーは、高さ：直径のアスペクト比が少なくとも３：１であってもよい。ピラーは、図２３４のＢのような第３の層１７が形成されないため、図２３３のＡおよび図２３３のＢならびに図２３５のＡおよび図２３５のＢで可能なように、有利には半導体材料３に直接エッチングされるか、またはピラーは、大きな屈折率と有利には低い吸収率とを有する別の材料９からなり、この材料がアレイ１１の表面に施与される。屈折率の大きい材料としては、例えばＮｂ_２Ｏ_５が考えられる。ピラー構造体は自立していてもよいし、屈折率の小さい材料７で充填されていてもよい。低屈折率の充填材料としては、例えばＳｉＯ_２が考えられる。ピラーの屈折率が周囲の材料と比較して大きいため、ピラーの長手方向軸線に平行な発光が他の空間方向に比べて高められる。導波路効果により、ピラーの長手方向軸線に沿った光は、他の伝搬方向を有する光よりもさらに効率的に取り出される。これにより、放出された光の指向性もしくは方向性を向上させることができる。

図２３６のＡおよび図２３６のＢは、第８の光電子デバイスを平面図および横断面図で示している。このデバイスは、それぞれがピラーＰとして、ひいてはカラム形状で形成されているμ－ＬＥＤ１３の配置構造を含んでいる。

ピラーＰの長さは、半導体材料３内で放出された光の半波長に対応し、再結合ゾーン２は、有利には、それぞれのピラーの中心Ｍ、ひいてはフォトニック状態密度の局所極大に位置することができる。ピラーＰの高さ：直径のアスペクト比は、少なくとも３：１とすることができる。

図示の配置では、ピラーＰは、高さが約１００ｎｍで、直径が約３０ｎｍしかないものとすることができる。これには非常に微細な解像度のパターニング技術が必要であるが、現在の製造技術ではウェハレベルでの転用は困難である。

代替案として、製造を容易にするために寸法をスケールアップし、この場合、ピラーパターニング部のサイズが大きくなるにつれて、放出された光の指向性が弱められる。ピラーＰの長さは、好ましくは半導体材料内で放出された光の半波長の倍数であり、それぞれの再結合ゾーン２は、フォトニック状態密度の最大値に位置することができる。

μ－ＬＥＤ１３のピラーパターニングにより、ピラーＰの長手方向軸線に平行な発光は、より大きなフォトニック状態密度によって効果的に高められる。導波路効果により、ピラーＰの長手方向軸線に沿った伝搬方向を有する光は、他の伝搬方向を有する光よりもさらに効率的に取り出される。ピラーＰの間の空間には、有利には非常に小さい吸収係数と、半導体材料３よりも小さい屈折率とを有する材料７が充填されている。小さい屈折率を有する充填材料としては、例えばＳｉＯ_２が考えられる。

ピラーＰまたはカラムとして形作られたマイクロ発光ダイオード１３、特に縦型マイクロ発光ダイオード１３のこの配置構成では、再結合面１に配置された再結合ゾーン２に接触させるために、第１の極、特に正の第１の極が反射性接点層５によって、それぞれの場合において電気的に接続されている。接点層５は、μ－ＬＥＤ１３の下側の第１の長手方向端部に形成されている。

それぞれの場合において他方の、特に負の第２の極は、導電性の透明な材料１７、特にＩＴＯの第３の層に電気的に接続され、ボンディングワイヤ１９によって、例えば、電流供給回路の対応する極に接合されている。

この配置構造によれば、第３の層は、ピラーＰまたはカラムとして形作られたμ－ＬＥＤ１３の長手方向中心部において、再結合面１内におよびそれに沿って形成されている。

図２３７のＡおよび図２３７のＢは、第９の光電子デバイスを平面図および横断面図で示している。図２３６のＡおよび図２３６のＢの変形例とは対照的に、図２３７のＡおよび図２３７のＢに記載のデバイスは、ピラーＰとして形成された縦型μ－ＬＥＤを有している。

下部の電気的コンタクト、特にｐ型コンタクトは、ピラーＰの下面を介して、特に接点層５に接触することによって構築される。上部の電気的コンタクト、特にｎ型コンタクトは、ピラーＰの上側にある。このコンタクトは、光学的に透明で導電性の材料１７を有する上層を介して構築される。上層は、ピラーＰと、ピラーＰの間の間隙を埋める第１の充填材料７との上に広がっている。上層の材料１７としては、例えばＩＴＯ（酸化インジウムスズ）が考えられる。ボンディングワイヤ１９を介して、電流供給回路への接合を構築することができる。

ピラーＰ内で発光ダイオードを電気的に接触させることで、非常に強く局在化された再結合ゾーン２ができ、上部コンタクト、特にｎ型コンタクトは、再結合ゾーン２の高さ、またはピラーＰの上側に形成することができる。各ピラーＰは、個々の画素を生成する。

図２３６のＡ～図２３７のＢに記載のピラーの形をしたμ－ＬＥＤ１３の長手方向軸線に平行な光の放出は高められる。これにより、従来のアスペクト比の小さいマイクロ発光ダイオードと比較して、放出された光の指向性が向上する。図２３３のＡ～図２３５のＢに記載の配置構造と比較して、図２３６のＡ～図２３７のＢに記載の配置構造では、光の生成プロセスに著しく大きな影響を及ぼすことができ、それによって高い指向性と効率とを達成することができる。

図２３８は、再結合ゾーン２を有する光源がアレイ状に配置された層の上に２次元フォトニック結晶Ｋが配置された、更なる光電子デバイスの横断面図を示している。この場合、フォトニック結晶Ｋは、フォトニック結晶Ｋが再結合ゾーン２の領域に存在する光学的な状態密度を変化させるように、特に、光出射面２１に対して平行および／または小さな角度で伝搬方向を有する少なくとも１つの光学モードのバンドギャップが生じるように、かつ／または光出射面２１に対して垂直な伝搬方向を有する少なくとも１つの光学モードの状態密度が増加するように、再結合ゾーン２の近くに配置されている。

これは特に、フォトニック結晶Ｋの高さＨが少なくとも３００～５００ｎｍ、好ましくは最大１μｍであることによって達成される。フォトニック結晶の高さＨは、フォトニック結晶の高屈折率材料に依存し得る。

さらに、再結合ゾーン２の中心Ｍとフォトニック結晶Ｋの下面との間の距離Ａは、最大でも１μｍ、好ましくは数１０～数１００ｎｍである。

フォトニック結晶Ｋを用いて説明したすべての構成は、光出射面と平行に延びている互いに垂直に延びた２つの空間方向で光屈折率が周期的に変化している２次元フォトニック結晶である。さらに有利には、ピラーＰの長手方向軸線Ｌが発光面２１に対して垂直に延びるように、ピラーＰもしくはカラムがアレイ状に配置されたピラー構造体である。

図２３９は、偏光された光を放つためのフォトニック構造体を有する光電子構造素子１を示している。構造素子１は、光出射面３を有するエミッタユニット２に、３次元フォトニック構造体を有する偏光層の形をした偏光素子４が施与されたものである。電磁放射を偏光させるフォトニック構造体を用いることで、特に、特殊な画像を記録したり、適切なディスプレイに表示したりすることができる。図２３９に示す構成例によれば、エミッタユニット２は、可視光または場合によっては紫外光の波長域の光を発するμ－ＬＥＤ５である。μ－ＬＥＤ５から放出された光は、３次元フォトニック構造体に導かれ、ここで構造体の構成や寸法に応じて、特定の振動方向に偏光される。３次元フォトニック構造体の構成に応じて、円偏光や直線偏光が起こり得る。そのため、このようにして放射された光は、フォトニック構造体によって予め決められた特定の偏光を有している。

図２４０に示すように、偏光素子４の３次元フォトニック構造体が、螺旋状の構造要素６を有する場合、円偏光が起こる。一方、３次元フォトニック構造体の構造要素が、棒状、特にナノロッドと呼ばれるものであれば、３次元フォトニック構造体を介して導かれる光線の直線偏光がもたらされる。

図２３９に示す光電子構造素子１は、二光子リソグラフィプロセス、斜め蒸着プロセス、レーザー干渉リソグラフィまたはホログラフィックパターニングによって製造される。これに関連して、図２４０に示されている螺旋状の構造要素６は、斜め蒸着プロセスを用いて製造されたことに留意すべきである。

図２３９のイラストは、単一の光電子構造素子のみを示している。ただし、例えば図１８７、図１８９～図１９２に示されているように、多数のこれらの構造素子を一緒に製造し、アレイまたはμ－ＬＥＤモジュールとして提供することもできる。これにより、異なる構造素子を互いに接続することができるが、これらは相補的な特性を有している。したがって、さまざまに異なる偏光特性および／または透過特性を有する構造素子１あるいはアレイまたはμ－ＬＥＤモジュールが、画像生成のために組み合わせられる。

それぞれが相補的な特性を有する複数の照明ユニットを用いて生成された、異なる振動方向に偏光された光線は、本願で開示されている全般的な光学系を用いてディスプレイまたはスクリーン上に結像される。

図２３９に記載のとおり、偏光素子４を形成し、ＬＥＤチップの表面もしくは光出射面３に配置された３次元フォトニック構造体を用いて、現在知られているＬＥＤとは根本的に異なる特性、特に定義された偏り（Polarisation）を有する光を生成することが可能である。チップ表面に３次元のフォトニック構造体を設けることで、例えば従来の偏光フィルターなどの光学部品を追加する必要がないという利点がある。これは特にμ－ＬＥＤの分野で好都合であり、それは、このようなフォトニック構造体は、別個に偏光フィルターを配置して取り付けるよりも、リソグラフィプロセスを用いて容易に製造可能だからである。そのため、照明ユニットを比較的小さく構成することができる。ＬＥＤ５の半導体チップ上に直接パターニングされているため、このような光電子構造素子１はまた、後の時点で偏光の選択が行われる既知の構造素子よりもエネルギー効率が高い。その特性に基づき３次元フォトニック構造体を通過できなかった各フォトンは、μ－ＬＥＤチップ内に残り、再吸収プロセスにより新たに放出することができる。

図２４１は、波長選択特性を持つ３次元フォトニック構造体を有する偏光素子４が施与された光出射面３を有するエミッタユニット２を備えた照明ユニットもしくは光電子構造素子１を示している。

この場合、フォトニック構造体は３次元フォトニック結晶として構成されている。あるいは複数の２次元フォトニック結晶を上下に重ねて配置することも可能である。

この３次元フォトニック構造体は、波長ごとの透過率と偏光特性とを持つように構成されている。つまり、３次元フォトニック構造体の透過率と偏光特性とは、入射する光線の波長によって変化することを意味している。

図２４１に示す構造素子１はエミッタユニットを持ち、このエミッタユニットはまたμ－ＬＥＤ５を有している。さらに、変換材料の層を有する変換素子７が設けられている。ＬＥＤ５が発する励起光８による励起により、変換材料は、励起光８の波長とは異なる波長を有する変換された光線９を発する。

変換されていない励起光８と変換された光線９との両方が３次元フォトニック構造体に当たると、これらの光線は、透過と偏光に関して、その波長に応じて異なる形で影響を受ける。図２４１に見られるように、変換された光線９はＬＥＤチップの表面に対して垂直に取り出され、一方、励起光８は横方向に偏向される。

このような照明ユニットは、異なる波長を有する光線が生成される部品に好ましくは使用することができ、そのため、μ－ＬＥＤと変換素子とを組み合わせることで異なる機能を実現することができる。３次元フォトニック構造体の構成や、ＬＥＤが発するそれぞれの励起光８の波長によっては、変換された光線９が３次元フォトニック構造体を介して放射する一方で、励起光８を完全に抑制することが可能である。また、変換された光線９が、図２４１に示すように、チップ表面に対して垂直に取り出される一方で、励起光８を偏向させることも考えられる。もちろん、このメカニズムは逆であってもよい。さらに、励起光８がチップ表面を介して変化せず出射する一方で、変換された光線９を特殊な方法で偏光させることも考えられる。ここでも、メカニズムは逆であってもよい。

図２４２に示す照明ユニットの変形例は、ここでもμ－ＬＥＤ１５の形をしたエミッタユニットと、例えば螺旋状に構成された３次元フォトニック構造体１１とを含んでいる。構造体１１には変換材料１３が充填されている。

図２４３に示す光電子構造素子１１は、光出射面１５を介して、電磁放射１９、例えば可視光または赤外光などの波長を放出するように形成された少なくとも１つのμ－ＬＥＤ１３を含んでいる。この場合、光出射面１５を介して出射する前の電磁放射をビーム整形するために、フォトニック構造体１７が設けられている。フォトニック構造体１７は、電磁放射１９が遠方界２１において定義されたパターン２３（遠方界パターン）を有するように電磁放射１９を整形する。

特に、図２４３の照明ユニット１１のフォトニック構造体１７は、１次元フォトニック結晶２５である。この構造体は、図示の変形例では、光出射面１５まで広がっている。そのため、フォトニック結晶２５の端面が光出射面１５を形成している。１次元フォトニック結晶２５は、第１の方向Ｒ１に沿って光屈折率の周期的な変化を有している。

結晶２５もしくは周期変動は、μ－ＬＥＤの光源（図示せず）により放射された電磁放射をビーム整形するように設定されている。特に、第１の方向Ｒ１に沿った光の伝搬が遮断される。その結果、遠方界２１の放射された光線１９は、第１の方向Ｒ１に沿ってごく僅かにしか広がらない。このように、遠方界２１の電磁放射１９が狭いストリップ２７を形成することが特徴的である。したがって、電磁放射１９は、第１の方向１９に関してコリメートされている。

光源はμ－ＬＥＤである。これは典型的にはランベルト放射体である。フォトニック構造体１７とその結果としてのビーム整形とを用いることで、指向性を持つコリメートされた電磁放射１９を生成することができる。

図２４３が概略的に示すように、放射された電磁放射１９は、第２の方向Ｒ２に沿って実質的に扇状に広がる光円錐の形でμ－ＬＥＤ１３を離れる。光円錐の中心軸は、光出射面１５に対して垂直に延びる主放射方向Ｈに沿って延びている。図示されていないのは、主放射方向Ｈに見て、光出射面１５の下流側の任意のコリメーション光学系である。この光学系によって、電磁放射１９は、第１の空間方向Ｒ１に直交して延びる第２の空間方向Ｒ２にコリメートすることができる。このようにして、電磁放射１９は、２つの方向Ｒ１，Ｒ２に関して、遠方界２１内でコリメートされていてもよい。これによりスポット（Leuchtpunkt）が生じる。このスポットは、冒頭に述べたように、ビームが両空間方向に強くコリメートされているため、ディスプレイでは特に好ましい。

図２４３に記載の光電子構造素子１１は、特に光学式スキャナーでの使用に適している。この場合、照明装置１１は、遠方界２１内のストリップ状の光像により、特にラインスキャン用途に使用することができる。

図２４４に示す光電子構造素子１１では、エミッタユニット１３ａの上部に１次元フォトニック結晶２５が形成されている。結晶２５の端面は、図示されていない光電子光源、例えばＬＥＤまたはμ－ＬＥＤによって生成されかつフォトニック結晶２５を通過して光出射面２５を介して放射される電磁放射のための光出射面１５を形成している。

図２４３に記載の変形例とは対照的に、図２４４の照明ユニットでは、電磁放射１９の主放射方向Ｈは、光出射面１５の法線Ｎに対して角度αで延びている。ここで、角度αは０度ではない。例えば、角度αは３０度～６０度の範囲にあり得る。これは、１次元フォトニック結晶２５が、第１の方向Ｒ１に延びる、光屈折率の異なる２つの材料３１，３３の周期的に繰り返されるシーケンスを有することによって達成される。材料３１，３３は、図２４４に概略的に示すように、平行四辺形状の横断面を有し、材料３１，３３が互いに接触し合う界面は、直交せずに光出射面１５に対して傾斜している。

このような構造体は、例えば、光出射面１５を有する基板３１に、光出射面１５に対して斜めに互いに平行に延びるトレンチ２９をエッチングすることで形成することができる。このトレンチ２９には、エッチング除去された基板材料３３とは異なる光屈折率を有する材料３３を充填することができる。ここでの角度αは、光出射面１５に対するトレンチ２９の傾きに依存していてもよい。トレンチ２９の幅と、２つのトレンチ２９の間に残るそれぞれの基板材料３１の幅とは、フォトニック結晶２５が効果を発揮できる波長に影響を及ぼす。典型的には、トレンチ２９の幅と、２つのトレンチの間に位置する基板材料３３の幅、ひいてはフォトニック結晶構造体２５の周期性は、光源、または光源とフォトニック結晶との間に配置された変換材料によって提供される電磁放射の波長に合わせられる。

１次元フォトニック結晶２５によって、図２４４に記載の構造素子１１もまた、図２４３を参照して説明したように、遠方界２１に光ストリップ２７を生成することができる。図２４３の変形例とは対照的に、図２４４の変形例における主放射方向Ｈは、法線Ｎに対して角度αだけ傾いている。下流に配置されたコリメーション光学系により、ストリップ２７を遠方界２１内で点状もしくは円形の構造体にすることができる。

図２４５に示す変形例は、図２４４の複数の光電子構造素子１１をライン状またはアレイ状に配置して含んでいる。個々の構造素子１１が発する光ビーム１９は、同じ主放射方向Ｈを有している。光ビーム１９は、追加のコリメーション光学系３５、特にレンズによって、図２４５のイラストにおいて画像平面に対して垂直に延びる第２の方向にコリメートすることもできる。これにより、光学系３５の後方の遠方界に、放出された光線１９の点状もしくは円形の結像が得られる。

図２４４および図２４５に記載の照明装置１１でのフォトニック結晶の使用は、図２４５に記載の照明装置１１をライン状またはアレイ状に配置したものに対して、効果的により高い解像度をもたらす。このような特徴を有するμ－ディスプレイまたはモジュールは、画素のシャープネスが非常に高くなるように、非常に指向性を持つ放射を可能にする。これにより、隣り合う画素でもコントラストが非常に高く保たれ、光漏話が低減される。それ以外に、特に光学系３５の下流側の遠方界で、より小さなビーム断面積を実現することができる。照明装置１１に組み込まれたフォトニック結晶２５だけで、第１の方向Ｒ１（図２４４を参照）のコリメーションが起こるため、光学系３５や、場合によっては更なる後続の光学系をよりコンパクトに形成することができる。

図２４６の変形例では、光電子構造素子もしくは照明ユニット１１は、２次元フォトニック結晶３７であるフォトニック構造体１７を含んでおり、その端面が光出射面１５を形成している。光出射面１５から見ると、フォトニック結晶３７の背後には、任意に変換材料を備えた少なくとも１つの光電子光源が配置されている。フォトニック結晶３７は、光出射面を介して放射された電磁放射１９を、遠方界２１において定義された離散的なパターン３９を生成するように形作るために形成されている。図示の例では、パターン３９は複数の分散した光点４１からなっているが、他のパターンも可能である。特に、フォトニック結晶は、中央のピクセルを１つだけ生成するように形成されていてもよい。この構造体は、特にディスプレイに適切である。

図２４６の照明ユニット１１は、例えば、図２４７のブロック図に例示した表面トポグラフィー検知システム４３に使用するのに適している。当該システム４３は、照明ユニット１１に加えて、パターン３９が物体（図示せず）を照らしたときにパターン３９を検知するように形成されたカメラ４７を備えた検出ユニット４５を含んでいる。

さらに、所定の基準パターンに対するパターン３９の歪みを突き止めるために形成された分析装置４９が設けられている。基準パターンは、例えば、パターン３９を平坦な表面に投影したときの検知結果から求めることができる。分析装置４９はさらに、パターン３９の突き止められた歪みに応じて、遠方界３９においてパターン３９により照明された物体の形状および／または構造を決定するように形成されている。そのため、このシステム４３によって、例えば、顔の検出を実現することができる。同様に、目の視覚方向を検出することもできる。拡張現実分野の用途では、図２４６に示すこのような結晶を用いて画素をいくつか形成し、視覚方向の目への反射またはその変化を検出できるようになっている。これにより、ユーザーを追いかけて情報を視野に入れることでシャープな視界を得ることができる。

図２４７の変形例では、フォトニック結晶３７によってパターン３９が既に生成されているため、パターン生成のための下流側の光学系を省略することができる。したがって、図２４６に記載の照明装置１１ひいては図２４７に記載のシステム４３は、特にコンパクトな形態で実現することができる。

原則的には、光の取り出しと光の案内とには２つの可能性が存在する。第１のケースでは、ユーザーの目はディスプレイの放射方向と直接向き合っている。このような場合、ディスプレイにより生成された光を直接照射したり、コリメートしたり、拡大したり、縮小したりすることができる。しかしながら、これより複雑な光の案内は必要ない。このタイプの生成と案内は、オートモーティブ分野のディスプレイ用途でもよく見られる。この原理は、メガネを使った拡張現実用途にも応用できる。この場合、ディスプレイはメガネに直接実装されているため、メガネ自体が半透明のスクリーンとして使用される。もちろん、そのためには制御回路および接続手段も、透明な材料とちょうど同じように実装する必要がある。

しかしながら、一部の用途では、光を生成するディスプレイがユーザーの視野の外にあるか、少なくともユーザーの真正面には配置されていないため、光を案内するために導光体の配置が必要になる。Ｇｏｏｇｌｅ Ｇｌａｓｓ（商標）は、かかる用途の一例である。

図２４８は、ディスプレイが目の視線の範囲内にない、すなわち、ディスプレイにより生成された光がメガネと目を通過しなければならないときの例である。図２４８では、光生成素子ＬＥＤと光路の前方に配置された光学系４４とを有するμ－ディスプレイ４５が、目の視野の範囲外の場所に配置されている。光生成素子ＬＥＤは、上述した構造体のうちの１つである。それは実質的に、μ－ＬＥＤ画素もしくはそのサブ画素を有する１つ以上の小型ディスプレイである。ここでも同様に提示されているコンセプトによって駆動制御が行われる。モノリシックディスプレイの場合は、キャリアに直接駆動制御部が実装されていてもよい。μ－ＬＥＤディスプレイはキャリア上に載置され、キャリアと電気的に接触している。

メガネの場合は、つるのヒンジ部分にμ－ディスプレイが配置されている。この例のμ－ディスプレイは、素子４１，４３ｇ，４３ｂ，４２，４３ｒおよび４３ｂを用いてサンドイッチ構造として組み立てられた給電素子に対して平行に赤、青および緑の原色の光を放出する。給電素子は、透明な材料からなる第１の導光体４１を有している。反射型取り込み素子４３ｇは、導光体の側壁に、入射光に対向する形で取り付けられており、μ－ディスプレイからの光のうち緑色成分を反射して導光体４２に導く。一部の変形例では、入射光は、対応する導光体の表面に対して０°～４５°の角度を有している。図示の例では、導光体の表面に対して約７０°の角度で光が入射している。

更なる反射型取り込み素子４３ｂは、青色成分を第２の導光体４２に取り込むために、素子４３ｇに接しているか、またはその上に位置している。最後に、最後の反射型素子４３ｒを第２の導光体４２上に位置決めして、μ－ディスプレイの赤色成分を第２の導光体に反射させるようにする。この範囲で、反射型素子４３は、対応する光成分を導光体４１および４２に取り込むように適合されている。反射型取り込み素子は、入射光が導光体に大きな角度で当たる場合でも、例えば図２４８に示すように約７０°～９０°の角度となる場合でも、光を導光体にカップリングすることができる。第１および第２の導光体は、導光体の両端にあるスペーサー素子４７を使って互いに間隔を空けて配置されている。

導光体４１および４２は、ともに細長い形状で、互いに平行に配置されている。それらは、例えば、メガネの一部であってもよい。２つの導光体での全反射により、光（緑色成分および赤色成分および／または青色成分）が導光体から取り出されることはない。その光は、導光体内の、反射型取り出し素子４６ｒ，４６ｂおよび４６ｇで覆われた領域に導かれる。これらの領域はすべて、対応する反射型素子４３ｇ，４３ｂおよび４３ｒの領域と同じ側に配置されている。取り出し素子４６ｒは、第２の導光体４２上に配置されており、光の赤色成分を第２の導光体から取り出しし、その成分を目に向けるように構成されている。素子４６ｂおよび４６ｇは、青色と緑色の成分について同じ機能を有し、３つの光成分すべてが実質的に平行して目に向かうようになっている。

取り込み素子４３は、例えばミラーなどを用いて実装されており、これは、光の特定の成分に対しては反射性であるが、それ以外は透明である。反射を目的として、取り込み素子は光が反射するように屈折率を変化させることができる。同様に、例えば、空気と導光体との間の屈折率の変化により、光を導体内に導く。光の取り出しも同様の方法で行われる。異なる色の光が実質的に平行で重なり合っている場合は、対応する取り込み素子を積層する必要がある。しかしながら、取り込み素子が光の所望の成分を吸収したり反射したりしないように積層することが望ましい。一部の変形例では、ＭＥＭＳミラーを利用して、ディスプレイから出てくる光をユーザーの目に向けることができる。この例では、取り出し素子４６は導光体に直接施与されている。

図２４９は、適切なビーム案内が、フォービエイテッドドディスプレイによって実現される光の案内の一構成例である。図２４９は、発光光電子素子１と、発光光電子素子１によって生成された電磁放射をビーム変換もしくはビーム整形するための光学デバイス６とを含む、例えばμ－ディスプレイの照明配置構造を提案している。これに関連して、発光光電子素子１は、動作中に１つの色の光を放出する複数のμ－ＬＥＤを含んでいる。発光光電子素子は、各μ－ＬＥＤが異なる色を放出するように構成されている。３つのμ－ＬＥＤは、サブ画素として１つの画素全体の一部を形成している。したがって、一構成では、発光光電子素子は、このような複数の画素を含んでいる。

光学デバイス６は、結像投影光学系２０の形態でシステム光学系１９を表し、平面平行レンズ２１と、発光光電子素子１の結像を実現する第１の非球面レンズ２２および第２の非球面レンズ２３とをビーム経路に連続して含んでいる。

さらに、図２４９は、発光光電子素子１がマトリクス状に配置された複数の発光領域３．１，３．２を含んでいることを示している。これらの領域は、それぞれ１つ以上のμ－ＬＥＤ（異なる色）を有している。任意に、μ－ＬＥＤは既に一次光学系１２を含んでいてもよい。これらの一次光学系には、既に光出射時にある程度のビーム整形を実現するために、変換素子、取り出し構造体あるいはフォトニック結晶も含まれていてよい。発光領域３．１，３．２の各々には、主放射方向４．１および４．２が割り当てられている。光学デバイス内で生じる像面湾曲を少なくとも部分的に補正するために、発光領域３．１，３．２の中心７は、湾曲した面５上に配置されており、この湾曲した面は、本構成例では球体セグメント２４を形成し、その関連する球心３０は光学デバイス６の光軸１０上にある。

可能な寸法については、直径Ｄが３．７ｍｍの発光光電子素子１の場合、発光領域３．１，３．２を配置するための湾曲した面５に関しては半径Ｒが１０ｍｍに選択され、ビーム経路において続く光学デバイス１の平面平行レンズ２１に関しては、屈折率が少なくとも１．６の材料、および光軸１０の方向で直径Ｄの少なくとも２倍の厚さが必要とされる。

図２５０は、μ－ＬＥＤの形をした別個のオプトチップ１７．１～１７．５の一次光学系のアパーチャによって形成される複数の発光領域３．１～３．５を含む発光光電子素子１を備えた照明配置構造の構成例の拡大部分図を示している。図示しているのは、非平面的なＩＣ基板１６上の別個のオプトチップ１７．１～１７．５の配置構造であって、発光領域３．１～３．５の中心７が凹状に湾曲した面５の上に位置するようになっている。発光領域の各々３．１～３．５は、主放射方向４．１～４．５が割り当てられたランベルト放射体１１を形成しており、これにより、光学デバイス６に面している球状セグメント２４の形をした非平面的なＩＣ基板により、主放射方向４．１～４．５は光学デバイス６の光軸１０上で共通の交点を有することになる。一次光学素子１２（図２４９を参照）により、発光領域３．１～３．５のランベルト発光を、非ランベルト発光、特に、より狭い開口角の発光に変換することができる。

図２５１は、構成変形例を拡大部分図で示しており、光学デバイス６は一部の断面のみ表示している。典型的にはドライバ回路部品ならびにインターフェース素子およびメモリ素子を含む、概略的に簡略化して描写した制御デバイス２５を備えた平坦なＩＣ基板２８が見て取れる。平坦なＩＣ基板２８上には、共通のプロセスで製造され、チップ１４の領域１５の凹状に湾曲した面５上に位置する複数の発光領域３．１～３．５を持つ発光光電子素子１を有し、発光領域３．１～３．５のそれぞれが変換素子１３によって形成されているモノリシック画素型オプトチップ１４が配置されている。先の構成によれば、発光領域３．１～３．５の主放射方向４．１～４．５は、互いに角度がついており、光学デバイス６の光軸１０上で交差している。

図２５２は、段差のあるＩＣ基板２９を含む、発光光学素子１を備えた照明装置の第４の構成例を示している。段差のあるＩＣ基板２９の同心円状に配置されたリング面８．１，８．２，８．３上には、μ－ＬＥＤ１１によって形成された個別のオプトチップ１７．１～１７．５が、それぞれのμ－ＬＥＤ１１の一次光学素子１２によって形成された発光領域３．１～３．５の中心７が凹状に湾曲した面５上に位置し、発光領域３．１～３．５の主放射方向４．１～４．５が一致した向きになるように配置されている。その結果、異なるリング面８．１～８．３に配置されている場合、別個のオプトチップ１７．１～１７．５の光学デバイス６の平面平行レンズ２１からの距離ひいては光学デバイス６の前の広がったビーム経路におけるビーム断面積が異なる。

図２５３は、図２５２に示した変形例に基づく本発明の更なる設計を示しており、この場合、凹状に湾曲した面５上に配置された発光領域３．１～３．５の中心７と、光学デバイス６の平面平行レンズ２１との間に、同じく凹状に湾曲したコリメート光学素子１８が追加的に配置されている。図示の構成では、コリメート光学素子１８は、放射角フィルターを形成する湾曲した絞りプレート２６と湾曲したマイクロレンズ配置構造２７とを含んでいる。コリメート光学素子１８の機能部品は、個々のまたは複数の発光領域３．１～３．５に割り当てられていてもよい。詳細は図示していない構成では、コリメート光学素子１８の各機能部品は、１つの画素に属し、異なる色で放射する複数の発光領域３．１～３．５をプリコリメートする役割を果たす。

図２５４は、これに加えて、オプトチップ１７．１～１７．５が、発光面の上側に光整形構造体を追加したμ－ＬＥＤ配置構造として形成されている形態を示している。これにより、光の案内が改善され、個々のオプトチップの放射パターンが変化させられる。光整形構造体は、例えばオプトチップの半導体材料の中にフォトニック結晶として構成されているため、放出される光の指向性が高くなる。光整形構造体はさまざまな方法で形成することができる。これに加えて、図２５６は、図２５３の例に基づく更なる構成を示している。この場合、光整形構造体３１はオプトチップのビーム経路に配置されている。この構造体は、屈折率が周期的に変化する複数の領域３０，３１および３２を有している。具体的には、構造体３１の材料に設けられた穴部によって領域が形成され、それにより屈折率の周期的な変化が生じている。ここでは、領域３０および３２の穴部は、構造体の表面に対して垂直に設けられておらず、表面に対して斜めにエッチングされている。そのため、このエッチングにより、穴部の方向依存性が変化し、ひいては屈折率も変化する。それに応じて、このような配置構造により、図２５６の上側のサブ画像のような光の整形が行われる。領域３０および３２は、入射する光をコリメートし、穴部の方向で定義される角度で再び指向性を持って放出するように構成されている。領域３３でのみ光のコリメーションが行われる。こうしたフォトニック構造体の特別な構成によって、実質的に平行なビーム束が得られる。

図２５５の構成は、図２５２の例に基づいている。ここでも光整形構造体が形成されているが、その幅はさまざまに変化し、本体１の形状もしくは表面に沿ったものとなっている。

図２５７ＡおよびＢは、更なる構成を横断面図および平面図で示している。ここでは、複数のベースモジュールから形成されたμ－ＬＥＤモジュール３ａ，３ｂおよび３ｃが、上述のように段差のあるＩＣ基板の同心円状に配置された面８．１，８．２，８．３に配置されている。平面図では、段差のある基板が長方形の段差面を含んでいる更なる構成を参照して、これをより詳細に示している。中央部、すなわち「最深部」の面８．１には、４×５個のベースモジュールからなるμ－ＬＥＤモジュールが配置されている。次の領域８．２では、更なるいくつかのμ－ＬＥＤモジュールを示している。これは、例えば２×８個のモジュールであるが、異なる形状を有していてもよい。最後に、最後の領域には、既に１×１３個のモジュールが一部実装されている。

フォトニック構造体以外にも、他の光整形手段を基板２９上に直接設けることもできる。図２５８はそのような例を示している。この例では、各発光領域３．１～３．５の周囲もしくは各オプトチップ１７．１～１７．４の周囲に反射構造体２０が配置されている。反射構造体２０は発光面の高さを超えて延びているため、横方向に平坦な角度で照射された光は反射構造体によって偏向される。反射構造体は、本願からの特徴を活かして形成されている。例えば、各リング面のキャビティ内にオプトチップを配置し、反射構造体２０がキャビティの壁の一部を形成するようにしてもよい。

図２５９は、図２５１の例に基づく構成の組み合わせを示している。これに関して、多数のナノロッド、例えば、図２６～図２９の例に従った構造体を有するナノロッドが表面に配置されている。これらは、駆動制御回路２８によって個別に接触し、駆動制御される。

先行技術からは、多数の異なる投影ユニットが知られており、これらのユニットを用いて、必要に応じて適宜特定の画像平面に画像を表示すことができる。このような投影ユニットとしては、例えば、以下のものが挙げられる。

図２６０Ａは、赤色、緑色または青色の光を発するＲＧＢ画素４０を備えたマトリクスとして形成されている光電子照明デバイス１を用いた、先行技術に従ったＲＧＢエミッタアレイの平面図を示している。ＲＧＢ画素４０は、高いフィルファクターを有することを特徴としている。つまり、個々のＲＧＢ画素４０の領域５の大部分が発光領域として利用されることを意味している。

図２６０Ｂは、投影光学系７を備えた投影ユニットに存在するビーム案内の一例を概略的に示している。投影光学系７は、図２６０Ｂに示された３つのレンズすべてを含んでおり、単にレンズもしくはプレート５２とも呼ばれる。個々のＲＧＢ画素４０が発する光線はコリメートされていないことがわかる。図２６０Ｂに示すように、プレート５２の下流側の投影光学系７の素子に達するのは、ＲＧＢ画素４０が発するビームのうち、放射角が＋４５°～－４５°の間のものだけである。ＲＧＢ画素４０は、ランベルトの放射の法則にしたがって光を放出するので、そのため、光線のコリメーションがなければ、ＲＧＢ画素４０が発する光線の一部は画像生成のために使用することができず、結局は効率が低下してしまうことになる。

図２６１は、６つの画素を有する、ここに開示されたいくつかの態様に従った構成されたＲＧＢエミッタアレイ案による光電子照明デバイス１の概略的に簡略化された平面図を示しており、これにより、参照符号が付された例示的な画素２．１について、割り当てられた画素面積５が示されている。画素２．１は、サブ画素を形成するμ－ＬＥＤ３．１，３．２，３．３が別々に設置されており、μ－ＬＥＤとして形成され、図示の構成例では赤色、緑色および青色の光を発するものを含んでいる。個々の画素２．１は、低いフィルファクターを有することを特徴としており、画素面積５の比較的小さな部分のみがμ－ＬＥＤ３．１，３．２，３．３によって占有されている。その他の点では、μ－ＬＥＤ３．１，３．２，３．３は、サブ画素の個々の発光面の間に比較的大きな距離が形成されるように配置されている。一方では、μ－ＬＥＤ３．１，３．２，３．３もしくは各μ－ＬＥＤは、隣り合う画素２．１の間に光学的および／または電気的な漏話が起こらないように、画素２．１の縁部から間隔を空けて配置されている。他方では、μ－ＬＥＤ３．１，３．２，３．３は、画素２．１の個々の半導体照明デバイス３．１，３．２，３．３の間の光学的および電気的な漏話が防止されるか、少なくとも最小限に抑えられ得るように、個々の画素２．１内にも配置されている。個々のμ－ＬＥＤ３．１，３．２，３．３の配置は、所望の画像を生成するための放射パターンと必要な光出力とを考慮している。さらに、この一番左上の画素のように、反射型の凸部２．４を設計することも可能である。透明なカバー電極が取り付けられていてもよい。これに関する構成は、本願に開示されている。

図２６２Ａは、図２６１の例に基づく補足的な構成を示している。画素はここでも行と列とに配置されており、各画素は、それぞれのμ－ＬＥＤ３．１，３．２および３．３によって形成される合計３つのサブ画素を有している。個々のμ－ＬＥＤは、その発光色に応じて異なるサイズを有している。人の目は緑色に特に敏感に反応するため、緑色に対応したμ－ＬＥＤ３．２は最も大きな面積を有している。赤色に対応したμ－ＬＥＤ３．１と青色に対応したμ－ＬＥＤ３．３とは、μ－ＬＥＤ３．２に隣接して配置されており、それよりサイズも大幅に小さくなっている。μ－ＬＥＤの周りには、反射構造体２．１が配置されている。これは、反射層２１が堆積された傾斜した側面を有している。

図２６２Ｂは、単一の画素についてのＸＸ軸に沿った横断面図を示している。個々のμ－ＬＥＤ３．１，３．２，３．３は、縦型ＬＥＤとして構成されており、それぞれ下面にコンタクト面を含んでいる。各コンタクト面は、プレーン基板３のコンタクト領域３．１１，３．２２および３．３３に導電的に接続されている。それぞれのμ－ＬＥＤの発光側の更なるコンタクトが、導電性のカバー電極に接合されている。図１０３Ａの構成形態と同様のカバー電極はまた、画素の四方が導電性の金属製・反射構造体２９に接続されている。この反射構造体はμ－ＬＥＤ３．１～３．３を完全に取り囲んでおり、プレーン基板３上に誘電体キャリア２９を含み、当該キャリア上に反射型金属２１が堆積されている。これは、構造体２９の上側に広がっており、そこではカバー電極と電気的に接触しており、バックプレーン基板３の側壁および部分的な領域に沿っている。ここで、金属２１は、電気的構造体２９によってバックプレーン基板３から電気的に絶縁されている。反射層２１による反射領域が大きいため、横方向から出てきた光は反射されて上方向に向かって放射される。

図２６２Ｂに示すイラストでは、赤色の光に対応したμ－ＬＥＤ３．１が青色の光に対応したμ－ＬＥＤ３．３の後ろに部分的に位置している。それに応じて、コンタクト領域３．１１～３．３は、バックプレーン基板３の表面上での個々のμ－ＬＥＤの位置決めが容易になるように構成されている。

図２６３Ａは、複数のサブ画素を有する画素素子を、水平方向に配置されたμ－ロッドで実現した、更なる構成の平面図を示している。これに関して、水平方向に配置されたロッドは、本願で示しているさまざまな構成形態に対応している。ここで、各画素には、バックプレーン基板上に共通のコンタクト面２１が設けられており、一方では反射型の金属製構造体に接触し、他方では各μ－ＬＥＤ３．１～３．３の共通端子に接続されている。各μ－ＬＥＤを個別に駆動制御するために、このμ－ＬＥＤのそれぞれ別のコンタクト領域は、バックプレーン基板の表面のコンタクト領域と結合されている。このコンタクト領域は、それぞれのμ－ＬＥＤの直径もしくは幅よりも大きいため、位置決めが容易になる。図２６３Ａに示す上段の構成形態では、μ－ロッドの形で並置された２つのμ－ＬＥＤ３．２が、緑色用に設けられている。μ－ロッド３．１は赤色の光を、μ－ロッド３．３は青色の光を発生させるために用いられる。

既に説明したように、μ－ロッドの幅が異なることで、動作中の発光色が調整される。したがって、青色用のμ－ロッド３．３の幅が最も大きく、μ－ロッド３．１の幅が最も小さい。ある構成では、バックプレーン基板の表面上のコンタクト領域は、μ－ロッドの個々の駆動制御のために同じサイズになるように構成されている。これにより、個々の画素を実装する自由度がさらに高まる。

ここで示している上の段では、緑色に合わせて２本のロッドが設けられている。しかしながら、この代わりに、既存の色空間を拡張して、例えば、緑色に対応した各μ－ロッドを異なる構成にすることもできる。このような例は、下の段で左の画素について両方のロッド３．２ａおよび３．２ｂで実現されている。この場合、μ－ロッド３．２Ｂは、２本のロッド３．２ａと比較して、僅かに異なる緑色の発光を示している。これにより、緑色の領域の色空間が拡張される。更なる観点が下段に示されており、人間の目の異なる色に対する感度の違いに関係している。例えば、色の階調数を増やすために、もしくは故障や欠陥を防ぐために、１色の複数のμ－ロッドを画素内または画素用に提供することが一構成において可能である。下段の右の画素では、これは追加で設けられた緑色のμ－ロッドと追加で設けられた赤色のμ－ロッドとで示されている。欠陥がある場合など、必要に応じて、これらの冗長なμ－ロッドを画素に追加で配置することができる。このためにコンタクト領域３．１１および３．２２が適宜構成されている。

図２６３Ａの中央の画素は更なる構成を示している。ここでは、ロッドを個別に駆動制御するためのコンタクト領域を組み合わせて、すべての緑色とすべての赤色のロッドとがそれぞれ同時に駆動制御されるようにしている。そのため、この点において、ここで示した３つの緑色もしくは２つの赤色の素子の並列接続は、緑色だけでなく赤色のμ－ロッドにも実現されている。バックプレーン基板３の表面のコンタクト領域が大きくなることから、簡略化された、より自由度の高い位置決めが可能になる。

ここで示したロッドの他にも、フィルファクターの異なるこのような画素の更なる構成が考えられる。図２６３Ｂは、本願で提示しているいわゆるインゴット状のμ－ＬＥＤ３．１～３．２を使った構成を示している。既に説明したように、ここで、変換材料３．１５は、インゴット状の２つの発光素子３．１４の間に配置され、これによりμ－ＬＥＤを形成している。図示するように、上段のそれぞれの画素には、緑色に対応したμ－ＬＥＤ３．２が３つ配置されている。用途に応じて、これらのμ－ＬＥＤのうちの１つを冗長なμ－ＬＥＤとして構成し、必要に応じて欠陥のあるμ－ＬＥＤを置き換えることができる。あるいは異なる緑色で構成することで、色空間を拡張することも可能である。図２６３Ｂの下段のそれぞれの画素には、青色に対応したμ－ＬＥＤ３．３が１つ、赤色に対応したμ－ＬＥＤ３．２が２つ配置されている。

図２６４は、提案されている投影ユニットの光電子照明デバイス１を形成するＲＧＢ画素で形成されたマトリクスの平面図を示している。例示的に、画素２．２の画素面積５を破線で示す。画素２．２は、赤色、緑色または青色の光を発する３つのサブ画素を形成する半導体照明デバイス３．１，３．２，３．３を含んでおり、画素２．２の面積５に三角形配置構造の形をして配置されている。この構成も反射型層で取り囲まれていてよい。なお、別の態様としては、例えば図２２１に概略的に示しているように、画素が背面から、すなわちキャリア基板を介して放射する、上で説明したような構成が挙げられる。

用途に応じて、ここで提示したフィルファクターの小さいμ－ＬＥＤを備えた画素のマトリクスに、光整形あるいは光変換のための構造体を加えることができる。図２６５は、かかる構成の平面図を示している。この場合、マトリクス上に領域３３および３４を有する光整形構造体が構成されている。領域３４は、マトリクスを覆う透明な層３３のピラーまたはカラムもしくは穴部として構成されている。この場合、層３３は、カラム３４または穴部３４とは異なる屈折率を有している。そのため、この平面図に示すように、２つの空間方向に屈折率の周期的な変化が見られる。このようにして、個々のμ－ＬＥＤと画素とからなるマトリクスの上に、フォトニック構造体もしくは２次元フォトニック結晶が形成される。周期性を適宜選択することで、少なくとも１つの波長の光を適切に作り出すことができる。さらに、カラムもしくは穴部、あるいはサブ画素を形成するμ－ＬＥＤを互いに重ねて配置することも可能である。このようにして、穴部もしくはカラムが導光体を形成することで、放射パターンの改善、取り出し効率の向上または指向性の改善につながり得る。

さらに、図２６６は、提案されている投影ユニットの異なる構成要素を概略図で示している。このような投影ユニットは、マトリクスを形成する画素２．１，２．２を有する光電子照明デバイス１を備えており、これらの画素は低いフィルファクターを有し、それぞれが異なる色、すなわち赤色、緑色および青色の光を発するμ－ＬＥＤ３．１，３．２，３．３を含んでいる。提案されたいくつかの態様によれば、各画素２．１，２．２には、μ－ＬＥＤ３．１，３．２，３．３が発する光をコリメートして、好ましくは仮想中間像８．１，８．２に結像するコリメーション光学系６．１，６．２が設けられている。投影光学系７を用いて、μ－ＬＥＤ３．１，３．２，３．３の中間像８．１，８．２を、詳細には示していないディスプレイ、スクリーンまたはそれ以外の表示ユニット（自動車のフロントガラスであってもよい）に指向して、見る人が所望の大きさ、向きおよび間隔で知覚できる画像が生成される。

さらに、図２６７は、μ－ＬＥＤ３．１，３．２，３．３の拡大された仮想中間像８．１，８．２を重ね合わせる、提案された空間補正を示している。このように、コリメーション光学系６．１，６．２は、μ－ＬＥＤ３．１，３．２，３．３の中間像８．１，８．２の大きさが、それぞれの画素２．１，２．２の大きさに実質的に対応し、さらに、μ－ＬＥＤ３．１，３．２，３．３の位置や大きさの違いは、中間像８．１，８．２の重ね合わせで実質的に補正される。好ましくは、μ－ＬＥＤ３．１，３．２，３．３の中間像３０．１，３０．２，３０．３は、それらの中間像面積の少なくとも８５％、好ましくは少なくとも９５％にわたって重なり合っている。また、μ－ＬＥＤ３．１，３．２，３．３の中間像３０．１，３０．２，３０．３は、その中間像面積の少なくとも７０％、８０％または９０％にわたって重なり合っていてもよい。さらに、それぞれの画素２．１，２．２のμ－ＬＥＤ３．１，３．２，３．３の互いに重なり合う中間像３０．１，３０．２，３０．３の総面積は、画素面積５の少なくとも８０％、好ましくは少なくとも９０％に相当することが好ましい。それぞれの画素２．１、２．２のμ－ＬＥＤ３．１，３．２，３．３の互いに重なり合う中間像３０．１、３０．２、３０．３の総面積は、画素面積５の少なくとも７０％、８０％、または９０％に対応することができる。

個々の画素２．１，２．２に割り当てられたコリメーション光学系６．１，６．２は、ホログラフィック光学素子（ＨＯＥ）、屈折光学素子（ＲＯＥ）または回折光学素子（ＤＯＥ）を用いて実現することができる。このために、図２６８には、それぞれの画素２．１，２．２の３つの異なるμ－ＬＥＤ３．１，３．２，３．３に対応したコリメーション光学系６．１，６．２，６．３のそれぞれの必要な色相関数１２，１３，１４が示されている。ここで、上図は赤色に発光するμ－ＬＥＤ３の色相関数１２、真ん中の図は緑色に発光するμ－ＬＥＤ３．２に対応したコリメーション光学系６．１，６．２の位相関数１３、下図は青色に発光するμ－ＬＥＤ３．３のコリメーション光学系６．１，６．２の必要な色相関数１４を示している。

図２６９は、コリメーション光学系６がメタレンズ１５を使って実現されている構成形態を示している。このようなメタレンズ１５は、それによって屈折光学素子または回折光学素子のいずれかが形成されるように構成することができる。有利には、このようなメタレンズ１５は、異なる方法でパターニングされた少なくとも２つの互いに間隔を空けて配置された領域を有している。例えば、メタレンズの第１の領域には格子状のパターニング部が設けられており、一方、このようなメタレンズ１５の第２の領域は円形の構造体を有していることが考えられる。メタレンズが、少なくとも一部の領域で二元構造を有しており、かつ／または誘電体材料で作られている場合に有利である。図２６９に関する更なる態様は、カラム構造体が周期的または準周期的に配置され得ることを考慮に入れるとわかる。これにより、屈折率が周期的に変化する領域が形成される。

図２７０は、本発明により構成された投影ディスプレイ用の光電子照明デバイス１を有するモノリシックオプトチップの側面図を示している。オプトチップは、サブ画素が中に設けられている個々の画素２が配置されたシリコン基板９を有している。必要な電気エネルギーをオプトチップに供給するために、オプトチップは、この目的に適した電源端子１１と導体トラックとを有している。個々の発光画素２へのエネルギー供給と駆動制御とは、ＣＭＯＳアレイ１０を用いて行われる。サブ画素での光の発生は、ＬＥＤを用いて実現され、好ましくは、青色光または紫外光を発するμ－ＬＥＤが使用され、この光は、適切な変換素子もしくは適切な変換材料を用いて必要な色の光に変換される。

オプトチップの表面上には、赤色、緑色および青色の光をそれぞれ発するサブ画素５０が配置された画素２が存在している。ここでは、個々のサブ画素５０は、それぞれの場合において、フィルファクターの低い画素２を、当該画素２内の個々の発光面積が、光を発しない面積と比較して画素２の領域の一部のみを占めるように形成しており、また、個々のサブ画素５０の間および隣り合う画素５０の間の光学的および電気的な漏話が確実に防止されるか、または少なくとも大幅に最小限に抑えられるように、互いに十分な間隔を空けて配置されている。

３つのサブ画素５０で形成された画素２には、それぞれ、図２７０に詳細を示していないコリメーション光学系が割り当てられており、サブ画素３が発する光線をコリメートして位置補正を行う。本発明によれば、コリメーション光学系６は、サブ画素５０の中間像を生成し、その大きさは画素２の大きさに対応している。さらに、中間像の個々のサブ画素の位置や大きさの違いが補正されるように構成されている。図２７０に示すモノリシックオプトチップを用いた構成形態に加えて、それぞれ１つまたは複数の画素またはサブ画素を有する異なるチップを共通の基板上に配置し、それらを電気的に接触させることも考えられる。好ましくは、画素２のサブ画素５０は、それぞれ必要な色の光、特に赤色、緑色または青色の光を発するＬＥＤによって形成される。この場合、原則的には、所望の色の光を直接発するＬＥＤを使用すること、および／またはＬＥＤが発する光、特に青色の光を、適切な変換素子もしくは変換材料を用いて必要な色の光に変換することが考えられる。さらに、サブ画素５０をスーパー発光ダイオード（Superlumineszenzdioden）、ＶＣＳＥＬまたは端面発光レーザーとして構成することも考えられる。同様に、個々のサブ画素５０を、対応する色の光を通す光導波路の端材として構成することも考えられる。

上記の構成に加えて、異なる解像度の画像を作り出してユーザーの網膜に向けることで、目の異なる解像力を考慮することもできる。

既に述べたように、錐体は中心窩の中心部に多く存在するのに対して、桿体（「Ｒｏｄ」）はより広い角度範囲に存在する。同様に、錐体（Ｌ錐体、Ｓ錐体およびＭ錐体）の密度が高まると、３種類の錐体（Ｌあるいは赤錐体、Ｓあるいは緑錐体、Ｍあるいは青錐体）がそれぞれ異なる色価を認識するため、色覚が大いに向上する。周辺部に行くほど錐体の密度が低くなるため、色覚の感度は低下するが、同時に、低い光量でも活動し、相応して暗がりでもものを見る機能を有する桿体によって、より広い角度範囲でコントラスト感度が維持される。図１Ｂおよび図１Ｄはこの関係を示している。総じて、目には放射状に対称な見え方のパターンが形成される。特に中心部では、すべての原色の画像に対して高い解像度が求められる。周辺部では、桿体の分光感度に適合したエミッタ（最大感度は４９８ｎｍ、図１Ｄを参照）を作り出せば十分であり得る。

目の細かな動きや、視線または焦点の方向の変化は、適切な光学系および目のトラッキングによって対応することができる。

図２７１の光電子デバイス１は、少なくとも第１の画像と第２の画像とを生成するためのμ－ディスプレイまたはより一般的には光電子画像装置２と、結像光学系３とを含んでいる。結像光学系３は、第１の解像度を有する第１の画像の第１のイメージをユーザーの目の網膜６の第１の領域４に投影し、第２の解像度を有する第２の画像の第２のイメージを網膜６の別の第２の領域５に投影するように形成されており、ここで、第１の解像度は第２の解像度とは異なる。

このために結像光学系３は、可動式ミラー７ａを有するビームステアリング装置７を含んでいる。ミラー７ａは、適切に位置決めすることで、第１の画像の光ビームＬ４ａを、例えば、網膜６の第１の領域４ａに向けて第１のイメージを生成し、その位置を調整した後に、第２の画像の光ビームＬ５ａを、例えば、網膜の第２の領域５ａ向けて第２のイメージを生成する。この例では、可動式ミラー７ａを二軸で傾斜可能にすることで、網膜に照明された領域を縦横方向に調整することができるようになっている。

さらに、結像光学系３は、第１の画像および第２の画像の光ビームを網膜のそれぞれの領域に集束するビーム整形装置８を含んでいる。第１の画像の光ビームＬ４ａは、第２の画像の光ビームＬ５ａよりも多く集束される。

第１の画像および第２の画像の両方は１つの画像装置２だけで生成され、これが一定の総画素数を有しているので、網膜６上の第１のイメージおよび第２のイメージの第１の解像度と、それとは異なる第２の解像度とは、ビーム整形装置８による第１の画像Ｌ４ａの光ビームおよび第２の画像Ｌ５ａの光ビームの異なる集束によって初めて生成される。第１および第２のイメージの解像度は、画像装置２の画素数と、網膜６の第１の領域４ａおよび第２の領域５ａ上のそれぞれのイメージの面積との比から得られる。

網膜上に投影された画像の高い解像度は、中心部４の領域でのみ必要であるため、第１の高い方の解像度を有する第１の領域４ａは、第２の低い方の解像度を有する第２の領域５ａよりも網膜６の中心部に近い。

光電子デバイス１のユーザーの目の網膜６の大部分が円形であると想定される場合、中心に近いとは、半径方向に見て、第１の領域４ａの中心部が第２の領域５ａの中心部よりも網膜６の中心部に近いことを実質的に意味している。つまり、網膜６上の第１および第２のイメージの解像度が、網膜６の中心部のより高い受容体密度に適合していることを特に意味している。

図２７１の構成変形例による光電子デバイス１は、１つの画像装置２だけを有しているので、第１の画像と第２の画像と更なる画像とは、時間的に連続して画像装置に表示されることになる。その結果、少なくとも１つの第１のイメージと１つの第２のイメージとから構成される全体像、つまり網膜上のシーンまたはフレームが走査プロセスによって生成される。ここで、ユーザーは、個々の画像が高速で連続しているため、全体像しか認識しない。ここでいう走査とは、第１および第２のイメージ、場合によってはさらに後続のイメージが次々と網膜の領域に投影され、１つのシーンの中で網膜の総面積が実質的に完全にイメージによって照明されることを意味している。

網膜の周辺領域５は、同じ解像度のイメージが照らし出される複数の領域（例えば領域５ａ）で構成されていてよい。同様に、中心部の領域４も、同じ高解像度のイメージが照らし出される複数の領域（例えば領域４ａ）で構成されていてよい。さらに、周辺領域５と中心部領域４との間には、少なくとも１つの中間領域１０が形成されていることが可能であり、これは複数の領域（例えば１０ａ）から構成され、同じ解像度のイメージが照明される。この場合、周辺領域５と少なくとも１つの中間領域１０とは、それぞれの場合において、複数のイメージが照らされるリングを大きく形成する。一方、中心部の領域４は大きく円を形成しており、そこにも複数のイメージが照らされる。ここでは網膜の照らし出される領域が重なり合うこともある。しかしながら、好ましくは、領域の重なりは可能な限り小さくする。例えば、領域の面積の５０％未満が重なり合うか、または領域の面積の２５％未満が重なり合うか、または領域の面積の１０％未満が重なり合う。

このように、個々の画像が次々と速やかに網膜上に投影されるため、前述のように、網膜上の１つのシーン内で個々のイメージを組み合わせた「全体像」が１つの画像として目で知覚されることになる。典型的なリフレッシュレートは６０Ｈｚまたは１２０Ｈｚで、サブ画像１枚あたりの表示時間は１フレームの何分の１かで、１フレームあたり２～１００枚、好ましくは５～５０枚のサブ画像が表示される。

任意に、画像装置２と可動式ミラー７ａとの間には、画像装置から発せられる光ビームＬを集光して可動式ミラー７ａに向けるための追加のレンズ９を配置することも可能である。

図２７２は、ビーム整形装置８の２つの可能な構成形態を示している。これは湾曲した表面を有する古典的なレンズか、セグメント化されたレンズとして形成されていてもよい。光軸に対して小さな角度の光が入射すると、光軸に対して大きな角度の光線よりも強い集束が行われることから、古典的なレンズを用いて、第１および第２のイメージの異なる焦点が合わせられる。

一方、セグメント化されたレンズは、複数の小さなレンズ（ミニレンズアレイ）で構成されており、それぞれが異なる度合いで焦点を合わせる。ここで、レンズ８ａは系の光軸付近に取り付けられているため、画像が大きく縮小されるが、より遠くに位置するレンズ８ｂ，８ｃは、網膜６のより広い領域に画像を投影する。古典的なレンズの代わりに、ビーム整形装置８が、平坦な光学素子、例えばメタレンズとして構成されていてもよい。特にセグメント化されている場合は、個々の領域を直接隣接してパターニングしたり、異なるレンズ特性を有する領域間のスムーズな移行が可能になったりするという利点がある。系全体としては、ビーム整形に平坦な光学素子を使用することで、コンパクトな構造様式を可能とすることができる。

図２７３の光電子デバイス１は、特に、可動式ミラー７ａが一軸でのみ傾斜可能に構成されているという点で、図２７１の光電子デバイス１とは異なっている。さらに、ビーム整形装置８は、複数の光学素子、例えば結像特性の異なるレンズ８ａ，８ｂで構成されていてもよい。可動式ミラー７ａを傾けることで、画像装置２で生成された少なくとも１つの第１の画像および第２の画像が、網膜６のそれぞれの領域に順次連続して投影される。この場合、各領域は中心部で重なり合う同心円のようになる。これに関して、「全体像」の画像合成には、特に以下の２つの選択肢が考えられる。

網膜６の各点は、ちょうど１つの投影画像によって照らし出される。言い換えれば、画像装置は、Ｎ枚の画像につき、中心部が暗色のリング状の画像をＮ－１回生成し、これを網膜６に投影することになる。

あるいは画像装置で生成された少なくとも１枚の画像を網膜全体に投影することもでき、この場合、半径方向に見て、網膜の中心部にある少なくとも２枚目の画像が、１枚目のイメージよりも高い焦点ひいては高い解像度で網膜６の中心部の領域に投影され、それによって、少なくとも２枚のイメージの累積刺激量（kumulierte Stimulation）が所望の設定値に対応することになる。実際には、低倍率で網膜の広い領域に適用される基本的な刺激が生じ、高倍率設定で追加の刺激を与えることにより細部を惹起するということを意味している。このために、画像コンテンツは、電子機器の系によって空間的変化に関して分析され、異なる倍率スケールに対応するサブ画像に分割される。

図２７４の光電子デバイス１は、ビームステアリング装置７が可動式ミラーを有しておらず、少なくとも２つの固定されたビームステアリング素子７ａ／ｂを含んでいるという点で、図２７３の光電子デバイスとは異なっている。さらに、光電子デバイス１は、第１および第２の画像を少なくとも実質的に同時に生成する少なくとも２つの画像装置２ａ，２ｂを含んでいる。第１のビームステアリング素子７ａは、第１の画像の光ビームＬを指向し、第２のビームステアリング素子７ｂは、第２の画像の光ビームを網膜６の方向に指向する。ビームステアリング素子７ａ／ｂの適宜選択された構成によって、少なくとも１つの第１および第２の画像のイメージは、網膜６上で異なる方法で集束され、その結果、２つの領域の異なる解像度が生じることになる。この構成例では、追加のビーム整形装置は必ずしも必要ではない。

網膜６上の各領域は、図２７３の光電子デバイス１の構成形態の場合と同様に、その中心部で重なり合う同心円となる。「全体像」の画像合成には、特に以下の２つの選択肢が考えられる。

網膜６の各点は、ちょうど１つの投影画像によって照らし出される。Ｎ個の画像装置と、それに対応するＮ枚の同時生成画像では、Ｎ－１個の画像装置により、中心部が暗色のリング状の画像が生成され、これが網膜６に投影される。

あるいは少なくとも１つの画像装置で生成された画像が網膜全体を照らし出し、この場合、半径方向に見て、第２の画像装置で生成された少なくとも１枚の網膜の中心部にある第２の画像が、１枚目のイメージよりも高い焦点ひいては高い解像度で網膜６の中心部の領域に投影される。少なくとも２枚のイメージの累積刺激量は、所望の設定値に対応している。実際には、低倍率で網膜の広い領域に適用される基本的な刺激が生じ、高倍率設定で追加の刺激を与えることにより細部を惹起するということを意味している。このために、画像コンテンツは、電子機器の系によって空間的変化に関して分析され、異なる倍率スケールに対応するサブ画像に分割される。

少なくとも２つのビームステアリング素子７ａ／ｂは、例えば、固定式ミラーから形成されていてもよいし、グラスファイバーを有していてもよい。

この構成形態によって、図２７１および図２７３の構成形態と比較して、結像光学系３を大幅に簡素化して構成することができる。複数の画像装置を使用することで、網膜の各領域に合わせた解像度をなおも得ることができる。

図２７１～図２７４に示すようなビーム案内のさまざまな構成は、特に、本願で開示されているさまざまなμ－ディスプレイおよび表示デバイスと任意の方法で組み合わせることができる。図２７５～２７６Ｃは、これに関するさまざまな構成を示している。図２７５では、図９０の構成で示したように、光案内配置構造３をμ－ディスプレイと組み合わせている。このμ－ディスプレイ２は、行と列とに配置された複数の画素を含んでおり、それぞれの画素はμ－ＬＥＤの形をしたサブ画素を含んでいる。サブ画素３ａ，３ｂおよび３ｃは異なる色の光を放出するように構成されている。これらのサブ画素は、それぞれ反射構造体で取り囲まれており、横方向から出てきた光が上方向に向かって照射されるようになっている。指向性、すなわち放射の向きを改善するために、光整形構造体がμ－ディスプレイに、特に個々の画素の上に施与されている。この構造体は、屈折率の異なる周期的な領域を含んでいる。このために画素の上面と各μ－ＬＥＤの上面に透明な材料３３を堆積させ、この透明な材料には周期的な穴部３４が形成されている。このようにして得られた構造体は、２次元フォトニック結晶を形成し、そのため、周期性を介してμ－ＬＥＤによって放射された光が案内され、複合光束Ｌの形で上方向に放射される。このようなコリメーションには、見る人の網膜上のミラー７ａとレンズ系８とによって、より正確な位置決めができるという利点がある。

図２７６Ａは、これに関しての更なる構成形態を示している。ここでは、異なる色を発光するμ－ＬＥＤが上に配置されたμ－ディスプレイの代わりに、３つの異なるμ－ディスプレイが企図されている。各μ－ディスプレイＰ１，Ｐ２またはＰ３は、行と列とに配置された複数の個々のμ－ＬＥＤを有しており、各μ－ＬＥＤは、特定の色を放つように個別に駆動制御することができる。このようにして、各μ－ディスプレイＰ１，Ｐ２およびＰ３は、それぞれミラー７ｒ，７ｇおよび７ｂのいずれかに入射する複合光束を生成する。ミラーは光ビームを偏向させ、レンズ系Ｌｒ，ＬｇおよびＬｂを経由して、見る人の網膜に導く。言い換えれば、実際のカラー画像はμ－ディスプレイ上にこの時点では生成されておらず、３つの異なるミラーによって見る人の網膜上で初めて生成される。このように、個々の色情報は各画素ごとに別個に得られ、見る人の網膜上で初めて合成される。この構成は、各色のサブ画素を備えたμ－ディスプレイと比較して、各μ－ＬＥＤのサイズに対する要件が僅かに軽減されるという利点がある。その一方で、もちろん必要なスペースも大きくなる。

本構成の例では、個々のμ－ディスプレイＰ１，Ｐ２およびＰ３は、３つの異なる構成形態によって実現されている。しかしながら、個々のμ－ディスプレイごとに１つの構成形態しか使用できないことは自明である。例えば、赤色の光に対応したμ－ディスプレイＰ１は、表面に接触して個別に駆動制御可能な複数の水平方向のマイクロロッドを含んでいる。本構成では、マイクロロッドはそれぞれ単色、すなわち赤色の光を発するように形成されている。したがって、別のマイクロディスプレイＰ２およびＰ３にも、それぞれ緑色および青色の光を発するように、このようなマイクロロッドが備わっていてもよい。異なる色の水平方向に並んだマイクロロッドを備えたこのようなμ－ディスプレイが、既に他のさまざまな構成形態で示されており、ここで示されている光案内の配置構造によっても実現可能である。

図２７６Ａのイラストでは、さらに、緑色の光に対応したμ－ディスプレイＰ２が、本願で開示されているコンセプト案にしたがって、アンテナスロット構造体でさらに実現されている。アンテナスロット構造体は、各緑色の画素ごとに平行に配置された２つのアンテナスロットを含んでいる。平行に配置することで高輝度化が可能となり、それに１画素あたり２つのアンテナスロットをそれぞれ冗長に配置することで、起こり得る欠陥を補うことができる。さらに、この構成で示すように、アンテナスリットが平行に配置されているため、発せられた緑色の光は直線的に偏光される。その点では、各色のμ－ディスプレイとしてのこのようなアンテナスロット構造体は、ユーザーの網膜上に３次元画像を生成するのにも適している。かかる場合には、例えば、他方の目のμ－ディスプレイのアンテナスロット構造体を９０°オフセットして配置することも可能である。レンズ系Ｌｂ，ＬｇおよびＬｒは、場合によっては切り替え可能な偏光フィルターを有していてもよい。

可能なμ－ディスプレイの第３の構成形態は、μ－ディスプレイＰ３によって実現される。これは、モノリシックに集積されたそれぞれ１色の多数の画素を行と列とに配置したものを含んでいる。ここで示しているすべてのμ－ディスプレイには、光の調整および光の整形のための更なる手段が備わっていてもよい。例えば、表面のフォトニック構造体や、マイクロレンズなどの素子の他の光整形手段も考えられる。

図２７５の構成例と、図３３３に記載のμ－ＬＥＤ配置構造とに基づく更なるコンセプトが、図２７６Ｂの構成に示されている。ここでは、モノリシックに集積された多数のμ－ＬＥＤを含む２つのμ－ディスプレイ２ａ，２ｂがそれぞれ設けられている。この場合、各サブ画素は個別に制御することができる。図２７５の構成例で説明したように、μ－ディスプレイ２ａ，２ｂから発せられた光は、２つのミラー系７ａおよび７ｂによって、目の中心部にある中心窩に向けてか、またはより中心から離れて位置する領域５に向けて偏向される。したがって、この例では、μ－ディスプレイ２ａ，２ｂの構成が同じであれば、μ－ディスプレイ２ｂとミラー系７ｂとによって、中心部の領域５よりも中心窩の領域４の方が高解像度になる。

最後に、図２７６Ｃは、これに関連して、ダイクロイックキューブを用いた別の構成形態を示している。ダイクロイックキューブは、互いに垂直に置かれている２つの半反射面を含んでいる。ダイクロイックキューブの３つの辺のそれぞれに、複数のμ－ＬＥＤを行と列とに配置したμ－ディスプレイが配置されている。ここで、各μ－ディスプレイは、１つの色を発するように構成されている。図２７６Ｃに示す例では、下側のμ－ディスプレイが青色の光を発し、右側のμ－ディスプレイが緑色の光束を発し、左側のμ－ディスプレイが赤色の光を発する。ここで、赤色と緑色のそれぞれの光束はダイクロイックキューブの表面に角度をつけて当たり、レンズ系で偏向される。一方、ダイクロイックキューブの２つの面は、青色の光に対して透明であり、レンズ系に直接当たるようになっている。

図２７７Ａおよび２７７Ｂは、図２７１、２７３または２７４のデバイスのそれぞれの結像光学系３の下流に配置されていてもよいビーム系１１の２つの可能な構成例を示している。そのため、それぞれのビーム系１１は、結像光学系３と目との間に配置されていてもよい。

図２７７Ａのビーム系１１は、結像光学系３と網膜６との間のビーム経路に順に配置されて、結像光学系３の下流側の光ビームＬを網膜６に指向する、対物レンズ系１２ａと接眼レンズ系１２ｂとを含んでいる。ビーム系１１では光ビームＬのビーム経路が交差しているため、対物レンズ系１２ａでは、投影画像の上下左右が反転した実中間像１３が得られる。接眼レンズ系１２ｂ（虫メガネの原理）により、この投影像の中間像１３を拡大して見る。

一方、図２７７Ｂのビーム系１１は、結像光学系３の下流側の光ビームＬを網膜６に指向するために、結像光学系３と網膜６との間のビーム経路に配置されているレンズ系１２のみを含んでいる。したがって、このレンズ系１２では、投写画像の実中間像１３は生成されず、投写画像が拡大または縮小されて見られるだけである。

図示しない変形例では、それぞれのビーム系１１は、画像装置２，２ａ，２ｂと結像光学系３との間に配置されていてもよい。

結像光学系３がビーム系１１に組み込まれることが企図されていてもよい。図２７７Ａを参照すると、結像光学系３は、例えば、中間像１３の平面内に存在し得る。少なくとも実質的に倍率を規定する図２７７Ａに示すレンズ系１２ｂの１組のレンズが空間的にセグメント化されて（または２つのレンズのうち少なくとも１つが）形成されており、結像光学系３が空間的に切り離されたレンズのセグメント間に配置されていることが企図されていてもよい。あるいは結像光学系３は、図示の１組のレンズの２つのレンズの間に位置していてもよい。

図２７７Ｂに記載の変形例では、レンズ系１２の図示された１組のレンズは、それらの間の追加の素子として、または１組のレンズの一方または両方のレンズの変更として、結像光学系３を含んでいてもよい。

ユーザーの目にまたは目の中に画像を転送する代替的な構成は、網膜に直接投影することで目の中に画像を生成するライトフィールドディスプレイによって実現される。図２７８は、本明細書に提示されている原理の一部に従ったライトフィールドディスプレイ１の第１の構成を示しており、以下では、ユーザーの目に関連する当該ディスプレイ１の構成要素について説明する。したがって、別途図示していない両眼光学系では、概略的な構成要素が対称的に二重に配置されている。

図２７８は、ユーザーの目６にラスター画像３の網膜投影５を生じさせる光電子デバイス２と光モジュール４とを示している。ここで、光電子デバイス２は、第１のμ－ディスプレイ１２を備えた第１の撮像ユニット１０と、第２のμ－ディスプレイ１３を備えた第２の撮像ユニット１１とを含んでいる。両μ－ディスプレイは、複数のμ－ＬＥＤを行と列とに有するμ－ＬＥＤアレイとして形成されている。μ－ＬＥＤは画素として構成されており、各画素は異なる色の３つのサブ画素を有している。言い換えれば、各μ－ＬＥＤは、１つの色を発光するように構成されており、個別にアドレス指定して駆動制御することができる。

図示の構成例では、光学モジュール４は、コリメーション光学系１４と、自由曲面レンズ１８を備えた投影光学系１７とを有しており、これらはユーザーの目６の網膜１９上に第１の撮像ユニット１０の第１のラスターサブ画像８を生成する。ここで、第１のラスターサブ画像８は、広い範囲で適用される。

第２の撮像ユニット１１による撮像のために、光学モジュール４には調整用光学系１５が存在し、本構成例ではコリメーション光学系１４内に配置されている。詳細には示されていない更なる構成変形例では、調整用光学系１５は、コリメーション光学系１４と投影光学系１７との間に存在するか、または投影光学系１７の導波路１６内に少なくとも部分的に存在することができる。

第２の撮像ユニット１１の第２のラスターサブ画像９は、写真光学的な視覚（fotooptisches Sehen）のために専ら錐体として形成されている視細胞の表面密度が高いために最も精密な視覚が得られる中心窩７を有する網膜１９の局所領域に投影される。ここで、第２のラスターサブ画像９には、第１ラスターサブ画像８よりも高い解像度が選択される。

図１Ｃは、人間の目の知覚能力の違いを、目の光軸からの角度偏差αに対する角度分解能Ａのグラフで表したものである。最も高い角度分解能Ａは、網膜１９上の直径１．５ｍｍの中心窩７の領域にあり、真ん中（０°）を中心に約±２．５°の角度をカバーしている。さらに、約－１５°では、網膜１９に盲点２２が存在している。加えて、図１Ｃは、高解像度の第２のラスターサブ画像９に対する本発明によるライトフィールドディスプレイ１の第２の投影領域２１の局所的な制限と、低解像度の第１のラスターサブ画像８に対するより大面積の第１の投影領域２０．１，２０．２とを示している。

図２７９は、第１のラスターサブ画像８と第２のラスターサブ画像９とを合成して、網膜１９に投影されるラスター画像３を形成する様子を示している。第１のラスターサブ画像８については、比較的低解像度の実線で示されている活性化された第１の画素画像２４．１が図示されている。さらに、第１のラスターサブ画像８の破線で示されている２つの活性化されていない第１の画素イメージ２４．２，２４．３が示されており、中心窩７に関連するこれらの領域は、より高解像度の第２のラスターサブ画像９の一部である第２の画素画像２５．１，２５．２の配置に置き換えて表されている。２つのラスターサブ画像８，９の重なり合う領域を可能な限り小さく保つために、図示の有利な構成では、個々の第２の画素画像２５．３を、第２の撮像ユニット１１の対応する駆動制御によってオフにすることもできる。

図２８０からは、画素画像の輪郭が長方形とは異なる場合もあることがわかる。第２の画素画像２５．４～２５．１０を六角形にしたもので、高い表面密度を実現している。このようなμ－ＬＥＤを製造するための技術が本出願では開示されている。

図２８１Ａおよび２８１Ｂは、第１のラスターサブ画像８の網膜投影５に対する第２のラスターサブ画像９の網膜投影５の相対的な位置を調整することができる調整用光学系１５．１，１５．２の可能な構成を示している。ポリマーマトリクス２９内に液晶領域２８．１～２８．ｎを有するホログラフィックに製造されたパターン２７を有する切り替え可能なブラッググレーティング２６を備えた構成を示している。図２８１Ａは、第１の方向に配向された電界と、偏向されていないビーム経路３０．１とを有する状態を示し、図２８１Ｂは、第１の方向に対して垂直な第２の方向に配向された電界と、その結果生じる偏向されたビーム経路３０．２とを有する状態を示している。

調整可能なアルバレスレンズ配置構造３１を有する調整用光学系１５．２の代替的な構成を図２８２に示す。これは、それぞれが表面レリーフを有する位相板を二重に配置したもので、ビーム調整のためにｘ方向とｙ方向に相対的に移動させることができる。モアレレンズ配置構造３２と呼ばれる、回転可能なアルバレスレンズを備えた調整用光学系１５．３の特別な形態が図２８３に示されている。

図２８４は、中心窩の位置を決定するための測定装置３４を備えたライトフィールドディスプレイ１案の更なる設計を示している。このために、ユーザーの目６がＩＲ照明装置３３によって照明され、網膜１９の画像が記録される。図示の構成例では、第２のラスターサブ画像９（図２７８参照）の追跡は、測定装置３４が、ユーザーの視線の方向を追従できる眼球運動検出装置３５の一部となるように、動的に行われる。眼球運動検出装置３５に接続されたレギュレーション装置３６は、第２の撮像ユニット１０の第２のラスターサブ画像９が中心窩の領域に保持されるように調整用光学系１５を制御し、一方、第１の撮像ユニット１１の第１のラスターサブ画像８は光電子デバイス２に対して静止したままである。さらに、レギュレーション装置３６には、表示された画像データＤによって与える眼球運動のモデルが算出される予測装置３７が接続されている。

ここで提示したμ－ＬＥＤやμ－ディスプレイまたはモジュールの製造およびパターニングに関するコンセプトに加え、画素密度が可変の撮像素子の形をした、かかるモジュールの特別なコンセプトを以下に提示する。

本発明者らは、人間の目は、色覚と空間分解能との両方の点で、視覚範囲のどこでも同じように見えるわけではないという事実を利用している。このように、撮像素子は、眼球内のそれぞれの領域に必要とされるだけの解像度を有していればよい。

図２８５は、複数の並置されたμ－ＬＥＤを行ごとに含む線状の結像画素アレイまたはμｍ範囲の画素を個別に駆動制御できるモノリシックＬＥＤアレイの例を示している。この行は始点Ａを含み、この始点Ａには、行の個々の画素Ｐが軸線Ｘに沿って接続されている。これらの画素は光電子構造素子であり、μ－ＬＥＤとして行に沿って配置されるか、またはモノリシック集積部品として、場合によってはセグメントとして存在していてもよい。各画素は、固定の高さｈと、一方では可変の幅ｌとを有し、少なくとも１つの発光素子、例えばμ－ＬＥＤを含んでいる。画素は軸線Ｘを中心に真ん中に配置されており、幅が最も小さい画素が始点Ａに最も近い。図示の構成例では、画素は固定された所定の関数的、例えば線形関数的に拡大していく。行の画素数は、被表示ディスプレイの解像度に対応している。他の構成では、幅ｌの広がりは、目の桿体および錐体の感度の経過に沿ったものであってもよい。その結果、隣り合う画素の中には同じ幅のものもあれば、異なる幅のものもある。別の可能性は、グループごとの拡大であり、すなわち、軸線に沿ったいくつかの画素は同じ幅もしくは寸法を有し、それらに隣り合う２つ目のグループはより大きな幅を有している。後者は、グループもしくはセグメントごとでも、一体化したコンポーネントとして実現することができる。

２つ目の例では、始点からの距離が長くなるにつれて、画素の幅ｌと高さｈの両方が大きくなっている。この変化は、光学系による適切な回転により、画素がそれぞれ円形の点上に隙間なく並んでいるような視覚的印象を与える。行の画素数は、数百画素の範囲にあり得るが、１行あたり１９８０画素点のＨＤ解像度よりも少なく済むことができる。

一実施例によれば、始点から最も幅の小さい行に約１５０の画素が配置されている。幅は、例えば５μｍとすることができる。そこに画素数１５０および画素サイズ１０μｍのグループが続く。さらに、画素サイズが２０μｍと３０μｍ、画素数がそれぞれ１００画素と５０画素の２つのグループが続く。これにより、行全体の長さは約５７５０μｍとなる。しかしながら、目に見える有効解像度がほぼ同じであれば、画素数は５００と大幅に減らされ、より単純でコスト効率の高い製造につながる。

ここで強調すべき点は、隣り合う画素間の幅は常に異なるわけではなく、同じになる場合もあるということである。同様に、ある画素が離散的に、始点に近い隣り合う画素よりも小さい寸法を有していることもある。しかしながら、「始点から実質的に増加する幅」という表現は、距離がより大きくなるにつれて、より多くの画素で画素の幅が増加することを意味している。そのため、隣り合う個々の画素が離散的に同じ寸法を有し得る場合であっても、始点からの距離が大きい画素では、原則的に幅が大きくなり、場合によっては高さも大きくなる。このように、セグメントごとの拡大の上述の構成にも上述の説明が当てはまる。

それから結像光学系を用いて、画素アレイを始点を中心に回転させることで画像を生成することができる。このために、画素アレイ自体は回転させず、画素アレイが生成した光ストリップを結像光学系により一定周期でオフセットすることで、始点を中心に回転しているような印象が与えられる。このオフセットの速さが十分であれば、視覚処理の慣性によって画像の印象が作られる。この場合、個々のステップの数は、個々のピクセルの高さに依存し得るが、必ずしもそうである必要はない。画像に応じて、特に目の解像度が高い領域では、ある種のオーバーラップ領域が生じるように周期を選択することもできる。

図２８６は、このような回転の様子を概略的に示している。図２８５の画素行とは対照的に、ここではさらに各画素の高さも変化しており、始点からの距離が長くなるにつれて画素の高さが高くなっている。これは２つの方法で生じさせることができる。１つは実際に画素の高さを変更することである。もう１つは、画素行の上に絞りを配置して、絞りの開口部を広げることでも実現される。そのため、各画素は正方形や長方形ではなく、どちらかと言えば台形のような形をしている。こうして、画素行が始点を中心に回転しても、各画素のステップ幅は実質的に一定であり、「回転した」画素は「横並び」になる。画素の高さは、Ｈ画素＞＝２πｄ／ｎで近似的に求めることができ、ｄは始点から画素までの距離、ｎは３６０°回転したときのステップ数である。画素の高さを大きいものに選択した場合、回転時に画素同士が重なり合うことになる。

図２８７は、画素アレイが、始点Ａを表す中心点を中心に、軸線Ｘに沿って対称的に配置されている更なる構成を示している。この配置の利点は、結像光学系がアレイを１８０°回転させるだけで完全な画像が得られることである。

図２８８は、２つの画素アレイが互いに垂直に配置された画素マトリクスの一構成を示している。２つの画素アレイには共通の中心点があり、その点を中心に画素密度は最大になっており、すなわち画素は最小のサイズを有している。動作時には、２つの画素アレイが軸線ＸとＸ２とに沿って光のクロスを生成し、これを下流の光学系で回転させることで完全な画像を生成することができる。２つの、あるいは代替的な構成では３つ以上の画素アレイを配置することで、光学系はよりシンプルに構成することができる。ここで示した例では、生成された光のクロスを９０°だけ回転させるように光学系が構成されているため、その点では、画素マトリクスは９０°だけ回転対称になる。

図２８９は、目の色覚に関する更なる態様を示している。図示した構成例では、異なる色のサブ画素を上下に配置した複数の行が配置されている。このようにして、各色のサブ画素の列が１つの画素を形成している。例えば、各行の各画素のサブ画素は、異なる原色の赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）で形成されている。異なる色の行は、軸線に沿って「縦並び」に配置されている。例えば、緑の中間行Ｇは行の軸線Ｘの真ん中に位置しており、赤色の行Ｒと青色の行Ｂは、緑色のサブ画素Ｇを有する第１の行に隣接した形で軸線の両側に配置されている。この例では、各行の配置、特に画素密度は同じである。

これに関して、図２９０は、異なる色のサブ画素を有する画素Ｐを個々の行に配置した代替的な構成を示している。画素行は、始点Ａを中心に対称的に配置されている。この例では、各画素Ｐのサブ画素について、色は異なるが幅は同じである。画素間の幅は広がり続けていく。行の中で、より遠くの方にある画素、すなわち点Ａからの距離が大きい画素は、幅も大きくなるように構成されている。あるいは目の桿体と錐体も、視覚中枢からの角度が同じであれば、相対的に色感度が異なることもさらに考慮に入れることができる。これを補うために、代替的な構成では、異なる色のサブ画素は、異なる幅、すなわち異なる寸法で構成されている。画素に一定の電流を流すことで、色の輝度が異なるため、ユーザーはそれぞれの場所で同じ明るさの色を感じることができる。

図２９１Ａは、提案された原理による画素行の横断面図における更なる構成を示している。画素行の上に配置されたミラーデバイスは二軸で回転可能なため、既に本願で提示したように、ユーザーにとって解像度の異なる円形の画像を作り出すことができる。画素行自体はキャリア基板２０上に配置されており、このキャリア基板２０は異なるコンタクト領域ＫＢ，Ｋを含んでいる。基板２０は、コンタクト領域ＫＢ，Ｋに加えて、画素行および個々のμ－ＬＥＤに電気を供給するための駆動制御電子回路、ドライバ回路および電源回路を備えている。コンタクト領域ＫＢは、その上に配置される画素行の画素のサイズに応じて、異なる構成をしている。これにより、画素行の画素Ｐのそれぞれのμ－ＬＥＤの位置決めと接触とが容易になる。本構成形態では、画素Ｐは３つのサブ画素Ｒ、ＧおよびＢで構成され、それぞれに１つのμ－ＬＥＤが搭載されている。軸線Ａを中心に回転対称に配置された中央のサブ画素は、色の１つである青色Ｂである。これは、隣り合う緑色と赤色のサブ画素ＧとＲの２倍の大きさを有している。

図示のとおり、画素Ｐならびに関連するサブ画素Ｒ、ＧおよびＢとμ－ＬＥＤとは、回転軸Ａからの距離が大きくなるにつれてサイズが大きくなっている。例えば、外側にある画素Ｐのサブ画素Ｂ，Ｇ２およびＲのμ－ＬＥＤは、中心軸Ａに隣り合う画素のμ－ＬＥＤよりも明らかに大きく構成されている。さらに、緑色のサブ画素Ｇ１およびＧ２のμ－ＬＥＤは、回転軸Ａからの距離が長くなるにつれて，同じ画素の他のμ－ＬＥＤに比べて寸法が大きくなっている。これは、目が緑色に敏感に反応し易いため、周辺視野の領域でも緑色が支配的になることから好都合である。

図示しているμ－ＬＥＤは、縦型μ－ＬＥＤとして構成されている。そのために、基板２０に面していない側に共通の接続用コンタクトを有し、そのコンタクトは外側のコンタクトＫと電気的に接続されている。この透明カバー電極の上面には、領域３３および３４を有するフォトニック結晶の形をした光整形構造体が施与されている。領域３３および３４は、屈折率の変化を生み出し、μ－ＬＥＤから放たれた光のコリメーションを引き起こす。

このコンセプトに従って提案された画素行は、構造形態および構成の異なるμ－ＬＥＤを使って実現することができる。図２９１Ｂは、各画素の個々のサブ画素が、いわゆるインゴット状のμ－ＬＥＤによって実現されている構成を示している。この場合、１組のμ－ＬＥＤの間には変換材料が配置されている。青色Ｂの中心となるサブ画素から距離が大きくなるにつれて、緑色に発光するμ－ＬＥＤも大きくなる。この態様は、既に述べたように、人間の目の感度が緑色の範囲で高くなることを考慮している。

図２９１Ｃは別の構成を示している。ここでは、各色のサブ画素ごとに２×２個のμ－ＬＥＤのマトリクスが提供されており、これらは互いに電気的には分離されているが、光学的には接合されている。これにより、２つの重要な態様を実現することができる。１つは、この構成により、欠陥のあるμ－ＬＥＤを分離して、機能するμ－ＬＥＤに置き換えることができる。これは、例えば、赤色のサブ画素の場合、下の行の右側の領域で示されており、図示するように欠陥があるものとしてマークされている。マークされた欠陥のある赤色のμ－ＬＥＤは、赤色のサブ画素にある別のμ－ＬＥＤに置き換えられる。さらにそれより外側では、それぞれのサブ画素の中で別のμ－ＬＥＤをオンにすることで、異なる光度や放射パターンを実現することができる。これは、緑色のサブ画素Ｇ１およびＧ２のμ－ＬＥＤで示されている。

図２９１Ｃに示す構造体は、各サブ画素に４つのμ－ＬＥＤを含んでおり、そのうちのいくつかは冗長なμ－ＬＥＤとして構成されていてもよい。他の構成では、マトリクスは２×１個のマトリクスとして、１画素あたり２つのμ－ＬＥＤを有する単一の行のみを有することもできる。目の解像力が中心窩の領域の外側で低下することを考慮して、μ－ＬＥＤのサイズを大きくしてもよい。

図２９１Ｄは、図２９１に平面図で示した画素構造体の横断面図を示している。これらの光学的および電気的な燃料素子（Brennelementen）１６および電気的な燃料素子２０を備えたマイクロＬＥＤの構成は、本願では図１３３の構成例で既に説明している。

最後に、図２９２Ａおよび２９２Ｂの２つの構成例では、色を認識する目の感度が、視野角もしくは中心窩の中心部からの距離にも依存することを考慮している。感度の依存性は、外側に向かうほど、すなわち、中心部からの距離が大きくなるほど、赤色や青色に反応する錐体の数が少なくなることで説明される。ここでは、緑色に対応した桿体が多く存在している。したがって、この２つの構成形態では、緑色のそれぞれの画素もしくはサブ画素に対して、可変の、すなわち異なる密度が提案されている。始点Ａ付近では、異なる色のサブ画素が３つの行に実質的に均一に分布しているが、距離が長くなるにつれて、緑色の画素を有する行が多く存在することになる。

図２９２Ａでは、緑色のサブ画素を有する第１の行を軸線Ｘに沿って真ん中に配置し、この配置において実質的にすべての画素位置を占有することで、緑色の画素の数を増やしている。赤色と青色の画素をそれぞれ有する他の２つの行Ｒ，Ｂは、第１の行の上下に配置されている。中心部の始点Ａ付近では、３つの行すべてで画素位置が占有されている。しかしながら、距離が長くなると、第２の行Ｒと第３の行Ｂのすべての位置が占有されるわけではなく、すなわち、赤色と青色の画素の一部の位置は占有されないままとなり、第２の行と第３の行の占有密度は第１の行に比べて減少する。これにより、緑色の画素に比べて赤色と青色の画素の数が少なくなる。言い換えれば、第２の行と第３の行は、第１の行よりも「短い」ものになる。

図２９２Ｂの代替的な構成では、異なる色の画素は、図２９０の構成と同じように軸線Ｘに沿って配置されている。始点付近では、この場合も、行Ｒ、ＧおよびＢの画素が均一に分布している。距離が長くなると、画素の行ＲおよびＢの占有密度が減少し、行Ｇの緑色の画素が多く存在することになる。始点Ａからの距離が大きくなるにつれて、原色が緑色の画素行Ｇが多く存在することになる。

ここで明確に述べておきたいのは、異なる態様や例を互いに組み合わせて、それぞれの用途にとって有意義な所望の配置を作り出せるということである。これは、行とそれぞれの行内の画素との組み合わせ、すなわち、空間分解能と色感度とに関する組み合わせにも当てはめられるが、これに限定されるものではない。

図２９３は、異なる色の画素を有するＲ、ＧおよびＢの３つの行が互いにオフセットして配置された画素マトリクスの更なる構成を示している。３つの行は共通の中心点Ａを有し、個々の隣り合う行の間の角度は６０°である。Ｒ、ＧおよびＢの各行は、同じ色の画素を有している。さらに、感度の違いを考慮して、各行の個々の画素の幅を変えている（ここでは示していない）。オフセット配置にすることで、各行のμ－ＬＥＤを他の行のμ－ＬＥＤと独立して製造することができるため、実現がより容易になる。得られた画像を光学系で１８０°回転させると、ほぼ円形のカラー画像が生成される。この配置に加えて、行の「長さ」が異なるものが注目される。さらに、色の異なる個々の行の画素密度も同様に異なる。目が最も敏感に反応するため、緑色の行が最も高い画素密度となる。外側の領域では、行ＲおよびＢの画素幅が大きくなっており、そこでは空間分解能が低下している。さらに、最大距離付近では目の色の感度が強く低下し、赤色と青色のそれぞれの色がもはや感じられなくなるため、行ＲおよびＢは若干短くなる。

図２９４は、画素密度が可変の撮像素子を仮想画像に変換する結像光学系の一構成を概略的に示している。撮像素子は、色を放つように形成された異なるサブ画素を有する単一の画素行である。この画素行以外にも、本願で開示している他の撮像素子を設けることも可能である。ユーザーの目の中で、複数の画素を有する画素アレイが放つ光を高速回転させることで、仮想画像を形成する。具体的には、画素アレイは、極座標の画像行に対応する光ストリップを生成する。この光は、第１のレンズＬ１で集光され、第１のミラーＳ１に指向される。第１のミラーＳ１は、相互に垂直な２つの軸線を中心に傾けることができ、したがって、これらの２つの軸線を中心に光ストリップを偏向させることができる。

第１のミラーで偏向された光は、さらにレンズＬ２を経由して第２のミラーＳ２に指向される。この第２のミラーも、互いに垂直に配置された２つの軸線を中心に傾けることができる。この機能は、図では例示的に２つの矢印で示されている。第３のレンズＬ３により、生成された光ストリップはユーザーの目に焦点を合わせられる。ミラーＳ１およびＳ２を僅かに周期的に傾けることで、光ストリップを回転させる。傾斜は、ＭＥＭＳ素子または圧電素子を使って実現できる。回転するごとに、新しい位置で所望の画像や色情報も画素アレイＰＡから放射される。目の慣性によって、十分に速い回転であれば、環状の画像のような印象が与えられる。画像Ｂｉの回転点は、例えば、目の焦点や視線の方向に置かれる。視線の方向の変化は、アイトラッキング測定によって検知することができる。次いで、ミラーＳ１およびＳ２が回転ポイントを追跡し、回転ポイントが再び目の焦点に合うように画像を偏向させることができる。

３つの各レンズはそれぞれオプションとすることができる。同様に、所望の効果を得るために、レンズまたはミラー以外の手段や、このような光学系の組み合わせも提供することができる。

ディスプレイの場合、各画素を第２の画素とは切り離して個別に駆動制御することで、あらゆる種類の情報を適宜柔軟に可視化することができる。簡単に言えば、約２００万画素の従来のテレビやモニタのように１９２０×１０８０画素のマトリクスを別々に駆動制御する必要がある。かかる多数の画素をそれぞれ個別に対応できるかという課題の他に、拡張現実やオートモーティブの用途では、ディスプレイが非常に小さく、冒頭で述べたように画素サイズが数μｍ範囲の小さなサイズしかないという事実がある。

より大きな画素サイズに対応した従来のドライバおよび表示部では、デジタル回路だけでなく、アナログドライバも対応画素の下に容易に配置することができていた。

画素サイズが例えば２００μｍ２のかかる従来のディスプレイでは、画素の「下」にある利用可能なスペースは同じオーダーのサイズになる。ドライバ回路はスペース的にも容易に実現でき、画素のサイズ自体が制約の要因になることもない。しかしながら、画素のサイズが小さくなると、従来の回路技術では利用可能なスペースはもはや足りなくなる。これまで使用してきた材料系にデジタル回路技術を用いたとしても、同様の問題が発生する。シリコン技術は、回路をさらに小型化する可能性を秘めているが、この材料系は青色または緑色の光を生成する既存の材料と容易に組み合わせることができない。

そのため、新しいコンセプトが必要となるが、それは大きく２つの領域に分けることができる。１つ目の領域は、トランジスタやコンデンサなどの素子の新しい設計に関するものである。この設計自体は、全く異なる用途や技術分野のために存在し得るものであるが、μ－ＬＥＤに使用されている材料系との組み合わせや、μ－ＬＥＤそのものとの組み合わせではない。２つ目の領域は、μ－ＬＥＤ画素を駆動制御するための回路技術とその原理に関するものである。簡単に言えば、画素を行と列とにアドレス指定するためのデジタル伝送路が、それに対応する行と列の復号化のようにスペースをとるということである。同じことが、個々のμ－ＬＥＤに必要な電流を流すための電流源やバッファの実装についても言える。μ－ＬＥＤをモノリシックに組み立てたり、個々に実装して組み立てたりした場合であっても、ディスプレイ内のμ－ＬＥＤに対処する新しいアプローチで良好な視覚的印象を得るというさまざまなコンセプトが可能になり得る。

図２９５Ａは、ＮＭＯＳ技術で形成されたバックゲートもしくはデュアルゲートトランジスタを使ったμ－ＬＥＤ用の電流ドライバの構成例を示している。この構成形態は特にコンパクトで、僅かなスペースのみを使って実現することができる。

このようなバックゲートトランジスタは、電流ドライバトランジスタまたは電流源としても頻繁に用いられる。これは特に、ＴＦＴ（薄膜技術）で組み立てられ、標準的な制御端子やゲートに加えて、バックゲートとも呼ばれる第２の制御端子を有している。このバックゲートを追加することで、以下で説明するようにトランジスタの導電チャネルを変化させることができる。パルス幅変調（ＰＷＭ）用のトランジスタを追加する代わりに、既存のデュアルゲートトランジスタのバックゲートをＰＷＭ信号で変調することができる。

図２９５Ａは、バックゲートで制御されたＮＭＯＳ電界効果トランジスタの横断面図を示している。左側にはソース領域Ｓ、右側にはドレイン領域Ｄがあり、ここで、両領域の間には電流を導通するチャネルが提供されている。通常の電界効果トランジスタでは、ゲート１つでチャネルの抵抗値、すなわち、チャネルが電流を導通する能力が変化させられる。デュアルゲートトランジスタでは、第１のボトムゲートＢと第２のトップゲートＴとによってチャネルが変化させられる。この場合、チャネルの異なる側にゲートが配置される。ここに示す構成例では、トップゲート（アッパーゲート）が追加のバックサイドコンタクトもしくはバックゲートコンタクトを提供する。

図２９５Ｂは、図２９５Ａに記載のデュアルゲートトランジスタの２つの平面図を示している。左側の図に示すように、左側のソース領域Ｓと右側のドレイン領域Ｄとは、トップゲートＴおよび／またはボトムゲートＢを用いた電流線によって制御することができる。図２９５Ｂの右側の図は、図２９５Ａによる配置の一部分を示している。

図２９５Ｃは、閾値電圧のトップゲート電圧ＶＴＧへの依存性、ひいては背面コンタクトと閾値電圧ＶＴＨとの相互作用を表したものである。特に、閾値電圧ＶＴＨは、電界効果トランジスタが電流を導通する状態になるゲート・ソース間電圧ＶＧＳである。図２９５Ｃでは、ｘ軸はトップゲートＴに印加される電圧ＶＴＧを示す。この関数として、ｙ軸は制御されたＮＭＯＳ電界効果トランジスタのチャネルの導電性が変化したときの閾値電圧ＶＴＨを示している。例えば、トップゲートの電圧が０Ｖのときは、電流が流れるための閾値電圧は０．５Ｖである。絶縁ゲート－ＺＯ－ＮＭＯＳトランジスタ（Insulated-Gates-ZO-NMOS-Transistor）にトップゲートを追加することで、トランジスタの閾値電圧ＶＴＨを広い範囲でほぼ直線的にシフトさせることができる。

図２９６は、μ－ＬＥＤ、特にディスプレイ用の画素またはサブ画素を電子的に駆動制御するためのデバイスの第１の構成例を示している。この場合、μ－ＬＥＤは、さまざまな技術を用いて製造することができる。この技術には、モノリシックな製造だけでなく、電流狭窄あるいは本願に開示しているアンテナ構造体も使ったインゴット形状の配置も含まれている。光を導く取り出し構造体を設けることもできる。

μ－ＬＥＤは、第１の電位ＧＮＤと第２の電位Ｖｄｄとの間でデュアルゲートトランジスタと直列に接続されている。この配置は、デュアルゲートトランジスタＴ２の第１の制御ゲートもしくはバックゲートＢＧに接続された閾値線ＰＷＭを有している。閾値線ＰＷＭは制御電極を追加で有している。背面コンタクトを有するこのバックゲートＢＧを図２９５Ａおよび図２９５Ｂに示している。図２９５Ｃのグラフによれば、背面コンタクトを介して閾値電圧を大きくシフトさせることができ、すなわち、ゲートＧとソースＳとの間の電圧ＵＧＳは一定のままで、追加のゲートＢＧによって出力電流を変調することができる。原則的には、ゲートＧとバックゲートＢＧとを逆に使用することも可能である。すなわち、第１の制御端子ＢＧで電流設定を行い、第２のゲートＧでパルス幅変調を行うことができる。この回路を提供する広いダイナミックレンジにより、閾値電圧を第２のトランジスタＴ２の安全なオフをもたらす範囲にシフトさせることができる。

これにより、ＰＷＭ（パルス幅変調）動作が可能になる。

更なる利点は、デュアルゲートトランジスタＴ２を用いた回路案の高速化である。高速切り替えを行うことが可能である。「データ」線を使った変調とは異なり、メモリ容量を使用しないため、同じドライバ出力でより高速な変調が可能である。

さらに、この配置は、データ信号線ｄａｔａとセレクト信号線ｓｅｌとを含んでいる。最後に、この配置には、電荷蓄積手段Ｃｓと制御トランジスタＴ１とを備えたセレクトホールド回路もさらに含まれている。電荷蓄積手段は、デュアルゲートトランジスタＴ２の第２の制御ゲートＧとμ－ＬＥＤの端子との間に配置されている。制御トランジスタＴ１の制御端子は、セレクト信号線Ｓｅｌに接合されている。動作時には、デュアルゲートトランジスタＴ２のゲートＧへのセレクト信号線を介してデータ信号線にデータが印加される。電圧ＵＧＳはコンデンサＣｓに蓄えられ、セレクトトランジスタＴ１がオフになった後も印加される。電圧はデータ信号で指定され、アドレス指定はセレクト信号Ｓｅｌで行われる。

こうしてゲートＧは、固定されたチャネルを生成し、ひいては電流経路に一定の電流を流す。このようにして、トランジスタＴ２によって定電流源が提供され、さらにトランジスタＴ２のバックゲートでＰＷＭ信号によってパルス幅変調される。したがって、μ－ＬＥＤは、電荷蓄積手段のデータによって指定された電流と「オフ」状態との間を、ＰＷＭ信号によって行き来する。μ－ＬＥＤは、印加された電流に依存して色が僅かに変化するため、データ信号で色を、ＰＷＭ信号で光度を、それぞれ僅かに変化させることができる。色の依存性が低い場合は、固定ＰＷＭでデータを介して光度を設定することもできる。

図２９６の構成は、ＧＮＤベースのプログラミングを行わずに、ＮＭＯＳ－ＴＦＴ（薄膜）トランジスタＴ２を用いて調整可能な定電流源のパルス幅変調を示している。しかしながら、この構成は温度安定性ではない。この温度不安定性は、発光ダイオードにかかる電圧降下の温度依存性により、電荷蓄積手段ＣＳにかかる電圧が僅かに変動することに起因している。

図２９７は、ＮＭＯＳ技術で提供されるμ－ＬＥＤ画素セルを電子的に駆動制御するためのデバイスの第２の構成例を示している。前述の構成と同様に、電流経路は、第１の電位端子ＧＮＤと第２の端子Ｖｄｄとの間で直列に接続されたμ－ＬＥＤとデュアルゲートトランジスタＴ２とを含んでいる。セレクト信号ホールド回路の電荷蓄積手段Ｃｓは、一方の端子がトランジスタＴ２のゲートＧに接続され、他方の端子がソースＳと第１の電位ＧＮＤとの間に接続されている。その結果、電荷蓄積手段Ｃｓにかかる電圧は一定となり、発光ダイオードの順方向電圧に依存しなくなるため、ひいては温度依存性でもなくなる。セレクト信号ホールド回路はＧＮＤにプログラミングされている。

他方で、μ－ＬＥＤは、ドレイン端子Ｄと電源電位Ｖｄｄとの間に接続されている。そのため、μ－ＬＥＤは、電気的に高い電位を供給する第２の電位端子Ｖｄｄの側に配置されている。この配置は図２９６のものに対応しているが、マイクロＬＥＤはローサイドに配置されておらず、つまりカソードがＧＮＤ（グランド（Masse））に配置されておらず、トランジスタＴ２のハイサイドもしくは上側回路に配置されている。そのため、マイクロ発光ダイオードのカソードはトランジスタＴ２のドレインに接続され、そのアノードは第２の電位端子Ｖｄｄに接続されている。それに応じて、μ－ＬＥＤは、例えば、従来の「コモンカソード（Common Cathode）」の代わりにコモンアノードトポロジー（gemeinsame Anodentopologie）を示している。

図２９８は、デバイスの第３の構成例、すなわち、図２９６に記載の構成を示しているが、ここではＮＭＯＳ薄膜トランジスタ（ＴＦＴ）の代わりにＰＭＯＳ薄膜トランジスタを用いて実行している。そのため、ＰＭＯＳトランジスタのみを使用している。本構成では、電荷蓄積手段は、デュアルゲートトランジスタＴ２のソースと第１の電位Ｖｄｄとの間に接続されている。

図２９６～２９８に示す構成では、画素マトリクスでの古典的な駆動制御が可能である。ここでは、トランジスタＴ２の「フロントゲート」（通常の）ゲートＧに電圧値データが書き込まれ、ホールドコンデンサＣｓがこの電圧値を記憶し、それに応じて第２のトランジスタＴ２を制御する。これは、例えばＲＧＢ画素の色混合を設定するために使用される。それから、バックゲートＢＧを介して第２のトランジスタＴ２にパルス幅変調（ＰＷＭ）電圧が印加され、この電圧はパルス幅変調（ＰＷＭ）によりマイクロ発光ダイオードの電流を時間的に変調し、例えば、予めプログラミングされた色に対する画素の一般的な輝度を変化させるために使用される。この色は、第１のトランジスタＴ１とコンデンサＣｓとによって予めプログラミングされている。例えば、１つの表示行のすべてのトランジスタにおいて、それぞれのバックゲートに同一のパルス幅変調信号を印加することも可能である。このようにして、行全体が「調光」される。

ディスプレイ全体のすべてのバックゲート、すなわち、すべての列とすべての行が、共通のパルス幅変調信号ＰＷＭで駆動制御され、画像内容を変えることなく、ディスプレイ全体を「調光」することも可能である。これは、例えば、自動車のディスプレイのデイナイトモードや拡張現実用途のメガネにも使用することができる。このようにして、輝度を外部の明るさに合わせて動的かつ無段階に調整することができる。オートモーティブ分野では、このようにディスプレイの一部を個別に駆動制御して、暗い部分を明るくしたり、明るい部分を暗くしたりすることが場合によっては可能となる。

図２９９は、デバイスの第３の構成例、すなわち、駆動制御デバイスの設計の更なる構成形態を示している。図２９６による表示およびデバイスに加えて、第３のトランジスタＴ３がμ－ＬＥＤに並列に接続され、第３のトランジスタＴ３の制御端子はセレクト信号線Ｓｅｌに接合されている。定電流源としてのトランジスタＴ２は、ここではゲートのみで構成されている。このような配置により、μ－ＬＥＤのアノード電位とは無関係にプログラミングを行うことができる。ここに示したデバイスは、ＮＭＯＳベースのＩＧＺＯプロセスと、μ－ＬＥＤのアセンブリに関するプロセス工学からのコモンカソードの要件とを組み合わせることで得られる。これをもとに、２Ｔ１Ｃ（２つのトランジスタと１つのキャパシタ）電流源を実装することが可能となる。

セレクト信号線Ｓｅｌに高電位Ｖｄｄが印加されている場合、第１のトランジスタＴ１がデータ信号線Ｖｄａｔａに接続され、さらに第３のトランジスタＴ３が電流を導通する状態となるため、発光ダイオードがバイパスされ、コンデンサＣが基準電位（ＧＮＤ）に接続されることになる。このようにして、コンデンサは、μ－ＬＥＤのアノード電位ではなく、下側の低い方の第１の電位端子の基準電位ＧＮＤを基準とした電圧Ｖｄａｔａでプログラミングされる。セレクト信号線Ｓｅｌの電位が基準電位（ＧＮＤ）であれば、第１のトランジスタＴ１と第３のトランジスタＴ３とは遮断され、コンデンサＣはその電圧を、第２のトランジスタＴ２のゲート・ソース間電圧Ｕｇｓに対応する予めプログラミングされたものとして保持するようになる。アノード電位がシフトすると、Ｖｄａｔａの切り離しにより第２のトランジスタＴ２へのゲート電位もシフトするため、トランジスタＴ２のゲート・ソース間電圧Ｕｇｓは一定に保たれることになる。このようにして、第２のトランジスタＴ２は、電流源として動作することができる。

図３００は、デバイスの第４の構成例、すなわち、サブ画素セルの構成形態を示している。図３００は、図２９９に記載の配置構造を示しているが、ここでは第２のトランジスタＴ２がデュアルゲートトランジスタとして形成されており、その追加のゲート端子ＢＧがパルス幅変調の適用のために閾値線ＰＷＭに接続されているという点で異なっている。フロントゲートＧは電荷蓄積手段Ｃに接続され、バックゲートＢＧにはパルス幅変調された信号が供給される。

トランジスタＴ１～Ｔ３は、ホールドコンデンサＣ１と一緒になってＮＭＯＳ型の３Ｔ１Ｃセルを形成している。トランジスタＴ１とトランジスタＴ２とで構成される２Ｔ１Ｃセルは、ＰＭＯＳ型として構成されていてもよい。この場合、例えば、第３のトランジスタＴ３は必要ではない。トランジスタＴ２は、いわゆる「デュアルゲートトランジスタ」として構成されている。

図３０１は、追加の温度安定化が行われるデバイスの一構成例を表したものである。トランジスタＴ１およびＴ２は、ホールドコンデンサＣ１と一緒になって、ＮＭＯＳ型の２Ｔ１Ｃセルを提供している。発光ダイオードは、プロセス上の理由から「コモンカソード」、つまり共通のカソードが設けられているため、トランジスタＴ２のローサイドに配置されている。Ｔ２は「デュアルゲートトランジスタ」として構成されており、そのため２つの制御電極を有している。先のいくつかの例と同様に、本構成でも、デュアルゲートトランジスタＴ２のゲート（図２９５Ａにおけるボトムゲートに相当）は、２Ｔ１Ｃセルのトポロジーの一部であり、電荷蓄積手段Ｃ１のグランド関連のプログラミングとＤａｔａ１線の信号とによってμ－ＬＥＤの色と一般的な輝度を設定する。バックゲートＢＧ（図２９５のフロントゲート）を介して、電流源として動作するトランジスタＴ２にＰＷＭ信号を印加することができる。

そのため、トランジスタＴ２のゲート・ソース間電圧は、ＬＥＤの順方向電圧に依存する。発光ダイオードにかかる電圧降下は、交差電流だけでなく温度にも依存するため、プログラミングの実際の期待値とは大きく異なる出力電流が発生することになる。これは、次の等式２で表すことができる：
ＩＬＥＤ＝Ｋ（Ｕｄａｔａ－ＵＬＥＤ（Ｔ，Ｉ）－Ｕｔｈ）２（２）

上記式中、Ｕｄａｔａは、電荷蓄積手段Ｃ１にかかる電圧である。μ－ＬＥＤが自己発熱すると、その順方向電圧は低下し、トランジスタＴ２を流れる電流が増加することになる。負帰還がないことから、そのためμ－ＬＥＤの動作パラメータを変更すると、電流ひいてはμ－ＬＥＤの輝度や色に大きな影響が生じる。

そこで、トランジスタＴ２のデュアルゲートトランジスタとしての機能を利用して、このような影響を補正できる負帰還が提案される。負帰還は、基準電位ＡＶＳＳとトランジスタＴ３の制御端子との間に接続されたホールドコンデンサＣ２を含んでいる。コンデンサＣ２の第１の端子は、デュアルゲートトランジスタＴ２のバックゲートＢＧの制御を形成し、コンデンサＣ２の他方の端子は、デュアルゲートトランジスタＴ２のソースＳに接続されている。負帰還は、更なるトランジスタＴ４を含んでおり、その制御端子およびドレイン端子は電源電位ＡＶＤＤに接続されている。トランジスタＴ４のソース端子は、バックゲートＢＧおよびトランジスタＴ３のドレインに接続されている。最後に、補正を任意にプログラミングするために、第５のトランジスタＴ５が設けられており、このトランジスタＴ５は、ホールドコンデンサＣ２にセレクト信号Ｓｅｔ２を使用してＤａｔａ２線に補正値を記憶させる。

トランジスタＴ３のゲート・ソース間電圧は、ホールドコンデンサＣ２の電圧から発光ダイオードの順方向電圧を差し引いた値に相当する。この順方向電圧Ｖｆ＿ＬＥＤが上昇すると、コンデンサＣ２の蓄えられた電荷は変わらないことから、第３のトランジスタＴ３のゲート・ソース間電圧ＵＧＳは低下する。したがって、第３のトランジスタＴ３を流れる電流は低下する。この電流はトランジスタＴ４にも流れるので、第４のトランジスタＴ４のゲートは電源電位に結合されていることから、第４のトランジスタＴ４の電圧降下ＵＤＳは小さくなる。したがって、トランジスタＴ２のバックゲートへのノードでは、より高い電圧が生じる。その結果、トランジスタＴ２の閾値電圧についてはより低くなる。次の等式３によるトランジスタＴ３とＴ４の対応設計によって、発光ダイオードの順方向電圧の記載した反応を可能な限り補正することができる：

として、Ｕｔｈ・ＩＴ２＝Ｕｔｈ・Ｕｔｈ・ＩＮｏｍ＋β・ＵＢＧ－Ｓ－Ｓ （３）
である。β＝－０．５２の典型的な値からは、Ｌ３＝Ｌ４＝ＬｍｉｎにてＷ３＝３．６９・Ｗ４となる。

第５のトランジスタＴ５とキャパシタＣ２とを用いて、負帰還を含む画素セルのＤａｔａ２を微調整することができる。図３０１に示す構成形態では、事前に複雑な計算を行うことなく、電流安定性が大幅に改善される。「データ」信号の複雑な事前計算をせずに、僅かな部品で電流の不安定性が補正される。これにより、動作中の温度変化を補正することができる。さらに、特にＳｅｌ２を介して制御入力Ｄａｔａ２を追加することで、第３のトランジスタＴ３による静止電流の低減を図ることができる。

図３０２は、μ－ＬＥＤ駆動制御デバイスの第５の構成形態を示している。前述の例のように、μ－ＬＥＤはディスプレイまたはモジュールの一部であってもよい。図２９６に記載の構成に加えて、温度補償とμ－ＬＥＤにかかる順方向電圧の影響とを考慮して、さらに改良を加えている。

本構成では、μ－ＬＥＤの第２の端子に接続された第１の電流線コンタクトを有する第３の電子スイッチＴ３を含んでおり、この第３の電子スイッチＴ３の第２の電流線コンタクトが、第２の電子スイッチＴ２の第１の制御端子ＢＧに接続されている。さらに、このデバイスは、第４の電子スイッチＴ４を含んでいる。第３の電子スイッチＴ３の制御端子が、第４の電子スイッチＴ４の第２の電流線コンタクトに接続されており、これらは一緒になって電源電位ＡＶＤＤに接続されている。第４の電子スイッチＴ４の制御端子も電源電位ＡＶＤＤに接続されている。最後に、第４の電子スイッチＴ４は、その第１の電流線コンタクトが第３の電子スイッチＴ３の第２の電流線コンタクトに接続されている。

第１の制御端子ＢＧを介して第２の電子スイッチＴ２を制御するために第５の電子スイッチＴ５が設けられている。これはμ－ＬＥＤと並列に接続されている。さらに、第５の電子スイッチＴ５は、その第２の電流線コンタクトが第３の電子スイッチＴ３の第１の電流線コンタクトに接続されている。第５の電子スイッチＴ５の制御端子は、パルス幅変調信号ＰＷＭを供給するための端子と電気的に接続されている。

図３０２に示すデバイスの挙動やその機能は、図３０１に記載のデバイスと同様である。しかしながら、図３０１とは異なり、第３のトランジスタＴ３のゲートは、固定電位Ｖｄｄに電気的に接続されている。任意に、第３のトランジスタＴ３からの交差電流なしに発光ダイオードを安全にオフにするために、追加の第５のトランジスタＴ５を提供することができる。第５のトランジスタＴ５は、第３のトランジスタＴ３からμ－ＬＥＤへの交差電流が問題にならない場合には必要ではない。ここで提示するデバイスによれば、ホールドコンデンサなしでパルス幅変調ＰＷＭの制御が行われる。このようにして、同じサイクルタイムでパルス幅変調の可能な分解能を高めることができる。同様に、蓄積コンデンサの再充電が必ずしも必要ではなくなり、スイッチング速度を向上させることができる。

以下では、更なる態様として、画素もしくは関連するμ－ＬＥＤの輝度調整または調光のための制御が関係している。このような調光は、例えば昼間と夜間の視界を切り替えたりするオートモーティブ分野だけでなく、ＡＲ用途にも頻繁に使用される。原則的に、かかる調光は、コントラストを調整する必要がある場合や、外光によってディスプレイの輝度をレギュレーションし、ユーザーの目を眩ませないようにしたり、安全に情報を表示できたりするようにする必要がある場合に好都合かつ有利であり得る。

従来の方法では、ＰＷＭ制御と電流調光とでこの問題に対処できるが、ＬＥＤの外部パラメーターが頻繁に変化するため、複雑な補償回路が必要になる。代替的に、いわゆる２Ｔ１Ｃ回路を用いて、当該回路にドライバ駆動制御のための制御信号を供給し、コンデンサに蓄えることも可能である。この場合、コンデンサに加えられる電圧で輝度が調整される。こうして、本発明では、寄生的な望ましくない効果として発生することが多い態様、すなわちドライバトランジスタのゲート・ソース間容量を利用している。これにより、コンデンサの容量で容量分圧が形成され、トランジスタのゲートの電圧が下がることになる。ゲート・ソース間容量を適切に選択することで、より広い範囲で輝度を調整することができる。

一態様では、少なくとも１つのμ－ＬＥＤの輝度を調整する制御回路は、制御端子を有する電流ドライバ素子を備えている。この素子は、μ－ＬＥＤと直列に接続され、その第１の端子を第１の電位に接続している。電荷蓄積手段が、制御端子と第１の電位との間に配置され、制御端子と第１の端子の間に定義された容量で容量分圧を形成している。

それから、本発明によれば、第１の期間中に制御信号を制御端子に供給し、それに基づいて、第１の期間中に少なくとも１つのμ－ＬＥＤを流れる電流を設定することができる制御素子が設けられている。第１の期間に続く第２の期間中に、第１の期間中の制御信号と容量分圧とから得られる低減された制御信号により、μ－ＬＥＤを流れる電流が定められている。

こうして、制御素子によって制御信号を選択すると、μ－ＬＥＤの輝度は、第１の期間中の電流またはその後の第２の期間中のＬＥＤを流れる電流のいずれかに実質的に依存するように調整することができる。

言い換えれば、制御信号は、第１および第２の期間中にμ－ＬＥＤを流れる総電流を決定し、制御信号が適切に選択された場合、第１の期間中にμ－ＬＥＤを流れる電流または第２の期間中にμ－ＬＥＤを流れる電流に実質的に依存する。

このように、制御素子は、全期間中にμ－ＬＥＤを少なくとも２つの異なる輝度レベルで動作させるために、第１の期間中に第１または第２の制御信号を供給するように整えられている。このために、例えば、第２の制御信号は第１の制御信号よりも大きく、第２の制御信号から導き出される低減された制御信号が、電流ドライバを駆動制御して、μ－ＬＥＤを動作させるのに十分な電流を供給するのに十分なものとなる。

前述のように、電流ドライバ素子は、電界効果トランジスタを含んでいてもよく、そのゲートが制御端子を形成し、設計上決められたゲート・ソース間容量を有している。したがって、第２の期間中にトランジスタまたは電流ドライバの制御端子に印加している低減された制御信号である信号は、第１の期間中の制御信号、ならびに電荷蓄積手段の容量と、電荷蓄積手段の容量および定義された容量の和との比率に基づいて得られる。

このような回路は、第１の期間と第２の期間とが周期的に続いて起こるように、ある一定の周波数で動作させられる。この周波数は６０Ｈｚ、多くの場合１００Ｈｚもしくは１２０Ｈｚ、または６０Ｈｚ～１５０Ｈｚの範囲であってもよい。一態様では、制御素子は、第２の期間と第１の期間との比率を調整可能にするように構成されており、その比率は、３００：１～１００：１の範囲、特に１００：１の範囲であってもよい。このために、制御素子は制御トランジスタを含んでおり、その制御端子では、第１および第２の期間ひいてはデューティサイクルを信号によって調整することができる。

こうして、一周期の第１の期間中のさまざまな制御信号によって輝度レベルを選択することができる。このために一態様では、第１の制御信号の電圧が第１の電圧間隔内にあるときはμ－ＬＥＤを第１の暗い輝度レベルで動作させ、第２の電圧信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときはμ－ＬＥＤを少なくとも第２の明るい輝度レベルで動作させることが企図されている。

これに関連して、輝度は、全期間中にμ－ＬＥＤを流れる電流によって決定される。第１の電圧間隔内にある制御信号では、総電流は実質的に第１の期間中の電流によって決定される。なぜなら、容量分圧とそれに伴う第２の期間中の低減された制御信号の電圧の低下とにより、この期間中のＬＥＤを流れる電流は非常に低く限られたものであり、動作には十分ではないか、もしくは関連性もないからである。この期間中、電流ドライバは駆動制御されないか、またはごく僅かに駆動制御されるだけで、ＬＥＤはほとんど点灯しないか、全く点灯しない。

一方、第１の期間中に制御信号が第２の電圧間隔内にある場合、一周期の総電流は、実質的に第２の期間中の電流によって決定される。この場合、容量分圧とそれに伴う第２の期間中の低減された制御信号の電圧の低下にもかかわらず、電流ドライバは依然として十分に駆動制御され、μ－ＬＥＤを動作させるのに十分な量の電流がμ－ＬＥＤを流れることになる。第１の電圧間隔の値は１．３Ｖ～４．５Ｖの範囲である。第２の電圧間隔は４．０Ｖ～１０．０Ｖの範囲を有している。

更なる態様は、制御端子を有する電流ドライバ素子に接続された少なくとも１つのμ－ＬＥＤの輝度を調整する方法であって、制御端子の第１の端子が第１の電位に接続され、制御端子と第１の電位との間に電荷蓄積手段が接続されており、そうすることで電荷蓄積手段が、制御端子と第１の端子との間に定義された容量で容量分圧を形成する方法に関するものである。この方法では、第１の期間中に制御信号を制御端子に印加することで、第１の期間中に少なくとも１つのμ－ＬＥＤを流れる電流が調整される。第１の期間に続く第２の期間中に、制御信号がオフにされ、これにより、μ－ＬＥＤを流れる電流が、第１の期間中の制御信号と容量分圧とから得られる低減された制御信号によって定められる。ここでいう制御信号をオフにするとは、第１の期間中の制御信号と容量分圧とから得られる低減された信号のみがその後に制御端子に作用するように、制御信号を制御端子から切り離すことと理解される。

そのため、この低減された制御信号は、分圧によって容量分圧の比率だけ制御信号より低くなる。特に、一観点では、第２の期間中に制御端子に印加している低減された信号は、第１の期間中の制御信号、ならびに電荷蓄積手段の容量と、電荷蓄積手段の容量および定義された容量の和との比率に基づいて得られる。

なお、別の態様としては、第２の期間と第１の期間との比率が３００：１～１００：１の範囲、特に１００：１の範囲であることが挙げられる。他の態様では、第１の制御信号の電圧が第１の電圧間隔内にあるときはμ－ＬＥＤを第１の暗い輝度レベルで動作させ、第２の電圧信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときはμ－ＬＥＤを少なくとも第２の明るい輝度レベルで動作させることが提案される。

これに関連して、この方法案では、全期間中にμ－ＬＥＤを流れる電流によって輝度が決定される。第１の電圧間隔内にある制御信号では、容量分圧とそれに伴う第２の期間中の電圧低下とにより、この期間中にＬＥＤを流れる電流は非常に小さいため、総電流は実質的に第１の期間中の電流によって決定される。この期間中、電流ドライバは駆動制御されないか、またはごく僅かに駆動制御されるだけである。

一方、制御信号が第１の期間中に第２の電圧間隔内にあるとき、総電流は実質的に第２の期間の電流によって決定される。この場合、容量分圧とそれに伴う第２の期間中の制御信号の電圧低下にもかかわらず、電流ドライバは依然として十分にトリガされ、μ－ＬＥＤを動作させるのに十分な量の電流が流れることになる。第１の電圧間隔の値は１．３Ｖ～４．５Ｖの範囲である。第２の電圧間隔は４．０Ｖ～１０．０Ｖの範囲を有している。

駆動制御に必要な第１または第２の制御信号は、デジタル制御ワードからデジタル／アナログ変換によって得られる。そのために、デジタル制御ワードはビット数ｎを有している。ここで、最下位のｍビット（Ｍ＜ｎ、例えばｍ＝ｎ－２ビット）が第１の制御信号に対応し、すなわち、最上位のビット数は０である。言い換えれば、ｎビットが第２の制御信号に対応する。また、最上位のビット数は粗い輝度調整に、最下位のビット数はより精密な範囲調整に使用される。

図３１１Ａは、２つのμ－ＬＥＤ４を照明手段として有する照明ユニット１の制御回路を示している。基本的な構造としては、ここで示しているように制御回路は２Ｔ１Ｃアーキテクチャで実現することができる。ただし、他のアーキテクチャも考えられる。

光の生成に関する冗長性を確保するために、図示の構成形態によれば２つのμ－ＬＥＤ４が設けられている場合であっても、照明ユニットとして１つのμ－ＬＥＤ４または複数のμ－ＬＥＤ４が使用されるかどうかは、本発明の実現には一般的に無関係である。照明ユニット１もしくはμ－ＬＥＤ４は、例えば、１つの画素の１色のＬＥＤであってもよい。

図３１１Ａに示す構成例では、並列接続された２つのμ－ＬＥＤ４に、電流ドライバトランジスタ６を介して、発光を励起するために必要な電気エネルギーがそれぞれ供給される。各μ－ＬＥＤ用のトランジスタ６に加えて、両方のμ－ＬＥＤ４に共通の電流源が設けられていてもよい。電流ドライバトランジスタ６は、電源電位端子２と基準電位端子２ａとの間でμ－ＬＥＤ４と直列に接続されている。電源電位端子２は、照明ユニット１の動作に必要な電気エネルギーもしくは電圧を供給する。

電流ドライバトランジスタ６のゲートと基準電位端子２ａとの間には、輝度値を記憶するコンデンサが接続されている。このコンデンサは制御トランジスタ７と一つになって２Ｔ１Ｃセルを形成している。そのゲートにパルス信号が印加されることで、トランジスタ７の他方の端子から電流ドライバトランジスタ６の制御端子に制御信号８が印加される。

それから、図３１１Ａによる回路でコンセプト案に沿って動作させるために、トランジスタ７のゲートにパルス信号が印加されている。Ｏｎ／Ｏｆｆのデューティサイクルは、例えば２００：１とすることができる。すなわち、繰り返し周波数が６０Ｈｚの場合、Ｏｎパルス継続時間は約５０μｓ、Ｏｆｆパルス継続時間は約１６．６ｍｓとなる。

この一周期の中で、第１の期間（ＯＮパルス継続時間）中にパルス信号を介して制御トランジスタが閉じられ、第２の期間（ＯＦＦパルス継続時間）において再び制御トランジスタが開かれるようになる。したがって、第１の期間中は、制御信号８が電流ドライバトランジスタ６の制御端子にコンデンサ３を介して印加されている。この制御信号が電流ドライバトランジスタ６を制御し、制御信号８によって生じる電流がμ－ＬＥＤを流れる。同時に、制御信号の電圧がコンデンサを介して生じるまで、コンデンサに電荷が加えられる（端子２ａの電位を参照）。

第１の期間の後、制御トランジスタ７は再び開かれる。これで、制御信号８の電圧がコンデンサに蓄えられ、さらに電流ドライバトランジスタを駆動制御することが望ましい。しかしながら、実際に使用してもそうはならない。なぜなら、第２の期間において、蓄積コンデンサ３の容量とトランジスタ７のゲートおよびソースから形成される容量とからなる容量分圧が形成されるからである。これにより、しばしばコンデンサ３の実効電圧９が離散的な値で減少することになる。低減された実効電圧９は、制御信号の電圧にＣ１／Ｃ１＋Ｃｐを乗じたもので、Ｃ１はコンデンサ容量、Ｃｐはゲート・ソース間容量である。つまり、第１の期間と比較してやや小さい制御信号９（またはやや小さい電圧）がドライバトランジスタ６に印加されているので、μ－ＬＥＤ４にはより低い強度の電流が流れることになる。そのため、ＬＥＤ４の輝度は、一周期の第２の期間中にやや低下する。ただし、これは見る人には認識されない。なぜなら、輝度の認識には、周期に関連して存在する平均光出力のみが極めて重要だからである。

このように、制御端子には、全周期において、制御信号８が第１の期間中に印加されており、低減された制御信号９が第２の期間中に印加されている。周波数が６０Ｈｚの場合、第１の期間では０．０５ｍｓ～０．０６ｍｓ、第２の期間では約１６．６ｍｓとなる。これは、μ－ＬＥＤの平均光出力との関係では、第２の期間中にμ－ＬＥＤが発する光が、一周期中のμ－ＬＥＤの平均光出力に占める割合が比較的高いことを意味している。

これは、μ－ＬＥＤを流れる平均電流に相当する。第２の期間中にμ－ＬＥＤを流れる電流は、全周期中の平均電流に占める割合が比較的高い。

この結果、制御信号８に低い電圧が選択された場合、一周期中にＬＥＤ４を流れる総電流ひいては平均光出力が、第１の期間に制御信号８が印加されている間にＬＥＤ４を流れる電流の強さによって確定的に決定されることを意味する。したがって、制御信号８に低い電圧値が選択された場合、照明ユニット１を低輝度レベルで動作させ、この低輝度範囲内で必要に応じて調光することができる。

それに対して、第１の電圧信号８に高い電圧、例えば８Ｖが選択された場合、一周期中にＬＥＤを流れる総電流は、低減された制御信号９が電流ドライバトランジスタ６に印加されている周期のうち第２の期間中の電流によって確定的に決定されることになる。高い制御信号８、すなわちより高い電圧が選択された場合、照明ユニット１は高い輝度レベルで動作し、必要に応じてこの輝度レベルで調光することができる。低減された制御信号９が照明ユニットに印加されている周期のうち第２の期間中、この動作状態でも１μＡ超の電流が依然としてＬＥＤを流れることから、ＬＥＤ４の特に効果的な動作が可能となる。

図３１１Ｂは、提案された回路をバックプレーン基板に実装した本構成の補足図である。バックプレーン基板上には、μ－ＬＥＤモジュールを取り付けるためのコンタクト領域が設けられている。これは、本願において、例えば図１８４で開示されているように、２つのμ－ＬＥＤベースモジュールを含んでいる。２つのコンタクト２６は、それぞれ電流ドライバトランジスタ６に接合されている。μ－ＬＥＤモジュールの２つの外部コンタクト２５は、グランドまたは基準電位端子に接続されている。電流ドライバトランジスタは十分な寸法を確保している。いくつかの態様では、これは、図２９５～３０２で説明したように、本願に開示されているデュアルゲートトランジスタであってもよい。

さらに、μ－ＬＥＤモジュールにはフォトニック結晶３２が導入されている。この結晶は、活性層２０のすぐ上にまで延びており、そこの部分で、例えば活性層の上の領域で発光パターンを変化させ、その結果、そこの部分で発光促進効果をもたらすことができる。

図３１２は、ＬＥＤ４を流れる電流の強さを、制御信号８および低減された制御信号９の電圧の関数として示したグラフである。第１の期間中に約１Ｖ～３Ｖの電圧値を有する制御信号８が印加された場合、μ－ＬＥＤ４を流れる電流は、この周期の第１の期間中に印加されている第１の電圧信号８によって確定的に決定されることが明確に見て取れる。その一方で、この周期の第２の期間では、印加されている制御信号９が容量分圧によって低減されるため、μ－ＬＥＤ４を流れる電流はほぼゼロとなる。

第１の期間中の制御信号の電圧が約３．０Ｖになってから初めて、低減された制御信号９の電圧も増加し、ひいては第２の段階中にμ－ＬＥＤ４を流れる電流の強さも増加する。

これに関して、一周期における２つの段階の長さが異なるため、すなわち、制御信号８が照明ユニット１に印加されている短い第１の段階と、低減された制御信号９が電流ドライバトランジスタ６に印加されている長い第２の段階とにより、μ－ＬＥＤ４の平均光出力に対する第２の期間の影響が著しく大きくなることを、それぞれの場合において考慮しなければならない。そのため、制御信号８の電圧が３．０Ｖを超えると、μ－ＬＥＤを流れる一周期中の総電流が大幅に増加することがわかる。この事実から、３．０Ｖまたは３．５Ｖ超の比較的高い電圧を用いた制御信号では、一周期中にμ－ＬＥＤ４を流れる総電流の割合が、第２の期間中の電流の割合によって確定的に決定されることになる。

さらに、図３１３には、比較的高い電圧を用いて制御信号８を印加した場合の、制御信号８，９の時間的な経過と、その結果生じる光点１０とを概略的に示している。照明ユニットに送信される制御信号８は、図示の構成例では１０Ｖの電圧を有している。その他の点では、第２の段階中に照明ユニットに印加される低減された制御信号９の電圧は、たしかに低下しているものの、依然として０Ｖを大きく上回る電圧を有している。このような制御信号８，９の電圧推移により、明るい光点１０が形成され、このように照明ユニットは高い輝度レベルで動作させられる。

これと比較して、図３１４は、比較的低い電圧（ここでは２．０Ｖ）の制御信号８を照明ユニットに印加している動作状態を示している。この場合、低減された制御信号９は、少なくともほぼ０Ｖの電圧を有している。一周期中の照明ユニット１０の平均光出力で決まる光点１０の輝度は、図３１３に示す動作状態に比べて大幅に低下する。このように、照明ユニットとそのために使用されるＬＥＤとは、比較的低い輝度レベルで動作し、このレベルで必要に応じて調光することができる。

最後に、図３１５は、電流量とも呼ばれることがある、一周期中にＬＥＤに伝えられる電気エネルギーが、一周期の第１および第２の期間中に照明ユニットに印加されている電圧信号の関数としてどのように挙動するかをグラフで示している。ｘ軸は第１の期間の電圧、ｙ軸は一周期中の電流である。

比較的低い電圧、特に３Ｖ程度までの電圧で制御信号が印加された場合、ＬＥＤを流れる総電流はこの制御信号に起因することが見て取れる。３Ｖ超の電圧で制御信号を印加した場合にのみ、低減された制御信号の電圧も上昇する。特に、この動作状態では、照明ユニットのμ－ＬＥＤに電流が流れ、この電流は、その周期の第２の期間の長さに基づき、その周期中にＬＥＤを流れる総電流の量ひいては少なくとも１つのμ－ＬＥＤを備えた照明ユニットの平均光出力もしくは輝度に著しい影響を与えることになる。

その他の点では、図３１５は、このようにして駆動制御される照明ユニットを、制御信号について選択した電圧に応じて、２つの異なる輝度レベルで動作できることを示している。この２つの輝度レベルにおいても、制御信号の下限電圧値と上限電圧値とで制限された調光範囲内で、照明ユニットの輝度を無段階に変化させることが可能である。図３１５に示した２つの特性曲線の推移は、適切な回路設計を使って、特に、スイッチング素子として使用されるトランジスタのコンデンサ容量とゲート・ソース間容量とを明確に規定することによって、必要に応じて調整することができる。さらに、使用される電子部品の適切な選択および寸法設定により、制御信号および低減された制御信号の電圧レベルを規定することが考えられる。

説明した構成例が示すように、本発明により構成された制御回路は、少なくとも１つのμＬＥＤを有する照明ユニットを、比較的簡単な方法で、少なくとも２つの輝度レベルで動作させることができる。特に、ここでは、制御信号の電圧レベルに応じて、一周期の第１の期間または第２の期間にＬＥＤを流れる電流が、ＬＥＤを流れる総電流ならびに平均光出力および見る人が知覚可能なμ－ＬＥＤの輝度に決定的な影響を及ぼすことが考慮される。

別の態様は、電流源のレギュレーションに対する反応を、ＰＷＭレギュレーションでどのように低減できるかという問題と関係している。パルス幅変調方式では、コントラストおよび輝度調整のために、電流源が立て続けにオン／オフされる。その際の周波数は、数１００ｋＨｚ～ＭＨｚの範囲である。電流源内で制御ループが用いられる場合、スイッチングプロセスによってスパイクなどの挙動が起こり、制御ループがその制御範囲から外れてしまうことがある。

図３１６は、スイッチングプロセス中にも安定した状態を保つ、μ－ＬＥＤ用の調整された電流源の概略的なブロック図を表している。この電流源は、μ－ディスプレイまたは他の表示デバイスに使用することができ、オートモーティブ用と拡張現実用の両方に適している。

供給回路は、基準信号、特に基準電流、または必要に応じて基準電圧も供給する基準ブランチ１０を含んでいる。基準信号から、更なるすべての供給電流と、必要に応じて電圧も続けて導き出される。基準信号から更なる基準信号を生成することもできる。基準信号、すなわち基準電流は、高い温度安定性だけでなく、製造中のプロセス変動に対する安定性も有していることを特徴としている。基準ブランチは、必要に応じて、正確で安定した基準信号、例えば基準電流を提供する１つ以上の補正回路を含むことができる。

この例では、基準ブランチ１０は、誤差修正検出器２０の基準入力２２と、制御可能な供給源３０とに接続されている。誤差修正検出器２０は、基準入力に加えて、誤差信号入力２３と修正信号出力２１とを含んでいる。検出器２０の構成は、入力２３の誤差信号を入力２２の基準信号またはそこから導き出された信号と比較し、それに基づいて修正信号をその出力２１に生成するようになっている。

制御可能な供給源３０は、このブロック図では正確には示されていない制御可能な電流源を有している。さらに、供給源は、回路の動作状態において誤差検出器にフィードバック信号を供給する第２のバックアップ源４０含んでいる。このために、動作状態、すなわち入力７４の動作信号に応じて、電流源を負荷に切り替えるか、または負荷から切り離してバックアップ源４０を接続するスイッチングデバイス７０が設けられている。その結果、電流源から負荷への信号またはバックアップ源の信号のいずれかが検出器５０で検出される。

検出には、電流－電圧変換器や電圧降下検出器を使用することができる。検出器５０を用いて、電圧もしくは電圧降下や電流を検知することができる。検出された信号は、それから誤差修正検出器２０にフィードバックされ、基準信号またはそれから導き出された信号と比較される。ここから生まれる誤差修正信号は、制御可能な電流源の調整に用いられる。ここで負荷６０に電流源３０が供給されると、誤差修正検出器２０は、負荷を流れる電流を基準信号で定義された値に調整する。μ－ＬＥＤの場合は、ダイオードを流れる電流を正確に調整することができる。温度の影響で負荷の電圧降下や負荷を流れる電流が変化した場合は、誤差修正検出器が電流をそれに合わせて再調整する。この部分の回路とその動作は制御ループに相当する。

次に負荷が電流から切り離されると、例えばＰＷＭ変調の場合に発光ダイオードがオフにされると、制御ループはまず再調整しようとするが、その後に制御範囲からは外れてしまう。そこで、本発明によれば、誤差修正検出器２０にバックアップ信号を供給することが企図されている。これは、負荷をオンにしたときの公称信号と実質的に同じであるか、少なくとも非常に似ている。その結果、誤差修正検出器２０は、負荷の動作状態とは無関係に最適な範囲で動作し、制御ループがその変調範囲から外れることはない。これにより、非常に高速なレギュレーションが可能となり、検出器２０がそのレギュレーション範囲外に出ることを防ぐことができる。

このように、提案された電源回路は、電流源や電圧源を高精度に駆動制御するための制御ループの一部として、補正回路の他にバックアップ源も含んでいる。補正回路には、電流源または電圧源から導き出された信号またはバックアップ源の信号が選択的に供給される。この信号の供給により、制御ループが制御範囲外になることなく、電流源をオフにすることが可能になる。

図３１７は、発光ダイオード６０に供給する電流源を駆動制御するための具体的な構成を示している。発光ダイオード６０は、ここでは図示していない画素マトリクスの一部であり、例えばディスプレイ、ビデオウォールまたは高精度の電流供給が必要とされる用途の一部である。発光ダイオードの場合、温度が変化すると、ダイオードを流れる電流も変化することから、輝度だけでなく色温度の変化にもつながる可能性がある。この影響は、電流源をレギュレーションすることで補われる。画像または映像を表示するために使用されるディスプレイや画素マトリクスは、発光ダイオードを高周波数でオン／オフするパルス幅変調方式で動作させられることが多い。この２つの状態の比率が、それぞれの発光ダイオードの輝度を与える。

以下に示す電源回路は、実質的にＭＯＳ回路技術を用いて組み立てられている。電界効果トランジスタには、図示するようにｎ型のものとｐ型のものとがある。この場合、電源回路は、電源電位ＶＤＤと負荷との間に接続されている。電界効果トランジスタのチャネルタイプを交換し、負荷と基準電位または接地電位ＶＧとの間で配置を変えることで、代替的な構成ができる。個々のトランジスタをバイポーラトランジスタに置き換えたり、かかるトランジスタでカレントミラーなどのアセンブリを形成したりすることも可能である。バンドギャップ・リファレンスを使用して正確な電圧を生成し、次いでこの電圧から変換器により電流を供給することができる。

供給回路は、基準電流を供給する２つの部分１０ａおよび１０ｂからなる複合基準ブランチ１０を含んでいる。これらの部分はカレントミラーの一部を形成している。第１の基準電流用の基準ブランチ１０ａは、直列接続された２つのトランジスタ、ｎ型電界効果トランジスタ１２ａおよびｐ型電界効果トランジスタ１１ａを含んでいる。前者のトランジスタは電源端子に、後者のトランジスタは基準電位に接続されている。トランジスタ１２ａのゲートはドレイン端子に接続されているため、一定の電流を印加することができる。トランジスタ１１ａは、差動増幅器の固定電流を伴う電流源を形成する４つの直列に接続されたトランジスタ２４に、基準ブランチを流れる電流をコピーする。差動増幅器は、誤差修正検出器２０のコンポーネントを形成しており、トランジスタ２４からの電流源に加えて、反転型の入力トランジスタと非反転型の入力トランジスタとをそれぞれ１つのブランチに含み、このブランチは、２つのｐ型トランジスタからなる更なるカレントミラー２６を介して電源電位ＶＤＤに接続されている。非反転型の入力トランジスタ２７は基準信号入力２２を形成し、反転型のトランジスタ２８は誤差信号入力２１につながっている。この２つのトランジスタは、本構成例のミラー２６のトランジスタと同様に同じ寸法を有している。しかしながら、各構成では、チャネル幅や長さなどの幾何学的な寸法によって、異なる利得係数が既に提供されている場合もある。これは、後述するように、誤差信号と基準信号との間にも固有の係数がある場合に必要となり得る。かかる固有の係数は、後述するように、電流源３０と検出器２０のためにタップされる信号（誤差信号と基準信号）との構成から得られる。

制御可能な電流源３０は、出力ブランチと基準ブランチとを備えたカレントミラーを有しており、このカレントミラーは同時にバックアップ源４０を形成している。基準源１０ｂは、基準ブランチ入力３２に接続されている。同様に、この入力３２は、非反転型のトランジスタ２７と、誤差修正検出器２０の基準信号入力とに接続されている。このようにして、カレントミラーの基準ブランチに正確な電流が印加され、定義された電圧降下が中央タップを通って誤差検出器の入力２２に導かれている。基準ブランチ１０ｂは、電流源３０のカレントミラーの基準ブランチを通る電流の流れを調整し、入力２２への基準電圧もしくは基準信号を定義するための、２つの直列に接続されたトランジスタを含んでいる。トランジスタ１０１のゲートは、トランジスタ１１ａのゲートに接続されており（ただし、ここでは図示せず）、ひいては基準源１０のカレントミラーの一部となっている。制御可能な電流源３０は、電源電位ＶＤＤが印加される供給入力と、ｐ型のカレントミラートランジスタ３４とを有している。このトランジスタは、供給入力と端子３２との間に位置している。ゲートと端子３２との間にはコンデンサ３５が接続されており、基準ブランチの電圧がゲートに結合されるようになっている。この電圧はまた誤差検出器の基準信号も形成する。

カレントミラーの通常のリード線の代わりに正帰還のコンデンサを使用する理由は、特に、トランジスタ３５のゲートを検出器２０の誤差修正出力２１に接続する追加のコントロール信号端子３１のための追加の周波数補償に起因している。そのため、ゲートには誤差修正信号も供給される。

さらに、トランジスタのゲートは、スイッチングデバイス７０を介して出力トランジスタ３６のゲートにつながっている。このゲートは電源電位ＶＤＤと出力との間に配置されている。これにより、基準ブランチの電流が電流源の出力ブランチ３７にコピーされる。２つのトランジスタ３４と３６の寸法設定を適切に行うことで、出力電流とトランジスタ３４を備えたブランチを流れる電流との比率を適宜調整することができる。例えば、出力トランジスタ３６のチャネル幅がトランジスタ３４の１０倍であれば、単純に近似して、電流も同じ倍数で高められる。図３１７のイラストでは、出力トランジスタ３６は単一のトランジスタである。しかしながら、複数のトランジスタが並置された形で構成されていてもよい。

電流源３０のスイッチングデバイス７０は、信号に応じて、出力トランジスタ３６のゲートを固定電位（この場合は電源電位）に接続するか、カレントミラートランジスタ３４のゲートに接続するかのいずれかで構成されている。第１のケースでは、電位ＶＤＤがｐ型トランジスタのゲートを遮断するため、出力トランジスタ３６は無電流で切り替えられる。この場合、トランジスタは電流を流さないので、トランジスタ３６はオープンとも言える。第２のケースでは、出力トランジスタ３６が閉じられ、電流がカレントミラートランジスタ３４を介して上述の係数で出力にコピーされ、発光ダイオード６０に導かれる。

電流源３０の出力は、負荷６０もしくは発光ダイオードと、第２のスイッチングデバイス７０との両方に接続されている。このスイッチングデバイス７０は、電流源の出力の電圧を誤差検出器２０の誤差信号入力に印加するか、またはバックアップ信号を印加する。これは、ｐ型の出力トランジスタ４１とそれに直列に接続されたトランジスタ４３とで形成されているバックアップ源４０によって提供される。２つのトランジスタ４１と４３とで構成される直列接続は、電源電位ＶＤＤと接地電位ＶＧとの間に配置されている。中央のノード４２は、バックアップ信号のための出力を形成する。トランジスタ４３のゲートは、そのドレイン端子に導かれており、それによりノード４２に接続されている。ｐ型出力トランジスタ４１のゲートは、トランジスタ３４のゲートに接続されている。そのため、トランジスタ３４と４１とからもカレントミラーが形成される。しかしながら、ここでは、出力トランジスタ４１の寸法設定を適切に行うことで、このブランチを流れる電流が出力ブランチを流れる電流よりも大幅に低くなるように、異なる係数が選択されている。

２つのスイッチングデバイス７０は、実質的に同期して動作し、トランジスタ３６のゲートがトランジスタ３４のゲートに切り替わったときに、電流源３０の出力が検出器２０の誤差信号入力２３に接続されるように構成されている。一方、カレントミラーの出力トランジスタが無電流で切り替えられる場合は、誤差信号入力にバックアップ源のバックアップ信号が印加されており、すなわちタップ４２が入力２３に接続される。

ここで示す構成では、バックアップ源は常に起動しており、すなわち、出力トランジスタは常にトランジスタ３４とともにカレントミラーを形成し、バックアップ源のブランチに電流を流す。代替的な構成では、ここでもスイッチングデバイス７０とは逆に動作するスイッチが設けられていてもよく、すなわち、このスイッチは、例えば、電圧が負荷に印加されるか、もしくは電流が電流源３０によって供給されるときに、バックアップ源を無電流で切り替える。

ここで、供給回路の動作において、ノード７１がノード７２に接続され、同時にトランジスタ３４および３６のゲートが互いに接続されるように、スイッチングデバイス７０が接続されているものとする。この場合、電流源は、負荷のために出力電流を提供する。これにより、発光ダイオード６０には数ボルト、例えば２～３ボルトの大きさの電圧降下が発生する。この電圧降下は、検出器２０の差動増幅器によって誤差信号として検知され、基準信号と比較される。発光ダイオードを流れる電流が、例えば温度変化によって変化すると、誤差信号も変化し、検出器は修正信号出力２１でカレントミラーの修正信号を生成し、これをコントロール信号端子３１に供給する。

こうして、出力トランジスタ３６のゲートにも修正信号が印加され、それに応じて電流が調整されるようになる。誤差検出器２０は、反転型のトランジスタ２７と非反転型のトランジスタ２８の両方の飽和電圧が同じになるように、出力カレントミラーを調整する。誤差修正検出器２０と、出力に接続されたカレントミラーとを用いて、負荷に依存しない電流源が形成される。

発光ダイオードはパルス幅変調方式で動作させられことが多いため、ダイオードを流れる電流は定義された間隔で変化し、すなわち、ダイオードは高周波数でオン／オフされる。このパルス幅によって、ダイオード６０の輝度が決まる。このために、カレントミラーのスイッチングデバイス７０が用いられる。しかしながら、電流がオフにされた場合に、誤差検出器２０は初めてこれに抵抗する。そのため、しばしば最適な変調範囲から外れてしまうことがある。電流をオンにしても同じことが起こる。ここでは、差動増幅器は、それが正常な制御範囲に含まれるまで少しばかり時間が必要である。さらに、振動またはオーバーシュートが発生することもあり、ダイオードの寿命を縮めるだけでなく、ユーザーの目に触れることもある。第２のスイッチングデバイス７０が、バックアップ源を介して誤差検出器をその変調範囲に維持することでこれを防止する。

これに関して、図３１８は、主な信号の流れを示した図である。ダイオードがオフの状態では、出力ブランチのｐ型電界効果トランジスタ３６のゲートは、電源電位ＶＤＤに直接接続されている。下段のスイッチングデバイス７０は、バックアップ源４０のタップ４２を検出器２０の誤差信号入力２３に接続する。バックアップ源は低い比率で電流をコピーし、直列に接続された第２のトランジスタは必要な電圧を発生させるのに用いられる。これは、通常の動作における負荷の予想電圧降下に近い値となるように選択されている。そのため、誤差検出器はその変調範囲に維持され、制御ループはその定常状態を保つ。

図３１９は、２つの単純なスイッチングデバイスの概略図である。この他にも、さまざまなスイッチを使用することができる。さらに、このデバイスは、発光ダイオードの輝度を調整するために設けられていてもよいＰＷＭ信号を用いて簡単に操作することができ、他の用途では、他の適切なスイッチが使用される。スイッチングデバイス７０は、公知のインバータと同様の構造をしているが、ここで示されているトランジスタが再びトランスミッションゲートを表しているという点で異なっている。出力７１は、誤差信号入力に接続されている。入力７４は、スイッチング信号、例えばＰＷＭ信号が供給されるスイッチング入力を形成している。直列に接続されたタイプの異なる２つのトランスミッションゲートが配置されており、これら２つのトランスミッションゲートの間に出力７１が置かれている。ｐ型のゲート７３は、その端子７３がバックアップ源との接続を形成している。第２のトランスミッションゲートの端子７２は、電圧信号の端子を形成している。

図３２０は、異なる動作状態における供給回路の各種信号の信号時間図を示している。ＶＰＷＭは、発光ダイオード６０を動作させるためのパルス幅変調信号を記述している。この信号は、回路デバイス７０にも印加される。これは論理信号であり、「Ｈｉｇｈ」と「Ｌｏｗ」の２つの状態を交互に繰り返す。約８μｓ～１８μｓと、その後の２６μｓ～４４μｓのＨｉｇｈの状態では、発光ダイオードがオンになり、それ以外の時間はオフになる。発光ダイオードを流れる電流は、ＩＬＥＤで表された最も下の曲線からわかるように、このスイッチング時間に従う。

それに対して、電圧ＶＬＥＤは、オンの状態とオフの状態との間で、ごく僅かにしか変化しない。電圧は下がり続け、やがて約１．４Ｖの閾値電圧に達すると、電流が流れなくなり、すなわち、発光ダイオードがオフになる。発光ダイオードがオンになったとき、すなわち８μｓの時間で、発光ダイオードにかかる電圧降下は、実質的にバックアップ電圧またはバックアップ信号ＶＨに対応している。オン時には、バックアップ信号に小さな電圧降下が見られるが、これはプロセスに起因するものであり得、例えば、使用される電界効果トランジスタのパラメーターに依存する。異なるタイプ（ｐ型もしくはｎ型ｍｏｓ）が使用されているため、そのスイッチング挙動は常に同じではなく、スイッチング時間中に残留電流が流れる可能性がある。

Ｖｉｎは反転入力、すなわち誤差信号入力２３の信号推移を示している。スイッチング時間８μｓの前は、スイッチングデバイス７０の位置の関係で、電圧ＶＨは誤差信号入力の電圧と等しく、オンにした後は電圧ＶＬＥＤに対応している。これは、図３２０の符号「＝」で示されている。ＶＨは、通常の動作で予想されるＬＥＤ電圧ＶＬＥＤに可能な限り近くなるように選択されている。

誤差修正検出器２０は、誤差信号入力２３の電圧Ｖｉｎと基準入力２２の電圧Ｖｉｐとを互いに比較し、それにより修正信号Ｖｏを生成する。スイッチング時間８μｓでは、非反転入力の電圧Ｖｉｐに小さなディップが存在し、これにより修正信号の小さなピークが増加する。これはシミュレーションアーティファクトであり得るが、電流源のブランチで負荷が急激に変化したことが原因とも考えられる。いずれにしても、修正信号は非常に小さくて速いことから、何ら影響は及ぼさない。

第２のスイッチング時間である１８μｓでは、何ら挙動を示さないか、仮に示したとしても著しく低い挙動しか示さない。とはいえ、オン時のレギュレーションでは、誤差検出器の変調挙動が大きく損なわれることはなく、高速フィードバックにより正確な修正信号が供給されるため、出力電流や電圧が速やかに所望の値に制御され、その後は一定に保たれる。これに関連して、図３２０のシミュレーションでは、０．５μｓ未満のレギュレーションが示されている。

この提案された電源回路により、高精度の電流源が提供され、この電流源は、特に発光ダイオード用途の正確で色に忠実な駆動制御に適している。これに関して、既知のＰＷＭは、画素マトリクスやディスプレイなどで、個々の発光ダイオードのコントラスト調整にもさらに利用できる。パルス幅変調時のスイッチングプロセスによる電流源への影響は、提案された措置によって低減される。その結果、入力電圧の公称値よりも数パーセント程度の小さな動作電流の変動も、スイッチングプロセスにより安定性に影響を与えることなく実現することができる。

ある実装では、電流源のトランジスタ同士を空間的に密接に構築し、これらを互いに強く熱的に結合するようにすることが適している。バックアップブランチには、Ｓｉのｐｎダイオードや、アンプなどの他の手段を備え付けることで、バックアップ信号を動作時の負荷にかかる電圧降下に近似させることが適している。

ディスプレイのμ－ＬＥＤや画素全般を駆動制御するには、μ－ＬＥＤに流す電流を設定するだけでなく、スイッチング比率をデジタル制御することができる。固有消費電力が低いデジタルドライバ回路では、消費電力が低いにもかかわらず、多くの光電子素子、特にμ－ＬＥＤを駆動することができる。

図３０３は、１ビットメモリとして２つのクロスカップルドインバータ２を実装するスタティックランダムアクセスメモリの６Ｔメモリセル、ＳＲＡＭ－６Ｔメモリセル１の一構成形態の概略的な回路図を示している。ＳＲＡＭ－６－Ｔメモリセル１は、６５ｎｍのＣＭＯＳ技術で１ビットあたり１．０８μｍ２～１．７μｍ２の範囲のコンパクトなメモリサイズと、１ビットあたり０．２６μＷ～０．３７μＷの範囲の低消費電力とを有している。

図３０４は、μ－ＬＥＤ１１である光電子素子を駆動するように構成されたドライバ回路１０の一構成形態の概略的な回路図を示している。ドライバ回路１０は、フルデジタルで、ＣＭＯＳ技術を用いて製造されている。これに関連して、図３０４は回路図のみを示している。μ－ＬＥＤ１１は、所望の波長の光を生成するのに適した材料系で作られており、回路は異なる材料系で作られていてもよい。図示した機能では、両方の素子が電気的に接触している。このための方法を本願では開示している。

ドライバ回路１０は、２つのクロスカップルドＮＯＲゲート１２，１３を実装し、これらはμ－ＬＥＤ１１を流れる電流を制御するための第１のメモリセルまたはラッチを形成している。ドライバ回路１０は、図３０４に示されていない追加の第１のメモリセルを含んでいる。この追加の第１のメモリセルは、図３０４に示されている第１のメモリセルと同じ構造を有しており、更なるμ－ＬＥＤを流れる電流を制御するために使用される。

各ＮＯＲゲート１２，１３は、２つの入力と１つの出力とを有している。各ＮＯＲゲート１２，１３の出力は、他方のＮＯＲゲート１２，１３の入力の一方に結合されている。ＮＯＲゲート１２の他方の入力はセット信号Ｓ＿ｉを受信し、ＮＯＲゲート１３の他方の入力はリセット信号Ｒ＿ｉを受信する。ＮＯＲゲート１３は、その出力に信号Ｑを生成し、この信号はトランジスタ１４のゲートを制御する。２つのＮＯＲゲート１２および１３の入力Ｒ＿ｉ，Ｓ＿ｉと出力Ｑとで構成されるこの回路は、ＲＳフリップフロップに相当する。したがって、このように接続されたＮＯＲゲートは、図示した回路で置き換えることができる。

トランジスタ１４は、そのゲート電圧に応じて、μ－ＬＥＤ１１を流れる電流をオン／オフする。この電流はトランジスタ１５によって発生される。μ－ＬＥＤ１１とトランジスタ１４，１５のチャネルは、電源電圧ＶＤＤと接地ＧＮＤとの間に直列に接続されている。ドライバ回路１０は、トランジスタ１８，１９にそれぞれ結合された２つのプルアップＰＭＯＳトランジスタ１６，１７をさらに実装している。トランジスタ１６，１７は、ゲート端子でそれぞれｎｏｔ－Ｓ＿ｉ信号とｎｏｔ－Ｒ＿ｉ信号とを受信する。

μ－ＬＥＤ１１は、他のμ－ＬＥＤと一緒に画素アレイに配置されている。図３０４に示すように、各μ－ＬＥＤはドライバ回路に接続されている。行ｉの選択を可能にするために、トランジスタ１８，１９はそれぞれＮＯＲゲート１２，１３に結合されている。トランジスタ１８，１９は、ゲート端子の行セレクト信号の行＿ｉによって制御される。さらに、クロスカップルドＮＯＲゲート１２，１３の状態を保持するために、プルダウン抵抗２０，２１が提供されている。セットｎｏｔ－信号Ｓ＿ｉ（アクティブローセット）がＮＯＲゲート１２によって受信されると、ＮＯＲゲート１３の出力がＨｉｇｈ状態になるようにトリガされる。クロスカップルドＮＯＲゲート１２，１３は、ＮＯＲゲート１３が受信したリセットｎｏｔ－Ｒ＿ｉ（アクティブローセット）信号によってＬｏｗ状態にリセットされるまで、Ｈｉｇｈ状態を保持する。

図３０５は、光電子デバイス３０の一構成形態の概略的な回路図を示している。光電子デバイス３０は、図３０４に示すように、μ－ＬＥＤドライバ回路１０のアレイを含む画素回路アレイ３１を実装している。アレイは、一例として、２Ｋの行と２Ｋの列とを実装している。各ドライバ回路１０は、それぞれのμ－ＬＥＤに接続されている。さらに、μ－ＬＥＤアレイは、異なる第ＩＩＩ／ＩＶ族材料のチップでできており、アレイ内の各μ－ＬＥＤは、図３０４のトランジスタ１４のドレインで各画素ドライバ回路に接続されている。

行デコーダとドライバ３２は、行＿１～行＿２Ｋの行を順に選択する。μ－ＬＥＤを流れる電流を制御するＰＷＭ信号は、Ｎ個の読み込み可能な８ビットカウンタ３３によって生成され、この例では、Ｎは２Ｋである。Ｎ個のカウンタ３３は、選択された行ごとに、Ｎ列の画素に対して同時にセット信号Ｓ＿ｉとリセット信号Ｒ＿ｉ（またはｎｏｔ－Ｓ＿ｉとｎｏｔ－Ｒ＿ｉのバックアップ信号）を生成する。画素パルス幅の値、すなわち８ビットの画素グレーデータがカウンタ３３に読み込まれると、セット信号Ｓ＿ｉが作動して画素ストリームがオンになり、カウンタ３３は例えば４０ＭＨｚ～１００ＭＨｚの間の画素クロック周波数でスタートする。カウンタ３３が画素データ値に到達すると、リセット信号Ｒ＿ｉが作動し、画素ストリームをオフにする。

さらに、画素アレイのグローバルまたはコモンディミングを生成する９ビット（ＭＳＢ）のカウンタ３４がある。このようにして、カウンタ３４に読み込まれた９ビットの画素ディミング調光データは、画素アレイの背景の輝度を決定する。ディミングパルス幅が０の場合は、行の画素が点灯するように行スキャンが実行される。それ以外の場合は、まずグローバル画素照明が行われ、次いで行ごとのスキャンが実行される。カウンタ３３で生成されたセット信号Ｓ＿ｉとリセット信号Ｒ＿ｉと、カウンタ３４で生成されたグローバルまたはコモンディミング信号とは、Ｎ個のバッファとマルチプレクサ３５に供給され、これらの信号を画素回路アレイ３１の列に送信する。

グローバルディミングデータをビデオ／画像信号プロセッサＩＣまたはμ－ＬＥＤドライバＩＣでグレースケールデータと合成することで、別途グローバルディミングパルスが必要とされず、グレースケールデータのみを行ごとに更新することも可能である。カウンタ３３，３４は、読み込み＿カウンタ信号によって制御される。さらに、カウンタ３３はクロック信号ｃｌｋを受信する。カウンタ３４は、クロック信号ｃｌｋ－ＭＳＢを受信する。

暗い画素をゲート制御するために、ドライバ回路は、各μ－ＬＥＤに対して第２のメモリセルまたはラッチを実装することができる。図３０６は、図３０４に示されたドライバ回路１０に基づくドライバ回路４０の一構成形態の概略的な回路図を示している。ドライバ回路４０は、第１のメモリセル４１と第２のメモリセル４２とを実装している。第１のメモリセル４１と第２のメモリセル４２との両方は、セット入力Ｓ、リセット入力Ｒおよび出力Ｑを有している。さらに、第１のメモリセル４１のリセット入力Ｒは、第２のメモリセル４２のセット入力Ｓに接続されている。第１および第２のメモリセル４１，４２の出力Ｑは、ＡＮＤゲート４３の入力に接続されている。ＡＮＤゲート４３の出力は、トランジスタ１４のゲートに接続されている。

図３０６に示した機能的なタイミング図からわかるように、各フレームの最初にグローバルリセットが実行され、すべての画素が暗くなる。次いで、第２のメモリセル４２のセット入力Ｓにグローバルセット信号Ｓ＿ｄを印加して、すべての画素を「通常の画素」にする。引き続き、画素回路アレイの第２のメモリセル４２を行ごとに読み込みまたはリセットして、選択的な暗い画素を実装している。光電子デバイスの一構成形態は、空間平均化画素バイアス電流を実装している。この光電子デバイスは、例えば２２ｎＡ～１μＡの画素電流範囲をカバーするグローバルＮビットデジタル－アナログ変換器（ＤＡＣ）を実装している。図３０７に示すように、周辺の同一バイアス電流を加算して、空間平均化バイアスを生成する。

画素電流のオン／オフは、暗い画素の場合は第２のメモリセルまたはラッチの状態によって制御され、正常なアクティブな画素の場合はＰＷＭ信号によって制御される。図３０８は、光電子デバイスのタイミング図を示している。タイミング図のライン１は、１フレームの長さを示している。フレームの間にコンテンツ、例えばビデオシーケンスがディスプレイに表示される。

フレームの開始時にグローバルリセットが実行され、ディスプレイのすべての画素が暗くなる（ライン２を参照）。次いで、暗い画素が行ごとに読み込まれ、このフレームの間でこれらの画素が恒常的に暗くなるようにする（ライン３～４を参照）。引き続き、背景が同じ明るさになるように、グローバルディミングが適用される（ライン５を参照）。次いで、グレースケールのデータが読み込まれ、行＿１で始まり、行＿２Ｋで終わるＰＷＭ信号が生成される（ライン６～７を参照）。最後にライン８では、画素がオンになったときの様子を示している。フレームが終了すると、次のフレームが始まる。図３０９は、μ－ＬＥＤ１１を駆動するように構成されたドライバ回路５０の更なる構成形態の概略的な回路図を示している。ドライバ回路５０はフルデジタルで、図３０４に示したドライバ回路１０よりもさらに少ない面積で済む。

ドライバ回路５０において、第１のメモリセルは、電源電圧ＶＤＤと接地ＧＮＤとの間に直列に接続されたＮＭＯＳトランジスタ５１とＰＭＯＳトランジスタ５２とを実装しており、このことは、２つのトランジスタ５１，５２のチャネルが直列に接続されていることを意味している。さらに、トランジスタ５１と５２との間には、インバータ５３の入力が接続されている。インバータ５３の出力は、トランジスタ５１，５２のゲートに接続されている。

さらに、電源電圧ＶＤＤと接地ＧＮＤとの間には、ＮＭＯＳトランジスタ５４とＰＭＯＳトランジスタ５５とが直列に接続されている。トランジスタ５４，５５は、それらのゲート端子に、それぞれセット信号Ｓ１とリセット信号ｎｏｔ－Ｒ１とを受信する。暗い画素をゲート制御するために、ドライバ回路５０は、第１のメモリセルと同じ構造を有しておりかつ図３０９にも示されている第２のメモリセルまたはラッチを実装している。第２のメモリセルは、直列に接続されたＮＭＯＳトランジスタ５６およびＰＭＯＳトランジスタ５７と、インバータ５８と、直列に接続されたＮＭＯＳトランジスタ５９およびＰＭＯＳトランジスタ６０とを実装している。

トランジスタ５９，６０は、それらのゲート端子に、それぞれセット信号Ｓ２とリセット信号ｎｏｔ－Ｒ２とを受信する。第１のメモリセルのインバータ５３の出力は信号Ｑ１を生成し、第２のメモリセルのインバータ５８の出力は信号Ｑ２を生成している。信号Ｑ１とＱ２とは、ＮＡＮＤゲート６１の入力に供給される。ＮＡＮＤゲート６１の下流にはインバータ６２が配置されており、インバータ６２の出力はトランジスタ１４のゲートに結合され、そのゲート電圧に応じてμ－ＬＥＤ１１を流れる電流をオン／オフする。

上で示した図３０９のタイミング図からは、まず、第１のメモリセルにリセット信号ｎｏｔ－Ｒ１を印加することで、グローバルリセットが実行されることがわかる。次いで、セット信号Ｓ１を印加して、第１のメモリセルを出力Ｑ１でＨｉｇｈ状態にトリガする。第１のメモリセルは、リセット信号ｎｏｔ－Ｒ１によってＬｏｗ状態にリセットされるまで、Ｈｉｇｈ状態を維持する。図３０９の下段のタイミング図は、暗い画素読み込み時の第２のメモリセルの機能を示している。まず、信号Ｓ２によってグローバルセット信号が印加される。次いで、リセット信号ｎｏｔ－Ｒ２によって暗部の画素が行ごとに読み込まれる。

図３１０は、図３０９に示したドライバ回路５０の変形例であるドライバ回路７０の更なる構成形態の概略的な回路図を示している。ドライバ回路７０は、ドライバ回路５０と同じ第１および第２のメモリセルを含んでいるが、ドライバ回路７０は、第１および第２のメモリセルの出力信号を結合するためのＮＡＮＤゲートを含んでいない。代わりに、ドライバ回路７０は、トランジスタ５４と直列に接続された追加のＮＭＯＳトランジスタ７１を含んでいる。特に、トランジスタ７１は、トランジスタ５４と接地ＧＮＤとの間に配置されている。トランジスタ７１のゲートは、第２のメモリセルの出力信号Ｑ２によって制御される。

図３２１は、基底面の小さい画素ドライバを含む制御回路２５００の形をした電流制御のためのアナログランプの一構成を示している。これは、半導体材料で作られており、ここに記載されているさまざまな技術を使用している。このようなコンセプトは、光制御のためのアナログランプに基づいており、特に省スペースで実現されており、動作時のヒステリシスによりノイズを低減し、ダブルバッファリングを可能にしている。ダブルバッファリングにより、より長いデューティサイクルが可能となり、全体の消費電力を削減することができる。この態様は、特に他の省電力機能と組み合わせると有利になり得る。

この制御回路は、パルスジェネレータ２５３０と、入力段としての列データバッファとを組み合わせたものとしての画素ドライバを有している。本構成では、例えば行または列の複数の画素２５０６にも使用可能な共通のランプジェネレータ２５０２が制御回路の一部となっている。この制御回路は、その出力２５２１をμ－ＬＥＤ画素の調整可能な電流源の制御入力に結合している。調整可能な電流源の制御入力に印加されるパルス信号ＤＷに基づいて、電流源を選択的にアクティブおよび非アクティブにすることができる。パルス信号ＤＷに応答して、μ－ＬＥＤはオン／オフされる。代替的な構成では、電流源をスイッチまたは同様の素子で置き換えて、μ－ＬＥＤが選択的にオンまたはオフになるようにしてもよい。信号ＤＷのパルス長は、画素のμ－ＬＥＤ素子の輝度に対応している。

制御回路２５００は、行セレクト信号ＲＳの行セレクト入力２５０３と、データ信号ＡＶの列データ入力２５０４とを有している。これらの入力は、従来のアプローチと同様であり、実際に同様の方法で使用することができる。制御回路は、トリガまたは「ランプスタート」信号ＲａＳのためのトリガ入力２５０１と、ランプ信号のためのランプ信号入力２５０５とを有している。

図３４５に示した従来のセルと同様に、列データ入力は、スイッチ２５１０を介してコンデンサ２５０９に接続され、コンデンサ２５０９内にμ－ＬＥＤの輝度に対応したデータ情報が蓄えられる。

スイッチ２５１０は、ここで説明したように、Ｓｉ技術の電界効果トランジスタとして実装されているが、ＧａまたはＩｎ技術の電界効果トランジスタとしても実装されている。スイッチ２５１０のゲートまたは制御入力は、行セレクト入力に接続され、行セレクト信号ＲＳを取得する。しかしながら、従来のアプローチでは、コンデンサに蓄えられた電荷を利用して発光デバイスを直接流れる電流を制御していたのに対し、コンデンサ２５０９はスイッチ２５１０と一緒に入力バッファとして利用されている。入力バッファの出力２５１１、特にコンデンサとスイッチは、パルスジェネレータ２５３０に接続され、パルスを発生させる。

パルスジェネレータ２５３０は、例えば差動増幅器と、ＲＳフリップフロップとして実装された出力バッファステージ２５０７とを含むコンパレータ２５０８を有しており、その動作はＮＯＲゲートとＮＡＮＤゲートとで表現することができる。差動増幅器は、スイッチ２５１０と同じ技術で実装されている。このために、差動増幅器は、例えば、本願に記載されているようなトランジスタを含んでいてもよい。コンパレータの反転入力２５１１はコンデンサ２５０９に接続され、非反転入力２５１２はランプ入力信号２５０５に接続されている。コンパレータ２５０８は、後で詳しく説明するように、消費電力を減らすために選択的にオフにすることができる。

コンパレータ２５０８は、その出力にステータス信号または比較結果ＣＳを提供する。コンパレータの出力は、ＲＳフリップフロップ２５０７のリセット入力Ｒに直接接続される。セット入力Ｓは、トリガ入力２５０１に接続される。

制御回路の動作については、図３２２に経時的に示されている各種信号を参照して、より詳細に説明する。このために、行セレクト信号ＲＳが印加され、コンデンサ２５０９には一定の電荷が蓄積されると仮定する。コンパレータの非反転入力には、一定の信号ＩＳが印加されている（参照番号２５１２に対応）。信号ＩＳは、制御回路に付随するμ－ＬＥＤの輝度に対応している。

時間Ｔ１で、トリガ信号ＲａＳが低レベルのＬＯＷから高レベルのＨＩＧＨに変化し、続いてＲＳフリップフロップ２５０７のセット入力ＳもＨＩＧＨになる。時間Ｔ３で、トリガ信号ＲａＳは再びＬＯＷレベルに変化する。Ｔ１と同時にランプ信号Ｒｓｉｇが印加される。ランプ信号Ｒｓｉｇは、トリガがＨＩＧＨになっている時間にわたって直線的に増加する。すなわち、ランプ信号Ｒｓｉｇは、ＬＯＷに対応する第１の値から始まり、第２のレベル、すなわちＨＩＧＨレベルまで上昇する。ランプ信号Ｒｓｉｇは、コンパレータの非反転入力にも印加される。Ｔ１からＴ２にかけての期間に、コンパレータはコンデンサ２５０９にバッファリングされた信号ＩＳとランプ信号Ｒｓｉｇとを比較する。非反転入力の信号が反転入力よりも小さい間は、ＲＳフリップフロップのリセット入力Ｒに印加される出力信号はＬＯＷのままである。時間Ｔ２で、リセット入力Ｒは、コンパレータの出力がＬＯＷからＨＩＧＨに変化したときの結果信号ＣＳの立ち上がりエッジを受信する。その時、ランプ信号はバッファリングされた信号ＩＳよりも高くなる。

この遷移の結果として、ＲＳフリップフロップの出力Ｑは、電流源の制御信号ＤＷを時間Ｔ２からＬＯＷ値にリセットする。このように、出力信号ＤＷが電流源を再びオフにする時間Ｔ２は、一様に上昇するランプＲｓｉｇを前提とした場合、コンデンサ２５０９に蓄積される電荷に依存することがわかる。このように、パルスはランプ信号ＲＳｉｇと信号ＩＳとによって定義され、その長さは実質的にＴ０からＴ２までの期間に対応している。

時間Ｔ３で、トリガ信号はＨＩＧＨから「ＬＯＷ」になる。

同時に、ランプ信号がオフになり、コンパレータは「ＬＯＷ」信号を出力することになる。そのため、Ｒ入力およびＳ入力の信号はいずれもＬＯＷになる。コンパレータのヒステリシスが小さいため，入力Ｓのトリガ信号の遷移が少し速くなり、入力Ｒの信号ＣＳの遷移とは無関係に、フリップフロップは出力信号ＤＷをＬＯＷのままにしてしまう。時間Ｔ５で、入力Ｓでトリガ信号ＲａＳが繰り返され、同様にランプ信号Ｒｓｉｇも初期値で再び開始される。

時間Ｔ３～時間Ｔ５の期間は、各行の対応する列を再プログラミングするためのブランキング時間である。このために、時間Ｔ７で行セレクト信号がトリガされ、スイッチ２５１０を介して列データ線がコンデンサに接続されることになる。コンデンサ２５０９は、新しい値に充電または放電される。この例では、コンデンサ２５０９は、異なる（より低い）輝度に対応した、はるかに小さな値に放電される。充電は、時間Ｔ７で開始され、時間Ｔ４で終了し、このとき、行セレクト信号ＲＳが再びＬＯＷになり、スイッチが開かれる。目下の行のサイクルが時間Ｔ５で再スタートする間に、別の行をアドレス指定して再プログラミングすることができる。

信号ＩＳのレベルが比較的低いため、コンパレータ２５０８は、新しいサイクルの時間Ｔ６でいち早くその出力を変更する。その結果、出力Ｑは時間Ｔ６で「ＬＯＷ」になり、この時間はトリガ信号ＲａＳの前の時間周期よりもはるかに短い時間である。制御信号ＤＷを有する出力Ｑは、当該出力に結合されたμ－ＬＥＤの電流を制御する。出力信号ＤＷがＨＩＧＨであり続ける時間が長ければ長いほど、μ－ＬＥＤに電流が流れ、対応する色の輝度が高くなる。コンパレータ２５０８と、おそらくＲＳフリップフロップも、消費電力を減らすために再プログラミングとブランキング時間との間はオフにしていてもよい。このために、少なくともコンパレータは、トリガ入力に接続された電力制御ユニット２５２０を有している。トリガ信号ＲｓｉｇがＨＩＧＨである限り、コンパレータ２５０８には電流が供給され、その動作が実行される。コンパレータは、ブランキング時間中はトリガ信号に応答してオフになる。

いくつかの例では、ブランキング時間がトリガ信号の実際の時間よりも大幅に長い場合があるため、パルスジェネレータ全体をオフにしていてもよい。

代替的な構成では、再び図３２２の時間Ｔ２を参照すると、コンパレータは、バッファリングされた信号ＩＳの閾値にランプ信号が到達するとすぐに、その出力信号ＣＳをＬＯＷからＨＩＧＨに切り替える。トリガ信号ＳがまだＨＩＧＨであるため、ＲＳフリップフロップは出力信号をＬＯＷに切り替える。このとおり、リセット入力Ｒのレベルにかかわらず、出力ＱはＬＯＷのままである。そのため、リセット後に入力Ｒの信号が遷移してコンパレータがオフになることもある。一部の変形例では、電力制御ユニット２５２０は、出力Ｑに結合されて、出力Ｑの状態に基づいてコンパレータへの電流供給を制御することもできる。

異なる行をアドレス指定する際には、セグメンテーションや追加のランプを利用することができる。これにより、時空間的な多重化の実装が可能となり、電流スパイクの発生が低減され、消費電力の変動が少なくなる。この例では、コンパレータの特定の入力に信号を印加しているが、当業者であれば、この原理の構成を変更することが可能であることを認識することができる。例えば、反転入力と非反転入力とを入れ替えて、逆の動作をさせることができる。ＲＳフリップフロップには、２つのトランジスタと抵抗とが必要であり、設計時にＲＳフリップフロップに小さな非対称性を実装し（例えば１つの抵抗の値を調整することで）、スイッチング動作を調整し、未定義の状態が防がれる。

いくつかのμ－ディスプレイでは、μ－ＬＥＤにダメージを与える個々の画素欠陥が生じる場合がある。このような欠陥は避けることができない。しかしながら、μ－ディスプレイのサイズでは、修理しようにも非常に困難である。そこで、サブ画素を冗長に設計する、すなわち同一色のサブ画素を複数設けるだけでなく、フェイルオーバーによる冗長なμ－ＬＥＤブランチを提供することが提案されている。さらに、これらの冗長な画素は、同じ電流源に接続することも可能である。テストでは、各μ－ＬＥＤの機能性が試験される。試験の結果、２つの機能しているμ－ＬＥＤが得られた場合、一方のμ－ＬＥＤを特定的に非アクティブにして、異なる電流の流れによる他方のμ－ＬＥＤの色の変化や輝度の低下を補うことができる。一方、欠陥が検出された場合は、冗長なμ－ＬＥＤが継続して使用される。

図３２３は、このような冗長性と同時にフェイルオーバーを提供するデバイス案の一構成例を示している。この図では、第１のブランチと第２のブランチとをそれぞれ有する２つの画素セルが示されており、各々のブランチに、μ－ＬＥＤ Ｄ１ａまたはＤ１ｂがそれぞれ備わっている。μ－ＬＥＤ Ｄ１ａとＤ１ｂとは、共通の基準電位端子ＧＮＤに接続されている。それらの他の端子は、それぞれ電子ヒューズＦａとＦｂとに接続されている。例えば、これらはヒューズを流れる電流が十分に大きくなると溶断してしまう溶断ヒューズである。さらに、第２のブランチ、すなわちヒューズＦｂとμ－ＬＥＤ Ｄ１ｂとを有するブランチは、エンボス構造素子ＥＰＴを示している。これは、本構成ではＭＳＯＦＥＴトランジスタとして構成されており、そのドレイン端子はヒューズとμ－ＬＥＤとの間に接続されている。そのソースコンタクトは共通の基準電位となり、ゲートにはエンボス信号線ＥＰ ｄｉｅを介してセレクト信号Ｖｂｕｒｎが供給可能である。原則的には、回路に応じて、エンボス信号線ＥＰによって、行または代替的に列をアドレス指定、駆動制御または選択することができる。

さらに、画素セルは、電流ドライバトランジスタＴ１を備えた２Ｔ１Ｃ回路を含んでいる。これは、一方では電源電位に接続され、他方では第１および第２のブランチとそのヒューズＦａおよびＦｂとに接続されている。電荷蓄積手段Ｃは、第１のトランジスタＴ１のゲートと第１のトランジスタＴ１のソース端子に電気的に接続されている。さらに、「ｔ１Ｃセル」には、データ端子ＶｄａｔａとトランジスタＴ１のゲートとの間に接続されたトランジスタＴ２も含まれている。そのゲートにはセレクト信号を供給することができる。

画素の各色ごとに、電気ヒューズＦａおよびＦｂに２つのそれぞれ電気的に直列に接続されたμ－ＬＥＤ Ｄ１ａおよびＤ１ｂが設けられていてもよい。このようにして、各画素のすべてのサブ画素に対して冗長性を持たせる。

μ－ＬＥＤがそれぞれ行と列とに沿って共通のエンボス信号線ＥＰに電気的に接続されている場合、例えば列の各画素セルは、アクティブディスプレイの外側の共通のキャリア上に配置されたスイッチングトランジスタへの共通の供給リード線によって、電源電位端子ＶＤＤに電気的に接続され、アドレス指定されていてもよい。そのため、列の各ヒューズを作動させたり、溶断したりすることができる。

以下では、この回路の動作モードについて詳しく説明する。

第１のケースでは、２つのμ－ＬＥＤのうちの１つに欠陥があり、具体的には「ＯＰＥＮ」と示され、つまり、欠陥のあるμ－ＬＥＤには電流が流れないような状態になっている。この場合、テストは対応する結果を出し、それぞれの場合において他方のμ－ＬＥＤが自動的に使用される。一方で、「ＳＨＯＲＴ」、すなわち短絡が起こっている場合もある。この短絡が起こると、短絡したダイオードを通る抵抗が非常に小さくなるため、それぞれのヒューズを流れる電流が著しく大きくなってしまう。この結果、ＳＨＯＲＴ時にはヒューズも切断されてしまう。

３つ目のケースは、両方のμ－ＬＥＤが期待通りに機能する状態に関するものである。このケースでは、電流源の電流が両ブランチに分かれてしまうため、色の誤差が生じてしまう可能性がある。ここで、占有波長は、選択された電流によって異なる。したがって、かかるケースでは、エンボス構造素子ＥＰＴが導電性になるように、信号Ｖｂｕｒｎ（高電位、例えばＶＤＤ）が印加される。トランジスタＴ１は、データ線およびセレクト線上の対応する信号によって同時に完全にスイッチングされ、ヒューズには高電位が印加される。その結果、大電流が流れてヒューズＦｂが破壊され、ダイオードＤ１ｂが安全に切断される。

ＰＭＯＳ技術の構成では、電位および信号は、それに応じて極性が反転する。

ヒューズは、異なる幅を有する金属ストリップとして形成されていてもよい。例えば、長さを３３μｍ、幅を一方の長手方向端部で２０μｍ、他方の長手方向端部で９μｍ、長さ１２μｍの中央領域で２μｍとすることができる。長手方向の両端部は、正方形や長方形に作られ、通路を有していてもよい。正方形の長手方向端部は、トランジスタＴ１に向かって形成され、長方形の長手方向端部は、発光ダイオードに向かって形成されていてもよい。材料は、例えばＩＧＺＯであってもよい。

特にゲートとソースとが持続的に電気的に接続されているダイオード回路では、上記の金属ストリップの代わりに、薄膜トランジスタを使用することもできる。各μ－ＬＥＤに、固有の薄膜トランジスタを設けることができる。これは、制御可能な電流源としても、電気的なヒューズとしても機能することができる。信号によって、例えば薄膜トランジスタをゼロ電位にすることで、増加した電流の流れによって薄膜トランジスタを焼損させ、μ－ＬＥＤをオフにすることができる。原則的には、一般に知られているすべての電気ヒューズを使用可能である。起動またはトリガしてもヒューズが破壊されることはないが、いずれにしても、関連するμ－ＬＥＤを確実に非通電にする必要がある。

このようにして、例えばレーザー切断などの追加のステップステップを経ることなく、エンド・オブ・ラインテストを実行することができる。さらに、エンボス構造素子としてエンボスダイオードとの組み合わせも可能である。

図３２３は、右側に第１の画素セルの隣接セルを示している。各行には、セレクト信号線Ｖｓｅｌ、エンボス信号線ＥＰおよびデータ信号線Ｖｄａｔａを接続することができる。セレクト信号線は、ＶｓｅｌとＶｄａｔａとを用いて、関連するヒューズを起動させるための関連する行を選択するための信号を生成する。エンボス信号線ＥＰは、ヒューズブローイング電流（Durchschmelzstrom）Ｉ＿ｂｕｒｎを生成するためのヒューズブローイング電圧Ｖ＿ｂｕｒｎを供給する。

図３２４は、電流源とμ－ＬＥＤとの配置構造を逆にしたデバイス案の第２の構成例を示している。図３２３は、コモンカソードを有する構成を示しているが、図３２４は、μ－ＬＥＤとコモンアノードとを有する配置構造を示している。

μ－ＬＥＤ Ｄ１ａおよびＤ１ｂのアノード端子は、電源電位端子ＶＤＤに接続されている。第１のトランジスタＴ１の第１の電流線コンタクトは、基準電位端子ＧＮＤに接続されている。第１のトランジスタＴ１のドレイン端子は、電気ヒューズＦａおよびＦｂの共通端子につながっている。セレクトホールド回路は、第１のトランジスタＴ１の制御コンタクトと、第１のトランジスタＴ１のソース端子とに接続されている電荷蓄積手段Ｃを有している。

この配置構造の動作は同様であるが、トランジスタＥＰＴは、ヒューズＦｂおよびμ－ＬＥＤ Ｄ１ｂと電源電位との間に接続されている。エンボス信号線ＥＰを介してエンボストランジスタＥＰＴのゲートに電圧Ｖ＿ｂｕｒｎを印加することで、溶断ヒューズである電気ヒューズＦｂを溶断することができる。

図３２５は、セレクトヒューズによって選択可能なμ－ＬＥＤの冗長なブランチを備えたデバイスの第３の構成例を示している。図３２５の構成とは対照的に、ヒューズとμ－ＬＥＤとから構成される直列接続は、各ブランチで逆になっている。このように、ヒューズは電源電位端子に直接接続され、各ブランチのμ－ＬＥＤはカソード側で共通のベースポイントと電流ドライバトランジスタＴ１に接続されている。さらに、エンボストランジスタＥＰＴは、そのドレイン端子がヒューズＦｂとμ－ＬＥＤ Ｄ１ｂとの間に接続されている。そのソース端子は、μ－ＬＥＤの共通のベースポイントである電流ドライバトランジスタＴ１にもつながっている。２Ｔ１Ｃセルの構造は、前の図と同じである。ヒューズを溶断するために、ダイオードＤ１ｂにエンボストランジスタＥＰＴと信号Ｖｂｕｒｎとをブリッジさせ、高いヒューズ溶断電流がヒューズＦｂに流れるようにしている。

発光ダイオードは、ここではＶＤＤまたはＧＮＤの電位端子に共通して接続されていないので、μ－ＬＥＤの共通電極、すなわち、１つの電極を複数の画素に割り当てることは実現できない。この配置構造は、例えば、プロセス技術上の理由で共通電極を必要としない場合に適している。

図３２６は、図３２３の構成を若干変更したものである。ここでは、トランジスタがＰＭＯＳ、特にトランジスタＴ１として構成され、電荷蓄積手段がゲートと固定電源との間に接続されている。この構成の利点は、電荷蓄積手段Ｃにかかる電圧が、順方向電圧や温度変動によるその変化によって僅かに異なる可能性がある図３２３の構成とは対照的に、電荷蓄積手段にかかる電圧が独立していることである。温度変動に左右されないという同様の利点は、図３２４の構成にも示されている。

図３２７は、図３２６の構成の更なる代替的な構成を示している。エンボス構造素子は、ここでは、エンボスダイオードＥＰＤであり、このエンボスダイオードＥＰＤは、一方の端子が、エンボスダイオードＥＰＤが割り当てられているμ－ＬＥＤ Ｄ１ｂの第２の端子に接続され、その他方の端子が、アドレス指定を可能にするエンボス信号線ＥＰに接続されている。図３２７によれば、エンボスダイオードＥＰＤの第１の端子は、ヒューズＦｂとμ－ＬＥＤ Ｄ１ｂとの間に接続され、エンボスダイオードＥＰＤの第２端子は、エンボス信号線ＥＰに接続されている。後者には、電気ヒューズを溶断する溶断電圧Ｖ＿ｂｕｒｎも印加される。

動作時には、第１のトランジスタＴ１のスイッチングによって、トリガとなる電気溶断ヒューズＦｂの選択が行われる。このために、データ線ＤａｔａとセレクトラインＳｅｌとによって、電荷蓄積手段Ｃへの電圧の対応するプログラミングが行われる。通常の動作とは異なり、ＶＤＤ端子は０ボルトまたは負の電圧に設定されている。この場合、エンボス信号線ＥＰには、ＶＤＤの電圧よりも正の電圧Ｖ＿ｂｕｒｎが印加される。このようにして、大電流ＩＦもしくはＩ＿ｂｕｒｎが、電気ヒューズＦｂおよび導電接続された第１のトランジスタＴ１を介してエンボスダイオードＥＰＤに流れ、選択された画素セルのヒューズＦｂがトリガされる。ヒューズＦｂが溶断して、関連する発光ダイオードＤ１ｂがオフになる。さらに、大電流が発光ダイオードＤ１ｂまたはＤ１ａを流れてこれにダメージを与えることがないように、第１の電位端子ＧＮＤの電位も０ボルトより大きく、例えば溶融電圧Ｖ＿ｂｕｒｎに等しいのが理想的である。

本構成例によれば、電気ヒューズＦｂをトリガするのに必要な電流（ＩＦ，Ｉ＿ｂｕｒｎ）は、「通常運転」時に流れる電流とは逆方向に流れる。この方法によれば、ＥＯＬテストの一環として、例えばレーザー切断などの追加のプロセスステップは必要ない。

図３２８は、図３２７による構成に一部変更を加えたものを示しており、エンボスダイオードの向きだけが逆になっている。ここでは、エンボスダイオードは、アノード側で第２のブランチのヒューズＦｂとμ－ＬＥＤ Ｄ１ｂとの間に接続されている。図３２８に記載の配置構造は、電流ドライバトランジスタＴ１としてのＰＭＯＳ薄膜トランジスタと、μ－ＬＥＤのためのコモンカソード配置構造とによって構築されている。ディスプレイの行のエンボス信号線ＥＰは、すべてここで接続されている。トリガとなる電気ヒューズＦｂの選択は、第１のトランジスタＴ１のスイッチングによって行われる。そのために、電荷蓄積手段ＣをｏＶなどの電圧にして、Ｔ１が導通するようにする。ＶＤＤ端子には１０ボルトなどの正電圧が印加されている。エンボス信号線ＥＰに印加される電圧Ｖ＿ｂｕｒｎは、ここでは電源電位端子ＶＤＤの電圧よりも負の値であり、例えば０ボルトである。このようにして、大電流Ｉ＿ｂｕｒｎが、エンボスダイオードＥＰＤ、電気溶断ヒューズＦｂおよび導電接続された第１のトランジスタＴ１を介して流れ、選択された画素セルのヒューズＦｂがトリガされ、ひいては溶断される。

その一方で、第１の電位端子ＧＮＤの電位は、発光ダイオードＤ１ａおよびＤ１ｂが逆方向に接続され、ひいては第１のトランジスタＴ１が導通しているにもかかわらず、大電流が発光ダイオードＤ１ｂまたはＤ１ａを流れてこれにダメージを与えるおそれがないように、第２の電位端子ＶＤＤの電位と同じくらいの高さにするのが理想的である。本構成例によれば、ヒューズＦｄをトリガするのに必要な電流（ＩＦ）Ｉ＿ｂｕｒｎは、配置構造の「通常運転」で流れるのと同じ方向に流れる。

図３２９は、複数のμ－ＬＥＤを電子的に構成するための方法の一例を示している。最初のステップＳ１では、第１のブランチと第２のブランチのそれぞれのμ－ＬＥＤの機能性がテストされる。この結果、いくつかの可能性が考えられるが、その中でも最も一般的なのは次のものとなる。この場合、どちらのμ－ＬＥＤも期待通りに機能する。これが当てはまる場合、第２のステップＳ２では、エンボス信号がエンボス電子構造素子に印加される。その後、電流ドライバまたは電流源によって電流が供給され、この電流が導電性の電流エンボス素子を介して流れる。この場合、電流は、μ－ＬＥＤにダメージは与えないが、対応するブランチのヒューズは破壊されるように選択される。これにより、対応するブランチが非アクティブになる。一方、欠陥が見つかった場合は、２つのブランチのうち１つだけが機能する。もう１つは「ＯＰＥＮ」、すなわち、欠陥のあるブランチに電流が全く流れていない状態であるか、または「ＳＨＯＲＴ」、すなわち、短絡が起こっている状態のいずれかである。後者の場合は、このブランチの電流増加と低い抵抗とにより、欠陥のあるブランチのヒューズが破壊され得、そのため、ＳＨＯＲＴとＯＰＥＮとの状態間で変化し、配置構造全体の機能にもはや影響を与えない。

上記の方法により、エンボス信号線を全画素に接続されたグローバル線として構成することができる。アドレス指定は、アクティブなディスプレイの外側にあるパネル上のトランジスタ回路を介した供給リード線と、２Ｔ１Ｃセルの電荷蓄積手段のセレクトリード線および対応するプログラミングとによって行われる。

このようにして、配線の手間が減ることになる。同様に、必要な層もしくは膜の数を減らすことができ、これはコスト削減にもつながり得る。しかしながら、スイッチングトランジスタは、これが列の電流を流すことができるように構成されなければならない。さらに、このプロセスの間、パネルもしくは共通のキャリアの電力損失が増加する。

２つの溶断ヒューズを使った上述の回路の構成は、さまざまなμ－ＬＥＤの構成に使用できる。

図３３０は、コンセプト案による回路を、本願で開示されているスロットアンテナ配置構造と組み合わせた構成形態を示している。ここで、スロットアンテナは、下部コンタクト領域１００５と上部コンタクト領域１０１１とを有する半導体層スタックを有している。各スロットアンテナの上部コンタクト領域１０１１は、透明なカバー電極１００２を介して、基板１００７内の共通の接地電位端子ＧＮＤに接続されている。そのうえ、基板１００７には、スロットアンテナを駆動制御してテストするための更なる回路素子も搭載されている。こうして、２つのスロットアンテナのコンタクト領域１００５は、それぞれ溶断ヒューズＦａもしくはＦｂに接続されたことになる。さらに、溶断ヒューズＦｂと、右スロットアンテナのコンタクト領域１００５との間には、エンボスダイオードＥＰＤとエンボス信号線ＥＰとにつながるタップが設けられている。

溶断ヒューズＦａおよびＦｂのそれぞれ他方の端子は、電流ドライバトランジスタＴ１の出力に接続されている。電流ドライバトランジスタＴ１は、セレクトトランジスタＴ２および電源電位ＶＤＤと電流ドライバトランジスタＴ１の制御端子との間に配置されたコンデンサとともに、２つのスロットアンテナに給電するための２Ｔ１Ｃセルを形成している。一態様では、電流ドライバトランジスタＴ１は、本願で開示されているデュアルゲートトランジスタである。

これまでの例で説明してきたように、テストステップでは、２つのスロットアンテナが機能しているかどうかが評価される。このような場合は、溶断ヒューズＦｂが絶縁素子ＥＰＤによって破壊されるため、右スロットアンテナは電流供給から遮断される。２つのスロットアンテナのうち１つに欠陥がある場合、残りの機能するスロットアンテナに２Ｔ１Ｃセルを介して電流供給が行われる。

図３３１は、同様の構成で、水平方向に並んだマイクロロッドの形でμ－ＬＥＤを提供したものを示している。図４２の構成形態で既に説明したように、これらのマイクロロッドは、それぞれのコンタクト２とともに、ここでは図示していない基板上のコンタクト領域３に接続されている。コンタクト領域３は、共通の基準電位ＧＮＤに接続されている。各マイクロロッドの背面コンタクト端子は、それぞれのヒューズＦａまたはＦｂに接続されている。この場合、μ－ＬＥＤ Ｄ１ｂは冗長なダイオードで、その背面コンタクト端子はエンボストランジスタＥＰＴにつながっている。ヒューズＦｂを溶断するために、制御端子にエンボス信号Ｖｂｕｒｎが印加され、これにより、電流ドライバトランジスタＴ１からエンボス信号線ＥＰに至るまで、溶断ヒューズに大電流が流れる。このようにして、水平方向に並んだマイクロロッドＤ１ｂは、電流供給から切り離される。マイクロロッドＤ１ａが製造上の理由で短絡または断線により破損した場合、２Ｔ１ＣセルがマイクロロッドＤ１ｂに電流ドライバトランジスタＴ１を供給する。

図３３２は、一列のベースモジュール５が設けられている更なる構成を示している。隣り合う２つの第１のコンタクトは、それぞれの溶断ヒューズＦａおよびＦｂを介して電源電位端子ＶＤＤに接続されている。溶断ヒューズＦｂとそれぞれのコンタクトとの間には、それぞれの電流源の電流ドライバトランジスタＴ１の出力に接続されたエンボストランジスタが接続されている。本構成では、それぞれの場合において、１組のベースモジュールが、電流ドライバトランジスタＴ１、セレクトトランジスタＴ２およびコンデンサの２Ｔ１Ｃセルを含む共通の電流源に接続されている。２つのベースモジュールをテストして正常であれば、エンボストランジスタＥＰＴの制御端子を介してスイッチング信号が印加され、ひいてはトランジスタＴ１を介して溶断電流がそれぞれの溶断ヒューズＦｂにスイッチングされる。

特にＡＲシステムでは、ヘッドアップディスプレイや、網膜に直接ラスター画像を投影するライトフィールドディスプレイを搭載したメガネなど、高解像度の小型設計のディスプレイ配置構造が望まれている。画素サイズの光源を有するμ－ディスプレイには、ＧａＮまたはＩｎＧａＮをベースとした、いわゆるマトリクス型のμ－ディスプレイが提案されている。

図３３３は、第１の構成例として、ＩＣ基板部品とその上に載置されたモノリシック画素化オプトチップを含むディスプレイ配置構造を横断面図で示している。モノリシック集積回路２．１，２．１，２．３と、これらによって駆動制御されるＩＣ基板コンタクト３．１，３．２，３．３とを備えたＩＣ基板部品１が示されている。ＩＣ基板コンポーネント１は、制御回路、電力供給回路、および周辺機器との信号交換のための更なるコンポーネントを有することができ、ここでは、インターフェース２３を例として示している。これに関連して、デジタルおよびアナログの回路部品をより詳細に説明している本願の更なる各種構成を参照されたい。ここでは、図３３９Ａ～３３９Ｃ、３４０Ａおよび３４０Ｂとそれに関連する説明を例として挙げている。

ＩＣ基板コンタクト３．１，３．２，３．３は金属性で構成されており、それぞれ絶縁層で分離されている。モノリシック画素化オプトチップ４がＩＣ基板部品１上に配置されており、ＩＣ基板のコンタクト３．１，３．２，３．３に電気的・機械的に接続されている。より正確に述べると、コンタクト２２．１，２２．２および２２．３は、ＩＣ上に正確に配置されたときにＩＣ基板コンタクト３．１，３．２，３．３と向き合うように、画素化オプトチップ４の表面に導入される。図示するように、コンタクトはそれぞれ同じ大きさなので、図示するような小さなオフセットがあっても悪影響はなく、短絡が回避されている。このような接続のためのさまざまな技術が本願では開示されている。

モノリシック画素化オプトチップ４は、ｐ型ドーピングされた第１の半導体層６とｎ型ドーピングされた第２の半導体層７とを有する半導体層シーケンス５を含み、ここで、第１の半導体層６と第２の半導体層７とは大面積に適用され、積層方向８に対して垂直に延びる横方向において実質的にモノリシック画素化オプトチップ４全体に延在している。詳細には示されていないが、異なるドーピング厚さまたは異なる半導体材料の複数の個別の層を有する半導体層６，７の構成変形例がある。第１の半導体層６と第２の半導体層７との間には、詳細には示していない量子井戸を有する活性層があり、その領域には、電流が半導体層シーケンス５を積層方向８に流れたときに電磁放射を発する活性ゾーン２４が形成されている。

半導体層シーケンス５の上の正面１７には、例えばＩＴＯ（酸化インジウムスズ）からなる透明なコンタクト層１６が２次元的に平坦に適用されている。本構成例では対角線サイズが２μｍ～５μｍと小型の画素サイズＰのμ－ＬＥＤ９を得るために、ＩＣ基板部品１に対向する第１の半導体層６の下側の第１の光源コンタクト１０．１，１０．２，１０．３は、画素サイズＰよりもかなり小さくなっている。本構成例では、μ－ＬＥＤ背面１２の第１の光源コンタクト１０．１，１０．２，１０．３の投影面積１３が最大でμ－ＬＥＤ背面１２の面積の半分であるという特徴が満たされるように、３００ｎｍの第１の光源コンタクト１０．１，１０．２，１０．３の最大対角線ＭＤが選択される。本構成例では、投影面積１３は、対角線が４μｍのときはμ－ＬＥＤ背面１２の面積の約５％である。この結果、透明なコンタクト層１６の一部分によって形成された第１の光源コンタクト１０．２と第２の光源コンタクト１１との間でμ－ＬＥＤ９内に横方向に制限された電流経路２５が形成され、これにより横方向に制限された活性ゾーン２４が生じる。さらに、活性ゾーン２４の縁部では非放射再結合が抑制される。電流経路２５の横方向の制限を改善するために、好ましくは、第１の半導体層６および第２の半導体層７のドーパントは、これらが１０４Ｓｍ－１よりも小さい、好ましくは３・１０３Ｓｍ－１よりも小さい、さらに好ましくは１０３Ｓｍ－１よりも小さいｐ型またはｎ型の伝導性を有するように選択される。さらに、第１の半導体層６の層厚ＳＤは小さいものを選択するのが有利である。この場合、積層方向８における第１の半導体層６の層厚ＳＤは、横方向における第１の光源コンタクト１０．１，１０．２，１０．３の最大対角線ＭＤの最大１０倍、好ましくは最大５倍であることが好ましい。

本発明によれば、第１の光源コンタクト１０．２は、積層方向８に対して垂直に対向する横方向に、光学的遮断効果を有する背面側アブソーバ１５．１，１５．２によって囲まれており、ここで、背面側アブソーバ１５．１，１５．２は、好ましくは、シリコン、ゲルマニウムもしくはガリウムヒ素からなり、かつ／またはグラフェンもしくはカーボンブラック粒子のインターカレーションを有する。第１の構成例の図３３４に示す光路２６から、この措置により、駆動制御されたμ－ＬＥＤ９から隣り合う画素への漏話が低減されることがわかる。

図３３５に示す第２の構成例では、第１の構成例に一致している構成要素に同じ参照符号を使用している。図示されているのは、第２の半導体層７の上側にある３次元構造体で、これにより正面１７への光の取り出しが改善される。全反射の度合いが低くなり、取り出しコーンが大きくなっていることがわかる。詳細には示されていない代替的な構成では、フレネルレンズ構造体が正面１７に設けられている。別の選択肢では、フォトニック結晶構造体が表面に配置されている。このような措置については、本願で後ほど詳しく説明する。これに関連して、さまざまな構成や技術を示す図２２３Ａ～２２３Ｆおよび２２５～２４７を参照している。μ－ＬＥＤの上に構造体が配置されており、一部が活性層にまで及んでいるものもある。このような組み合わせは、再結合ゾーンの狭窄や局在化を引き起こす可能性もある。

図３３６は、半導体層シーケンス５内に突出する一部の領域２７．１，２７．２を有する背面側アブソーバ１５．２，１５．２を備えた第３の構成例を示しており、隣り合うμ－ＬＥＤ９の間の境界領域を追加的に遮蔽している。一部の領域２７．１，２７．２については、アルミニウム、金もしくは銀などの反射性材料、または屈折率が第１の半導体層６，７の屈折率よりも小さい誘電体材料からなる構造体を用いることができる。更なる設計として、この一部の領域２７．１，２７．２は、さらに電流経路の横方向の制限をさらに改善する。

図３３７に示す第４の構成例では、第２の光源コンタクト１１．１，１１．２，１１．３を横方向に囲む前面側アブソーバ２１．１，２１．２，２１．３，２１．４によって、隣り合うμ－ＬＥＤ９の間の光漏話がさらに低減される。前面側アブソーバ２１．１，２１．２，２１．３，２１．４を電気的に絶縁性に形成すると、活性ゾーン２４を局在化するための電流経路の横方向の制限をさらに改善することができる。

図に示す構成例では、オプトチップコンタクト素子２２．１，２２．２，２２．３が、第１の光源コンタクト１０．１，１０．２，１０．３と、それぞれの関連するＩＣ基板コンタクト３．１，３．２，３．３との間に配置されている。オプトチップコンタクト素子２２．１，２２．２，２２．３の横断面積は、第１の光源コンタクト１０．１，１０．２，１０．３の横断面積よりも大きいので、モノリシック画素化オプトチップ４をＩＣ基板部品１上に簡略化して接触させることが可能となる。

図３３８Ａは、図３３３の前の例を基にした代替的な構成を示している。しかしながら、ここでは、電流を狭窄し、光学的および電気的な漏話を防ぐために、追加の措置が取られていた。その点において、この構成は、図１３３の構成と類似している。特に、層６と活性層とを施与した後、真ん中と右側のμ－ＬＥＤの間にトレンチ２０が作られており、このトレンチは、光学的に反射するが、（少なくともトレンチの壁に）絶縁性の材料も有している。後者は、画素間の短絡を避けるためのものであり、前者は、光漏話を避けるためのものである。左側と真ん中の画素の間には、より大きなトレンチが作られ、実質的に層６と７とを貫通している。このトレンチは、画素もしくはμ－ＬＥＤの間に、光学的な障壁だけでなく、電気的な障壁も形成している。本構成の更なる態様は、図１３１～１３７を参照し、本願の他の場所で見つけることができる。

図３３８Ｂは、前述の例に基づく更なる構成を示している。ここでも、同じ要素には同じ参照符号を付けている。まず、本構成では、個々のμ－ＬＥＤの間の層６にドーピング３２が導入されている。ドーピングはこの領域のバンド構造を変化させ、バンドギャップの増加をもたらす。このため、注入された電荷キャリアは電界を受け、この領域から遠ざけられる。光源コンタクト１０．２と合わせて、図３３８Ｂに示す再結合ゾーンの領域でも効果的な局在化が実現される。

更なる態様は、層１６の表面に設けられたフォトニック構造体３２である。ここでは、高屈折率の透明材料３１ａ（例えばＮｂ２Ｏ５）が、再結合ゾーンの上にカラムまたはピラーとして直接施与される。ゾーン２４で生成される光は、カラムが導波路として束ねられているため、指向性を持つ。本構成では、隣り合う２つの画素の間に同じ材料からなる更なるピラー３１ｂが配置されている。それらの間には、屈折率のより低い透明な材料が充填されている。このように、横方向の向きでは、前で記載していた構造体と同様の屈折率変化が見られる。屈折率が周期的に変化することで、光学的なバンドギャップが生じる。その大きさや形は、特に周期性に依存するが、その点では、この図はあくまでも一例であり、他の周期性も考えられる。このようにさまざまな技術を組み合わせることで、一方では強い局在化が、他方では優れた指向性を持つ放射が実現される。漏話が防止される。ＩＣ構造体と比較的大きなコンタクトとにより、２つの層構造体の位置合わせと取り付けが向上している。

図３３９Ａは、本機能を有するμ－ＬＥＤ表示部－配置構造の３つの主要部分の、デジタルおよびアナログのコンセプトの一般的な概要を示している。セクションＩとＩＩは、複数の画素が行と列とに配置されたμ－ディスプレイのアナログ領域に関するものである。各画素１４１は、異なる色のサブ画素からなっていてもよい。あるいは同じサイズの画素を備えた表示部を使って異なる色を得ることもできる。本構成例では、μ－ＬＥＤ表示部は、第１の基板キャリア上または第１の基板キャリア内にμ－ＬＥＤ画素が集積されたものを含むモノリシック表示部として実装されているが、アンテナスロット構造体やμ－ＬＥＤをインゴット状またはモジュールで実現したものを含めた他の構成、特に本願で開示されている構成も考えられる。

場合によっては、第１の基板キャリアは、アナログセクションＩＩの回路も含んでいる。代替案として、μ－ＬＥＤの基板はより薄く、その下側に複数のコンタクトを有している。この場合、下側のコンタクトは、アナログセクションＩＩを含むキャリアに接合されるか、または他の方法で取り付けられる。あるいはアナログセクションＩＩは、反対側にμ－ＬＥＤ画素も搭載した薄型の基板上に成長させることもできる。かかるアプローチにより、アナログセクションとμ－ＬＥＤ画素との間の位置合わせ不良（ミスアライメント）を減らすことができる。他方で、アナログ回路の集積に適した材料系が求められている。

この配置構造のアナログセクションＩＩには、それぞれの画素を流れる電流の制御回路が含まれている。このために、各画素１４１は、そのアノードコンタクトを共通のソース電位１４１１に接触される。μ－ＬＥＤ画素のそれぞれのカソードは、調整可能なドライバに接続されており、本ケースでは電流源１４２として実現されており、この電流源はまたセクションＩＩで統合された端子１４１２に接続されている。そのため、この構成では、共通のアノードコンタクトが実現されている。本出願で開示されているカバー電極は、このような機能を提供することができる。しかしながら、もう１つのケースとして、コモンカソードが存在している。この場合、μ－ＬＥＤは、カソード電位端子１４１２と電流源との間に配置される。かかる配置構造の利点は、供給電圧をある程度低くできることと、μ－ＬＥＤが大きな入力電圧を処理する必要がないこととである。

セクションＩＩはまた、基準電流源１４１０、例えば温度安定化カレントミラーを含み、同じ基準電流をそれぞれの電流源１４２に提供する。この例では、１つの電流源のみを示しているが、複数の基準電流源を使用して、異なる画素にそれぞれの基準電流を提供することもできる。例えば、各画素行は、基準電流源に割り当てられていてもよい。かかる基準電流源が切り替え可能であれば、各行の電流源を周期的にオン／オフすることができ、これは消費電力の削減につながる。構成では、セクションＩＩはポリシリコンで製造されており、したがって、セクションＩのμ－ＬＥＤの実現とは異なる材料系を含んでいる。

各電流源１４２に供給される基準電流とは別に、電流源は、各電流源で選択的に動作させた後に各画素で別々に動作させるためのスイッチング入力も含まれている。説明したように、ＰＷＭ技術を用いて電流源を切り替え、個々の画素の輝度を調整することで、全体の消費電力がさらに削減される。ＰＷＭ信号は、この配置構造のデジタルセクションＩＩＩで生成される。

デジタルセクションＩＩＩは、クロック入力ＣＬＫとデータ入力ＤＡＴとを含んでいる。データ入力ＤＡＴは、直列に接続された１２ビットのシフトレジスタ１４８に結合されている。シフトレジスタは、入力されたデータストリームを受信し、対応するワードを１２ビットのメモリ１４７に提供して記憶する。１２ビットメモリは、１２ビットのワードをメモリに記憶するためのフリップフロップなどの回路を有していてもよい。このメモリは、それぞれコンパレータ１４４の他方の入力に結合されている。このようにして、１つのデータストリームで行全体の輝度値をメモリ１４７のフリップフロップに一時的に記憶することができる。

入力ＣＬＫのクロック信号は、カウンタ１４９のクロックを規定し、１２ビットのカウンタワードＤ０．．１１を供給する。カウンタワードＤ０．．１１は、各μ－ＬＥＤ画素の電流源１４２に接続されたそれぞれのコンパレータ１４４に印加される。代替的な構成では、必要に応じて、他の構造素子、例えば、異なるゲートの組み合わせを使用することもでき、これにより、接続されているメモリのワードよりもカウンタワードＤ０．．１１が小さいかどうかをチェックする。

このような配置構造の動作において、コンパレータ１４４は、カウンタワードＤ０．．１１をメモリワード、すなわち１２ビットメモリの内容と比較する。その結果に応じて、例えば、コンパレータを用いた比較により、カウンタワードＤ０．．１１がメモリワードよりも大きいか小さいかを示すかどうかで、電流源をオンまたはオフにする。言い換えれば、コンパレータを用いた比較により、各画素を駆動するためのカウンタ１４９のクロック信号に基づいたパルス幅が得られることになる。例えば、連鎖図の最初の画素は暗い値を有し、つまりオフになっており、２番目の画素は明るい値、つまり完全にオンになっていることを意図している。それから、データストリームには、次のような関連性のある０と１の２つのワードの文字列として、「００００００００００００１１１１１１１１１１１１」の形で連なっている。ワードはそれぞれ２つのメモリ１４７のうちの１つに格納された後、反転した形で上述のコンパレータ１４４≧に渡される。この比較はコンパレータで行われる。カウンタワードＤがメモリワードＭよりも小さい限り、ドライバはオンのままである（そのため、反転コンパレータを使用した例では、「１１１１１１１１１１１１」と「００００００００００００」とがカウンタワードと比較される）。

μ－ＬＥＤディスプレイ配置構造には、要件や制約が異なるさまざまな部品が含まれているため、単一の半導体材料で実装することは困難である。とはいえ、主たる課題は、μ－ＬＥＤの画素サイズで予め決められるサイズである。アナログ部やデジタル部におけるトランジスタなどの能動素子は、この制約を受けるため、これにより特定の実装は除外される。

図３３９Ｂは、本機能を有するμ－ＬＥＤディスプレイ配置構造の３つの部分に関する別の構成形態を示している。第１の部分は、図３３９Ａの対応する部分Ｉと実質的に同じであるが、部分ＩＩは僅かに異なる構成をしている。部分ＩＩには、より高いクロックの同期信号Ｓｙｎｃを用いて異なる画素間を切り替えるデマルチプレクサＤＥＭＵＸが含まれている。この信号Ｓｙｎｃの周波数は、リフレッシュレートよりも高く、デマルチプレクサＤＥＭＵＸで生成される信号Ｏ１～Ｏ３の数に依存する。一構成では、デマルチプレクサは、行または列のすべての画素を制御する。代替的な構成では、画素の各サブ画素にデマルチプレクサを使用してもよい。これらを組み合わせることも可能である。こうして、部分ＩＩと部分ＩＩＩとの間の必要なコンタクト領域の数を減らすことができる。

他方で、部分ＩＩＩは、それぞれのコンパレータＣｏｍｐ．Ｄ＞Ｍの出力と第２の部分ＩＩのデマルチプレクサとの間のマルチプレクサを含んでいる。同期信号Ｓｙｎｃは、部分ＩＩのデマルチプレクサの場合と同じで、共通して生成される。図３３９Ａの構成と比較したときの別の変更点は、個々のコンパレータのＰＷＭ変調を決定するカウンタワード（Ｄ０．．１１）が、共通してではなく、個々のコンパレータに直接供給されていることである。図３３９Ａの構成とは対照的に、マルチプレクサおよびデマルチプレクサの実装には、相互接続の数、すなわち、純粋なデジタル部ＩＩＩと部分ＩＩとの間の接続を減らすことができるという利点がある。それに対して、部分ＩＩＩとＩＩの間には、これらのインターフェースのいずれかを介して、追加の高周波同期信号をルーティングする必要がある。

図３３９Ｃは、原則的に図３３９Ａおよび３３９Ｂの構成において部分的に使用することができるような、既知のコンパレータの構成の機能回路図を示している。この回路は、２ビットのコンパレータを表しているが、数ビットまで拡張することができる。実際には、反転入力を省略して実装することも可能である。さらに、カウンタワードとの比較が行われるため、回路部分Ａ＞ＢまたはＡ＜Ｂの実装をすれば足りる。

図３３９Ｄは、異なるカウンタワード１Ｄ～３Ｄと、例えば出力信号の生成に使用されるメモリレジスタとのタイムダイアグラムである。カウンタワードＤ０．．１１はタイムシフトしており、各タイムワードは前のタイムワードが通過した時点で開始される。コンパレータまたはＯＲ関数を用いて出力信号Ｏ１～Ｏ３が生成され、これはマルチプレクサに供給される。

μ－ＬＥＤディスプレイ配置構造には、要件や制約が異なるさまざまな部品が含まれているため、単一の半導体材料で実装することは困難である。μ－ＬＥＤの画素サイズによって予め決められる利用可能なスペースについても課題がある。アナログ部やデジタル部におけるトランジスタなどの能動素子は、この制約を受けるため、これにより特定の実装は除外される。

図３４０Ａは、個々の部分の接触と配線プロファイルのさまざまな態様を説明するための、μ－ディスプレイの例示的な横断面図を示している。図３３９Ａまたは３３９Ｂと同様に、μ－ディスプレイは、μ－ＬＥＤ部Ｉ、アナログ部ＩＩおよびデジタル部ＩＩＩを含んでいる。μ－ＬＥＤ部分は、ＧａＮ、ＩｎＧａＰ、または青色、赤色または緑色の発光に適した他の半導体材料をベースにしている。μ－ＬＥＤ部Ｉは、共通のカソードまたはアノード（＋）コンタクト層１４１１を含み、これは上面に延在し、μ－ＬＥＤ画素１４１の各活性領域を接続している。図示されていないのは、層１４１１の表面上の追加の取り出し構造体または光整形構造体である。これにはフォトニック構造体または変換体などが含まれ得る。

画素は基板上に配置され、光学的および電気的に互いに分離されているため、その発光が隣り合うμ－ＬＥＤの画素と干渉することはなく、画素を別個に制御することができる。例えば、μ－ＬＥＤ画素１４１は、上述した電流制限ドーピングを用いて実装することができる。この場合、ドーピングによって電流の流れがより小さな領域に制限される。ドーピングによりバンドギャップが変化することで、電荷キャリアが効果的に閉じ込められる。量子効率および／または放射パターンを改善するための、このような閉じ込めなどの構造上の措置の例は、本願明細書の他の箇所で開示されている。画素は、上でも同様に述べているように、スロット型アンテナ構造体に配置されたＬＥＤナノロッドを含んでいてもよい。インゴットまたは本願明細書に開示されている別のμ－ＬＥＤ構造体も考えられる。

下側は、リーク電流を回避するために、部分的に絶縁材料を有している。表面は、領域ＩＩが、それぞれの画素素子の主に下に位置するように整列しているような形状になっている。各μ－ＬＥＤ画素は、μ－ＬＥＤディスプレイの領域ＩＩとの接続を形成する、領域ＩＩに面している接触面を有している。

図３４０Ａのμ－ディスプレイのアナログ部ＩＩは、同じ半導体材料系から、もしくは当該材料系をベースにして実装することができる。例えば、電流源に使用される能動素子および受動素子は、スペースの要件を満たすことができれば、ＧａＮ、ＩｎＧａＰまたはＩｎＡｌＰ系に実装することができる。かかる場合には、従来のいくつかの堆積技術を用いて素子を成形することができる。これには、部分Ｉの界面にあるμ－ＬＥＤ画素のコンタクトを部分ＩＩ内の導体トラックに容易に合わせることができるという利点がある。温度係数の違いによる歪みも最小限に抑えることができる。あるいは部分ＩＩは異なる半導体材料で形成されている。例えば、多結晶シリコンまたはアモルファスシリコンの構造体が適しており、小型部品を形成するものと理解されている。両部分は別々に形成され、整列され、相互に接続されてよい。μ－ＬＥＤのコンタクトのサイズは数ｎｍ２の範囲にしかなり得ないため、サイズの要件により、位置合わせは非常に正確でなければならない。更なる選択肢として、ポリシリコン材料をさまざまな成長プロセスによって下側の表面層に堆積させ、引き続き、必要な回路部品を形成することもできる。電圧を下げるために１つ以上の犠牲層を実装することもできる。さらに、まずポリシリコン層を形成し、次に所望の材料系を用いてμ－ＬＥＤ画素を形成してもよい。この例では、領域ＩＩと領域Ｉとで異なる材料系を使用しているが、膨張率などのパラメーターを調整しているため、一緒に製造することが可能である。

そのために、部分ＩＩは多結晶シリコンで作製されている。多結晶シリコンまたはアモルファスシリコンの構造体は、特に小型寸法の部品を形成するためによく知られている。このためにポリシリコン材料を適切なキャリア上に施与し、そこに必要な部品を形成する。熱膨張を抑えるために、いくつかの中間層または犠牲層が設けられており、これらの層は、更なる機能を引き継ぐことはないが、熱的にまたは異なる結晶構造によって調整される。このような層は、領域ＩＩと領域Ｉとの間にも存在しており、そこではμ－ＬＥＤ画素製造用に意図された材料系への変更が行われる。引き続き、μ－ＬＥＤの画素が形成される。

あるいはすべての部分を別々に形成し、整列させ、それからボンディングすることも可能である。μ－ＬＥＤのコンタクトの大きさは数μｍ２程度の小さなものになり得るため、サイズの要件により、位置合わせは非常に正確なものでなければならない。

煩雑さに応じて、部分ＩＩは、図３４０Ａに要素１５１と結合層１５２とで示されているように、電流源またはスイッチの一部である１つ以上のトランジスタを含んでいる。部分ＩＩのいくつかの層に配置された結合層１５２は、部分ＩＩの表面上のコンタクトを部分ＩＩ内のさまざまな部品に接続する。例えば、トランジスタ１５２のコンタクト１６５ｓは、この結合層を介して、上側コンタクトおよび対応するμ－ＬＥＤに接続される。同様に、トランジスタスイッチングまたは抵抗挙動を制御するゲートコンタクト１６９が、デジタル部ＩＩＩに隣り合う部分の底面でコンタクトインターフェース１５３に結合されている。

デジタル部ＩＩＩはシリコンをベースにしており、いくつかのデジタル回路１７０を有している。デジタル部ＩＩＩは、通常は別個に形成され、ボンディングステップでアナログ領域ＩＩと電気的に接続される。デジタル領域とアナログ領域とを別個に形成することで、一方では最適化された製造技術を用いることができ、他方ではデジタル部にボンディングする前にアナログ部とμ－ＬＥＤ部とをテストすることができる。アナログ部と同様に、デジタル部ＩＩＩには、デジタル信号およびアナログ信号用の中間接続部をいくつか有している。デジタル部ＩＩＩに電流を供給することもできる。

利用可能スペースが小さいと、さまざまな組立てや実装が必要になる場合がある。一態様は、アナログ部分内のトランジスタを統合して、電流源および制御回路を形成することである。図３４１および図３４２は、半導体材料内に小さなスペースを必要とする電界効果トランジスタを実装するさまざまな例を示している。

図３４１は、アモルファスシリコンで形成された反転積層型のトランジスタを示している。このトランジスタは、ゲートコンタクト１５６の上に、ＳｉＮから形成された絶縁性のゲート層１５５を有している。ゲートコンタクト１５６は、小さな凸部によって形成されていることから、ゲート層１５５がこの凸部に追従し、中央領域１５７と２つの傾斜した側壁１５８とを有している。このゲート層の上には、アモルファスシリコン１５４の層が形成されており、ここでも中央領域と２つの傾斜面とを形成している。アモルファス層１５４の表面を高濃度ｎ型ドーピングして、高い伝導性を有するアモルファスシリコン１５１の高濃度ｎ型ドープ層を形成してもよい。あるいは高濃度ｎ型ドープ層１５１は、層１５４上に施与される。

最後に、ｎ型ドープ層１５１上に、シリコン層１５４およびＳｉＮ層１５５のサイドエッジにも延在する金属層が施与される。金属層と層１５１におけるギャップが構造体を分割し、そうすることでソースコンタクトおよびドレインコンタクトを形成している。特に、金属層１５２は電界効果トランジスタのドレインコンタクトを形成し、金属層１５３はソースコンタクトを形成している。この場合、ソース・ドレイン間の中央領域のポリシリコン層に伝導性チャネルが形成されている。高濃度ｎ型ドープポリシリコン層１５１は、層１５４のチャネルと良好な電気的接続を提供している。この構造により、ごく僅かなスペースを使って、ソース・ドレイン以外の側からゲートを接触させることが可能になる。

図３４２は、省スペースのポリシリコントランジスタの２つの例を示している。このトランジスタは、ベース基板として成長したＳｉＯ２層を有するガラスキャリア上に形成されている。各トランジスタは、非ドープのポリシリコン層１７０によって分離された２つの高濃度ｎ型ドープポリシリコン領域１６５ｓおよび１６５ｄを有し、この非ドープのポリシリコン層１７０は、領域１６５ｓと１６５ｄとの間に配置されている。ドレイン領域に相接する形で、ポリシリコン１７０とドレイン領域１６５ｄとの間に配置された、低濃度ドープされたドレイン領域１６６が設けられている。

あるいはポリシリコン１７０とドレイン領域１６５ｄとの間に、金をドープした領域１６７が形成される。この場合、ソース１６５ｓ、ドレイン１６５ｄおよび非ドープ領域１７０は、領域１６５ｓおよび１６５ｄのそれぞれの側壁上に延在するＳｉＯ２層によって完全に覆われる。１６５ｓおよび１６５ｄには、ソース・ドレイン領域にアクセスするための穴が開けられている。この穴には、電気的コンタクトを作り出すために、金属、例えばＡｌが充填されている。このコンタクトはＳｉＯ２層の側壁も越えて延びているため、接触のための領域が大きくなっている。ポリシリコン層１７０の上の中央部には、絶縁性のＳｉＯ２層の上にアルミニウム層１６９を成膜してゲートが形成されている。ゲート１６９は、ソースおよびドレインのそれぞれの金属コンタクトから電気的に絶縁されている。

必要とされるスペースが限られている中では、制御回路の実装に新しいコンセプトが必要になることもある。ＬＥＤ表示部を制御する従来の回路では、画素はアドレス指定可能な行と列とに配置されている。各画素は、特定の色のＬＥＤ、あるいは３つの異なるＬＥＤのトリプレットからなっている。後者の場合、３つのサブ画素を含み、それぞれ１つのサブ画素に特定の色のＬＥＤが備わっている画素を指すこともある。

図３３９Ａまたは３３９Ｂの例を再び参照すると、図３４０Ｂは、μ－ＬＥＤ構造体をデジタル回路部に接続するためのさまざまな構成形態を示している。ここでの２つの部分は、異なる材料系または技術に基づいている。それぞれの場合において上部の第１の部分は、行と列とに配置されたμ－ＬＥＤ素子または画素もしくはサブ画素を含んでいる。所望の色に応じて、異なる材料系または技術が使用され、ここでは例示的に、材料ＩｎＧａＮおよびＩｎＧａＡｌＰが挙げられる。第１の例では、ウェハまたはμ－ＬＥＤ構造体を、Ｗ２Ｗ（ウェハツーウェア）プロセスを用いて結晶シリコンベースのウェハに接続し、これは、デジタル回路部と場合によっては必要となるアナログ部とを含んでいる。図３３９Ｂの例では、上側のウェハで部分Ｉが実現され、下側のウェハは、部分ＩＩとＩＩＩとを含んでいる。図３４０Ｂの第２の例では、第１の部分を有する第１のウェハの下面に、多結晶シリコンの薄膜層を低温で堆積させる。この部分では、デジタル部ＩＩＩに接続するための純粋なインターコネクトを提供するか、または追加でμ－ＬＥＤを駆動制御するためのドライバ回路などの部品を配置する。これらの２つの例では、ウェハ同士が互いに接合され、所望のディスプレイまたはマトリクスが作製される。一方、代替的な構成が示す第３の例では、デジタル回路を備えた個々のチップが提供されており、部分ＩＩと作用結合の関係にある。チップは、例えば、ディスプレイの一部を駆動制御するための行および列ドライバを含んでいる。

これに加えて、図３４４は、以下で詳細に説明する構成形態を示している。このようにして、ディスプレイの各部分を別個に駆動制御することができる。さらに、このように製造を分けることで、部分ＩＩＩのデジタル回路の要素に欠陥が生じても、ウェハ全体を交換することなく、欠陥のある回路を個別に分離することができる。

アナログ部の下のスペースは限られているため、デジタル駆動制御のコンセプトを実現するための新しいコンセプトが必要になる。ＬＥＤ表示部を制御するための従来の回路では、画素はアドレス可能な行と列とに配置されている。これと同じ原理がここでも当てはまることができる。各画素は、特定の色のＬＥＤ、あるいは３つの異なるＬＥＤのトリプレットを有している。後者の場合、３つのサブ画素を含み、それぞれ１つのサブ画素に特定の色のμ－ＬＥＤが備わっていれば、画素と呼ぶこともできる。

図３４３は、従来のＬＥＤ表示部をアドレス指定するために必要な要素の概略図を示している。各画素には色の異なる３つのＬＥＤが含まれているが、簡単のために１つのカラータイプのみを示している。画素はアドレス可能な列と行に配置されている。ディスプレイは、１行１９２０画素×１０２０列の画素マトリクス１８００を有している。画素マトリクスはモノリシックに組み立てられていた。このディスプレイは、複数の行ドライバ１８０２と複数の列ドライバ１８０３とを有しており、画素マトリクスの各画素を個別にアドレス指定する。いずれのタイプのドライバも、マトリクスに組み込んだり、インターフェースを介してマトリクスに結合された外部コンポーネントとして提供したりすることができる。組み合わせも可能である。

行ドライバ１８１２の各々は、個々のドライバデバイスを有しており、このドライバデバイスは、対応するリード線１８０５ａ，１８０５ｂに結合され、このリード線を介して電流を駆動する。同様に、各列ドライバはドライバ素子１８１３を有し、各ドライバ素子は、データ線１８０４ａ，１８０４ｂに接続されている。画素ドライバ１８０１は、行と列の交点に配置されている。画素ドライバ１８０１は、行と列とに接続され、関連する画素を駆動する。

このディスプレイは、外部コンポーネントからの制御信号およびアドレス信号を含んでおり、ここでは、そのうちの２つ、すなわちＤＡＴＡとＳＹＮＣとについて説明する。後者の信号ＳＹＮＣは、行ドライバと列ドライバとを相互に同期させるために使用され、アーティファクトを回避し、クリーンなプログラミングを実現するためのものである。対応する行をアドレス指定することで、その対応する行に関連する画素が選択される。次いで、ＤＡＴＡ信号を対応する列に印加して、選択された行の各画素ドライバ１８０１をプログラミングする。

画素数の多いディスプレイの場合、従来の表示部プログラミング用のクロックでは、プログラミング信号の周波数が高くなってしまうことがある。例えば、図３４３のディスプレイでは、各サブ画素の色深度に応じて、１ビット・１行あたりのプログラミング周波数が数ＭＨｚの範囲になることがある。例えば、１０２４種類の照明値に対応する１０ビットの輝度深度では、１０８０本のディスプレイ行および６０Ｈｚのフレームレートのプログラミング周波数は約６６ＭＨｚとなる。

下の表は、プログラミング信号の周波数と、１ビット・１行あたりのプログラミング時間（単位：μｓ）を示している。色深度または照明深度が増加すると、プログラミングのためのＰＷＭ時間単位が増加し、したがってプログラミング周波数も増加する。

特にカラービット数または照明ビット数が多い場合（すなわち１２ビットまたは１４ビット）、プログラミング時間が非常に短くなるため、対応する行ドライバおよび列ドライバの負荷が高くなる。１つの画素が白から黒に変わったり、逆に黒から白に変わったりする極端なケースでは、列ドライバは数ｎｓで画素を再プログラミング（リロード）しなければならない。比較のために、最先端のＤＤＲ４ラムは、約８００ＭＨｚ～１．５ＧＨｚの内部周波数で動作し、つまり、１４ビットの照明深度のプログラミング周波数の範囲内で動作する。

プログラミング周波数を下げるために、メモリのときと同様にクロックの立ち上がりと立ち下がりのエッジを使用してプログラミングを行うことができる。ディスプレイをセグメント化して、表示マトリクスを分割することも可能である。製造技術に応じて、セグメント化することで、個々のセグメントを別個にテストし、そうして欠陥が発生した場合には交換することができる。

図３４４は、１９２０×１０８０画素のディスプレイを２×２マトリクスにセグメント化し、サブディスプレイとした一例を示している。各サブディスプレイ１８００ａ～１８００ｄは、９６０×５４０画素のマトリクスが含まれる。図３４３のディスプレイと同様に、各サブディスプレイは、固有の列ドライバおよび行ドライバ１８０２ａ～１８０２ｄおよび１８０３ａ～１８０３ｄを有している。ＤＡＴＡ信号およびＳＹＮＣ信号が、それぞれのセグメントに供給される。行数が少なくなると、それに応じてプログラミング周波数も減少する。図３４４のように列をさらにセグメント化することで、列ドライバの要求値が引き下げられ、プログラミングサイクルごとの負荷が軽減される。次の表は、１つのセグメントに１０８本のディスプレイ行がある場合（このようなセグメントは合計１０個あり、同じくリフレッシュレートは６０Ｈｚである）のプログラミング時間およびプログラミング周波数の一例を示している。

表に示したように、セグメント化によって行数が減少することで、プログラミング時間およびプログラミング周波数の各要求値が、セグメント化の数のほぼ数分の１となる。各セグメントも同様の方法で実装されている。各画素マトリクス１８００，１８００ａ～１８００ｄは、画素ドライバと発光デバイスとが配置された行と列とを含んでいる。

図３４５は、２Ｔ１Ｃ構造のように、ディスプレイのブランキング時間中にプログラムされた電荷によってＬＥＤを流れる電流が制御される従来の画素ドライバの一例を示している。ドライバは、行線１８０５とデータ線１８０４との交点に配置されている。さらに、電源電圧ＶＤＤと電流ＩＤＡＣとを供給する供給線２００２が、ドライバトランジスタ２００３を介して発光デバイス２００４に結合されている。このように、ドライバトランジスタ２００３は、制御可能な電流源として動作する。ドライバトランジスタ２００３を流れる電流は、１Ｔ１Ｃ構造２００２によって制御される。特に、電界効果トランジスタＭ２は、そのゲートがプログラミングのための行セレクト線に接続され、スイッチとして機能する。

行セレクト線の「ＨＩＧＨ」信号によってアクティブにされると、トランジスタＭ１が閉じ、データ線１８０４はコンデンサＣ１を所望のレベルまで充電する。このプログラミング中は、供給線がオフになっていることから、発光デバイスは実質的にオフになっている場合がある。これにより、プログラミング中のさまざまなアーティファクトが防がれる。再プログラミング後は、トランジスタＭ２が再び開き、コンデンサに蓄えられた電荷が電流トランジスタＭ１を駆動することで、発光デバイスに電流が流れる。この電流は、蓄えられた電荷に対応しており、したがって所望の照明レベルにも対応している。

図３４６は、従来の列ドライバまたはデータドライバの回路図を示している。ドライバには、デジタル部とアナログ部とを有しており、対応するデータ線を駆動する。あるいはこの出力でデータ線用の専用ドライバを駆動することも可能である。ＧＮＤ、ＶＤＤおよびＶＳＳの電流供給接続とは別に、更なる制御信号ＣＬＫおよびＤＩＲが供給される。異なる色のデジタル値Ｒ、ＧおよびＢが一時的な記憶用のバッファに記憶される。デジタル値は、レベルシフタで転送・処理され、デジタルアナログ変換器に供給される。ＤＡＣは、別途生成された修正信号Ｖｇ－ｃｏｒを用いて一部の値を補正することができる。アナログ信号に変換された後、出力バッファに記憶され、次いで出力バッファに印加される。アナログｒｇｂ信号は、そのときデータ線に印加される。ここでは３本のデータ出力ラインしか示していないが、列データドライバは表示マトリクスのすべてのデータ線に信号を供給する。

図３４７は、従来の行ドライバの一例を示している。このドライバは、ＣＬＫ信号とＤＩＲ信号とを受信するシフトレジスタを有し、レベルシフタを介して複数の論理ＡＮＤゲートに結合されている。ゲートはＥＮＡＢＬＥ信号も受信し、これに応答して出力バッファの対応する出力がＨＩＧＨになる。動作中、シフトレジスタはＣＬＫ信号ごとにビットをシフトし、対応するゲートの１つにＨＩＧＨ信号を選択的に印加する。ＥＮＡＢＬＥ信号は、再プログラミング時に行選択をグローバルにアクティブにするために必要である。

図３４８は、半導体層スタックの可能な構成を一般的に示している。これは、図示していない基板上にエピタキシャル的に堆積されたｎ型ドープ層３を含んでいる。この型ドープ層に活性領域が隣接している。この領域は、量子井戸層３．１および３．２を有する多重量子井戸構造を含んでいる。多重量子井戸構造は、かかる上下に連続した複数の層を有することができ、これらの層はさらに、異なる材料系で形成されている。これに隣接してｐ型ドープ層２があり、これに電流拡散層１が続く。

拡張現実ＡＲ分野での応用に焦点を当てた、光の取り出し、コリメーションおよび案内を含む個々のμ－ＬＥＤ、モノリシックアレイ、画素アレイ、さらにはμ－ディスプレイの製造および作製のために既に提示している態様に加えて、これらの態様により使用分野がさらに広がる。かかる例は、オートモーティブ分野に見出すことができる。

図３４９～図３５１は、車両、特に自動車の例示的なコンポーネントとして、ブレーキライトとリアライトとを組み合わせた、μ－ＬＥＤアレイまたはμ－ディスプレイから形成される用途を示している。これに関して、アレイもしくはディスプレイとは、情報を提示すための従来の意味でのディスプレイではなく、発光面として理解されるべきである。図３４９は、このコンセプト案に従って、μ－ＬＥＤアレイを光源として有する複数の照明器具を備えた自動車の後方を概略的に示している。特に、図３４９には、左側のテールライト４１０および右側のテールライト４２０ならびにセンターハイマウントブレーキライト４３０が概略的に示されている。左側のテールライト４１０は、左側のテールライト４１０の異なる機能のために、空間的に分離された４つの領域４１１，４１２，４１３および４１４を有している。第１の領域４１１はリアライトとして、第２の領域４１２はブレーキライトとして、第３の領域４１３はバックライトとして、第４の領域４１４は方向指示ライトとして機能する。

右側のテールライト４２０は、左側のテールライト４１０と鏡面対称に形成されているため、同様に右側のテールライト４２０の異なる機能のために、空間的に分離された４つの領域４２１，４２２，４２３および４２４も有している。ここでも、第１の領域４２１はリアライトとして、第２の領域４２２はブレーキライトとして、第３の領域４２３はバックライトとして、第４の領域４２４は方向指示ライトとして機能する。

以下、左側のテールライト４１０を例にして、テールライト４１０，４２０の構造をより詳しく説明する。

図３５０は、左側のテールライト４１０の４つの領域４１１～４１４の概略的な平面図を示している。リアライト領域４１１は、第１のμ－ＬＥＤアレイ５０１を有している。第１のμ－ＬＥＤアレイ５０１は、第１のキャリア５１０上に行と列とに配置された複数のμ－ＬＥＤ５１１を有し、その動作時に赤色の光を発する。μ－ＬＥＤ５１１の画素密度と間隔とは、リアコンビネーションライト（ＲＣＬ）の例について図３Ｂに示した表のリストに従って、少なくとも５０ＰＰＩと最大でも０．５ｍｍとの好ましい値を有している。例えば、第１のμ－ＬＥＤアレイ５０１は、７５ＰＰＩの画素密度と０．３３ｍｍの画素ピッチとを有することができる。ブレーキライト領域４１２は、第２のμ－ＬＥＤアレイ５０２を有している。第２のμ－ＬＥＤアレイ５０２も同様に、第２のキャリア５２０上に行と列とに配置された複数のμ－ＬＥＤ５２１を有しており、動作時に赤色の光を発する。

第２のμ－ＬＥＤアレイ５０２のμ－ＬＥＤ５２１は、第１のμ－ＬＥＤアレイ５０１のμ－ＬＥＤ５１１と同一であってもよい。ただし、第２のμ－ＬＥＤアレイ５０２は、第１のμ－ＬＥＤアレイ５０１よりも画素密度が高く、画素ピッチが小さい。すなわち、第２のμ－ＬＥＤアレイ５０２のμ－ＬＥＤ５２１は、第１のキャリア５１０上の第１のμ－ＬＥＤアレイ５０１のμ－ＬＥＤ５１１よりも、第２のキャリア５２０上に高密度に配置されている。例えば、第２のμ－ＬＥＤアレイ５０２の画素密度は、１００ＰＰＩの値を有し、画素ピッチは、例えば０．２５ｍｍである。μ－ＬＥＤ５２１の高密度な配置により、第２のμ－ＬＥＤアレイ５０２は、ブレーキライトとしての動作時に、リアライトとしての動作時の第１のμ－ＬＥＤアレイ５０１よりも大きな輝度を生成する。これにより、後続の道路利用者は、テールライト４１０のブレーキライト領域４１１とリアライト領域４１２とを区別することができる。さらに、リアライト動作時の第１のμ－ＬＥＤアレイ５０１のμ－ＬＥＤ５１１よりも、ブレーキライト動作時の第２のμ－ＬＥＤアレイ５０２のμ－ＬＥＤ５２１に高い電流を供給することで、リアライトと比較してブレーキライトの輝度をさらに高めることができる。

バックライト領域４１３は、第３のμ－ＬＥＤアレイ５０３を有している。第３のμ－ＬＥＤアレイ５０３は、第３のキャリア５３０上に行と列とに配置された複数のμ－ＬＥＤのトリプレット５３１を有しており、動作時に白色の光を発する。各トリプレット５３１は、３つのμ－ＬＥＤ５３１Ｒ，５３１Ｇ，５３１Ｂからなり、μ－ＬＥＤ５３１Ｒは赤色の光を、μ－ＬＥＤ５３１Ｇは緑色の光を、μ－ＬＥＤ５３１Ｂは青色の光を発し、μ－ＬＥＤ５３１Ｒ，５３１Ｇ，５３１Ｂの各トリプレット５３１がバックライト領域４１３の画素を形成し、バックライトの動作時に白色の光を発するようになっている。例えば、第３のμ－ＬＥＤアレイ５０３のキャリア５３０上のμ－ＬＥＤのトリプレット５３１の画素密度と間隔とは、画素密度が１００ＰＰＩのときの値と、画素ピッチが０．２５ｍｍのときの値とを有している。

あるいはμ－ＬＥＤ５３１Ｒ，５３１Ｇ，５３１Ｂのトリプレット５３１の代わりに、青色の一次光を発するμ－ＬＥＤのみを使用してもよく、それぞれのμ－ＬＥＤは、一次光と二次光とからなる混合光が白色の光になるように、μ－ＬＥＤの青色の光を異なる波長の二次光に割合に応じて変換する波長変換材料でコーティングされている。構成によれば、トリプレットはモノリシックに製造されており、共有コンタクト接続を有することができる。かかる接続のための構成は、本願明細書に開示されている。同様に、各アレイの周囲に反射構造体を設けたり、さらにはトリプレットを設けたりすることで、より高い指向性を持たせることも考えられる。構成に応じて、コリメーション用のフォトニック構造体やレンズなどの構造体も企図され得る。

方向指示領域４１４は、第４のμ－ＬＥＤアレイ５０４を有している。第４のμ－ＬＥＤアレイ５０４は、第４のキャリア５４０上に行と列とに配置された複数のμ－ＬＥＤ５４１を有し、動作時にオレンジ色の光を発する。例えば、第４のμ－ＬＥＤアレイ５０４のキャリア５４０上のμ－ＬＥＤ５４１の画素密度と間隔とは、画素密度が１００ＰＰＩのときの値と、画素ピッチが０．２５ｍｍのときの値とを有している。

テールライト４１０のすべての領域４１１～４１４の画素密度と画素ピッチとは、見る人もしくは後続の道路利用者が、μ－ＬＥＤアレイ５０１，５０２，５０３，５０４の個々のμ－ＬＥＤ５１１，５２１，５３１，５４１を解像できないように形成されている。そのため、光の均質化を確保するために、光散乱光学系、例えば光散乱カバーレンズの形をした光学系は必要でない。ただし、個々のμ－ＬＥＤ５１１，５２１，５３１，５４１は、例えば、μ－ＬＥＤが発する光の発散を抑えるために、それぞれ光学レンズ、特にマイクロレンズを有していてもよい。代替的または追加的に、μ－ＬＥＤアレイ５０１，５０２，４０３，５０４は、例えば、μ－ＬＥＤアレイ５０１，５０２，４０３，５０４が発する光束の発散を低減するため、または前述の光束の放出方向に影響を与えるために、それぞれ光学系を有していてもよい。

４つのμ－ＬＥＤアレイ５０１，５０２，５０３，５０４の４つのキャリア５１０，５２０，５３０，５４０は、例えば、プラグ接続によって、互いに機械的に接続されていてもよい。各キャリア５１０，５２０，５３０，５４０は、電気絶縁材料を有し、その上に配置されたμ－ＬＥＤ５１１，５２１，５３１および５４１にエネルギー供給するための導体トラック（図示せず）をそれぞれ有している。さらに、キャリア５１０，５２０，５３０，５４０を電気的に互いに接続して、４つのμ－ＬＥＤアレイ５０１，５０２，５０３，５０４すべてに共通のドライバ回路または駆動制御装置を提供してもよい。

第１のμ－ＬＥＤアレイ５０１のμ－ＬＥＤ５１１は、駆動制御装置およびドライバ回路によって一緒に駆動制御および動作され、つまり、一緒にオン／オフしたり、必要に応じて調光したりするだけである。第２のμ－ＬＥＤアレイ５０２のμ－ＬＥＤ５２１と第３のμ－ＬＥＤアレイ５０３のμ－ＬＥＤ５３１だけでなく、第４のμ－ＬＥＤアレイ５０４のμ－ＬＥＤ５４１にも同様の説明が当てはまる。

テールライト４１０は、自動車４の後方で車両本体４０に組み込まれている。図３５１には、この状況を示す概略的な横断面図が示されている。図３５１は、車両本体４０およびテールライト４１０の領域４１１，４１２の概略的な横断面図を示している。この横断面平面は、車両本体４０の表面に対して鉛直方向に延びている。μ－ＬＥＤアレイ５０１，５０２，５０３，５０４は、車両本体４０のその外側４０２にある凹部４０１に配置されており、μ－ＬＥＤアレイ５０１，５０２，５０３，５０４のキャリア５１０，５２０，５３０，５４０は、それぞれ凹部４０１内で車両本体４０に当接して固定されている。凹部４０１には、透明なポッティング材料４００が充填されており、μ－ＬＥＤアレイ５０１，５０２，５０３，５０４と車両本体４０との間の任意の空間がポッティング材料４００で満たされるようになっている。車両本体４０の外側４０２とポッティング材料４００の表面とがコヒーレントな共通の表面を形成するように、車両本体４０の外側４０２はポッティング材料４００でシームレスに閉じられており、テールライト４１０が車両本体４０から目立たないようになっている。μ－ＬＥＤアレイ５０１，５０２，５０３，５０４のキャリア５１０，５２０，５３０，５４０は、着色されていてもよく、例えば、車両本体４０と同じ色を有していてもよい。その結果、対応するμ－ＬＥＤ５１１，５２１，５３１，５４１がオフ状態になると、テールライト４１０の４つの領域は、車両本体４０と同じ色に見えるようになる。さらに、キャリア５１０，５２０，５３０，５４０の表面は、テールライト４１０からうまく光を取り出すことができるように、光の反射率が高くてもよい。μ－ＬＥＤアレイ５０１，５０２，５０３，５０４は、前述の照明機能において、それぞれ少なくとも０．１４Ｃｄ／ｍ２の輝度を保証する。

代替的な構成形態では、リアライトおよびブレーキライトの領域４１１および４１２は、単一のユニットとして形成されていてもよい。例えば、画素密度が１００ＰＰＩで、画素ピッチが０．２５ｍｍの共通のμ－ＬＥＤアレイが両用途で企図されていてもよい。例えば、ブレーキライト機能では、共通のμ－ＬＥＤアレイのすべてのμ－ＬＥＤをオンにすることができる。リアライト機能では、例えば、共通のμ－ＬＥＤアレイの半分のμ－ＬＥＤのみをオンにすることができ、例えば、μ－ＬＥＤを１つ置きにのみオンにすることができる。あるいはリアライト機能では、共通のμ－ＬＥＤアレイのすべてのμ－ＬＥＤを、輝度を下げた調光状態で動作させることも可能である。

図３４９および図３５２～図３５４は、センターハイマウントブレーキライト４３０の詳細を概略的に示している。センターハイマウントブレーキライト４３０は、例えば、自動車のリアウインドウパネル４０００に組み込まれている。図３５２は、センターハイマウントブレーキライト４３０のμ－ＬＥＤアレイ７０１の概略的な平面図を示している。図３５３は、リアウインドウパネル４０００とセンターハイマウントブレーキライトの横断面図を鉛直方向の横断面平面で示したものである。図３５４は、リアウインドウパネルパネル４０００とセンターハイマウントブレーキライトの横断面図を水平方向の横断面平面で示したものである。センターハイマウントブレーキライト４３０は、キャリア７１０を有するμ－ＬＥＤアレイ７０１を持っており、キャリア７１０上にはμ－ＬＥＤ７１１が行と列とに配置されている。図３Ｂの表によれば、センターハイマウントブレーキライト「ＣＨＭＳＬ」にμ－ＬＥＤアレイを使用したときの画素密度と画素ピッチは、少なくとも１０ＰＰＩと、最大でも２．５ｍｍの有利な値を有している。例えば、μ－ＬＥＤアレイ７０１の画素密度は１００ＰＰＩの値を有し、画素ピッチは、例えば０．２５ｍｍである。その結果、センターハイマウントブレーキライト４３０は、例えば警告表示などの情報の表示にも追加で利用することができる。μ－ＬＥＤ７１１は、センターハイマウントブレーキライト４３０の動作中に赤色の光を発する。

μ－ＬＥＤアレイ７０１は、リアウインドウパネル４０００の材料に完全に埋め込まれている。例えば、μ－ＬＥＤアレイ７０１は、リアウインドウパネル４０００の２つのガラス層の間に配置されている。μ－ＬＥＤアレイ７０１のキャリア７１０は透明に形成されており、リアウインドウパネル４０００の湾曲部に適合されているため、オフの状態では、センターハイマウントブレーキランプ４３０が透明になる。キャリア７１０上には、μ－ＬＥＤ７１１を電気的に接触させるための導体トラック（図示せず）が配置されている。さらに、μ－ＬＥＤアレイ７０１を電気的に接触させるための導体トラックがリアウインドウパネル４０００に組み込まれている。導体トラックは、透明な材料、例えばＩＴＯからなり、金属性であり、人間の目には見えないほどの薄さをしている。μ－ＬＥＤアレイ７０１の輝度は、少なくとも０．１４Ｃｄ／ｍ２である。

あるいはセンターハイマウントブレーキライトは、自動車のルーフ領域のリアウインドウパネル４０００の代わりに、車両本体に組み込まれていてもよく、この場合、μ－ＬＥＤアレイ７０１は、μ－ＬＥＤアレイ５０２と同様に形成されていてもよい。

画素密度が高いため、このセンターハイマウントブレーキライトを利用して、後続の道路利用者に警告などの情報を伝えることもできる。例えば、センターハイマウントブレーキライトは、加速度センサーを搭載した機器と連携し、車両の急激な急ブレーキの際に「緊急ブレーキ」という警告を表示すことができる。さらに、センターハイマウントブレーキライトは、後続の道路利用者との距離を検出し、車速に応じて、その距離が安全距離を下回った場合に対応する警告を表示する距離センサーを備えた機器と連携することもできる。

図３５５～図３５７に概略的に示す更なる構成例によれば、複数の、有利には複数のμ－ＬＥＤアレイが組み合わされて、自動車の外側に配置され、例えば、自動車のボディに組み込まれるディスプレイ１０００を形成する。

図３５５は、車両本体にディスプレイ１０００を埋め込んだ自動車の右側を概略的に示している。ディスプレイ１０００は、行と列とに配置され、機械的および電気的に互いに接続された複数の同様のμ－ＬＥＤアレイ１１００によって形成される。ディスプレイ１０００は、例えば、図３５５に概略的に示すように、矩形の輪郭を有している。しかしながら、それ以外のどのような輪郭でも可能である。

各μ－ＬＥＤアレイ１１００は、それぞれのμ－ＬＥＤアレイ１１００の共通キャリア１１１０上に、μ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂの複数のトリプレット１１０１が行と列とに配置されたものを有している。図３５６には、ディスプレイ１０００のμ－ＬＥＤアレイ１１００の概略的な平面図が示されている。μ－ＬＥＤアレイ１１００の各画素は、μ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂのトリプレット１１０１によって形成されている。このように、μ－ＬＥＤアレイ１１００の各画素は、赤色の光を発するμ－ＬＥＤ１１０１Ｒ、緑色の光を発するμ－ＬＥＤ１１０１Ｇおよび青色の光を発するμ－ＬＥＤ１１０１Ｂを含んでいる。μ－ＬＥＤアレイ１１００のキャリア１１１０上には、μ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂのトリプレット１１０１が行と列とに配置されている。

キャリア１１１０は、電気絶縁材料を有し、μ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂのための電気的コンタクト（図示せず）と、μ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂに電力を供給して駆動制御するための導体トラック（図示せず）を有している。さらに、μ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂを動作させるための電子部品が、キャリア１１１０上またはキャリア１１１０内に配置されていてもよい。例えば、キャリア１１１０は、４つのサイドエッジ１１１１，１１１２，１１１３および１１１４を有する矩形の輪郭を持っている。各サイドエッジ１１１１，１１１２，１１１３，１１１４には、突出部１１２１，１１２２，１１２３，１１２４と、凹部１１３１，１１３２，１１３３，１１３４が、キャリア１１１０の中心線に対して鏡面対称に配置されており、μ－ＬＥＤアレイ１１００のキャリア１１１０の突出部１１２１が、隣り合うμ－ＬＥＤアレイ１１００のキャリア１１１０の凹部１１３４に収まるようになっている。図３５６に概略的に示すように、キャリア１１１０のサイドエッジ１１１１，１１１２，１１１３，１１１４に沿った突出部１１２１，１１２２，１１２３，１１２４および凹部１１３１，１１３２，１１３３，１１３４の配置により、μ－ＬＥＤアレイ１１００のキャリア１１１０をシームレスに組み立てて、ディスプレイ１０００を形成することができる。突出部１１２１，１１２２，１１２３，１１２４および凹部１１３１，１１３２，１１３３，１１３４は、機械的接続に加えて、ディスプレイ１０００のμ－ＬＥＤアレイ１１００間の電気的な接続を可能にし得る。

図３５７には、車両本体１００００およびディスプレイ１０００の概略的な横断面図が鉛直方向に延びる横断面平面で示されている。ディスプレイ１０００は、車両本体１００００の外側の凹部１５０１に配置されている。ディスプレイ１０００は、車両本体１００００の輪郭に合わせている。ディスプレイ１０００のμ－ＬＥＤアレイ１１００，１１００’のキャリア１１１０，１１１０’は、車両本体の凹部１０００１に収まっている。ディスプレイ１０００の隣り合うμ－ＬＥＤアレイ１１００，１１００’のキャリア１１１０、１１１０’は、図３５７に例示的かつ概略的に示すように、ディスプレイ１０００を車両本体１００００の輪郭に合わせる目的で、０度もしくは１８０度とは異なる角度を互いに形成することができる。

μ－ＬＥＤアレイ１１００，１１００’およびそれらのキャリア１１１０，１１１０’のそれぞれの寸法は、例えば、ディスプレイ１０００を車両本体１００００の輪郭にうまく合わせるために、異なっていてもよい。特に、ディスプレイ１０００で覆われた車両本体１００００の湾曲した領域には、ディスプレイ１０００で覆われた車両本体１００００の湾曲していない領域よりも、寸法の小さいμ－ＬＥＤアレイ１１００，１１００’もしくはμ－ＬＥＤアレイ１１００，１１００’のキャリア１１１０，１１１０’が設けられていてもよい。ディスプレイ１０００と車両本体１００００との間の凹部１０００１に隙間がある場合は、透明なポッティング材料１０００２で埋められていてもよい。

車両本体１００００の外側とポッティング材料１０００２の表面とがコヒーレントな共通の表面を形成するように、車両本体１００００の外側はポッティング材料１０００２でシームレスに閉じられており、ディスプレイ１０００が車両本体１００００から目立たないようになっている。μ－ＬＥＤアレイ１１００，１１００’のμ－ＬＥＤトリプレット１１０１，１１０１’は、例えば、うまく光を取り出することができるように、マイクロ光学系（図示せず）を含んでいてもよい。ディスプレイ１０００のμ－ＬＥＤアレイ１１００，１１００’のキャリア１１１０，１１１０’は、着色されていてもよく、例えば、車両本体１００００と同じ色を有していてもよい。その結果、ディスプレイ１０００は、オフ状態になると、車両本体１００００と同じ色に見えるようになる。ディスプレイ１０００は、ディスプレイ１０００を駆動制御するための駆動制御装置（図示せず）と、ディスプレイ１０００にエネルギーを供給するための操作装置（図示せず）とに接続されており、駆動制御装置は、自動車のオンボードコンピュータの一部とすることができ、操作装置を使って、自動車のオンボード電源からディスプレイ１０００にエネルギーが供給される。

駆動制御装置は、ディスプレイ１０００の個々のμ－ＬＥＤアレイ１１００，１１００’またはμ－ＬＥＤアレイ１１００もしくは１１００’の個々のμ－ＬＥＤも別個に制御することができるように構成されており、そのためディスプレイ１０００のスクリーン領域全体またはディスプレイ１０００のスクリーン領域の選択可能な部分領域のみが利用可能となる。ディスプレイ１０００の操作は、ユーザーが操作モジュール（図示せず）を使って行われ、このモジュールは、例えば自動車の車内に配置され、例えば自動車のセンターコンソールに組み込まれている。代替的または追加的に、ディスプレイ１０００の操作は、例えば、スマートフォンと対応するスマートフォンアプリとを用いることが企図されていてもよい。

図３Ｂに示した表のリストによれば、「解像度が良い屋外広告」という用途には、少なくとも１００ＰＰＩの画素密度と最大でも０．２５ｍｍの画素ピッチが適している。「装飾用ディスプレイ」という用途では、５０ＰＰＩ以上の画素密度と最大でも０．５ｍｍの画素ピッチが適している。「歩行者用通信」という用途では、２５ＰＰＩ以上の画素密度と最大でも１．０ｍｍの画素ピッチが適している。同様に、「屋外広告」という用途では、少なくとも２５ＰＰＩ以上の画素密度と最大でも１．０ｍｍの画素ピッチが適している。μ－ＬＥＤアレイ１１００，１１００’ひいてはディスプレイ１０００全体の画素密度は、上記４つの用途のすべてにディスプレイ１０００を使用できるように、例えば１５０ＰＰＩであり、画素ピッチは、例えば０．１７ｍｍである。こうして、約０．５ｍ～２０ｍの範囲の距離でディスプレイ１０００を見る人のために、高解像度のディスプレイ１０００が保証される。この距離で見る人は、ディスプレイ１０００の個々の画素１１０１，１１０１’を肉眼で見分けることができない。

例えば、自動車のオンボードコンピュータの一部であってもよい駆動制御装置（図示せず）と、μ－ＬＥＤアレイ１１００，１１００’もしくはμ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂを操作するための操作装置とを用いて、ディスプレイ１０００のμ－ＬＥＤアレイ１１００，１１００’の全部またはμ－ＬＥＤアレイの一部のみを駆動制御することにより、ディスプレイ１０００の画面全体またはディスプレイ１０００の画面の一部のみを、例えば、装飾目的で使用することができる。例えば、選択されたいくつかのμ－ＬＥＤアレイ１１００，１１００’の個々のμ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂは、例えば自動車のオンボードコンピュータの一部であってもよい駆動制御装置（図示せず）によって駆動制御・操作され、車両本体１００００に所望の照明デザインを与えることができる。

例えば、操作モジュールによって、ユーザーは、例えばデータメモリに記憶された利用可能なデザインのストックから所望のデザインを選択することができ、このデザインは、当該デザインを生成するために必要なディスプレイ１０００のμ－ＬＥＤアレイ１１００，１１００’の一部または全部のμ－ＬＥＤ１１０１Ｒ，１１０１Ｇ，１１０１Ｂを駆動制御する駆動装置によって生成される。例えば、ディスプレイ１０００の１つの列１２００に配置されたμ－ＬＥＤアレイ１１００のμ－ＬＥＤ１１０１Ｂを、駆動装置を用いてオンにし、車両本体１００００に青色の発光トリムを生成することができる。特に、データメモリは、例えば、駆動制御装置またはオンボードコンピュータの一部であるか、またはインターネット接続を介して利用可能であり、自動車のユーザーが操作モジュールを用いて選択することができる多数のデザインを記憶することができ、これらのデザインは、駆動制御装置によってプログラミング制御して選択されるディスプレイ１０００のいくつかのμ－ＬＥＤアレイ１１００，１１００’によって車両本体１５００の外側に生成することができる。あるいはディスプレイ１０００のすべてのμ－ＬＥＤアレイ１１００，１１００’を駆動制御して、例えば、車両本体１００００にパノラマ画像などを表示してもよい。さらに、データメモリはインターネット接続を介して更新可能であり、例えば、利用可能なデザインのストックに追加したり、更新したりすることができる。

例えば、自動車のオンボードコンピュータの一部であってもよい駆動制御装置（図示せず）を用いて、μ－ＬＥＤアレイ１１００，１１００’の全部またはディスプレイ１０００のμ－ＬＥＤアレイの一部のみの制御することにより、ディスプレイ１０００の画面全体またはディスプレイ１０００の画面の一部のみを広告目的に使用することができる。例えば、ディスプレイ１０００を用いて広告フィルムを表示したり、静止した広告ポスターまたはアニメーションの広告ポスターのみを表示したりすることもできる。広告フィルムまたは広告ポスターは、例えば、操作モジュールを使ってユーザーが選択し、駆動制御デバイスまたはオンボードコンピュータを用いて再生することもできるし、ソフトウェア制御の下でデータメモリから読み出して再生することもできる。データメモリは、駆動制御装置またはオンボードコンピュータの一部であってもよく、または例えばインターネット接続を介して駆動制御装置またはオンボードコンピュータに接続し、例えば、広告コンテンツのダウンロードや更新を行うことができる。他の道路利用者とのコミュニケーションのために、上でより詳細に説明したディスプレイ１０００に準拠したディスプレイが、自動車の前方領域および／または後方領域に配置される。例えば、上で詳しく説明したディスプレイ１０００による表示は、例えば歩行者とのコミュニケーションを可能にするために、自動車のヘッドライトの間の前方領域やボンネットに配置される。代替的または追加的に、上で詳細に説明したディスプレイ１０００に従ったディスプレイが、例えば後続の道路利用者とのコミュニケーションを可能にするために、自動車の後方領域に配置されていてもよい。

特に、自動車の前方領域に配置された、上でより詳細に説明したディスプレイ１０００に準拠したディスプレイは、追加でセンサーまたは検出器を有していてもよく、これらは、例えば、μ－ＬＥＤトリプレット１１０１の間の隙間にあるμ－ＬＥＤアレイ１１００のキャリア１１１０上に配置されており、例えば、自動車のオンボードコンピュータと連携して交通状況を監視する役割を果たし、そうすることで、例えば、横断歩道や、それを利用したい歩行者の存在を検出することができるようになる。この場合、例えば、自動車の前方領域にあるディスプレイ１０００と、ディスプレイ用の駆動制御装置やオンボードコンピュータとを用いて、歩行者に対して、自律走行する自動車または自動車の運転者によって歩行者の存在が認識されたか否かや、自動車が横断歩道で停止するか否かを示す表示を行うことができる。

自動車の前方領域に配置されたディスプレイが、他の道路利用者とのコミュニケーションや装飾目的のためだけに使用される場合、そのディスプレイは、自動車の側方に配置されたディスプレイ１０００よりも低い画素密度と大きな画素ピッチとを有することができる。例えば、自動車の前方領域に配置されたディスプレイの画素密度は５０ＰＰＩで、画素ピッチは０．５ｍｍでなり得る。

上述のディスプレイ１０００に準拠して形成されている、自動車の後方領域に配置されたディスプレイも同様に、追加でセンサーまたは検出器を有していてもよく、これらは、例えば、μ－ＬＥＤトリプレット１１０１の間の隙間にあるμ－ＬＥＤアレイ１１００のキャリア１１１０上に配置されており、例えば、自動車のオンボードコンピュータと連携して交通状況を監視する役割を果たし、例えば、後続の道路利用者に危険を警告する。例えば、安全距離の不足や道路上の障害物などに注意を促すことが可能である。自動車の後方領域に配置されたディスプレイが、他の道路利用者とのコミュニケーションや装飾目的のためだけに使用される場合、ディスプレイは、自動車の側方に配置されたディスプレイ１０００よりも低い画素密度と大きな画素ピッチとを有することができる。例えば、自動車の後方領域に配置されたディスプレイの画素密度は５０ＰＰＩであり、画素ピッチは０．５ｍｍであり得る。

さらに、上述のディスプレイ１０００に準拠したディスプレイは、自動車の前方領域および後方領域の両方に配置することができ、これらのディスプレイは、追加でセンサーおよび検出器を有していてもよく、自動車のオンボードコンピュータと連携して交通状況を監視する役割を果たす。これらのディスプレイを使って、例えば、シグナルやコード化された光信号などの情報を車両から車両へと伝達することができる。有利には、このために自動車の前方領域および後方領域に配置されたディスプレイは、赤外線を発するμ－ＬＥＤを備えたμ－ＬＥＤアレイをさらに含むことができ、これにより、例えば、人間である見る人には見えないコード化された赤外線信号を用いて車両間の通信が可能になる。

図３５８は、本発明の使用例を概略的に示している。図３５８は、人を輸送するのに適した車両１３００の内部を示している。車両１３００の上部領域には、車両ルーフ１３０１が形成されている。ヘッドライナー１３０２を含む出力装置が、車両ルーフ内に配置されている。

一構成例の態様によれば、ヘッドライナーは、少なくとも部分的に車両ルーフ上に広がっている。図３５８の一構成例によれば、ヘッドライナー１３０２は、車内のフロント領域だけでなくリア領域にも張り出しており、後方座席のベンチ（図示せず）を越えて前方座席まで、すなわち、運転席１３０３だけでなく、助手席１３０４も越えて広がっている。ヘッドライナー１３０２から発せられる光は、少なくとも部分的に、車両の内部、特に車両内の座席を照らし出す。ヘッドライナー１３０２のサイズは、通常、約７０×４０ｃｍの最小サイズおよび約２００×１８０ｃｍの最大サイズを有することができる。

これらのサイズは、車両のサイズ、特に車両ルーフのサイズによって異なり得る。ヘッドライナーの典型的な解像度は、通常、５０ＰＰＩ以上もしくは５０８ＰＰ以下（［μｍ］）であり得、ほぼ中程度の解像度に相当する（これに関して図３Ｂも参照）。

ヘッドライナー１３０２は、図３５８には示されている駆動制御装置を介して記録装置に接続されている。ヘッドライナー１３０２は、記録装置により調節可能である。ヘッドライナー１３０２は、車内の視覚的雰囲気を調節するのに適している。この場合、所望の効果および視覚的な雰囲気を記録装置で指定することができる。

ヘッドライナー１３０２は、車内に光を照射することで、車内を明るくすることに適している。この照明は、可視光や非可視光によって影響を受けたり調節されたりすることで、車両内の雰囲気に影響を与える。一般的に、波長の異なる可視光は人間の知覚に与える影響も異なることが知られている。例えば、青色成分の多い光は、その光を浴びた人の集中力を高め、注意力を高める効果がある。反対に、落ち着いた光や赤みを帯びた光は、その光を浴びた人がリラックスしやすくなる。

図３５８に示すヘッドライナー１３０２の構成例では、ヘッドライナーはディスプレイとして形成されている。ディスプレイは、平面的、すなわち平坦に形成されていてもよい。あるいはディスプレイは、例えば、車両ルーフの形を再現した自由な形状で、ルーフにぴったりとフィットするようになっていてもよい。図示しない構成例では、ヘッドライナー１３０２自体が車両ルーフを形成している。更なる態様によれば、ヘッドライナー１３０２は透明に形成されている。そのため、車内にいる人は車外に目を向けて空を見上げることができる。言い換えれば、外から車内に光が差し込むことができる。

図示されていない構成例によれば、車両ルーフは内側から材料で覆われていてもよい。一構成例の態様によれば、μ－ＬＥＤは材料に組み込まれていてもよい。材料は、革やその他の孔を有する材料を含んでいてもよい。この場合、μ－ＬＥＤは、材料の細孔内に配置されていてもよい。材料は、布地（経編物および／または緯編物とも呼ばれる）を含んでいてもよい。一構成例の態様によれば、μ－ＬＥＤは、布地を形成するループ内に配置されていてもよい。一構成例の態様によれば、μ－ＬＥＤは車両ルーフ全体に分布していてもよい。一構成例の態様によれば、μ－ＬＥＤは、車内領域全体に分布していてもよい。一構成例の態様によれば、μ－ＬＥＤは車内領域全体にメッシュ状に分布していてもよい。

センターコンソールは、各種パラメーターを設定するための中心的な操作素子として機能し得る。通常、車両のダッシュボード上に配置され、運転席と助手席の間を視覚的に行き来することができる。上記の調整可能なパラメーターの例としては、車両のサスペンションの設定および／または空調システムもしくは自動気候制御の設定を挙げることができる。

図３５９は、車両１４０３内のセンターコンソール１４０１の一構成例を示している。センターコンソール１４０１は、ダッシュボード１４０２上に配置されていてもよい。図３５９は、特に車両のフロント領域を表している。ハンドル１４０４と、運転席フットウェル１４０７を含めたシート１４０５（運転席側）とを概略的に示している。センターコンソールは、本構成例によれば、複数のμ－ＬＥＤもしくはμ－ＬＥＤアレイを有するディスプレイ１４０６を含んでいてもよい。ディスプレイ１４０６は、グラフィカルインターフェースを表示するように構成されていてもよい。図３５９に示す構成例によれば、センターコンソール１４０１は、ハンドル１４０４の高さに位置している。一構成例の態様によれば、センターコンソールは、ダッシュボード全体に広がっていてもよい。特に、センターコンソールのグラフィカルインターフェースを表示する領域は、少なくとも部分的にあるいは完全にダッシュボードを横切っていてもよい。

ディスプレイの典型的なサイズは、少なくとも１２×９ｃｍ、最大で４０×２５ｃｍであり得る。解像度は、少なくとも２００ＰＰＩ以上もしくは１２７ＰＰ［μｍ］以下であり得る。通常、運転者はディスプレイから約４０～７０ｃｍ離れているため、上記の解像度では個々のμ－ＬＥＤを見分けられない場合がある。

一構成例の態様によれば、情報を記録するのに適した１つ以上のセンサーを記録装置に配置してもよい。一構成例の態様によれば、記録装置、特にセンサーは、μ－ＬＥＤの間に配置されていてもよい。情報には、例えば、非接触ジェスチャー、センターコンソールへの機械的な圧力、センターコンソールへのタッチおよびジェスチャー、周囲の光量、温度、湿度および／または車内のその他のパラメーターが含まれ得る。一構成例の態様によれば、μ－ＬＥＤは、ダッシュボード上に直接施与／配置されていてもよい。

車両／自動車のＡピラー、Ｂピラー、ＣピラーおよびＤピラーは、車両ルーフと車両フロアとを接続するように配置されることができる。図３６０は、運転者の視点から見た車両内部の概略図および部分図を示している。図３６０は、ハンドル１５０１、Ａピラー１５０２、フロントガラス１５０３およびサイドガラス１５０５を備えたサイドドア１５０４を示している。Ａピラー１５０２は、少なくとも視覚的にフロントガラス１５０３とサイドガラス１５０５とを分離している。

Ａピラー１５０２には、ディスプレイ１５０６の形をした出力装置が配置されている。ディスプレイ１５０６は、図示していない駆動制御システムを介して、カメラ１５０７の形をした記録装置に接続されている。カメラは車外に配置され、車両の後方領域からの信号および画像を記録するような向きになっている。信号および画像が駆動制御システムで処理された後、これらはディスプレイ１５０６に表示される。このようにして、車両の後方領域をディスプレイ１５０６に表示すことができる。有利には、車両の外部ミラーをカメラ表示システムで置き換えることができる。

外部ミラー代用システムは、典型的には、少なくとも１２×８ｃｍか最大２０×１５ｌのサイズを有し得る。解像度は２００ＰＰＩ以上もしくは１２７ＰＰ以下［μｍ］であり得る。ディスプレイ１５０６は、μ－ＬＥＤまたはμ－ＬＥＤアレイを含んでおり、画像表示に適したものであり得る。一構成例の態様によれば、ディスプレイ１５０６は、Ａピラー１５０２の形状に合わせた形状を有していてもよい。

一構成例の態様によれば、画像ディスプレイは、バックミラーの代わりを再現するために表示する役割も果たすことができる。このため、記録装置は制御装置を介して出力装置に接続されており、この出力装置は、通常、車両のバックミラーが配置されている領域に配置されていてもよい。

バックミラーの代わりとなる出力装置は、少なくとも１５×１０ｃｍないし最大で３０×１５ｃｍのサイズであり得る。解像度は２５０ＰＰＩ以上もしくは１０２ＰＰ［μｍ］以下であり得る。

図３６１は、本コンセプトの別の態様を概略的に示している。この図は、運転者から見た車内の様子を示している。図３６１は、１６０１のフロントガラスと、サイドガラス１６０２と、少なくとも視覚的にフロントガラス１６０１をサイドガラス１６０２から分離するＡピラー１６０３とを示しいてる。さらに背景には人物１６０４が見える。

従来の自動車のピラーは、運転者の視界のかなりの部分を遮っていた。このピラーの後ろには、運転者が普段見ることのできない、いわゆる死角がある。そのため、死角に入った人物や対象は運転者の目には映らず、潜在的な危険を孕んでいる。

本コンセプトの一態様によれば、出力デバイスは、少なくとも部分的にＡピラー上に延在している。本発明の一構成例の態様によれば、出力装置は、Ｂピラー、Ｃピラーおよび／またはＤピラーの上に少なくとも部分的に延在している。図３６１からの構成例によれば、出力装置はＡピラー１６０３に組み込まれている。出力装置は、Ａピラー、Ｂピラー、Ｃピラーおよび／またはＤピラーを含んでいてもよい。一構成例の態様によれば、出力装置は、車両ピラーに対応する形状を有するキャリア上に配置されたμ－ＬＥＤもしくはμ－ＬＥＤアレイを含んでいる。一構成例の態様によれば、μ－ＬＥＤもしくはμ－ＬＥＤアレイは、ピラー自体に配置されていてもよい。

一構成例の態様によれば、ピラーＡに設けられた出力装置は、運転者の視点から見て、該当するピラーによって隠されている領域に対応する画像を表示する。

図３６２は、車両ドア１７０２の内側に配置されたステータスディスプレイ１７０１を示している。このステータスディスプレイ１７０１は、車両情報を所定の方法で表示すように設定されている。このためにディスプレイは、この例では、車両ドア１７０２の輪郭に適合したキャリア上に配置されたμ－ＬＥＤもしくはμ－ＬＥＤアレイを含んでいる。一構成例の態様によれば、ステータスディスプレイは、車両内の任意の場所に配置することができる。このようなディスプレイの典型的なサイズは、約１×０．５ｃｍないし最大６×６ｃｍであり得る。解像度は２００ＰＰＩ以上もしくは１２７ＰＰ［μｍ］以下でありうる。

動作中に紫外線を発するμ－ＬＥＤを備えたμ－ＬＥＤアレイは、例えば、液体、特に水を殺菌するために使用することができる。特に、「スマートダスト」の項目に記載されている、μ－ＬＥＤアレイを含む構造ユニットは、カプセル化されているため、環境の影響から保護され、有利には液体の殺菌に使用することができる。

動作時に有色または白色の光を発するμ－ＬＥＤを備えたμ－ＬＥＤアレイは、例えば、照明効果もしくはデザイン効果を得るために、または光によって情報を提示もしくは表示すために、テキスタイルに埋め込んだり、織り込んだりすることができる。特に、「スマートダスト」の項目に記載されている、μ－ＬＥＤアレイを含む構造ユニットは、カプセル化されているため、環境の影響から保護され、有利にはテキスタイル製品に使用することができる。

μ－ＬＥＤアレイは、μ－ＬＥＤを動作させるための動作回路と一体となって形成されていてもよい。動作回路は、集積回路（ＩＣ）を含んでいてもよい。集積回路は、プログラミング可能な集積回路またはプログラム制御された集積回路であってもよい。さらに、μ－ＬＥＤアレイは、同様の機能または異なる機能を有する１つ以上の微細なセンサーを有していてもよく、当該センサーは無線で通信する。例えば、前述のセンサーからのデータは、分析のために外部デバイス、すなわちμ－ＬＥＤアレイの外部に配置されたデバイスに無線で送信されてもよい。代替的または追加的に、前述のセンサーからのデータをμ－ＬＥＤアレイの集積回路が内部で評価し、μ－ＬＥＤの制御に利用することも可能である。さらに、μ－ＬＥＤアレイは、μ－ＬＥＤアレイのμ－ＬＥＤにエネルギーを供給し、場合によっては、前述の微細なセンサーにもエネルギーを供給するためのエネルギー貯蔵媒体を含んでいてもよい。エネルギー貯蔵媒体は、誘導的に充電可能なように形成されていてもよい。エネルギー貯蔵媒体と前述のセンサーとは、μ－ＬＥＤアレイのμ－ＬＥＤと共通のキャリア上に配置されていてもよい。

前述のμ－ＬＥＤまたはμ－ＬＥＤアレイを含む構造ユニットは、それぞれ微視的に小さく形成されている。これらの構造ユニットの各空間方向における寸法は、有利には１ミリメートル以下である。これらの構造ユニットは、固有のエネルギー貯蔵媒体を有しているので、実質的に自律型であり、気密または水密のケーシングまたはカプセルが備わっていてもよい。エネルギー貯蔵媒体は、必要に応じて、外部エネルギー源との誘導結合によって再充電されることができる。本項に記載される構造ユニットは、スマートダスト発光体とも呼ばれる。

ここで示している使用例、特に自動車では、曲面、または少なくとも非平面と直線の表面が部分的に必要である。そのため、本出願で開示されている製造技術や構造素子もしくは構造体を用いて、曲面の表示デバイスを作り出すことが好都合であると思われる。

図３６３には、表示デバイスの第１の構成例が断面図で示されている。表示デバイスは、例えばプラスチック製またはガラス製または金属製のキャリア１を含み、正面１０と背面１１とを備えている。開口部１２はキャリア１を貫通しており、前面１０には２つの表示セグメント２が施与されている。表示セグメント２は、それぞれの場合において、複数の光電子構造素子２５が配置された基板２０を含んでいる。光電子構造素子２５は、それぞれの場合において、μ－ＬＥＤもしくはμ－ＬＥＤアレイまたはμ－ＬＥＤを備えたモジュールであり、動作時に互いに個別に独立して駆動制御することができ、可視スペクトル範囲の光線を発する。μ－ＬＥＤもしくはμ－ＬＥＤアレイまたはμ－ＬＥＤを備えたモジュールは、画素単位で配置されている。この例では、各画素は、動作時に異なる色を発する３つのサブ画素を含んでいる。

表示セグメント２の基板２０は、それぞれの場合において、結合層２１と電気絶縁層２２とを含む。光電子構造素子２５は、結合層２１に電気的に接続されている。電気絶縁層２２は、結合層２１とキャリア１との間に配置されている。電気絶縁層２２は、例えば、ポリイミドなどの有機材料からなる。特に、電気絶縁層２２は、単一コヒーレントに形成されており、中断部またはスルーホールビアがない。そのため、基板２０は、それぞれの場合において、片面のみ、すなわち結合層２１の領域に電気リード線が設けられている。結合層２１に面していない電気絶縁層２２の側と、キャリア１と電気絶縁層２２との間には、電気リード線は設けられていない。

図３６３からは、キャリア１の正面１０が湾曲していることがわかる。表示セグメント２は、フレキシブルまたは折り曲げ可能に構成されており、正面では素材結合の関係にある。左側の表示セグメント２は、キャリア１の開口部１２を貫通しているタブ２３を含んでいる。タブ２３は、キャリア１の背面１１から表示セグメント２が電気的に接触可能な電気リード線３を形成している。この例では、タブ２３の背面１１から突出した部分が、フレキシブルプリント回路コネクタまたはゼロインジェクションフォースコネクタ（Zero-Injection-Force-Stecker）などのコネクタ４に挿入され、このようにして電気的に接続される。

図３６４Ａおよび図３６４Ｂは、表示セグメント２の一構成例を断面図および平面図で示している。ここでも、表示セグメント２は、フレキシブルまたは折り曲げ可能に構成されていてもよい。この例では、２つの光電子構造素子２５と、１つの電子部品２６、例えばＩＣチップとが表示セグメント２上に配置されている。かかる表示セグメント２は、本発明の表示デバイスに用いることができる。

図３６５は、キャリア１の開口部１２がキャリア１を浅い角度で貫通して延びている表示デバイスの第２の構成例を示している。したがって、キャリア１を通過する際に、基板２０のタブ２３をそれほど曲げる必要がない。

図３６６は、開口部１２の領域のキャリア１の正面に、充填材料１３、例えばシリコンが配置されている表示デバイスの第３の構成例を示している。これにより、開口部に起因する表示デバイスの外観の乱れを修正することができる。さらに、連続的な光線吸収層１４、例えば黒色の層が表示セグメント２に施与され、光電子構造素子の領域のみが露出している。これにより、表示デバイスのコントラスト比を高めることができる。

図３６７は、第３の構成例とは対照的に、表示セグメント２に連続した反射防止層１５が施与されている第４の構成例を示している。この層１５は、周囲の光の散乱を引き起こし、吸収層１４または光電子構造素子２５が周囲の光を反射する場合に特に好都合である。

図３６８は、表示セグメント２に反射層１６が施与されている表示デバイスの第５の構成例を示している。反射層１６上には、例えば、λ／４板状シートと一緒に偏光シートを含んでいる機能性層が施与されている。周囲の光が、偏光シートで直線偏光され、λ／４板状シートで円偏光され、反射層１６で反射され、ここで、循環方向が回転される。再び偏光シートに到達すると、偏光方向が９０°回転し、光が吸収される。このようにして反射防止膜も得られる。

図３６９は、背面１１の基板２０のタブ２３がキャリア１の開口部１２から突出しており、特に、このタブ２３の突出部分にさらに能動的または受動的な電子部品２６が施与されている表示デバイスの第６の構成例を示している。

図３７０は、表示デバイスの第７の構成例を示している。ここでは、これまでの構成例とは異なり、基板２０の一部が開口部２に導かれることはない。むしろ、表示セグメント２の一部が開口部１２を覆うように、表示セグメント２が基板１に施与されている。この領域では、電気絶縁層２２の一部が除去され、基板２０の結合層２１にアクセスできるようになっている。表示セグメント２は、金属層の形をした電気リード線３を介して背面１１から、特に、ここでもプラグ４を介して電気的に接触している。好ましくは、金属層の形をした電気リード線３とキャリア１との間にも絶縁層が配置されている。

図３７１Ａ～図３７１Ｋは、各種表示セグメント２の構成例を平面図で示している。わかりやすくするために、光電子構造素子は示していない。しかしながら、長方形の破線のボックスは、例えば、異なる画素またはピクセルを実現するために、光電子構造素子がどのような規則的なパターンで配置されていればよいかを示している。破線は、タブ２３をキャリアの開口部に通すために、表示セグメント２を折り曲げたり、折り目をつけたりすることができる折り線を示している。タブ２３は、プラグにプラグイン接続するための接続ピン２３０を部分的に含んでいる。

図３７１Ａ～図３７１Ｋの各種構成では、タブなどの特徴に関してさまざまな態様が図示されている。図３７１Ａでは、タブ２３は、表示セグメント２の片側のみに配置されている。図３７１Ｂに示す構成では、タブ２３は、キャリアのより狭い開口部を可能にするために収縮されている。

図３７１Ｃでは、タブ２３は、キャリアの狭い開口部を可能にするため、または隣り合う表示セグメントの複数の開口部を可能にするために必要な幅だけ有している。図３７１Ｄの説明では、タブ２３が表示セグメント２の片側中央に配置されていることがわかる。図３７１Ｅでは、能動的または受動的な電子部品２６が表示セグメント２上に配置されている。

図３７１Ｆに示す構成では、タブ２３は、表示セグメント２のすべての側面にある。図３７１Ｇでは、タブ２３は、表示セグメント２の対向する２つの態様にのみある。図３７１Ｈでは、表示セグメント２は、台形の形状を有しているが、図３７１Ｉでは、表示セグメント２は、六角形の形状を有している。図３７１Ｊでは、表示セグメント２は、自由な形状を有しており、図３７１Ｋでは、表示セグメント２は三角形である。

図３７２Ａおよび図３７２Ｂは、キャリア１の構成例を示しており、それぞれキャリア１の正面を平面図で示したものである。それぞれの場合において、キャリア１の正面が湾曲していることがわかる。黒色で縁取られたボックスは、それぞれの場合において、表示セグメント２を配置することができる領域を示している。ここで、各表示セグメント２に、キャリア１の開口部１２を一義的に割り当てることができる。図３７２Ａでは、上の行の開口部１２が不連続になっている。図３７２Ｂでは、施与される表示セグメントの最上段の行の開口部１２が、１行下の表示セグメントの開口部１２と同じ高さに配置されていることにより、これを回避している。

図３７３Ａ～図３７３Ｄは、表示デバイスを製造するための一構成におけるさまざまな位置を示している。図３７３Ａの位置では、まず表示セグメント２が製造される。このために、結合層２１と、コヒーレントな電気絶縁層２２とを有する基板２０が提供される。基板は、例えば、ＴＦＴプロセスで製造される。基板の処理のためにまず、補助キャリア５、例えばガラスキャリア５に施与される。次に、基板の上面に、光電子構造素子２５と電子部品２６とが、例えば並行した実装プロセスで施与され、結合層２１によって互いに電気的に接続される（図３７３Ｂを参照）。構造素子２５と構成部品２６とを施与し、電気的に接続するために、例えば、ＡＣ（異方性誘電フィルム）ペーストが使用される。図３７３Ｃの位置で、補助キャリア５は最終的に引き離される。自立型の表示セグメント２は残り続ける。この表示２セグメントは、引き続き、キャリア上でその意図した領域に配置、例えば接着される（図３７３Ｄを参照）。この場合、例えば、表示セグメント２のタブがキャリア１の開口部１２に挿入される。

以下では、例示的な主題として、さまざまなデバイスおよび配置構造、ならびに製造、処理および操作する方法が再度記載される。以下の主題は、提案された原理とコンセプトのさまざまな態様と構成を提示しており、これらはさまざまな方法で組み合わせることができる。このような組み合わせは、以下で示すものに限定されない。

１．発光デバイスは、
－ 上側主表面と、上記上側主表面から間隔を空けて分離されている下側主表面とを有する導電性構造体と、
－ 上記導電性構造体の中に設けられた、幅と長さとを有するキャビティと、
－ 第１の主方向に沿った、上記キャビティ内に配置されかつ少なくとも上記上側主表面を超えて延在する半導体層スタックと
を含み、上記半導体層スタックは、
・ 活性層と、
・ 第１の電気的コンタクトと、
・ 第２の電気的コンタクトと
を有し、
－ 上記キャビティの長さは、実質的に動作中に放出された光の波長のｎ／２に基づいており、ｎは自然数である、発光デバイス。

２．上記半導体層スタックの上記活性領域が、上記キャビティ内の上記上側主表面と上記下側主表面との間に配置されている、主題１記載の発光デバイス。

３．上記半導体層スタックが、実質的に上記キャビティの中央に配置されており、特にその中心はキャビティ長さの約半分となっている、主題１または２記載の発光デバイス。

４．上記第２の電気的コンタクトが、上記導電性構造体の下側主表面を超えて延在している、前述の主題のいずれか１つ記載の発光デバイス。

５．上記第２のコンタクトがｎ型コンタクトであり、上記第１のコンタクトがｐ型コンタクトである、前述の主題のいずれか１つ記載の発光デバイス。

６．上記半導体層スタックが、上記活性領域内にその基底面の直径を有し、上記直径は動作時に放出される波長よりも小さい、前述の主題のいずれか１つ記載の発光デバイス。

７．上記半導体層スタックがナノワイヤ発光デバイスを形成している、主題６記載の発光デバイス。

８．上記半導体層スタックが、対向する少なくとも２つの側面に反射層を含むか、または上記対向する少なくとも２つの側面が、上記キャビティの長辺の反射領域に対向している、前述の主題のいずれか１つ記載の発光デバイス。

９．上記キャビティが、上記下側主表面に隣り合う側で部分的に閉じられ、上記導電性構造体内に切欠き部を形成している、前述の主題のいずれか１つ記載の発光デバイス。

１０．上記キャビティが穴を有し、上記穴を通って上記半導体層スタックが延在している、主題９記載の発光デバイス。

１１．上記半導体層スタックが上記キャビティ内で絶縁されており、上記半導体層スタックの一部と上記導電性構造体との間の空間には、以下の少なくとも１つが充填されている、前述の主題のいずれか１つ記載の発光デバイス：
－ 空気または他の絶縁ガス；および
－ 絶縁材料。

１２．上記半導体層スタックが、その側壁に施与されたパッシベーションを有している、前述の主題のいずれか１つ記載の発光デバイス：
１３．上記半導体層スタックが上記下側主表面の下に延在している、主題１から１２までのいずれか１つ記載の発光デバイス。

１４．上記半導体層スタックが実質的に長方形の基底面を有している、前述の主題のいずれか１つ記載の発光デバイス。

１５．上記半導体層スタックの上記活性領域が量子井戸構造を有している、前述の主題のいずれか１つ記載の発光デバイス。

１６．さらに、
－ 少なくとも上記導電性構造体の上記上側主表面に施与された透明な絶縁層と、
－ 上記透明な絶縁層上に施与されかつ上記第１の電気的コンタクトと電気的に接触しているコンタクト層と
を含む、前述の主題のいずれか１つ記載の発光デバイス。

１７．上記透明な絶縁層が上記下側主表面を覆い、この絶縁層が上記下側主表面を覆うことによって、上記半導体層スタックの上記第２のコンタクトと上記透明な絶縁層とが実質的に平坦な表面を形成している、主題１６記載の発光デバイス。

１８．前記コンタクト層上に配置されたメタ構造をさらに含む、主題１６または１７記載の発光デバイス。

１９．さらに、
－ 上記上側主表面の上に設けられたカラーフィルター、特に狭い色範囲をカバーするバンドパスフィルターと、
－ 第１の波長の光を、より長い第２の波長の光に変換するための、上記上側主表面の上に設けられた変換体と、
－ 上記上側主表面の上に配置された光整形構造体、特に、誘電体構造体、キャビティにまたがるマイクロレンズまたはフォトニック構造体と
を少なくとも含む、前述の主題のいずれか１つ記載の発光デバイス。

２０．前述の主題のいずれか１つ記載の少なくとも２つの発光デバイスを含むμ－ＬＥＤ配置構造であって、少なくとも２つの素子が以下の構造および／または層の少なくとも１つを共有している、μ－ＬＥＤ配置構造：
－ 上記導電性構造体；
－ 上記導電性構造体の少なくとも上側主表面に施与された透明な絶縁層；
－ 上記透明な絶縁層に施与されたコンタクト層；
－ 上記上側主表面に取り付けられたカラーフィルター；
－ 上記上側主表面の上に配置された変換体。

２１．上記少なくとも２つの発光配置構造の上記キャビティが実質的に同じ長さを有している、主題２０記載のμ－ＬＥＤ配置構造。

２２．上記少なくとも２つの発光配置構造の一方の上記キャビティが、上記少なくとも２つの発光配置構造の他方の上記キャビティに対して実質的に平行に配置されている、主題２０または２１記載のμ－ＬＥＤ配置構造。

２３．上記少なくとも２つの発光配置構造の一方の上記キャビティが、上記少なくとも２つの発光配置構造の他方の上記キャビティに対して実質的に直角に配置されている、主題２０から２２までのいずれか１つ記載のμ－ＬＥＤ配置構造。

２４．上記少なくとも２つの発光配置構造のそれぞれの上記第２のコンタクトが別々に接触している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５．上記少なくとも２つの発光配置構造の一方の上記カラーフィルターが、上記少なくとも２つの発光配置構造の他方のカラーフィルターとは異なっている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２６．上記少なくとも２つの発光配置構造の一方の変換体が、上記少なくとも２つの発光配置構造の他方の変換体とは異なっている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２７．上記キャリアに設けられた上記少なくとも２つの発光配置構造のそれぞれの上記第２のコンタクトを電気的に接触させるための少なくとも２つのコンタクトを有するキャリアをさらに含む、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８．後述の主題のいずれか１つ記載の導光体デバイス用の発光デバイスを形成している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２９．上記コンタクト素子が、上記キャビティの開口部とは反対側の側面に、またはそれに隣接して配置されており、さらに、
－ 上面に上記コンタクト素子を電気的に接触させるためのコンタクト領域を有するキャリアであって、上記半導体層スタックに電流供給するための複数の電流ドライバ等の回路を有するキャリア
を含む、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３０．前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造を備えたμ－ディスプレイであって、後述の主題のいずれか１つ記載の制御回路または駆動制御回路の特徴部と、後述の主題のいずれか１つ記載の光案内デバイスの特徴部を有する、μ－ディスプレイ。

３１．μ－ＬＥＤ配置構造の製造方法であって、以下のステップ：
成長用キャリア上に多面体またはプリズム形状のコーティングされた材料ボリュームの組み合わせを形成するステップと、
特定の色を発光させるために、１つの組み合わせの材料ボリュームの間に、その色に合わせられた変換材料を形成するステップと
を有する、方法。

３２．上記材料ボリューム上に活性層を堆積させ、当該活性層の上に追加の層を堆積させて、コーティングされた材料ボリュームを得ることを特徴とする、主題３１記載の方法。

３３．ｐ型コンタクト領域を有するｐ型コンタクトとｎ型コンタクト領域を有するｎ型コンタクトとを電気的に接触させるためのメタライゼーションを各組み合わせごとに作製することを特徴とする、前述の主題のいずれか１つ記載の方法。

３４．上記成長用キャリア上に、１組の材料ボリュームを成長させるためのマスキングされていない領域を有する成長層を形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

３５．上記成長層は、ｎ型ドーピング、特にＧａＮを有し、
上記マスキングは、二酸化ケイ素またはケイ素窒素を有し、
上記材料ボリュームは、上記成長層と同じ材料を有し、
上記活性層は、Ｉｎ－またはＡｌ－ＧａＮ－ＭＱＷ（多重量子井戸）を有し、
上記追加の層は、ｐ型ドーピング、特にＧａＮを有している
ことを特徴とする、主題３４記載の方法。

３６．上記材料ボリュームを、その長手方向軸線が互いに平行で、成長用キャリアに平行で、互いに同じ形状で作製することを特徴とする、前述の主題のいずれか１つ記載の方法。

３７．上記成長用キャリアに面していない上記コーティングされた材料ボリュームの側に、特にはんだを提供する、ミラー状の第１のメタライゼーションを堆積させることで、特にストリップ状のｐ型コンタクトを形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

３８．平面のキャリアの主表面に、はんだメタライゼーション層を堆積させることで、上記はんだメタライゼーション層を、上記ｐ型コンタクトを形成する上記材料ボリュームの上記第１のメタライゼーションに接続、特にボンディングすることを特徴とする、前述の主題のいずれか１つ記載の方法。

３９．特にレーザーを用いて成長用キャリアを除去する（ＬＬＯ（レーザーリフトオフ））ことを特徴とする、前述の主題のいずれか１つ記載の方法。

４０．上記成長層と上記マスキングの除去を、特に、それぞれの場合において、エッチング（ＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマエッチング））によって行うことを特徴とする、前述の主題のいずれか１つ記載の方法。

４１．上記除去された成長キャリアの側面に、特に二酸化ケイ素を有するパッシベーション層を堆積させ、特に上記側面の表面を完全に覆うことを特徴とする、前述の主題のいずれか１つ記載の方法。

４２．上記材料ボリュームの長手方向軸線に沿って、上記キャリアに面していない上記材料ボリュームの表面のパッシベーション層の領域を、特にストリップ状に除去するステップと、
上記材料ボリュームの露出した領域に、特にストリップ状のｎ型コンタクトを形成する第２のメタライゼーションを堆積させるステップと
を有することを特徴とする、主題４１記載の方法。

４３．上記ｎ型コンタクトの長手方向軸線から垂直に、上記パッシベーション層上とそれに沿って、上記キャリアに対して垂直な上記パッシベーション層の側壁に沿って、側壁ミラー・メタライゼーションを堆積させることを特徴とする、主題４１または４２記載の方法。

４４．横方向軸線に沿って、それぞれ２つの相互に隣り合うコーティングされた材料ボリュームの場合、上記側壁ミラー・メタライゼーションは、互いに背を向けているものと向き合っているものとで交互に作り出されていることを特徴とする、主題４３記載の方法。

４５．横方向軸線に沿って、側壁ミラー・メタライゼーションが互いに背を向けて作り出される２つの相互に隣り合うコーティングされた材料ボリュームの場合、自由な空間がそれぞれの変換材料で充填されることを特徴とする、主題４３または４４記載の方法。

４６．上記パッシベーション層上とそれに沿って、上記ｎ型コンタクト、上記側壁ミラー・メタライゼーションおよび第３のメタライゼーションとして堆積された金属性の中間接続部から、特にストリップ状の、第４のメタライゼーションとして堆積されたｎ型コンタクト領域との電気的な接続を形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７．上記パッシベーション層上とそれに沿って、上記ｎ型コンタクト、上記側壁ミラー・メタライゼーションおよび第３のメタライゼーションとして堆積された金属性の中間接続部から上記キャリアの反対側のｎ型コンタクト－スルーホールビアまで、特にストリップ状の、第４のメタライゼーションとして堆積されたｎ型コンタクト領域との電気的な接続を形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４８．上記パッシベーション層上とそれに沿って、上記ｎ型コンタクトおよび上記側壁ミラー・メタライゼーションから上記キャリアの反対側のｎ型コンタクト－スルーホールビアまで、特にストリップ状の、第４のメタライゼーションとして堆積されたｎ型コンタクト領域との電気的な接続を形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４９．上記ｎ型コンタクト－スルーホールビアが、上記パッシベーション層により、はんだメタライゼーション層およびキャリアと電気的に絶縁されていることを特徴とする、前述の主題のいずれか１つ記載の方法。

５０．上記はんだメタライゼーション層を覆うパッシベーション層の、特にストリップ状の領域を除去するステップと、
上記はんだメタライゼーション層の上記露出した領域に、特にストリップ状の第５のメタライゼーションを堆積させて、上記はんだメタライゼーション層によって上記ｐ型コンタクトに電気的に接続されているｐ型コンタクト領域を形成するステップと
を有することを特徴とする、前述の主題のいずれか１つ記載の方法。

５１．上記はんだメタライゼーション層を覆う上記キャリアの、特にストリップ状の領域を除去するステップと、
上記はんだメタライゼーション層の上記露出した領域に、特にストリップ状の第５のメタライゼーションを堆積させて、上記材料ボリュームに面していない上記キャリアの側にｐ型コンタクト－スルーホールビアとして作製されたｐ型コンタクト領域を形成し、上記ｐ型コンタクト領域は、上記はんだメタライゼーション層によって上記ｐ型コンタクトに電気的に接続されている、ステップと
を有することを特徴とする、前述の主題のいずれか１つ記載の方法。

５２．上記ｐ型コンタクト－スルーホールビアが、それぞれの変換材料の領域に形成されていることを特徴とする、主題５１記載の方法。

５３．少なくとも一部ないし全部のメタライゼーションが同じ材料を有しており、特に上記第２のメタライゼーションと側壁ミラー・メタライゼーションとがＡｌまたはＡｇを有していることを特徴とする、前述の主題のいずれか１つ記載の方法。

５４．画素配置構造であって、
－ 空間によって間隔を空けて配置された隣り合う２つのμ－ＬＥＤの組み合わせを含む少なくとも１つのサブ画素であって、上記μ－ＬＥＤは、上記空間に光を放出するように形成されている、少なくとも１つのサブ画素と、
－ 上記空間内の変換材料と
を含む、画素配置構造。

５５．上記μ－ＬＥＤが、多面体またはプリズム形状のコーティングされた材料ボリュームを有し、少なくとも上記空間に面している側に沿って活性層を有している、主題５４記載の画素配置構造。

５６．上記μ－ＬＥＤが、上記空間に面していない側に反射層を有している、前述の主題のいずれか１つ記載の画素配置構造。

５７．上記μ－ＬＥＤ配置構造が、上記活性層に電流を供給するように形成された共通の接続層を有している、前述の主題のいずれか１つ記載の画素配置構造。

５８．上記共通の接続層が、上記共通の接続層から絶縁された空間の底部よりも下に延びており、かつ／または共通の接続層の一部が、それぞれの場合において、各μ－ＬＥＤの活性層と変換材料との間に延びている、前述の主題のいずれか１つ記載の画素配置構造。

５９．コンタクト層が上記空間に面していない側で発光側の方向に延びており、その箇所で上記活性層に電流を供給するための上記材料ボリュームと接触している、前述の主題のいずれか１つ記載の画素配置構造。

６０．上記変換材料が、少なくとも上記材料ボリュームの上側まで上記空間を満たしている、前述の主題のいずれか１つ記載の画素配置構造。

６１．上記１組のサブ画素と上記空間とを透明なカバー層が覆っている、前述の主題のいずれか１つ記載の画素配置構造。

６２．さらに、
－ 空間によって間隔を空けて配置された隣り合う２つのμ－ＬＥＤの組み合わせをそれぞれ含む更なる２つのサブ画素であって、上記μ－ＬＥＤは、上記空間に光を放出するように形成されている、更なる２つのサブ画素と、
－ 上記空間の少なくとも１つの中に第１の変換材料とは異なる変換材料と
を含む、前述の主題のいずれか１つ記載の画素配置構造。

６３．上記空間に面していない側に延びる１つのサブ画素のμ－ＬＥＤのコンタクト層のうちの少なくとも１つが、他のサブ画素のμ－ＬＥＤのコンタクト層と対向している、主題６２記載の画素配置構造。

６４．３つのサブ画素が互いに実質的に平行に配置されているか、または１つのサブ画素が残りの２つのサブ画素に対して実質的に垂直に配置されている、主題６２または６３記載の画素配置構造。

６５．さらに、
－ 後述の主題のいずれかの特徴に従ったフォトニック構造体であって、特に異なる屈折率の周期領域を有するフォトニック構造体を有している、前述の主題のいずれか１つ記載の画素配置構造。

６６．上記フォトニック構造体が、以下の特徴のうちの少なくとも１つを有している、主題６５記載の画素配置構造：
－ 上記フォトニック構造体が２次元の結晶である特徴、
－ 上記フォトニック構造体が少なくとも１つの方向に沿った超格子を含んでいる特徴。

６７．発光側に面していない側に複数のコンタクト素子をさらに含み、上記コンタクト素子はキャリアのコンタクト領域に接続されており、上記キャリアは、特に後述の主題のいずれか１つ記載の少なくとも１つの電流ドライバ回路をμ－ＬＥＤの各組み合わせに対して含んでいる、前述の主題のいずれか１つ記載の画素配置構造。

６８．後述の主題のいずれか１つ記載の複数のμ－ＬＥＤを電子的に駆動制御するデバイスをさらに含み、上記デバイスのμ－ＬＥＤが、μ－ＬＥＤの組み合わせによって形成されている、主題６７記載の画素配置構造。

６９．上記画素配置構造が、前述のいずれかの方法で作製されたものであることを特徴とする、前述の主題のいずれか１つ記載の画素配置構造。

７０．μ－ＬＥＤ配置構造であって、
－ キャリアに沿って配置された少なくとも１本のμ－ロッドであって、上記μ－ロッドは、長手方向軸線に沿って第１のドーピングを有する細長いコアを形成し、上記コアは、層シーケンスにより第１の長手方向端部から上記層シーケンスのない第２の長手方向端部まで外向きにコーティングされている、少なくとも１本のμ－ロッドを有し、
－ 上記少なくともμ－ロッドは、上記第１の長手方向端部において、上記層シーケンスおよび第１のコンタクトによって上記キャリアの第１のコンタクト領域に電気的・機械的に接続されており、上記第２の長手方向端部において、上記コアおよび第２のコンタクトによって上記キャリアの第２のコンタクト領域に電気的・機械的に接続されており、上記層シーケンスは、絶縁層によって上記第２のコンタクトから電気的に絶縁されている、μ－ＬＥＤ配置構造。

７１．上記μ－ロッドが、特定の波長の光を放出するために、上記波長の光に合わせられた幾何学的形状を有し、特に、少なくとも１つの多面体、特にプリズムまたは平行六面体として形成されており、上記第１の長手方向端部は、特にピラミッド、角錐台、オベリスクまたはウェッジとして終端している、主題７０記載のμ－ＬＥＤ配置構造。

７２．上記μ－ロッドが、特定の波長の光を放出するために、上記波長の光に合わせられた空間的な広がり、特に長手方向軸線に対して垂直な特定の直径を有していることを特徴とする、前述の主題のいずれか１つ記載のμ―ＬＥＤ配置構造。

７３．上記μ－ロッドが、特定の波長の光を放出するために、上記波長の光に合わせられた変換材料で覆われていることを特徴とする、前述の主題のいずれか１つ記載のμ―ＬＥＤ配置構造。

７４．上記μ－ロッドおよび／または上記キャリア上に、反射層、特にシリコーンマトリクス中にＴｉＯ_２を有する層が形成されているか、または
上記μ－ロッドおよび／または上記キャリア上に、暗色の、特に黒色の層が形成されていることを特徴とする、前述の主題のいずれか１つ記載の光電子構造素子。

７５．上記μ－ロッドおよび／または上記キャリア上に、透明な層、特にＩＴＯクラッドが作製されていることを特徴とする、前述の主題のいずれか１つ記載のμ―ＬＥＤ配置構造。

７６．上記μ－ロッドおよび／または上記キャリア上に、パッケージが、特に注型コンパウンドとして作製されていることを特徴とする、前述の主題のいずれか１つ記載のμ―ＬＥＤ配置構造。

７７．前述の主題のいずれか１つ記載の３つのμ―ＬＥＤ配置構造を備えた画素素子であって、上記３つの構造素子が、上記キャリアのコンタクト領域において、互いにかつ／または上記キャリアと平行に電気的・機械的に接続されており、上記３つの電子構造素子は、少なくとも１つの波長の光を放出するように構成されている、画素素子。

７８．上記３つのμ－ＬＥＤ配置構造のそれぞれが光を放出するように形成されており、放出される光の周波数が異なっている、主題７７記載の画素素子。

７９．上記３つのμ－ＬＥＤ配置構造の上記μ－ロッドの上記第１の長手方向端部が共通の端子に接続されている、前述の主題のいずれか１つ記載の画素素子。

８０．上記３つのμ－ＬＥＤ配置構造の周りに、反射性の周回構造、特に後述の主題のいずれか１つ記載の特徴に従った周回構造が形成されている、前述の主題のいずれか１つ記載の画素素子。

８１．上記反射性の周回構造が、上記３つのμ－ＬＥＤ配置構造の上記μ－ロッドの上記第１または第２の長手方向端部にコンタクト領域のための接続部を形成している、主題８０記載の画素素子。

８２．上記μ－ＬＥＤ配置構造の上に配置された、特に後述の主題のいずれか１つ記載の特徴に従ったフォトニック構造体をさらに含む、前述の主題のいずれか１つ記載の画素素子。

８３．以下のステップ：
－ キャリアに沿って配置されるμ－ロッドを作製するステップであって、上記μ－ロッドは、長手方向軸線に沿って第１のドーパントを有する細長いコアを形成し、上記コアは、層シーケンスにより第１の長手方向端部から上記層シーケンスのない第２の長手方向端部まで外向きにコーティングするステップと、
－ 上記μ－ロッドを、上記層シーケンスと上記キャリアの第１のコンタクト領域への第１のコンタクトとによって第１の長手方向端部に接続するステップと、
－ 上記μ－ロッドを、上記コアおよび上記キャリアの第２のコンタクト領域への第２のコンタクトによって第２の長手方向端部に接続するステップであって、上記層シーケンスは、絶縁層によって上記第２のコンタクトから電気的に絶縁されているステップと、
を含む、μ－ＬＥＤ配置構造を製造する方法。

８４．μ－ロッドを作製する上記ステップが、
－ コアから外向きに、第１のドーピングを有する第１の層、活性層および第２のドーピングを有する第２の層として上記層シーケンスを作製するステップ
を含む、主題８３記載の方法。

８５．さらに、
－ μ－ロッド群、特に３つの同じ構造のμ－ロッド群を、特に長手方向軸線に対して垂直な横断面が第１の長手方向端部に向かって縮小し、かつ／または上記第１の長手方向端部が尖った先端またはエッジまたは平面で終端するように作製するステップ
を含む、主題８３または８４記載の方法。

８６．さらに、
－ 成長用基板上に、特に選択的なエピタキシャル法によって、それぞれ異なる直径および／または異なる幾何学的形状を有する３本のμ－ロッド群を作製し、異なる波長の光を放出するように形成するステップ
を含む、前述の主題のいずれか１つ記載の方法。

８７．以下のステップ：
－ 絶縁層に面していないそれぞれのμ－ロッドの第１の長手方向端部に、第１の透明なコンタクト、特にｐ型コンタクトを、特にエピタキシャル的に、特に酸素プラズマエッチングによってフォトストラクチャ化されたシード層および／または特に電気めっきもしくはスパッタリングによって作製し、特に少なくとも１つのコンタクト面を上記第１のコンタクトに形成するステップ
を含む、前述の主題のいずれか１つ記載の方法。

８８．
－ μ－ロッド群を、結合層、特に熱可塑性結合層で、上記第１の長手方向端部から上記絶縁層まで取り囲むステップであって、上記第１の長手方向端部が交換用キャリア上に一時的に当接しているステップと、
－ 成長用基板を除去するステップと
を含む、主題８７記載の方法。

８９．さらに、
－ 上記絶縁層に面しているそれぞれのμ－ロッドの第２の長手方向端部に、第２の透明なコンタクト、特にｎ型コンタクトを、特にエピタキシャル的に、特に電気めっきもしくはスパッタリングによって作製し、特に少なくとも２つのコンタクト面を上記第２のコンタクトに形成するステップ
を含む、前述の主題のいずれか１つ記載の方法。

９０．μ－ロッド群をシートに移送し、
それぞれのμ－ロッドの上記第２のコンタクトを、特にコンタクト面で上記シートに取り付ける
ことを特徴とする、前述の主題のいずれか１つ記載の方法。

９１．さらに、
上記群の上記μ－ロッドを個片化するステップであって、上記結合層を少なくとも部分的に除去するステップ
を含む、主題９０記載の方法。

９３．さらに、
個片化されたμ－ロッド群、特に３本のμ－ロッド群を上記シートからリフトアップし、上記μ－ロッドの第１のコンタクトおよび第２のコンタクト、特にコンタクト面によって、上記キャリアの第１のコンタクト領域および第２のコンタクト領域に、互いに平行にかつ／または上記キャリアに平行に電気的・機械的に接続するステップ
を含む、主題９０または９１記載の方法。

９４．約５００～１５００本のμ－ロッド群を同時にリフトアップし、電気的・機械的に同時接続するステップ
を含む、主題９３に記載の方法。

９５．第１の導電性半導体層、活性層および第２の導電性半導体層を備えた３次元発光ヘテロ構造体を含むμ－ＬＥＤにおいて、
上記発光ヘテロ構造体は、アルミニウムガリウムヒ素および／またはアルミニウムガリウムインジウムリンおよび／またはアルミニウムガリウムインジウムリンヒ素を含み、
上記発光ヘテロ構造体は、ガリウムヒ素（１１１）Ｂエピタキシャル基板上に選択的にエピタキシャルに堆積させられた、｛１１０｝の方位を持った側面を含む付形層上での成長により、３次元的に形成されており、任意に平坦な上面｛１１１｝が設けられていてもよい
ことを特徴とする、μ－ＬＥＤ。

９６．上記付形層が、ガリウムヒ素および／またはアルミニウムガリウムインジウムヒ素および／またはアルミニウムガリウムインジウムリンおよび／またはブラッグミラースタックを含むことを特徴とする、主題９５記載のμ－ＬＥＤ。

９７．上記付形層が、上記ガリウムヒ素（１１１）Ｂエピタキシャル基板上での選択的なエピタキシャル成膜後、ウェット後処理されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

９８．上記付形層が三角錐を形成し、上記三角錐の側面が方位（－１－１０）、（－１０－１）および（０－１－１）を有する、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

９９．上記付形層が（１１１）または（－１－１－１）の方位を持った面を含むことを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１００．上記付形層が３辺の角錐台を形成し、上記角錐台の側面が方位（－１－１０）、（－１０－１）および（０－１－１）を有し、上記角錐台の上面（１０）が方位（－１－１－１）を有する、主題９９記載のμ－ＬＥＤ。

１０１．上記ガリウムヒ素（１１１）Ｂエピタキシャル基板上への上記発光ヘテロ構造体の投影が、１００μｍ未満、好ましくは２０μｍ未満のエッジ長さを有することを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１０２．上記発光ヘテロ構造体が、上記付形層の選択的エピタキシャル成膜のために上記ガリウムヒ素（１１１）Ｂエピタキシャル基板上に適用された誘電体マスクまで延びている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１０３．上記発光ヘテロ構造体の上の上記層シーケンスの成長方向における主放射方向に、透明なコンタクト層が適用されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１０４．上記発光ヘテロ構造体の下の上記層シーケンスの成長方向と反対の主放射方向に、上記ガリウムヒ素（１１１）Ｂエピタキシャル基板の除去および上記付形層の少なくとも一部の除去後に施与された透明なコンタクト層を有する層シーケンスが存在していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１０５．主放射方向において上記活性層の下または上の領域で、透明なコンタクト層上に変換材料が施与されている、主題１０４記載のμ－ＬＥＤ。

１０６．前述の主題のいずれか１つ記載のμ－ＬＥＤを有し、特に後述の主題のいずれか１つ記載の特徴を有するフォトニック構造体をさらに含むμ－ＬＥＤ配置構造であって、上記フォトニック構造体は透明なコンタクト層の表面に施与されている、μ－ＬＥＤ配置構造。

１０７．上記フォトニック構造体が上記変換層を越えて延在している、主題１０６記載のμ－ＬＥＤ配置構造。

１０８．５６０ｎｍ～１０８０ｎｍの範囲の波長のためのμ－ディスプレイ配置構造であって、特に行と列とに配置された、前述の主題のいずれか１つ記載の少なくとも１つのμ－ＬＥＤを備えたμ－ディスプレイ配置構造。

１０９．第１の導電性半導体層、活性層および第２の導電性半導体層を備えた３次元発光ヘテロ構造体を含む光電子半導体シーケンス、特にμ－ＬＥＤを製造する方法において、
ガリウムヒ素（１１１）Ｂエピタキシャル基板上に、｛１１０｝の方位を持った側面を有する付形層を選択エピタキシによって成長させ、
上記付形層の上にアルミニウムガリウムヒ素層および／またはアルミニウムガリウムインジウムリン層を成長させて、上記発光ヘテロ構造体を３次元的に形成する
ことを特徴とする、方法。

１１０．上記付形層を、ガリウムヒ素および／またはアルミニウムガリウムヒ素および／またはアルミニウムガリウムインジウムリンおよび／またはブラッグミラースタックによって形成させることを特徴とする、主題１０９記載の光電子半導体シーケンスを製造する方法。

１１１．上記付形層を、ガリウムヒ素（１１１）Ｂエピタキシャル基板上での選択的なエピタキシャル成膜後、ウェット後処理することを特徴とする、主題１０９または１１０記載の光電子半導体シーケンスを製造する方法。

１１２．光電子構造素子、特にμ－ＬＥＤを製造する方法であって、以下のステップ：
－ 第１のｎ型ドープ層と、第２のｐ型ドープ層と、それらの間に配置された少なくとも１つの量子井戸を有する活性層とを含む半導体構造を提供するステップであって、上記ｐ型ドープ層は第１のドーパントを有するステップと、
－ 上記半導体構造上にパターニングされたマスクを施与するステップと、
－ パターニングされたマスクの領域で覆われていない上記活性層の領域に量子井戸インターミキシングが発生するように、第１のプロセスパラメーターを用いて第２のドーパントでｐ型ドープ層をドーピングするステップと、
－ 上記第１のプロセスパラメーターとは異なる第２のプロセスパラメーターを用いて、特に第２のドーパントを追加せずにアニーリングするステップと
を含む、方法。

１１３．上記第２のドーパントが、Ｚｎを含み、上記第１のドーパントと同じドーパントタイプを有している、主題１１２記載の方法。

１１４．上記第２のプロセスパラメーターが、上記第１のプロセスパラメーターの温度よりも高い温度を含んでいる、前述の主題のいずれか１つ記載の方法。

１１５．上記第１およびまたは第２のプロセスパラメーターが、以下のパラメーターのうちの少なくとも１つ；
－ 温度；
－ 定義された期間における温度変化；
－ 圧力；
－ 定義された期間における圧力変化；
－ ガスの組成；
－ 持続時間；
－ これらの組み合わせ；
を含み、上記第１のプロセスパラメーターは、上記第２のプロセスパラメーターとは、持続時間に限られない少なくとも１つのパラメーターの点で異なっている、前述の主題のいずれか１つ記載の方法。

１１６．上記マスクが、パターニングステップによって、半導体構造の適切な層により局所的に形成されている、前述の主題のいずれか１つ記載の方法。

１１７．上記アニーリングステップがさらに、
－ 第５主族の元素、特にＰまたはＡｓを含む前駆体を加えるステップ
を含む、前述の主題のいずれか１つ記載の方法。

１１８．上記第２のドーパントがＺｎまたはＭｇを含む、前述の主題のいずれか１つ記載の方法。

１１９．上記半導体構造が、以下の材料系のうちの少なくとも１つ：
－ ＩｎＰ
－ ＧａＰ
－ ＩｎＧａＰ
－ ＩｎＡｌＰ
－ ＧａＡｌＰ
－ ＩｎＧａＡｌＰ
を含む第ＩＩＩ－Ｖ族半導体材料を含んでいる、前述の主題のいずれか１つ記載の方法。

１２０ａ．前述の主題、特に主題１から１０７までのいずれか１つ、または後述の主題のいずれか１つ記載のμ－ＬＥＤ、μ－ＬＥＤ配置構造、または半導体層スタックであって、前述の主題のいずれか１つ記載の方法で製造された半導体構造を有している、μ－ＬＥＤ、μ－ＬＥＤ配置構造、または半導体層スタック。

１２０ｂ．μ－ＬＥＤであって、
－ 第ＩＩＩ－Ｖ族半導体材料を有する半導体構造であって、
ｎ型ドープ層と、
ｐ型ドープ層と、
それらの間に配置された少なくとも１つの量子井戸を有する活性層と
を有し、
上記ｐ型ドープ層は第１のドーパントを有している、
第ＩＩＩ－Ｖ族半導体材料を有する半導体構造と、
－ 上記活性層の中心領域であって、上記中心領域よりもバンドギャップが大きい上記活性層の第２の領域で横方向に取り囲まれている中心領域と
を含み、
上記第２の領域には、上記第２の領域に位置する上記活性層の上記少なくとも１つの量子井戸に量子井戸インターミキシングを発生させる第２のドーパントが導入されている、μ－ＬＥＤ。

１２１．前述の主題、特に主題１から１０７までのいずれか１つ、または後述の主題のいずれか１つ記載のμ－ＬＥＤ、μ－ＬＥＤ配置構造、または半導体層スタックであって、上記活性層の中心領域を有し、上記中心領域は、上記中心領域よりもバンドギャップが大きい上記活性層の第２の領域で横方向に取り囲まれており、
上記第２の領域には、上記第２の領域に位置する上記活性層の上記少なくとも１つの量子井戸に量子井戸インターミキシングを発生させる第２のドーパントが導入されている、μ－ＬＥＤ、μ－ＬＥＤ配置構造、または半導体層スタック。

１２２．上記活性層の中心領域を覆う上記ｐ型ドープ層の部分領域にパターニングされたマスクが配置されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１２３．上記マスクのサイズが上記中心領域の大きさに実質的に対応している、主題１２２記載のμ－ＬＥＤ。

１２４．マスクで覆われていないｐ型ドープ層の領域の表面に、第ＩＩＩ－Ｖ族半導体材料のＩＩＩ価の材料と、前駆体材料の元素、特にＰまたはＡｓとからなる層が形成されている、主題１２２記載のμ－ＬＥＤ。

１２５．光電子構造素子、特にμ－ＬＥＤを製造する方法であって、以下のステップ：
－ 半導体構造であって、
第１のｎ型ドープ層と、
第２のｐ型ドープ層と、
それらの間に配置された少なくとも１つの量子井戸を有する活性層と
を有する半導体構造を提供するステップであって、
上記ｐ型ドープ層が第１のドーパントを有している、ステップと、
－ 上記半導体構造上にパターニングされたマスクを施与するステップと、
－ 上記パターニングされたマスクの領域で覆われていない上記活性層の領域に量子井戸インターミキシングを発生させるように、上記ｐ型ドープ層を第２のドーパントでドーピングするステップと
を含み、
上記第２のドーパントによる上記ｐ型ドープ層のドーピングは、上記第２のドーパントを有する前駆体を用いた気相拡散によって行い、以下のステップ：
－ 上記ｐ型ドープ層への上記第２のドーパントの拡散が実質的に起こらないように選択された第１の温度で上記前駆体を分解することにより、上記ｐ型ドープ層の表面に上記第２のドーパントを堆積させるステップと、
－ 上記第１の温度よりも高い第２の温度で、堆積された上記第２のドーパントを上記ｐ型ドープ層に拡散させるステップと
を有する、方法。

１２６．上記第２のドーパントが、ＺｎまたはＭｇを含み、上記第１のドーパントと同じドーパントタイプを有している、主題１２５記載の方法。

１２７．堆積された上記第２のドーパントの量が、上記拡散中に実質的に完全に上記ｐ型ドープ層に拡散するように選択されている、前述の主題のいずれか１つ記載の方法。

１２８．上記第２のドーパントの量が、パターニングされたマスクの領域で覆われていない上記活性層の領域において、上記第２のドーパントによって生成された電荷キャリアの横方向の拡散に対する障壁が、量子井戸インターミキシングによって引き起こされた障壁よりも大きくなるように選択されている、前述の主題のいずれか１つ記載の方法。

１２９．上記ｐ型ドープ層を第２のドーパントでドーピングするステップが、以下のステップ：
－ 上記第２のドーパントを上記ｐ型ドープ層に拡散させた後、上記半導体構造を上記第２の温度よりも高い第３の温度でアニーリングするステップ
を含む、前述の主題のいずれか１つ記載の方法。

１３０．上記マスクが、パターニングステップによって、上記半導体構造の適切な層により局所的に形成されている、前述の主題のいずれか１つ記載の方法。

１３１．上記アニーリングステップが、
－ 第５主族の元素、特にＰまたはＡｓを含む更なる前駆体を提供するステップおよび／または
－ 上記ｐ型ドープ層の表面に第ＩＩＩ－Ｖ族半導体材料の層を形成するステップ
を含む、主題１２９または１３０記載の方法。

１３２．堆積、拡散およびアニーリングの上記ステップの間に、以下のパラメーターのうちの少なくとも１つ：
－ 前述のステップのうちの１つの間における定義された期間の温度変化；
－ 圧力；
－ 前述のステップのうちの１つの間における定義された期間の圧力変化；
－ ガスの組成；
－ これらの組み合わせ
が異なるように選択されている、前述の主題のいずれか１つ記載の方法。

１３３．上記半導体構造が、以下の材料系のうちの少なくとも１つ：
－ ＩｎＰ
－ ＧａＰ
－ ＩｎＧａＰ
－ ＩｎＡｌＰ
－ ＧａＡｌＰ
－ ＩｎＧａＡｌＰ
を含む第ＩＩＩ－Ｖ族半導体材料を含んでいる、前述の主題のいずれか１つ記載の方法。

１３４．μ－ＬＥＤであって、
－ 第ＩＩＩ－Ｖ族半導体材料を有する半導体構造であって、
ｎ型ドープ層と、
ｐ型ドープ層と、
それらの間に配置された少なくとも１つの量子井戸を有する活性層と
を有し、
上記ｐ型ドープ層は第１のドーパントを有している、
第ＩＩＩ－Ｖ族半導体材料を有する半導体構造と、
－ 上記活性層の中心の半導体領域であって、上記半導体領域よりもバンドギャップが大きい上記活性層の第２の半導体部分領域で横方向に取り囲まれている中心領域と
を含み、
上記第２の部分領域には、上記第２の部分領域に位置する上記活性層の上記少なくとも１つの量子井戸に量子井戸インターミキシングを発生させる第２のドーパントが導入されており、
上記活性層の定義された領域には、電荷キャリアの横方向の拡散に対する障壁が形成されており、上記障壁は、上記第２のドーパントによって生成された障壁と、量子井戸インターミキシングによって引き起こされた障壁とで構成されている、μ－ＬＥＤ。

１３５．上記定義された領域が、製造中に施与されるパターニングされたマスクによって形成されている、主題１３４記載のμ－ＬＥＤ。

１３６．上記第２のドーパントによって生成されたドーピング障壁が、上記量子井戸インターミキシングによって引き起こされた障壁よりも大きいことを特徴とする、主題１３４記載のμ－ＬＥＤ。

１３７．パターニングされたマスクが、上記活性層における中心領域の上に位置する上記ｐ型ドープ層の第１の部分領域上に配置されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１３８．上記マスクのサイズが、上記中心領域のサイズと実質的に対応している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１３９．定義された領域の上に位置するｐ型ドープ層の部分領域の表面に、上記第ＩＩＩ－Ｖ族半導体材料のＩＩＩ価の材料と、前駆体材料の元素、特にＰまたはＡｓとからなる層が形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１４０．上記活性層が、アルミニウムガリウムヒ素および／またはアルミニウムインジウムガリウムリンおよび／またはアルミニウムガリウムインジウムリンヒ素からなる発光ヘテロ構造体によって形成されており、上記発光ヘテロ構造体は、ガリウムヒ素（１１１）Ｂエピタキシャル基板上に選択的にエピタキシャルに堆積させられた、｛１１０｝の方位を持った側面を含む付形層上での成長により、３次元的に形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１４１．上記ｐ型およびｎ型ドープ層のうちの少なくとも１つが直方体またはインゴットの形状を有しており、上記活性層が少なくとも１つの側壁に沿って、特に２つの側壁および主表面を超えて延在している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１４２．μ－ＬＥＤと、主放射方向に位置する側にフォトニック構造体、特に後述の主題のいずれか１つ記載の特徴を有するフォトニック構造体と、上記主放射方向に対向する側にコンタクト領域とを有する、μ－ＬＥＤ配置構造。

１４３．上記μ－ＬＥＤが、周回反射構造により、特に前述の主題のいずれか１つ記載の特徴を有する周回反射構造により取り囲まれている、主題１４１記載のμ－ＬＥＤ配置構造。

１４４．前述の主題のいずれか１つ記載の配置構造の１つにおけるμ－ＬＥＤの使用。

１４５．μ－ＬＥＤであって、
－ ｎ型ドープされた第１の層と、
－ 第１のドーパントでドーピングされたｐ型ドープされた第２の層と、
－ 上記ｎ型ドープされた第１の層と上記ｐ型ドープされた第２の層との間に配置されており、少なくとも１つの量子井戸を有する活性層と
を含み、
上記活性層は、少なくとも２つの領域に分割されており、
第２の領域は、第１の領域を同心円状に取り囲んでおり、
上記活性領域の上記少なくとも１つの量子井戸は、上記第１の領域よりも上記第２の領域で大きなバンドギャップを有しており、
上記バンドギャップは、特に量子井戸インターミキシングによって変更される、μ－ＬＥＤ。

１４６．さらに、上記第２の領域に実質的に均一に配置された第２のドーパントを含む、主題１４５記載のμ－ＬＥＤ。

１４７．上記第２の領域における上記第２のドーパントが、
－ 上記第２のｐ型ドープ層と、
－ 上記活性層と、
－ 少なくとも部分的に上記活性層に隣り合うｎ型ドープされた第１の層の領域とに形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１４８．上記少なくとも２つの領域が、少なくともほぼ円形に形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１４９．上記第２の領域が、上記量子井戸インターミキシングによって変更された実質的に均一なバンドギャップ変化を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１５０．上記第１の領域が、量子井戸インターミキシングを実質的に有していない、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１５１．上記第２の領域から上記第１の領域への定義された遷移領域では、量子井戸インターミキシングが減少する、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１５２．上記第２のドーパントが上記第１のドーパントとは異なっていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１５３．上記第２のドーパントが、以下の元素のうちの少なくとも１つ：Ｍｇ、Ｚｎ、Ｃｄを含む群から形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１５４．前述の主題のいずれか１つ記載の複数のμ－ＬＥＤと、主放射方向に位置する側にフォトニック構造体、特に後述の主題のいずれか１つ記載の特徴を有するフォトニック構造体と、上記主放射方向に対向する側にコンタクト領域とを有する、μ－ＬＥＤ配置構造。

１５５．前述の主題のいずれか１つ記載の複数のＬＥＤを有するμ－ＬＤＥ配置構造であって、フォトニック構造体が主放射側で、第１の屈折率を有するカラム状素子の周期的な配置によって形成されており、上記カラム状素子は、第２の屈折率を有する材料で取り囲まれており、上記カラム状素子の少なくとも一部が、上記活性層の上方、特に上記第１の領域の上方に位置している、μ－ＬＥＤ配置構造。

１５６．複数のμ－ＬＥＤのうちの少なくとも１つが、周回反射構造により、特に前述の主題のいずれか１つ記載の特徴を有する周回反射構造により取り囲まれている、主題１５３記載のμ－ＬＥＤ配置構造。

１５７．μ－ＬＥＤの使用であって、特に前述の主題のいずれか１つ記載の半導体層スタックとしての配置における、使用。

１５８．光電子構造素子、特にμ－ＬＥＤを製造する方法であって、
－ 特にｎ型ドープされた第１の層と、第１のドーパントでドープされた特にｐ型ドープされた第２の層と、それらの間に配置された活性層とを有する半導体構造を提供するステップと、
－ 実質的に円形の拡散マスクを、特にｐ型ドープされた第２の層に施与して、上記活性層の第２の領域に取り囲まれた上記活性層の第１の光学活性領域を画定するステップと、
－ 上記活性層の上記第２の領域に量子井戸インターミキシングを発生させるステップと
を含む、方法。

１５９．上記量子井戸インターミキシングを発生させるステップが、
－ 第２のドーパントを、第２の特にｐ型ドープ層と、上記第２の領域における上記活性層と、少なくとも部分的に上記活性層に隣り合う特にｎ型ドープ層の領域とに拡散させるステップ
を含む、主題１５８記載の方法。

１６０．上記拡散マスクを、上記特にｐ型ドープされた第２の層に施与し、上記第２のドーパントを、上記特にｐ型ドープされた第２の層と、上記第２の領域における上記活性層と、少なくとも部分的に上記活性層に隣り合う特にｎ型ドープ層の領域とに拡散させることによって、量子井戸インターミキシングが上記第２の領域でのみ起こる、前述の主題のいずれか１つ記載の方法。

１６１．上記拡散マスクが誘電体によって形成されている、前述の主題のいずれか１つ記載の方法。

１６２．上記第２のドーパントが上記第１のドーパントとは異なっていることを特徴とする、前述の主題のいずれか１つ記載の方法。

１６３．上記第１の層がｐ型ドーピングされており、上記第２の層がｎ型ドーピングされている、前述の主題のいずれか１つ記載の方法。

１６４．上記第２のドーパントが、以下の元素のうちの少なくとも１つ：Ｍｇ、Ｚｎ、Ｃｄを含む群から形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１６５．半導体構造であって、
－ ｎ型ドープされた第１の層と、
－ 第１のドーパントでドーピングされたｐ型ドープされた第２の層と、
－ 上記ｎ型ドープされた第１の層と上記ｐ型ドープされた第２の層との間に配置されており、少なくとも１つの量子井戸を有する活性層と
を含み、
上記半導体構造の上記活性層は、複数の第１の光学活性領域と、少なくとも１つの第２の領域と、少なくとも１つの第３の領域とに分割されており、
上記複数の第１の光学活性領域は、六角形のパターンで互いに離間して配置されており、
上記活性領域の少なくとも１つの量子井戸は、上記少なくとも１つの第２の領域において、上記複数の第１の光学活性領域および上記少なくとも１つの第３の領域よりも大きなバンドギャップを有しており、特に量子井戸インターミキシングによってバンドギャップが変更されており、
上記少なくとも１つの第２の領域は、上記複数の第１の光学活性領域を取り囲んでおり、
上記少なくとも１つの第３の領域は、上記複数の第１の光学活性領域の間の空間に配置されている、半導体構造。

１６６．上記複数の第１の光学活性領域が、少なくともほぼ円形に形成されている、主題１６５記載の半導体構造。

１６７．上記複数の第２の領域が、上記複数の第１の光学活性領域をそれぞれ同心円状に取り囲んでいる、前述の主題のいずれか１つ記載の半導体構造。

１６８．複数の第２の領域が、少なくともほぼ円形に形成されている、前述の主題のいずれか１つ記載の半導体構造。

１６９．複数の第３の領域が、上記複数の第３の領域のそれぞれがちょうど３つの第１の光学活性領域の中心に位置するように配置されている、前述の主題のいずれか１つ記載の半導体構造。

１７０．上記複数の第３の領域のそれぞれが、少なくともほぼ円形に形成されている、主題１６９記載の半導体構造。

１７１．上記複数の第３の領域のそれぞれが、少なくともほぼ円形に形成されている上記複数の第２の領域のうちちょうど３つの領域によりそれぞれ形成されている、デルトイド曲線の形状を少なくともほぼ再現している、主題１７０記載の半導体構造。

１７２．複数の第１の光学活性領域のそれぞれの光学活性領域が、光電子構造素子のそれぞれの一部を形成している、前述の主題のいずれか１つ記載の半導体構造。

１７３．上記少なくとも１つの第２の領域に実質的に均一に配置された第２のドーパントをさらに含む、前述の主題のいずれか１つ記載の半導体構造。

１７４．上記少なくとも１つの第２の領域における上記第２のドーパントが、
－ 上記第２のｐ型ドープ層と、
－ 上記活性層と、
－ 少なくとも部分的に上記活性層に隣り合うｎ型ドープされた層の領域とに形成されている、前述の主題のいずれか１つ記載の半導体構造。

１７５．上記少なくとも１つの第２の領域が、量子井戸インターミキシングによって変更された実質的に均一なバンドギャップを有している、前述の主題のいずれか１つ記載の半導体構造。

１７６．上記複数の第１の光学活性領域と上記少なくとも１つの第３領域とが、実質的に同一のバンドギャップを有している、前述の主題のいずれか１つ記載の半導体構造。

１７７．上記複数の第１の光学活性領域が、実質的に量子井戸インターミキシングを有していない、前述の主題のいずれか１つ記載の半導体構造。

１７８．上記少なくとも１つの第３の領域が、実質的に量子井戸インターミキシングを有していない、前述の主題のいずれか１つ記載の半導体構造。

１７９．上記少なくとも１つの第２の領域から上記複数の第１の光学活性領域への定義された遷移領域において、量子井戸インターミキシングが減少する、前述の主題のいずれか１つ記載の半導体構造。

１８０．上記第２のドーパントが上記第１のドーパントとは異なっていることを特徴とする、前述の主題のいずれか１つ記載の半導体構造。

１８１．上記第２のドーパントが、以下の材料のうちの少なくとも１つ：Ｍｇ、Ｚｎ、Ｃｄを含む群から形成されていることを特徴とする、前述の主題のいずれか１つ記載の半導体構造。

１８２．主放射方向に位置する側に取り出し構造体、特にフォトニック構造体をさらに含む、前述の主題のいずれか１つ記載の半導体構造。

１８３．前述または後述の主題のいずれか１つ記載の半導体構造を有するμ－ＬＥＤ配置構造。

１８４．半導体構造を製造する方法であって、
－ ｎ型ドープされた第１の層と、第１のドーパントでドープされたｐ型ドープされた第２の層と、それらの間に配置された活性層とを有する半導体構造を提供するステップと、
－ 上記ｐ型ドープされた第２の層にマスクを施与して、上記活性層の少なくとも１つの第２の領域に取り囲まれた活性層に複数の第１の光学活性領域を画定し、上記複数の第１の光学活性領域の間の空間に配置された少なくとも１つの第３の領域を画定するステップと、
－ 上記活性層の少なくとも１つの第２領域において、量子井戸インターミキシングを発生させるステップと
を含む、方法。

１８５．上記量子井戸インターミキシングを発生させるステップが、
－ 第２のドーパントを、上記ｐ型ドープされた第２の層と、上記少なくとも１つの第２の領域における上記活性層と、少なくとも部分的に上記活性層に隣り合うｎ型ドープ層の領域とに拡散させるステップ
を含む、主題１８４記載の半導体構造を製造する方法。

１８６．上記マスクを、上記ｐ型ドープされた第２の層に施与し、上記第１のドーパントを、上記ｐ型ドープされた第２の層と、上記少なくとも１つの第２の領域における上記活性層と、少なくとも部分的に上記活性層に隣り合うｎ型ドープ層の領域とに拡散させることによって、量子井戸インターミキシングが上記少なくとも１つの第２の領域でのみ起こる、前述の主題のいずれか１つ記載の半導体構造を製造する方法。

１８７．上記マスクが、誘電体（例えば、ＳｉＯ_２、Ｓｉ_３Ｎ_４、．．．）のマスクによって形成されている、前述の主題のいずれか１つ記載の半導体構造を製造する方法。

１８８．上記第２のドーパントが、上記第１のドーパントとは異なっていることを特徴とする、前述の主題のいずれか１つ記載の半導体構造を製造する方法。

１８９．上記第２のドーパントが、以下の元素のうちの少なくとも１つ：Ｍｇ、Ｚｎ、Ｃｄを含む群から形成されていることを特徴とする、前述の主題のいずれか１つ記載の半導体構造を製造する方法。

１９０．前述の主題のいずれか１つ記載の半導体構造、または前述の主題のいずれか１つ記載の光電子構造素子、特にμ－ＬＥＤを製造する方法であって、さらに、
フォトニック構造体、特に前述の主題のいずれか１つ記載の特徴を有するフォトニック構造体を、主放射方向に位置する半導体構造または光電子構造素子の側に施与するステップ
を含む、方法。

１９１．前述の主題のいずれか１つ記載の半導体構造から光電子構造素子を製造する方法であって、
－ 個々の光電子構造素子を、特にエッチングプロセスによって個片化するステップ
を含む、方法。

１９２．層スタックを有するμ－ＬＥＤもしくは光電子構造素子であって、
Ｘ－Ｙ平面に沿って延びる層が、Ｘ－Ｙ平面に対して垂直なＺ軸に沿って互いに積層し、
電荷キャリア、特に電子の主な移動方向が、上記層スタックのＺ軸に沿って通過し、
磁化素子が磁力線を提供することで、移動する上記電荷キャリアを上記層スタックのＸ－Ｙ横断面の縁部領域から遠ざける、μ－ＬＥＤもしくは光電子構造素子。

１９３．電荷キャリア、特に電子の主な移動方向が、Ｚ軸に沿って上記μ－ＬＥＤを通過し、
磁化素子が磁力線を提供することで、移動する上記電荷キャリアを上記層スタックのＸ－Ｙ横断面の周辺領域から遠ざける、前述の主題のいずれか１つ記載、特に主題１２０ａから１９１までのいずれか１つ記載のμ－ＬＥＤ。

１９４．上記層スタックの上記Ｚ軸に沿った少なくとも一部の上記磁化素子が、上記Ｘ－Ｙ平面に沿って延びるように上記磁力線を提供することを特徴とする、主題１９３記載のμ－ＬＥＤ。

１９５．上記磁化素子が、上記活性層の領域および／または上記電荷キャリアの上記主な移動方向とは逆向きに上記活性層の手前の領域で上記磁力線を磁気双極子の磁極、特に南極に向かって先細りになるように、もしくは上記Ｚ軸に沿って延びるように供給することを特徴とする、主題１９３または１９４記載のμ－ＬＥＤ。

１９６．上記磁化素子が、上記層スタックの上記Ｘ－Ｙ横断面の周辺領域に上記磁力線を供給するか、または上記磁化素子が、上記層スタックの少なくとも２つの対向する側面に配置されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

１９７．上記磁化素子が、上記層スタックの外側面に多数の電流線を有し、それぞれ１本の電流線の電流フローは、上記μ－ＬＥＤを流れる電流フローとは逆平行に供給されていることを特徴とする、主題１９４から１９６までのいずれか１つ記載のμ－ＬＥＤ。

１９８．上記電流線の本数が、上記Ｚ軸に沿って延び、Ｘ－Ｙ平面に沿って上記層スタックを循環する、特に４本、６本または８本の電流線が形成されていることを特徴とする、主題１９７記載のμ－ＬＥＤ。

１９９．上記電流線がストリップ状に作製されていることを特徴とする、主題１９７または１９８記載のμ－ＬＥＤ。

２００．上記磁化要素が、Ｘ－Ｙ平面に沿って上記層スタックを循環する、特に上記活性層の領域および／または上記電荷キャリアの主な移動方向とは逆向きに上記活性層の手前の領域で配置された多数の永久磁気双極子を用いて構築されていてもよく、かつ／または
上記磁化素子が、Ｘ－Ｙ平面に沿って上記層スタックを循環する、特に上記活性層の領域および／または上記電荷キャリアの主な移動方向とは逆向きに上記活性層の手前の領域で配置された多数の電磁石によって構築され、上記電磁石の電流フローは、特に光電子構造素子を流れる電流フローによって供給されており、かつ／または
上記磁化素子が、Ｘ－Ｙ平面に沿って上記層スタックを循環する磁性体、特にマンガンとして、上記活性層の領域および／または上記電荷キャリアの主な移動方向とは逆向きに上記活性層の手前の領域で上記層スタックの外側面に堆積され、外部磁場によって磁化されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

２０１．上記層スタックが、電気絶縁性および／または不動態化コーティングを有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

２０２．上記層スタックが、キャリア上に第１の層を有し、上記第１の層上には活性層が作製されており、上記活性層上には第２の層が設けられており、特に、第１のコンタクトが、上記キャリアに面していない上記第２の層の表面領域に形成されており、特に、第２のコンタクトが、上記キャリアによって上記第１の層上に形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

２０３．上記第１の層がｎ型ドープされており、上記第２の層がｐ型ドープされており、特に、上記第１のコンタクトがアノードとして、上記第２のコンタクトがカソードとして提供されていることを特徴とする、主題２０２記載のμ－ＬＥＤ。

２０４．上記磁化素子が、上記層スタック内で発生した光が上記磁化素子により反射されるような誘電特性を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

２０５．特にμ－ＬＥＤの活性層の領域での非放射再結合を低減する方法であって、Ｘ－Ｙ平面に沿って延びる層が、Ｘ－Ｙ平面に対して垂直なＺ軸に沿って互いに積層し、電荷キャリアの主な移動方向がＺ軸に沿って延び、磁化素子を用いて磁力線を供給することで、上記電荷キャリアを上記層スタックのＸ－Ｙ横断面の周辺領域から遠ざける、方法。

２０６．上記層スタックの外側面に多数の電流線を形成し、それぞれ１本の電流線の電流フローが上記光電子構造素子を流れる電流フローとは逆平行に流れるようにすることを特徴とする、前述の主題のいずれか１つ記載の方法。

２０７．上記層スタック外側面に多数の永久磁気双極子を形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

２０８．上記層スタックの外側面に多数の電磁石を形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

２０９．上記層スタックの外側面に多数の磁性体を形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

２１０．少なくとも１つの光電子構造素子、特にμ－ＬＥＤ配置構造を製造する方法であって、以下のステップ：
－ 基板１の表面上に第１のコンタクト領域および第２のコンタクト領域を作り出し、ここで、発光体を垂直方向に作製し、上記発光体の第１のコンタクトを第１のコンタクト領域に接続するステップと、
－ 上記発光体を離間して取り囲むリフレクタ構造体を作製するステップと、
－ 第１の金属ミラー層および第２の金属ミラー層を準備することで、上記第１の金属ミラー層は、上記発光体の第２のコンタクトに取り付けられたコンタクト層と第２のコンタクト領域とを電気的に接続し、上記第２の金属ミラー層は、周回リフレクタ構造体上に形成されるようにするステップと
を有する、方法。

２１１．さらに、
上記リフレクタ構造体を形成するために平坦化層を施与するステップと、
任意に、上記第２のコンタクト領域の上の上記平坦化層を除去して、上記第１の金属ミラー層にアクセス可能な状態にするステップと
を含む、主題２１０記載の方法。

２１２．上記平坦化層をパターニングして、機械的に接触する形で上記発光体を囲む上記リフレクタ構造体を形成するステップと、
上記電気的に接続する第１の金属ミラー層を、特に上記第２の金属ミラー層と電気的に導通した状態で、上記リフレクタ構造体に追加で施与するステップと
を含む、主題２１１記載の方法。

２１３．囲い込み部が、上記発光体を、特に上記発光体のエッジ長さの５倍超の間隔で囲んでいる、主題２１２記載の方法。

２１４．上記第２の金属ミラー層を、上記基板に面していないリフレクタ構造体の主表面に施与するステップ
を含む、主題２１２記載の方法。

２１５．上記第２の金属ミラー層を、上記リフレクタ構造体のフランク部に設けることを特徴とする、前述の主題のいずれか１つ記載の方法。

２１６．光取り出しを、上記リフレクタ構造体の上記フランク部の傾斜角度によって調整する、主題２１５記載の方法。

２１７．上記基板からの距離が長くなるにつれて上記リフレクタ構造体の周長が長くなるように、上記リフレクタ構造体の上記フランク部を生成するステップ、または
上記基板からの距離が長くなるにつれて上記リフレクタ構造体の周長が短くなるように、上記リフレクタ構造体の上記側面を生成するステップ
を含む、主題２１６記載の方法。

２１８．黒色層、特にポッティング層を、上記リフレクタ構造体の上記フランク部の間に、特に上記側面の高さまで、上記基板に設けるステップをさらに含む、前述の主題のいずれか１つ記載の方法。

２１９．さらに、
上記基板または上記黒色層、特に上記第１の金属ミラー層より上の高さまで、密封、カプセル化および／または光学的に取り出すためのコーティングを施与し、任意にパターニングするステップ
を含む、前述の主題のいずれか１つ記載の方法。

２２０．フォトリソグラフィによって上記層を中間にパターニングする、前述の主題のいずれか１つ記載の方法。

２２１．発光体を有する少なくとも１つのμ－ＬＥＤを備えたμ－ＬＥＤ配置構造であって、
上記発光体が縦型に作製されており、基板の一方の側に設けられた上記発光体の第１のコンタクトが第１のコンタクト領域に接続されており、
上記基板の同じ側で、上記基板に面していない上記発光体の第２のコンタクトが、透明なコンタクト層および第１の金属ミラー層によって第２のコンタクト領域に接続されており、
リフレクタ構造体が上記発光体を取り囲んでおり、上記リフレクタ構造体には第２の金属ミラー層が設けられている、μ－ＬＥＤ配置構造。

２２２．上記リフレクタ構造体が、Ｘ－Ｙ平面に沿って機械的に接触する形で上記発光体を囲っており、特に上記第１の金属ミラー層が上記第２の金属ミラー層と電気的に導通している、主題２２１記載のμ－ＬＥＤ配置構造。

２２３．機械的に接触する形で上記発光体を囲む囲い込み部を有し、上記リフレクタ構造体が、上記囲い込み部を、特に上記発光体のエッジ長さの１～１０倍、特に５倍超の間隔で取り囲んでおり、第１の金属ミラー層および上記コンタクト層は、さらに上記囲い込み部に設けられていることを特徴とする、主題２２１または２２２記載のμ－ＬＥＤ配置構造。

２２４．それぞれ３つの発光体が１つの画素の各サブ画素を形成している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２２５．上記透明なコンタクト層が、上記発光体を越えて上記リフレクタ構造体の上側まで延在している透明なカバー電極である、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２２６．上記発光体の上に少なくとも部分的に配置された変換材料をさらに含む、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２２７．異なる屈折率の第１および第２の領域を有する光整形構造体、特にマイクロレンズまたはフォトニック構造体をさらに含み、上記第１および第２の領域のうちの１つが、少なくとも部分的に上記発光体の半導体材料の中に延在しているか、または上記発光体によって形成されているか、または上記変換材料によって形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２２８．上記周回リフレクタ構造体によってキャビティが形成されており、上記キャビティ内には上記発光体が配置されており、上記キャビティ内の残りの空間に変換材料、特に量子ドットが充填されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２２９．前述の主題のいずれか１つ記載の複数のμ－ＬＥＤ配置構造を備えたか、または上述の方法のうちの１つに従って製造され、行と列が組み合わされて画素を形成するように配置された複数のμ－ＬＥＤ配置構造を備えたμ－ＬＥＤディスプレイであって、複数の画素がそれぞれ上記リフレクタ構造体によって取り囲まれており、上記リフレクタ構造体の側壁は面取りされており、金属ミラー層を備えている、μ－ＬＥＤディスプレイ。

２３０．キャリア基板上に配置され、リフレクタ構造体で取り囲まれた３つの縦型に構成された発光体を備えた、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造を備えた画素。

２３１．ディスプレイのピクセルを生成するための画素であって、
－ 前述の主題のいずれか１つ、特に主題２２１から２２９までのいずれか１つ記載のμ－ＬＥＤ配置構造を有し、
接点層を形成する第２のコンタクト層上には、上記接点層と電気的および平面的に接続された導体トラックが設けられており、
上記導体トラックの電気伝導率は、上記接点層の電気伝導率よりも大きい、画素。

２３２．ディスプレイのピクセルを生成するための画素であって、
－ 平坦なキャリア基板と、
－ 上記キャリア基板上に配置された、少なくとも１つのμ－ＬＥＤと
を有し、
上記少なくとも１つのμ－ＬＥＤは、光がキャリア基板平面を横切って上記キャリア基板から離れる方向に放出されるように構成されており、
上記少なくとも１つのμ－ＬＥＤは、上記キャリア基板から離れる方に向かう上側に電気的コンタクトを有しており、
上記画素は、上記少なくとも１つのμ－ＬＥＤの上面に、上記少なくとも１つのμ－ＬＥＤの上記電気的コンタクトに電気的に接続された少なくとも部分的に導電性の平坦な接点層を有しており、
上記接点層は、上記少なくとも１つのμ－ＬＥＤが発する光に対して少なくとも部分的に透明に構成されており、
上記接点層上には、上記接点層に電気的および平面的に接続されている導体トラックが設けられており、
－上記導体トラックの電気伝導率が、上記接点層の電気伝導率よりも大きい、画素。

２３３．上記導体トラックが、上記キャリア基板上に隣接して配置された２つのμ－ＬＥＤの間で、一次放射領域の外側に配置されている、主題２３１または２３２記載の画素。

２３４．上記導体トラックが、上記少なくとも１つのμ－ＬＥＤのビーム整形のために、上記一次放射領域の外側で光成分を吸収および／または反射するように構成されている、主題２３１または２３２記載の画素。

２３５．上記導体トラックが、上記キャリア基板に面している側に光吸収層を有している、前述の主題のいずれか１つ記載の画素
２３６．導体トラックが複数のμ－ＬＥＤを覆うように面状に広がっており、上記導体トラック上には、上記μ－ＬＥＤのそれぞれの上記一次発光部の領域に、それぞれの上記μ－ＬＥＤが発する光を通すための切欠き部が設けられている、前述の主題のいずれか１つ記載の画素。

２３７．上記導体トラックが、上記キャリア基板から離れる方に向かう上記接点層の側に施与されている、前述の主題のいずれか１つ記載の画素。

２３８．上記導体トラックが、上記接点層の上記キャリア基板に面している側に施与されている、前述の主題のいずれか１つ記載の画素。

２３９．上記導体トラックが上記キャリア基板上に施与されている、主題２３８記載の画素。

２４０．上記少なくとも１つのμ－ＬＥＤが上記キャリア基板のキャビティ内に配置されており、上記導体トラックが上記キャビティの外側に配置されている、前述の主題のいずれか１つ記載の画素。

２４１．上記キャビティ内に変換材料が配置されている、前述の主題のいずれか１つ記載の画素。

２４２．上記接点層と上記キャリア基板の端子素子とを電気的に接続するための接合素子が上記画素素子上に設けられている、前述の主題のいずれか１つ記載の画素。

２４３．ディスプレイの作製のために画素素子を製造する方法であって、
－ 平坦なキャリア基板を準備し、上記キャリア基板上に複数の発光構造素子、特にμ－ＬＥＤを作製するステップであって、上記μ－ＬＥＤのそれぞれが上記キャリア基板から離れる方に向かう上側に電気的コンタクトを有している、ステップと、
－ 上記複数の発光構造素子の上記電気的コンタクトに電気的に接続された、少なくとも部分的に導電性の平坦な接点層を施与するステップであって、
上記接点層は、上記複数の発光構造素子が発する光に対して少なくとも部分的に透明に構成されている、ステップと、
－ 上記接点層上に、上記接点層と電気的および平面的に接続された導体トラックを設けるステップであって、
上記導体トラックの電気伝導率は、上記接点層の電気伝導率よりも大きい、ステップと
を含む、方法。

２４４．基板と、上記基板の片面に固定された少なくとも１つのμ－ＬＥＤダイとを備えたμ－ＬＥＤ配置構造であって、
－ 上記基板に面していない側に、ミラーコーティングによって上記基板の表面の電気制御用コンタクトに電気的に接続された第１の電気的コンタクトを有しており、
－上記ミラーコーティングは、上記少なくとも１つのダイに面している上記基板表面を少なくとも部分的に覆っている、μ－ＬＥＤ配置構造。

２４５．さらに、
上記電気的コンタクトを覆うように広がっており、上記ミラーコーティングによって上記電気的コンタクトに接合する透明なカバー電極を含み、上記ミラーコーティングは、少なくとも部分的に上記カバー電極の下に配置され、上記カバー電極とは離間している、主題２４４記載のμ－ＬＥＤ配置構造。

２４６．上記制御用コンタクトが上記カバー電極の下に配置されておらず、上記ミラーコーティングが少なくとも１つの領域でカバー電極の下に延びていない、主題２４４または２４５記載のμ－ＬＥＤ配置構造。

２４７．上記ミラーコーティングが、特に以下の金属のうちの少なくとも１つ：Ａｌ、Ａｇ、ＡｇＰｄＣｕ、Ｎｄ、Ｎｂ、Ｌａ、Ａｕ、Ｃｕ、Ｐｄ、Ｐｔ、Ｍｇ、Ｍｏ、Ｃｒ、Ｎｉ、Ｏｓ、Ｓｎ、Ｚｎ、および前述の組み合わせを含む金属ミラーを有している、前述の主題のいずれか１つ記載の配置構造。

２４８．上記カバー電極が、導電性酸化物層、特にＩＧＺＯ、金属酸化物、酸化亜鉛、酸化スズ、酸化カドミウム、インジウムドープ酸化スズ（ＩＴＯ）、アルミニウムドープ（ＡＺＯ）、Ｚｎ_２ＳｎＯ_４、ＣｄＳｎＯ_３、ＺｎＳｎＯ_３、Ｉｎ_４Ｓｎ_３Ｏ_１２または異なる透明導電性酸化物の混合物からなる材料を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２４９．上記基板が、上記少なくとも１つのμ－ＬＥＤダイを少なくとも部分的に取り囲む外縁部を有し、上記外縁部の上側に上記ミラーコーティングが配置されており、上記ミラーコーティングはその箇所で上記カバー電極面に電気的に接続されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５０．上記基板が、上記少なくとも１つのμ－ＬＥＤダイが配置されたキャビティを有しており、上記キャビティは、上記少なくとも１つのダイの高さに実質的に対応する深さを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５１．μ－ＬＥＤダイの周囲には、上記μ－ＬＥＤダイの高さ以下の高さである絶縁性の平面絶縁層が設けられている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５２．上記絶縁性の平面絶縁層が、上記カバー電極層と上記ミラーコーティング層との間、特にμ－ＬＥＤダイと周りを取り囲む外縁部との間の基板の上に少なくとも部分的に延びている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５３．上記ミラーコーティングが、上記μ－ＬＥＤダイに面している上記外縁部の側面に少なくとも部分的に広がっており、上記側面は、特に上記基板の表面に対して面取りされた角度で広がっている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５４．上記カバー電極と上記ミラーコーティングとの直接的な上記電気的コンタクトが、上記絶縁層を介した上記ミラーコーティング材料のスルーホールビアまたはビアによって提供されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５５．上記絶縁層が、少なくとも１つの領域においてμ－ＬＥＤダイから離間して面取りされており、上記カバー電極はその箇所で上記ミラーコーティングの方向に向かって延在している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５６．面取りされた領域のフランク部が平坦なリード角(Steigungswinkel)を有している、主題２５５記載のμ－ＬＥＤ配置構造。

２５７．上記μ－ＬＥＤダイが、上記基板の表面のコンタクトに直接接続された第２の電気的コンタクトを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２５８．前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造を備えた画素であって、それぞれ赤色の光、緑色の光および青色の光を提供するμ－ＬＥＤダイが基板上に固定されており、上記μ－ＬＥＤダイの第１の電気的コンタクトが透明な導電性カバー電極を介して導電性ミラーコーティング層に接続されている、画素。

２５９．上記μ－ＬＥＤダイが共通の外縁部で取り囲まれているか、または共通のキャビティ内に配置されている、主題２５８記載の画素。

２６０．上記μ－ＬＥＤダイの間の基板上の領域が、反射層、特に上記ミラーコーティング層で少なくとも部分的に覆われている。前述の主題のいずれか１つ記載の画素。

２６１．上記μ－ＬＥＤダイが、透明かつ非導電性の材料に埋め込まれている、前述の主題のいずれか１つ記載の画素。

２６２．上記基板が、上記μ－ＬＥＤダイのそれぞれを個別にかつ単独で駆動制御するように構成されたリード線を有している、前述の主題のいずれか１つ記載の画素。

２６３．上記基板が、ＴＦＴ構造と、各μ－ＬＥＤダイに個別に電流供給するための電気リード線とを有している、前述の主題のいずれか１つ記載の画素。

２６４．上記透明カバー電極の上または中に光整形パターニング層をさらに含み、上記光整形パターニング層は、レンチキュラー素子、フォトニック結晶または準結晶構造を有しており、上記基板の表面に平行に放射される光を抑制または低減するように構成されている、前述の主題のいずれか１つ記載の画素。

２６５．上記透明カバー電極が、特に光をコリメートして上記基板表面から離れる向きに放射させるように、または光を取り出すようにパターニングされている、前述の主題のいずれか１つ記載の画素。

２６６．光を変換するための変換材料が、少なくとも上記μ－ＬＥＤダイのうちの１つの上および／または上記μ－ＬＥＤダイの周囲に配置されており、上記変換材料は、特に絶縁層によって上記透明カバー電極から電気的に絶縁されていてもよい、前述の主題のいずれか１つ記載の画素。

２６７．行と列とに個別に駆動制御可能に配置されている、前述の主題のいずれか１つ記載の複数の画素を有するμ－ディスプレイモジュール。

２６８．一列に配置された画素が、共通のカバー層と共通の電気制御用コンタクトとを有している、主題２６７記載のμ－ディスプレイモジュール。

２６９．上記μ－画素が、上記基板上に配置された凸部によって互いに分離されている、前述の主題のいずれか１つ記載のμ－ディスプレイモジュール。

２７０．上記基板が、互いに分離された複数のキャビティを有しており、上記複数のμ－画素のそれぞれが上記キャビティのうちの１つに配置されている、前述の主題のいずれか１つ記載のμ－ディスプレイモジュール。

２７１．少なくともいくつかのキャビティに、光を変換するための変換材料、特に量子ドットが導入されている、前述の主題のいずれか１つ記載のμ－ディスプレイモジュール。

２７２ａ．上記凸部の側壁または上記キャビティ間の側壁が、反射層、特にミラーコーティング層を有している、前述の主題のいずれか１つ記載のμ－ディスプレイモジュール。

２７２ｂ．上記基板が、μ－画素を個別にアドレス指定して駆動制御するように構成された、特に前述または後述の主題のいずれか１つ記載の導電性構造体を有している、前述の主題のいずれか１つ記載のμ－ディスプレイモジュール。

２７３ａ．μ－画素を製造する方法であって、以下のステップ：
－ 表面に多数のコンタクトを有する基板を準備するステップと、
－ 少なくとも１つのμ－ＬＥＤダイを上記コンタクトのうちの１つに取り付けるステップであって、上記μ－ＬＥＤダイは、上記基板表面に面していない側に更なるコンタクトを有している、ステップと、
－ 上記基板表面の電気制御用コンタクトに電気的に接続されかつ上記表面を少なくとも部分的に覆うミラーコーティング層を基板表面に準備するステップと、
－ 上記ミラーコーティング層と電気的に接触する上記更なるコンタクト上に、透明なカバー電極を形成するステップと
を含む方法。

２７３ｂ．上記基板が、少なくとも１つのμ－ＬＥＤダイを少なくとも部分的に取り囲む凸部を有している、前述の主題のいずれか１つ記載の方法。

２７３ｃ．上記ミラーコーティング層を、少なくとも部分的に、特に上記μ－ＬＥＤダイに面している上記凸部または上記キャビティの側壁に施与する、前述の主題のいずれか１つ記載の方法。

２７３ｄ．さらに、
－ 上記基板表面に、少なくとも１つのμ－ＬＥＤダイを取り囲むように透明な絶縁層を施与するステップであって、上記カバー電極を上記透明な絶縁層上に施与する、ステップ
を含む、前述の主題のいずれか１つ記載の方法。

２７３ｅ．さらに、以下のステップのうちの少なくとも１つ：
－ 上記凸部の領域または上記少なくとも１つのμ－ＬＥＤダイに面していない上記キャビティの端部に、上記カバー電極面とミラーコーティング面とが重なり合うコンタクトを形成するステップ；または
－ 透明な絶縁層を貫通するスルーホールビアを形成し、上記スルーホールビアを充填することで、上にある上記カバー電極が上記ミラーコーティング層に接触するようにするステップ；または
－ 上記透明な絶縁層の面取りされた側に、上記透明カバー電極と上記ミラーコーティング層とを接触させる導電性接続部を施与するステップ
を含む、前述の主題のいずれか１つ記載の方法。

２７３ｆ．さらに、
－ 上記μ－ＬＥＤダイの間で上記基板表面の一部をミラーコーティングするステップ、特に上記μ－ＬＥＤダイの間で上記基板表面に上記ミラーコーティング層を施与するステップ
を含む、前述の主題のいずれか１つ記載の方法。

２７３ｇ．さらに、
上記透明なカバー電極上にパターニング層を形成するステップであって、上記パターニング層は、フォトニック結晶または準結晶構造を有しており、上記基板の表面に平行に放射される光を抑制または低減するように構成されている、ステップ
を含む、前述の主題のいずれか１つ記載の方法。

２７３ｈ．さらに、
上記透明なカバー電極をパターニングすることで、特に、光をコリメートして上記基板表面から離れる向きに放射させるか、または光を取り出すステップ
を含む、前述の主題のいずれか１つ記載の方法。

２７３ｉ．さらに、
上記μ－ＬＥＤダイのうちの少なくとも１つの上に、光を変換するための変換材料を施与するステップであって、上記変換材料は、特に絶縁層によって上記透明カバー電極から電気的に絶縁される、ステップ
を含む、前述の主題のいずれか１つ記載の方法。

２７４．μ－ＬＥＤ配置構造であって、
キャリア基板と、
上記キャリア基板に少なくとも間接的に接続されて上記キャリア基板から長手方向に向かうカラム、特に、少なくとも１つの活性層を有している半導体シーケンスを備えたナノカラムと
を含み、
上記活性層は、電磁放射を放出するように形成されており、上記放射の少なくとも一部が長手方向に対して横方向に起こるように適用されている、μ－ＬＥＤ配置構造において、
上記キャリア基板上に上記カラムに対して横方向にリフレクタデバイスが配置されており、上記リフレクタデバイスは、長手方向に対して横向きの放射放出を、長手方向に対して平行に延びる主放射方向の向きに少なくとも部分的に変えることを特徴とする、μ－ＬＥＤ配置構造。

２７５．上記リフレクタデバイスが、上記カラムの異なる側に配置された第１の反射光学素子と第２の反射光学素子とを含んでいることを特徴とする、主題２７４記載のμ－ＬＥＤ配置構造。

２７６．上記リフレクタデバイスが２つのカラムの間に配置されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２７７．上記リフレクタデバイスが、モノリシックに上記カラムの上記半導体シーケンスの層と形成されている付形層を含んでいることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２７８．上記リフレクタデバイスが、金属反射層および／またはブラッグミラーを含んでいることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２７９．上記リフレクタデバイスがフレネルレンズ配置構造を含んでいることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８０．上記カラムと上記リフレクタデバイスとの間のビーム経路に、波長変換素子が配置されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８１．第１のカラムに割り当てられた第１の波長変換素子が、第２のカラムに割り当てられた第２の波長変換素子の放射光束とはスペクトル的に異なる電磁放射を放射するように適用されていることを特徴とする、主題２８０記載のμ－ＬＥＤ配置構造。

２８２．上記波長変換素子が、変換材料、特に無機色素または量子ドットを有している、主題２８０または２８１記載のμ－ＬＥＤ配置構造。

２８３．上記リフレクタデバイスが、隣接して配置されたカラムの間に配置された光学分離素子を有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８４．リフレクタ配置構造が、上から見たときに、四角錐として形成されており、上記四角錐の各側面がそれぞれカラムの方を向いている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８５．上記μ－ＬＥＤ配置構造が、複数のカラムと、上記カラムに隣り合う上記キャリア基板上に配置された複数のリフレクタデバイスとを含んでおり、上記カラムと上記リフレクタデバイスとはマトリクス配置構造を形成していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８６．上記カラムを超えてリフレクタ構造体に向かって、特にリフレクタ構造体に向かって、それぞれの側に延在している光整形構造体、特にマイクロレンズまたはフォトニック構造体をさらに含む、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８７．上記光整形構造体が、上記カラムおよび／または上記リフレクタ構造体の中に少なくとも部分的に突出している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

２８８．μ－ＬＥＤ配置構造を製造する方法であって、以下のステップ：
少なくとも１つのカラム、特にキャリア基板に少なくとも間接的に接続されたナノカラムを設置するステップであって、上記ナノカラムは、電磁放射を放出するように形成された少なくとも１つの活性層を有する半導体シーケンスを含んでおり、
上記活性層は、放射放出の少なくとも一部が長手方向に対して横向きになるように設置される、ステップを有する方法において、
上記キャリア基板上に上記ナノカラムに対して横方向にリフレクタデバイスを配置し、上記リフレクタデバイスは、長手方向に対して横向きの上記放射放出を、長手方向に対して平行に延びる主放射方向の向きに少なくとも部分的に変えることを特徴とする、方法。

２８９．上記リフレクタデバイスの少なくとも１つの付形層および／または上記カラムの半導体シーケンスの層をフォトリソグラフィによりパターニングすることを特徴とする、主題２８８記載の方法。

２９０．上記リフレクタデバイスの少なくとも１つの付形層を、異方性エッチングプロセスによりパターニングし、上記付形層と上記カラムとの間にエッチングストップ層を使用することを特徴とする、主題２８９記載の方法。

２９１．上記リフレクタデバイスの付形層および／または上記カラムの半導体シーケンスの層をエピタキシャル成長させることを特徴とする、前述の主題のいずれか１つ記載の方法。

２９２．上記リフレクタデバイスの少なくとも１つのリフレクタ表面を、ナノスタンピングプロセスによって形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

２９３．上記リフレクタ構造体と上記カラムとの間の空間に変換材料を導入するステップをさらに含み、上記変換材料は、特に無機色素および／または量子ドットを有している、前述の主題のいずれか１つ記載の方法。

２９４．光整形構造体を作製するために、上記カラムおよび上記リフレクタ構造体の上に層を堆積させ、続けてパターニングするステップをさらに含む、前述の主題のいずれか１つ記載の方法。

２９５．マイクロレンズを上記カラムおよび上記リフレクタ構造体の上に形成する、前述の主題のいずれか１つ記載の方法。

２９６．前述の主題のいずれか１つ記載の複数のμ－ＬＥＤ配置構造を備えたμ－ディスプレイであって、上記複数のμ－ＬＥＤ配置構造のカラムが行と列とに配置されている、μ－ディスプレイ。

２９７．光電子デバイス、特にディスプレイデバイスまたはヘッドライトであって、
－ 光を生成するための活性ゾーンを有する半導体層シーケンスを備えた少なくとも１つの光源
を有し、
上記光源の上面には、生成された光の光出射面が形成されており、
上記光源は、上記上面に加えて、上記光源を横方向および／または下方向に区切る少なくとも１つの更なる界面を有している、光電子デバイスにおいて、
上記界面には、生成された光を反射するように形成された誘電体リフレクタが配置されていることを特徴とする、光電子デバイス。

２９８．上記界面が、上記光源の周りを円周方向に囲む側面と、下面とを有しており、上記下面は上記上面と対向していることを特徴とする、主題２９７記載の光電子デバイス。

２９９．
上記誘電体リフレクタが、上記側面にのみ配置されているか、もしくは上記下面にのみ配置されており、または
上記誘電体リフレクタが、上記側面と上記下面の両方に配置されている
ことを特徴とする、主題２９８記載の光電子デバイス。

３００．上記誘電体リフレクタが、上面を除いて、上記光源を囲む界面全体に配置されていることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

３０１．上記誘電体リフレクタが、上記光源の対向する２つの側面に形成されていることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

３０２．上記誘電体リフレクタが、特に周期的または非周期的に、異なる屈折率を有する２つの材料層を交互に並べられていることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

３０３．上記誘電体リフレクタが、上記半導体層シーケンス内の電流方向が上記導電層を流れる電流方向に対向するように、上記光源のコンタクトを電気的に接続する少なくとも１つの接触型の導電層で構成されている、前述の主題のいずれか１つ記載の光電子デバイス。

３０４．上記導電層が上記半導体層シーケンスの側面に沿って実質的に平行に延びている、主題３０１記載の光電子デバイス。

３０５．上記誘電体リフレクタの上記接触型の導電層が、対向する２つの側面に形成されており、このような接触型の導電層を持たない誘電体リフレクタが他の２つの側面に形成されている、前述の主題のいずれか１つ記載の光電子デバイス。

３０６．材料層の厚さが、放出された光の波長に合わせられていることで、上記誘電体リフレクタが上記波長の光を反射することを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

３０７．上記誘電体リフレクタがブラッグミラーとして形成されていることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

３０８．さらに、
－ 上記光出射面上に変換材料を含み、上記変換材料は、無機色素または量子ドットを有している、前述の主題のいずれか１つ記載の光電子デバイス。

３０９．さらに、
－ 上記光出射面上に光整形構造体、特にフォトニック構造体またはマイクロレンズ
を含む、前述の主題のいずれか１つ記載の光電子デバイス。

３１０．上記光整形構造体が、以下の特性のうちの少なくとも１つ；
－ 上記光整形構造体は、異なる屈折率を有する周期領域を含んでいること；
－ 上記光整形構造体は、異なる屈折率を有する第１および第２の領域を含んでおり、変換材料が上記第１の領域を形成していること；
－ 上記光整形構造体の少なくとも一部が、半導体層シーケンス内に形成されていること
を有している、前述の主題のいずれか１つ記載の光電子デバイス。

３１１．前述の主題のいずれか１つ記載の複数の光電子デバイスを有し、上記光電子デバイスの上記光源がアレイ状に配置されていることを特徴とする、μ－ディスプレイ配置構造またはモノリシックアレイまたはヘッドライト配置構造。

３１２．前述の主題のいずれか１つ記載のμ－ディスプレイ配置構造において、
上記光電子デバイスの上記光源がキャリアに埋め込まれており、特に、上記光源の上記光出射面のみが開放された外側の表面を呈する一方で、上記光源の残りの界面は上記キャリアの材料で取り囲まれているように埋め込まれていることを特徴とする、μ－ディスプレイ配置構造。

３１３．光電子デバイス、特にディスプレイデバイスまたはヘッドライトを製造する方法であって
半導体材料をベースとする光電子光源を提供し、上記光源は、光を生成するための活性ゾーンと、上面に、生成された光のための光出射面とを有しており、
誘電体リフレクタを、有利には上面を含まない上記光源の界面に配置し、上記誘電体リフレクタは、生成された光を反射するように形成されており、上記界面は、上記光源を横方向および／または下方向に区切っている、方法。

３１４．光電子デバイス、特にディスプレイデバイスまたはヘッドライトを製造する方法であって、上記方法において、前述の主題のいずれか１つ記載の複数の光電子デバイスの上記光源をアレイ状に配置し、上記光源の光出射面を有する上面のみが開放された外側の表面を呈する一方で、それ以外は上記キャリアの材料が上記光源の上記界面を取り囲むように上記光源をキャリアに埋め込む、方法。

３１５．特に前述の主題のいずれか１つ記載の複数の光電子デバイスを備えた、μ－ディスプレイ、モノリシックアレイまたはヘッドライト配置構造を製造する方法であって、上記方法において、
半導体材料をベースとする光電子光源を、各光源が光を生成するための活性ゾーンと、上面に、光のための光出射面としての開放された外側の上面とを有するようにアレイ状でキャリア上に配置し、
各光源のために、上記キャリアの材料に対して上記光源を横方向および／または下方向に区切る少なくとも１つの界面上に、生成された光を反射するように形成された誘電体リフレクタを配置する、方法。

３１６．上記誘電体リフレクタの配置には、原子層堆積法を用いて上記誘電体リフレクタの材料を成膜することが含まれていることを特徴とする、前述の主題のいずれか１つ記載の方法。

３１７．上記誘電体リフレクタの配置には、第１の方法で上記誘電体リフレクタの少なくとも１つの層の材料を配置し、第２の方法で他の層の材料を配置することが含まれ、好ましくは、第１の方法は気相成長法であり、好ましくは、第２の方法は原子層堆積法であることを特徴とする、前述の主題のいずれか１つ記載の方法。

３１８．特に前述の主題のいずれか１つ記載の複数の光電子デバイスを備えた、μ－ディスプレイを製造する方法であって、上記方法において、
半導体材料をベースとする光電子光源を、各光源が光を生成するための活性ゾーンと、上面に、光のための光出射面としての開放された外側の上面とを有するようにアレイ状でキャリア上に配置し、
上記光源は、上記上面の隣り合う光源の間に少なくとも僅かな隙間があり、その背後に空間ができるように配置し、
各光源のために、上記キャリアの材料に対して光源を横方向および／または下方向に区切る少なくとも１つの界面上に、生成された光を反射するように形成された誘電体リフレクタを配置し、
上記光源の上記誘電体リフレクタは、隣り合う光源の間のそれぞれの隙間に、上記上面から上記誘電体リフレクタ用の材料が、特に原子層堆積法により導入され、上記誘電体リフレクタは、隙間の背後に位置するそれぞれの空間に形成されるように形成する、方法。

３１９．少なくとも上記光源の上記光出射面を、特にフォトマスクで覆い、同時に上記誘電体リフレクタを上記空間に形成することを特徴とする、主題３１８記載の方法。

３２０．μ－ＬＥＤ配置構造または光電子構造素子であって、
－ 特に光を発生させるように形成された活性ゾーンを有する、少なくとも１つの半導体素子、特にμ－ＬＥＤと、
－ 上記少なくとも１つの半導体素子の第１の主表面の上に配置されており、所定の方向にのみ光を透過するように形成された誘電体フィルターと、
－ 上記少なくとも１つの半導体素子の少なくとも一方の側面および上記誘電体フィルターの少なくとも一方の側面に配置された反射材料と
を有する、μ－ＬＥＤ配置構造。

３２１．上記少なくとも１つの半導体素子の少なくとも１つの側面が、活性ゾーンの高さで傾斜して延びている、主題３２０記載のμ－ＬＥＤ配置構造。

３２２．上記少なくとも１つの半導体素子が、第１の端子と第２の端子とを有しており、
上記反射材料が、導電性を有し、上記少なくとも１つの半導体素子の第１の端子に結合されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３２３．上記反射材料が、電流供給用の第１の端子に接触するように、上記光源の対向する２つの側面でのみ導電性に形成されていることを特徴とする、主題３２２記載のμ－ＬＥＤ配置構造。

３２４．上記反射材料が、電流供給用の上記端子から絶縁されるように、他の２つの側では非導電性に形成されていることを特徴とする、主題３２３記載のμ－ＬＥＤ配置構造。

３２５．上記誘電体フィルターが、上記放射方向に隣り合う上記半導体素子の層に少なくとも部分的に形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３２６．上記誘電体フィルターが、異なる屈折率を有する第１および第２の領域を有しており、変換材料が上記第１の領域を形成している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３２７．
－ 上記少なくとも１つの半導体素子が、上記第１の主表面に対向する第２の主表面を有しており、
－ 上記少なくとも１つの半導体素子の第２の主表面の下には、反射層が配置されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３２８．上記反射層が、少なくとも部分的に導電性であり、上記少なくとも１つの半導体素子の第２の端子に結合されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３２９．上記反射層が電気的に絶縁されており、１つ以上の導電層が上記反射層の上および／または下に配置されている、主題３２３記載のμ－ＬＥＤ配置構造。

３３０．電気絶縁性の第１の材料が、上記反射材料と上記反射層との間に配置されており、特に上記電気絶縁性の第１の材料は、上記少なくとも１つの半導体素子よりも低い屈折率を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３１．上記少なくとも１つの半導体素子と上記誘電体フィルターとの間に、表面が粗面化された層が配置されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３２．さらに、
－ 光出射面にある変換材料であって、無機色素または量子ドットを有している変換材料；または
－ 上記誘電体フィルターと上記μ－ＬＥＤとの間にある変換材料であって、無機色素または量子ドットを有している変換材料
を含む、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３３．上記少なくとも１つの半導体素子の第１の主表面が、粗面化された表面を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３４．上記少なくとも１つの半導体素子が、最大でも５０μｍの横方向の広がりおよび／または最大でも２μｍの高さを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３５．上記少なくとも１つの半導体素子が、アレイ状に配置された複数の半導体素子を含んでおり、隣り合う半導体素子は、反射材料によって互いに分離されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３６．上記反射材料が導電性であり、上記半導体素子の第１の端子が上記反射材料を介して共通の外部端子に接続されている、主題３３０記載のμ－ＬＥＤ配置構造。

３３７．上記少なくとも１つの半導体素子が、並置された複数の半導体素子を含んでおり、隣り合う半導体素子の間には、電気絶縁性の第２の材料が配置されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３８．上記反射材が導電性であり、上記電気絶縁性の第２の材料の上および／または下および／または内部には、上記半導体素子の第１の端子を共通の外部端子に接合する導体トラックが延在している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３３９．上記半導体素子の第２の端子が、個別に駆動制御可能である、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

３４０．上記誘電体フィルターの上に配置されたマイクロレンズをさらに含む、前述の主題のいずれか１つ記載の光電子デバイス。

３４１．μ－ＬＥＤ配置構造または光電子構造素子を製造する方法であって、
－ 少なくとも１つの半導体素子、特に、光を発生させるように形成された活性ゾーンを有する、前述または後述の主題のいずれか１つに記載のμ－ＬＥＤを提供するステップと、
－ 上記少なくとも１つの半導体素子の第１の主表面の上に誘電体フィルターを配置するステップであって、上記誘電体フィルターは、所定の方向にのみ光を透過するように形成されている、ステップと、
－ 上記少なくとも１つの半導体素子の少なくとも１つの側面および上記誘電体フィルターの少なくとも１つの側面に、反射材料を配置するステップと
を含む、方法。

３４２．ディスプレイのピクセルを生成するための複数のμ－ＬＥＤを備えた画素であって、
上記画素は、少なくとも２つのサブ画素、特に同色発光の２つのサブ画素から形成されており、特に各サブ画素はμ－ＬＥＤによって形成されており、
同一の画素素子の隣り合う２つのサブ画素の間にはサブ画素分離素子が設けられており、
上記サブ画素分離素子は、それぞれのサブ画素の電気駆動制御に関して分離するように構成されており、それぞれの場合において上記サブ画素が発する光に関して光学的に結合するように構成されている、画素。

３４３．上記サブ画素が共通のエピタキシャル層を有しており、上記サブ画素分離素子が、主発光方向の上記エピタキシャル層平面に対して横方向に上記エピタキシャル層内にトレンチ状に延在している、主題３４２記載の画素。

３４４．上記画素のサブ画素が、互いに独立して電気的に接触可能および／または駆動制御可能である、前述の主題のいずれか１つ記載の画素。

３４５．少なくとも２つの上記サブ画素が、上記サブ画素分離素子によって分離された共通の活性層を有している、前述の主題のいずれか１つ記載の画素。

３４６．上記サブ画素分離素子が、上記画素の活性層まで延在しているか、または少なくとも部分的に貫通するように延在している、前述の主題のいずれか１つ記載の画素。

３４７．上記サブ画素分離素子が、特に活性層の領域において、拡散したドーパントによって生じた量子井戸インターミキシングによって形成されている、前述の主題のいずれか１つ記載の画素。

３４８．光整形構造体が第１および第２の領域で形成されており、上記領域が少なくとも部分的に上記画素の半導体材料に延在している、前述の主題のいずれか１つ記載の画素。

３４９．上記光整形構造体が上記活性層の部分領域にまで延在している、主題３４８記載の画素。

３５０．上記光整形構造体が第２の領域に変換材料を有している、前述の主題のいずれか１つ記載の画素。

３５１．後述または前述の主題のいずれか１つ記載の特徴を有する光整形構造体またはフォトニック構造体を有する、前述の主題のいずれか１つ記載の画素。

３５２．上記画素の表面を超えて延在しているマイクロレンズをさらに含む、前述の主題のいずれか１つ記載の画素。

３５３．透明な導電層が表面に形成されている、前述の主題のいずれか１つ記載の画素。

３５４．少なくとも１つのサブ画素を接触させるための少なくとも１つのコンタクト面が、上記光出射面と反対側の面に設けられている、前述の主題のいずれか１つ記載の画素。

３５５．前述の主題のいずれか１つ記載の複数の画素を有するディスプレイであって、
隣り合う２つの画素の間に画素素子分離層が設けられており、上記画素素子分離層は、それぞれの画素の駆動制御に関して上記隣り合う画素を電気的に分離し、上記画素が発する光に関して上記隣り合う画素を光学的に分離するように構成されている、ディスプレイ。

３５６．上記画素と関連する上記サブ画素とが共通のエピタキシャル層を有しており、上記画素素子分離層が、主発光方向の上記エピタキシャル層平面に対して横方向に上記エピタキシャル層内にトレンチ状に延在している、主題３５５記載のディスプレイ。

３５７．上記画素素子分離層のトレンチ深さｄ１が、上記サブ画素分離素子のトレンチ深さよりも大きい、前述の主題のいずれか１つ記載のディスプレイ。

３５８．上記隣り合う画素またはサブ画素が、画素素子分離層および／またはサブ画素分離素子によって分離された活性層を含んでいる、前述の主題のいずれか１つ記載のディスプレイ。

３５９．上記画素のコンタクト領域に対応するコンタクト領域を有するキャリア層をさらに含み、上記キャリア層には以下の素子のうちの少なくとも１つ：
－ 上記画素の電流供給のための導電線；
－ 特に主題８３６から９３０までのいずれか１つ記載の電流ドライバ回路または供給回路；
－ 輝度を調整するための制御回路；
－ 画素の少なくとも１つのサブ画素に導電的に接続された１つ以上の溶断ヒューズ
が設けられている、前述の主題のいずれか１つ記載のディスプレイ。

３６０．画素を較正する方法であって、以下のステップ：
－ 主題８３６から９３０までのいずれか１つ記載の画素のサブ画素を制御ユニットによって駆動制御するステップと、
－ サブ画素の欠陥情報を検知するステップと、
－ 上記欠陥情報を上記制御ユニットの記憶ユニットに記憶するステップと
を有する、方法。

３６１．画素のすべての個々のサブ画素について、駆動制御、検知および記憶を順次実行する、主題３６０記載の方法。

３６２．少なくとも２つのμ－ＬＥＤを有し、ｎ型ドープ層とｐ型ドープ層との間にあるそれぞれのμ－ＬＥＤが発光に適した活性ゾーンを形成しているアレイにおいて、
隣接して形成された２つのμ－ＬＥＤの間で、ｎ型ドープ側およびｐ型ドープ側からクラッド層までもしくはクラッド層内まで、または活性ゾーンまでもしくは少なくとも部分的に活性ゾーン内まで、最大厚さｄ_cの材料遷移部が形成されるように、層シーケンスの材料が中断または除去されており、これにより上記材料遷移部における電気的および／または光学的な伝導性が低下することを特徴とする、アレイ。

３６３．上記材料遷移部が、上記活性ゾーンと、上記活性ゾーンの少なくとも片側にある厚さの小さい残留層を有していることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３６４．除去された上記材料が、充填材料で少なくとも部分的に置き換えられていることを特徴とする、主題３６２または３６３記載のアレイ。

３６５．除去された上記材料が、相対的に小さなバンドギャップを有し、ひいては上記活性ゾーンの光を吸収する材料で少なくとも部分的に置き換えられていることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３６６．除去された上記材料が、高い屈折率、特にドープされた材料または充填材料の屈折率よりも高い屈折率を有する材料で少なくとも部分的に置き換えられていることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３６７．上記光を吸収する材料および／または高い屈折率を有する材料が、それぞれの材料遷移部に施与されたことを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３６８．上記高い屈折率を有する材料が、屈折率を高める材料を、上記充填材料に、特にそれぞれのクラッド層まで拡散または注入することによって形成されたことを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３６９．光吸収を高める材料および／または電気抵抗を高める材料が、それぞれの材料遷移部の上記活性ゾーンに拡散または注入されたことを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３７０．少なくとも１つの光学構造体、特にフォトニック結晶および／またはブラッグミラーが、上記材料遷移部に沿って、上記材料遷移部の上で、または上記材料遷移部の中で作製されていることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３７１．２つの互いに対向する電気的コンタクトによって上記材料遷移部の２つの主表面に電気バイアス電圧が印加され、それぞれの材料遷移部によって電界が発生させられていることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３７２．上記材料遷移部の２つの主表面の少なくとも一方に面に施与または成長させたｎ型ドープ材料および／またはｐ型ドープ材料によって、それぞれの材料遷移部によって電界が発生させられていることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３７３．上記材料遷移部の露出した主表面および／または上記μ－ＬＥＤの露出した表面領域が、特に二酸化ケイ素を有するそれぞれのパッシベーション層によって、電気的に絶縁され、パッシベーションされていることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３７４．上記μ－ＬＥＤの主表面が、コンタクト層によって電気的に接触していることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３７５．μ－ＬＥＤとそれに隣り合うμ－ＬＥＤとの間の上記材料および／または上記材料遷移部が、特に方向に応じて互いに異なるように形成されていることを特徴とする、前述の主題のいずれか１つ記載のアレイ。

３７６．主放射方向に面しているアレイの表面に施与された光整形構造体をさらに含み、上記光整形構造体は、特に、後述または前述の主題のいずれか１つ記載の特徴を有するフォトニック構造体を有している、前述の主題のいずれか１つ記載のアレイ。

３７７．上記光整形構造体が異なる屈折率を有する領域を有している、前述の主題のいずれか１つ記載のアレイ。

３７８．上記光整形構造体が上記μ－ＬＥＤの半導体材料の中に延在している、主題３７６記載のアレイ。

３７９．上記光整形構造体の部分領域が変換材料で充填されている、主題３７６から３７８までのいずれか１つ記載のアレイ。

３８０．主放射方向に面している表面に施与された変換材料をさらに含む、前述の主題のいずれか１つ記載のアレイ。

３８１．光電子画素のアレイ、特にマイクロ画素－エミッタアレイまたはマイクロ画素－ディテクタ－アレイを製造する方法であって、以下のステップ：
－ ｎ型ドープ層およびｐ型ドープ層の全体的に平面な層シーケンスをアレイに沿って提供するステップであって、それらの間に発光に適した活性ゾーンを形成する、ステップと、
－ 上記活性ゾーンを含む最大厚さｄ_ｃの材料遷移部を残し、隣り合う画素間の電気的および／または光学的な伝導性を低下させるように、形成される隣り合う画素間の材料をｎ型ドープ側およびｐ型ドープ側から少なくとも部分的に除去するステップと
を有する、方法。

３８２．材料を除去するステップが、上記ｎ型ドープ側およびｐ型ドープ側から非ドープのクラッド層までもしくは非ドープのクラッド層内まで、または活性ゾーンまでもしくは少なくとも部分的に活性ゾーン内まで層シーケンスを除去することを含んでいる、主題３８１記載の方法。

３８３．上記ｎ型ドープ側および／またはｐ型ドープ側から除去された材料を、充填材料で少なくとも部分的に置き換えることを特徴とする、主題３８１記載の方法。

３８４．上記ｎ型ドープ側および／またはｐ型ドープ側から除去された材料を、相対的に小さなバンドギャップを有し、ひいては上記活性ゾーンの光を吸収する材料で少なくとも部分的に置き換えることを特徴とする、前述の主題のいずれか１つ記載の方法。

３８５．上記ｎ型ドープ側および／またはｐ型ドープ側から除去された材料を、高い屈折率、特にドープされた材料または充填材料の屈折率よりも高い屈折率を有する材料で置き換えることを特徴とする、前述の主題のいずれか１つ記載の方法。

３８６．上記光を吸収する材料および／または上記高い屈折率を有する材料を、それぞれの材料遷移部に施与することを特徴とする、前述の主題のいずれか１つ記載の方法。

３８７．上記高い屈折率を有する材料を、上記充填材料に、特にそれぞれのクラッド層まで拡散または注入することによって形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

３８８．上記ｎ型ドープ側および／またはｐ型ドープ側から光吸収を高める材料および／または電気抵抗を高める材料を上記活性ゾーンに拡散または注入することを特徴とする、前述の主題のいずれか１つ記載の方法。

３８９．上記ｎ型ドープ側および／またはｐ型ドープ側から上記材料遷移部に沿って、上記材料遷移上または上記材料遷移の中に、少なくとも１つの光学構造体、特にフォトニック結晶および／またはブラッグミラーを作製することを特徴とする、前述の主題のいずれか１つ記載の方法。

３９０．上記ｎ型ドープ側および／またはｐ型ドープ側から２つの互いに対向する電気的コンタクトを形成して、上記材料遷移部の２つの主表面に電気バイアスを印加し、それぞれの材料遷移部を介して電界を発生させることを特徴とする、前述の主題のいずれか１つ記載の方法。

３９１．上記材料遷移部の２つの主表面のうちの少なくとも一方の面に施与または成長させたｎ型ドープ材料および／またはｐ型ドープ材料によって、それぞれの材料遷移部を介して電界を組み込む(eingebaut wird)ことを特徴とする、前述の主題のいずれか１つ記載の方法。

３９２．上記材料遷移部の露出した主表面および／または上記画素の露出した表面領域を、特に二酸化ケイ素を有するそれぞれのパッシベーション層によって、電気的に絶縁し、パッシベーションすることを特徴とする、前述の主題のいずれか１つ記載の方法。

３９３．上記画素の主表面をコンタクト層で電気的に接触させることを特徴とする、前述の主題のいずれか１つ記載の方法。

３９４．上記画素とその隣り合う画素との間の材料および／または材料遷移部を、特に方向に応じて互いに異なるように形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

３９５．上記ステップを、最初は上記アレイの一方の主表面に対して実行し、その後、基板交換後に上記アレイの他方の主表面に対して実行することを特徴とする、前述の主題のいずれか１つ記載の方法。

３９６．平坦な光電子構造素子、特にμ－ＬＥＤを備えたキャリア構造体であって、
－ 平坦なキャリア基板と、
－ 少なくとも２つのピックアップ要素と
を有し、
上記ピックアップ要素は、少なくとも２つのピックアップ要素の間で第１のμ－ＬＥＤを着脱可能に保持するように構成されていることから、上記μ－ＬＥＤはキャリア構造面に対して垂直な方向に定義された最小の力で移動することができ、上記少なくとも２つのピックアップ要素のうちの少なくとも１つのピックアップ要素は、隣接して配置された第２のμ－ＬＥＤを同時に保持および／または支持するように構成されている、キャリア構造。

３９７．上記ピックアップ要素が、上記μ－ＬＥＤを３つのピックアップ要素によって保持するように上記キャリア基板上に配置されている、主題３９６記載のキャリア構造体。

３９８．上記３つのピックアップ要素のうちの少なくとも２つのピックアップ要素が、それぞれ更なる隣接して配置されたμ－ＬＥＤを保持および／または支持するように構成されている、主題３９６記載のキャリア構造体。

３９９．ピックアップ要素とμ－ＬＥＤとの間に配置され、特に上記μ－ＬＥＤが移動した後にピックアップ要素上に残る層間剥離層が設けられている、主題３９６から３９８までのいずれか１つ記載のキャリア構造体。

４００．上記ピックアップ要素が、半導体ウェハのメサトレンチに配置されている、前述の主題のいずれか１つ記載のキャリア構造体。

４０１．上記キャリア基板とピックアップ要素とが一体的に構成されている、前述の主題までのいずれか１つ記載のキャリア構造体。

４０２．上記ピックアップ要素が、上記μ－ＬＥＤを横方向にかつ上記μ－ＬＥＤの下側から保持するように構成されている、前述の主題のいずれか１つ記載のキャリア構造体。

４０３．上記ピックアップ要素が、キャリア基板平面に対して傾斜しながら離れるμ－ＬＥＤ保持面を有しており、上記μ－ＬＥＤが上記ピックアップ要素から離れると上記μ－ＬＥＤに対する付着力が低下するようになる、前述の主題のいずれか１つ記載のキャリア構造体。

４０４．上記ピックアップ要素のうちの少なくとも１つが、μ－ＬＥＤの横方向の面取り領域または側面をピックアップするように構成されている、前述の主題のいずれか１つ記載のキャリア構造体。

４０５．ピックアップ要素とμ－ＬＥＤとの間の接触面積が、上記μ－ＬＥＤの総面積の１／２０未満、特に１／５０未満である、前述の主題のいずれか１つ記載のキャリア構造体。

４０６．少なくとも１つのピックアップ要素の上に部分的に上記第１のμ－ＬＥＤと第２のμ－ＬＥＤとを載置しており、上記ピックアップ要素の表面の一部が、上記第１のμ－ＬＥＤと第２のμ－ＬＥＤとの間で露出しているか、または上記第１のμ－ＬＥＤと第２のμ－ＬＥＤとの間で隆起している、前述の主題のいずれか１つ記載のキャリア構造体。

４０７．活性層を含む半導体層スタックを備え、上記活性層が前述の主題のいずれか１つ記載のキャリア構造体の上に配置されている、μ－ＬＥＤ。

４０８．上記ＬＥＤが、メサトレンチによって形成された外縁領域を有しており、上記
外縁領域の上記活性層は、量子井戸インターミキシングによって増大したバンドギャップを有している、主題４０７記載のμ－ＬＥＤ。

４０９．上記キャリア構造体の上に配置された突起部を外縁領域が有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

４１０．μ－ＬＥＤ、特に前述の主題のいずれか１つ記載のμ－ＬＥＤを備えた、前述の主題のいずれか１つ記載のキャリア構造体。

４１１．少なくとも２つのμ－ＬＥＤ、特に光電子構造素子を転写する方法であって、上記少なくとも２つのμ－ＬＥＤがキャリアの共通のピックアップ要素の上に配置されており、上記キャリアが、上記μ－ＬＥＤが配置された犠牲層を含む方法であって、以下のステップ：
－ 上記μ－ＬＥＤが配置された犠牲層を除去することで、上記μ－ＬＥＤを共通のピックアップ要素で保持するステップと、
－ 上記少なくとも２つのμ－ＬＥＤのうちの少なくとも１つを上記共通のピックアップ要素から取り外すステップと
を含む、方法。

４１２．μ－ＬＥＤを製造する方法であって、以下のステップ：
－ 基板を提供するステップと、
－ 上記基板上に、特にＡｌＧａＡｓまたはＩｎＧａＡｌＰを有する犠牲層を施与するステップと、
－ 反対にドープされた各半導体層の間に活性層を有する機能性層スタックを作製するステップと、
－ 上記機能性層スタックの第１の主表面側に第１の導電性コンタクト層を設けるステップと、
－ 上記基板に取り付けられ、上記機能性層スタックを支持する少なくとも１つの支持構造体を形成するステップであって、接触した上記機能性層スタックは、リフトアップ時に分断可能である、ステップと、
－ 上記機能性層スタックの第２の主表面側と上記基板との間に配置された犠牲層を少なくとも部分的に除去するステップと、
－ 除去された上記犠牲層の領域において、上記機能性層スタックの第２の主表面側に第２の導電性コンタクト層を設けるステップと
を有する方法。

４１３．上記機能性層スタックを作製するステップが、
上記活性層に１つ以上の量子井戸を形成するステップ
を含む、主題４１２記載の方法。

４１４．上記機能性層スタックを作製するステップが、
上記活性層の外縁領域および／または少なくとも上記支持構造体に隣接している領域もしくは分断可能なエッジ部に隣接している領域に、量子井戸インターミキシングを形成するステップ
を含む、前述の主題のいずれか１つ記載の方法。

４１５．上記量子井戸インターミキシングを形成するステップが、
－ 上記機能性層スタック上にパターニングされたフォトマスクを提供するステップと、
－ 第１のプロセスパラメーターを用いてドーパントを施与するステップと、
－ 第２のプロセスパラメーターを用いて上記量子井戸インターミキシングを拡散および／または形成するステップ
を含む、主題４１４記載の方法。

４１６．上記機能性層スタックを作製するステップが、
前述の主題のいずれか１つ記載の特徴を有する量子井戸インターミキシングを形成するステップ
を含む、前述の主題のいずれか１つ記載の方法。

４１７．さらに、
上記接触された機能性層スタックを上記支持構造体から分断させることでリフトアップし、二次基板上に位置決めするステップ
を含む、前述の主題のいずれか１つ記載の方法。

４１８．上記支持構造体を形成するステップが、
上記機能性層スタックの第１の主表面側から上記基板に向けて、特に円錐形状の支持構造体を形成するステップ
を含む、前述の主題のいずれか１つ記載の方法。

４１９．上記第１の導電性コンタクト層を設けるステップが、
上記機能性層スタックの上記第１の主表面側に第１の支持層を施与するステップと、
上記第１の導電性コンタクト層を上記第１の支持層に施与するステップであって、上記第１の支持層および上記第１の導電性コンタクト層が、少なくとも１つの場所で上記基板に設けられており、ひいては支持構造体を少なくとも部分的に形成する、ステップと
を含む、前述の主題のいずれか１つ記載の方法。

４２０．上記第２の導電性コンタクト層を取り付けるステップが、
上記基板に面している上記機能性層スタックの第２の主表面側で、第２の支持層を上記機能性層スタックに直接設けるステップと、
上記第２の導電性コンタクト層を上記第２の支持層に設けるステップと
を含む、前述の主題のいずれか１つ記載の方法。

４２１．上記支持構造体の少なくとも一部を、エピタキシャル的にまたは蒸着もしくは電気めっきによって形成する、前述の主題のいずれか１つ記載の方法。

４２２．上記機能性層スタックを上記支持構造体によって不動態化し、上記支持構造体は特に透明であってもよい、前述の主題のいずれか１つ記載の方法。

４２３．上記犠牲層をウェットケミカルエッチングで除去することを特徴とする、前述の主題のいずれか１つ記載の方法。

４２４．上記第２の導電性コンタクト層を設ける前と後の２つのステップで、上記犠牲層を除去することを特徴とする、前述の主題のいずれか１つ記載の方法。

４２５．さらに、
上記機能性層スタックのフランク部をパッシベーション層で覆うステップ
を含む、前述の主題のいずれか１つ記載の方法。

４２６．上記機能性層スタックのフランク部から上記機能性層スタックの外縁領域に、金属、特にＺｎを拡散させることを特徴とする、前述の主題のいずれか１つ記載の方法。

４２７．上記第１および／または第２の導電性コンタクト層を、スパッタリング、蒸着、または電気めっきによって設けることを特徴とする、前述の主題のいずれか１つ記載の方法。

４２８．μ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイであって、
－ 機能性層スタックを有し、
－ 基板に面していない上記機能性層スタックの第１の主表面側に第１の導電性コンタクト層が設けられており、上記基板に面している上記機能性層スタックの第２の主表面側に第２の導電性コンタクト層が設けられており、
－ 接触した上記機能性層スタックは、上記基板に取り付けられた支持構造体のうちの少なくとも１つによって支持されており、上記支持構造体から上記接触された機能性層スタックは、リフトアップ時に分断し得る、μ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４２９．上記機能性層スタックが、反対にドープされた各層の間にある光学活性層、特に１つ以上の量子井戸で形成された活性層を有していることを特徴とする、主題４２８記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３０．上記活性層が、上記μ－ＬＥＤの外縁領域および／または少なくとも上記支持構造体に隣接している領域もしくは分断可能なエッジ部に隣接している領域に、増大したバンドギャップを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３１．上記活性層の外縁領域、または上記支持構造体に隣接している領域もしくは分断可能なエッジ部に隣接している活性層の領域に、量子井戸インターミキシングを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３２．上記接触された機能性層スタックが、リフトアップと位置決めによって二次基板に転写されたことを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３３．上記基板がＧａＡｓを有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３４．上記支持構造体が、特にＩｎＧａＡｌＰまたはＡｌＧａＡｓまたはＢＣＢまたは酸化物、例えばＳｉＯ_２、または窒化物、またはこれらの材料の組み合わせを有しており、かつ／または特に電気的に非導電性であることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３５．上記機能性層スタックの上記第１の主表面側に設けられた第１の支持層が、特にＩｎＧａＡｌＰおよび／またはＡｌＧａＡｓを有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３６．上記機能性層スタックの上記第２の主表面側に設けられた第２の支持層が、特にＩｎＧａＡｌＰおよび／またはＡｌＧａＡｓを有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３７．上記第１および／または第２の導電性コンタクト層が、ＩＴＯまたはＺｎＯまたは金属を有しており、かつ／または特に第１および第２の支持層に設けられていることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３８．上記μ－ＬＥＤが、７０μｍ未満、特に５０μｍ未満または２０μｍ未満または１０μｍ未満であることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはμ－ＬＥＤのアレイ。

４３９．光電子半導体チップをピックアップおよびプレースする方法であって、
電子－正孔対を光電子半導体チップ内で生成し、これにより、それぞれの上記光電子半導体チップの周囲に電気双極子場が生成され、
ピックアップツールが電界を発生させ、
上記光電子半導体チップを、上記電子－正孔対の生成中または生成後に、上記ピックアップツールによってピックアップし、所定の場所にプレースする、方法。

４４０．上記光電子半導体チップがμ－ＬＥＤまたはＬＥＤである、主題４３９記載の方法。

４４１．上記電子－正孔対を生成するために、所定の波長または波長範囲を有する光を上記光電子半導体チップに照射する、主題４３９または４４０記載の方法。

４４２．上記電子－正孔対を生成するための上記光が、上記ピックアップツールを介して上記光電子半導体チップに入射する、主題４４１記載の方法。

４４３．上記光電子半導体チップがキャリア上に配置されており、上記電子－正孔対を生成するための上記光が上記キャリアを介して上記光電子半導体チップに入射する、主題４４２記載の方法。

４４４．複数の光電子半導体チップを提供し、上記電気双極子場を、複数の光電子半導体チップのうち選択された光電子半導体チップ内でのみ生成する、前述の主題のいずれか１つ記載の方法。

４４５．上記ピックアップツールが所定の領域内でのみ電界を発生させる、前述の主題のいずれか１つ記載の方法。

４４６．上記ピックアップツールが、上記光電子半導体チップに面している表面上に複数の凸部を有しており、上記光電子半導体チップは、上記ピックアップツールの上記凸部によってピックアップされる、前述の主題のいずれか１つ記載の方法。

４４７．上記光電子半導体チップに面している上記ピックアップツールの表面の少なくとも一部の領域が平坦であり、上記光電子半導体チップが上記ピックアップツールの平坦な領域でピックアップされる、前述の主題のいずれか１つ記載の方法。

４４８．上記ピックアップツールが、上記光電子半導体チップの上を転がって上記光電子半導体チップをピックアップする円筒体の形状を有している、前述の主題のいずれか１つ記載の方法。

４４９．上記ピックアップツールによって発生させた電界を変化させて、上記光電子半導体チップをプレースする、前述の主題のいずれか１つ記載の方法。

４５０．上記光電子半導体チップをピックアップするための上記ピックアップツールが、上記光電子半導体チップに直接接触し、ファンデルワールス力によって保持する、前述の主題のいずれか１つ記載の方法。

４５１．前述または後述の主題のいずれか１つ記載の光電子半導体チップ、μ－ＬＥＤ配置構造またはμ－ＬＥＤをピックアップおよびプレースするためのデバイスであって、
光電子半導体チップ内に電子－正孔対を生成して、それぞれの上記光電子半導体チップの周囲に双極電界を発生させるための励起素子と、
上記光電子半導体チップをピックアップおよびプレースするためのピックアップツールであって、電界を発生させ、続けて上記励起素子によって生成された電子－正孔対を有する光電子半導体チップをピックアップし、所定の場所にプレースするように構成されているピックアップツールと
を含む、デバイス。

４５２．上記励起素子が、上記光電子半導体チップ内に電子－正孔対を生成するための所定の波長または波長範囲を有する光を生成するように形成されている、主題４５１記載のデバイス。

４５３．上記励起素子が、上記電子－正孔対を生成するための光が、上記ピックアップツールを介して、または光電子半導体チップが配置されたキャリアを介して、上記光電子半導体チップに入射するように配置されている、主題４５２記載のデバイス。

４５４．上記ピックアップツールが、上記光電子半導体チップに面している表面上に複数の凸部を有しており、上記光電子半導体チップが、上記ピックアップツールの上記凸部によってピックアップされる、主題４５１から４５３までのいずれか１つ記載のデバイス。

４５５．上記光電子半導体チップに面している上記ピックアップツールの表面の少なくとも一部の領域が平坦であり、上記光電子半導体チップが上記ピックアップツールの平坦な領域でピックアップされる、主題４５１から４５３までのいずれか１つ記載のデバイス。

４５６．上記ピックアップツールが、上記光電子半導体チップの上を転がって上記光電子半導体チップをピックアップする円筒体の形状を有している、主題４５１から４５３までのいずれか１つ記載のデバイス。

４５７．多数の光電子構造素子のアレイ、特にμ－ＬＥＤまたはμ－ＬＥＤ配置構造を処理する方法であって、以下のステップ：
－ 第１の密度でキャリア基板上にμ－ＬＥＤを作製するステップと、
－ 光電子マイクロチップを、上記第１の密度で中間キャリア上に移す第１の転写スタンプによって、第１の転写ステップを実行するステップと、
－ 光電子マイクロチップを、第１の密度のｎ分の１である第２の密度で、上記中間キャリアから、多数のアレイのそれぞれの１つに、特に３色すべてに、共通のアレイ領域を提供するターゲット基板に移す第２の転写スタンプによって、第２の転写ステップを実行するステップであって、上記中間キャリアのサイズは上記第２の転写スタンプのサイズと同じかそれよりも大きく、上記第２の転写スタンプのサイズは、上記アレイ領域と同じかそれのｋ分の１である、ステップと
を有する、方法。

４５８．上記μ－ＬＥＤを生成する際に、上記μ－ＬＥＤをそれぞれのモジュール領域に接続して生成し、上記それぞれのモジュール領域は上記キャリア基板に接続して生成することを特徴とする、主題４５７記載の方法。

４５９．上記μ－ＬＥＤを生成する際に、第１の付着力で接合するためにモジュール領域と上記キャリア基板との間に第１のアンカー要素を形成し、かつ／または第２の付着力で接合するために上記μ－ＬＥＤと上記モジュール領域との間に第２のアンカー要素を形成することを特徴とする、主題４５８記載の方法。

４６０．上記第１の転写ステップを実行する際に、上記モジュール領域を上記キャリア基板からリフトアップして上記中間キャリアに移せるように、リフトアップ用の第１の転写スタンプのリフトアップ力を、上記第１の付着力よりも大きく、上記第２の付着力よりも小さく設定することを特徴とする、前述の主題のいずれか１つ記載の方法。

４６１．上記第２の転写ステップを実行する際に、上記μ－ＬＥＤを上記モジュール領域からリフトアップして上記ターゲット基板に移せるように、リフトアップ用の上記第２の転写スタンプのリフトアップ力を上記第２の付着力よりも大きく設定することを特徴とする、前述の主題のいずれか１つ記載の方法。

４６２．上記μ－ＬＥＤを生成する際に、追加の第１の付着力で接合するために上記モジュール領域と上記キャリア基板との間に追加で第１のリリース要素を形成し、かつ／または追加の第１の付着力で接合するために上記μ－ＬＥＤと上記モジュール領域との間に第２のリリース要素を追加で形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４６３．上記第１の転写ステップを実行する際に、上記モジュール領域を上記ウェハからリフトアップして上記中間キャリアに移せるように、リフトアップ用の上記第１の転写スタンプのリフトアップ力を、上記第１の付着力の合計よりも大きく、上記第２の付着力の合計よりも小さく設定することを特徴とする、主題４６２記載の方法。

４６４．上記第１のリリース要素を事前に除去することで、追加の第１の付着力を特にゼロまで小さくすることを特徴とする、主題４６３記載の方法。

４６５．上記第２の転写ステップを実行する際に、上記μ－ＬＥＤを上記モジュール領域からリフトアップして上記ターゲット基板に移せるように、リフトアップ用の上記第２の転写スタンプのリフトアップ力を上記第２の付着力よりも大きく設定することを特徴とする、前述の主題のいずれか１つ記載の方法。

４６６．上記第２のリリース要素を事前に除去することで、追加の第２の付着力を特にゼロまで小さくすることを特徴とする、主題４６５記載の方法。

４６７．上記モジュール領域を上記中間キャリアに付着するために、上記第２の付着力の合計よりも大きなそれぞれの付着力を有する材料を使用することを特徴とする、前述の主題のいずれか１つ記載の方法。

４６８．上記μ－ＬＥＤを生成する際に、上記第１の移送ステップを実行するために、上記モジュール領域をリフトアップして上記中間キャリアに移すためのリフティング要素を上記モジュール領域上に直接形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４６９．上記マイクロチップを生成する際に、上記第１の移送ステップを実行するために、上記モジュール領域を上記中間キャリアに位置的に正確に移すための位置決め要素を上記モジュール領域上に直接形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７０．上記第２の移送ステップを実行するために、上記マイクロチップを上記第２の密度を薄めるためのタッピング要素を上記第２の転写スタンプ上に形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７１．特に長方形の上記第１の転写スタンプのサイズを、上記中間キャリアに完全に実装するために上記第１の移送に対する上記キャリア基板の縁部におけるμ－ＬＥＤの損失面積のサイズが小さくなるように、特に１色につき上記キャリア基板の面積の２０％以下または３０％以下になるように、特に円形のウェハのサイズのｓ分の１に選択することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７２．特に長方形の上記第１の転写スタンプのサイズを、上記中間キャリアを完全に実装するために上記第１の移送に対する上記第１の転写ステップの数ｒが小さくなるように、特に１色につき１０以下または５０以下になるように、上記中間キャリアのサイズのｒ分の１に選択することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７３．上記中間キャリアの形状が、上記第２の転写スタンプの形状、特に上記アレイ領域の形状に対応していることを特徴とする、前述の主題のいずれか１つ記載の方法。

４７４．上記中間キャリアに、上記キャリア基板または複数の、特に異なるキャリア基板のテスト済みモジュール領域を装着することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７５．それぞれの上記キャリア基板上のμ－ＬＥＤ間の距離が、上記中間キャリア上のμ－ＬＥＤ間の距離に対応していることを特徴とする、前述の主題のいずれか１つ記載の方法。

４７６．それぞれの中間キャリア上のマイクロチップとそれぞれのターゲット基板上のマイクロチップとの間のＸ方向の距離が、Ｙ方向の距離とは異なっていることを特徴とする、前述の主題のいずれか１つ記載の方法。

４７７．複数の中間キャリアを用いて、上記ターゲット基板を実装することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７８．それぞれの中間キャリアの上記μ－ＬＥＤの色が、赤色、緑色、青色の単色であり、互いに異なる色のμ－ＬＥＤを有する３つの中間キャリアから、多数のアレイをまとめて形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

４７９．まず、第１のリリース要素を、キャリア基板とモジュール領域との間で選択的に除去し、その後、第２のリリース要素を、μ－ＬＥＤとモジュール領域との間で選択的に除去することを特徴とする、前述の主題のいずれか１つ記載の方法。

４８０．特に赤色、緑色および青色の各色ごとに製造された、複数のμ－ＬＥＤ、μ－ＬＥＤモジュールまたはμ－ＬＥＤ配置構造を備えたアレイであって、
－ 第１の密度でキャリア基板上にμ－ＬＥＤを作製するステップと、
－ 上記μ－ＬＥＤを、上記第１の密度で中間キャリア上に移す第１の転写スタンプによって、第１の転写ステップを実行するステップと、
－ 上記μ－ＬＥＤを、第１の密度のｎ分の１である第２の密度で、上記中間キャリアから、多数のアレイのそれぞれの１つに、特に３色すべてに、共通のアレイ領域を提供するターゲット基板に移す第２の転写スタンプによって、第２の転写ステップを実行するステップであって、上記中間キャリアのサイズは上記第２の転写スタンプのサイズと同じかそれよりも大きく、上記第２の転写スタンプのサイズは、上記アレイ領域と同じかそれのｋ分の１である、ステップと
を有する、方法。

４８１．前述の主題のいずれか１つ記載の方法に従って製造された、複数のμ－ＬＥＤ、μ－ＬＥＤモジュールまたはμ－ＬＥＤ配置構造を備えたアレイ。

４８２．前述の主題のいずれか１つ記載の方法で使用するための出発構造体において、
第１のアンカー要素によって、モジュール領域がキャリア基板に取り付けられており、
第２のアンカー要素によって、μ－ＬＥＤが上記モジュール領域に取り付けられている
ことを特徴とする、出発構造体。

４８３．前述の主題のいずれか１つ記載の方法で使用するための出発構造体において、
第１のアンカー要素および取り外し可能な第１のリリース要素によって、モジュール領域がキャリア基板に取り付けられており、
第２のアンカー要素および取り外し可能な第２のリリース要素によって、μ－ＬＥＤがモジュール領域に取り付けられている
ことを特徴とする、出発構造体。

４８４．μ－ＬＥＤのモジュールを製造する方法であって、以下のステップ：
－ キャリア上に形成された第１の層と、上記第１の層上に形成された活性層と、上記活性層上に施与された第２の層とを有する、ベースモジュールを提供する少なくとも１つの層スタックを作製するステップと、
－ 上記キャリアに面していない上記第１の層の表面領域を露出させるステップと、
－ 上記キャリアに面していない上記第２の層の表面領域に第１のコンタクトを形成するステップと、
－ 上記キャリアに面していない上記第１の層の表面領域に第２のコンタクトを形成するステップと
を有する、方法。

４８５．上記第２のコンタクトを形成するステップが、
－ 上記活性層と上記第２の層の部分領域を覆うように電気絶縁性の誘電体を形成するステップと、
－ 上記第２のコンタクトを、反対側の上記第１の層の表面領域に電気的に接触しつつ上記キャリアに面していない上記第２の層の表面領域に誘電体を介して広がっている導電性材料で形成するステップと
を含むことを特徴とする、主題４８４記載の方法。

４８６．上記少なくとも１つの層スタックの浅いフランクパターニングによって、特に上記第２の層の側から、上記キャリアに面していない上記第１の層の表面領域を露出させ、特に、それぞれの層スタックの周囲を延在する浅いトレンチを作製することを特徴とする、主題４８４または４８５記載の方法。

４８７．複数のベースモジュールを、Ｘ－Ｙ平面上で少なくとも１つの行と少なくとも１つの列に沿ったマトリクスとして作製し、それぞれの行のベースモジュールは同じ向きにすることを特徴とする、前述の主題のいずれか１つ記載の方法。

４８８．隣り合う２つの列のベースモジュールを同じ向きにするか、または
隣り合う２つの列のベースモジュールを反対向きにすることで、同じ極性のコンタクト、特に第１のコンタクトを互いに隣接して配置することを特徴とする、主題４８７記載の方法。

４８９．２つの隣接している反対向きのベースモジュールの共通の層スタックを作製することを特徴とする、主題４８８記載の方法。

４９０．以下のステップのうちの少なくとも１つ：
－ 複数のベースモジュールを、少なくとも１つのμ－ＬＥＤモジュール、特にＸ－Ｙ平面に沿った長方形または正方形のμ－ＬＥＤモジュールに組分けするステップであって、特に複数の行の場合には、各行がベースモジュールによって占められる同じ列を有している、ステップおよび
－ 複数のベースモジュールから、上記第１の層を介して、特に上記第２の層の側から、側面を深くパターニングすることによって、少なくとも１つのμ－ＬＥＤモジュールを形成するステップ
を有することを特徴とする、前述の主題のいずれか１つ記載の方法。

４９１．上記ベースモジュールが、フランク部を深くパターニングする際に、上記第１および第２のコンタクトを露出させるのとは異なり、別のキャリア上に配置されていることを特徴とする、前述の主題のいずれか１つ記載の方法。

４９２．以下のステップのうちの少なくとも１つ：
－ レーザーリフトオフにより上記ベースモジュールまたはμ－ＬＥＤモジュールを上記キャリアから引き離すステップと
－ 機械的な方法で上記ベースモジュールまたはμ－ＬＥＤモジュールを上記キャリアから引き離すステップ
を有することを特徴とする、前述の主題のいずれか１つ記載の方法。

４９３．上記μ－ＬＥＤモジュールの上記コンタクトを、特にフリップチップ技術を用いて、交換用キャリアまたはエンドキャリアに接触させるステップ
を有することを特徴とする、前述の主題のいずれか１つ記載の方法。

４９４．上記μ－ＬＥＤモジュールの、隣り合う反対向きのベースモジュールのコンタクト用に共通のコンタクト領域を作製することを特徴とする、主題４９３記載の方法。

４９５．上記第１の層がｎ型ドープされ、上記第２の層がｐ型ドープされており、上記活性層は、特に青色または緑色の光を放出するように構成されており、かつ／または
上記第１の層がｐ型ドープされ、上記第２の層がｎ型ドープされており、上記活性層は、特に赤色の光を放出するように構成されていることを特徴とする、前述の主題のいずれか１つ記載の方法。

４９６．上記少なくとも１つの層スタックをエピタキシによって作り、かつ／または
露出および／または組分けをエッチングによって実行する
ことを特徴とする、前述の主題のいずれか１つ記載の方法。

４９７．さらに、
深いフランクパターニング部に隣接して延びる上記活性層の領域に量子井戸インターミキシングを発生させるステップ
を含む、前述の主題のいずれか１つ記載の方法。

４９８．ベースモジュールを提供する少なくとも１つの層スタックを有するμ－ＬＥＤモジュールであって、上記層スタックは、キャリア上に形成された第１の層と、活性層と、第２の層とを有し、ここで、第１のコンタクトが、上記キャリアに面していない上記第２の層の表面領域内または表面領域上に形成されており、第２のコンタクトが、上記キャリアに面していない第１の層の表面領域内または表面領域上に接続されており、上記第１のコンタクトと上記第２のコンタクトとが互いに離間している、μ－ＬＥＤモジュール。

４９９．上記第１のコンタクトおよび上記第２のコンタクトに面していない上記層スタックの側に光出射面が形成されている、主題４９８記載のμ－ＬＥＤモジュール。

５００．上記第２のコンタクトが、誘電体によって遷移層と上記第２の層に対して絶縁されており、上記キャリアに面していない上記第２の層の表面領域上に延在するように形成されていることを特徴とする、主題４９８記載のμ－ＬＥＤモジュール。

５０１．上記μ－ＬＥＤモジュールが、少なくとも１つの行と少なくとも１つの列とからなるマトリクス状に配置された複数のベースモジュールを含んでいることを特徴とする、主題４９９記載のμ－ＬＥＤモジュール。

５０２．上記μ－ＬＥＤモジュールに隣り合うμ－ＬＥＤが、深いフランクパターニング部によって分離されている、主題５０１記載のμ－ＬＥＤモジュール。

５０３．深いフランクパターニング部に隣り合う上記活性層の領域が、特に量子井戸インターミキシングによって生成された増大したバンド構造を有している、主題５０２記載のμ－ＬＥＤモジュール。

５０４．前述の主題のいずれか１つ記載のμ－ＬＥＤモジュールであって、
隣り合う２つの行の上記ベースモジュールが反対向きにされていることで、同じ極性のコンタクト、特に第１のコンタクトが互いに隣接して配置されていることを特徴とする、μ－ＬＥＤモジュール。

５０５．上記モジュール、特に発光ダイオードモジュールを、前述の主題のいずれか１つ記載の方法によって作製したことを特徴とする、前述の主題のいずれか１つ記載のモジュール。

５０６．μ－ディスプレイまたはμ－ＬＥＤディスプレイモジュールであって、
－ 第１のキャリア上に形成された全体的に平面なターゲットマトリクスであって、占有可能な場所にμ－ＬＥＤの行と列とを有している、ターゲットマトリクスと、
－ 主題４９８から５０５までのいずれか１つ記載の１つ以上のμ－ＬＥＤモジュールであって、１つ以上のベースモジュールを含み、上記１つ以上のベースモジュールのサイズが上記占有可能な場所に対応している、μ－ＬＥＤモジュールと
を有する、μ－ディスプレイまたはμ－ＬＥＤディスプレイモジュールにおいて、
上記μ－ＬＥＤモジュールは、上記ターゲットマトリクスにおいて、ベースモジュールで占有されていない多数の場所が残るように、上記第１のキャリアに位置決めされ、電気的に接続されており、上記場所には、少なくとも部分的にそのつど少なくとも１つのセンサー素子が位置決めされ、電気的に接続されていることを特徴とする、μ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５０７．上記第１のキャリア上に形成された、同じサイズまたは異なるサイズの全体的に平面な複数のターゲットマトリクスを、それぞれ互いに間隔を空けてターゲットマトリクスが占有できる場所を有する行と列とに沿って形成することを特徴とする、主題５０６記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５０８．上記ベースモジュールがマトリクス平面上に長方形を形成しており、共通の辺に沿って互いに隣り合う任意の数のベースモジュールが組分けされてμ－ＬＥＤモジュールを形成していることを特徴とする、主題５０６または５０７記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５０９．少なくとも１つのμ－ＬＥＤモジュールが、２行×２列の４つのベースモジュールを有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１０．少なくとも１つのμ－ＬＥＤモジュールが、２行×２列の３つのベースモジュールを有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１１．それぞれ４つのベースモジュールを有する少なくとも７つのμ－ＬＥＤモジュールと、それぞれ３つのベースモジュールを有する少なくとも２つのμ－ＬＥＤモジュールとが、このようにターゲットマトリクス上に位置決めされ、電気的に接続されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１２．ベースモジュールが占有していない少なくとも２つの場所が作り出されており、上記場所にそれぞれ少なくとも１つのセンサー素子が位置決めされ、電気的に接続されていることを特徴とする、主題５１１記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１３．センサー素子が占有している上記場所をベースモジュールが囲っていることを特徴とする、主題５１２記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１４．上記ベースモジュールが、上記第１のキャリアの第１の側部から電磁放射を放出するように形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１５．上記μ－ＬＥＤモジュールが、サブ画素として形成されたベースモジュールを有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１６．上記ターゲットマトリクスの上記場所が、１つの画素のサブ画素として形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１７．複数のセンサー素子が、上記第１のキャリアの第１の面に入射する電磁放射を受け取るために、上記第１のキャリア上に形成されたセンサー装置の一部として形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１８．少なくとも１つのセンサー要素が、バイタルサイン監視センサーとして形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５１９．上記バイタルサイン監視センサーが、ディスプレイ画面の内部またはディスプレイス画面の背面の背後に配置されており、上記バイタルサイン監視センサーは、上記バイタルサイン監視センサー上の上記ディスプレイ画面の前方主表面に身体の一部を当てたユーザーの１つ以上のバイタルサインパラメーターを測定するようにセットされている、主題５１９記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５２０．ベースモジュールが、それぞれ、第２のキャリア上に形成された第１の層と、上記第１の層上に形成された活性遷移層と、上記活性遷移層上に形成された第２の層とから形成されており、ここで、第１のコンタクトが、上記第２のキャリアに面していない上記第２の層の表面領域に接続されており、第２のコンタクトが、上記第２のキャリアに面していない上記第１の層の表面領域に接続されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５２１．上記第２のコンタクトが、誘電体によって遷移層と上記第２の層に対して電気的に絶縁されており、上記第２のキャリアに面していない上記第２の層の表面領域上に延在するように形成されている、主題５２０記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５２２．それぞれの上記センサー素子が、μ－フォトダイオードの形態、またはフォトトランジスタの形態、またはフォトレジスタの形態、または環境光センサーの形態、または赤外線センサーの形態、または紫外線センサーの形態、または近接センサーの形態、または赤外線構造素子の形態で形成されていることを特徴とする、前述の主題のいずれか１つ記載のμ－ディスプレイまたはμ－ＬＥＤディスプレイモジュール。

５２３．第１のキャリア上に形成された、上記ターゲットマトリクスに対してベースモジュールが占有可能な場所の行と列とを有する全面的に平面なターゲットマトリクスを備えた、μ－ディスプレイまたはμ－ＬＥＤディスプレイモジュールを製造する方法であって、
第２のキャリア上の複数のベースモジュールが、ターゲットマトリクスに対してベースモジュールが占有可能な場所を等間隔に有するスタートマトリクスを、特に浅いメサエッチングにより形成され、その箇所で、複数のベースモジュールが、特に深いメサエッチングにより組分けされて複数のμ－ＬＥＤとなり、これらのμ－ＬＥＤモジュールを、特にレーザーリフトオフまたは機械的もしくは化学的プロセスによって上記第２のキャリアから分離する方法において、
上記μ－ＬＥＤモジュールを、上記ターゲットマトリクスの第１のキャリア上に、ベースモジュールで占有されていない多数の場所が残るように位置決めし、電気的に接続し、上記場所に、少なくとも部分的に少なくとも１つのセンサー素子をそれぞれ位置決めし、電気的に接続することを特徴とする、方法。

５２４．上記第１のキャリア上に形成された、同じサイズまたは異なるサイズの全体的に平面な複数のターゲットマトリクスを、それぞれ互いに間隔を空けてターゲットマトリクスが占有できる場所を有する行と列とに沿って形成することを特徴とする、主題５２３記載の方法。

５２５．上記ベースモジュールがマトリクス平面上に長方形を形成しており、共通の辺に沿って互いに隣り合う任意の数のベースモジュールを組分けしてμ－ＬＥＤモジュールを形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

５２６．４つのベースモジュールを２行×２列で組分けして少なくとも１つのμ－ＬＥＤモジュールを形成する、前述の主題のいずれか１つ記載の方法。

５２７．３つのベースモジュールを２行×２列で組分けして少なくとも１つのμ－ＬＥＤモジュールを形成する、前述の主題のいずれか１つ記載の方法。

５２８．それぞれ４つのベースモジュールを有する少なくとも７つのμ－ＬＥＤモジュールと、それぞれ３つのベースモジュールを有する少なくとも２つのμ－ＬＥＤモジュールとを、ベースモジュールが占有していない少なくとも２つの場所が作り出されるように、上記ターゲットマトリクス上に位置決めし、電気的に接続し、上記場所にそれぞれ少なくとも１つのセンサー素子を位置決めし、電気的に接続することを特徴とする、前述の主題のいずれか１つ記載の方法。

５２９．センサー素子が占有している上記場所をベースモジュールで囲う、前述の主題のいずれか１つ記載の方法。

５３０．上記ベースモジュールを、上記第１のキャリアの第１の側部から電磁放射を放出するように形成する、前述の主題のいずれか１つ記載の方法。

５３１．複数のセンサー素子を、上記第１のキャリアの第１の面に入射する電磁放射を受け取るために、上記第１のキャリア上に形成されたセンサー装置の一部として形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

５３２．１つのセンサー要素を、バイタルサイン監視センサーとして形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

５３３．上記バイタルサイン監視センサーを、ディスプレイ画面の内部またはディスプレイス画面の背面の背後に配置し、上記バイタルサイン監視センサーは、上記バイタルサイン監視センサー上の上記ディスプレイ画面の前方主表面に身体の一部を当てたユーザーの１つ以上のバイタルサインパラメーターを測定するようにセットすることを特徴とする、主題５３２記載の方法。

５３４．ベースモジュールを、それぞれ、第２のキャリア上に形成された第１の層と、上記第１の層上に形成された活性遷移層と、上記活性遷移層上に形成された第２の層とから形成し、ここで、第１のコンタクトを、上記第２のキャリアに面していない上記第２の層の表面領域に接続し、第２のコンタクトを、上記第２のキャリアに面していない上記第１の層の表面領域に接続することを特徴とする、前述の主題のいずれか１つ記載の方法。

５３５．上記第２のコンタクトを、誘電体によって遷移層と上記第２の層に対して電気的に絶縁し、上記第２のキャリアに面していない上記第２の層の表面領域上に延在するように形成することを特徴とする、主題５３４記載の方法。

５３６．それぞれのセンサー素子を、μ－フォトダイオードの形態、またはフォトトランジスタの形態、またはフォトレジスタの形態、または環境光センサーの形態、または赤外線センサーの形態、または紫外線センサーの形態、または近接センサーの形態、または赤外線構造素子の形態で形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

５３７．μ－ＬＥＤモジュールであって、
－ 第１の主表面および４つの側面を有する本体と、
－ 上記第１の主表面の上に配置された少なくとも３つのコンタクトパッドであって、上記少なくとも３つのコンタクトパッドのうちの少なくとも１つの上に、エッジ長さが１５μｍ以下のμ－ＬＥＤが配置されている、少なくとも３つのコンタクトパッドと、
－ 複数のであって、それぞれの場合において１つのコンタクトウェブが、上記少なくとも３つのコンタクトパッドのうちの１つに電気的に接続されており、上記３つのコンタクトウェブは、第１の主表面と４つの側面のうちの少なくとも１つとに配置されている、複数のコンタクトウェブと
を含む、μ－ＬＥＤモジュール。

５３８．さらに、
第４のコンタクトウェブを含み、上記第４のコンタクトウェブは、上記４つの側面のうちの第２の側面に配置されており、
－ 上記第１の主表面の上では、少なくとも１つのμ－ＬＥＤに電気的に接続された第４のコンタクトパッドに接続されているか、または
－ 上記第１の主表面の上では、上記３つのコンタクトパッドのうちの少なくとも１つのコンタクトパッドとは反対側の面で上記少なくとも１つのμ－ＬＥＤを電気的に接続する光学的に透明なコンタクトパッドと電気的に接続されている、
主題５３７記載のμ－ＬＥＤモジュール。

５３９．上記４つの側面のうちの上記第２の側面が、上記第４のコンタクトウェブのみを有している、主題５３７記載のμ－ＬＥＤモジュール。

５４０．上記３つのコンタクトウェブのうちの少なくとも２つが異なる側面に配置されている、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４１．上記本体がプリズム状の本体を形成しており、上記第１の主表面が上記４つの側面のそれぞれと９０°以上の角度をなしている、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４２．さらに、
－ 上記第１の主表面に実質的に対向する第２の主表面
を含み、
上記第２の主表面は、第１の主表面の面積よりも大きな面積を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４３．上記側面が、上記第１の主表面に対して垂直に配置されていない、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４４．さらに、
－ 上記第１の主表面に対向する第２の主表面と
－ 上記第２の主表面の上に配置されており、上記４つの側面のうちの少なくとも１つの側面上で上記少なくとも上記３つのコンタクトウェブのそれぞれの１つに接続された少なくとも３つのコンタクトパッドと
を含む、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４５．上記コンタクトウェブおよび／または上記コンタクトパッドが、厚さが５μｍ未満、特に２μｍ未満、金属タブ、特に蒸着された金属タブを含んでいる、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４６．上記本体が、
－ 少なくとも部分的に導電性材料で充填された少なくとも１つのスルーホールビア
を含み、上記第１の主表面の上の導電性材料は、上記第１の主表面の上に配置された上記少なくとも３つのコンタクトパッドのうちの１つに接続されている、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４７．上記本体が、上記第２の主表面の上に、上記第２の主表面の上のコンタクトパッドをスルーホールビアに接続する少なくとも１つのコンタクトウェブが延びる凹部を有しており、上記第１の主表面の上に配置された少なくとも１つの光電子構造素子が上記スルーホールビアに接続されている、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４８．上記本体がケイ素を有しており、かつ／または３０μｍ未満、特に５～１５μｍの範囲の厚さを含んでいる、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５４９．上記コンタクトウェブが、それぞれ上記第１の主表面から上記第２の主表面までの２つの側面の角部に沿って延びている、前述の主題のいずれか１つ記載のμ－ＬＥＤモジュール。

５５０．μ－ＬＥＤモジュールを製造する方法であって、以下のステップ：
－ 複数の実質的にＶ字型のトレンチ状の凹部を有するパターニングされたメンブレンウェハであって、トレンチによって仕切られたパターニングされた上記メンブレンウェハの第１の主表面が、上記トレンチのフランク部と９０°以上の角度をなすようにパターニングされたメンブレンウェハを提供するステップと、
－ 上記メンブレンウェハの上記第１の主表面の上にコンタクトパッドを製造し、任意の配線敷設を含む、ステップと、
－ 少なくとも１つのμ－ＬＥＤを施与するステップと、
－ 上記第１の主表面に面して、一時的なキャリアを施与するステップと、
－ 上記メンブレンウェハをトレンチまで、またはトレンチの直前までエッチングバックするステップと、
－ 背面のバックコンタクトを施与し、任意に個片化してμ－ＬＥＤモジュールを形成するステップとを
含む、方法。

５５１．画素フィールドを製造する方法であって、以下のステップ：
－ 基板上に画素をフィールド状に配置し、上記画素を電気的に接触させるための基板を準備するステップであって、
上記基板は、画素のための一次コンタクトのセットを提供し、上記一次コンタクトのセットは、上記画素のμ－ＬＥＤ群を電気的に接触させるために企図されており、上記基板はさらに、上記画素の交換用コンタクトのセットを提供する、ステップと、
－ 上記画素の一次コンタクトに上記μ－ＬＥＤ群を実装するが、上記画素の交換用コンタクトのセットは実装しないステップと、
－ 欠陥のあるμ－ＬＥＤまたは欠陥のあるコンタクトを上記μ－ＬＥＤのセットの中で特定するステップと、
－ 上記画素の交換用コンタクトのセットの交換用コンタクトに、上記欠陥のあるμ－ＬＥＤまたは欠陥のあるコンタクトの交換用μ－ＬＥＤを実装するステップと
を有する、方法。

５５２．上記μ－ＬＥＤ群の中で欠陥のあるμ－ＬＥＤを特定するステップと、特定された上記μ－ＬＥＤに対して交換用コンタクトに交換用μ－ＬＥＤを実装するステップとを、欠陥があると特定された各μ－ＬＥＤに対して交換用μ－ＬＥＤが画素内に存在するようになるまで繰り返すことを特徴とする、主題５５１記載の方法。

５５３．欠陥があると特定されたμ－ＬＥＤを取り除かないことを特徴とする、前述の主題のいずれか１つ記載の方法。

５５４．欠陥があると特定されたμ－ＬＥＤと上記交換用μ－ＬＥＤとは、同じ色の光を発するように企図されていることを特徴とする、前述の主題のいずれか１つ記載の方法。

５５５．上記μ－ＬＥＤ群が、１つ以上のＲＧＢ－μ－ＬＥＤのセットを含んでいることを特徴とする、前述の主題のいずれか１つ記載の方法。

５５６．欠陥のあるμ－ＬＥＤが画素内に見つからない場合、上記画素の交換用コンタクトに交換用μ－ＬＥＤを実装しないことを特徴とする、前述の主題のいずれか１つ記載の方法。

５５７．上記一次コンタクトおよび／または上記交換用コンタクトが、上記μ－ＬＥＤもしくは上記交換用μ－ＬＥＤのアノード側もしくはカソード側、またはアノード側とカソード側の両方に接触するように形成されていることを特徴とする、前述の主題のいずれか１つ記載の方法。

５５８．μ－ＬＥＤまたは交換用μ－ＬＥＤが、前述の主題のいずれか１つ記載の特徴を有するμ－ＬＥＤまたはμ－ＬＥＤモジュールまたはベースモジュールであることを特徴とする、前述の主題のいずれか１つ記載の方法。

５５９．特定された欠陥のあるμ－ＬＥＤの電気的接触を切断することを特徴とする、前述の主題のいずれか１つ記載の方法。

５６０．欠陥があると特定されたμ－ＬＥＤに対して交換用コンタクトに交換用μ－ＬＥＤを実装するステップを、上記交換用μ－ＬＥＤが発する光の色とは無関係に行うことを特徴とする、前述の主題のいずれか１つ記載の方法。

５６１．上記画素のすべての一次コンタクトにμ－ＬＥＤを実装することを特徴とする、前述の主題のいずれか１つ記載の方法。

５６２．画素フィールドであって、
基板上に画素をフィールド状に配置し、上記画素を電気的に接触させるための基板
を有し、
上記基板は、少なくとも１つの画素のための一次コンタクトのセットを提供し、上記画素の上記一次コンタクトのセットは、μ－ＬＥＤ群と電気的に接触するために企図されており、上記基板はさらに、上記少なくとも１つの画素のための交換用コンタクトのセットを有しており、
－ 上記画素の一次コンタクトには、上記μ－ＬＥＤ群が実装されており、
－ 上記μ－ＬＥＤ群は、欠陥のある非アクティブなμ－ＬＥＤを有しており、
－ 上記画素の交換用コンタクトのセットの１つの交換用コンタクトに、欠陥のある非アクティブなμ－ＬＥＤの代わりとして交換用μ－ＬＥＤが実装されている、
画素フィールド。

５６３．少なくとも２つの画素では、占有される上記交換用コンタクトの数が異なっていることを特徴とする、主題５６２記載の画素フィールド。

５６４．前述の主題のいずれか１つ記載の画素フィールドまたは前述の主題のいずれか１つ記載の方法に従って製造された画素フィールドを有している、μ―ディスプレイ。

５６５．μ－ＬＥＤであって、
－ ｐ型ドープ層と、
－ ｎ型ドープ層と、
－ ｐ型ドープとｎ型ドープ層との間に配置された活性領域と
からなる層スタックであって、
上記層スタックは、主表面を超えて隆起し、上記活性領域は、上記主表面から見て、上記層スタックの中心の上に配置されており、上記層スタックは、上記主表面から縮小する直径を有している、層スタックと、
上記層スタックの表面を覆う反射層と
を含む、μ－ＬＥＤ。

５６６．上記層スタックが半球または放物線状または楕円状の形状を有している、主題５６５記載のμ－ＬＥＤ。

５６７．上記反射層に隣り合う上記活性層の領域が、増加したバンドギャップを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

５６８．上記反射層に隣り合う上記活性層の領域が、量子井戸インターミキシングを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

５６９．上記反射層が、上記活性領域と、上記表面領域に隣り合う上記層スタックの層との間に誘電体を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

５７０．ディスプレイのピクセルを作製するためのμ－ＬＥＤ配置構造であって、
－ 平坦なキャリア基板と、
－ 上記キャリア基板の実装面に配置された少なくとも１つのμ－ＬＥＤであって、
上記μ－ＬＥＤは、光がキャリア基板平面を横切って上記キャリア基板から離れる方向に放出されるように構成されている、μ－ＬＥＤと、
－ 平坦なリフレクタ素子であって、
上記リフレクタ素子は、上記少なくとも１つのμ－ＬＥＤが発する光を上記キャリア基板の方向に反射するように、上記少なくとも１つのμ－ＬＥＤに対して上記実装面に空間的に配置および構成されている、リフレクタ素子と
を有しており、
上記キャリア基板は、上記リフレクタ素子から反射された光が上記キャリア基板を伝搬して、実装面とは反対側の上記キャリア基板のディスプレイ面に出射するように、少なくとも部分的に透明に構成されている、μ－ＬＥＤ配置構造。

５７１．上記少なくとも１つのμ－ＬＥＤから反射された光を散乱させるために、上記少なくとも１つのμ－ＬＥＤに向いた上記リフレクタ素子の側にディフューザ層が設けられており、かつ／またはリフレクタ材料がディフューザ粒子を有している、主題５７０記載のμ－ＬＥＤ配置構造。

５７２．上記ディフューザ層および／または上記ディフューザ粒子が、Ａｌ_２Ｏ_３および／またはＴｉＯ_２を有している、主題５７１記載のμ－ＬＥＤ配置構造。

５７３．上記リフレクタ素子が、円形、多角形または放物線状に上記少なくとも１つのμ－ＬＥＤを取り囲んでいる、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５７４．上記リフレクタ素子が、上記少なくとも１つのμ－ＬＥＤの電気的コンタクトを形成している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５７５．上記リフレクタ素子が、上記少なくとも１つのμ－ＬＥＤが発する光の少なくとも９０％が、キャリア基板平面に対して４５°～９０°の角度で上記キャリア基板の実装面に入射するように構成および形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５７６．上記少なくとも１つのμ－ＬＥＤが、リフレクタ素子に取り囲まれた３つのμ－ＬＥＤを含んでいる、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５７７．上記少なくとも３つのμ－ＬＥＤが、上記リフレクタ素子に面している側に、共通の電気的コンタクトのために透明なカバー層で覆われたコンタクト領域を有している、主題５７６記載のμ－ＬＥＤ配置構造。

５７８．上記キャリア基板が、ポリアミド、透明なプラスチック、樹脂またはガラスを有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５７９．上記リフレクタ素子が、上記少なくとも１つのμ－ＬＥＤの反射層として形成されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８０．上記少なくとも１つのμ－ＬＥＤのメサエッジにおける光の反射を減衰または除去するために、パッシベーション層が追加で設けられている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８１．上記キャリア基板の実装面および／またはディスプレイ面に、上記リフレクタ素子の外側で光吸収コーティングが設けられている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８２．上記キャリア基板のディスプレイ面が、凹凸部および／または粗面化された構造を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８３．上記キャリア基板の上記ディスプレイ面に、上記リフレクタ素子と対向するようにカラーフィルター素子が配置されており、
上記カラーフィルター素子は、上記少なくとも１つのμ－ＬＥＤの原色スペクトルを通過させ、相違する色スペクトルを減衰させる、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８４．上記キャリア基板に、後述の主題のいずれか１つ記載の特徴を有する光整形構造体、特にフォトニック構造体が導入されており、上記構造体は、第１および第２の領域を異なる屈折率で導入している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８４．上記キャリア基板の上記ディスプレイ面に、光整形構造体および／または光変換構造体が配置されており、上記構造体は第１および第２の領域を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８５．上記第１の領域が変換材料を含んでいる、主題５８３または５８４記載のμ－ＬＥＤ配置構造。

５８６．上記少なくとも１つのμ－ＬＥＤを取り囲み、μ－ＬＥＤと反射材料との間の空間を埋める変換材料を含んでいる、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８７．上記キャリア基板の上記ディスプレイ面に変換材料を含んでいる、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

５８８．前述の主題のいずれか１つ記載の複数の画素素子を有している、光学ディスプレイ。

５８９．光学画素素子を製造する方法であって、以下のステップ：
－ 少なくとも１つのμ－ＬＥＤを、平坦なキャリア基板の実装面に取り付けるステップと、
－ リフレクタ素子を作製するステップであって、
上記リフレクタ素子は、上記少なくとも１つのμ－ＬＥＤ上に、上記少なくとも１つのμ－ＬＥＤが発する光が上記キャリア基板の方向に向けて反射されるように光反射層として形成されている、ステップと
を有する、方法。

５９０．光電子デバイス、特にμ－ＬＥＤ上のフォトニック構造体であって、
上記光電子デバイスを形成する、電磁放射を生成するための活性ゾーンを入れた一連の層と、
フォトニック結晶構造体を有する主放射面上の少なくとも１つの層と
を含んでいる、フォトニック構造体。

５９１．上記一連の層の層と、
上記フォトニック結晶構造体を有する少なくとも１つの層とが、上記層の成長方向に沿って互いに重なり合って配置されており、上記フォトニック結晶構造体は、上記成長方向に対して垂直な面内で周期性を有している、主題５９０記載の光電子デバイス上のフォトニック構造体。

５９２．上記フォトニック結晶構造体が、異なる屈折率を有する第１および第２の領域を有している、主題５９０記載の光電子デバイス上のフォトニック構造体。

５９３．上記フォトニック構造体が、第１の方向に第１の周期性を有しており、第２の方向に第２の周期性を有している、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

５９４．上記第１の周期性と上記第２の周期性とが同じである、主題５９３記載の光電子デバイス上のフォトニック構造体。

５９５．上記フォトニック結晶構造体が、上記一連の層のうちの１つの層の中に少なくとも部分的に延在している、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

５９６．上記周期性が、上記フォトニック結晶構造体によって回折されなければならない電磁放射の波長に対応する特定の波長の約半分に対応している、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

５９７．上記フォトニック結晶構造体を有する層が、例えば、二酸化ケイ素ＳｉＯ_２を含むか、もしくはそれからなる誘電体層であり、かつ／または上記フォトニック結晶構造体内の空間が、上記フォトニック結晶構造体を形成する第１の材料の屈折率と異なる屈折率を有する第２の材料で満たされているか、もしくはそれからなる、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

５９８．上記フォトニック結晶構造体を有する層の下面が、上記一連の層の上面に配置されている、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

５９９．上記一連の層のうちの少なくとも１つの層の一部が、上記フォトニック結晶構造体を有する層の中に突出している、主題５９８記載の光電子デバイス上のフォトニック構造体。

６００．上記一連の層の上面には、表面粗化部、例えばウィグワム表面粗化部が施されている、主題５９７または５９９記載の光電子デバイス上のフォトニック構造体。

６０１．上記フォトニック結晶構造体が、上記一連の層の上面から間隔を空けて配置されている、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

６０２．上記フォトニック結晶構造体を有する層上に配置されたミラー層をさらに含んでいる、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

６０３．金属ミラー層をさらに含み、上記一連の半導体層が、上記金属ミラー層と、上記フォトニック結晶構造体を含む層との間に配置されている、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

６０４．光電子配置構造がμ－ＬＥＤである、前述の主題のいずれか１つ記載の光電子デバイス上のフォトニック構造体。

６０５．光電子デバイスであって、
少なくとも１つの光電子発光デバイス、例えばμ－ＬＥＤであって、
上記光電子発光デバイスは、上記光電子発光デバイスの少なくとも１つの発光面を介して光を放出するように構成されている、光電子発光デバイスと、
少なくとも１つのフォトニック結晶構造体であって、上記フォトニック結晶構造体は、上記光電子発光デバイスの発光面と上記光電子デバイスの発光面との間に配置されている、少なくとも１つのフォトニック結晶構造体と
を含んでいる、光電子デバイス。

６０６．特に前述の主題のいずれか１つ記載の光電子デバイスを製造する方法であって、上記方法が、
－ 電磁放射を発生させるための活性ゾーンを入れた一連の層を成長させるステップと、
－ 上記一連の層の上側に、フォトニック結晶構造体を有する少なくとも１つの層を成長させるステップと、
上記フォトニック結晶構造体を有する層の上に、任意にミラー層を設けるステップと、
任意に、上記活性ゾーンを有する上記一連の層の下にミラー層を設けるステップと、
任意に、例えばメサドライエッチングプロセスなどのエッチングプロセスを実行するステップと
を含む、方法。

６０７．μ－ＬＥＤを製造する方法であって、
μ－ＬＥＤの活性層を提供する半導体ボディの表面領域に、以下の方法によって取り出し構造体を作製するステップであって、
上記表面領域パターニングするステップ；および
上記パターニングされた表面領域を平坦化して、上記表面領域の平坦化された表面を得るステップ
を有する、方法。

６０８．上記表面領域をパターニングするステップが、以下のステップのうちの少なくとも１つ：
－ 上記表面領域にランダムなトポロジーを生成するステップと、
－ 第１の材料を有する上記半導体ボディの表面領域の表面を粗面化するステップと、
－ 大きな屈折率、特に２超の屈折率を有する透明な第２の材料を、特に層ごとに上記表面領域に施与し、上記第２の材料を粗面化するステップと、
－ 上記表面領域の秩序立ったトポロジーを生成するステップと、
－ 大きな屈折率、特に２超の屈折率を有する透明な第２の材料を特に層ごとに上記表面領域に施与し、周期的フォトニック構造体または非周期的フォトニック構造体、特に準周期的または決定論的非周期的なフォトニック構造体を上記第２の材料に内部構造化するステップと
を含む、主題６０７記載の方法。

６０９．大きな屈折率を有する上記透明な第２の材料が、Ｎｂ_２Ｏ_５を有している、主題６０８記載の方法。

６１０．上記平坦化するステップが、
上記構造化された表面領域に、屈折率の小さい、特に１．５よりも小さい透明な第３の材料を、特に層ごとに施与し、上記構造化された表面領域の表面が、上記半導体ボディの第１の材料または屈折率の大きい第２の材料の中で最も高い位置にあるものと平坦および／または平滑になるまで、設けられた上記屈折率の小さい透明な第３の材料を任意に薄くするステップを含む、前述の主題のいずれか１つ記載の方法。

６１１．上記屈折率の小さい透明な第３の材料がＳｉＯ_２を有しており、特にＴＥＯＳ（オルトケイ酸テトラエチル）を用いて施与される、主題６１０記載の方法。

６１２．μ－ＬＥＤを提供する半導体ボディの表面領域に取り出し構造体を含んでいるμ－ＬＥＤであって、
平滑な表面領域を構築するために、表面領域が平坦化されている、μ－ＬＥＤ．
６１３．上記平滑な表面領域が、平均粗さ値として２０ナノメートル未満、特に１ナノメートル未満の範囲の粗さを有している、主題６１２記載のμ－ＬＥＤ。

６１４．上記取り出し構造体が、構造素子の半導体の粗面化された第１の材料の上に、屈折率の小さい透明な第３の材料、特にＳｉＯ_２を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

６１５．上記取り出し構造体が、屈折率の大きい粗面化された透明な第２の材料、特にＮｂ_２Ｏ_５の上に、屈折率の小さい透明な第３の材料、特にＳｉＯ_２を有しており、上記第２の材料は、上記構造素子の半導体の第１の材料上に設けられている、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

６１６．上記取り出し構造体が、屈折率の大きい透明な第２の材料上に、屈折率の小さい透明な第３の材料、特にＳｉＯ_２を有しており、上記第２の材料は、上記構造素子の半導体の第１の材料上に設けられており、周期的フォトニック結晶または非周期的フォトニック構造体、特に準周期的または決定論的非周期的なフォトニック構造体を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ。

６１７．光電子構造素子用の変換素子であって、入射した励起光によって励起されると、変換された光線を放射領域に放出する変換材料を備えた少なくとも１つの層を有している変換素子において、上記層は、上記変換材料が少なくとも部分的に配置されており、上記光線が上記放射領域に向けて指向性ビーム束として放出されるように構成されている構造体を少なくとも領域ごとに有していることを特徴とする、変換素子。

６１８．上記構造体が、準周期的または決定論的非周期的に構成されていることを特徴とする、主題６１７記載の変換素子。

６１９．上記層が、少なくとも１つのフォトニック結晶、準周期的フォトニック構造体、または決定論的非周期的フォトニック構造体を有していることを特徴とする、主題６１７または６１８記載の変換素子。

６２０．上記構造体が、上記変換材料が配置されている少なくとも１つの凹部を有していることを特徴とする、前述の主題のいずれか１つ記載の変換素子。

６２１．上記層が、光学的バンドギャップを有していることを特徴とする、前述の主題のいずれか１つ記載の変換素子。

６２２．上記構造体が、少なくとも５００ｎｍの平均厚さを有していることを特徴とする、前述の主題のいずれか１つ記載の変換素子。

６２３．上記構造体を有する層が、上記層が配置されている平面に対して垂直に上記指向性ビーム束が放出されるように構成されていることを特徴とする、前述の主題のいずれか１つ記載の変換素子。

６２４．上記層の少なくとも片側には、光学フィルター素子が配置されていることを特徴とする、前述の主題のいずれか１つ記載の変換素子。

６２５．光電子構造素子用の光整形構造体であって、入射した励起光によって励起されると、変換された光線を放射領域に放出する変換材料を備えた少なくとも１つの層を有している光整形構造体において、上記層は、上記変換材料が少なくとも部分的に配置されており、上記光線が上記放射領域に向けて指向性ビーム束として放出されるように構成されている構造体を少なくとも領域ごとに有している、光整形構造体。

６２６．上記構造体が、準周期的または決定論的非周期的に構成されていることを特徴とする、主題６２５記載の光整形構造体。

６２７．上記層が、少なくとも１つのフォトニック結晶、準周期的フォトニック構造体、または決定論的非周期的フォトニック構造体を有していることを特徴とする、主題６２５または６２６記載の光整形構造体。

６２８．上記構造体が、上記変換材料が配置されている少なくとも１つの凹部を有していることを特徴とする、前述の主題のいずれか１つ記載の光整形構造体。

６２９．上記層が、光学的バンドギャップを有していることを特徴とする、前述の主題のいずれか１つ記載の光整形構造体。

６３０．上記構造体が、少なくとも５００ｎｍの平均厚さを有していることを特徴とする、前述の主題のいずれか１つ記載の光整形構造体。

６３１．上記構造体を有する層が、上記層が配置されている平面に対して垂直に上記指向性ビーム束が放出されるように構成されていることを特徴とする、前述の主題のいずれか１つ記載の光整形構造体。

６３２．上記層の少なくとも片側には、光学フィルター素子が配置されていることを特徴とする、前述の主題のいずれか１つ記載の光整形構造体。

６３３．μ－ＬＥＤと前述の主題のいずれか１つ記載の変換素子とを備えたμ－ＬＥＤ配置構造であって、上記μ－ＬＥＤは、励起光を上記変換素子に放射するために形成されており、上記変換素子は、変換材料を備えた少なくとも１つの層を有している、μ－ＬＥＤ配置構造。

６３４．μ－ＬＥＤと前述の主題のいずれか１つ記載の光整形構造体とを備えたμ－ＬＥＤ配置構造であって、上記μ－ＬＥＤは、励起光を上記光整形構造体に放射するために形成されており、上記光整形構造体は、変換材料を備えた少なくとも１つの層を有している、μ－ＬＥＤ配置構造。

６３５．上記層が、上記μ－ＬＥＤの半導体基板の一部であることを特徴とする、主題６３３または６３４記載の光線源。

６３６．上記変換素子または上記光整形構造体の上記構造体が、上記μ－ＬＥＤの半導体基板内に形成されていることを特徴とする、主題６３３から６３５までのいずれか１つ記載の光線源。

６３７．上記変換材料を備えた上記構造体が、上記半導体基板が配置されている平面に対して垂直に変換された光線が上記放射領域内に放出されるように構成されていることを特徴とする、主題６３３から６３６までのいずれか１つ記載の光線源。

６３８．上記変換素子または上記光整形構造体の上記構造体が、少なくとも部分的に上記μ－ＬＥＤの活性層に配置されていることを特徴とする、主題６３３から６３７までのいずれか１つ記載の光線源。

６３９．主題６３３から６３８までのいずれか１つ記載の光線源６を製造する方法において、上記変換素子または上記光整形構造体の上記構造体を、上記μ－ＬＥＤの半導体基板に少なくとも１回のエッチングステップを施すことにより形成することを特徴とする、方法。

６４０．上記変換素子または上記光整形構造体の上記構造体の少なくとも一部に、上記変換材料を充填することを特徴とする、主題６３９記載の方法。

６４１．光電子デバイスまたはμ－ＬＥＤアレイであって、
上記光電子デバイスの光出射面から光を発生させるための複数のμ－ＬＥＤを有する配置構造と、
上記光出射面と上記複数のμ－ＬＥＤとの間に配置された少なくとも１つのフォトニック構造体と
を有している、光電子デバイス。

６４２．上記フォトニック構造体が、上記μ－ＬＥＤによって生成された光をビーム整形するように形成されており、特に、上記光が上記光出射面から少なくとも実質的に垂直に出射するように形成されている、主題６４１記載の光電子デバイス。

６４３．上記フォトニック構造体がフォトニック結晶を有している、前述の主題のいずれか１つ記載の光電子デバイス。

６４４．上記配置構造が、上記μ－ＬＥＤが複数の画素を表しかつ層状に配置されたアレイであり、上記層の中にはフォトニック結晶が配置または形成されている、前述の主題のいずれか１つ記載の光電子デバイス。

６４５．上記配置構造が、上記μ－ＬＥＤが複数の画素を表しかつ第１の層に配置されたアレイであり、フォトニック構造体が更なる第２の層に配置されており、上記第２の層は、上記第１の層と上記光出射面との間に配置されていることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

６４６．上記配置構造が、第１の層に配置されている複数のμ－ＬＥＤを有しており、更なる第２の層にフォトニック結晶が配置されており、上記第２の層は、上記第１の層と上記光出射面との間に配置されていることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

６４７．各μ－ＬＥＤが再結合ゾーンを有しており、上記フォトニック結晶は、上記フォトニック結晶が上記再結合ゾーンの領域に存在する光学的な状態密度を変化させるように、特に、伝搬方向が光出射面に平行および／または小さな角度をなす少なくとも１つの光学モードに対してバンドギャップが生成されるように、上記再結合ゾーンの近くに配置されていることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

６４８．上記フォトニック結晶は、光スポットの位置とは無関係に、上記光出射面に平行に広がる面に対して配置されており、かつ／または
上記フォトニック結晶は、平面を挟んで互いに直交する２つの空間方向に光屈折率の周期的な変化を有する２次元フォトニック結晶であることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

６４９．上記フォトニック構造体が、上記光出射面と上記複数のμ－ＬＥＤとの間に少なくとも部分的に延在する複数のピラー構造体を含んでおり、それぞれのピラーは、μ－ＬＥＤに割り当てられており、上記光出射面に対して垂直な方向から見たときに上記μ－ＬＥＤと同一平面上にあることを特徴とする、前述の主題のいずれか１つ記載の光電子デバイス。

６５０．上記デバイスが、上記μ－ＬＥＤが複数の画素を表しかつ第１の層に配置されたアレイであり、上記ピラーが更なる第２の層に配置されており、上記第２の層は、上記第１の層と上記光出射面との間に配置されていることを特徴とする、主題６４９記載の光電子デバイス。

６５１．上記デバイスが、第１の層に配置されている複数のμ－ＬＥＤを有しており、更なる第２の層に上記ピラー結晶が配置または形成されており、上記第２の層は、上記第１の層と上記光出射面との間に配置されていることを特徴とする、主題６４９記載の光電子デバイス。

６５２．上記配置構造が、上記μ－ＬＥＤが複数の画素を表すアレイであり、それぞれの画素はそれぞれのピラーによって形成されていることを特徴とする、主題６４９記載の光電子デバイス。

６５３．光電子デバイス、特に前述の主題のいずれか１つ記載のデバイスを製造する方法であって、
上記光電子デバイスからの光出射面から出射する光を生成するための複数のμ－ＬＥＤを備えた配置構造を提供または製造し、
上記光出射面と上記複数のμ－ＬＥＤとの間に、少なくとも１つのフォトニック構造体を配置する、方法。

６５４．光出射面を介して光線を発するする少なくとも１つのμ－ＬＥＤと、偏光素子であって、上記光出射面に少なくとも部分的に隣接し、上記μ－ＬＥＤから発せられる光線が上記偏光素子を通過する際に、その偏光および／または光度を変化させる偏光素子とを備えたμ－ＬＥＤ配置構造において、上記偏光素子がフォトニック構造体を有していることを特徴とする、μ－ＬＥＤ配置構造。

６５５．３次元フォトニック構造体であり、かつ／または上記偏光素子が上記光出射面の少なくとも一部の領域に配置された層の形態で構成されていることを特徴とする、主題６５４記載のμ－ＬＥＤ配置構造。

６５６．上記μ－ＬＥＤが縦型μ－ＬＥＤであり、対向する面にそれぞれ接続用コンタクトが設けられていることを特徴とする、主題６５４または６５５記載のμ－ＬＥＤ配置構造。

６５７．上記μ－ＬＥＤが、光、特に赤色、緑色、青色の光、紫外光または赤外光を発し、上記光が偏光素子に入射するように形成されており、上記偏光素子は、光線が上記偏光素子を通過したときに振動方向に偏光させることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６５８．上記偏光素子が、螺旋状および／または棒状の構造要素を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６５９．上記μ－ＬＥＤが、上記μ－ＬＥＤから発せられる励起光によって励起されたときに、変換された光線を放出する変換材料を備えた少なくとも１つの変換素子を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６６０．上記偏光素子が、少なくとも１つの３次元フォトニック結晶を有していることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６６１．上記偏光素子が、上記偏光素子を通過する光線のビーム経路に沿って連続して配置された少なくとも２つの２次元フォトニック結晶を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６６２．上記偏光素子が、その偏光素子を通過する光線の波長に応じて、少なくとも２つの異なる偏光特性および／または透過率を有している、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６６３．上記μ－ＬＥＤは、上記μ－ＬＥＤから発せられる励起光によって励起されたときに、変換された光線を発する変換材料を備えた変換素子を有しており、上記偏光素子に入射する励起光は、上記偏光素子を通過したときに、変換された光線が通過する場合と比較して、異なって偏光し、かつ／または異なった強さで吸収することを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６６４．上記偏光素子の３次元構造体が、上記光出射面に隣り合う上記μ－ＬＥＤの半導体層に少なくとも部分的に導入されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６６５．３次元フォトニック構造体であり、変換材料が上記３次元フォトニック構造体内に配置されている、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造。

６６６．光出射面を介して光線を発する少なくとも１つのμ－ＬＥＤと、偏光素子であって、上記光出射面に少なくとも部分的に隣接し、上記μ－ＬＥＤから発せられる光線が上記偏光素子を通過する際に、その偏光および／または光度を変化させる偏光素子とを備えたμ－ＬＥＤ配置構造を製造する方法において、
上記μ－ＬＥＤの上記光出射面に、偏光素子として、特に３次元のフォトニック構造体が、特に二光子リソグラフィまたは斜め蒸着法によって施与し、かつ／または上記光出射面に隣り合う上記μ－ＬＥＤの半導体層に上記フォトニック構造体を配置することを特徴とする、方法。

６６７．上記フォトニック構造体を、上記μ－ＬＥＤが発する光線の波長に応じて寸法づけることを特徴とする、主題６６６記載の方法。

６６８．３次元画像を生成するためのデバイスにおける、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造の使用。

６６９．前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造を、拡張現実用途のための３次元画像のコンピュータ支援での生成に用いることを特徴とする、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造の使用。

６７０．光電子構造素子、特にμ－ＬＥＤ配置構造であって、
光出射面を介して電磁放射を放出する少なくとも１つのμ－ＬＥＤと、
上記電磁放射が上記光出射面を経由して出射する前に、上記電磁放射をビーム整形するためのフォトニック構造体と
を含み、
上記フォトニック構造体は、上記電磁放射が特定の遠方界を有するように上記電磁放射を形成する、光電子構造素子。

６７１．上記フォトニック構造体が、１次元フォトニック構造体、特に１次元フォトニック結晶であることを特徴とする、主題６７０記載の光電子構造素子。

６７２．上記フォトニック構造体が、特に１次元フォトニック結晶として、放出された電磁放射が第１の空間方向に少なくとも近似的にコリメートされるように形成されていることを特徴とする、主題６７０または６７１記載の光電子構造素子。

６７３．主放射方向から見て、光出射面の下流側にコリメーション光学系が配置されており、上記光学系は、上記第１の空間方向と直交する更なる第２の空間方向（Ｒ２）に上記電磁放射をコリメートするように形成されていることを特徴とする、主題６７２記載の光電子構造素子。

６７４．上記フォトニック構造体、特に１次元フォトニック結晶として形成されたフォトニック構造体が、上記電磁放射の主放射方向が上記光出射面の法線に対してある角度で延びるように構成されており、上記角度はゼロではないことを特徴とする、前述の主題のいずれか１つ記載の光電子構造素子。

６７５．１次元フォトニック結晶として形成された上記フォトニック構造体が、上記光出射面の下の層に配置されており、上記１次元フォトニック結晶は、光屈折率の異なる２つの材料が第１の方向に延びる、周期的に繰り返されるシーケンスを有しており、上記材料は、直交せずに、光出射面に対して傾斜して延びる、互いに接触し合う界面を有していることを特徴とする、主題６７４記載の光電子構造素子。

６７６．上記フォトニック構造体が、２次元フォトニック構造体、特に２次元フォトニック結晶であることを特徴とする、前述の主題のいずれか１つ記載の光電子構造素子。

６７７．上記２次元フォトニック構造体が、上記電磁放射が、定義された、特に離散的なパターンを遠方界に生成するように構成されていることを特徴とする、主題６７６記載の光電子構造素子。

６７８．上記フォトニック構造体が、上記光出射面の下の層、特に半導体層に配置されており、かつ／または
上記フォトニック構造体が、上記光電子エミッタユニットの半導体層に形成されており、かつ／または
上記光電子エミッタユニットが、変換材料を有する層を含み、上記フォトニック構造体は、上記変換材料を有する層、または上記変換材料を有する層と上記光出射面との間の層に形成されていることを特徴とする、前述の主題のいずれか１つ記載の光電子構造素子。

６７９．上記フォトニック構造体が、特にフォトニック結晶の代わりに、準周期的または決定論的非周期的なフォトニック構造体であることを特徴とする、前述の主題のいずれか１つ記載の光電子構造素子。

６８０．表面トポグラフィー検知システムであって、
光電子構造素子であって、
光出射面を介して電磁放射を放射する少なくとも１つの光電子エミッタユニットと、
上記電磁放射が上記光出射面を経由して出射する前に、上記電磁放射をビーム整形するためのフォトニック構造体と
を含む光電子構造素子を備え、
上記フォトニック構造体は、上記電磁放射が特定の遠方界を有するように上記電磁放射を形成し、
上記フォトニック構造体は、２次元フォトニック構造体、特に２次元フォトニック結晶であり、
上記２次元フォトニック構造体は、上記電磁放射が、定義された、特に離散的なパターンを遠方界で生成するように構成されており、
上記表面トポグラフィー検知システムは、さらに
遠方界のパターンを検知するために形成された、特にカメラを備えた検出ユニット
を有している、表面トポグラフィー検知システム。

６８１．所定の基準パターンに対するパターンのずれを突き止めるために形成された分析装置を含んでいることを特徴とする、主題６８０記載の表面トポグラフィー検知システム。

６８２．上記分析装置が、突き止められた上記ずれに応じて、上記パターンにより照らされた物体の形状および／または構造を決定するように形成されていることを特徴とする、主題６８１記載の表面トポグラフィー検知システム。

６８３．物体をスキャンするためのスキャナーであって、前述の主題のいずれか１つ記載の少なくとも１つの光電子構造素子を含んでいる、スキャナー。

６８４．導光体デバイスであって、
－ 少なくとも２つの発光素子、特にμ－ＬＥＤを有し、２つの異なる色の光を発する発光デバイスと、
－ 第１の色の光を導き、出力部を有する細長い第１の導光体と、
－ 第２の色の光を導き、出力部を有する細長い第２の導光体と、
－ 上記第１の導光体に隣接して配置され、上記第１の色の光を上記細長い第１の導光体に反射するように構成された第１の取り込み素子と、
－ 上記第２の導光体に隣接して配置され、上記第２の色の光を上記細長い第２の導光体に反射するように構成された第２の取り込み素子と
を含む、導光体デバイス。

６８５．さらに、
－ 上記第２の取り込み素子の反対側に設けられ、上記細長い第２の導光体に隣り合う第３の取り込み素子であって、上記第３の取り込み素子は、第３の色の光を上記細長い第２の導光体に反射するように構成されている、第３の取り込み素子
を含む、主題６８４記載の導光体デバイス。

６８６．上記第１の取り込み素子が、上記第１の色とは異なる色の光に対して透過性である、主題６８４または６８５記載の導光体デバイス。

６８７．上記第２の取り込み素子が上記第３の色の光に対して透過性である、主題６８５記載の導光体デバイス。

６８８．上記異なる色の光が、それぞれの上記導光体の表面に対して４５°～９０°の入射角を有している、前述の主題のいずれか１つ記載の導光体デバイス。

６８９．上記第３の色の光が、上記第２の色の光よりも波長が大きい、前述の主題のいずれか１つ記載の導光体デバイス。

６９０．上記第１および第２の取り込み素子の少なくとも１つが、それぞれの上記細長い導光体の側壁に配置されている、前述の主題のいずれか１つ記載の導光体デバイス。

６９１．上記第１および第２の細長い導光体が、互いに実質的に平行である、前述の主題のいずれか１つ記載の導光体デバイス。

６９２．上記第１および第２の細長い導光体を互いに間隔を空けるためのスペーサー要素をさらに含む、前述の主題のいずれか１つ記載の導光体デバイス。

６９３．さらに、
－ 上記細長い第１の導光体の出力部に配置され、上記第１の色の光を取り出すための第１の取り出し素子と、
－ 上記細長い第２の導光体の出力部に配置され、上記第２の色の光を取り出すための第２の取り出し素子と
を含む、前述の主題のいずれか１つ記載の導光体デバイス。

６９４．さらに、
－ 上記細長い第２の導光体上で、上記第２の取り出し素子と反対側に配置され、上記第３の色の光を取り出すための第３の取り出し素子
を含む、主題６９３記載の導光体デバイス。

６９５．上記第１の取り出し素子が、上記第２および／または上記第３の色の光に対して透過性である、主題６９３または６９４記載の導光体デバイス。

６９６．上記第２の取り出し素子が上記第３の色の光に対して透過性であるか、または上記第３の取り出し素子が上記第２の色の光に対して透過性である、主題６９３から６９５までのいずれか１つ記載の導光体デバイス。

６９７．発光光電子素子と、上記発光光電子素子によって生成された電磁放射をビーム変換するための光学デバイスとを備えた、照明配置構造であって、
上記発光光電子素子が、マトリクス状に配置された複数の発光領域を含んでおり、
各発光領域には主ビーム方向が割り当てられており、
上記発光領域の少なくとも一部は、上記発光領域の中心点が湾曲した面上にあるように配置されている、照明配置構造。

６９８．上記湾曲した面が凹状の曲面を有していることを特徴とする、主題６９７記載の照明配置構造。

６９９．上記発光領域の主ビーム方向が互いに角度をつけていることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７００．上記光学デバイスに対して主ビーム方向に間隔を異にするさまざまなレベルで配置された、主ビーム方向が一致する発光領域が存在していることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７０１．上記湾曲した面が、球体セグメントを形成し、その関連する球心が光学デバイスの光軸上にあるか、または
上記湾曲した面が、回転した円錐曲線面、特に楕円面、放物面または双曲面の少なくとも一部の形状を有していることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７０２．上記湾曲した面上に中心点が配置されている上記発光領域が、それぞれランベルト放射体を形成していることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７０３．上記発光領域の少なくとも１つが、μ－ＬＥＤに割り当てられた一次光学素子またはμ－ＬＥＤに割り当てられた変換素子の開口部であることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７０４．湾曲した面上に中心点がある上記発光領域が、モノリシック画素化オプトチップの一部であることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７０５．上記モノリシック画素化オプトチップが、行と列とに配置された複数のμ－ＬＥＤを有していることを特徴とする、主題７０４記載の照明配置構造。

７０６．上記発光領域が、取り出し構造体の表面を表し、上記取り出し構造体は、ビーム整形のためにフォトニック結晶またはフォトニック構造体を含んでいる、前述の主題のいずれか１つ記載の照明配置構造。

７０７．非平面的なＩＣ基板上に配置された別々のμ－ＬＥＤに、湾曲した面上に中心点がある発光領域が割り当てられていることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７０８．上記光学デバイスがシステム光学系を含み、上記システム光学系と上記発光領域との間に、湾曲したコリメート光学素子または複数の非平面的なコリメート光学素子が存在していることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７０９．上記光学デバイスが、結像投影光学系を形成するシステム光学系を含んでいることを特徴とする、前述の主題のいずれか１つ記載の照明配置構造。

７１０．上記発光光電子素子が、複数の駆動制御素子、特に各発光領域を個別に駆動制御するための電流源を含む層を有している、前述の主題のいずれか１つ記載の照明配置構造。

７１１．発光光電子素子と、上記発光光電子素子によって生成された電磁放射をビーム変換するための光学デバイスとを備え、上記光電子素子が、マトリクス状に配置された複数の発光領域を含んでいる、照明配置構造を製造する方法において、
上記発光領域の少なくとも一部を、上記発光領域の中心点が湾曲した面上にあるように配置することを特徴とする、方法。

７１２．別個のμ－ＬＥＤを非平面的なＩＣ基板上に配置することで上記発光領域を設置することを特徴とする、主題７１１記載の方法。

７１３．上記発光領域の少なくとも１つを、μ－ＬＥＤに割り当てられた一次光学素子またはμ－ＬＥＤに割り当てられた変換素子の開口部によって形成することを特徴とする、前述の主題のいずれか１つ記載の方法。

７１４．μ－ディスプレイと投影光学系とを備えた光案内配置構造であって、上記μ－ディスプレイが、可視光線を放出するための画素を持つマトリクスを有しており、各画素は、発光スペクトルの異なる複数のμ－ＬＥＤを含んでおり、各画素には、投影光学系の上流側に接続された個別のコリメーション光学系が割り当てられている、光案内配置構造において、
上記コリメーション光学系は、投影光学系の上流のビーム経路において、それぞれの画素のμ－ＬＥＤの拡大および互いに重畳された中間像が生成されるように形成されていることを特徴とする、光案内配置構造。

７１５．上記コリメーション光学系によって生成されたそれぞれの画素の上記μ－ＬＥＤの中間像は、上記μ－ＬＥＤの中間像面積の少なくとも７０％、８０％または９０％にわたって互いに重なり合うことを特徴とする、主題７１４記載の光案内配置構造。

７１６．上記μ－ＬＥＤの中間像が仮想中間像であることを特徴とする、主題７１４または７１５記載の光案内配置構造。

７１７．上記コリメーション光学系が、１つの画素のμ－ＬＥＤと上記投影光学系との間に配置されていることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７１８．上記１つの画素のμ－ＬＥＤの占有率が、画素面積の３０％以下、特に好ましくは１５％以下、非常に好ましくは１０％以下であることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７１９．上記μ－ＬＥＤが、色変換されたμ－ＬＥＤとして、またはＶＣＳＥＬとして、または端面発光レーザーダイオードとして形成されていて、任意に照らされた光導波路エンドピースを有していることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７２０．上記コリメーション光学系が、それぞれの画素のμ－ＬＥＤの互いに重なり合う上記中間像の総面積が、上記画素面積の少なくとも７０％、８０％または９０％に相当するように形成されていることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７２１．上記コリメーション光学系が、ホログラフィック光学素子（ＨＯＥ）および／または屈折型光学素子（ＲＯＥ）および／または回折型光学素子（ＤＯＥ）を含んでいることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７２２．上記投影光学系により発せられた光線が、間接的または直接的にディスプレイに指向されていることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７２３．各画素が前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造を有している、前述の主題のいずれか１つ記載の光案内配置構造。

７２４．各画素が前述の主題のいずれか１つ記載のμ－ＬＥＤを含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７２５．上記１つの画素のμ－ＬＥＤが、前述の主題のいずれか１つ記載の水平方向に配置されたマイクロロッドによってそれぞれ形成されている、前述の主題のいずれか１つ記載の光案内配置構造。

７２６．上記１つの画素のμ－ＬＥＤが、前述の主題のいずれか１つ記載の少なくとも１つのアンテナスロット構造体によってそれぞれ形成されている、前述の主題のいずれか１つ記載の光案内配置構造。

７２７．上記１つの画素のμ－ＬＥＤが、前述の主題のいずれか１つ記載の変換材料を介在させた１組の発光素子によってそれぞれ形成されている、前述の主題のいずれか１つ記載の光案内配置構造。

７２８．上記１つの画素のμ－ＬＥＤが、上記μ－ＬＥＤの活性層の縁部領域に、量子井戸インターミキシングを、特に主題１１２から１９２のいずれか１つに従って生成された量子井戸インターミキシングをそれぞれ有している、前述の主題のいずれか１つ記載の光案内配置構造。

７２９．上記マトリクスが、特に上記画素のμ－ＬＥＤの半導体材料の中に少なくとも部分的に配置された光整形構造体、特にフォトニック結晶を含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７３０．さらに、基板に配置された駆動制御ユニット、特に後述の主題のいずれか１つ記載の電流ドライバまたは電流源を備えた基板に配置された駆動制御ユニットを含んでおり、上記基板上にμ－ディスプレイが配置され、上記画素が上記電流ドライバまたは電流源に電気的に接続されている、前述の主題のいずれか１つ記載の光案内配置構造。

７３１．上記マトリクスの複数の画素が、上記μ－ＬＥＤの上方に配置されたマイクロレンズをそれぞれ有している、前述の主題のいずれか１つ記載の投影ユニット。

７３２．上記マトリクスの複数の画素が、上記画素のμＬＥＤを取り囲んで上記画素を区切る反射構造体、特に前述の主題のいずれか１つ記載の特徴を有する反射構造体を有している、前述の主題のいずれか１つ記載の光案内配置構造。

７３３．上記マトリクスの少なくともいくつかの画素が、冗長性のあるμ－ＬＥＤを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７３４．上記マトリクスが、複数のμ－ＬＥＤベースモジュールまたは主題４８４から５３６までいずれか１つ記載のμ－ディスプレイを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７３５．上記マトリクスの画素が、主題２９７から３４０までのいずれか１つ記載の光電子デバイスまたはμ－ＬＥＤ配置構造または主題９４から１１１までのいずれか１つ記載のμ－ＬＥＤを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７３６．拡張現実表示ユニット、仮想現実表示ユニットおよび／またはヘッドアップディスプレイにおいて画像を生成するための、前述の主題のいずれか１つ記載の投影ユニットの使用。

７３７．光案内配置構造であって、
－ 少なくとも第１の画像と第２の画像とを生成するための、少なくとも１つの光電子画像装置、特にμ－ディスプレイと、
第１の解像度を有する第１のイメージをユーザーの網膜の第１の領域に投影し、第２の解像度を有する第２のイメージを網膜の別の第２の領域に投影するように形成された少なくとも１つの結像光学系であって、第１の解像度は第２の解像度とは異なっている、結像光学系と
を含む、光案内配置構造。

７３８．上記第１の領域が上記第２の領域よりも網膜の中心部に近く、上記第１の解像度が上記第２の解像度よりも高いことを特徴とする、主題７３７記載の光案内配置構造。

７３９．上記結像光学系が、上記第１の画像の光ビームを上記第１の領域に指向し、上記第２の画像の光ビームを上記第２の領域に指向するビームステアリング装置を有していることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４０．上記結像光学系は、上記第１の画像の光ビームを上記第２の画像の光ビームよりも強く集束させる少なくとも１つのビーム整形装置を有していることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４１．上記ビーム整形装置が、少なくとも第１のビーム整形素子と第２のビーム整形素子とを有していて、上記第１のビーム整形素子は、上記第１の画像の光ビームを集束し、上記第２のビーム整形素子は、上記第２の画像の光ビームを集束することを特徴とする、主題７４０記載の光案内配置構造。

７４２．上記ビームステアリング装置が、ビームステアリングのための少なくとも１つの可動式および／または固定式のミラーを有していることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４３．上記ビームステアリング装置が、ビームステアリングのために少なくとも１本、好ましくは少なくとも２本のグラスファイバーを有していることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４４．上記第１の画像と上記第２の画像とは、特に同じ画像装置上で、時間的に連続して表示されることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４５．上記第１の画像と上記第２の画像とは、少なくとも実質的に同時に、特に少なくとも２つの異なる画像装置で表示されることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４６．上記少なくとも１つの光電子画像装置が、複数のμ－ＬＥＤ配置構造を有するμ－ディスプレイ、特に前述の主題のいずれか１つ記載の複数のμ－ＬＥＤ配置構造を有するμ－ディスプレイまたはモノリシック画素化アレイによって形成されることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４７．上記第２の領域が、上記第１の領域を同心円状に取り囲んでいることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４８．上記少なくとも１つの光電子画像装置が、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造によって形成された画素の少なくとも１つのマトリクスを有していることを特徴とする、前述の主題のいずれか１つ記載の光案内配置構造。

７４９．上記少なくとも１つの光電子画像装置が、前述の主題のいずれか１つ記載の１つ以上のμ－ＬＥＤによって形成された画素のマトリクスを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７５０．上記１つの画素のμ－ＬＥＤが、前述の主題のいずれか１つ記載の水平方向に配置されたマイクロロッドによってそれぞれ形成されているか、または上記１つの画素のμ－ＬＥＤが、前述の主題のいずれか１つ記載の少なくとも１つのアンテナスロット構造体によってそれぞれ形成されている、前述の主題のいずれか１つ記載の光案内配置構造。

７５１．上記１つの画素のμ－ＬＥＤが、前述の主題のいずれか１つ記載の変換材料を介在させた１組の発光素子によってそれぞれ形成されている、前述の主題のいずれか１つ記載の光案内配置構造。

７５２．上記１つの画素のμ－ＬＥＤが、上記μ－ＬＥＤの活性層の縁部領域に、量子井戸インターミキシングを、特に主題１１２から１９２のいずれか１つに従って生成された量子井戸インターミキシングをそれぞれ有している、前述の主題のいずれか１つ記載の光案内配置構造。

７５３．前述の主題の１つに記載の駆動制御回路をさらに含み、上記駆動制御回路は上記μ－ディスプレイが配置された基板に実装されている、前述の主題のいずれか１つ記載の光案内配置構造。

７５４．少なくとも１つの光学イメージャーのμ－ディスプレイが、光整形構造体、特にフォトニック結晶を有するマトリクスを含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７５５．上記光整形構造体が、上記少なくとも１つの光学イメージャーの画素のμ－ＬＥＤの半導体材料に少なくとも部分的に配置されている、主題７５４記載の光案内配置構造。

７５６．上記少なくとも１つの光学画像装置の複数の画素が、各画素のμ－ＬＥＤの上方に配置されたマイクロレンズをそれぞれ有している、前述の主題のいずれか１つ記載の光案内配置構造。

７５７．上記少なくとも１つの光学画像装置の複数の画素が、各画素のμ－ＬＥＤを取り囲んで上記画素を区切る反射構造体、特に前述の主題の１つ記載の特徴を有する反射構造体を有している、前述の主題のいずれか１つ記載の光案内配置構造。

７５８．第１の光学イメージャーと第２の光学イメージャーとが、前述の主題のいずれか１つ記載のμ－ＬＥＤ配置構造、光電子構造素子またはμ－ＬＥＤで形成されたμ－ディスプレイをそれぞれ含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７５９．上記マトリクスの少なくともいくつかの画素が、冗長性のあるμ－ＬＥＤを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７６０．上記マトリクスが、複数のμ－ＬＥＤベースモジュールまたは主題４８４から５３６までいずれか１つ記載のμ－ディスプレイを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７６１．上記マトリクスの画素が、主題２９７から３４０までのいずれか１つ記載の光電子デバイスまたはμ－ＬＥＤ配置構造または主題９４から１１１までのいずれか１つ記載のμ－ＬＥＤを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７６２．拡張現実表示ユニット、仮想現実表示ユニットおよび／またはヘッドアップディスプレイにおいて画像を生成するための、前述の主題のいずれか１つ記載の投影ユニットの使用。

７６３．光案内配置構造であって、
－ 少なくとも３つのμ－ディスプレイであって、それぞれが行と列とに配置された画素のマトリクスを含み、それぞれが主な波長の光を放出するように形成された少なくとも１つのμ－ＬＥＤを有する、少なくとも３つのμ－ディスプレイと、
－ 各μ－ディスプレイのビーム経路に配置され、上記μ－ディスプレイによって生成された画像を画像面に重ね合わせて投影するように構成された投影ユニットであって、上記画像面は、特に見る人の網膜である、投影ユニットと
を含む、光案内配置構造。

７６４．上記投影ユニットが、各μ－ディスプレイ用のレンズ、または少なくとも１つの軸線を中心に回転可能に支承されたミラーをそれぞれ含んでいることを特徴とする、主題７６３記載の光案内配置構造。

７６５．上記ディスプレイの光を上記投影ユニットにビームステアリングするために、少なくとも１本のグラスファイバーを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７６６．上記投影光学系の上流のビーム経路において、それぞれの画素のμ－ＬＥＤの拡大および互いに重畳された中間像が生成されるように形成されているコリメーション光学系をさらに含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７６７．上記マトリクスが、複数のμ－ＬＥＤベースモジュールまたは主題４８４から５３６までいずれか１つ記載のμ－ディスプレイを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７６８．上記マトリクスの画素が、主題２９７から３４０までのいずれか１つ記載の光電子デバイスまたはμ－ＬＥＤ配置構造または主題９４から１１１までのいずれか１つ記載のμ－ＬＥＤを有している、前述の主題のいずれか１つ記載の光案内配置構造。

７６９．上記１つの画素のμ－ＬＥＤが、水平方向に配置されたマイクロロッドによるか、または少なくとも１つのアンテナスロット構造体によるか、または前述の主題のいずれか１つ記載の変換材料を介在させた１組の発光素子によって形成されている、前述の主題のいずれか１つ記載の光案内配置構造。

７７０．各μ－ディスプレイの画素上に光整形構造体をさらに含み、上記光整形構造体が、マイクロレンズ、または主題６０７から６７９までのいずれか１つ記載の特徴を有するフォトニック構造体である、前述の主題のいずれか１つ記載の光案内配置構造。

７７１．上記１つの画素のμ－ＬＥＤが、反射側面、特に主題２９７から３１４までのいずれか１つ記載の反射側面を含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７７２．少なくとも１つの画素に給電するために、特に前述の主題のいずれか１つ記載の少なくとも１つの電流ドライバ回路または供給回路を含む基板に駆動制御回路が設けられている、前述の主題のいずれか１つ記載の光案内配置構造。

７７３．光案内配置構造であって、
－ ダイクロイックキューブと、
－ 行と列とに配置された画素のマトリクスを有する３つのμ－ディスプレイであって、各μ－ディスプレイは上記ダイクロイックキューブの一辺と実質的に平行に配置されている、３つのμ－ディスプレイと、
－ 上記ダイクロイックキューブの光出射面と
を備えた、光案内配置構造。

７７４．上記行と列とに配置された画素のマトリクスを有するμ－ディスプレイが、主題２９７から３４０までのいずれか１つ記載の光電子デバイスまたはμ－ＬＥＤ配置構造または主題９４から１１１までのいずれか１つ記載のμ－ＬＥＤを有している、主題７７３記載の光案内配置構造。

７７５．上記画素が、水平方向に配置されたマイクロロッドによるか、または少なくとも１つのアンテナスロット構造体によるか、または前述の主題のいずれか１つ記載の変換材料を介在させた１組の発光素子によって形成されているμ－ＬＥＤをそれぞれ含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７７６．各μ－ディスプレイの画素上に光整形構造体をさらに含み、上記光整形構造体が、マイクロレンズ、または主題６０７から６７９までのいずれか１つ記載の特徴を有するフォトニック構造体である、前述の主題のいずれか１つ記載の光案内配置構造。

７７７．上記１つの画素のμ－ＬＥＤが、反射側面、特に主題２９７から３１４までのいずれか１つ記載の反射側面を含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７７８．上記ダイクロイックキューブの下流のビーム経路において、それぞれのμ－ディスプレイの拡大および互いに重畳された中間像が生成されるように形成されているコリメーション光学系をさらに含んでいる、前述の主題のいずれか１つ記載の光案内配置構造。

７７９．上記光整形構造体が、少なくとも１つの光学画像装置の画素のμ－ＬＥＤの半導体材料の中に少なくとも部分的に配置されている、光案内配置構造。

７８０．さらに、基板に配置された駆動制御ユニット、特に後述の主題のいずれか１つ記載の電流ドライバまたは電流源を備えた基板に配置された駆動制御ユニットを含んでおり、上記基板上にμ－ディスプレイが配置され、上記画素が上記電流ドライバまたは電流源に電気的に接続されている、前述の主題のいずれか１つ記載の光案内配置構造。

７８１．システムであって、
前述の主題のいずれか１つ記載の光案内配置構造と、
画像装置または光電子デバイスの結像光学系を、特に第１および第２の画像を含む画像フレームの投影画像が網膜上にコヒーレントな全体像を形成するように駆動制御するための制御ユニットと
を含む、システム。

７８２．ヒューズ素子が、μ－ディスプレイのμ－ＬＥＤまたは画素の少なくともいくつかに電気的に結合されており、上記μ－ＬＥＤまたは画素の少なくともいくつかは冗長素子を形成し、上記ヒューズ素子は上記冗長素子を作動させるか、または必要でない場合は無効にする、主題７８１記載のシステム。

７８３．電流ドライバ、または前述の主題のいずれか１つ記載の特徴を有する制御ユニットが設けられている、主題７８１または７８２記載のシステム。

７８４．上記制御ユニットが、上記μ－ディスプレイが配置された基板に実装されており、上記制御ユニットに電気的に接続されている、主題７８１から７８３までのいずれか１つ記載のシステム。

７８５．ライトフィールドディスプレイであって、
ラスター画像を生成するための光電子デバイス、特にμ－ディスプレイと、
上記ラスター画像をユーザーの目に直接網膜投影するための光学モジュールと、
を含む、ライトフィールドディスプレイにおいて、
上記光電子デバイスは、第１のラスターサブ画像を生成する第１の撮像ユニットと、第２のラスターサブ画像を生成する第２の撮像ユニットとを有しており、
上記ラスター画像は、上記第１のラスターサブ画像と上記第２のラスターサブ画像とを含み、
上記光学モジュールは、上記第２のラスターサブ画像を見る人の目の中心窩に網膜投影するための調整光学系を含み、
上記第２のラスターサブ画像の網膜投影は、上記第１のラスターサブ画像の網膜投影よりも高解像度であることを特徴とする、ライトフィールドディスプレイ。

７８６．上記調整光学系は、上記第１のラスターサブ画像の網膜投影に対する上記第２のラスターサブ画像の網膜投影の相対的な位置を調整するように形成されていることを特徴とする、主題７８５記載のライトフィールドディスプレイ。

７８７．上記第２のラスターサブ画像の網膜投影が、ユーザーの目において、上記第１のラスターサブ画像の網膜投影よりも小さい空間的広がりを有していることを特徴とする、主題７８５または７８６記載のライトフィールドディスプレイ。

７８８．上記調整光学系が、切り替え可能なブラッググレーティングを含んでいることを特徴とする、主題７８５から７８７までのいずれか１つ記載のライトフィールドディスプレイ。

７８９．上記調整光学系が、調整可能なアルバレスレンズ配置構造を含んでいることを特徴とする、主題７８５から７８８までのいずれか１つ記載のライトフィールドディスプレイ。

７９０．上記調整光学系が、モアレレンズ配置構造を含んでいることを特徴とする、主題７８９記載のライトフィールドディスプレイ。

７９１．上記第１の撮像ユニットおよび／または上記第２の撮像ユニットのビーム経路にコリメーション光学系が配置されていることを特徴とする、主題７８５から７９０までのいずれか１つ記載のライトフィールドディスプレイ。

７９２．上記調整光学系の少なくとも一部がコリメーション光学系に配置されていることを特徴とする、主題７９１記載のライトフィールドディスプレイ。

７９３．上記調整光学系の少なくとも一部が上記コリメーション光学系と導波路との間に配置されていることを特徴とする、主題７８５から７９２までのいずれか１つ記載のライトフィールドディスプレイ。

７９４．上記調整光学系の少なくとも一部が導波路内に配置されていることを特徴とする、主題７８５から７９３までのいずれか１つ記載のライトフィールドディスプレイ。

７９５．上記第１の撮像ユニットおよび／または上記第２の撮像ユニットが、複数のμ－ＬＥＤを備えたμ－ＬＥＤアレイを含んでいることを特徴とする、主題７８５から７９４までのいずれか１つ記載のライトフィールドディスプレイ。

７９６．上記第１の撮像ユニットおよび／または上記第２の撮像ユニットが、複数のμ－ＬＥＤベースモジュールのマトリクス、または上記４８４から５３６までのいずれか１つ記載のμ－ディスプレイを有していることを特徴とする、主題７８５から７９５までのいずれか１つ記載のライトフィールドディスプレイ。

７９７．上記第１の撮像ユニットおよび／または上記第２の撮像ユニットが、行と列とに配置された光電子デバイスのマトリクス、または主題２９７から３４０までのいずれか１つに記載のμ－ＬＥＤ配置構造、または主題９４から１１１までいずれか１つ記載のμ－ＬＥＤを有していることを特徴とする、主題７８５から７９６までのいずれか１つ記載のライトフィールドディスプレイ。

７９８．上記第１の撮像ユニットおよび／または第２の撮像ユニットが、光整形構造体を有するマトリクスを含み、上記光整形構造体が、マイクロレンズまたは特に６０７から６７９までのいずれか１つ記載の特徴を有するフォトニック構造体であることを特徴とする、光案内配置構造。

７９９．上記光整形構造体が、少なくとも１つの光学画像装置の画素のμ－ＬＥＤの半導体材料の中に少なくとも部分的に配置されている、主題７９８記載の光案内配置構造。

８００．後述の主題の１つに記載の駆動制御回路をさらに含み、上記駆動制御回路は上記μ－ディスプレイが配置された基板に実装されている、主題７９８または７９９記載の光案内配置構造。

８０１．上記１つの画素のμ－ＬＥＤが、反射側面、特に主題２９７から３１４までのいずれか１つ記載の反射側面を含んでいるμ－ＬＥＤ配置構造を有することを特徴とする、主題７９５から８００までのいずれか１つ記載の特徴のライトフィールドディスプレイ。

８０２．上記μ－ＬＥＤ配置構造またはμ－ＬＥＤの少なくともいくつかが、電気的には絶縁性であるが、光学的クロストークを起こす素子によって、隣り合うμ－ＬＥＤ配置構造またはμ－ＬＥＤから分離された冗長素子を形成していることを特徴とする、主題７９５から８０１までのいずれか１つ記載のライトフィールドディスプレイ。

８０３．上記μ－ＬＥＤ配置構造が色に応じて異なるサイズを持つように構成されているか、または画素のμ－ＬＥＤ配置構造またはμ－ＬＥＤの合計面積が画素の面積よりも小さく、特に画素の面積の５０％～７０％に過ぎないことを特徴とする、主題７９５から８０２までのいずれか１つ記載のライトフィールドディスプレイ。

８０４．中心窩の位置を決定するための測定装置を含んでいることを特徴とする、前述の主題のいずれか１つ記載のライトフィールドディスプレイ。

８０５．眼球運動検出装置と、上記第２のラスターサブ画像を中心窩に網膜投影するための調整光学系を動的に追跡するレギュレーション装置とを含んでいることを特徴とする、前述の主題のいずれか１つ記載のライトフィールドディスプレイ。

８０６．第１のラスターサブ画像をユーザーの網膜に結像し、上記第１のラスターサブ画像よりも高解像度の第２のラスターサブ画像を少なくともユーザーの目の中心窩に結像することを特徴とする、前述の主題のいずれか１つ記載のライトフィールドディスプレイを動作させる方法。

８０７．画素アレイ、特に極座標におけるディスプレイ用の画素アレイであって、
－ 軸線上の始点を起点として当該始点を通るように少なくとも１行に配置された複数の画素素子
を含み、
－ 上記第１の画素素子は、上から見たときに、長さと可変の幅を有しており、上記始点から遠ざかれば遠ざかるほど、幅は実質的に広くなる、画素アレイ。

８０８．上記始点が真ん中の中心点を形成し、上記複数の画素素子が、上記軸線に沿って中心点の周りに対称的に一列に配置されている、主題８０７記載の画素アレイ。

８０９．上記複数の画素素子の各隣り合う２つの画素素子が、以下の特性のうちの少なくとも１つ：
－ 上記始点からの距離が長くなるにつれて、互いの距離が大きくなる同じサイズの照射面；
－ 画素の幅の増加に対応して大きくなる照射面；または
－ これらの２つの可能性を組み合わせたもの
を有している、主題８０７または８０８記載の画素アレイ。

８１０．上記複数の画素素子が、上記始点からの距離が増加するにつれて上記画素素子の長さが増加するような可変長を有している、主題８０７から８０９までのいずれか１つ記載の画素アレイ。

８１１．上記複数の画素のうち、隣り合う２つのサブ画素が異なる色を有している、主題８０７から８１０までのいずれか１つ記載の画素アレイ。

８１２．上記複数の画素素子が少なくとも３つの異なる色を有しており、各色の画素数は異なっている、主題８０７から８１１までのいずれか１つ記載の画素アレイ。

８１３．上記複数の画素素子の第１の数が第１の行に配置され、上記複数の画素素子の第２の数が少なくとも第２の行に配置されており、上記第１および第２の数の画素素子は、動作時に異なる色を有している、主題８０７から８１２までのいずれか１つ記載の画素アレイ。

８１４．少なくとも２つの列の各々の画素が、動作時に異なる色を有し、上記画素は、第１の行のｎ番目の画素が、少なくとも１つの第２の行のｎ番目の画素に対して異なる色を有するように配置されている、主題８１３記載の画素アレイ。

８１５．動作時の色が異なる少なくとも３つの列の画素素子が配置されている、主題８１３記載の画素アレイ。

８１６．上記第１の行が第１の軸線に沿って延び、上記少なくとも１つの第２の行が共通の中心点を通って第１の軸線とは異なる第２の軸線に沿って延びている、主題８１３から８１５までのいずれか１つ記載の画素アレイ。

８１７．上記第１の行における上記複数の画素素子の第１の数が、少なくとも１つの第２の行における上記複数の画素素子の第２の数とは異なっている、主題８１３から８１６までのいずれか１つ記載の画素アレイ。

８１８．上記第１の行および上記第２の行の少なくともいくつかの画素が同じ幅を有し、上記第１の行のｎ番目の画素から始まる上記幅は、上記少なくとも１つの第２の行のｎ番目の画素の幅とは異なっている、主題８１３から８１７までのいずれか１つ記載の画素アレイ。

８１９．上記第１の行と上記少なくとも１つの第２の行とが異なる色の画素を含んでおり、上記軸線に沿って、始点を起点としながら配置されている、主題８１３から８１８までのいずれか１つ記載の画素アレイ。

８２０．最大数の画素を有する行列が、好ましくは緑色の画素を含んでいる、主題８１３から８１９までのいずれか１つ記載の画素アレイ。

８２１．上記第１の行のｎ番目の画素から始まる上記第１の行の隣り合う画素の幅は、少なくとも１つの第２の行のｎ番目の画素から始まる幅よりも小さい、主題８１３から８２０までのいずれか１つ記載の画素アレイ。

８２２．上記複数の画素のうち緑色の画素数が他の色の画素数よりも多い、主題８１３から８２１までのいずれか１つ記載の画素アレイ。

８２３．上記少なくとも１つの列における上記複数の画素素子が、モノリシックな形状をしたμ－ＬＥＤの画素化アレイによって形成されている、主題８１３から８２２までのいずれか１つ記載の画素アレイ。

８２４．上記少なくとも１つの列における上記複数の画素素子のうちの少なくともいくつかが、転写されたμ－ＬＥＤによって形成されている、主題８１３から８２３までのいずれか１つ記載の画素アレイ。

８２５．上記μ－ＬＥＤが、基板上に接触した水平方向に並べられているマイクロロッド、特に主題７０から９４までのいずれか１つ記載のマイクロロッドをそれぞれ含んでいる、主題８１３から８２４までのいずれか１つ記載の画素アレイ。

８２６．上記μ－ＬＥＤが、変換材料、特に主題３１から６９までのいずれか１つ記載の変換材料を介在させた、間隔を空けて配置された１組の発光素子をそれぞれ含んでいる、主題８１３から８２５までのいずれか１つ記載の画素アレイ。

８２７．上記μ－ＬＥＤが、前述の主題のいずれか１つ記載の方法、特に主題１から３４７までのいずれか１つ記載の方法に従って製造されているか、またはこれらの主題のいずれか１つ記載のμ－ＬＥＤを含んでいる、主題８１３から８２６までのいずれか１つ記載の画素アレイ。

８２８．少なくともいくつかのμ－ＬＥＤには同色の冗長なるμ－ＬＥＤが割り当てられており、上記μ－ＬＥＤおよび上記冗長なμ－ＬＥＤの少なくとも一方にはヒューズ素子が割り当てられている、主題８１３から８２７までのいずれか１つ記載の画素アレイ。

８２９．上記μ－ＬＥＤはμ－ＬＥＤモジュールから構成されており、各モジュールは、前述の主題のいずれか１つ記載の、特に主題４８４から５０５までのいずれか１つの記載の少なくとも１つのベースモジュールを有しており、μ－ＬＥＤモジュールあたりのベースモジュールの数は外側に向かって増加している、主題８１３から８２８までのいずれか１つ記載の画素アレイ。

８３０．上記画素素子が、光整形構造体、特に反射構造、マイクロレンズまたはフォトニック結晶を有している、主題８１３から８２９までのいずれか１つ記載の画素アレイ。

８３１．画素行が配置された基板を含み、上記基板が、後述の主題のいずれか１つ記載の供給回路またはドライバ回路を有している、主題８１３から８３０までのいずれか１つ記載の画素アレイ。

８３２．主題８１３から８３１までのいずれか１つ記載の少なくとも２つの画素アレイを備えた画素マトリクス、特に極座標におけるディスプレイ用の画素マトリクスであって、上記少なくとも２つの画素アレイが共通の中心点を有し、実質的に３６０°を上記少なくとも２つの画素アレイの数の２倍で割ったものに相当する角度をなしている、画素マトリクス。

８３３．それぞれが異なる色を有する３つの画素アレイが設けられている、主題８３２に記載の画素マトリクス。

８３４．前述の主題のいずれか１つ記載の画素アレイまたは画素マトリクスを備えた、極座標におけるディスプレイ配置構造であって、さらに、
－ 上記画素アレイまたは上記画素マトリクスの主放射方向に配置されており、列状に配置された画素からの放射光を始点に対応する点を中心に回転させるように構成された、２つの軸線を中心に移動可能な少なくとも１つのミラーを備えた光学系
を含んでいる、ディスプレイ配置構造。

８３５．主題８３２から８３４までのいずれか１つ記載の画素アレイまたは画素マトリクスを動作させる方法であって、以下のステップ：
－ 上記複数の画素素子を列状に配置した第１の光ストリップを生成するステップと、
－ 第１の光ストリップを目標位置に案内するステップと、
－ 第２の光ストリップを生成するステップと、
－ 上記第２の光ストリップを一定の角度および回転点で回転させるステップであって、上記回転点は、列状に配置された上記画素素子の始点に対応している、ステップと、
－ 上記第２の光ストリップを目標位置に案内するステップ
を有する、方法。

８３６．特にＮＭＯＳ技術により作成されたμ－ＬＥＤ画素セルを電子的に駆動制御するデバイスであって、
－ データ信号線、閾値線およびセレクト信号線と、
－ デュアルゲートトランジスタに、第１の電位端子と第２の電位端子との間で一緒に直列に電気的に接続されたμ－ＬＥＤであって、
－ 上記デュアルゲートトランジスタは、その電流線コンタクトが、μ－ＬＥＤの端子と電位端子との間に配置されており、上記デュアルゲートトランジスタの第１の制御ゲートが上記閾値線に接続されている、μ－ＬＥＤと、
－ 上記デュアルゲートトランジスタの第２の制御ゲートと、上記デュアルゲートトランジスタの電流線コンタクトに接続されているとともに、上記セレクト信号線に接続された制御端子を有する制御トランジスタにも接続されている電荷蓄積部を備えたセレクトホールド回路と
を有している、デバイス。

８３７．上記デュアルゲートトランジスタがバックゲートトランジスタを含んでおり、バックゲートが上記第１の制御ゲートを形成している、主題８３６記載のデバイス。

８３８．上記デュアルゲートトランジスタの上記第１の制御ゲートが、閾値電圧を調整するように構成されている、主題８３６または８３７記載のデバイス。

８３９．上記デュアルゲートトランジスタが、対向する２つの制御ゲートを有する薄膜トランジスタを有している、主題８３６から８３８までのいずれか１つ記載のデバイス。

８４０．動作中に上記閾値線にスイッチング信号（ＰＷＭ信号）が印加されるように構成されている、主題８３６から８３９までのいずれか１つ記載のデバイス。

８４１．上記μ－ＬＥＤの第１の端子が上記第１の電位端子に接続されており、上記デュアルゲートトランジスタは、上記μ－ＬＥＤの第２の端子と上記第２の電位端子との間にその電流線コンタクトを有して配置されており、電荷蓄積部が、上記デュアルゲートトランジスタの上記第２の制御ゲートに接続されているとともに、光電子構造素子の第２の端子にも接続されている、主題８３６から８４０までのいずれか１つ記載のデバイス。

８４２．上記μ－ＬＥＤの第１の端子が上記デュアルゲートトランジスタの第２の電流線コンタクトに接続され、上記μ－ＬＥＤの第２の端子が上記第２の電位端子に接続されており、
上記デュアルゲートトランジスタは、上記μ－ＬＥＤの第１の端子と上記第１の電位端子との間に電流線コンタクトを有して配置されており、
上記電荷蓄積部が、上記デュアルゲートトランジスタの第２の制御ゲートと上記第１の電位端子とに接続されている、主題８３６から８４１までのいずれか１つ記載のデバイス。

８４３． － 上記μ－ＬＥＤの第１の端子が第１の電位端子に接続されており、
－ 上記デュアルゲートトランジスタは、上記μ－ＬＥＤの第２の端子と上記第２の電位端子との間に電流線コンタクトを有して配置されており
－ 上記電荷蓄積部は、上記デュアルゲートトランジスタの第２の制御ゲートと上記第２の電位端子とに接続されている、主題８３６から８４２までのいずれか１つ記載のデバイス。

８４４．上記セレクトホールド回路が、更なる制御トランジスタを含んでいる、主題８３６から８４３までのいずれか１つ記載のデバイス。

８４５．上記更なる制御トランジスタが、μ－ＬＥＤと並列に接続されており、上記制御トランジスタの制御端子が上記セレクト信号線に接続されている、８４４記載のデバイス。

８４６．上記デュアルゲートトランジスタが、上記第２の制御ゲートを提供するゲートを有するトランジスタとしてのみ形成されている、主題８４５記載のデバイス。

８４７．上記電荷蓄積部が、上記デュアルゲートトランジスタの上記第２の制御ゲートと上記第１の電位端子とに接続されており、さらに、
上記μ－ＬＥＤによる順方向電圧の検知に基づいて負帰還する温度補償回路
を含んでおり、上記温度補償回路は、出力側において閾値線で信号を送り出すように構成されている、前述の主題のいずれか１つ記載のデバイス。

８４８．上記温度補償回路が、上記デュアルゲートトランジスタと並置されており、直列に接続された２つのパスを有する制御パスを含んでいる、主題８４７記載のデバイス。

８４９．第３の制御トランジスタと第４の制御トランジスタによって提供される２つの制御されたパスの間のノードから、上記閾値線が、上記デュアルゲートトランジスタの上記第１の制御ゲートに接続されている、主題８４７記載のデバイス。

８５０．上記第４の制御トランジスタの上記制御端子が、上記第２の電位端子に接続されている、主題８４９記載のデバイス。

８５１．上記温度補償回路が、上記２つのパスのうちの１つを提供する制御トランジスタの制御端子と上記第１の電位端子とに接続された第２の電荷蓄積部を含んでいる、主題８４７から８５０までのいずれか１つ記載のデバイス。

８５２．上記第２のデータ信号線が、負帰還係数をプログラミングするために、上記第２の電荷蓄積部と上記第３の制御トランジスタとに結合されている、主題８５１記載のデバイス。

８５３．上記結合が、第２のセレクト信号線によって駆動制御される第５の制御トランジスタを介して構築される、主題８５２記載のデバイス。

８５４．上記温度補償回路が、その第３の制御トランジスタを介して第２の電位端子に接続されている、主題８４７から８５０までのいずれか１つ記載のデバイス。

８５５．第５の制御トランジスタが上記μ－ＬＥＤと並列に接続されており、上記制御トランジスタの制御端子には動作中にスイッチング信号（ＰＷＭ信号）が印加される、主題８４７から８５０までのいずれか１つ記載のデバイス。

８５６．上記トランジスタがＮＭＯＳ技術の電界効果トランジスタとして構成されている、前述の主題のいずれか１つ記載のデバイス。

８５７．上記セレクトホールド回路を介して、アナログのデータ駆動制御信号をセレクト信号によって上記μ－ＬＥＤに印加することで上記μ－ＬＥＤをカラーコントロールし、パルス幅変調信号を取り込むことでμ－ＬＥＤの輝度制御を行う、前述の主題のいずれか１つ記載のデバイスを動作させる方法。

８５８．μ－ＬＥＤもしくはμ－ＬＥＤ配置構造または前述の主題のいずれか１つ記載の光電子構造素子を動作させるための、主題８３６から８５６までのいずれか１つ記載のデバイスの使用。

８５９．複数の光電子素子を駆動するためのドライバ回路であって、
セット入力、リセット入力および出力のそれぞれを有する複数の第１のメモリセル
を含み、
各第１のメモリセルは、上記セット入力のセット信号によって上記出力で第１の状態にトリガされ、上記リセット入力で第２の状態にリセットされるまで上記第１の状態を保持し、
各第１のメモリセルの上記出力が、光電子素子のそれぞれの１つを制御するように構成されている、ドライバ回路。

８６０．上記各第１のメモリセルが、上記出力でパルス幅変調（ＰＷＭ）信号を供給し、上記ＰＷＭ信号は、それぞれの光電子素子を流れる電流をオン／オフするように構成されたスイッチを制御する、主題８５９記載のドライバ回路。

８６１．上記各第１のメモリセルが、２つのクロスカップルＮＯＲゲートまたは２つのクロスカップルＮＡＮＤゲートを含んでいる、主題８５９または８６０記載のドライバ回路。

８６２．上記各第１のメモリセルは、直列に接続されたＮＭＯＳトランジスタおよびＰＭＯＳトランジスタと、上記ＮＭＯＳトランジスタと上記ＰＭＯＳトランジスタの間に接続された入力ならびに上記ＮＭＯＳトランジスタおよび上記ＰＭＯＳトランジスタのゲートに接続された出力を有するインバータとを含んでいる、主題８５９から８６１までのいずれか１つ記載のドライバ回路。

８６３．さらに、データ値がそれぞれのカウンタに負荷されたらセット信号をアクティブにし、それぞれのカウンタが負荷されたデータ値に達したらリセット信号をアクティブにするようにそれぞれが構成された複数のカウンタを含んでいる、主題８５９から８６２までのいずれか１つ記載のドライバ回路。

８６４．上記複数の光電子素子に共通の調光信号を生成するように構成された共通カウンタをさらに含んでいる、主題８５９から８６３までのいずれか１つ記載のドライバ回路。

８６５．複数の第２のメモリセルをさらに含み、各第２のメモリセルは、上記第１のメモリセルのそれぞれの１つに結合され、必要に応じてそれぞれの上記第１のメモリセルの出力信号をオーバーライドして、それぞれの上記光電子素子がオフのままになるように構成されている、主題８５９から８６４までのいずれか１つ記載のドライバ回路。

８６６．光電子デバイスであって、
複数の光電子素子、特に前述のいずれか１つの主題に記載のμ－ＬＥＤまたはμ－ＬＥＤ配置構造と、
前述の主題のいずれか１つ記載の複数の光電子素子を駆動するためのドライバ回路と
を含む、光電子デバイス。

８６７．上記光電子素子がμ－ＬＥＤである、主題８６６記載の光電子デバイス。

８６８．フレーム中に指定された順序で実行される以下のステップ：
－ すべての光電子素子をオフにするステップ；
－ 上記第２のメモリセルによって、フレーム中に暗転する光電子素子を制御するステップ；
－ 上記第１のメモリセルによって、上記光電子素子を流れる電流を制御するステップ
を含む、主題８６６記載の光電子デバイスを操作する方法。

８６９．上記第１のメモリセルによって、上記光電子素子を流れる電流を制御する前に、上記光電子素子の共通の調光を実行する、主題８６８記載の方法。

８７０．少なくとも１つのμ－ＬＥＤの輝度を調整するための制御回路であって、
－ 第１の端子が第１の電位に接続されている制御端子と
－ 制御端子と第１の電位との間に接続され、制御端子と第１の電位との間に定義された容量で容量分圧を形成する電荷蓄積手段と、
－ 第１の期間中に制御信号を制御端子に印加するように構成された制御素子であって、この制御信号に基づいて少なくとも１つのμ－ＬＥＤを流れる電流が第１の期間中に調整可能である制御素子と、
を備えた電流ドライバ素子を含み、
上記第１の期間に続く第２の期間中に、上記第１の期間中の上記制御信号と上記容量分圧とで形成される低減された制御信号によって、上記μ－ＬＥＤを流れる電流を定め、
上記制御素子は、上記第１の期間中に第１の制御信号または第２の制御信号を供給して、上記μ－ＬＥＤを少なくとも２つの異なる輝度レベルで動作させるように配置されている、制御回路。

８７１．上記電流ドライバ素子が電界効果トランジスタを含んでおり、そのゲートが制御端子を形成し、定義された容量が設計上予め定められたゲート・ソース間容量である、主題８７０記載の制御回路。

８７２．上記第２の期間中に上記制御端子に印加される低減された制御信号は、上記第１の期間中の制御信号と、上記電荷蓄積手段の容量と、上記電荷蓄積手段の上記容量と上記定義された容量との和の比率に基づいて得られる、主題８７０または８７１記載の制御回路。

８７３．上記制御素子が、上記第１および第２の期間を６０Ｈｚ以上の繰り返し周波数で駆動するように配置されていていることを特徴とする、主題８７０から８７２までのいずれか１つ記載の制御回路。

８７４．上記制御素子が制御トランジスタを含んでおり、その制御端子において上記第１および第２の期間を信号によって調整可能である、主題８７０から８７３までのいずれか１つ記載の制御回路。

８７５．第１の期間に対する第２の期間の比が、３００：１～１００：１の範囲、特に１００：１の範囲である、主題８７０から８７４までのいずれか１つ記載の制御回路。

８７６．上記第１の制御信号の電圧が第１の電圧間隔内にあるときは上記μ－ＬＥＤを第１の暗い輝度レベルで動作させ、上記第２の制御信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときは上記μ－ＬＥＤを少なくとも第２の明るい輝度レベルで動作させるように構成された、主題８７０から８７５までのいずれか１つ記載の制御回路。

８７７．上記第１の電圧間隔が１．３Ｖ～４．５Ｖの範囲であることを特徴とする、主題８７６記載の制御回路。

８７８．上記第２の電圧間隔が４．０Ｖ～１０．０Ｖの範囲であることを特徴とする、主題８７６または８７７記載の制御回路。

８７９．第１の端子が第１の電位に接続されている制御端子であって、制御端子と上記第１の端子との間に接続され、制御端子と第１の電位との間に定義された容量で容量分圧を形成する電荷蓄積手段を有する制御端子を備えた電流ドライバ素子に接続された少なくとも１つのμ－ＬＥＤの輝度を調整する方法であって、以下のステップ：
－ 第１の期間中に制御信号を制御端子に印加することで、上記第１の期間中に少なくとも１つのμ－ＬＥＤを流れる電流を調整するステップと、
－ 上記第１の期間に続く第２の期間中に上記制御信号をオフにすることで、上記第１の期間中の上記制御信号と上記容量分圧とで形成される低減された制御信号によって上記μ－ＬＥＤを流れる電流を調整するステップと
を含む、方法。

８８０．上記第２の期間中に上記制御端子に印加される低減された上記制御信号が、上記第１の期間中の制御信号から、電荷蓄積手段の容量と、上記電荷蓄積手段の容量と上記定義された容量との和の比率に基づいて得られる、主題８７９記載の方法。

８８１．上記第２の期間と上記第１の期間との比が、３００：１～１００：１の範囲、特に１００：１の範囲である、主題８７９または８８０記載の方法。

８８２．上記第１の制御信号の電圧が第１の電圧間隔内にあるときは上記μ－ＬＥＤを第１の暗い輝度レベルで動作させ、上記第２の制御信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときは上記μ－ＬＥＤを少なくとも第２の明るい輝度レベルで動作させる、主題８７９から８８１までのいずれか１つ記載の方法。

８８３．上記制御信号が、ビット数ｎを有するデジタル制御ワードから導き出され、上記ｎビットは第２の制御信号に対応し、最下位のｍビットは上記第１の制御信号に対応する、主題８７９から８８２までのいずれか１つ記載の方法。

８８４．前述の主題のいずれか１つ記載のμ－ＬＥＤ、μ－ＬＥＤ配置構造またはμ－ＬＥＤモジュールを駆動制御するための、前述の主題のいずれか１つ記載の制御回路の使用。

８８５．供給回路であって、
－ 基準信号入力、誤差信号入力および修正信号出力を有する誤差修正検出器と、
－ 電流出力およびコントロール信号端子を有する制御可能な電流源であって、上記コントロール信号端子は、修正信号出力に接続されて、制御可能な電流源の制御ループを形成し、上記電流源は、上記コントロール信号端子の信号に応じて上記電流出力に電流を供給するように構成されている、電流源と、
－ バックアップ信号を供給するように構成された出力を有するバックアップ源と、
－ スイッチングデバイスであって、スイッチング信号に応じて、上記電流源の電流出力を追加的に分離した状態で、上記電流出力の前記電流から導き出された信号またはバックアップ信号のいずれかを誤差信号入力に供給するように構成された、スイッチングデバイスと
を含む、供給回路。

８８６．上記バックアップ信号が、電流信号から導き出された信号に実質的に対応している、主題８８５記載の供給回路。

８８７．上記制御可能な電流源が、電流出力に接続された切り替え可能な出力ブランチを有するカレントミラーを含んでいる、主題８８５または８８６記載の供給回路。

８８８．上記出力ブランチが出力トランジスタを含み、その制御端子は、スイッチング信号に応じて、上記スイッチングデバイスを介して上記トランジスタを開放するための固定電位に接続されている、主題８８７記載の供給回路。

８８９．上記制御可能な電流源が、基準電流を供給することができる入力ブランチを有しており、上記入力ブランチは、誤差修正検出器の基準信号入力に接続されたノードを有している、主題８８５から８８８までのいずれか１つ記載の供給回路。

８９０．上記制御可能な電流源がカレントミラーを含んでおり、上記コントロール信号端子が上記カレントミラーの出力トランジスタの上記制御端子に接続されている、主題８８５から８８９までのいずれか１つ記載の供給回路。

８９１．上記誤差修正検出器が差動増幅器を含んでおり、その２つのブランチがカレントミラーを介して電源電位に互いに接続されている、主題８８５から８９０までのいずれか１つ記載の供給回路。

８９２．上記差動増幅器の２つのブランチが、それぞれ異なる幾何学的パラメーターを有する入力トランジスタを含んでいる、主題８９１記載の供給回路。

８９３．上記バックアップ源が、上記バックアップ信号が上記電流信号から導き出された信号に実質的に対応するように、出力に結合された電圧生成素子を含んでいる、主題８８５から８９２までのいずれか１つ記載の供給回路。

８９４．上記バックアップ源が、電流供給素子と電圧供給素子とからなる直列回路を含んでおり、上記出力は上記２つの素子の間に配置されている、主題８８５から８９３までのいずれか１つ記載の供給回路。

８９５．上記バックアップ源が、上記電流源の上記カレントミラートランジスタの制御端子に接続された制御端子を有するトランジスタを含んでいる、主題８８５から８９４までのいずれか１つ記載の供給回路。

８９６．上記スイッチングデバイスが１つ以上のトランスミッションゲートを有している、主題８８５から８９５までのいずれか１つ記載の供給回路。

８９７．入力側で定義された電流を出力側で上記誤差修正検出器に供給し、電流源に供給するように構成された基準カレントミラーを含んでいる、主題８８５から８９６までのいずれか１つ記載の供給回路。

８９８．μ－ＬＥＤに電力を供給する方法であって、
－ 上記μ－ＬＥＤを流れる供給電流を検知するステップと、
－ 上記供給電流を基準信号と比較し、その比較結果から修正信号を生成するステップと、
－ 上記修正信号に応答して上記供給電流を変化させ、上記供給電流を基準値に調整するステップと、
－ 上記μ－ＬＥＤを流れる供給電流をオフにすると同時に、比較ステップのためのバックアップ信号を供給するステップと
を含む、方法。

８９９．上記バックアップ信号が、上記μ－ＬＥＤを流れる供給電流またはそれから導き出された信号に実質的に対応している、主題８９８記載の方法。

９００．電流供給回路のパルス幅を変調した信号で動作させるμ－ＬＥＤまたはμ－ＬＥＤ配置構造、特に前述の主題のいずれか１つ記載のμ－ＬＥＤまたはμ－ＬＥＤ配置構造に給電するための、前述の主題のいずれか１つ記載の供給回路の使用。

９０１．配置構造であって、
－ 前述の主題のいずれか１つ記載の基板に実装された供給回路と、
－ 前述の主題のいずれか１つに記載のμ－ディスプレイ、または行と列とに配置された画素のマトリクスを備えたμ－ディスプレイであって、前述の主題のいずれか１つ記載の少なくとも１つのμ－ＬＥＤまたはμ－ＬＥＤ配置構造を有しているμ－ディスプレイと
を備えた、配置構造。

９０２．行と列とに配置された複数の発光デバイスを含む表示マトリクスの制御回路であって、
－ 行セレクト信号用の行セレクト入力およびデータ信号用の列データ入力と、
－ 第１の値と第２の値との間のレベルを有するランプ信号用のランプ信号入力およびトリガ信号用のトリガ入力と、
－ 上記行セレクト信号に応答してデータ信号をバッファリングするように構成された列データバッファと、
－ 上記列データバッファおよび上記ランプ信号入力に結合され、上記トリガ信号、上記データ信号および上記ランプ信号に応答して、上記複数の発光デバイスの少なくとも１つのオン／オフ比を制御するためにバッファリングされた出力信号を供給するように構成されたパルスジェネレータと
を含む、制御回路。

９０３．上記パルスジェネレータが、
－ 上記バッファリングされたデータ信号を上記ランプ信号と比較するコンパレータデバイスと
－ 上記コンパレータデバイスの出力および上記トリガ入力に結合された出力バッファと
を含んでいる、主題９０２記載の制御回路。

９０４．上記出力バッファが、フリップフロップ、特に、上記コンパレータデバイスの出力と上記トリガ入力とにそれぞれ結合された入力を備えたＲＳフリップフロップを含んでいる、主題９０３記載の制御回路。

９０５．上記列データバッファが、上記データ信号を記憶するコンデンサと、上記コンデンサと列データ入力の間に配置されたスイッチとを含んでいる、主題９０２から９０４までのいずれか１つ記載の制御回路。

９０６．上記コンパレータデバイスが、上記トリガ信号に基づいてその消費電力を調整するために、トリガ入力に結合された電力制御入力を含んでいる、主題９０２から９０５までのいずれか１つ記載の制御回路。

９０７．上記コンパレータデバイスが、上記出力バッファの出力状態に基づいてその消費電力を制御するために、上記出力バッファに結合されている、主題９０２から９０６までのいずれか１つ記載の制御回路。

９０８．上記コンパレータが、その反転入力を上記データカラムバッファに結合し、その非反転入力を上記ランプ信号入力に結合している、主題９０２から９０７までのいずれか１つ記載の制御回路。

９０９．さらに、
－ 上記ランプ信号入力に上記ランプ信号を供給するランプジェネレータ
を含み、上記ランプジェネレータは、上記トリガ信号に応答して開始値と終了値との間で変動する信号を生成するように構成されている、主題９０２から９０７までのいずれか１つ記載の制御回路。

９１０．アドレス指定可能な行と列とに配置された複数の発光デバイスを有するマトリクス表示部において、発光デバイスの照明レベルを制御する方法であって、
－ 選択された列と少なくとも１つの発光デバイスに対してデータ信号を供給するステップと、
－ トリガ信号を供給するステップと、
－ 上記データ信号のレベルを、トリガ信号を基準にしてパルスに変換するステップと、
－ 上記発光デバイスのオン／オフ比をパルスで制御するステップと
を含む、方法。

９１１．上記データ信号のレベルを変換するステップが、
－ 第１の値と第２の値の間のランプ信号を生成するステップと、
－ 上記データ信号を上記ランプ信号と比較して比較信号を生成するステップと、
－ 上記トリガ信号と上記比較信号の変化とに基づいてパルスを生成するステップと
を含む、主題９１０記載の方法。

９１２．上記パルスを生成するステップが、トリガ信号に応答して出力信号のレベルを第１の値に設定するステップと、上記比較信号の変化に応答して上記出力信号のレベルを第２の値に設定し直すステップとを含む、主題９１０記載の方法。

９１３．上記トリガ信号に応答して上記ランプ信号を生成する、主題９１１または９１２記載の方法。

９１４．上記データ信号を供給するステップが、上記データ信号のプリバッファリング、特にメモリデバイスへの上記データ信号のプリバッファリングを含む、主題９１０から９１３までのいずれか１つ記載の方法。

９１５．特に主題９４から１１１または主題２９７から３４０までのいずれか１つ記載および主題４８４から５３６までのいずれか１つ記載の、μ－ディスプレイにおける、またはμ－ＬＥＤ、μ－ＬＥＤ配置構造もしくはμ－ＬＥＤのアレイを駆動制御するための、前述の主題のいずれか１つ記載の制御回路の使用。

９１６．複数のμ－ＬＥＤを電子的に駆動制御するデバイスであって、
－ μ－ＬＥＤが内部に接続されている第１のブランチおよび少なくとも１つの第２のブランチと、上記μ－ＬＥＤと直列に配置された電子ヒューズとを有し、上記第１のブランチおよび少なくとも１つの第２のブランチは、一方の側が電位端子に接続されており、
－ 上記第１のブランチおよび少なくとも１つの第２のブランチのもう一方の側に接続された、データ信号入力、セレクト信号入力および駆動出力を有するドライバ回路を有し、
－ 上記少なくとも１つの第２のブランチに割り当てられ、上記直列に配置された電子ヒューズをトリガさせる電流の流れを生成するように構成されたエンボス構造素子を有する、デバイス。

９１７． － 上記μ－ＬＥＤが、後述もしくは前述の主題のいずれか１つに従って構成されており、かつ／または
－ 上記μ－ＬＥＤが、その表面に、後述もしくは前述の主題のいずれか１つ記載の光整形素子または光案内素子を含んでおり、かつ／または
－ 各ブランチのμ－ＬＥＤは、共通の導電性、特に透明なコンタクト層を含んでいる、主題９１６記載のデバイス。

９１８．上記エンボス構造素子が、エンボストランジスタを有しており、その電流線コンタクトは、上記エンボストランジスタが割り当てられている上記μ－ＬＥＤに電気的に並列に接続され、その制御コンタクトはエンボス信号線に接続されていることを特徴とする、主題９１６または９１７記載のデバイス。

９１９．上記エンボス構造素子が、エンボスダイオードを有しており、一方の端子は、上記エンボスダイオードが割り当てられている上記μ－ＬＥＤの第２の端子に接続されており、他方の端子は上記エンボス信号線に接続されていることを特徴とする、主題９１６から９１８までのいずれか１つ記載のデバイス。

９２０．上記μ－ＬＥＤの第１の端子が基準電位端子に接続されており、
上記μ－ＬＥＤのヒューズの共通端子と電源電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第１の電流線コンタクトに電気的に接続されていることを特徴とする、主題９１６から９１９までのいずれか１つ記載のデバイス。

９２１．上記μ－ＬＥＤの第２の端子が供給電位端子に接続されており、
上記第１のトランジスタの第１の電流線コンタクトが基準電位端子に接続されており、上記第１のトランジスタの第２の電流線コンタクトが電気ヒューズの共通端子と電源電位端子に接続されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第１の電流線コンタクトに接続されていることを特徴とする、主題９１６から９２０までのいずれか１つ記載のデバイス。

９２２．上記μ－ＬＥＤの第２の端子が、上記μ－ＬＥＤに割り当てられたヒューズにそれぞれ接続されており、
上記第１のトランジスタの第１の電流線コンタクトが基準電位端子に接続されており、上記第１のトランジスタの第２の電流線コンタクトが上記μ－ＬＥＤの第１の端子に接続されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第１の電流線コンタクトに接続されていることを特徴とする、主題９１６から９２１までのいずれか１つ記載のデバイス。

９２３．上記μ－ＬＥＤの第１の端子が基準電位端子に接続されており、
上記μ－ＬＥＤのヒューズの共通端子と電源電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第２の電流線コンタクトに電気的に接続されていることを特徴とする、主題９１６から９２２までのいずれか１つ記載のデバイス。

９２４．上記μ－ＬＥＤの第１の端子が基準電位端子に接続されており、
上記μ－ＬＥＤのヒューズの共通端子と電源電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第２の電流線コンタクトに電気的に接続されており、上記エンボスダイオードの第１の端子が上記μ－ＬＥＤの第２の端子に接続されており、上記エンボスダイオードの第２の端子が上記エンボス信号線に接続されていることを特徴とする、主題９１６から９２３までのいずれか１つ記載のデバイス。

９２５．上記μ－ＬＥＤの第１の端子が基準電位端子に接続されており、
上記μ－ＬＥＤのヒューズの共通端子と電源電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第２の電流線コンタクトに電気的に接続されており、上記エンボスダイオードの第２の端子が上記μ－ＬＥＤの第２の端子に接続されており、上記エンボスダイオードの第１の端子が上記エンボス信号線に接続されていることを特徴とする、主題９１６から９２４までのいずれか１つ記載のデバイス。

９２６．上記ドライバ回路が、第１のトランジスタ、第２のトランジスタおよび電荷蓄積手段を有しており、上記セレクト信号線は、上記第２のトランジスタの制御コンタクトに当接し、上記データ信号入力は、上記第２のトランジスタの電流線コンタクトに当接し、上記第１のトランジスタの第１または第２の電流線コンタクトが、上記第１のブランチおよび第２のブランチのμ－ＬＥＤに電流供給のために接続された駆動出力を提供することを特徴とする、主題９１６から９２５までのいずれか１つ記載のデバイス。

９２７．前述の主題のいずれか１つ記載の複数のデバイスを備えたμ－ディスプレイもしくはμ－ディスプレイモジュールであって、
上記μ－ディスプレイの画素セルが、行および／または列に沿って、共通のエンボス信号線にそれぞれ電気的に接続されており、
列の各画素セルは、共通の供給リード線によって上記μ－ディスプレイの外側の共通のキャリア上に配置されたスイッチングトランジスタに電源電位端子で電気的に接続されている、μ－ディスプレイもしくはμ－ディスプレイモジュール。

９２８．上記第１のブランチと少なくとも１つの第２のブランチに接続された上記μ－ＬＥＤが、少なくとも、
－ 前述の主題のいずれか１つ、特に主題９４から１１１または２９７から３４０までのいずれか１つ記載の特徴；
－ 主題４８４から５３６までのいずれか１つ記載の特徴；
－ 主題６０７から６７９までのいずれか１つ記載のフォトニック構造体
を有している、主題９２７記載のμ－ディスプレイもしくはμ－ディスプレイモジュール。

９２９．前述の主題のいずれか１つ記載の複数のμ－ＬＥＤを電子的に構成する方法であって、以下のステップ：
－ 上記第１のブランチと上記第２のブランチのそれぞれの上記μ－ＬＥＤの機能をテストするステップと、
－ 上記第１のブランチと上記第２のブランチの上記μ－ＬＥＤに欠陥がない場合、
－ 上記電子エンボス構造素子にエンボス信号を印加するステップと、
－ 上記第２のブランチの上記μ－ＬＥＤと直列に接続されたヒューズをトリガさせる電流の流れを上記第２のブランチに印加するステップと
を含む、方法。

９３０．前述または後述の主題のいずれか１つ記載のディスプレイ配置構造における、前述の主題のいずれか１つ記載のデバイスの使用。

９３１．ディスプレイ配置構造であって、
モノリシック集積回路とマトリクス状に配置されたＩＣ基板コンタクトとを備えたＩＣ基板部品と、
第１のドーピングを有する第１の半導体層と第２のドーピングを有する第２の半導体層とを有する半導体層シーケンスを含むモノリシック画素化オプトチップであって、上記第１の半導体層の電荷キャリアの極性は、上記第２の半導体層の電荷キャリアの極性とは異なり、上記半導体層シーケンスは積層方向を規定する、モノリシック画素化オプトチップと
を含み、
上記モノリシック画素化オプトチップ内には、マトリクス状に配置されたμ－ＬＥＤが存在し、
各μ－ＬＥＤは、上記ＩＣ基板部品に面しているμ－ＬＥＤ背面と、上記第１の半導体層に接触する形で隣接し、上記ＩＣ基板コンタクトの１つとそれぞれの場合において電気的に接続されている第１の光源コンタクトとを有し、
上記第１の光源コンタクトの上記μ－ＬＥＤ背面への投影面積が、最大でも上記μ－ＬＥＤ背面の面積の半分に相当し、上記第１の光源コンタクトが、積層方向と直交する横方向に背面側アブソーバで取り囲まれていることを特徴とする、ディスプレイ配置構造。

９３２．上記第１の半導体層および上記第２の半導体層が、１０^４Ｓｍ^－１未満、好ましくは３・１０^３Ｓｍ^－１未満、さらに好ましくは１０^３Ｓｍ^－１未満のｐ型またはｎ型の伝導性を有していることを特徴とする、主題９３１記載のディスプレイ配置構造。

９３３．積層方向における上記第１の半導体層の層厚が、横方向における上記第１の光源コンタクトの最大対角線の最大１０倍、好ましくは最大５倍であることを特徴とする、主題９３１または９３２記載のディスプレイ配置構造。

９３４．上記μ－ＬＥＤの画素サイズが１０μｍ未満、好ましくは５μｍ未満、特に好ましくは２μｍ未満であることを特徴とする、主題９３１から９３３までのいずれか１つ記載のディスプレイ配置構造。

９３５．上記第１の光源コンタクトの上記μ－ＬＥＤ背面への投影面積が、上記μ－ＬＥＤ背面の面積の最大２５％、好ましくは最大１０％に相当していることを特徴とする、主題９３１から９３４までのいずれか１つ記載のディスプレイ配置構造。

９３６．背面側アブソーバが、上記半導体シーケンスに積層方向に延在していることを特徴とする、主題９３１から９３５までのいずれか１つ記載のディスプレイ配置構造。

９３７．各μ－ＬＥＤの上記第２の半導体層の上で積層方向に、透明な材料からなる第２の光源コンタクトが配置されており、上記光源コンタクトは、モノリシック画素化オプトチップの正面側の透明なコンタクト層に電気的に接続されていることを特徴とする、主題９３１から９３６までのいずれか１つ記載のディスプレイ配置構造。

９３８．上記第２の光源コンタクトが、透明なコンタクト層自体によって形成されていることを特徴とする、主題９３７記載のディスプレイ配置構造。

９３９．上記第２の光源コンタクトが透明なコンタクト層に隣接しており、隣接して配置された上記μ－ＬＥＤの上記第２の光源コンタクトは、積層方向に対して垂直方向を指し示す横方向において正面側のアブゾーバで互いに分離されていることを特徴とする、主題９３１から９３８までのいずれか１つ記載のディスプレイ配置構造。

９４０．上記正面側アブゾーバは、積層方向とは逆向きに第２の半導体層まで、好ましくは第２の半導体層の中まで延在していることを特徴とする、主題９３１から９３９までのいずれか１つ記載のディスプレイ配置構造。

９４１．積層方向を基準として、上記第１の光源コンタクトの下には、上記第１の光源コンタクトよりも横断面積が大きいオプトチップコンタクト素子が隣接していることを特徴とする、主題９３１から９４０までのいずれか１つ記載のディスプレイ配置構造。

９４２．さらに、
上記モノリシック画素化オプトチップ上に配置され、上記モノリシック画素化されたオプトチップから放出された光の向きを調整する光整形構造体、特にマイクロレンズまたはフォトニック結晶を含んでいる、主題９３１から９４１までのいずれか１つ記載のディスプレイ配置構造。

９４３．上記モノリシック画素化オプトチップの表面に光変換素子をさらに含んでいる、主題９３１から９４２までのいずれか１つ記載のディスプレイ配置構造。

９４４．２つのμ－ＬＥＤが隣接している場合、一方のμ－ＬＥＤは他方のμ－ＬＥＤに対して冗長素子として形成されており、上記冗長素子にはＩＣ基板部品内で安全素子が割り当てられており、他方のμ－ＬＥＤが故障した場合には、これを上記冗長素子と交換するか、または他方のμ－ＬＥＤが機能する場合には上記冗長素子を電流供給回路から切り離すように構成されている、主題９３１から９４３までのいずれか１つ記載のディスプレイ配置構造。

９４５．ディスプレイ配置構造を製造する方法であって、
モノリシック集積回路とマトリクス状に配置されたＩＣ基板コンタクトとを備えたＩＣ基板部品と、モノリシック画素化オプトチップとが電気的に接続されており、
上記モノリシック画素化オプトチップ内では、第１のドーピングを有する第１の半導体層と第２のドーピングを有する第２の半導体層とを有する半導体層シーケンスが成長させられ、上記第１の半導体層の電荷キャリアの極性は、上記第２の半導体層の電荷キャリアの極性とは異なり、上記半導体層シーケンスは積層方向を規定し、
上記モノリシック画素化オプトチップ内には、マトリクス状に配置されたμ－ＬＥＤが設置され、各μ－ＬＥＤは、上記ＩＣ基板部品に面しているμ－ＬＥＤ背面と、上記第１の半導体層に接触する形で隣接し、上記ＩＣ基板コンタクトの１つとそれぞれの場合において電気的に接続されている第１の光源コンタクトとを有している、方法において、
上記第１の光源コンタクトを、積層方向に対して垂直な投影面積が、上記μ－ＬＥＤの背面の面積の最大でも半分を占めるような大きさで設置し、
上記第１の光源コンタクトは、積層方向に対して垂直方向を指し示す横方向において背面側アブソーバで取り囲むことを特徴とする、方法。

９４６．行と列とに配置された複数の画素を有するμ－ディスプレイを備えたディスプレイ配置構造であって、
－ 第１の基板構造であって、上記基板構造の中または上にμ－ＬＥＤが配置されている第１の基板構造を含み、そのエッジ長さは５０μｍ未満、特に２０μｍ未満であり、上記行と列とに配置された画素構造を形成しており、
－ μ－ＬＥＤは個別に駆動制御可能であり、
光の照射方向と対向する上記第１の基板構造の表面には、複数の接点が配置されており、
－ 第２の基板構造であって、上記第１の基板構造のコンタクトに対応する複数の接点を表面に含み、光電子構造素子をアドレス指定するための複数のデジタル回路を有する第２の基板構造を有し、
上記第１の基板構造と上記第２の基板構造とは互いに接続されており、複数のコンタクトが上記対応する接点に電気的に接続されており、
上記第１の基板構造は、第１の材料系で形成されており、上記第２の基板構造は、これとは異なる第２の材料系で形成されている、ディスプレイ配置構造。

９４７．複数の接点のうち、少なくともいくつかの接点が、１０μｍ未満のエッジ長さまたは２０μｍ^２未満の面積を有している、主題９４６記載のディスプレイ配置構造。

９４８．上記μ－ＬＥＤが、１０μｍ未満のエッジ長さで形成されており、かつ／または７μｍ未満の隣り合うμ－ＬＥＤとの距離を有している、主題９４６または９４７記載のディスプレイ配置構造。

９４９．上記第１および第２の基板構造の間に部分的に介在し、これらを一緒に保持する接着剤または他の素材結合要素を含んでいる、主題９４６から９４８までのいずれか１つ記載のディスプレイ配置構造。

９５０．行と列とに配置された複数の画素を有するμ－ディスプレイが、前述の主題のいずれか１つ記載のμ－ＬＥＤもしくはμ－ＬＥＤ配置構造の少なくとも一部または光電子デバイスを含むか、または前述の方法のいずれか１つに従った素子を有している、主題９４６から９４９までのいずれか１つ記載のディスプレイ配置構造。

９５１．上記第２の基板構造が、前述の主題のいずれか１つ記載の回路の少なくとも一部を含んでいる、主題９４６から９５０までのいずれか１つ記載のディスプレイ配置構造。

９５２．前述の主題のいずれか１つ記載の特徴を有する少なくとも１つの光案内配置構造をさらに含んでいる、主題９４６から９５１までのいずれか１つ記載のディスプレイ配置構造。

９５３．上記第１の基板構造と上記第２の基板構造との間には、上記第１の基板構造の接点と上記第２の基板構造の接点とを接合するコンタクトリード線が少なくとも通っている中間構造が介在している、主題９４６から９５２までのいずれか１つ記載のディスプレイ配置構造。

９５４．上記第１の材料系が、以下の化合物：ＧａＮ、ＧａＰ、ＧａＩｎＰ、ＩｎＡｌＰ、ＧａＡｌＰまたはＧａＡｌＩｎＰ、ＧａＡｓ、ＡｌＧａＡｓのうちの少なくとも１つを含み、上記第２の材料系は、以下の材料系：単結晶、多結晶、アモルファスシリコン、インジウムガリウム亜鉛酸化物、ＧａＮまたはＧａＡｓのうちの少なくとも１つを含んでいる、主題９４６から９５３までのいずれか１つ記載のディスプレイ配置構造。

９５５．上記第１のキャリア構造には、複数の切り替え可能な電流源が含まれており、各電流源は、画素に供給するために上記画素に接続されており、その切り替え入力は、デジタル回路から切り替え信号を供給するための接点に結合されている、主題９４６から９５４までのいずれか１つ記載のディスプレイ配置構造。

９５６．上記切り替え可能な電流源が、上記μ－ＬＥＤに使用される材料系または上記第１の材料系とは異なる材料系に配置されている、主題９５５記載のディスプレイ配置構造。

９５７．上記第２の基板構造の複数のデジタル回路が、各画素のクロック信号とデータワードからＰＷＭ様の信号を生成するように構成されている、主題９４６から９５６までのいずれか１つ記載のディスプレイ配置構造。

９５８．上記複数のデジタル回路が、直列に接続された多数のシフトレジスタを含み、各シフトレジスタは、画素の上記データワードに対応する長さを有し、各シフトレジスタは、一時的な記憶用のバッファに接続されている、主題９５７記載のディスプレイ配置構造。

９５９．上記複数のデジタル回路が、複数の光電子構造素子を駆動制御するために、上記第１の基板構造のデマルチプレクサに電気的に結合されたマルチプレクサを含んでいる、主題９５７または９５８記載のディスプレイ配置構造。

９６０．複数の発光ダイオードの配置構造であって、少なくとも１つの空間方向に沿った各発光ダイオードの広がりが、それぞれ７０マイクロメートル以下である、配置構造。

９６１．上記発光ダイオードのために共通のキャリアが設けられている、主題９６０記載の配置構造。

９６２．上記キャリアが透明な材料を含むか、または透明な材料からなる、主題９６１記載の配置構造。

９６３．上記キャリアがフレキシブルに形成されている、主題９６１または９６２記載の配置構造。

９６４．上記発光ダイオードの動作回路または駆動制御部の電子部品が上記キャリア上に配置されている、主題９６０から９６２までのいずれか１つ記載の配置構造。

９６５．少なくとも１つのセンサーがキャリア上に配置されている、主題９６０から９６２までのいずれか１つ記載の配置構造。

９６６．上記キャリアは、部品、特に自動車部品の一体型部品である、主題９６０から９６５までのいずれか１つ記載の配置構造。

９６７．上記配置構造の少なくとも１つの発光ダイオードに光学系が設けられている、主題９６０から９６６までのいずれか１つ記載の配置構造。

９６８．上記光学系が上記キャリア上に配置されている、主題９６７記載の配置構造。

９６９．前述の主題のいずれか１つ記載の少なくとも１つ記載の配置構造を備えたデバイス。

９７０．自動車のテールライトとして形成された、主題９６９記載のデバイス。

９７１．上記テールライトの発光ダイオードの少なくとも１つの配置構造が、少なくとも５０ＰＰＩの画素密度と、最大で０．５ｍｍの画素ピッチとを有している、主題９７０記載のデバイス。

９７２．上記テールライトが、リアライトとブレーキライトとの組み合わせとして形成されており、リアライト領域およびブレーキライト領域を有している、主題９７０または９７１記載のデバイス。

９７３．上記ブレーキライト領域および上記リアライト領域が、それぞれ少なくとも１つの発光ダイオードの配置構造を有しており、上記ブレーキライト領域の発光ダイオードの配置構造の画素密度が、上記リアライト領域の発光ダイオードの配置構造の画素密度よりも高い、主題９７２記載のデバイス。

９７４．自動車のセンターハイマウントブレーキライトとして形成された、主題９６９記載のデバイス。

９７５．上記センターハイマウントブレーキライトの発光ダイオードの少なくとも１つの配置構造が、少なくとも１０ＰＰＩの画素密度と、最大で２．５ｍｍの画素ピッチとを有している、主題９７４記載のデバイス。

９７６．上記センターハイマウントブレーキライトが自動車のリアウインドウパネルに埋め込まれている、主題９７４または９７５記載のデバイス。

９７７．上記センターハイマウントブレーキライトが透明に形成されている、主題９７６記載のデバイス。

９７８．上記センターハイマウントブレーキライトが自動車のボディのルーフ領域に配置されている、主題９７４または９７５記載のデバイス。

９７９．上記デバイスが、自動車の外側に配置されたディスプレイを含み、上記ディスプレイは、主題９６０から９６８までのいずれか１つ記載の発光ダイオードの少なくとも１つの配置構造を含んでいる、主題９６９記載のデバイス。

９８０．上記ディスプレイの発光ダイオードの配置構造の上記画素密度が少なくとも１００ＰＰＩであり、上記画素ピッチが最大で０．２５ｍｍである、主題９７９記載のデバイス。

９８１．上記ディスプレイが車両本体に組み込まれている、主題９７９または９８０記載のデバイス。

９８２．上記ディスプレイの形状が車両本体の輪郭に合わせられている、主題９８１記載のデバイス。

９８３．ユーザーまたはコンピュータプログラムによってディスプレイ動作の制御を可能にするディスプレイの制御装置を含んでいる、主題９７９から９８２までのいずれか１つ記載のデバイス。

９８４．上記デバイスが上記少なくとも１つのセンサーまたは検出器を含み、上記少なくとも１つのセンサーまたは検出器からの測定信号に応じて、上記ディスプレイの表示を制御するように形成されている、主題９８３記載のデバイス。

９８５．上記デバイスが通信信号を交換するように形成されている、主題９７９から９８４までのいずれか１つ記載のデバイス。

９８６．上記デバイスが自動車のヘッドライナーを含んでいる、主題９６９記載のデバイス。

９８７．上記デバイスが、自動車のセンターコンソールを含んでいる、主題９６９のデバイス。

９８８．上記デバイスが、自動車のＡピラー、またはＢピラー、またはＣピラー、またはＤピラー上のディスプレイを含んでいる、主題９６９記載のデバイス。

９８９．上記デバイスが、自動車のステータス表示を含んでいる、主題９６９記載のデバイス。

９９０．殺菌デバイスとして、または殺菌デバイスの部品として形成された、主題９６９記載のデバイス。

９９１．自動車用コンポーネントとして形成された、前述の主題のいずれか１つ記載のデバイス。

９９２．テキスタイルのコンポーネントとして形成された、前述の主題のいずれか１つ記載のデバイス。

９９３．表示デバイスであって、
－ 表側と裏側を有するキャリアと、
－ 上記キャリアの表側に施与された自立型の表示セグメントと
を含み、
－ 上記表示セグメントは、導電性接続層と電気絶縁層とを有する基板と、少なくとも１つのμ－ＬＥＤとを含んでおり、
－ 上記少なくとも１つのμ－ＬＥＤは、上記接続層に配置され、上記接続層と電気的に接続されており、
－ 上記電気絶縁層は、上記少なくとも１つのμ－ＬＥＤに面していない上記接続層の側で、上記キャリアと上記接続層との間に配置されており、
－ 上記電気絶縁層は単一コヒーレントに形成されており、
－ 上記キャリアは、表側から裏側に向かって延びる少なくとも１つの開口部を含んでおり、
－ 上記表示セグメントは、上記開口部を通って延びる電気リード線を介して、上記キャリアの裏側から電気的に接触可能である、
表示デバイス。

９９４．上記表示セグメントがフレキシブルに形成されている、主題９９３記載の表示デバイス。

９９５．上記表示セグメントが施与される上記キャリアの表側に、凹状および／または凸状の湾曲部がある、主題９９３または９９４記載の表示デバイス。

９９６．上記電気リード線が上記基板のタブによって形成されており、上記タブは上記開口部から挿入されている、主題９９３から９９５までのいずれか１つ記載の表示デバイス。

９９７． － 上記タブの一部が、上記裏側の開口部から突出しており
－ 上記タブの裏側から突出した部分に能動的または受動的な電子部品が配置され、上記基板と電気的に接続されている、
主題９９６記載の表示デバイス。

９９８． － 表示セグメントの基板が、上記開口部を少なくとも部分的に覆っており、
－ 上記開口部の領域の電気絶縁層が除去されており、
－ 上記開口部の領域の上記電気リード線が、上記接続層に配線され、上記接続層に電気的に接続されている、
主題９９６または９９７記載の表示デバイス。

９９９． － 上記表示セグメントは、複数の光電子構造素子を含んでおり、各μ－ＬＥＤは、上記表示セグメントの画素に割り当てられており、
－ 上記表示デバイスは、上記キャリアの表側に施与された複数の表示セグメントを含んでいる、主題９９３から９９８までのいずれか１つ記載の表示デバイス。

１０００．表示デバイスを製造する方法であって、以下のステップ：
Ａ）表側と裏側と、表側から裏側に延びる少なくとも１つの開口部とを有するキャリアを提供するステップと、
Ｂ）自立型の表示セグメントを提供するステップであって、上記表示セグメントは、
－ 導電性接続層と単一コヒーレントな電気絶縁層とを有する基板と、
－ 少なくとも１つの光電子構造素子であって、
－ 上記光電子構造素子は、上記接続層に配置され、上記接続層に電気的に接続されており、
－ 上記電気絶縁層は、上記部品に面していない上記接続層の側に配置されている、少なくとも１つの光電子構造素子と
を含むステップと、
Ｃ）上記表示セグメントを上記キャリアの表側に施与するステップと、
Ｄ）上記開口部を貫通する電気リード線を形成することで、上記電気リード線を介して上記キャリアの裏側から上記表示セグメントを電気的に接触可能にするステップと
含む、方法。

１００１．上記基板が、ステップＤ）で上記開口部から挿入されかつ上記電気リード線を形成するタブを含んでいる、主題１０００記載の方法。

１００２． － 上記ステップＣ）では、上記電気絶縁層が開口部を少なくとも部分的に覆うように上記表示セグメントを配置し、
－ 上記ステップＤ）では、上記開口部の領域の電気絶縁層を除去し、その後、上記開口部の領域の上記電気リード線を上記接続層に導き、上記接続層に電気的に接続する、主題１００１記載の方法。

１００３．発光のために構成された１つ以上の量子井戸を有することを特徴とする、前述の主題の１つ記載の配置構造、μ－ＬＥＤ、半導体層スタック、光電子構造素子またはアレイにおける活性層。

例示的な構成形態を用いた説明は、示されたさまざまな構成をそれらの構成に限定するものではない。むしろ、本開示では、互いに組み合わせ可能ないくつかの態様を示している。例えば、プロセスに関連する態様は、光の取り出しに主眼を置いた態様と組み合わせることもできる。このことは、上に示したさまざまな主題からも明らかになる。

したがって、本発明は、任意の特徴および任意の特徴の組み合わせを含み、特に、この特徴または組み合わせが例示的な構成形態で明示的に指定されていない場合でも、主題および特許請求の範囲における特徴の任意の組み合わせを含む。

以下の主題では、上記で言及し、要約したいくつかの態様について、さまざまな構成や例を用いて、より詳細に説明する。
さまざまなサイズのいわゆるμ－ディスプレイまたは高精細表示部に対するいくつかの要件を、視野および画素ピッチの観点から示す図である。 人間の目における桿体および錐体の空間的な分布に関連した図である。 人間の目の知覚能力を、関連する投影領域とともに示す図である。 桿体および錐体の感度と波長との関係を示す図である。 さまざまなサイズの高精細表示部に対するいくつかの要件を、μ－ディスプレイの画素の視野およびコリメーション角の観点から示す図である。 図１Ａおよび２Ａで使用したパラメーターを示すための画素配置の例示的な構成を示す図である。 特定の解像度の視野に応じて必要な画素数を示す図である。 μ－ＬＥＤアレイの好ましい使用分野の表を示す図である。 光の生成および光の案内のための必須要素を備えたμ－ＬＥＤディスプレイの概略図である。 同様のμ－ＬＥＤを備えたμ－ＬＥＤアレイの概略図である。 異なる光色のμ－ＬＥＤを備えたμ－ＬＥＤアレイの概略図である。 構造体またはビーム案内およびコリメーションの例を示す図である。 構造体またはビーム案内およびコリメーションの例を示す図である。 提案された原理によるスロット型アンテナの例を示す図である。 異なる色の光を生成するのに適した、提案された原理による発光デバイスの一例を示す図である。 異なる色の光を生成するのに適した、提案された原理による発光デバイスの一例を示す図である。 異なる色の光を生成するのに適した、提案された原理による発光デバイスの一例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 半導体材料で発光を実現したスロット型アンテナの例を示す図である。 図８Ａに従ったスロット型アンテナの簡単な例の放射パターンを示す図である。 発光面に配置された光学系をさらに備えたスロット型アンテナの２つの例を示す図である。 定義された色の光を生成するためのスロット型アンテナの更なる例を示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 インゴット形状のμ－ＬＥＤの組み合わせと、当該組み合わせの間にある変換層とから画素を製造するステップを横断面で示す図である。 μ－ＬＥＤの組み合わせを有する提案された画素の第１の接触のステップの平面図である。 コンセプト案のいくつかの態様に従う提案された画素の第１の接触のステップを縦断面図で示したものである。 コンセプト案のいくつかの態様に従う提案された画素の第２の接触のステップを横断面図で示したものである。 提案された電子構造素子の第２の接触のステップを縦断面図で示したものである。 前図に従った画素を製造するステップを横断面図で示したものである。 本開示のいくつかの態様に従った、配置された光整形構造体およびさまざまな駆動制御手段を備えた画素の一構成形態を示す図である。 フォトニック構造体の平面図である。 図２５Ａのいくつかの態様に従った、異なる画素のサブ画素の異なる位置決めの可能性の更なる平面図である。 は、光電子構造素子、特にμ－ＬＥＤを製造するための出発材料としてのμ－ロッドの一構成例を示す図である。 キャリアに対して水平方向に並んだμ－ロッド構造を有するμ－ＬＥＤの一構成例を示す図である。 μ－ロッドの下側で接触を行う更なる構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 提案された原理による、キャリアに対して水平方向に並んで接触した３つのμ－ＬＥＤ群を製造するための提案された方法の一構成例を示す図である。 いくつかの態様に従った、水平方向に並んだμ－ロッドの更なる構成例を縦断面で示す図である。 説明したいくつかの態様に従った、３つのμ－ＬＥＤを有する提案された群と、当該μ－ＬＥＤ上に配置された変換層とを有する更なる構成例を示す図である。 キャリア上に３つの水平方向に並んだμ－ロッドを有する群と反射層とを有する更なる構成例を示す図である。 異なる波長の光を発するのに適した３つの水平方向に並んだμ－ロッドを有する画素配置構造体の平面図を示す。 前図の構成形態の側面図を示す。 それぞれがμ－ＬＥＤを形成する３つの並んだμ－ロッドを有する群、すなわち複数のμ－ＬＥＤの提案されたいくつかの態様に従った更なる構成例を平面図で示したものである。 異なる幾何学的形状により異なる波長の光を発するように構成された、断面が３本のμ－ロッドを有する提案された群の更なる構成例を横断面で示す図である。 提案された３本のμ－ロッド群の構成例を透視図で電子顕微鏡写真として示したものである。 提案された３本のμ－ロッド群の一構成例の放出波長を表した図である。 一緒になって画素を形成する提案された３本のμ－ロッド群の一構成例の更なる図を横断面図で示したものである。 キャリア基板の予め定義された付形層上に成長したμ－ＬＥＤの製造プロセスの一構成を示す図である。 キャリア基板の予め定義された付形層上に成長したμ－ＬＥＤの製造プロセスの一構成を示す図である。 キャリア基板の予め定義された付形層上に成長したμ－ＬＥＤの製造プロセスの一構成を示す図である。 キャリア基板の予め定義された付形層上に成長させたμ－ＬＥＤの製造プロセスの一構成を示す図である。 提案された原理によるμ－ＬＥＤの完成した構成を示す図である。 キャリア基板の予め定義された付形層上に成長させられており、いくつかの更なる態様を有するμ－ＬＥＤの第２の構成を示す図である。 コンセプト案のいくつかの態様に従ったμ－ＬＥＤを製造するための付形層の第１の輪郭を示す図である。 μ－ＬＥＤを製造するための付形層の第２の輪郭の一構成を示す図である。 提案された態様のいくつかに従った、付形層上に成長させたμ－ＬＥＤの第３の構成例を示す図である。 キャリアの配向を規定した付形層上にエピタキシャル的に生成されたμ－ＬＥＤの第４の構成例を示す図である。 提案された態様のいくつかと、中間的な製造ステップとによるμ－ＬＥＤの第５の構成を示す図である。 提案された態様のいくつかと、中間的な製造ステップとによるμ－ＬＥＤの第５の構成を示す図である。 追加で設けられたフォトニック結晶構造体と、制御回路に電気的に接触するためのコンタクトとを備えたμ－ＬＥＤの第４の構成を示す図である。 フォトニック構造体が背面に配置されている代替的な構成を示す図である。 フォトニック構造体と変換材料とを備えた更なる構成を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 コンセプト案のいくつかの考察に従った、発光を意図した領域の外側にある半導体ボディの活性層に量子井戸インターミキシングを生成するためのさまざまなプロセスステップを備えた一構成形態を示す図である。 提案された原理による方法を実行している間のさまざまなプロセスパラメーターの経時変化を示す図である。 光電子構造素子の輝度低下を明示するための、相対的な輝度の経時変化に関連した図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、量子井戸インターミキシングによって半導体構造を製造するためのさまざまなプロセスステップを有する一構成形態を示す図である。 提案された原理による方法を実行している間のさまざまなプロセスパラメーターの例示的な経時変化を示す図である。 提示されたコンセプトのさまざまな考察を説明するための、半導体構造の一部分を示す図である。 提示されたコンセプトを説明するための、さまざまなドーパントの動作電流の関数としての障壁高さを明示す図である。 提示されたコンセプトを説明するための、異なる障壁高さにおける量子効率を明示した更なる図である。 コンセプト案を導き出すための、正方形のμ－ＬＥＤ構造と、それに関連するドーパント濃度の横断面プロファイルとを示す図である。 提案された原理のいくつかの態様に従ったドーパント濃度の対応する横断面プロファイルを有する光電子構造素子の半導体構造を平面図で示したものである。 コンセプト案を考慮に入れた、層構造ひいては光電子構造素子の製造プロセスのさまざまなステップを示す図である。 コンセプト案を考慮に入れた、層構造ひいては光電子構造素子の製造プロセスのさまざまなステップを示す図である。 コンセプト案を考慮に入れた、層構造ひいては光電子構造素子の製造プロセスのさまざまなステップを示す図である。 コンセプト案に従った光電子構造素子のバンドギャップを表した図である。 コンセプト案のいくつかの態様に従った、発光に適した半導体構造の第１の構成形態の平面図を示す図である。 コンセプト案のいくつかの態様に従った、半導体構造のバンドギャップの関連する横断面プロファイルを示す図である。 コンセプト案のいくつかの態様に従った、発光に適した半導体構造の更なる構成形態の平面図を示す図である。 コンセプト案のいくつかの態様に従った、バンドギャップの関連する横断面プロファイルを示す図である。 コンセプト案のいくつかの構成に従った第３の構成の平面図を示す図である。 コンセプト案のいくつかの構成に従ったバンドギャップの関連する横断面プロファイルを示す図である。 さまざまな態様において実装された半導体構造の第４の構成の平面図を示す図である。 さまざまな態様において実装された半導体構造のバンドギャップの関連する横断面プロファイルを示す図である。 提示されたコンセプトのいくつかの態様に従った、１つ以上の光電子構造素子、特にμ－ＬＥＤの層構造および製造方法を示す図である。 提示されたコンセプトのいくつかの態様に従った、１つ以上の光電子構造素子、特にμ－ＬＥＤの層構造および製造方法を示す図である。 提示されたコンセプトのいくつかの態様に従った、１つ以上の光電子構造素子、特にμ－ＬＥＤの層構造および製造方法を示す図である。 コンセプト案に従った半導体構造のバンドギャップを表した図である。 従来の光電子構造素子（例えばＬＥＤ）の一構成例を示す図である。 提示されたコンセプトのいくつかの態様に従った、電流狭窄部を有する光電子構造素子もしくはμ－ＬＥＤの第１の構成例の縦断面図である。 第１の構成例のμ－ＬＥＤを上から見た横断面図である。 第１の構成例の動作を表した図である。 電流狭窄用の磁気素子を備えたμ－ＬＥＤの第２の構成例の縦断面図を示したものである。 第２の構成例のμ－ＬＥＤを上から見た横断面図である。 電流狭窄のための更なる態様を備えたμ－ＬＥＤの第３の構成例の縦断面図である。 第３の構成例のμ－ＬＥＤを上から見た横断面図である。 コンセプト案のいくつかの態様に従った光電子構造素子もしくはμ－ＬＥＤの第４の構成例の縦断面図を示したものである。 電流狭窄部を有するμ－ＬＥＤの製造方法の一構成例を示す図である。 周回リフレクタ構造体を有するμ－ＬＥＤの提案された製造方法の一構成例のさまざまなステップを示す図である。 コンセプト案のいくつかの態様に従った、リフレクタ構造体を介在させた２つのμ－ＬＥＤのアレイの第１の構成例を横断面で示す図である。 提案された原理によるμ－ＬＥＤの第１の構成例の一部を平面図として示したものである。 提案されたアレイと、その間に配置されたリフレクタ構造体との第２の構成例を横断面で示す図である。 提案された電気的に接触したμ－ＬＥＤの第１の構成例の横断面を表した図である。 提案されたアレイの第３の構成におけるコンセプト案の更なる態様を横断面図で示したものである。 提案されたアレイの第４の構成を横断面で示す図である。 更なる態様を説明するための、いくつかの提案されたアレイを備えた構成の平面図である。 提案されたアレイの更なる構成例の平面図である。 提案されたアレイに配置されたμ－ＬＥＤのさまざまな構成例を横断面で示す図である。 提案されたアレイに配置されたμ－ＬＥＤのさまざまな構成例を横断面で示す図である。 提案されたアレイに配置されたμ－ＬＥＤのさまざまな構成例を横断面で示す図である。 図９３および図９４の構成例を平面図として示したものである。 いくつかの態様を説明するための、いくつかのμ－ＬＥＤと、コモンカソードとして形成された透明な接点層とを備えたμ－ディスプレイの一部分を平面図で示したものである。 コンセプト案のいくつかの態様に従った、μ－ＬＥＤおよび接触層ならびに２つの導体トラックを備えたいくつかの画素素子を示す図である。 コンセプト案のいくつかの態様に従った、μ－ＬＥＤおよび接点層ならびに２つの導体トラックを備えたいくつかの画素素子を示す図である。 μ－ＬＥＤ、アノードおよびカソード用の導体構造、ならびにビーム整形素子を備えたμ－ＬＥＤを有する複数の画素素子の一部分を平面図で示したものである。 前図の構成の更なる補足的な構成を示す図である。 コンセプト案のいくつかの態様に従った、接点層とμ－ＬＥＤの領域の切欠き部とを備えた画素素子を有するμ－ディスプレイの一部分を平面図で示した一構成形態である。 更なる考察を説明するための、図９９に従ったμ－ＬＥＤ、導体トラックおよび放射領域を有する画素素子の垂直断面図である。 μ－ＬＥＤの放射領域を制限するための代替的な構成を示す図である。 いくつかの態様に従った３つのμ－ＬＥＤと透明なカバー電極とを備えた画素素子の垂直断面図である。 提示されたコンセプトのいくつかの態様に従った、導体トラックを有する画素素子の、前図に対して９０度回転させた垂直断面図である。 段差のある接点層の下に導体トラックを有する画素の一構成例を垂直断面図で示したものである。 平面接点層の下に導体トラックを有する画素の垂直断面図である。 キャリア基板上に導体トラックを有する２つの画素素子を有する構成を縦断面図で示したものである。 いくつかの態様に従ったキャリア基板のキャビティ内に３つのμ－ＬＥＤが平面的に配置された画素素子を縦断面図で示したものである。 空間壁(Zwischenraumwaende)が盛り上がったキャリア基板のキャビティ内に３つのμ－ＬＥＤが配置された画素の縦断面図である。 キャビティ内の残りの空間が変換材料で充填されている、前図に対する画素の補足的な構成を示す図である。 キャリア基板上のμ－ＬＥＤの配置と、提示された原理のいくつかの態様に従ったキャビティの側壁での放出光の反射挙動を示す図である。 キャリア基板上のμ－ＬＥＤの配置と、提示された原理のいくつかの態様に従ったキャビティの側壁での放出光の反射挙動とを示す図である。 キャリア基板上のμ－ＬＥＤの配置と、提示された原理のいくつかの態様に従ったキャビティの側壁での放出光の反射挙動とを示す図である。 コンセプト案のいくつかの態様に従った、周回構造とカバー電極とを備えた３つの縦型μ－ＬＥＤの画素を表した図である。 追加の変換体および光取り出し構造体を有する、図１０３Ａに類似した更なる構成を示しており、したがって、本開示の更なる態様を実現した図である。 前図のデバイスの平面図である。 複数の画素とカバー電極とを備えたアレイの一部分の横断面図である。 提案された原理の更なる態様に従った、複数のμ－ＬＥＤと透明なカバー電極とを備えた画素の第２の構成例である。 前図の構成の平面図である。 画素の第３の構成例を横断面図で示したものである。 前図の構成例の平面図である。 コンセプト案に従った画素の更なる構成を示す図である。 前図の構成例の平面図である。 提案された原理に従って画素を製造するための異なるステップを有するプロセスフローを示す図である。 提案されたいくつかの態様に従った、ナノカラムを備えたμ－ＬＥＤ配置構造の第１の構成例の側面図を示す。 前図の配置の第１の構成例を平面図で示したものである。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第１の構成の製造に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 いくつかの提案された態様に従った配置構造の第２の構成の製造方法に関するさまざまな態様を示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 配置構造の第３の構成を製造するための、いくつかの更なる態様に従った方法のためのさまざまなステップを示す図である。 提案された態様のいくつかに従ったナノ発光ダイオード配置構造の第４の構成例を示す図である。 追加の補足的な手段が配置された図１１６Ｄの構成の補足的な構成形態を示したものである。 追加の補足的な手段が配置された図１１６Ｄの構成の補足的な構成形態を示したものである。 いくつかの態様に従った本発明による複数の光電子デバイスを備えた、例えばディスプレイ配置構造などの光電子装置の横断面図である。 コンセプト案に従った、μ－ＬＥＤとして形成された複数の光電子デバイスを備えた、更なる光電子装置の横断面図である。 複数の光電子デバイスを備えたモノリシックアレイの更なる提案の横断面図である。 μ－ＬＥＤとして設計された複数の光電子デバイスを備えた更なるモノリシックアレイの横断面図である。 前述の構造の例に基づいて、光整形構造体(lichtformenden Struktur)を有するモノリシックアレイを示したものである。 誘電体リフレクタの横断面図である。 提案された原理のいくつかの態様に従った、ＬＥＤ半導体素子と誘電体フィルターとを備えた光電子デバイスの一構成例を表した図である。 複数の半導体素子のアレイを有する光電子デバイスの一構成例を表した図である。 複数の半導体素子のアレイを有する光電子デバイスの一構成例を表した図である。 いくつかの態様に従った、複数のμ－ＬＥＤを有する光電子デバイスの更なる構成例を表した図である。 いくつかの態様に従った、複数のμ－ＬＥＤを有する光電子デバイスの更なる構成例を表した図である。 いくつかの態様に従った、複数のμ－ＬＥＤを有する光電子デバイスの更なる構成例を表した図である。 磁気電流狭窄のための態様を横断面で表した構成を示す図である。 磁気電流狭窄のための態様を平面図で表した構成を示す図である。 電流狭窄のために量子井戸インターミキシングを追加で行った更なる構成を示す図である。 電流狭窄のために量子井戸インターミキシングを追加で行った更なる構成を示す図である。 画素素子が行と列とに配置されたディスプレイの簡略化された構造を示す図である。 前図に従ったディスプレイの画素素子とサブ画素の拡大部分図である。 画素素子分離層とサブ画素分離素子とを有する、コンセプト案に従ったディスプレイの一部分の模式的な垂直断面図である。 バックプレーン上の層に適用された画素素子の模式的な垂直断面図である。 さまざまな変換体が光整形構造体に組み込まれて提供される一構成例を示す図である。 量子井戸インターミキシングを使用して光学的分離を行う別の態様を示す図である。 画素素子分離層とサブ画素分離素子とを有する画素素子を較正する方法のステップを示す図である。 提案された原理のいくつかの態様に従った画素アレイの第１の構成例であって、隣り合う画素が材料の薄いブリッジによって接続されていることを示す図である。 ２つのμ－ＬＥＤを材料ブリッジ(Materialbruecke)で接続した画素アレイの第２の構成例を示す図である。 提案された原理によるいくつかの態様を有する画素アレイの第３の構成例を示す図である。 前図の構成例に関連した、材料ブリッジに関するエネルギー曲線を示す図である。 提案された原理によるいくつかの態様を有する画素アレイの第４の構成例を示す図である。 画素アレイの第５の構成例を示す図である。 本明細書で開示されているいくつかの態様に従った取り出し構造体が追加的に設けられている、隣り合うμ－ＬＥＤ、材料ブリッジを有する画素アレイの一構成形態を示す図である。 画素アレイの第６の構成例を示す図である。 更なる態様を有する画素アレイの第７の構成例を示す図である。 画素アレイの第８の構成例を示す図である。 画素アレイの第９の構成例を示す図である。 コンセプト案に従った画素アレイの製造方法のさまざまなステップを有する一構成例を示す図である。 図１４８ＡのＡ）～Ｆ）は、コンセプト案のいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第１の構成例を示す図であり、図１４８ＢのＧ）～Ｊ）は、コンセプト案のいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第１の構成例を示す図である。 図１４９ＡのＡ）～Ｆ）は、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第２の構成例を示す図であり、図１４９ＢのＧ）～Ｊ）は、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第２の構成例を示す図である。 図１５０ＡのＡ）～Ｅ）は、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第３の構成例を示す図であり、図１５０ＢのＦ）～Ｉ）は、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第３の構成例を示す図である。 図１５１ＡのＡ）～Ｆ）は、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第４の構成例を示す図であり、図１５１ＢのＧ）～Ｊ）は、提示されたコンセプトのいくつかの態様に従った支持構造体を有するμ－ＬＥＤの製造方法の第４の構成例を示す図である。 構成形態で使用することができる２つの追加のステップを示す図である。 構成形態で使用することができる２つの追加のステップを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 ウェハ上に複数のμ－ＬＥＤを転写するための量産転写印刷の概略フローを示す図である。 提案された原理による３つのピックアップ要素を備えたキャリア構造体を平面図で示したものである。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 提案された転写に適した平坦なμ－ＬＥＤをピックアップするためのキャリア構造体の垂直断面図である。 平坦なμ－ＬＥＤと、異なる配置構造の複数のピックアップ要素とを備えた、コンセプト案のいくつかの態様に従ったキャリア構造体のレイアウトを示す図である。 提案された転写プロセスに準備し適したキャリア構造体の更なるレイアウトを示す図である。 キャリア構造体の更なる構成例を示す図である。 前の構成例の代替案を示す図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための方法を表した図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための方法を表した図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための装置を表した図である。 提示されたコンセプトのさまざまな態様を説明するために、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための装置を表した図である。 μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするための更なるデバイスを表した図である。 円筒形のピックアップツールを用いて、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするためのプロセスの例を示す図である。 円筒形のピックアップツールを用いて、μ－ＬＥＤもしくは光電子半導体チップをピックアップおよびプレースするためのプロセスの例を示す図である。 μ－ＬＥＤもしくは光電子半導体チップをピックアップするための凸部を有するピックアップツールを表した図である。 μ－ＬＥＤもしくは光電子半導体チップの選択的照射に適したピックアップツールの一構成を示す図である。 μ－ＬＥＤもしくは光電子半導体チップをピックアップするための平坦な表面を有するピックアップツールの一構成を表した図である。 μ－ＬＥＤをプレースする方法を示す図である。 μ－ＬＥＤをプレースする方法を示す図である。 μ－ＬＥＤをプレースする方法を示す図である。 ピックアップツールによって電界を生成するための構成の図を示す。 ピックアップツールによって電界を生成するための構成の図を示す。 ピックアップツールによって電界を生成するための構成の図を示す。 図１６７Ａは、従来の方法の転写ステップを示し、図１６７Ｂは、提案された方法の転写ステップを示す。 いくつかの提案された態様に従った方法のための出発構造(Startstruktur)の第１の構成例を平面図で示したものである。 方法のための出発構造の図１６８に記載の第１の構成例の拡大図を示す。 提案されたいくつかの態様に従った第１の出発構造の製造に関する図をさらに示したものである。 提案された原理のいくつかの態様を有する、本発明による方法の一構成例を示す図である。 方法のための出発構造の第１の構成例の横断面図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 第１の出発構造を用いた本発明による方法の更なる構成例を示す図である。 提示されたいくつかの態様に従ったアンカー要素とリリース要素の動作モードを示す第１の図である。 アンカー要素とリリース要素の動作モードを示す第２の図である。 提案されたいくつかの態様に従った転写方法のための出発構造の第２の構成例を示す図である。 図１７７のＡ～Ｅは、第２の出発構造を用いた方法案の更なる構成例を示す図である。 図１７８のＡは、提案された転写のコンセプトのいくつかの態様に従ったリリース要素の選択性に関連した第１の図を示し、図１７８のＢは、リリース要素の選択性に関連した第２の図を示す。 図１７９ＡのＡ）～Ｃ）は、マイクロチップとモジュール領域との間にアンカー要素とリリース要素を用いた構成例を示し、図１７９ＢのＤ）～Ｆ）は、マイクロチップとモジュール領域との間にアンカー要素とリリース要素を用いた構成例を示す。 コンセプト案のいくつかの観点に従った、発光ダイオードモジュールを提供するための提案されたベースモジュールの構成例を表した図である。 更なる態様による交換用キャリア上の図１８０に記載の構成例を示す図である。 ベースモジュールをさらに加えた、図１８１に記載の構成例を示す図である。 コンタクトの接点を別々にした、図１８２に記載の構成例を示す図である。 第１のコンタクトを共通に接触させた、図１８３に記載の構成例を示す図である。 提示されたコンセプトのいくつかの態様に従った、２行×２列のベースモジュールを有する発光ダイオードモジュールを提供するための提案されたベースモジュールの更なる構成例を示す図である。 図１８６のＡ～Ｄは、隣り合う２つの行の２つの対向するベースモジュールの４つの横断面図を示す。 ２行×３列のベースモジュールを有する発光ダイオードモジュールを提供するための提案されたベースモジュールの更なる図を示す。 図１８８のＡ～Ｄは、隣り合う２つの行の２つの対向するベースモジュールの４つの横断面図を示す。 更なる態様を説明するための、組分けしたベースモジュールを有するマトリクスの平面図である。 さらに組分けしたベースモジュールを有するマトリクスの平面図である。 さらに可能な限り組分けしたベースモジュールを有するマトリクスの平面図である。 さらに可能な限り組分けしたベースモジュールを有するマトリクスの平面図である。 追加のフォトニック構造体を有するμ－ＬＥＤモジュールの更なる構成を示す横断面図である。 提案されたμ－ＬＥＤモジュールが、本願に記載されている転写スタンプによってリフトアップされる仕方の一例を示す図である。 提案されたμ－ＬＥＤモジュールの製造方法の一構成例のいくつかのステップを示す図である。 提案された原理のいくつかの態様に従ったμ－ＬＥＤモジュールの更なる製造方法を示す概略図である。 図１９５に示した方法のいくつかのステップを示す図である。 さまざまな観点を説明するための、図１９５に提示された方法の更なるステップを表した図である。 複数の全体的に平面なターゲットマトリクスの配置構造を表した図である。 提案されたμ－ＬＥＤモジュールを接触させるのに適したさまざまなコンタクト面の概略図を例示したものである。 コンタクト領域といくつかのμ－ＬＥＤモジュールとを備えたディスプレイの断面図である。 提案されたμ－ＬＥＤモジュールを用いた二重転写プロセスの一構成形態を示す図である。 提案された原理によるいくつかの態様を有する、垂直方向および水平方向に組み立てるためのμ－ＬＥＤモジュールの第１の例を示す図である。 第１の例の下側を示す図である。 図１９９のＸ－Ｘ軸に沿った第１の例の断面図である。 提案された原理によるいくつかの態様を有する、垂直方向および水平方向に組み立てるためのμ－ＬＥＤモジュールの更なる構成を示す図である。 図２０１の概略的な側面図である。 モジュールがキャリア上に配置され、電気的に接触されるさまざまな構成を示す図である。 モジュールがキャリア上に配置され、電気的に接触されるさまざまな構成を示す図である。 モジュールがキャリア上に配置され、電気的に接触されるさまざまな構成を示す図である。 提案された原理によるいくつかの態様を有する第２の例を示す図である。 提案された原理によるいくつかの態様を有する第２の例を示す図である。 提案された原理によるいくつかの態様を有する第３の例を示す図である。 提案された原理によるいくつかの態様を有する第３の例を示す図である。 異なるプロセスステップを有する一例を示す図である。 接触の第一の例を透視図で示したものである。 提案された原理によるモジュールの概略的な配線図を示した平面図である。 提案された原理によるモジュールの概略的な配線図を示した平面図である。 上記構成例の下側を示す図である。 提案された原理によるモジュールの製造ステップ中にパターニングされたメンブレンウェハの一例を示したものである。 図２１１のＡは、コンセプト案の一態様に従った、未実装状態の基板の画素に準備されたコンタクトの平面図を示し、図２１１のＢは、μ－ＬＥＤの１回目の実装後の画素に準備された図２０６Ａの基板のコンタクトを示す平面図を示し、図２１１のＣは、μ－ＬＥＤの２回目の実装後の画素に準備された図２０６Ａの基板のコンタクトを示す平面図を示す。 図２１２のＡは、未実装状態における画素に準備された更なる基板のコンタクトを示す平面図を示し、図２１２のＢは、１回目の実装後の画素に準備された図２０７Ａの基板のコンタクトの平面図を示し、図２１２のＣは、２回目の実装後の画素に準備された図２０７Ａの基板のコンタクトの平面図を示す。 図２１３のＡは、コンセプト案の更なる態様を説明するために、未実装状態の画素に準備された更なる基板のコンタクトの平面図を示し、図２１３のＢは、１回目の実装後の画素に準備された図２０８Ａの基板のコンタクトの平面図を示し、図２１３のＣは、２回目の実装後の画素に準備された図２０８Ａの基板のコンタクトの平面図を示す。 特殊な形状の反射材材料によって発光に既に指向性があるμ－ＬＥＤ画素を示す図である。 コンセプト案のいくつかの態様に従った、球状リフレクタ素子と駆動制御電子回路とを有する光学画素素子を示す図である。 コンセプト案のいくつかの態様に従った、層として構成されたリフレクタ素子とパッシベーション層とを有する画素素子の第２の構成を示す図である。 コンセプト案のいくつかの態様に従った、キャリア基板のディスプレイ面と実装面とに光吸収コーティングを施した画素素子の第３の構成を示す図である。 キャリア基板のディスプレイ面を粗面化した画素素子を示す図である。 クロストークを最小限に抑えるための光吸収層と、キャリア基板のディスプレイ面にカラーフィルター素子とを備えた、本明細書で開示されているいくつかの態様に従った構成を示す図である。 クロストークを最小限に抑えるための光吸収層と、キャリア基板のディスプレイ面にカラーフィルター素子とを備えた、本明細書で開示されているいくつかの態様に従った構成を示す図である。 コンセプト案のいくつかの態様に従った、キャリア基板の実装面にＩＧＺＯまたはＬＴＰＳベースの駆動制御電子回路と、任意のディフューザ層とを備えた画素素子の例示的な構成を示す図である。 コンセプト案のいくつかの態様に従った、キャリア基板の実装面にＩＧＺＯまたはＬＴＰＳベースの駆動制御電子回路と、任意のディフューザ層とを備えた画素素子の例示的な構成を示す図である。 異なる色の３つのμ－ＬＥＤとリフレクタ素子とを備えた画素セルの横断面図と平面図である。 前の構成に記載の光学画素素子の製造方法を示す図である。 左側に例示的なμ－ＬＥＤの横断面図を、右側にフォトニック構造体を有する光電子デバイスの透視図を示す。 いくつかの提案された態様に従ったフォトニック構造体を有する更なるμ－ＬＥＤの横断面図である。 左側に更なる光電子デバイスのより詳細な横断面図を、右側に光電子デバイスのより概略的な横断面図を示す。 平面状の表面とフォトニック構造体とを有するμ－ＬＥＤの横断面図である。 フォトニック構造体を有するμ－ＬＥＤの更なる構成例を横断面図で示したものである。 コンセプト案のいくつかの態様に従ったフォトニック構造体を有するμ－ＬＥＤの更なる構成例を横断面図で示したものである。 図２２３Ｄ～２２３Ｅに示した構造体のうちの１つの製造方法を一例として示した図である。 光整形と光変換とを同時に行うためのいくつかの態様に従ったμ－ＬＥＤと変換素子とを備えた光電子構造素子の平面図と断面図である。 コンセプト案のいくつかの態様に従った、更なる構成の光電子構造素子の横断面図である。 更なる構造素子の平面図と断面図である。 光整形と光変換とを行うためのいくつかの態様に従ったμ－ＬＥＤと変換素子とを備えた構造素子の横断面図である。 図２２９のＡは、提示されたコンセプトのいくつかの態様に従った、複数の発光ユニットとフォトニック構造体とを備えたμ－ディスプレイを平面図で示し、図２２９のＢは、提示されたコンセプトのいくつかの態様に従った、複数の発光ユニットとフォトニック構造体とを備えたμ－ディスプレイを平面図で示す。 図２３０のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第２の構成を平面図で示し、図２３０のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第２の構成を平面図で示す。 図２３１のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体の複数のμ－ＬＥＤを備えたμ－ディスプレイの第３の構成を平面図で示し、図２３１のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体の複数のμ－ＬＥＤを備えたμ－ディスプレイの第３の構成を平面図で示す。 図２３２のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第４の構成の一部を平面図で示し、図２３２のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第４の構成の一部を平面図で示す。 図２３３のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第５の構成を平面図で示し、図２３３のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第５の構成を平面図で示す。 図２３４のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第６の構成を平面図で示し、図２３４のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第６の構成を平面図で示す。 図２３５のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第７の構成を平面図で示し、図２３５のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体を有するμ－ディスプレイの第７の構成を平面図で示す。 図２３６のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第８の構成を平面図で示し、図２３６のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第８の構成を平面図で示す。 図２３７のＡは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第９の構成を平面図で示し、図２３７のＢは、提示されたコンセプトのいくつかの態様に従った、フォトニック構造体のμ－ディスプレイの第９の構成を平面図で示す。 本発明によるデバイスの更なる変形例の横断面図を示す。 ３次元フォトニック構造体の偏光素子が施与された光出射面を有するエミッタユニットを備えた光電子構造素子の配置構造である。 複数の螺旋状の構造要素を有する３次元フォトニック構造体を表した図である。 エミッタユニットと、３次元フォトニック構造体を有する偏光素子とを備えた光電子構造素子の更なる構成例を示す図である。 エミッタユニットと、変換材料が充填された３次元フォトニック構造体とを有する光電子構造素子を示す図である。 特定の遠方界を発生させるためのフォトニック構造体を有するエミッタユニットを備えた配置構造の第１の変形例の透視図である。 提案された原理の更なる態様を説明するための、エミッタユニットを備えた配置構造の第２の変形例を切断図である。 前の２つの図に従った複数の配置構造を示す図である。 定義された遠方電界を発生させるためのフォトニック構造体を有するエミッタユニットを備えた配置構造の第３の変形例の透視図である。 前図の１つに従った配置構造を備えた表面トポグラフィー検知システムのブロック図を示す。 さまざまな態様および基本原理を説明するための、μ－ディスプレイを利用した拡張現実グラスの一例を示す。 コンセプト案のいくつかの態様に従った、湾曲した光面の光案内コンセプトの第１の構成例を示す図である。 非平面状のＩＣ基板上に個別のμ－ＬＥＤを設けた光案内コンセプトの構成例を示す拡大部分図である。 更なる観点に従ったモノリシック画素化チップを備えた光の案内の第３の構成を示す図である。 いくつかの態様を有する光の案内の第４の構成例を示す図である。 提示されたコンセプトのいくつかの態様に従った、前述の構成のうちの１つの更なる設計を示す図である。 追加の光整形構造体を有する、図２５０の例の更なる構成を示す図である。 図２５３の構成の補足図であり、ビーム経路にフォトニック構造体を配置したものである。 図２５２に関する例に基づく更なる構成を示す図である。 図２５２に関する例に基づく更なる構成を示す図である。 段差状の基板の一構成を示す平面図である。 オプトチップの周囲に反射型の周回構造を設けた構成形態を示す図である。 基板の湾曲した面上に配置されたナノロッドと駆動制御部とを組み合わせた図である。 高いフィルファクターを有するＲＧＢ画素付きマトリクスを示す図である。 従来の投影ユニットにおけるビーム案内の概略図である。 コンセプト案のいくつかの態様に従った、小さなフィルファクターを有する実装されたＲＧＢ画素付きマトリクスの構成を示す図である。 図２６１および１０３Ａの構成例の特徴を有する構成を組み合わせた平面図を示す。 図２６１および１０３Ａの構成例の特徴を有する構成を組み合わせた横断面図を示す。 本明細書で提示されているコンセプトのいくつかに従った、μ－ＬＥＤ配置構造により実現されたＲＧＢ画素付きマトリクスの更なる構成の平面図である。 本明細書で提示されているコンセプトのいくつかに従った、μ－ＬＥＤ配置構造により実現されたＲＧＢ画素付きマトリクスの更なる構成の平面図である。 小さなフィルファクターを有する実装されたＲＧＢ画素付きマトリクスの更なる構成例を示す図である。 光整形構造が上に配置されたマトリクスの一構成形態の平面図である。 提案された原理のいくつかの態様に従った投影ユニットの概略図である。 前図の投影ユニットによる中間像の生成を概略的に示した図である。 図２６６のコリメーション光学系の色相関数を示す図である。 コンセプト案のいくつかの構成に従ったコリメーション光学系のメタレンズを示す図である。 コンセプト案のいくつかの態様を説明するための、複数のμ－ＬＥＤを集積させたモノリシックアレイの概略的な側面図である。 目の異なる空間分解能を考慮した、コンセプト案のいくつかの観点に従ったビーム案内のための配置構造の一構成例を示す図である。 前図の配置構造におけるビーム案内装置の概略図である。 提示されたコンセプトの更なる態様を説明するための、ビーム案内装置のための配置構造の更なる構成例を示す図である。 人間の目の異なる解像力を考慮に入れたビーム案内の配置構造の更なる構成例を示す図である。 図２７３に示した用途のためのμ－ディスプレイを表した図である。 コンセプト案に従ったビーム案内装置で光を生成するためのμ－ディスプレイのさまざまな可能性を示す図である。 ビーム案内装置をμ－ディスプレイの一構成と関連付けた更なる可能性を示す図である。 一部の用途で使用可能であり、本明細書で開示されているμ－ディスプレイの構成により発光面を形成することができるクロマティックキューブの図である。 図２７２、２７３または２７４のデバイスの結像光学系の上流、下流または上記結像光学系と統合され得るビームシステムの構成を示す図である。 図２７２、２７３または２７４のデバイスの上流、下流または結像光学系と統合され得るビームシステムの構成を示す図である。 提案された原理のいくつかの態様に従ったライトフィールドディスプレイの第１の構成例のための配線図である。 第１のラスターサブ画像と第２のラスターサブ画像とを組み立てて、網膜に投影されるラスター画像にする図を示す。 六角形の輪郭を有する第２の画素画像を示す図である。 コンセプト案のいくつかの態様に従った、切り替え可能なブラッググレーティングを有する調整光学系を示す図である。 コンセプト案のいくつかの態様に従った、切り替え可能なブラッググレーティングを有する調整光学系を示す図である。 提案された原理によるライトフィールドディスプレイに適したアルバレスレンズ配置構造の調整光学系を示す図である。 提案された原理によるライトフィールドディスプレイに適したモアレレンズ配置構造の調整光学系を示す図である。 コンセプト案に従った動的眼球運動検出装置およびライトフィールドディスプレイの調整光学系のレギュレーション装置の一構成を示す図である。 更なるコンセプトのいくつかの態様に従った１次元画素アレイのいくつかの例を示す図である。 コンセプト案のいくつかの態様に従った画素行の回転の例を示す図である。 新しい光の生成と案内のコンセプトを示す画素アレイの更なる構成を示す図である。 提案された原理による２つの画素アレイを有する画素マトリクスの一構成を示す図である。 新しい光の生成と案内のコンセプトを説明するために、異なる色の複数の列を有する画素アレイの第３の構成を示す図である。 提案された原理による、異なる色のための列を有する画素アレイの更なる構成を示す図である。 基板上にフォトニック構造体を有する図２９０の画素行の横断面図を示す。 基板上にフォトニック構造体を有する図２９０の画素行の平面図を示す。 冗長なμ－ＬＥＤで構成された画素行の更なる構成例を示す図である。 冗長なμ－ＬＥＤで構成された画素行の更なる構成例を示す図である。 提案された原理による、異なるサイズおよび周波数の複数のサブ画素を有する画素アレイの構成の例を示す図である。 提案された原理による、異なるサイズおよび周波数の複数のサブ画素を有する画素アレイの構成の例を示す図である。 色の異なる３列の画素を互いにオフセットして配置した画素マトリクスの更なる構成を示す図である。 １次元画素アレイのコンセプト案のいくつかの態様に従って画像を生成するための光学系の構成例を示す図である。 デュアルゲートトランジスタの一構成例を横断面図で示したものである。 デュアルゲートトランジスタの２つの平面図である。 閾値電圧のトップゲート電圧への依存関係を表した図である。 提示されたコンセプトによるいくつかの態様を有するμ－ＬＥＤ用の駆動制御回路の第１の構成例を示す図である。 更なる態様を有するμ－ＬＥＤ用の駆動制御回路の第２の構成例を示す図である。 コンセプト案のいくつかの態様に従ったμ－ＬＥＤ用の駆動制御回路の第３の構成例を示す図である。 更なる態様を有するμ－ＬＥＤ用の駆動制御回路の更なる構成例を示す図である。 コンセプト案のいくつかの態様に従ったμ－ＬＥＤ用の駆動制御回路の更なる構成例を示す図である。 前図を補足する更なる構成例を示す図である。 いくつかの態様に従ったμ－ＬＥＤ用の駆動制御回路の第５の構成例を示す図である。 態様を説明するためのＳＲＡＭ６Ｔセルの回路図である。 いくつかの態様を説明するためのドライバ回路の回路図である。 提案されたいくつかの態様に従ったデジタル素子と画素アレイとを備えたディスプレイの概略図である。 暗色画素のクロックフローを説明するための回路図である。 いくつかの態様に従った、画素ストリームのグローバルバイアスを表した図である。 図３０５の構成形態に従ったいくつかの信号を用いた信号タイミング図である。 省スペース化されたドライバ回路の更なる構成形態を示す図である。 同様に省スペース化された更なるドライバ回路の構成を示す図である。 いくつかの態様に従った調光駆動制御のいくつかの態様を説明するための、２つのμ－ＬＥＤ用のドライバ回路の概略図である。 図１８４の構成のμ－ＬＥＤモジュールを用いた調光駆動制御の構成を示す図である。 異なるコンデンサ電圧を関数とするＬＥＤに流れるＬＥＤ電流の図である。 比較的高い第１の電圧信号で駆動制御したときのＬＥＤ付き照明ユニットの輝度を示す概略図である。 比較的低い第１の電圧信号で駆動制御したときのＬＥＤ付き照明ユニットの輝度を示す更なる概略図である。 本明細書で提示されているコンセプトのいくつかの態様に従った、コンデンサ電圧用に選択された電圧の関数として、ＬＥＤ付き照明ユニットの平均光出力を示す図である。 μ－ＬＥＤ用のＰＷＭ供給回路の主要構成を示すブロック図である。 提案された原理によるμ－ＬＥＤ用のＰＷＭ供給回路の一構成例を示す図である。 動作状態にある図３１７の構成を、信号の流れに関する追加情報とともに示した図である。 ２つの単純なスイッチングデバイスの概略図である。 図３１７に示した信号点を有する提案された構成の信号タイミング図である。 μ－ＬＥＤディスプレイの発光デバイスのオン／オフ比を制御するのに適したアナログランプベースの制御回路の例示的な構成を示す図である。 図３２１に従ったコンセプトのさまざまな信号による信号タイミング図である。 冗長なμ－ＬＥＤと、μ－ＬＥＤを分離するための溶断ヒューズとを備えた画素セルの回路関連の図である。 μ－ＬＥＤの欠陥を補償することができる、冗長なμ－ＬＥＤを備えた回路の更なる構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、冗長なμ－ＬＥＤを備えた回路の第３の構成例を示す図である。 欠陥のあるμ－ＬＥＤを交換することができる、冗長なμ－ＬＥＤを備えた回路の第４の構成例を示す図である。 冗長なμ－ＬＥＤを備えた回路の第５の構成例である。 μ－ＬＥＤの欠陥を補償する、冗長なμ－ＬＥＤを備えた回路の第６の構成例を示す図である。 上で提示されている回路のうちの１つによって駆動制御される画素セルをテストして構成する方法の一構成を示す図である。 本願で開示されている原理に従ったスロットアンテナのコンセプト案の態様に従って、μ－ＬＥＤを駆動制御してテストするための回路を示す図である。 いくつかの態様に従った、別のμ－ＬＥＤコンセプトによる駆動制御の一構成を示す図である。 本明細書で提示されているμ－ＬＥＤコンセプトを用いた駆動制御の更なる構成を示す図である。 コンセプト案のいくつかの態様に従った、モノリシックＩＣを備えたモノリシック画素アレイからなるディスプレイ装置の一構成例を示す図である。 提案されたディスプレイ装置の前述の構成を、可能な光路を描写して横断面図で示したものである。 モノリシック画素アレイとＩＣとを備えた提案されたディスプレイ装置の第２の構成例を横断面図で示したものである。 提案された原理の更なる態様に従う提案されたディスプレイ装置の第３の構成例を横断面図で示したものである。 追加の光案内手段を設けた、提案されたディスプレイ装置の第４の構成例を横断面図で示したものである。 本開示の更なる態様を有する提案されたディスプレイ装置のうちの１つにおいて、電荷キャリアの位置を改善するための代替的な構成を示す図である。 本開示の更なる態様を有する提案されたディスプレイ装置のうちの１つにおいて、電荷キャリアの位置を改善するための代替的な構成を示す図である。 形状とサイズの要件を考慮した、１つ以上のＬＥＤ用の制御回路の代替的な構成の概略図を示す。 形状とサイズの要件を考慮した、複数のμ－ＬＥＤ用のドライバ回路の代替的な構成の概略図を示す。 図３３９Ａで使用されたＯＲゲートの代わりに、例えばコンパレータで使用することができるコンパレータ回路の一構成を示す図である。 出力信号を生成するために使用される各種カウンタワード１Ｄ～３Ｄとメモリレジスタのタイミング図である。 μ－ＬＥＤ表示部の配置構造の側面図である。 図３３９Ａおよび図３４０Ａの構成に従ったさまざまなセクションの相互接続のさまざまな例を示す図である。 μ－ＬＥＤドライバのアナログ部に使用されるアモルファスシリコンを用いたオフセット型の反転トランジスタの一例を示す図である。 μ－ＬＥＤドライバ回路に適したポリシリコントランジスタのいくつかの例を示す図である。 μ－ＬＥＤまたはＬＥＤ表示部の回路図である。 さまざまなサブマトリクスに分割されたμ－ＬＥＤ表示部の回路図である。 表示部の画素内のＬＥＤ用のドライバ回路の従来のアプローチを示した図である。 ディスプレイでの使用に適した従来の列ドライバの一構成を示す図である。 ディスプレイでの使用に適した従来の行ドライバの一構成を示す図である。 量子井戸構造を有する半導体層スタックの一構成を示す図である。 ２つのテールライトとセンターハイマウントブレーキライトとを備えた自動車の後部の概略図である。 図３１９に示した左側のテールライトの異なる領域の概略的な平面図である。 左側のテールライトと車両本体の概略的な横断面図である。 センターハイマウントブレーキライトのμ－ＬＥＤアレイの概略的な平面図である。 自動車のリアウインドウパネルとセンターハイマウントブレーキライトの概略的な横断面図を鉛直方向の断面平面で示した図である。 自動車のリアウインドウパネルとセンターハイマウントブレーキライトの概略的な横断面図を水平方向の横断面平面で示した図である。 車両本体の外側にディスプレイを備えた自動車の概略的な側面図である。 図３２５に示したディスプレイのμ－ＬＥＤアレイを平面図で概略的に示した図である。 図３２５および３２６に示した車両本体およびディスプレイの概略的な横断面図を鉛直方向に延びる横断面平面で示した図である。 ヘッドライナーを備えた自動車の室内図である。 センターコンソールを備えた自動車の室内図である。 運転者の視点から見た自動車のＡピラーにディスプレイを備えた自動車の室内図である。 運転者の視点から見た出力装置を組み込んだＡピラーを備えた自動車の室内図である。 自動車のドアの内側にステータスディスプレイを配置した自動車の室内図である。 提案されたいくつかの態様に従って、例えば、大面積の表示部で使用するための、または湾曲した面上でも使用するための、表示部の一構成例を横断面図で示したものである。 あるビューにおける表示セグメントの一構成例を示す図である。 あるビューにおける表示セグメントの一構成例を示す図である。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 コンセプト案のさまざまな態様による表示デバイスの一構成例を横断面図で示したものである。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 提案された表示デバイスの構成で実現可能な、あるビューにおける表示セグメントの構成例を示す図である。 キャリアの構成例を平面図で示したものである。 キャリアの構成例を平面図で示したものである。 表示デバイスを製造するための一構成例におけるポジションを示す図である。 表示デバイスを製造するための一構成例におけるポジション示す図である。 表示デバイスを製造するための一構成例におけるポジション示す図である。 表示デバイスを製造するための一構成例におけるポジション示す図である。

これに関して図１５３Ａに示す例では、まず、さまざまな半導体製造プロセスによってエピタキシャル層が作製されたウェハ１２が提供され、ウェハ１２から個々のμ－ＬＥＤ１６が形成される。いくつかの態様では、μ－ＬＥＤは、動作時に異なる色や波長を発することができる。ここでそれを示すのが、色合いの違いである。μ－ＬＥＤは、例えば取り付けや転写を容易にできるように、少なくともその下面および／または上面が平坦に形成されている。製造プロセスの一環として、μ－ＬＥＤ１６をウェハ１２から機械的に分離することができる。これは、いわゆる犠牲層（例えば、図１５０ＡのＡ）～Ｄ）ならびに図１４８ＢのＪ）、図１４９ＢのＪ）および図１５１ＢのＪ）を参照）を除去することによって行われ、場合によっては１つ以上のリリース層が加えられる。

図１４８Ａおよび図１４８ＢのＡ）～Ｊ）は、μ－ＬＥＤを支持する支持構造体を有するμ－ＬＥＤの製造方法の第１の構成例を示している。ここではμ－ＬＥＤの製造方法を簡略化して示している。これに関連して、本明細書で開示されている措置により方法を補足し、拡張することができる点に留意すべきである。

図１４８ＡのＡ）は、ここではＧａＡｓを有する基板３上に、まずＡｌＧａＡｓの犠牲体（Opferschaft）を施与するステップを示している。次いで、この犠牲体上に機能性層スタック１をエピタキシャル成長させ、この光学活性層スタック１は、少なくとも１つの量子井戸または他の光学活性構造１３を有している。それに加えて、層スタックは、異なるドーピングが施された２つの層１５および１７を含んでいる。ここで、ｎ型ドープ半導体層１５は、犠牲層１１に設けられている。次いで、基板３に面していない機能性層スタック１の側に、第１の導電性コンタクト層５が堆積される。これは、例えばＩＴＯ（酸化インジウムスズ）を有していてもよい。

図１４８ＡのＢ）は、基板３に面していない機能性層スタック１の主表面側の第１の導電性コンタクト層５に対して、第１のリソグラフィ処理を行うステップを示している。特に、第１のマスキング層１９が第１の導電性コンタクト層５に施与されるが、支持構造体９を作製するために、第１の導電性コンタクト層５の領域が第１のマスキング層１９によって覆われずに残る。次いで、層シーケンスのこの側から、覆われていない領域で、第１の導電性コンタクト層５、機能性層スタック１、犠牲層１１および基板３の一部をエッチング除去することで、横断面図に示す凹部が形成される。側壁は非常に急勾配であるか、または実質的に垂直に傾斜している。

図１４８ＡのＣ）は、層シーケンスのエッチング除去された領域に支持構造体９を形成するステップを示している。このために、気相の材料が堆積されるが、この材料は、マスキング１９を越えて延在し、マスキング層の高さでウェブ９の材料に小さな凹部が残るまでトレンチを埋める。この凹部は製造上のものであり得、例えば、凹部が完全に埋まるまで材料を施与することで、任意に省いてもよい。マスキング９上の過剰に厚い材料の層は、ＣＭＰまたは他のプロセスによって再び適切に薄くすることができる。

図１４８ＡのＤ）は、マスキング層１９および層９自体の材料を除去した後の更なる態様を示している。この場合、第２のフォトマスク２１が施与され、犠牲層にアクセスするために第２の領域にパターニングされる。支持構造体とパターニング部との間の領域がμ－ＬＥＤを形成する。パターニング後、新たに層５と層１とを介して犠牲層１１までエッチングが行われる。その結果、図１４８ＢのＪ）に示した構造が得られる。ここでは、μ－ＬＥＤの寸法を規定するために、エッチングプロセスによってトレンチなどを形成することができる。

図１４８ＡのＥ）は、エッチングプロセス後の構造を示しており、ここでは、犠牲層１１が層シーケンスから除去され、特にウェットケミカルエッチングにより除去されている。その後、機能性層スタック１は、基板３に取り付けられた支持構造体９によって支持される。最後のステップでは、除去された犠牲層１１の領域で基板３に面している機能性層スタック１の側に、第２の導電性コンタクト層７が設けられる。第２の導電性コンタクト層７の材料は、ＩＴＯ（酸化インジウムスズ）を有していてもよい。犠牲材料がエッチング除去された領域では、第２の導電性コンタクト層７をスパッタリングによって施与することができる（図１４８ＡのＦ）を参照）。このようにして、基板３と機能性層スタック１との間の空間にアクセスすることができる。さらに、第２の導電性コンタクト層７を設ける際には、機能性層スタック１のフランク部だけでなく、基板３の露出部の領域も覆うことができる。同様に、場合によっては気相からの蒸着、電気めっきによる施与または他の技法も考えられる。

構造体の下側のコンタクト７が完成した後、フランク部の導電性材料、特にトレンチの領域の導電性材料が再び除去される。このようにして作製された構造を図１４８ＢのＧ）に示している。図１４８ＢのＨ）は、導電性材料を含まない機能性層スタック１のフランク部をパッシベーション層２３で覆うステップを示している。これは任意である。さらに、第２のマスキング層２１を除去した。さらに、第２の導電性コンタクト層７の導電性材料で覆われた基板３の上に、更なるパッシベーション層２５を作製することもできる。

このようにして作製された構造体は、今度は前述のスタンプまたは他の転写ツールを使って支持構造体から分断することができる。層スタック１のフランク部は、ここでもさらにパッシベーション層２３で覆われている。図１４８ＢのＪ）は、このようにして製造されたμ－ＬＥＤを分断するステップを平面図として再度示したものである。大きな矢印は支持構造体９の分断を表し、ギザギザの部分は破断点２９を表している。

更なる構成例を図１４９ＡのＡ）～Ｆ）および図１４９ＢのＧ）～Ｊ）に示している。図１４９ＡのＡ）～Ｆ）は、図１４８ＡのＡ）～Ｆ）と同じステップを示している。図１４８ＢのＧ）に示すステップとは対照的に、図１４９ＢのＧ）では、機能性層スタック１のフランク部に堆積された導電性材料が除去される。次いで、パッシベーションの前に、またはパッシベーションの代わりに、フランク部に金属を堆積させて拡散させる。この材料は、特にＺｎであってもよい。これは層スタックの縁部領域に拡散して、そこでバンド構造を変化させ、欠陥密度の高いこの領域から電荷キャリアを遠ざけるようにする。結果このようにして、機能性層スタックにおける電荷キャリアの非放射再結合が低減される。これに続いて、図１４８ＢのＨ）～Ｊ）と同じ図１４９ＢのＨ）～Ｊ）によるステップが行われる。

図１５０Ａおよび図１５０Ｂは、支持構造体を有するμ－ＬＥＤを製造するための提案された方法の第３の構成例を示している。

図１５０ＡのＡ）は、ＧａＡｓ基板３においてＡｌＧａＡｓの犠牲層１１上に機能性層スタック１をエピタキシャル的に施与したステップを示している。機能性層スタック１と犠牲層１１との間には、例えばＩｎＧａＡｌＰを有しかつ犠牲層１１に比べて比較的薄い第２の支持層２４が同様にエピタキシャル形成されている。これまでの構成と同様に、層２４および犠牲層に隣り合う層スタック１のドープされた半導体層はｎ型にドープされている。第２の半導体層１７はｐ型にドープされている。続いて、ここでは示されていない第１の導電性コンタクト層５が、基板３に面していない機能性層スタック１の側、特に主表面側に設けられる。この場合、当該コンタクト層５は、例えばＩＴＯ（酸化インジウムスズ）を有していてもよい。

図１５０ＡのＢ）は、基板３に面していない機能性層スタック１の主表面側に、第１のリソグラフィ処理を行うステップを示している。このために、第１のマスキング層１９が機能性層スタック１の第２の半導体層１７に設けられるが、支持構造体９を作製するために、機能性層スタック１の外縁領域が第１のマスキング層１９によって覆われずに残る。層シーケンスのこの側から、これらの覆われていない縁部領域で、機能性層スタック１、第２の支持層２４および犠牲層１１を基板３まで、特にＩＣＰ（誘導結合プラズマエッチング）によってエッチング除去することができる。最後に、第１のマスキング層１９を再び除去する。このようにして形成されたトレンチは、本体の四方を囲むように広がることができ、こうしてトレンチで区切られた１つ以上のμ－ＬＥＤ構造が形成されるようになる。

図１５０ＡのＣ）は、支持構造体９を提供するために、第１の支持層２０を、基板３、層シーケンスの露出した縁部領域および基板３に面していないμ－ＬＥＤ１の主表面に形成するプロセスの更なるステップを示している。例えば気相から堆積されてエピタキシャル成長させられた支持層２０の材料はＩｎＧａＡｌＰを有している。支持層２０は、層シーケンスを少なくとも一方の側で基板３まで包んでおり、したがって、支持層２０は、第２の主表面側から少なくとも一方の側部フランクを越えて基板まで延在している。最後に、基板３に面していない第１の支持層２０の主表面に、第２マスキング層２１を施与する。層シーケンスの外縁領域は、第２のマスキング層２１によって覆われずに残る。

図１５０ＡのＤ）は、第２のマスキング層２１によって覆われていない層スタック１の外縁領域、第２の支持層２４および犠牲層１１が、特にエッチングによって、基板３まで除去されているステップを示している。このようにして、層スタックのこの側から、犠牲層１１へのアクセスが形成される。図１５０ＡのＤ）で第２のマスキング層２１が再び除去された後も、第２のマスキング層２１で覆われた領域はそのままである。

図１５０ＡのＥ）は、犠牲層１１を層シーケンスから除去するステップ、特にウェットケミカルエッチングにより除去するステップを示している。この除去は、ステップ図１５０ＡのＤ）で露出した層シーケンスの外縁領域から行われる。その後、機能性層スタック１は、第１の支持層２０と第２の支持層２４とによって支持され、ここで、第１の支持層２０は基板３に取り付けられている。このようにして、犠牲層１１がなくても機能性層スタック１を支持する支持構造体９が提供される。

図１５０ＢのＦ）は、第１の導電性コンタクト層５と第２の導電性コンタクト層７とが形成される構造体を示している。この場合、基板３に面していない第１の支持層２０の側に設けられる導電層が形成され、この第１の支持層２０は、機能性層スタック１に支持的かつ導電的に設けられている。導電層は、除去された犠牲層１１の領域において、基板３に面している機能性層スタック１の側の第２の支持層２４にも設けられている。導電層の材料は、ＩＴＯ（酸化インジウムスズ）を有していてもよい。特に、犠牲層１１がエッチング除去された領域では、スパッタリングにより導電層を設けてもよい。このようにして、基板３と機能性層スタック１との間の空間を容易に実現することができる。さらに、導電層を設ける際には、機能性層スタック１のフランク部だけでなく、基板３の露出領域の少なくとも一部を覆うこともできる。

図１５０ＢのＧ）は、機能性層スタック１のフランク部に堆積された導電性材料を少なくとも部分的に除去し、特にエッチング除去することで、基板３に面していない側の第１の導電性コンタクト層５を、基板３に面している機能性層スタック１の側の第２の導電性コンタクト層７から電気的に分離して作製するステップを示している。このようにして、接触された機能性層スタック１が形成される。

図１５０ＢのＨ）は、第３のマスキング層３１を除去したステップを示している。機能性層スタック１は、支持構造体９を用いて基板３に取り付けられている。第１の導電性コンタクト層５を用いて補強された第１の支持層２０は、第２の支持層２４によって安定化および保護された機能性層スタック１と相互作用して取り付けられる。リフティングヘッド２７を使って、接触された、すなわち、コンタクト層５および７で間接的にコーティングされた機能性層スタック１をリフトアップし、それによって支持構造体９から分断することができる。参照符号２９は、電子構造素子もしくは接触された機能性層スタック１を基板３から引き離すことができる所定の破断点を表している。

図１５０ＢのＩ）は、特に図１５０ＡのＡ）～Ｅ）および図１５０ＢのＦ）～Ｈ）の横断面図とは対照的に、電気的コンタクトを有しかつ少なくとも１つの機能を提供する層スタック１を分断するステップを、今度は平面図として新たに示している。大きな矢印は支持構造体９の分断を表し、ギザギザの部分は破断点２９を表している。リフトアップ可能な電子構造素子、特にリフトアップ可能なマイクロ発光ダイオードが、いくつかの支持構造体９に、例えば、平面図において、構造素子の丸みを帯びた角部に取り付けられていてもよい。

図１５１Ａおよび図１５１Ｂは、提案された方法の第４の構成例を示している。図１５１ＡのＡ）～Ｄ）は、図１５０の前述の例のステップと同様のステップを示している。

図１５０ＡのＥ）とは対照的に、図１５１ＡのＥ）は、犠牲層１１の一部のみをウェットケミカル手段で除去するステップを示している。これにより、層２４の部分的な領域が露出し、ここに後でコンタクト層７が施与される。除去は、ステップ４ｄで露出した層シーケンスの外縁領域から行われる。その後、機能性層スタック１は、第１の支持層２０と第２の支持層２４とによって支持され、ここで、第１の支持層２０は基板３に取り付けられている。このようにして、犠牲層１１が完全になくても機能性層スタック１を支持する支持構造体９が提供される。

図１５１ＡのＦ）は、図１５１ＡのＥ）で犠牲層１１を部分的にのみ除去した状態で、第１の導電性コンタクト層５と第２の導電性コンタクト層７とを形成するステップを示している。このステップでは、基板３に面していない第１の支持層２０の側に設けられる導電層５が形成され、この第１の支持層２０は、機能性層スタック１に支持的かつ導電的に設けられている。導電層は、除去された犠牲層１１の領域において、基板３に面している機能性層スタック１の側にも広がっている。特に、犠牲層１１がエッチング除去された領域では、スパッタリングにより導電層を設けてもよい。このようにして、基板３と機能性層スタック１との間の空間を容易に実現することができる。さらに、導電層を設ける際には、機能性層スタック１のフランク部だけでなく、基板３の露出領域を導電性材料で覆うこともできる。

図１５１ＢのＧ）は、機能性層スタック１のフランク部に堆積した導電性材料を少なくとも部分的に除去するステップを示している。このように、基板３に面していない側の第１の導電性コンタクト層５は、基板３に面している機能性層スタック１の側の第２の導電性コンタクト層７から電気的に分離されている。

図１５０ＢのＨ）は、第３のマスキング層３１と残りの犠牲層１１とを除去した後の構造体を示している。これらはいずれも異なるエッチングプロセスによって除去することができる。機能性層スタック１は、支持構造体９を用いて基板３に取り付けられている。第１の導電性コンタクト層５を用いて補強された第１の支持層２０は、第２の支持層２４によって安定化および保護された機能性層スタック１と相互作用して取り付けられる。図１５１ＢのＩ）には、所定の破断点２９が示されている。図１５１ＢのＪ）は、電気的コンタクトを有するμ－ＬＥＤ１を分断するステップの平面図を示している。構成に応じて、支持構造体がこのようなμ－ＬＥＤを複数個保持することで、μ－ＬＥＤが一緒にまたは連続して転写装置でリフトアップされるようにすることができる。

図１７９Ａおよび図１７９Ｂは、μ－ＬＥＤ１とモジュール領域１１との間の第２のアンカー要素１３および第２のリリース要素２３の配置の構成例を示しており、モジュール領域１１は、ここでは代替的に完全なキャリア基板３として構成されている。μ－ＬＥＤ１のための第２のアンカー要素１３は、数、サイズおよび分布が異なっていてもよい。そのため、例えば、μ－ＬＥＤ１のサイズに応じてリリースプロセスを最適化し、付着力をリフトアップ力に対して互いに正しい比率で選択できようにする。それに応じて、第２のリリース要素２３は、第２のアンカー要素１３に当接している。さらに、アンカー要素１３およびリリース要素２３は、キャリア基板３であるモジュール領域１１上に配置されている。モジュール領域１１の主表面は、リリース要素２３の主表面よりも大きいか、またはこれに等しい。

図１７９ＡのＡ）は、第２のアンカー要素１３が、μ－ＬＥＤ１に対してより小さな主表面を形成し、μ－ＬＥＤ１の角部の縁部領域でμ－ＬＥＤ１に部分的に配置されている、構成例を示している。第２のリリース要素２３は、μ－ＬＥＤ１と比較して大きな主表面を有し、第２のリリース要素２３が第２のアンカー要素１３を少なくとも部分的に縁取るようにμ－ＬＥＤ１上に配置されている。

図１７９ＡのＢ）は、２つの第２のアンカー要素１３が、それぞれμ－ＬＥＤと比較して小さな主表面を形成し、μ－ＬＥＤ１の対向する角部の縁部領域に配置されている更なる構成を示している。第２のリリース要素２３は、μ－ＬＥＤと比較して大きな主表面を有し、第２のリリース要素２３が第２のアンカー要素１３を少なくとも部分的に縁取るようにμ－ＬＥＤ１上に配置されている。図１７９ＡのＣ）は、第２のアンカー要素１３が、μ－ＬＥＤ１と比較して小さい主表面を形成し、μ－ＬＥＤ１のコア領域においてμ－ＬＥＤ１上に完全に配置されている、更なる構成例を示している。第２のリリース要素２３は、第２のアンカー要素１３を完全に縁取っている。

最後に、図１７９ＢのＤ）は、複数のμ－ＬＥＤ１が互いに一列に配置されている、更なる構成例を示している。２つの第２のアンカー要素１３は、それぞれμ－ＬＥＤ１と比較して小さな主表面を形成し、それぞれμ－ＬＥＤ１の対向する角部の縁部領域に部分的に配置されている。各アンカー要素１３は、並置された２つのμ－ＬＥＤ１上に配置されており、μ－ＬＥＤ１によって覆われていない表面領域を有している。第２のリリース要素２３は、すべてのμ－ＬＥＤ１に対してより大きな主表面を有し、第２のリリース要素２３が第２のアンカー要素１３を完全に縁取るようにμ－ＬＥＤ１上に配置されている。

図１７９ＢのＥ）は、１２個の第２のアンカー要素１３が一緒になってμ－ＬＥＤ１よりも小さい主表面を形成し、マトリクス状にμ－ＬＥＤ１の内側領域に配置されている、更なる構成例を示している。第２のリリース要素２３は、μ－ＬＥＤ１よりも大きな主表面を有し、第２のアンカー要素１３を完全に縁取っている。さらに、アンカー要素１３およびリリース要素２３は、代替的にウェハ３であってもよいモジュール領域１１上に配置されている。モジュール領域１１の主表面は、リリース要素２３の主表面よりも大きいか、またはこれに等しい。

図１７９ＢのＦ）は、第２のアンカー要素１３が、μ－ＬＥＤ１と比較して大きな主表面を有し、そのコア領域においてμ－ＬＥＤ１上に完全に配置されている凸部を形成している、最終的な構成例を示している。第２のリリース要素２３は、μ－ＬＥＤ１よりも大きな主表面を有し、この第２のリリース要素２３が、第２のアンカー要素１３の凸部を完全に縁取り、第２のアンカー要素１３上に配置されるようにμ－ＬＥＤ１上に配置されている。モジュール領域１１の主表面は、第２のアンカー要素１３の主表面よりも大きいか、またはこれに等しい。リリース要素２３の主表面は、第２のアンカー要素１３の主表面に対応している。

Claims (1)

1. 配置構造であって、
   少なくとも１つの発光デバイス、特に少なくとも１つのμ－ＬＥＤであって、前記発光デバイスは、
   － 上側主表面と、前記上側主表面から間隔を空けて分離されている下側主表面とを有する導電性構造体と、
   － 前記導電性構造体の中に設けられた、幅と長さとを有するキャビティと、
   － 第１の主方向に沿った、前記キャビティ内に配置されかつ少なくとも前記上側主表面を超えて延在する半導体層スタックと
   を含み、前記半導体層スタックは、
   ・ 活性層と、
   ・ 第１の電気的コンタクトと、
   ・ 第２の電気的コンタクトと
   を有し、
   － 前記キャビティの長さは、実質的に動作中に放出された光の波長のｎ／２に基づいており、ｎは自然数である、
   少なくとも１つの発光デバイス、特に少なくとも１つのμ－ＬＥＤ；
   および／または
   － 第１の導電性半導体層、活性層および第２の導電性半導体層を有する３次元発光ヘテロ構造体を含む、少なくとも１つのμ－ＬＥＤまたは光電子半導体配置構造であって、
   － 前記発光ヘテロ構造体は、アルミニウムガリウムヒ素および／またはアルミニウムガリウムインジウムリンおよび／またはアルミニウムガリウムインジウムリンヒ素を含み、
   － 前記発光ヘテロ構造体は、ガリウムヒ素（１１１）Ｂエピタキシャル基板上に選択的にエピタキシャルに堆積させられた、｛１１０｝の方位を持った側面を含む付形層上での成長により、３次元的に形成されており、任意に平坦な上面{１１１}（１０）を提供され得る、
   少なくとも１つのμ－ＬＥＤまたは光電子半導体デバイス；
   および／または
   － 少なくとも２つのμ－ＬＥＤ、特にμ－ＬＥＤのアレイであって、それぞれのμ－ＬＥＤが、ｎ型ドープ層とｐ型ドープ層との間で発光に適した活性層を形成し、
   － ２つの隣接して形成されたμ－ＬＥＤの間で、層シーケンスの材料が、ｎ型ドープ側およびｐ型ドープ側からクラッド層までもしくはクラッド層内まで、または活性ゾーンまでもしくは少なくとも部分的に活性ゾーン内まで中断もしくは除去されることで、最大厚さｄＣの材料遷移部が形成されるようにし、その結果、前記材料遷移部における電気的および／または光学的な導電性が低減される、
   少なくとも２つのμ－ＬＥＤ、特にμ－ＬＥＤのアレイ；
   および／または
   － ベースモジュールを提供する少なくとも１つの層スタックを有するμ－ＬＥＤモジュールであって、前記層スタックは、キャリア、特に成長用キャリア上に形成された第１の層を有し、前記第１の層上には活性層が形成され、前記活性層上には第２の層が形成されており、ここで、第１のコンタクトが、前記キャリアに面していない前記第２の層の表面領域に接続されており、第２のコンタクトが、前記キャリアに面していない第１の層の表面領域に接続されており、
   － 任意に、このデバイスは、占有可能な場所にμ－ＬＥＤの行と列とを有する、第１のキャリア上に形成された全体的に平面なターゲットマトリクスを含み、
   － １つ以上のμ－ＬＥＤモジュールが、前記占有可能な場所に対応するサイズの少なくとも２つのコンポーネントを含み、
   前記μ－ＬＥＤモジュールは、前記ターゲットマトリクスにおいて、コンポーネントで占有されていない多数の場所が残るように、前記第１のキャリアに位置決めされ、電気的に接続されており、前記場所には、少なくとも部分的にそのつど少なくとも１つのセンサー素子が位置決めされ、電気的に接続されている、
   μ－ＬＥＤモジュール；
   および／または
   － μ－ＬＥＤ配置構造であって、前記μ－ＬＥＤ配置構造は、活性層を中に配置して含む多面体またはプリズムの形状を有するコーティングされた材料ボリュームの組み合わせを含み、かつ
   特定の色の発光のために、この色に合わせられた変換材料が、１つの組み合わせの材料ボリュームの間に形成されていることを特徴とする、μ－ＬＥＤ配置構造
   を含む、配置構造であって、
   － 前記μ－ＬＥＤの前記活性層は、少なくとも１つの量子井戸を有し、前記活性層の中心領域が、前記活性層の第２の領域によって横方向に取り囲まれており、前記第２の領域のバンドギャップは前記中心領域のバンドギャップよりも大きく、前記第２の領域にはドーパントが導入されており、前記ドーパントは、前記第２の領域に位置する前記活性層の少なくとも１つの量子井戸に量子井戸インターミキシングを生成し、
   かつ／または
   － 前記μ－ＬＥＤは、少なくとも前記μ－ＬＥＤを有するアレイの一部であり、前記μ－ＬＥＤは縦型に作製され、前記基板の一方の側における発光体の第１のコンタクトが、前記第１のコンタクト領域に接続されており、
   － 前記基板と同じ側で、前記基板に面していない前記発光体の第２のコンタクトが、透明なコンタクト層と第１の金属ミラー層とによって第２のコンタクト領域に接続されており、
   － リフレクタ構造体が前記発光体を取り囲み、前記リフレクタ構造体には、第２の金属ミラー層が設けられており、
   かつ／または
   － 少なくともμ－ＬＥＤが、画素素子の平坦なキャリア基板上に配置され、光がキャリア基板平面を横切って前記キャリア基板から離れる方向に放出されるように構成されており、
   － 前記μ－ＬＥＤは、前記キャリア基板から離れる方に向かう上側に電気的コンタクトを有し、
   － 前記画素素子は、前記少なくとも１つのμ－ＬＥＤの上面に、前記少なくとも１つのμ－ＬＥＤの前記電気的コンタクトに電気的に接続された少なくとも部分的に導電性の平坦な接点層を有し、
   － 前記接点層は、前記少なくとも１つのμ－ＬＥＤが発する光に対して少なくとも部分的に透明に構成されており、前記接点層上には、前記接点層に電気的および平面的に接続されている導体トラックが設けられており、
   － 前記導体トラックの電気伝導率が、前記接点層の電気伝導率よりも大きく、
   かつ／または
   前記μ－ＬＥＤは、基板の片面に固定されており、
   － 前記基板とは反対側の面上に第１の電気的コンタクトを有し、前記第１のコンタクトは、前記基板の表面の電気制御用コンタクト上にミラーコーティングによって電気的に接続されており、
   － 前記ミラーコーティングは、少なくとも１つのダイの方を向いた前記基板表面を少なくとも部分的に覆い、
   かつ／または
   － 前記μ－ＬＥＤは、ディスプレイのピクセルを生成するための画素素子のサブ画素であり、前記画素素子は、特に前記μ－ＬＥＤと更なるμ－ＬＥＤとによって、同色発光の少なくとも２つのサブ画素から形成されており、
   － 同一の画素素子の隣り合う２つのサブ画素の間にはサブ画素分離素子が設けられており、
   － 前記サブ画素分離素子は、それぞれのサブ画素の電気駆動制御に関して分離するように構成されており、かつそれぞれの場合において前記サブ画素が発する光に関して光学的に結合されているように構成されており、
   かつ／または
   － 前記デバイスは、前記基板上に画素をフィールド状に配置しかつ前記画素を電気的に接触させるための基板を有する画素フィールドを有し、
   － 前記基板は、少なくとも１つの画素のための一次コンタクトのセットを提供し、前記画素の一次コンタクトのセットは、サブ画素群を電気的に接触させるために設けられており、前記基板は、前記少なくとも１つの画素のための交換用コンタクトのセットを有し、
   － 前記画素の一次コンタクトには、前記サブ画素群が実装されており、
   － 前記サブ画素群は、欠陥のある非アクティブなサブ画素を有しており、
   － 前記画素の交換用コンタクトのセットの１つの交換用コンタクトに、欠陥のある非アクティブなサブ画素の代わりとして交換用サブ画素が実装され、
   前記発光デバイス、前記少なくとも１つのμ－ＬＥＤまたは前記少なくとも２つのμ－ＬＥＤ、前記μ－ＬＥＤ配置構造または前記μ－ＬＥＤモジュールの転写を改善するために、
   － 少なくとも２つのピックアップ要素が平坦なキャリア基板に対して設けられており、前記ピックアップ要素は、
   － 前記μ－ＬＥＤ、前記μ－ＬＥＤ配置構造、前記μ－ＬＥＤモジュールまたは前記発光デバイスを前記少なくとも２つのピックアップ要素の間で着脱可能に保持するように構成されているため、キャリア構造体面に対して垂直な方向に定義された最小力で前記μ－ＬＥＤを移動させることができ、
   － 少なくとも２つのピックアップ要素のうち、少なくとも１つのピックアップ要素が、隣接して配置された第２のμ－ＬＥＤを同時に保持および／または支持するように構成されており、
   かつ／または
   － 第１の密度でキャリア基板上にμ－ＬＥＤを生成し、
   － 第１の転写ステップを、前記第１の密度で中間基板上に前記μ－ＬＥＤを転写する第１の転写スタンプによって実行し、
   － 第２の転写ステップを、前記第１の密度のｎ分の１である第２の密度で前記中間キャリアからターゲット基板に転写する第２の転写スタンプによって実行し、前記ターゲット基板は、前記アレイのそれぞれの１つに対して、特に３色すべてに対して共通のアレイ領域を提供し、前記中間キャリアのサイズは、前記第２の転写スタンプのサイズと同じかそれよりも大きく、前記第２の転写スタンプのサイズは、前記アレイ領域と同じかそれのｋ分の１であり、
   ここで、前記配置構造は、
   － 特に極座標におけるディスプレイ用の画素アレイを含み、前記画素アレイは、
   － 複数の発光デバイス、μ－ＬＥＤ、μ－ＬＥＤ配置構造またはμ－ＬＥＤモジュールを有し、
   － 軸線上の始点を起点として当該始点を通るように少なくとも１行に配置されており、
   － 前記複数の画素素子は、高さと可変の幅とを有し、前記画素素子の幅は、前記始点から離れていくと実質的に増加するようになっており、
   前記配置構造は、さらに、
   － 行と列とに配置された複数の画素構造を有し、前記画素構造は
   － 第１の基板構造（Ｉ）であって、前記基板構造の中または上にμ－ＬＥＤ、μ－ＬＥＤ配置構造、μ－ＬＥＤモジュールまたは発光デバイスが配置されている第１の基板構造（Ｉ）を有し、前記第１の基板構造のエッジ長さは５０μｍ未満、特に２０μｍ未満であり、前記行と列とに配置された画素構造を形成し、
   － 前記μ－ＬＥＤ、前記μ－ＬＥＤ配置構造、前記μ－ＬＥＤモジュールまたは前記発光デバイスは、個別に駆動制御可能であり、かつ
   光の照射方向と対向する前記第１の基板構造の表面には、複数のコンタクトが配置されており、
   － 第２の基板構造（ＩＩＩ）であって、前記第１の基板構造の接点に対応する複数の接点を表面に含み、光電子構造素子をアドレス指定するための複数のデジタル回路を有する第２の基板構造（ＩＩＩ）を有し、
   前記第１の基板構造と前記第２の基板構造とは互いに接続されており、複数の接点が前記対応する接点に電気的に接続されており、
   前記第１の基板構造は、第１の材料系で形成され、前記第２の基板構造は、第２の、特に前記第１の材料系とは異なる材料系で形成されており、
   かつ前記第２の基板構造は、
   － 特にＮＭＯＳ技術により作成されたμ－ＬＥＤ画素セルを電子的に駆動制御するデバイスを含み、前記デバイスは、
   － データ信号線、閾値線およびセレクト信号線を含み、
   － 前記第２の基板構造と前記μ－ＬＥＤ、前記μ－ＬＥＤ配置構造、前記μ－ＬＥＤモジュールまたは前記発光デバイスとの接触が、デュアルゲートトランジスタに対して直列に、かつ第１の電位端子と第２の電位端子との間に一緒に電気的に接続されるように行われ、前記デュアルゲートトランジスタは、その電流線コンタクトが、前記μ－ＬＥＤ、前記μ－ＬＥＤ配置構造、前記μ－ＬＥＤモジュールまたは前記発光デバイスの端子と電位端子との間に配置されており、前記デュアルゲートトランジスタの第１の制御ゲートが閾値線に接続されており、
   － 前記デュアルゲートトランジスタの第２の制御ゲートおよび前記デュアルゲートトランジスタの電流線コンタクトに結合された電荷蓄積部と、制御端子が前記セレクト信号線に接続された制御トランジスタとを有するセレクトホールド回路
   を含み、
   かつ／または
   供給回路を含み、前記供給回路は、
   － 基準信号入力、誤差信号入力および修正信号出力を有する誤差修正検出器と、
   － 電流出力およびコントロール信号端子を有する制御可能な電流源であって、前記コントロール信号端子は、修正信号出力に接続されて、制御可能な電流源の制御ループを形成し、前記電流源は、前記コントロール信号端子の信号に応じて前記電流出力に電流を供給するように構成されている、電流源と、
   － バックアップ信号を供給するように構成された出力を有するバックアップ源と、
   － スイッチングデバイスであって、スイッチング信号（ＶＰＷＭ）に応じて、前記電流源の電流出力を追加的に分離した状態で、前記電流出力の前記電流から導き出された信号またはバックアップ信号のいずれかを誤差信号入力に供給するように構成された、スイッチングデバイスと
   を有し、
   かつ／または
   － 複数のμ－ＬＥＤ、μ－ＬＥＤ配置構造、μ－ＬＥＤモジュールまたは発光デバイスを駆動するためのドライバ回路を含み、前記ドライバ回路は、
   － セット入力、リセット入力および出力をそれぞれが含む複数の第１のメモリセルを有し、
   － 各第１のメモリセルは、前記セット入力のセット信号によって前記出力で第１の状態にトリガされ、前記リセット入力で第２の状態にリセットされるまで前記第１の状態を保持し、
   － 各第１のメモリセルの前記出力は、前記μ－ＬＥＤ、前記μ－ＬＥＤ配置構造、前記μ－ＬＥＤモジュールまたは発光デバイスのそれぞれ１つを制御するように構成されており、
   かつ／または前記配置構造には、
   モノリシック集積回路と、マトリクスとして配置されたＩＣ基板コンタクトとを有するＩＣ基板部品と、
   第１のドーピングを有する第１の半導体層と、第２のドーピングを有する第２の半導体層とを有する半導体層シーケンスを含むモノリシック画素化オプトチップであって、前記第１の半導体層の電荷キャリアの極性は、前記第２の半導体層の電荷キャリアの極性とは異なり、前記半導体層シーケンスは積層方向を規定する、モノリシック画素化オプトチップと
   が備わっており、
   前記モノリシック画素化オプトチップ内には、マトリクスとして配置されたμ－ＬＥＤが存在し、
   各μ－ＬＥＤは、前記ＩＣ基板部品に面しているμ－ＬＥＤ背面と、前記第１の半導体層に接触する形で隣接し、前記ＩＣ基板コンタクトの１つとそれぞれの場合において導電的に接続されている第１の光源コンタクトとを有し、
   前記第１の光源コンタクトの前記μ－ＬＥＤ背面への投影面積が、最大でも前記μ－ＬＥＤ背面の面積の半分に相当し、前記第１の光源コンタクトが、積層方向と直交する横方向に背面側アブソーバで取り囲まれていることを特徴とし、
   前記配置構造は、複数のμ－ＬＥＤ、μ－ＬＥＤ配置構造、μ－ＬＥＤモジュールまたは発光デバイスを有し、各μ－ＬＥＤ、μ－ＬＥＤ配置構造、μ－ＬＥＤモジュールまたは発光デバイスの少なくとも１つの空間方向に沿った大きさが７０マイクロメートル以下である、配置構造。

Images