JP2021152671A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2021152671A
JP2021152671A JP2021095085A JP2021095085A JP2021152671A JP 2021152671 A JP2021152671 A JP 2021152671A JP 2021095085 A JP2021095085 A JP 2021095085A JP 2021095085 A JP2021095085 A JP 2021095085A JP 2021152671 A JP2021152671 A JP 2021152671A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
substrate
oxide semiconductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021095085A
Other languages
English (en)
Inventor
潤 小山
Jun Koyama
潤 小山
舜平 山崎
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021152671A publication Critical patent/JP2021152671A/ja
Priority to JP2022145142A priority Critical patent/JP2022188057A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13793—Blue phases
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】同一基板上に画素部と駆動回路を形成する場合、対向電極が対向基板の全面に設けられていると、最適化した対向電極の電圧が駆動回路にも影響を与える恐れがある。【解決手段】一対の基板間に液晶層を有し、一方の基板に画素電極と駆動回路を設け、もう一方の基板は対向基板であり、対向基板に電位の異なる２つの対向電極層を設け、一方の電極層は、液晶層を介して画素電極と重なり、もう一方の電極層は液晶層を介して駆動回路に重なる構成とする。駆動回路は、酸化物半導体層を用いる。【選択図】図１

Description

薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置および
その作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置を部品として
搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
半導体特性を示す材料の一つとして金属酸化物が挙げられる。半導体特性を示す金属酸化
物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり
、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが
既に知られている（特許文献１及び特許文献２）。
また、画像表示装置として液晶表示装置が知られている。パッシブマトリクス型の液晶表
示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が
多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、
マトリクス状に配置された画素電極を駆動することによって、画面上に画像が表示される
。詳しくは選択された画素電極と該画素電極に対応する対向電極との間にビデオ電圧が印
加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行わ
れ、光が変調されることによって画像が表示され、その画像が観察者に認識される。
また、液晶に対する電圧印加が常に一方向であると、画像の焼き付きが発生する恐れがあ
る。このため、液晶層に対する電圧を定期的に反転する交流駆動が採用される。この交流
駆動は液晶に印加される電圧が定期的に反転すればよく、例えば１フレームごとに対向電
極の電圧（コモン電位）に対するビデオ電圧の極性を反転することによって行われる。
また、特許文献３には、画素部において、対向電極を２つに分割し、その２つの対向電極
にそれぞれ異なる電位を与え、交流駆動を行う例が記載されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０００−３４７５９８号公報
対向電極の電圧は、実際に画素電極に印加されるビデオ電圧に合わせて調整する。実際に
画素電極に印加されるビデオ電圧が変化してしまう場合、表示画面に不具合が生じる恐れ
があるため、画素電極の電位振幅の中心に一致するように対向電極の電圧を最適化する。
さらに、同一基板上に画素部と駆動回路を形成する場合、対向電極が対向基板の全面に設
けられていると、最適化した対向電極の電圧が駆動回路にも影響を与える恐れがある。
本発明の一態様は、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置におい
て、低消費電力を実現する半導体装置を提供することを課題の一つとする。
また、本発明の一態様は、酸化物半導体層を用い、信頼性の高い半導体装置を提供するこ
とを課題の一つとする。
本発明の一態様に係る半導体装置は一対の基板間に液晶層を有し、一方の基板に画素電極
と駆動回路を設け、もう一方の基板は対向基板であり、対向基板に電位の異なる２つの対
向電極層を設け、一方の電極層は、液晶層を介して画素電極と重なり、もう一方の電極層
は液晶層を介して駆動回路に重なる構成とする。
本明細書で開示する本発明の一態様は、第１の基板上に第１の対向電極層と、該第１の対
向電極層とは電位の異なる第２の対向電極層とを有し、第１の基板に固定された第２の基
板と、該第２の基板上に第１の電極層と、第２の電極層とを有し、第１の基板と第２の基
板の間に液晶層を有し、第１の電極層は、液晶層を介して第１の対向電極層と重なる位置
に形成する画素電極であり、第２の電極層は、液晶層を介して第２の対向電極層と重なる
位置に形成する駆動回路の電極層であることを特徴とする半導体装置である。
画素電極に印加されるビデオ電圧が変化してしまう場合、表示画面に不具合が生じる恐れ
があるため、画素電極の電位振幅の中心に一致する電圧に第１の対向電極層を最適化し、
良好な表示を実現する。一方、第２の対向電極層は静電気を拡散して逃がすため接地電位
とする。
上記構成は、上記課題の少なくとも一つを解決する。第２の対向電極層を駆動回路部にも
設けることによって、第２の対向電極層は静電気放電により印加される静電気を拡散して
逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないよう
にする）ため、半導体装置の静電気破壊を防ぐことができる。
上記構成において、第１の電極層は、画素部の薄膜トランジスタと電気的に接続する。ま
た、上記構成において、第２の電極層は、駆動回路の薄膜トランジスタのゲート電極層で
ある。
また、上記構成において、さらに前記第２の基板上に設けられた第３の電極層を有し、第
３の電極層と第１の対向電極層との間には、第３の電極層及び第１の対向電極層を電気的
に接続する導電粒子を有する。
また、上記構成において、さらに第２の基板上に設けられた第４の電極層を有し、第４の
電極層と前記第２の対向電極層との間には、第４の電極層及び第２の対向電極層を電気的
に接続する導電粒子を有する。
ＴＮモード、ＶＡモード、ＯＣＢモードのように一対の基板間に電圧を印加して駆動させ
る液晶モードをアクティブマトリックス駆動する際には、アクティブマトリックス基板に
貼り合わされるＦｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ（ＦＰＣ）を通じて
電圧の印加を行っているため、一対の基板間に電位差を生じさせるためには、対向基板の
対向電極をアクティブマトリックス基板の接続配線へ導通させる導通部（コモンコンタク
ト部分）が必要である。
この導通部の作製方法としては、複数の導電粒子を混ぜ合わせたシール材を一対の基板
のどちらかの導電部に接して配置する。この後、一対の基板を貼り合わせ、導電部に形成
される導電粒子が一対の基板にそれぞれ設けられた電極と接触することにより、対向基板
の対向電極とアクティブマトリクス基板の接続配線との導通がとれるようにする。
また、上記構成において、画素部の薄膜トランジスタと電気的に接続する前記第１の電極
層は、薄膜トランジスタの酸化物半導体層と接する。或いは画素部の薄膜トランジスタと
電気的に接続する第１の電極層は、酸化物導電層を介して薄膜トランジスタの酸化物半導
体層と電気的に接続する。第１の電極層と酸化物半導体層の接続に際して、酸化物導電層
を間に挟んで接続することにより、接続部（コンタクト部）の表面に絶縁性酸化物が形成
されることによる接触抵抗（コンタクト抵抗）の増大を防ぐことが期待でき、信頼性の高
い半導体装置を提供することができる。
なお、酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される物質を用いて
形成される薄膜であり、本発明の実施形態ではこれを酸化物半導体層として用いた薄膜ト
ランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の
金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、Ｇ
ａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、
上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、
Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明
細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層
のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉ
ｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ
−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−
Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる
。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
また、本発明の実施形態では、酸化物半導体層は、成膜後に脱水化または脱水素化の加熱
処理を行う。脱水化または脱水素化とは、窒素、または希ガス（アルゴン、ヘリウムなど
）の不活性気体雰囲気下で酸化物半導体層を４００℃以上７５０℃以下、好ましくは４２
５℃以上基板の歪み点未満において加熱処理することを示し、これにより酸化物半導体層
の含有水分などの不純物を低減する。また、その後の水（Ｈ２Ｏ）の再含浸を防ぐことが
できる。
脱水化または脱水素化の熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが好
ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で行っても良い。
脱水化または脱水素化のための加熱処理は、電気炉を用いた加熱方法、加熱した気体を用
いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光
を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬
間加熱方法などを用いることができる。
脱水化または脱水素化の条件としては、脱水化または脱水素化後の酸化物半導体層に対し
て昇温脱離ガス分析法（ＴＤＳ）で４５０℃まで測定を行った際に測定される水に由来す
る２つのピークのうち、少なくとも３００℃付近に現れる１つのピークは検出されない程
度となるようにする。この条件下で脱水化または脱水素化が行われた酸化物半導体層を用
いた薄膜トランジスタに対して４５０℃までＴＤＳ測定を行っても、少なくとも３００℃
付近に現れる水に由来するピークは検出されない。
加熱後の冷却は、脱水化または脱水素化を行った同じ炉を用いて酸化物半導体層を大気に
触れさせることなく行い、酸化物半導体層が水または水素に接触することを防ぐことが重
要である。そして脱水化または脱水素化を行い、それと同時に酸素欠乏状態となって酸化
物半導体層を低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させた後、酸素を補填して高抵抗
化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トラン
ジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング
素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値
電圧でチャネルが形成されることが表示装置には望ましい。なお、薄膜トランジスタのし
きい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間
に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置
においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が
表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（
Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい
値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が
高い薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング
機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの
場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が
流れ出すトランジスタが望ましい。駆動電圧を十分に高くしないとチャネルが形成されな
いトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトラン
ジスタは、回路に用いる薄膜トランジスタとしては不向きである。
また、加熱後の冷却は、脱水化または脱水素化を行ったガスを異なるガスに切り替えてか
ら行ってもよい。例えば、脱水化または脱水素化を行った同じ炉で酸化物半導体膜を大気
に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点
が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行ってもよい。
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、実質的に
水分を含まない乾燥した雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐
冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させ
るとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
上述したように本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性
気体雰囲気下で酸化物半導体層への加熱処理を脱水化または脱水素化と呼ぶ。本明細書で
は、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわ
けではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこ
ととする。
図１５は、酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲ
ート電極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けら
れ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。
図１６は、図１５に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。
図１６（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、
図１６（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
図１７は、図１５におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）であ
る。図１７（Ａ）はゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態であり、ソー
スとドレインの間にキャリア（電子）が流れるオン状態を示している。また、図１７（Ｂ
）は、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キ
ャリアは流れない）である場合を示す。
図１８は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関
係を示す。
従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（ＥＦ）は、バンドギ
ャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している
。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因であるこ
とが知られている。
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から
除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することに
より真性（Ｉ型）としたもの、又は真性型とせんとしたものである。すなわち、不純物を
添加してＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化
されたＩ型（真性半導体）又はそれに近づけることを特徴としている。そうすることによ
り、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることがで
きる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）
は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対するショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、
両者が接触すると図１６（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図１６（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、
電子はバリアをこえて酸化物半導体に注入され、ドレインに向かって流れる。この場合、
バリアの高さ（ｈ）は、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン
電圧が印加された場合には、電圧印加のない図１６（Ａ）のバリアの高さすなわちバンド
ギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
このとき電子は、図１７（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導
体との界面における、酸化物半導体側のエネルギー的に安定な最底部を移動する。
また、図１７（Ｂ）において、ゲート電極（Ｇ１）に負の電位（逆バイアス）が印加さ
れると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近
い値となる。
このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより真性（Ｉ型）とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特
性が顕在化し、バルクの特性と分離して考える必要がある。そのためゲート絶縁膜は、酸
化物半導体と良好な界面を形成できるものが必要となる。例えば、ＶＨＦ帯〜マイクロ波
帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜、又は
スパッタリング法で作製される絶縁膜を用いることが好ましい。
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものと
することにより、薄膜トランジスタの特性としてチャネル幅Ｗが１×１０４μｍでチャネ
ル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、０．１Ｖ／ｄｅｃ
．（ゲート絶縁膜の膜厚１００ｎｍ）のサブスレッショルドスイング値（Ｓ値）が十分に
期待される。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、薄膜トランジスタの動作を良好なものとすることができる。
表示装置において、画素電極の電位振幅の中心に一致するように対向電極の電圧を最適化
して高い表示品質を実現し、酸化物半導体層を有する薄膜トランジスタを含む駆動回路へ
の静電気の影響を低減して高い信頼性を実現する。
本発明の一態様を示す上面図及び断面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 本発明の一態様を示す断面図である。 半導体装置の作製方法を説明する断面図である。 多階調マスクを説明する図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す上面図である。 本発明の一態様を示す上面図である。 半導体装置の画素等価回路を説明する図。 電子機器の一例を示す図。 酸化物半導体を用いた逆スタガー型の薄膜トランジスタの縦断面図。 図１５に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態の半導体装置について図１を用いて説明する。本実施の形態の半導体装置は
液晶表示装置である。
図１（Ａ）に、本実施の形態の半導体装置の上面図を示す。図１（Ａ）は、第１の基板１
２１０にＦＰＣを貼り付ける前の液晶表示装置の上面図であり、図１（Ｂ）は、図１（Ａ
）のＧ−Ｈの断面図を示し、導電粒子と接続配線の接続領域を示している。図１（Ｃ）は
図１（Ａ）のＥ−Ｆの断面図を示し、画素部と接続配線の接続領域を示している。
画素電極層が形成されたアクティブマトリクス基板となる第１の基板１２１０と第１の対
向電極層１２９１、第２の対向電極層１２９２が形成された第２の基板１２０４がシール
材１２０５により貼り合わされており、シール材１２０５の内部に液晶１２８０が充填さ
れている。第１の基板１２１０上には信号線駆動回路部１２００、走査線駆動回路部１２
０１、及び画素電極層がマトリクス状に形成された画素部１２０２が形成されている。
駆動回路部の上に設けられる第２の対向電極層１２９２は、第１の対向電極層１２９１と
異なる電位である。画素部１２０２の上に設けられる第１の対向電極層１２９１と駆動回
路部の上に設けられる第２の対向電極層１２９２とは、別々の電極層として電気的に接続
されておらず、それぞれ異なる電位とする。
画素電極層に印加される電位（電圧）は、画素用薄膜トランジスタを介して印加されるた
め、画素電極層の電圧は、実際に画素用薄膜トランジスタを介して印加する電圧より数ボ
ルト低い可能性がある。よって、第１の対向電極層１２９１に印加する電位（電圧）もそ
の差分を考慮して印加する電圧値を設定することが好ましい。
第１の基板１２１０上に設けられた信号線駆動回路部１２００は駆動回路用薄膜トランジ
スタ１２２３を有する回路を備えている。
画素部１２０２は、画素用薄膜トランジスタ１２１１を有する。また、絶縁層１２１４上
及び絶縁層１２１４に形成された開口内には画素用薄膜トランジスタ１２１１に接続する
画素電極層１２５０が形成される。
画素用薄膜トランジスタ１２１１、駆動回路用薄膜トランジスタ１２２３は、酸化物半導
体層、ゲート絶縁層、並びにゲート電極層で構成され、駆動回路用薄膜トランジスタ１２
２３は絶縁層１２１４を介してゲート電極層及び酸化物半導体層と重なる導電層１２９３
を上方に配置している。
駆動回路用薄膜トランジスタ１２２３において、酸化物半導体層をゲート電極層と導電層
１２９３で挟み込む構成とすることにより、駆動回路用薄膜トランジスタ１２２３のしき
い値ばらつきを低減させることができ、安定した電気特性を有する駆動回路用薄膜トラン
ジスタ１２２３を備えた半導体装置を提供することができる。導電層１２９３は、ゲート
電極層と同電位としても良いし、フローティング電位でも良いし、固定電位、例えばＧＮ
Ｄ電位や０Ｖでもよい。また、導電層１２９３に任意の電位を与えることで、一対の基板
の間隔にもよるが、駆動回路用薄膜トランジスタ１２２３のしきい値を制御することもで
きる。
導電層１２９３は、ゲート電極層及び半導体層と重なった領域に選択的に設けられるよう
に、開口を有するパターンに加工してもよい。
また、駆動回路部上に設けられる第２の対向電極層１２９２は、平板状のパターンであり
、開口を有するパターンに加工してもよい。第２の対向電極層１２９２を開口を有するパ
ターンに加工することによって駆動回路部に設けられる薄膜トランジスタを構成する導電
層との間に形成される寄生容量を軽減することもできる。よって、半導体装置の低消費電
力化を実現できる。
本明細書において、駆動回路部上における第２の対向電極層１２９２が有する開口パター
ン（スリット）とは、閉空間に開口されたパターンの他、一部開かれた屈曲部や枝分かれ
した櫛歯状のようなパターンも含まれるものとする。
第１の基板１２１０及び第２の基板１２０４としては、アルミノシリケートガラス、アル
ミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス
基板（「無アルカリガラス基板」とも呼ばれる）、石英基板、セラミック基板、プラスチ
ック基板等を適宜用いることができる。第１の基板１２１０及び第２の基板１２０４とし
て、可撓性を有するプラスチック基板を用いることで、可撓性を有する半導体装置を作製
することができる。
シール材１２０５は、スクリーン印刷法、インクジェット装置またはディスペンス装置を
用いて第１の基板１２１０または第２の基板１２０４上に塗布する。シール材１２０５は
、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を含む材料を用いること
ができる。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロ
ムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型エ
ポキシ樹脂、クレゾール型エポキシ樹脂、ノボラック型エポキシ樹脂、環状脂肪族エポキ
シ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリシジルアミン樹脂、複
素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。シール
材１２０５としては粘度４０〜４００Ｐａ・ｓのものを硬化して用いる。また、フィラー
（直径１μｍ〜２４μｍ）を含んでもよい。なお、シール材としては、後に接する液晶に
溶解しないシール材料を選択することが好ましい。
導電粒子１２７０として、絶縁性球体に金属薄膜が被覆された導電粒子を用いることがで
きる。絶縁性球体は、シリカガラス、硬質樹脂等で形成される。金属薄膜は、金、銀、パ
ラジウム、ニッケル、酸化インジウムスズ（ＩＴＯ）、及び酸化インジウム亜鉛（ＩＺＯ
）の単層または積層構造とすることができる。例えば、金属薄膜として金薄膜や、ニッケ
ル薄膜及び金薄膜の積層等を用いることができる。絶縁性球体を中心に有する導電粒子１
２７０を用いることで、弾性が高まり、外部からの圧力に対する破壊の可能性を抑えるこ
とができる。
画素電極層１２５０の材料は、透過型の液晶表示装置の場合と反射型の液晶表示装置で異
なる。透過型液晶表示装置の場合、画素電極層１２５０は透光性を有する材料を用いて形
成する。透光性を有する材料とは、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）
、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等がある。
また、画素電極層１２５０として、導電性高分子材料（導電性ポリマーともいう）を含む
導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層
は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上で
あることが好ましい。また、導電性組成物に含まれる導電性高分子材料の抵抗率が０．１
Ω・ｃｍ以下であることが好ましい。
導電性高分子材料としては、いわゆるπ電子共役系導電性高分子が用いることができる。
例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェ
ンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
一方、反射型の液晶表示装置の場合、画素電極層１２５０は反射率の高い金属電極が用い
られる。具体的には、アルミニウム、銀等が用いられる。また、画素電極層１２５０の表
面を凹凸状にすることで、反射率が高まる。このため、画素電極層１２５０の下の絶縁層
１２１４を凹凸とすればよい。
また、半透過型の液晶表示装置の場合には、画素電極層は透過型の材料と反射型の材料が
用いられる。
また、第１の基板１２１０の端部には、端子部１２４０が形成される。端子部１２４０に
は、接続配線１２０８上に接続端子１２４１が形成される。
図１（Ｂ）は、導電粒子１２７０と接続端子１２４１とが接続される領域の断面図である
。第１の基板１２１０上に接続配線１２０８が形成される。接続配線１２０８上には画素
電極層１２５０と同時に形成される接続端子１２４１が形成される。接続端子１２４１は
、接続配線１２０８及び導電粒子１２７０を介して、第１の対向電極層１２９１と電気的
に接続される。また、接続端子１２４１はＦＰＣ（図示せず）と接続される。なお、図１
（Ｂ）において、導電粒子１２７０は樹脂層１２３５によって固定されている。樹脂層１
２３５としては、シール材１２０５で用いるような有機樹脂絶縁材料を用いることができ
る。
図１（Ｃ）は、画素電極層１２５０と接続端子１２４３とが接続される領域の断面図であ
る。第１の基板１２１０上に画素用薄膜トランジスタ１２１１ならびに駆動回路用薄膜ト
ランジスタ１２２３のソース電極層及びドレイン電極層と同時に形成される接続配線１２
４２が形成される。接続配線１２４２上には画素電極層１２５０と同時に形成される接続
端子１２４３が形成される。接続端子１２４３は、接続配線１２４２を介して、画素電極
層１２５０と電気的に接続される。なお、本実施の形態では、アクティブマトリクス型の
液晶表示装置の形態を用いているため、画素電極層１２５０と接続配線１２４２は直接接
続せず、画素用薄膜トランジスタ１２１１、または信号線駆動回路部１２００中の薄膜ト
ランジスタを介して接続する。
そして、画素電極層１２５０上に第１の配向膜１２０６が設けられ、ラビング処理が施さ
れる。この第１の配向膜１２０６およびラビング処理は、使用する液晶のモードにより必
要な場合と不必要な場合がある。
対向基板となる第２の基板１２０４には、信号線駆動回路部１２００と重なる位置にブラ
ックマトリクス、画素部１２０２と重なる位置にカラーフィルタ、さらに保護層などを設
けてもよい。カラー表示をフィールドシーケンシャルと言われる色順次方式で表示する場
合にはカラーフィルタは設けなくともよい。また、対向基板となる第２の基板１２０４に
は、第１の対向電極層１２９１と第２の対向電極層１２９２が形成され、第１の対向電極
層１２９１上に第２の配向膜１２０７が設けられ、ラビング処理が施される。この第２の
基板１２０４も第１の基板１２１０と同様に、使用する液晶のモードにより配向膜および
ラビング処理が必要な場合と不必要な場合がある。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶１２８０に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
第１の対向電極層１２９１、及び第２の対向電極層１２９２が形成された第２の基板１２
０４または画素電極層１２５０が形成された第１の基板１２１０に、柱状スペーサー１２
５５が設けられる。柱状スペーサー１２５５は第１の基板１２１０と第２の基板１２０４
とのギャップを保持するためのものであり、本実施の形態では、第２の基板１２０４側に
設ける例を示す。この柱状スペーサー１２５５はフォトリソスペーサー、ポストスペーサ
ー、貝柱スペーサー、カラムスペーサーとも呼ばれている。なお球状のスペーサーを用い
ていても良い。本実施の形態では、柱状スペーサーを用いる。柱状スペーサー１２５５の
作製方法としては、感光性アクリルなどの有機絶縁材料を基板の全面にスピンコート法に
より塗布し、これを一連のフォトリソグラフィの工程を行うことにより、基板上に残った
感光性アクリルがスペーサーとしての役割を果たす。当該方法により、露光時のマスクパ
ターン次第でスペーサーを配置したい場所を露光できるため、液晶が駆動しない部分にこ
の柱状スペーサー１２５５を配置することにより、上下基板間のギャップを保持するだけ
でなく、液晶の光漏れも防ぐことができる。また、柱状スペーサー１２５５は、インクジ
ェット法により有機絶縁材料を含む組成物を吐出し焼成して形成することができる。
導電粒子１２７０の周囲には樹脂層１２３５として有機樹脂絶縁材料ではなく、導電性ポ
リマーが充填されてもよい。導電性ポリマーの代表例としては、導電性ポリアニリン、導
電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯ
Ｔ）とポリスチレンスルホン酸（ＰＳＳ）の混合物が挙げられる。また、画素電極層１２
５０に用いることが可能な導電性ポリマーに列挙したものを適宜用いることができる。導
電性ポリマーは、インクジェット装置、ディスペンサ装置等で導電性ポリマーを塗布して
形成する。第２の対向電極層１２９２または接続配線１２０８に導電性ポリマーが接して
いることにより、導電粒子１２７０と導電性ポリマーが接し、第２の対向電極層１２９２
及び接続配線１２０８の接続抵抗を低減することが可能である。
なお、接続配線１２０８と、第２の基板１２０４上に形成される第１の対向電極層１２９
１が導電粒子１２７０を介して導通する。また、接続配線１２４６と、第２の基板１２０
４上に形成される第２の対向電極層１２９２が導電粒子１２７０を介して導通する。また
、接続配線１２４６と接続配線１２０８は異なる電位である。
また、導電粒子１２７０として、有機薄膜で被覆された導電性材料よりなるナノ粒子を用
いてもよい。このようなナノ粒子を用いた場合、第１の基板１２１０及び第２の基板１２
０４を貼りあわせた後、シール材の硬化及び液晶の再配向のための加熱工程により有機薄
膜が分解され、導電性材料よりなるナノ粒子同士が接触し融着することで、導電粒子を形
成することができる。
ナノ粒子は、液滴吐出法を用いて吐出される。液滴吐出法とは所定の物質を含む液滴を細
孔から吐出してパターンを形成する方法であり、ここでは溶媒に有機薄膜で被覆された導
電性材料よりなるナノ粒子が分散された組成物を液滴として吐出（噴出）し、乾燥するこ
とで該溶媒を気化する。
ナノ粒子を形成する導電性材料には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル
（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、
ロジウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等から選択された金属元
素又はこれらの元素を主成分とする合金材料が用いられる。また、カドミウム（Ｃｄ）、
亜鉛（Ｚｎ）の金属硫化物、鉄（Ｆｅ）、チタン（Ｔｉ）、ゲルマニウム（Ｇｅ）、ケイ
素（Ｓｉ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）などの酸化物、ハロゲン化銀の一
種又は複数種が混合されていてもよい。なお、導電性材料に２種以上の元素もしくは化合
物が用いられる場合、その混合状態については特に限定されず、例えばこれらの各々が均
一に存在しても、中心部にいずれか一が偏在していても良い。また、ナノ粒子は、少なく
とも表面が導電性材料より形成されていれば良く、内部が絶縁性を有する物質であっても
良い。
ナノ粒子の粒径は、１ｎｍ以上２００ｎｍ以下、好ましくは１ｎｍ以上１００ｎｍ以下が
良く、吐出材料に含まれるナノ粒子の粒径は均一であるほうが好ましい。
なお、ナノ粒子を構成する導電性材料によっては電圧を印加した際、粒子間にボイドが発
生することがある。これは、導電性材料の結晶成長が非常に速く進行するためであり、液
晶表示装置への印加電圧を低く設定することやナノ粒子に合金材料を用いることでこのよ
うなボイドの発生を抑制することができる。よって、より信頼性の高い液晶表示装置を得
ることができる。
ナノ粒子を被覆する有機薄膜は、溶媒中においてナノ粒子の凝集を防ぎ、粒子を安定に分
散させる機能を有する分散剤に相当する。そのため、有機薄膜を形成する化合物は、導電
性材料が有する金属元素と配位結合を形成することが可能な物質や界面活性剤等により構
成されている。ここで、金属元素と配位結合を形成する物質としては、アミノ基、チオー
ル基（−ＳＨ）、スルフィド基（−Ｓ−）、ヒドロキシ基（−ＯＨ）、エーテル基（−Ｏ
−）、カルボキシル基（−ＣＯＯＨ）、シアノ基（−ＣＮ）等の窒素、硫黄、酸素原子な
どが有する孤立電子対を有する物質が挙げられる。例えば、エタノールアミン等のヒドロ
キシアミン類、ポリエチレンイミン等のアミン化合物、ポリビニルピロリドン等のアミド
化合物、ポリビニルアルコール等のアルコール類、アルカンチオール類、ジチオール類、
エチレングリコール、ジエチレングリコール等のグリコール類、ポリエチレングリコール
等のエーテル類、ポリアクリル酸やカルボキシメチルセルロース等を用いることができる
。また、界面活性剤としては、例えば、ビス（２−エチルヘキシル）スルホコハク酸ナト
リウムやドデシルベンゼンスルホン酸ナトリウム等のアニオン性界面活性剤、ポリアルキ
ルグルコールのアルキルエステルやアルキルフェニルエーテル等の非イオン性界面活性剤
、フッ素界面活性剤、エチレンイミンとエチレンオキサイドとの共重合体等を用いること
ができる。なお、分散剤はナノ粒子に対し３０ｗｔ％以上とした場合には吐出材料の粘度
が高くなるため、１．０ｗｔ％以上３０ｗｔ％以下が好ましい。
上記のような有機薄膜で被覆された導電性材料よりなるナノ粒子は溶媒に分散されて吐出
される。溶媒には、水または有機溶媒を用いることができ、有機溶媒は水溶性有機溶媒で
あっても、非水溶性有機溶媒であっても良い。例えば、水溶性有機溶剤にはメタノール、
エタノール、プロパノール、ブチルアルコール、グリセリン、ジプロピレングリコール、
エチレングレコール等のアルコール、アセトン、メチルエチルケトン等のケトン、エチレ
ングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレング
リコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル等のグリコール
エーテル、２−ピロリドン、Ｎ−メチルピロリドン等の水溶性含窒素有機化合物等が挙げ
られる。また、非水溶性有機溶媒には、酢酸エーテル等のエステル類、オクタン、ノナン
、デカン等の直鎖アルカン、あるいはシクロヘキサンなどのシクロアルカン、トルエン、
キシレン、ベンゼン、ジクロロベンゼン等の芳香族化合物等がある。もちろん、これら溶
媒は必ずしも一種で使用する必要はなく、溶媒同士において相分離が生じなければ複数種
を混合して用いることも可能である。
シール材１２０５及び導電粒子１２７０を、第１の基板１２１０上または第２の基板１２
０４上に吐出し、その後、シール材１２０５の内側に液晶を吐出する。この後、第１の基
板１２１０及び第２の基板１２０４を減圧雰囲気で貼り合せ、ＵＶ光を照射してシール材
１２０５を硬化した後、加熱してシール材１２０５を更に硬化して第１の基板１２１０及
び第２の基板１２０４を固着する。また、当該加熱により、液晶の配向を均一にする。
この結果、第１の基板１２１０と第２の基板１２０４を貼り合わせることができる。
そして、第１の基板１２１０と、第２の基板１２０４がパネルの形に分断される。さらに
、コントラストを高めるために第１の基板１２１０の外側に第１偏光板１２９０と、第２
の基板１２０４の外側に第２偏光板１２９５が設けられている。なお、反射型の表示装置
の場合には第１偏光板１２９０が必要ない場合がある。
また、本実施の形態では図示しないが、ブラックマトリクス（遮光層）、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、垂直同期周波数を通常の１．５倍、好ましくは２倍以上にすることで応答速度を改
善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、
所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本発明の一実施形態では、駆動回路部上に対向電極層を設けることにより、薄膜トランジ
スタの静電破壊を防ぐことができるが、さらに保護回路を設けてもよい。保護回路は、酸
化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は
画素部と、走査線入力端子及び信号線入力端子との間に配設されている。本実施の形態で
は複数の保護回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電
圧が印加され、画素トランジスタなどが破壊されないように構成されている。そのため、
保護回路にはサージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。
また、保護回路は、走査線に対して並列に配置された非線形素子によって構成されている
。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子素子で
構成される。例えば、画素部の薄膜トランジスタと同じ工程で形成することも可能であり
、例えばゲート端子とドレイン端子を接続することによりダイオードと同様の特性を持た
せることができる。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置であって
、且つ、静電気に対して強く、低消費電力の液晶表示装置を提供することができる。
（実施の形態２）
実施の形態１で示す、第１の基板と第２の基板の間に液晶層を封入する半導体装置におい
て、第２の基板に設けられた対向電極層（第１の対向電極層及び第２の対向電極層）と接
続配線を電気的に接続するための接続領域に共通接続部を第１の基板上に形成する他の例
を示す。なお、第１の基板にはスイッチング素子として薄膜トランジスタが形成されてお
り、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させることで
工程を複雑にすることなく共通接続部を形成する。
本実施の形態では、共通接続部は、第１の基板と第２の基板とを接着するためのシール材
と重なる位置に配置され、シール材に含まれる導電粒子を介して対向電極層と電気的な接
続が行われる例を示す。或いは、図１（Ａ）に示したように、画素部の外側であり、かつ
シール材と重ならない箇所に共通接続部を設け、共通接続部に重なるように導電粒子を含
むペーストをシール材とは別途設けて、対向電極層と電気的な接続が行われる。
図２（Ａ）は薄膜トランジスタと共通接続部とを同一基板（第１の基板３００）上に作製
する半導体装置の断面構造図を示す図である。
図２（Ａ）において、画素電極層３２７と電気的に接続する薄膜トランジスタ３２０は、
画素部に設けられるチャネルエッチ型の薄膜トランジスタである。
また、図２（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ａ１−Ａ２が
図２（Ａ）の共通接続部の断面に相当する。なお、図２（Ｂ）において図２（Ａ）と同一
の部分には同じ符号を用いて説明する。
共通電位線３１０は、ゲート絶縁層３０２上に設けられ、薄膜トランジスタ３２０のソー
ス電極層及びドレイン電極層と同じ材料及び同じ工程で作製される。
また、共通電位線３１０は、保護絶縁層３０３で覆われ、保護絶縁層３０３は、共通電位
線３１０と重なる位置に複数の開口部を有している。この開口部は、薄膜トランジスタ３
２０のドレイン電極層と画素電極層３２７とを接続するコンタクトホールと同じ工程で作
製される。
なお、ここでは面積が大きく異なるため、画素部におけるコンタクトホールと、共通接続
部の開口部と使い分けて呼ぶこととする。また、図２（Ａ）では、画素部と共通接続部と
で同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ａ１−Ａ２の長さが５００μｍ程
度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１０倍以上
面積が大きいが、分かりやすくするため、図２（Ａ）に画素部と共通接続部の縮尺をそれ
ぞれ変えて図示している。
また、共通電極層３０６は、保護絶縁層３０３上に設けられ、画素部の画素電極層３２７
と同じ材料及び同じ工程で作製される。
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
そして画素部と共通接続部が設けられた第１の基板と、対向電極層を有する第２の基板と
をシール材を用いて固定する。
シール材に導電粒子を含ませる場合は、シール材と共通接続部が重なるように第１の基板
と第２の基板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の
対角に２個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおい
ては、４個以上の共通接続部がシール材と重ねて配置される。
なお、共通電極層３０６は、シール材に含まれる導電粒子と接触する電極であり、第２の
基板の対向電極層と電気的に接続が行われる。
液晶注入法を用いる場合は、シール材で第１の基板と第２の基板を固定した後、液晶を第
１の基板と第２の基板の間に注入する。また、液晶滴下法を用いる場合は、第２の基板或
いは第１の基板上にシール材を描画し、液晶を滴下させた後、減圧下で第１の基板と第２
の基板を貼り合わせる。
なお、本実施の形態では、対向電極層と電気的に接続する共通接続部の例を示したが、こ
の構造は対向電極層と共通接続部の接続に限定されず、対向電極層を他の配線や外部接続
端子などと接続する接続部に用いることができる。
本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
実施の形態２では、共通電位線としてソース電極層及びドレイン電極層と同じ材料及び同
じ工程で形成される配線を用いて共通接続部を作製する例を示したが、本実施の形態では
、図２とは異なる共通接続部の例を示す。
本実施の形態では、共通接続部にゲート配線と同じ材料及び同じ工程で形成される電極を
設け、その上に設ける共通電位線として、ドレイン電極層と同じ材料及び同じ工程で形成
される配線を用いて共通接続部を作製する例を図３（Ａ）及び図３（Ｂ）に示す。
図３（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｆ１−Ｆ２が図３（
Ａ）の共通接続部の断面に相当する。
なお、図３（Ａ）に示すように実施の形態２と画素部の薄膜トランジスタの構造は、同一
であるため、図２（Ａ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略する
こととする。
共通電極３１１は、第１の基板３００上に設けられ、薄膜トランジスタ３２０のゲート電
極と同じ材料及び同じ工程で作製される。
また、共通電極３１１は、ゲート絶縁層３０２及び保護絶縁層３０３で覆われ、ゲート絶
縁層３０２及び保護絶縁層３０３は、共通電極３１１と重なる位置に開口部を有している
。この開口部は、実施の形態２とは異なり、２層の絶縁膜の厚さに相当する深い開口部と
なる。なお、この開口部は、ドレイン電極層３０４と画素電極層３２７とを接続するコン
タクトホールと同じ工程でエッチングした後、さらにゲート絶縁層を選択的にエッチング
することで作製される。
また、共通電位線３０５は、ゲート絶縁層３０２上に設けられ、ドレイン電極層３０４と
同じ材料及び同じ工程で作製される。
また、共通電位線３０５は、保護絶縁層３０３で覆われ、保護絶縁層３０３は、共通電位
線３０５と重なる位置に複数の開口部を有している。この開口部は、ドレイン電極層３０
４と画素電極層３２７とを接続するコンタクトホールと同じ工程で作製される。
また、共通電極層３０６は、保護絶縁層３０３上に設けられ、画素部の画素電極層３２７
と同じ材料及び同じ工程で作製される。
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
そして画素部と共通接続部が設けられた第１の基板と、対向電極を有する第２の基板とを
シール材を用いて固定する。
また、本実施の形態においては、複数の導電性粒子をゲート絶縁層の開口部にのみ選択的
に配置する。即ち、共通電極層３０６と共通電極３１１とが接している領域に複数の導電
性粒子を配置する。共通電極３１１及び共通電位線３０５の両方と接触する共通電極層３
０６は、導電性粒子と接触する電極であり、第２の基板の対向電極と電気的に接続が行わ
れる。
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、この
構造は対向電極と共通接続部の接続に限定されず、対向電極を他の配線や外部接続端子な
どと接続する接続部に用いることができる。
本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。例
えば、実施の形態１に示した接続配線１２０８と接続配線１２４６は隣り合う配線であり
、それぞれの電位が異なり、異なる対向電極層と接続する構成となっている。一方の配線
と一方の対向電極層とを接続する構成を実施の形態２のソース電極層及びドレイン電極層
と同じ材料及び同じ工程で形成される共通電位線の構成として採用し、もう一方の配線と
もう一方の対向電極層とを接続する構成を本実施の形態のドレイン電極層と同じ材料及び
同じ工程で形成される共通電位線とすることで、短絡を防止し、配線間隔を狭めることが
できる。
（実施の形態４）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示
す。本実施の形態で示す薄膜トランジスタ４１０、４２０は、実施の形態１の駆動回路用
薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２または実施
の形態３の薄膜トランジスタ３２０として用いることができる。
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を図４を用いて説明する。
図４（Ａ）乃至（Ｅ）に半導体装置の断面構造を示す。図４（Ｄ）に示す薄膜トランジス
タ４１０、４２０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり逆スタ
ガ型薄膜トランジスタともいう。図４（Ｄ）において、薄膜トランジスタ４１０は駆動回
路用薄膜トランジスタであり、薄膜トランジスタ４２０は画素用薄膜トランジスタである
。
また、薄膜トランジスタ４１０、４２０はシングルゲート構造の薄膜トランジスタを用い
て説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜ト
ランジスタも形成することができる。
以下、図４（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４１０、４２０を
作製する工程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４１１、ゲート電極層４２１を形成する。なお、レジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用
的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用い
ることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
下地膜となる絶縁膜を基板４００とゲート電極層４１１、及びゲート電極層４２１との間
に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、
窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数
の膜による積層構造により形成することができる。
また、ゲート電極層４１１、及びゲート電極層４２１の材料は、モリブデン、チタン、ク
ロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材
料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができ
る。
例えば、ゲート電極層４１１、及びゲート電極層４２１の２層の積層構造としては、アル
ミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層
を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層
構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の
積層構造としては、タングステン層または窒化タングステン層と、アルミニウムと珪素の
合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した積
層とすることが好ましい。
次いで、ゲート電極層４１１、及びゲート電極層４２１上にゲート絶縁層４０２を形成す
る。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、酸化ハフニウム層、又は酸化アルミニ
ウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４
、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲー
ト絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、
膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚
５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
Ｉ型化又は実質的にＩ型化された酸化物半導体（高純度化された酸化物半導体）は界面準
位、界面電荷に対して極めて敏感である。そのため高純度化された酸化物半導体に接する
ゲート絶縁膜（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の
高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲ
ート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。
本実施の形態では、ゲート絶縁層４０２として高密度プラズマ装置により膜厚１００ｎｍ
以下の酸化窒化珪素層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を形成する。ここ
では、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装
置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生さ
せて、絶縁膜の成膜を行う。
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を
行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行わ
れるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である
。
ゲート絶縁層４０２の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜
酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャン
バーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用い
ることができるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚みを精密に制御することができる。
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。もちろん、ゲート絶縁膜として
良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の
成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、
酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート
絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低
減し、良好な界面を形成できるものであれば良い。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３
０を形成する。
なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミ
を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表
面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用
いてもよい。
酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａ
ｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−
Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜４３０
としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する
。この段階での断面図が図４（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス
（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及
び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用
いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行って
もよい。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板４００とターゲットの間との距離
を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アル
ゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。
なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、
ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−
Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜
として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２
０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む金属
酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］
、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するタ
ーゲットを用いることもできる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、ＤＣスパッタ法、
さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦスパッタ法は主に
絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いら
れる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１、４３２
を得る（図４（Ｂ）参照。）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を入れ、数分間加熱した後、基板を加熱した不活性ガスから出すＧＲＴＡを行ってもよ
い。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体層となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上
２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場
合もある。また、ＲＴＡ（ＧＲＴＡ、ＬＲＴＡ）を用いて高温の加熱処理を行うと、酸化
物半導体層の表面側に縦方向（膜厚方向）の針状結晶が生じる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の加熱処理は、酸化物半導体層成膜後、酸化物
半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極
上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層４０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜４３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸
を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水
＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用い
てもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１、４３２上に、金属導電膜を形
成する。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガ
ン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選
択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造
としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上に
チタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し
、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（
Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）
、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わ
せた膜、合金膜、もしくは窒化膜を用いてもよい。
金属導電膜の成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電
膜に持たせることが好ましい。
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的に
エッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂ、ソース電極層４２
５ａ、及びドレイン電極層４２５ｂを形成した後、レジストマスクを除去する（図４（Ｃ
）参照。）。
なお、金属導電膜のエッチングの際に、酸化物半導体層４３１、４３２は除去されないよ
うにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層４３１、４３２に
はＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いて、Ｔｉ膜のエッチャントとしてアンモニア
過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１、４３２は一部がエッ
チングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極
層４１５ａ、ドレイン電極層４１５ｂ、ソース電極層４２５ａ、及びドレイン電極層４２
５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマ
スクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減
できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層４３１、４３２の一部
に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層４３１、４３２への
侵入、又は水素による酸化物半導体層中の酸素引き抜き、が生じ酸化物半導体層のバック
チャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物
絶縁層４１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないこ
とが重要である。
本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素タ
ーゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲
気下でスパッタ法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体
層に接して形成する酸化物絶縁層４１６は、水分や、水素イオンや、ＯＨ−などの不純物
を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には
酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜など
を用いる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理において、酸化物半導
体層４３１、４３２の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加
熱される。
以上の工程を経ることによって、酸化物半導体層４３１、４３２に対しては脱水化または
脱水素化のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導
体層４３１、４３２の一部は選択的に酸素過剰な状態となる。その結果、ゲート電極層４
１１と重なるチャネル形成領域４１３はＩ型となり、ソース電極層４１５ａに重なる高抵
抗ソース領域４１４ａと、ドレイン電極層４１５ｂに重なる高抵抗ドレイン領域４１４ｂ
とが自己整合的に形成される。以上の工程で薄膜トランジスタ４１０が形成される。同様
に、ゲート電極層４２１と重なるチャネル形成領域４２３はＩ型となり、ソース電極層４
２５ａに重なる高抵抗ソース領域４２４ａと、ドレイン電極層４２５ｂに重なる高抵抗ド
レイン領域４２４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ４２０
が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と
、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶
縁層４１６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を
短縮することができる。この加熱処理よって、酸化物半導体層４３１、４３２から酸化物
絶縁層４１６中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ること
ができる。よって半導体装置の信頼性を向上できる。
なお、ドレイン電極層４１５ｂ、４２５ｂ（及びソース電極層４１５ａ、４２５ａ）と重
畳した酸化物半導体層４３１、４３２において高抵抗ドレイン領域４１４ｂ、４２４ｂ（
又は高抵抗ソース領域４１４ａ、４２４ａ）を形成することにより、薄膜トランジスタ４
１０、４２０の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域４１
４ｂ、４２４ｂを形成することで、ドレイン電極層４１５ｂ、４２５ｂから高抵抗ドレイ
ン領域４１４ｂ、４２４ｂ、チャネル形成領域４１３、４２３にかけて、導電性を段階的
に変化させうるような構造とすることができる。そのため、ドレイン電極層４１５ｂ、４
２５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層４１
１、４２１とドレイン電極層４１５ｂ、４２５ｂとの間に高電界が印加されても高抵抗ド
レイン領域４１４ｂ、４２４ｂがバッファとなり局所的な高電界が印加されず、薄膜トラ
ンジスタの耐圧を向上させた構成とすることができる。
また、酸化物半導体層４３１、４３２における高抵抗ソース領域４１４ａ、４２４ａ又は
高抵抗ドレイン領域４１４ｂ、４２４ｂは、酸化物半導体層４３１、４３２の膜厚が１５
ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３
０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層４３１、４３２の一部、すな
わちソース電極層４１５ａ、４２５ａ又はドレイン電極層４１５ｂ、４２５ｂと接する領
域及びその近傍が低抵抗化し高抵抗ソース領域４１４ａ、４２４ａ又は高抵抗ドレイン領
域４１４ｂ、４２４ｂが形成され、酸化物半導体層４３１、４３２においてゲート絶縁層
４０２に近い領域はＩ型とすることもできる。
酸化物絶縁層４１６上にさらに保護絶縁層４０３を形成してもよい。例えば、ＲＦスパッ
タ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層
の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物
を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜
、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の
形態では、保護絶縁層４０３を窒化珪素膜を用いて形成する（図４（Ｄ）参照。）。
保護絶縁層４０３上に平坦化のための平坦化絶縁層を設けてもよい。本実施の形態では図
４（Ｅ）に示すように平坦化絶縁層４０４を形成する。
平坦化絶縁層４０４としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、
ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上
記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、平坦化絶縁層４０４を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
平坦化絶縁層４０４の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いることができる。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って酸化物絶縁層４１６、保護絶縁層４０３、平坦化絶縁層４０４の一部を除去
して、ドレイン電極層４２５ｂに達する開口を形成する。
次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化
インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ混合酸化物（Ｉｎ２Ｏ３―ＳｎＯ２
、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有
する導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系膜、即ちＡｌ−Ｚｎ−Ｏ
−Ｎ系膜や、Ｚｎ−Ｏ−Ｎ系膜や、Ｓｎ−Ｚｎ−Ｏ−Ｎ系膜を用いてもよい。なお、Ａｌ
−Ｚｎ−Ｏ−Ｎ系膜の亜鉛の組成比（原子％）は、４７原子％以下とし、膜中のアルミニ
ウムの組成比（原子％）より大きく、膜中のアルミニウムの組成比（原子％）は、膜中の
窒素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液に
より行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工
性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い
。
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り透光性を有する導電膜の不要な部分を除去して画素電極層４２７、導電層４１７を形成
し、レジストマスクを除去する（図４（Ｅ）参照。）。
本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲー
ト絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っ
ても別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が６工程となる
。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
（実施の形態５）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタ４５０、４６０は、実施の形態１の駆動回
路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜
トランジスタ３２０として用いることができる。
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図５を用いて説明する
。
図５（Ａ）乃至（Ｅ）に半導体装置の断面構造を示す。図５（Ｄ）に示す薄膜トランジス
タ４５０、４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトム
ゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
また、薄膜トランジスタ４５０、４６０はシングルゲート構造の薄膜トランジスタを用い
て説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜ト
ランジスタも形成することができる。
以下、図５（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４５０、４６０を
作製する工程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４５１、ゲート電極層４６１を形成する。なお、レジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層４５１、ゲート電極層４６１の材料は、モリブデン、チタン、クロム
、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又
はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層４５１、ゲート電極層４６１上にゲート絶縁層４０２を形成する。
本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の
形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いて
スパッタ法により成膜する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１、４３２
を得る（図５（Ａ）参照。）。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１、４３２上に、酸化物絶縁層を
形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエ
ッチングを行って酸化物絶縁層４５６、酸化物絶縁層４６６を形成した後、レジストマス
クを除去する。
本実施の形態では、酸化物絶縁層４５６、酸化物絶縁層４６６として膜厚２００ｎｍの酸
化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下と
すればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアル
ゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素タ
ーゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて
、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸化
物半導体層４３１、４３２に接して形成する酸化物絶縁層４５６および４６６は、水分や
、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロッ
クする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜
、または酸化窒化アルミニウム膜などを用いる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸
化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４５６、４６６と接した状態で
加熱される。
本実施の形態は、さらに酸化物絶縁層４５６、４６６が設けられ一部が露出している酸化
物半導体層４３１、４３２を、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理
を行う。酸化物絶縁層４５６、４６６によって覆われていない露出された酸化物半導体層
４３１、４３２の領域は、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理を行
うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理
を行う。
酸化物絶縁層４５６、４６６が設けられた酸化物半導体層４３１、４３２に対する窒素雰
囲気下の加熱処理によって、酸化物半導体層４３１、４３２の露出領域は低抵抗化し、抵
抗の異なる領域（図５（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半
導体層４５２、４６２となる。
次いで、ゲート絶縁層４０２、酸化物半導体層４５２、４６２、及び酸化物絶縁層４５６
、４６６上に、金属導電膜を形成した後、第４のフォトリソグラフィ工程によりレジスト
マスクを形成し、選択的にエッチングを行ってソース電極層４５５ａ、４６５ａ、ドレイ
ン電極層４５５ｂ、４６５ｂを形成した後、レジストマスクを除去する（図５（Ｃ）参照
。）。ソース電極層４５５ａとドレイン電極層４５５ｂは酸化物絶縁層４５６の一部と接
し、かつ酸化物半導体層４５２の一部と接している。同様に、ソース電極層４６５ａとド
レイン電極層４６５ｂは酸化物絶縁層４６６の一部と接しかつ酸化物半導体層４６２の一
部と接している。
ソース電極層４５５ａ、４６５ａ、ドレイン電極層４５５ｂ、４６５ｂの材料としては、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分
とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は
、単層構造でも、２層以上の積層構造としてもよい。
以上の工程を経ることによって、酸化物半導体層４３１、４３２は脱水化または脱水素化
のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導体層４３
１、４３２の一部は選択的に酸素過剰な状態となる。その結果、ゲート電極層４５１、４
６１と重なるチャネル形成領域４５３、４６３は、Ｉ型となり、ソース電極層４５５ａ、
４６５ａに重なる高抵抗ソース領域４５４ａ、４６４ａと、ドレイン電極層４５５ｂ、４
６５ｂに重なる高抵抗ドレイン領域４５４ｂ、４６４ｂとが自己整合的に形成される。以
上の工程で薄膜トランジスタ４５０、４６０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と
、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶
縁層４５６、４６６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加
熱時間を短縮することができる。この加熱処理よって、酸化物半導体層４５２、４６２か
ら酸化物絶縁層４５６、４６６中に水素がとりこまれ、ノーマリーオフとなる薄膜トラン
ジスタを得ることができる。よって半導体装置の信頼性を向上できる。
なお、ドレイン電極層４５５ｂ、４６５ｂ（及びソース電極層４５５ａ、４６５ａ）と重
畳した酸化物半導体層４５２、４６２において高抵抗ドレイン領域４５４ｂ、４６４ｂ（
又は高抵抗ソース領域４５４ａ、４６４ａ）を形成することにより、薄膜トランジスタ４
５０、４６０の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域４５
４ｂ、４６４ｂを形成することで、ドレイン電極層４５５ｂ、４６５ｂから高抵抗ドレイ
ン領域４５４ｂ、４６４ｂ、チャネル形成領域４５３、４６３にかけて、導電性を段階的
に変化させうるような構造とすることができる。そのため、ドレイン電極層４５５ｂ、４
６５ｂを高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層４５
１、４６１とドレイン電極層４５５ｂ、４６５ｂとの間に高電界が印加されても高抵抗ド
レイン領域４５４ｂ、４６４ｂがバッファとなり局所的な高電界が印加されず、トランジ
スタの耐圧を向上させた構成とすることができる。
ソース電極層４５５ａ、４６５ａ、ドレイン電極層４５５ｂ、４６５ｂ、酸化物絶縁層４
５６、酸化物絶縁層４６６上に保護絶縁層４０３を形成する。本実施の形態では、保護絶
縁層４０３を、窒化珪素膜を用いて形成する（図５（Ｄ）参照。）。
なお、ソース電極層４５５ａ、４６５ａ、ドレイン電極層４５５ｂ、４６５ｂ、酸化物絶
縁層４５６、酸化物絶縁層４６６上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に
保護絶縁層４０３を積層してもよい。本実施の形態では、保護絶縁層４０３上に平坦化絶
縁層４０４を形成する。
次いで、第５のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って平坦化絶縁層４０４及び保護絶縁層４０３の一部を除去して、ドレイン電極
層４６５ｂに達する開口を形成する。
次に、透光性を有する導電膜を成膜し、第６のフォトリソグラフィ工程を行い、レジスト
マスクを形成し、エッチングにより不要な部分を除去して画素電極層４６７、導電層４５
７を形成し、レジストマスクを除去する（図５（Ｅ）参照。）。
本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲー
ト絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っ
ても別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が７工程となる
。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
（実施の形態６）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタ２４０、２６０は、実施の形態１の駆動回
路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜
トランジスタ３２０として用いることができる。
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図６を用いて説明する
。
また、薄膜トランジスタ２４０、２６０はシングルゲート構造の薄膜トランジスタを用い
て説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜ト
ランジスタも形成することができる。
以下、図６（Ａ）乃至（Ｅ）を用い、基板２９０上に薄膜トランジスタ２４０、２６０を
作製する工程を説明する。
まず、絶縁表面を有する基板２９０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層２４１、ゲート電極層２６１を形成する。本実施の形態では、ゲ
ート電極層２４１、ゲート電極層２６１として、膜厚１５０ｎｍのタングステン膜を、ス
パッタ法を用いて形成する。
次いで、ゲート電極層２４１、ゲート電極層２６１上にゲート絶縁層２９２を形成する。
本実施の形態では、ゲート絶縁層２９２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
次いで、ゲート絶縁層２９２上に、金属導電膜を形成し、第２のフォトリソグラフィ工程
により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極
層２４５ａ、２６５ａ、ドレイン電極層２４５ｂ、２６５ｂを形成した後、レジストマス
クを除去する（図６（Ａ）参照。）。
次に酸化物半導体膜２９５を形成する（図６（Ｂ）参照。）。本実施の形態では、酸化物
半導体膜２９５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法
により成膜する。酸化物半導体膜２９５を第３のフォトリソグラフィ工程により島状の酸
化物半導体層に加工する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層２９６、２９７
を得る（図６（Ｃ）参照。）。
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板
を入れ、数分間加熱した後、基板を加熱した不活性ガスから出すＧＲＴＡを行ってもよい
。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
酸化物半導体層２９６、２９７に接する保護絶縁膜となる酸化物絶縁層２４６を形成する
。
酸化物絶縁層２４６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層２４６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層２４６に水素が含まれると、その水素の酸化物半導体層２９６、２９７への
侵入、又は水素による酸化物半導体層２９６、２９７中の酸素引き抜き、が生じ酸化物半
導体層２９６、２９７のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネル
が形成される。よって、酸化物絶縁層２４６はできるだけ水素を含まない膜になるように
、水素を用いない成膜方法を採用することが重要である。
本実施の形態では、酸化物絶縁層２４６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素タ
ーゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲
気下でスパッタ法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体
層に接して形成する酸化物絶縁層２４６は、水分や、水素イオンや、ＯＨ−などの不純物
を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には
酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜など
を用いる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層２４６と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体層２９６、２９７は脱水化または脱水素化
のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導体層２９
６、２９７は酸素過剰な状態となる。その結果、Ｉ型の酸化物半導体層２４２、２６２が
形成される。以上の工程で薄膜トランジスタ２４０、２６０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と
、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶
縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮す
ることができる。この加熱処理よって、酸化物半導体層から酸化物絶縁層中に水素がとり
こまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置
の信頼性を向上できる。
酸化物絶縁層２４６上にさらに保護絶縁層２９３を形成してもよい。例えば、ＲＦスパッ
タ法を用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層２９３を、窒化珪素
膜を用いて形成する（図６（Ｄ）参照。）。
保護絶縁層２９３上に平坦化のための平坦化絶縁層２９４を設けてもよい。本実施の形態
では、保護絶縁層２９３上に平坦化絶縁層２９４を形成する。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って平坦化絶縁層２９４、保護絶縁層２９３、及び酸化物絶縁層２４６の一部を
除去して、ドレイン電極層２６５ｂに達する開口を形成する。
次に、透光性を有する導電膜を成膜し、第５のフォトリソグラフィ工程を行い、レジスト
マスクを形成し、エッチングにより不要な部分を除去して画素電極層２６７、導電層２４
７を形成し、レジストマスクを除去する（図６（Ｅ）参照。）。
本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲー
ト絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っ
ても別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が６工程となる
。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
（実施の形態７）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタ２１０、２２０は、実施の形態１の駆動回
路用薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜
トランジスタ３２０として用いることができる。
本実施の形態では、薄膜トランジスタを有する半導体装置の作製工程の一部が実施の形態
４と異なる例を図８に示す。図８は、図４と工程が一部異なる点以外は同じであるため、
同じ箇所の詳細な説明は省略する。本実施の形態では、フォトリソグラフィ工程において
、多階調マスクによって形成したマスク層を用いる。
多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対
してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに
加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによ
って、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができ
る。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減
できるため、工程の簡略化が可能となる。
実施の形態１に従って、基板２００上に第１のフォトリソグラフィ工程によってゲート電
極層２１１、ゲート電極層２２１を形成し、ゲート絶縁層２０２を積層する。ゲート絶縁
層２０２上に酸化物半導体膜を形成する。本実施の形態では、酸化物半導体膜としてＩｎ
−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。
脱水化または脱水素化を行う第１の加熱処理として、加熱処理装置の一つである電気炉に
基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において１時間の加熱処理
を行った後、大気に触れることなく、酸化物半導体膜への水や水素の再混入を防ぎ、酸化
物半導体膜２３０を得る。
次いで、酸化物半導体膜２３０上に、金属導電膜２３７をスパッタ法や真空蒸着法で形成
する（図８（Ａ）参照。）。
金属導電膜２３７はソース電極層及びドレイン電極層となる導電膜である。金属導電膜の
材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述
した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また
、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複
数から選択された材料を用いてもよい。
第２のフォトリソグラフィ工程を行い、酸化物半導体膜２３０、及び金属導電膜２３７上
にレジストマスク２３１ａ、２３１ｂを形成する。
本実施の形態では、レジストマスク２３１ａ、２３１ｂを形成するために多階調（高階調
）マスクを用いた露光を行う例を示す。まず、レジストマスク２３１ａ、２３１ｂを形成
するためレジストを形成する。レジストは、ポジ型レジストまたはネガ型レジストを用い
ることができる。ここでは、ポジ型レジストを用いて示す。レジストはスピンコート法で
形成してもよいし、インクジェット法で選択的に形成してもよい。レジストをインクジェ
ット法で選択的に形成すると、不要箇所へのレジスト形成を削減することができるので、
材料の無駄を軽減することができる。
次に、露光マスクとして多階調マスク８１を用いて、レジストに光を照射して、レジスト
を露光する。
ここで、多階調マスク８１を用いた露光について、図９を用いて説明する。
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行う
ことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露
光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスク
を形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚
数を削減することが可能である。
多階調マスクの代表例としては、図９（Ａ）に示すようなグレートーンマスク８１ａ、図
９（Ｃ）に示すようなハーフトーンマスク８１ｂがある。
図９（Ａ）に示すように、グレートーンマスク８１ａは、透光性基板８３及び透光性基板
８３に接して形成される遮光部８４並びに回折格子８５で構成される。遮光部８４におい
ては、光の透過率が０％である。一方、回折格子８５はスリット、ドット、メッシュ等の
光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過
率を制御することができる。なお、回折格子８５は、周期的なスリット、ドット、メッシ
ュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
透光性基板８３としては、石英等の透光性基板を用いることができる。遮光部８４及び回
折格子８５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することがで
きる。
グレートーンマスク８１ａに露光光を照射した場合、図９（Ｂ）に示すように、遮光部８
４においては、光透過率８６は０％であり、遮光部８４及び回折格子８５が設けられてい
ない領域では光透過率８６は１００％である。また、回折格子８５においては、１０〜７
０％の範囲で調整可能である。回折格子８５における光の透過率の調整は、回折格子のス
リット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
図９（Ｃ）に示すように、ハーフトーンマスク８１ｂは、透光性基板８３及びその上に形
成される半透過部８７並びに遮光部８８で構成される。半透過部８７は、ＭｏＳｉＮ、Ｍ
ｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部８８は
、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
ハーフトーンマスク８１ｂに露光光を照射した場合、図９（Ｄ）に示すように、遮光部８
８においては、光透過率８９は０％であり、遮光部８８及び半透過部８７が設けられてい
ない領域では光透過率８９は１００％である。また、半透過部８７においては、１０〜７
０％の範囲で調整可能である。半透過部８７に於ける光の透過率は、半透過部８７の材料
により調整可能である。
多階調マスクを用いて露光した後、現像することで、図８（Ｂ）に示すように膜厚の異な
る領域を有するレジストマスク２３１ａ、２３１ｂを形成することができる。
次に、レジストマスク２３１ａ、２３１ｂを用いて第１のエッチング工程を行い、酸化物
半導体膜２３０、金属導電膜２３７をエッチングし島状に加工する。この結果、酸化物半
導体層２３３、２３５、金属導電層２３２、２３４を形成することができる（図８（Ｂ）
参照。）。
次に、レジストマスク２３１ａ、２３１ｂをアッシングする。この結果、レジストマスク
の面積（３次元的に見ると体積）が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域
のレジストマスクのレジスト（ゲート電極層２１１、２２１の一部と重畳する領域）は除
去され、分離されたレジストマスク２３６ａ、２３６ｂ、２３６ｄ、２３６ｅを形成する
ことができる。
レジストマスク２３６ａ、２３６ｂ、２３６ｄ、２３６ｅを用いて、エッチングにより不
要な部分を除去してソース電極層２１５ａ、２２５ａ、ドレイン電極層２１５ｂ、２２５
ｂを形成する（図８（Ｃ）参照。）。
なお、金属導電層２３２、２３４のエッチングの際に、酸化物半導体層２３３、２３５も
除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、金属導電層２３２、２３４としてＴｉ膜を用いて、酸化物半導体層２
３３、２３５にはＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いて、Ｔｉ膜のエッチャントと
してアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：
２）を用いる。
なお、ここでの金属導電膜、酸化物半導体膜のエッチングは、ウェットエッチングに限定
されずドライエッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次に、レジストマスク２３６ａ、２３６ｂ、２３６ｄ、２３６ｅを除去し、酸化物半導体
層２３３、２３５に接する保護絶縁膜となる酸化物絶縁層２１６を形成する。本実施の形
態では、酸化物絶縁層２１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成
膜する。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層２１６と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体層２３３、２３５は脱水化または脱水素化
のための加熱処理によって酸素欠乏状態となり低抵抗化され、さらに酸化物半導体層２３
３、２３５の一部は選択的に酸素過剰な状態となる。その結果、ゲート電極層２１１と重
なるチャネル形成領域２１３は、Ｉ型となり、ソース電極層２１５ａに重なる高抵抗ソー
ス領域２１４ａと、ドレイン電極層２１５ｂに重なる高抵抗ドレイン領域２１４ｂとが自
己整合的に形成される。以上の工程で薄膜トランジスタ２１０が形成される。同様に、ゲ
ート電極層２２１と重なるチャネル形成領域２２３は、Ｉ型となり、ソース電極層２２５
ａに重なる高抵抗ソース領域２２４ａと、ドレイン電極層２２５ｂに重なる高抵抗ドレイ
ン領域２２４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ２２０が形
成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下への昇温と
、室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶
縁層２１６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を
短縮することができる。この加熱処理よって、酸化物半導体層２３３、２３５から酸化物
絶縁層２１６中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ること
ができる。よって半導体装置の信頼性を向上できる。
酸化物絶縁層２１６上に保護絶縁層２０３を形成する。本実施の形態では、保護絶縁層２
０３を、窒化珪素膜を用いて形成する（図８（Ｄ）参照。）。
保護絶縁層２０３上に平坦化のための平坦化絶縁層を設けてもよい。本実施の形態では、
保護絶縁層２０３上に平坦化絶縁層２０４を形成する。
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って平坦化絶縁層２０４、保護絶縁層２０３、及び酸化物絶縁層２１６の一部を
除去して、ドレイン電極層２２５ｂに達する開口を形成する。
次に、透光性を有する導電膜を成膜し、第４のフォトリソグラフィ工程を行い、レジスト
マスクを形成し、エッチングにより不要な部分を除去して画素電極層２２７、導電層２１
７を形成し、レジストマスクを除去する（図８（Ｅ）参照。）。
本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲー
ト絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っ
ても、別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が４工程とな
る。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、
低消費電力の半導体装置を提供することができる。
また、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、信頼性の
高い半導体装置を提供することができる。
（実施の形態８）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示
す。本実施の形態で示す薄膜トランジスタ２７０、２８０は、実施の形態１の駆動回路用
薄膜トランジスタ１２２３、画素用薄膜トランジスタ１２１１、実施の形態２の薄膜トラ
ンジスタ３２０として用いることができる。
本実施の形態では、ゲート電極層、ソース電極層及びドレイン電極層に透光性を有する導
電材料を用いる例を図７に示す。従って、他は上記実施の形態と同様に行うことができ、
上記実施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省
略する。
図７に示す薄膜トランジスタ２７０、２８０はチャネルエッチ型の薄膜トランジスタであ
り、絶縁表面を有する基板２５０上に、ゲート電極層２７１、２８１、ゲート絶縁層２５
２、少なくともチャネル形成領域２７３、高抵抗ソース領域２７４ａ、及び高抵抗ドレイ
ン領域２７４ｂを有する酸化物半導体層２７２、少なくともチャネル形成領域２８３、高
抵抗ソース領域２８４ａ、及び高抵抗ドレイン領域２８４ｂを有する酸化物半導体層２８
２、ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂを含む。
また、薄膜トランジスタ２７０、２８０を覆い、チャネル形成領域２７３、２８３に接す
る酸化物絶縁層２５６が設けられ、さらにその上に保護絶縁層２５３、平坦化絶縁層２５
４が設けられている。
画素部において、酸化物絶縁層２５６、保護絶縁層２５３、及び平坦化絶縁層２５４には
ソース電極層又はドレイン電極層２８５ｂに達する開口（コンタクトホール）が形成され
、開口には画素電極層２８７が形成されている。一方、駆動回路部においては、平坦化絶
縁層２５４上にゲート電極層２７１、酸化物半導体層２７２と重なる導電層２７７が形成
されている。
ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂは、薄膜な金
属導電膜であるため透光性を有する導電膜とすることができる。
また、図７において、薄膜トランジスタ２７０、２８０のゲート電極層２７１、２８１、
ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５ｂに透光性を有
する導電膜を用いる。
ゲート電極層２７１、２８１、ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２
８５ａ、２８５ｂの材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ
−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ
系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用するこ
とができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層２
７１、２８１、ソース電極層又はドレイン電極層２７５ａ、２７５ｂ、２８５ａ、２８５
ｂに用いる透光性を有する導電材料の成膜方法は、スパッタ法や真空蒸着法（電子ビーム
蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、ス
パッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて
成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後
の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制す
ることが好ましい。
従って、薄膜トランジスタ２７０、２８０は透光性を有する薄膜トランジスタとすること
ができる。
また、薄膜トランジスタ２８０が配置される画素には、画素電極層２８７、またはその他
の電極層（容量電極層など）や、その他の配線層（容量配線層など）に可視光に対して透
光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、ゲート絶縁層
２５２、酸化物絶縁層２５６、保護絶縁層２５３、平坦化絶縁層２５４も可視光に対して
透光性を有する膜を用いることが好ましい。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００
％である膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート
電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他
の配線層に適用する材料として、可視光に対して半透明の導電膜を用いてもよい。可視光
に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
薄膜トランジスタ２８０が透光性を有するため、開口率を向上させることができる。特に
１０インチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表
示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することがで
きる。また、薄膜トランジスタ２８０の構成部材に透光性を有する膜を用いることで、広
視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現する
ことができる。即ち、高密度に薄膜トランジスタを配置しても開口率を大きくとることが
でき、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個
のサブピクセルを有する場合でも、薄膜トランジスタが透光性を有するため、開口率を向
上させることができる。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保
持容量を形成すると、保持容量も透光性とすることができるため、さらに開口率を向上さ
せることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態は、本明細書で開示される半導体装置の一例として、液晶表示装置を示す。
本明細書に開示される半導体装置には、特に限定されず、ＴＮ液晶、ＯＣＢ液晶、ＳＴＮ
液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶な
どを用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向
（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モード
としては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃ
ａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
また、以下にＶＡ型の液晶表示装置の一例を示す。
ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液
晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向
く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセ
ル）に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これをマルチドメ
イン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮
された液晶表示装置について説明する。
図１０と図１１は、基板６００上に形成されたＶＡ型液晶表示パネルの画素構造を示して
いる。図１１は基板６００の上面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造
を図１０に表している。以下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にＴＦＴ
が接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。
すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を
、独立して制御する構成を有している。
画素電極層６２４はコンタクトホール６２３を介してＴＦＴ６２８のソース電極層又はド
レイン電極層６１８と接続している。また、画素電極層６２６は絶縁層６２０、絶縁層６
２０を覆う絶縁層６２１、および絶縁層６２１を覆う絶縁層６２２に設けられたコンタク
トホール６２７を介してＴＦＴ６２９のソース電極層又はドレイン電極層６１９と接続し
ている。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異
なるゲート信号を与えることができるように分離されている。一方、データ線として機能
するソース電極層又はドレイン電極層６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用
いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態３乃至８のいずれか一の薄膜ト
ランジスタを適宜用いることができる。
また、容量配線６９０が設けられ、ゲート絶縁層６０６を誘電体とし、画素電極層または
画素電極層と電気的に接続する容量電極と保持容量を形成する。
画素電極層６２４と画素電極層６２６の形状は異なっており、スリットによって分離され
ている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が形成さ
れている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、ＴＦＴ
６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素
構造の等価回路を図１３に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２
９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲ
ート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせるこ
とができる。
対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極層６４０が形成されている
。また、着色膜６３６と対向電極層６４０の間にはオーバーコート膜とも呼ばれる平坦化
膜６３７が形成され、液晶の配向乱れを防いでいる。配向膜６４８が画素電極層６２４、
６２６上に設けられ、また、配向膜６４６が対向電極層６４０に設けられる。図１２に対
向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化されている電極である
が、スリット６４１が形成されている。このスリット６４１と、画素電極層６２４及び画
素電極層６２６側のスリットとを交互に咬み合うように配置することで、斜め電界を効果
的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を
場所によって異ならせることができ、視野角を広げている。
開口パターンを有する対向電極層６４０は画素部に設けられる第１の対向電極層であり、
駆動回路部に設けられる第２の対向電極層と異なる電位である。第２の対向電極層を駆動
回路部上に設けることによって静電気に対する耐性を強くし、高信頼性の半導体装置とす
ることができる。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、第１の液晶素
子が形成されている。また、画素電極層６２６と液晶層６５０と対向電極層６４０が重な
り合うことで、第２の液晶素子が形成されている。また、画素構造は一画素に第１の液晶
素子と第２の液晶素子が設けられたマルチドメイン構造である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。
本実施の形態では、実施の形態１乃至９のいずれか一で得られる液晶表示装置を搭載した
電子機器の例について図１４を用いて説明する。
図１４（Ａ）は、少なくとも液晶表示装置を一部品として実装して作製したノート型の
パーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボ
ード３００４などによって構成されている。なお、実施の形態１に示す液晶表示装置をノ
ート型のパーソナルコンピュータは有している。
図１４（Ｂ）は、少なくとも液晶表示装置を一部品として実装して作製した携帯情報端
末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２
５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３
０２２がある。なお、実施の形態１に示す液晶表示装置を携帯情報端末は有している。
図１４（Ｃ）は少なくとも液晶表示装置を一部品として実装して作製した電子書籍であ
る。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成
されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており
、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の
書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１４（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１４（Ｃ）では表示部２７０７）に画像を表示することができる。
また、図１４（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵ
ＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える
構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成
としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。なお、実施の形態１に示す液晶表示装置を電子書籍２７００は有している
。
図１４（Ｄ）は、少なくとも液晶表示装置を一部品として実装して作製した携帯電話で
あり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には
、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティング
デバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。
また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロ
ット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図１４（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能で
ある。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、
図１４（Ｄ）に示すような展開している状態から重なり合った状態とすることができ、携
帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。なお、実施の形態１に示す液晶表示装置を携帯電話は有している。
図１４（Ｅ）は少なくとも液晶表示装置を一部品として実装して作製したデジタルカメ
ラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５
４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。なお、実
施の形態１に示す液晶表示装置をデジタルカメラは有している。
本実施の形態は、実施の形態１乃至９のいずれか一と自由に組み合わせることができる。
８１ 多階調マスク
８１ａ グレートーンマスク
８１ｂ ハーフトーンマスク
８３ 透光性基板
８４ 遮光部
８５ 回折格子
８７ 半透過部
８８ 遮光部
２００ 基板
２０２ ゲート絶縁層
２０３ 保護絶縁層
２０４ 平坦化絶縁層
２１０ 薄膜トランジスタ
２１１ ゲート電極層
２１３ チャネル形成領域
２１４ａ 高抵抗ソース領域
２１４ｂ 高抵抗ドレイン領域
２１５ａ ソース電極層
２１５ｂ ドレイン電極層
２１６ 酸化物絶縁層
２１７ 導電層
２２０ 薄膜トランジスタ
２２１ ゲート電極層
２２３ チャネル形成領域
２２４ａ 高抵抗ソース領域
２２４ｂ 高抵抗ドレイン領域
２２５ａ ソース電極層
２２５ｂ ドレイン電極層
２２７ 画素電極層
２３０ 酸化物半導体膜
２３１ａ レジストマスク
２３１ｂ レジストマスク
２３２ 金属導電層
２３３ 酸化物半導体層
２３６ａ レジストマスク
２３６ｂ レジストマスク
２３６ｄ レジストマスク
２３６ｅ レジストマスク
２３７ 金属導電膜
２４０ 薄膜トランジスタ
２４１ ゲート電極層
２４２ 酸化物半導体層
２４５ａ ソース電極層
２４５ｂ ドレイン電極層
２４６ 酸化物絶縁層
２４７ 導電層
２５０ 基板
２５２ ゲート絶縁層
２５３ 保護絶縁層
２５４ 平坦化絶縁層
２５６ 酸化物絶縁層
２６１ ゲート電極層
２６５ａ ソース電極層
２６５ｂ ドレイン電極層
２６７ 画素電極層
２７０ 薄膜トランジスタ
２７１ ゲート電極層
２７２ 酸化物半導体層
２７３ チャネル形成領域
２７４ａ 高抵抗ソース領域
２７４ｂ 高抵抗ドレイン領域
２７５ａ ソース電極層又はドレイン電極層
２７５ｂ ソース電極層又はドレイン電極層
２７７ 導電層
２８０ 薄膜トランジスタ
２８２ 酸化物半導体層
２８３ チャネル形成領域
２８４ａ 高抵抗ソース領域
２８４ｂ 高抵抗ドレイン領域
２８５ａ ソース電極層又はドレイン電極層
２８５ｂ ソース電極層又はドレイン電極層
２８７ 画素電極層
２９０ 基板
２９２ ゲート絶縁層
２９３ 保護絶縁層
２９４ 平坦化絶縁層
２９５ 酸化物半導体膜
２９６ 酸化物半導体層
３００ 第１の基板
３０２ ゲート絶縁層
３０３ 保護絶縁層
３０４ ドレイン電極層
３０５ 共通電位線
３０６ 共通電極層
３１０ 共通電位線
３１１ 共通電極
３２０ 薄膜トランジスタ
３２７ 画素電極層
４００：基板
４０２：ゲート絶縁層
４０３：保護絶縁層
４０４：平坦化絶縁層
４１０：薄膜トランジスタ
４１１：ゲート電極層
４１３ チャネル形成領域
４１４ａ 高抵抗ソース領域
４１４ｂ 高抵抗ドレイン領域
４１５ａ：ソース電極層
４１５ｂ：ドレイン電極層
４１６：酸化物絶縁層
４１７：導電層
４２０：薄膜トランジスタ
４２１：ゲート電極層
４２３ チャネル形成領域
４２４ａ 高抵抗ソース領域
４２４ｂ 高抵抗ドレイン領域
４２５ａ ソース電極層
４２５ｂ ドレイン電極層
４２７ 画素電極層
４３０：酸化物半導体膜
４３１ 酸化物半導体層
４５０ 薄膜トランジスタ
４５１ ゲート電極層
４５２ 酸化物半導体層
４５３ チャネル形成領域
４５４ａ 高抵抗ソース領域
４５４ｂ 高抵抗ドレイン領域
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５６ 酸化物絶縁層
４５７ 導電層
４６１ ゲート電極層
４６５ａ ソース電極層
４６５ｂ ドレイン電極層
４６６ 酸化物絶縁層
４６７ 画素電極層
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０６ ゲート絶縁層
６１６ ソース電極層またはドレイン電極層
６１８ ソース電極層またはドレイン電極層
６１９ ソース電極層またはドレイン電極層
６２０ 絶縁層
６２１ 絶縁層
６２２ 絶縁層
６２３ コンタクトホール
６２４ 画素電極層
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３２ 遮光膜
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６６３ 配線
６９０ 容量配線
１２００ 信号線駆動回路部
１２０１ 走査線駆動回路部
１２０２ 画素部
１２０４ 第２の基板
１２０５ シール材
１２０６ 第１の配向膜
１２０７ 第２の配向膜
１２０８ 接続配線
１２１０ 第１の基板
１２１１ 画素用薄膜トランジスタ
１２１４ 絶縁層
１２２３ 駆動回路用薄膜トランジスタ
１２３５ 樹脂層
１２４０ 端子部
１２４１ 接続端子
１２４２ 接続配線
１２４３ 接続端子
１２４６ 接続配線
１２５０ 画素電極層
１２５５ 柱状スペーサー
１２７０ 導電粒子
１２８０ 液晶
１２９０ 第１偏光板
１２９１ 対向電極層
１２９２ 対向電極層
１２９３ 導電層
１２９５ 第２偏光板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）

Claims (1)

  1. 画素部と、
    前記画素部の外側の駆動回路部と、
    前記画素部及び前記駆動回路部に対向する対向基板と、
    前記対向基板に設けられ、液晶層を介して前記駆動回路部と重なる第１の導電層と、前記液晶層を介して前記画素部と重なる第２の導電層と、を有し、
    前記第１の導電層と前記第２の導電層は、それぞれ電位が異なる液晶表示装置。
JP2021095085A 2009-10-30 2021-06-07 液晶表示装置 Withdrawn JP2021152671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022145142A JP2022188057A (ja) 2009-10-30 2022-09-13 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009250909 2009-10-30
JP2009250909 2009-10-30
JP2019207868A JP6895503B2 (ja) 2009-10-30 2019-11-18 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019207868A Division JP6895503B2 (ja) 2009-10-30 2019-11-18 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022145142A Division JP2022188057A (ja) 2009-10-30 2022-09-13 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2021152671A true JP2021152671A (ja) 2021-09-30

Family

ID=43921808

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010243010A Active JP5695882B2 (ja) 2009-10-30 2010-10-29 半導体装置
JP2015022835A Active JP6009008B2 (ja) 2009-10-30 2015-02-09 半導体装置
JP2016178491A Expired - Fee Related JP6220939B2 (ja) 2009-10-30 2016-09-13 半導体装置
JP2017192475A Withdrawn JP2018025813A (ja) 2009-10-30 2017-10-02 液晶表示装置
JP2019207868A Active JP6895503B2 (ja) 2009-10-30 2019-11-18 液晶表示装置
JP2021095085A Withdrawn JP2021152671A (ja) 2009-10-30 2021-06-07 液晶表示装置
JP2022145142A Withdrawn JP2022188057A (ja) 2009-10-30 2022-09-13 液晶表示装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2010243010A Active JP5695882B2 (ja) 2009-10-30 2010-10-29 半導体装置
JP2015022835A Active JP6009008B2 (ja) 2009-10-30 2015-02-09 半導体装置
JP2016178491A Expired - Fee Related JP6220939B2 (ja) 2009-10-30 2016-09-13 半導体装置
JP2017192475A Withdrawn JP2018025813A (ja) 2009-10-30 2017-10-02 液晶表示装置
JP2019207868A Active JP6895503B2 (ja) 2009-10-30 2019-11-18 液晶表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022145142A Withdrawn JP2022188057A (ja) 2009-10-30 2022-09-13 液晶表示装置

Country Status (4)

Country Link
US (3) US8988623B2 (ja)
JP (7) JP5695882B2 (ja)
TW (1) TWI505001B (ja)
WO (1) WO2011052382A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11852939B2 (en) 2022-01-21 2023-12-26 Sharp Display Technology Corporation Display device and electronic device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO333507B1 (no) * 2009-06-22 2013-06-24 Condalign As Fremgangsmate for a lage et anisotropisk, ledende lag og en derav frembrakt gjenstand
WO2011036981A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102481935B1 (ko) 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE102011056166A1 (de) * 2011-12-08 2013-06-13 Universität Stuttgart Elektrooptischer Phasenmodulator
KR101957998B1 (ko) 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
KR102282866B1 (ko) * 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
JP6586358B2 (ja) * 2015-12-04 2019-10-02 株式会社ジャパンディスプレイ 液晶表示装置
KR102473647B1 (ko) * 2015-12-29 2022-12-01 엘지디스플레이 주식회사 액정표시장치
WO2017193316A1 (en) * 2016-05-11 2017-11-16 Viewtrix Technology Co., Ltd. Integrated organic light emitting diode display apparatus and methods for making the same
KR20180037105A (ko) * 2016-10-03 2018-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 표시 장치의 제작 방법
US10438552B2 (en) * 2017-04-01 2019-10-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and device
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
US10802309B2 (en) * 2018-04-24 2020-10-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate, liquid crystal display panel, and liquid crystal display
CN109671359B (zh) * 2019-02-28 2020-11-20 厦门天马微电子有限公司 显示装置及其制造方法
US11581334B2 (en) * 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229052A (ja) * 2001-01-31 2002-08-14 Fujitsu Ltd 液晶表示装置
JP2005519344A (ja) * 2002-03-08 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ マトリックス表示装置
JP2006343529A (ja) * 2005-06-09 2006-12-21 Sharp Corp 液晶表示装置および液晶パネル
US20090184946A1 (en) * 2008-01-22 2009-07-23 Samsung Electronics Co., Ltd. Display device and method thereof

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6073666A (ja) 1983-09-30 1985-04-25 セイコーエプソン株式会社 駆動回路内蔵アクテイブマトリクスパネル
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP2996887B2 (ja) * 1984-05-18 2000-01-11 株式会社 半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2505046Y2 (ja) * 1990-05-01 1996-07-24 カシオ計算機株式会社 液晶表示装置
JP3072326B2 (ja) * 1990-09-25 2000-07-31 セイコーインスツルメンツ株式会社 半導体単結晶薄膜基板光弁装置とその製造方法
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE4217007A1 (de) * 1992-05-22 1993-11-25 Foerster Inst Dr Friedrich Verfahren und Vorrichtung zur Überwachung und Sicherung der Produktqualität
JPH06148678A (ja) 1992-11-06 1994-05-27 Seiko Epson Corp 液晶表示装置
JPH06258661A (ja) * 1993-03-02 1994-09-16 Seiko Epson Corp 液晶表示装置
JP3413239B2 (ja) 1993-04-06 2003-06-03 セイコーエプソン株式会社 液晶表示装置
US5567967A (en) * 1993-06-28 1996-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a crystallized island semiconductor layer
JPH0862635A (ja) * 1994-08-25 1996-03-08 Fujitsu Ltd 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP2596407B2 (ja) 1995-11-28 1997-04-02 セイコーエプソン株式会社 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1039336A (ja) 1996-07-26 1998-02-13 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3215359B2 (ja) * 1997-07-31 2001-10-02 シャープ株式会社 液晶表示装置
JP3806497B2 (ja) 1997-10-03 2006-08-09 三洋電機株式会社 表示装置
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR100425858B1 (ko) 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6489952B1 (en) 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4666704B2 (ja) 1998-11-17 2011-04-06 株式会社半導体エネルギー研究所 アクティブマトリクス型半導体表示装置
JP2000267137A (ja) 1999-03-18 2000-09-29 Toshiba Corp 液晶表示装置
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001222019A (ja) 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 駆動回路一体型液晶表示素子
JP2001133766A (ja) * 2000-08-29 2001-05-18 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP5177923B2 (ja) 2001-06-29 2013-04-10 株式会社半導体エネルギー研究所 半導体装置および電子機器
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004004526A (ja) * 2003-01-20 2004-01-08 Seiko Epson Corp 液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100964797B1 (ko) * 2003-12-23 2010-06-21 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2005227513A (ja) 2004-02-12 2005-08-25 Casio Comput Co Ltd 表示装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006030627A (ja) 2004-07-16 2006-02-02 Sharp Corp 表示装置用基板及びそれを用いた液晶表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20070013659A (ko) * 2005-07-27 2007-01-31 삼성전자주식회사 표시장치
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007072242A (ja) * 2005-09-08 2007-03-22 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20070037864A (ko) * 2005-10-04 2007-04-09 엘지.필립스 엘시디 주식회사 액정 표시패널과 그의 제조방법
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP2016579A1 (en) * 2006-09-05 2009-01-21 Canon Kabushiki Kaisha Organic light emitting display device
KR101282402B1 (ko) * 2006-09-15 2013-07-04 삼성디스플레이 주식회사 액정표시장치
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5210594B2 (ja) * 2006-10-31 2013-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7646015B2 (en) 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR101327847B1 (ko) * 2007-03-13 2013-11-11 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002629A (ko) 2007-07-02 2009-01-09 삼성전자주식회사 액정표시패널
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101398582B (zh) * 2007-09-28 2011-09-28 群康科技(深圳)有限公司 液晶显示装置
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR20090092939A (ko) * 2008-02-28 2009-09-02 삼성전자주식회사 표시 장치 및 그 제조 방법
KR20100009869A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 씨모스 트랜지스터 및 그 제조 방법
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101851403B1 (ko) 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011036981A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052409A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229052A (ja) * 2001-01-31 2002-08-14 Fujitsu Ltd 液晶表示装置
JP2005519344A (ja) * 2002-03-08 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ マトリックス表示装置
JP2006343529A (ja) * 2005-06-09 2006-12-21 Sharp Corp 液晶表示装置および液晶パネル
US20090184946A1 (en) * 2008-01-22 2009-07-23 Samsung Electronics Co., Ltd. Display device and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11852939B2 (en) 2022-01-21 2023-12-26 Sharp Display Technology Corporation Display device and electronic device

Also Published As

Publication number Publication date
WO2011052382A1 (en) 2011-05-05
US20170059909A1 (en) 2017-03-02
JP2011118377A (ja) 2011-06-16
JP2022188057A (ja) 2022-12-20
US8988623B2 (en) 2015-03-24
JP6895503B2 (ja) 2021-06-30
JP2018025813A (ja) 2018-02-15
JP5695882B2 (ja) 2015-04-08
US20150177544A1 (en) 2015-06-25
JP2015128169A (ja) 2015-07-09
JP6220939B2 (ja) 2017-10-25
TWI505001B (zh) 2015-10-21
JP6009008B2 (ja) 2016-10-19
US11668988B2 (en) 2023-06-06
JP2016219847A (ja) 2016-12-22
US9488890B2 (en) 2016-11-08
TW201135335A (en) 2011-10-16
JP2020030437A (ja) 2020-02-27
US20110102697A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
JP6895503B2 (ja) 液晶表示装置
JP6818114B2 (ja) トランジスタ
JP5748976B2 (ja) 半導体装置
JP6989652B2 (ja) 半導体装置
JP6006748B2 (ja) 液晶表示装置
JP2022031780A (ja) 表示装置
JP2022044610A (ja) 表示装置
CN107452630B (zh) 半导体装置
KR102358088B1 (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220914