JP2021048292A - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
JP2021048292A
JP2021048292A JP2019170387A JP2019170387A JP2021048292A JP 2021048292 A JP2021048292 A JP 2021048292A JP 2019170387 A JP2019170387 A JP 2019170387A JP 2019170387 A JP2019170387 A JP 2019170387A JP 2021048292 A JP2021048292 A JP 2021048292A
Authority
JP
Japan
Prior art keywords
lead terminal
solder
coating layer
electronic component
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019170387A
Other languages
English (en)
Other versions
JP7408975B2 (ja
Inventor
朗丈 増田
Yoshitake Masuda
朗丈 増田
▲徳▼久 安藤
Norihisa Ando
▲徳▼久 安藤
信弥 伊藤
Shinya Ito
信弥 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019170387A priority Critical patent/JP7408975B2/ja
Priority to US17/006,100 priority patent/US11158460B2/en
Priority to CN202010883354.0A priority patent/CN112530697B/zh
Publication of JP2021048292A publication Critical patent/JP2021048292A/ja
Application granted granted Critical
Publication of JP7408975B2 publication Critical patent/JP7408975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10Housing; Encapsulation
    • H01G2/103Sealings, e.g. for lead-in wires; Covers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/236Terminals leading through the housing, i.e. lead-through

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】セラミック素体に生じるクラックを低減すると共に、十分な機械的強度を有するセラミック電子部品を提供することである。【解決手段】セラミック素体と、セラミック素体の端面から側面にかけて形成してある端子電極と、ハンダにより端子電極に接合してあるリード端子と、を有するセラミック電子部品である。セラミック素体の側面とリード端子との間には、ハンダによるフィレットが形成してあり、ハンダと接触するリード端子の表面には、被覆層が形成してある。そして、被覆層が、リード端子よりも、ハンダとの接触角が小さい金属成分で構成してある。【選択図】図4

Description

本発明は、リード端子付きのセラミック電子部品に関する。
回路基板などに実装される電子部品として、特許文献1に示すような、リード端子付きのセラミック電子部品が知られている。このセラミック電子部品においては、端子電極が形成してあるセラミック素体に、ハンダを用いて、リード端子を接合することが一般的である。
ハンダによりリード端子を接合した場合、リード端子と端子電極との間には、ハンダが濡れ広がることによりフィレットが形成される。このフィレットと接触しているセラミック素体の端部においては、ハンダの凝固時に収縮応力が発生することなどにより、素体内部にクラックが生じやすい。
実開昭62−074322号公報
本発明は、上記の実情を鑑みてなされ、その目的は、セラミック素体に生じるクラックを低減すると共に、十分な機械的強度を有するセラミック電子部品を提供することである。
上記目的を達成するために、本発明に係るセラミック電子部品は、
セラミック素体と、
前記セラミック素体の端面から側面にかけて形成してある端子電極と、
ハンダにより前記端子電極に接合してあるリード端子と、を有し、
前記セラミック素体の前記側面と前記リード端子との間には、ハンダによるフィレットが形成してあり、
前記ハンダと接触する前記リード端子の表面には、被覆層が形成してあり、
前記被覆層が、前記リード端子よりも、ハンダとの接触角が小さい金属成分で構成してある。
本発明のセラミック電子部品では、セラミック素体の側面とリード端子との間にフィレットが形成してあり、端子電極の端面側と側面側の両方にハンダによる接合領域が存在している。そのため、本発明のセラミック電子部品では、セラミック素体の端子電極に対して、リード端子が強固に接続されている。特に、本発明のセラミック電子部品では、セラミック素体のサイズが小さい場合であっても、十分な接合強度を確保できる。
また、本発明のセラミック電子部品では、十分な接合強度が確保できると共に、これと両立して、クラックの発生を抑制できる。
従来では、フィレットの形成を抑制するために、リード端子の一部にハンダ付着防止処理を施し、部分的にリード端子表面のハンダ濡れ性を悪くすることが知られていた。本発明のセラミック電子部品では、従来とは逆に、リード端子のハンダと接触する部分において、表面のハンダ濡れ性を良くする方向に最適化している。本発明では、上記のようにリード端子側のハンダ濡れ性を良くすることで、セラミック素体の側面に対するハンダフィレットの角度が、かえって小さくなることを見出した。フィレット角度が小さくなることで、セラミック素体にクラックが発生することを抑制できる。また、クラックを抑制することで、セラミック電子部品の機械的強度が向上する。
本発明のセラミック電子部品では、好ましくは、前記リード端子が銅を含む。また、好ましくは、前記被覆層を構成する前記金属成分には、銅および錫が含まれる。特に、リード端子とハンダの境界においては、リード端子側から、リード端子の銅、銅−錫合金を含む被覆層、ハンダの順序となる接合構造が形成してあることが好ましい。本発明のセラミック電子部品では、上記のような接合構造をとることで、リード端子側のハンダ濡れ性がより最適な状態となり、フィレット角度をさらに小さくすることができる。その結果、セラミック素体に生じるクラックをより好適に抑制することができる。
さらに好ましくは、本発明のセラミック電子部品では、前記被覆層が、CuSnを含む。このように被覆層がCuSnを含むことで、ハンダ濡れ性がより向上し、フィレット角度の低角度化に寄与する。また、CuSnは錫よりも融点が高いため、リード端子とハンダとの接合部において、耐熱性が向上する。
また、前記被覆層は、めっきにより形成される銅−錫めっき層ではなく、リード端子の先端部のみをハンダ浴に浸漬することで形成される合金層であることが好ましい。上記のように、本発明に係るセラミック電子部品では、被覆層を浸漬処理により形成される合金層とすることで、めっき処理により形成される銅−錫めっき層よりも、機械的強度が向上する。
また、本発明において、前記セラミック素体の前記側面に対する前記フィレットの角度は、好ましくは、15度以上、40度未満であり、より好ましくは、35度未満である。セラミック素体の側面に対するフィレット角度が上記の範囲にあることで、セラミック素体に生じるクラックをより好適に抑制することができる。
さらに、前記被覆層の厚みは、好ましくは、1μm以上、7μm以下である。被覆層の厚みが上記の範囲内にあることによって、下地を被覆層で十分に覆うことが可能になり、リード端子側のハンダ濡れ性がより最適な状態となる。その結果、セラミック素体に生じるクラックをより好適に抑制することができる。
本発明において、前記セラミック素体の第1方向(Z軸方向)の高さをT0とし、前記リード端子において、前記被覆層が形成してある前記第1方向の長さをL1とすると、L1のT0に対する比率(L1/T0)は、1.5倍〜2.0倍であることが好ましい。また、前記被覆層が形成されていない前記リード端子の表面には、錫めっき層が形成してあることが好ましい。
上記に示すように、リード端子の先端側(端子電極対向部側)と基板実装側とで異なる被覆層を形成することで、端子電極対向部側の接合信頼性を確保できると共に、基板実装側の接合信頼性をも両立して確保することができる。
本発明に係るセラミック電子部品は、たとえば、以下に示す製造方法で作製できる。すなわち、本発明に係るセラミック電子部品の製造方法は、
表面に端子電極が形成してあるセラミック素体を準備する工程と、
リード端子の先端部をハンダ浴に浸漬する浸漬工程と、
前記浸漬工程後の前記リード端子の先端部に、前記セラミック素体を仮固定する工程と、
前記セラミック素体を仮固定した前記リード端子の先端部を、ハンダ浴に浸漬して、前記セラミック素体の前記端子電極と前記リード端子の先端部とをハンダ付けするハンダ付け工程と、を含む。
上記に示すように、本発明に係るセラミック電子部品の製造方法では、まず、リード端子のみをハンダ浴に浸漬させ、その後に、リード端子とセラミック素体の端子電極とをハンダ付けしている。このような二度漬けの工程を経ることで、リード端子の先端部(少なくともハンダと接触する部分)において、ハンダ濡れ性の良い被覆層が形成される。その結果、セラミック素体に生じるクラックが低減されたセラミック電子部品が得られる。
リード端子に形成される被覆層の厚みと組成とは、浸漬工程におけるハンダ浴の温度、もしくは浸漬時間などにより制御し得る。より具体的には、前記浸漬工程におけるハンダ浴の温度は、前記ハンダ付け工程におけるハンダ浴の温度の0.9〜1.1倍程度にすることが好ましい。
また、前記浸漬工程では、前記ハンダ付け工程よりも、ハンダ浴への浸漬時間を長くすることが好ましい。より具体的には、前記浸漬工程における浸漬時間は、前記ハンダ付け工程における浸漬時間よりも、10〜60倍程度と長くすることが好ましい。
上記に示すように、浸漬工程とハンダ付け工程の条件を制御することで、リード端子の先端部には、ハンダ濡れ性が最適な被覆層が形成される。
図1は、本発明の一実施形態に係るリード端子付きセラミック電子部品の概略斜視図である。 図2は、図1に示すII−II線に沿う要部断面図である。 図3は、図1に示すIII−III線に沿う要部断面図である。 図4は、図2の要部拡大断面図である。 図5は、図1に示すリード端子付きセラミック電子部品の製造工程を示すフロー図である。 図6は、リード端子の先端形状を示す概略斜視図である。
以下、本発明を図面に示す実施形態に基づき説明するが、本発明は下記の実施形態に限定されない。
図1および図2に示すように、本発明の一実施形態に係るリード端子付きセラミック電子部品2は、セラミック素体4と、一対のリード端子8と、外装20とを有する。本実施形態では、セラミック電子部品の一例として、セラミック素体4が、積層セラミックコンデンサで構成してある場合について説明する。
図2に示すように、外装20は、セラミック素体4の全体と、リード端子8の一部とを覆っている。外装20の被覆範囲は、特に限定されないが、少なくとも、セラミック素体4の全体と、セラミック素体4とリード端子8との接合部分(すなわち後述するハンダ10が存在する箇所)とを覆っていればよい。外装20の材質は、絶縁性を有していればよく、特に制限されないが、ハロゲンフリーの絶縁樹脂であることが好ましく、たとえば、エポキシ樹脂などの熱硬化性樹脂が例示される。
図2に示すセラミック素体4は、X軸方向で対向する2つの端面4aと、2つの端面4aを連結する4つの側面4bとを有し、全体形状が直方体である。ただし、セラミック素体4の形状および寸法は、特に限定されず、目的や用途に応じて適宜決定すればよい。たとえば、セラミック素体4の寸法は、X軸方向の長さを0.6〜6.5mm、幅(図3に示すW0)を0.3〜5.0mm、高さ(図2に示すT0)を0.2〜3.5mmとすることができる。なお、各図面において、X軸とY軸とZ軸(第1方向)とは、相互に垂直である。
セラミック素体4の内部には、図2および図3に示すように、内部電極層16,18が、セラミック層14を介して交互に積層してある。内部電極層16は、セラミック素体4のX軸方向の一方の端面4aに露出しており、内部電極層18は、セラミック素体4の他方の端面4aに露出している。
また、セラミック素体4のX軸方向の両端には、一対の端子電極6が形成してある。より具体的に、端子電極6は、セラミック素体4の端面4aから側面4bに回り込んで形成してあり、端面側電極6aと、側面側電極6bとを有する。内部電極16,18は、露出した端面4aにおいて、それぞれ、端面側電極6aに電気的に接続してある。なお、一対の端子電極6は、互いに絶縁してあり、一対の端子電極6と、内部電極層16,18とで、コンデンサ回路を形成している。
本実施形態において、セラミック層14は、誘電体組成物で構成してある。使用する誘電体組成物としては、特に限定されず、公知の材質を用いればよい。たとえば、チタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、チタン酸ストロンチウム(SrTiO)、ジルコン酸カルシウム(CaZrO)、ニオブ酸カリウム(KNbO)などを主成分として用いることができる。また、これら主成分の他に、希土類の酸化物、アルカリ土類金属の酸化物、遷移金属の酸化物、酸化マグネシウムなどを副成分として添加してもよい。なお、セラミック層14の厚み、および積層数も、特に限定されず、一般的な厚みおよび積層数とすることができる。
内部電極層16,18は、導電性金属を主成分として含有する。使用する導電性金属は、特に限定されず、公知の材質を用いればよい。たとえば、ニッケル、銅、銀、金、パラジウム、または、これら金属のうち少なくとも1種を含む合金などが例示される。内部電極層16,18の厚みも、特に限定されず、一般的な厚みを採用できる。また、内部電極層16,18の積層数は、セラミック層14の積層数に応じて決定される。
また、端子電極6についても、導電性金属を主成分として含有していればよく、材質は特に限定されない。端子電極6としては、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。端子電極6の厚みも特に限定されず、通常、10〜50μm程度である。なお、端子電極6の表面には、ニッケル、銅、錫などから選ばれる少なくとも1種のめっき層が形成してあってもよい。端子電極6において、めっき層の1層当たりの厚みは、1〜10μmであることが好ましく、めっき層は多層構造であってもよい。
本実施形態では、図2に示すように、一対のリード端子8が、セラミック素体4の2つの端面4aに対応して設けられている。各リード端子8は、それぞれ、端子電極対向部8aと、曲折部8cと、リード脚部8dとを有する。本実施形態において、リード端子8の各部位8a〜8dは、導電性線材80を加工することで、一体的に形成してある。ただし、リード端子8は、導電性の金属板を加工して形成してもよい。
リード端子8を構成する導電性線材80としては、銅(Cu)、ニッケル(Ni)、鉄(Fe)、銀(Ag)などを含む金属線を用いることができる。特に、リード端子8は、銅を含むことが好ましい。より具体的には、芯材が純銅、もしくは銅を主成分として含む銅合金である銅系の金属線(以下、Cu線と呼ぶ)を用いることが好ましい。もしくは、表面に銅めっき層を形成した銅被覆鋼線(以下、CP線と呼ぶ)を用いることが好ましい。CP線の場合、芯材は、純鉄、もしくは鉄を主成分として含む鉄合金である。また、CP線を用いる場合、芯材の表面に形成してある銅めっき層の厚みは、5μm〜10μmであることが好ましい。
なお、リード端子8を構成する導電性線材80の線径は、セラミック素体4の寸法に応じて適宜決定される。たとえば、0.5mm〜1.0mmの線径とすることができ、好ましくは、0.5mm〜0.6mmである。
図2に示すように、リード端子8の端子電極対向部8aは、端子電極6の端面側電極6aと対向して配置してあり、ハンダ10を介して、端面側電極6aに接合してある。すなわち、端子電極対向部8aは、リード端子8の長手方向が、Z軸に対して略平行となるように端子電極6に接続してある。本実施形態において、端子電極対向部8aは、前述した導電性線材80の先端を潰し加工することで形成してある。そのため、端子電極対向部8aは、図3に示すように、平板状の断面形状を有する。
端子電極対向部8aの長手方向(Z軸方向)の長さL2は、セラミック素体4のZ軸方向の高さT0に対して長くてもよいし、短くてもよい。ただし、好ましくは、端子電極対向部8aの長さL2は、セラミック素体4の高さT0に対して0.9倍〜1.1倍程度の範囲内であることが好ましい。このような長さとすることで、端子電極6とリード端子8との接合強度が向上する傾向となる。
また、図3に示す端子電極対向部8aのY軸方向の幅W1は、セラミック素体のY軸方向の幅W0に対して、0.7倍〜1.1倍程度の範囲内であることが好ましい。端子電極対向部8aの幅W1を上記の範囲内とすることで、端面側電極6aと端子電極対向部8aとの間に入り込むハンダ10の介在量を、適切な範囲に制御することができる。
端子電極対向部8aのZ軸方向の下方では、リード端子8の長手方向に対して直線状ではない曲折部8cが形成してある。曲折部8cの断面と、後述するリード脚部8dの断面とは、端子電極対向部8aと異なり、円形状を有する。
曲折部8cは、図2に示すように、X−Z断面において、一対のリード端子8がX軸上で離間する方向に折り曲がって形成してあることが好ましい。曲折部8cは、このような折り曲がり形状を有するとともに、端子電極対向部8aとリード脚部8dとを連結している。なお、X−Z断面における曲折部8cの折り曲がり形状は、図2に示す形状に限定されない。たとえば、曲折部8cは、図2とは逆に、一対のリード端子8がX軸上で近接する方向に折り曲がっていても良く、S字状の曲線形状を有していても良い。
リード脚部8dは、図2に示すように、曲折部8cのZ軸方向の下端側に一体的に形成してあり、セラミック素体4の端面4aに平行なZ軸の下側方向に向けて、直線状に延びている。リード脚部8dの端部は、プリント基板やフレキシブル基板などの基板に接続され、基板実装部を構成する。セラミック電子部品2の基板への実装方法は、特に限定されないが、たとえば、ハンダや溶接、カシメなどの実装技術を適用できる。なお、曲折部8cの下方側8c2は、セラミック電子部品2の基板実装時に、立付け高さを規制するキンクとして作用する。
前述したように、リード端子8は、ハンダ10により端子電極6に接合される。ハンダ10の材質は、特に限定されないが、たとえば、錫−アンチモン系、錫−銀−銅系、錫−銅系、錫−ビスマス系の鉛フリーハンダを用いることができる。本実施形態に係るセラミック電子部品2では、図4に示すように、端子電極6とリード端子8との接合構造に特徴を有する。以下、当該接合構造について詳細を説明する。
図4に示すように、本実施形態では、ハンダ10が、端面側電極6aと端子電極対向部8aとの間、および、側面側電極6bと曲折部8cの上方側8c1との間に介在している。そして、側面側電極6bと曲折部8cの上方側8c1との間(すなわち、セラミック素体4の側面4bとリード端子8との間)には、ハンダによるフィレット10aが形成してある。すなわち、リード端子8は、端子電極対向部8a、および、曲折部8cの上方側8c1においてハンダ10と接触しており、端子電極対向部8aと曲折部8cの上方側8c1とで素子接合部8bを構成している。
本実施形態において、リード端子8の素子接合部8bの表面には、すなわち、素子接合部8bとハンダ10との境界には、ハンダ10の接合後の状態で、被覆層9が形成してある。この被覆層9は、リード端子8よりも、ハンダ10との接触角が小さい金属成分で構成してある。前述したように、リード端子8は銅を含むことが好ましいため、被覆層9は、銅よりも、ハンダ10との接触角が小さい金属成分で構成してあることが好ましい。
ハンダ10との接触角とは、接合対象物のハンダ濡れ性を評価するための指標であって、接合対象物に液化したハンダを滴下した際に、液滴外縁部(濡れ先端部)と接合対象物の表面とのなす角度を意味する。ハンダ10の接触角は、主に、使用するハンダ10の材質と、リード端子8の素子接合部8bの表面に形成された被覆層9の組成に依存する。
銅よりもハンダ10との接触角が小さい金属成分とは、具体的に、銀、金、パラジウム、銅−錫合金、などが例示され、特に好ましくは、銅−錫合金である。つまり、図4に示す端子電極6とリード端子8との接合部において、リード端子8とハンダ10との境界は、X軸方向に沿って、リード端子8の銅、銅および錫を含む被覆層9、ハンダ10の順序となっており、本実施形態では、このような接合構造をとることが好ましい。
上記金属成分を含む被覆層9は、たとえば、リード端子8の表面にめっきを施すことによっても形成し得るが、特に、リード端子8の先端部(すなわち素子接合部8bに対応する領域)のみをハンダ浴に浸漬する(以下浸漬工程と呼ぶ)ことで形成することが好ましい。本実施形態では、浸漬工程により形成された被覆層9について説明する。
浸漬工程により形成された被覆層9は、銅および錫を含む合金層である。より具体的に、上記の合金層には、金属間化合物であるCuSnおよびCuSnが含まれ得る。特に、CuSnが含まれていることが好ましい。浸漬工程により形成された被覆層9では、図4に示す接合構造において、被覆層9のリード端子8側にCuSnが多く存在し、被覆層9のハンダ10側にCuSnが多く存在すると考えられる。すなわち、ハンダ10と接触する被覆層9の最表面では、CuSnが露出していることが好ましい。
浸漬工程により形成された被覆層9の厚みは、ある程度のばらつきを有するが、0.5μm〜10μm程度とすることができ、好ましくは、1.0μm〜7.0μmであり、より好ましくは、1.0μm〜3.0μmである。
本実施形態において、浸漬工程により形成された被覆層9は、リード端子8の素子接合部8b(すなわち端子電極対向部8aおよび曲折部8cの上方側8c1)の表面に形成してある。被覆層9が形成してあるZ軸方向の長さ、すなわち素子接合部8bのZ軸方向の長さは、図2において符号L1で示される。L1は、セラミック素体4のZ軸方向の高さT0に対して、1.1倍〜2.5倍程度の長さとすることができ、好ましくは、1.5倍〜2.0倍程度の長さである。
一方、リード端子8のリード脚部8d、および、曲折部8cの下方側8c2では、銅および錫を含む合金層である被覆層9が形成されていない。リード脚部8dおよび曲折部8cの下方側8c2では、銅および錫を含む合金層ではなく、錫めっき層が形成してある。この錫めっき層は、錫が90mol%以上含まれていることが好ましく、その厚みは、1μm〜10μm程度であることが好ましい。基板実装部となるリード脚部8dに錫めっき層が形成してあることで、基板とリード端子8との接合信頼性は向上する傾向となる。
なお、被覆層9や錫めっき層の厚みは、走査型電子顕微鏡(SEM)により、図4に示すX−Z断面を観測することで測定する。また、被覆層9や錫めっき層の成分は、SEM観察時にエネルギー分散型X線分析(EDX)を行うことで測定する。SEM−EDXでは、点分析による元素解析(元素定量分析)および面分析によるマッピングを併用して実施することが好ましい。さらに、被覆層9のより詳細な化合物同定を行うためには、透過型電子顕微鏡(TEM)を用いた電子回折により結晶構造解析を実施すればよい。
詳細については後述するが、本実施形態では、リード端子8の素子接合部8bにおいて被覆層9が形成してあることで、ハンダ10によるフィレット10aの角度θが小さくなる。フィレット10aの角度θとは、図4に示すX−Z断面において、セラミック素体4の側面4bと、フィレット10aの外縁部10ab1とがなす角のことを意味する。
なお、フィレット10aが形成してあるセラミック素体4の側面4bとは、セラミック素体4のZ軸に略垂直な側面であり、かつ、基板実装側に近い側面である。また、フィレット10aの角度θは、上記のとおり、リード端子8の表面に形成してある被覆層9の構成により変化するが、その他、端子電極6の表面状態や、曲折部8cの形状などによっても変化する。
本実施形態では、フィレット10aの角度θが、15度以上、40度未満であることが好ましく、35度未満であることがより好ましい。フィレット10aの角度θの測定は、SEMもしくは光学顕微鏡により図4に示すX−Z断面の断面写真を撮影し、その断面写真を画像解析することで測定する。この際、観察用の試料は、X−Z断面が、リード端子8のY軸方向の略中央位置となるように、セラミック電子部品2を切断し、鏡面研磨することで得る。
続いて、図1に示すセラミック電子部品2の製造方法の一例について、以下に説明する。
まず、セラミック素体4として、コンデンサチップを準備する。コンデンサチップは、公知の方法により製造すれば良い。たとえば、ドクターブレード法やスクリーン印刷等の手法により、電極パターンが形成されたグリーンシートを積層し、積層体を得る。その後、得られた積層体を加圧・焼成することで、コンデンサチップが得られる。
次に、準備したコンデンサチップに対して、一対の端子電極6を形成する。端子電極6の形成方法は、特に限定されないが、たとえば、コンデンサチップを、電極用の導電性ペーストに浸漬し、その後、焼き付け処理を施すことで形成できる。得られた焼き付け電極の表面には、適宜、めっき処理を施しても良い。例えば、端子電極6は、Cu焼付層/Niめっき層/Snめっき層の複数層構造とすることができる。
次に、リード端子8の製造方法について説明する。リード端子8の製造では、まず、導電性線材80を準備する。本実施形態において、準備する導電性線材80としては、表面に錫めっき層が形成してあるCu線、もしくは、Cuめっき層の表面にさらに錫めっき層が形成してあるCP線を用いることが好ましい。ここで、Cu線もしくはCP線の表面に形成してある錫めっき層は、錫が90mol%以上含まれていることが好ましく、厚みが、1μm〜10μmであることが好ましい。
なお、被覆層9をめっきにより形成する場合には、錫めっき層に代えて、銀めっき層や、金めっき層、パラジウムめっき層、銅−錫めっき層などを形成しても良い。さらに、金めっき層もしくはパラジウムめっき層を形成する場合には、下地にニッケルめっき層が形成してあっても良い。
準備した導電性線材80は、所定の長さに切断し、その後、全体としてU字形状となるように曲げ加工を施す。次に、U字形状の導電性線材80を、キャリアテープに張り付けて固定する。この際、導電性線材80は、U字形状の両端がキャリアテープから飛び出すようにして固定される。
このように、導電性線材80をキャリアテープに張り付けた状態で、導電性線材80の先端を、図6に示す形状に加工する。具体的には、まず、導電性線材80の両端に折り曲げ加工を施し、曲折部80cを形成する。その後、導電性線材80の先端を潰し加工(プレス加工)し、端子電極対向部80aを形成する。量産時においては、キャリアテープ上に複数の導電性線材80を張り付けて、上記の先端加工を同時に行えばよい。
次に、上記のような手順で作製したセラミック素体4とリード端子8とを、図5に示す手順で、接合し、リード端子付きのセラミック電子部品2を得る。
具体的に、まず、キャリアテープに張り付けてあるリード端子8(導電性線材80)の先端部のみをハンダ浴に浸漬し、リード端子8の表面に被覆層9を形成する(リード端子8の浸漬工程)。この際、ハンダ浴に浸漬するリード端子8の先端部とは、素子接合部8b(すなわち、端子電極対向部8a、および曲折部8cの上方側8c1)に対応する範囲であり、図2に示す長さL1の範囲である。
上記の浸漬工程において、使用するハンダ浴の種類は、後述するセラミック素体4のハンダ付け工程で使用するハンダ浴と同じで良いが、異なっていても良い。また、使用するハンダ浴の温度は、ハンダの組成によっても異なるが、たとえば、錫−アンチモン系のハンダの場合、270℃〜320℃とすることができる。特に、浸漬工程におけるハンダ浴の温度は、後述するハンダ付け工程におけるハンダ浴の温度に対して、0.9〜1.1倍程度とすることが好ましい。このように浸漬工程時のハンダ浴の温度を制御することで、形成される被覆層9の最表面側にCuSnの金属間化合物が形成されやすくなると考えられる。
また、浸漬工程におけるハンダ浴への浸漬時間は、後述するハンダ付け工程での浸漬時間に対して、10〜60倍程度と長くすることが好ましく、より具体的には、10秒〜60秒程度とすることが好ましい。浸漬時間を上記の範囲に制御することで、リード端子の先端が細ることなく、被覆層9の厚みを最適な範囲に制御することができる。また、形成される被覆層9の最表面側にCuSnの金属間化合物が形成されやすくなると考えられる。
なお、上記の浸漬工程において、ハンダ浴に浸漬した箇所(すなわち素子接合部8bに対応する箇所)では、導電性線材80の表面に形成してある錫めっき層が、ハンダ浴に溶解され、銅および錫を含む合金層である被覆層9が生成する。ハンダ浴に浸漬していないリード端子8のリード脚部8d、および、曲折部8cの下方側8c2では、表面に錫めっき層が残った状態となる。
上記の浸漬工程を行った後、一対のリード端子8の端子電極対向部8aの間に、端子電極6を形成したセラミック素体4を配置し、一対の端子電極対向部8aでセラミック素体4を挟持することで、セラミック素体4を仮固定する。
次に、セラミック素体4を仮固定したリード端子8の先端部分を、ハンダ浴に浸漬し、端子電極6とリード端子8とをハンダ付けする(ハンダ付け工程)。このハンダ付け工程において、ハンダ浴への浸漬時間は、0.5秒〜2程度であり、特に、0.8秒〜1.5秒程度と短くすることが好ましい。ハンダ付け工程での浸漬時間を上記の範囲内とすることで、セラミック素体4への熱影響を最小限に抑制することができる。
ハンダ付け工程の後には、セラミック素体4を接合したリード端子8の先端部分を、液状の絶縁性樹脂の浴槽に浸漬する。この際、少なくとも、セラミック素体4およびリード端子8の素子接合部8bが、絶縁性樹脂の浴槽に浸るように浸漬する。その後、使用する絶縁性樹脂の種類に応じて適宜熱処理を加えることで、セラミック素体4およびリード端子8の素子接合部8bを覆うように外装20が形成される。
なお、図5に示す一連の工程は、リード端子8をキャリアテープに張り付けて固定した状態で行えばよい。外装20を形成した後、一対のリード脚部8dの連結部分(すなわち、U字形状の円弧部分)を切断し、キャリアテープからリード端子8を取り外すことで、図1に示すセラミック電子部品2が得られる。
本実施形態に係るセラミック電子部品2では、セラミック素体4の側面4bとリード端子8との間に、ハンダ10によるフィレット10aが形成してあり、端子電極6の端面側電極6aと側面側電極6bの両方に、ハンダ10による接合領域が存在している。そのため、セラミック電子部品2では、セラミック素体4の端子電極6に対して、リード端子8が強固に接続されている。
特に、本実施形態に係るセラミック電子部品2では、セラミック素体4のサイズが小さい場合であっても、十分な接合強度を確保できる。より具体的に、セラミック素体4の寸法は、X軸方向の長さが2.0mm以下、Y軸方向の幅W0が1.25mm以下とすることが好ましく、この場合であっても、本発明の効果を享受できる。
また、本実施形態に係るセラミック電子部品2では、端子電極6とリード端子8との接合部において十分な接合強度を確保したうえで、これと両立して、セラミック素体4の内部にクラックが発生することを抑制できる。
従来は、表面に錫めっき層が形成してあるCu線またはCP線を、リード端子として使用することが一般的であり、予め浸漬工程を行わずに、当該Cu線またはCP線を端子電極に短時間でハンダ付けすることが一般的である。この従来工法の場合、表面の錫めっき層は、ハンダ付け時に、ハンダ側に溶解される。そのため、従来工法の場合、ハンダ凝固後の接合断面において、リード端子とハンダの境界には、被覆層9が形成されない。
また、上記の従来工法の場合、形成されるハンダフィレットの角度が大きくなる。より具体的には、従来工法の場合、フィレットの外縁部は、図4に示す符号10ab2に位置し、フィレット角度が40度以上となる。この場合、セラミック素体のフィレット近傍では、ハンダの凝固時の収縮応力によりクラックが発生しやすくなる。また、ハンダ凝固後においても、フィレットには内部応力が蓄積されているため、リード端子に外力が加わると、セラミック素体のフィレット近傍にクラックが発生しやすくなる。この問題を受けて、従来では、クラックを抑制するために、リード端子の一部にハンダ付着防止処理を施し、部分的にリード端子表面のハンダ濡れ性を悪くすることが知られていた。
本実施形態に係るセラミック電子部品2では、従来とは逆に、リード端子8の素子接合部8b(ハンダ10と接触する部分)において、被覆層9を形成し、表面のハンダ濡れ性を良くしている。本発明では、このように、リード端子8側のハンダ濡れ性を良くすることで、セラミック素体4の側面4b側においてフィレット10aの角度θが、かえって小さくなることを見出した。フィレット10aの角度θが小さくなることで、セラミック素体4のフィレット10の近傍でクラックが発生することを有効に抑制することができる。また、クラックを抑制することで、セラミック電子部品2の機械的強度が向上する。
また、本実施形態に係るセラミック電子部品2では、被覆層9を構成する金属成分には、銅および錫が含まれることが好ましい。そして、リード端子8とハンダ10の境界においては、リード端子8側からX軸方向に沿って、リード端子8の銅、銅および錫を含む被覆層9、ハンダ10の順序となる接合構造が形成してあることが好ましい。上記のような接合構造をとることで、リード端子8側のハンダ濡れ性がより最適な状態となり、フィレット10aの角度θがさらに小さくなる。
フィレット10aの角度θは、15度以上、40度未満であることが好ましく、35度未満であることがより好ましい。フィレット10aの角度θを上記の範囲に制御することで、セラミック素体4に生じるクラックをより好適に抑制することができる。
さらに、被覆層9の厚みは、好ましくは、1μm以上、7μm以下である。被覆層9の厚みが上記の範囲内にあることによって、下地である導電性線材80の表面を被覆層9で十分に覆うことが可能となり、リード端子8側のハンダ濡れ性がより最適な状態となる。その結果、セラミック素体4に生じるクラックをより好適に抑制することができる。
特に、被覆層9は、浸漬工程により形成された銅および錫を含む合金層であることが好ましい。本実施形態では、被覆層9を、浸漬工程により形成された合金層とすることで、めっきにより形成された銅−錫めっき層よりも、機械的強度が向上する傾向となる。機械的強度が向上する理由は、未だ明らかではないが、浸漬工程により形成された銅−錫合金層と、銅−錫めっき層とで、微小な結晶構造に違いがあるためであると考えられる。
本実施形態の浸漬工程により形成された被覆層9では、CuSn、およびCuSnが含まれ得るが、浸漬工程の場合、最表面側(すなわち被覆層9のハンダ10側)において、CuSnがより多く(選択的に)存在していると考えられる。他の金属間化合物よりも、特にCuSnが、ハンダ濡れ性の向上に寄与すると考えられ、本実施形態では、被覆層9の最表面側にCuSnが多く存在することで、クラック抑制効果がより向上すると共に、セラミック電子部品2の機械的強度が向上すると考えられる。
ただし、前述したように、被覆層9の厚みは数μm程度(0.5〜10μm程度)と薄く、被覆層9の微小な結晶構造を詳細に特定することは、必ずしも容易ではない。したがって、上述した被覆層9の結晶構造(特に、金属間化合物の分布)、および機械的強度が向上する理由は、あくまでも推論であって、作用効果を奏する原理は、上記の内容に限定されない。
なお、被覆層9にCuSnが含まれる場合には、上述した作用効果の他に、リード端子8とハンダ10との接合部において、耐熱性が向上することも期待できる。CuSnは、錫よりも融点が高いためである。
また、本実施形態では、セラミック素体4のZ軸方向の高さをT0とし、リード端子8の被覆層9が形成してある箇所(素子接合部8b)長さをL1とすると、L1のT0に対する比率(L1/T0)は、1.5倍〜2.0倍であることが好ましい。そして、リード端子8の被覆層9が形成されていない箇所(曲折部8cの下方側8c2とリード脚部8d)の表面には、錫めっき層が形成してあることが好ましい。
このように、リード端子8の先端側(端子電極対向部8a側)と基板実装側(リード脚部8d側)とで異なる被覆を形成することで、端子電極対向部側の接合信頼性を確保できると共に、基板実装側の接合信頼性をも両立して確保することができる。
以上、本発明の実施形態について説明してきたが、本発明は上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば、上述した実施形態では、セラミック素体4が積層セラミックコンデンサである場合について説明したが、セラミック電子部品は、コンデンサ以外に、バリスタ、圧電素子、フィルタ、チップビーズ、インダクタ、サーミスタなどであっても良い。これら電子部品の場合は、セラミック層14を、圧電体セラミックや、半導体セラミック、磁性体セラミックなどで構成すればよい。
また、上述した実施形態では、リード端子8として先端に潰し加工が施されたリード線を開示したが、リード端子8は、潰し加工をせずに、すべての部位において円形状の断面を有する端子を用いても良いし、金属板を加工した端子を用いても良い。また、リード端子8の先端部(端子電極対向部8a)は、半円状の断面形状を有していても良い。
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明は以下の実施例に限定されない。
(実施例1)
まず、セラミック素体4として積層セラミックコンデンサのチップを準備した。コンデンサチップの寸法は、長さ1.6mm×幅0.8mm×高さ0.8mmとした。また、コンデンサチップには、Cuペーストを焼き付け処理することで、一対の端子電極6を形成した。なお、端子電極6の表面には、ニッケルめっきと錫めっきとを施し、端子電極6の厚みを10μm〜60μmとした。
次に、リード端子8を構成する材料として、表面に錫めっき層が形成してあるCu線を準備した。Cu線表面の錫めっき層の厚みは、平均で5μmとした。準備したCu線は、所定の長さに切断し、U字形状に曲げ加工した後、キャリアテープに固定した。
次に、キャリアテープに固定したCu線に対して、折り曲げ加工や潰し加工を施し、図6に示すような先端形状を形成した。そして、キャリアテープに固定した状態で、Cu線の先端部分のみを、ハンダ浴に浸漬させた。この際、ハンダ浴としては、Sn90−Sb10のハンダ材を使用し、浸漬条件は、ハンダ浴の温度を290℃とし、ハンダ浴への浸漬時間を60秒とした。また、ハンダ浴に浸漬したCu線の長さは、L1/T0が1.75となるように制御した。
上記の浸漬工程の後、Cu線の先端部(すなわち端子電極対向部8a)に、端子電極6を形成したコンデンサチップを仮固定した。そして、コンデンサチップを仮固定したCu線の先端部を、290℃のハンダ浴に、約1秒間浸漬し、Cu線(リード端子8)とコンデンサチップとをハンダ付けした。この際、ハンダ浴としては、浸漬工程と同じSn90−Sb10のハンダ材を使用した。
ハンダ付け後、リード端子8の一対のリード脚部8dを切断し、リード端子8をキャリアテープから取り外すことで、リード端子付きのセラミック電子部品2を得た。上記工程で、少なくとも30個の電子部品サンプルを作成し、以下に示す評価を行った。
(被覆層9の観察)
得られた電子部品サンプルに含まれる被覆層9の確認は、SEM観察により行った。具体的に、リード端子8とハンダ10との境界をSEM−EDXにより分析し、被覆層9の有無、および、被覆層9に含まれる元素の定性分析を行った。また、被覆層9の厚みは、X−Z断面において断面写真を撮影し、その断面写真を画像解析することで測定した。この際、観察用の試料は、X−Z断面が、リード端子8のY軸方向の略中央位置となるように、セラミック電子部品2を切断し、鏡面研磨することで得た。
(フィレット10aの角度θの測定)
上記のSEM観察時に、側面4bとリード端子との間に存在するフィレット10aの角度θを測定した。測定は、SEM断面写真を画像解析することで行った。測定結果を表1に示す。なお、表1に示すフィレット10aの角度θは平均値であり、平均値は、20個の電子部品サンプルについて、それぞれ2箇所で測定(すなわち計40箇所で測定)を行い算出した。
(クラック評価)
また、上記のSEM観察時に、セラミック素体4の内部(特にセラミック素体4のフィレット10の近傍)にクラックが存在するか否かを調査した。当該クラックの調査は、20個の電子部品サンプルについて、それぞれ2箇所で行い(すなわち計40箇所を調査)、クラックが発生していた割合をクラック発生率として算出した。また、クラックが発生していたサンプルについては、そのクラックの長さを測定し、平均値を算出した。クラック評価の結果を表1に示す。
(また裂き強度試験)
セラミック電子部品2の機械的強度は、また裂き強度試験を行うことで評価した。また裂き強度試験では、一対のリード端子8のリード脚部8d側の端部を、X軸方向で互いに離間する方向に引っ張り、電子部品サンプルが破壊されるまで張力をかけた。そして、電子部品サンプルが破壊された時点の張力を、また裂き強度として測定した。当該試験を、10個のサンプルについて行い、平均値を算出した。
なお、また裂き強度試験では、セラミック素体4の内部にクラックが発生していると、また裂き強度が低下する。また、リード端子8と端子電極6との接合強度が十分に確保されていないと、また裂き強度が低下する。また裂き強度の数値が高いほど、セラミック電子部品2の機械的強度が高いと判断する。評価結果を表1に示す。
(実施例2)
実施例2では、リード端子8を構成する導電性線材80として、表面に錫めっき層が形成してあるCP線を用いした。CP線表面の錫めっき層の厚みは、平均で5μmとした。これ以外の実験条件は、実施例1と同様にして、実施例2に係る電子部品サンプルを作製した。実施例2の評価結果を表1に示す。
(比較例1)
比較例1では、実施例1と同様に、リード端子8を構成する導電性線材80として表面に錫めっき層が形成してあるCu線を使用した。ただし、比較例1では、浸漬工程を行わずに、リード端子をセラミック素体にハンダ付けした。これ以外の実験条件は、実施例1と同様にして、比較例1に係る電子部品サンプルを作製した。評価結果を表1に示す。
(比較例2)
比較例2では、実施例2と同様に、リード端子8を構成する導電性線材80として、最表面に錫めっき層が形成してあるCP線を使用した。ただし、比較例2では、浸漬工程を行わずに、リード端子をセラミック素体にハンダ付けした。これ以外の実験条件は、実施例2と同様にして、比較例2に係る電子部品サンプルを作製した。評価結果を表1に示す。
Figure 2021048292
表1に示すように、浸漬工程を行っていない比較例1および2では、接合後(ハンダ凝固後)の状態で、リード端子8とハンダ10との境界で、被覆層の存在が確認できなかった。そして、比較例1および2では、フィレット10aの角度θが40度以上となっていることが確認できた。比較例1および2では、フィレット10aの角度θが大きいため、クラック発生率が高く、クラック長さも長くなっている。
一方、浸漬工程を行った実施例1および2では、リード端子8の表面に、銅および錫を含む被覆層9が形成してあることが確認できた。特に、実施例1については、SEM−EDXにより分析した銅と錫の含有比から、ハンダ接合後の状態で被覆層9にCuSnが含まれていることが確認できた。なお、実施例2については、ハンダ接合後の状態では、CP線のCuめっき層の厚みに依存して、被覆層9の厚みが1.0μm以下と薄くなっており、被覆層9に含まれる化合物の同定が困難であった。
実施例1および2では、リード端子8の表面に浸漬工程により被覆層9が形成してあることで、フィレット10aの角度θが、比較例1および2よりも小さくなっていることが確認できた。その結果、実施例1では、比較例1よりも、クラック発生率が1/2以下に低減されていることが確認できた。また、実施例1では、クラックが発生したとしても、そのクラック長さが、比較例1よりも、1/4以下と短くなっていた。
実施例2についても同様で、実施例2では、比較例2よりも、クラック発生率が1/3以下に低減されていることが確認できた。また、実施例2では、クラックが発生したとしても、そのクラック長さが、比較例2よりも、1/2以下と短くなっていた。
上記の結果から、リード端子8の表面に浸漬工程により被覆層9を形成し、リード端子8側のハンダ濡れ性を向上させることで、セラミック素体側のフィレット10aの角度θが小さくなり、クラックの発生を抑制できることが確認できた。
さらに、実施例1と比較例1、および、実施例2と比較例2とを対比すると、各実施例のほうが比較例よりも、また裂き強度が高くなっていることが確認できる。特にCP線を用いた場合(実施例2と比較例2の比較した場合)に、また裂き強度の向上率が高くなっていることがわかる。これらの結果から、リード端子8の表面に浸漬工程により被覆層9を形成することで、得られるセラミック電子部品2の機械的強度が向上することが確認できた。
(実施例11〜15)
実施例11〜15では、実施例1と同様に、導電性線材80として、表面に錫めっき層が形成してあるCu線を使用し、電子部品サンプルを作製した。ただし、実施例11〜13では、浸漬工程時に、浸漬時間を10秒〜60秒の範囲で変更しており、実施例11では浸漬時間を10秒、実施例12では30秒、実施例13では60秒とした。また、実施例14および15では、浸漬工程時のハンダ浴の温度を変更しており、実施例14ではハンダ浴の温度を270℃とし、実施例15では320℃とした。各実施例の詳細な条件を表2Aに示す。なお、実施例11〜15における上記以外の実験条件は、実施例1と共通している。
(実施例21〜25)
実施例21〜25では、実施例2と同様に、導電性線材80として、表面に錫めっき層が形成してあるCP線を使用し、電子部品サンプルを作製した。なお、実施例21〜25では、上記の実施例11〜15と同様に、浸漬工程時の条件を変更して実験を行った。各実施例の詳細な条件を表2Bに示す。なお、実施例21〜25における浸漬工程以外の実験条件は、実施例2と共通している。
Figure 2021048292
Figure 2021048292
表2Aに示すように、実施例11〜13の結果を比較すると、浸漬時間を長くすることで、リード端子8の被覆層9の厚みが増していることがわかる。また、実施例12,14,15を比較すると、浸漬工程時のハンダ浴温度を高くすると、それに応じて、リード端子8の被覆層9の厚みが増していることがわかる。この結果から、浸漬時間の長短、もしくは浸漬工程時のハンダ浴の温度により、被覆層の厚みを制御できることが確認できた。
なお、表2Aに示す各実施例を比較すると、フィレット角度θが35度以上である実施例13よりも、フィレット角度θが35度未満である他の実施例(11,12,14,15)のほうが、クラック発生率が低減していることが確認できた。
次に、表2Bに基づいて、浸漬工程の条件(浸漬時間、ハンダ浴温度)とまた裂き強度特性との関係性について、考察する。表2Bに示すように、浸漬時間を振った場合(実施例21〜23を比較した場合)、浸漬時間が長い実施例23において、最もまた裂き強度が高い結果となった。浸漬工程におけるハンダ浴への浸漬時間は、被覆層9に含まれるCSnの結晶成長に影響を与えていると推測され、CSnの成長度合いは、セラミック電子部品の強度特性に影響を及ぼすと考えられる。
また、表2Bに示すように、浸漬工程でのハンダ浴温度を変更した場合(実施例24と25とを比較した場合)、実施例25よりも、ハンダ浴温度が低い実施例24のほうが、また裂き強度が高い結果となった。浸漬工程においてハンダ浴温度が低いと、CuSnの生成が抑制されCuSnの割合が高くなると推測され、被覆層9中のCuSnの割合は、セラミック電子部品の強度特性に影響を及ぼすと考えられる。
なお、表2Bに示すように、実施例21〜25のまた裂き強度は、いずれも比較例2のまた裂き強度よりも、向上していることが確認できた。特に、実施例23および24の場合、比較例2に対して約1.5倍となった。
2 … セラミック電子部品
4 … セラミック素体
4a … 端面
4b … 側面
6 … 端子電極
6a … 端面側電極
6b … 側面側電極
8 … リード端子
8a … 端子電極対向部
8b … 素子接合部
8c … 曲折部
8c1 … 曲折部の上方側
8c2 … 曲折部の下方側(キンク)
8d … リード脚部(基板実装部)
9 … 被覆層
10 … ハンダ
10a … フィレット
10ab1,10ab2 … フィレットの外縁部
20 … 外装
80 … 導電性線材

Claims (10)

  1. セラミック素体と、
    前記セラミック素体の端面から側面にかけて形成してある端子電極と、
    ハンダにより前記端子電極に接合してあるリード端子と、を有し、
    前記セラミック素体の前記側面と前記リード端子との間には、ハンダによるフィレットが形成してあり、
    前記ハンダと接触する前記リード端子の表面には、被覆層が形成してあり、
    前記被覆層が、前記リード端子よりも、ハンダとの接触角が小さい金属成分で構成してあるセラミック電子部品。
  2. 前記リード端子は、銅を含む請求項1に記載のセラミック電子部品。
  3. 前記被覆層を構成する前記金属成分には、錫および銅が含まれる請求項1または2に記載のセラミック電子部品。
  4. 前記リード端子と前記ハンダとの境界には、前記リード端子の銅、錫および銅を含む前記被覆層、ハンダの順序となる接合構造が形成してある請求項3に記載のセラミック電子部品。
  5. 前記被覆層が、CuSnを含む請求項3または4に記載のセラミック電子部品。
  6. 前記被覆層が、前記リード端子の先端部のみをハンダ浴に浸漬することで形成される合金層である請求項1〜5のいずれかに記載のセラミック電子部品。
  7. 前記セラミック素体の前記側面に対する前記フィレットの角度が、15度以上、40度未満である請求項1〜6のいずれかに記載のセラミック電子部品。
  8. 前記フィレット角度が、35度未満である請求項7に記載のセラミック電子部品。
  9. 前記被覆層の厚みが、1μm以上、7μm以下である請求項1〜8のいずれかに記載のセラミック電子部品。
  10. 前記セラミック素体の第1方向の高さをT0とし、
    前記リード端子において、前記被覆層が形成してある前記第1方向の長さをL1とし、
    L1のT0に対する比率(L1/T0)が、1.5倍〜2.0倍であり、
    前記被覆層が形成されていない前記リード端子の表面には、錫めっき層が形成してある請求項1〜9のいずれかに記載のセラミック電子部品。
JP2019170387A 2019-09-19 2019-09-19 セラミック電子部品 Active JP7408975B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019170387A JP7408975B2 (ja) 2019-09-19 2019-09-19 セラミック電子部品
US17/006,100 US11158460B2 (en) 2019-09-19 2020-08-28 Ceramic electronic component with lead terminals having a coating layer
CN202010883354.0A CN112530697B (zh) 2019-09-19 2020-08-28 陶瓷电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170387A JP7408975B2 (ja) 2019-09-19 2019-09-19 セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2021048292A true JP2021048292A (ja) 2021-03-25
JP7408975B2 JP7408975B2 (ja) 2024-01-09

Family

ID=74878735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170387A Active JP7408975B2 (ja) 2019-09-19 2019-09-19 セラミック電子部品

Country Status (3)

Country Link
US (1) US11158460B2 (ja)
JP (1) JP7408975B2 (ja)
CN (1) CN112530697B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4064500A1 (en) 2021-03-23 2022-09-28 Toyota Jidosha Kabushiki Kaisha Battery management system and battery management method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
JP7351177B2 (ja) * 2019-10-28 2023-09-27 Tdk株式会社 セラミック電子部品
JP7428962B2 (ja) * 2019-10-28 2024-02-07 Tdk株式会社 セラミック電子部品
CN114464452A (zh) * 2020-11-10 2022-05-10 Tdk株式会社 陶瓷电子部件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6274322U (ja) * 1985-10-30 1987-05-13
JPH03248503A (ja) * 1990-02-27 1991-11-06 Tdk Corp サーミスタ
JP2012023303A (ja) * 2010-07-16 2012-02-02 Murata Mfg Co Ltd 電子部品
JP2016219482A (ja) * 2015-05-15 2016-12-22 Tdk株式会社 電子部品

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2374499A (en) * 1942-05-22 1945-04-24 British Insulated Cables Ltd Electric condenser
US2673972A (en) * 1949-08-13 1954-03-30 Erie Resistor Corp Condenser
US4168520A (en) * 1978-01-06 1979-09-18 Sprague Electric Company, Inc. Monolithic ceramic capacitor with free-flowed protective coating and method for making same
US4242717A (en) * 1978-12-28 1980-12-30 Western Electric Company, Inc. Boxed metallized film capacitor
US4255779A (en) * 1978-12-28 1981-03-10 Western Electric Company, Inc. Package machine insertable rolled metallized film capacitor
JPS564244U (ja) * 1979-06-20 1981-01-14
US4446502A (en) * 1982-06-14 1984-05-01 U.S. Philips Corporation Metallurgical contacts in hermetically sealed glass encapsulated ceramic capacitors
US4458294A (en) * 1982-07-28 1984-07-03 Corning Glass Works Compliant termination for ceramic chip capacitors
US4603373A (en) * 1983-07-13 1986-07-29 Electronic Concepts, Inc. Outer wrapping for a metallized wound capacitor
JPS62293707A (ja) * 1986-06-13 1987-12-21 株式会社村田製作所 キャップ付き電子部品
US4806159A (en) * 1987-07-16 1989-02-21 Sprague Electric Company Electro-nickel plating activator composition, a method for using and a capacitor made therewith
JPH0236024U (ja) * 1988-09-02 1990-03-08
US5142436A (en) * 1990-02-27 1992-08-25 Samsung Electro-Mechanics Co., Ltd. Piercing through type capacitor
MY128095A (en) * 1996-04-03 2007-01-31 Matsushita Electric Ind Co Ltd Electronic part and method for manufacturing the same
US5963416A (en) * 1997-10-07 1999-10-05 Taiyo Yuden Co., Ltd. Electronic device with outer electrodes and a circuit module having the electronic device
AU2709100A (en) * 1999-08-31 2001-03-26 Vishay Intertechnology Inc. Conductive polymer capacitor and method for making same
BR0001310A (pt) * 2000-03-15 2001-11-13 Icotron Ind De Componentes Ele Capacitor e método de fabricação de capacitor
JP4560874B2 (ja) 2000-03-28 2010-10-13 株式会社村田製作所 セラミック電子部品
JP3804539B2 (ja) * 2001-04-10 2006-08-02 株式会社村田製作所 セラミック電子部品
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
US7038900B2 (en) * 2003-02-27 2006-05-02 Greatbatch-Sierra, Inc. EMI filter terminal assembly with wire bond pads for human implant applications
WO2005104148A1 (ja) * 2004-04-23 2005-11-03 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US6903920B1 (en) * 2004-08-06 2005-06-07 Kemet Electronics Clip-on leadframe for large ceramic SMD
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
JP3904024B1 (ja) * 2005-09-30 2007-04-11 株式会社村田製作所 積層電子部品
US20080239621A1 (en) * 2007-03-29 2008-10-02 Azizuddin Tajuddin Clip-on leadframe
JP5439944B2 (ja) * 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
KR101008310B1 (ko) * 2010-07-30 2011-01-13 김선기 세라믹 칩 어셈블리
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
KR101983129B1 (ko) * 2012-01-18 2019-05-28 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101761936B1 (ko) * 2012-03-13 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US9105405B2 (en) * 2012-09-28 2015-08-11 Tdk Corporation Ceramic electronic component with metal terminals
TWI471884B (zh) * 2012-10-09 2015-02-01 Murata Manufacturing Co Laminated ceramic electronic parts and manufacturing method thereof
KR101422926B1 (ko) * 2012-10-26 2014-07-23 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
JP5886503B2 (ja) * 2013-01-11 2016-03-16 太陽誘電株式会社 積層セラミックコンデンサ
JP5991337B2 (ja) * 2013-08-20 2016-09-14 株式会社村田製作所 端子板付き電子部品の製造方法及び端子板付き電子部品
JP6227516B2 (ja) * 2014-01-29 2017-11-08 アルプス電気株式会社 電子部品および電子機器
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20150121567A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
CN107430900B (zh) * 2015-03-26 2019-11-01 京瓷株式会社 介电膜及使用其的膜电容器、连结型电容器、以及逆变器、电动车辆
EP3279909B1 (en) * 2015-03-30 2021-08-18 Nippon Chemi-Con Corporation Capacitor and method for manufacturing same
KR102150558B1 (ko) * 2015-05-29 2020-09-01 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP6406191B2 (ja) * 2015-09-15 2018-10-17 Tdk株式会社 積層電子部品
JP6429027B2 (ja) * 2015-09-15 2018-11-28 Tdk株式会社 積層電子部品
JPWO2017141844A1 (ja) * 2016-02-19 2018-12-06 パナソニックIpマネジメント株式会社 コンデンサおよびコンデンサの製造方法
KR101813407B1 (ko) * 2016-11-16 2017-12-28 삼성전기주식회사 복합 전자 부품 및 그 실장 기판
JP6828432B2 (ja) * 2016-12-28 2021-02-10 Tdk株式会社 セラミック電子部品
JP6988122B2 (ja) * 2017-03-23 2022-01-05 Tdk株式会社 セラミック電子部品
WO2018216452A1 (ja) * 2017-05-23 2018-11-29 株式会社村田製作所 電子部品、及び、電子部品の製造方法
JP2019009360A (ja) * 2017-06-27 2019-01-17 株式会社村田製作所 セラミック電子部品及びその実装構造
JP2019009361A (ja) * 2017-06-27 2019-01-17 株式会社村田製作所 セラミック電子部品及びその実装構造
KR101992450B1 (ko) * 2017-08-23 2019-06-25 삼성전기주식회사 커패시터 부품 및 그 제조 방법
JP6946876B2 (ja) * 2017-09-08 2021-10-13 Tdk株式会社 電子部品及び電子部品装置
JP7017893B2 (ja) * 2017-09-25 2022-02-09 太陽誘電株式会社 積層セラミックコンデンサ
JP7003541B2 (ja) * 2017-09-28 2022-01-20 Tdk株式会社 電子部品及び電子部品装置
JP2019083254A (ja) * 2017-10-30 2019-05-30 Tdk株式会社 電子部品
JP6943142B2 (ja) * 2017-10-30 2021-09-29 Tdk株式会社 電子部品及び電子部品装置
JP6806035B2 (ja) * 2017-10-31 2021-01-06 株式会社村田製作所 積層セラミックコンデンサ
JP7040063B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
JP7040062B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
JP7040061B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
JP6780673B2 (ja) * 2018-03-30 2020-11-04 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102586070B1 (ko) * 2018-10-10 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품
KR102068804B1 (ko) * 2018-11-16 2020-01-22 삼성전기주식회사 적층 세라믹 전자부품
KR102145310B1 (ko) * 2018-11-19 2020-08-18 삼성전기주식회사 커패시터 부품 및 그 제조 방법
JP6939762B2 (ja) * 2018-12-25 2021-09-22 株式会社村田製作所 積層セラミック電子部品およびその実装構造
JP2020107704A (ja) * 2018-12-27 2020-07-09 Tdk株式会社 電子部品
JP7092053B2 (ja) * 2019-01-23 2022-06-28 株式会社村田製作所 積層セラミックコンデンサ
US10937596B2 (en) * 2019-02-06 2021-03-02 Tdk Corporation Electronic component
JP7351094B2 (ja) * 2019-03-25 2023-09-27 Tdk株式会社 電子部品
JP7302218B2 (ja) * 2019-03-25 2023-07-04 Tdk株式会社 電子部品
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20190116115A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
KR20190116114A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
JP6904383B2 (ja) * 2019-07-17 2021-07-14 Tdk株式会社 積層電子部品およびその実装構造
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6274322U (ja) * 1985-10-30 1987-05-13
JPH03248503A (ja) * 1990-02-27 1991-11-06 Tdk Corp サーミスタ
JP2012023303A (ja) * 2010-07-16 2012-02-02 Murata Mfg Co Ltd 電子部品
JP2016219482A (ja) * 2015-05-15 2016-12-22 Tdk株式会社 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4064500A1 (en) 2021-03-23 2022-09-28 Toyota Jidosha Kabushiki Kaisha Battery management system and battery management method

Also Published As

Publication number Publication date
CN112530697A (zh) 2021-03-19
US20210090805A1 (en) 2021-03-25
US11158460B2 (en) 2021-10-26
JP7408975B2 (ja) 2024-01-09
CN112530697B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
JP7408975B2 (ja) セラミック電子部品
JP3861927B1 (ja) 電子部品、電子部品の実装構造および電子部品の製造方法
US9082532B2 (en) Ceramic electronic component
JP5897247B2 (ja) 電子部品及び電子部品の製造方法
KR102443777B1 (ko) 칩형 전자 부품
JP7428962B2 (ja) セラミック電子部品
JP7351177B2 (ja) セラミック電子部品
JP5239236B2 (ja) 電子部品およびその製造方法
JP6407540B2 (ja) 積層インダクタ
JP2009141292A (ja) 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP6777066B2 (ja) 積層電子部品
JP2012140678A (ja) 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法
JP2019117899A (ja) 積層電子部品
US11810723B2 (en) Ceramic electronic component
JP6525392B2 (ja) 積層インダクタ
JP2003013280A (ja) 積層型チップ部品
JPH01264212A (ja) 電子部品用多層構造電極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231204

R150 Certificate of patent or registration of utility model

Ref document number: 7408975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150