JP2019511831A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019511831A5 JP2019511831A5 JP2017531238A JP2017531238A JP2019511831A5 JP 2019511831 A5 JP2019511831 A5 JP 2019511831A5 JP 2017531238 A JP2017531238 A JP 2017531238A JP 2017531238 A JP2017531238 A JP 2017531238A JP 2019511831 A5 JP2019511831 A5 JP 2019511831A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- gate insulating
- insulating layer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 359
- 239000000758 substrate Substances 0.000 claims description 100
- 239000010409 thin film Substances 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 230000005712 crystallization Effects 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000000149 penetrating Effects 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000007715 excimer laser crystallization Methods 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atoms Chemical group 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 210000002381 Plasma Anatomy 0.000 description 1
- 229920001721 Polyimide Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N [O--].[Zn++].[In+3] Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- -1 molybdenum tungsten Chemical compound 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Description
本発明の実施例は表示技術分野に関し、具体的には、表示パネルの解像度を向上可能なTFTアレイ基板及びその製造方法、ならびに当該TFTアレイ基板を含む表示装置に関する。
TFT(Thin Film Transistor, 薄膜トランジスタ)アレイ基板はディスプレイの表示パネルに広く応用され、特に低温多結晶シリコンアレイ基板はモビリティが高いメリットを有し、かつ応答速度が速いため、近年、ますます好まれる表示パネル用アレイ基板になっており、高解像度、高画質の有機エレクトロルミネセンス・液晶表示パネルに多く採用されている。高解像度の表示パネルにおいて、寸法が極めて小さい多数の薄膜トランジスタが必要となり、薄膜トランジスタアレイ基板の実現プロセス、電気学的性能、信頼性への要求は高まっている。特に従来の低温多結晶シリコン薄膜トランジスタアレイ基板を有機エレクトロ発光ダイオード表示技術に応用するとき、その駆動薄膜トランジスタは長いチャンネルを必要とするため、大きい基板面積を占め、高解像度に向ける設計に障害をきたしている。
従来技術に存在する上記及びほかの問題及び欠陥のうちの少なくとも1種を解消するために、本発明を提出した。
本発明の1つの面は、下地基板と、下地基板上にある2つの薄膜トランジスタとを含み、それぞれの薄膜トランジスタは、ソース領域及びドレイン領域を有するアクティブ層を含み、前記2つの薄膜トランジスタの2つのアクティブ層は下地基板に垂直な方向において互いに重なり、且つ前記2つのアクティブ層のうちの一方のアクティブ層のドレイン領域と他方のアクティブ層のソース領域とが貫通孔を介して電気的に接続することにより、前記2つの薄膜トランジスタは直列接続される、TFTアレイ基板を提供する。
1つの実施例において、前記2つのアクティブ層は、下地基板上に形成される第1のアクティブ層と、第1のアクティブ層の上方にある第2のアクティブ層とを含んでもよく、前記2つの薄膜トランジスタは、少なくとも第1のアクティブ層と第2のアクティブ層との間にあり第1のアクティブ層を被覆する第1のゲート絶縁層と、第1のゲート絶縁層を被覆する第2のゲート絶縁層と、ゲート電極とをさらに含んでもよく、前記ゲート電極は第1のゲート絶縁層と第2のゲート絶縁層との間にあり前記2つの薄膜トランジスタの共通ゲート電極とされ、且つ第2のアクティブ層は第2のゲート絶縁層上に設けられる。
1つの実施例において、このTFTアレイ基板には、第1のアクティブ層のドレイン領域を露出させるように第1のゲート絶縁層及び第2のゲート絶縁層を貫通する前記貫通孔が設けられ、第2のアクティブ層は、この貫通孔内にあり第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続する接続部分を含んでもよい。
1つの実施例において、このTFTアレイ基板には、第1のアクティブ層のドレイン領域を露出させるように第1のゲート絶縁層及び第2のゲート絶縁層を貫通する前記貫通孔が設けられ、第2のアクティブ層は、この貫通孔内にあり第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続する接続部分を含んでもよい。
1つの実施例において、前記2つの薄膜トランジスタのうちの一方の薄膜トランジスタは、下地基板上にある第1のゲート電極と、第1のゲート電極を被覆する第1のゲート絶縁層と、第1のゲート絶縁層上にある第1のアクティブ層とを含んでもよく、前記2つの薄膜トランジスタのうちの他方の薄膜トランジスタは、第1のアクティブ層の上方にある第2のアクティブ層と、第2のアクティブ層を被覆する第2のゲート絶縁層と、第2のゲート絶縁層上にある第2のゲート電極とを含んでもよいとともに、第2のアクティブ層のソース領域と第1のアクティブ層のドレイン領域とが電気的に接続してもよい。
1つの実施例において、上記TFTアレイ基板は、前記一方の薄膜トランジスタを被覆する層間絶縁層をさらに含んでもよく、第2のアクティブ層が層間絶縁層上にある。
1つの実施例において、上記TFTアレイ基板には、第1のアクティブ層のドレイン領域を露出させるように層間絶縁層を貫通する前記貫通孔が設けられ、第2のアクティブ層は、この貫通孔内にあり第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続する接続部分を含んでもよい。
1つの実施例において、上記TFTアレイ基板は、第1のアクティブ層のソース領域に電気的に接続されるソース電極層と、第2のアクティブ層のドレイン領域に電気的に接続される画素電極層とをさらに含んでもよい。
1つの実施例において、前記接続部分は、第2のアクティブ層と同じ材料で形成してドープされる部分を含んでもよい。
1つの実施例において、前記アクティブ層は低温多結晶シリコン層を含んでもよい。
本発明のほかの面は、
下地基板を用意する工程と、
下地基板上に2つの薄膜トランジスタを形成する工程であって、それぞれの薄膜トランジスタは、ソース領域及びドレイン領域を有するアクティブ層を含み、前記2つの薄膜トランジスタの2つのアクティブ層を下地基板に垂直な方向において互いに重ならせ、且つ前記2つのアクティブ層のうちの一方のドレイン領域と他方のソース領域とを貫通孔を介して電気的に接続することにより、前記2つの薄膜トランジスタを直列接続する工程と、を含むTFTアレイ基板の製造方法を提供する。
下地基板を用意する工程と、
下地基板上に2つの薄膜トランジスタを形成する工程であって、それぞれの薄膜トランジスタは、ソース領域及びドレイン領域を有するアクティブ層を含み、前記2つの薄膜トランジスタの2つのアクティブ層を下地基板に垂直な方向において互いに重ならせ、且つ前記2つのアクティブ層のうちの一方のドレイン領域と他方のソース領域とを貫通孔を介して電気的に接続することにより、前記2つの薄膜トランジスタを直列接続する工程と、を含むTFTアレイ基板の製造方法を提供する。
1つの実施例において、薄膜トランジスタを形成する工程は、
下地基板上に第1の半導体材料層を形成し、第1のマスクを用いて第1の半導体材料層をパターニングして第1のアクティブ層を形成することと、
第1のアクティブ層を被覆する第1のゲート絶縁層を形成することと、
第1のゲート絶縁層上にゲート電極材料層を形成し、第2のマスクを用いてゲート電極材料層をパターニングして第1のアクティブ層の上方にあるゲート電極を形成することと、
ゲート電極及び第1のゲート絶縁層を被覆する第2のゲート絶縁層を形成することと、
第3のマスクを用いて、第1のアクティブ層のドレイン領域を露出させるように第2のゲート絶縁層及び第1のゲート絶縁層を貫通する前記貫通孔を形成することと、
第2のゲート絶縁層上に第2の半導体材料層を形成し、前記第1のマスクを用いて第2の半導体材料層をパターニングして第2のアクティブ層を形成し、第2のアクティブ層の一部が貫通孔内にあり接続部分を形成し、第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続することとを含んでもよい。
下地基板上に第1の半導体材料層を形成し、第1のマスクを用いて第1の半導体材料層をパターニングして第1のアクティブ層を形成することと、
第1のアクティブ層を被覆する第1のゲート絶縁層を形成することと、
第1のゲート絶縁層上にゲート電極材料層を形成し、第2のマスクを用いてゲート電極材料層をパターニングして第1のアクティブ層の上方にあるゲート電極を形成することと、
ゲート電極及び第1のゲート絶縁層を被覆する第2のゲート絶縁層を形成することと、
第3のマスクを用いて、第1のアクティブ層のドレイン領域を露出させるように第2のゲート絶縁層及び第1のゲート絶縁層を貫通する前記貫通孔を形成することと、
第2のゲート絶縁層上に第2の半導体材料層を形成し、前記第1のマスクを用いて第2の半導体材料層をパターニングして第2のアクティブ層を形成し、第2のアクティブ層の一部が貫通孔内にあり接続部分を形成し、第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続することとを含んでもよい。
1つの実施例において、第1の半導体材料層及び/又は第2の半導体材料層を形成する工程はそれぞれ、アモルファスシリコン層を形成することと、エキシマレーザ結晶化、金属誘起結晶化又は固相結晶化のプロセスによってアモルファスシリコン層を多結晶シリコン層に変化させることとを含んでもよい。
1つの実施例において、第1のアクティブ層を形成する前、又は第1のアクティブ層を形成した後かつ第1のゲート絶縁層を形成する前、前記方法は、下地基板上に導電材料層を形成し、かつ第4のマスクを用いて導電材料層をパターニングしてソース電極層とすることをさらに含んでもよく、第1のアクティブ層の一部がソース電極層の一部に重なる。
1つの実施例において、前記方法は、
ゲート電極を形成した後かつ第2のゲート絶縁層を形成する前、ゲート電極を遮蔽マスクとして第1のイオン注入プロセスを行うことで、第1のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うことと、
第2のアクティブ層を形成した後、前記第2のマスクを別の遮蔽マスクとして第2のイオン注入プロセスを行うことで、第2のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うこととをさらに含んでもよい。
ゲート電極を形成した後かつ第2のゲート絶縁層を形成する前、ゲート電極を遮蔽マスクとして第1のイオン注入プロセスを行うことで、第1のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うことと、
第2のアクティブ層を形成した後、前記第2のマスクを別の遮蔽マスクとして第2のイオン注入プロセスを行うことで、第2のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うこととをさらに含んでもよい。
1つの実施例において、前記方法は、第2のアクティブ層を形成した後、前記第2のマスクを遮蔽マスクとしてイオン注入プロセスを行うことで、第1のアクティブ層及び第2のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うことをさらに含んでもよい。
1つの実施例において、第2のアクティブ層に対してイオンドープを行うとき、第2のアクティブ層の貫通孔内にある接続部分もドープされてもよい。
1つの実施例において、前記方法は、
第5のマスクを用いて、下地基板上に第2のアクティブ層及び第2のゲート絶縁層を被覆する平坦化層を形成することと、
第6のマスクを用いて、平坦化層上に、第2のアクティブ層のドレイン領域に電気的に接続される画素電極層を形成することとをさらに含んでもよい。
第5のマスクを用いて、下地基板上に第2のアクティブ層及び第2のゲート絶縁層を被覆する平坦化層を形成することと、
第6のマスクを用いて、平坦化層上に、第2のアクティブ層のドレイン領域に電気的に接続される画素電極層を形成することとをさらに含んでもよい。
本発明のさらなる面は、上記のいずれか1つの実施例におけるTFTアレイ基板、又は上記のいずれか1つの実施例における方法によって製造されたTFTアレイ基板を含む表示装置を提供する。
本発明の実施例は、TFTアレイ基板及びその製造方法、表示装置を提供する。このTFTアレイ基板は、下地基板に垂直な方向において重なり合い互いに電気的に接続される2つのアクティブ層を含み、例えば一方のアクティブ層中のドレイン領域と他方のアクティブ層中のソース領域とが電気的に接続することにより、垂直方向において積層しかつ直列接続される2つの薄膜トランジスタを形成する。したがって、全体の有効チャンネル長さが変わらないままで、基板上における各薄膜トランジスタの面積を減少又は節約でき、表示パネルの高解像度に向ける設計に有利であり、高解像度表示パネルに応用される薄膜トランジスタがチャンネル長さに敏感であるニーズを満足する。
図面を参照することで本発明の特徴及びメリットをさらに明瞭に理解することができるが、図面は模式的なものであり、本発明を制限するためのものではない。
以下、図面を結合しながら本発明の実施例を詳しく説明する。本明細書において、同じ又は類似の部品は同じ又は類似の符号によって示される。下記の図面を参照しながらの各実施形態に対する説明は、本発明の全体的な発明構想を釈明するためのものであり、本発明を制限するためのものではない。
また、下記の詳しい記載では、説明のために、本発明の実施例の全般を理解できるように具体的な細部を述べている。しかし、これら具体的な細部がなくても1つ以上の実施例を実施できることはいうまでもない。他の場合、説明の簡略化のため、公知の構造及び装置を図面に示す。
図1は低温多結晶シリコン薄膜トランジスタアレイ基板の構造模式図であり、基板1と、アクティブ層2と、ゲート絶縁層3と、ゲート層4と、中間絶縁層5と、中間絶縁層及びゲート絶縁層を貫通するビアホールと、ソース・ドレイン電極層6・7と、平坦化層8と、画素電極層9とを含む。このようなアレイ基板を実現するには、少なくとも、アクティブ層、ゲート層、ビアホール、ソース・ドレイン電極層、平坦化層及び画素電極層を形成するための6つのマスクを必要とする。高解像度のアレイ基板の製造過程において、チャンネル長さは重要な要素である。特に有機エレクトロ発光ダイオード表示デバイスにおける駆動薄膜トランジスタは、そのチャンネル長さ2Lが数十μmにも達し、大きい面積を占め、高解像度の実現に不利である。
本発明の1つの全体的な発明構想によると、TFTアレイ基板は、下地基板に垂直な方向において重なり合い互いに電気的に接続される2つのアクティブ層を含み、例えば一方のアクティブ層中のドレイン領域と他方のアクティブ層中のソース領域とが電気的に接続することにより、垂直方向において積層しかつ直列接続される2つの薄膜トランジスタを形成する。したがって、全体の有効チャンネル長さが変わらないままで、基板上における各薄膜トランジスタの面積を減少又は節約でき、表示パネルの高解像度に向ける設計に有利であり、高解像度表示パネルに応用される薄膜トランジスタがチャンネル長さに敏感であるニーズを満足する。選択的には、当該TFTアレイ基板は低温多結晶シリコンアレイ基板である。
図2は本発明の1つの例示的な実施例によるTFTアレイ基板の構造の一部を示す。図示のように、当該TFTアレイ基板は、下地基板100と、下地基板100上に形成される第1のアクティブ層102と、第1のアクティブ層102を被覆する第1のゲート絶縁層103と、第1のゲート絶縁層103上に形成されるゲート電極104と、少なくともゲート電極104を被覆する第2のゲート絶縁層105と、少なくとも一部が第2のゲート絶縁層105上に設けられる第2のアクティブ層107とを含み、第1のアクティブ層102、第1のゲート絶縁層103及びゲート電極104は第1の薄膜トランジスタの部分を構成し、ゲート電極104、第2のゲート絶縁層105及び第2のアクティブ層107は第2の薄膜トランジスタの部分を構成し、且つ第2のアクティブ層107と第1のアクティブ層102とが電気的に接続することにより、第1の薄膜トランジスタと第2の薄膜トランジスタとは直列接続される。
当該実施例において、重なり合う第1の薄膜トランジスタと第2の薄膜トランジスタはゲート電極104を共有し、それらのチャンネル長さがそれぞれLであり、且つ合計の有効チャンネル長さが2Lであり、従来の薄膜トランジスタと同じチャンネル長さを有するが、基板上における面積は低減され、高解像度のアレイ基板及び表示パネルの実現に有利である。一方、この2つの直列接続される薄膜トランジスタはクローズ状態でのリーク電流を効果的に低減し、薄膜トランジスタの安定性を高めることができる。
1つの例示においては、この2つのアクティブ層102、107のうちの一方のドレイン領域は他方のソース領域に電気的に接続され、この2つの薄膜トランジスタの直列接続を実現する。例えば、図2において、ソース電極層101は下地基板100上に形成され、第1のアクティブ層102中のソース領域はソース電極層101の一部を被覆又は接触することにより、第1のアクティブ層102中のソース領域とソース電極層101との電気的接続を実現し、第1のアクティブ層102中のドレイン領域と第2のアクティブ層107のソース領域とが電気的に接続するとともに、第2のアクティブ層107のドレイン領域と画素電極層109とが電気的に接続することができる。図2に示すように、画素電極層109は第2のアクティブ層107及び第2のゲート絶縁層105を被覆する平坦化層108上に設けられてもよい。
例示的には、このTFTアレイ基板には、第1のアクティブ層102のドレイン領域を露出させるように第1のゲート絶縁層103及び第2のゲート絶縁層105を貫通する貫通孔106が設けられ(図4c参照)、第2のアクティブ層107は、貫通孔106内にあり第1のアクティブ層102のドレイン領域と第2のアクティブ層107のソース領域とを電気的に接続する接続部分1071を含んでもよい。1つの例示においては、接続部分1071は第2のアクティブ層107と同じ材料で形成されてもよい。かつ、キャリア濃度を向上させてオープン状態でのアクティブ層間の導通抵抗を減少するために、接続部分1071がドープされてもよい。
図3は本発明のほかの1つの例示的な実施例によるTFTアレイ基板の構造の一部を示す。図示のように、当該TFTアレイ基板は、下地基板200と、下地基板200上に形成される第1のゲート電極201と、第1のゲート電極201を被覆する第1のゲート絶縁層202と、第1のゲート絶縁層202上に設けられる第1のアクティブ層204と、第1のアクティブ層204を被覆する層間絶縁層205と、層間絶縁層205上に形成される第2のアクティブ層206と、第2のアクティブ層206を被覆する第2のゲート絶縁層207と、第2のゲート絶縁層207上に設けられる第2のゲート電極209とを含み、第1のゲート電極201、第1のゲート絶縁層202及び第1のアクティブ層204は第1の薄膜トランジスタの部分を構成し、第2のアクティブ層206、第2のゲート絶縁層207及び第2のゲート電極209は第2の薄膜トランジスタの部分を構成し、かつ第2のアクティブ層206と第1のアクティブ層204とが電気的に接続することにより、第1の薄膜トランジスタと第2の薄膜トランジスタとは直列接続される。
当該実施例において、重なり合う第1の薄膜トランジスタと第2の薄膜トランジスタは、チャンネル長さがそれぞれLであり、且つ合計の有効チャンネル長さが2Lであり、従来の薄膜トランジスタと同じチャンネル長さを有するが、基板上における面積は低減され、高解像度のアレイ基板及び表示パネルの実現に有利である。一方、この2つの直列接続される薄膜トランジスタはクローズ状態でのリーク電流を効果的に低減し、薄膜トランジスタの安定性を高めることができる。
1つの例示においては、この2つのアクティブ層204、206のうちの一方のドレイン領域は他方のソース領域に電気的に接続され、この2つの薄膜トランジスタの直列接続を実現する。例えば、図3において、ソース電極層203は第1のゲート絶縁層202上に形成され、第1のアクティブ層204中のソース領域はソース電極層203の一部に重なる又は接触することにより、第1のアクティブ層204中のソース領域とソース電極層203との電気的接続を実現し、第1のアクティブ層204中のドレイン領域と第2のアクティブ層206のソース領域とが電気的に接続するとともに、第2のアクティブ層206のドレイン領域は画素電極層210に電気的に接続することができる。図3に示すように、画素電極層210は第2のゲート電極209及び第2のゲート絶縁層207を被覆する平坦化層208上に設けられてもよい。
例示的には、このTFTアレイ基板には、第1のアクティブ層204のドレイン領域を露出させるように層間絶縁層205を貫通する貫通孔が設けられ、第2のアクティブ層206は、当該貫通孔内にあり第1のアクティブ層204のドレイン領域と第2のアクティブ層206のソース領域とを電気的に接続する接続部分、例えば、図示の第2のアクティブ層206のソース領域から第1のアクティブ層204のドレイン領域に延在する縦部分を含んでもよい。1つの例示においては、この接続部分は第2のアクティブ層206と同じ材料で形成されてもよい。かつ、キャリア濃度を向上させてオープン状態でのアクティブ層間の導通抵抗を減少するために、この接続部分はドープされてもよい。
一方、本発明の実施例は、下地基板を用意する工程と、下地基板上に2つの薄膜トランジスタを形成する工程であって、前記2つの薄膜トランジスタの2つのアクティブ層を下地基板に垂直な方向において互いに重ならせ、それぞれの薄膜トランジスタは、ソース領域及びドレイン領域を有するアクティブ層を含み、且つ前記2つのアクティブ層のうちの一方のドレイン領域と他方のソース領域とを貫通孔を介して電気的に接続することにより、前記2つの薄膜トランジスタを直列接続する工程と、を含むTFTアレイ基板の製造方法を提供する。
以下、図4a〜4dを参照しながら、本発明の1つの例示的な実施例によるTFTアレイ基板の製造方法を例示的に具体的に記載する。
まず、下地基板100を用意する。この下地基板は、予め洗浄されたガラスなどの透明基板であってもよく、その上に、酸化シリコン、窒化シリコン又は両者の積層物によって形成されたバッファ層を含むことにより、透明基板中の金属イオン不純物がアクティブ層中に拡散して薄膜トランジスタの動作特性に影響することを防止してもよい。
図4aに示すように、下地基板100上に第1の半導体材料層を形成し、第1のマスクを用いて第1の半導体材料層をパターニングして第1のアクティブ層102を形成する。
図4bに示すように、第1のアクティブ層102を被覆する第1のゲート絶縁層103を形成するとともに、第1のゲート絶縁層103上にゲート電極材料層を形成し、第2のマスクを用いてゲート電極材料層をパターニングして第1のアクティブ層102の上方にあるゲート電極104を形成する。ゲート電極は単層又は二層以上の構造であってもよく、例えばモリブデン、アルミニウム、モリブデンタングステン等の金属、金属合金から作製されてもよく、厚さが1000Å〜5000Åの範囲内にあってもよく、選択的には厚さが1500Å〜4000Åである。
図4bに示すように、第1のアクティブ層102を被覆する第1のゲート絶縁層103を形成するとともに、第1のゲート絶縁層103上にゲート電極材料層を形成し、第2のマスクを用いてゲート電極材料層をパターニングして第1のアクティブ層102の上方にあるゲート電極104を形成する。ゲート電極は単層又は二層以上の構造であってもよく、例えばモリブデン、アルミニウム、モリブデンタングステン等の金属、金属合金から作製されてもよく、厚さが1000Å〜5000Åの範囲内にあってもよく、選択的には厚さが1500Å〜4000Åである。
図4cに示すように、ゲート電極104及び第1のゲート絶縁層103を被覆する第2のゲート絶縁層105を形成する。例示的には、第1及び/又は第2のゲート絶縁層は単層の酸化シリコン、窒化シリコン又は両者の積層物を用いてもよく、且つ本発明はこれに限らない。PECVD、LPCVD、APCVD又はECR−CVD等の方法によって第1及び/又は第2のゲート絶縁層を沈着してもよく、その沈着厚さが500Å〜2000Åであり、具体的な設計需要に応じて適切な厚さを選択することができ、選択的には厚さが600Å〜1500Åである。
次に、第3のマスクを用いて、第1のアクティブ層102のドレイン領域を露出させるように第2のゲート絶縁層105及び第1のゲート絶縁層103を貫通する貫通孔106を形成する。
そして、図4dに示すように、第2のゲート絶縁層105上に第2の半導体材料層を形成し、前記第1のマスクを用いて第2の半導体材料層をパターニングして第2のアクティブ層107を形成し、第2のアクティブ層の一部が貫通孔内にあり接続部分1071を形成し、第1のアクティブ層102のドレイン領域と第2のアクティブ層107のソース領域とを電気的に接続する。1つの例示においては、第1及び/又は第2のアクティブ層は、エキシマレーザ結晶化、金属誘起結晶化、固相結晶化などの方法によってアモルファスシリコン層を変化させてなる多結晶シリコン層であってもよく、低温多結晶シリコンアレイ基板を形成することができる。なお、異なる結晶化方法を用いる場合、その具体的な工程プロセス及び薄膜トランジスタの構造が異なり、製造過程において、必要に応じて脱水素熱処理、金属沈着誘導、熱処理結晶化、エキシマレーザ照射結晶化、ソース・ドレイン領域のドープ(P型又はN型ドープ)、及びドーパントの賦活などのプロセスを行うが、本発明の実施に影響せず、本発明は同様に有益な効果を有する。例示的には、第1及び/又は第2のアクティブ層の厚さは100Å〜3000Åであってもよく、選択的には厚さが500Å〜1000Åであり、その形成方法はPECVD、LPCVDまたはスッパタリング法であり、沈着温度は600℃以下である。
1つの実施例において、さらに図4aに示すように、第1のアクティブ層102を形成する前、又は第1のアクティブ層102を形成した後かつ第1のゲート絶縁層103を形成する前、下地基板上に導電材料層を形成し、かつ第4のマスクを用いて導電材料層をパターニングしてソース電極層101とすることをさらに含んでもよく、第1のアクティブ層102の一部がソース電極層101の一部に重なる。
また、ゲート電極104を形成した後かつ第2のゲート絶縁層105を形成する前、ゲート電極104を遮蔽マスクとして第1のイオン注入プロセスを行うことで、第1のアクティブ層102のソース領域及びドレイン領域に対してイオンドープを行い、第2のアクティブ層107を形成した後、前記第2のマスクを別の遮蔽マスクとして第2のイオン注入プロセスを行うことで、第2のアクティブ層107のソース領域及びドレイン領域に対してイオンドープを行ってもよい。代替的には、第2のアクティブ層107を形成した後、前記第2のマスクを遮蔽マスクとしてイオン注入プロセスを行うことで、第1のアクティブ層102及び第2のアクティブ層107のソース領域及びドレイン領域に対してイオンドープを行ってもよい。第2のアクティブ層に対してイオンドープを行うとき、第2のアクティブ層の貫通孔内にある部分もドープされることにより、そのキャリア濃度を向上し、オープン状態でのアクティブ層間の導通抵抗を減少してもよい。
イオン注入プロセスは、質量分析計を有するイオン注入、質量分析計を有しないイオンクラウドタイプ注入、プラズマ注入または固形拡散式注入等の方法を用いてもよい。選択的には汎用のイオンクラウドタイプ注入方法を用い、設計の必要に応じてB2H6/H2などのホウ素含有混合ガス又はPH3/H2などのリン含有混合ガスを用いて注入してもよく、イオン注入エネルギは10〜200keVであってもよく、選択的にはエネルギが40〜100keVである。注入量は1×1011〜1×1020atoms/cm3の範囲内であってもよく、選択的には注入量が1×1014〜1×1018atoms/cm3である。
図2に示すように、第5のマスクを用いて第2のアクティブ層107及び第2のゲート絶縁層105を被覆する平坦化層108を形成し、第6のマスクを用いて平坦化層108上に画素電極層109を形成してもよく、画素電極層109は第2のアクティブ層107のドレイン領域に電気的に接続されてもよい。平坦化層は有機材料から作製されてもよく、ポリイミド、アクリルなどの有機フォトレジスト材料を使用してもよく、厚さが8000 Å 〜20000 Åであってもよい。画素電極層は単層又は二層以上の構造であってもよく、インジウムスズ酸化物、インジウム亜鉛酸化物などの透明導電材料から構成され、又は銀や銀合金などの金属、金属合金から構成され、厚さは1000Å〜5000Åの範囲内であってもよく、選択的には厚さが1500Å〜4000Åである。
上記から分かるとおり、本発明の実施例による方法も6つのマスクを用いてTFTアレイ基板を製造し、従来技術に比べてマスクの数を増やさず、プロセスの実現においてプロセスの複雑性を増加せずに、より優れた特性を有するデバイスを作製できる。
また、本発明の実施例は、上記のいずれか1つの実施例におけるTFTアレイ基板、又は上記のいずれか1つの実施例における方法によって製造されたTFTアレイ基板を含む表示装置をさらに提供する。このような表示装置は、液晶パネル、電子ペーパー、OLEDパネル、携帯電話、ノートパソコン、タブレット、ディスプレイ、デジタルフォトフレーム、ナビゲータ、身分識別機器、又は表示機能を有するほかの製品や部品であってもよい。
本発明の例示的な実施例を示して記載したが、本発明の原理及び精神から離反しない限りこれら実施例を変更することができ、本発明の範囲は特許請求の範囲及びその等価物によって限定されることは当業者にとって自明である。
Claims (18)
- 下地基板と、
下地基板上にある2つの薄膜トランジスタとを含み、
それぞれの薄膜トランジスタは、ソース領域及びドレイン領域を有するアクティブ層を含み、前記2つの薄膜トランジスタの2つのアクティブ層は下地基板に垂直な方向において互いに重なり、且つ前記2つのアクティブ層のうちの一方のアクティブ層のドレイン領域と他方のアクティブ層のソース領域とが貫通孔を介して電気的に接続することにより、前記2つの薄膜トランジスタは直列接続される、TFTアレイ基板。 - 前記2つのアクティブ層は、下地基板上に形成される第1のアクティブ層と、第1のアクティブ層の上方にある第2のアクティブ層とを含み、
前記2つの薄膜トランジスタは、少なくとも第1のアクティブ層と第2のアクティブ層との間にあり第1のアクティブ層を被覆する第1のゲート絶縁層と、第1のゲート絶縁層を被覆する第2のゲート絶縁層と、ゲート電極とをさらに含み、前記ゲート電極は第1のゲート絶縁層と第2のゲート絶縁層との間にあり前記2つの薄膜トランジスタの共通ゲート電極とされ、且つ第2のアクティブ層は第2のゲート絶縁層上に設けられる、請求項1に記載のTFTアレイ基板。 - 第1のアクティブ層のドレイン領域を露出させるように第1のゲート絶縁層及び第2のゲート絶縁層を貫通する前記貫通孔が設けられ、第2のアクティブ層は、この貫通孔内にあり第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続する接続部分を含む、請求項2に記載のTFTアレイ基板。
- 前記2つの薄膜トランジスタのうちの一方の薄膜トランジスタは、下地基板上にある第1のゲート電極と、第1のゲート電極を被覆する第1のゲート絶縁層と、第1のゲート絶縁層上にある第1のアクティブ層とを含み、
前記2つの薄膜トランジスタのうちの他方の薄膜トランジスタは、第1のアクティブ層の上方にある第2のアクティブ層と、第2のアクティブ層を被覆する第2のゲート絶縁層と、第2のゲート絶縁層上にある第2のゲート電極とを含むとともに、
第2のアクティブ層のソース領域と第1のアクティブ層のドレイン領域とが電気的に接続する、請求項1〜3のいずれか1項に記載のTFTアレイ基板。 - 前記一方の薄膜トランジスタを被覆する層間絶縁層をさらに含み、
第2のアクティブ層が層間絶縁層上にある、請求項4に記載のTFTアレイ基板。 - 第1のアクティブ層のドレイン領域を露出させるように層間絶縁層を貫通する前記貫通孔が設けられ、第2のアクティブ層は、この貫通孔内にあり第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続する接続部分を含む、請求項5に記載のTFTアレイ基板。
- 第1のアクティブ層のソース領域に電気的に接続されるソース電極層と、第2のアクティブ層のドレイン領域に電気的に接続される画素電極層とをさらに含む、請求項2〜6のいずれか1項に記載のTFTアレイ基板。
- 前記接続部分は、第2のアクティブ層と同じ材料で形成してドープされる部分を含む、請求項3又は6に記載のTFTアレイ基板。
- 前記アクティブ層は低温多結晶シリコン層を含む、請求項1〜6のいずれか1項に記載のTFTアレイ基板。
- 下地基板を用意する工程と、
下地基板上に2つの薄膜トランジスタを形成する工程であって、それぞれの薄膜トランジスタは、ソース領域及びドレイン領域を有するアクティブ層を含み、前記2つの薄膜トランジスタの2つのアクティブ層を下地基板に垂直な方向において互いに重ならせ、且つ前記2つのアクティブ層のうちの一方のドレイン領域と他方のソース領域とを貫通孔を介して電気的に接続することにより、前記2つの薄膜トランジスタを直列接続する工程と、を含むTFTアレイ基板の製造方法。 - 薄膜トランジスタを形成する工程は、
下地基板上に第1の半導体材料層を形成し、第1のマスクを用いて第1の半導体材料層をパターニングして第1のアクティブ層を形成することと、
第1のアクティブ層を被覆する第1のゲート絶縁層を形成することと、
第1のゲート絶縁層上にゲート電極材料層を形成し、第2のマスクを用いてゲート電極材料層をパターニングして第1のアクティブ層の上方にあるゲート電極を形成することと、
ゲート電極及び第1のゲート絶縁層を被覆する第2のゲート絶縁層を形成することと、
第3のマスクを用いて、第1のアクティブ層のドレイン領域を露出させるように第2のゲート絶縁層及び第1のゲート絶縁層を貫通する前記貫通孔を形成することと、
第2のゲート絶縁層上に第2の半導体材料層を形成し、前記第1のマスクを用いて第2の半導体材料層をパターニングして第2のアクティブ層を形成し、第2のアクティブ層の一部が貫通孔内にあり接続部分を形成し、第1のアクティブ層のドレイン領域と第2のアクティブ層のソース領域とを電気的に接続することとを含む、請求項10に記載の方法。 - 第1の半導体材料層及び/又は第2の半導体材料層を形成する工程はそれぞれ、
アモルファスシリコン層を形成することと、
エキシマレーザ結晶化、金属誘起結晶化又は固相結晶化のプロセスによってアモルファスシリコン層を多結晶シリコン層に変化させることとを含む、請求項11に記載の方法。 - 第1のアクティブ層を形成する前、又は第1のアクティブ層を形成した後かつ第1のゲート絶縁層を形成する前、
下地基板上に導電材料層を形成し、かつ第4のマスクを用いて導電材料層をパターニングしてソース電極層とすることをさらに含み、第1のアクティブ層の一部がソース電極層の一部に重なる、請求項11又は12に記載の方法。 - ゲート電極を形成した後かつ第2のゲート絶縁層を形成する前、ゲート電極を遮蔽マスクとして第1のイオン注入プロセスを行うことで、第1のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うことと、
第2のアクティブ層を形成した後、前記第2のマスクを別の遮蔽マスクとして第2のイオン注入プロセスを行うことで、第2のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うこととをさらに含む、請求項11〜13のいずれか1項に記載の方法。 - 第2のアクティブ層を形成した後、前記第2のマスクを遮蔽マスクとしてイオン注入プロセスを行うことで、第1のアクティブ層及び第2のアクティブ層のソース領域及びドレイン領域に対してイオンドープを行うことをさらに含む、請求項11〜14のいずれか1項に記載の方法。
- 第2のアクティブ層に対してイオンドープを行うとき、第2のアクティブ層の貫通孔内にある接続部分もドープされる、請求項14又は15に記載の方法。
- 第5のマスクを用いて、下地基板上に第2のアクティブ層及び第2のゲート絶縁層を被覆する平坦化層を形成することと、
第6のマスクを用いて、平坦化層上に、第2のアクティブ層のドレイン領域に電気的に接続される画素電極層を形成することとをさらに含む、請求項11〜15のいずれか1項に記載の方法。 - 請求項1〜9のいずれか1項に記載のTFTアレイ基板、又は請求項10〜17のいずれか1項に記載の方法によって製造されたTFTアレイ基板を含む表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610202895.6 | 2016-04-01 | ||
CN201610202895.6A CN105633101A (zh) | 2016-04-01 | 2016-04-01 | Tft阵列基板及其制造方法、显示装置 |
PCT/CN2016/084947 WO2017166431A1 (zh) | 2016-04-01 | 2016-06-06 | Tft阵列基板及其制造方法、显示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019511831A JP2019511831A (ja) | 2019-04-25 |
JP2019511831A5 true JP2019511831A5 (ja) | 2019-06-06 |
JP6896627B2 JP6896627B2 (ja) | 2021-06-30 |
Family
ID=56047853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017531238A Active JP6896627B2 (ja) | 2016-04-01 | 2016-06-06 | Tftアレイ基板及びその製造方法、表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10325938B2 (ja) |
EP (1) | EP3439035A4 (ja) |
JP (1) | JP6896627B2 (ja) |
KR (1) | KR102055247B1 (ja) |
CN (1) | CN105633101A (ja) |
WO (1) | WO2017166431A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105633101A (zh) | 2016-04-01 | 2016-06-01 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法、显示装置 |
US11328951B2 (en) | 2016-04-01 | 2022-05-10 | Intel Corporation | Transistor cells including a deep via lined wit h a dielectric material |
CN109643742A (zh) * | 2016-08-26 | 2019-04-16 | 英特尔公司 | 集成电路器件结构和双侧制造技术 |
CN106206430B (zh) * | 2016-10-11 | 2021-01-01 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管结构的制作方法 |
CN107068694B (zh) * | 2017-04-26 | 2019-10-01 | 厦门天马微电子有限公司 | 半导体器件结构及其制作方法、阵列基板和显示装置 |
US11869890B2 (en) | 2017-12-26 | 2024-01-09 | Intel Corporation | Stacked transistors with contact last |
US11430814B2 (en) | 2018-03-05 | 2022-08-30 | Intel Corporation | Metallization structures for stacked device connectivity and their methods of fabrication |
KR20200030751A (ko) | 2018-09-13 | 2020-03-23 | 엘지디스플레이 주식회사 | Tft 기판 및 이를 포함한 발광표시장치 |
CN109786396B (zh) * | 2019-01-30 | 2021-04-09 | 华为技术有限公司 | 阵列基板、显示屏及终端设备 |
US11688780B2 (en) | 2019-03-22 | 2023-06-27 | Intel Corporation | Deep source and drain for transistor structures with back-side contact metallization |
CN110299377B (zh) * | 2019-07-03 | 2022-12-16 | 京东方科技集团股份有限公司 | 显示基板及制造方法、显示装置 |
CN110581142A (zh) * | 2019-08-23 | 2019-12-17 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法、显示面板 |
CN110690257A (zh) * | 2019-08-29 | 2020-01-14 | 福建华佳彩有限公司 | 一种tft阵列基板及其制造方法 |
CN110648629B (zh) * | 2019-10-31 | 2023-09-22 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
CN111029342B (zh) * | 2019-11-07 | 2024-04-16 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
CN110854203B (zh) * | 2019-11-21 | 2023-10-03 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、显示面板及显示装置 |
CN111063703B (zh) * | 2019-12-10 | 2022-11-01 | Tcl华星光电技术有限公司 | 阵列基板及显示装置 |
CN112490275B (zh) * | 2020-12-03 | 2023-04-21 | 湖北长江新型显示产业创新中心有限公司 | 显示面板及其制作方法、显示装置 |
CN114220819A (zh) * | 2021-10-29 | 2022-03-22 | 长沙惠科光电有限公司 | 阵列基板及其制备方法、显示面板 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2969864B2 (ja) * | 1990-08-28 | 1999-11-02 | ソニー株式会社 | 半導体メモリ装置 |
JP2830447B2 (ja) * | 1990-10-15 | 1998-12-02 | 日本電気株式会社 | 半導体不揮発性記憶装置 |
KR100292767B1 (ko) * | 1992-09-25 | 2001-09-17 | 이데이 노부유끼 | 액정표시장치 |
JPH06291269A (ja) * | 1993-04-06 | 1994-10-18 | Sony Corp | 電界効果トランジスタ |
JPH08148693A (ja) * | 1994-09-22 | 1996-06-07 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2001066636A (ja) * | 1999-08-31 | 2001-03-16 | Hitachi Ltd | 液晶表示装置 |
KR100746220B1 (ko) * | 2004-01-12 | 2007-08-03 | 삼성전자주식회사 | 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들 |
TWI228832B (en) | 2004-04-05 | 2005-03-01 | Quanta Display Inc | Structure of LTPS-TFT and fabricating method of channel layer thereof |
US7579220B2 (en) | 2005-05-20 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method |
JP5088661B2 (ja) | 2006-12-05 | 2012-12-05 | セイコーエプソン株式会社 | 半導体装置および電気光学装置 |
DE102007030054B4 (de) * | 2007-06-29 | 2009-04-16 | Advanced Micro Devices, Inc., Sunnyvale | Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben |
US8049253B2 (en) * | 2007-07-11 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9279751B2 (en) * | 2008-12-16 | 2016-03-08 | Nico Corporation | System and method of taking and collecting tissue cores for treatment |
JP5470519B2 (ja) * | 2009-07-24 | 2014-04-16 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ、その製造方法及び液晶表示装置 |
US8981367B2 (en) * | 2011-12-01 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TW201338102A (zh) * | 2012-03-14 | 2013-09-16 | Wintek Corp | 主動元件及主動元件陣列基板 |
CN103367353A (zh) * | 2012-03-30 | 2013-10-23 | 东莞万士达液晶显示器有限公司 | 主动元件及主动元件阵列基板 |
JP6410496B2 (ja) * | 2013-07-31 | 2018-10-24 | 株式会社半導体エネルギー研究所 | マルチゲート構造のトランジスタ |
CN103730485B (zh) * | 2013-12-27 | 2016-09-07 | 京东方科技集团股份有限公司 | 双面显示的oled阵列基板及其制备方法、显示装置 |
KR102401432B1 (ko) * | 2014-02-24 | 2022-05-26 | 엘지디스플레이 주식회사 | 표시장치 |
JP6369799B2 (ja) * | 2014-04-23 | 2018-08-08 | Tianma Japan株式会社 | 画素アレイ及び電気光学装置並びに電気機器 |
TW201611298A (zh) * | 2014-09-12 | 2016-03-16 | 中華映管股份有限公司 | 雙薄膜電晶體及其製造方法 |
CN104867942B (zh) * | 2015-04-29 | 2018-03-06 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
CN104882414B (zh) | 2015-05-06 | 2018-07-10 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
CN105633101A (zh) | 2016-04-01 | 2016-06-01 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法、显示装置 |
-
2016
- 2016-04-01 CN CN201610202895.6A patent/CN105633101A/zh active Pending
- 2016-06-06 US US15/531,154 patent/US10325938B2/en active Active
- 2016-06-06 JP JP2017531238A patent/JP6896627B2/ja active Active
- 2016-06-06 EP EP16865283.2A patent/EP3439035A4/en active Pending
- 2016-06-06 WO PCT/CN2016/084947 patent/WO2017166431A1/zh active Application Filing
- 2016-06-06 KR KR1020177015359A patent/KR102055247B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6896627B2 (ja) | Tftアレイ基板及びその製造方法、表示装置 | |
JP2019511831A5 (ja) | ||
WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
CN109273404B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN106847743B (zh) | Tft基板及其制作方法 | |
US9324735B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
WO2018188146A1 (zh) | 一种阵列基板、显示装置及其制作方法 | |
WO2016041304A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
WO2016107291A1 (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
CN105702623B (zh) | Tft阵列基板的制作方法 | |
US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
US9589991B2 (en) | Thin-film transistor, manufacturing method thereof, display substrate and display device | |
US20160027813A1 (en) | Array substrate and manufacturing method thereof and display apparatus | |
US8119465B1 (en) | Thin film transistor and method for fabricating the same | |
JP2018502442A (ja) | Amoledバックパネルの製造方法 | |
TW201131778A (en) | Semiconductor device and method for manufacturing the same | |
US20160307978A1 (en) | Manufacturing method of array substrate, array substrate and display device | |
WO2019075950A1 (zh) | 阵列基板及其制作方法 | |
US10615282B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
WO2017193667A1 (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
US20180315781A1 (en) | Complementary thin film transistor and manufacturing method thereof, and array substrate | |
WO2019061813A1 (zh) | Esl型tft基板及其制作方法 | |
WO2019075949A1 (zh) | 阵列基板及其制作方法 | |
WO2013086909A1 (zh) | 阵列基板及其制造方法、显示装置 |