JP2019212891A - 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法 - Google Patents

膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法 Download PDF

Info

Publication number
JP2019212891A
JP2019212891A JP2018237326A JP2018237326A JP2019212891A JP 2019212891 A JP2019212891 A JP 2019212891A JP 2018237326 A JP2018237326 A JP 2018237326A JP 2018237326 A JP2018237326 A JP 2018237326A JP 2019212891 A JP2019212891 A JP 2019212891A
Authority
JP
Japan
Prior art keywords
active layer
gate voltage
range
gate
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018237326A
Other languages
English (en)
Other versions
JP6868907B2 (ja
Inventor
ミョンモ ソン
Myung Mo Sung
ミョンモ ソン
ジンウォン ジョン
Jinwon Jon
ジンウォン ジョン
ホンボム キム
Hong Bum Kim
ホンボム キム
ジ バク
Jin Seon Park
ジンソン バク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Univers
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Industry Univers
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Univers, Industry University Cooperation Foundation IUCF HYU filed Critical Industry Univers
Publication of JP2019212891A publication Critical patent/JP2019212891A/ja
Application granted granted Critical
Publication of JP6868907B2 publication Critical patent/JP6868907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7376—Resonant tunnelling transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions

Abstract

【課題】量子化された伝導性状態を有する膜を提供する。【解決手段】伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）内の低レベル（ｌｏｗ ｌｅｖｅｌ）電子エネルギー範囲で第１の電子状態の数を提供し、前記伝導帯内の、前記低レベル電子エネルギー範囲よりも高い高レベル（ｈｉｇｈ ｌｅｖｅｌ）電子エネルギー範囲で第２の電子状態の数を提供する。また、前記低レベル電子エネルギー範囲と前記高レベル電子エネルギー範囲との間で局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）が提供されてもよい。【選択図】図７

Description

本発明は、膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法に関する。
最近、スマート機器、人工知能コンピュータ技術の発展に伴い高性能化、多機能化のようなより高い性能の素子に対するニーズが急激に高まっている。
しかし、既存の半導体産業を牽引してきたバイナリ素子の製造技術は、継続的な小型化及び高集積化を達成し、これにより技術的・経済的・原理的な側面からもうすぐ極限に達すると予測されている。すなわち、既存のＭＯＳＦＥＴ微細化による開発方法は、微細化技術自体の難しさがあるため、ダウンスケーリング（ｄｏｗｎ ｓｃａｌｉｎｇ）によるアプローチは、根本的な限界を持っていると評価される。
これを補完するために、マルチレベル素子に対する研究が行われている。既存の研究されたマルチレベル素子技術としては、単電子トランジスタ（ＳＥＴ）及び共鳴トンネルトランジスタ（ＲＴＴ）が研究されてきた。単電子トランジスタ（ＳＥＴ）及び共鳴トンネルトランジスタ（ＲＴＴ）の場合、マルチレベルの特性が主に極低温でのみ観測され、複雑な製造工程を必要とし、回路の実現のための集積化が容易ではなく技術の実現に難点がある。
そこで、本発明者らは、製造工程が簡易でありながらも優れたマルチレベルの特性を提供する、膜、それを含むマルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法を発明するに至った。
本発明が解決しようとする技術的課題は、量子化された伝導性状態を有する膜を提供することである。
本発明が解決しようとする他の技術的課題は、移動度端（ｍｏｂｉｌｉｔｙ ｅｄｇｅ）よりも高いエネルギーで量子化された伝導性状態を有する膜を提供することである。
本発明が解決しようとするまた他の技術的課題は、伝導帯内における電子のエネルギー大きさに応じて、不連続伝導性状態を有する膜を提供することである。
本発明が解決しようとするまた他の技術的課題は、結晶質領域及び非結晶質領域の共鳴エネルギーマッチングが発生する膜を提供することである。
本発明が解決しようとするまた他の技術的課題は、マルチレベル伝導率を有するマルチレベル素子、その製造方法及びその駆動方法を提供することである。
本発明が解決しようとするまた他の技術的課題は、低温工程が可能な製造方法を提供することである。
本発明が解決しようとするまた他の技術的課題は、厚さの制御が容易な製造方法を提供することである。
本発明が解決しようとする技術的課題は、上述したものに制限されるものではない。
本発明の一実施形態に係る膜は、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）内の低レベル（ｌｏｗ ｌｅｖｅｌ）電子エネルギー範囲で第１の電子状態の数を提供し、前記伝導帯内の、前記低レベル電子エネルギー範囲よりも高い高レベル（ｈｉｇｈ ｌｅｖｅｌ）電子エネルギー範囲で第２の電子状態の数を提供し、前記低レベル電子エネルギー範囲と前記高レベル電子エネルギー範囲との間で局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）が提供されてもよい。
一実施形態によれば、前記伝導帯内における局在状態において、電子状態の数は、０個であってもよい。
一実施形態によれば、前記低レベル電子エネルギー範囲の最大電子エネルギー値は、前記高レベル電子エネルギー範囲の最小電子エネルギー値よりも小さくてもよい。
一実施形態によれば、前記低レベル電子エネルギー範囲における電子状態の数が最大である電子エネルギー値を基準として、前記第１の電子状態の数は、正規分布されてもよい。
一実施形態によれば、前記低レベル電子エネルギー範囲内における前記第１の電子状態の数の最大値は、前記高レベル電子エネルギー範囲内における前記第２の電子状態の数の最小値よりも小さくてもよい。
一実施形態によれば、前記低レベル電子エネルギー範囲及び前記高レベル電子エネルギー範囲で伝導性状態が提供されてもよい。
一実施形態によれば、前記伝導帯内に、電子が存在可能な最も低いエネルギー状態である移動度端（ｍｏｂｉｌｔｙ ｅｄｇｅ）が提供され、前記低レベル電子エネルギー範囲及び前記高レベル電子エネルギー範囲は、前記移動度端よりも高エネルギー値を有してもよい。
一実施形態によれば、前記低レベル電子エネルギー範囲における第１の電子状態の数の曲線と、前記高レベル電子エネルギー範囲における第２の電子状態の数の曲線とは、互いに不連続であってもよい。
本発明の一実施形態に係る膜は、非晶質領域及び前記非晶質領域によって取り囲まれる複数の結晶質領域を含み、前記非晶質領域が有する第１のエネルギー状態のうちの特定の第１のエネルギー状態と前記結晶質領域が有する第２のエネルギー状態のうちの特定の第２のエネルギー状態との共鳴マッチング（ｒｅｓｏｎａｎｔ ｍａｔｃｈｉｎｇ）によって量子化された伝導性状態が（ｑｕａｎｔｉｚｅｄ ｃｏｎｄｕｃｔｉｏｎ ｓｔａｔｅ）提供されてもよい。
一実施形態によれば、前記結晶質領域は、ナノサイズであってもよい。
一実施形態によれば、前記結晶質領域は、量子閉じ込め効果（ｑｕａｎｔｕｍ ｃｏｎｆｉｎｅｍｅｎｔ ｅｆｆｅｃｔ）を提供してもよい。
一実施形態によれば、前記結晶質領域による量子閉じ込め効果は、３軸方向に提供されてもよい。
一実施形態によれば、前記量子化された伝導性状態は、伝導帯内で電子が存在可能な最も低いエネルギー状態である移動度端（ｍｏｂｉｌｉｔｙ ｅｄｇｅ）よりも高い電子エネルギーで提供されてもよい。
一実施形態によれば、前記複数の結晶質領域は、前記非晶質領域内で任意に分布するが、２次元的に配列されてもよい。
一実施形態によれば、前記量子化された伝導性状態は、所定の電子エネルギー範囲で提供されてもよい。
一実施形態によれば、前記所定の電子エネルギー範囲よりも高い電子エネルギー範囲で局在状態が提供されてもよい。
一実施形態によれば、前記非伝導性状態に対応する電子エネルギー範囲よりも高い電子エネルギー範囲で伝導性状態が提供されてもよい。
一実施形態によれば、前記第１のエネルギー状態の数は、前記第２のエネルギー状態の数よりも多くてもよい。
一実施形態によれば、前記共鳴マッチングは、状態密度（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ：ＤＯＳ）の観点からみて、移動度端よりも高いエネルギー範囲で量子化された電子状態の数を提供してもよい。
一実施形態によれば、前記共鳴マッチングは、ＤＯＳの観点からみて、移動度端よりも高いエネルギー範囲で少なくとも２つの不連続的な電子状態を提供してもよい。
一実施形態によれば、前記量子化された伝導性状態は、特定のエネルギー範囲で制限されたキャリア移動を許容してもよい。
本発明の一実施形態に係るマルチレベル素子は、ゲート電極と、前記ゲート電極の一方の側に形成される第１のアクティブ層と、前記第１のアクティブ層の一方の側に形成される第２のアクティブ層と、ソース及びドレイン電極と、前記第１のアクティブ層と前記第２のアクティブ層とを分離するバリア層と、を含み、前記ゲート電極に印加されるゲート電圧の大きさに応じて、前記第１及び前記第２のアクティブ層のうちチャネルが形成されるアクティブ層の数が制御されてもよい。
一実施形態によれば、前記第１のアクティブ層と前記ゲート電極との距離は、前記第２のアクティブ層と前記ゲート電極との距離よりも短くてもよい。
一実施形態によれば、前記第１のアクティブ層、前記バリア層、前記第２のアクティブ層が順次積層されてもよい。
一実施形態によれば、前記ゲート電圧は、第１のゲート電圧範囲、前記第２のゲート電圧範囲及び前記第３のゲート電圧範囲に区分されるが、前記ゲート電圧の増加順に従って前記第１、第２及び第３のゲート電圧範囲が提供されてもよい。
一実施形態によれば、前記ゲート電極に前記第１のゲート電圧範囲内のゲート電圧が印加される場合、前記第１のアクティブ層のみが活性化され、前記ゲート電極に前記第３のゲート電圧範囲内のゲート電圧が印加される場合、前記第１及び前記第２のアクティブ層が活性化されてもよい。
一実施形態によれば、前記ゲート電極に前記第２のゲート電圧範囲内のゲート電圧が印加される場合、前記第１のアクティブ層のみが活性化されるが、前記第２のゲート電圧の範囲内におけるゲート電圧の増加による、第１のアクティブ層を流れる電流の増加は、第１のゲート電圧の範囲内におけるゲート電圧の増加による、第１のアクティブ層を流れる電流の増加よりも少なくてもよい。
一実施形態によれば、前記第２のゲート電圧の範囲内でゲート電圧が増加しても、前記第１のアクティブ層を流れる電流の量は一定に保持されてもよい。
一実施形態によれば、前記第２のゲート電圧の範囲内における前記第１のアクティブ層は、飽和状態（ｓａｔｕｒａｔｉｏｎ ｓｔａｔｅ）であってもよい。
一実施形態によれば、ソース電極及びドレイン電極をさらに含み、前記バリア層は、前記第１及び前記第２のアクティブ層の間に設けられた第１のバリア層と、前記第２のアクティブ層上に設けられた第３のバリア層と、を含み、前記ソース電極及び前記ドレイン電極は、前記第３のバリア層と接触してもよい。
一実施形態によれば、前記ゲート電極に前記第２のゲート電圧範囲のゲート電圧が印加された場合、前記第１のアクティブ層に流れる電流によって前記ゲート電極から前記第２のアクティブ層に加えられるフィールドが遮蔽されてもよい。
一実施形態によれば、ソース電極及びドレイン電極をさらに含み、前記ソース電極及び前記ドレイン電極は、前記第１及び前記第２のアクティブ層のうちのいずれか一方のアクティブ層とのみ接触してもよい。
一実施形態によれば、ソース電極及びドレイン電極をさらに含み、前記ソース電極及び前記ドレイン電極は、前記第１及び前記第２のアクティブ層と接触しなくてもよい。
一実施形態によれば、前記ゲート電極と前記第１のアクティブ層との間のバリア層をさらに含み、前記ゲート電極と前記第１のアクティブ層との間のバリア層、第１のアクティブ層及び前記第１のアクティブ層と前記第２のアクティブ層とを分離するバリア層は、量子井戸（ｑｕａｎｔｕｍ ｗｅｌｌ）を形成してもよい。
一実施形態によれば、前記第１及び前記第２のアクティブ層のうちの少なくとも１つのアクティブ層は、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）内の低レベル電子エネルギー範囲で第１の電子状態の数を提供し、前記伝導帯内の、前記低レベル電子エネルギー範囲よりも高い高レベル電子エネルギー範囲で第２の電子状態の数を提供し、前記低レベル電子エネルギー範囲と前記高レベル電子エネルギー範囲との間で局在状態を提供してもよい。
一実施形態によれば、前記低レベル電子エネルギー範囲における電子状態の数が最大である電子エネルギー値を基準として、前記第１の電子状態の数は、正規分布されてもよい。
一実施形態によれば、前記第１及び前記第２のアクティブ層のうちの少なくとも１つのアクティブ層は、非晶質領域及び前記非晶質領域によって取り囲まれる複数の結晶質領域を含み、前記非晶質領域が有する第１のエネルギー状態のうちの特定の第１のエネルギー状態と前記結晶質領域が有する第２のエネルギー状態のうちの特定の第２のエネルギー状態とのマッチング（ｍａｔｃｈｉｎｇ）によって量子化された伝導性状態を提供してもよい。
一実施形態によれば、前記量子化された伝導性状態は、前記ゲート電極に印加されるゲート電圧範囲が所定の範囲である場合、前記ソース及び前記ドレイン電極間に制限された電流の移動を許容してもよい。
本発明の一実施形態に係るマルチレベル素子の製造方法は、チャンバー内に基板を用意した状態で、前記基板上に、第１のアクティブ層形成段階と、バリア層形成段階と、第２のアクティブ層形成段階と、を含み、前記第１のアクティブ層形成段階及び前記第２のアクティブ層形成段階のうちの少なくとも１つの段階は、前記チャンバーの流出口を閉じた状態で、金属前駆体を有する金属前駆体ソースガスを提供することにより、前記チャンバー内の圧力を増加させて、前記金属前駆体を前記基板に吸着させるソースガス加圧ドージング（ｄｏｓｉｎｇ）段階と、前記ソースガス加圧ドージング段階後に、パージさせる第１のメインパージング（ｍａｉｎ ｐｕｒｇｉｎｇ）段階と、前記第１のメインパージング段階後に、反応ガスを提供する反応ガスドージング段階と、前記反応ガスドージング段階後に、パージさせる第２のメインパージング段階と、を含んでいてもよい。
一実施形態によれば、前記ソースガス加圧ドージング段階は、前記金属前駆体ソースガスを提供して、前記チャンバー内の圧力を所定の圧力に増加させる段階と、前記チャンバーの流入口を密閉させて、前記所定の圧力に増加した圧力を保持する段階と、をさらに含んでいてもよい。
一実施形態によれば、前記ソースガス加圧ドージング段階は、少なくとも２回のサブ加圧ドージング段階及び前記少なくとも２回のサブ加段階の間のサブパージング段階を含んでいてもよい。
一実施形態によれば、前記第１のアクティブ層形成段階によって製造されたアクティブ層の厚さは、１．５ｎｍを超えてもよい。
一実施形態によれば、前記第２のアクティブ層と接触するソース電極及びドレイン電極を形成する段階をさらに含んでいてもよい。
一実施形態によれば、前記第２のアクティブ層上にバリア層を形成する段階と、前記第２のアクティブ層上のバリア層と接触するソース及びドレイン電極を形成する段階と、をさらに含んでいてもよい。
本発明の一実施形態に係るマルチレベル素子の駆動方法は、ゲート電極に、第１のゲート電圧範囲のゲート電圧を印加して、第１のアクティブ層を活性化させる第１の段階と、前記ゲート電極に、前記第１のゲート電圧範囲のゲート電圧よりも大きい第２のゲート電圧範囲のゲート電圧を印加する第２の段階と、前記ゲート電極に、前記第２のゲート電圧範囲のゲート電圧よりも大きい第３のゲート電圧範囲のゲート電圧を印加して、第１及び第２のアクティブ層を活性化させる第３の段階と、を含んでいてもよい。
一実施形態によれば、前記第２の段階において、前記第１のアクティブ層は、活性化状態を保持し、前記第２のアクティブ層は、非活性化状態であってもよい。
一実施形態によれば、前記第２の段階において、前記第１のアクティブ層に流れる電流
によって、前記第２のアクティブ層の活性化がシールドされてもよい。
本発明の一実施形態に係る膜は、移動度端よりも高いエネルギー範囲で量子化されたエネルギー状態を提供することができる。
本発明の一実施形態に係る膜は、移動度端よりも高いエネルギー範囲で不連続的な非局在状態を提供することができる。
本発明の一実施形態に係る膜は、移動度端よりも高いエネルギー範囲で制限されたキャリア移動を提供することができる。
本発明の一実施形態に係る膜は、共鳴エネルギーマッチングを提供することができる。
本発明の一実施形態に係るマルチレベル素子及びその駆動方法は、マルチレベル伝導率を提供することができる。
本発明の一実施形態に係るマルチレベル素子及びその駆動方法は、少なくとも２回のｔｕｒｎ−ｏｎ電圧を有することができる。
本発明の一実施形態に係るマルチレベル素子及びその駆動方法は、ゲート電圧のスイープ（ｓｗｅｅｐ）にもかかわらず一定したソース／ドレイン電流を提供することができる。
本発明の一実施形態に係るマルチレベル奏子は、高安定性を提供することができる。
本発明の一実施形態に係るマルチレベル素子の製造方法は、低温工程が可能である。
本発明の一実施形態に係るマルチレベル素子の製造方法は、厚さを制御し易い環境を提供することができる。
本発明の技術的な効果は、上述した効果に制限されず、以下の説明によってなお一層明確になる。
本発明の一実施形態に係るマルチレベル素子を説明するための図である。 本発明の一実施形態に係るマルチレベルアクティブ層を説明するための図である。 本発明の一実施形態に係るマルチレベルアクティブ層を説明するための図である。 本発明の一実施形態に係るマルチレベル駆動を説明するための図である。 本発明の一実施形態に係るシールド効果を説明するための図である。 本発明の一実施形態に係るシールド効果を説明するための図である。 本発明の一実施形態に係るシールド効果を説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態に係るマルチレベルメカニズムを説明するための図である。 本発明の一実施形態の第１の変形例を説明するための図である。 本発明の一実施形態の第１の変形例を説明するための図である。 本発明の一実施形態の第２の変形例を説明するための図である。 本発明の一実施形態の第２の変形例を説明するための図である。 本発明の一実施形態に係るマルチレベル素子の製造方法を説明するための手順図である。 本発明の一実施形態に係る段階Ｓ１２０を詳細に説明するための手順図である。 本発明の一実施形態に係る段階Ｓ２１０を詳細に説明するための図である。 本発明の一実施形態に係る段階Ｓ２１０を詳細に説明するための図である。 本発明の実験例により製造されたマルチレベル素子の工程条件を示す図である。 本発明の実験例によるアクティブ層ＴＥＭ写真を示す図である。 本発明の一実施形態により製造されたマルチレベル素子のＩ−Ｖ特性を示す図である。 本発明の一実施形態により製造されたマルチレベル素子のＩ−Ｖ特性を示す図である。 本発明の変形例により製造されたマルチレベル素子のＩ−Ｖ特性を示す図である。 本発明の変形例により製造されたマルチレベル素子のＩ−Ｖ特性を示す図である。 本発明の一実施形態に係るアクティブ層の厚さによるＦＥＴの特性実験結果を示す図である。 本発明の一実施形態に係るアクティブ層の厚さによるＦＥＴの特性実験結果を示す図である。 本発明の一実施形態に係るアクティブ層の厚さによるＦＥＴの特性実験結果を示す図である。 本発明の一実施形態に係るアクティブ層の厚さによるＦＥＴの特性実験結果を示す図である。 本発明の一実施形態により製造されたマルチレベル素子の信頼性実験結果を示す図である。
以下、添付図面に基づき、本発明の好適な実施形態を詳細に説明する。しかしながら、本発明の技術的思想は、ここで説明される実施形態に何等限定されず、他の形態に具体化可能である。むしろ、ここで紹介される実施形態は、開示された内容を徹底させて完全たるものにし、且つ、当業者に本発明の思想が十分に伝達できるようにするために提供されるものである。
本明細書において、ある構成要素が他の構成要素の上にあると言及される場合、これは、他の構成要素の上に直接的に形成されてもよく、または、これらの間に第３の構成要素が介在されてもよいということを意味する。なお、図中、膜及び領域の厚さは、技術的な内容の効果的な説明のために誇張されている。
また、本明細書の様々な実施形態において、第１の、第２の、第３のなどの用語が様々な構成要素を記述するために用いられたが、これらの構成要素がこのような用語により限定されてはならない。「第１の」、「第２の」、「第３の」などの言い回しは、ある構成要素を他の構成要素から区別する目的で使用されたものに過ぎない。よって、ある実施形態において第１の構成要素と言及されたものが、他の実施形態においては第２の構成要素と言及されることもある。ここで説明されて例示される各実施形態は、これらの相補的な実施形態をも含む。なお、本明細書における「及び／又は」という言い回しは、前後に羅列された構成要素のうちの少なくとも１つを含む意味として用いられた。
本明細書において単数の表現は、文脈からみて明らかに他の意味を有さない限り、複数の言い回しを含む。また、「含む」または「有する」などの用語は、明細書に記載の特徴、数字、段階、構成要素またはこれらを組み合わせたものが存在することを指定するものに過ぎず、１つまたはそれ以上の他の特徴や数字、段階、構成要素、またはこれらを組み合わせたものの存在または付加の可能性を予め排除するものと理解されてはならない。なお、本明細書における「連結」は、複数の構成要素を間接的に連結すること、及び直接的に連結することを両方とも含む意味として用いられる。
さらに、以下において本発明を説明するに当たって、関連する公知の機能または構成についての具体的な説明が本発明の要旨を余計に曖昧にする恐れがあると認められる場合には、その詳細な説明は省略する。
図１は、本発明の一実施形態に係るマルチレベル素子を説明するための図であり、図２及び図３は、本発明の一実施形態に係るマルチレベルアクティブ層（ａｃｔｉｖｅ ｌａｙｅｒ）を説明するための図である。
本発明の一実施形態に係るマルチレベル素子とは、既存の０、１状態を有するバイナリ状態ではなく、０、１、２以上の状態を有することができるターナリ（ｔｅｒｎａｒｙ）以上の状態を有する素子を意味することができる。すなわち、既存の素子がｏｎ、ｏｆｆの２つの状態だけを有するのに対して、本発明の一実施形態に係るマルチレベル奏子は、ｏｎ、ｏｆｆのほか、別の第３の状態を有することができる。以下、図１に基づいて、本発明の一実施形態に係るマルチレベル素子について説明する。
図１を参照すると、一実施形態に係るマルチレベル素子１００は、基板１１０、ゲート電極１２０、絶縁膜１３０、アクティブ構造体１３５、ソース及びドレイン電極１８０、１８５のうちの少なくとも１つを含んでいてもよい。
前記基板１１０は、その種類に制限がなく、例えば、シリコン基板、ガラス基板、フレキシブル基板のうちの少なくとも１つからなってもよい。
前記ゲート電極１２０は、ゲート電圧を印加される構成であって、伝導性を有する物質、例えば、金属材料からなってもよい。
前記絶縁膜１３０は、誘電体層の機能を実行する構成であって、絶縁材料、例えば、シリコン系絶縁材料、金属酸化物系絶縁材料のうちの少なくとも１つの物質からなってもよい。前記絶縁膜１３０の厚さは、印加されるゲート電圧の動作範囲に対応するように定められてもよい。例えば、ゲート電圧の動作範囲が低い場合、絶縁膜１３０の厚さは、ゲート電圧の動作範囲が高い場合に比べて薄くてもよい。
前記アクティブ構造体１３５は、少なくとも１層のアクティブ層と少なくとも１層のバリア層とを含んでいてもよい。前記アクティブ層及び前記バリア層は、交互に積層されてもよい。このとき、アクティブ層は、少なくとも２層以上であってもよく、前記バリア層は、アクティブ層の一方の面と他方の面のうちの少なくとも１つの面に接するように積層されてもよい。
例えば、図１に示すように、第１のアクティブ層１５０、第２のアクティブ層１７０が提供される場合、第１のバリア層１４０が絶縁膜１３０と第１のアクティブ層１５０との間に設けられ、第２のバリア層１６０が第１のアクティブ層１５０と第２のアクティブ層１７０との間に設けられてもよい。この場合、ゲート電極１２０を基準として、ゲート電極１２０、絶縁膜１３０、第１のバリア層１４０、第１のアクティブ層１５０、第２のバリア層１６０、第２のアクティブ層１７０が順次積層されてもよい。このとき、ゲート電極１２０から離れるほどアクティブ層の厚さは増加してもよい。これとは異なり、ゲート電極１２０からの距離に関係なくアクティブ層の厚さは一定に保持されてもよい。
一例によれば、第１のバリア層１４０、第１のアクティブ層１５０、第２のバリア層１６０、第２のアクティブ層１７０のそれぞれは、数ｎｍの厚さを有してもよい。すなわち、前記アクティブ構造体１３５は、超薄膜からなってもよい。
一例によれば、前記第１及び前記第２のアクティブ層１５０、１７０のうちの少なくとも１つのアクティブ層は、図２及び図３に示すように、非晶質領域（Ａｍｏｒｐｈｏｕｓ Ｒｅｇｉｏｎ；ＡＭ＿Ｒ）及び前記非晶質領域ＡＭ＿Ｒによって取り囲まれる複数の結晶質領域ＮＣ＿Ｒを含む膜（ｌａｙｅｒ）からなってもよい。すなわち、前記アクティブ層内には、非晶質領域ＡＭ＿Ｒ及び結晶質領域ＮＣ＿Ｒが混在してもよい。
このとき、前記結晶質領域ＮＣ＿Ｒのそれぞれは、ナノサイズを有し、量子閉じ込め効果（ｑｕａｎｔｕｍ ｃｏｎｆｉｎｅｍｅｎｔ ｅｆｆｅｃｔ）を有してもよい。具体的に、前記結晶質領域ＮＣ＿Ｒは、数ｎｍの大きさ、例えば、約３ｎｍの大きさを有してもよく、結晶質領域間の平均距離は、約２．５ｎｍであってもよい。換言すれば、結晶質領域ＮＣ＿Ｒは、互いに平均約２．５ｎｍの距離を置いて離れており、結晶質領域ＮＣ＿Ｒは、非晶質領域ＡＭ＿Ｒに取り囲まれて孤立した島状（ｉｓｌａｎｄ ｓｈａｐｅ）を有してもよい。また、前記結晶質領域ＮＣ＿Ｒは、前記非晶質領域ＡＭ＿Ｒ内で任意に２次元的に分布されてもよい。これにより、前記結晶質領域ＮＣ＿Ｒは、３軸方向に量子閉じ込め効果を提供することができる。すなわち、前記結晶質領域ＮＣ＿Ｒは、厚さ方向だけでなく面方向においても量子閉じ込め効果を提供することができる。
前記アクティブ層の構造によってマルチレベル特性を提供することができるので、これについての詳細な説明は後述する。
一例によれば、前記アクティブ層１５０、１７０のうちの少なくとも１つのアクティブ層は、例えば、金属酸化物を含んでいてもよい。前記アクティブ層が金属酸化物である場合、ジンクオキサイド（ＺｎＯ）からなってもよい。
前記第１及び前記第２のバリア層１４０、１６０のうちの少なくとも１つのバリア層は、有機物、無機物、有機−無機複合物のうちの少なくとも１つを含んでいてもよい。前記バリア層が有機物である場合、前記バリア層は、４ＭＰ（４−ｍｅｒｃａｐｔｏｐｈｅｎｏｌ）を含んでいてもよく、前記バリア層が有機−無機複合物である場合、前記バリア層は、Ａｌリンカーを有する４ＭＰ、すなわちＡｌ４ＭＰを含んでいてもよい。
前記バリア層は、前記アクティブ層を保護することができる。例えば、前記第１のアクティブ層１５０の形成後に、他の層が形成されるとき、前記第２のバリア層１６０は、前記第１のアクティブ層１５０が意図せずにドーピングされることや、他の層の蒸着による前駆体が前記第１のアクティブ層１５０に浸透することを最小限に抑えることができる。
一実施形態によれば、前記アクティブ層と前記アクティブ層に隣接するバリア層とは、互いに超格子構造（ｓｕｐｅｒ ｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅ）を有してもよい。超格子構造によって安定性が向上することができる。
また、一実施形態によれば、前記バリア層は、前記アクティブ層と隣接界面を形成することにより、前記アクティブ層を基準として両方の面のバリア層が量子井戸（ｑｕａｎｔｕｍ ｗｅｌｌ）を形成することができる。これについての具体的な説明は後述する。
前記ソース及び前記ドレイン電極１８０、１８５は、最上段のアクティブ層または最上段のバリア層と接触可能である。万が一、アクティブ構造体１３５の最上段が、図１に示すように、第２のアクティブ層１７０である場合、前記ソース及び前記ドレイン電極１８０、１８５は、前記第２のアクティブ層１７０と接触可能である。この場合、前記ソース及び前記ドレイン電極１８０、１８５は、前記第２のアクティブ層１７０以外の他のアクティブ層及びバリア層とは非接触可能である。前記ソース及び前記ドレイン電極１８０、１８５が最上段のバリア層と接触する場合については後述する。
前記ソース及び前記ドレイン電極１８０、１８５間には、アクティブ層の活性化程度に応じて電流が流れることができる。一例によれば、前記第１のアクティブ層１５０が活性化された場合、前記ソース電極１８０から前記ドレイン電極１８５へ電流が流れるが、この場合、電子が前記ソース電極１８０から前記第２のアクティブ層１７０、第２のバリア層１６０を順次トンネリング（ｔｕｎｎｅｌｉｎｇ）した後、第１のアクティブ層１５０に沿って流れることができる。前記第１のアクティブ層１５０を流れた電子は、再び前記第２のバリア層１６０及び前記第２のアクティブ層１７０を順次トンネリングした後、前記ドレイン電極１８５に提供され得る。また、前記第２のアクティブ層１７０が活性化された場合、前記ソース電極１８０から前記第２のアクティブ層１７０を経て前記ドレイン電極１８５に電流が流れることができる。
以上、図１から図３に基づいて、本発明の一実施形態に係るマルチレベル素子について説明した。以下、図４及び図５に基づいて、本発明の一実施形態に係るマルチレベル素子の駆動方法について説明する。
図４は、本発明の一実施形態に係るマルチレベル駆動を説明するための図であり、図５は、本発明の一実施形態に係るシールド効果を説明するための図である。本発明の一実施形態に係るマルチレベル駆動方法は、図１から図３に基づいて説明したマルチレベル素子によって実現することができる。
図４を参照すると、本発明の一実施形態に係るマルチレベル奏子は、マルチレベル伝導率を有してもよい。他の観点からみて、本発明の一実施形態に係るマルチレベル奏子は、複数のｔｕｒｎ−ｏｎ電圧を有してもよい。例えば、前記ゲート電極１２０に印加されるゲート電圧は、第１のゲート電圧範囲Ｒ１、第２のゲート電圧範囲Ｒ２、第３のゲート電圧範囲Ｒ３に区分されてもよい。図４に示すように、前記第２のゲート電圧範囲Ｒ２は、第１のゲート電圧範囲Ｒ１よりも大きな電圧値を有してもよい。また、第３のゲート電圧範囲Ｒ３は、前記第２のゲート電圧範囲Ｒ２よりも大きな電圧値を有してもよい。以下、各ゲート電圧範囲における駆動電圧によるＩ−Ｖカーブ特性について説明する。
まず、第１のゲート電圧範囲Ｒ１のうちの最小ゲート電圧が第１のｔｕｒｎ−ｏｎ電圧になってもよい。第１のｔｕｒｎ−ｏｎ電圧がゲート電極１２０に印加される場合、前記第１のアクティブ層１５０が活性化、すなわち、ｔｕｒｎ−ｏｎできる。これにより、前記ソース電極１８０及び前記ドレイン電極１８５の間には電流が流れることができる。このとき、第２のアクティブ層１７０は、非活性化、すなわち、ｔｕｒｎ−ｏｆｆ状態であってもよい。その後、第１のゲート電圧範囲Ｒ１内で電圧が増加するにつれ、前記ソース及び前記ドレイン電極１８０、１８５の間に流れる電流の大きさは増加することができる。すなわち、第１のゲート電圧範囲Ｒ１内でゲート電圧の増加に伴うソース／ドレイン電極間の電流比は、第１の傾きで増加することができる。
説明の便宜のために、第２のゲート電圧範囲Ｒ２のゲート電圧印加は後述し、第３のゲート電圧範囲Ｒ３のゲート電圧印加を先に説明する。第１及び第２のゲート電圧範囲Ｒ１、Ｒ２よりも大きい第３のゲート電圧範囲Ｒ３のゲート電圧が印加される場合、前記第１のアクティブ層１５０だけでなく第２のアクティブ層１７０も活性化、ｔｕｒｎ−ｏｎできる。すなわち、第３のゲート電圧範囲Ｒ３内の最小ゲート電圧は、第２のｔｕｒｎ−ｏｎ電圧になってもよい。これにより、前記ソース及びドレイン電極１８０、１８５の間には電流が流れることができる。前記第３のゲート電圧範囲Ｒ３では、前記第１のゲート電圧範囲Ｒ１とは異なり、第１及び第２のアクティブ層１５０、１７０が両方とも活性化された状態であるので、第１のゲート電圧範囲Ｒ１の印加時よりも多くの電流が前記ソース及びドレイン電極１８０、１８５の間に流れることができる。前記第３のゲート電圧範囲Ｒ３内でゲート電圧が増加するにつれ、前記ソース及び前記ドレイン電極１８０、１８５の間に流れる電流の大きさは、第３の傾きで増加することができる。すなわち、第３のゲート電圧範囲Ｒ３のゲート電圧の増加に伴う電流比は、第３の傾きで増加することができる。
第１のゲート電圧範囲Ｒ１よりも大きく第３のゲート電圧範囲Ｒ３よりも小さい第２のゲート電圧範囲Ｒ２内のゲート電圧が、ゲート電極１２０に印加される場合、前記第１のアクティブ層１５０のみが活性化、すなわち、ｔｕｒｎ−ｏｎ状態であってもよい。このとき、第２のゲート電圧範囲Ｒ２内でゲート電圧が増加しても、ソース／ドレイン電極１８０、１８５間の電流の移動度は保持可能である。すなわち、第１のゲート電圧範囲Ｒ１内でゲート電圧が増加するにつれ、前記ソース及び前記ドレイン電極１８０、１８５の間に流れる電流の大きさは、例えば、第１の傾きで増加するのに対し、第２のゲート電圧範囲Ｒ２内でゲート電圧が増加するにつれ、前記ソース及び前記ドレイン電極１８０、１８５の間に流れる電流の大きさは、前記第１の傾きよりも小さく変化することができる。より具体的に、第２のゲート電圧範囲Ｒ２内でゲート電圧が増加する場合、前記ソース及び前記ドレイン電極１８０、１８５の間の電流値は一定に保持可能である。換言すれば、第２の傾きは０であってもよい。これは、第２のゲート電圧範囲Ｒ２のゲート電圧がゲート
電極１２０に印加される場合、前記第１のアクティブ層１５０を流れる電流の量が飽和（ｓａｔｕｒａｔｉｏｎ）されたことを意味する。すなわち、第２のゲート電圧範囲Ｒ２では、ゲート電圧が増加しても電流が保持されるという点で、仲介（ｉｎｔｅｒｍｅｄｉａｔｅ）電圧範囲であると理解されてもよい。
続いて、図５に基づいて、ゲート電圧範囲に応じてアクティブ層が選択的に活性化されることについて説明する。
前述したように、第１のゲート電圧範囲Ｒ１内のゲート電圧がゲート電極１２０に印加される場合、図５ａに示すように、ゲートフィールド（ＧＦ）が第１のアクティブ層１５０に提供され得る。これにより、第１のアクティブ層１５０がｔｕｒｎ−ｏｎできる。
第２のゲート電圧範囲Ｒ２のゲート電圧がゲート電極１２０に印加される場合、図５ｂに示すように、第１のアクティブ層１５０を流れる電流によってゲート電圧によるフィールドが第２のアクティブ層１６０に至らず遮蔽される（ｓｈｉｅｌｄｉｎｇ ｅｆｆｅｃｔ）。このとき、前記バリア層も、前記ゲート電圧が前記第２のアクティブ層１７０に至ることを遅延させる。また、第２のゲート電圧範囲Ｒ２のゲート電圧印加時には、第１のアクティブ層１５０の飽和（ｓａｔｕｒａｔｉｏｎ）によってゲート電圧を増加させてもソース及びドレイン電極１８０、１８５の間の電流は一定に流れる。他の観点からみて、前記バリア層１４０、１６０は、第２のゲート電圧範囲Ｒ２内でゲート電圧が増加しても、第２のアクティブ層１７０のゲーティング（ｇａｔｉｎｇ）を遅延させ、第１のアクティブ層１５０の制限された電子の流れを保持することができる。
第３のゲート電圧範囲Ｒ３のゲート電圧がゲート電極１２０に印加される場合、図５ｃに示すように、フィールド浸透（ｆｉｅｌｄ ｐｅｎｅｔｒａｔｉｏｎ）によりゲート電圧が第２のアクティブ層１７０に至る。これにより、第２のアクティブ層１７０がｔｕｒｎ−ｏｎできる。
シールド効果を説明するに当たって、第２のゲート電圧範囲Ｒ２においてシールド効果が発生することを説明したが、第１のゲート電圧範囲Ｒ１においてもシールド効果が発生し得るということはいうまでもない。
まとめると、前記第１のゲート電圧範囲Ｒ１のゲート電圧がゲート電極１２０に印加されると、第１のアクティブ層１５０のみが活性化され、第２のアクティブ層１７０は活性化されない可能性がある。次いで、前記第１のゲート電圧範囲Ｒ２よりも大きい第２のゲート電圧範囲Ｒ２のゲート電圧が印加されると、第１のアクティブ層１５０の活性化状態は保持されるが、電流の移動は飽和状態に達する可能性がある。また、第２のアクティブ層１７０は、まだ非活性状態であり得る。その後、前記第２のゲート電圧範囲Ｒ２よりも大きい第３のゲート電圧範囲Ｒ３のゲート電圧が印加されると、第１及び第２のアクティブ層１５０、１７０が両方とも活性化できる。
これにより、本発明の一実施形態に係るマルチレベル奏子は、複数のｔｕｒｎ−ｏｎ電圧を有してもよい。すなわち、本発明の一実施形態に係るマルチレベル奏子は、既存の素子では発生しない第２のゲート電圧範囲、すなわち、ゲート電圧が増加しても電流の大きさには何ら影響がない範囲を有することができるので、マルチレベルの伝導率を提供することができる。
一方、一実施形態によれば、前記アクティブ層の厚さは、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が表示される範囲内であってもよい。例えば、ジンクオキサイドを含む場合、厚さが１．５ｎｍを超えてもよい。万が一、ジンクオキサイドの厚さが１．５ｎｍよりも小さければ、ジンクオキサイドがＦＥＴの特性を失ってしまう可能性がある。また、前記アクティブ層の厚さは、２０ｎｍ以下であってもよい。万が一、アクティブ層の厚さが２０ｎｍよりも厚い場合、第１のアクティブ層１５０を流れる電流の大きさが大きくなる。これにより、第１のアクティブ層１５０のゲート電圧が第２のアクティブ層１７０にフィールド浸透することを防ぐシールド効果が大きくなる。この場合、第２のアクティブ層１７０をｔｕｒｎ−ｏｎさせるためには過度に大きなゲート電圧が必要とされるので、電力消費面で不利になる。また、ゲート絶縁膜１３０が大きいゲート電圧に耐えるためにはより厚くなる必要があるため、トランジスタの小型化傾向にも合致しない。これに対し、第１のアクティブ層１５０の厚さが２０ｎｍ以下である場合、一般的なゲート電圧範囲内においても第２のアクティブ層１７０がｔｕｒｎ−ｏｎできるので、電力消費及び小型化の傾向に合致することができる。
以上、図４及び図５に基づいて、本発明の一実施形態に係るマルチレベル素子の特性について説明した。以下、図６から図１０に基づいて、本発明の一実施形態に係るマルチレベルメカニズムについて説明する。
図６から図１０は、本発明の一実施形態に係るマルチレベルのメカニズムを説明するための図である。具体的に、図６は、本発明の一実施形態に係る共鳴エネルギーマッチングを説明するための図であり、図７は、本発明の一実施形態に係るＤＯＳ（ｄｅｎｓｉｔｙ
ｏｆ ｓｔａｔｅ）を説明するための図であり、図８は、結晶質、非晶質、本発明の一実施形態に係るアクティブ層のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）を説明するための図であり、図９は、本発明の一実施形態に係る波動関数を説明するための図であり、図１０は、本発明の一実施形態に係るマルチレベル素子をエネルギーバンドの観点から説明するための図である。
先に図４に基づいて説明したように、本発明の一実施形態に係るマルチレベル素子は、ゲート電圧の増加が電流の移動に影響を及ぼさない第２のゲート電圧範囲Ｒ２を有することができる。前記第２のゲート電圧範囲Ｒ２によってマルチレベル素子を実現することができるので、第２のゲート電圧範囲Ｒ２を生成する第１及び第２のアクティブ層１５０、１７０に基づいてマルチレベルのメカニズムを説明する。説明の便宜のために、前記第１のアクティブ層１５０に基づいて説明するが、本発明の技術的思想は、他のアクティブ層、例えば、第２のアクティブ層１７０にも適用できるということはいうまでもない。
前述したように、本発明の一実施形態に係る第１のアクティブ層１５０は、非晶質領域（Ａｍｏｒｐｈｏｕｓ Ｒｅｇｉｏｎ；ＡＭ＿Ｒ）及び前記非晶質領域ＡＭ＿Ｒによって取り囲まれる複数の結晶質領域ＮＣ＿Ｒを含む膜（ｌａｙｅｒ）からなってもよい。
図６を参照すると、前記第１のアクティブ層１５０の非晶質領域ＡＭ＿Ｒは、数多くの局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）を有してもよい。これとは異なり、前記第１のアクティブ層１５０の結晶質領域ＮＣ＿Ｒは、前記非晶質領域ＡＭ＿Ｒによる局在状態よりも少ない少数の離散的な局在状態（ｄｉｓｃｒｅｔｅ ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）を有してもよい。この場合、前記非晶質領域ＡＭ＿Ｒが有する局在されたエネルギー状態のうちの特定のエネルギー状態（ＡＭ＿Ｅ）と、前記結晶質領域ＮＣ＿Ｒが有する局在されたエネルギー状態のうちの特定のエネルギー状態（ＮＣ＿Ｅ）とが、互いに共鳴エネルギーマッチング（ｒｅｓｏｎａｎｔ ｅｎｅｒｇｙ ｍａｔｃｈｉｎｇ）を達成することができる。
前記共鳴エネルギーマッチングによるハイブリッド化（ｈｙｂｒｉｄｉｚａｔｉｏｎ）は、量子化された伝導性状態（ｑｕａｎｔｉｚｅｄ ｃｏｎｄｕｃｔｉｏｎ ｓｔａｔｅ）を提供することができる。前記量子化された伝導性状態は、伝導性状態を提供するが、
制限された電流の移動を提供することができる。前記量子化された伝導性状態について図７及び図８ａに基づいてより詳細に説明する。
図７及び図８ａは、本発明の一実施形態に係るＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）を示す。ちなみに、ＤＯＳシミュレーション結果は、ＶＡＳＰ（Ｖｉｅｎｎａ ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ）と呼ばれるプログラムを使用するが、製造されたアクティブ層をＰＢＥ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）交換相関関数（ｅｘｃｈａｎｇｅ−ｃｏｒｒｅｌａｔｉｏｎ ｆｕｎｃｔｉｏｎａｌ）とＰＡＷ（ｐｒｏｊｅｃｔｏｒ−ａｕｇｍｅｎｔｅｄ ｗａｖｅ）擬似ポテンシャル（ｐｓｅｕｄｏｐｏｔｅｎｔｉａｌ）方法により計算することにより得られる。
図７及び図８ａのＤＯＳは、電子のエネルギーの増加に伴う電子状態の数の変化を示す。図７に示すように、本発明の一実施形態に係る第１のアクティブ層１５０は、価電子帯（ｖａｌｅｎｃｅ ｂａｎｄ）と伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）を有することができる。
前記価電子帯は、移動度端（ｍｏｂｉｌｉｔｙ ｅｄｇｅ）によって非局在状態であるエクステンデット状態（ｅｘｔｅｎｄｅｄ ｓｔａｔｅ）と局在状態とに区分されてもよい。また、伝導帯も、移動度端によってエクステンデット状態と局在状態とに区分されてもよい。ここで、移動度端の定義については、図８ｃに基づいて後述する。
図７及び図８ａに示すように、本発明の一実施形態に係る第１のアクティブ層１５０は、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）内の低レベル電子エネルギー範囲（約２．８ｅＶ〜２．９ｅＶ）で第１の電子状態の数を提供し、前記伝導帯内の、前記低レベル電子エネルギー範囲よりも高い高レベルな電子エネルギー範囲（約３．２ｅＶ以上）で第２の電子状態の数を提供することができる。
このとき、前記低レベル電子エネルギー範囲における第１の電子状態の数の曲線と、前記高レベル電子エネルギー範囲における第２の電子状態の数の曲線とは、互いに不連続であってもよい。換言すれば、前記低レベル電子エネルギー範囲（約２．９ｅＶ）の最大電子エネルギー値は、前記高レベル電子エネルギー範囲の最小電子エネルギー値（約３．２ｅＶ）よりも小さくてもよい。ここで、前記低レベル電子エネルギー範囲内における前記第１の電子状態の数の最大値は、前記高レベル電子エネルギー範囲内における前記第２の電子状態の数の最小値よりも小さくてもよい。また、図８ａに示すように、前記低レベル電子エネルギー範囲における電子状態の数が最大である電子のエネルギー値を基準として、前記第１の電子状態の数は、正規分布を達成することができる。
一実施形態によれば、前記低レベル電子エネルギー範囲及び前記高レベル電子エネルギー範囲は、伝導帯内の移動度端よりも高い電子エネルギーで提供され得る（ｉ．ｅ．ｍｏｂｉｌｉｔｙ ｅｄｇｅ ｑｕａｎｔｉｚａｔｉｏｎ）。これは、第１のアクティブ層１５０の非晶質領域ＡＭ＿Ｒが有する局在状態のエネルギーレベルと、結晶質領域が有する局在状態のエネルギーレベルとが、マッチングされるが、移動度端以上でマッチングされることを意味することができる。これにより、前記第１のアクティブ層１５０は、前記低レベル電子エネルギー範囲及び前記高レベル電子エネルギー範囲で伝導性状態を提供することができる。このとき、移動度端の上で第１の電子状態の数を有する低レベル電子エネルギー範囲における伝導状態を、量子化されたエクステンデット状態（ｑｕａｎｔｉｚｅｄ ｅｘｔｅｎｄｅｄ ｓｔａｔｅ）であると定義することができる。
また、前記低レベル電子エネルギー範囲と前記高レベル電子エネルギー範囲との間で局在状態（即ち、電子の状態の数は０個）を提供することができる。これは、アクティブ層の結晶質領域ＮＣ＿Ｒが、前記低レベル電子エネルギー範囲と前記高レベル電子エネルギー範囲との間でエネルギー状態を有しないことを意味することができる。これにより、前記低レベル電子エネルギー範囲と前記高レベル電子エネルギー範囲との間で、結晶質領域ＮＣ＿Ｒと非晶質領域ＡＭ＿Ｒ間に共鳴エネルギーマッチングが行われない。
一実施形態によれば、前記低レベル電子エネルギー範囲は、前述したように、前記第１のアクティブ層１５０の結晶質領域ＮＣ＿Ｒと非晶質領域ＡＭ＿Ｒの共鳴エネルギーマッチングによって提供され得る。このとき、前記結晶質領域ＮＣ＿Ｒが３軸方向に量子閉じ込め効果を有するため、前記低レベル電子エネルギー範囲と第１の電子状態の数によって定義される曲線は、非常に制限された面積を有する可能性がある。これは、非常に制限されたキャリアが存在することを意味することができる。
一実施形態によれば、結晶質領域ＮＣ＿Ｒと非晶質領域ＡＭ＿Ｒの共鳴エネルギーマッチングによって移動度端の上の低レベルエネルギー範囲を提供することができる。これとは異なり、従来の結晶質領域のみを含むアクティブ層または非晶質領域のみを含むアクティブ層は、本発明の一実施形態に係る移動度端の上の低レベルエネルギー範囲を提供することができない。
具体的に、図８ｂを参照すると、結晶質領域のみを含むアクティブ層は、バンドエッジ（ｂａｎｄ ｅｄｇｅ）上で伝導帯テイル（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ ｔａｉｌ）が形成されることを確認することができるだけで、伝導帯内には、連続的な単一のエクステンデット状態が提供されるだけである。すなわち、伝導帯内に互いに不連続的なエネルギーレベルが存在しないことを確認することができる。
また、図８ｃを参照すると、非晶質領域のみを含むアクティブ層は、伝導帯が移動度端によってエクステンデット状態と局在状態に区分されたことを確認することができる。しかし、伝導帯内のエクステンデット状態は連続的に単一のものが存在することを確認することができる。
理論的に非晶質領域は、アンダーソン局在（Ａｎｄｅｒｓｏｎ ｌｏｃａｌｉｚａｔｉｏｎ）によって電子の移動を妨害する多くの局在状態を有する。アンダーソン局在によれば、伝導帯を電子のエネルギーに応じて局在状態と非局在状態とに分ける。局在状態においては非伝導性を有し、非局在状態においては伝導状態を有することができる。このとき、伝導帯を局在状態と非局在状態とに分ける基準を移動度端と定義することができる。万が一、移動度端以上の電子のエネルギーが提供される場合、波動関数が拡張（ｅｘｔｅｎｄｅｄ）され得る。これにより、電荷移動が可能になる。これとは異なり、移動度端以下の電子エネルギーが提供される場合、波動関数は孤立（ｉｓｏｌａｔｅｄ）される。これにより、電荷移動が不可能になる。
すなわち、非晶質領域のみを含むアクティブ層は、伝導帯内の移動度端以上の単一の連続的な非局在状態を有するだけなので、伝導帯内に互いに不連続的なエネルギーレベルが存在しないことを確認することができる。
しかしながら、本発明の一実施形態に係る第１のアクティブ層１５０は、結晶質領域ＮＣ＿Ｒと非晶質領域ＡＭ＿Ｒの共鳴エネルギーマッチングによって量子化された伝導性状態を提供することができる。前記量子化された伝導性状態は、ＤＯＳ上における低レベルエネルギー範囲で第１の電子状態の数が存在することで確認することができる。
一実施形態によれば、前記量子化された伝導性状態は、低レベルエネルギー状態で制限された電子状態の数を有するため、前述した第２のゲート電圧範囲Ｒ２を提供することができる。換言すれば、低レベルエネルギー範囲が移動度端上に存在するが、高レベルエネルギー範囲と不連続的に制限されたキャリアを有するため、第２のゲート電圧範囲Ｒ２内でゲート電圧が増加しても、第１のアクティブ層１５０を流れる電流の量は制限される。これにより、第１のゲート電圧範囲Ｒ１による第１のｔｕｒｎ ｏｎ電圧と第３のゲート電圧範囲Ｒ３による第２のｔｕｒｎ ｏｎ電圧とを明確に区分することができる。したがって、ゲート電圧の動作マージン（ｏｐｅｒａｔｉｎｇ ｍａｒｇｉｎ）を拡大してもエラー（ｅｒｒｏｒ）の発生率を減らすことができる。
図９は、本発明の一実施形態に係る波動関数を説明するための図である。
図９ａを参照すると、本発明の一実施形態に係るアクティブ層のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）は、伝導帯内の移動度端の下領域である状態１、低レベルエネルギー範囲である状態２、高レベルエネルギー範囲である状態３に分類されてもよい。
図９ａで分類された状態による波動関数等値面（ｗａｖｅ ｆｕｎｃｔｉｏｎ ｉｓｏｓｕｒｆａｃｅ）シミュレーション結果を、図９ｂから図９ｄに示した。波動関数のシミュレーションは、密度関数理論（ｄｅｎｓｉｔｙ ｆｕｎｃｔｉｏｎ ｔｈｅｏｒｙ）に基づいて行われた。
状態１に該当する場合、波動関数（ｗａｖｅ ｆｕｎｃｔｉｏｎ）は、図９ｂに示すように、ある波動関数が他の波動関数と重ね合わせられていない局在状態であることを確認することができる。一方、状態２に該当する場合、波動関数は、図９ｃに示すように、波動関数が結晶質領域と非晶質領域に沿って所定の幅で重ね合わせられていることを確認することができる。これにより、状態２は、伝導性状態を有することを確認することができる。また、状態３に該当する場合、図９ｄに示すように、波動関数は、アクティブ層の全面に渡って分布されていることを確認することができる。状態２と状態３との間の局在状態においても、図９ｂに示す波動関数等値面を有することが予想される。
以上、図９に基づく説明によれば、状態別波動関数の観点からみても状態２が量子化された伝導性状態を有することを確認することができる。
図１０は、本発明の一実施形態に係るマルチレベル素子をエネルギーバンドの観点から説明するための図である。
図１０ａを参照すると、本発明の一実施形態に係るマルチレベル素子１００の第１のバリア層１４０、第１のアクティブ層１５０及び第２のバリア層１６０は、量子井戸を形成することができる。図１０ａに示す量子化されたエクステンデット状態（ｑｕａｎｔｉｚｅｄ ｅｘｔｅｎｄｅｄ ｓｔａｔｅ）は、先に図６、図７、図８ａを基づいて説明した結晶質領域ＮＣ＿Ｒと非晶質領域ＡＭ＿Ｒの共鳴エネルギーマッチングによって生成された、量子化された伝導性状態を提供するエネルギーレベルを意味することができる。前記第１及び第２のバリア層１４０、１６０の伝導帯端（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ ｅｄｇｅ）と価電子帯端（ｖａｌｅｎｃｅ ｂａｎｄ ｅｄｇｅ）は、紫外光電子分光法（ｕｌｔｒａｖｉｏｌｅｔ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ:ＵＰＳ）と深紫外線（ｄｅｅｐ ｕｌｔｒａｖｉｌｏｌｅｔ：ＤＵＶ）により測定されてもよい。
図１０ｂを参照すると、前記第１のゲート電圧範囲Ｒ１に相応するゲート電圧がゲート電極１２０に印加される場合、ソース及びドレイン電極１８０、１８５の間には電流が流れることができる。前述したように、第１のアクティブ層１５０の結晶質領域ＮＣ＿Ｒ及び非晶質領域ＡＭ＿Ｒの共鳴エネルギーマッチングによって量子化された伝導性状態を提供することができる。すなわち、図７及び図８ａに基づいて説明したように、移動度端上の低レベルエネルギー範囲で第１の電子状態の数が提供されるので、第１のアクティブ層１５０を活性化させることができる。これにより、前記ソース及び前記ドレイン電極１８０、１８５の間に電流が流れることができる。この場合、低レベルエネルギー範囲でゲート電圧が増加すると、電流の移動は増加することができる。
図１０ｃを参照すると、前記第２のゲート電圧範囲Ｒ２に相応するゲート電圧がゲート電極１２０）に印加される場合、制限された電子のみが第１のアクティブ層１５０）を通過することができる。換言すれば、前記第２のゲート電圧範囲Ｒ２では、前記図７に基づいて説明した低レベルエネルギー範囲と高レベルエネルギー範囲との間のエネルギーを提供することができる。この場合、前記低レベルエネルギー範囲が制限された範囲を有するため、第２のゲート電圧範囲Ｒ２内でゲート電圧が増加しても電流がもはや増加せず一定に保持できる。
図１０ｄを参照すると、前記第３のゲート電圧範囲Ｒ３に相応するゲート電圧がゲート電極１２０に印加される場合、第２のアクティブ層１７０を活性化させることができる。これにより、ソース及びドレイン電極１８０、１８５の間には第２のアクティブ層１７０を介して電流の流れを生成することができる。
上述した内容をまとめると、本発明の一実施形態に係るマルチレベル素子は、図４に示すように、ゲート電圧のスイープ（ｓｗｅｅｐ）にもかかわらず電流の大きさが変わらない第２のゲート電圧範囲を有する。すなわち、第２のゲート電圧範囲は、第１及び第３のゲート電圧範囲で、第１及び第３のゲート電圧範囲を明確に区分することができる。これは、第２のゲート電圧範囲によってマルチレベル伝導率特性が提供されることを意味する。
第２のゲート電圧範囲に対するメカニズムを図６から図１０に基づいて上述した。すなわち、図７及び図８ａに示すように、アクティブ層は、量子化されたエクステンデット状態を有する。特にアクティブ層は、移動度端上で量子化されたエクステンデット状態を有する。アクティブ層が「量子化された」エクステンデット状態を有するため、特定のゲート電圧範囲で制限されたキャリアを有することができる。
すなわち、第２のゲート電圧範囲では、アクティブ層を流れる電流の変化が実質的に発生しない。これは、アクティブ層を、第２のゲート電圧範囲ではすでに量子化されたエクステンデット状態によって流れることが可能な最大の電流が流れると解釈されてもよい。
さらに、第２のゲート電圧範囲では、第１のアクティブ層を流れる電流の大きさが実質的に変わらないので、第１のアクティブ層によるシールド効果の大きさも実質的に変わらない。したがって、第２のゲート電圧範囲以上の第３のゲート電圧範囲が印加される場合、第１のアクティブ層のシールドを通過するゲートフィールドのエネルギー量は多くなる。これは、第１のアクティブ層から第２のアクティブ層に向かうゲートフィールドをブロックする最大シールド量が、第１のアクティブ層の電流飽和により制限されるからである。これにより、第３のゲート電圧範囲では、第２のアクティブ層をもゲートすることができるものである。
このように、本発明の一実施形態に係るマルチレベル素子は、移動度端上で量子化された伝導性状態を有するという点で、マルチ伝導率特性を提供することができる。
また、前述したように、量子化された伝導性状態という特有の現象は、アクティブ層の膜特性で発現できる。すなわち、アクティブ層の非晶質領域ＡＭ＿Ｒが有する局在されたエネルギー状態のうちの特定のエネルギー状態（ＡＭ＿Ｅ）と、前記結晶質領域ＮＣ＿Ｒが有する局在されたエネルギー状態のうちの特定のエネルギー状態（ＮＣ＿Ｅ）とが、互いに共鳴エネルギーマッチングを達成することができる。前記共鳴エネルギーマッチングによるハイブリッド化によって量子化された伝導性状態（ｑｕａｎｔｉｚｅｄ ｃｏｎｄｕｃｔｉｏｎ ｓｔａｔｅ）を提供することができる。
ただし、量子化された伝導性状態が、共鳴エネルギーマッチングによって発現できるというのは一例であり、これとは異なる方法により発現できることはいうまでもない。
以上、図６から図１０に基づいて、本発明の一実施形態に係るマルチレベルメカニズムについて説明した。以下、図１１及び図１２に基づいて、本発明の一実施形態の第１の変形例について説明する。
図１１及び図１２は、本発明の一実施形態の第１の変形例を説明するための図である。第１の変形例を説明するに当たって、前述した部分と重複する内容は、その説明を省略する。
図１１を参照すると、本発明の第１の変形例に係るマルチレベル素子は、前記第２のアクティブ層１７０上に第３のバリア層１７２をさらに含んでいてもよい。この場合、前記ソース及びドレイン電極１８０、１８５は、前記第３のバリア層１７２と接触可能である。換言すれば、前記ソース及びドレイン電極１８０、１８５は、第１のバリア層１４０、第１のアクティブ層１５０、第２のバリア層１６０、第２のアクティブ層１７０とは非接触可能である。すなわち、上述した一実施形態によれば、前記ソース及びドレイン電極１８０、１８５が、前記第２のアクティブ層１７０と接触しているが、第１の変形例では、前記第３のバリア層１７２と接触可能である。
図１２に示すように、第１の変形例では、前記ソース及びドレイン電極１８０、１８５が前記第３のバリア層１７２と接触するので、第１のゲート電圧範囲から第４のゲート電圧範囲（Ｒ１〜Ｒ４）を提供することができる。すなわち、前記第２のアクティブ層１７０も、第２及び第３のバリア層１６０、１７２によって量子化された伝導性状態を有する量子井戸を提供することができる。これにより、第４のゲート電圧範囲Ｒ４でゲート電圧が増加しても、ソース及びドレイン電極１８０、１８５の間の電流を一定に保持することができる。
以上、図１１及び図１２に基づいて、本発明の第１の変形例について説明した。以下、図１３及び図１４に基づいて、本発明の第２の変形例について説明する。
図１３及び図１４は、本発明の一実施形態の第２の変形例を説明するための図である。第２の変形例を説明するに当たって、第１の変形例と重複する内容は、その説明を省略する。
図１３を参照すると、第３のバリア層１７２上に第３のアクティブ層１７４をさらに提供することができる。また、前記ソース及びドレイン電極１８０、１８５は、第３のアクティブ層１７４と接触可能である。すなわち、前記ソース及びドレイン電極１８０、１８５は、第１のバリア層１４０、第１のアクティブ層１５０、第２のバリア層１６０、第２のアクティブ層１７０及び第３のバリア層１７２とは非接触可能である。したがって、第２の変形例では、第１の変形例とは異なり、前記ソース及びドレイン電極１８０、１８５が第３のアクティブ層１７４と接触可能である。
図１４に示すように、第２の変形例では、第３のアクティブ層１７４が提供されるので
、第１のゲート電圧範囲から第５のゲート電圧範囲（Ｒ１〜Ｒ５）を提供することができる。すなわち、前記第２及び第４のゲート電圧範囲（Ｒ２、Ｒ４）において、量子化された伝導性状態による飽和電流が発生することができ、前記第５のゲート電圧範囲Ｒ５において、第３のアクティブ層１７４とソース／ドレイン電極１８０、１８５の接触によって電流は増加することができる。
以下、本発明の一実施形態及びその変形例について説明した。以下、図１５から図１８に基づいて、本発明の一実施形態に係るマルチレベル素子の製造方法について説明する。
図１５は、本発明の一実施形態に係るマルチレベル素子の製造方法を説明するための手順図であり、図１６〜図１８は、本発明の一実施形態に係る段階Ｓ２１０を詳細に説明するための図である。
図１５を参照すると、本発明の一実施形態に係るマルチレベル素子の製造方法は、第１のバリア層形成段階（Ｓ１１０）、第１のアクティブ層形成段階（Ｓ１２０）、第２のバリア層形成段階（Ｓ１３０）及び第２のアクティブ層形成段階（Ｓ１４０）のうちの少なくとも１つの段階を含んでいてもよい。以下、各段階について説明する。
［段階Ｓ１１０］
段階Ｓ１１０は、事前用意の段階であって、基板を用意する段階と、基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、を含んでいてもよい。
前記ゲート絶縁膜上に第１のバリア層が形成されてもよい。前記第１のバリア層は、分子層成長法（ＭＬＤ）により製造されてもよい。例えば、前記分子層成長法によりＡｌ４ＭＰを蒸着する場合、分子層成長法は、ＴＭＡ（ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ）前駆体提供段階と、パージ段階と、４ＭＰ前駆体提供段階と、パージ段階と、を含んでいてもよい。
これにより、第１のバリア層１４０が蒸着されてもよい。
［段階Ｓ１２０］
段階Ｓ１２０において第１のアクティブ層１５０が蒸着されてもよい。図１６に基づいて段階Ｓ１２０を具体的に説明する。
図１６は、本発明の一実施形態に係る段階（Ｓ１２０）を詳細に説明するための手順図である。
図１６を参照すると、本発明の一実施形態に係る第１のアクティブ層の製造方法は、ソースガス加圧ドージング段階（Ｓ２１０）、第１のメインパージング段階（Ｓ２２０）、反応ガスドージング段階（Ｓ２３０）及び第２のメインパージング段階（Ｓ２４０）のうちの少なくとも１つの段階を含んでいてもよい。以下、各段階について説明する。
［段階Ｓ２１０］
ソースガス加圧ドージング段階（Ｓ２１０）のために、ソースガスが用意されてもよい。ソースガスは、蒸着しようとする膜の種類に応じて種々に用意されてもよい。例えば、蒸着しようとする膜が金属酸化物である場合、それに対応する金属前駆体ソースガスが用意されてもよい。例えば、蒸着しようとする膜がジンクオキサイド（ＺｎＯ）である場合、ソースガスは、ＤＥＺ（ｄｉｅｔｈｙｌ ｚｉｎｃ）を含んでいてもよい。
前記ソースガスは、前記チャンバーの流出口を閉じた状態で提供されてもよい。これにより、ソースガスがチャンバー内に流入することにより、チャンバー内の圧力は上昇することができる。換言すれば、ソースガスの供給によってチャンバー内の圧力が上昇するので、ソースガスが加圧雰囲気で基板が吸着可能である。また、上昇したチャンバーの圧力を所定の時間保持することができる。これにより、基板吸着効率が向上することができる。
このとき、段階Ｓ１１０における圧力は、０．０３Ｔｏｒｒ超え、好ましくは、０．１Ｔｏｒｒ、さらに好ましくは、０．３Ｔｏｒｒ以上であってもよい。なお、段階Ｓ２１０における工程温度は、８０℃〜２５０℃であってもよい。
［段階Ｓ２２０］
第１のメインパージング段階（Ｓ２２０）において、不活性ガスが用いられてもよく、不活性ガスは、例えば、アルゴン（Ａｒ）、または窒素（Ｎ２）ガスからなってもよい。パージングする段階によって、基板の表面に吸着し切れなかった過剰のソースガスが除去可能である。
段階Ｓ２３０
反応ガスドージング段階（Ｓ２３０）において、反応ガスは、ソースガスと反応して蒸着しようとする膜に還元されてもよい。例えば、ソースガスがＤＥＺを含む場合、反応ガスはＨ２Ｏからなってもよい。
段階Ｓ２４０
反応ガスドージング段階後に、第２のメインパージング段階（Ｓ２４０）がさらに行われてもよい。これにより、基板の表面に吸着し切れなかった過剰のガスが除去可能になる。
以上、本発明の一実施形態に係る段階Ｓ２１０から段階Ｓ２４０について説明した。以下、段階Ｓ２１０の加圧ドージングについて詳細に説明する。
［段階Ｓ２１０の加圧ドージング］
段階Ｓ２１０のソースガス加圧ドージング段階は、加圧雰囲気下で行われてもよい。換言すれば、ソースガス加圧ドージング段階は、高圧の雰囲気下で行われてもよく、これは加圧段階と略称することがある。
説明の便宜のために、段階Ｓ２１０のソースガス加圧ドージング段階について詳述するが、段階Ｓ２３０の反応ガスをドージングする段階においても加圧ドージングが行われてもよいということはいうまでもない。
一実施形態に係る加圧ドージング段階は、基板が用意されたチャンバー内を密閉させた状態で行われてもよい。例えば、チャンバーの流出弁を閉じた状態で、金属前駆体ソースガスをチャンバー内に供給する（サブ加圧ドージング段階）ことにより、チャンバー内を高圧に誘導し、誘導された高圧を保持（サブ露出段階）してもよい。高圧を所定時間保持することにより、高圧の雰囲気下で金属前駆体ソースガスが対象面に吸着されるように誘導することができる。
すなわち、加圧ドージング段階は、サブ加圧ドージング段階、サブ露出段階及びサブパージング段階のうちの少なくとも１つの段階を含んでいてもよい。前記サブ加圧ドージング段階は、チャンバーの流出口を閉じた状態でソースガスを提供して、チャンバー内の所定の圧力に達するようにする段階であると理解されてもよい。前記サブ露出段階は、サブ
加圧ドージング段階によって提供された所定の圧力を保持する段階である。このために、チャンバーの流入口及び流出口が両方とも閉じられてもよい。すなわち、チャンバーは密閉されてもよい。前記サブパージング段階は、前記サブ露出段階後に行われて、過剰に供給されたソースガスを除去することができる。
このとき、サブ露出段階の圧力は、図１７に示すように、サブ露出段階の回数が増加しても一定に保持可能であり、これとは異なり、図１８に示すように増加することもできる。ちなみに、図１７のＹ軸は圧力を示し、Ｘ軸は工程段階を示す。
一実施形態によれば、段階Ｓ２１０の工程温度は、８０℃〜２５０℃の範囲であってもよい。
また、段階Ｓ２１０の各サブ段階は、互いに同じ温度下で行われてもよく、特に、低温下で行われてもよい。本明細書における低温とは、２５０℃以下を意味し、好ましくは、８０℃以上且つ２５０℃以下を意味する。
上述した段階Ｓ２１０から段階Ｓ２４０により第１のアクティブ層１５０が蒸着可能である。このとき、段階Ｓ２１０から段階Ｓ２４０の繰り返し回数に応じて蒸着される膜の厚さが制御されてもよい。例えば、蒸着される膜がジンクオキサイドである場合、膜の厚さは１．５ｎｍを超えるように段階Ｓ２１０から段階Ｓ２４０が繰り返されてもよい。また、蒸着された膜がジンクオキサイドである場合、膜の厚さが２０ｎｍ以下になるように段階Ｓ２１０から段階Ｓ２４０が繰り返されてもよい。
段階Ｓ２１０から段階Ｓ２４０により製造されたアクティブ層は、先に図７及び図８ａに示すようにＤＯＳシミュレーション結果を提供することができる。すなわち、量子化された伝導性状態、より具体的には、移動度端よりも高いエネルギーで、量子化された伝導性状態を提供することができる。ＤＯＳシミュレーション結果は、前述したように、ＶＡＳＰ（Ｖｉｅｎｎａ ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ）と呼ばれるプログラムを使用するが、製造されたアクティブ層をＰＢＥ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）交換相関関数（ｅｘｃｈａｎｇｅ−ｃｏｒｒｅｌａｔｉｏｎ ｆｕｎｃｔｉｏｎａｌ）とＰＡＷ（ｐｒｏｊｅｃｔｏｒ−ａｕｇｍｅｎｔｅｄ ｗａｖｅ）擬似ポテンシャル（ｐｓｅｕｄｏｐｏｔｅｎｔｉａｌ）方法により計算することにより得られる。
［段階Ｓ１３０］
再び図１５を参照すると、第１のアクティブ層１５０上に第２のバリア層１６０が蒸着されてもよい。段階Ｓ１３０は、前述した段階Ｓ１１０に対応するので、具体的な説明を省略する。
［段階Ｓ１４０］
第２のバリア層１６０上に第２のアクティブ層１７０が蒸着されてもよい。このとき、段階Ｓ１４０は、前述した段階Ｓ１２０に対応するので、具体的な説明を省略する。
前記第２のアクティブ層１７０上にはソース電極及びドレイン電極１８０、１８５が蒸着されてもよい。これにより、本発明の一実施形態に係るマルチレベル素子が製造可能になる。
一方、図１１から図１３に基づいて説明した本発明の変形例も、アクティブ層の蒸着回数及びバリア層の蒸着回数に応じて製造可能であることはいうまでもない。
また、段階Ｓ１４０を省略し、前記段階Ｓ１３０による第２のバリア層１６０上に、前記第２のバリア層１６０と接触するようにソース及びドレイン電極１８０、１８５が形成されてもよい。
以上、図１５から図１８に基づいて、本発明の一実施形態に係るマルチレベル素子の製造方法及びその変形例の製造方法について説明した。以下、図１９から図２４に基づいて、本発明の一実施形態及びその変形例の実験例について説明する。
図１９は、本発明の実験例により製造されるマルチレベル素子の工程条件を示す。図１９は、特に本発明の一実施形態に係るアクティブ層の工程条件を示す。図２０は、本発明の実験例によるアクティブ層のＴＥＭ写真を示し、図２１は、本発明の一実施形態により製造されたマルチレベル素子のＩ−Ｖ特性を示す。
［実験例］
実験例によるマルチレベル素子を作製するために、まず、基板として３００ｎｍの厚さのシリコンウェハを用意し、シリコンウェハ上に７０ｎｍ厚のアルミニウムゲート電極を蒸着した。ゲート電極の蒸着に際しては、熱気相蒸着により蒸着させた。ゲート電極上に絶縁膜として酸化アルミニウム（Ａｌ２Ｏ３）を蒸着した。酸化アルミニウムは、原子層蒸着工程を用いて蒸着され、ＴＭＡ前駆体ソースガス提供段階、パージ段階、Ｈ２Ｏ提供段階、パージ段階の順で進められた。酸化アルミニウムの厚さを、蒸着されるアクティブ層の層数に応じて異ならせた。酸化アルミニウムの厚さを、アクティブ層の層数が増加するほど厚くした。
段階Ｓ１１０に従い、絶縁膜である酸化アルミニウム上に第１のバリア層を蒸着した。このために、ＴＭＡソースガスを２秒間２０℃の温度下で提供し、アルゴンパージガスを２０秒間提供し、４ＭＰを反応ガスとして２０秒間７５℃の温度下で提供し、アルゴンパージガスを２００秒間提供した。これにより、約９ｎｍの厚さの第１のバリア層を蒸着した。
続いて、段階Ｓ１２０（段階Ｓ２１０から段階Ｓ２４０）に従い、第１のバリア層上に、第１のアクティブ層を蒸着した。このために、図１９に示すように、段階Ｓ２１０を行う際に、ＤＥＺを４回のサブ加圧ドージングで提供した。すなわち、第１のサブ加圧ドージングに際しては、ＤＥＺをチャンバーの流出口を閉じた状態で提供して、１．０Ｔｏｒｒまでチャンバーの圧力を増加させた。次いで、３秒間チャンバーの流入口も閉じて、１．０Ｔｏｒｒの圧力下でＤＥＺを浸透させた。次いで、１５秒間サブパージングした。次いで、第２のサブ加圧ドージングに際しては、ＤＥＺをチャンバーの流出口を閉じた状態で提供して、１．０Ｔｏｒｒまでチャンバー内の圧力を再び増加させた。次いで、３秒間チャンバーの流入口も閉じて、１．０Ｔｏｒｒの圧力下でＤＥＺを浸透させた。同じ方式で、第４のサブ加圧ドージング段階、第４のサブ浸透段階まで行った。
次いで、段階Ｓ２２０に従い、１５秒間第１のメインパージング段階を行った。
段階Ｓ２３０を行う際に、Ｈ２Ｏを４回のサブ加圧ドージング、サブ露出段階で提供した。このとき、浸透時間は、ＤＥＺドージングよりも長くした。これは、ソースガスであるＤＥＺよりも、反応ガスであるＨ２Ｏの方が凝集される傾向が大きいということを考慮したためである。
その後、段階Ｓ２４０に従い２５秒間パージした。
段階Ｓ２１０から段階Ｓ２４０における処理温度は、約１１０度にした。
段階Ｓ２１０から段階Ｓ２４０を繰り返して約２．５ｎｍの厚さのジンクオキサイドアクティブ層を蒸着した。
続いて、段階Ｓ１３０及び段階Ｓ１４０に従い第２のバリア層及び第２のアクティブ層を蒸着した。段階Ｓ１３０は、段階Ｓ１１０の工程条件に対応し、段階Ｓ１４０は、段階Ｓ１２０の工程条件に対応するので、具体的な説明を省略する。
その後、７０ｎｍの厚さのアルミニウムソース及びドレイン電極を形成した。
これにより、本発明の実験例によるマルチレベル素子を製造した。
実験例により製造されたマルチレベル素子のアクティブ層をＴＥＭ撮影した。ＴＥＭ写真を確認した結果、図２０に示すように、アクティブ層は、複数の結晶質領域と複数の結晶質領域を取り囲む非晶質領域とを含むことを確認することができた。それぞれの結晶質領域は、ナノサイズであることを確認することができ、約３ｎｍの大きさを有することを確認することができた。また、隣接した結晶質領域間の距離は、約２．５ｎｍであることを確認することができた。また、結晶質領域は、任意に２次元的に配列されていることを確認することができた（図２参照）。
本実験例を製造するに当たって、アクティブ層は、約１１０℃の低温下で製造された。すなわち、低温で結晶質領域及び非晶質領域が混在されたアクティブ層を製造可能であるという点で、工程温度による制約から自由である。
図２１ａに示すように、実験例により製造されたマルチレベル素子のＩ−Ｖ曲線を確認した。確認の結果、実験例により製造されたマルチレベル奏子は、図４に基づいて説明したように、第１から第３のゲート電圧範囲Ｒ１〜Ｒ３を有することを確認することができた。
第１のゲート電圧範囲は、０．２８Ｖ〜１Ｖであることを確認することができた。すなわち、０．２８Ｖで第１のアクティブ層が活性化された。第２のゲート電圧範囲は、１Ｖ〜２Ｖであることを確認することができた。すなわち、１Ｖ〜２Ｖの範囲では、電流の大きさが約３．９ｎＡで一定であった。これは、前述したように、非晶質領域のエネルギー状態とナノ結晶質領域のエネルギー状態との共鳴エネルギーマッチングによる結果であると解釈される。すなわち、量子化された伝導性状態によって電圧の大きさの変化にもかかわらず電流の大きさは一定であると考えられる。第３のゲート電圧範囲は、２Ｖ以上であることを確認することができた。すなわち、２Ｖ以上の電圧で第１のアクティブ層を通過したゲートフィールドが、第２のアクティブ層をも活性化させることを確認することができた。このとき、第２のゲート電圧範囲における飽和電流の大きさは、第１のアクティブ層の厚さに応じて制御可能であることが予想される。
また、追加的に実験例によるマルチレベル素子を理論的にモデル化した。その後、実験例によるマルチレベル素子のＩ−Ｖ曲線とモデル化された素子のＩ−Ｖ曲線とを比較した。その結果、図２１ｂに示すように、実験例の値とモデル化された素子の値とがよく一致することを確認することができる。
図２２及び図２３は、本発明の変形例により製造されたマルチレベル素子のＩ−Ｖ特性を示す。
図２２は、本発明の第１の変形例により製造されたマルチレベル素子のＩ−Ｖ特性を示す。第１の変形例では、第２のアクティブ層上に第３のバリア層がさらに蒸着されたので、段階Ｓ１１０による工程条件に応じて第３のバリア層をさらに蒸着した。すなわち、前述した実験例の工程条件に応じて第３のバリア層をさらに蒸着した。第３のバリア層の厚さを約９ｎｍにした。
図２２に示すように、第１の変形例に係るマルチレベル素子は、図１２に基づいて説明したように、第１から第４のゲート電圧範囲Ｒ１〜Ｒ４を有することを確認した。
第１のゲート電圧範囲は、０．２８Ｖ〜３Ｖであることを確認することができた。すなわち、０．２８Ｖで第１のアクティブ層が活性化された。第２のゲート電圧範囲は、３Ｖ〜８Ｖであることを確認することができた。すなわち、３Ｖ〜８Ｖの範囲では、電流の大きさが約０．０２１μＡで一定であった。これは、前述したように、非晶質領域のエネルギー状態とナノ結晶質領域のエネルギー状態との共鳴エネルギーマッチングによる結果であると解釈される。すなわち、量子化された伝導性状態によって電圧の大きさの変化にもかかわらず電流の大きさは一定であると考えられる。第３のゲート電圧範囲は、８Ｖ〜１５Ｖであることを確認することができた。すなわち、８Ｖ以上の電圧で第１のアクティブ層を通過したゲートフィールドが、第２のアクティブ層をも活性化させることを確認することができた。また、第４のゲート電圧範囲は、１５Ｖ以上であることを確認することができた。第４のゲート電圧範囲における電流の大きさは、約０．１３４μＡであることを確認することができた。第４のゲート電圧範囲では、第２のアクティブ層も飽和されたことを確認することができる。
図２３は、本発明の第２の変形例により製造されたマルチレベル素子のＩ−Ｖ特性を示す。第２の変形例では、第１の変形例において第３のアクティブ層がさらに蒸着されたので、段階Ｓ１２０による工程条件に応じて第３のアクティブ層をさらに蒸着した。すなわち、前述した実験例の工程条件に応じて第３のアクティブ層をさらに蒸着した。第３のアクティブ層の厚さを約２．５ｎｍとした。
図２３に示すように、第２の変形例に係るマルチレベル素子は、図１４に基づいて説明したように、第１のゲート電圧範囲Ｒ１、第２のゲート電圧範囲Ｒ２、第３のゲート電圧範囲Ｒ３、第４のゲート電圧範囲Ｒ４、第５のゲート電圧範囲Ｒ５を有することを確認することができた。
第１のゲート電圧範囲は、０．２８Ｖ〜３Ｖであることを確認することができた。すなわち、０．２８Ｖで第１のアクティブ層が活性化された。第２のゲート電圧範囲は、３Ｖ〜８Ｖであることを確認することができた。すなわち、３Ｖ〜８Ｖの範囲では、電流の大きさが約０．０２１μＡで一定であった。これは、前述したように、非晶質領域のエネルギー状態とナノ結晶質領域のエネルギー状態との共鳴エネルギーマッチングによる結果であると解釈される。すなわち、量子化された伝導性状態によって電圧の大きさの変化にも拘わらず電流の大きさは一定であると考えられる。第３のゲート電圧範囲は、８Ｖ〜１５Ｖであることを確認することができた。すなわち、８Ｖ以上の電圧で第１のアクティブ層を通過したゲートフィールドが、第２のアクティブ層をも活性化させることを確認することができた。また、第４のゲート電圧範囲は、１５Ｖ〜２５Ｖであることを確認することができた。第４のゲート電圧範囲における電流の大きさは、約０．１３４μＡであることを確認することができた。第４のゲート電圧範囲では、第２のアクティブ層も飽和されたことを確認することができる。第５のゲート電圧範囲は、２５Ｖ以上であることを確認することができた。
変形例のＩ−Ｖ曲線を調べると、本発明の一実施形態に係るマルチレベル素子の製造方法において、アクティブ層及びバリア層の積層層数を制御することにより、マルチレベル状態を３個、４個、…ｎ個に容易に制御可能であることを確認することができる。
また、第１の変形例と第２の変形例とを比較してみると、ソース電極及びドレイン電極がバリア層と接触するか、それともアクティブ層と接触するかということにより、最後のゲート電圧範囲区間で電流が一定であるか、増加することを確認することができる。これにより、所望の素子特性に応じて、ソース電極及びドレイン電極と接触する層として、バリア層及びアクティブ層のうちのいずれか一方を選択することができる。
図２４は、本発明の一実施形態に係るアクティブ層の厚さによるＦＥＴの特性実験結果を示す。図２４は、図１９に基づいて説明した工程条件に応じてアクティブ層を蒸着するものであり、アクティブ層の厚さによるＦＥＴの特性を示す。
ＦＥＴの特性を確認するために、基板、ゲート電極、絶縁膜、ジンクオキサイドを含むアクティブ層、ソース及びドレイン電極からなるトランジスタを製造した。
図１９に基づいて説明したアクティブ層蒸着段階の繰り返し回数を増加させながら、ジンクオキサイドアクティブ層の厚さである１．５ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ、６ｎｍ、７ｎｍ、８ｎｍ、９ｎｍ、１０ｎｍのトランジスタをそれぞれ製造した。
図２４を参照すると、ジンクオキサイドアクティブ層の厚さが１．５ｎｍである場合、ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）特性が現れないことを確認することができる。これにより、金属酸化物層の厚さは、１．５ｎｍを超えることが、ＦＥＴ特性の観点からみて好ましい。金属酸化物層の厚さが１．５ｎｍを超える場合、安定的なＦＥＴ特性が現れることを確認することができる。すなわち、金属酸化物層の厚さが１．５ｎｍを超える場合、点滅比特性、移動度特性、しきい値電圧、ＳＳ値が現れることを確認することができる。
これにより、アクティブ層が金属酸化物、例えば、ジンクオキサイドを含む場合、アクティブ層の厚さは、１．５ｎｍを超えることが好ましい。このために、段階Ｓ２１０から段階Ｓ２４０は、所定回数繰り返し行われてもよい。例えば、所定回数は、１回以上であってもよく、一実施形態によれば、７回以上であってもよい。
図２５は、本発明の一実施形態により製造されたマルチレベル素子の信頼性実験結果を示す。
図２５を参照すると、本発明の一実施形態により製造された実験例は、１８０日の経過後にもＩ−Ｖ曲線が保持されることを確認することができる。特に、第２のゲート電圧範囲である、電流が飽和された領域も１８０日間よく保持されることを確認することができる。これは、アクティブ層及びバリア層の超格子構造により優れた安定性が提供されると解釈されてもよい。
以上、本発明を好適な実施形態を挙げて詳細に説明したが、本発明の範囲は特定の実施形態に何等限定されるものではなく、添付の特許請求の範囲によって解釈されるべきである。なお、この技術分野において通常の知識を習得した者であれば、本発明の範囲を逸脱しないつつも、多くの修正と変形が可能であるということを理解すべきである。

Claims (19)

  1. ゲート電極と、
    前記ゲート電極の一方の側に形成される第１のアクティブ層と、
    前記第１のアクティブ層の一方の側に形成される第２のアクティブ層と、
    ソース及びドレイン電極と、
    前記第１のアクティブ層と前記第２のアクティブ層とを分離するバリア層と、を含み、
    前記ゲート電極に印加されるゲート電圧の大きさに応じて、前記第１及び前記第２のアクティブ層のうちチャネルが形成されるアクティブ層の数が制御される、マルチレベル素子。
  2. 前記第１のアクティブ層と前記ゲート電極との距離は、前記第２のアクティブ層と前記ゲート電極との距離よりも短い、請求項１に記載のマルチレベル素子。
  3. 前記ゲート電圧は、第１のゲート電圧範囲、前記第２のゲート電圧範囲及び前記第３のゲート電圧範囲に区分されるが、
    前記ゲート電圧の増加順に従って前記第１、第２及び第３のゲート電圧範囲が提供される、請求項２に記載のマルチレベル素子。
  4. 前記ゲート電極に前記第１のゲート電圧範囲内のゲート電圧が印加される場合、前記第１のアクティブ層のみが活性化され、
    前記ゲート電極に前記第３のゲート電圧範囲内のゲート電圧が印加される場合、前記第１及び前記第２のアクティブ層が活性化される、請求項３に記載のマルチレベル素子。
  5. 前記ゲート電極に前記第２のゲート電圧範囲内のゲート電圧が印加される場合、前記第１のアクティブ層のみが活性化されるが、
    前記第２のゲート電圧の範囲内におけるゲート電圧の増加による、第１のアクティブ層を流れる電流の増加は、第１のゲート電圧の範囲内におけるゲート電圧の増加による、第１のアクティブ層を流れる電流の増加よりも少ない、請求項４に記載のマルチレベル素子。
  6. 前記第２のゲート電圧の範囲内でゲート電圧が増加しても、前記第１のアクティブ層を流れる電流の量は一定に保持される、請求項５に記載のマルチレベル素子。
  7. 前記第２のゲート電圧の範囲内における前記第１のアクティブ層は、飽和状態（ｓａｔｕｒａｔｉｏｎ ｓｔａｔｅ）である、請求項５に記載のマルチレベル素子。
  8. 前記ゲート電極に前記第２のゲート電圧範囲のゲート電圧が印加された場合、前記第１のアクティブ層に流れる電流によって前記ゲート電極から前記第２のアクティブ層に加えられるフィールドが遮蔽される、請求項３に記載のマルチレベル素子。
  9. ソース電極及びドレイン電極をさらに含み、
    前記ソース電極及び前記ドレイン電極は、前記第１及び前記第２のアクティブ層のうちのいずれか一方のアクティブ層とのみ接触する、請求項１に記載のマルチレベル素子。
  10. ソース電極及びドレイン電極をさらに含み、
    前記ソース電極及び前記ドレイン電極は、前記第１及び前記第２のアクティブ層と接触しない、請求項１に記載のマルチレベル素子。
  11. 前記ゲート電極と前記第１のアクティブ層との間のバリア層をさらに含み、
    前記ゲート電極と前記第１のアクティブ層との間のバリア層、第１のアクティブ層及び前記第１のアクティブ層と前記第２のアクティブ層とを分離するバリア層は、量子井戸（ｑｕａｎｔｕｍ ｗｅｌｌ）を形成する、請求項１に記載のマルチレベル素子。
  12. 前記第１及び前記第２のアクティブ層のうちの少なくとも１つのアクティブ層は、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）内の低レベル電子エネルギー範囲で第１の電子状態の数を提供し、前記伝導帯内の、前記低レベル電子エネルギー範囲よりも高い高レベル電子エネルギー範囲で第２の電子状態の数を提供し、
    前記低レベル電子エネルギー範囲と前記高レベル電子エネルギー範囲との間で偏在状態を提供する、請求項１に記載のマルチレベル素子。
  13. 前記低レベル電子エネルギー範囲における電子状態の数が最大である電子エネルギー値を基準として、前記第１の電子状態の数は、正規分布される、請求項１２に記載のマルチレベル素子。
  14. 前記第１及び前記第２のアクティブ層のうちの少なくとも１つのアクティブ層は、非晶質領域及び前記非晶質領域によって取り囲まれる複数の結晶質領域を含み、
    前記非晶質領域が有する第１のエネルギー状態のうちの特定の第１のエネルギー状態と前記結晶質領域が有する第２のエネルギー状態のうちの特定の第２のエネルギー状態とのマッチング（ｍａｔｃｈｉｎｇ）によって量子化された伝導性状態を提供する、請求項１に記載のマルチレベル素子。
  15. 前記量子化された伝導性状態は、前記ゲート電極に印加されるゲート電圧範囲が所定の範囲である場合、前記ソース及び前記ドレイン電極間に制限された電流の移動を許容する、請求項１４に記載のマルチレベル素子。
  16. チャンバー内に基板を用意した状態で、前記基板上に、第１のアクティブ層形成段階と、
    バリア層形成段階と、
    第２のアクティブ層形成段階と、を含み、
    前記第１のアクティブ層形成段階及び前記第２のアクティブ層形成段階のうちの少なくとも１つの段階は、
    前記チャンバーの流出口を閉じた状態で、金属前駆体を有する金属前駆体ソースガスを提供することにより、前記チャンバー内の圧力を増加させて、前記金属前駆体を前記基板に吸着させるソースガス加圧ドージング（ｄｏｓｉｎｇ）段階と、
    前記ソースガス加圧ドージング段階後に、パージさせる第１のメインパージング（ｍａｉｎ ｐｕｒｇｉｎｇ）段階と、
    前記第１のメインパージング段階後に、反応ガスを提供する反応ガスドージング段階と、
    前記反応ガスドージング段階後に、パージさせる第２のメインパージング段階と、を含む、マルチレベル素子の製造方法。
  17. ゲート電極に、第１のゲート電圧範囲のゲート電圧を印加して、第１のアクティブ層を活性化させる第１の段階と、
    前記ゲート電極に、前記第１のゲート電圧範囲のゲート電圧よりも大きい第２のゲート電圧範囲のゲート電圧を印加する第２段階と、
    前記ゲート電極に、前記第２のゲート電圧範囲のゲート電圧よりも大きい第３のゲート電圧範囲のゲート電圧を印加して、第１及び第２のアクティブ層を活性化させる第３の段階と、を含む、マルチレベル素子の駆動方法。
  18. 前記第２の段階において、
    前記第１のアクティブ層は、活性化状態を保持し、
    前記第２のアクティブ層は、非活性化状態である、請求項１７に記載のマルチレベル素子の駆動方法。
  19. 前記第２の段階において、
    前記第１のアクティブ層に流れる電流によって、前記第２のアクティブ層の活性化がシールドされる、請求項１７に記載のマルチレベル素子の駆動方法。

JP2018237326A 2017-10-18 2018-12-19 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法 Active JP6868907B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2017-0134978 2017-10-18
KR20170134978 2017-10-18
KR10-2018-0124645 2018-10-18
KR1020180124645A KR102196005B1 (ko) 2017-10-18 2018-10-18 막 및 멀티레벨 소자
KR10-2018-0124635 2018-10-18
KR1020180124635A KR102250003B1 (ko) 2017-10-18 2018-10-18 막, 멀티레벨 소자, 멀티레벨 소자의 제조방법, 멀티레벨 소자의 구동방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018565729A Division JP6836604B2 (ja) 2017-10-18 2018-10-18 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法

Publications (2)

Publication Number Publication Date
JP2019212891A true JP2019212891A (ja) 2019-12-12
JP6868907B2 JP6868907B2 (ja) 2021-05-12

Family

ID=66281211

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018565729A Active JP6836604B2 (ja) 2017-10-18 2018-10-18 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法
JP2018237326A Active JP6868907B2 (ja) 2017-10-18 2018-12-19 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法
JP2018237325A Active JP6860931B2 (ja) 2017-10-18 2018-12-19 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018565729A Active JP6836604B2 (ja) 2017-10-18 2018-10-18 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018237325A Active JP6860931B2 (ja) 2017-10-18 2018-12-19 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法

Country Status (5)

Country Link
US (1) US10991831B2 (ja)
EP (3) EP3608970A4 (ja)
JP (3) JP6836604B2 (ja)
KR (2) KR102196005B1 (ja)
CN (3) CN110741478B (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233771A (ja) * 1990-07-31 1992-08-21 American Teleph & Telegr Co <Att> 電界効果トランジスタ及びその製造方法
US5223724A (en) * 1990-07-31 1993-06-29 At & T Bell Laboratories Multiple channel high electron mobility transistor
JPH10190014A (ja) * 1996-12-09 1998-07-21 Korea Electron Telecommun 常温高ピーク電流共振トンネリング電子装置
US20050104140A1 (en) * 2003-11-14 2005-05-19 Advanced Micro Devices, Inc. Low-power multiple-channel fully depleted quantum well CMOSFETs
US20070122983A1 (en) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc. Multi-operational mode transistor with multiple-channel device structure
JP2012059997A (ja) * 2010-09-10 2012-03-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20130009145A1 (en) * 2011-07-04 2013-01-10 Samsung Electronics Co., Ltd. Transistor, Electronic Device Including Transistor, And Manufacturing Methods Thereof
JP2014502417A (ja) * 2010-11-03 2014-01-30 デ，ロシェモント，エル．，ピエール モノリシックに集積した量子ドット装置を有する半導体チップキャリア及びその製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142145A (en) * 1977-12-22 1979-02-27 The United States Of America As Represented By The Secretary Of The Navy Method for determining conduction-band edge and electron affinity in semiconductors
JPS58178572A (ja) * 1982-04-14 1983-10-19 Hiroyuki Sakaki 移動度変調形電界効果トランジスタ
JP2740166B2 (ja) * 1987-04-28 1998-04-15 日本電気株式会社 半導体積層構造
JP2941285B2 (ja) * 1988-05-16 1999-08-25 光技術研究開発株式会社 半導体レーザ装置
US5412224A (en) * 1992-06-08 1995-05-02 Motorola, Inc. Field effect transistor with non-linear transfer characteristic
JPH07161965A (ja) * 1993-12-10 1995-06-23 Fujitsu Ltd 半導体装置及び多値論理回路
JPH0869966A (ja) * 1994-08-30 1996-03-12 Nippon Hoso Kyokai <Nhk> 量子化構造作製方法
TW432895B (en) * 1998-05-08 2001-05-01 Huang Fu Guo The luminescent method to excite the coating energy level of electronic group to produce different visible electromagnetic wavelengths
JP4631103B2 (ja) 1999-05-19 2011-02-16 ソニー株式会社 半導体装置およびその製造方法
JP2001077022A (ja) * 1999-09-02 2001-03-23 Sumitomo Heavy Ind Ltd レーザを用いた結晶化膜の作製方法及びレーザ結晶化装置
US6992319B2 (en) 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
JP2006513458A (ja) * 2002-08-02 2006-04-20 ウルトラドッツ・インコーポレイテッド 量子ドット、量子ドットを持つナノ複合材料、量子ドットを持つ光学デバイス、および関連した製造方法
KR101030433B1 (ko) * 2003-06-12 2011-04-20 주성엔지니어링(주) 챔버실드를 포함하는 화학기상증착 장치 및 챔버실드의 제조방법
KR100573225B1 (ko) 2003-09-24 2006-04-24 엘지.필립스 엘시디 주식회사 비정질 실리콘층의 결정화 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP2007150165A (ja) * 2005-11-30 2007-06-14 Toyota Central Res & Dev Lab Inc 共鳴トンネル現象を利用する半導体装置とその製造方法
KR20070068736A (ko) 2005-12-27 2007-07-02 삼성전자주식회사 매몰절연막 상에 형성된 다중 채널을 갖는 모스트랜지스터를 구비하는 반도체 장치 제조 방법
JP2010067802A (ja) * 2008-09-11 2010-03-25 Seiko Epson Corp 光電変換装置、電子機器、光電変換装置の製造方法および電子機器の製造方法
JP5267931B2 (ja) * 2008-10-29 2013-08-21 独立行政法人理化学研究所 光陰極半導体素子
KR101298017B1 (ko) * 2008-12-24 2013-08-19 한양대학교 산학협력단 Ｎ-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도
US9018122B2 (en) * 2009-03-12 2015-04-28 The Regents Of The University Of California Nanostructures having crystalline and amorphous phases
KR20100112915A (ko) * 2009-04-10 2010-10-20 주성엔지니어링(주) 금속 산화물 박막 형성 방법 및 금속 산화물 박막 트랜지스터 제조 방법
JP2011249579A (ja) * 2010-05-27 2011-12-08 Fujifilm Corp 太陽電池およびその製造方法
CN105336791B (zh) * 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
KR101460165B1 (ko) * 2011-02-18 2014-11-11 한양대학교 산학협력단 비휘발성 메모리 소자
JP2014116327A (ja) * 2011-03-31 2014-06-26 Sanyo Electric Co Ltd 光電変換装置
US9312390B2 (en) * 2012-07-05 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Remote control system
US9209288B2 (en) * 2012-12-21 2015-12-08 Intel Corporation Reduced scale resonant tunneling field effect transistor
KR102074942B1 (ko) * 2013-07-29 2020-02-10 삼성전자 주식회사 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
US9147615B2 (en) * 2014-02-14 2015-09-29 International Business Machines Corporation Ambipolar synaptic devices
KR101878161B1 (ko) 2015-02-12 2018-07-13 주성엔지니어링(주) 박막 트랜지스터 및 그 제조방법
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
US10944037B2 (en) * 2015-06-30 2021-03-09 Sumitomo Electric Industries, Ltd. Thermoelectric material, thermoelectric element, optical sensor, and method for manufacturing thermoelectric material
EP3185303A1 (en) * 2015-12-22 2017-06-28 IMEC vzw A two-dimensional material semiconductor device
CN114664949A (zh) * 2016-06-03 2022-06-24 株式会社半导体能源研究所 场效应晶体管
US9673311B1 (en) * 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT
US10269923B2 (en) * 2016-10-19 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. HEMTs with an AlxGa1-xN barrier layer grown by plasma enhanced atomic layer deposition
KR102420080B1 (ko) * 2017-05-19 2022-07-13 삼성디스플레이 주식회사 다채널 박막 트랜지스터 및 이를 포함하는 화소
US10978561B2 (en) * 2017-10-18 2021-04-13 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
US11177449B2 (en) * 2018-12-12 2021-11-16 Industry-University Cooperation Foundation Hanyang University P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233771A (ja) * 1990-07-31 1992-08-21 American Teleph & Telegr Co <Att> 電界効果トランジスタ及びその製造方法
US5223724A (en) * 1990-07-31 1993-06-29 At & T Bell Laboratories Multiple channel high electron mobility transistor
JPH10190014A (ja) * 1996-12-09 1998-07-21 Korea Electron Telecommun 常温高ピーク電流共振トンネリング電子装置
US20050104140A1 (en) * 2003-11-14 2005-05-19 Advanced Micro Devices, Inc. Low-power multiple-channel fully depleted quantum well CMOSFETs
CN1879224A (zh) * 2003-11-14 2006-12-13 先进微装置公司 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管
JP2007511907A (ja) * 2003-11-14 2007-05-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 完全に量子井戸が空乏化した低出力のマルチチャネルｃｍｏｓｆｅｔ
US20070122983A1 (en) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc. Multi-operational mode transistor with multiple-channel device structure
CN101322250A (zh) * 2005-11-30 2008-12-10 先进微装置公司 具有多沟道器件结构的多操作模式晶体管
JP2009517886A (ja) * 2005-11-30 2009-04-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 複数のチャネルデバイス構造を備えたマルチ動作モードトランジスタ
JP2012059997A (ja) * 2010-09-10 2012-03-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2014502417A (ja) * 2010-11-03 2014-01-30 デ，ロシェモント，エル．，ピエール モノリシックに集積した量子ドット装置を有する半導体チップキャリア及びその製造方法
US20130009145A1 (en) * 2011-07-04 2013-01-10 Samsung Electronics Co., Ltd. Transistor, Electronic Device Including Transistor, And Manufacturing Methods Thereof
KR20130004836A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법

Also Published As

Publication number Publication date
CN111192914B (zh) 2023-10-31
EP3608970A1 (en) 2020-02-12
CN110741478A (zh) 2020-01-31
CN110741478B (zh) 2023-08-29
CN111435681B (zh) 2023-10-27
US10991831B2 (en) 2021-04-27
JP6868907B2 (ja) 2021-05-12
EP3640993A1 (en) 2020-04-22
JP6860931B2 (ja) 2021-04-21
KR102196005B1 (ko) 2020-12-30
JP6836604B2 (ja) 2021-03-03
CN111435681A (zh) 2020-07-21
US20190214291A1 (en) 2019-07-11
JP2019208002A (ja) 2019-12-05
EP3651203A1 (en) 2020-05-13
KR20190043490A (ko) 2019-04-26
KR102250003B1 (ko) 2021-05-11
JP2019537235A (ja) 2019-12-19
CN111192914A (zh) 2020-05-22
KR20190043491A (ko) 2019-04-26
EP3608970A4 (en) 2020-11-25

Similar Documents

Publication Publication Date Title
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
US20240035152A1 (en) Methods for depositing molybdenum sulfide
US11177449B2 (en) P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element
Kim et al. Atomic layer deposition for nanoscale oxide semiconductor thin film transistors: review and outlook
US10978561B2 (en) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
JP2019212891A (ja) 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法
KR102265038B1 (ko) P형 반도체층, p형 멀티레벨 소자, 및 p형 멀티레벨 소자의 제조방법
TWI787684B (zh) 半導體元件及其製造方法
US11985835B2 (en) Film structure, element, and multilevel element
JP7207784B2 (ja) 膜構造体、素子およびマルチレベル素子
KR102276293B1 (ko) 양극성 멀티레벨 소자
KR102276295B1 (ko) 인듐 산화물 반도체층을 구비하는 멀티레벨 소자 및 멀티레벨 소자의 제조방법
US20210384452A1 (en) Film structure, element, and multilevel element
KR102618332B1 (ko) 텔루륨막들을 액티브층들로 구비하는 p형 멀티레벨 소자
KR102430533B1 (ko) 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법
CN113690307B (zh) 一种具有三叠层栅介质结构的金刚石场效应晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210406

R150 Certificate of patent or registration of utility model

Ref document number: 6868907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250