KR102430533B1 - 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법 - Google Patents

고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법 Download PDF

Info

Publication number
KR102430533B1
KR102430533B1 KR1020200147548A KR20200147548A KR102430533B1 KR 102430533 B1 KR102430533 B1 KR 102430533B1 KR 1020200147548 A KR1020200147548 A KR 1020200147548A KR 20200147548 A KR20200147548 A KR 20200147548A KR 102430533 B1 KR102430533 B1 KR 102430533B1
Authority
KR
South Korea
Prior art keywords
aluminum precursor
chamber
aluminum
substrate
oxidizing agent
Prior art date
Application number
KR1020200147548A
Other languages
English (en)
Other versions
KR20220062163A (ko
Inventor
성명모
유성호
김종찬
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200147548A priority Critical patent/KR102430533B1/ko
Priority to PCT/KR2020/015511 priority patent/WO2022097790A1/ko
Publication of KR20220062163A publication Critical patent/KR20220062163A/ko
Application granted granted Critical
Publication of KR102430533B1 publication Critical patent/KR102430533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법을 제공한다. 먼저, 기판 상에 게이트 전극을 형성한다. 상기 게이트 전극이 형성된 기판을 챔버 내에 투입하고, 상기 챔버의 가스 유출구를 닫은 상태에서 상기 기판 상에 알루미늄 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 알루미늄 전구체를 상기 기판 표면 상에 흡착시키는 알루미늄 전구체 가압 도징 단계; 상기 알루미늄 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 알루미늄 전구체 퍼지 단계; 상기 알루미늄 전구체 퍼지 단계 후, 산화제를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 알루미늄 전구체와 반응시키는 산화제 공급 단계; 및 상기 산화제 공급 단계 후, 상기 챔버를 퍼지하는 산화제 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하여, 상기 기판 상에 알루미늄 산화막인 게이트 절연막을 형성한다. 상기 게이트 절연막 상에 채널층을 형성한다. 상기 채널층의 양측단부에 접속하는 소오스/드레인 전극들을 형성한다.

Description

고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법 {Semiconductor device including high dielectric constant aluminium oxide layer}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 트랜지스터에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT)는 유기 발광 표시장치(Organic Light Emitting Display, OLED) 또는 액정 표시장치(Liquid Crystal Display, LCD) 등의 표시장치에서 각각의 화소(pixel)를 동작시키는 스위칭 소자로써 광범위하게 사용되고 있다. 이에 따라 박막 트랜지스터의 제조에 많은 관심이 기울여지고 있으며, 더 효율적인 박막 트랜지스터 및 그 제조 방법들이 고안되고 있다.
특히, 표시장치의 해상도가 높아지는 등 집적도의 향상이 가속화됨에 따라 박막트랜지스터의 구동전압을 감소시키는 것이 요구되고 있다. 이를 위해, 박막트랜지스터의 게이트 절연막의 두께를 감소시켜 대응할 수 있다. 그러나, 이 경우 누설전류가 증가되는 등의 단점이 나타날 수 있다. 따라서, 박막트랜지스터의 게이트 절연막을 하프늄 산화막 등의 고유전율 절연막으로 대체하고자 하는 시도가 있다. 하지만, 하프늄 산화막의 경우 박막트랜지스터의 채널층과 반응성이 있어 게이트 절연막과 채널층 사이에 불안정한 계면을 형성할 수 있다.
특히, 표시장치에서 사용되는 박막트랜지스터는, 표시장치의 특성 상 내열성이 낮은 기판 상에서 제조공정이 진행됨에 따라 낮은 공정온도를 필요로 하므로, 우수한 유전율을 가지면서도 채널층과 반응성이 낮은 게이트 절연막이 개발되어야 하는 상황이다.
본 발명이 해결하고자 하는 과제는, 낮은 온도에서 성장되면서도 높은 유전율을 갖는 알루미늄 산화막 제조방법 및 이를 이용한 반도체 소자 제조방법을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 반도체 소자 제조방법을 제공한다. 상기 반도체 소자 제조방법은 기판 상에 게이트 전극, 게이트 절연막, 채널층, 및 상기 채널층의 양측단부에 접속하는 소오스/드레인 전극들을 형성하는 것을 포함한다. 상기 게이트 절연막을 형성하는 단계는, 기판을 챔버 내에 투입하고, 상기 챔버의 가스 유출구를 닫은 상태에서 상기 기판 상에 알루미늄 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 알루미늄 전구체를 상기 기판 표면 상에 흡착시키는 알루미늄 전구체 가압 도징 단계; 상기 알루미늄 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 알루미늄 전구체 퍼지 단계; 상기 알루미늄 전구체 퍼지 단계 후, 산화제를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 알루미늄 전구체와 반응시키는 산화제 공급 단계; 및 상기 산화제 공급 단계 후, 상기 챔버를 퍼지하는 산화제 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하여, 상기 기판 상에 알루미늄 산화막인 게이트 절연막을 형성하는 것이다.
상기 게이트 절연막은 상기 기판 상에 상기 게이트 전극이 형성된 후, 상기 게이트 전극 상에 형성되고, 상기 채널층은 상기 게이트 절연막 상에 형성될 수 있다. 다른 예에서, 상기 게이트 절연막은 상기 기판 상에 상기 채널층이 형성된 후, 상기 채널층 상에 형성되고, 상기 게이트 전극은 상기 게이트 절연막 상에 형성될 수 있다.
상기 채널층은 금속 산화물 채널층일 수 있다. 또한, 상기 금속 산화물 채널층과 상기 알루미늄 산화막 사이에 계면이 형성될 수 있다.
상기 알루미늄 전구체는 캐리어 가스 없이 공급될 수 있다. 그러나, 이 경우에도 상기 반응압력은 100 mTorr 내지 10 Torr로 매우 높을 수 있다.
상기 알루미늄 전구체 가압 도징 단계와 상기 알루미늄 전구체 퍼지 단계는 알루미늄 전구체 서브 사이클에 포함되고, 상기 산화제 공급 단계 전에, 상기 알루미늄 전구체 서브 사이클을 다수회 반복하고, 상기 알루미늄 전구체 서브 사이클의 반복 횟수가 증가함에 따라 상기 알루미늄 전구체 가압 도징 단계에서의 반응압력이 점차 증가할 수 있다.
상기 산화제 공급단계는 상기 챔버의 가스 유출구를 닫은 상태에서 상기 산화제를 공급하여 상기 챔버 내 반응압력을 증가시킨 상태에서 진행하는 산화제 가압 도징 단계로 진행할 수 있다. 이 경우, 상기 산화제 가압 도징 단계와 상기 산화제 퍼지 단계는 산화제 서브 사이클에 포함되고, 상기 단위 사이클은 상기 산화제 서브 사이클을 연속하여 다수회 반복하는 것을 포함하고, 상기 산화제 서브 사이클의 반복 횟수가 증가함에 따라 상기 산화제 가압 도징 단계에서의 반응압력이 점차 증가할 수 있다.
상기 알루미늄 전구체는 트라이메틸알루미늄(trimethylaluminium, TMA)이고, 상기 산화제는 H2O일 수 있다. 상기 챔버의 온도는 50 내지 150 ℃의 범위 내에 있을 수 있다. 이와 같이, 매우 낮은 챔버 온도에서 증착됨에도 불구하고, 상기 알루미늄 산화막은 8 내지 9.5의 매우 높은 유전상수(dielectric constant)를 나타낼 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 수직형 비휘발성 메모리 소자 제조방법을 제공한다. 먼저, 기판 상에 복수의 층간 절연막들과 복수의 제어 게이트막들을 교호적으로 적층한다. 상기 교호적으로 적층된 층간 절연막들과 제어 게이트막들을 관통하는 개구부를 형성한다. 상기 개구부의 측벽 상에 블로킹 절연막 및 전하 포획층을 차례로 형성한다. 상기 전하 포획층이 형성된 기판을 챔버 내에 투입하고, 상기 챔버의 가스 유출구를 닫은 상태에서 상기 기판 상에 알루미늄 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 알루미늄 전구체를 상기 기판 표면 상에 흡착시키는 알루미늄 전구체 가압 도징 단계; 상기 알루미늄 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 알루미늄 전구체 퍼지 단계; 상기 알루미늄 전구체 퍼지 단계 후, 산화제를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 알루미늄 전구체와 반응시키는 산화제 공급 단계; 및 상기 산화제 공급 단계 후, 상기 챔버를 퍼지하는 산화제 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하여, 상기 전하 포획층이 형성된 기판 상에 알루미늄 산화막인 터널 절연막을 형성한다. 상기 터널 절연막이 형성된 개구부의 측벽 상에 채널층을 형성한다. 상기 채널층이 형성된 개구부를 채우는 절연 기둥을 형성한다.
상기 채널층은 금속 산화물 채널층일 수 있다. 또한, 상기 금속 산화물 채널층과 상기 알루미늄 산화막 사이에 계면이 형성될 수 있다.
상기 알루미늄 전구체는 캐리어 가스 없이 공급될 수 있다. 그러나, 이 경우에도 상기 반응압력은 100 mTorr 내지 10 Torr로 매우 높을 수 있다.
상기 알루미늄 전구체 가압 도징 단계와 상기 알루미늄 전구체 퍼지 단계는 알루미늄 전구체 서브 사이클에 포함되고, 상기 산화제 공급 단계 전에, 상기 알루미늄 전구체 서브 사이클을 다수회 반복하고, 상기 알루미늄 전구체 서브 사이클의 반복 횟수가 증가함에 따라 상기 알루미늄 전구체 가압 도징 단계에서의 반응압력이 점차 증가할 수 있다.
상기 산화제 공급단계는 상기 챔버의 가스 유출구를 닫은 상태에서 상기 산화제를 공급하여 상기 챔버 내 반응압력을 증가시킨 상태에서 진행하는 산화제 가압 도징 단계로 진행할 수 있다. 이 경우, 상기 산화제 가압 도징 단계와 상기 산화제 퍼지 단계는 산화제 서브 사이클에 포함되고, 상기 단위 사이클은 상기 산화제 서브 사이클을 연속하여 다수회 반복하는 것을 포함하고, 상기 산화제 서브 사이클의 반복 횟수가 증가함에 따라 상기 산화제 가압 도징 단계에서의 반응압력이 점차 증가할 수 있다.
상기 알루미늄 전구체는 트라이메틸알루미늄(trimethylaluminium, TMA)이고, 상기 산화제는 H2O일 수 있다. 상기 챔버의 온도는 50 내지 150 ℃의 범위 내에 있을 수 있다. 이와 같이, 매우 낮은 챔버 온도에서 증착됨에도 불구하고, 상기 알루미늄 산화막은 8 내지 9.5의 매우 높은 유전상수(dielectric constant)를 나타낼 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따르면, 낮은 온도에서 성장되면서도 높은 유전율 및 낮은 거칠기를 갖는 알루미늄 산화막을 구비하여, 온/오프 전류비 및 전하이동도가 향상된 반도체 소자를 제공할 수 있다.
특히, 본 발명의 일 실시예에 따른 알루미늄 산화막은 금속 산화물 반도체와 반응하지 않으면서도 높은 유전율을 가질 수 있어, 반도체 소자에 기존의 HfO2 또는 ZrO2등의 고유전율 절연막을 사용하지 않고도 우수한 소자 성능을 나타낼 수 있다.
그러나, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 알루미늄 산화막 제조를 위한 알루미늄 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다.
도 3은 본 발명의 다른 실시예에 따른 알루미늄 산화막 제조를 위한 알루미늄 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 박막 제조장치를 나타낸 개략도이다.
도 5는 본 발명의 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다.
도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 9는 본 제조예에 따른 알루미늄 산화막 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.
도 10a는 알루미늄 산화막 제조예에 따른 단위 사이클을 진행한 횟수에 따른 알루미늄 산화막의 두께를 보여주는 그래프이고, 도 10b는 알루미늄 산화막 비교예에 따른 단위 사이클을 진행한 횟수에 따른 알루미늄 산화막의 두께를 보여주는 그래프이다.
도 11a는 알루미늄 산화막 제조예에 따른 단위 사이클을 200 회 진행하여 얻은 알루미늄 산화막의 AFM(Atomic Force Microscope) 이미지이고, 도 11b는 알루미늄 산화막 비교예에 따른 단위 사이클을 200 회 진행하여 얻은 알루미늄 산화막의 AFM 이미지이다.
도 12a는 TFT 제조예에 따른 TFT의 전달특성을 보여주는 ID-VG 그래프이고, 도 12b는 TFT 비교예에 따른 TFT의 전달특성을 보여주는 ID-VG 그래프이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터를 나타낸 단면도이다.
도 1을 참조하면, 기판(10)이 제공될 수 있다. 상기 기판(S)은 반도체 기판, 금속 기판, 유리 기판, 또는 플렉시블 기판일 수 있다. 예를 들어, 상기 플렉시블 기판은 고분자 기판, 일 예로서 PET(polyethylene terephthalate) 또는 PI (polyimide) 기판일 수 있다. 상기 기판(10) 상에 일방향으로 연장되는 게이트 전극(20)을 형성할 수 있다. 상기 게이트 전극(20)은 Al, Cr, Cu, Ta, Ti, Mo, W, 또는 이들의 합금을 사용하여 형성할 수 있다. 상기 게이트 전극(상기 게이트 전극(20) 상에 게이트 절연막(30)을 형성할 수 있다.
상기 게이트 절연막(30)은 하기 도 2 내지 도 4를 참조하여 설명한 방법을 사용하여 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 알루미늄 산화막 제조를 위한 알루미늄 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다. 도 3은 본 발명의 다른 실시예에 따른 알루미늄 산화막 제조를 위한 알루미늄 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다. 도 4는 본 발명의 일 실시예에 따른 박막 제조장치를 나타낸 개략도이다.
도 2, 도 3, 및 도 4를 참조하면, 가스 유입구(120) 및 가스 유출구(140)을 구비하는 챔버 (100) 내의 스테이지(102) 상에 도 1의 기판(10)을 로딩할 수 있다. 도 1을 참조하여 설명한 바와 같이 상기 기판(10) 상에는 게이트 전극(20)이 형성되어 있을 수 있다. 상기 기판(10)의 상부면 일 예로서, 상기 게이트 전극(20)의 상부면 상에는 하이드록시기들이 노출될 수 있다. 이를 위해, 상기 챔버 (100) 내에 로딩하기 전에, 기판(10)의 상부면 일 예로서, 상기 게이트 전극(20)의 상부면을 표면처리할 수도 있다.
상기 기판(10)를 로딩하기 전에, 상기 챔버(100)는 제어부(150)에 의해 증착 온도로 가열되고 유지될 수 있다. 증착 온도는 50 내지 150 ℃, 60 내지 140 ℃, 70 내지 130 ℃, 80 내지 120 ℃, 90 내지 110 ℃ 또는 95 내지 105 ℃일 수 있다. 가스 유출구(140)은 진공펌프(미도시)에 연결되어 있을 수 있다.
먼저, 가스 유입구(120)에 연결된 모든 가스 제어 밸브들(130, 132, 134)를 닫고 상기 가스 유출구(140)에 연결된 가스 유출 밸브(142)를 열어 챔버(100) 내부를 진공상태로 만들 수 있다. 이 후, 알루미늄 전구체 가스 제어 밸브(130)을 열고 가스 유출 밸브(142)를 닫은 상태에서, 알루미늄 전구체 저장부(110)으로부터 알루미늄 전구체 가스를 챔버(100) 내로 공급할 수 있다.
알루미늄 전구체는 트라이(C1-C5 알킬)알루미늄, 일 예로서 트라이메틸알루미늄(trimethylaluminium, TMA) 을 포함할 수 있다. 알루미늄 전구체 저장부(110) 내에 알루미늄 전구체는 액체 상태로 저장될 수 있다.
상기 알루미늄 전구체 저장부(110)는 알루미늄 전구체의 열분해 온도 미만으로 가열되고 이에 따라 알루미늄 전구체는 소정의 증기압으로 챔버(100) 내로 공급될 수 있다. 이 때, 공급되는 알루미늄 전구체는 캐리어 가스 없이 공급될 수 있다. 상기 알루미늄 전구체는 가스 유출 밸브(142)가 닫긴 상태에서 공급되므로, 상기 챔버(100) 내에 축적되면서 상기 챔버(100) 내의 압력을 증가시킬 수 있다. 상기 알루미늄 전구체는 상기 챔버(100)의 압력이 반응압력(PM)에 이를 때까지 공급될 수 있다(알루미늄 전구체 공급 단계, MD1). 반응압력 즉, 알루미늄 전구체 가스의 압력은 수백 mTorr 내지 수 Torr의 범위, 일 예로서, 100 mTorr 내지 10 Torr일 수 있다. 상기 반응압력 즉, 알루미늄 전구체 가스의 압력은 구체적으로 500 mTorr 내지 7 Torr, 800 mTorr 내지 6 Torr, 또는 1 Torr 내지 5 Torr일 수 있다.
상기 챔버(100) 내의 압력이 반응압력(PM)에 이르면 알루미늄 전구체 가스 제어 밸브(130)를 닫고, 소정 시간 챔버를 밀폐시킬 수 있다(알루미늄 전구체 노출 단계, ME1). 상기 알루미늄 전구체 공급 단계(MD1)와 상기 알루미늄 전구체 노출 단계(ME1)는 알루미늄 전구체 가압 도징 단계로 불리울 수 있다. 다만, 알루미늄 전구체 노출 단계(ME1)는 경우에 따라 생략될 수도 있다.
알루미늄 전구체 가압 도징 단계 즉, 상기 알루미늄 전구체 공급 단계(MD1)와 상기 알루미늄 전구체 노출 단계(ME1)에서 알루미늄 전구체 가스 일 예로서, TMA는 하기 화학식 1과 같이 기판의 표면 혹은 기판 상에 이미 형성된 층의 표면에 화학흡착(chemisorption) 및 자기포화반응(self-saturated reaction)에 의해 증착될 수 있다.
[화학식 1]
M-OH + Al(CH3)3 → M-O-Al-(CH3)2 + CH4
상기 화학식 1에서 M는 기판 또는 게이트 전극 표면을 의미한다.
상기 알루미늄 전구체 가스의 화학 흡착과 자기포화반응은 가압된 환경 구체적으로, 가압된 정체 환경(stagnant environment)에서 진행되므로, 상기 알루미늄 전구체 가스의 기판 혹은 기판 상에 이미 형성된 층의 표면에의 화학 흡착률 혹은 표면 커버리지가 크게 향상될 수 있다. 상기 가압된 정체 환경은 종래 일반 원자층 증착법에서 상기 알루미늄 전구체 가스가 챔버 내에서 층류(laminar flow)를 이루어 흐르는 것과는 구별된다.
이 후, 챔버를 퍼지할 수 있다(알루미늄 전구체 퍼지 단계, MP1). 구체적으로, 퍼지 가스 제어 밸브(132)와 가스 유출 밸브(142)를 열어, 퍼지 가스 저장부(112) 내의 퍼지 가스를 챔버 내의 기판 표면 상으로 흘려보내 기판의 표면에 흡착되지 못한 과잉 알루미늄 전구체 가스 및 알루미늄 전구체 가스와 기판 표면 사이의 반응에 의해 생성된 반응 부산물(ex. CH4)을 제거할 수 있다. 이 때, 퍼지 가스는 불활성 가스로 불활성 가스는 예를 들어, 아르곤(Ar), 질소(N2) 또는 이들의 조합인 가스를 구비할 수 있다.
상기 알루미늄 전구체 가압 도징 단계 (MD1, ME1)와 알루미늄 전구체 퍼지 단계(MP1)는 알루미늄 전구체 서브 사이클(M-SC1)을 구성할 수 있고, 알루미늄 전구체 서브 사이클(M-SCn)을 1회 내지 다수회, 구체적으로 1 내지 10회(n=1 ~ 10), 3 내지 7회(n=3~7), 또는 4 내지 6회(n=4~6) 반복 실시할 수 있다. 상기 다수의 알루미늄 전구체 서브 사이클들(M-SCn)은 알루미늄 전구체 단위 사이클(M-UC)을 구성할 수 있다. 상기 알루미늄 전구체 서브 사이클들을 다수회 수행할 때(M-SC1, M-SC2, … M-SCn, n≥2), 도 2에 도시된 것과 같은 실시예에서는 알루미늄 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)에서의 반응압력(PM)은 실질적으로 동일할 수 있고, 도 3에 도시된 것과 같은 실시예에서는 알루미늄 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)에서의 반응압력(PM1, PM2, PMn)은 서로 다를 수 있다. 도 3에서는 알루미늄 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)의 횟수가 증가할수록 반응압력(PM1, PM2, PMn)을 점차 증가시키는 것으로 도시하였으나, 이에 한정되지 않고 반응압력은 점차 감소할 수도 있다.
상기 알루미늄 전구체 단위 사이클(M-UC)을 진행한 후, 기판(10) 상에는 기판(10) 또는 상기 게이트 전극(20)의 상부면에 화학결합한 알루미늄 전구체층 일 예로, -Al(CH3)2 인 모노레이어가 형성될 수 있다.
알루미늄 전구체 단위 사이클(M-UC) 수행후 후, 반응가스를 상기 챔버 내로 공급하는 반응가스 공급 단계(반응가스 공급 단계, OD1)를 수행할 수 있다. 상기 반응가스는 상기 기판 상에 흡착된 알루미늄 전구체와 반응할 수 있다. 상기 반응가스는 구체적으로 상기 알루미늄 전구체를 산화시켜 알루미늄 산화물 단위층 을 형성하는 산화제일 수 있다. 산화제는 H2O, H2O2, O2, 또는 O3를 포함할 수 있으나 이에 한정되는 것은 아니다. 일 구체예에서, 상기 산화제는 H2O일 수 있다.
일 실시예에서, 반응가스 제어 밸브(134)을 열고 가스 유출 밸브(142)를 닫은 상태에서, 상기 반응가스 저장부(114)로부터 반응가스를 챔버(100) 내로 공급할 수 있다. 상기 반응가스는 가스 유출 밸브(142)가 닫긴 상태에서 공급되므로, 상기 챔버(100) 내에 축적되면서 상기 챔버(100) 내의 압력을 증가시킬 수 있다. 상기 반응가스는 상기 챔버(100)의 압력이 반응압력(POX)에 이를 때까지 공급될 수 있다. 반응압력 즉, 반응가스의 압력은 mTorr 내지 수 Torr의 범위, 일 예로서, 100 mTorr 내지 10 Torr일 수 있다. 상기 반응압력 즉, 알루미늄 전구체 가스의 압력은 구체적으로 500 mTorr 내지 7 Torr, 800 mTorr 내지 6 Torr, 또는 1 Torr 내지 5 Torr일 수 있다. 일 실시예에서, 공급되는 반응가스는 캐리어 가스없이 공급될 수 있다. 상기 반응가스 저장부(114) 내에 반응가스는 액체 혹은 기체 상태로 저장될 수 있다. 상기 반응가스 저장부(114)는 가열되고 상기 반응가스는 소정의 증기압으로 챔버(100) 내로 공급될 수 있다
반응압력(POX)에 이르면 반응가스 제어 밸브(134)를 닫고, 소정 시간 챔버를 밀폐시킬 수 있다(반응가스 노출 단계, OE1). 상기 반응가스 공급 단계(OD1)와 상기 반응가스 노출 단계(OE1)는 반응가스 가압 도징 단계로 불리울 수 있다. 다만, 상기 반응가스 노출 단계(OE1)는 경우에 따라 생략될 수도 있다.
상기 반응가스 가압 도징 단계 즉, 상기 반응가스 공급 단계(OD1)와 상기 반응가스 노출 단계(OE1)에서 반응가스는 하기 화학식 2에 나타낸 바와 같이 기판 상에 형성된 알루미늄 전구체층과 반응하여 상기 알루미늄 전구체층을 알루미늄 산화물 단위층으로 변화시킬 수 있다.
[화학식 2]
M-O-Al-(CH3)2 + 2H2O → M-O-Al-(OH)2 + 2CH4
앞서 설명한 바와 같이, 상기 반응가스와 상기 알루미늄 전구체층과의 반응은 가압된 환경 구체적으로, 라미나 플로우 환경이 아닌 가압된 정체 환경(stagnant environment)에서 진행될 수 있다. 그러나, 이에 한정되지 않고 반응가스는 가스 유출 밸브(142)를 연 상태에서 공급되어 챔버 내에서 라미나 플로우를 형성한 상태에서 상기 알루미늄 전구체층과 반응할 수도 있다.
이 후, 챔버를 퍼지할 수 있다(반응가스 퍼지 단계, OP1). 구체적으로, 퍼지 가스 제어 밸브(132)와 가스 유출 밸브(142)를 열어, 퍼지 가스 저장부(112) 내의 퍼지 가스를 기판 표면 상으로 흘려보내 알루미늄 전구체층과 반응하지 못한 과잉 반응가스 및 반응가스와 알루미늄 전구체 사이의 반응에 의해 생성된 반응 부산물을 제거할 수 있다. 이 때, 퍼지 가스는 불활성 가스로 불활성 가스는 예를 들어, 아르곤(Ar), 질소(N2) 또는 이들의 조합인 가스를 구비할 수 있다.
상기 반응가스 가압 도징 단계 (OD1, OE1), 및 반응가스 퍼지 단계(OP1)는 반응가스 서브 사이클(O-SC1)을 구성할 수 있고, 반응가스 서브 사이클(O-SCn)을 1회 내지 다수회, 구체적으로 1 내지 10회(n=1 ~ 10), 예를 들어 2 내지 8회(n=2~8), 3 내지 7회(n=3~7), 또는 4 내지 6회(n=4~6) 반복실시할 수 있다. 상기 다수의 반응가스 서브 사이클들(O-SCn)은 반응가스 단위 사이클(O-UC)을 구성할 수 있다. 상기 반응가스 서브 사이클들을 다수회 수행할 때(O-SC1, O-SC2, … O-SCn, n≥2), 도 2에 도시된 것과 같은 실시예에서는 반응가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)에서의 반응압력(POX)은 실질적으로 동일할 수 있고, 도 3에 도시된 것과 같은 실시예에서는 반응가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)에서의 반응압력(POX1, POX2, POXn)은 서로 다를 수 있다. 도 2에서는 반응가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)의 횟수가 증가할수록 반응압력(POX1, POX2, POXn)을 점차 증가시키는 것으로 도시하였으나, 이에 한정되지 않고 반응압력은 점차 감소할 수도 있다.
상기 알루미늄 전구체 단위 사이클(M-UC) 1회와 상기 반응가스 단위 사이클(O-UC) 1회를 수행하였을 때 얻어지는 상기 알루미늄 산화막인 단위층의 두께 즉, 단위 사이클당 두께는 약 1 내지 2Å 구체적으로 1.2 내지 1.9 Å, 1.4 내지 1.8 Å, 또는 1.5 내지 1.7 Å일 수 있다. 이 후, 상기 알루미늄 전구체 단위 사이클(M-UC)과 상기 반응가스 단위 사이클(O-UC)을 교호적으로 반복 수행할 수 있다. 반복 수행의 횟수는 알루미늄 산화막의 최종 두께를 결정할 수 있다. 또한, 본 실시예에 따른 방법을 사용하여 얻어지는 알루미늄 산화막은 두께 균일도가 매우 우수하며 표면 거칠기인 RMS(Root Mean Square) 값이 3 Å 미만 일 예로서 2.5 Å 미만 일 구체예에서 1.5 내지 2.3 Å 또는 2 내지 2.2 Å 의 매우 낮은 값을 나타내는 등 우수한 표면 몰폴러지를 나타낼 수 있다.
이와 같이 반응압력을 높힌 가압된 정체 환경(stagnant environment)에서 알루미늄 전구체 흡착을 진행함에 따라, 150도 이하의 매우 낮은 온도에서 우수한 두께 균일도를 갖는 알루미늄 산화막을 제조할 수 있다. 낮은 온도에서 알루미늄 산화막을 제조하는 것은 열처리량(thermal budget)을 줄여 하부에 이미 형성된 반도체층 내의 불순물의 확산등을 억제할 수 있음에 따라 고집적 소자에 유리할 수 있고, 하부의 기판이 플라스틱 기판이거나 혹은 기판 상에 이미 형성된 소자구성 요소가 유기반도체 등이 유기물인 경우 유기물의 손상을 억제할 수 있다.
또한, 상기 알루미늄 산화막(30)은 150도 이하의 매우 낮은 온도에서 증착하였음에도 불구하고 8 이상, 구체적으로 8 내지 9.5, 일 예로서 8.5 내지 9의 높은 유전상수(dielectric constant)를 나타낸다. 이는 150도 정도의 매우 낮은 온도에서 라미나 플로우를 사용한 일반적인 원자층 증착법을 사용하여 형성한 알루미늄 산화막이 7 미만의 유전상수를 나타내는 것에 비교하면 매우 높은 값이다.
상기 알루미늄 산화막(30) 상에 상기 게이트 전극(20)의 상부를 가로지르도록 패터닝된 금속 산화물 채널층(45)을 형성할 수 있다. 상기 금속 산화물 채널층(45)은 일 예로서, In, Ga, Zn, Sn, 및 Cu 로 이루어진 군에서 선택되는 하나 이상의 전이금속의 산화물층일 수 있다. 일 예로서, 금속 산화물 채널층(45)은 ZnO, In2O3, SnO, InGaO, InGaZnO, 또는 InZnO층일 수 있다. 상기 금속 산화물 채널층(45)은 본 기술분야에서 사용되는 다양한 방법을 사용하여 형성될 수 있으며 일 예로서 스퍼터링 등의 물리적 증착법 또는 화학기상증착법, 원자층증착법 등의 화학적 증착법을 사용하여 형성될 수 있고, 또한 본 기술분야에서 사용되는 다양한 방법을 사용하여 패터닝될 수 있다. 상기 금속 산화물 채널층(45)은 수 내지 수십 nm의 두께, 예를 들어, 5 내지 50nm의 두께, 일 예로서 10 내지 30nm의 두께로 형성할 수 있다.
상기 금속 산화물 채널층(45)의 양측 단부들 상에 소오스 전극(50S)과 드레인 전극(50D)을 형성하여, 상기 소오스 전극(50S)과 드레인 전극(50D) 사이에 상기 금속 산화물 채널층(45)의 일부 표면 구체적으로, 상기 금속 산화물 채널층(45)이 상기 게이트 전극(20)과 중첩되는 영역을 노출시킬 수 있다. 소오스 전극(50S)과 드레인 전극(50D)은 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금, 또는 금속산화물 전도성막 일 예로서, ITO(Indium Tin Oxide)을 사용하여 형성할 수 있다.
상기 알루미늄 산화막(30)은 앞서 설명한 바와 같이 낮은 온도에서 증착되었음에도 불구하여 유전율이 높아 등가산화물막두께(equivalent oxide thickness)를 줄이면서도 누설전류도 감소시킬 수 있다. 이와 더불어, 상기 알루미늄 산화막(30)은 매우 낮은 표면 거칠기를 가짐에 따라, 상기 금속 산화물 채널층(45)을 통해 흐르는 전하가 상기 금속 산화물 채널층(45)과 상기 알루미늄 산화막(30) 계면에서 표면 산란되는 것을 억제하여 전하이동도를 향상시킬 수 있다.
한편, 고유전율 절연막으로는 HfO2 또는 ZrO2 가 대표적이나, HfO2 또는 ZrO2 는 반응성이 커서 금속 산화물 채널층(45)과 계면반응 및 상호확산을 일으켜 소자를 열화시킬 수 있다. 그러나, 본 실시예서는 금속 산화물 채널층(45)과 계면반응 및 상호확산을 일으킬 염려가 거의 없는 알루미늄 산화막(30)을 사용하면서도, 상기 알루미늄 산화막(30)은 본원 도 2, 도 3, 및 도 4를 참조하여 설명한 가압식 원자층 증착법을 사용하여 제조됨에 따라 높은 유전상수를 나타낼 수 있어, HfO2 또는 ZrO2등의 고유전율 절연막 없이 높은 온/오프 전류 비 등 우수한 소자 성능을 나타낼 수 있다. 그러나, 경우에 따라서는 상기 게이트 전극(20)과 상기 알루미늄 산화막(30) 사이에 상기 알루미늄 산화막(30)보다 높은 유전상수를 나타내는 HfO2 또는 ZrO2등의 고유전율 절연막을 형성할 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예에 따른 박막트랜지스터 제조방법은 후술하는 것을 제외하고는 도 1을 참고하여 설명한 박막트랜지스터 제조방법과 유사할 수 있다.
도 5를 참조하면, 기판(10) 상에 일방향으로 연장되는 게이트 전극(20)을 형성하고, 상기 게이트 전극(20) 상에 게이트 절연막으로 알루미늄 산화막(30)을 형성할 수 있다. 상기 게이트 절연막(30) 상에 소오스 전극(50S)과 드레인 전극(50D)을 형성할 수 있다. 상기 소오스 전극(50S)과 드레인 전극(50D) 사이에 게이트 절연막(30)의 상기 게이트 전극(20)에 중첩된 부분 중 적어도 일부가 노출될 수 있다. 상기 노출된 게이트 절연막(30) 및 상기 소오스 전극(50S)과 드레인 전극(50D)을 덮는 금속 산화물채널층(45)을 형성할 수 있다.
상기 게이트 절연막인 알루미늄 산화막(30)은 도 2, 도 3, 및 도 4를 참조하여 설명한 가압식 원자층 증착법을 사용하여 제조할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예에 따른 박막트랜지스터 제조방법은 후술하는 것을 제외하고는 도 1을 참고하여 설명한 박막트랜지스터 제조방법과 유사할 수 있다.
도 6을를 참조하면, 기판(10) 상에 버퍼층(15)을 형성할 수 있다. 상기 버퍼층(15)은 실리콘 산화막, 실리콘 산질화막, 실리콘 질화막, 또는 이들의 복합막일 수 있다.
상기 버퍼층(15) 상에 금속 산화물 채널층을 차례로 형성하고 패터닝하여 상기 버퍼층(15) 상에 패터닝된 금속 산화물 채널층(45)을 형성할 수 있다. 이 후, 상기 금속 산화물 채널층(45) 상에 도 1, 도 2, 및 도 3을 참조하여 설명한 방법을 사용하여 게이트 절연막인 알루미늄 산화막(30)을 형성할 수 있다. 상기 게이트 절연막(30) 상에 상기 금속 산화물 채널층(45)의 상부를 가로지르는 게이트 전극(20)을 형성할 수 있다. 상기 게이트 전극(20) 상에 상기 게이트 전극(20)을 덮는 층간 절연막(35)을 형성할 수 있다. 상기 층간 절연막(35)은 실리콘 산화막, 실리콘 산질화막, 실리콘 질화막, 또는 이들의 복합막일 수 있다.
상기 층간 절연막(35) 및 그 하부의 게이트 절연막(30) 내에 상기 금속 산화물 채널층(45)의 양측 단부들을 각각 노출시키는 컨택홀들을 형성하고, 상기 컨택홀들 내에 상기 금속 산화물 채널층(45)의 양측 단부에 각각 접속하는 소오스 전극(50S)과 드레인 전극(50D)을 형성할 수 있다.
도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다. 상기 수직형 비휘발성 메모리 소자는 NAND 플래시 메모리 소자일 수 있다.
도 7a를 참조하면, 기판(100) 상에 하부 절연막(113)이 형성될 수 있다. 상기 하부 절연막(113) 상에 복수의 제어 게이트막(115)과 복수의 층간 절연막(117)이 교호적으로 적층되어 있는 스택(S)이 형성될 수 있다. 일 예로서, 상기 제어 게이트막(115)과 층간 절연막(117)의 쌍이 n개 적층되어 L1, L2, ..., Ln의 단위층들을 구비하는 스택이 형성될 수 있다. 상기 기판(100)은 불순물이 도핑되어 전도도가 벌크 기판에 비해 향상된 불순물 영역(105)을 구비할 수 있다. 상기 불순물 영역(105)은 공통 소오스 라인일 수 있다. 이와는 달리, 기판 (100) 상에 상기 불순물 영역(105)를 구비하는 별도의 반도체층이 형성될 수 있다.
상기 기판(100)은 반도체 기판으로서, 일 예로서, 단결정질 실리콘, 실리콘-게르마늄 또는 실리콘 카바이드와 같은 IV-IV 화합물, III-V 화합물, 또는 II-VI 화합물 기판 이거나, 이러한 임의의 기판 상에 상기 반도체의 층이 형성된 것일 수 있다. 상기 제어 게이트막(115)은 반도체 물질, 일 예로서, 도핑된 폴리실리콘; 또는 금속 일 예로서, 텅스텐, 구리, 알루미늄, 탄탈륨, 티타늄, 코발트, 질화티탄 또는 이들의 합금들을 포함할 수 있다. 상기 하부 절연막(113) 및 상기 층간 절연막(117)은 실리콘 산화막, 실리콘 산질화막, 실리콘 질화막, 또는 이들의 복합막일 수 있다.
도 7b를 참조하면, 상기 스택 즉, 상기 교호적으로 적층된 복수의 제어 게이트막(115)과 복수의 층간 절연막(117), 및 하부 절연막(113)을 관통하여 상기 기판(100) 구체적으로는 상기 불순물 영역(105)을 노출시키는 개구부(H)을 형성할 수 있다.
이후, 상기 개구부(H)의 측벽 내에 노출된 제어 게이트막(115)을 선택적으로 리세스하여 층간 절연막들(117) 사이에 배치된 제어 게이트 패턴들(115a)를 형성함과 동시에 측부에 제어 게이트 패턴(115a)이 노출되고 상하부에 절연막(117, 113)이 노출된 홈들(Ha)을 형성할 수 있다.
도 7c를 참조하면, 상기 홈들(Ha)의 내부 표면 및 상기 개구부(H)의 측벽 상에 블로킹 절연막(122)을 컨포멀하게 형성하고, 상기 블로킹 절연막(122) 상에 전하 포획층(125)을 또한 컨포멀하게 형성한 후, 상기 전하 포획층(125)과 상기 블로킹 절연막(122)을 차례로 비등방성 식각할 수 있다. 그 결과, 상기 홈들(Ha) 내부 표면을 컨포멀하게 코팅하는 블로킹 절연막(122)과 상기 블로킹 절연막(122)으로 표면 코팅된 상기 홈들(Ha)을 채우는 전하 포획층(125)이 형성될 수 있다. 이 때, 상기 개구부(H)의 측벽 내에 상기 블로킹 절연막(122), 상기 전화 포획층(125), 그리고 절연막(117, 113)이 노출될 수 있다. 본 실시예에서, 상기 블로킹 절연막(122)은 인터 게이트 절연막(Inter Gate Dielectric, IGD)으로 명명될 수 도 있고, 일 예로서, 실리콘 산화막, 실리콘 산질화막, 또는 알루미늄 산화막일 수 있다. 본 실시예에서, 상기 전하 포획층(125)은 플로팅 게이트로 명명될 수 있고, 일 예로서, 폴리실리콘일 수 있으나 이에 한정되지 않는다.
도 7d를 참조하면, 상기 개구부(H)의 측벽을 포함한 상기 결과물의 표면 상에 터널 절연막을 컨포멀하게 형성한 후, 이방성 식각하여 개구부(H)의 측벽 상에 상기 전하 포획층(125)을 덮는 터널 절연막(133)을 형성할 수 있다. 상기 터널 절연막(133)은 도 2, 도 3, 및 도 4를 참조하여 설명한 바와 같은 가압 원자층 증착법을 사용하여 형성된 알루미늄 산화막 일 예로서, Al2O3막일 수 있다. 이러한 터널 절연막(133)은 5nm 내지 10nm 의 두께로 형성할 수 있다.
상기 터널 절연막(133)이 형성된 개구부(H)의 측벽 및 공통 소오스 라인(105) 상에 금속 산화물 채널층(135)을 컨포멀하게 형성할 수 있다. 상기 금속 산화물 채널층(135)은 일 예로서, In, Ga, Zn, Sn, 및 Cu 로 이루어진 군에서 선택되는 하나 이상의 전이금속의 산화물층일 수 있다. 일 예로서, 금속 산화물 채널층(135)은 ZnO, In2O3, SnO, InGaO, InGaZnO, 또는 InZnO층일 수 있다. 상기 금속 산화물 채널층(135)은 본 기술분야에서 사용되는 다양한 방법을 사용하여 형성될 수 있으며 일 예로서 스퍼터링 등의 물리적 증착법 또는 화학기상증착법, 원자층증착법 등의 화학적 증착법을 사용하여 형성될 수 있고, 또한 본 기술분야에서 사용되는 다양한 방법을 사용하여 패터닝될 수 있다. 상기 금속 산화물 채널층(135)은 수 내지 수십 nm의 두께, 예를 들어, 5 내지 50nm의 두께, 일 예로서 10 내지 30nm의 두께로 형성할 수 있다.
도 7e를 참고하면, 상기 금속 산화물 채널층(135)을 이방성 식각하여 개구부(H)의 측벽 상에 형성된 상기 터널 절연막(133) 상에 적층된 패터닝된 금속 산화물 채널층(135')을 형성함과 동시에 상기 개구부(H) 내에 공통 소오스 라인(105)를 노출시킬 수 있다.
도 7f를 참조하면, 금속 산화물 채널층(135')이 형성된 개구부(H)를 매립 절연막으로 채우고, 이 매립 절연막을 평탄화식각하여, 상기 스택(S)의 상부면을 노출시킴과 동시에 절연 기둥(141a)과 이를 둘러싸는 금속 산화물 채널층(135')의 상부 단면을 노출시킬 수 있다. 상기 절연 기둥(141a)과 이를 둘러싸는 금속 산화물 채널층(135')을 덮는 상부 전극(155)을 형성할 수 있다. 상기 상부 전극(155)은 비트라인이거나 혹은 비트라인에 접속하는 전도성 패드일 수 있다.
도 7f를 다시 참조하여, 본 실시예에 따른 수직형 비휘발성 메모리 소자의 구조를 설명한다. 본 실시예에 따른 수직형 비휘발성 메모리 소자는 기판(100)의 상부 방향으로 연장되는 절연 기둥(141a)을 구비할 수 있다. 상기 절연 기둥(141a)의 측부에 교호적으로 적층된 층간 절연막들(117)과 제어 게이트 패턴들(115a)이 배치될 수 있다. 상기 절연 기둥(141a)과 상기 제어 게이트 패턴들(115a) 사이에서 상기 절연 기둥(141a) 상에 적층되고, 상기 절연 기둥(141a)을 따라 연장하는 금속 산화물 채널층(135')이 차례로 배치될 수 있다. 구체적으로, 상기 절연 기둥(141a)의 측벽을 상기 금속 산화물 채널층(135')이 감싸도록 배치될 수 있다. 상기 금속 산화물 채널층(135')과 상기 각 제어 게이트 패턴(115a) 사이에 터널 절연막(133), 전하 포획층(125), 및 블로킹 절연막(122)이 차례로 배치된다. 구체적으로, 상기 제어 게이트 패턴(115a)의 기판 표면과 평행한 가로폭은 이의 상하부에 위치한 층간 절연막들(117)의 가로폭에 비해 좁아, 상기 층간 절연막들(117) 사이에, 측부에 제어 게이트 패턴(115a)이 노출되고 상하부에 층간 절연막(117)이 노출된 홈들(Ha)이 정의될 수 있고, 상기 블로킹 절연막(122)은 상기 홈들(Ha) 내부 표면을 컨포멀하게 코팅할 수 있고, 상기 전하 포획층(125)은 상기 블로킹 절연막(122)으로 표면 코팅된 상기 홈들(Ha)을 채울 수 있다. 상기 터널 절연막(133)은 상기 전하 포획층(125)을 덮을 수 있다.
상기 터널 절연막인 알루미늄 산화막(133)은 도 2, 도 3, 및 도 4를 참조하여 설명한 바와 같이 낮은 온도에서 증착되었음에도 불구하여 유전율이 높아 등가산화물막두께(equivalent oxide thickness)를 줄이면서도 누설전류도 감소시킬 수 있다. 이와 더불어, 상기 알루미늄 산화막(133)은 매우 낮은 표면 거칠기를 가짐에 따라, 상기 금속 산화물 채널층(135')을 통해 흐르는 전하가 상기 금속 산화물 채널층(135')과 상기 알루미늄 산화막(133) 계면에서 표면 산란되는 것을 억제하여 전하이동도를 향상시킬 수 있다.
한편, 고유전율 절연막으로는 HfO2 또는 ZrO2 가 대표적이나, HfO2 또는 ZrO2 는 반응성이 커서 금속 산화물 채널층(135')과 계면반응 및 상호확산을 일으켜 소자를 열화시킬 수 있다. 그러나, 본 실시예서는 금속 산화물 채널층(135')과 계면반응 및 상호확산을 일으킬 염려가 거의 없는 알루미늄 산화막(133)을 터널 절연막으로 사용하면서도, 상기 알루미늄 산화막(133)은 본원 도 2, 도 3, 및 도 4를 참조하여 설명한 가압식 원자층 증착법을 사용하여 제조됨에 따라 높은 유전상수를 나타낼 수 있어, HfO2 또는 ZrO2등의 고유전율 절연막 없이 높은 온/오프 전류 비 등 우수한 소자 성능을 나타낼 수 있다. 그러나, 경우에 따라서는 상기 전하 포획층(125)과 상기 알루미늄 산화막(133) 사이에 상기 알루미늄 산화막(133)보다 높은 유전상수를 나타내는 HfO2 또는 ZrO2등의 고유전율 절연막을 형성할 수도 있다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 소자 제조방법은, 후술하는 것을 제외하고는, 도 7a 내지 도 7f를 참조하여 설명한 소자 제조방법과 유사할 수 있다.
도 8a를 참조하면, 기판(100) 상에 하부 절연막(113)이 형성될 수 있다. 상기 하부 절연막(113) 상에 복수의 제어 게이트막과 복수의 층간 절연막(117)이 교호적으로 적층되어 있는 스택(S)이 형성될 수 있다. 일 예로서, 상기 제어 게이트막(115)과 층간 절연막(117)의 쌍이 n개 적층되어 L1, L2, ..., Ln의 단위층들을 구비하는 스택이 형성될 수 있다. 상기 기판(100)은 불순물이 도핑되어 전도도가 벌크 기판에 비해 향상된 불순물 영역(105)를 구비할 수 있다. 상기 불순물 영역(105)은 공통 소오스 라인일 수 있다. 이와는 달리, 기판 (100) 상에 상기 불순물 영역(105)를 구비하는 별도의 반도체층이 형성될 수 있다.
상기 스택 즉, 상기 교호적으로 적층된 복수의 제어 게이트막과 복수의 층간 절연막(117), 및 하부 절연막(113)을 관통하여 상기 기판(100) 구체적으로는 상기 불순물 영역(105)을 바닥면 내에 노출시키는 개구부(H)을 형성할 수 있다. 상기 개구부(H)의 형성에 의해 절연막들(117, 113) 사이에 개재된 제어 게이트 패턴(115a)이 정의될 수 있고, 상기 개구부(H)의 측벽 내에 상기 제어 게이트 패턴(115a)이 노출될 수 있다.
도 8b를 참조하면, 상기 개구부(H)의 측벽 내에 노출된 제어 게이트 패턴(115a)을 갖는 기판 상에 표면 프로파일을 따라 컨포멀하게 블로킹 절연막(123), 전하 포획층(126), 및 터널 절연막(133)을 차례로 형성한 후, 이들을 이방성 식각할 수 있다. 그 결과, 상기 개구부(H)의 측벽 상에 차례로 적층된 블로킹 절연막(123), 전하 포획층(126), 및 터널 절연막(133)을 형성할 수 있다. 본 실시예에서, 상기 전하 포획층(126)은 실리콘 질화막일 수 있으나, 이에 한정되지 않는다.상기 블로킹 절연막(123)은 실리콘 산화막, 실리콘 산질화막, 또는 고유전율을 갖는 알루미늄 산화막일 수 있다. 상기 터널 절연막(133)은 도 2, 도 3, 및 도 4를 참조하여 설명한 바와 같은 가압 원자층 증착법을 사용하여 형성된 알루미늄 산화막 일 예로서, Al2O3막일 수 있다. 이러한 터널 절연막(133)은 5nm 내지 10nm 의 두께로 형성할 수 있다.
상기 터널 절연막(133)이 형성된 개구부(H)의 측벽 및 공통 소오스 라인(105) 상에 금속 산화물 채널층(135)을 컨포멀하게 형성할 수 있다.
도 8c를 참고하면, 상기 금속 산화물 채널층(135)을 이방성 식각하여 개구부(H)의 측벽 상에 형성된 상기 터널 절연막(133) 상에 적층된 패터닝된 금속 산화물 채널층(135')을 형성함과 동시에 상기 개구부(H) 내에 공통 소오스 라인(105)를 노출시킬 수 있다.
도 8d를 참고하면, 금속 산화물 채널층(135')이 형성된 개구부(H)를 매립 절연막으로 채우고, 이 매립 절연막을 평탄화식각하여, 상기 스택(S)의 상부면을 노출시킴과 동시에 절연 기둥(141a)과 이를 둘러싸는 금속 산화물 채널층(135')의 상부 단면을 노출시킬 수 있다. 상기 절연 기둥(141a)과 이를 둘러싸면서 상부면이 노출된 금속 산화물 채널층(135')을 덮는 상부 전극(155)을 형성할 수 있다. 상기 상부 전극(155)은 비트라인이거나 혹은 비트라인에 접속하는 전도성 패드일 수 있다.
도 8d를 다시 참조하여, 본 실시예에 따른 수직형 비휘발성 메모리 소자의 구조를 설명한다. 본 실시예에 따른 수직형 비휘발성 메모리 소자는 기판(100)의 상부 방향으로 연장되는 절연 기둥(141a)을 구비할 수 있다. 상기 절연 기둥(141a)의 측부에 교호적으로 적층된 층간 절연막들(117)과 제어 게이트 패턴들(115a)이 배치될 수 있다. 상기 절연 기둥(141a)과 상기 제어 게이트 패턴들(115a) 사이에서 상기 절연 기둥(141a) 상에 차례로 적층되고, 상기 절연 기둥(141a)을 따라 연장하는 금속 산화물 채널층(135')이 배치될 수 있다. 구체적으로, 상기 절연 기둥(141a)의 측벽을 상기 금속 산화물 채널층(135')이 감싸도록 배치될 수 있다. 상기 금속 산화물 채널층(135')과 상기 각 제어 게이트 패턴(115a) 사이에 터널 절연막(133), 전하 포획층(126), 및 블로킹 절연막(123)이 차례로 배치된다. 상기 터널 절연막(133), 전하 포획층(126), 및 블로킹 절연막(123)은 상기 금속 산화물 채널층(135')과 상기 층간 절연막들(117) 사이의 영역으로 연장되어 배치될 수 있다. 다시 말해서, 상기 터널 절연막(133), 전하 포획층(126), 및 블로킹 절연막(123)은 상기 금속 산화물 채널층(135') 상에서 상기 절연 기둥(141a)의 측벽을 감싸도록 배치될 수 있다.
상기 터널 절연막인 알루미늄 산화막(133)은 도 2, 도 3, 및 도 4를 참조하여 설명한 바와 같이 낮은 온도에서 증착되었음에도 불구하여 유전율이 높아 등가산화물막두께(equivalent oxide thickness)를 줄이면서도 누설전류도 감소시킬 수 있다. 이와 더불어, 상기 알루미늄 산화막(133)은 매우 낮은 표면 거칠기를 가짐에 따라, 상기 금속 산화물 채널층(135')을 통해 흐르는 전하가 상기 금속 산화물 채널층(135')과 상기 알루미늄 산화막(133) 계면에서 표면 산란되는 것을 억제하여 전하이동도를 향상시킬 수 있다.
한편, 고유전율 절연막으로는 HfO2 또는 ZrO2 가 대표적이나, HfO2 또는 ZrO2 는 반응성이 커서 금속 산화물 채널층(135')과 계면반응 및 상호확산을 일으켜 소자를 열화시킬 수 있다. 그러나, 본 실시예서는 금속 산화물 채널층(135')과 계면반응 및 상호확산을 일으킬 염려가 거의 없는 알루미늄 산화막(133)을 터널 절연막으로 사용하면서도, 상기 알루미늄 산화막(133)은 본원 도 2, 도 3, 및 도 4를 참조하여 설명한 가압식 원자층 증착법을 사용하여 제조됨에 따라 높은 유전상수를 나타낼 수 있어, HfO2 또는 ZrO2등의 고유전율 절연막 없이 높은 온/오프 전류 비 등 우수한 소자 성능을 나타낼 수 있다. 그러나, 경우에 따라서는 상기 전하 포획층(126)과 상기 알루미늄 산화막(133) 사이에 상기 알루미늄 산화막(133)보다 높은 유전상수를 나타내는 HfO2 또는 ZrO2등의 고유전율 절연막을 형성할 수도 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
알루미늄 산화막 제조예
도 9는 본 제조예에 따른 알루미늄 산화막 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.
가스 유입구와 가스 유출구를 구비하는 챔버 내에 실리콘 기판을 로딩하고, 챔버를 100 ℃로 가열하였다. 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 기판 상에 알루미늄 전구체인 TMA (trimethyl aluminium)를 공급하였다(알루미늄 전구체 공급 단계). 이 때, 상기 알루미늄 전구체는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 1 Torr에 이를 때까지 공급하였다. 이 후, 챔버 유입구도 닫아 챔버 압력을 1 Torr로 유지한 상태에서 상기 기판 표면 상에 상기 알루미늄 전구체를 5초간 반응시켰다(알루미늄 전구체 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 30초간 공급하여 반응부산물 및 잔여 알루미늄 전구체를 퍼지하였다(알루미늄 전구체 퍼지 단계). 상기 알루미늄 전구체 공급 단계, 상기 알루미늄 전구체 노출 단계, 및 상기 알루미늄 전구체 퍼지 단계는 알루미늄 전구체 서브 사이클을 구성하고, 상기 알루미늄 전구체 서브 사이클을 5회 반복 수행하되, 2, 3, 4, 및 5회차 알루미늄 전구체 공급 단계들에서 각각 챔버 내의 압력을 2, 3, 4, 및 5 Torr에 이를 때까지 알루미늄 전구체를 공급하고, 이 후의 각 알루미늄 전구체 노출 단계에서 5초간 해당 압력을 유지하였다.
이 후, 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 알루미늄 전구체층 상에 반응가스인 H2O를 공급하였다. 이 때, 상기 반응가스는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 1 Torr에 이를 때까지 공급하였다(반응가스 공급 단계). 이 후, 챔버 유입구도 닫아 챔버 압력을 1 Torr로 유지한 상태에서 상기 알루미늄 전구체층 표면과 H2O를 5초간 반응시켰다(반응가스 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 30초간 공급하여 반응부산물 및 잔여반응가스를 퍼지하였다(반응가스 퍼지 단계). 상기 반응가스 공급 단계, 상기 반응가스 노출 단계, 및 상기 반응가스 퍼지 단계는 반응가스 서브 사이클을 구성하고, 상기 반응가스 서브 사이클을 5회 반복 수행하여 알루미늄 산화물 단위층을 형성하였다. 상기 반응가스 서브 사이클을 5회 반복 수행할 때, 2, 3, 4, 및 5회차 반응가스 공급 단계들에서 각각 챔버 내의 압력을 2, 3, 4, 및 5 Torr에 이를 때까지 H2O를 공급하고, 이 후의 각 반응가스 노출 단계에서 5초간 해당 압력을 유지하였다.
상기 5회 반복된 알루미늄 전구체 서브 사이클들과 이후의 상기 5회 반복된 반응가스 서브 사이클들은 단위 사이클을 구성하고, 이 단위 사이클을 N회 반복하여 알루미늄 산화막을 형성하였다.
알루미늄 산화막 비교예
가스 유입구와 가스 유출구를 구비하는 챔버 내에 실리콘 기판을 로딩하고, 챔버를 100 ℃로 가열하였다. 알루미늄 전구체인 TMA와 캐리어 가스인 아르곤의 혼합가스를 2초간 공급하되, 챔버의 가스 유출구를 연 상태에서 공급하여 상기 TMA 및 아르곤 혼합 가스가 챔버 내에서 라미나 플로우 상태를 유지하도록 하였다. 이 때 TMA의 분압은 100 mTorr였다. 그 후, 퍼지 가스인 아르곤을 20초간 공급하여 반응부산물 및 잔여 알루미늄 전구체를 퍼지하고, 반응가스인 H2O와 캐리어 가스인 아르곤의 혼합가스를 2 초간 라미나 플로우 상태를 유지하면서 공급하되 이 때, H2O의 분압은 100 mTorr였다. 그 후, 퍼지 가스인 아르곤을 40 초간 공급하여 반응부산물 및 잔여반응가스를 퍼지하였다. 이 단위 사이클을 N회 반복하여 알루미늄 산화막을 형성하였다.
도 10a는 알루미늄 산화막 제조예에 따른 단위 사이클을 진행한 횟수에 따른 알루미늄 산화막의 두께를 보여주는 그래프이고, 도 10b는 알루미늄 산화막 비교예에 따른 단위 사이클을 진행한 횟수에 따른 알루미늄 산화막의 두께를 보여주는 그래프이다.
도 10b를 참조하면, 알루미늄 산화막 비교예에 따른 알루미늄 산화막은 단위 사이클 당 약 0.8Å의 두께로 형성되는 반면, 도 10a를 참조하면, 알루미늄 산화막 제조예에 따른 알루미늄 산화막은 단위 사이클 당 약 1.6Å의 두께로 형성되어, 알루미늄 산화막 제조예의 경우 단위 사이클 당 더 두꺼운 알루미늄 산화막을 형성할 수 있음을 알 수 있다.
도 11a는 알루미늄 산화막 제조예에 따른 단위 사이클을 200 회 진행하여 얻은 알루미늄 산화막의 AFM(Atomic Force Microscope) 이미지이고, 도 11b는 알루미늄 산화막 비교예에 따른 단위 사이클을 200 회 진행하여 얻은 알루미늄 산화막의 AFM 이미지이다.
도 11b를 참조하면, 알루미늄 산화막 비교예에 따른 알루미늄 산화막은 3.2 Å의 거칠기 값을 나타내는 반면, 도 11a를 참조하면, 알루미늄 산화막 제조예에 따른 알루미늄 산화막은 2.1 Å의 거칠기 값을 나타내어 매우 낮은 표면 거칠기를 갖는 것을 알 수 있다.
하기 표 1은 알루미늄 산화막 제조예에 따른 단위 사이클을 250 회 진행하여 얻은 알루미늄 산화막과 알루미늄 산화막 비교예에 따른 단위 사이클을 500 회 진행하여 얻은 알루미늄 산화막의 특성을 나타낸다.
알루미늄 산화막 비교예 알루미늄 산화막 제조예
두께 40 nm 40 nm
절연상수(dielectric constant) 6.5 8.8
파괴전압(breakdown voltage) 25 V 34 V
표 1을 참고하면, 알루미늄 산화막 제조예에 따른 단위 사이클을 250 회 진행하여 얻은 알루미늄 산화막과 알루미늄 산화막 비교예에 따른 단위 사이클을 500 회 진행하여 얻은 알루미늄 산화막이 40 nm의 동일 두께를 가지면서도, 알루미늄 산화막 제조예에 따른 알루미늄 산화막은 더 높은 절연상수 값과 파괴전압 값을 나타내었음을 알 수 있다.
TFT 제조예
유리 기판을 제공한 후, 상기 유리기판을 용매 초음파 세척(solvent ultrasonic cleaing)과 UV 오존 처리하였다. 상기 처리된 유리기판을 고진공 (1 Х 10-6 Torr 미만) 분위기에 두고, 섀도우 마스크를 사용한 열증발법을 사용하여 상기 유리 기판 상에 70 ㎚ 두께의 알루미늄 필름을 증착하여 게이트 전극을 형성하였다. 상기 게이트 전극이 형성된 유리 기판을 실리콘 기판 대신 로딩하는 것을 제외하고는 상기 알루미늄 산화막 제조예와 동일한 방법을 사용하여 상기 게이트 전극 상에 게이트 절연막인 알루미늄 산화막을 형성하였다. 이 때, 상기 알루미늄 산화막 제조예에 기재된 단위 사이클을 250회 반복하여 약 40 nm 두께의 알루미늄 산화막을 형성하였다. 상기 게이트 절연막인 알루미늄 산화막 상에 일반 원자층 증착법을 사용하여 채널층인 ZnO층을 10 nm의 두께로 형성하였다. 마지막으로, 상기 채널층 상에 열증발법을 사용하여 70 nm 두께의 Al 소오스/드레인 전극들을 형성하였다.
TFT 비교예
게이트 절연막을 제조함에 있어 알루미늄 산화막 비교예와 동일한 방법을 사용하여 게이트 전극 상에 알루미늄 산화막을 형성한 것을 제외하고는 TFT 제조예와 동일한 방법을 TFT를 제조하였다. 이 때, 상기 알루미늄 산화막 비교예에 기재된 단위 사이클을 400회 반복하여 약 40 nm 두께의 알루미늄 산화막을 형성하였다.
도 12a는 TFT 제조예에 따른 TFT의 전달특성을 보여주는 ID-VG 그래프이고, 도 12b는 TFT 비교예에 따른 TFT의 전달특성을 보여주는 ID-VG 그래프이다. 또한, 하기 표 2는 TFT 제조예 및 TFT 비교예에 따른 TFT들의 특성을 나타낸다.
TFT 비교예 TFT 제조예
On/Off current ratio 6.67 × 107 3.04 × 108
Mobility (cm2/Vs) 21.5 29.7
도 12a, 도 12b, 및 표 2를 참고하면, TFT 제조예에 따른 TFT의 온/오프 전류비가 3.04 × 108 으로 매우 우수한 것으로 나타났다. 이는 상기 표 1을 참조하여 설명한 바와 같이 알루미늄 산화막 제조예에 따라 가압식 원자층 증착법을 사용하여 형성된 게이트 절연막인 알루미늄 산화막의 유전상수가 일반 원자층 증착법을 사용하여 형성된 것 대비 우수하기 때문인 것으로 추정되었다. 또한 TFT 제조예에 따른 TFT의 이동도가 29.7 cm2/Vs 로 매우 우수한 것으로 나타났는데, 이 또한 도 11a 및 도 11b를 참조하여 설명한 바와 같이 알루미늄 산화막 제조예에 따라 가압식 원자층 증착법을 사용하여 형성된 게이트 절연막인 알루미늄 산화막의 표면 거칠기가 일반 원자층 증착법을 사용하여 형성된 것 대비 매우 낮기 때문에 채널층을 흐르는 전자가 채널층과 알루미늄 산화막 사이의 계면에서 산란되는 것이 억제되기 때문인 것으로 추정되었다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (17)

  1. 기판 상에 게이트 전극, 게이트 절연막, 채널층, 및 상기 채널층의 양측단부에 접속하는 소오스/드레인 전극들을 형성하되,
    상기 게이트 절연막을 형성하는 단계는, 기판을 챔버 내에 투입하고, 상기 챔버의 가스 유출구를 닫은 상태에서 상기 기판 상에 알루미늄 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 알루미늄 전구체를 상기 기판 표면 상에 흡착시키는 알루미늄 전구체 가압 도징 단계; 상기 알루미늄 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 알루미늄 전구체 퍼지 단계; 상기 알루미늄 전구체 퍼지 단계 후, 산화제를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 알루미늄 전구체와 반응시키는 산화제 공급 단계; 및 상기 산화제 공급 단계 후, 상기 챔버를 퍼지하는 산화제 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하여, 상기 기판 상에 알루미늄 산화막인 게이트 절연막을 형성하는 것이고,
    상기 알루미늄 산화막을 형성하는 챔버의 온도는 20 내지 150 ℃의 범위 내에 있고,
    상기 알루미늄 산화막은 8 내지 9.5의 유전상수(dielectric constant)를 갖도록 형성되고,
    상기 알루미늄 산화막은 1.5 Å이상 3 Å미만의 RMS(Root Mean Square)값을 나타내는 반도체 소자 제조방법.
  2. 청구항 1에 있어서,
    상기 게이트 절연막은 상기 기판 상에 상기 게이트 전극이 형성된 후, 상기 게이트 전극 상에 형성되고,
    상기 채널층은 상기 게이트 절연막 상에 형성되는 반도체 소자 제조방법.
  3. 청구항 2에 있어서,
    상기 채널층은 금속 산화물 채널층이고,
    상기 금속 산화물 채널층과 상기 알루미늄 산화막 사이에 계면이 형성된 반도체 소자 제조방법.
  4. 청구항 1에 있어서,
    상기 알루미늄 전구체는 캐리어 가스 없이 공급되고,
    상기 알루미늄 전구체 공급에 의해 증가된 챔버 내 반응압력은 100 mTorr 내지 10 Torr인 반도체 소자 제조방법.
  5. 청구항 1에 있어서,
    상기 알루미늄 전구체 가압 도징 단계와 상기 알루미늄 전구체 퍼지 단계는 알루미늄 전구체 서브 사이클에 포함되고,
    상기 산화제 공급 단계 전에, 상기 알루미늄 전구체 서브 사이클을 다수회 반복하고,
    상기 알루미늄 전구체 서브 사이클의 반복 횟수가 증가함에 따라 상기 알루미늄 전구체 가압 도징 단계에서의 반응압력이 점차 증가하는 반도체 소자 제조방법.
  6. 청구항 1에 있어서,
    상기 산화제 공급단계는
    상기 챔버의 가스 유출구를 닫은 상태에서 상기 산화제를 공급하여 상기 챔버 내 반응압력을 증가시킨 상태에서 진행하는 산화제 가압 도징 단계로 진행하는 반도체 소자 제조방법.
  7. 청구항 6에 있어서,
    상기 산화제 가압 도징 단계와 상기 산화제 퍼지 단계는 산화제 서브 사이클에 포함되고,
    상기 단위 사이클은 상기 산화제 서브 사이클을 연속하여 다수회 반복하는 것을 포함하고,
    상기 산화제 서브 사이클의 반복 횟수가 증가함에 따라 상기 산화제 가압 도징 단계에서의 반응압력이 점차 증가하는 반도체 소자 제조방법.
  8. 청구항 1에 있어서,
    상기 알루미늄 전구체는 트라이메틸알루미늄(trimethylaluminium, TMA)이고, 상기 산화제는 H2O인 반도체 소자 제조방법.
  9. 삭제
  10. 기판 상에 복수의 층간 절연막들과 복수의 제어 게이트막들을 교호적으로 적층하는 단계;
    상기 교호적으로 적층된 층간 절연막들과 제어 게이트막들을 관통하는 개구부를 형성하는 단계;
    상기 개구부의 측벽 상에 블로킹 절연막 및 전하 포획층을 차례로 형성하는 단계;
    상기 전하 포획층이 형성된 기판을 챔버 내에 투입하고, 상기 챔버의 가스 유출구를 닫은 상태에서 상기 기판 상에 알루미늄 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 알루미늄 전구체를 상기 기판 표면 상에 흡착시키는 알루미늄 전구체 가압 도징 단계; 상기 알루미늄 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 알루미늄 전구체 퍼지 단계; 상기 알루미늄 전구체 퍼지 단계 후, 산화제를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 알루미늄 전구체와 반응시키는 산화제 공급 단계; 및 상기 산화제 공급 단계 후, 상기 챔버를 퍼지하는 산화제 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하여, 상기 전하 포획층이 형성된 기판 상에 알루미늄 산화막인 터널 절연막을 형성하는 단계;
    상기 터널 절연막이 형성된 개구부의 측벽 상에 채널층을 형성하는 단계; 및
    상기 채널층이 형성된 개구부를 채우는 절연 기둥을 형성하는 단계를 포함하고,
    상기 알루미늄 산화막을 형성하는 챔버의 온도는 20 내지 150 ℃의 범위 내에 있고,
    상기 알루미늄 산화막은 8 내지 9.5의 유전상수(dielectric constant)를 갖도록 형성되고,
    상기 알루미늄 산화막은 1.5 Å이상 3 Å미만의 RMS(Root Mean Square)값을 나타내는 수직형 비휘발성 메모리 소자 제조방법.
  11. 청구항 10에 있어서,
    상기 채널층은 금속 산화물 채널층이고,
    상기 금속 산화물 채널층과 상기 알루미늄 산화막 사이에 계면이 형성된 수직형 비휘발성 메모리 소자 제조방법.
  12. 청구항 10에 있어서,
    상기 알루미늄 전구체는 캐리어 가스 없이 공급되고,
    상기 알루미늄 전구체 공급에 의해 증가된 챔버 내 반응압력은은 100 mTorr 내지 10 Torr인 수직형 비휘발성 메모리 소자 제조방법.
  13. 청구항 10에 있어서,
    상기 알루미늄 전구체 가압 도징 단계와 상기 알루미늄 전구체 퍼지 단계는 알루미늄 전구체 서브 사이클에 포함되고,
    상기 산화제 공급 단계 전에, 상기 알루미늄 전구체 서브 사이클을 다수회 반복하고,
    상기 알루미늄 전구체 서브 사이클의 반복 횟수가 증가함에 따라 상기 알루미늄 전구체 가압 도징 단계에서의 반응압력이 점차 증가하는 수직형 비휘발성 메모리 소자 제조방법.
  14. 청구항 10에 있어서,
    상기 산화제 공급단계는
    상기 챔버의 가스 유출구를 닫은 상태에서 상기 산화제를 공급하여 상기 챔버 내 반응압력을 증가시킨 상태에서 진행하는 산화제 가압 도징 단계로 진행하는 수직형 비휘발성 메모리 소자 제조방법.
  15. 청구항 14에 있어서,
    상기 산화제 가압 도징 단계와 상기 산화제 퍼지 단계는 산화제 서브 사이클에 포함되고,
    상기 단위 사이클은 상기 산화제 서브 사이클을 연속하여 다수회 반복하는 것을 포함하고,
    상기 산화제 서브 사이클의 반복 횟수가 증가함에 따라 상기 산화제 가압 도징 단계에서의 반응압력이 점차 증가하는 수직형 비휘발성 메모리 소자 제조방법.
  16. 청구항 10에 있어서,
    상기 알루미늄 전구체는 트라이메틸알루미늄(trimethylaluminium, TMA)이고, 상기 산화제는 H2O인 수직형 비휘발성 메모리 소자 제조방법.
  17. 삭제
KR1020200147548A 2020-11-06 2020-11-06 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법 KR102430533B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200147548A KR102430533B1 (ko) 2020-11-06 2020-11-06 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법
PCT/KR2020/015511 WO2022097790A1 (ko) 2020-11-06 2020-11-06 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200147548A KR102430533B1 (ko) 2020-11-06 2020-11-06 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20220062163A KR20220062163A (ko) 2022-05-16
KR102430533B1 true KR102430533B1 (ko) 2022-08-08

Family

ID=81456754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147548A KR102430533B1 (ko) 2020-11-06 2020-11-06 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법

Country Status (2)

Country Link
KR (1) KR102430533B1 (ko)
WO (1) WO2022097790A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820237B1 (ko) * 2016-04-29 2018-01-19 한양대학교 산학협력단 가압식 금속 단원자층 제조 방법, 금속 단원자층 구조체 및 가압식 금속 단원자층 제조 장치
US11532757B2 (en) * 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
TW202344708A (zh) * 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102076057B1 (ko) * 2018-07-30 2020-02-11 한양대학교 산학협력단 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Also Published As

Publication number Publication date
KR20220062163A (ko) 2022-05-16
WO2022097790A1 (ko) 2022-05-12

Similar Documents

Publication Publication Date Title
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
US7517750B2 (en) Flash memory devices having multilayered inter-gate dielectric layers including metal oxide layers and methods of manufacturing the same
JP2014507794A (ja) 薄膜トランジスタ及びその製造方法
US8829515B2 (en) Transistor having sulfur-doped zinc oxynitride channel layer and method of manufacturing the same
US11894396B2 (en) High-K dielectric materials comprising zirconium oxide utilized in display devices
US11732354B2 (en) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof
KR20150127122A (ko) 금속 옥사이드 ｔｆｔ 안정성 개선
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
KR102430533B1 (ko) 고유전율 알루미늄 산화막을 구비하는 반도체 소자 제조방법
KR101761804B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102436345B1 (ko) 인듐 산화물층을 채널층으로 포함하는 박막트랜지스터, 및 박막트랜지스터의 제조방법
KR102256554B1 (ko) 주석산화물층, 이를 채널층으로 포함하는 박막트랜지스터, 및 박막트랜지스터의 제조방법
KR101827514B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20200073130A (ko) P형 반도체층, p형 멀티레벨 소자, 및 p형 멀티레벨 소자의 제조방법
US11316048B2 (en) Tin oxide layer, TFT having the same as channel layer, and manufacturing method for the TFT
KR102509588B1 (ko) 이종접합 igzo 채널층을 구비하는 박막트랜지스터
KR102276295B1 (ko) 인듐 산화물 반도체층을 구비하는 멀티레벨 소자 및 멀티레벨 소자의 제조방법
KR20200073141A (ko) 양극성 멀티레벨 소자
JP2019212891A (ja) 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant