JP2017123473A - トランジスタの作製方法 - Google Patents

トランジスタの作製方法 Download PDF

Info

Publication number
JP2017123473A
JP2017123473A JP2017027242A JP2017027242A JP2017123473A JP 2017123473 A JP2017123473 A JP 2017123473A JP 2017027242 A JP2017027242 A JP 2017027242A JP 2017027242 A JP2017027242 A JP 2017027242A JP 2017123473 A JP2017123473 A JP 2017123473A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
electrode layer
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017027242A
Other languages
English (en)
Other versions
JP6423901B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017123473A publication Critical patent/JP2017123473A/ja
Application granted granted Critical
Publication of JP6423901B2 publication Critical patent/JP6423901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。半導体装置を歩留まりよく作製し、高生産
化を達成する。
【解決手段】ゲート電極層、ゲート絶縁膜、インジウムを含む酸化物半導体膜、ゲート電
極層と重畳する酸化物半導体膜上に接する絶縁層が順に積層され、酸化物半導体膜及び絶
縁層に接するソース電極層及びドレイン電極層が設けられたトランジスタを有する半導体
装置において、絶縁層表面における塩素濃度を１×１０１９／ｃｍ３以下とし、かつイン
ジウム濃度を２×１０１９／ｃｍ３以下とする。
【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス
酸化物（ＩＧＺＯ系アモルファス酸化物）からなる半導体層を用いたトランジスタが開示
されている（特許文献１参照）。
特開２０１１−１８１８０１号公報
ところで、酸化物半導体を用いたトランジスタを有する半導体装置において、高信頼性の
達成は、製品化にむけて重要事項である。
しかし、半導体装置は複雑な構造を有する複数の薄膜で構成されており、多種の材料、方
法及び工程で作製される。よって、用いられる作製工程に起因する、得られる半導体装置
の形状不良や電気特性の低下が生じる恐れがある。
このような問題に鑑み、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体
装置を提供することを課題の一とする。
また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することを課題の
一とする。
インジウムを含む酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた
、ボトムゲート構造のスタガ型トランジスタを有する半導体装置において、ソース電極層
及びドレイン電極層を形成するエッチング工程で生じる残差物（生じた残差物が飛散する
こと）により絶縁層表面及び該近傍が汚染されることを防止する。
ソース電極層及びドレイン電極層を形成するエッチング工程には塩素を含むガスを用いる
。しかし、塩素を含むガスにインジウムを含む酸化物半導体膜がさらされると、塩素を含
むガスとインジウムを含む酸化物半導体膜とが反応し残渣物が生じてしまう。さらに該残
渣物が飛散することによって、酸化物半導体膜上だけでない箇所にも該残渣物が存在して
しまう。特にソース電極層及びドレイン電極層間の絶縁層表面及び該近傍に存在する残渣
物は、リーク電流などトランジスタの電気特性の低下を招く要因となる。
残渣物には、例えば、インジウム又は塩素を含む化合物が含まれる。また、残渣物には、
酸化物半導体膜に含まれる他の金属元素（例えば、ガリウム、又は亜鉛）、塩素を含むガ
スに用いられる他の元素（例えばボロン）などが含まれる場合がある。
本明細書で開示する発明の構成の一形態は、ソース電極層及びドレイン電極層を形成後、
絶縁層表面及び該近傍におけるソース電極層及びドレイン電極層の間に存在する残渣物を
除去する工程を行う。除去工程は溶液による洗浄処理、又は希ガスを用いたプラズマ処理
によって行うことができる。例えば、希フッ酸溶液による洗浄処理、又はアルゴンを用い
たプラズマ処理などを好適に用いることができる。
本明細書で開示する発明の構成の他の一形態は、塩素を含むガスとインジウムを含む酸化
物半導体膜との反応を防止するため、塩素を含むガスのエッチング工程時にインジウムを
含む酸化物半導体膜を絶縁層又は導電膜で覆い、インジウムを含む酸化物半導体膜に塩素
を含むガスにさらされない構成とする。
絶縁層表面及び該近傍が残渣物により汚染されるのを防止できるため、ボトムゲート構造
のスタガ型トランジスタを有する半導体装置は、絶縁層表面における塩素濃度を１×１０
１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とし、かつインジウム濃度を
２×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とすることができる
。また、酸化物半導体膜における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×
１０１８／ｃｍ３以下）とすることができる。
従って、酸化物半導体膜を用いた安定した電気特性を有するトランジスタを含む信頼性の
高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく
作製し、高生産化を達成することができる。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層と、ゲート電極層
上にゲート絶縁膜と、ゲート絶縁膜上にインジウムを含む酸化物半導体膜と、ゲート電極
層と重畳する酸化物半導体膜上に接する絶縁層と、酸化物半導体膜及び絶縁層に接するソ
ース電極層及びドレイン電極層とを有し、絶縁層表面における塩素濃度は１×１０１９／
ｃｍ３以下であり、かつインジウム濃度は２×１０１９／ｃｍ３以下である半導体装置で
ある。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層と、ゲート電極層
上にゲート絶縁膜と、ゲート絶縁膜上にインジウムを含む酸化物半導体膜と、ゲート電極
層と重畳する酸化物半導体膜上に接する絶縁層と、酸化物半導体膜及び絶縁層に接するソ
ース電極層及びドレイン電極層とを有し、酸化物半導体膜における塩素濃度は１×１０１
９／ｃｍ３以下であり、絶縁層表面における塩素濃度は１×１０１９／ｃｍ３以下であり
、かつインジウム濃度は２×１０１９／ｃｍ３以下である半導体装置である。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層を形成し、ゲート
電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上にインジウムを含む酸化物半導体膜を
形成し、ゲート電極層と重畳する酸化物半導体膜上に接する絶縁層を形成し、酸化物半導
体膜及び絶縁層に接する導電膜を形成し、導電膜を、塩素を含むガスによりエッチングし
ソース電極層及びドレイン電極層を形成し、酸化物半導体膜及び絶縁層に残渣物除去工程
を行う半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層を形成し、ゲート
電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上にインジウムを含む酸化物半導体膜を
形成し、酸化物半導体膜を接して覆う絶縁層を形成し、絶縁層に酸化物半導体膜に達する
開口を形成し、絶縁層上に開口の内壁を覆って導電膜を形成し、導電膜を、塩素を含むガ
スによりエッチングし開口にソース電極層及びドレイン電極層を形成する半導体装置の作
製方法である。
また、酸化物半導体膜に水素若しくは水分を放出させる加熱処理（脱水化又は脱水素化処
理）を行ってもよい。また、酸化物半導体膜として結晶性酸化物半導体膜を用いる場合、
結晶化のための加熱処理を行ってもよい。
また、酸化物半導体膜に酸素の供給を行ってもよい。特に、脱水化又は脱水素化処理によ
って、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうお
それがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸
素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素を供給することが好ま
しい。酸化物半導体膜へ酸素を供給することにより、膜中の酸素欠損を補填することがで
きる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を酸化物半導体膜と
接して設けることによって、該酸化物絶縁膜から酸化物半導体膜へ酸素を供給することが
できる。上記構成において、脱水化又は脱水素化処理として加熱処理を行った酸化物半導
体膜及び酸化物絶縁膜を少なくとも一部が接した状態で加熱処理を行うことによって酸化
物半導体膜への酸素の供給を行ってもよい。
また、脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素（少なくとも、酸素ラジ
カル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよ
い。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョ
ンイオンインプランテーション法、プラズマ処理などを用いることができる。
さらに、好ましくはトランジスタに設けられる酸化物半導体膜は、酸化物半導体が結晶状
態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とすると
よい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。ある
いは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格
子間に酸素が存在する場合もある。
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し
、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型
（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物
半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですること
ができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因す
るトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減
することができる。
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する
半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジ
スタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば
、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、
コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電
気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成する。
半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す等価回路図及び断面図。 電子機器を示す図。 電子機器を示す図。 ＳＩＭＳ測定結果を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１及び図２を用
いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトラ
ンジスタを示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有す
る、デュアルゲート型でもよい。
図１（Ａ）及び図１（Ｂ）に示すトランジスタ４４０は、チャネル保護型（チャネルスト
ップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタとも
いうトランジスタの一例である。図１（Ａ）は平面図であり、図１（Ａ）中の一点鎖線Ｘ
１−Ｙ１で切断した断面が図１（Ｂ）に相当する。
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ４４０を含む半導
体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４
０１、ゲート絶縁膜４０２、インジウムを含む酸化物半導体膜４０３、絶縁層４１３、ソ
ース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
酸化物半導体膜４０３に接する絶縁層４１３は、ゲート電極層４０１と重畳する酸化物半
導体膜４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
チャネル形成領域上に重なる絶縁層４１３の断面形状、具体的には端部の断面形状（テー
パ角や膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる恐
れのある電界集中を緩和し、トランジスタ４４０のスイッチング特性の劣化を抑えること
ができる。
具体的には、チャネル形成領域上に重なる絶縁層４１３の断面形状は、台形または三角形
状とし、断面形状の下端部のテーパ角を６０°以下、好ましくは４５°以下、さらに好ま
しくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電
極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電
界集中を緩和することができる。
本実施の形態では、絶縁層４１３は中央の範囲Ｄより外側の端部はテーパ形状となってい
る。
また、チャネル形成領域上に重なる絶縁層４１３の膜厚は、０．３μｍ以下、好ましくは
５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピーク
を小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的
にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができ
る。
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を
含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物を用いたトランジ
スタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウ
ム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有する
ことが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好まし
い。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、
スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：
１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるい
はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性（
移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要
とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素
の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋
（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒ
ｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移
動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されて
いる算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面
から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
Figure 2017123473
ここで、指定面とは、粗さ計測の対象となる面であり、座標（（ｘ１，ｙ１，ｆ（ｘ１，
ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（
ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面
に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒ
ａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて
測定可能である。
ただし、本実施の形態で説明するトランジスタ４４０は、ボトムゲート型であるため、酸
化物半導体膜の下方には基板４００とゲート電極層４０１とゲート絶縁膜４０２が存在し
ている。従って、上記平坦な表面を得るためにゲート電極層４０１及びゲート絶縁膜４０
２を形成した後、ＣＭＰ処理などの平坦化処理を行ってもよい。また、基板全面を平坦化
することに限定されず、ゲート電極層４０１の側面と、絶縁層４１３の下端部との間隔を
十分に離すことで少なくともチャネル形成領域となる領域を上記平坦な表面に近づけるこ
とができる。トランジスタ４４０は、チャネル保護型であるため、絶縁層４１３のサイズ
によってチャネル形成領域のサイズ（Ｌ／Ｗ）が決定される。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置を用いて成膜してもよい。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａｂ面から劈開し、ａ−
ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離するこ
とがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板
に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である
。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ター
ゲットによって適宜変更すればよい。
図２（Ａ）乃至（Ｄ）にトランジスタ４４０を有する半導体装置の作製方法の一例を示す
。
まず、絶縁表面を有する基板４００上に絶縁膜４３６を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジス
タ４４０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジ
スタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可
撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４０
との間に剥離層を設けるとよい。
絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン
、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化
ガリウムなどの酸化物絶縁性材料、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、窒化酸化アルミニウムなどの窒化物絶縁性材料、又はこれらの混合材料を用いて形成す
ることができる。
絶縁膜４３６は、単層でも積層でもよい。
本実施の形態では絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍ
の窒化シリコン膜、及び膜厚１５０ｎｍの酸化シリコン膜の積層を用いる。
次に絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１
を形成する。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化
ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、
上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜
や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−
Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることがで
きる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の
仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性の一であるし
きい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現で
きる。
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する
。
次いで、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。
なお、ゲート絶縁膜４０２の被覆性を向上させるために、ゲート電極層４０１表面に平坦
化処理を行ってもよい。特にゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、
ゲート電極層４０１表面の平坦性が良好であることが好ましい。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４０２は、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シ
リコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を
用いて形成することができる。
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層
構造としても良い。
ゲート絶縁膜４０２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好
ましい。特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論比を超え
る量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４０２として、酸化シリコ
ン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を酸化物半導体膜４０
３と接して設けることによって、該ゲート絶縁膜４０２から酸化物半導体膜４０３へ酸素
を供給することができる。酸化物半導体膜４０３及びゲート絶縁膜４０２を少なくとも一
部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行
ってもよい。
酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することがで
きる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜４
０２の段差被覆性を考慮して形成することが好ましい。
本実施の形態では、高密度プラズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜
を形成する。
次に、ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなる
べく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッ
タリング装置の予備加熱室でゲート絶縁膜４０２が形成された基板を予備加熱し、基板及
びゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離し排気することが好まし
い。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
ゲート絶縁膜４０２において酸化物半導体膜４０３が接して形成される領域に、平坦化処
理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学
的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ
））、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素
１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く
含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量
が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパ
ッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸
化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１（＝１／３：１／３：１／３）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用い
る。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６
Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎ
ｍ／ｍｉｎである。
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着
型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純
物の濃度を低減できる。
また、ゲート絶縁膜４０２を大気に解放せずにゲート絶縁膜４０２と酸化物半導体膜４０
３を連続的に形成することが好ましい。ゲート絶縁膜４０２を大気に曝露せずにゲート絶
縁膜４０２と酸化物半導体膜４０３を連続して形成すると、ゲート絶縁膜４０２表面に水
素や水分などの不純物が吸着することを防止することができる。
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の
酸化物半導体膜に加工して形成することができる。
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチ
ングによってエッチング加工してもよい。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または
脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４
０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０
℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純
度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分
光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）
以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。ま
たは、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの
作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少して
しまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物
半導体膜４０３を高純度化及びＩ型（真性）化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜
形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼
ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される
前、膜状の酸化物半導体膜がゲート絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜４
０２に含まれる酸素が加熱処理によって放出されるのを防止することができるため好まし
い。
また、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、酸
素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給し
てもよい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を導入して膜中に酸素を
供給することによって、酸化物半導体膜４０３を高純度化、及びＩ型（真性）化すること
ができる。高純度化し、Ｉ型（真性）化した酸化物半導体膜４０３を有するトランジスタ
は、電気特性変動が抑制されており、電気的に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３に
直接導入してもよいし、ゲート絶縁膜４０２などの他の膜を通過して酸化物半導体膜４０
３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンド
ーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが
、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用
いることができる。
酸化物半導体膜４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましい
が、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜４０
３への酸素の導入は複数回行ってもよい。
次にゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に絶縁層
４１３を形成する（図２（Ａ）参照）。
絶縁層４１３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチング
により加工して形成することができる。絶縁層４１３として、代表的には酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム
膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、又は
窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
酸化物半導体膜４０３と接する絶縁層４１３（絶縁層４１３が積層構造であった場合、酸
化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜４０
３へ酸素を供給する供給源として好適に機能させることができる。
本実施の形態では、絶縁層４１３として、スパッタリング法により膜厚２００ｎｍの酸化
シリコン膜を形成する。酸化シリコン膜を選択的にエッチングして、断面形状が台形また
は三角形状であり、断面形状の下端部のテーパ角が６０°以下、好ましくは４５°以下、
さらに好ましくは３０°以下の絶縁層４１３を形成する。なお、絶縁層４１３の平面形状
は矩形である。なお、本実施の形態では、フォトリソグラフィ工程により酸化シリコン膜
上にレジストマスクを形成し、選択的にエッチングを行って絶縁層４１３の下端部のテー
パ角を約３０°とする。
絶縁層４１３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３０
０℃で１時間加熱処理を行う。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、及び絶縁層
４１３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）
となる導電膜４４５を形成する（図２（Ｂ）参照）。
導電膜４４５は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電
極層に用いる導電膜４４５としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ
から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チ
タン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ
、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属
膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜
）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導
電膜４４５としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物として
は酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化イ
ンジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―Ｚ
ｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができ
る。
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形
成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形
成する（図２（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した
後、レジストマスクを除去する。その結果、ドレイン電極層４０５ｂの端部は、絶縁層４
１３の上面または側面に位置し、ソース電極層４０５ａの端部は、絶縁層４１３の上面ま
たは側面に位置する。
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７
としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ
）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型
プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるよう
に、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電
力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎ
ｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用
いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウ
ム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５
ｂを形成する。
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチン
グした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチ
ング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を
用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａと
する。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：
１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧
力を２．０Ｐａとする。
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工
程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７にインジウムを含
む酸化物半導体膜４０３がさらされると、塩素を含むガス４４７とインジウムを含む酸化
物半導体膜４０３とが反応し、残渣物が生じてしまう。さらには、該残渣物が飛散するこ
とによりソース電極層４０５ａ及びドレイン電極層４０５ｂ間の絶縁層４１３表面及び該
近傍にも該残渣物が生じてしまう。ソース電極層４０５ａ及びドレイン電極層４０５ｂの
間の絶縁層４１３表面及び該近傍に存在する残渣物は、リーク電流などトランジスタ４４
０の電気特性の低下を招く要因となる。また、塩素を含むガスに含まれる塩素（塩素の他
、ガス中に含まれる元素も含む場合がある）が酸化物半導体膜４０３中に混入、又は付着
し、トランジスタ特性に悪影響を与える恐れがある。
残渣物には、例えば、インジウム及び塩素を含む化合物が含まれる。また、残渣物には、
酸化物半導体膜に含まれる他の金属元素（例えば、ガリウム、又は亜鉛）、塩素を含むガ
スに用いられる他の元素（例えばボロン）などが含まれる場合がある。
よって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成後、ソース電極層４０
５ａ及びドレイン電極層４０５ｂ間の絶縁層４１３表面及び該近傍に存在する残渣物を除
去する工程を行う。残渣物を除去する工程は溶液による洗浄処理、又は希ガスを用いたプ
ラズマ処理によって行うことができる。例えば、希フッ酸溶液による洗浄処理、又はアル
ゴンを用いたプラズマ処理などを好適に用いることができる。なお、残渣物を除去する工
程は、酸化物半導体膜４０３に混入、又は付着した塩素も除去する効果がある。
以上のように、残渣物を除去する工程を行うことによって、絶縁層４１３表面及び該近傍
、並びに酸化物半導体膜４０３が残渣物により汚染されるのを防止できるため、ボトムゲ
ート構造の逆スタガ型トランジスタであるトランジスタ４４０を有する半導体装置は、絶
縁層４１３表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８
／ｃｍ３以下）とし、かつインジウム濃度を２×１０１９／ｃｍ３以下（好ましくは５×
１０１８／ｃｍ３以下）とすることができる。また、酸化物半導体膜４０３における塩素
濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とすることが
できる。
以上の工程で、本実施の形態のトランジスタ４４０が作製される（図２（Ｄ）参照）。な
お、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成
してもよい。
保護絶縁膜は、絶縁層４１３と同様な材料及び方法を用いて形成することができる。例え
ば、ＣＶＤ法により酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁膜の形成
後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
また、保護絶縁膜として緻密性の高い無機絶縁膜を設けてもよい。例えば、保護絶縁膜と
してスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密
度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによっ
て、トランジスタ４４０に安定な電気特性を付与することができる。膜密度はラザフォー
ド後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅ
ｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏ
ｎ）によって測定することができる。
トランジスタ４４０上に設けられる保護絶縁膜として用いることのできる酸化アルミニウ
ム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（
ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、電気的特性の変動要因
となる水素、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構
成する主成分材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として
機能するため、用いるのが好ましい。
また、トランジスタ４４０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよ
い。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有
機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料
）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、平坦化絶縁膜を形成してもよい。
例えば、平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。ア
クリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形
成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時
間加熱処理を行う。
このように、トランジスタ４４０形成後、加熱処理を行ってもよい。また、加熱処理は複
数回行ってもよい。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４４０を
含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を
歩留まりよく作製し、高生産化を達成することができる。
図１１に、洗浄処理を行わずに作製したトランジスタにおける酸化物半導体膜中の塩素濃
度を測定した二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）の測定結果を示す。測定に用いたトランジスタは洗浄処理
が行われておらず、また酸化窒化シリコン膜からなる保護絶縁膜が設けられた他は本実施
の形態のトランジスタ４４０と等しい材料及び方法で作製したトランジスタである。なお
、チャネル保護膜として機能する絶縁層が形成されていない領域を測定した。測定は保護
絶縁膜の表面から深さ方向に行った。測定箇所は保護絶縁膜である酸化窒化シリコン膜（
膜厚４００ｎｍ）、酸化物半導体膜であるＩＧＺＯ膜、ゲート絶縁膜である酸化窒化シリ
コン膜が積層されていた。
図１１の測定結果より、酸化物半導体膜であるＩＧＺＯ膜中（界面近傍）の塩素濃度は１
×１０１９／ｃｍ３より高かったことがわかる。一方、ＩＧＺＯ膜直下にあるゲート絶縁
膜である酸化窒化シリコン膜中の塩素濃度は１×１０１６／ｃｍ３以下となっている。エ
ッチング工程後に作製される保護絶縁膜である酸化窒化シリコン膜中の塩素濃度も１×１
０１６／ｃｍ３付近を示している。特に、保護絶縁膜の作製等にて塩素を含むガスは用い
られておらず、また塩素の測定限界（バックグラウンド）は４×１０１６／ｃｍ３付近で
あることから、保護絶縁膜中の塩素濃度はＳＩＭＳの測定限界未満を示していると示唆さ
れる。これらの結果及び考察から、ＩＧＺＯ膜中の塩素濃度は明らかにゲート絶縁膜及び
保護絶縁膜中の塩素濃度よりも高く、洗浄工程を行っていない酸化物半導体膜には塩素を
含んでいることが示されている。更に本測定結果を考察すれば、洗浄工程を行うことで酸
化物半導体膜に付着している塩素が除去されることから、洗浄工程後の酸化物半導体膜中
の塩素濃度はＳＩＭＳにて１×１０１９／ｃｍ３より低くなることが当然に推察される。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図３及び図４
を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は
、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の
詳細な説明は省略する。
図３（Ａ）及び（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ
型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう
トランジスタの一例である。図３（Ａ）は平面図であり、図３（Ａ）中の一点鎖線Ｘ２−
Ｙ２で切断した断面が図３（Ｂ）に相当する。
チャネル長方向の断面図である図３（Ｂ）に示すように、トランジスタ４２０を含む半導
体装置は、絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ゲート電極層４
０１、ゲート絶縁膜４０２、インジウムを含む酸化物半導体膜４０３、絶縁層４２３、ソ
ース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
絶縁層４２３は、少なくともゲート電極層４０１と重畳するチャネル形成領域上を含めた
酸化物半導体膜４０３上に設けられており、チャネル保護膜として機能する。さらに、絶
縁層４２３は、酸化物半導体膜４０３に達し、かつソース電極層４０５ａ又はドレイン電
極層４０５ｂが内壁を覆うように設けられた開口を有している。従って、酸化物半導体膜
４０３の周縁部は、絶縁層４２３で覆われており、層間絶縁膜としても機能している。ゲ
ート配線とソース配線の交差部において、ゲート絶縁膜４０２だけでなく、絶縁層４２３
も層間絶縁膜として配置することで寄生容量を低減できる。
トランジスタ４２０において、酸化物半導体膜４０３は、絶縁層４２３、ソース電極層４
０５ａ、及びドレイン電極層４０５ｂに覆われる構成となっている。
チャネル形成領域上に重なる絶縁層４２３の断面形状、具体的には端部の断面形状（テー
パ角や膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる恐
れのある電界集中を緩和し、トランジスタ４２０のスイッチング特性の劣化を抑えること
ができる。
具体的には、チャネル形成領域上に重なる絶縁層４２３の断面形状は、台形または三角形
状とし、断面形状の下端部のテーパ角を６０°以下、好ましくは４５°以下、さらに好ま
しくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電
極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電
界集中を緩和することができる。
また、チャネル形成領域上に重なる絶縁層４２３の膜厚は、０．３μｍ以下、好ましくは
５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピーク
を小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的
にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができ
る。
図４（Ａ）乃至（Ｄ）にトランジスタ４２０を有する半導体装置の作製方法の一例を示す
。
絶縁表面を有する基板４００上に絶縁膜４３６を形成する。本実施の形態では絶縁膜４３
６としてプラズマＣＶＤ法を用いて形成する膜厚１００ｎｍの窒化シリコン膜、及び膜厚
１５０ｎｍの酸化シリコン膜の積層を用いる。
絶縁膜４３６上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形
成する。本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を
形成する。
ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、高密度プラ
ズマＣＶＤ法により膜厚２００ｎｍの酸化窒化シリコン膜を形成する。
ゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。本実施の形態において、酸化
物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリ
ング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。
本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）の
原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びア
ルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１
７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素
化）するための加熱処理を行ってもよい。本実施の形態では、加熱処理装置の一つである
電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１
時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
次に酸化物半導体膜４０３上に酸化物半導体膜４０３に達する開口４２５ａ、４２５ｂを
有する絶縁層４２３を形成する（図４（Ａ）参照）。
絶縁層４２３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチング
により加工して形成することができる。絶縁層４２３の開口４２５ａ、４２５ｂの内壁は
、テーパ形状を有している。
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャ
ネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、一部がチャネル保護
膜として機能する。
本実施の形態では、酸化物半導体膜４０３は、絶縁層４２３にチャネル形成領域を覆われ
る構成となっている。また、酸化物半導体膜４０３の端部も絶縁層４２３に覆われる。
本実施の形態では、絶縁層４２３として、スパッタリング法により膜厚２００ｎｍの酸化
シリコン膜を形成する。なお、本実施の形態では、断面における絶縁層４２３の下端部の
テーパ角は３０°とする。
絶縁層４２３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３０
０℃で１時間加熱処理を行う。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁層４２
３、及び開口４２５ａ、４２５ｂの内壁を覆って、ソース電極層及びドレイン電極層（こ
れと同じ層で形成される配線を含む）となる導電膜４４５を形成する（図４（Ｂ）参照）
。
フォトリソグラフィ工程により導電膜４４５上にレジストマスク４４８ａ、４４８ｂを形
成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形
成する（図４（Ｃ）参照）。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した
後、レジストマスクを除去する。
導電膜４４５のエッチングには、塩素を含むガス４４７を用いる。塩素を含むガス４４７
としては、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ
）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型
プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるよう
に、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電
力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜４４５としてスパッタリング法により形成された膜厚１００ｎ
ｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用
いる。導電膜４４５のエッチングは、ドライエッチング法により、チタン膜、アルミニウ
ム膜、チタン膜の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５
ｂを形成する。
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチン
グした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチ
ング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を
用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａと
する。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：
１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧
力を２．０Ｐａとする。
上記のようにソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するエッチング工
程には塩素を含むガス４４７を用いる。しかし、塩素を含むガス４４７にインジウムを含
む酸化物半導体膜４０３がさらされると、塩素を含むガス４４７とインジウムを含む酸化
物半導体膜４０３とが反応し、残渣物が生じてしまう。さらには、該残渣物が飛散するこ
とによりソース電極層４０５ａ及びドレイン電極層４０５ｂ間の絶縁層４２３表面及び該
近傍にも該残渣物が生じてしまう。ソース電極層４０５ａ及びドレイン電極層４０５ｂの
間の絶縁層４２３表面及び該近傍に存在する残渣物は、リーク電流などトランジスタ４２
０の電気特性の低下を招く要因となる。また、塩素を含むガスに含まれる塩素（塩素の他
、ガス中に含まれる元素も含む場合がある）が酸化物半導体膜４０３中に混入、又は付着
し、トランジスタ特性に悪影響を与える恐れがある。
残渣物には、例えば、インジウム又は塩素を含む化合物が含まれる。また、残渣物には、
酸化物半導体膜に含まれる他の金属元素（例えば、ガリウム、又は亜鉛）、塩素を含むガ
スに用いられる他の元素（例えばボロン）などが含まれる場合がある。
本実施の形態では、塩素を含むガス４４７を用いるエッチング工程時に、酸化物半導体膜
４０３は絶縁層４２３、及び開口４２５ａ、４２５ｂの内壁を覆って導電膜４４５が設け
られているため、酸化物半導体膜４０３に塩素を含むガス４４７にさらされない。よって
、塩素を含むガス４４７とインジウムを含む酸化物半導体膜４０３との反応が防止され、
残渣物の発生を防ぐことができる。
以上の工程で、本実施の形態のトランジスタ４２０が作製される（図４（Ｄ）参照）。
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に保護絶縁膜となる絶縁膜を形成して
もよい。
保護絶縁膜は、絶縁層４２３と同様な材料及び方法を用いて形成することができる。例え
ば、ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、保護絶縁
膜の形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理
を行う。
また、トランジスタ４２０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよ
い。
例えば、保護絶縁膜上に平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成
すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃
１時間）して形成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時
間加熱処理を行う。
以上のように、絶縁層４２３表面及び該近傍が残渣物により汚染されるのを防止できるた
め、ボトムゲート構造のスタガ型トランジスタであるトランジスタ４２０を有する半導体
装置は、絶縁層４２３表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５
×１０１８／ｃｍ３以下）とし、かつインジウム濃度を２×１０１９／ｃｍ３以下（好ま
しくは５×１０１８／ｃｍ３以下）とすることができる。また、酸化物半導体膜４０３が
塩素を含むガス４４７にさらされないため、酸化物半導体膜４０３における塩素濃度を１
×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とすることができる。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４２０を
含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を
歩留まりよく作製し、高生産化を達成することができる。
（実施の形態３）
実施の形態１又は実施の形態２に示したトランジスタを用いて表示機能を有する半導体装
置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の
一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成すること
ができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられ
る各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）、及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００
２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている
。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられ
ている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図
５（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）、及び図５（
Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又
は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
また図５（Ｂ）、及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一
部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装さ
れたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１又は実施の形態２に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝
度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌ
ｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用
によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図５乃至図７を用いて説明する。図７は、図５（Ｂ
）のＭ−Ｎにおける断面図に相当する。
図５及び図７で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０４０、４０１１のゲート電極層と同じ導電膜で形成されてい
る。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、び図７では、画素部４００２に含まれるトランジスタ４
０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
図７（Ａ）では、トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、図
７（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地
膜として機能する絶縁膜である。
トランジスタ４０４０、４０１１としては、実施の形態１又は実施の形態２で示したトラ
ンジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジス
タ４４０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０４０
、４０１１は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、
ボトムゲート構造のスタガ型トランジスタである。
実施の形態１で示したトランジスタ４４０と同様な構造を有するトランジスタ４０４０、
４０１１は、ソース電極層及びドレイン電極層を形成後、ソース電極層及びドレイン電極
層間の絶縁層表面及び該近傍に存在する残渣物を除去する工程を行う。除去工程は溶液に
よる洗浄処理、又は希ガスを用いたプラズマ処理によって行うことができる。例えば、希
フッ酸溶液による洗浄処理、又はアルゴンを用いたプラズマ処理などを好適に用いること
ができる。
また、トランジスタ４０４０、４０１１に実施の形態２に示すトランジスタ４２０と同様
な構造を適用してもよい。実施の形態２に示すトランジスタは、塩素を含むガスとインジ
ウムを含む酸化物半導体膜との反応を防止するため、塩素を含むガスのエッチング工程時
にインジウムを含む酸化物半導体膜を絶縁層又は導電膜で覆い、インジウムを含む酸化物
半導体膜に塩素を含むガスが照射されない構成である。よってチャネル保護膜として機能
する絶縁層が、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域上
を含めた酸化物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソース
電極層又はドレイン電極層が内壁を覆うように設けられた開口を有している。
絶縁層表面及び該近傍が残渣物により汚染されるのを防止できるため、トランジスタ４０
４０、４０１１は、絶縁層表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましく
は５×１０１８／ｃｍ３以下）とし、かつインジウム濃度を２×１０１９／ｃｍ３以下（
好ましくは５×１０１８／ｃｍ３以下）とすることができる。また、酸化物半導体膜にお
ける塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とす
ることができる。
従って、図５及び図７で示す本実施の形態の酸化物半導体膜を用いた安定した電気特性を
有するトランジスタ４０４０、４０１１を含む半導体装置として信頼性の高い半導体装置
を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製
し、高生産化を達成することができる。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる
位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重な
る位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトラ
ンジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層
は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０
Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０４０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは
接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していく
と、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶
及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー
相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー
及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することも
できる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配
向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビン
グ処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止すること
ができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表
示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは
、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する
恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー
相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレ
ッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果
移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なト
ランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動
回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわ
ち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要が
ないため、半導体装置の部品点数を削減することができる。また、画素部においても、高
速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有
機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図６（Ａ）（Ｂ）及び図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す
。
図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２
、及びＶ３−Ｗ３で切断した断面が図６（Ｂ）に相当する。なお、図６（Ａ）の平面図に
おいては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図６に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上に
、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジス
タ５１０は発光素子５４０と電気的に接続している。なお、図６は基板５００を通過して
発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態１又は実施の形態２で示したトランジスタを適
用することができる。本実施の形態では、実施の形態２で示したトランジスタ４２０と同
様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導
体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のスタガ
型トランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半
導体膜５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５
１３ａ、５１３ｂを含む。
実施の形態２で示したトランジスタ４２０と同様な構造を有するトランジスタ５１０は、
塩素を含むガスとインジウムを含む酸化物半導体膜５１２との反応を防止するため、塩素
を含むガスのエッチング工程時にインジウムを含む酸化物半導体膜５１２を絶縁層５０３
又はソース電極層又はドレイン電極層となる導電膜で覆い、インジウムを含む酸化物半導
体膜５１２に塩素を含むガスが照射されない構成である。よってチャネル保護膜として機
能する絶縁層５０３が、少なくともゲート電極層５１１ａ、５１１ｂと重畳する酸化物半
導体膜５１２のチャネル形成領域上を含めた酸化物半導体膜５１２上に設けられており、
さらに酸化物半導体膜５１２に達し、かつソース電極層又はドレイン電極層として機能す
る導電層５１３ａ、５１３ｂが内壁を覆うように設けられた開口を有している。
また、トランジスタ５１０に実施の形態１に示すトランジスタ４４０と同様な構造を適用
してもよい。トランジスタ５１０は、ソース電極層又はドレイン電極層として機能する導
電層５１３ａ、５１３ｂを形成後、ソース電極層又はドレイン電極層として機能する導電
層５１３ａ、５１３ｂの間の絶縁層５０３表面及び該近傍に存在する残渣物を除去する工
程を行う。除去工程は溶液による洗浄処理、又は希ガスを用いたプラズマ処理によって行
うことができる。例えば、希フッ酸溶液による洗浄処理、又はアルゴンを用いたプラズマ
処理などを好適に用いることができる。
絶縁層５０３表面及び該近傍が残渣物により汚染されるのを防止できるため、トランジス
タ５１０は、絶縁層５０３表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましく
は５×１０１８／ｃｍ３以下）とし、かつインジウム濃度を２×１０１９／ｃｍ３以下（
好ましくは５×１０１８／ｃｍ３以下）とすることができる。また、酸化物半導体膜５１
２における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下
）とすることができる。
従って、図６で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を有
するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供すること
ができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を
達成することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５
２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁
膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部で
あり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２
、及び絶縁層５０３を介して交差する。実施の形態２で示す構造であると、配線層交差部
５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁膜５０
２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導
電層５３３との間に生じる寄生容量を低減することができる。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍ
のチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅
薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４
が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィル
タ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦
化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積
層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ
５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開
口において、第１の電極層５４１及び導電層５１３ａとが接することによって電気的に接
続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設
けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸
化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感
光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いるこ
とができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有
彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光
性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化
し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図７（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４０
０２に設けられたトランジスタ４０４０と電気的に接続している。なお発光素子４５１３
の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構
造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに
合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光
性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の
側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるよ
うに構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２
の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護
膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる
。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように
、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止さ
れた空間には充填材４５１４が設けられ密封されている。このように外気に曝されないよ
うに気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂
フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミ
ド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレ
ンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分
散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセ
ル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するもの
である。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動し
ないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）と
する。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用
いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に
用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２
の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法で
ある。
なお、図５乃至図７において、第１の基板４００１、５００、第２の基板４００６として
は、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプ
ラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒ
ｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオ
ライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができ
る。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フ
ィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０
はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能するため、用いるのが
好ましい。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル、ポリイミド、
ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用い
ることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサ
ン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができ
る。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成して
もよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリン
グ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット
法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコータ
ー、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性
を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（
Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（
Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケ
ル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（
Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて
形成することができる。
本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１
は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜
を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導
電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高
分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導
電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば
、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその
誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若し
くはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１又は実施の形態２で示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態４）
実施の形態１又は実施の形態２に示したトランジスタを用いて、対象物の情報を読み取る
イメージセンサ機能を有する半導体装置を作製することができる。
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフォ
トセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図８（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１又
は実施の形態２に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタ
である。本実施の形態では、実施の形態１で示したトランジスタ４４０と同様な構造を有
するトランジスタを適用する例を示す。トランジスタ６４０は、酸化物半導体膜上にチャ
ネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のスタガ型トランジス
タである。
図８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に
示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能
するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオー
ド６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられてい
る。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けら
れている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３
３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６
４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６
ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極
層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５
は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０
２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ
））を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オ
フセット印刷等）等を用いて形成することができる。
絶縁膜６３１としては、無機絶縁膜、例えば、酸化シリコン層、酸化窒化シリコン層、酸
化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、
窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶
縁膜の単層、又は積層を用いることができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能するため、用いるのが
好ましい。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
実施の形態１で示したトランジスタ４４０と同様な構造を有するトランジスタ６４０は、
ソース電極層及びドレイン電極層を形成後、ソース電極層及びドレイン電極層間の絶縁層
表面及び該近傍に存在する残渣物を除去する工程を行う。除去工程は溶液による洗浄処理
、又は希ガスを用いたプラズマ処理によって行うことができる。例えば、希フッ酸溶液に
よる洗浄処理、又はアルゴンを用いたプラズマ処理などを好適に用いることができる。
また、トランジスタ６４０に実施の形態２に示すトランジスタ４２０と同様な構造を適用
してもよい。実施の形態２に示すトランジスタは、塩素を含むガスとインジウムを含む酸
化物半導体膜との反応を防止するため、塩素を含むガスのエッチング工程時にインジウム
を含む酸化物半導体膜を絶縁層又は導電膜で覆い、インジウムを含む酸化物半導体膜に塩
素を含むガスが照射されない構成である。よってチャネル保護膜として機能する絶縁層が
、少なくともゲート電極層と重畳する酸化物半導体膜のチャネル形成領域上を含めた酸化
物半導体膜上に設けられており、さらに酸化物半導体膜に達し、かつソース電極層又はド
レイン電極層が内壁を覆うように設けられた開口を有している。
絶縁層表面及び該近傍が残渣物により汚染されるのを防止できるため、トランジスタ６４
０は、絶縁層表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１
８／ｃｍ３以下）とし、かつインジウム濃度を２×１０１９／ｃｍ３以下（好ましくは５
×１０１８／ｃｍ３以下）とすることができる。また、酸化物半導体膜における塩素濃度
を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下）とすることができ
る。
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ
６４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導
体装置を歩留まりよく作製し、高生産化を達成することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図９に示す。
図９（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐
体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示する
ことが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示し
ている。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９００３に用いることが可能
であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態
３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ
入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図９（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、
筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示す
ることが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構
成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図９（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレ
ビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さら
にモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（
送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報
通信を行うことも可能である。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いる
ことが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与すること
ができる。
図９（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キー
ボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に
用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性
の高いコンピュータとすることが可能となる。
図１０（Ａ）及び図１０（Ｂ）は２つ折り可能なタブレット型端末である。図１０（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部
９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モー
ド切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
実施の形態１乃至４のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示され
た操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３
１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域
がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３
１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６
３１ａの全面にキーボード表示をさせてタッチパネルとし、表示部９６３１ｂを表示画面
として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替え指示部９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボード表示をすることができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。
また、図１０（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。
図１０（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１０（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１０（Ａ）及び図１０（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。
また、図１０（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１０（Ｃ
）にブロック図を示し説明する。図１０（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１０（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤ
Ｃコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽
電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６
３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６
３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６
３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。

Claims (5)

  1. ゲート電極と、酸化物半導体膜と、ソース電極層と、及びドレイン電極層と、を少なくとも有するトランジスタの作製方法であって、
    前記酸化物半導体膜はインジウムを有し、
    前記酸化物半導体膜上に接する導電膜を形成し、
    塩素を含むガスにより前記導電膜をエッチングして、前記ソース電極層及び前記ドレイン電極層を形成し、
    前記ソース電極層及び前記ドレイン電極層を形成後、プラズマ処理を行うことで、インジウム及び塩素を含む化合物を除去することを特徴とするトランジスタの作製方法。
  2. 請求項１において、
    前記プラズマ処理は、希ガスを用いたプラズマ処理であることを特徴するトランジスタの作製方法。
  3. ゲート電極と、酸化物半導体膜と、ソース電極層と、及びドレイン電極層と、を少なくとも有するトランジスタの作製方法であって、
    前記酸化物半導体膜はインジウムを有し、
    前記酸化物半導体膜上に接する導電膜を形成し、
    塩素を含むガスにより前記導電膜をエッチングして、前記ソース電極層及び前記ドレイン電極層を形成し、
    前記ソース電極層及び前記ドレイン電極層を形成後、溶液により洗浄処理を行うことで、インジウム及び塩素を含む化合物を除去することを特徴とするトランジスタの作製方法。
  4. 請求項３において、
    前記溶液はフッ酸溶液であることを特徴するトランジスタの作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記化合物を除去することで、前記化合物を除去する前よりも、前記酸化物半導体膜中の塩素濃度を低くすることを特徴とするトランジスタの作製方法。
JP2017027242A 2011-09-29 2017-02-16 トランジスタの作製方法 Active JP6423901B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011215441 2011-09-29
JP2011215441 2011-09-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012209915A Division JP6096452B2 (ja) 2011-09-29 2012-09-24 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2017123473A true JP2017123473A (ja) 2017-07-13
JP6423901B2 JP6423901B2 (ja) 2018-11-14

Family

ID=47991718

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012209915A Active JP6096452B2 (ja) 2011-09-29 2012-09-24 半導体装置の作製方法
JP2017027242A Active JP6423901B2 (ja) 2011-09-29 2017-02-16 トランジスタの作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012209915A Active JP6096452B2 (ja) 2011-09-29 2012-09-24 半導体装置の作製方法

Country Status (4)

Country Link
US (3) US8546181B2 (ja)
JP (2) JP6096452B2 (ja)
KR (3) KR101506303B1 (ja)
CN (2) CN107275411B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN102881654B (zh) * 2012-09-29 2016-03-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6457896B2 (ja) * 2015-07-09 2019-01-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP2017085093A (ja) 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6854600B2 (ja) * 2016-07-15 2021-04-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および基板載置台
CN106783896B (zh) * 2017-03-31 2020-01-10 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
JP2019121696A (ja) * 2018-01-05 2019-07-22 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
CN108346669B (zh) * 2018-02-01 2021-04-09 惠科股份有限公司 开关阵列基板及其制造方法
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN111244119A (zh) * 2019-12-13 2020-06-05 京东方科技集团股份有限公司 一种探测基板、其制作方法及平板探测器
WO2022114026A1 (ja) * 2020-11-30 2022-06-02 Ａｇｃ株式会社 透明電極基板及び太陽電池

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223691A (ja) * 1996-02-19 1997-08-26 Matsushita Electric Ind Co Ltd 配線形成方法
JP2009004787A (ja) * 2007-06-22 2009-01-08 Samsung Electronics Co Ltd Ｚｎ酸化物系薄膜トランジスタとその製造方法、及びＺｎ酸化物のエッチング溶液とその製造方法
JP2009081422A (ja) * 2007-09-03 2009-04-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法、及び表示装置の作製方法
JP2010097212A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2010251732A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2011139051A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001217423A (ja) 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100905052B1 (ko) * 2003-02-26 2009-06-30 엘지디스플레이 주식회사 몰리브덴/구리 배선의 제조 방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007300012A (ja) * 2006-05-02 2007-11-15 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062221A (ja) * 2008-09-01 2010-03-18 Sharp Corp 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101609557B1 (ko) 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101642620B1 (ko) 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20180028557A (ko) 2010-02-05 2018-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN105590964B (zh) * 2010-02-05 2019-01-04 株式会社半导体能源研究所 半导体装置
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223691A (ja) * 1996-02-19 1997-08-26 Matsushita Electric Ind Co Ltd 配線形成方法
JP2009004787A (ja) * 2007-06-22 2009-01-08 Samsung Electronics Co Ltd Ｚｎ酸化物系薄膜トランジスタとその製造方法、及びＺｎ酸化物のエッチング溶液とその製造方法
JP2009081422A (ja) * 2007-09-03 2009-04-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法、及び表示装置の作製方法
JP2010097212A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2010251732A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2011139051A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
US9159806B2 (en) 2015-10-13
CN103035735B (zh) 2017-06-06
US20130082252A1 (en) 2013-04-04
KR20130035188A (ko) 2013-04-08
JP6096452B2 (ja) 2017-03-15
JP2013084939A (ja) 2013-05-09
US20150380562A1 (en) 2015-12-31
CN103035735A (zh) 2013-04-10
KR101918642B1 (ko) 2018-11-14
KR20140048185A (ko) 2014-04-23
CN107275411B (zh) 2021-07-16
JP6423901B2 (ja) 2018-11-14
US9343585B2 (en) 2016-05-17
CN107275411A (zh) 2017-10-20
KR101997590B1 (ko) 2019-07-08
US20140017851A1 (en) 2014-01-16
KR20180122993A (ko) 2018-11-14
US8546181B2 (en) 2013-10-01
KR101506303B1 (ko) 2015-03-26

Similar Documents

Publication Publication Date Title
JP6423901B2 (ja) トランジスタの作製方法
JP7187602B2 (ja) 発光装置
JP6338640B2 (ja) 半導体装置の作製方法
JP6286512B2 (ja) 半導体装置の作製方法
JP6280977B2 (ja) 半導体装置
JP6226518B2 (ja) 半導体装置
JP6231743B2 (ja) 半導体装置の作製方法
JP6141002B2 (ja) 半導体装置の作製方法
JP2018139299A (ja) 半導体装置の作製方法
JP2019186581A (ja) 半導体装置の作製方法
JP2017108163A (ja) 半導体装置
JP6199583B2 (ja) 半導体装置
JP6317500B2 (ja) 半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法
JP6259575B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181019

R150 Certificate of patent or registration of utility model

Ref document number: 6423901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250