JP2017108178A - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP2017108178A JP2017108178A JP2017043730A JP2017043730A JP2017108178A JP 2017108178 A JP2017108178 A JP 2017108178A JP 2017043730 A JP2017043730 A JP 2017043730A JP 2017043730 A JP2017043730 A JP 2017043730A JP 2017108178 A JP2017108178 A JP 2017108178A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- line
- bit line
- word line
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【課題】従来のＤＲＡＭでは、ビット線をキャパシタとセルトランジスタの間に形成する
ため、構造が複雑であったり、回路の特性を犠牲にしたりする必要があり、集積化の面で
大きな障害となっている。
【解決手段】キャパシタの一方の電極をビット線に接続し、他方の電極をセルトランジス
タのドレインに接続する。また、セルトランジスタのソースは、ソース線に接続される。
この結果、例えば、スタック型キャパシタを採用する場合には、キャパシタの電極の一方
をビット線の一部とすることができる。ソース線は、半導体基板上に形成された不純物領
域や、ワード線に平行な配線を用いることができるので、構造が単純となる。
【選択図】図１
ため、構造が複雑であったり、回路の特性を犠牲にしたりする必要があり、集積化の面で
大きな障害となっている。
【解決手段】キャパシタの一方の電極をビット線に接続し、他方の電極をセルトランジス
タのドレインに接続する。また、セルトランジスタのソースは、ソース線に接続される。
この結果、例えば、スタック型キャパシタを採用する場合には、キャパシタの電極の一方
をビット線の一部とすることができる。ソース線は、半導体基板上に形成された不純物領
域や、ワード線に平行な配線を用いることができるので、構造が単純となる。
【選択図】図１
Description
本発明は、半導体を用いたメモリ装置に関する。
１つのトランジスタと１つのキャパシタを用いてメモリセルを形成するＤＲＡＭは、原理
的に無制限に書き込みでき、さらに、書き込み読み出しの速度も比較的高速でおこなえる
ため、多くの電子機器で使用されている。ＤＲＡＭは、各メモリセルのキャパシタに電荷
を蓄積することにより、データを記憶し、この電荷を放出することによりデータを読み出
す（特許文献１乃至６および非特許文献１参照）。
的に無制限に書き込みでき、さらに、書き込み読み出しの速度も比較的高速でおこなえる
ため、多くの電子機器で使用されている。ＤＲＡＭは、各メモリセルのキャパシタに電荷
を蓄積することにより、データを記憶し、この電荷を放出することによりデータを読み出
す（特許文献１乃至６および非特許文献１参照）。
ＤＲＡＭは、そのビット線とメモリセルの配置方式によりフォールデッドビット線型とオ
ープンビット線型に分類される。フォールデッドビット線型では、１つのメモリセルの面
積（セル面積）の最小値が８Ｆ２（ＦはＦｅａｔｕｒｅ Ｓｉｚｅ）であるのに対し、オ
ープンビット線型ではプレーナ型のトランジスタを用いた場合には６Ｆ２、垂直型のトラ
ンジスタを用いた場合には４Ｆ２まで縮小できるとされる。したがって、集積度の向上の
ために、オープンビット線型が採用されている。
ープンビット線型に分類される。フォールデッドビット線型では、１つのメモリセルの面
積（セル面積）の最小値が８Ｆ２（ＦはＦｅａｔｕｒｅ Ｓｉｚｅ）であるのに対し、オ
ープンビット線型ではプレーナ型のトランジスタを用いた場合には６Ｆ２、垂直型のトラ
ンジスタを用いた場合には４Ｆ２まで縮小できるとされる。したがって、集積度の向上の
ために、オープンビット線型が採用されている。
図２（Ａ）に従来のＤＲＡＭのメモリセルの回路図を示す。メモリセル２０１は、セルト
ランジスタ２０２、キャパシタ２０３を有し、セルトランジスタ２０２のゲートはワード
線２０４ａに接続する。また、セルトランジスタ２０２のドレインはビット線２０５に、
ソースはキャパシタ２０３の第１の電極（キャパシタ電極）に接続し、キャパシタ２０３
の第２の電極はソース線２０６に接続する。
ランジスタ２０２、キャパシタ２０３を有し、セルトランジスタ２０２のゲートはワード
線２０４ａに接続する。また、セルトランジスタ２０２のドレインはビット線２０５に、
ソースはキャパシタ２０３の第１の電極（キャパシタ電極）に接続し、キャパシタ２０３
の第２の電極はソース線２０６に接続する。
同じようなメモリセルがマトリクス状に形成され、メモリセル２０１に隣接するメモリセ
ルのセルトランジスタのゲートはワード線２０４ａに隣接するワード線２０４ｂに接続す
る。ワード線２０４ａおよびワード線２０４ｂとビット線２０５は交差する。
ルのセルトランジスタのゲートはワード線２０４ａに隣接するワード線２０４ｂに接続す
る。ワード線２０４ａおよびワード線２０４ｂとビット線２０５は交差する。
メモリセル２０１にデータを書き込むには、ワード線２０４ａの電位を制御して、セルト
ランジスタ２０２をオンとし、ビット線２０５の電位をデータに応じた値とすることによ
り、キャパシタ２０３を充電する。その後、ワード線２０４ａの電位を制御して、セルト
ランジスタ２０２をオフとする。このとき、セルトランジスタ２０２のソースとキャパシ
タ２０３の第１の電極の接続点（ストレージノードＳＮ）の電位はデータに応じた値とな
る。
ランジスタ２０２をオンとし、ビット線２０５の電位をデータに応じた値とすることによ
り、キャパシタ２０３を充電する。その後、ワード線２０４ａの電位を制御して、セルト
ランジスタ２０２をオフとする。このとき、セルトランジスタ２０２のソースとキャパシ
タ２０３の第１の電極の接続点（ストレージノードＳＮ）の電位はデータに応じた値とな
る。
また、メモリセル２０１からデータを読み出すには、ワード線２０４ａの電位を制御して
、セルトランジスタ２０２をオンとし、キャパシタ２０３に蓄積されていた電荷を、フロ
ーティング状態のビット線２０５に開放する。この際、ビット線２０５の電位がキャパシ
タ２０３に蓄積されていた電荷に応じて変動する。この変動を増幅することによりデータ
を読み出せる。
、セルトランジスタ２０２をオンとし、キャパシタ２０３に蓄積されていた電荷を、フロ
ーティング状態のビット線２０５に開放する。この際、ビット線２０５の電位がキャパシ
タ２０３に蓄積されていた電荷に応じて変動する。この変動を増幅することによりデータ
を読み出せる。
読み出し時のエラーを防ぐために、キャパシタ２０３の容量をセルトランジスタ２０２の
ゲート容量よりも十分に大きくすることが求められる。読み出し時には、ビット線２０５
はフローティング状態となっているが、この状態でセルトランジスタ２０２をオンとする
とセルトランジスタ２０２のゲート容量を介して、ワード線２０４ａとビット線２０５が
容量結合し、ビット線２０５の電位が変動する。
ゲート容量よりも十分に大きくすることが求められる。読み出し時には、ビット線２０５
はフローティング状態となっているが、この状態でセルトランジスタ２０２をオンとする
とセルトランジスタ２０２のゲート容量を介して、ワード線２０４ａとビット線２０５が
容量結合し、ビット線２０５の電位が変動する。
この電位の変動は、キャパシタ２０３の容量がセルトランジスタ２０２のゲート容量に比
較して小さい場合に顕著で、特に、キャパシタ２０３の容量がセルトランジスタ２０２の
ゲート容量の１０倍以下の場合では、データの読み出しのマージンが小さくなり、エラー
の原因となる。
較して小さい場合に顕著で、特に、キャパシタ２０３の容量がセルトランジスタ２０２の
ゲート容量の１０倍以下の場合では、データの読み出しのマージンが小さくなり、エラー
の原因となる。
図２（Ｂ）は、スタック型キャパシタを有するＤＲＡＭの断面を示す。ＤＲＡＭは、基板
２１１表面に設けられた素子分離領域２１２、不純物領域２１３ａ乃至不純物領域２１３
ｃ、ワード線２０４ａ、ワード線２０４ｂ、ビット線２０５、キャパシタ電極２１５ａ、
キャパシタ電極２１５ｂ、ソース線２０６（セルプレートとも言う）を有する。なお、ワ
ード線２０４ａ／ワード線２０４ｂとソース線２０６の間には層間絶縁物２１６を設ける
。
２１１表面に設けられた素子分離領域２１２、不純物領域２１３ａ乃至不純物領域２１３
ｃ、ワード線２０４ａ、ワード線２０４ｂ、ビット線２０５、キャパシタ電極２１５ａ、
キャパシタ電極２１５ｂ、ソース線２０６（セルプレートとも言う）を有する。なお、ワ
ード線２０４ａ／ワード線２０４ｂとソース線２０６の間には層間絶縁物２１６を設ける
。
ビット線２０５、キャパシタ電極２１５ａ、キャパシタ電極２１５ｂと不純物領域２１３
ｂ、不純物領域２１３ａ、不純物領域２１３ｃとは、それぞれ、接続電極２１４ｂ、接続
電極２１４ａ、接続電極２１４ｃを介して接続する。また、キャパシタ電極２１５ａ、キ
ャパシタ電極２１５ｂはソース線２０６との間でスタック型キャパシタを形成する。
ｂ、不純物領域２１３ａ、不純物領域２１３ｃとは、それぞれ、接続電極２１４ｂ、接続
電極２１４ａ、接続電極２１４ｃを介して接続する。また、キャパシタ電極２１５ａ、キ
ャパシタ電極２１５ｂはソース線２０６との間でスタック型キャパシタを形成する。
図２（Ａ）に示す回路を採用すると、キャパシタ２０３とビット線２０５をともにワード
線２０４ａおよびワード線２０４ｂの上方（基板と逆方向）に設ける必要があり、かつ、
ビット線２０５はワード線２０４ａおよびワード線２０４ｂと交差する必要がある。一方
、ビット線２０５はキャパシタとぶつからないように配置されなければならない。
線２０４ａおよびワード線２０４ｂの上方（基板と逆方向）に設ける必要があり、かつ、
ビット線２０５はワード線２０４ａおよびワード線２０４ｂと交差する必要がある。一方
、ビット線２０５はキャパシタとぶつからないように配置されなければならない。
そのため、オープンビット線型の構造を有する場合には、ビット線は、特許文献３に記載
されているように、スタック型キャパシタに接続する接続電極２１４ａや接続電極２１４
ｃの間を縫うように設ける必要がある。
されているように、スタック型キャパシタに接続する接続電極２１４ａや接続電極２１４
ｃの間を縫うように設ける必要がある。
それでも、フォールデッドビット線型では、セル面積が大きいため、ビット線の配置は容
易であったが、オープンビット線型の構造を有する場合には、セル面積が小さい分、ビッ
ト線を配置するためのキャパシタとキャパシタとの間隔も１Ｆまで狭まり、通常の回路配
置法ではビット線の配置が困難である。
易であったが、オープンビット線型の構造を有する場合には、セル面積が小さい分、ビッ
ト線を配置するためのキャパシタとキャパシタとの間隔も１Ｆまで狭まり、通常の回路配
置法ではビット線の配置が困難である。
例えば、プレーナ型トランジスタを用いる場合では、ビット線と素子形成領域のなす角度
約２９°というような設定しにくい角度で配置することが求められる。それでも、セル面
積は理想的な下限の６Ｆ２ではなく、６．２Ｆ２程度までしか縮小できていない。
約２９°というような設定しにくい角度で配置することが求められる。それでも、セル面
積は理想的な下限の６Ｆ２ではなく、６．２Ｆ２程度までしか縮小できていない。
また、垂直型のトランジスタを用いる場合には、ビット線を基板に埋め込む（すなわち、
基板に形成した不純物領域やその上に形成されたシリサイド等をビット線に使用する）が
、このようにして形成されたビット線は抵抗が高いため信号遅延や発熱が問題となる。
基板に形成した不純物領域やその上に形成されたシリサイド等をビット線に使用する）が
、このようにして形成されたビット線は抵抗が高いため信号遅延や発熱が問題となる。
ｈｔｔｐ：／／ｔｅｃｈｏｎ．ｎｉｋｋｅｉｂｐ．ｃｏ．ｊｐ／ａｒｔｉｃｌｅ／ＨＯＮＳＨＩ／２００７１２１９／１４４３９９／
本発明の一態様は、従来よりも構造が単純なＤＲＡＭその他の半導体装置とそのための駆
動方法を提供することを課題とする。また、本発明の一態様は、従来よりも集積度を高め
ることのできるＤＲＡＭその他の半導体装置とそのための駆動方法を提供することを課題
とする。また、本発明の一態様は、従来よりも作製工程の過程の少ないＤＲＡＭその他の
半導体装置とそのための駆動方法を提供することを課題とする。
動方法を提供することを課題とする。また、本発明の一態様は、従来よりも集積度を高め
ることのできるＤＲＡＭその他の半導体装置とそのための駆動方法を提供することを課題
とする。また、本発明の一態様は、従来よりも作製工程の過程の少ないＤＲＡＭその他の
半導体装置とそのための駆動方法を提供することを課題とする。
また、本発明の一態様は、新規な構造のメモリ装置あるいはその駆動方法を提供すること
を課題とする。特に消費電力を低減できるメモリ装置あるいはその駆動方法を提供するこ
とを課題とする。
を課題とする。特に消費電力を低減できるメモリ装置あるいはその駆動方法を提供するこ
とを課題とする。
以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。まず
、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと
呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。し
たがって、本明細書において、ソースとされている部分をドレインと読み替えることもで
きる。
、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと
呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。し
たがって、本明細書において、ソースとされている部分をドレインと読み替えることもで
きる。
さらに、本明細書においては、「接続する」と表現される場合であっても、現実の回路に
おいては、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば
、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数の
ＭＩＳＦＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線から
ゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場
合でも、「配線がゲートに接続する」という表現を用いることがある。
おいては、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば
、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数の
ＭＩＳＦＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線から
ゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場
合でも、「配線がゲートに接続する」という表現を用いることがある。
本発明の一態様は、１以上のビット線と１以上のワード線と１以上のメモリセルを有する
半導体メモリ装置であって、各メモリセルは、１以上のセルトランジスタと１以上のスタ
ック型のキャパシタを有し、各メモリセルのセルトランジスタの一のゲートとドレインと
ソースは、それぞれ、ワード線の一とキャパシタの一の電極の一とソース線に接続し、ビ
ット線はキャパシタの上に形成されることを特徴とする半導体メモリ装置である。
半導体メモリ装置であって、各メモリセルは、１以上のセルトランジスタと１以上のスタ
ック型のキャパシタを有し、各メモリセルのセルトランジスタの一のゲートとドレインと
ソースは、それぞれ、ワード線の一とキャパシタの一の電極の一とソース線に接続し、ビ
ット線はキャパシタの上に形成されることを特徴とする半導体メモリ装置である。
また、本発明の一態様は、１以上のビット線と１以上のワード線と１以上のメモリセルを
有する半導体メモリ装置であって、各メモリセルは、１以上のセルトランジスタと１以上
のスタック型のキャパシタを有し、各メモリセルのセルトランジスタの一のゲートとドレ
インとソースは、それぞれ、ワード線の一、キャパシタの一の電極の一、ソース線に接続
し、キャパシタの一の電極の他はビット線の一に接続し、ビット線はキャパシタの上に形
成されることを特徴とする半導体メモリ装置である。
有する半導体メモリ装置であって、各メモリセルは、１以上のセルトランジスタと１以上
のスタック型のキャパシタを有し、各メモリセルのセルトランジスタの一のゲートとドレ
インとソースは、それぞれ、ワード線の一、キャパシタの一の電極の一、ソース線に接続
し、キャパシタの一の電極の他はビット線の一に接続し、ビット線はキャパシタの上に形
成されることを特徴とする半導体メモリ装置である。
上記において、ソース線はワード線と平行に形成されていてもよい。その際、ソース線は
ビット線に平行な配線と接続してもよい。また、上記において、１つのビット線に接続す
るメモリセル数は２０乃至１０００としてもよい。
ビット線に平行な配線と接続してもよい。また、上記において、１つのビット線に接続す
るメモリセル数は２０乃至１０００としてもよい。
上記において、メモリセルのキャパシタの容量は、セルトランジスタのゲート容量の１倍
乃至１０倍としてもよい。その際には、セルトランジスタのオフ抵抗は１×１０１８Ω以
上とすることが好ましい。
乃至１０倍としてもよい。その際には、セルトランジスタのオフ抵抗は１×１０１８Ω以
上とすることが好ましい。
また、本発明の一態様は、上記の半導体メモリ装置において、ソース線の電位を、データ
の読み出し中、保存中、書き込み中で一定に保つ半導体メモリ装置の駆動方法である。
の読み出し中、保存中、書き込み中で一定に保つ半導体メモリ装置の駆動方法である。
また、本発明の一態様は、上記の半導体メモリ装置において、一のデータの書き込み直後
と他のデータの書き込み直後とでセルトランジスタの一のドレインおよびソースの電位が
不変である半導体メモリ装置の駆動方法である。
と他のデータの書き込み直後とでセルトランジスタの一のドレインおよびソースの電位が
不変である半導体メモリ装置の駆動方法である。
本発明の一態様の半導体メモリ装置の例とその駆動方法を説明することにより本発明の効
果を説明する。なお、本発明の効果は、実施の形態でより詳細に説明される。
果を説明する。なお、本発明の効果は、実施の形態でより詳細に説明される。
本発明の一態様の半導体メモリ装置のメモリセルの回路図の一例は、図１（Ａ）に示され
る。すなわち、メモリセル１０１は、１つのセルトランジスタ１０２と１つのキャパシタ
１０３とを有し、セルトランジスタ１０２のゲートはワード線１０４ａに接続し、セルト
ランジスタのソースはソース線１０６に接続する。また、キャパシタ１０３の第１の電極
はセルトランジスタ１０２のドレインと接続する。このノードをストレージノードＳＮと
いう。また、キャパシタ１０３の第２の電極はビット線１０５と接続する。
る。すなわち、メモリセル１０１は、１つのセルトランジスタ１０２と１つのキャパシタ
１０３とを有し、セルトランジスタ１０２のゲートはワード線１０４ａに接続し、セルト
ランジスタのソースはソース線１０６に接続する。また、キャパシタ１０３の第１の電極
はセルトランジスタ１０２のドレインと接続する。このノードをストレージノードＳＮと
いう。また、キャパシタ１０３の第２の電極はビット線１０５と接続する。
メモリセル１０１に隣接するメモリセルも同様な構造を有し、そのセルトランジスタのゲ
ートはワード線１０４ａに隣接するワード線１０４ｂに接続する。また、図１（Ａ）では
、ソース線１０６がビット線１０５と平行に配置されているが、それに限らず、回路配置
の都合でワード線１０４ａに平行に配置してもよい。
ートはワード線１０４ａに隣接するワード線１０４ｂに接続する。また、図１（Ａ）では
、ソース線１０６がビット線１０５と平行に配置されているが、それに限らず、回路配置
の都合でワード線１０４ａに平行に配置してもよい。
実際のメモリセルにおいては、キャパシタ１０３以外に寄生容量が存在する。このうち本
発明で重要なものは、図１（Ｂ）に示すように、ビット線１０５に接続する第１の寄生容
量１０７と、ストレージノードＳＮに接続する第２の寄生容量１０８である。キャパシタ
１０３、第１の寄生容量１０７、第２の寄生容量１０８の容量をそれぞれＣ１、Ｃ２、Ｃ
３とする。これらの詳細について以下に検討する。
発明で重要なものは、図１（Ｂ）に示すように、ビット線１０５に接続する第１の寄生容
量１０７と、ストレージノードＳＮに接続する第２の寄生容量１０８である。キャパシタ
１０３、第１の寄生容量１０７、第２の寄生容量１０８の容量をそれぞれＣ１、Ｃ２、Ｃ
３とする。これらの詳細について以下に検討する。
図３は、ビット線１０５に複数のメモリセルが接続している状態を示す。図３ではトラン
ジスタがオンであるときには、トランジスタの記号に○印を重ねて表記し、オフであると
きには×印を重ねて表記する。セルトランジスタがオンであるメモリセルでは、第２の寄
生容量は回路に現れない。
ジスタがオンであるときには、トランジスタの記号に○印を重ねて表記し、オフであると
きには×印を重ねて表記する。セルトランジスタがオンであるメモリセルでは、第２の寄
生容量は回路に現れない。
一方、その他のメモリセルでは、セルトランジスタはオフであるので、キャパシタと第２
の寄生容量の直列の寄生容量が回路上に現れる。１つのメモリセルでは、その合成容量が
Ｃ１＊Ｃ３／（Ｃ１＋Ｃ３）である。Ｃ３＜＜Ｃ１であれば、この合成容量はＣ３と近似
できる。
の寄生容量の直列の寄生容量が回路上に現れる。１つのメモリセルでは、その合成容量が
Ｃ１＊Ｃ３／（Ｃ１＋Ｃ３）である。Ｃ３＜＜Ｃ１であれば、この合成容量はＣ３と近似
できる。
キャパシタの構造にもよるが、スタック型キャパシタの場合、第２の寄生容量の大きな要
因はキャパシタ１０３間に生じる容量である。そして、キャパシタが高くなると、対向す
る面積も比例して大きくなるので、一般に、第２の寄生容量の容量Ｃ３はキャパシタ１０
３の容量Ｃ１に比例する。通常、隣接するキャパシタ１０３間に生じる容量はキャパシタ
１０３の容量Ｃ１の１％乃至１０％である。
因はキャパシタ１０３間に生じる容量である。そして、キャパシタが高くなると、対向す
る面積も比例して大きくなるので、一般に、第２の寄生容量の容量Ｃ３はキャパシタ１０
３の容量Ｃ１に比例する。通常、隣接するキャパシタ１０３間に生じる容量はキャパシタ
１０３の容量Ｃ１の１％乃至１０％である。
なお、上記の合成容量を１つのビット線で総計するとその影響を無視できない場合もある
。１つのビット線にｎ個のメモリセルが接続しているとすれば、ビット線１０５に現れる
容量は、第１の寄生容量を含めて
Ｃ４＝Ｃ２＋（ｎ−１）＊Ｃ１＊Ｃ３／（Ｃ１＋Ｃ３）（式１）
である。例えば、ｎ＝１０００、Ｃ１がＣ３の５０倍である場合には、この式の第２項は
、Ｃ１の約２０倍となるので、十分な考慮が必要である。これは、データの読み出しの際
のビット線電位の変動に関わるからである。
。１つのビット線にｎ個のメモリセルが接続しているとすれば、ビット線１０５に現れる
容量は、第１の寄生容量を含めて
Ｃ４＝Ｃ２＋（ｎ−１）＊Ｃ１＊Ｃ３／（Ｃ１＋Ｃ３）（式１）
である。例えば、ｎ＝１０００、Ｃ１がＣ３の５０倍である場合には、この式の第２項は
、Ｃ１の約２０倍となるので、十分な考慮が必要である。これは、データの読み出しの際
のビット線電位の変動に関わるからである。
従来のＤＲＡＭの場合と同様に、本発明の一態様の半導体メモリ装置においても、データ
の読み出しはビット線の電位の変動を利用する。そして、その変動は、上記の容量Ｃ１と
容量Ｃ４の比率Ｃ１／Ｃ４が大きいほど大きくなる。一般に、比率Ｃ１／Ｃ４が１／１０
より小さくなると、読み出し時にエラーが発生する。
の読み出しはビット線の電位の変動を利用する。そして、その変動は、上記の容量Ｃ１と
容量Ｃ４の比率Ｃ１／Ｃ４が大きいほど大きくなる。一般に、比率Ｃ１／Ｃ４が１／１０
より小さくなると、読み出し時にエラーが発生する。
本発明の一態様では、容量Ｃ１と容量Ｃ３の比率Ｃ１／Ｃ３によって１つのビット線に接
続できるメモリセルの数の上限を設定できる。例えば、比率Ｃ１／Ｃ３が５０であれば、
式１の第２項は
１／５１＊（ｎ−１）＊Ｃ１（式２）
である。式２がＣ１の１０倍以下であることが必要であるので、ｎは５１１以下であるこ
とが最低限求められる。Ｃ２の値によってはｎはより小さくなる。
続できるメモリセルの数の上限を設定できる。例えば、比率Ｃ１／Ｃ３が５０であれば、
式１の第２項は
１／５１＊（ｎ−１）＊Ｃ１（式２）
である。式２がＣ１の１０倍以下であることが必要であるので、ｎは５１１以下であるこ
とが最低限求められる。Ｃ２の値によってはｎはより小さくなる。
次に、図４を用いて図１（Ｂ）の回路構成を有するメモリセル１０１の書き込み方法、読
み出し方法の例について簡単に説明する。なお、理解を容易にするため、以下では電位等
について具体的な数値を例示するが本発明はそれらに限定されるものではない。
み出し方法の例について簡単に説明する。なお、理解を容易にするため、以下では電位等
について具体的な数値を例示するが本発明はそれらに限定されるものではない。
ここでは、データ”１”のときには、ビット線１０５の電位を＋１Ｖ、データ”０”のと
きには、０Ｖとする。また、セルトランジスタ１０２のソース（ソース線１０６に接続し
ている）の電位は＋１Ｖに固定されているものとする。
きには、０Ｖとする。また、セルトランジスタ１０２のソース（ソース線１０６に接続し
ている）の電位は＋１Ｖに固定されているものとする。
第１の寄生容量１０７の容量Ｃ２と第２の寄生容量１０８のＣ３の合成容量Ｃ４は、キャ
パシタ１０３の容量Ｃ１の４倍であるとする。なお、メモリセル１０１の第２の寄生容量
１０８の容量Ｃ３は、キャパシタ１０３の容量Ｃ１に比べて十分に小さいとする。そのた
め、ストレージノードＳＮの変動にほとんど関与しないので、ここでは表示しない。
パシタ１０３の容量Ｃ１の４倍であるとする。なお、メモリセル１０１の第２の寄生容量
１０８の容量Ｃ３は、キャパシタ１０３の容量Ｃ１に比べて十分に小さいとする。そのた
め、ストレージノードＳＮの変動にほとんど関与しないので、ここでは表示しない。
最初に、ワード線１０４ａの電位を制御して、セルトランジスタ１０２をオンとする。ま
た、ビット線１０５の電位を０Ｖとする。ストレージノードＳＮの電位は＋１Ｖである。
キャパシタ１０３の電極間に電位差が生じるため、キャパシタ１０３の第１の電極には、
それに応じた電荷が保持される（図４（Ａ）参照）。
た、ビット線１０５の電位を０Ｖとする。ストレージノードＳＮの電位は＋１Ｖである。
キャパシタ１０３の電極間に電位差が生じるため、キャパシタ１０３の第１の電極には、
それに応じた電荷が保持される（図４（Ａ）参照）。
その後、ワード線１０４ａの電位を制御して、セルトランジスタ１０２をオフとする。キ
ャパシタ１０３の第１の電極に保持されていた電荷はストレージノードＳＮに保持される
。以上により書き込みが終了する。この状態でたとえば、ビット線１０５の電位を０Ｖか
ら＋１Ｖに１Ｖだけ上昇させると、キャパシタ１０３を介して容量結合するため、ストレ
ージノードＳＮの電位は１Ｖだけ上昇して＋２Ｖとなる（図４（Ｂ）参照）。
ャパシタ１０３の第１の電極に保持されていた電荷はストレージノードＳＮに保持される
。以上により書き込みが終了する。この状態でたとえば、ビット線１０５の電位を０Ｖか
ら＋１Ｖに１Ｖだけ上昇させると、キャパシタ１０３を介して容量結合するため、ストレ
ージノードＳＮの電位は１Ｖだけ上昇して＋２Ｖとなる（図４（Ｂ）参照）。
同様に、ビット線１０５の電位が＋０．５Ｖ（すなわち、書き込み時のビット線の電位よ
り０．５Ｖ高い電位）とすると、ストレージノードＳＮの電位は＋１．５Ｖとなる（図４
（Ｃ）参照）。
り０．５Ｖ高い電位）とすると、ストレージノードＳＮの電位は＋１．５Ｖとなる（図４
（Ｃ）参照）。
その後、ビット線１０５をフローティングとする。さらに、ワード線１０４ａの電位を制
御して、セルトランジスタ１０２をオンとすると、ストレージノードＳＮの電位は＋１．
５Ｖから＋１Ｖに低下する。すると、キャパシタ１０３を介して容量結合しているビット
線１０５の電位も＋０．５Ｖから変動する。
御して、セルトランジスタ１０２をオンとすると、ストレージノードＳＮの電位は＋１．
５Ｖから＋１Ｖに低下する。すると、キャパシタ１０３を介して容量結合しているビット
線１０５の電位も＋０．５Ｖから変動する。
この場合、ビット線１０５には、第１の寄生容量１０７の容量Ｃ２と第２の寄生容量１０
８の容量Ｃ３の合成容量Ｃ４も接続しているため、ストレージノードＳＮの電位変動の一
部がビット線１０５の電位変動となる。容量Ｃ４がキャパシタ１０３の容量Ｃ１の４倍で
あることから、ビット線１０５の電位は、０．１Ｖ低下して、＋０．４Ｖとなる。この電
位の変動を増幅してデータを読み出せる。
８の容量Ｃ３の合成容量Ｃ４も接続しているため、ストレージノードＳＮの電位変動の一
部がビット線１０５の電位変動となる。容量Ｃ４がキャパシタ１０３の容量Ｃ１の４倍で
あることから、ビット線１０５の電位は、０．１Ｖ低下して、＋０．４Ｖとなる。この電
位の変動を増幅してデータを読み出せる。
以上は、データ”０”の書き込みと、その読み出しの場合であるが、データ”１”の書き
込みと読み出しであっても同様におこなうことができる。すなわち、従来のＤＲＡＭと同
様に読み出しや書き込みをおこなうことができる。また、以上では、メモリセル１０１の
第２の寄生容量１０８を無視したが、容量Ｃ３がキャパシタ１０３の容量Ｃ１の１０％以
下であれば、書き込み、読み出しにおいて何ら問題を生じない。
込みと読み出しであっても同様におこなうことができる。すなわち、従来のＤＲＡＭと同
様に読み出しや書き込みをおこなうことができる。また、以上では、メモリセル１０１の
第２の寄生容量１０８を無視したが、容量Ｃ３がキャパシタ１０３の容量Ｃ１の１０％以
下であれば、書き込み、読み出しにおいて何ら問題を生じない。
また、例えば、読み出しの際に、ビット線１０５がフローティングになるが、その状態に
おいて、セルトランジスタ１０２をオンとしても、ビット線１０５のノードとセルトラン
ジスタ１０２のドレインとは間にキャパシタ１０３が介在し、また、ストレージノードＳ
Ｎは定電位に固定されているため、読み出し時にビット線１０５の電位がワード線１０４
ａの電位の影響を受けることは原理的にはあり得ない。そのため、読み出し時のエラーが
低減できる。
おいて、セルトランジスタ１０２をオンとしても、ビット線１０５のノードとセルトラン
ジスタ１０２のドレインとは間にキャパシタ１０３が介在し、また、ストレージノードＳ
Ｎは定電位に固定されているため、読み出し時にビット線１０５の電位がワード線１０４
ａの電位の影響を受けることは原理的にはあり得ない。そのため、読み出し時のエラーが
低減できる。
特に、キャパシタ１０３の容量Ｃ１が、セルトランジスタ１０２のゲート容量の１倍乃至
１０倍というような容量の場合には、従来のＤＲＡＭでは得られない読み出し精度を実現
できる。キャパシタ１０３の容量を小さくすることは、書き込み時間を短縮する上で効果
がある。
１０倍というような容量の場合には、従来のＤＲＡＭでは得られない読み出し精度を実現
できる。キャパシタ１０３の容量を小さくすることは、書き込み時間を短縮する上で効果
がある。
なお、キャパシタ１０３（あるいはストレージノードＳＮ）に蓄積された電荷が放出し終
わるまでの時間は容量に比例し、セルトランジスタ１０２のオフ抵抗に比例する。したが
って、キャパシタ１０３の容量が小さな場合には、セルトランジスタ１０２のオフ抵抗を
それに応じて高くし、好ましくは１×１０１８Ω以上とすることが好ましい。例えば、オ
フ抵抗を１×１０２４Ω、キャパシタ１０３の容量Ｃ１を１ｆＦとすると１年以上、デー
タを書き換える必要がない。
わるまでの時間は容量に比例し、セルトランジスタ１０２のオフ抵抗に比例する。したが
って、キャパシタ１０３の容量が小さな場合には、セルトランジスタ１０２のオフ抵抗を
それに応じて高くし、好ましくは１×１０１８Ω以上とすることが好ましい。例えば、オ
フ抵抗を１×１０２４Ω、キャパシタ１０３の容量Ｃ１を１ｆＦとすると１年以上、デー
タを書き換える必要がない。
なお、例えば、スタック型キャパシタを採用する場合、本発明の一態様では、従来のＤＲ
ＡＭのメモリセルのソース線（例えば、図２のソース線２０６）に相当する配線をビット
線として採用することができる。該当する配線はワード線のはるか上方にあるので、これ
をワード線と交差するように配置することは容易である。
ＡＭのメモリセルのソース線（例えば、図２のソース線２０６）に相当する配線をビット
線として採用することができる。該当する配線はワード線のはるか上方にあるので、これ
をワード線と交差するように配置することは容易である。
また、本発明の一態様では、従来のＤＲＡＭのメモリセルのビット線（例えば、図２のビ
ット線２０５）をソース線として採用することができる。しかし、上記の説明でも明らか
なように、本発明の一態様では、ソース線の電位は、ワード線やビット線と何ら同期する
必要は無いので、ソース線はワード線やビット線と交差することが求められるわけではな
い。そのためソース線の配置は自由となる。たとえば、ソース線をワード線に平行に配置
することも可能である。そのため、回路設計の自由度が向上し、より集積化が可能である
。
ット線２０５）をソース線として採用することができる。しかし、上記の説明でも明らか
なように、本発明の一態様では、ソース線の電位は、ワード線やビット線と何ら同期する
必要は無いので、ソース線はワード線やビット線と交差することが求められるわけではな
い。そのためソース線の配置は自由となる。たとえば、ソース線をワード線に平行に配置
することも可能である。そのため、回路設計の自由度が向上し、より集積化が可能である
。
なお、ソース線をワード線に平行に配置する場合には、ソース線の電位をワード線の電位
と同期させること、ワード線の電位に応じて、ソース線の電位を変動させることがあって
もよい。
と同期させること、ワード線の電位に応じて、ソース線の電位を変動させることがあって
もよい。
なお、ソース線の電位の変動が極めて小さいのであれば、ソース線の単位長さあたりの抵
抗はビット線やワード線のより高くても差し支えない。例えば、ソース線の電位を固定す
るのであれば、上記の駆動方法から明らかなように、ソース線を移動する電荷は、主とし
てメモリセルのストレージノードに保持される電荷である。これに対し、ビット線を移動
する電荷はメモリセルのストレージノードに保持される電荷に加えて、ビット線の寄生容
量に蓄積される電荷も加わり、前者の数倍乃至１０倍となる。
抗はビット線やワード線のより高くても差し支えない。例えば、ソース線の電位を固定す
るのであれば、上記の駆動方法から明らかなように、ソース線を移動する電荷は、主とし
てメモリセルのストレージノードに保持される電荷である。これに対し、ビット線を移動
する電荷はメモリセルのストレージノードに保持される電荷に加えて、ビット線の寄生容
量に蓄積される電荷も加わり、前者の数倍乃至１０倍となる。
そのため、ソース線にはタングステンのように比較的、抵抗率の高い材料を用いることも
できる。また、一定の長さごとに、電位を供給する配線と接続してもよい。ここで用いる
電位を供給する配線はビット線と平行であると、集積度を上げることができる。
できる。また、一定の長さごとに、電位を供給する配線と接続してもよい。ここで用いる
電位を供給する配線はビット線と平行であると、集積度を上げることができる。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、スタック型キャパシタを有する半導体メモリ装置について図５を用い
て説明する。図５（Ａ）は半導体メモリ装置の一断面である。半導体メモリ装置は基板１
１１表面に設けられた素子分離領域１１２、不純物領域１１３ａ乃至不純物領域１１３ｃ
、ワード線１０４ａ、ワード線１０４ｂ、キャパシタ電極１１５ａ、キャパシタ電極１１
５ｂ、ビット線１０５、ソース線１０６を有する。なお、ビット線１０５はワード線１０
４ａおよびワード線１０４ｂと交差するように形成する。また、ワード線１０４ａ／ワー
ド線１０４ｂとビット線１０５の間には層間絶縁物１１６を設ける。
本実施の形態では、スタック型キャパシタを有する半導体メモリ装置について図５を用い
て説明する。図５（Ａ）は半導体メモリ装置の一断面である。半導体メモリ装置は基板１
１１表面に設けられた素子分離領域１１２、不純物領域１１３ａ乃至不純物領域１１３ｃ
、ワード線１０４ａ、ワード線１０４ｂ、キャパシタ電極１１５ａ、キャパシタ電極１１
５ｂ、ビット線１０５、ソース線１０６を有する。なお、ビット線１０５はワード線１０
４ａおよびワード線１０４ｂと交差するように形成する。また、ワード線１０４ａ／ワー
ド線１０４ｂとビット線１０５の間には層間絶縁物１１６を設ける。
キャパシタ電極１１５ａと不純物領域１１３ａ、ソース線１０６と不純物領域１１３ｂ、
キャパシタ電極１１５ｂと不純物領域１１３ｃは、それぞれ、接続電極１１４ａ、接続電
極１１４ｂ、接続電極１１４ｃを介して接続する。また、キャパシタ電極１１５ａ、キャ
パシタ電極１１５ｂはビット線１０５との間でスタック型キャパシタを形成する。また、
不純物領域１１３ｂは、接続電極１１４ｂを介して、ソース線１０６と接続する。ソース
線１０６はワード線１０４ａ、ワード線１０４ｂと平行して設けるとよい。
キャパシタ電極１１５ｂと不純物領域１１３ｃは、それぞれ、接続電極１１４ａ、接続電
極１１４ｂ、接続電極１１４ｃを介して接続する。また、キャパシタ電極１１５ａ、キャ
パシタ電極１１５ｂはビット線１０５との間でスタック型キャパシタを形成する。また、
不純物領域１１３ｂは、接続電極１１４ｂを介して、ソース線１０６と接続する。ソース
線１０６はワード線１０４ａ、ワード線１０４ｂと平行して設けるとよい。
図２（Ｂ）と図５（Ａ）を比較すれば明らかであるが、従来のＤＲＡＭで必要とされてい
たビット線２０５を設ける必要がないため、構造が単純化され、また、その結果、歩留ま
りや生産性が向上する。また、ビット線１０５はワード線１０４ａ、ワード線１０４ｂの
はるか上方にあり、ビット線１０５と１０４ａ、ワード線１０４ｂ（あるいはソース線１
０６）との寄生容量を低減することができる。
たビット線２０５を設ける必要がないため、構造が単純化され、また、その結果、歩留ま
りや生産性が向上する。また、ビット線１０５はワード線１０４ａ、ワード線１０４ｂの
はるか上方にあり、ビット線１０５と１０４ａ、ワード線１０４ｂ（あるいはソース線１
０６）との寄生容量を低減することができる。
図２に示すＤＲＡＭではワード線２０４ａ、ワード線２０４ｂと交差し、かつ、キャパシ
タ電極２１５ａ、キャパシタ電極２１５ｂの下にある配線（ビット線２０５）を配置する
ため、接続電極２１４ａ、接続電極２１４ｂ、接続電極２１４ｃを高く設ける（すなわち
、アスペクト比を高める）必要がある。
タ電極２１５ａ、キャパシタ電極２１５ｂの下にある配線（ビット線２０５）を配置する
ため、接続電極２１４ａ、接続電極２１４ｂ、接続電極２１４ｃを高く設ける（すなわち
、アスペクト比を高める）必要がある。
しかしながら、図５に示す半導体メモリ装置では、ワード線１０４ａ、ワード線１０４ｂ
と交差し、かつ、キャパシタ電極１１５ａ、キャパシタ電極１１５ｂの下にある配線が存
在しないため、接続電極１１４ａ、接続電極１１４ｂ、接続電極１１４ｃをより低く設け
ることができ（すなわち、アスペクト比を低下させることができ）、歩留まりが向上する
。
と交差し、かつ、キャパシタ電極１１５ａ、キャパシタ電極１１５ｂの下にある配線が存
在しないため、接続電極１１４ａ、接続電極１１４ｂ、接続電極１１４ｃをより低く設け
ることができ（すなわち、アスペクト比を低下させることができ）、歩留まりが向上する
。
なお、図２に示すＤＲＡＭのビット線２０５に相当する配線層には、ワード線１０４ａ、
ワード線１０４ｂに平行に配置されたソース線１０６が設けられる。これらの要因により
、本実施の形態の半導体メモリ装置のセル面積は最小で６Ｆ２とできる。
ワード線１０４ｂに平行に配置されたソース線１０６が設けられる。これらの要因により
、本実施の形態の半導体メモリ装置のセル面積は最小で６Ｆ２とできる。
図５（Ａ）に示される半導体メモリ装置を、図５（Ａ）の一点鎖線Ａ−Ｂで切断した断面
の模式図を図５（Ｂ）に示す。メモリセル１０１は不純物領域１１３ａを有し、接続電極
１１４ａが設けられる。また、不純物領域１１３ａと不純物領域１１３ｂの間にはワード
線１０４ａが設けられる。
の模式図を図５（Ｂ）に示す。メモリセル１０１は不純物領域１１３ａを有し、接続電極
１１４ａが設けられる。また、不純物領域１１３ａと不純物領域１１３ｂの間にはワード
線１０４ａが設けられる。
なお、メモリセル１０１に隣接するメモリセルは不純物領域１１３ｃを有し、接続電極１
１４ｃが設けられ、不純物領域１１３ｂと不純物領域１１３ｃの間にはワード線１０４ｂ
が設けられる。さらに、ワード線１０４ａとワード線１０４ｂの間には、不純物領域１１
３ｂに接続するソース線１０６が設けられる。
１４ｃが設けられ、不純物領域１１３ｂと不純物領域１１３ｃの間にはワード線１０４ｂ
が設けられる。さらに、ワード線１０４ａとワード線１０４ｂの間には、不純物領域１１
３ｂに接続するソース線１０６が設けられる。
なお、ソース線１０６は上述のようにビット線に比べると抵抗が低くてもよい。配線の抵
抗が低いと、その電位を安定させる時間が短縮でき、書き込みや読み出しの操作を高速化
できる。ソース線１０６の抵抗を十分に低くするためには、例えば、図６に示すような回
路構成を採用するとよい。
抗が低いと、その電位を安定させる時間が短縮でき、書き込みや読み出しの操作を高速化
できる。ソース線１０６の抵抗を十分に低くするためには、例えば、図６に示すような回
路構成を採用するとよい。
図６はワード線１０４＿１乃至ワード線１０４＿４とビット線１０５＿１乃至ビット線１
０５＿６、およびワード線に平行に設けられたソース線１０６＿１／２およびソース線１
０６＿３／４を有する半導体メモリ装置の回路図である。
０５＿６、およびワード線に平行に設けられたソース線１０６＿１／２およびソース線１
０６＿３／４を有する半導体メモリ装置の回路図である。
この回路において、ビット線に平行な電位供給配線１０９＿１および電位供給配線１０９
＿２を設ける。図６に示すように、ここでは、ビット線４本に１本の比率で設けるが、そ
の比率はこれに限られない。電位供給配線１０９＿１および電位供給配線１０９＿２は、
単位長さあたりの抵抗がビット線と同程度あるいはそれ以下であることが好ましい。
＿２を設ける。図６に示すように、ここでは、ビット線４本に１本の比率で設けるが、そ
の比率はこれに限られない。電位供給配線１０９＿１および電位供給配線１０９＿２は、
単位長さあたりの抵抗がビット線と同程度あるいはそれ以下であることが好ましい。
そして、電位供給配線１０９＿１および電位供給配線１０９＿２は、ソース線１０６＿１
／２およびソース線１０６＿３／４と接続し、適切な固定電位に保たれる。その結果、ソ
ース線１０６＿１／２およびソース線１０６＿３／４の電位を速やかに安定させることが
できる。
／２およびソース線１０６＿３／４と接続し、適切な固定電位に保たれる。その結果、ソ
ース線１０６＿１／２およびソース線１０６＿３／４の電位を速やかに安定させることが
できる。
（実施の形態２）
本実施の形態では、スタック型キャパシタを有する半導体メモリ装置について図７を用い
て説明する。図７（Ａ）は半導体メモリ装置の一断面である。半導体メモリ装置は基板１
１１表面に設けられた素子分離領域１１２、不純物領域１１３ａ乃至不純物領域１１３ｃ
、ワード線１０４ａ、ワード線１０４ｂ、キャパシタ電極１１５ａ、キャパシタ電極１１
５ｂ、ビット線１０５を有する。なお、ビット線１０５はワード線１０４ａおよびワード
線１０４ｂと交差するように形成する。また、ワード線１０４ａ／ワード線１０４ｂとビ
ット線１０５の間には層間絶縁物１１６を設ける。
本実施の形態では、スタック型キャパシタを有する半導体メモリ装置について図７を用い
て説明する。図７（Ａ）は半導体メモリ装置の一断面である。半導体メモリ装置は基板１
１１表面に設けられた素子分離領域１１２、不純物領域１１３ａ乃至不純物領域１１３ｃ
、ワード線１０４ａ、ワード線１０４ｂ、キャパシタ電極１１５ａ、キャパシタ電極１１
５ｂ、ビット線１０５を有する。なお、ビット線１０５はワード線１０４ａおよびワード
線１０４ｂと交差するように形成する。また、ワード線１０４ａ／ワード線１０４ｂとビ
ット線１０５の間には層間絶縁物１１６を設ける。
キャパシタ電極１１５ａと不純物領域１１３ａ、キャパシタ電極１１５ｂと不純物領域１
１３ｃは、それぞれ、接続電極１１４ａ、接続電極１１４ｃを介して接続する。また、キ
ャパシタ電極１１５ａ、キャパシタ電極１１５ｂはビット線１０５との間でスタック型キ
ャパシタを形成する。また、不純物領域１１３ｂはソース線としても機能する。
１３ｃは、それぞれ、接続電極１１４ａ、接続電極１１４ｃを介して接続する。また、キ
ャパシタ電極１１５ａ、キャパシタ電極１１５ｂはビット線１０５との間でスタック型キ
ャパシタを形成する。また、不純物領域１１３ｂはソース線としても機能する。
図２（Ｂ）と図７（Ａ）を比較すれば明らかであるが、従来のＤＲＡＭで必要とされてい
たビット線２０５および接続電極２１４ｂを設ける必要がないため、構造が単純化され、
また、その結果、作製工程も少なくなり、生産性が向上する。また、本実施の形態の半導
体メモリ装置のセル面積は最小で６Ｆ２とできる。
たビット線２０５および接続電極２１４ｂを設ける必要がないため、構造が単純化され、
また、その結果、作製工程も少なくなり、生産性が向上する。また、本実施の形態の半導
体メモリ装置のセル面積は最小で６Ｆ２とできる。
本実施の形態の半導体メモリ装置は図５に示す半導体メモリ装置のソース線１０６を取り
払い、構造を単純化したものである。特に、ワード線１０４ａとワード線１０４ｂの間の
ソース線１０６がなくなったため、ワード線１０４ａおよびワード線１０４ｂの寄生容量
が減少する。
払い、構造を単純化したものである。特に、ワード線１０４ａとワード線１０４ｂの間の
ソース線１０６がなくなったため、ワード線１０４ａおよびワード線１０４ｂの寄生容量
が減少する。
図７（Ａ）に示される半導体メモリ装置を、図７（Ａ）の一点鎖線Ａ−Ｂで切断した断面
の模式図を図７（Ｂ）に示す。メモリセル１０１は不純物領域１１３ａを有し、接続電極
１１４ａが設けられる。また、不純物領域１１３ａと不純物領域１１３ｂの間にはワード
線１０４ａが設けられる。
の模式図を図７（Ｂ）に示す。メモリセル１０１は不純物領域１１３ａを有し、接続電極
１１４ａが設けられる。また、不純物領域１１３ａと不純物領域１１３ｂの間にはワード
線１０４ａが設けられる。
なお、メモリセル１０１に隣接するメモリセルは不純物領域１１３ｃを有し、接続電極１
１４ｃが設けられ、不純物領域１１３ｂと不純物領域１１３ｃの間にはワード線１０４ｂ
が設けられる。不純物領域１１３ｂはワード線１０４ａおよびワード線１０４ｂと平行な
方向に延在する。
１４ｃが設けられ、不純物領域１１３ｂと不純物領域１１３ｃの間にはワード線１０４ｂ
が設けられる。不純物領域１１３ｂはワード線１０４ａおよびワード線１０４ｂと平行な
方向に延在する。
不純物領域１１３ｂをソース線として用いるため、より抵抗が低いほうが好ましい。その
ために、不純物領域１１３ｂの表面には、公知のサリサイド（Ｓｅｌｆ−ａｌｉｇｎｅｄ
ｓｉｌｉｃｉｄｅ）技術を用いてシリサイドを形成するとよい。
ために、不純物領域１１３ｂの表面には、公知のサリサイド（Ｓｅｌｆ−ａｌｉｇｎｅｄ
ｓｉｌｉｃｉｄｅ）技術を用いてシリサイドを形成するとよい。
また、図６で示したビット線と平行に形成される電位供給配線と一定間隔で接続する構造
としてもよい。なお、本実施の形態で示す構造を実施の形態１で示す構造と組み合わせて
もよく、その場合には、ソース線１０６（あるいはそれに相当する配線）の抵抗をより低
減できる。
としてもよい。なお、本実施の形態で示す構造を実施の形態１で示す構造と組み合わせて
もよく、その場合には、ソース線１０６（あるいはそれに相当する配線）の抵抗をより低
減できる。
（実施の形態３）
本実施の形態では、縦チャネル型トランジスタを用いて、セル面積を４Ｆ２（Ｆは最小加
工寸法）とした半導体メモリ装置の作製について、図８乃至図１２を用いて概略を説明す
る。なお、図８（Ａ）は４つのメモリセルとその周辺を上方より見た様子を、図８（Ｂ）
は図８（Ａ）の一点鎖線Ｃ−Ｄでの断面を、図８（Ｃ）は図８（Ａ）の一点鎖線Ａ−Ｂで
の断面を示す。また、図８（Ｄ）は、周辺回路部のトランジスタの断面を示す。図９乃至
図１１においても同様である。また、図１２（Ａ）は図８（Ａ）の一点鎖線Ａ−Ｂでの断
面を示し、図１２（Ｂ）は図８（Ａ）の一点鎖線Ｃ−Ｄでの断面を示し、図１２（Ｃ）は
周辺回路部のトランジスタの断面を示す。
本実施の形態では、縦チャネル型トランジスタを用いて、セル面積を４Ｆ２（Ｆは最小加
工寸法）とした半導体メモリ装置の作製について、図８乃至図１２を用いて概略を説明す
る。なお、図８（Ａ）は４つのメモリセルとその周辺を上方より見た様子を、図８（Ｂ）
は図８（Ａ）の一点鎖線Ｃ−Ｄでの断面を、図８（Ｃ）は図８（Ａ）の一点鎖線Ａ−Ｂで
の断面を示す。また、図８（Ｄ）は、周辺回路部のトランジスタの断面を示す。図９乃至
図１１においても同様である。また、図１２（Ａ）は図８（Ａ）の一点鎖線Ａ−Ｂでの断
面を示し、図１２（Ｂ）は図８（Ａ）の一点鎖線Ｃ−Ｄでの断面を示し、図１２（Ｃ）は
周辺回路部のトランジスタの断面を示す。
＜図８＞
シリコン等の半導体よりなる基板３０１の表面に素子分離領域３０２を形成する。この後
、基板３０１を深くエッチングする必要から、素子分離領域３０２は、通常の半導体装置
の場合よりも深く形成することが求められる。さらに、マスク３０３を形成する。
シリコン等の半導体よりなる基板３０１の表面に素子分離領域３０２を形成する。この後
、基板３０１を深くエッチングする必要から、素子分離領域３０２は、通常の半導体装置
の場合よりも深く形成することが求められる。さらに、マスク３０３を形成する。
＜図９＞
基板３０１および素子分離領域３０２をエッチングする。この結果、マスク３０３で覆わ
れていた部分はピラー３０４となる。なお、このエッチング工程では、基板３０１および
素子分離領域３０２のエッチングレートが異なるため、図に示すように、その境界付近で
は段差が生じることがある。
基板３０１および素子分離領域３０２をエッチングする。この結果、マスク３０３で覆わ
れていた部分はピラー３０４となる。なお、このエッチング工程では、基板３０１および
素子分離領域３０２のエッチングレートが異なるため、図に示すように、その境界付近で
は段差が生じることがある。
＜図１０＞
ゲート絶縁物３０５を形成し、周辺回路部にゲート配線３０６を形成し（図１０（Ｄ）参
照）、ドーピングをおこなう。この結果、メモリセルにおいて、ピラー３０４の頂上部に
上部不純物領域３０７ａが、ピラー３０４以外の部分に下部不純物領域３０７ｂが、周辺
回路部に周辺回路不純物領域３０７ｃが形成される。
ゲート絶縁物３０５を形成し、周辺回路部にゲート配線３０６を形成し（図１０（Ｄ）参
照）、ドーピングをおこなう。この結果、メモリセルにおいて、ピラー３０４の頂上部に
上部不純物領域３０７ａが、ピラー３０４以外の部分に下部不純物領域３０７ｂが、周辺
回路部に周辺回路不純物領域３０７ｃが形成される。
＜図１１＞
ワード線として機能する第１配線３０８を形成する。図では第１配線３０８を素子分離領
域３０２（すなわち、下部不純物領域３０７ｂ）と交差するように設けるが、その他の方
向に設けてもよい。例えば、素子分離領域３０２と平行に設けてもよい。
ワード線として機能する第１配線３０８を形成する。図では第１配線３０８を素子分離領
域３０２（すなわち、下部不純物領域３０７ｂ）と交差するように設けるが、その他の方
向に設けてもよい。例えば、素子分離領域３０２と平行に設けてもよい。
＜図１２＞
層間絶縁物３１１中あるいはその上に接続電極３０９、キャパシタ３１０、第２配線３１
２ａ、第２配線３１２ｂ等を形成する。第２配線３１２ｂは周辺回路部の配線となる。第
２配線３１２ａは、第１配線３０８と交差するように形成するとビット線として機能させ
ることができる。その際には、下部不純物領域３０７ｂをソース線として機能させればよ
い。
層間絶縁物３１１中あるいはその上に接続電極３０９、キャパシタ３１０、第２配線３１
２ａ、第２配線３１２ｂ等を形成する。第２配線３１２ｂは周辺回路部の配線となる。第
２配線３１２ａは、第１配線３０８と交差するように形成するとビット線として機能させ
ることができる。その際には、下部不純物領域３０７ｂをソース線として機能させればよ
い。
本実施の形態では、ソース線として機能する下部不純物領域３０７ｂがビット線として機
能する第２配線３１２ａと平行に配置される。そのため、理想的には、特許文献２に記載
されているように、第２配線３１２ａの電位にあわせて、下部不純物領域３０７ｂの電位
を変動させることもできる。しかしながら、下部不純物領域３０７ｂは線幅も十分でなく
、抵抗率も金属材料に比較すると高いため、現実的にはそのような駆動方法は実現できな
い。
能する第２配線３１２ａと平行に配置される。そのため、理想的には、特許文献２に記載
されているように、第２配線３１２ａの電位にあわせて、下部不純物領域３０７ｂの電位
を変動させることもできる。しかしながら、下部不純物領域３０７ｂは線幅も十分でなく
、抵抗率も金属材料に比較すると高いため、現実的にはそのような駆動方法は実現できな
い。
（実施の形態４）
本実施の形態では、半導体メモリ装置の作製について、図１３乃至図１７を用いて概略を
説明する。なお、図１３（Ａ）は４つのメモリセルとその周辺を上方より見た様子を、図
１３（Ｂ）は図１３（Ａ）の一点鎖線Ｃ−Ｄでの断面を、図１３（Ｃ）は図８（Ａ）の一
点鎖線Ａ−Ｂでの断面を示す。また、図１３（Ｄ）は、周辺回路部のトランジスタの断面
を示す。図１４乃至図１６においても同様である。また、図１７（Ａ）は図１３（Ａ）の
一点鎖線Ａ−Ｂでの断面を示し、図１７（Ｂ）は図１３（Ａ）の一点鎖線Ｃ−Ｄでの断面
を示し、図１７（Ｃ）は周辺回路部のトランジスタの断面を示す。
本実施の形態では、半導体メモリ装置の作製について、図１３乃至図１７を用いて概略を
説明する。なお、図１３（Ａ）は４つのメモリセルとその周辺を上方より見た様子を、図
１３（Ｂ）は図１３（Ａ）の一点鎖線Ｃ−Ｄでの断面を、図１３（Ｃ）は図８（Ａ）の一
点鎖線Ａ−Ｂでの断面を示す。また、図１３（Ｄ）は、周辺回路部のトランジスタの断面
を示す。図１４乃至図１６においても同様である。また、図１７（Ａ）は図１３（Ａ）の
一点鎖線Ａ−Ｂでの断面を示し、図１７（Ｂ）は図１３（Ａ）の一点鎖線Ｃ−Ｄでの断面
を示し、図１７（Ｃ）は周辺回路部のトランジスタの断面を示す。
＜図１３＞
シリコン等の半導体よりなる基板３０１の表面に素子分離領域３０２を形成する。素子分
離領域３０２は本実施の形態では、通常の半導体装置の場合と同程度の深さに形成すれば
よい。また、メモリセル領域には形成しなくてもよい。さらに、マスク３０３を形成する
。マスク３０３は周辺回路部のほとんどの部分を覆うように形成するとよい。
シリコン等の半導体よりなる基板３０１の表面に素子分離領域３０２を形成する。素子分
離領域３０２は本実施の形態では、通常の半導体装置の場合と同程度の深さに形成すれば
よい。また、メモリセル領域には形成しなくてもよい。さらに、マスク３０３を形成する
。マスク３０３は周辺回路部のほとんどの部分を覆うように形成するとよい。
＜図１４＞
基板３０１をエッチングする。この結果、メモリセル領域のマスク３０３で覆われていた
部分はピラー３０４となる。なお、メモリセル領域には素子分離領域３０２はなく、また
周辺回路部はマスク３０３で覆われているためエッチングされないので、実施の形態３の
ような段差が生じにくい。このため、絶縁膜（特にゲート絶縁物）の絶縁不良を防ぐこと
ができる。
基板３０１をエッチングする。この結果、メモリセル領域のマスク３０３で覆われていた
部分はピラー３０４となる。なお、メモリセル領域には素子分離領域３０２はなく、また
周辺回路部はマスク３０３で覆われているためエッチングされないので、実施の形態３の
ような段差が生じにくい。このため、絶縁膜（特にゲート絶縁物）の絶縁不良を防ぐこと
ができる。
＜図１５＞
ゲート絶縁物３０５を形成した後、第１配線３０８ａおよび第１配線３０８ｂを形成する
。これらは同一材料で同一工程で形成するとよい。第１配線３０８ａはワード線として機
能し、第１配線３０８ｂは周辺回路部のゲート配線として機能する。実施の形態３と異な
り、周辺回路部のゲート配線とワード線を同時に形成できるので作製工程が少なくなる。
ゲート絶縁物３０５を形成した後、第１配線３０８ａおよび第１配線３０８ｂを形成する
。これらは同一材料で同一工程で形成するとよい。第１配線３０８ａはワード線として機
能し、第１配線３０８ｂは周辺回路部のゲート配線として機能する。実施の形態３と異な
り、周辺回路部のゲート配線とワード線を同時に形成できるので作製工程が少なくなる。
＜図１６＞
ドーピングをおこなう。この結果、メモリセルにおいて、ピラー３０４の頂上部に上部不
純物領域３０７ａが、ピラー３０４以外の部分に下部不純物領域３０７ｂが、周辺回路部
に周辺回路不純物領域３０７ｃが形成される。下部不純物領域３０７ｂはソース線として
用いることができる。なお、図から明らかなように、ソース線（下部不純物領域３０７ｂ
）はワード線（第１配線３０８ａ）と平行に形成される。
ドーピングをおこなう。この結果、メモリセルにおいて、ピラー３０４の頂上部に上部不
純物領域３０７ａが、ピラー３０４以外の部分に下部不純物領域３０７ｂが、周辺回路部
に周辺回路不純物領域３０７ｃが形成される。下部不純物領域３０７ｂはソース線として
用いることができる。なお、図から明らかなように、ソース線（下部不純物領域３０７ｂ
）はワード線（第１配線３０８ａ）と平行に形成される。
実施の形態３の下部不純物領域は、ピラーの部分で幅が狭められている部分があったが、
本実施の形態の下部不純物領域３０７ｂは幅が一定であり、ソース線として使用した場合
の抵抗を下げることができる。
本実施の形態の下部不純物領域３０７ｂは幅が一定であり、ソース線として使用した場合
の抵抗を下げることができる。
これらの不純物領域のうち、下部不純物領域３０７ｂおよび周辺回路不純物領域３０７ｃ
は、第１配線３０８ａおよび第１配線３０８ｂによって自己整合的に形成できる。そのた
め、実施の形態３よりも第１配線と下部不純物領域の重なりが小さくなる。第１配線がト
ランジスタのゲートであるので、トランジスタのチャネルを長くすることができ、短チャ
ネル効果を抑制して、トランジスタの特性を向上させることができる。
は、第１配線３０８ａおよび第１配線３０８ｂによって自己整合的に形成できる。そのた
め、実施の形態３よりも第１配線と下部不純物領域の重なりが小さくなる。第１配線がト
ランジスタのゲートであるので、トランジスタのチャネルを長くすることができ、短チャ
ネル効果を抑制して、トランジスタの特性を向上させることができる。
＜図１７＞
層間絶縁物３１１中あるいはその上に接続電極３０９、キャパシタ３１０、第２配線３１
２ａ、第２配線３１２ｂ等を形成する。第２配線３１２ｂは周辺回路部の配線となる。第
２配線３１２ａは、第１配線３０８ａと交差するように形成し、ビット線として機能させ
る。
層間絶縁物３１１中あるいはその上に接続電極３０９、キャパシタ３１０、第２配線３１
２ａ、第２配線３１２ｂ等を形成する。第２配線３１２ｂは周辺回路部の配線となる。第
２配線３１２ａは、第１配線３０８ａと交差するように形成し、ビット線として機能させ
る。
（実施の形態５）
本実施の形態では、半導体メモリ装置の作製について、図１８乃至図２２を用いて概略を
説明する。なお、図１８（Ａ）は４つのメモリセルとその周辺を上方より見た様子を、図
１８（Ｂ）は図１８（Ａ）の一点鎖線Ｃ−Ｄでの断面を、図１８（Ｃ）は図８（Ａ）の一
点鎖線Ａ−Ｂでの断面を示す。また、図１８（Ｄ）は、周辺回路部のトランジスタの断面
を示す。図１９乃至図２１においても同様である。また、図２２（Ａ）は図１８（Ａ）の
一点鎖線Ａ−Ｂでの断面を示し、図２２（Ｂ）は図１８（Ａ）の一点鎖線Ｃ−Ｄでの断面
を示し、図２２（Ｃ）は周辺回路部のトランジスタの断面を示す。
本実施の形態では、半導体メモリ装置の作製について、図１８乃至図２２を用いて概略を
説明する。なお、図１８（Ａ）は４つのメモリセルとその周辺を上方より見た様子を、図
１８（Ｂ）は図１８（Ａ）の一点鎖線Ｃ−Ｄでの断面を、図１８（Ｃ）は図８（Ａ）の一
点鎖線Ａ−Ｂでの断面を示す。また、図１８（Ｄ）は、周辺回路部のトランジスタの断面
を示す。図１９乃至図２１においても同様である。また、図２２（Ａ）は図１８（Ａ）の
一点鎖線Ａ−Ｂでの断面を示し、図２２（Ｂ）は図１８（Ａ）の一点鎖線Ｃ−Ｄでの断面
を示し、図２２（Ｃ）は周辺回路部のトランジスタの断面を示す。
＜図１８＞
シリコン等の半導体よりなる基板３０１の表面に素子分離領域３０２を形成する。素子分
離領域３０２は本実施の形態では、通常の半導体装置の場合と同程度の深さに形成すれば
よい。また、メモリセル領域には形成しなくてもよい。さらに、マスク３０３を形成する
。マスク３０３は周辺回路部のほとんどの部分を覆うように形成するとよい。
シリコン等の半導体よりなる基板３０１の表面に素子分離領域３０２を形成する。素子分
離領域３０２は本実施の形態では、通常の半導体装置の場合と同程度の深さに形成すれば
よい。また、メモリセル領域には形成しなくてもよい。さらに、マスク３０３を形成する
。マスク３０３は周辺回路部のほとんどの部分を覆うように形成するとよい。
＜図１９＞
基板３０１および素子分離領域３０２をエッチングする。この結果、メモリセル領域のマ
スク３０３で覆われていた部分はピラー３０４となる。なお、メモリセル領域には素子分
離領域３０２はなく、また周辺回路部はマスク３０３で覆われているためエッチングされ
ないので、実施の形態３のような段差が生じにくい。
基板３０１および素子分離領域３０２をエッチングする。この結果、メモリセル領域のマ
スク３０３で覆われていた部分はピラー３０４となる。なお、メモリセル領域には素子分
離領域３０２はなく、また周辺回路部はマスク３０３で覆われているためエッチングされ
ないので、実施の形態３のような段差が生じにくい。
＜図２０＞
ゲート絶縁物３０５と周辺回路部にゲート配線３０６を形成した後、ドーピングをおこな
う。この結果、メモリセルにおいて、ピラー３０４の頂上部に上部不純物領域３０７ａが
、ピラー３０４以外の部分に下部不純物領域３０７ｂが、周辺回路部に周辺回路不純物領
域３０７ｃが形成される。下部不純物領域３０７ｂはソース線として用いることができる
。実施の形態３あるいは実施の形態４と異なり、本実施の形態の下部不純物領域３０７ｂ
は縦横に広がっているため十分に抵抗が低い。
ゲート絶縁物３０５と周辺回路部にゲート配線３０６を形成した後、ドーピングをおこな
う。この結果、メモリセルにおいて、ピラー３０４の頂上部に上部不純物領域３０７ａが
、ピラー３０４以外の部分に下部不純物領域３０７ｂが、周辺回路部に周辺回路不純物領
域３０７ｃが形成される。下部不純物領域３０７ｂはソース線として用いることができる
。実施の形態３あるいは実施の形態４と異なり、本実施の形態の下部不純物領域３０７ｂ
は縦横に広がっているため十分に抵抗が低い。
＜図２１＞
ワード線として機能する第１配線３０８を形成する。
ワード線として機能する第１配線３０８を形成する。
＜図２２＞
層間絶縁物３１１中あるいはその上に接続電極３０９、キャパシタ３１０、第２配線３１
２ａ、第２配線３１２ｂ等を形成する。第２配線３１２ｂは周辺回路部の配線となる。
第２配線３１２ａは、第１配線３０８ａと交差するように形成し、ビット線として機能さ
せる。
層間絶縁物３１１中あるいはその上に接続電極３０９、キャパシタ３１０、第２配線３１
２ａ、第２配線３１２ｂ等を形成する。第２配線３１２ｂは周辺回路部の配線となる。
第２配線３１２ａは、第１配線３０８ａと交差するように形成し、ビット線として機能さ
せる。
１０１ メモリセル
１０２ セルトランジスタ
１０３ キャパシタ
１０４ ワード線
１０４ａ ワード線
１０４ｂ ワード線
１０５ ビット線
１０６ ソース線
１０７ 第１の寄生容量
１０８ 第２の寄生容量
１０９ 電位供給配線
１１１ 基板
１１２ 素子分離領域
１１３ａ 不純物領域
１１３ｂ 不純物領域
１１３ｃ 不純物領域
１１４ａ 接続電極
１１４ｂ 接続電極
１１４ｃ 接続電極
１１５ａ キャパシタ電極
１１５ｂ キャパシタ電極
１１６ 層間絶縁物
２０１ メモリセル
２０２ セルトランジスタ
２０３ キャパシタ
２０４ａ ワード線
２０４ｂ ワード線
２０５ ビット線
２０６ ソース線
２１１ 基板
２１２ 素子分離領域
２１３ａ 不純物領域
２１３ｂ 不純物領域
２１３ｃ 不純物領域
２１４ａ 接続電極
２１４ｂ 接続電極
２１４ｃ 接続電極
２１５ａ キャパシタ電極
２１５ｂ キャパシタ電極
２１６ 層間絶縁物
３０１ 基板
３０２ 素子分離領域
３０３ マスク
３０４ ピラー
３０５ ゲート絶縁物
３０６ ゲート配線
３０７ａ 上部不純物領域
３０７ｂ 下部不純物領域
３０７ｃ 周辺回路不純物領域
３０８ 第１配線
３０８ａ 第１配線
３０８ｂ 第１配線
３０９ 接続電極
３１０ キャパシタ
３１１ 層間絶縁物
３１２ａ 第２配線
３１２ｂ 第２配線
ＳＮ ストレージノード
１０２ セルトランジスタ
１０３ キャパシタ
１０４ ワード線
１０４ａ ワード線
１０４ｂ ワード線
１０５ ビット線
１０６ ソース線
１０７ 第１の寄生容量
１０８ 第２の寄生容量
１０９ 電位供給配線
１１１ 基板
１１２ 素子分離領域
１１３ａ 不純物領域
１１３ｂ 不純物領域
１１３ｃ 不純物領域
１１４ａ 接続電極
１１４ｂ 接続電極
１１４ｃ 接続電極
１１５ａ キャパシタ電極
１１５ｂ キャパシタ電極
１１６ 層間絶縁物
２０１ メモリセル
２０２ セルトランジスタ
２０３ キャパシタ
２０４ａ ワード線
２０４ｂ ワード線
２０５ ビット線
２０６ ソース線
２１１ 基板
２１２ 素子分離領域
２１３ａ 不純物領域
２１３ｂ 不純物領域
２１３ｃ 不純物領域
２１４ａ 接続電極
２１４ｂ 接続電極
２１４ｃ 接続電極
２１５ａ キャパシタ電極
２１５ｂ キャパシタ電極
２１６ 層間絶縁物
３０１ 基板
３０２ 素子分離領域
３０３ マスク
３０４ ピラー
３０５ ゲート絶縁物
３０６ ゲート配線
３０７ａ 上部不純物領域
３０７ｂ 下部不純物領域
３０７ｃ 周辺回路不純物領域
３０８ 第１配線
３０８ａ 第１配線
３０８ｂ 第１配線
３０９ 接続電極
３１０ キャパシタ
３１１ 層間絶縁物
３１２ａ 第２配線
３１２ｂ 第２配線
ＳＮ ストレージノード
Claims (1)
- ビット線と、
ワード線と、
ソース線と、
トランジスタとキャパシタとを有するメモリセルと、
前記トランジスタのゲートは、前記ワード線と電気的に接続され、
前記トランジスタのドレインは、前記キャパシタの一方の電極と電気的に接続され、
前記トランジスタのソースは、前記ソース線と電気的に接続され、
前記ビット線は、前記キャパシタの上方に配置されていることを特徴とする半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011097821 | 2011-04-26 | ||
| JP2011097821 | 2011-04-26 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012099963A Division JP2012238852A (ja) | 2011-04-26 | 2012-04-25 | 半導体メモリ装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017108178A true JP2017108178A (ja) | 2017-06-15 |
| JP6395885B2 JP6395885B2 (ja) | 2018-09-26 |
Family
ID=47067777
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012099963A Withdrawn JP2012238852A (ja) | 2011-04-26 | 2012-04-25 | 半導体メモリ装置およびその駆動方法 |
| JP2017043730A Active JP6395885B2 (ja) | 2011-04-26 | 2017-03-08 | 半導体メモリ装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012099963A Withdrawn JP2012238852A (ja) | 2011-04-26 | 2012-04-25 | 半導体メモリ装置およびその駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8743591B2 (ja) |
| JP (2) | JP2012238852A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443844B2 (en) | 2011-05-10 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Gain cell semiconductor memory device and driving method thereof |
| TWI541978B (zh) | 2011-05-11 | 2016-07-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之驅動方法 |
| US8982607B2 (en) | 2011-09-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
| JP2016225613A (ja) * | 2015-05-26 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の駆動方法 |
| US10115682B2 (en) * | 2016-04-13 | 2018-10-30 | Ememory Technology Inc. | Erasable programmable non-volatile memory |
| JP6625942B2 (ja) * | 2016-07-29 | 2019-12-25 | 株式会社東芝 | 半導体記憶装置 |
| TWI630623B (zh) * | 2017-04-07 | 2018-07-21 | 力旺電子股份有限公司 | 可編程可抹除的非揮發性記憶體 |
| WO2018224911A1 (ja) | 2017-06-08 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の駆動方法 |
| KR102289598B1 (ko) * | 2017-06-26 | 2021-08-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 그리고 그것의 프로그램 방법 |
| JP2019164868A (ja) * | 2018-03-20 | 2019-09-26 | 東芝メモリ株式会社 | 半導体記憶装置 |
| CN117337029A (zh) * | 2022-06-24 | 2024-01-02 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
| CN116234308B (zh) * | 2022-07-07 | 2024-02-20 | 北京超弦存储器研究院 | 存储单元、存储器及其控制方法、电子设备 |
| CN116209248B (zh) * | 2022-08-08 | 2024-02-23 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209249B (zh) * | 2022-08-08 | 2024-02-20 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209247B (zh) * | 2022-08-08 | 2024-02-20 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282459A (ja) * | 2007-05-08 | 2008-11-20 | Elpida Memory Inc | 半導体記憶装置 |
| JP2010166026A (ja) * | 2008-12-16 | 2010-07-29 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930006620B1 (ko) * | 1990-11-06 | 1993-07-21 | 재단법인 한국전자통신연구소 | 저잡음 특성을 갖는 다이내믹 램 |
| JPH05250875A (ja) | 1992-02-27 | 1993-09-28 | Nec Corp | 半導体記憶装置 |
| KR960008530B1 (en) * | 1992-12-30 | 1996-06-26 | Hyundai Electronics Ind | Dram cell |
| JPH06215564A (ja) | 1993-01-13 | 1994-08-05 | Nec Corp | 半導体記憶装置 |
| JPH07114792A (ja) | 1993-10-19 | 1995-05-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2638487B2 (ja) | 1994-06-30 | 1997-08-06 | 日本電気株式会社 | 半導体記憶装置 |
| JP3270294B2 (ja) | 1995-01-05 | 2002-04-02 | 株式会社東芝 | 半導体記憶装置 |
| JP3723599B2 (ja) | 1995-04-07 | 2005-12-07 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP4109304B2 (ja) * | 1997-03-27 | 2008-07-02 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| FR2829280B1 (fr) * | 2001-09-05 | 2004-09-24 | St Microelectronics Sa | Dispositif de memoire claquable et procede de claquage d'une telle memoire |
| JP3749851B2 (ja) * | 2001-10-25 | 2006-03-01 | 株式会社東芝 | 強誘電体半導体メモリ |
| JP2003173673A (ja) * | 2001-11-30 | 2003-06-20 | Sanyo Electric Co Ltd | 強誘電体メモリ |
| JP4024166B2 (ja) * | 2002-03-20 | 2007-12-19 | 三洋電機株式会社 | 強誘電体メモリ |
| JP2006049708A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Corp | 半導体記憶装置 |
| JP5400259B2 (ja) * | 2004-11-19 | 2014-01-29 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置 |
| US7499307B2 (en) * | 2005-06-24 | 2009-03-03 | Mosys, Inc. | Scalable embedded DRAM array |
| JP5130571B2 (ja) * | 2007-06-19 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2009032384A (ja) * | 2007-06-29 | 2009-02-12 | Toshiba Corp | 半導体記憶装置の駆動方法および半導体記憶装置 |
| JP5700907B2 (ja) * | 2008-06-26 | 2015-04-15 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体記憶装置 |
| US8508994B2 (en) * | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
| US8300461B2 (en) * | 2010-08-24 | 2012-10-30 | Yield Microelectronics Corp. | Area saving electrically-erasable-programmable read-only memory (EEPROM) array |
-
2012
- 2012-04-18 US US13/449,456 patent/US8743591B2/en active Active
- 2012-04-25 JP JP2012099963A patent/JP2012238852A/ja not_active Withdrawn
-
2017
- 2017-03-08 JP JP2017043730A patent/JP6395885B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282459A (ja) * | 2007-05-08 | 2008-11-20 | Elpida Memory Inc | 半導体記憶装置 |
| JP2010166026A (ja) * | 2008-12-16 | 2010-07-29 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012238852A (ja) | 2012-12-06 |
| US8743591B2 (en) | 2014-06-03 |
| JP6395885B2 (ja) | 2018-09-26 |
| US20120275213A1 (en) | 2012-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6395885B2 (ja) | 半導体メモリ装置 | |
| JP6224183B2 (ja) | 半導体メモリ装置 | |
| TWI415247B (zh) | 具有垂直通道電晶體的動態隨機存取記憶胞及陣列 | |
| JP6000560B2 (ja) | 半導体メモリ装置 | |
| JP5789465B2 (ja) | 半導体メモリ装置 | |
| JP5651524B2 (ja) | 半導体メモリ装置 | |
| JP6193441B2 (ja) | 半導体装置 | |
| US7474583B2 (en) | Semiconductor memory device | |
| US7701794B2 (en) | Semiconductor memory device | |
| US20170092649A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20030095182A (ko) | 반도체 메모리 | |
| US10276230B2 (en) | Memory arrays | |
| US20190355712A1 (en) | Semiconductor device | |
| JPS5832789B2 (ja) | 半導体メモリ | |
| JP5462863B2 (ja) | 半導体記憶装置 | |
| JP5973182B2 (ja) | 半導体メモリ装置及び半導体装置 | |
| US7002872B2 (en) | Semiconductor memory device with a decoupling capacitor | |
| US20240096403A1 (en) | Memory core circuits having cell-on-periphery structures and memory devices including the same | |
| CN100479166C (zh) | 静态随机存取存储器单元 | |
| KR100486633B1 (ko) | 플레이너 모스 셀 구조 및 폴디드 비트라인 구조를 가지는 반도체 메모리 장치 | |
| KR20240064189A (ko) | 씨오피 구조를 갖는 메모리 코어 회로 및 이를 포함하는 메모리 장치 | |
| JPS62197989A (ja) | 半導体記憶装置 | |
| JPS5856265B2 (ja) | 半導体記憶装置 | |
| JP2007012950A (ja) | メモリ装置 | |
| JPH04316363A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6395885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |