JP2016514329A - 可変レイテンシーメモリ動作用装置および方法 - Google Patents

可変レイテンシーメモリ動作用装置および方法 Download PDF

Info

Publication number
JP2016514329A
JP2016514329A JP2016500725A JP2016500725A JP2016514329A JP 2016514329 A JP2016514329 A JP 2016514329A JP 2016500725 A JP2016500725 A JP 2016500725A JP 2016500725 A JP2016500725 A JP 2016500725A JP 2016514329 A JP2016514329 A JP 2016514329A
Authority
JP
Japan
Prior art keywords
command
memory
activation
data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016500725A
Other languages
English (en)
Other versions
JP6123017B2 (ja
Inventor
ミリキーニ，グラッツィアーノ
バルーチー，ダニエーレ
ポルツィオ，ルカ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016514329A publication Critical patent/JP2016514329A/ja
Application granted granted Critical
Publication of JP6123017B2 publication Critical patent/JP6123017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

可変レイテンシーメモリ動作用の装置および方法が本明細書で開示される。例示的な一装置は、第一のアドレシング段階中に、コマンドのタイプを示すアクティブ化コマンドを受信し、第二のアドレシング段階中に、コマンドを受信するように構成されたメモリを含んでもよい。メモリは、可変レイテンシー期間中にコマンドの少なくとも一部を受信することに応じて、メモリがコマンドを実施するのに利用可能ではないことを示す情報を提供し、可変レイテンシー期間後にコマンドの少なくとも一部を受信することに応じて、メモリがコマンドを実施するのに利用可能であることを示す情報を提供するようにさらに構成されてもよい。【選択図】図１Ａ

Description

［相互参照］
本出願は、２０１３年３月１５日に出願された米国非仮特許出願整理番号１３／８３８，２９６に対する優先権を享受する権利を主張し、米国非仮特許出願整理番号１３／８３８，２９６は、その全体において、あらゆる目的で参照によって本明細書に組み入れられる。
本発明の実施形態は、概してメモリに関し、より詳細には、一つ以上の記述された実施形態においては、可変レイテンシーメモリ動作に関する。
メモリは、ポータブルメモリデバイス、ソリッドステートドライブ、パーソナルデジタタルアシスタント、音楽プレイヤー、カメラ、電話、無線デバイス、ディスプレイ、チップセット、セットトップボックス、ゲームシステム、自動車および家電製品を含むがそのいずれにも限定はされない他のデバイスもしくはコンピュータなどの種々の装置で提供されることがある。中でも、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、フラッシュメモリおよび抵抗可変メモリを含む多くの様々なタイプのメモリが存在する。
抵抗可変メモリデバイスなどの装置は、広範囲の電子デバイス用の不揮発性メモリとして利用されることがある。抵抗可変メモリデバイスは、例えば、とりわけ、相変化メモリ（ＰＣＭ）または抵抗性メモリ（ＲＲ）を含んでもよい。
ＰＣＭを利用する従来の読み出し動作も、ＲＡＭに対する読み出し動作に類似している。したがって、ＰＣＭは、ランダムアクセスメモリを実装するために使用されてもよい。しかしながら、ＰＣＭでの書き込み動作は、従来のＲＡＭ用の書き込み動作よりも比較的遅くなることがある。例えば、ＰＣＭは、メモリに書き込まれるべきデータを準備する、読み出しアクセス要求の場合に書き込み動作を中断する、書き込み動作の進捗を監視するなど、書き込み動作を管理かつ完了させるために余分な時間を必要とすることがある。読み出し動作は、従来のＲＡＭに対する読み出し動作よりも遅く、読み出し動作は、書き込み動作中のメモリ位置では実施することができない。
ＲＡＭの代替物としてＰＣＭを利用することと限定する結果、メモリシステムにおけるＰＣＭ動作が制限されることがある。例えば、書き込みおよび読み出し動作は、如何なる時間にも、如何なるメモリ位置でも実施されるわけではない。書き込み動作の進捗を監視するために利用される状態レジスタは、別の書き込み動作が実施される前に特定の書き込み動作が完了したか否かを決定するために定期的に照会（ｑｕｅｒｙ）されてもよい。さらに、幾つかの用途においては、書き込み動作は、必ず読み出し動作のために中断され、読み出し動作の完了によって再開される。
装置の実施例が提供される。一実施例の装置は、第一のアドレシング段階中に、コマンドのタイプを示すアクティブ化コマンドを受信し、第二のアドレシング段階中に、コマンドを受信するように構成されたメモリを含んでもよい。幾つかの実施例においては、メモリは、可変レイテンシー期間中にコマンドの少なくとも一部を受信することに応じて、コマンドを実施するためにメモリが利用可能ではないことを示す情報を提供し、可変レイテンシー期間後にコマンドの少なくとも一部を受信することに応じて、メモリがコマンドを実施するために利用可能であることを示す情報を提供するようにさらに構成されてもよい。
例示的な装置は、可変レイテンシー期間中にデータ無効情報を提供するように構成されたメモリを含んでもよい。幾つかの実施例においては、データ無効情報は、可変レイテンシー期間の残りの長さ、およびメモリによるアクティブ化コマンドの受信後の可変レイテンシー期間を示すことがある。幾つかの実施例においては、メモリは、可変レイテンシー期間後のデータ有効期間を提供するようにさらに構成されてもよい。幾つかの実施例においては、アクティブ化コマンドは、アクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを含んでもよい。
例示的な装置は、第一のアドレシング段階中にコマンドを示すアクティブ化コマンドをメモリに提供するように構成されたコントローラを含んでもよい。幾つかの実施例においては、コントローラは、第二のアドレシング段階中にはじめてコマンドを提供するようにさらに構成されてもよい。幾つかの実施例においては、コントローラは、メモリがコマンドを実施するために利用可能ではないことを示す情報の少なくとも一部の受信に応じて、二度目にコマンドを提供するようにさらに構成されてもよい。
例示的方法が本明細書に開示される。例示的一方法は、第一のアドレシング段階中に、コマンドのタイプを示すアクティブ化コマンドをメモリで受信することと、第二のアドレシング段階中に、コマンドを受信することと、コマンドが可変レイテンシー期間中に受信される場合、メモリがコマンドを実施するために利用可能ではないことを示す情報を提供することと、コマンドが可変レイテンシー期間後に受信される場合、メモリがコマンドを実施するために利用可能であることを示す情報を提供することと、を含んでもよい。
例示的一方法は、コマンドを示すアクティブ化コマンドをコントローラで提供することと、アクティブ化コマンドを提供した後、コマンドを提供することと、コマンドの少なくとも一部の提供に応じて、データ無効情報またはデータ有効情報のうちの少なくとも一つを受信することと、を含んでもよい。
本発明の一実施形態による、装置のブロック図である。 本発明の一実施形態による、メモリの概略ブロック図である。 本発明の一実施形態による、読み出し動作の種々の信号を示すタイミング図である。 本発明の一実施形態による、書き込み動作の種々の信号を示すタイミング図である。 本発明の一実施形態による、読み出し動作の種々の信号を示すタイミング図である。 本発明の一実施形態による、書き込み動作の種々の信号を示すタイミング図である。 本発明の一実施形態による、読み出し動作の種々の信号を示すタイミング図である。 本発明の一実施形態による、書き込み動作の種々の信号を示すタイミング図である。 本発明の一実施形態による、装置の動作の種々の状態を示す概略状態図である。 本発明の一実施形態による、例示的レイテンシーを示す表である。 本発明の一実施形態による、メモリ動作中の待機状態に対する例示的ビット割り当てを示す表である。 本発明の一実施形態による、メモリコマンドの応答イベントに対する例示的ビット割り当てを示す表である。
可変レイテンシーメモリ動作用の装置および方法が本明細書で開示される。本発明の実施形態の十分な理解を提供するために、以下に詳細が説明される。しかしながら、これらの具体的な詳細がなくても本発明の実施形態は実現されることがあることが当業者には明らかであろう。さらに、本明細書で記述される本発明の特定の実施形態は、例示する目的で提供されるものであって、本発明の範囲をこれらの特定の実施形態に限定するために用いられるべきものではない。他の例においては、既知の回路、制御信号、タイミングプロトコルおよびソフトウェア動作は、本発明を不必要に不明瞭にすることを防ぐために詳細には示されていない。
図１Ａは、本発明の一実施形態による、装置１００のブロック図である。装置は、回路、一つ以上の半導体ダイ、パッケージ型半導体、当該回路、ダイまたはパッケージを含むデバイスおよび／または当該デバイスを含むシステムを含んでもよい。装置１００は、コントローラ１１０（例えば、メモリコントローラ）およびメモリ１２０を含む。コントローラ１１０およびメモリ１２０は、コマンド・アドレス（ＣＡ）バス１３０およびデータバス１３５によって結合されてもよい。メモリ１２０は、ＣＡバス１３０を介して、コントローラ１１０からコマンドおよび／またはアドレスを受信するように構成されてもよく、メモリは、データバス１３５を介してデータを受信する、および／またはデータを提供するように構成されてもよい。
メモリ１２０は、コントローラ１１０によって提供される受信したコマンドおよび／またはアドレスに応じて、メモリ動作（例えば、読み出し動作または書き込み動作）を実施するように構成されてもよい。例えば、メモリ１２０は、読み出しコマンドに応じて、データバス１３５を介してコントローラ１１０に読み出しデータを提供し、書き込みコマンドに応じて、データバス１３５を介して受信した書き込みデータを格納してもよい。さらに、メモリ１２０は、特定のコマンドに応じて、データバス１３５を介してコントローラ１１０へ情報をさらに提供してもよい。情報は、例えば、メモリ１２０がメモリ動作を実施するのに利用可能であるか否か、および／またはメモリ１２０がメモリ動作を実施するのに利用可能となるまでの期間を示してもよい。
少なくとも一実施形態においては、装置１００は、三段階のアドレシングに従って動作するように構成されてもよい。概して、三段階アドレシングは、メモリ動作（例えば、読み出し動作または書き込み動作）が実施されるのに応じて、メモリコントローラ１１０によって提供されるコマンドおよびアドレスをメモリ１２０が受信する間に、三つの段階を含んでもよい。例えば、三段階アドレシングは、メモリ１２０がＣＡバス１２０を介してコントローラ１１０からプリアクティブ（ｐｒｅａｃｔｉｖｅ）コマンドを受信する第一段階を含んでもよい。コントローラ１１０は、メモリ１２０に行アドレスの第一部分をさらに提供してもよい。それに応じて、メモリ１２０は、ＣＡバス１２０上のプリアクティブコマンドと共に受信した行アドレスの第一部分を格納してもよい。第二段階においては、メモリ１２０は、コントローラ１１０からアクティブコマンドを受信してもよい。コントローラ１１０は、メモリ１２０に行アドレスの第二部分をさらに提供してもよい。それに応じて、メモリ１２０は、ＣＡバス１２０上のアクティブコマンドと共に提供された行アドレスの第二部分を格納してもよい。行アドレスの第一部分および第二部分は、完全な行アドレスを含んでもよく、メモリ１２０は、行アドレスに関連付けられるデータにアクセスして、バッファ内にデータを格納してもよい。第三段階中には、メモリ１２０は、コントローラ１１０によって提供されるコマンドを受信してもよい。例えば、メモリ１２０は、コントローラ１１０によって提供される読み出しコマンドまたは書き込みコマンドを受信してもよい。読み出しコマンドに応じて、バッファされたデータは、データバス１３５を介してコントローラ１１０へと提供されてもよい。書き込みコマンドに応じて、書き込みデータは、データバス１３５上で受信されて、メモリ１２０は、行アドレスに書き込みデータを格納してもよい。
少なくとも一実施形態においては、三段階アドレシング動作の第二段階は、可変レイテンシー期間ｔＬＡＴを含んでもよい。ｔＬＡＴ期間中、メモリ１２０は、例えば、第三段階で受信するコマンドを実施するために回路を準備すること、現在のメモリ動作を完了させることおよび／または現在のメモリ動作を中断することによって、メモリ動作を管理してもよい。したがって、メモリ１２０は、ｔＬＡＴ期間中にこれらのおよび／または他の任意の数のメモリ動作を管理することがあるので、可変レイテンシー期間ｔＬＡＴは変化してもよい。例えば、ｔＬＡＴ期間は、比較的短い期間から比較的長い期間の間で変化してもよい。
幾つかの実施形態においては、ｔＬＡＴ期間が或る特定の期間内で確実に経過するようにメモリ１２０が構成されてもよい。例えば、少なくとも一実施形態においては、第三段階のコマンドが読み出しコマンドを含むとき、メモリ１２０は、少なくとも時間ｔＭＡＸＬＡＴＲ内で第二段階を完了させるように構成されてもよい。即ち、ｔＬＡＴ期間は、ｔＭＡＸＬＡＴＲ内で終わる。第三段階で提供されるコマンドが書き込みコマンドを含むとき、メモリ１２０は、少なくとも時間ｔＭＡＸＬＡＴＷ以内で第二段階を完了させるように構成されてもよい。即ち、ｔＬＡＴ期間は、ｔＭＡＸＬＡＴＷ内で終わる。ｔＭＡＸＬＡＴＲおよびｔＭＡＸＬＡＴＷ双方の値は、（図１には図示されていない）レジスタ内にパラメータとして格納されてもよい。幾つかの実施例においては、ｔＭＡＸＬＡＴＲおよびｔＭＡＸＬＡＴＷの値は、予め決められていてもよいし、および／または等しいか等しくなくてもよい。ｔＭＡＸＬＡＴＲおよびｔＭＡＸＬＡＴＷの値は、例えばコマンドの優先度に基づいて、リアルタイムで調整されてもよい。例として、ｔＭＡＸＬＡＴＷは、読み出しコマンドが書き込みコマンドに対して優先されるときに増大することがある。
このように、ｔＬＡＴ期間の最大期間は、その後の段階で提供されるコマンドのタイプに依存することがあるため、幾つかの実施形態においては、アクティブ化コマンドは、第三段階で提供されるコマンドのタイプを示してもよい。例えば、少なくとも一実施形態においては、アクティブ化コマンドは、アクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを含んでもよい。このように、可変レイテンシー期間ｔＬＡＴは、アクティブ化コマンドがアクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを含むか否かに少なくとも部分的に基づいてもよい。幾つかの実施例においては、アクティブ化読み出しコマンドおよびアクティブ化書き込みコマンドは、例えば、信号によって表されるようなビット値に基づいて識別されてもよい。例として、バッファアドレスＢＡの一以上のビットは、アクティブ化読み出しコマンドおよびアクティブ化書き込みコマンドを識別するために利用されてもよい。別の例においては、ＣＡバス１３０上で受信された特定の組み合わせのビットは、アクティブ化コマンドがアクティブ化読み出しコマンドを含むか、またはアクティブ化書き込みコマンドを含むことを示してもよい。
幾つかの実施例においては、コントローラ１１０は、アクティブ化コマンドを提供した後の特定の期間、読み出しまたは書き込みコマンドを提供するように構成されてもよく、前述されたように、ｔＬＡＴ期間は、メモリ１２０が三段階アドレシング手順のうちの第二段階中に実施しうる動作数および動作のタイプに少なくとも部分的に基づいて変化してもよい。結果として、読み出しまたは書き込みコマンドは、ｔＬＡＴ期間が経過する前に、即ち、メモリ１２０が其々のコマンドを実施するのに利用可能となる時間の前に、コントローラ１１０によって提供されてもよい。以下により詳細に説明されるように、ｔＬＡＴ期間が経過する前にコマンドが提供されるとき、メモリ１２０は、メモリ１２０がコマンドを実施するために利用可能ではないことを示す情報を提供してもよい。幾つかの実施形態においては、データ無効（ＤＮＶ）情報は、メモリ１２０がコマンドを実施するために利用可能ではないことを示すために、データバス１３５上に提供される。ｔＬＡＴ期間が経過した後にコマンドが提供される場合、メモリ１２０は、メモリ１２０がコマンドを実施するために利用可能であることを示す情報を提供してもよい。幾つかの実施形態においては、メモリ１２０がコマンドの実施および／またはデータの読み出しのために利用可能であることを示すデータ有効（ＤＶ）情報が、データバス１３５上に提供される。少なくとも一実施形態においては、データバス１３５は、其々のＤＮＶおよびＤＶ情報を提供するために使用されうる一つ以上のデータマスク信号線を含んでもよい。
図１Ｂは、本発明の一実施形態による、メモリ１５０の概略ブロック図である。メモリ１５０は、図１Ａのメモリ１２０を少なくとも部分的に実装するために利用されてもよい。メモリ１５０は、アドレスバッファ１６０およびデータバッファ１７０を含んでもよい。メモリ１５０は、図１Ａの装置１００を参照して前述された構成要素を含む。これらの構成要素は、図１Ｂにおいては図１Ａで使用された参照番号と同一の参照番号を用いて識別され、共通の構成要素の動作は、前述されたとおりである。結果として、これらの構成要素の動作の詳細な記述は、簡略化のため、繰り返すことはしない。
アドレスバッファ１６０は、ＣＡバス１３０からＮビットアドレス（例えば行アドレス）の第一部分（例えば、高位部分）を受信するように構成され、複数の行アドレスバッファ１６６のうちの一つに行アドレスの第一部分を提供するようにさらに構成されたマルチプレクサ１５４を含んでもよい。アドレスバッファ１６０は、図１Ｂに示された４つの行アドレスバッファ１６６など、いかなる数の行アドレスバッファ１６６を含んでもよい。
マルチプレクサ１５４は、バッファアドレスＢＡに少なくとも部分的に基づいて、行アドレスバッファ１６６に行アドレスの第一部分を提供するように構成されてもよい。例として、バッファアドレスＢＡは、どの行アドレスバッファ１６６が行アドレスの第一部分を受信するかを決定するために使用されてもよい。例えば、４つの行アドレスバッファ１６６を有する実施形態においては、バッファアドレスＢＡのうちの２ビットが、行アドレスの第一部分を受信する行アドレスバッファ１６６を決定するために使用されてもよい。
各行アドレスバッファ１６６は、マルチプレクサ１６８に結合されてもよい。マルチプレクサ１６８は、行アドレスの第一部分を受信して、バッファアドレスＢＡに少なくとも部分的に基づいて、行アドレスレジスタ１９０に行アドレスの第一部分を提供するように構成されてもよい。行アドレスレジスタ１９０は、マルチプレクサ１６８から行アドレスの第一部分を受信して、ＣＡバス１３０から行アドレスの第二部分（例えば、低位部分）をさらに受信してもよい。したがって、行アドレスレジスタ１９０は、アドレス全体を格納してもよい。前述されたように、アドレスは、Ｎビットを含み、任意の数のビットが、行アドレスの第一部分と第二部分との間に割り当てられてもよい。行デコーダ１９２は、読み出しおよび／または書き込み動作用のアドレスに関連付けられたアレイ１９４のメモリにアクセスするための行アドレスを受信するように構成されてもよい。
例示的な読み出し動作においては、読み出しデータは、Ｉ／Ｏ回路１９６を介して、アレイ１９４からマルチプレクサ１７２へと提供されてもよい。Ｉ／Ｏ回路１９６は、例えば、データをアレイ１９４に提供するか、データをアレイ１９４から受信するように、其々のデータを検知および／または増幅するように構成された複数のセンス増幅器を含んでもよい。バッファアドレスＢＡに少なくとも部分的に基づいて、マルチプレクサ１７２は、データ
バッファ１７０の複数の行データバッファ１７４のうちの一つに読み出しデータを提供してもよい。データバッファ１７０は、いかなる数の行データバッファ１７４を含んでもよく、少なくとも一実施形態においては、アドレスバッファ１６０およびデータバッファ１７０は、其々、同一数の行アドレスバッファ１６６および行データバッファ１７４を含んでもよい。幾つかの実施形態においては、行データバッファ１７４および行アドレスバッファ１６６の数は異なってもよい。読み出しデータは、バッファアドレスＢＡに少なくとも部分的に基づいて、行データバッファ１７４からマルチプレクサ１７６へと提供され、その後、ステートマシン１７８に提供されてもよい。ステートマシン１７８は、制御信号ＣＴＬに少なくとも部分的に基づいて、データバス１３５へと読み出しデータを提供してもよい。
例示的な書き込み動作においては、（例えば、ＣＡバス上で受信した書き込みコマンドに関連付けられる）書き込みデータは、ステートマシン１７８にデータバス１３５から提供されてもよい。制御信号ＣＴＬに少なくとも部分的に基づいて、ステートマシン１７８は、マルチプレクサ１７６へと書き込みデータを提供してもよく、続いて、マルチプレクサ１７６は、バッファアドレスＢＡに少なくとも部分的に基づいて、複数の行データバッファ１７４のうちの一つに書き込みデータを提供してもよい。選択された行データバッファ１７４は、マルチプレクサ１７２へと書き込みデータを提供し、続いて、マルチプレクサ１７２は、アレイ１９４内に格納するために、Ｉ／Ｏ回路１９６に書き込みデータを提供してもよい。書き込みデータは、行デコーダ１９２によって提供された行アドレスに関連付けられたアレイ１９４のメモリセル内に格納されてもよい。
前述されたように、メモリ１５０は、三段階アドレシングに従って動作するように構成されてもよい。したがって、第一段階中に、プリアクティブコマンドが、ＣＡバス１３０を介して、行アドレスの第一部分がマルチプレクサ１５４に提供されるようにしてもよい。行アドレスの第一部分は、行アドレスバッファ１６６内に格納されてもよい。
第二段階においては、アクティブ化コマンドが提供されて、行アドレスの第一部分が行アドレスバッファ１６６から行アドレスレジスタ１９０に提供されることとしてもよい。さらに、行アドレスの第二部分が、ＣＡバス１３０を介して行アドレスレジスタ１９０に提供されてもよい。行アドレスは、データがアレイ１９４から行データバッファ１７４に提供されうるように、アレイ１９４のデータにアクセスするために使用されてもよい。特定の行アドレスバッファ１６６および行データバッファ１７４は、其々、アレイ１９４から行アドレスの第一部分およびデータを受信し、バッファアドレスＢＡに少なくとも部分的に基づいてもよい。
第三段階中、読み出し動作または書き込み動作は、其々、読み出しコマンドまたは書き込みコマンドに応じて実施されてもよい。前述されたように、このように提供されたコマンドは、ｔＬＡＴ期間後に提供されてもよい。読み出し動作においては、行データバッファ１７４内に格納されたデータは、出力ステートマシン１７８を利用して読み出しデータとしてデータバス１３５に提供されてもよい。書き込み動作においては、書き込みデータは、ステートマシン１７８によってデータバス１３５上で受信され、行データバッファ１７４に提供されてもよい。書き込みデータは、その後、アレイ１９４内の行アドレスに格納されてもよい。
図２Ａは、本発明の一実施形態による、読み出し動作の種々の信号を示すタイミング図２００である。タイミング図２００は、図１ＡのＣＡバス１３０およびデータバス１３５上に提供される信号を含んでもよい。
時間Ｔ０において、コントローラ１１０は、ＣＡバス１３０上にプリアクティブコマンド２０２を提供し、時間Ｔ１において、アクティブ化読み出しコマンド２０４をさらに提供してもよい。前述されたように、アクティブ化読み出しコマンド２０４は、来るべき読み出し動作を示してもよい。アクティブ化読み出しコマンド２０４は、時間Ｔ２においてデアサートされ、遅延ｔＲＣＤの後に、時間Ｔ３において、コントローラ１１０は、読み出しコマンド２０６を提供してもよい。遅延ｔＲＣＤは、例えば、アクティブ化コマンドが提供される時と、その後の読み出しコマンドまたは書き込みコマンドが提供される時との間の最小時間を定義するＲＡＳ ｔｏ ＣＡＳ遅延（ＲＡＳからＣＡＳへ移行するまでの遅延）を含んでもよい。時間ｔＲＣＤは、ＪＥＤＥＣ ＬＰＤＤＲ２標準などの一以上の標準に従って、予め決められるかおよび／または特定されてもよい。
時間Ｔ４において、読み出しコマンド２０６に応じて、時間ＲＬが経過した後、メモリ１２０は、データバス１３５上にデータ無効（ＤＮＶ）情報を提供してもよい。時間ＲＬは、メモリ１２０が読み出しコマンド２０６に対して応答（例えば、ＤＮＶまたはＤＶ情報）を提供するための期間を含んでもよく、例えば、システムクロック信号のクロック周期数（例えば、３クロック周期）を含んでもよい。少なくとも一実施形態においては、ＤＮＶ情報２１０は、データバス１３５のデータマスク信号線上に提供され、さらに、例えば、８ビットの長さを有するバースト長で提供されてもよい。前述されたように、ＤＮＶ情報２１０は、メモリ１２０が読み出しコマンドを実施するのに利用可能ではないことを示してもよい。例えば、ＤＮＶ情報２１０は、ｔＬＡＴ期間がまだ経過していないことを示してもよい。ＤＮＶ情報２１０は、装置１００が読み出しコマンドを実施するのに利用可能となるまでの期間、またはｔＬＡＴ期間が経過するまでの期間を示す情報をさらに含んでもよい。
ｔＬＡＴ期間が経過する時間Ｔ５の後、コントローラ１１０は、時間Ｔ６において、ＣＡバス１３０に読み出しコマンド２０８を提供してもよい。それに応じて、時間Ｔ７において、メモリ１２０は、メモリが動作に利用可能であることを示すＤＶ情報２１２をデータバス１３５上に提供してもよい。前述されたように、コマンドは、ｔＬＡＴ期間が経過した後に提供されるので、コマンドを実施してもよい。少なくとも一実施形態においては、ＤＶ情報２１２は、データバスのデータマスク信号線上に提供され、読み出しコマンド２０８に関連付けられるデータについても、時間Ｔ７において、データバス上に提供されてもよい。
タイミング図２００は、読み出しコマンド２０６、２０８を参照して記述されているが、他の読み出しコマンドも同様に提供されてもよい。例えば、ｔＬＡＴ期間が経過する前にＤＮＶ情報をメモリ１２０に提供させるために、複数の読み出しコマンドが提供されてもよい。これらの各コマンドは、装置１００がコマンドを実施するのに利用可能となる前に提供されるので、前述されたように、ＤＮＶ情報は、これらの各読み出しコマンドに応じて、データバス１３５上に提供されてもよい。
図２Ｂは、本発明の一実施形態による、書き込み動作の種々の信号を示すタイミング図２５０である。タイミング図２５０は、図１ＡのＣＡバス１３０およびデータバス１３５上に提供される信号を含んでもよい。
時間Ｔ０において、プリアクティブコマンド２５２がＣＡバス１３０上に提供されてもよい。時間Ｔ１において、コントローラ１１０は、アクティブ化書き込みコマンド２５４を提供し、時間Ｔ２においては、もはや書き込みコマンド２５４を提供しない。前述されたように、アクティブ化書き込みコマンド２５４は、来るべき書き込み動作を示してもよい。時間ｔＲＣＤの後に、時間Ｔ３において、読み出しコマンド２５６が提供されてもよい。
時間Ｔ４において、ＲＬが経過した後、メモリ１２０は、読み出しコマンド２５６に応じて、データバス１３５上にＤＮＶ情報２７０を提供してもよい。読み出しコマンド２５６は、例えば、メモリ１２０がＤＮＶまたはＤＶ情報を提供するために使用されてもよい。ＤＮＶ情報２７０は、データバス１３５のデータマスク信号線上に提供され、例えば、８ビットのバースト長で提供されてもよい。前述されたように、ＤＮＶ情報２７０は、メモリ１２０が書き込みコマンドを実施するのにまだ利用可能ではないことを示してもよい。ＤＮＶ情報２７０は、メモリ１２０がコマンドを実施するのに利用可能となるまでの期間を示す情報をさらに含んでもよい。
ｔＬＡＴ期間が経過する時間Ｔ５の後、コントローラ１１０は、時間Ｔ６において、ＣＡバス１３０上に読み出しコマンド２５８を提供してもよい。それに応じて、時間Ｔ７において、メモリ１２０は、メモリが動作に利用可能であることを示すＤＶ情報２７２を、データバス、例えば、データマスク信号線上に提供してもよい。コマンドは、ｔＬＡＴ期間が経過した後の時間に提供されるため、書き込みコマンドを実施してもよい。ＤＶ情報２７２がデータバス１３５上に提供されるのに応じて、コントローラは、時間Ｔ８において、ＣＡバス１３０上に書き込みコマンド２６０を提供してもよい。書き込みコマンド２６０に関連付けられる書き込みデータ２７４は、時間Ｔ９においてデータバス１３５上にメモリ１２０に対して提供される。
図２Ａのタイミング図２００および図２Ｂのタイミング図２５０は、其々、読み出しコマンド２０６、２０８、２５６、２５８を参照して記述されているが、他の読み出しコマンドが同様に提供されてもよい。例えば、幾つかの実施形態においては、外部デバイスは、ＤＶ情報が提供されるまで、例えば、ｔＬＡＴ期間が経過する前に複数読み出しコマンドが提供されるまで、ＤＮＶ／ＤＶ情報をメモリ１２０に提供させるために、読み出しコマンドを周期的に提供するように構成されてもよい。他の実施形他においては、外部デバイスは、ＤＮＶ情報に含まれる情報に少なくとも部分的に基づいて、一以上の読み出しコマンドを提供するように構成されてもよい。例として、ＤＮＶ情報は、ｔＬＡＴ期間が５０マイクロ秒のうちに終わり、コントローラ１１０が別の読み出しコマンドを提供するまでに５０マイクロ秒以上待機することを示してもよい。
さらに、図２Ａのタイミング図２００および図２Ｂのタイミング図２５０の双方において、其々の読み出しコマンドは、アクティブ化コマンドが提供された後の時間ｔＲＣＤにおいて提供される。このように、メモリ１２０が読み出しコマンドまたは書き込みコマンドを実施するのに利用可能であるか否かが決定されてもよい。前述されたように、読み出しコマンドは、周期的に提供されてもよく、ならびに／または、ＤＮＶ情報に含まれる情報に少なくとも部分的に基づいて提供されてもよい。したがって、少なくとも一実施形態においては、読み出し動作に関しては、ＤＶ情報および関連付けられた読み出しデータがデータバス１３５に提供されるまで、読み出しコマンドが提供されてもよい。書き込み動作に関しては、ＤＶ情報が提供されるまで読み出しコマンドが提供されてもよく、それに応じて、メモリ１２０がデータバス１３５から提供される書き込みデータを格納するよう、書き込みコマンドが提供されてもよい。
図３Ａは、本発明の一実施形態による、読み出し動作の種々の信号を示すタイミング図３００である。タイミング図３００は、図１ＡのＣＡバス１３０およびデータバス１３５上に提供される信号を含んでもよい。
時間Ｔ０において、コントローラ１１０は、ＣＡバス１３０上にプリアクティブコマンド３０２を提供してもよく、時間Ｔ１において、アクティブ化読み出しコマンド３０４をさらに提供してもよい。アクティブ化読み出しコマンド３０４は、時間Ｔ２においてデアサートされ、時間ｔＲＣＤ後の時間Ｔ３において、コントローラ１１０は、読み出しチェックコマンド３０６を提供してもよい。読み出しチェックコマンド３０６は、メモリ１２０がコマンドを実施する（例えば、ＤＮＶ情報またはＤＶ情報を提供する）のに利用可能であるか否か、即ち、ｔＬＡＴ期間が経過したか否かをメモリ１２０に示させる“ダミー”コマンドを含んでもよい。少なくとも一実施形態においては、読み出しチェックコマンド３０６を提供することには、読み出しコマンドを提供することと、バッファアドレスＢＡのうちの一以上の特定のビット（例えば、バッファアドレスＢＡのビット２）をアサートすることを含んでもよい。他の実施形態においては、ＣＡバス１３０上の特定の信号の組み合わせが、読み出しチェックコマンドを提供するために使用されてもよい。
読み出しチェックコマンド３０６に応じて、メモリ１２０は、時間Ｔ４において、データバス１３５上にＤＮＶ情報３２０を提供してもよい。ＤＮＶ情報３２０は、ｔＬＡＴ期間がまだ経過していないことを示し、ｔＬＡＴ期間が経過するまでの期間を示す情報をさらに含んでもよい。
ｔＬＡＴ期間が経過する時間Ｔ５の後、コントローラ１１０は、時間Ｔ６において、ＣＡバス１３０上に読み出しチェックコマンド３０８を提供してもよい。それに応じて、時間Ｔ７において、メモリ１２０が読み出し動作に利用可能であることを示すＤＶ情報３２２をデータバス１３５上にメモリ１２０が提供してもよい。したがって、コントローラ１１０は、時間Ｔ８において読み出しコマンド３１０を提供し、時間Ｔ９において、メモリ１２０は、データバス１３５に読み出しコマンド３１０に関連付けられた読み出しデータ３２４を提供してもよい。
図３Ｂは、本発明の一実施形態による、書き込み動作の種々の信号を示すタイミング図３５０である。タイミング図３５０は、図１ＡのＣＡバス１３０およびデータバス１３５上に提供される信号を含んでもよい。
時間Ｔ０において、コントローラ１１０は、ＣＡバス１３０上にプリアクティブコマンド３５２を提供し、時間Ｔ１において、アクティブ化書き込みコマンド３５４をさらに提供してもよい。アクティブ化書き込みコマンド３５４は、時間Ｔ２においてデアサートされ、時間ｔＲＣＤ後の時間Ｔ３において、コントローラ１１０は、読み出しチェックコマンド３５６を提供してもよい。前述されたように、読み出しチェックコマンド３５６は、メモリ１２０がコマンドを実施する（例えば、ＤＮＶ情報またはＤＶ情報を提供する）のに利用可能であるか否かをメモリ１２０に示させる“ダミー”コマンドを含んでもよい。アクティブ化コマンド３５４は、アクティブ化書き込みコマンドであるため、読み出しチェックコマンド３５６は、メモリ１２０が書き込みコマンドを実施するのに利用可能であるか否かをメモリ１２０に示させてもよい。読み出しチェックコマンドは、読み出しコマンドとバッファアドレスＢＡのうちの一以上の特定のビット（例えば、バッファアドレスＢＡのビット２）とをアサートすることによって、または、ＣＡバス１３０上の特定の信号の組み合わせをアサートすることによって提供されてもよい。
読み出しチェックコマンド３５６に応じて、メモリ１２０は、時間Ｔ４において、アクティブ化コマンドが提供されて以来まだｔＬＡＴ期間が経過していないことをコントローラ１１０に示すＤＮＶ情報３７０を、データバス１３５上に提供してもよい。ＤＮＶ情報３７０は、ｔＬＡＴ期間が経過するまでの期間を示す情報をさらに含んでもよい。
ｔＬＡＴ期間が経過する時間Ｔ５の後、コントローラ１１０は、時間Ｔ６において、ＣＡバス１３０上に読み出しチェックコマンド３５８を提供してもよい。これに応じて、時間Ｔ７において、メモリ１２０は、メモリが書き込み動作に利用可能であることを示すＤＶ情報３７２をデータバス１３５上に提供してもよい。コントローラ１１０は、時間Ｔ８において書き込みコマンド３６０を提供し、時間Ｔ９において、コントローラ１１０は、メモリ１２０内に格納するためにデータバス１３５に書き込みデータ３７４をさらに提供してもよい。
図３Ａのタイミング図３００および図３Ｂのタイミング図３５０について、読み出しチェックコマンドを参照してここまで記述してきた。少なくとも一実施形態においては、読み出しチェックコマンドは、装置１００が、データバス１３５へは如何なるデータも提供することなく装置の状態を示しうる、という点で、読み出しコマンドとは異なる可能性がある。
図４Ａは、本発明の一実施形態による、読み出し動作の種々の信号を示すタイミング図４００である。タイミング図４００は、図１ＡのＣＡバス１３０およびデータバス１３５上に提供される信号を含んでもよい。
時間Ｔ０において、コントローラ１１０は、ＣＡバス１３０上にプリアクティブコマンド４０２を提供し、時間Ｔ１において、アクティブ化読み出しコマンド４０４をさらに提供してもよい。アクティブ化読み出しコマンド４０４に応じて、メモリ１２０は、データバス１３５にＤＮＶ情報４２０を提供し、少なくとも一実施形態においては、ＤＮＶ情報４２０は、ｔＬＡＴ期間が経過する時間ｔ４までに、データバス１３５上に提供されてもよい。さらに、メモリ１２０は、時間Ｔ４において、データバス１３５上にＤＮ情報４２２を提供してもよい。ＤＶ情報４２２が提供されるのに応じて、コントローラ１１０は、時間Ｔ５において読み出しコマンド４０６を提供し、それによって、時間Ｔ６において、データバス１３５上に読み出しデータ４２４をメモリ１２０に提供させる。
図４Ｂは、本発明の一実施形態による、書き込み動作の種々の信号を示すタイミング図４５０である。タイミング図４５０は、図１ＡのＣＡバス１３０およびデータバス１３５上に提供される信号を含んでもよい。
時間Ｔ０において、コントローラ１１０は、ＣＡバス１３０上にプリアクティブコマンド４５２を提供し、時間Ｔ１において、アクティブ化書き込みコマンド４５４をさらに提供してもよい。アクティブ化書き込みコマンド４５４に応じて、メモリ１２０は、データバス１３５上にＤＮＶ情報４７０を提供し、少なくとも一実施形態においては、ＤＮＶ情報４７０は、ｔＬＡＴ期間が経過する時間Ｔ３までに、提供されてもよい。さらに、メモリ１２０は、時間Ｔ３において、ＤＶ情報４７２を提供してもよい。ＤＶ情報４７２が提供されるのに応じて、コントローラ１１０は、時間Ｔ４において、書き込みコマンド４５６を提供してもよい。コントローラ１１０は、メモリ１２０内に格納するために、時間Ｔ５において、データバス１３５に対して、書き込みデータ４７４をさらに提供してもよい。
図５は、本発明の一実施形態による、装置の動作の種々の状態を示す概略状態図５００である。状態図５００は、アイドル状態５０２、アクティブ状態５０４、読み出し状態５０６、書き込み状態５０８およびプリアクティブ状態５１０を含み、例えば、図１Ａの装置１００などの装置の動作において使用されてもよい。状態図５００は、ＪＥＤＥＣ ＬＰＤＤＲ２標準などの一以上の標準に従って、任意の状態図を完全または部分的に、実現する、改変する、または置換するために使用されてもよい。少なくとも一実施形態においては、状態図５００は、状態図の簡略化されたバージョンを含み、従って、本発明を不必要に不明瞭にすることを防ぐために既知の一つ以上の状態は省力してもよい。
例示的一動作においては、初期化後、装置１００はアイドル状態５０２に入ってもよい。アイドル状態５０２において、装置１００は、本明細書で記述された三段階アドレシングのうちの如何なる段階における動作も行っていない。プリアクティブコマンドに応じて、装置１００は、プリアクティブ状態５１０へと入り、三段階アドレシングのうちの第一段階における動作をしてもよい。第一段階が完了すると、装置１００は、再度アイドル状態５０２に入ってもよい。
アクティブ化コマンド（例えばアクティブ化読み出しまたはアクティブ化書き込み）に応じて、装置１００は、アクティブ状態５０４に入ってもよい。アクティブ状態５０４にあるとき、装置１００は、三段階アドレシングのうちの第二段階における動作をしてもよい。前述されたように、コントローラ１１０は、アクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを提供してもよく、メモリ１２０は、ｔＬＡＴ期間中に任意の動作を管理してもよい。前述されたように、少なくとも一実施形態においては、メモリ１２０は、アクティブ化読み出しコマンドに応じてｔＭＡＸＬＡＴＲ内で、また、アクティブ化書き込みコマンドに応じてｔＭＡＸＬＡＴＷ内で、三段階アドレシングのうちの第二段階を完了させるように構成されてもよい。
本発明の少なくとも一実施形態に従って、アクティブ状態５０４にあると、コントローラ１１０は、例えば、図２Ａおよび図２Ｂを参照して前述されたように、メモリ１２０にコマンドを提供してもよい。前述されたように、幾つかの実施例においては、コントローラ１１０は、例えば、ｔＬＡＴ期間が経過する前に読み出しコマンドを提供してもよい。したがって、装置１００は、読み出し状態５０６に入り、ＤＮＶ情報を提供し、アクティブ状態５０４へと戻ってもよい。装置１００が読み出しコマンドを実施するのに利用可能であるとき、例えば、ｔＬＡＴ期間が経過したときに読み出しコマンドが受信される場合、装置１００は、読み出し状態５０６に入り、ＤＶ情報を提供し、アクティブ状態５０４へと戻ってもよい。アクティブ化コマンドがアクティブ化読み出しコマンドであった場合には、メモリ１００は、ＤＶ情報とともに読み出しデータをさらに提供してもよい。アクティブ化コマンドがアクティブ化書き込みコマンドであった場合、装置１００は、アクティブ状態５０４へと戻ってもよい。その後、装置１００は、書き込み状態５０８へと入り、コントローラ１１０は、書き込みコマンドおよび関連付けられる書き込みデータをメモリ１２０へと提供してもよい。メモリ１２０は、書き込みコマンドに関連付けられる書き込みデータを格納し、装置１００は、アクティブ状態５０４へと戻ってもよい。
他の実施形態においては、アクティブ状態にあると、コントローラ１１０は、例えば、図３Ａおよび図３Ｂを参照して前述されたように、メモリ１２０へと読み出しチェックコマンドを提供してもよい。それに応じて、メモリ１２０は、ｔＬＡＴ期間が経過する前に読み出しチェックコマンドが受信される場合に、ＤＮＶ情報を提供してもよい。ｔＬＡＴ期間が経過した後で読み出しコマンドが受信される場合、メモリ１２０は、ＤＶ情報が提供されると、読み出しチェックコマンドおよび装置１００がアクティブ状態５０４に戻るか否かのＤＶ情報を提供してもよい。読み出しまたは書き込みコマンドは、その後、読み出し状態５０６または書き込み状態５０８に其々入ることによって実施されてもよい。コマンドが完了すると、装置１００はアクティブ状態５０４へと戻ってもよい。
さらに他の実施形態においては、アクティブ状態５０４にあると、例えば、図４Ａおよび図４Ｂを参照して前述されたように、メモリ１２０は、メモリ１２０がコマンドを実施するのに利用可能になるまで、例えば、ｔＬＡＴ期間が経過するまでに、コントローラ１１０に対してＤＮＶ情報を提供してもよい。メモリ１２０がコマンドを実施するのに利用可能になると、メモリ１２０は、ＤＶ情報を提供してもよい。その後、読み出しコマンドまたは書き込みコマンドは、読み出し状態５０６または書き込み状態５０８に其々入ることによって実施されてもよい。コマンドが完了すると、装置１００はアクティブ状態５０４へ戻ってもよい。
各場合において、読み出しコマンドまたは書き込みコマンドを実施した後、装置１００は、アクティブ状態５０４に戻ってもよい。その後の三段階アドレシングプロセス中、別のプリアクティブコマンドが提供されてもよい。装置１００は、前述されたように、プリアクティブ状態５１０に入って、アクティブコマンドを受信する前にアイドル状態５０２へと遷移してもよい。
図６は、本発明の一実施形態による、例示的レイテンシーを示す表６００である。前述されたように、ｔＭＡＸＬＡＴＲおよびｔＭＡＸＬＡＴＷは、其々、読み出しおよび書き込み動作用のｔＬＡＴ期間に対する最大期間を含んでもよい。表６００は、記述された実施形態に従って使用されうるｔＭＡＸＬＡＴＲおよびｔＭＡＸＬＡＴＷの双方に対する例示的なレイテンシーを示す。ｔＭＡＸＬＡＴＲおよびｔＭＡＸＬＡＴＷに対する値は、トランスペアレント動作レジスタ（ｔｒａｎｓｐａｒｅｎｔ ｏｐｅｒａｔｉｏｎｓ ｒｅｇｉｓｔｅｒ：ＴＯＲ）などの一以上のレジスタに格納されてもよい。ｔＭＡＸＬＡＴＲおよびｔＭＡＸＬＡＴＷを格納するレジスタは、幾つかの実施形態においては、ｔＭＡＸＬＡＴＲおよび／またはｔＭＡＸＬＡＴＷに対する値をユーザが特定しうるように、読み出し専用であってもよいし、書き込み可能であってもよい。
図７は、本発明の一実施形態による、メモリ動作中の待機状態に対する例示的ビット割り当てを示す表７００である。前述されたように、図２のＤＮＶ情報２１０などのＤＮＶ情報は、ｔＬＡＴ期間が経過する前の残り期間を示す情報を含んでもよい。図７に示されるように、少なくとも一実施形態においては、ＤＮＶ情報は、比較的短い期間、通常の期間、または長い期間が残っているか否かを示してもよい。このように、図１Ａのコントローラ１１０などのコントローラは、待機状態においてＣＡバス１３０および／もしくはデータバス１３５を保持するか否か、または、例えば、より高い優先度を有する別のコマンドが実施されうるように保留（ｐｅｎｄｉｎｇ）コマンドを中止する（例えば、終わらせる）か否かを決定してもよい。少なくとも一実施形態においては、ＤＮＶ情報に含まれる情報は、データバス１３５の一以上のデータマスク信号線を利用してパラレルおよび／またはシリアルに提供されてもよい。
図８は、本発明の一実施形態による、メモリコマンドの応答イベント用の例示的ビット割り当てを示す表８００である。前述されたように、ＤＶ情報は、装置１００が読み出しコマンドまたは書き込みコマンドを其々実施するのに利用可能であることを示すために使用されてもよい。幾つかの実施形態においては、図８に示されているように、ＤＶ情報は、例えば、エラーが生じたか否かおよび／または、結果として特定の動作（例えば、チェック状態レジスタ）が示唆されるか否かを示す情報をさらに含んでもよい。少なくとも一実施形態においては、各ビット状態割り当ては、データバス１３５の一以上のデータマスク信号線を利用してパラレルおよび／またはシリアルに提供されてもよい。
前述から、本発明の特定の実施形態が例示する目的で記述されてきたが、本発明の趣旨および範囲から逸脱することなく種々の改変がなされてもよいことを理解されたい。したがって、本発明は、添付の請求項以外には限定されることはない。
少なくとも一実施形態においては、装置１００は、三段階のアドレシングに従って動作するように構成されてもよい。概して、三段階アドレシングは、メモリ動作（例えば、読み出し動作または書き込み動作）が実施されるのに応じて、メモリコントローラ１１０によって提供されるコマンドおよびアドレスをメモリ１２０が受信する間に、三つの段階を含んでもよい。例えば、三段階アドレシングは、メモリ１２０がＣＡバス１３０を介してコントローラ１１０からプリアクティブ（ｐｒｅａｃｔｉｖｅ）コマンドを受信する第一段階を含んでもよい。コントローラ１１０は、メモリ１２０に行アドレスの第一部分をさらに提供してもよい。それに応じて、メモリ１２０は、ＣＡバス１３０上のプリアクティブコマンドと共に受信した行アドレスの第一部分を格納してもよい。第二段階においては、メモリ１２０は、コントローラ１１０からアクティブコマンドを受信してもよい。コントローラ１１０は、メモリ１２０に行アドレスの第二部分をさらに提供してもよい。それに応じて、メモリ１２０は、ＣＡバス１３０上のアクティブコマンドと共に提供された行アドレスの第二部分を格納してもよい。行アドレスの第一部分および第二部分は、完全な行アドレスを含んでもよく、メモリ１２０は、行アドレスに関連付けられるデータにアクセスして、バッファ内にデータを格納してもよい。第三段階中には、メモリ１２０は、コントローラ１１０によって提供されるコマンドを受信してもよい。例えば、メモリ１２０は、コントローラ１１０によって提供される読み出しコマンドまたは書き込みコマンドを受信してもよい。読み出しコマンドに応じて、バッファされたデータは、データバス１３５を介してコントローラ１１０へと提供されてもよい。書き込みコマンドに応じて、書き込みデータは、データバス１３５上で受信されて、メモリ１２０は、行アドレスに書き込みデータを格納してもよい。

Claims (40)

  1. 第一のアドレシング段階中に、コマンドのタイプを示すアクティブ化コマンドを受信し、第二のアドレシング段階中に、前記コマンドを受信するように構成されたメモリであって、前記メモリは、前記メモリが可変レイテンシー期間中に前記コマンドの少なくとも一部を受信することに応じて、前記メモリがコマンドを実施するのに利用可能ではないことを示す情報を提供し、前記可変レイテンシー期間後に前記コマンドの少なくとも一部を受信することに応じて、前記メモリがコマンドを実施するのに利用可能であることを示す情報を提供するようにさらに構成される、メモリを含む、
    ことを特徴とする装置。
  2. 前記可変レイテンシー期間は前記アクティブ化コマンドに関連して測定される、
    ことを特徴とする請求項１に記載の装置。
  3. 前記コマンドは、読み出しコマンド、読み出しチェックコマンドまたはその組み合わせを含む、
    ことを特徴とする請求項１に記載の装置。
  4. 前記可変レイテンシー期間の最大期間は、前記アクティブ化コマンドのタイプに少なくとも部分的に基づく、
    ことを特徴とする請求項１に記載の装置。
  5. 前記メモリがコマンドを実施するのに利用可能ではないことを示す前記情報は、データ無効情報を含む、
    ことを特徴とする請求項１に記載の装置。
  6. 前記データ無効情報は、前記可変レイテンシー期間の残りの期間を示す、
    ことを特徴とする請求項５に記載の装置。
  7. 前記アクティブ化コマンドは、アクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを含む、
    ことを特徴とする請求項１に記載の装置。
  8. 前記メモリに結合され、前記アクティブ化コマンドを提供するように構成されたコントローラをさらに含む、
    ことを特徴とする請求項１に記載の装置。
  9. 可変レイテンシー期間中にデータ無効情報を提供するように構成されたメモリであって、前記データ無効情報は、前記可変レイテンシー期間の残りの長さを示し、前記可変レイテンシー期間は、前記メモリによるアクティブ化コマンドの受信後のものであり、前記メモリは、前記可変レイテンシー期間後にデータ有効情報を提供するようにさらに構成される、メモリを含み、
    前記アクティブ化コマンドは、アクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを含む、
    ことを特徴とする装置。
  10. 前記メモリは、前記可変レイテンシー期間中に複数のメモリ動作を管理するようにさらに構成される、
    ことを特徴とする請求項９に記載の装置。
  11. 前記アクティブ化読み出しコマンドおよび前記アクティブ化書き込みコマンドは、バッファアドレスの一以上のビットに少なくとも部分的に基づく、
    ことを特徴とする請求項９に記載の装置。
  12. 前記メモリは、前記可変レイテンシー期間が経過することに少なくとも部分的に応じて、前記データ有効情報を提供するようにさらに構成される、
    ことを特徴とする請求項９に記載の装置。
  13. 前記可変レイテンシー期間は、前記アクティブ化コマンドがアクティブ化読み出しコマンドを含むとき、第一の最大期間を有し、前記アクティブ化コマンドがアクティブ化書き込みコマンドを含むとき、第二の最大期間を有する、
    ことを特徴とする請求項９に記載の装置。
  14. 前記データ無効情報は、前記可変レイテンシー期間の残りの期間を示す、
    ことを特徴とする請求項９に記載の装置。
  15. 前記データ有効情報は、エラー、示唆される動作またはその組み合わせを示す、
    ことを特徴とする請求項９に記載の装置。
  16. 第一のアドレシング段階中にコマンドを示すアクティブ化コマンドをメモリに提供するように構成されたコントローラであって、第二のアドレシング段階中に初めて前記コマンドを提供するようにさらに構成される、コントローラを含み、
    前記コントローラは、前記メモリが前記コマンドを実施するのに利用可能ではないことを示す情報の少なくとも一部の受信に応じて、二度目に前記コマンドを提供するようにさらに構成される、
    ことを特徴とする装置。
  17. 前記アクティブ化コマンドは、アクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドのうちの少なくとも一つを含む、
    ことを特徴とする請求項１６に記載の装置。
  18. 前記コントローラは、データ有効情報およびアクティブ化読み出しコマンドを含む前記アクティブ化コマンドの少なくとも一部の受信に応じて、読み出しデータを受信するようにさらに構成され、データ有効情報およびアクティブ化書き込みコマンドを含む前記アクティブ化コマンドの少なくとも一部の受信に応じて、書き込みコマンドを提供するようにさらに構成される、
    ことを特徴とする請求項１６に記載の装置。
  19. 前記コントローラは、遅延後に前記コマンドを提供するようにさらに構成される、
    ことを特徴とする請求項１６に記載の装置。
  20. 前記遅延は、ＬＰＤＤＲ２標準に従ってＲＡＳ ｔｏ ＣＡＳ遅延を含む、
    ことを特徴とする請求項１９に記載の装置。
  21. 前記コントローラは、第三のアドレシング段階中にプリアクティブコマンドを提供するようにさらに構成される、
    ことを特徴とする請求項１６に記載の装置。
  22. 前記コントローラは、データバスの一以上のデータマスク信号線上で、前記コマンドを前記メモリが実施するのに利用可能ではないことを示す前記情報を受信するように構成される、
    ことを特徴とする請求項１６に記載の装置。
  23. 前記コントローラは、ＲＡＳ ｔｏ ＣＡＳ遅延が終わった後、前記コマンドを提供するように構成される、
    ことを特徴とする請求項１６に記載の装置。
  24. 前記情報は、前記可変レイテンシー期間の残りの期間を示す、
    ことを特徴とする請求項１６に記載の装置。
  25. 第一のアドレシング段階中に、コマンドのタイプを示すアクティブ化コマンドをメモリで受信することと、
    第二のアドレシング段階中に前記コマンドを受信することと、
    前記コマンドが可変レイテンシー期間中に受信される場合、前記メモリが前記コマンドを実施するのに利用可能ではないことを示す情報を提供することと、
    前記コマンドが前記可変レイテンシー期間後に受信される場合、前記メモリが前記コマンドを実施するのに利用可能であることを示す情報を提供することと、
    を含む、
    ことを特徴とする方法。
  26. 前記可変レイテンシー期間中に一以上のメモリ動作を管理することをさらに含む、
    ことを特徴とする請求項２５に記載の方法。
  27. アクティブ化コマンドをメモリで前記受信することは、
    前記アクティブ化コマンドがアクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを含むか否かを決定することを含む、
    ことを特徴とする請求項２５に記載の方法。
  28. 前記可変レイテンシー期間は、アクティブ化読み出しコマンドを含む前記アクティブ化コマンドの少なくとも一部に応じて、第一の最大期間を有し、前記可変レイテンシー期間は、アクティブ化書き込みコマンドを含む前記アクティブ化コマンドの少なくとも一部に応じて、第二の最大期間を有する、
    ことを特徴とする請求項２７に記載の方法。
  29. 前記アクティブ化コマンドがアクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドを含むか否かを決定することは、バッファアドレスのビットの状態を決定することを含む、
    ことを特徴とする請求項２７に記載の方法。
  30. 前記メモリが前記コマンドを実施するのに利用可能ではないことを示す情報を提供することは、前記可変レイテンシー期間の残りの期間を示すデータ無効情報を提供することを含む、
    ことを特徴とする請求項２７に記載の方法。
  31. 前記メモリが前記コマンドを実施するのに利用可能であることを示す情報を提供することは、エラーを示すデータ有効情報を提供することを含む、
    ことを特徴とする請求項２７に記載の方法。
  32. プリアクティブコマンドを前記メモリで受信することをさらに含む、
    ことを特徴とする請求項２７に記載の方法。
  33. コマンドを示すアクティブ化コマンドをコントローラで提供することと、
    前記アクティブ化コマンドを提供した後、前記コマンドを提供することと、
    前記コマンドの少なくとも一部を提供することに応じて、データ無効情報またはデータ有効情報のうちの少なくとも一つを受信することと、
    を含む、
    ことを特徴とする方法。
  34. コマンドを示すアクティブ化コマンドをコントローラで提供することは、
    アクティブ化読み出しコマンドまたはアクティブ化書き込みコマンドのうちの少なくとも一つを提供することを含む、
    ことを特徴とする請求項３３に記載の方法。
  35. データ無効情報またはデータ有効情報のうちの少なくとも一つを受信することは、
    同一のバス上で読み出しデータおよび前記データ有効信号を受信することを含む、
    ことを特徴とする請求項３３に記載の方法。
  36. 前記コマンドを提供することは、
    遅延後に前記コマンドを提供することを含む、
    ことを特徴とする請求項３３に記載の方法。
  37. データ無効情報またはデータ有効情報のうちの少なくとも一つを受信することは、
    前記コマンドが可変レイテンシー期間中に提供された場合、データ無効情報を受信することと、
    前記コマンドが可変レイテンシー期間後に提供された場合、データ有効情報を受信することと、
    を含む、
    ことを特徴とする請求項３３に記載の方法。
  38. 前記可変レイテンシー期間は、前記アクティブ化コマンドに少なくとも部分的に基づいた、最大期間を有する、
    ことを特徴とする請求項３７に記載の方法。
  39. 前記アクティブ化コマンドを提供する前に、プリアクティブコマンドを提供することをさらに含む、
    ことを特徴とする請求項３３に記載の方法。
  40. 前記コマンドの少なくとも一部を提供することに応じて、データ無効情報またはデータ有効情報のうちの少なくとも一つを受信することは、
    一以上のデータマスク信号線上で、データ無効情報またはデータ有効情報のうちの少なくとも一つを受信することを含む、
    ことを特徴とする請求項３３に記載の方法。
JP2016500725A 2013-03-15 2014-03-06 可変レイテンシーメモリ動作用装置および方法 Active JP6123017B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/838,296 US9734097B2 (en) 2013-03-15 2013-03-15 Apparatuses and methods for variable latency memory operations
US13/838,296 2013-03-15
PCT/US2014/021118 WO2014149831A1 (en) 2013-03-15 2014-03-06 Apparatuses and methods for variable latency memory operations

Publications (2)

Publication Number Publication Date
JP2016514329A true JP2016514329A (ja) 2016-05-19
JP6123017B2 JP6123017B2 (ja) 2017-04-26

Family

ID=51533852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016500725A Active JP6123017B2 (ja) 2013-03-15 2014-03-06 可変レイテンシーメモリ動作用装置および方法

Country Status (7)

Country Link
US (3) US9734097B2 (ja)
EP (1) EP2972914B1 (ja)
JP (1) JP6123017B2 (ja)
KR (1) KR101693137B1 (ja)
CN (1) CN104981789B (ja)
SG (1) SG11201505417SA (ja)
WO (1) WO2014149831A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021517692A (ja) * 2018-03-19 2021-07-26 マイクロン テクノロジー，インク． キャッシュ及び複数の独立したアレイを有するメモリのためのインタフェース

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
US9812183B2 (en) * 2016-03-04 2017-11-07 Adesto Technologies Corporation Read latency reduction in a memory device
US10936198B2 (en) * 2016-07-26 2021-03-02 MemRay Corporation Resistance switching memory-based coprocessor and computing device including the same
KR101944037B1 (ko) * 2017-09-04 2019-01-30 주식회사 맴레이 저항 변화 메모리 기반 가속기
CN107656883A (zh) * 2016-07-26 2018-02-02 忆锐公司 基于电阻切换式存储器的协处理器和包括其的计算设备
US10929059B2 (en) * 2016-07-26 2021-02-23 MemRay Corporation Resistance switching memory-based accelerator
KR20180127710A (ko) * 2017-05-22 2018-11-30 에스케이하이닉스 주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US10908820B2 (en) 2017-09-14 2021-02-02 Samsung Electronics Co., Ltd. Host-based and client-based command scheduling in large bandwidth memory systems
US10489316B1 (en) * 2018-06-04 2019-11-26 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US10910033B2 (en) * 2018-12-14 2021-02-02 Micron Technology, Inc. Refresh-related activation in memory
US11093244B2 (en) * 2019-08-28 2021-08-17 Micron Technology, Inc. Command delay
KR20210029616A (ko) 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 반도체장치
FR3111439B1 (fr) * 2020-06-12 2023-06-30 St Microelectronics Rousset Procédé de gestion des requêtes d’accès à une mémoire vive et système correspondant
TWI760942B (zh) * 2020-11-26 2022-04-11 國立中正大學 可變延遲計算裝置
US11914863B2 (en) * 2021-07-22 2024-02-27 Rambus Inc. Data buffer for memory devices with unidirectional ports
US11914532B2 (en) * 2021-08-31 2024-02-27 Apple Inc. Memory device bandwidth optimization
US20230268010A1 (en) * 2022-02-18 2023-08-24 Infineon Technologies LLC Data path circuit and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028190A (ja) * 1999-05-07 2001-01-30 Fujitsu Ltd 半導体記憶装置の動作制御方法および半導体記憶装置
US20070156991A1 (en) * 2005-12-30 2007-07-05 Geoffrey Gould Data invalid signal for non-deterministic latency in a memory system
JP2010153018A (ja) * 2008-12-16 2010-07-08 Numonyx Bv 不揮発性メモリと、不揮発性メモリからメモリコントローラへレディ／ビジー信号を提供する方法および装置

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673114B2 (ja) 1987-03-31 1994-09-14 日本電気株式会社 キヤツシユ制御装置
US5287469A (en) * 1988-12-27 1994-02-15 Nec Corporation Electrically erasable and programmable non-volatile memory (EEPROM), wherein write pulses can be interrupted by subsequently received read requests
US5369616A (en) * 1992-10-30 1994-11-29 Intel Corporation Method for assuring that an erase process for a memory array has been properly completed
US5668972A (en) 1994-10-05 1997-09-16 International Business Machines Corporation Method and system for efficient miss sequence cache line allocation utilizing an allocation control cell state to enable a selected match line
US5892961A (en) 1995-02-17 1999-04-06 Xilinx, Inc. Field programmable gate array having programming instructions in the configuration bitstream
US6412045B1 (en) 1995-05-23 2002-06-25 Lsi Logic Corporation Method for transferring data from a host computer to a storage media using selectable caching strategies
US5546344A (en) 1995-06-06 1996-08-13 Cirrus Logic, Inc. Extended data output DRAM interface
US5852640A (en) 1995-06-26 1998-12-22 Kliza; Phillip S. Clock distribution apparatus with current sensed skew cancelling
US5893149A (en) 1996-07-01 1999-04-06 Sun Microsystems, Inc. Flushing of cache memory in a computer system
US5953522A (en) 1996-07-01 1999-09-14 Sun Microsystems, Inc. Temporary computer file system implementing using anonymous storage allocated for virtual memory
US5778432A (en) 1996-07-01 1998-07-07 Motorola, Inc. Method and apparatus for performing different cache replacement algorithms for flush and non-flush operations in response to a cache flush control bit register
US6201739B1 (en) 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
JPH10312684A (ja) * 1997-05-13 1998-11-24 Fujitsu Ltd 半導体集積回路
JP3251882B2 (ja) 1997-08-13 2002-01-28 株式会社東芝 半導体記憶装置
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
US6459313B1 (en) 1998-09-18 2002-10-01 Lsi Logic Corporation IO power management: synchronously regulated output skew
US6275077B1 (en) 1999-08-31 2001-08-14 Sun Microsystems, Inc. Method and apparatus for programmable adjustment of bus driver propagation times
JP2001118383A (ja) 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
JP4315552B2 (ja) 1999-12-24 2009-08-19 株式会社ルネサステクノロジ 半導体集積回路装置
US6546462B1 (en) 1999-12-30 2003-04-08 Intel Corporation CLFLUSH micro-architectural implementation method and system
US8341332B2 (en) 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US6314049B1 (en) * 2000-03-30 2001-11-06 Micron Technology, Inc. Elimination of precharge operation in synchronous flash memory
JP4762435B2 (ja) * 2001-05-09 2011-08-31 富士通セミコンダクター株式会社 内部カウンタを複数備えた不揮発性半導体記憶装置
US7058799B2 (en) 2001-06-19 2006-06-06 Micron Technology, Inc. Apparatus and method for clock domain crossing with integrated decode
JP4694067B2 (ja) 2001-09-28 2011-06-01 富士通セミコンダクター株式会社 半導体記憶装置
US20040098549A1 (en) * 2001-10-04 2004-05-20 Dorst Jeffrey R. Apparatus and methods for programmable interfaces in memory controllers
EP1446910B1 (en) 2001-10-22 2010-08-11 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
US6988218B2 (en) 2002-02-11 2006-01-17 Micron Technology, Inc. System and method for power saving delay locked loop control by selectively locking delay interval
KR100459709B1 (ko) 2002-04-03 2004-12-04 삼성전자주식회사 여유 있는 셋업 앤드 홀드 타임 마진을 가지는 병렬-직렬송신 회로
US20030212865A1 (en) 2002-05-08 2003-11-13 Hicken Michael S. Method and apparatus for flushing write cache data
DE10229460B3 (de) 2002-07-01 2004-01-29 Texas Instruments Deutschland Gmbh Spannungsfolger und ASK-Demodulator mit einem Spannungsfolger
US6744285B2 (en) 2002-08-08 2004-06-01 Agilent Technologies, Inc. Method and apparatus for synchronously transferring data across multiple clock domains
US7082546B2 (en) 2002-08-12 2006-07-25 Broadcom Corporation Low-speed DLL employing a digital phase interpolator based upon a high-speed clock
US6687185B1 (en) 2002-08-29 2004-02-03 Micron Technology, Inc. Method and apparatus for setting and compensating read latency in a high speed DRAM
US7363540B2 (en) 2002-10-22 2008-04-22 Microsoft Corporation Transaction-safe FAT file system improvements
JP4077295B2 (ja) 2002-10-23 2008-04-16 株式会社東芝 同期型半導体記憶装置及びその動作方法
JP2004171678A (ja) * 2002-11-20 2004-06-17 Sony Corp 情報記憶装置、情報記憶方法、及び情報記憶プログラム
US7269754B2 (en) 2002-12-30 2007-09-11 Intel Corporation Method and apparatus for flexible and programmable clock crossing control with dynamic compensation
DE10319158A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Vorrichtung zum flexiblen Deaktivieren von Wortleitungen von dynamischen Speicherbausteinen und Verfahren hierfür
KR100522433B1 (ko) 2003-04-29 2005-10-20 주식회사 하이닉스반도체 도메인 크로싱 회로
US7219251B2 (en) 2003-05-09 2007-05-15 Hewlett-Packard Development Company, L.P. Programmable clock synchronizer
JP3859624B2 (ja) 2003-07-31 2006-12-20 エルピーダメモリ株式会社 遅延回路と遅延同期ループ装置
DE112004001415T5 (de) 2003-07-31 2006-06-29 Advantest Corporation Taktübertragungsvorrichtung und Prüfvorrichtung
JP4540352B2 (ja) 2003-09-12 2010-09-08 ルネサスエレクトロニクス株式会社 記憶装置
US6996016B2 (en) 2003-09-30 2006-02-07 Infineon Technologies Ag Echo clock on memory system having wait information
WO2005057400A1 (ja) 2003-12-09 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電子装置、その制御方法、ホスト装置及びその制御方法
US7111185B2 (en) 2003-12-23 2006-09-19 Micron Technology, Inc. Synchronization device with delay line control circuit to control amount of delay added to input signal and tuning elements to receive signal form delay circuit
US7173863B2 (en) 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
KR100521049B1 (ko) 2003-12-30 2005-10-11 주식회사 하이닉스반도체 더블 데이터 레이트 싱크로너스 디램의 쓰기 회로
TWI267871B (en) 2004-01-10 2006-12-01 Hynix Semiconductor Inc Domain crossing device
US7268605B2 (en) 2004-06-14 2007-09-11 Rambus, Inc. Technique for operating a delay circuit
US7579683B1 (en) 2004-06-29 2009-08-25 National Semiconductor Corporation Memory interface optimized for stacked configurations
US7660187B2 (en) 2004-08-04 2010-02-09 Micron Technology, Inc. Method and apparatus for initialization of read latency tracking circuit in high-speed DRAM
US7084680B2 (en) 2004-08-31 2006-08-01 Micron Technology, Inc. Method and apparatus for timing domain crossing
US7624209B1 (en) 2004-09-15 2009-11-24 Xilinx, Inc. Method of and circuit for enabling variable latency data transfers
WO2006038829A1 (en) 2004-09-29 2006-04-13 Intel Corporation Iterative decoding with buffering and restoring intermediate decoder states
US20060069812A1 (en) 2004-09-30 2006-03-30 Osborne Randy B Method to mitigate performance turnaround in a bidirectional interconnect
DE102004052268B4 (de) 2004-10-27 2016-03-24 Polaris Innovations Ltd. Halbleiterspeichersystem und Verfahren zur Datenübertragung zwischen einem Speichercontroller und einem Halbleiterspeicher
US7139673B1 (en) * 2004-11-05 2006-11-21 Xilinx, Inc. Method of and circuit for verifying a data transfer protocol
JP2006139556A (ja) 2004-11-12 2006-06-01 Toshiba Corp メモリカード及びそのカードコントローラ
US7209396B2 (en) 2005-02-28 2007-04-24 Infineon Technologies Ag Data strobe synchronization for DRAM devices
KR100673904B1 (ko) 2005-04-30 2007-01-25 주식회사 하이닉스반도체 반도체메모리소자
US7170819B2 (en) 2005-05-04 2007-01-30 Infineon Technologies Ag Integrated semiconductor memory device for synchronizing a signal with a clock signal
US7187599B2 (en) 2005-05-25 2007-03-06 Infineon Technologies North America Corp. Integrated circuit chip having a first delay circuit trimmed via a second delay circuit
JP4734033B2 (ja) 2005-05-30 2011-07-27 株式会社東芝 記憶装置
US7200043B2 (en) * 2005-05-31 2007-04-03 Elite Semiconductor Memory Technology, Inc. Nonvolatile memory using a two-step cell verification process
US20070005922A1 (en) 2005-06-30 2007-01-04 Swaminathan Muthukumar P Fully buffered DIMM variable read latency
US20070033427A1 (en) 2005-07-19 2007-02-08 International Business Machines Corporation Power efficient cycle stealing
US7451338B2 (en) 2005-09-30 2008-11-11 Intel Corporation Clock domain crossing
KR100732194B1 (ko) 2005-10-17 2007-06-27 삼성전자주식회사 메모리 모듈과 메모리 시스템 및 그 제어방법
JP2007122807A (ja) 2005-10-27 2007-05-17 Elpida Memory Inc 半導体記憶装置及びその調整方法
US7609584B2 (en) 2005-11-19 2009-10-27 Samsung Electronics Co., Ltd. Latency control circuit and method thereof and an auto-precharge control circuit and method thereof
US7673111B2 (en) 2005-12-23 2010-03-02 Intel Corporation Memory system with both single and consolidated commands
US20070208904A1 (en) 2006-03-03 2007-09-06 Wu-Han Hsieh Wear leveling method and apparatus for nonvolatile memory
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
KR100822578B1 (ko) 2006-04-18 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 소자의 쓰기 장치
KR100746229B1 (ko) 2006-07-07 2007-08-03 삼성전자주식회사 반도체 메모리 장치
KR100808053B1 (ko) 2006-09-29 2008-02-28 주식회사 하이닉스반도체 메모리장치의 딜레이 선택회로.
US20080082707A1 (en) 2006-09-29 2008-04-03 Synfora, Inc. Non-blocking bus controller for a pipelined, variable latency, hierarchical bus with point-to-point first-in first-out ordering
KR100818099B1 (ko) 2006-09-29 2008-03-31 주식회사 하이닉스반도체 데이터 출력 제어 회로 및 데이터 출력 제어 방법
FR2906624A1 (fr) 2006-10-03 2008-04-04 Bull S A S Soc Par Actions Sim Systeme et procede de stockage de masse.
US7671648B2 (en) 2006-10-27 2010-03-02 Micron Technology, Inc. System and method for an accuracy-enhanced DLL during a measure initialization mode
KR100834393B1 (ko) 2006-10-31 2008-06-04 주식회사 하이닉스반도체 클럭 데이터 복원장치.
US7590008B1 (en) 2006-11-06 2009-09-15 Altera Corporation PVT compensated auto-calibration scheme for DDR3
US7593273B2 (en) 2006-11-06 2009-09-22 Altera Corporation Read-leveling implementations for DDR3 applications on an FPGA
KR100843546B1 (ko) 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
JP4297159B2 (ja) 2006-12-08 2009-07-15 ソニー株式会社 フリップフロップおよび半導体集積回路
US7716510B2 (en) 2006-12-19 2010-05-11 Micron Technology, Inc. Timing synchronization circuit with loop counter
US7515500B2 (en) 2006-12-20 2009-04-07 Nokia Corporation Memory device performance enhancement through pre-erase mechanism
DE112006004187B4 (de) 2006-12-27 2015-09-10 Intel Corporation Verfahren, nicht-flüchtige Speichervorrichtung und Computersystem zum initiativen Abnutzungsausgleich für einen nicht-flüchtigen Speicher
KR100866958B1 (ko) 2007-02-08 2008-11-05 삼성전자주식회사 고속 ｄｒａｍ의 정확한 독출 레이턴시를 제어하는 방법 및장치
US7443216B2 (en) 2007-02-20 2008-10-28 Micron Technology, Inc. Trimmable delay locked loop circuitry with improved initialization characteristics
US8370562B2 (en) 2007-02-25 2013-02-05 Sandisk Il Ltd. Interruptible cache flushing in flash memory systems
US7660952B2 (en) 2007-03-01 2010-02-09 International Business Machines Corporation Data bus bandwidth scheduling in an FBDIMM memory system operating in variable latency mode
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
US7643334B1 (en) 2007-04-26 2010-01-05 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US20080270811A1 (en) 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
US7962670B2 (en) 2007-06-06 2011-06-14 Lantiq Deutschland Gmbh Pin multiplexing
JP2008305246A (ja) 2007-06-08 2008-12-18 Freescale Semiconductor Inc 情報処理装置、キャッシュフラッシュ制御方法及び情報処理制御装置
JP2009020932A (ja) 2007-07-10 2009-01-29 Elpida Memory Inc レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
KR100853468B1 (ko) 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
JP2009025866A (ja) 2007-07-17 2009-02-05 Nec Electronics Corp メモリコントローラ、バスシステム、集積回路、及び、集積回路の制御方法。
US8099632B2 (en) * 2007-08-08 2012-01-17 Sandisk Technologies Inc. Urgency and time window manipulation to accommodate unpredictable memory operations
US7885365B2 (en) 2007-08-31 2011-02-08 International Business Machines Corporation Low-power, low-area high-speed receiver architecture
US7913103B2 (en) 2007-08-31 2011-03-22 Globalfoundries Inc. Method and apparatus for clock cycle stealing
JP2009086988A (ja) 2007-09-28 2009-04-23 Toshiba Corp メモリカード
WO2009067496A1 (en) 2007-11-19 2009-05-28 Rambus Inc. Scheduling based on turnaround event
US8200904B2 (en) 2007-12-12 2012-06-12 Sandisk Il Ltd. System and method for clearing data from a cache
US7865658B2 (en) * 2007-12-31 2011-01-04 Sandisk Il Ltd. Method and system for balancing host write operations and cache flushing
KR20090074969A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 레이턴시를 제어하는 반도체 메모리 장치
JP4438877B2 (ja) 2008-03-12 2010-03-24 ソニー株式会社 通信システム、受信装置、および受信方法
US8489820B1 (en) 2008-03-18 2013-07-16 Netapp, Inc Speculative copying of data from main buffer cache to solid-state secondary cache of a storage server
US8001331B2 (en) 2008-04-17 2011-08-16 Arm Limited Efficiency of cache memory operations
US8754683B2 (en) 2008-06-18 2014-06-17 Micron Technology, Inc. Locked-loop quiescence apparatus, systems, and methods
KR100936806B1 (ko) 2008-07-03 2010-01-14 주식회사 하이닉스반도체 도메인 크로싱 회로 및 방법
US8704772B2 (en) 2008-07-16 2014-04-22 Enpulz, L.L.C. Writing pad with synchronized background audio and video and handwriting recognition
TWI385669B (zh) 2008-07-23 2013-02-11 Phison Electronics Corp 用於快閃記憶體的平均磨損方法、儲存系統與控制器
US7929356B2 (en) 2008-09-05 2011-04-19 Atmel Corporation Method and system to access memory
US7872924B2 (en) 2008-10-28 2011-01-18 Micron Technology, Inc. Multi-phase duty-cycle corrected clock signal generator and memory having same
KR20100055105A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 상 변화 메모리 장치
JP2010123164A (ja) 2008-11-18 2010-06-03 Elpida Memory Inc 半導体記憶装置及びその制御方法
US7715260B1 (en) 2008-12-01 2010-05-11 United Microelectronics Corp. Operating voltage tuning method for static random access memory
CN101752009B (zh) 2008-12-16 2013-04-17 联华电子股份有限公司 静态随机存取存储器的操作电压的调整方法
US20100161932A1 (en) 2008-12-18 2010-06-24 Ori Moshe Stern Methods for writing data from a source location to a destination location in a memory device
JP2010152968A (ja) 2008-12-25 2010-07-08 Elpida Memory Inc 半導体記憶装置
US8281101B2 (en) 2008-12-27 2012-10-02 Intel Corporation Dynamic random access memory with shadow writes
KR100985410B1 (ko) 2008-12-30 2010-10-06 주식회사 하이닉스반도체 반도체 장치
US8040744B2 (en) 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US7979759B2 (en) 2009-01-08 2011-07-12 International Business Machines Corporation Test and bring-up of an enhanced cascade interconnect memory system
KR20100083395A (ko) 2009-01-13 2010-07-22 삼성전자주식회사 병렬 인터페이싱 방법, 상기 방법을 수행하기 위한 장치들
JP2010182350A (ja) 2009-02-03 2010-08-19 Renesas Electronics Corp 半導体記憶装置
US7948817B2 (en) 2009-02-27 2011-05-24 International Business Machines Corporation Advanced memory device having reduced power and improved performance
US8195891B2 (en) 2009-03-30 2012-06-05 Intel Corporation Techniques to perform power fail-safe caching without atomic metadata
US7969813B2 (en) 2009-04-01 2011-06-28 Micron Technology, Inc. Write command and write data timing circuit and methods for timing the same
US8387065B2 (en) 2009-04-16 2013-02-26 International Business Machines Corporation Speculative popcount data creation
WO2010143209A1 (en) 2009-06-10 2010-12-16 Francesco Falanga Suspension of memory operations for reduced read latency in memory arrays
US8370712B2 (en) 2009-07-23 2013-02-05 International Business Machines Corporation Memory management in a non-volatile solid state memory device
US8004884B2 (en) 2009-07-31 2011-08-23 International Business Machines Corporation Iterative write pausing techniques to improve read latency of memory systems
KR20110014923A (ko) 2009-08-06 2011-02-14 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101585213B1 (ko) 2009-08-18 2016-01-13 삼성전자주식회사 라이트 레벨링 동작을 수행하기 위한 메모리 장치의 제어 방법, 메모리 장치의 라이트 레벨링 방법, 및 라이트 레벨링 동작을 수행하는 메모리 컨트롤러, 메모리 장치, 및 메모리 시스템
US8850103B2 (en) 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
US8307270B2 (en) 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
US8327092B2 (en) * 2009-09-21 2012-12-04 Freescale Semiconductor, Inc. Memory device configurable as interleaved or non-interleaved memory
KR20110052941A (ko) 2009-11-13 2011-05-19 삼성전자주식회사 어디티브 레이턴시를 가지는 반도체 장치
US8327052B2 (en) * 2009-12-23 2012-12-04 Spansion Llc Variable read latency on a serial memory bus
US8595441B1 (en) 2010-01-04 2013-11-26 Marvell Israel (M.I.S.L) Ltd. Cache operations using transformed indexes
TWI447735B (zh) 2010-02-05 2014-08-01 Phison Electronics Corp 記憶體管理與寫入方法及其可複寫式非揮發性記憶體控制器與儲存系統
US8291126B2 (en) 2010-03-23 2012-10-16 Spansion Llc Variable read latency on a serial memory bus
US8560796B2 (en) 2010-03-29 2013-10-15 Freescale Semiconductor, Inc. Scheduling memory access requests using predicted memory timing and state information
US8539129B2 (en) 2010-04-14 2013-09-17 Qualcomm Incorporated Bus arbitration techniques to reduce access latency
US9104546B2 (en) 2010-05-24 2015-08-11 Silicon Motion Inc. Method for performing block management using dynamic threshold, and associated memory device and controller thereof
US8522067B2 (en) 2010-06-17 2013-08-27 Stmicroelectronics, Inc. Variable latency interface for read/write channels
KR101131560B1 (ko) 2010-07-15 2012-04-04 주식회사 하이닉스반도체 웨어 레벨링을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법
CN101930404B (zh) 2010-08-27 2012-11-21 威盛电子股份有限公司 存储装置及其操作方法
US9355051B2 (en) 2010-09-10 2016-05-31 Cypress Semiconductor Corporation Apparatus, method, and manufacture for using a read preamble to optimize data capture
US8135881B1 (en) 2010-09-27 2012-03-13 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
US20120117303A1 (en) 2010-11-04 2012-05-10 Numonyx B.V. Metadata storage associated with flash translation layer
US8645637B2 (en) 2010-11-16 2014-02-04 Micron Technology, Inc. Interruption of write memory operations to provide faster read access in a serial interface memory
US8356153B2 (en) 2010-11-19 2013-01-15 International Business Machines Corporation Adaptive wear leveling via monitoring the properties of memory reference stream
TWI417727B (zh) 2010-11-22 2013-12-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與回應主機指令的方法
KR20120079682A (ko) 2011-01-05 2012-07-13 삼성전자주식회사 디램 캐시를 포함하는 메모리 장치 및 이를 포함하는 시스템
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8649210B2 (en) * 2011-09-06 2014-02-11 Mediatek Inc. DDR PSRAM and data writing and reading methods thereof
US8984320B2 (en) 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
US8762625B2 (en) 2011-04-14 2014-06-24 Apple Inc. Stochastic block allocation for improved wear leveling
US8509011B2 (en) 2011-04-25 2013-08-13 Micron Technology, Inc. Command paths, apparatuses, memories, and methods for providing internal commands to a data path
US8806171B2 (en) 2011-05-24 2014-08-12 Georgia Tech Research Corporation Systems and methods providing wear leveling using dynamic randomization for non-volatile memory
US8694719B2 (en) 2011-06-24 2014-04-08 Sandisk Technologies Inc. Controller, storage device, and method for power throttling memory operations
US9104547B2 (en) 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
KR101804521B1 (ko) 2011-08-16 2017-12-07 에스케이하이닉스 주식회사 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템
EP2761471B1 (en) 2011-09-30 2017-10-25 Intel Corporation Statistical wear leveling for non-volatile system memory
JP5642649B2 (ja) 2011-10-07 2014-12-17 シャープ株式会社 半導体記憶装置及び半導体装置
US9208070B2 (en) 2011-12-20 2015-12-08 Sandisk Technologies Inc. Wear leveling of multiple memory devices
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
US8552776B2 (en) 2012-02-01 2013-10-08 Micron Technology, Inc. Apparatuses and methods for altering a forward path delay of a signal path
US8918581B2 (en) 2012-04-02 2014-12-23 Microsoft Corporation Enhancing the lifetime and performance of flash-based storage
US9166579B2 (en) 2012-06-01 2015-10-20 Micron Technology, Inc. Methods and apparatuses for shifting data signals to match command signal delay
US9054675B2 (en) 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US9001594B2 (en) 2012-07-06 2015-04-07 Micron Technology, Inc. Apparatuses and methods for adjusting a path delay of a command path
US20140013028A1 (en) 2012-07-09 2014-01-09 Hamilton Sundstrand Corporation Hardware flash memory wear monitoring
CN102789423B (zh) 2012-07-11 2014-12-10 山东华芯半导体有限公司 四池闪存磨损均衡方法
US9515204B2 (en) 2012-08-07 2016-12-06 Rambus Inc. Synchronous wired-or ACK status for memory with variable write latency
US9329623B2 (en) 2012-08-22 2016-05-03 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal
TWI483111B (zh) 2012-09-20 2015-05-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140089562A1 (en) 2012-09-27 2014-03-27 Hitachi, Ltd. Efficient i/o processing in storage system
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9268651B1 (en) 2012-10-31 2016-02-23 Amazon Technologies, Inc. Efficient recovery of storage gateway cached volumes
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US20150095551A1 (en) 2013-09-30 2015-04-02 Micron Technology, Inc. Volatile memory architecutre in non-volatile memory devices and related controllers
US9824004B2 (en) * 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028190A (ja) * 1999-05-07 2001-01-30 Fujitsu Ltd 半導体記憶装置の動作制御方法および半導体記憶装置
US20070156991A1 (en) * 2005-12-30 2007-07-05 Geoffrey Gould Data invalid signal for non-deterministic latency in a memory system
JP2010153018A (ja) * 2008-12-16 2010-07-08 Numonyx Bv 不揮発性メモリと、不揮発性メモリからメモリコントローラへレディ／ビジー信号を提供する方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021517692A (ja) * 2018-03-19 2021-07-26 マイクロン テクノロジー，インク． キャッシュ及び複数の独立したアレイを有するメモリのためのインタフェース

Also Published As

Publication number Publication date
US20170329534A1 (en) 2017-11-16
US9734097B2 (en) 2017-08-15
EP2972914A1 (en) 2016-01-20
CN104981789B (zh) 2019-04-16
KR20150113180A (ko) 2015-10-07
CN104981789A (zh) 2015-10-14
US20180349302A1 (en) 2018-12-06
EP2972914A4 (en) 2016-11-30
EP2972914B1 (en) 2018-10-31
KR101693137B1 (ko) 2017-01-04
WO2014149831A1 (en) 2014-09-25
SG11201505417SA (en) 2015-09-29
JP6123017B2 (ja) 2017-04-26
US20140281182A1 (en) 2014-09-18
US10740263B2 (en) 2020-08-11
US10067890B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
JP6123017B2 (ja) 可変レイテンシーメモリ動作用装置および方法
KR102152281B1 (ko) 불휘발성 메모리의 다수의 파티션을 동시에 액세스하기 위한 장치 및 방법
US9710192B2 (en) Apparatuses and methods for providing data from a buffer
US10860482B2 (en) Apparatuses and methods for providing data to a configurable storage area
US9685218B2 (en) Memory device and memory system having the same
JP6006885B2 (ja) 可変レイテンシを有するメモリオペレーションのための装置及び方法
US7441070B2 (en) Method for accessing a non-volatile memory via a volatile memory interface
JP5952974B2 (ja) 可変レイテンシを有するメモリオペレーションのための装置及び方法
JP7216247B1 (ja) バンク割り当てを備えたマルチポート不揮発性メモリデバイスおよび関連するシステムおよび方法
WO2017156747A1 (zh) 一种内存访问方法以及计算机系统
JP2013089030A (ja) 情報処理システム、制御システム及び半導体装置
JP2009237980A (ja) マルチポートメモリおよび情報処理システム
JP2024129798A (ja) 半導体デバイスにおける読み出しタイミングの管理
JP2014160433A (ja) 複数のメモリからデータを提供するための装置および方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6123017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250