CN101752009B - 静态随机存取存储器的操作电压的调整方法 - Google Patents
静态随机存取存储器的操作电压的调整方法 Download PDFInfo
- Publication number
- CN101752009B CN101752009B CN 200810185911 CN200810185911A CN101752009B CN 101752009 B CN101752009 B CN 101752009B CN 200810185911 CN200810185911 CN 200810185911 CN 200810185911 A CN200810185911 A CN 200810185911A CN 101752009 B CN101752009 B CN 101752009B
- Authority
- CN
- China
- Prior art keywords
- voltage
- static ram
- static
- peripheral circuit
- inefficacy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一种可达到最佳化静态随机存取存储器的最小操作电压的调整方法,其中的静态随机存取存储器接收外设电路电压及存储单元电压,其步骤包括:首先针对静态随机存取存储器进行许目测试,藉以获得许目测试图及最小操作电压。比较最小操作电压与预设规格,并在许目测试图上外设电路电压等于存储单元电压的线上定位出预设规格所在的规格定位点。固定外设电路电压或存储单元电压的其中之一,并递减外设电路电压或存储单元电压的另一,藉以针对静态随机存取存储器进行测试,并获得失效位数分布。最后,依据规格定位点以及失效位数分布调整静态随机存取存储器的制程参数。
Description
技术领域
本发明是有关于一种存储器制程参数的调整方法,且特别是有关于一种静态随机存取存储器的最小操作电压的调整方法。
背景技术
静态随机存取存储器(Static Random Access Memory,SRAM)是一种常见的随机存取存储器。其特点在于只要持续供电给该静态随机存取存储器,储存在静态随机存取存储器中的数据就不会消失。这个不同于动态随机存取存储器(Dynamic Random Access Memory,DRAM)需要周期性地更新(re-flash)数据线的特点,使得静态随机存取存储器在现今的诸多电子产品中依旧扮演着不可取代的地位。
常见的静态随机存取存储器为一种由6个晶体管所构成的所谓的6T的结构。在此请参照图1绘示已知的6T的静态随机存取体的电路图。图1绘示为1位的静态随机存取存储器100。静态随机存取存储器100主要由四个晶体管PL1、PD1、PL2、PD2建构成一个闩锁电路来存储数据,而晶体管PG1、PG2则分别担任两个受控于字线WL的开关,在当静态随机存取存储器100被选中时(包括要被写入或读出数据时),晶体管PG1、PG2同时导通,并将数据通过位线BL及反位线BLB传送数据,以进行数据的存取。图1中的静态随机存取存储器100仅为一位的存储器单元,但在一个数兆位容量的一个或多个存储器数组中会有大量的此种一位存储器单元。
在针对静态随机存取存储器的测试分析中,常使用一种所谓的许目(shmoo)测试。这种许目测试常使用在半导体的电路分析上,通常是针对数兆位的存储器容量的受测电路的操作电压做递增或递减的重复测试,以判断受测电路在不同操作电压下良莠分布。以下请同时参照图1及图2,图2绘示静态随机存取存储器许目测试的分布图。其中图2的横轴为作用在晶体管PL1、PL2、PD1、PD2的存储单元电压VCELL,而纵轴为作用在晶体管PG1、PG2的外设电路电压VPERI。图2上所标示的星点表示在该些电压状态时,受测电路中的所有静态随存取存储器皆可正常工作,空白部分则为受测电路中的静态随存取存储器无法全数正常工作。
此外,直线210为当存储单元电压VCELL等于外设电路电压VPERI时的状况,而直线210上的点PT则为发生受测的静态随机存取存储器的最小操作电压Vcc_min。
一般来说,造成静态随机存取存储器发生失效的原因除了因为制程上的不可避免的错误(一般此因素所造成的失效称早期失效(early fail))(虽说不可避免但需降到某个可接受的值)外,还有两个最主要的因素,一个是为所谓的静态噪声边界(Static Noise Margin,SNM)而另一个是所谓的写入噪声边界(Write Noise Margin,WRM)。这两个因素分别表示了静态随机存取存储器在读出及写入的噪声容忍程度。并且,这两个因素通常是互斥的,也就是说具有较高的静态噪声边界的静态随机存取存储器通常会具有较低的写入噪声边界,反之亦然。这样的情况使得当静态随机存取存储器需要在较低的操作电压上操作时,设计者很难调整相对的制程参数。
而上述的许目测试只能显示出受测的静态随机存取存储器的失效主要是导因于写入噪声边界或是静态噪声边界。也因此,这样的许目测试并无法提供设计者足够的信息,来使设计者得以适当的调整静态随机存取存储器对应静态噪声边界或写入噪声边界的制程参数,来进一步调整其最低操作电压。同时,这样的许目测试也无法提供是否有早期失效的位隐含在里面的信息。
发明内容
本发明提出一种静态随机存取存储器的操作电压的调整方法,用以调低静态随机存取存储器的操作电压。
本发明提出一种静态随机存取存储器的操作电压的调整方法,其中,静态随机存取存储器接收外设电路电压及存储单元电压,其步骤包括:首先,针对多个静态随机存取存储器进行许目(shmoo)测试,并藉以获得许目测试图及最小操作电压,其中该许目测试图具有测试成功分布区。接着,比较最小操作电压与预设规格。然后,在许目测试图上的外设电路电压等于存储单元电压的线上定位出预设规格所在的规格定位点。并且,固定外设电路电压或存储单元电压的其中之一,并递减外设电路电压或存储单元电压的另一,来针对多个静态随机存取存储器进行测试,并藉以获得失效位数分布。最后,依据规格定位点以及失效位数分布调整多个静态随机存取存储器的制程参数。
在本发明的一实施例中,上述的“依据该规格定位点以及该失效位数分布调整该静态随机存取存储器的制程参数”的步骤包括:首先,延伸测试成功分布区的第一边界线,并水平移动第一边界线平行移动距离,使此第一边界线通过规格定位点。并且,延伸测试成功分布区的第二边界线,并垂直移动此第二边界线垂直移动距离,使此第二边界线通过规格定位点。然后,再依据平行移动距离或垂直移动距离及失效位数分布中发生第一个失效位的电压来调整多个静态随机存取存储器的制程参数。
在本发明的一实施例中,其中“递减外设电路电压或存储单元电压的另一”的步骤为存储单元电压由等于外设电路电压递减至0伏特,或为外设电路电压由等于存储单元电压递减至0伏特。
在本发明的一实施例中,其中失效位数分布为对应递减的存储单元电压或递减的外设电路电压产生的静态随机存取存储器的失效位数。
在本发明的一实施例中,其中的失效位数分布呈常态分布。
在本发明的一实施例中,其中包括依据调整第一失效位数分布的标准差或中位数来调整多个静态随机存取存储器的制程参数。
在本发明的一实施例中,上述的静态随机存取存储器的操作电压的调整方法还包括:首先,依据第一失效位数分布的标准差来判断存储单元电压或外设电路电压产生第一个失效位的理论电压值,其中的理论电压值至实际产生第一个失效位的电压值的区间为发生早期失效(early fail)的区间。然后,依据上述的早期失效的区间来调整多个静态随机存取存储器的制程参数。
在本发明的一实施例中,上述的静态随机存取存储器的操作电压的调整方法的步骤还包括:依据理论电压对应的失效位数,来调整多个静态随机存取存储器的制程参数。
在本发明的一实施例中,上述的理论电压值与失效位数分布的标准差的呈倍数关系,而此倍数关系的值则依据静态随机存取存储器的尺寸来决定。
在本发明的一实施例中,上述的许目(shmoo)测试为改变存储单元电压及外设电路电压以针对多个静态随机存取存储器进行测试。
在本发明的一实施例中,上述的许目(shmoo)测试针对多个静态随机存取存储器所进行的测试为对多个静态随机存取存储器进行读写测试。
在本发明的一实施例中,上述的测试成功分布区表示多个静态随机存取存储器在对应测试成功分布区中的存储单元电压及外设电路电压时所有位均可以正常地被读写。
本发明因利用许目(shmoo)测试所产生的许目测试图配合失效位数分布,并以统计的方式来调整静态随机存取存储器的制程参数,藉以调整静态随机存取存储器的最小操作电压。藉此,不仅可以有效分辨出主导存储器最小操作电压的原因是在于静态噪声边界或是写入噪声边界,并且可以得知此二参数的统计数据,进而获知所对应的制程参数并加以调整,以期有效调整存储器的最小操作电压。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1绘示已知的6T的静态随机存取体的电路图。
图2绘示静态随机存取存储器许目测试的分布图。
图3A绘示本发明的静态随机存取存储器的操作电压的调整方法的第一实施例的步骤流程图。
图3B绘示本发明的第一实施例的许目测试图。
图4绘示本发明第一实施例的一失效位分布400的示意图。
图5绘示本发明第一实施例的另一失效位数分布500的示意图。
[主要元件标号说明]
100:静态随机存取存储器 210:直线
510、520:曲线
S310~S350:操作电压的调整方法的步骤
WL:字线 BL、BLB:位线
PG1、PG2、PL1、PL2、PD1、PD2:晶体管
VCELL、VPERI:电压 V1、V2:电压值
dV1:区间 TSZ:分布区
RB、LB:边界线 dFBC:失效位数
PT、SPECT:点 Vm:中位数
Vcc_min:最小操作电压
具体实施方式
以下将针对本发明的静态随机存取存储器的操作电压的调整方法提出不同的多个实施例来加以说明,并佐以图示,以期本领域技术人员更能了解,并得据以实施。
首先请同时参照图1及图3A,图3A绘示本发明的静态随机存取存储器的操作电压的调整方法的第一实施例的步骤流程图。虽然在说明书中皆以静态随机存取存储器100作为测试电路,但本领域技术人员应了解,静态随机存取存储器100仅为数百万或更多位的静态随机存取存储器的代表,因此真正的受测电路可为任意位的静态随机存取存储器的集合。
在本第一实施中,静态随机存取存储器100的操作电压的调整方法的步骤包括:首先,针对待测的多个静态随机存取存储器100进行许目测试(步骤S320),在此所进行的许目测试是通过改变存储单元电压VCELL及其外设电路电压VPERI,以对静态随机存取存储器100进行存取功能测试。并且,通过上述的许目测试,可以获得如图3B绘示本发明的第一实施例的许目测试图。以及多个静态随机存取存储器100的最小操作电压Vcc_min。
在此请参照图3B,图3B绘示的许目测试图中标示星点(*)的区域,为所谓的测试成功分布区TSZ。这个的测试成功分布区TSZ所代表意义为受测的多个静态随机存取存储器100在此区间所对应的存储单元电压VCELL及外设电路电压VPERI下,所有的位都可以正常地被读写。换句话说,在测试成功分布区TSZ外的区域则表示受测的多个静态随机存取存储器100在所对应的存储单元电压VCELL及外设电路电压VPERI作用下,至少有一个位的读写操作是失效的。
请重新参照图3A,继续上述的多个静态随机存取存储器100的操作电压的调整步骤,接着则进行比较最小操作电压Vcc_min与预定规格SPEC(步骤S340)。这个预定规格SPEC就是所要调整的多个静态随机存取存储器100的操作电压的目标值。一旦最小操作电压Vcc_min大于预定规格SPEC,表示操作电压的调整操作未完成,而相反地,若最小操作电压Vcc_min小于等于预定规格SPEC,则表示操作电压的调整操作已完成。
若是判断操作电压的调整操作未完成,则再请参照图3B,并在许目测试图的外设电路电压等于存储单元电压的线310上定位出预设规格SPEC所在的规格定位点SPECT(步骤S330)。然后,找出测试成功分布区TSZ的第一边界线RB以及第二边界线LB。延伸测试第一边界线RB,并水平移动第一边界线RB一个平行移动距离SX,使得第一边界线RB通过规格定位点SPECT。相同地,也延伸测试第二边界线LB,并水平移动第二边界线LB一个垂直移动距离SY,使得第二边界线LB也通过规格定位点SPECT。
再请重新参照图3A,接着进行步骤S340。步骤S340为固定外设电路电压VPERI或存储单元电压VCELL的其中之一,其中被固定的外设电路电压VPERI或存储单元电压VCELL是被固定在原本的标准操作电压。并递减外设电路电压VPERI或存储单元电压VCELL的另一个,以针对静态随机存取存储器100进行测试。并藉以获得失效位数分布(Failure Bits Distribution,FBC)。简单地说,就是当固定外设电路电压VPERI时,则递减存储单元电压VCELL以针对静态随机存取存储器100进行测试。相对的,当固定存储单元电压VCELL时,则递减外设电路电压VPERI以针对静态随机存取存储器100进行测试。通过上述的测试,可以得到一个所谓的失效位分布。
而关于失效位分布的说明则请参照图4,图4绘示本发明第一实施例的失效位分布400的示意图。其中的横轴为进行步骤S340时所递减的电压,在此以递减存储单元电压VCELL为例,假设此时外设电路电压VPERI被固定在1.1伏特(Volts,V),而存储单元电压VCELL则由1.1V递减至0V(图4仅绘示存储单元电压VCELL由1.1V递减到0.7V的失效位数分布,原因是在0.7V到1.1V之间已包含所有的存储单元个数)。而外设电路电压VPERI选择被固定在1.1V是因为静态随机存取存储器100的正常操作电压为1.1V,并在此电压下可以稳定的正常工作。另外,失效失效位分布400的纵轴则为对应存储单元电压VCELL时所发生的失效的位数。当外设电路电压VPERI固定,每个存储单元都会对应到一个可工作的最低操作电压等于存储单元电压VCELL。所以图4也可看作是最低操作电压Vmin_x的分布图。
失效位数分布400呈现一个所谓的常态分布(normal distribution),其中发生最多失效的情况为存储单元电压VCELL(Vmin_x)约等于0.85V,而此时对应发生的最大失效位数略低于900000个位,而此时的存储单元电压VCELL为失效位数分布400的中位数Vm(median)。
以下请同时参照图3A及图4。在完成了上述的步骤S340后,接着则依据平行移动距离SX或垂直移动SY距离及失效位数分布400中发生第一个失效位的电压来调整静态随机存取存储器的制程参数(步骤S350)。仔细地说,就是利用失效位数分布400中的发生第一个失效位位座落的电压,并将此统计图与已验证过的上一世代制程时所产生的统计图作比较,看是需要调整中位数Vm、标准差δ或是早期失效(关于早期失效的取得,会在后面加以说明)才能位移发生第一个失效位位座落的电压使其降低SX或SY(若是固定Vperi而改变Vcell的失效位数分布图,需使第一个错位的座落电压降低SX;若是固定Vcell而改变Vperi的失效位数分布图,则需使第一个失效位的座电压降低SY),随后调整欲调整的参数(例如,中位数)所对应到的制程条件。
而关于上述的调整的参数对应的制程条件方面,举例来说,若欲调整参数的是中位数,则对应调整离子植入的剂量等制程条件以改变N型晶体管与P型晶体管的电流比;若欲调整的参数是标准差,则可以通过改善存储器上的电子元件的制程均匀度(例如,蚀刻、微影制程所造成的CD均匀度分布;蚀刻、薄膜、扩散、化学机械研磨所造成的膜厚均匀度分布)。而在于改善早期失效方面,则必须进行失效分析(failure-analysis,FA),来找到对应改善的制程条件。
值得一提的是,针对静态随机存取存储器进行如步骤S340的测试所产生的失效位数分布并不一定会如同图4所绘示的呈现完美的常态分布曲线。请参照图5,图5绘示本发明第一实施例的另一个失效位数分布500的示意图。其中的曲线510为实际测试出来的失效位数分布曲线,而曲线520则是理论上常态分布所应呈现的失效位数分布曲线。其中在区间dV1中,两条曲线有着很大的误差,这个误差是由于制程上无可避免的问题而造成存储器早期失效(early fail)。这个早期失效虽然可通过调整制程参数而加以改善,但却无法经由调整分布的中位数或标准差来加以消除,因此必须独立于中位数与标准差外成为第三个改善因素。
为了减低上述的早期失效,区间dV1必需被准确的计算出来。其中理论上发生第一失效位的理论电压值V1与失效位数分布的中位数Vm距离应该与其标准差呈一个倍数关系。利用这个倍数关系,就可以得到理论电压值V1,其中V1=Vm+δ×n,这个倍数关系n则与受测的静态随机存取存储器的存储容量有关,当存储容量为4百万(mega)字节(bytes)时,n等于5.04,而当存储容量为8兆字节时,n等于5.17,而当存储容量为16兆字节时,n等于5.30,而当存储容量为32兆字节时n等于5.42。
在计算出理论电压值V1后,再配合实际测试中所得到的失效位数分布曲线510所得到的实际的发生第一个失效位的电压值V2,便可以计算出区间dV1。而这个区间dV1的值也就是理论的与实际的发生第一个失效位的电压差。
另外,除了早期失效所发生的电压值很重要外,早期失效的数量也很重要。因此,在理论电压值V1时所对应发生实际的失效位数dFBC,也同样可以作为制程参数调整的依据。
此外,上述第一实施例中关于制程参数的调整方式,则是可以依据失效位数分布来做调整,例如移动失效位数分布的中位数,或是调大或调小失效位数分布的标准差。但是,最重要的是,由于当固定的电压为外设电路电压而递减的为存储单元电压时,主导发生失效的原因为受测的静态随机存取存储器的静态噪声边界。因此,只要针对静态噪声边界的相关电路进行相对应的调整,也就可以精确地调整失效位数分布,例如调整N型晶体管的阈值电压的植入(Vt implement)剂量,或加大晶体管的通道长度等。
相对地,当固定的电压为存储单元电压而递减的为外设电路电压时,主导发生失效的原因为受测的静态随机存取存储器的写入噪声边界。因此,只要针对写入噪声边界的相关电路进行相对应的调整,也就可以精确地调整失效位数分布。在此,关于制程条件的调整则与之前说明的调整方式相类似,此处不多赘述。
综上所述,本发明针对静态随机存取存储器的存储单元电压及外设电路电压分开进行测试的方式,来有效地分析出造成主导静态随机存取存储器的最小操作电压的因素是为静态噪声边界或是写入噪声边界。并依此对制程参数进行相对应调整,提升制程调整的准确性。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (12)
1.一种静态随机存取存储器的操作电压的调整方法,其中该静态随机存取存储器接收外设电路电压及存储单元电压,其步骤包括:
针对多个该静态随机存取存储器进行许目测试,并藉以获得许目测试图及最小操作电压,其中该许目测试图具有测试成功分布区;
比较该最小操作电压与一预设规格;
在该许目测试图上该外设电路电压等于该存储单元电压的线上,定位出该预设规格所在的规格定位点;
固定该外设电路电压和该存储单元电压的其中之一,并递减该外设电路电压和该存储单元电压的另一,以针对多个该静态随机存取存储器进行测试,并获得失效位数分布;以及
依据该规格定位点以及该失效位数分布调整多个该静态随机存取存储器的制程参数。
2.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其中“依据该规格定位点以及该失效位数分布调整多个该静态随机存取存储器的制程参数”的步骤包括:
延伸该测试成功分布区的第一边界线,并水平移动该第一边界线一平行移动距离,使该第一边界线通过该规格定位点;
延伸该测试成功分布区的第二边界线,并垂直移动该第二边界线一垂直移动距离,使该第二边界线通过该规格定位点;以及
依据该平行移动距离或该垂直移动距离及该失效位数分布中发生第一个失效位的电压来调整该静态随机存取存储器的制程参数。
3.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其中“递减外设电路电压和存储单元电压的另一”的步骤为该存储单元电压由等于该外设电路电压递减至0伏特,或为该外设电路电压由等于该存储单元电压递减至0伏特。
4.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其中该失效位数分布为对应递减的该存储单元电压或递减的该外设电路电压产生的多个该静态随机存取存储器的失效位数。
5.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其中该失效位数分布呈常态分布。
6.根据权利要求5所述的静态随机存取存储器的操作电压的调整方法,其中包括依据调整该失效位数分布的标准差或中位数来调整多个该静态随机存取存储器的制程参数。
7.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其步骤还包括:
依据该失效位数分布的标准差来判断递减的该存储单元电压或递减的该外设电路电压产生第一个失效位的理论电压值,其中该理论电压值至实际产生第一个失效位的电压值的区间为发生早期失效的区间;以及
更进一步地依据该早期失效的区间来调整多个该静态随机存取存储器的制程参数。
8.根据权利要求7所述的静态随机存取存储器的操作电压的调整方法,其步骤还包括:
更进一步地依据该理论电压对应的失效位数,来调整多个该静态随机存取存储器的制程参数。
9.根据权利要求7所述的静态随机存取存储器的操作电压的调整方法,其中该理论电压值与该失效位数分布的标准差的呈倍数关系,而该倍数关系的值则依据该静态随机存取存储器的尺寸来决定。
10.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其中该许目测试为改变该存储单元电压及该外设电路电压,以针对该静态随机存取存储器进行测试。
11.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其中该许目测试针对多个该静态随机存取存储器所进行的测试为对多个该静态随机存取存储器进行读写测试。
12.根据权利要求1所述的静态随机存取存储器的操作电压的调整方法,其中该测试成功分布区表示多个该静态随机存取存储器在对应该测试成功分布区中的该存储单元电压及该外设电路电压时所有位均可以正常地被读写。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810185911 CN101752009B (zh) | 2008-12-16 | 2008-12-16 | 静态随机存取存储器的操作电压的调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810185911 CN101752009B (zh) | 2008-12-16 | 2008-12-16 | 静态随机存取存储器的操作电压的调整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101752009A CN101752009A (zh) | 2010-06-23 |
CN101752009B true CN101752009B (zh) | 2013-04-17 |
Family
ID=42478829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810185911 Active CN101752009B (zh) | 2008-12-16 | 2008-12-16 | 静态随机存取存储器的操作电压的调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101752009B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7716510B2 (en) | 2006-12-19 | 2010-05-11 | Micron Technology, Inc. | Timing synchronization circuit with loop counter |
US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
US7969813B2 (en) | 2009-04-01 | 2011-06-28 | Micron Technology, Inc. | Write command and write data timing circuit and methods for timing the same |
KR101218096B1 (ko) * | 2010-12-17 | 2013-01-03 | 에스케이하이닉스 주식회사 | 반도체 장치의 테스트 방법 및 반도체 장치의 테스트 시스템 |
US8717835B2 (en) | 2011-08-23 | 2014-05-06 | Micron Technology, Inc. | Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path |
US8552776B2 (en) | 2012-02-01 | 2013-10-08 | Micron Technology, Inc. | Apparatuses and methods for altering a forward path delay of a signal path |
US8913448B2 (en) | 2012-10-25 | 2014-12-16 | Micron Technology, Inc. | Apparatuses and methods for capturing data in a memory |
US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
US9727493B2 (en) | 2013-08-14 | 2017-08-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
US9071235B2 (en) | 2013-10-18 | 2015-06-30 | Micron Technology, Inc. | Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power |
US9183904B2 (en) | 2014-02-07 | 2015-11-10 | Micron Technology, Inc. | Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path |
US9508417B2 (en) | 2014-02-20 | 2016-11-29 | Micron Technology, Inc. | Methods and apparatuses for controlling timing paths and latency based on a loop delay |
US9530473B2 (en) | 2014-05-22 | 2016-12-27 | Micron Technology, Inc. | Apparatuses and methods for timing provision of a command to input circuitry |
US9698766B2 (en) | 2014-12-03 | 2017-07-04 | Micron Technology, Inc. | Apparatuses and methods for adjusting timing of signals |
CN104678289A (zh) * | 2015-02-13 | 2015-06-03 | 上海华岭集成电路技术股份有限公司 | shmoo测试中标定设定值和测量值的方法 |
US9531363B2 (en) | 2015-04-28 | 2016-12-27 | Micron Technology, Inc. | Methods and apparatuses including command latency control circuit |
US9813067B2 (en) | 2015-06-10 | 2017-11-07 | Micron Technology, Inc. | Clock signal and supply voltage variation tracking |
CN104900273A (zh) * | 2015-06-20 | 2015-09-09 | 武汉新芯集成电路制造有限公司 | 一种sram关键电压参数的测试分析方法及系统 |
US9865317B2 (en) | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
US9601170B1 (en) | 2016-04-26 | 2017-03-21 | Micron Technology, Inc. | Apparatuses and methods for adjusting a delay of a command signal path |
US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
CN113823349B (zh) * | 2021-08-30 | 2024-08-30 | 全芯智造技术有限公司 | 芯片失效模式的确定方法、终端 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4048691B2 (ja) * | 2000-04-27 | 2008-02-20 | 横河電機株式会社 | Ic試験装置及びic試験方法 |
US6820021B2 (en) * | 2002-11-01 | 2004-11-16 | Hewlett-Packard Development Company, L.P. | System and method for generating a shmoo plot by varying the resolution thereof |
US7222274B2 (en) * | 2004-02-25 | 2007-05-22 | International Business Machines Corporation | Testing and repair methodology for memories having redundancy |
JP4124206B2 (ja) * | 2005-03-11 | 2008-07-23 | 富士通株式会社 | バーンインテスト方法 |
-
2008
- 2008-12-16 CN CN 200810185911 patent/CN101752009B/zh active Active
Non-Patent Citations (2)
Title |
---|
JP特开2005-241654A 2005.09.08 |
檀彦卓.芯片验证测试及失效分析技术研究.《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》.2007, * |
Also Published As
Publication number | Publication date |
---|---|
CN101752009A (zh) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101752009B (zh) | 静态随机存取存储器的操作电压的调整方法 | |
US7715260B1 (en) | Operating voltage tuning method for static random access memory | |
US8023348B2 (en) | Method and apparatus for testing a memory device | |
US7385864B2 (en) | SRAM static noise margin test structure suitable for on chip parametric measurements | |
US7028234B2 (en) | Method of self-repairing dynamic random access memory | |
CN101667452B (zh) | 半导体器件 | |
US7872929B2 (en) | Accessing memory cells in a memory circuit | |
CN101065809B (zh) | 用于检测薄弱单元的sram测试方法和sram测试设备 | |
US20100188894A1 (en) | In-situ resistance measurement for magnetic random access memory (mram) | |
US20130016574A1 (en) | Semiconductor memory device having improved refresh characteristics | |
CN115985380B (zh) | 一种基于数字电路控制的FeFET阵列数据校验方法 | |
US20110013470A1 (en) | Structure and Method for Screening SRAMS | |
US20060190778A1 (en) | Method for reducing SRAM test time by applying power-up state knowledge | |
CN114783505A (zh) | 一种存储器测试方法、装置及存储器系统 | |
US8233341B2 (en) | Method and structure for SRAM cell trip voltage measurement | |
CN114822666A (zh) | 故障测试方法、装置、电子设备及存储介质 | |
Vollrath | Signal margin analysis for DRAM sense amplifiers | |
CN111899783B (zh) | 一种利用写检测的高速mram芯片及其数据读写方法 | |
CN116092543A (zh) | 存储器的检测方法 | |
TWI423362B (zh) | 靜態隨機存取記憶體的操作電壓的調整方法 | |
WO2023197399A1 (zh) | 一种存储器的测试方法、装置及存储器系统 | |
US12094516B2 (en) | Method and apparatus for intensifying current leakage between adjacent memory cells, and method and apparatus for current leakage detection | |
CN104900273A (zh) | 一种sram关键电压参数的测试分析方法及系统 | |
US20220359031A1 (en) | Control circuit, memory system and control method | |
US10332579B2 (en) | DRAM and method for operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |