CN104900273A - 一种sram关键电压参数的测试分析方法及系统 - Google Patents
一种sram关键电压参数的测试分析方法及系统 Download PDFInfo
- Publication number
- CN104900273A CN104900273A CN201510347128.XA CN201510347128A CN104900273A CN 104900273 A CN104900273 A CN 104900273A CN 201510347128 A CN201510347128 A CN 201510347128A CN 104900273 A CN104900273 A CN 104900273A
- Authority
- CN
- China
- Prior art keywords
- value
- voltage
- vital
- test
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供一种SRAM关键电压参数的测试分析方法及系统,对测试电压进行规律性变化,并在包括初始值在内的所有测试电压下扫描SRAM芯片的所有存储单元,进行数据存储及读写功能测试,可以依次获得每个存储单元的关键电压值,从而得到一张SRAM芯片中每个存储单元的关键电压值与其地址之间的关系图,进而为后续的SRAM低良率分析或可靠性分析提供更全面的信息,为SRAM良率及可靠性的改善提供了重要依据。
Description
技术领域
本发明涉及半导体器件测试领域,尤其涉及一种SRAM关键电压参数的测试分析方法及系统。
背景技术
静态随机存取存储器(SRAM),依靠双稳态电路保存数据,在不断电的情况下可以稳定的存储数据0或1,其构成集成电路系统中存放数据和程序的逻辑阵列,是集成电路系统中的重要组成部分。如图1A和1B所示,常见的6T SRAM的每个存储单元(bitcell)由六个晶体管(transistor)组成(如图1A所示),整个单元具有对称性,其中PL1、PL2、PD1、PD2构成双稳态电路,用来锁存1位数字信号,PG1、PG2是传输管,它们在对存储器进行读/写操作时完成将存储单元与外围电路进行连接或断开的作用。SRAM的工作原理如下:假设准备往图1A的6T存储单元写入“1”,先将某一组地址值输入到行、列译码器中,选中特定的单元,然后使写使能信号WE有效,将要写入的数据“1”通过写入电路变成“1”和“0”后分别加到选中单元的两条位线BL、BLB上,此时选中单元的WL=1,晶体管PG1、PG2打开,把BL、BLB上的信号分别送到Q、QB点,从而使Q=1,QB=0,这样数据“1”就被锁存在晶体管PL1、PL2、PD1、PD2构成的锁存器中。写入数据“0”的过程类似。SRAM的读过程以读“1”为例,通过译码器选中某列位线对BL、BLB进行预充电到电源电压VDD,预充电结束后,再通过行译码器选中某行,则某一存储单元被选中,由于其中存放的是“1”,则WL=1、Q=1、QB=0。晶体管PD2、PG2导通,有电流经PG2、PD2到地,从而使BLB电位下降,BL、BLB间电位产生电压差,当电压差达到一定值后打开灵敏度放大器,对电压进行放大,再送到输出电路,读出数据。
对于随着技术不断往前推进,电子产品性能飞速提高,同时功耗也越来越大,其中的存储器(memory)功耗可以占到整个片上系统(SOC)总功耗的一半以上。由于电子产品大部分时间还是处于待机状态(standby),其总功耗可以分为两个大的部分:待机功耗(Static/standby power)和工作功耗(active/dynamicpower)。待机功耗与漏电流(leakage)和待机电压成正比,工作功耗与负载电容(load capacitance)、工作频率以及工作电压有关。降低电子产品功耗的最简单办法就是降低电压,SRAM总漏电电流(total leakage)称为待机电流(standby current),最小待机电压称为DRV,最小工作电压称为Vccmin,代表整颗SOC最低能正常工作的电压,制约整个SOC的Vccmin不能很低的原因主要就是SRAM的Vccmin降不下来。此外,最低数据保持电压(VDR,是指在保证SRAM数据正常存储的前提下最小的待机电压,越小越好)、最低写电压(Vwrite)、最低读电压(Vread)等都是SRAM的关键参数,设计或者制造的缺陷都会导致芯片这些电压参数的提高,而分析SRAM存储单元的这些关键参数是发现并解决设计或者制造问题的关键。
现有技术中针对SRAM的Vccmin等关键电压参数的测量,每一颗芯片仅得到一个相应电压值,该电压值来自测试时某个存储单元(bit)出现数据读写功能失效时的相应电压值。例如Vccmin的测试具体如下:将SRAM的Vcc设置为初始值(start point,如1.2V),进入SRAM的数据存储以及读写功能的稳定性测试,并检查所有地址的数据存储以及读写功能是否正常,若正常,则变化VCC值重新测试,直到发现某些地址的数据存储以及读写功能失效时停止测试,此时的Vcc值为该SRAM的Vccmin值。请参考图1B的SRAM阵列图,每一个网格代表一个bitcell(即具有数据存储以及读写功能的最小重复单元),整个SRAM array就是这些bitcell的高度重复,严格意义上来讲,只要array里面有一个bitcell不能正常运作而失效(fail),整个SRAM array就失效了。然而现有技术中的上述关键电压参数测量方法,由于只能得到一个电压值,这样的数据对于SRAM低良率分析,无法找到不同Vccmin的bitcell来做失效分析,而对于可靠性(HTOL)测试前后的分析,无法确认该SRAM芯片Vccmin值变化是否来自同一个bitcell,更无法对每个bitcell的Vccmin变化或整个裸片(die)的Vccmin分布进行分析。
发明内容
本发明的目的在于提供一种SRAM关键电压参数的测试分析方法及系统,能够测试出SRAM每个存储单元的关键电压参数值并保存下来,为后续的SRAM低良率分析或可靠性分析提供更全面的信息,为SRAM良率及可靠性的改善提供了重要依据。
为解决上述问题,本发明提出一种SRAM关键电压参数的测试分析方法,包括:
设置用于测试关键电压参数值的测试电压的初始值、终止值及初始值向终止值变化的规律;
按照所述规律依次变化所述测试电压的值,并对包含初始值在内的所有测试电压值下的SRAM芯片进行数据存储及读写功能测试,测试时依次扫描SRAM芯片的所有存储单元,若所有存储单元的功能正常,则继续下一个测试电压值下的所述数据存储及读写功能测试,若在当前测试电压值下发现有存储单元功能异常,则当前测试电压为所述功能异常的存储单元的关键电压值,记录功能异常的存储单元的地址以及关键电压值信息;
每次测试后均判断整个SRAM芯片的所有存储单元的关键电压值信息是否全部记录,若否,继续按照所述规律依次变化所述测试电压的值,进行数据存储及读写功能测试,若是,绘制关键电压值与存储单元地址之间的关系图。
进一步的,所述关键电压参数包括最小工作电压Vccmin、最低数据保持电压VDR、最低写电压Vwrite和最低读电压Vread中的至少一种。
进一步的,进行数据存储及读写功能测试时,当发现存储单元的读数据失效、写数据失效或数据保持失效时,认为存储单元的功能异常。
进一步的,所述规律为步进递减规律,所述初始值为上限最大值,所述终止值为下限最小值。
进一步的,所述初始值为1.2V,所述步进递减规律的步进递减值为10mV,所述终止值为0V。
进一步的,所述关键电压值信息为所述初始值步进递减至所述当前测试电压时对应的步数。
进一步的,绘制关键电压值与存储单元地址之间的关系图的步骤包括:
绘制关键电压值信息与存储单元地址之间的初始关系图;
将初始关系图中的关键电压值信息转化为关键电压值,得到关键电压值与存储单元地址之间的关系图。
本发明还提供一种SRAM关键电压参数的测试分析系统,包括:
预设模块,设置用于测试关键电压参数值的测试电压的初始值、终止值及初始值向终止值变化的规律;
数据收集模块,按照预设模块中的所述规律依次变化所述测试电压的值,并对包含初始值在内的所有测试电压值下的SRAM芯片进行数据存储及读写功能测试,测试时依次扫描SRAM芯片的所有存储单元,若所有存储单元的功能正常,则继续下一个测试电压值下的所述数据存储及读写功能测试,若在当前测试电压值下发现有存储单元功能异常,则当前测试电压为所述功能异常的存储单元的关键电压值,记录功能异常的存储单元的地址以及关键电压值信息;
关系图输出模块,每次测试后均判断整个SRAM芯片的所有存储单元的关键电压值信息是否全部记录,若否,继续按照所述规律依次变化所述测试电压的值,进行数据存储及读写功能测试,若是,绘制关键电压值与存储单元地址之间的关系图并输出。
进一步的,所述测试分析系统中,所述关键电压参数包括最小工作电压Vccmin、最低数据保持电压VDR、最低写电压Vwrite和最低读电压Vread中的至少一种。
进一步的,所述测试分析系统中,所述规律为步进递减规律,所述初始值为上限最大值,所述终止值为下限最小值,所述关键电压值信息为所述初始值步进递减至所述当前测试电压时对应的步数,关系图输出模块绘制关键电压值与存储单元地址之间的关系图的步骤包括:
绘制关键电压值信息与存储单元地址之间的初始关系图;
将初始关系图中的关键电压值信息转化为关键电压值,得到关键电压值与存储单元地址之间的关系图。
与现有技术相比,本发明提供的SRAM关键电压参数的测试分析方法及系统,对测试电压进行规律性变化,并在包括初始值在内的所有测试电压下扫描SRAM芯片的所有存储单元,进行数据存储及读写功能测试,可以依次获得每个存储单元的关键电压值,从而得到一张SRAM芯片中每个存储单元的关键电压值与其地址之间的关系图,进而为后续的SRAM低良率分析或可靠性分析提供更全面的信息,为SRAM良率及可靠性的改善提供了重要依据。
附图说明
图1A是现有技术中6T-SRAM典型的存储单元的电路结构图;
图1B是现有技术中典型的SRAM的电路结构图;
图2是本发明具体实施例的SRAM关键电压参数的测试分析方法流程图;
图3是图2所示的测试分析方法流程中的记录信息;
图4是本发明具体实施例的关键电压值与存储单元地址之间的关系图;
图5是本发明具体实施例的SRAM关键电压参数的测试分析系统的框图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。
请参考图2,本发明提出一种SRAM关键电压参数的测试分析方法,可以用于SRAM的最小工作电压Vccmin、最低数据保持电压VDR、最低写电压Vwrite和最低读电压Vread等关键电压参数的测试分析,具体包括以下步骤:
S1,设置用于测试关键电压参数值的测试电压的初始值、终止值及初始值向终止值变化的规律;
S2,按照所述规律依次变化所述测试电压的值,并对包含初始值在内的所有测试电压值下的SRAM芯片进行数据存储及读写功能测试,测试时依次扫描SRAM芯片的所有存储单元,若所有存储单元的功能正常,则继续下一个测试电压值下的所述数据存储及读写功能测试,若在当前测试电压值下发现有存储单元功能异常,则当前测试电压为所述功能异常的存储单元的关键电压值,记录功能异常的存储单元的地址以及关键电压值信息;
S3,每次测试后均判断整个SRAM芯片的所有存储单元的关键电压值信息是否全部记录,若否,继续按照所述规律依次变化所述测试电压的值,进行数据存储及读写功能测试,若是,绘制关键电压值与存储单元地址之间的关系图。
在步骤S1中,先选择待测试分析的关键电压参数,例如SRAM的最小工作电压Vccmin,然后为其测试分析设置测试电压的初始值V0(例如是1.2V)、终止值Vf(例如为0V)以及初始值向终止值变化的规律(例如是步进递减规律,每步步进的步减值Vstep为10mV)。
请参考图2和图3,本实施例中,所述初始值向终止值变化的规律选为步进递减规律,所述初始值V0为上限最大值,所述终止值Vf为下限最小值,即当前测试电压为前次测试电压减去一个步减值(也可以称为步进值)Vstep。步骤S2的具体过程如下:
开始时,先设置测试电压V=初始值V0,且初始值V0向终止值Vf步进递减的步数=0,进行首次SRAM芯片的数据存储及读写功能测试,测试时依次扫描SRAM芯片的所有存储单元,若所有存储单元的功能正常,则步进一步,即将初始值减去一个步减值后作为新的测试电压,当前测试电压V=V0-1·Vstep,再次进行首次SRAM芯片的数据存储及读写功能测试,若所有存储单元的功能均正常,再次步进,即再减去一个步减值后作为新的测试电压,当前测试电压V=V0-2·Vstep,依次类推,若在测试中发现有存储单元的功能异常(fail),即发现有存储单元出现读数据失效、写数据失效或数据保持失效后,记录存储单元的地址以及关键电压信息,所述关键电压值信息为所述初始值步进递减至所述当前测试电压时对应的步数,例如图3中,在第n+1次测试,即初始值步进n步,当前测试电压V=V0-n·Vstep时,第一行第二列、第三行第一列、第四行第三列的3个存储单元均失效(状态为“1”),记录这3个存储单元的关键电压值信息均为“n”,继续步进测试电压后,在第m+1次测试,即初始值步进m步,当前测试电压V=V0-m·Vstep时,第一行第四列、第二行第三列、第三行第二列至第四列、第四行第一列的6个存储单元也失效(状态为“1”),记录这6个存储单元的关键电压值信息均为“m”,继续步进测试电压后,在第x+1次测试,即初始值步进减x步,当前测试电压V=V0-x·Vstep时,第一行第一列和第三列、第二行第一列第二列和第四列、第四行第二列和第四列的7个存储单元也失效(状态为“1”),记录这7个存储单元的关键电压值信息均为“x”.
在步骤S3中判断应用当前测试电压测试后,所有的存储单元的关键电压值信息是否均已记录,若均已记录,则停止测试,此时测试电压可能没有到达终止值,也可能恰好到达终止值,由此可见步骤S1中的终止值、初始值以及变化规律的设置也非常重要,要保证测试电压按照变化规律变化到终止值时或者变化到终止值之前,所有的存储单元的关键电压值信息能够全部记录完成。在所有的存储单元的关键电压值信息全部记录完成后,绘制出关键电压值信息与存储单元地址之间的初始关系图,然后根据所述步进递减规律和测试电压的初始值,将各个关键电压值信息转换为关键电压值,从而得到关键电压值与存储单元地址之间的关系图(如图4所示)。本实施例的所有测试均在自动测试机中完成,通过对自动测试机的程序进行开发,可以在测试过程中自动将各个关键电压值信息转换为关键电压值,绘制出关键电压值与存储单元地址之间的关系图。
请参考图4,应用关键电压值与存储单元地址之间的关系图进行后续分析时,可以从关系图中很快查阅出每个存储单元的最低工作电压,例如选择数据分析范围为0.8V~0.9V,即可以从关系图中挑出地址为(行:724,列:378)的存储单元。
请参考图5,本发明还提供一种SRAM关键电压参数的测试分析系统,可以嵌入SRAM的低良率分析装置或可靠性分析装置中,例如嵌入针对SRAM测试的自动测试机中,包括:
预设模块21,设置用于测试关键电压参数值的测试电压的初始值、终止值及初始值向终止值变化的规律,其中,所述关键电压参数包括最小工作电压Vccmin、最低数据保持电压VDR、最低写电压Vwrite和最低读电压Vread中的至少一种,所述规律为步进递减规律,所述初始值为上限最大值,所述终止值为下限最小值;
数据收集模块22,连接SRAM10,按照预设模块中的所述规律依次变化所述测试电压的值,并对包含初始值在内的所有测试电压值下的SRAM芯片进行数据存储及读写功能测试,测试时依次扫描SRAM芯片的所有存储单元,若所有存储单元的功能正常,则继续下一个测试电压值下的所述数据存储及读写功能测试,若在当前测试电压值下发现有存储单元功能异常,则当前测试电压为所述功能异常的存储单元的关键电压值,记录功能异常的存储单元的地址以及关键电压值信息,本实施例中,所述关键电压值信息为所述初始值步进递减至所述当前测试电压时对应的步减步;
关系图输出模块23,每次测试后均判断整个SRAM芯片的所有存储单元的关键电压值信息是否全部记录,若否,继续按照所述规律依次变化所述测试电压的值,进行数据存储及读写功能测试,若是,绘制关键电压值与存储单元地址之间的关系图并输出,关系图输出模块绘制关键电压值与存储单元地址之间的关系图的步骤包括:绘制关键电压值信息与存储单元地址之间的初始关系图;将初始关系图中的关键电压值信息转化为关键电压值,得到关键电压值与存储单元地址之间的关系图。SRAM低良率分析装置或可靠性分析装置可以依据关键电压值与存储单元地址之间的关系图进行SRAM良率或可靠性改善设计。
综上所述,本发明提供的SRAM关键电压参数的测试分析方法及系统,对测试电压进行规律性变化,并在包括初始值在内的所有测试电压下扫描SRAM芯片的所有存储单元,进行数据存储及读写功能测试,可以依次获得每个存储单元的关键电压值,从而得到一张SRAM芯片中每个存储单元的关键电压值与其地址之间的关系图,进而为后续的SRAM低良率分析或可靠性分析提供更全面的信息,为SRAM良率及可靠性的改善提供了重要依据。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种SRAM关键电压参数的测试分析方法,其特征在于,包括:
设置用于测试关键电压参数值的测试电压的初始值、终止值及初始值向终止值变化的规律;
按照所述规律依次变化所述测试电压的值,并对包含初始值在内的所有测试电压值下的SRAM芯片进行数据存储及读写功能测试,测试时依次扫描SRAM芯片的所有存储单元,若所有存储单元的功能正常,则继续下一个测试电压值下的所述数据存储及读写功能测试,若在当前测试电压值下发现有存储单元功能异常,则当前测试电压为所述功能异常的存储单元的关键电压值,记录功能异常的存储单元的地址以及关键电压值信息;
每次测试后均判断整个SRAM芯片的所有存储单元的关键电压值信息是否全部记录,若否,继续按照所述规律依次变化所述测试电压的值,进行数据存储及读写功能测试,若是,绘制关键电压值与存储单元地址之间的关系图。
2.如权利要求1所述的SRAM关键电压参数的测试分析方法,其特征在于,所述关键电压参数包括最小工作电压、最低数据保持电压、最低写电压和最低读电压中的至少一种。
3.如权利要求1所述的SRAM关键电压参数的测试分析方法,其特征在于,进行数据存储及读写功能测试时,当发现存储单元的读数据失效、写数据失效或数据保持失效时,认为存储单元的功能异常。
4.如权利要求1所述的SRAM关键电压参数的测试分析方法,其特征在于,所述规律为步进递减规律,所述初始值为上限最大值,所述终止值为下限最小值。
5.如权利要求4所述的SRAM关键电压参数的测试分析方法,其特征在于,所述初始值为1.2V,所述步进递减规律的步进递减值为10mV,所述终止值为0V。
6.如权利要求4所述的SRAM关键电压参数的测试分析方法,其特征在于,所述关键电压值信息为所述初始值步进递减至所述当前测试电压时对应的步数。
7.如权利要求1所述的SRAM关键电压参数的测试分析方法,其特征在于,绘制关键电压值与存储单元地址之间的关系图的步骤包括:
绘制关键电压值信息与存储单元地址之间的初始关系图;
将初始关系图中的关键电压值信息转化为关键电压值,得到关键电压值与存储单元地址之间的关系图。
8.一种SRAM关键电压参数的测试分析系统,其特征在于,包括:
预设模块,设置用于测试关键电压参数值的测试电压的初始值、终止值及初始值向终止值变化的规律;
数据收集模块,按照预设模块中的所述规律依次变化所述测试电压的值,并对包含初始值在内的所有测试电压值下的SRAM芯片进行数据存储及读写功能测试,测试时依次扫描SRAM芯片的所有存储单元,若所有存储单元的功能正常,则继续下一个测试电压值下的所述数据存储及读写功能测试,若在当前测试电压值下发现有存储单元功能异常,则当前测试电压为所述功能异常的存储单元的关键电压值,记录功能异常的存储单元的地址以及关键电压值信息;
关系图输出模块,每次测试后均判断整个SRAM芯片的所有存储单元的关键电压值信息是否全部记录,若否,继续按照所述规律依次变化所述测试电压的值,进行数据存储及读写功能测试,若是,绘制关键电压值与存储单元地址之间的关系图并输出。
9.如权利要求8所述的SRAM关键电压参数的测试分析系统,其特征在于,所述关键电压参数包括最小工作电压Vccmin、最低数据保持电压VDR、最低写电压Vwrite和最低读电压Vread中的至少一种。
10.如权利要求8所述的SRAM关键电压参数的测试分析系统,其特征在于,所述规律为步进递减规律,所述初始值为上限最大值,所述终止值为下限最小值,所述关键电压值信息为所述初始值步进递减至所述当前测试电压时对应的步数,关系图输出模块绘制关键电压值与存储单元地址之间的关系图的步骤包括:
绘制关键电压值信息与存储单元地址之间的初始关系图;
将初始关系图中的关键电压值信息转化为关键电压值,得到关键电压值与存储单元地址之间的关系图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510347128.XA CN104900273A (zh) | 2015-06-20 | 2015-06-20 | 一种sram关键电压参数的测试分析方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510347128.XA CN104900273A (zh) | 2015-06-20 | 2015-06-20 | 一种sram关键电压参数的测试分析方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104900273A true CN104900273A (zh) | 2015-09-09 |
Family
ID=54032889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510347128.XA Pending CN104900273A (zh) | 2015-06-20 | 2015-06-20 | 一种sram关键电压参数的测试分析方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104900273A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110993013A (zh) * | 2019-11-13 | 2020-04-10 | 深圳佰维存储科技股份有限公司 | eMMC量产测试方法及装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1287362A (zh) * | 1999-09-08 | 2001-03-14 | 株式会社东芝 | 非易失性半导体存储装置 |
US20010050861A1 (en) * | 2000-06-13 | 2001-12-13 | Yoshimitsu Yamauchi | Nonvolatile semiconductor storage device and test method therefor |
US20050270842A1 (en) * | 2004-06-08 | 2005-12-08 | Nec Electronics Corporation | Nonvolatile memory |
US7222040B1 (en) * | 2005-12-22 | 2007-05-22 | Sony Computer Entertainment Inc. | Methods and apparatus for producing an IC identification number |
JP2009003983A (ja) * | 2007-06-19 | 2009-01-08 | Renesas Technology Corp | 半導体記憶装置 |
CN101752009A (zh) * | 2008-12-16 | 2010-06-23 | 联华电子股份有限公司 | 静态随机存取存储器的操作电压的调整方法 |
US20130343136A1 (en) * | 2010-07-16 | 2013-12-26 | Texas Instruments Incorporated | Sram with buffered-read bit cells and its testing |
US20150029784A1 (en) * | 2013-07-25 | 2015-01-29 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
-
2015
- 2015-06-20 CN CN201510347128.XA patent/CN104900273A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1287362A (zh) * | 1999-09-08 | 2001-03-14 | 株式会社东芝 | 非易失性半导体存储装置 |
US20010050861A1 (en) * | 2000-06-13 | 2001-12-13 | Yoshimitsu Yamauchi | Nonvolatile semiconductor storage device and test method therefor |
US20050270842A1 (en) * | 2004-06-08 | 2005-12-08 | Nec Electronics Corporation | Nonvolatile memory |
US7222040B1 (en) * | 2005-12-22 | 2007-05-22 | Sony Computer Entertainment Inc. | Methods and apparatus for producing an IC identification number |
JP2009003983A (ja) * | 2007-06-19 | 2009-01-08 | Renesas Technology Corp | 半導体記憶装置 |
CN101752009A (zh) * | 2008-12-16 | 2010-06-23 | 联华电子股份有限公司 | 静态随机存取存储器的操作电压的调整方法 |
US20130343136A1 (en) * | 2010-07-16 | 2013-12-26 | Texas Instruments Incorporated | Sram with buffered-read bit cells and its testing |
US20150029784A1 (en) * | 2013-07-25 | 2015-01-29 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110993013A (zh) * | 2019-11-13 | 2020-04-10 | 深圳佰维存储科技股份有限公司 | eMMC量产测试方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7385864B2 (en) | SRAM static noise margin test structure suitable for on chip parametric measurements | |
CN101667452B (zh) | 半导体器件 | |
TWI447729B (zh) | 靜態隨機存取記憶體以及靜態隨機存取記憶體方法 | |
CN101752009B (zh) | 静态随机存取存储器的操作电压的调整方法 | |
US7324391B2 (en) | Method for determining and classifying SRAM bit fail modes suitable for production test implementation and real time feedback | |
CN103187100A (zh) | 量化存储器位单元的读取和写入裕量 | |
KR20110106108A (ko) | 반도체 장치 및 그 테스트 방법 | |
US7298659B1 (en) | Method and system for accelerated detection of weak bits in an SRAM memory device | |
US8850277B2 (en) | Detecting random telegraph noise induced failures in an electronic memory | |
KR100274735B1 (ko) | 스태틱형 반도체 기억장치 및 그 테스트방법 | |
KR20010007095A (ko) | 테스트 기능을 갖는 반도체 기억 장치 | |
US6594186B2 (en) | Semiconductor memory and burn-in method for the same | |
US9990972B1 (en) | Tracking wordline behavior | |
US10650909B2 (en) | Testing method for reading current of static random access memory | |
CN104900273A (zh) | 一种sram关键电压参数的测试分析方法及系统 | |
US7388796B2 (en) | Method for testing memory under worse-than-normal conditions | |
US8233341B2 (en) | Method and structure for SRAM cell trip voltage measurement | |
US8432760B2 (en) | Method of screening static random access memories for unstable memory cells | |
CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
US6556491B2 (en) | Semiconductor storage device and method of testing the same | |
JP5440066B2 (ja) | 半導体装置及び半導体装置の評価方法 | |
US20230267987A1 (en) | Method and apparatus for intensifying current leakage between adjacent memory cells, and method and apparatus for current leakage detection | |
US8174914B2 (en) | Method and structure for SRAM Vmin/Vmax measurement | |
JP2011165271A (ja) | 半導体記憶装置および半導体記憶装置の試験方法 | |
Abgaryan | A Built-in Self-Test System for External DRAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150909 |
|
RJ01 | Rejection of invention patent application after publication |