JP6006885B2 - 可変レイテンシを有するメモリオペレーションのための装置及び方法 - Google Patents
可変レイテンシを有するメモリオペレーションのための装置及び方法 Download PDFInfo
- Publication number
- JP6006885B2 JP6006885B2 JP2015539871A JP2015539871A JP6006885B2 JP 6006885 B2 JP6006885 B2 JP 6006885B2 JP 2015539871 A JP2015539871 A JP 2015539871A JP 2015539871 A JP2015539871 A JP 2015539871A JP 6006885 B2 JP6006885 B2 JP 6006885B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- instruction
- period
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Computer Hardware Design (AREA)
Description
本出願は、2012年10月26日に出願された米国仮特許出願第61/719,321号の優先権を主張する。上述の出願は、参照によりその全体を、また、全ての目的で本明細書に組込まれる。
Claims (53)
- 装置であって、
メモリ命令を提供するように構成されるメモリコントローラと、
前記メモリコントローラに結合され、かつ、前記メモリコントローラからメモリ命令を受信し、前記メモリ命令に応答してメモリオペレーションを実施するように構成されるメモリであって、前記メモリは、可変レイテンシ期間の終了を示す肯定応答であって、メモリ命令の受入れに関連する情報を含む肯定応答を提供するように更に構成され、前記メモリは、前記肯定応答に続いて前記メモリコントローラと、前記メモリ命令に関連するデータを交換するように更に構成される、メモリと
を備える、装置。 - 前記メモリは、書込みデータを記憶するように構成される書込みバッファを含む、請求項1に記載の装置。
- 前記メモリは、読出し命令を受信することに応答して進行中の書込みオペレーションを中断するように更に構成される、請求項1に記載の装置。
- 前記メモリは、共有入力/出力上でメモリ命令、アドレス、及びデータを受信するように構成される、請求項1に記載の装置。
- 前記メモリは、共有入力上でメモリ命令及びアドレスを、かつ入力/出力上でデータを受信するように構成される、請求項1に記載の装置。
- 前記メモリは、前記可変レイテンシ期間中にメモリオペレーションのためにそれ自身を準備するように構成される、請求項1に記載の装置。
- 前記肯定応答は、前記レイテンシ期間が更なる認定によって終了したという情報を含む、請求項1に記載の装置。
- 前記肯定応答は、前記メモリ命令が受け入れられるが、直前のメモリ命令のオペレーション中のエラーの発生による警告が存在するという情報を含む、請求項1に記載の装置。
- 前記肯定応答は、前記メモリ命令が受け入れられるが、ハウスキーピングオペレーションの必要性による警告が存在するという情報を含む、請求項1に記載の装置。
- 前記ハウスキーピングオペレーションは、ウェアレベリング、リフレッシング、又はその組合せのうちの少なくとも1つを含む、請求項9に記載の装置。
- 前記肯定応答は、前記メモリ命令が拒否されるという情報を含む、請求項1に記載の装置。
- 前記メモリは、データが前記メモリによって受信される前に、前記肯定応答に続いてバスターンアラウンド時間待つように構成される、請求項1に記載の装置。
- 装置であって、
メモリセルを有するメモリアレイと、
メモリ命令を受信し、前記メモリ命令を復号して、前記メモリ命令についてメモリオペレーションを実施するための内部信号を提供するように構成され、中断されたメモリオペレーションを再開する前にホールドオフ期間待つように更に構成される、メモリオペレーションコントローラと、
書込みオペレーションのための最大の可変レイテンシ期間、及び、読出しオペレーションのための最大の可変レイテンシ期間を記憶するように構成されるレジスタと、
を備える、装置。 - 前記メモリオペレーションコントローラは、読出し命令の受信に応答して、書込みオペレーションを中断し、読出しオペレーションを実施するように構成される、請求項13に記載の装置。
- 前記レジスタは、前記ホールドオフ期間を記憶するように構成され、前記メモリオペレーションコントローラは、前記ホールドオフ期間待ち、その後、前記中断された書込みオペレーションを再開するように構成される、請求項14に記載の装置。
- 前記メモリオペレーションコントローラは、前記ホールドオフ期間中に前記読出し命令の受信に応答して前記書込みオペレーションを中断し続け、前記読出しオペレーションを実施し、前記読出しオペレーションの終了時に前記ホールドオフ期間を再起動させるように構成される、請求項14に記載の装置。
- 前記メモリオペレーションコントローラは、書込み命令の受信に応答して前記中断された書込みオペレーションを再開するように構成される、請求項14に記載の装置。
- 前記メモリセルは相変化メモリセルを備える、請求項13に記載の装置。
- 最大の前記可変レイテンシ期間を記憶するように構成されるレジスタを更に備える、請求項1に記載の装置。
- 書込みオペレーションについて最大の前記可変レイテンシ期間を記憶し、読出しオペレーションについて最大の前記可変レイテンシ期間を記憶するように構成されるレジスタを更に備える、請求項1に記載の装置。
- 前記メモリオペレーションコントローラは、メモリ命令について、可変レイテンシ期間の終了を示す肯定応答を提供するように構成される、請求項13に記載の装置。
- 前記メモリオペレーションコントローラは、前記可変レイテンシ期間中にメモリオペレーションを管理するように構成される、請求項21に記載の装置。
- 前記メモリオペレーションコントローラは、前記可変レイテンシ期間中にメモリオペレーションを実施するためのメモリ回路を準備するように構成される、請求項21に記載の装置。
- 装置であって、
メモリセルを有するメモリアレイと、
前記メモリアレイに書き込まれる書込みデータを記憶するように構成される書込みバッファと、
メモリ命令を受信し、前記メモリ命令を復号して、前記メモリ命令についてメモリオペレーションを実施するための内部信号を提供するように構成されるメモリオペレーションコントローラであって、可変レイテンシ期間の終了を示す肯定応答を提供するように更に構成される、メモリオペレーションコントローラと、
前記メモリオペレーションコントローラに結合され、中断された書込みオペレーションを再開する前に、読出しオペレーションの完了に続くホールドオフ期間に関連する情報を記憶するように構成される、レジスタとを備える、装置。 - 前記レジスタは、読出し及び書込みオペレーションについて最大レイテンシ期間に関連する情報を記憶するように構成される、請求項24に記載の装置。
- 前記メモリオペレーションコントローラは、前記最大レイテンシ期間に少なくとも部分的に基づいて、進行中の目下のメモリオペレーションを中断するか、又は、目下のメモリオペレーションが完了することを可能にするかどうかを判定するように構成される、請求項25に記載の装置。
- 前記レジスタは、前記メモリオペレーションコントローラ内に含まれる、請求項24に記載の装置。
- 前記メモリオペレーションコントローラは、最大レイテンシ期間に関連する記憶された情報に少なくとも部分的に基づいて、前記可変レイテンシ期間中に、進行中のメモリオペレーションを中断して、新しいメモリオペレーションを実施し始めるように構成される、請求項24に記載の装置。
- 前記メモリオペレーションコントローラは、最大レイテンシ期間に関連する記憶された情報に少なくとも部分的に基づいて前記可変レイテンシ期間中にメモリオペレーションを完了するように構成される、請求項24に記載の装置。
- 書込み命令及び書込みデータが書き込まれるアドレスを、メモリにおいて受信することと、
可変レイテンシ期間の終了を示す肯定応答を提供することと、
前記肯定応答に続いてバスターンアラウンド時間待つことと、
前記書込み命令について前記書込みデータを受信することと
を含む、方法。 - 前記書込み命令について書込みオペレーションを実施することと、
前記書込みオペレーション中に読出し命令を受信することに応答して前記書込みオペレーションを中断することと
を更に含む、請求項30に記載の方法。 - 前記書込み命令について受信された前記書込みデータを書込みデータバッファに記憶することを更に含む、請求項30に記載の方法。
- 前記書込み命令についての前記書込みデータは、前記肯定応答が提供された後でかつバスターンアラウンド時間後に受信される、請求項30に記載の方法。
- 前記書込み命令を受信することに応答して書込みオペレーションを実施することと、
書込みデータバッファに記憶される書込みデータをメモリに書き込むことと
を更に含む、請求項30に記載の方法。 - 前記書込みデータバッファに記憶される前記書込みデータは、複数の書込み命令に関連し、前記書込みオペレーションは、前記複数の書込み命令の最後の書込み命令に応答して実施される、請求項34に記載の方法。
- 前記バスターンアラウンド時間は、前記肯定応答を基準にして測定される、請求項30に記載の方法。
- 読出し命令及び読出しデータが読出されるアドレスを、メモリにおいて受信することと、
前記読出し命令に応答して書込みオペレーションを中断することと、
可変レイテンシ期間の終了を示す肯定応答を提供することと、
前記読出し命令についての前記読出しデータを提供することと、
読出しオペレーションの完了に続くホールドオフ期間の間、前記書込みオペレーションを中断し続けることと
を含む、方法。 - 前記読出し命令についての前記読出しデータは、前記肯定応答を提供することに続いて提供される、請求項37に記載の方法。
- 前記ホールドオフ期間中に別の読出し命令を受信することと、
前記別の読出し命令を受信することに応答して、前記書込みオペレーションを更に中断することと、
前記別の読出し命令について読出しオペレーションを実施し、前記読出しオペレーションの終了時に前記ホールドオフ期間を再起動することと
を更に含む、請求項37に記載の方法。 - 前記ホールドオフ期間中に書込み命令を受信することと、
前記書込み命令を受信することに応答して前記中断された書込みオペレーションを再開することと
を更に含む、請求項37に記載の方法。 - 前記ホールドオフ期間満了に応答して前記中断された書込みオペレーションを再開することを更に含む、請求項37に記載の方法。
- メモリ命令及び前記メモリ命令に関連するアドレスを、メモリで受信することと、
可変レイテンシ期間の終了を示し、メモリ命令の受入れに関連する情報を含む肯定応答を提供することと、
前記メモリ命令に関連するデータを受信又は提供することと
を含む、方法。 - 前記メモリ命令及び前記メモリ命令に関連する前記アドレスは、同時に受信される、請求項42に記載の方法。
- 前記メモリ命令用の可変レイテンシ期間についての時間は、目下のメモリオペレーション及び前記メモリ命令に少なくとも部分的に基づく、請求項42に記載の方法。
- 前記メモリ命令は複数の書込み命令を含み、前記方法は、
前記複数の書込み命令について書込みデータを書込みデータバッファに記憶することと、
最後の書込み命令に応答して、前記書込みデータバッファに記憶される前記複数の書込み命令に関する前記書込みデータをメモリに書き込むことと
を更に含む、請求項42に記載の方法。 - 書込み命令に関連するデータを提供する前に前記肯定応答に続いてバスターンアラウンド時間待つことを更に含む、請求項42に記載の方法。
- 前記メモリ命令に関連する前記アドレスに続いてバスターンアラウンド時間待つことを更に含む、請求項42に記載の方法。
- 前記アドレスを受信した後、バスターンアラウンド時間待つことを更に含む、請求項42に記載の方法。
- メモリ命令及びアドレスをメモリに提供することと、
可変レイテンシ期間の終了を示し、前記メモリ命令の前記メモリによる受入れに関連する情報を含む肯定応答を提供することと、
前記メモリと前記メモリ命令に関連するデータを交換することと
を含む、方法。 - 前記肯定応答は、複数の信号の論理状態の組合せによって示される、請求項49に記載の方法。
- 前記メモリと前記メモリ命令に関連するデータを交換することは、書込み命令について前記肯定応答を受信した後にバスターンアラウンド時間を発生させる(occur)、請求項49に記載の方法。
- 前記受信される肯定応答によって示されるメモリオペレーションの完了まで、システムバスをビジーに維持することを更に含む、請求項49に記載の方法。
- システムバスを自由にするため前記メモリ命令に関連するメモリオペレーションをアボートし、後で前記メモリオペレーションを再びリトライすることを更に含む、請求項49に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261719321P | 2012-10-26 | 2012-10-26 | |
US61/719,321 | 2012-10-26 | ||
US13/794,471 | 2013-03-11 | ||
US13/794,471 US9754648B2 (en) | 2012-10-26 | 2013-03-11 | Apparatuses and methods for memory operations having variable latencies |
PCT/US2013/066949 WO2014066845A1 (en) | 2012-10-26 | 2013-10-25 | Apparatuses and methods for memory operations having variable latencies |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015536503A JP2015536503A (ja) | 2015-12-21 |
JP6006885B2 true JP6006885B2 (ja) | 2016-10-12 |
Family
ID=50545362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015539871A Active JP6006885B2 (ja) | 2012-10-26 | 2013-10-25 | 可変レイテンシを有するメモリオペレーションのための装置及び方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US9754648B2 (ja) |
EP (1) | EP2912558B1 (ja) |
JP (1) | JP6006885B2 (ja) |
KR (1) | KR101747570B1 (ja) |
CN (1) | CN105264505B (ja) |
SG (1) | SG11201503217TA (ja) |
WO (1) | WO2014066845A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327052B2 (en) * | 2009-12-23 | 2012-12-04 | Spansion Llc | Variable read latency on a serial memory bus |
US9740485B2 (en) | 2012-10-26 | 2017-08-22 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
US9754648B2 (en) | 2012-10-26 | 2017-09-05 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
US9477619B2 (en) * | 2013-06-10 | 2016-10-25 | Cypress Semiconductor Corporation | Programmable latency count to achieve higher memory bandwidth |
US9727493B2 (en) | 2013-08-14 | 2017-08-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
US9563565B2 (en) | 2013-08-14 | 2017-02-07 | Micron Technology, Inc. | Apparatuses and methods for providing data from a buffer |
US9183904B2 (en) | 2014-02-07 | 2015-11-10 | Micron Technology, Inc. | Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path |
US10365835B2 (en) | 2014-05-28 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for performing write count threshold wear leveling operations |
US10671291B2 (en) | 2015-11-17 | 2020-06-02 | Hewlett Packard Enterprise Development Lp | Iterative write sequence interrupt |
US10025727B2 (en) * | 2016-02-05 | 2018-07-17 | Honeywell International Inc. | Relay mechanism to facilitate processor communication with inaccessible input/output (I/O) device |
KR102641107B1 (ko) * | 2016-07-29 | 2024-02-27 | 삼성전자주식회사 | 스토리지 장치, 이를 포함하는 시스템 및 그 동작 방법 |
US20180059933A1 (en) * | 2016-08-26 | 2018-03-01 | Sandisk Technologies Llc | Electrically-Buffered NV-DIMM and Method for Use Therewith |
US10331581B2 (en) | 2017-04-10 | 2019-06-25 | Hewlett Packard Enterprise Development Lp | Virtual channel and resource assignment |
CN109935252B (zh) * | 2017-12-15 | 2021-03-30 | 旺宏电子股份有限公司 | 存储器装置及其操作方法 |
KR102512897B1 (ko) * | 2018-01-11 | 2023-03-23 | 에스케이하이닉스 주식회사 | 반도체 장치와 그를 포함하는 반도체 시스템 |
US10534731B2 (en) | 2018-03-19 | 2020-01-14 | Micron Technology, Inc. | Interface for memory having a cache and multiple independent arrays |
CN110716691B (zh) * | 2018-07-13 | 2021-10-01 | 华为技术有限公司 | 调度方法、装置、闪存设备和系统 |
US11178055B2 (en) | 2019-06-14 | 2021-11-16 | Intel Corporation | Methods and apparatus for providing deterministic latency for communications interfaces |
KR20210042192A (ko) | 2019-10-08 | 2021-04-19 | 삼성전자주식회사 | 반도체 메모리 장치, 전자 장치, 및 그것의 설정 방법 |
US11243804B2 (en) | 2019-11-19 | 2022-02-08 | Micron Technology, Inc. | Time to live for memory access by processors |
US11199995B2 (en) | 2019-11-19 | 2021-12-14 | Micron Technology, Inc. | Time to live for load commands |
US11720352B2 (en) | 2019-12-10 | 2023-08-08 | Micron Technology, Inc. | Flexible command pointers to microcode operations |
Family Cites Families (129)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0673114B2 (ja) | 1987-03-31 | 1994-09-14 | 日本電気株式会社 | キヤツシユ制御装置 |
EP0376285B1 (en) * | 1988-12-27 | 1994-03-09 | Nec Corporation | Microcomputer having electrically erasable and programmable nonvolatile memory |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US5369616A (en) * | 1992-10-30 | 1994-11-29 | Intel Corporation | Method for assuring that an erase process for a memory array has been properly completed |
US5668972A (en) | 1994-10-05 | 1997-09-16 | International Business Machines Corporation | Method and system for efficient miss sequence cache line allocation utilizing an allocation control cell state to enable a selected match line |
US5892961A (en) | 1995-02-17 | 1999-04-06 | Xilinx, Inc. | Field programmable gate array having programming instructions in the configuration bitstream |
US6412045B1 (en) | 1995-05-23 | 2002-06-25 | Lsi Logic Corporation | Method for transferring data from a host computer to a storage media using selectable caching strategies |
US5546344A (en) | 1995-06-06 | 1996-08-13 | Cirrus Logic, Inc. | Extended data output DRAM interface |
US5778432A (en) | 1996-07-01 | 1998-07-07 | Motorola, Inc. | Method and apparatus for performing different cache replacement algorithms for flush and non-flush operations in response to a cache flush control bit register |
US5893149A (en) | 1996-07-01 | 1999-04-06 | Sun Microsystems, Inc. | Flushing of cache memory in a computer system |
US5953522A (en) | 1996-07-01 | 1999-09-14 | Sun Microsystems, Inc. | Temporary computer file system implementing using anonymous storage allocated for virtual memory |
US6201739B1 (en) * | 1996-09-20 | 2001-03-13 | Intel Corporation | Nonvolatile writeable memory with preemption pin |
JPH10312684A (ja) * | 1997-05-13 | 1998-11-24 | Fujitsu Ltd | 半導体集積回路 |
US6000006A (en) | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
US5822244A (en) * | 1997-09-24 | 1998-10-13 | Motorola, Inc. | Method and apparatus for suspending a program/erase operation in a flash memory |
JP4034923B2 (ja) * | 1999-05-07 | 2008-01-16 | 富士通株式会社 | 半導体記憶装置の動作制御方法および半導体記憶装置 |
US6460114B1 (en) | 1999-07-29 | 2002-10-01 | Micron Technology, Inc. | Storing a flushed cache line in a memory buffer of a controller |
US6546462B1 (en) | 1999-12-30 | 2003-04-08 | Intel Corporation | CLFLUSH micro-architectural implementation method and system |
US8341332B2 (en) | 2003-12-02 | 2012-12-25 | Super Talent Electronics, Inc. | Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices |
US6314049B1 (en) * | 2000-03-30 | 2001-11-06 | Micron Technology, Inc. | Elimination of precharge operation in synchronous flash memory |
JP4762435B2 (ja) * | 2001-05-09 | 2011-08-31 | 富士通セミコンダクター株式会社 | 内部カウンタを複数備えた不揮発性半導体記憶装置 |
US20040098549A1 (en) * | 2001-10-04 | 2004-05-20 | Dorst Jeffrey R. | Apparatus and methods for programmable interfaces in memory controllers |
US20030212865A1 (en) | 2002-05-08 | 2003-11-13 | Hicken Michael S. | Method and apparatus for flushing write cache data |
US7363540B2 (en) | 2002-10-22 | 2008-04-22 | Microsoft Corporation | Transaction-safe FAT file system improvements |
JP4077295B2 (ja) * | 2002-10-23 | 2008-04-16 | 株式会社東芝 | 同期型半導体記憶装置及びその動作方法 |
JP2004171678A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 情報記憶装置、情報記憶方法、及び情報記憶プログラム |
US7219251B2 (en) | 2003-05-09 | 2007-05-15 | Hewlett-Packard Development Company, L.P. | Programmable clock synchronizer |
JP4540352B2 (ja) | 2003-09-12 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
US6996016B2 (en) * | 2003-09-30 | 2006-02-07 | Infineon Technologies Ag | Echo clock on memory system having wait information |
JP4452690B2 (ja) * | 2003-12-09 | 2010-04-21 | パナソニック株式会社 | 電子装置、その制御方法、ホスト装置及びその制御方法 |
US7173863B2 (en) | 2004-03-08 | 2007-02-06 | Sandisk Corporation | Flash controller cache architecture |
US7579683B1 (en) * | 2004-06-29 | 2009-08-25 | National Semiconductor Corporation | Memory interface optimized for stacked configurations |
US7624209B1 (en) | 2004-09-15 | 2009-11-24 | Xilinx, Inc. | Method of and circuit for enabling variable latency data transfers |
US20060069812A1 (en) | 2004-09-30 | 2006-03-30 | Osborne Randy B | Method to mitigate performance turnaround in a bidirectional interconnect |
US7139673B1 (en) * | 2004-11-05 | 2006-11-21 | Xilinx, Inc. | Method of and circuit for verifying a data transfer protocol |
JP2006139556A (ja) * | 2004-11-12 | 2006-06-01 | Toshiba Corp | メモリカード及びそのカードコントローラ |
JP4734033B2 (ja) * | 2005-05-30 | 2011-07-27 | 株式会社東芝 | 記憶装置 |
US7200043B2 (en) * | 2005-05-31 | 2007-04-03 | Elite Semiconductor Memory Technology, Inc. | Nonvolatile memory using a two-step cell verification process |
US20070005922A1 (en) * | 2005-06-30 | 2007-01-04 | Swaminathan Muthukumar P | Fully buffered DIMM variable read latency |
US7673111B2 (en) * | 2005-12-23 | 2010-03-02 | Intel Corporation | Memory system with both single and consolidated commands |
US7571297B2 (en) * | 2005-12-30 | 2009-08-04 | Intel Corporation | Data invalid signal for non-deterministic latency in a memory system |
US20070208904A1 (en) | 2006-03-03 | 2007-09-06 | Wu-Han Hsieh | Wear leveling method and apparatus for nonvolatile memory |
EP1835508B1 (en) * | 2006-03-16 | 2012-01-18 | Samsung Electronics Co., Ltd. | Pram and associated operation method and system |
KR100816748B1 (ko) * | 2006-03-16 | 2008-03-27 | 삼성전자주식회사 | 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법 |
KR100746229B1 (ko) * | 2006-07-07 | 2007-08-03 | 삼성전자주식회사 | 반도체 메모리 장치 |
US20080082707A1 (en) | 2006-09-29 | 2008-04-03 | Synfora, Inc. | Non-blocking bus controller for a pipelined, variable latency, hierarchical bus with point-to-point first-in first-out ordering |
FR2906624A1 (fr) | 2006-10-03 | 2008-04-04 | Bull S A S Soc Par Actions Sim | Systeme et procede de stockage de masse. |
KR100843546B1 (ko) * | 2006-11-21 | 2008-07-04 | 삼성전자주식회사 | 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법 |
US7515500B2 (en) | 2006-12-20 | 2009-04-07 | Nokia Corporation | Memory device performance enhancement through pre-erase mechanism |
KR101087308B1 (ko) | 2006-12-27 | 2011-11-25 | 인텔 코오퍼레이션 | 비휘발성 메모리에 대한 초기 웨어 레벨링 |
US8370562B2 (en) | 2007-02-25 | 2013-02-05 | Sandisk Il Ltd. | Interruptible cache flushing in flash memory systems |
US7660952B2 (en) | 2007-03-01 | 2010-02-09 | International Business Machines Corporation | Data bus bandwidth scheduling in an FBDIMM memory system operating in variable latency mode |
US7913032B1 (en) | 2007-04-25 | 2011-03-22 | Apple Inc. | Initiating memory wear leveling |
US7643334B1 (en) | 2007-04-26 | 2010-01-05 | Super Talent Electronics, Inc. | High-speed controller for phase-change memory peripheral device |
US20080270811A1 (en) | 2007-04-26 | 2008-10-30 | Super Talent Electronics Inc. | Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory |
US7962670B2 (en) | 2007-06-06 | 2011-06-14 | Lantiq Deutschland Gmbh | Pin multiplexing |
JP2008305246A (ja) | 2007-06-08 | 2008-12-18 | Freescale Semiconductor Inc | 情報処理装置、キャッシュフラッシュ制御方法及び情報処理制御装置 |
KR100857761B1 (ko) | 2007-06-14 | 2008-09-10 | 삼성전자주식회사 | 웨어 레벨링을 수행하는 메모리 시스템 및 그것의 쓰기방법 |
JP2009025866A (ja) | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | メモリコントローラ、バスシステム、集積回路、及び、集積回路の制御方法。 |
US8046524B2 (en) * | 2007-08-08 | 2011-10-25 | Sandisk Technologies Inc. | Managing processing delays in an isochronous system |
JP2009086988A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | メモリカード |
ATE511676T1 (de) * | 2007-11-19 | 2011-06-15 | Rambus Inc | Scheduling auf der basis eines turnaround- ereignisses |
US8200904B2 (en) | 2007-12-12 | 2012-06-12 | Sandisk Il Ltd. | System and method for clearing data from a cache |
US7865658B2 (en) * | 2007-12-31 | 2011-01-04 | Sandisk Il Ltd. | Method and system for balancing host write operations and cache flushing |
US8489820B1 (en) | 2008-03-18 | 2013-07-16 | Netapp, Inc | Speculative copying of data from main buffer cache to solid-state secondary cache of a storage server |
US8001331B2 (en) | 2008-04-17 | 2011-08-16 | Arm Limited | Efficiency of cache memory operations |
US8704772B2 (en) | 2008-07-16 | 2014-04-22 | Enpulz, L.L.C. | Writing pad with synchronized background audio and video and handwriting recognition |
TWI385669B (zh) | 2008-07-23 | 2013-02-11 | Phison Electronics Corp | 用於快閃記憶體的平均磨損方法、儲存系統與控制器 |
US7929356B2 (en) | 2008-09-05 | 2011-04-19 | Atmel Corporation | Method and system to access memory |
KR20100055105A (ko) | 2008-11-17 | 2010-05-26 | 삼성전자주식회사 | 상 변화 메모리 장치 |
JP2010123164A (ja) | 2008-11-18 | 2010-06-03 | Elpida Memory Inc | 半導体記憶装置及びその制御方法 |
US8064250B2 (en) | 2008-12-16 | 2011-11-22 | Micron Technology, Inc. | Providing a ready-busy signal from a non-volatile memory device to a memory controller |
US20100161932A1 (en) | 2008-12-18 | 2010-06-24 | Ori Moshe Stern | Methods for writing data from a source location to a destination location in a memory device |
KR100985410B1 (ko) | 2008-12-30 | 2010-10-06 | 주식회사 하이닉스반도체 | 반도체 장치 |
US8040744B2 (en) | 2009-01-05 | 2011-10-18 | Sandisk Technologies Inc. | Spare block management of non-volatile memories |
US7979759B2 (en) | 2009-01-08 | 2011-07-12 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
KR20100083395A (ko) | 2009-01-13 | 2010-07-22 | 삼성전자주식회사 | 병렬 인터페이싱 방법, 상기 방법을 수행하기 위한 장치들 |
US8195891B2 (en) | 2009-03-30 | 2012-06-05 | Intel Corporation | Techniques to perform power fail-safe caching without atomic metadata |
US8387065B2 (en) | 2009-04-16 | 2013-02-26 | International Business Machines Corporation | Speculative popcount data creation |
US20120179860A1 (en) | 2009-06-10 | 2012-07-12 | Francesco Falanga | Suspension of memory operations for reduced read latency in memory arrays |
US8370712B2 (en) | 2009-07-23 | 2013-02-05 | International Business Machines Corporation | Memory management in a non-volatile solid state memory device |
US8004884B2 (en) | 2009-07-31 | 2011-08-23 | International Business Machines Corporation | Iterative write pausing techniques to improve read latency of memory systems |
KR20110014923A (ko) | 2009-08-06 | 2011-02-14 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
KR101585213B1 (ko) | 2009-08-18 | 2016-01-13 | 삼성전자주식회사 | 라이트 레벨링 동작을 수행하기 위한 메모리 장치의 제어 방법, 메모리 장치의 라이트 레벨링 방법, 및 라이트 레벨링 동작을 수행하는 메모리 컨트롤러, 메모리 장치, 및 메모리 시스템 |
US8850103B2 (en) * | 2009-08-28 | 2014-09-30 | Microsoft Corporation | Interruptible NAND flash memory |
US8327092B2 (en) * | 2009-09-21 | 2012-12-04 | Freescale Semiconductor, Inc. | Memory device configurable as interleaved or non-interleaved memory |
US8327052B2 (en) * | 2009-12-23 | 2012-12-04 | Spansion Llc | Variable read latency on a serial memory bus |
US8595441B1 (en) | 2010-01-04 | 2013-11-26 | Marvell Israel (M.I.S.L) Ltd. | Cache operations using transformed indexes |
TWI447735B (zh) | 2010-02-05 | 2014-08-01 | Phison Electronics Corp | 記憶體管理與寫入方法及其可複寫式非揮發性記憶體控制器與儲存系統 |
US8291126B2 (en) | 2010-03-23 | 2012-10-16 | Spansion Llc | Variable read latency on a serial memory bus |
US8539129B2 (en) | 2010-04-14 | 2013-09-17 | Qualcomm Incorporated | Bus arbitration techniques to reduce access latency |
US9104546B2 (en) | 2010-05-24 | 2015-08-11 | Silicon Motion Inc. | Method for performing block management using dynamic threshold, and associated memory device and controller thereof |
US8522067B2 (en) | 2010-06-17 | 2013-08-27 | Stmicroelectronics, Inc. | Variable latency interface for read/write channels |
KR101131560B1 (ko) | 2010-07-15 | 2012-04-04 | 주식회사 하이닉스반도체 | 웨어 레벨링을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법 |
CN101930404B (zh) | 2010-08-27 | 2012-11-21 | 威盛电子股份有限公司 | 存储装置及其操作方法 |
US9355051B2 (en) * | 2010-09-10 | 2016-05-31 | Cypress Semiconductor Corporation | Apparatus, method, and manufacture for using a read preamble to optimize data capture |
US8135881B1 (en) | 2010-09-27 | 2012-03-13 | Skyworks Solutions, Inc. | Dynamically configurable serial data communication interface |
US20120117303A1 (en) | 2010-11-04 | 2012-05-10 | Numonyx B.V. | Metadata storage associated with flash translation layer |
US8645637B2 (en) | 2010-11-16 | 2014-02-04 | Micron Technology, Inc. | Interruption of write memory operations to provide faster read access in a serial interface memory |
US8356153B2 (en) | 2010-11-19 | 2013-01-15 | International Business Machines Corporation | Adaptive wear leveling via monitoring the properties of memory reference stream |
TWI417727B (zh) | 2010-11-22 | 2013-12-01 | Phison Electronics Corp | 記憶體儲存裝置、其記憶體控制器與回應主機指令的方法 |
KR20120079682A (ko) | 2011-01-05 | 2012-07-13 | 삼성전자주식회사 | 디램 캐시를 포함하는 메모리 장치 및 이를 포함하는 시스템 |
US10079068B2 (en) | 2011-02-23 | 2018-09-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices and method for wear estimation based memory management |
US8649210B2 (en) * | 2011-09-06 | 2014-02-11 | Mediatek Inc. | DDR PSRAM and data writing and reading methods thereof |
US8762625B2 (en) | 2011-04-14 | 2014-06-24 | Apple Inc. | Stochastic block allocation for improved wear leveling |
US8806171B2 (en) | 2011-05-24 | 2014-08-12 | Georgia Tech Research Corporation | Systems and methods providing wear leveling using dynamic randomization for non-volatile memory |
US8694719B2 (en) | 2011-06-24 | 2014-04-08 | Sandisk Technologies Inc. | Controller, storage device, and method for power throttling memory operations |
US9104547B2 (en) | 2011-08-03 | 2015-08-11 | Micron Technology, Inc. | Wear leveling for a memory device |
KR101804521B1 (ko) | 2011-08-16 | 2017-12-07 | 에스케이하이닉스 주식회사 | 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템 |
CN103946819B (zh) | 2011-09-30 | 2017-05-17 | 英特尔公司 | 用于非易失性系统存储器的统计耗损均衡 |
JP5642649B2 (ja) | 2011-10-07 | 2014-12-17 | シャープ株式会社 | 半導体記憶装置及び半導体装置 |
US9208070B2 (en) | 2011-12-20 | 2015-12-08 | Sandisk Technologies Inc. | Wear leveling of multiple memory devices |
US9251086B2 (en) | 2012-01-24 | 2016-02-02 | SanDisk Technologies, Inc. | Apparatus, system, and method for managing a cache |
US8918581B2 (en) | 2012-04-02 | 2014-12-23 | Microsoft Corporation | Enhancing the lifetime and performance of flash-based storage |
US20140013028A1 (en) | 2012-07-09 | 2014-01-09 | Hamilton Sundstrand Corporation | Hardware flash memory wear monitoring |
CN102789423B (zh) | 2012-07-11 | 2014-12-10 | 山东华芯半导体有限公司 | 四池闪存磨损均衡方法 |
US9515204B2 (en) | 2012-08-07 | 2016-12-06 | Rambus Inc. | Synchronous wired-or ACK status for memory with variable write latency |
TWI483111B (zh) | 2012-09-20 | 2015-05-01 | Phison Electronics Corp | 資料儲存方法、記憶體控制器與記憶體儲存裝置 |
US20140089562A1 (en) * | 2012-09-27 | 2014-03-27 | Hitachi, Ltd. | Efficient i/o processing in storage system |
US9754648B2 (en) | 2012-10-26 | 2017-09-05 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
US9740485B2 (en) | 2012-10-26 | 2017-08-22 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
US9268651B1 (en) | 2012-10-31 | 2016-02-23 | Amazon Technologies, Inc. | Efficient recovery of storage gateway cached volumes |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
US9727493B2 (en) | 2013-08-14 | 2017-08-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
US9563565B2 (en) | 2013-08-14 | 2017-02-07 | Micron Technology, Inc. | Apparatuses and methods for providing data from a buffer |
US20150095551A1 (en) | 2013-09-30 | 2015-04-02 | Micron Technology, Inc. | Volatile memory architecutre in non-volatile memory devices and related controllers |
US9824004B2 (en) | 2013-10-04 | 2017-11-21 | Micron Technology, Inc. | Methods and apparatuses for requesting ready status information from a memory |
US10365835B2 (en) | 2014-05-28 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for performing write count threshold wear leveling operations |
-
2013
- 2013-03-11 US US13/794,471 patent/US9754648B2/en active Active
- 2013-10-25 EP EP13849956.1A patent/EP2912558B1/en active Active
- 2013-10-25 CN CN201380055987.0A patent/CN105264505B/zh active Active
- 2013-10-25 KR KR1020157012530A patent/KR101747570B1/ko active IP Right Grant
- 2013-10-25 JP JP2015539871A patent/JP6006885B2/ja active Active
- 2013-10-25 WO PCT/US2013/066949 patent/WO2014066845A1/en active Application Filing
- 2013-10-25 SG SG11201503217TA patent/SG11201503217TA/en unknown
-
2017
- 2017-07-06 US US15/643,361 patent/US10163472B2/en active Active
-
2018
- 2018-11-13 US US16/189,865 patent/US10885957B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2014066845A1 (en) | 2014-05-01 |
US20190080733A1 (en) | 2019-03-14 |
KR20150104557A (ko) | 2015-09-15 |
EP2912558A1 (en) | 2015-09-02 |
SG11201503217TA (en) | 2015-05-28 |
US20140122822A1 (en) | 2014-05-01 |
CN105264505B (zh) | 2019-04-05 |
US20170309318A1 (en) | 2017-10-26 |
US9754648B2 (en) | 2017-09-05 |
EP2912558B1 (en) | 2020-12-16 |
CN105264505A (zh) | 2016-01-20 |
EP2912558A4 (en) | 2016-10-05 |
US10885957B2 (en) | 2021-01-05 |
US10163472B2 (en) | 2018-12-25 |
JP2015536503A (ja) | 2015-12-21 |
KR101747570B1 (ko) | 2017-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6006885B2 (ja) | 可変レイテンシを有するメモリオペレーションのための装置及び方法 | |
JP5952974B2 (ja) | 可変レイテンシを有するメモリオペレーションのための装置及び方法 | |
US10740263B2 (en) | Apparatuses and methods for variable latency memory operations | |
TWI629686B (zh) | 用於同時存取非揮發性記憶體之多個分區之裝置及方法 | |
US9710192B2 (en) | Apparatuses and methods for providing data from a buffer | |
US9928171B2 (en) | Apparatuses and methods for providing data to a configurable storage area |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6006885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |