JP2016163049A - ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス - Google Patents

ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス Download PDF

Info

Publication number
JP2016163049A
JP2016163049A JP2016041283A JP2016041283A JP2016163049A JP 2016163049 A JP2016163049 A JP 2016163049A JP 2016041283 A JP2016041283 A JP 2016041283A JP 2016041283 A JP2016041283 A JP 2016041283A JP 2016163049 A JP2016163049 A JP 2016163049A
Authority
JP
Japan
Prior art keywords
zone
semiconductor device
gate
trench
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016041283A
Other languages
English (en)
Inventor
アイヒンガー トーマス
Aichinger Thomas
アイヒンガー トーマス
エステーヴ ロマン
Esteve Romain
エステーヴ ロマン
ペータース デトハート
Peters Dethard
ペータース デトハート
ルップ ローラント
Rupp Roland
ルップ ローラント
シエミエニエツ ラルフ
Siemieniec Ralf
シエミエニエツ ラルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2016163049A publication Critical patent/JP2016163049A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】半導体デバイス（５００）は、第１の表面（１０１）から半導体デバイス（１００）内へ延在する複数のトレンチ構造（３５０）を含んでいる。
【解決手段】トレンチ構造（３５０）はそれぞれ、ゲート構造（１５０）と、ゲート構造（１５０）を通って延在するコンタクト構造（３１５）とを含んでいる。トランジスタメサ部（１７０）は、これらのトレンチ構造（３５０）の間に設けられている。各トランジスタメサ部（１７０）はボディゾーン（１１５）を含んでおり、このボディゾーン（１１５）は、ドリフト構造（１２０）と第１のｐｎ接合部（ｐｎ１）を形成し、ソースゾーン（１１０）と第２のｐｎ接合部（ｐｎ２）を形成する。ダイオード領域（１１６）はそれぞれ、直接的に、複数のコンタクト構造（３１５）のうちの１つと隣接し、かつ、ドリフト構造（１２０）と第３のｐｎ接合部（ｐｎ３）を形成する。
【選択図】図２Ｂ

Description

電力半導体スイッチは、高い定格電流において数百ボルトの阻止電圧に耐える。一般的に、電力半導体スイッチを通る負荷電流は、半導体ボディの２つの主平面間を垂直な方向で流れる。負荷電流をコントロールするゲート電極をトレンチ構造として形成してもよく、このトレンチ構造は、これら２つの主平面のうちの１つの主平面から半導体ボディ内に延在する。高い電界ブレークダウン強度を有する半導体材料において、遮蔽領域は、阻止状態における半導体ボディ内の強い電界に対してゲート誘電体を遮蔽する。この遮蔽領域が、電力半導体スイッチの逆バイアス状態において、電流経路を開放するボディ・ダイオードとして作用してもよい。
高い阻止能力と逆導通ボディ・ダイオードとを有する電力半導体スイッチ等の半導体デバイスの特性を改善することが望まれている。
本発明の課題は、独立請求項に記載されている構成要件によって解決される。従属請求項には、別の実施形態が記載されている。
１つの実施形態では、半導体デバイスは複数のトレンチ構造を含んでいる。これらのトレンチ構造は、第１の表面から半導体ボディ内へ延在する。これらのトレンチ構造はそれぞれ、ゲート構造とコンタクト構造とを有している。このコンタクト構造は、ゲート構造を通って延在する。トランジスタメサ部は、トレンチ構造間にある。各トランジスタメサ部は、ボディゾーンを含んでいる。このボディゾーンは、ドリフト構造との第１のｐｎ接合部と、ソースゾーンとの第２のｐｎ接合部とを含んでいる。ダイオード領域は直接的に、複数のコンタクト構造のうちの１つと隣接し、ドリフト構造を有する第３のｐｎ接合部をそれぞれ形成する。
別の実施形態では、半導体デバイスは、第１の表面から半導体ボディ内へ延在する１つまたは複数のトレンチ構造を含む。これらのトレンチ構造は、ゲート構造とコンタクト構造とをそれぞれ含む。このコンタクト構造は、ゲート構造を通って延在する。半導体デバイスは、さらに、トレンチ構造間にトランジスタメサ部を含む。ここで各トランジスタメサ部はボディゾーンを含み、このボディゾーンは、ドリフト構造との第１のｐｎ接合部と、ソースゾーンとの第２のｐｎ接合部とを形成する。１つまたは複数のダイオード領域はそれぞれ、ドリフト構造との第３のｐｎ接合部を形成し、コンタクト構造の１つと直接的に隣接する。この場合には、隣接するトランジスタメサ部間の全ての直接的な接続線路は、コンタクト構造の１つと交差する。
さらなる実施形態では、半導体デバイスを製造する方法は、表側から半導体基板内へ延在するトレンチを形成することを含む。ここで各トレンチは、ダイオード領域まで延在する。このダイオード領域は、半導体基板内に形成されている。ここで、トレンチ間のトランジスタメサ部において、ボディゾーンは、ドリフト構造との第１のｐｎ接合部とソースゾーンとの第２のｐｎ接合部とを形成する。この方法はさらに、トレンチの向かい合っている側壁に沿ってそれぞれ延在している複数のゲート部分を形成することと、これらのゲート部分の間のトレンチ内にコンタクト構造を形成することとを含む。ここで、このコンタクト構造は直接的に、ダイオード領域と隣接している。
当業者は、以降の詳細な説明を読み、添付図面を見ることで、付加的な特徴と利点とを理解するだろう。
添付図面は、本発明をさらに理解するために添付されており、本明細書に含まれており、本明細書の一部を成す。図面は、本発明の実施形態を示し、説明とともに、本発明の原理を説明するために用いられる。本発明の他の実施形態および意図する利点は、以下の詳細な説明を参照することによってより良く理解することによって、容易に読み取れるだろう。
ゲート構造と、ゲート構造を通って延在するコンタクト構造とを含むトレンチ構造に関係する実施形態に即した半導体デバイスの一部分の概略的な水平方向断面図 線Ｂ−Ｂに沿った、図１Ａに示された半導体デバイス部分の概略的な垂直方向断面図 メサトレンチコンタクト構造、電流拡散ゾーンおよびアバランシェ調整ゾーンに関する実施形態に即した半導体デバイスの一部分の概略的な水平方向断面図 線Ｂ−Ｂに沿った、図２Ａの半導体デバイス部分の概略的な垂直方向断面図 インプラントされたボディコンタクトゾーンおよび統合されたピンショットキーダイオードとして形成されたボディ・ダイオードに関する実施形態に即した半導体デバイスの一部分の概略的な水平方向断面図 線Ｂ−Ｂに沿った、図３Ａの半導体デバイス部分の概略的な垂直方向断面図 空乏化可能なｎチャネルダイオードとして形成されたボディ・ダイオードに関する実施形態に即した半導体デバイスの一部の概略的な水平方向断面図 図４Ａの半導体デバイス部分の概略的な垂直方向断面図 ストリップ状のトレンチ構造に関する実施形態に即した半導体デバイスの一部分の概略的な水平方向断面図 ドット状のトレンチ構造に関する実施形態に即した半導体デバイスの一部分の概略的な水平方向断面図 格子を形成するトレンチ構造に関する実施形態に即した半導体デバイスの一部分の概略的な水平方向断面図 別の実施形態に即した、内部で、コンタクト構造がゲート構造を通って延在しているトレンチ構造を含んでいる半導体デバイスを製造する方法を表すための、ベース基板の一部分の概略的な垂直方向断面図 図６Ａのベース基板上にエピタキシャル成長させることによって得られた半導体基板の一部分を示す図 第１のマスクを用いて、ダイオード領域のコンタクト部分を形成した後の、図６Ｂの半導体基板部分を示す図 第１のマスクの第１の副層に窪みを設けた後の、図６Ｃの半導体基板部分を示す図 窪みが設けられた第１の副層を第２のマスクとして用いて、ダイオード領域の延長部分を形成した後の、図６Ｄの半導体基板部分を示す図 第３のマスクを用いて、ダイオード領域を露出させるトレンチと、トレンチの垂直方向突出部内にアバランシェ調整ゾーンをそれぞれ形成した後の、図６Ｅの半導体基板部分を示す図 第４のマスクを用いて、トレンチ間のトランジスタメサ部内にコンタクト溝を形成した後の、図６Ｆの半導体基板部分を示す図 コンタクト溝およびトレンチの内面に貼られているゲートコンダクタ層を析出した後の、図６Ｇの半導体基板部分を示す図 析出されたゲートコンダクタ層に異方性に窪みを設け、ゲートコンダクタ層の残りの部分を覆う第５のマスクをトレンチ内に形成し、コンタクト溝内でゲートコンダクタ層の残りの部分を露出させた後の、図６Ｈの半導体基板部分を示す図 コンタクト溝内のゲートコンダクタ層の残りの部分を除去し、層間誘導体層を析出した後の、図６Ｉの半導体基板部分の概略的な横断面図 第６のマスクを用いて、トレンチ内の層間誘導体層内に開口部を設けた後の、図６Ｊの半導体基板部分の概略的な横断面図 第７のマスクを用いて、コンタクト溝内の層間誘導体層内に開口部を設けた後の、図６Ｋの半導体基板部分を示す図 コンタクト溝とトレンチ内にコンタクト層を形成した後の、図６Ｌの半導体基板部分を示す図 表側に第１の負荷電極を形成し、裏側に第２の負荷電極を形成した後の、図６Ｍの半導体基板部分を示す図
以降の詳細な説明では、本願の一部を成し、本発明が実行される特定の実施形態を説明する目的で示された添付図面が参照される。本発明の範囲を逸脱しない限り、他の実施形態が使用されてもよく、さらに、構造的または論理的な変更が行われてもよい。例えば、さらに別の実施形態を得るために、１つの実施形態に対して図示または説明された特徴を、他の実施形態において、または、他の実施形態と組み合わせて使用することができる。本発明は、上記の修正および変更を含み得る。特定の用語を用いて実施例を説明するが、これらの用語は、添付の請求項の範囲を制限するものではない。図面は縮尺通りではなく、単に説明のためのものにすぎない。明瞭にするために、そうでないことが記載されていない限り、同じ要素または類似する要素には、異なる図面において、対応する参照符号が付けられている。
用語、有する（having）、含有する（containing）、含む（including）、包含する（comprising）等は非限定的であり、これらの用語は、記載された構造、要素または特徴が存在することを示しているが、付加的な要素または特徴を除外するものではない。不定冠詞、１つの（a、an）および定冠詞、前記の（the）は、そうでないことが文脈に明記されていない限り、複数形も単数形も含み得る。
用語「電気的に接続されている(electrically connected)」は、電気的に接続されている要素間の持続的な低オーム接続、例えば関係する要素間の直接的な接触、または、金属ドープされた半導体および／または高濃度ドープされた半導体を介した低オーム接続を表している。用語「電気的に結合されている(electrically coupled)」は、信号伝送に適した１つまたは複数の介在要素が、電気的に結合されている要素間に設けられ得ることを含んでいる。これらの要素は例えば、第１の状態で低オーム接続を一時的に提供し、第２の状態で高オーム電気分離を一時的に提供するようにコントロール可能な要素である。
図は、ドーピング型「ｎ」または「ｐ」の隣に、「−」または「＋」を示すことによって、相対的なドープ濃度を表している。例えば「ｎ−」は、「ｎ」ドーピング領域のドープ濃度よりも低いドープ濃度を意味しており、「ｎ＋」ドーピング領域は、「ｎ」ドーピング領域のドープ濃度よりも高いドープ濃度を有している。同じ相対的なドープ濃度のドーピング領域が、同じ、絶対的なドープ濃度を有していなければならないわけではない。例えば、２つの異なる「ｎ」ドーピング領域が、同じ絶対的なドープ濃度を有していても、異なる絶対的なドープ濃度を有していてもよい。
図１Ａおよび１Ｂは、トランジスタセルＴＣを含む半導体デバイス５００に関連する。半導体デバイス５００は例えば、ＩＧＦＥＴ(insulated gate field effect transistor 絶縁ゲート型電界効果トランジスタ)、例えば、通常の意味において、金属ゲートを有するＦＥＴも非金属ゲートを有するＦＥＴも含むＭＯＳＦＥＴ（metal oxide semiconductor FET 金属酸化物半導体ＦＥＴ)であっても、または、ＩＧＢＴ（insulated gate bipolar transistor 絶縁ゲート型バイポーラトランジスタ)であっても、または、ＭＣＤ（MOS controlled diode ＭＯＳ制御型ダイオード)であってもよく、または、これらを含んでいてもよい。
半導体デバイス５００は、結晶半導体材料から成る半導体ボディ１００をベースにしている。結晶半導体材料は、例えばケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）またはＡＩＩＩＢＶ半導体である。１つの実施形態では、半導体材料は六方晶格子を有している。これは例えば、窒化ガリウム（ＧａＮ）等の六方晶格子を有する炭化ケイ素（ＳｉＣ）またはＡＩＩＩＢＶ半導体である。１つの実施形態では、結晶半導体材料は、４Ｈポリタイプの炭化ケイ素（４Ｈ−ＳｉＣ）である。
表側で、半導体ボディ１００は第１の表面１０１を有している。この第１の表面１０１は平面であっても、複数の共面平面部分を有していてもよい。ここでは平面の第１の表面１０１または複数の共面平面部分は主結晶面と一致していても、軸外し角ないしはオフ角α分だけ主結晶面に対して傾斜していてもよい。ここでαは、少なくとも３°であり、最大で１２°であり、例えば約４°であり得る。他の実施形態では、第１の表面１０１は、複数の互いにずらされた平行な表面部分を含むことがある。ここでこれらの互いにずらされた表面部分は、平均表面１０１ｘに対して傾斜して配置されている。この平均表面は、最小二乗平均面によって得られる。第１の表面部分に対して傾斜している第２の表面部分１０１ｂが、互いにずらされた複数の第１の表面部分１０１ａを接続してもよい。裏側では、対向する第２の表面１０２は、平面の第１の表面１０１に対して平行に、または、第１の表面１０１の複数の共面平面部分に対して平行に、または、平均表面１０１ｘに対して平行にまたは傾斜して延在してよく、または、第１の表面１０１上の複数の表面部分に対して平行な、互いにずらされた、複数の平行な表面部分を含んでいてもよい。
表側の第１の表面１０１と、裏側の第２の表面１０２との間の距離は、半導体デバイス５００の仕様である定格阻止電圧に関係している。一般的に、半導体ボディ１００は、第１の垂直方向部分を含んでいる。これは、阻止状態において印加される電界に適応されている。ここで、第１の垂直方向部分の厚さは定格阻止電圧に依存しており、電界ブレークダウン強度を規定する。他方で、別の垂直方向部分の厚さ、例えば、基板部分の厚さは、定格阻止電圧に関係していない。
第１の表面１０１と第２の表面１０２との間の半導体ボディ１００の総体的な厚さは、数百ｎｍから数百μｍの範囲にある。第１の表面１０１に対する垂線は垂直方向を定め、第１の表面１０１に対して平行な方向が水平方向である。
トランジスタセルＴＣが、トレンチ構造３５０に沿って形成されていてもよい。ここでこのトレンチ構造３５０は、第１の表面１０１から、半導体ボディ１００内のトレンチ底面ＴＢＰまで延在する。トレンチ構造３５０が垂直方向に延在する長さは、例えば、０．５μｍから２μｍの範囲であってよい。トレンチ構造３５０が、長手方向軸が第１の水平方向に沿って延在するストリップを形成してもよい。他の実施形態では、トレンチ構造３５０は、両水平方向寸法が同じ規模内にあるドット形状であってもよい。例えば、ドット形状トレンチ構造３５０の第１の水平方向寸法と、第１の水平方向寸法に対して垂直な第２の水平方向寸法との差は５％を超えない。別の実施形態では、複数のトレンチ構造３５０が格子を形成してもよい。これらのトレンチ構造３５０は、相互に等間隔に配置されており、規則的なパターンを形成し得る。この場合には、これらのトレンチ構造３５０のピッチ（中央から中央までの距離）は、１μｍ〜１０μｍまでの範囲、例えば２μｍ〜５μｍまでの範囲にあってよい。
各トレンチ構造３５０は、ゲート構造１５０とコンタクト構造３１５とを含む。コンタクト構造は、ゲート構造１５０を通って、少なくともトレンチ底面ＴＢＰまで達する。ここで、コンタクト構造３１５は、コンタクト構造３１５の両側の２つのゲート部分１５０ｘと１５０ｙとに、ゲート構造１５０を仕切る。ゲート部分１５０ｘと１５０ｙは、近似的に、トレンチ構造３５０の長手方向中心軸に関して対称であってよい。
各ゲート部分１５０ｘ、１５０ｙは、導電性ゲート電極１５５の一部を含む。ここでこの導電性ゲート電極１５５は、高濃度にドーピングされた多結晶シリコン層または金属含有層を含み得る、または、高濃度にドーピングされた多結晶シリコン層または金属含有層から成り得る。各ゲート部分１５０ｘ、１５０ｙは、さらに、ゲート誘電体１５１の一部を含む。これは、ゲート電極１５５を、半導体ボディ１００から分離する。ゲート誘電体１５１は、窒化アルミニウムＡｌＮ、酸化ハフニウムＨｆＯ、または、半導体誘電体を含み得る、または、これらから成り得る。半導体誘電体は例えば、熱によって成長された、または、析出された半導体酸化物、例えばシリコン酸化物、半導体窒化物、例えば析出された、または、熱によって成長したシリコン窒化物、半導体酸窒化物、例えば、シリコン酸窒化物、または、これらのあらゆる組み合わせである。ゲート誘電体１５１は、１．５Ｖから６Ｖまでの範囲のトランジスタセルＴＣの閾値電圧に合うように形成され得る。
各ゲート部分１５０ｘ、１５０ｙは、さらに、ゲート絶縁体１５９を含む。ゲート絶縁体１５９は直接的に、トレンチ構造１５０の中心に向かって配向されている側面に沿ってゲート電極１５５と隣接する。ゲート絶縁体１５９は、ゲート誘電体１５１よりも厚くてもよく、シリコン酸化物、シリコン窒化物、シリコン酸窒化物から成る１つまたは複数誘電体層、ドーピングされたまたはドーピングされていないケイ酸塩ガラスから成る、または、これを含む。これは例えば、ＢＳＧ（ホウケイ酸ガラス）、ＰＳＧ（リンケイ酸ガラス）またはＢＰＳＧ（ホウリンケイ酸ガラス）である。
コンタクト構造３１５は、２つのゲート部分１５０ｘ、１５０ｙによって挟まれており、少なくとも平均表面１０１ｘから底面ＴＢＰまで延在する。さらに、コンタクト構造３１５が、高濃度ドープされた半導体部分および／または１つまたは複数の金属層から成っていても、または、高濃度ドープされた半導体部分および／または１つまたは複数の金属層を含んでいてもよい。１つの実施形態では、コンタクト構造３１５は、界面内張を含んでいてもよい。ここでこの界面内張は、タンタル（Ｔａ）およびチタン（Ｔｉ）、例えば窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）層のうちの少なくとも１つ、並びにタングステン（Ｗ）を含有する充填部分を含有する。コンタクト構造３１５はさらに、低オーム接続層を含み得る。これは直接的に、半導体ボディ１００と隣接し、例えば、主に半導体ボディ１００との界面箇所に形成されたケイ化物層である。
隣り合うトレンチ構造３５０間の半導体ボディ１００のメサ部分は、トランジスタメサ部１７０を形成する。ここでこのトランジスタメサ部１７０は、トランジスタセルＴＣの半導体部分を含んでいる。
トランジスタメサ部１７０は、複数のソースゾーン１１０を含んでいる。これらのソースゾーン１００は表側に向けて配向されており、第１の表面１０１と直接的に隣接してもよい。これらのソースゾーン１１０は、直接的に、該当するトランジスタメサ部１７０の両側で、２つの隣り合うトレンチ構造３５０に接していてよい。例えば、各トランジスタメサ部１７０は、２つのソースゾーン１１０を含んでいる。これらのソースゾーン１１０の各々は、隣り合っているトレンチ構造３５０の１つに直接的に接しており、コンタクト構造またはドーピングされた領域によって相互に分けられている。
トランジスタメサ部１７０は、さらに、複数のボディゾーン１１５を含んでいる。これらのボディゾーン１１５は、ソースゾーン１１０をドリフト構造１２０から隔てる。ボディゾーン１１５は、ドリフト構造１２０との第１のｐｎ接合部ｐｎ１を形成し、ソースゾーン１１０との第２のｐｎ接合部ｐｎ２を形成する。各ボディゾーン１１５は、該当するトランジスタメサ部１７０に隣接する複数のトレンチ構造のうちの１つのトレンチ構造３５０から、対向する他のトレンチ構造３５０まで延在する。第１のｐｎ接合部ｐｎ１は、該当するトランジスタメサ部１７０を挟んでいる２つのトレンチ構造３５０の間にあるトランジスタメサ部１７０の幅全体にわたって延在してよい。
ソースゾーン１１０もボディゾーン１１５も、表側で第１の負荷電極３１０に電気的に接続されている。ボディゾーン１１５は、ゲート誘電体１５１を通じて、ゲート電極１５５と容量結合されている。ボディゾーン１１５が垂直方向に延在する長さは、半導体デバイス５００のチャネル長さに相当し、０．２μｍ〜１．５μｍの間の範囲にあってよい。
ドリフト構造１２０との第３のｐｎ接合部ｐｎ３を形成するダイオード領域１１６は、トレンチ底面ＴＢＰと第２の表面１０２との間の、トレンチ構造３５０の垂直方向突出部内にある。ダイオード領域１１６の幅は、横断面において、トレンチ構造３５０の対応する幅よりも小さくてよい。ダイオード領域１１６は、直接的に、コンタクト構造３１５に接している。コンタクト構造３１５とダイオード領域１１６とはオーム接続を形成し、電気的に接続されている。ダイオード領域１１６は、水平方向に沿って、トランジスタメサ部１７０から間隔を有していてもよい。隣り合うダイオード領域１１６の対向するエッジ間の間隔は、例えば、２μｍ〜３μｍの間の範囲であってよい。
各ダイオード領域１１６は直接的に、コンタクト構造３１５のうちの１つと隣接しており、部分的または完全に、各コンタクト構造３１５と、垂直方向突出部において重畳している。半導体デバイス５００がドット形状またはストリップ形状のトレンチ構造３５０を含んでいる場合には、ドリフト構造１２０の部分は、水平方向において、隣り合うダイオード領域１１６を隔てる。トレンチ構造３５０が格子形状の場合には、隣り合うトランジスタメサ部１７０の全ての対の間の全ての直接的な接続線は、間にある、１つのコンタクト構造３１５と交差する。
両方のケースにおいて、ダイオード領域１１６の水平方向横断面エリアの形状は、各トレンチ構造３５０の水平方向横断面エリアに類似していてよい、または、少なくとも、ダイオード領域１１６の外郭の形状は、各トレンチ構造３５０の外郭に類似していてよい。ここで、統一したスケーリングによって一方が他方から得られる場合、２つの対象物の形状は類似している。
ドリフト構造１２０は裏側に向かって配向されており、直接的に第２の表面１０２と隣接してもよいし、オーミックコンタクトまたは別のｐｎ接合部を通じて、第２の負荷電極３２０と電気的に接続または結合されていてもよい。ドリフト構造１２０は、低濃度ドープされたドリフトゾーン１２１を含み得る。これは、第１のｐｎ接合部ｐｎ１および第３のｐｎ接合部ｐｎ３を形成し得る。またドリフト構造１２０はこれと並んで、ドリフトゾーン１２１と第２の表面１０２との間に、高濃度ドープされたコンタクト層１２９を含み得る。ドリフトゾーン１２１における正味ドーパント濃度は、半導体ボディ１００が炭化ケイ素から形成されている場合には、１Ｅ１４ｃｍ−３から３Ｅ１６ｃｍ−３までの範囲にあってよい。コンタクト層１２９は、例えばソーイングによって、結晶インゴットから得られた基板部分に相当し得る。また、第１の表面１０１と基板部分との間の半導体ボディ１００の部分は、エピタキシャルに基板部分上に成長されてよい。
少なくとも、第２の表面１０２に沿って、コンタクト層１２９内のドーパント濃度は、第２の負荷電極３２０とのオーミックコンタクトを保証するのに十分な程度に高い。第２の負荷電極３２０は直接的に第２の表面１０２に隣接する。半導体デバイス５００が半導体ダイオードまたはＩＧＦＥＴである場合には、コンタクト層１２９は、ドリフトゾーン１２１と同じ導電型を有する。半導体デバイス５００がＩＧＢＴである場合には、コンタクト層１２９は、ドリフトゾーン１２１と相補的な導電型を有する、または、相補的な導電型のゾーンを含む。
第１の負荷電極３１０および第２の負荷電極３２０の各々は、主成分として、アルミニウム（Ａｌ）、銅（Ｃｕ）、またはアルミニウムまたは銅の合金、例えばＡｌＳｉ、ＡｌＣｕまたはＡｌＳｉＣｕから成り得る、または、アルミニウム（Ａｌ）、銅（Ｃｕ）、またはアルミニウムまたは銅の合金、例えばＡｌＳｉ、ＡｌＣｕまたはＡｌＳｉＣｕを含有し得る。他の実施形態では、第１の負荷電極３１０、３２０の少なくとも一方は、主成分として、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、バナジウム（Ｖ）、銀（Ａｇ）、金（Ａｕ）、スズ（Ｓｎ）、白金（Ｐｔ）、モリブデン（Ｍｏ）および／またはパラジウム（Ｐｄ）を含有し得る。第１の負荷電極３１０および第２の負荷電極３２０のうちの一方または両方は、２つ以上の副層を含み得る。ここで各副層は、Ｎｉ、Ｔｉ、Ｖ、Ａｇ、Ａｕ、Ｗ、Ｓｎ、ＰｔおよびＰｄのうちの１つまたは複数を主成分として含有し得る。これは例えば、ケイ化物、窒化物および／または合金である。
第１の負荷電極３１０は、第１の負荷端子Ｌ１を形成してもよい、または、第１の負荷端子Ｌ１に電気的に接続または結合されていてもよい。ここでこの第１の負荷端子Ｌ１は、ＭＣＤのアノード端子、ＩＧＦＥＴのソース端子またはＩＧＢＴのエミッタ端子であってよい。第２の負荷電極３２０は、第２の負荷端子Ｌ２を形成してもよい、または、第２の負荷端子Ｌ２と電気的に接続または結合されていてもよい。この第２の負荷端子Ｌ２は、ＭＣＤのカソード端子、ＩＧＦＥＴのドレイン端子、または、ＩＧＢＴのコレクタ端子であってもよい。
半導体デバイス５００がＭＣＤである場合には、ゲート電極１５５は、第１の負荷電極３１０に電気的に接続されていてよい、または、半導体デバイス５００がＩＧＦＥＴまたはＩＧＢＴである場合には、ゲート電極１５５は、表側に形成されているゲートパッドに電気的に接続されていてよい。この場合には、ゲートパッドはゲート端子Ｇを形成してもよい、または、ゲート端子Ｇに電気的に接続されてもよい、または、ゲート端子Ｇに電気的に結合されてもよい。
１つの実施形態では、トランジスタセルＴＣは、ｐ型ドープされたボディゾーン１１５と、ｎ型ドープされたソースゾーン１１０と、ｐ型ドープされたダイオード領域１１６と、ｎ型ドープされたドリフトゾーン１２１とを有するｎチャネルＦＥＴセルである。他の実施形態では、トランジスタセルＴＣは、ｎ型ドープされたボディゾーン１１５と、ｐ型ドープされたソースゾーン１１０とを有するｐチャネルＦＥＴセルである。ここでこのダイオード領域１１６は、ｎ型ドープされており、ドリフトゾーン１２１はｐ型ドープされている。
ゲート電極１５５における電位が、半導体デバイス５００の閾値電圧を超えている、または、下回っている場合には、ボディゾーン１１５における少数電荷キャリアが、反転チャネルを形成する。これは、ソースゾーン１１０をドリフト構造１２０と接続する。これによって、半導体デバイス５００がオン状態になる。オン状態で、負荷電流は、半導体ボディ１００を、近似的に、第１の負荷電極３１０と第２の負荷電極３２０との間で垂直方向に沿って流れる。
ダイオード領域１１６とドリフトゾーン１２１との間の第３のｐｎ接合部ｐｎ３は、ボディ・ダイオードを形成する。このボディ・ダイオードは、半導体デバイス５００が第２の負荷電極３２０と第１の負荷電極３１０との間に印加されている負の電圧によって逆バイアスされている場合、または、アバランシェ状態にある場合に、導電性である。例えば、誘導負荷をスイッチングするアプリケーションにおいて、ボディ・ダイオードの特徴が、使用可能である。これは例えばハーフブリッジ回路、フルブリッジ回路、モードが切り替えられる電源、または、調理プレートをコントロールする回路における場合である。
阻止状態では、水平方向に沿ってトレンチ構造３５０の下方にあるダイオード領域１１６の垂直縁部から延在する空乏ゾーンは、ゲート誘電体１５１のアクティブ部分の垂直方向突出部にあるドリフト構造１２０の部分を空にし、第２の負荷電極３２０に加えられる阻止電圧に対して、ゲート誘電体１５１のアクティブ部分を遮蔽する。このようにして、ダイオード領域１１６は、ゲート誘電体１５１にわたる電界強度を低減する。従って、デバイスの信頼性が増大し、ＤＩＢＬ（drain-induced barrier lowering ドレイン誘起障壁低下）が低減する。
オン状態では、ボディゾーン１１５内の少数電荷キャリアは、各トランジスタメサ部１７０の両側で、２つの反転チャネルを形成する。従って、各トランジスタメサ部１７０において、２つの反転チャネルによって、ソースゾーン１１０とドリフト構造１２０との間でボディゾーン１５０を通って、単極性電流が流れる。反転チャネルの形成にトランジスタメサ部の側壁を１つしか使用しない設計と比べると、全体的なアクティブチャネル領域が増大され、結果として、オン状態抵抗が低減される。
さらに、コンタクト構造３１５は、直接的に、かつ、垂直に、ダイオード領域１１６を第１の負荷電極３１０に接続し、これによって、ボディ・ダイオードの順抵抗が低くなり、水平方向の電圧低下が生じなくなる。
結果として、ダイオード領域１１６は、ボディ・ダイオードを形成する。このボディ・ダイオードは、直接的な垂直方向接触無く、長い水平方向部分を含んでいるボディ・ダイオードよりも迅速にスイッチングを行う。
図２Ａおよび２Ｂの半導体デバイス５００は、図１Ａから１Ｂの半導体デバイス５００に基づいたｎチャネル炭化ケイ素ＩＧＦＥＴである。ここでは、第１の負荷電極３１０は、ソース端子Ｓを形成する、または、ソース端子Ｓと電気的に接続されている、または、結合されている。第２の負荷電極３２０は、ドレイン端子Ｄを形成する、または、ドレイン端子Ｄと電気的に接続されている。
図２Ａでは、基本＜０００１＞結晶方向は、図平面上の垂線に対して僅かに傾斜していてよい。＜１−１００＞結晶方向は、トレンチ構造３５０に対して平行に延在し得る、かつ、オフ角αだけ、図平面に対して僅かに傾斜可能である。トランジスタメサ部１７０の垂直側壁は、（１１−２０）および（−１−１２０）結晶面等の｛１１−２０｝結晶面であってよい。
図２Ｂでは、＜０００１＞結晶方向は、オフ角αだけ図平面に対して傾斜されており、＜１−１００＞結晶方向は、オフ角αだけ、図平面上の垂線に対して傾斜されている。
第１の表面１０１は、平坦であってよく、かつ、オフ角αだけ＜１−１００＞結晶方向に対して傾斜されていてよい、または、＜１−１００＞結晶方向に対して平行な、複数の、互いにずらされた表面部分を含んでいてよい。トレンチ構造３５０は、ストリップであってよい。ここで、第１の表面１０１が互いにずれされている場合には、トレンチ構造は、第１の表面１０１における、互いにずらされた表面部分の間に形成された段差と直交に交差する。トレンチ構造３５０は、相互に等間隔にスペースが開けられていてもよく、また、統一された幅を有していてもよく、また、トランジスタセル領域の一方の側から対向する側まで延在してもよい。
メサコンタクト構造３１７は、第１の表面１０１から、トランジスタメサ部１７０内へ延在し得る。図示された実施形態では、メサコンタクト構造３１７は、第２のｐｎ接合部ｐｎ２と第１の表面１０１との間の距離よりも長い垂直方向延在を有しているが、第１のｐｎ接合部ｐｎ１と第１の表面１０１との間の距離よりも短い垂直方向延在を有している。
トレンチ構造３５０のコンタクト構造３１５は、少なくともトレンチ構造３５０と第２の表面１０２との間のトレンチ構造３５０の垂直方向突出部に形成されているダイオード領域１１６に直接的に接する。このダイオード領域１１６は、ドリフト構造１２０との、第３のｐｎ接合部ｐｎ３を形成する。ここで、第３のｐｎ接合部ｐｎ３は、統合されたボディ・ダイオードを形成する。ダイオード領域１１６の一部は、トランジスタメサ部１７０の垂直方向突出部と重畳する。ダイオード領域１１６と、ダイオード領域１１６からドリフト構造１２０内へと延在する空乏領域は、半導体デバイス５００の阻止状態において、第２の負荷電極３２０の高電位から、ゲート誘電体１５１のアクティブ部分を遮蔽する。ダイオード領域１１６は、高濃度ドープされたコンタクト部分１１６ａを含み得る。このコンタクト部分は、コンタクト構造３１５と、低濃度ドープされた拡張部分１１６ｂとに直接的に隣接する。この低濃度ドープされた拡張部分１１６ｂは、ドリフト構造１２０との界面を形成する。コンタクトと拡張部分１１６ａ、１１６ｂとの間のドーパント濃度の差は、少なくとも２倍、例えば、少なくとも１倍であってよい。
ドリフト構造１２０は、電流拡散ゾーン１２２を含み得る。この電流拡散ゾーンは直接的に、ボディゾーン１１５に接していて良い。電流拡散ゾーン１２２は、隣り合うダイオード領域１１６の間に延在し得る。電流拡散ゾーン１２２とドリフトゾーン１２１との間の単極性のホモ接合部と第１の表面１０１との距離は、ダイオード領域１１６とドリフトゾーン１２１との間に形成された第３のｐｎ接合部ｐｎ３の場合と比べて、短い、等しい、または、長くてよい。電流拡散ゾーン１２２における平均的なドーパント濃度は、ドリフトゾーン１２１における平均ドーパント濃度の少なくとも２倍高く、例えば１０倍高い。電流拡散ゾーン１２２の部分は、ダイオード領域１１６の垂直方向突出部と重畳していてよく、隣り合うダイオード領域１１６の間に延在してもよい。電流拡散ゾーンの低い水平方向抵抗は、水平方向に沿って、単極性の電荷キャリアフローをドリフト構造１２０において拡散させる。
メサコンタクト構造３１７は、トランジスタメサ部１７０の水平方向部分を、間にあるメサコンタクト構造３１７の両側において２つの部分に分けることができる。ここで各部分は、トランジスタセルＴＣの半導体部分を含み得る。メサコンタクト構造３１７の垂直方向延在は、トレンチ構造３５０の垂直方向延在より短くてよい。従って、メサコンタクト構造３１７が、ボディゾーン１１５を完全に区切ることはない。ボディゾーン１１５の導電型の、高濃度にドープされたコンタクト領域１１５ａが、メサコンタクト構造３１７の垂直方向突出部内に形成されてよく、これによって、該当するボディゾーン１１５は、メサコンタクト構造３１７を通って、第１の負荷電極３１０と電気的に接続される。メサコンタクト構造３１７は、コンタクト構造３１５と同様に、コンタクト層３０１を含み得る、このコンタクト層３１０は、金属シリサイドから形成される。
層間絶縁体２１０は、第１の電極３１０とゲート電極１５５との間に挟まれ、誘電性に、第１の負荷電極３１０をゲート電極１５５から絶縁する。層間絶縁体２１０は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、ドーピングされたまたはドーピングされていないケイ酸塩ガラス、例えばＢＳＧ（ホウケイ酸ガラス）、ＰＳＧ（リンケイ酸ガラス）またはＢＰＳＧ（ホウリンケイ酸ガラス）から成る１つまたは複数の絶縁層を含み得る。
電流拡散ゾーン１２２に対して付加的にまたは択一的に、ドリフト構造１２０はアバランシェ調整ゾーン１２３を含み得る。これは、第３のｐｎ接合部ｐｎ３の少なくとも一部を形成する。アバランシェ調整ゾーン１２３は、トレンチ構造３５０の垂直方向突出部内に形成され、ダイオード領域１１６よりも長い、水平方向延在を有し得る。アバランシェ調整ゾーン１２３における平均ドーパント濃度は、ドリフトゾーン１２１におけるドーパント濃度よりも少なくとも２倍、例えば５倍、または少なくとも１０倍高い。アバランシェ調整ゾーン１２３が存在することによって、エピタキシャル層の厚さおよびドーパント濃度の変化の影響が低減される。
付加的に、アバランシェ調整ゾーン１２３は、局部的に、複数のトランジスタセルＴＣを含むトランジスタセル領域内のブレークダウン電圧を低くし、アバランシェブレークダウンがトランジスタセルゾーン内で開始することを保証する。アバランシェブレークダウンがトランジスタセル領域内で始まる場合、アバランシェ電流は、トランジスタセル領域全体にわたって拡散する。他方で、エッジまたは終端領域においてトリガされたアバランシェブレークダウンは典型的にトランジスタセル領域を包囲し、トランジスタセルを含まず、半導体ボディ１００のより小さい部分だけに影響を与え、結果として、高い、部分的な加熱を生じさせてしまう。アバランシェブレークダウンをトランジスタセル領域内に固定することによって、アバランシェ調整ゾーン１２３は、アバランシェ耐性を改善する。
図３Ａから３Ｂの半導体デバイス５００は、ｎチャネルＳｉＣ−ＦＥＴであり、図２Ａから２ＢのＳｉＣ−ＦＥＴとは、ボディゾーン１１５との接触に関して、および、ボディ・ダイオードのタイプに関して異なる。さらなる詳細に関しては、従前の図の説明を参照されたい。
半導体デバイス１００内に延在するメサコンタクト構造の代わりに、図３Ａおよび３ＢのＳｉＣ−ＦＥＴは、平面的なメサコンタクト構造３１７を含む。これは、第１の表面１０１からトランジスタメサ部１７０へと延在するインプラントされたボディコンタクトゾーン１１５ｘと同じである。ボディコンタクトゾーン１１５ｘの垂直方向の延在は、ソースゾーン１１０の垂直方向の延在を上回る。平面的なメサコンタクト構造３１７によって、２つのフォトリソグラフィパターニングプロセスが省かれ、プロセスの複雑さが低減される。例えば、メサコンタクト内のゲート電極１５５の材料のスペーサーの除去を省いてよい。
トレンチ構造３５０のコンタクト構造３１５は直接的に、ダイオード領域１１６とドリフトゾーン１２１両方に隣接していてよい。ここで、コンタクト構造３１５とダイオード領域１１６との間の界面はオーミックコンタクトであり、コンタクト構造３１５とドリフトゾーン１２１との間の界面はショットキーコンタクトを形成する。ダイオード領域１１６とドリフトゾーン１２１との間の第３のｐｎ接合部ｐｎ３は、ＰＮダイオードＤ１またはＰＩＮダイオードＤ１を形成する。コンタクト構造３１５とドリフトゾーン１２１との間のショットキーコンタクトは、このＰＮダイオードＤ１またはＰＩＮダイオードＤ１と平行するショットキーダイオードＳＤを形成する。結果として生じるＭＰＳ（merged pin Schottky）ダイオードは、ショットキーダイオードの低い順方向電圧低下を、ＰＮダイオードまたはＰＩＮダイオードの高い耐サージ性能と組み合わせる。
図４Ａから４Ｂの半導体デバイス５００は、図２Ａから２Ｂの半導体デバイス、および、図３Ａから３Ｂの半導体デバイスと、結晶格子の配向の点において異なるｎチャネルＳｉＣ−ＦＥＴである。図４Ａでは、基本＜０００１＞結晶方向は、図平面の垂線に対して僅かに傾斜していてよい。＜１１−２０＞結晶方向は、トレンチ構造３５０に対して平行に延在し、オフ角αだけ、図平面に対して僅かに傾斜していてよい。トランジスタメサ部１７０の垂直方向の側壁は、｛１−１００｝結晶面であり得る。
図４では、＜０００１＞結晶方向は、オフ角αだけ、図平面に対して傾斜しており、＜１１−２０＞結晶方向は、図平面上の垂線に対してオフ角αだけ傾斜している。
この結果、各トランジスタメサ部１７０の側壁のうちの片方は（１−１００）結晶面であり、他方は（−１１００）結晶面である。両方の側壁は同じ表面プロパティを有しているので、両方のトレンチ側壁は電荷キャリア移動性に関して等しい。両方の側壁に沿って、電流密度は同じであり、全体的な電流分布は一層均一である。トレンチ構造３５０の角は、ゲート誘電体１５１の信頼性を向上させるための丸められていてもよい。
図３Ａから３Ｂに示されているショットキーコンタクトの代わりに、トランジスタセルＴＣのボディ・ダイオードは、ショットキーダイオードの順方向電圧と比肩可能な順方向電圧を有するｎチャネルダイオードＣＤを含む。このチャネルダイオードＣＤは、ｎ＋型のダイオードコンタクトゾーン１２６を含む。これは直接的にコンタクト構造３１５およびｎ−型またはｎ型マイクロチャネル１２５と隣接する。これは、ｎ＋型のダイオードコンタクトゾーン１２６をドリフトゾーン１２１と接続する。ここでこのｎ型マイクロチャネル１２５は、ダイオード領域１１６によって包囲されている。これは、ＰＮダイオードＤ１またはＰＩＮダイオードＤ１を形成する。マイクロチャネル１２５の幅は、最大で１０００ｎｍであり、従って、ダイオード領域１１６との界面からマイクロチャネル１２５内へ延在する空乏領域は、完全に、マイクロチャネル１２５を空乏化する。これは、電圧が印加されていない場合、または、正のドレイン電圧が印加されており、これによって、十分な負のドレイン電圧が加えられている場合に、ｎマイクロチャネル１２５がＰＮダイオードＤ１またはＰＩＮダイオードＤ１を短絡する場合である。
図５Ａは、ストリップ形状のトレンチ構造３５０を有している実施形態に関する。これは、ストリップ形状のトランジスタメサ部１７０によって隔てられている。トレンチ構造３５０と交差している、例えばトレンチ構造３５０に対して直交に延在している終端トレンチ３６０が、トレンチ構造１５０を接続していてよい。終端トレンチ３６０におけるゲート電極１５５の部分は、ゲートパッドを形成してもよく、または、ゲートパッドと電気的に接続されていてよい。終端部分において、トレンチ構造１５０は、ゲート絶縁体１５９の幅の広い部分を含み得る。隣り合うダイオード領域１１６は、水平方向において相互に隔てられており、各ダイオード領域１１６は、１つのコンタクト構造３１５に割り当てられている。
図５Ｂは、格子を形成し、トレンチ構造３５０を包囲しているトランジスタメサ部１７０を有する実施形態に関している。ここでこれらのトレンチ構造３５０は、格子の網目の形態に形成されている。トレンチ構造３５０は、第１の水平方向延在部分ｗ１を有するドット形状であってよく、この第１の水平方向延在部分は、第１の水平方向寸法ｗ１に対して直交する第２の水平方向寸法ｗ２の最大で５倍、例えば最大で２倍の長さを有する。トレンチ構造３５０の水平方向横断面は、角が丸められた、または、丸められていない長方形、または、卵形または楕円形であってよい。
１つの実施形態では、第１および第２の水平方向寸法ｗ１、ｗ２は等しい、または、１０％を超えない程度に相違している。トレンチ構造３５０の水平方向横断面領域は、正多角形であり、例えば正方形、六角形または八角形であり、または、円形であってよい。ゲート電極１５５の材料は、トランジスタメサ部１７０を覆う層を形成し得る。ここで、この層は、コンタクト構造３１５およびメサコンタクト構造３１７のための、絶縁された開口部を含む。他の実施形態では、トランジスタセルＴＣ内のゲート電極１５５が、コンタクトビアを介して配線層に電気的に接続されていてもよい。
図５Ｃでは、トレンチ構造３５０は、格子の網目を形成するトランジスタメサ部１７０とともに格子を形成する。
トランジスタメサ部１７０の第１の水平方向寸法ｗ３は、第１の水平方向寸法ｗ３に対して直交する第２の水平方向寸法ｗ４の最大で５倍、例えば最大で２倍の長さを有し得る。トランジスタメサ部１７０の水平方向横断面領域は、角が丸められている、または、丸められていない長方形、または、楕円形または卵形である。１つの実施形態では、第１の水平方向寸法ｗ３と第２の水平方向寸法ｗ４とは、１０％を超えない程度に相違している、または、等しい。ここで、トランジスタメサ部１７０の水平方向横断面領域は正多角形であり、例えば正方形、六角形または八角形であり、または、円形である。隣り合っているトランジスタメサ部１７０の全ての対の間の直接的な接続線は、間にあるコンタクト構造３１５と交差する。
図６Ａから６Ｎは、トレンチゲート構造を通って延在し、かつ、ダイオード領域と直接的に隣接するコンタクト構造を有する半導体デバイスを製造する方法に関する。
図６Ａは、ベース基板１００ｚを示す。これは、単結晶半導体材料、例えばＳｉ、ＳｉＣ、Ｇｅ、ＳｉＧｅまたはＧａＮから成り得る、または、単結晶半導体材料、例えばＳｉ、ＳｉＣ、Ｇｅ、ＳｉＧｅまたはＧａＮを含み得る。ベース基板１００ｚは、本来のままであっても、高濃度にｎドープされたまたは高濃度にｐドープされた基板であってもよい。これは、例えば結晶インゴットをカッティングすること、または、ソーイングすることによって得られる。図示された実施形態では、ベース基板１００ｚは高濃度にｎドープされている。
ベース基板１００ｚの動作表面１０１ｚは平面であり、かつ、主結晶面に対して平行であってよい。１つの実施形態では、この動作表面１０１ｚは、第１の型の結晶面である、複数の、長い平坦な第１の表面部分と、複数の、短い急勾配の第２の表面部分とを有する互いにずらされた表面である。ここでこの第２の表面部分は、０度を上回る角度、例えば約９０度で、第１の表面部分に対して傾斜されており、第１の表面部分を接続している。４Ｈ−ＳｉＣのベース基板１００ｚに関する１つの実施形態では、第１の表面部分は、（０００１）結晶面であって良い。
互いにずらされた動作表面１０１ｚは、結晶インゴットを、六方晶格子に基づいて、カッティングまたはソーイングすることによって得られる。ここでオフ角αは、主結晶方向、例えば＜１−１００＞結晶方向に関して、０を上回る。切断面と＜１−１００＞結晶方向との間のオフ角αは、２〜１２°の間の範囲にある任意の角度であって良く、例えば、３〜８°の範囲にある。１つの実施形態では、このオフ角αは約４°である。切断面は、主表面と一致し得る、または、主表面に対して平行であり得る。ここでこの主表面は、最小二乗平均面であって良い。この最小二乗平均面は、全ての第１の表面が同じ領域を有している場合、第１の表面部分および第２の表面部分と、段差の半分の高さで交差する。
エピタキシャル層１００ｙが、ベース基板１００ｚの動作表面１０１ｚ上にエピタキシャルに成長される。ここで、このエピタキシャル層１００ｙの結晶格子は、レジストリーにおいて、ベース基板１００ｚの結晶格子に関連して成長する。六方晶格子を有する半導体材料、例えば、４Ｈ−ＳｉＣの場合には、互いにずらされた動作表面１０１ｚによって、ステップコントロールされたエピタキシーが得られる。このエピタキシーの間に、ケイ素と炭素原子とが、互いにずらされた動作表面１０１ｚに衝突し、段差に沿って、規則正しい結晶成長を開始する。
図６Ｂは、エピタキシャル層１００ｙとベース基板１００ｚとを含んでいる半導体部分１００ａを示している。エピタキシャル層１００ｙはその場でドープされてよく、ベース基板１００ｚと同じ導電型を有していてよい。エピタキシャル層１００ｙにおける平均ドーパント濃度は、半導体基板１００ａが４Ｈ−ＳｉＣ基板である場合には、１Ｅ１４ｃｍ−３〜３Ｅ１６ｃｍ−３の範囲にあってよい。半導体部分１００ａの頂上面１０１ａは、エピタキシャル層１００ｙによって形成され、平面状であっても、また、半導体部分１００ａが４Ｈ−ＳｉＣ基板である場合には互いにずらされていてもよい。頂上面１０1ａに対向する、ベース基板１００ｚの露出された表面は、底面１０２ａを形成する。
第１のマスク構造が、頂上面１０１ａ上に堆積され、フォトリソグラフィによってパターニングされて、第１のマスク４１０を形成する。エピタキシャル層１００ｙの導電型と反対の導電型のドーパントがインプラントされ、ここで、第１のマスク４１０は、インプラントマスクとして作用する。インプラントによって、頂上面１０１ａに対して距離ｄ１を空けて、ダイオード領域のコンタクト部分１１６ａが形成される。
図６Ｃは、半導体部分１００ａと第１のマスク４１０とを含んでいる半導体基板５００ａを示している。ここでこの第１のマスク４１０は、１つの単独層を含んでいても、積層体を含んでいてもよい。図示の実施形態では、第１のマスク４１０は、頂上面１０１ａ上に析出された第１のマスク材料から成る第１の副層４１１と、第１の副層４１１上に析出された第２のマスク材料から成る第２の副層４１２とを含んでいる。第１のマスク材料と第２のマスク材料とは、それらのエッチングプロパティにおいて異なっている。従って、第１のマスク材料は、第２のマスク材料と比べて、より速い速度で、等方性にエッチングされ得る。１つの実施形態では、第１の副層４１１はシリコン酸化物の層であってよく、第２の副層４１２は多結晶シリコン、例えば、炭素またはシリコン窒化物の層であってよい。
第１のマスク４１０内の開口部４１５は、規則的なピッチで配置されたストリップであってよい、または、同じ規模の２つの直交する水平方向寸法を有するドット状であってよい、または、格子を形成してよい。コンタクト部分１１６ａは、開口部４１５の垂直方向突出部において、頂上面１０１ａに対して距離ｄ１を空けて形成される。
第１の副層４１１には、等方性に窪みが形成され得る。ここでこの窪みは、第２の副層４１２に関して選択的である。別の実施形態では、第２の副層４１２が省かれ、第１のマスク４１０は第１の副層４１１から成る。ここでこの第１の副層は、窪みを設ける間、覆われずに、等方性に窪みが設けられる。
図６Ｄは、窪みが設けられた第１の副層４１１ｘと、窪みが設けられていない第２の副層４１２とを示している。ここのこの第２の副層４１２は、窪みが設けられた第１の副層４１１ｘを覆う。
第２の副層４１２が除去され、窪みが設けられた第１の副層４１１が、第２のマスク４２０を形成してよい。第２のマスク４２０を用いることで、更なるドーパントがインプラントされ、第２のマスク４２０における開口部４２５の垂直方向突出部において、ダイオード領域の拡張部分１１６ｂが形成される。
図６Ｅは、高濃度にドープされたコンタクト部分１１６ａと、より低い濃度でドープされた拡張部分１１６ｂとをそれぞれを含んでいるダイオード領域１１６を示している。拡張部分１１６ｂは、コンタクト部分１１６ａから水平方向に延在し、さらに、底面１０２ａの方向へと延在している。
第３のマスク４３０が形成されており、例えば、シリコン酸化物層を形成する。これは、第２のマスク４２０を除去すること、第３のマスク層を堆積すること、およびフォトリソグラフィによってこの第３のマスク層をパターニングすること、または、さらに、第２のマスク４２０に等方性に窪みを設けることによって行われる。第３のマスク４３０内の開口部４３５は、ダイオード領域１１６の垂直方向突出部内に形成される。エッチングマスクとして第３のマスク４３０を用いて、トレンチ３５０ａは、頂上面１０１ａから、少なくともダイオードゾーン１１６までエッチングされる。トレンチ３５０ａの水平方向の幅が、ダイオード領域１１６の、対応する水平方向の幅を上回っていてよい。トレンチエッチングの前または後に、第３のマスク４３０をインプラントマスクとして使用することによって、エピタキシャル層１００ｙの導電型のドーパントが、ダイオード領域１１６と底面１０２ａとの間のトレンチ３５０ａの垂直方向突出部において、アバランシェ調整ゾーン１２３を形成するためにインプラントされ得る。
図６Ｆは、ダイオード領域１１６に直接的に隣接し、トレンチ３５０ａの垂直方向突出部内に形成されているアバランシェ調整ゾーン１２３を示している。ここでこのトレンチ３５０ａは、頂上面１０１ａからダイオード領域１１６まで延在する。トレンチ３５０ａが垂直方向に延在する長さは、第１の距離ｄ１と等しい、または、第１の距離ｄ１を上回る。
図６Ｅの第２のマスク４２０を除去し、第３のマスク４３０を形成する前、または、図６Ｃの第１のマスク４１０を形成する前、または、トランジスタセル領域内でマスクされていない第３のマスク４３０を除去した後、数回のインプラントを実行してよい。トランジスタセル領域に関してマスクされてないインプラントは、直接的に、頂上面１０１ａと接するｎ＋ドープされたソース領域１１０と、第２のソースゾーン１１０との第２のｐｎ接合部ｐｎ２と、ｎドープされたドリフト構造１２０との第１のｐｎ接合部ｐｎ１とを形成するｐドープされたボディゾーン１１５と隣接する。これは、少なくとも、図６Ｂのベース基板１００ｚから形成されたコンタクト層１２９と、図６Ｂのエピタキシャル層１００ｙの元来のその場でのドーピングを有するエピタキシャル層１００ｙの部分から形成されたドリフトゾーン１２１とを含む。１つの実施形態では、さらなるインプラントは、電流拡散ゾーン１２２を形成し得る。これは、ドリフト構造１２０内にあり、ボディゾーン１１５とドリフトゾーン１２１との間に挟まれている。ここで、電流拡散ゾーン１２２における平均ドーパント濃度は、ドリフトゾーン１２１内の平均ドーパント濃度よりも、少なくとも２倍高い。
図６Ｆは、トランジスタメサ部１７０内に完全に形成されているソースゾーン１１０とボディゾーン１１５とを示している。ここでこれらは、隣り合うトレンチ３５０ａの間の半導体部分１００ａの一部である。
第３のマスク４３０が除去され、第４のマスク４４０が形成され得る。これは例えば第４のマスク層を析出し、この第４のマスク層をフォトリソグラフィによってパターニングすることによって形成される。ここで、第４のマスク４４０内の開口部４４５は、隣り合う２つのトレンチ３５０ａからそれぞれ間隔を空けて配置されたトランジスタメサ部１７０の一部を露出させる。他の実施形態では、第４のマスク４４０が、自己アライメント様式で形成されてもよい。これは例えば、図６Ｆの第３のマスク４３０を除去する前に、第３のマスク４３０内の開口部４３５とトレンチ３５０ａを任意の材料で充填すること、および、第３のマスク４３０を、この任意の材料に対して選択的に除去すること、および、露出された、この任意の材料の垂直方向側壁部分に沿ってスペーサーを形成することによって行われる。
第４のマスク４４０をエッチングマスクとして用いることによって、コンタクト溝３７０ａが、トランジスタメサ部１７０内にエッチングされ得る。第４のマスクをインプラントマスクとして用いることによって、ボディゾーン１１５の導電型のドーパントが、コンタクト溝３７０ａの底面を通じてインプラントされ、ボディゾーン１１５の高濃度にドーピングされたコンタクト部分１１５ａまたは頂上面１０１ａからボディゾーン１１５へと延在するインプラントされたボディコンタクトゾーンが形成される。第４のマスク４４０の材料は、例えば、シリコン酸化物であってよい。
図６Ｇは、第１の表面１０１ａから、少なくともボディゾーン１１５まで延在するコンタクト溝３７０ａと、コンタクト溝３７０ａの底面に沿った、高濃度にドープされたコンタクト部分１１５ａとを示している。
第４のマスク４４０が除去され、高温アニールが、インプラントされたドーパントを活性化してもよい。ゲート誘電体層１５１ａが、露出された半導体材料を熱処理することによって、誘電材料の１つまたは複数の層を堆積することによって、または、熱成長と析出を組み合わせることによって形成され得る。ゲートコンダクタ材料が、ゲート誘電層１５１ａ上に堆積される。ここでこのゲートコンダクタ材料は、相似するゲートコンダクタ層１５５ａとして堆積される。
図６Ｈは、コンタクト溝３７０ａおよびトレンチ３５０ａに内張りされているゲート誘電層１５１ａを示している。ゲート誘電層１５１ａの材料は、半導体誘電物を含み得る。これは例えばシリコン酸化物またはシリコン窒化物またはそれらの組み合わせである。相似するゲートコンダクタ層１５５ａは、このゲート誘電層１５１ａを、統一された厚さで被覆する。ゲートコンダクタ層１１５ａは、高濃度ドープされた多結晶シリコン層および／または金属含有層から成る、または、これを含んでいてよい。
図６Ｈに示されているように、相似するゲートコンダクタ層１５５ａを異方性にエッチングすることによって、ゲートコンダクタ層１５５ａから、ゲート電極１５５が、スペーサー構造として形成される。このスペーサー構造は、トレンチ３５０ａの垂直方向側壁に沿って延在する。
第５のマスク４５０は、マスク材料を堆積することによって、および、コンタクト溝３７０ａ内に図６Ｍのゲートコンダクタ層のスペーサー状の残部１５５ｑを露出させる開口部を形成するために、堆積されたマスク材料をフォトリソグラフィによってパターニングすることによって形成され得る。ここでこのマスク材料は、ゲートコンダクタ層１５５ａおよびゲート誘電層１５１ａの材料に対して選択的にエッチング可能であり、例えばフォトレジストまたは炭素層である。
図６Ｉは、ゲート誘電層の残部１５５ｑを示している。残部１５５ｑは、スペーサーとして、コンタクト溝３７０ａの垂直方向側壁に沿って延在している。第５のマスク層４５０内の開口部４５５は、コンタクト溝３７０ａを露出させる。さらに、図６Ｈのゲートコンダクタ層１５５ａの残部は、トレンチ１５０ａの垂直方向側壁に沿って形成され、第５のマスク４５０によって覆われているスペーサー部分とともに、ゲート電極１５５を形成する。
第５のマスク４５０をエッチングマスクとして用いることによって、コンタクト溝３７０ａ内のゲートコンダクタ層の残部１５５ｑが除去される。これは例えば、ゲート誘電層１５１ａの材料に関して選択的であるウェットエッチング手段によって行われる。第５のマスク４５０が除去され、層間誘電層２１０ａが析出され得る。１つの実施形態では、層間誘電層２１０ａは、コンタクト溝３７０ａとトレンチ３５０ａとを完全に埋める。
図６Ｊは、層間誘電層２１０ａを示している。これはコンタクト溝３７０ａとトレンチ３５０ａとを満たす。層間誘電層２１０ａは、ケイ酸塩ガラス、例えば、リンケイ酸ガラス（ＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）または、ホウリンケイ酸ガラス（ＢＰＳＧ）から成り得る、または、これらを含み得る。１つの実施形態では、層間誘電層２１０ａは、析出された酸化物層を含み得る。これは例えば、先駆物材料であるオルトケイ酸テトラエチル（ＴＥＯＳ）をベースにしたシリコン酸化物層である。
第６のマスク４６０は、第６のマスク層を堆積し、この第６のマスク層をフォトリソグラフィによってパターニングして、トレンチ３５０ａの中央部分の垂直方向突出部内に開口部４６５を形成することによって形成され得る。第６のマスク４６０をエッチングマスクとして使用することによって、コンタクト開口部３５５ａが、層間誘電層２１０ａおよびゲート誘電層１５１ａ内へエッチングされる。ここで、コンタクト開口部３５５ａは、層間誘電層２１０ａとゲート誘電層１５１ａとを通って、トレンチ３５０ａの底面まで延在する。
図６Ｋは、例えば、フォトレジストから形成され得る第６のマスク４６０を示す。コンタクト開口部３５５ａは、ゲート電極１５５のスペーサー部分から間隔が空けられている。コンタクト開口部３５５ａとゲート電極１５５のスペーサー部分との間の層間誘電層２１０ａの部分は、ゲート絶縁体１５９を形成する。
第６のマスク４６０が除去され、第７のマスク４７０が、コンタクト開口部３５５ａを満たすマスク材料を堆積することによって形成される。第７のマスク４７０内の開口部４７５は、コンタクト溝３７０ａの垂直方向突出部内に形成される。第７のマスク４７０をエッチングマスクとしてとして用いることによって、コンタクト溝３７０ａの垂直方向突出部内のおよびコンタクト溝３７０ａの垂直方向突出部における層間誘電層２１０ａとゲート誘電層１５１ａの部分が除去される。この除去は、第７のマスク４７０をある程度アンダーカットする異方性成分を含み得る。例えば、層間誘電層２１０ａのパターニングは、ドライエッチングと、ドライエッチングの後に続く、ウェットエッチングとを含み得る。
図６Ｌは、ゲート絶縁体１５９と、層間誘電体２１０とを示す。これは、図６Ｊの層間誘電層２１０ａから、第６のマスク４６０および第７のマスク４７０をエッチングマスクとして使用することによって出現する。図６Ｊのゲート誘電層１５１ａの残りの部分は、ゲート誘電体１５１を形成する。これは、ゲート電極１５５と、半導体部分１００ａとを隔てる。
第７のマスク４７０は除去され、コンタクト層がトレンチ３５０ａの底部およびコンタクト溝３７０ａ内に形成され得る。例えば、ケイ化物を形成する金属を含有する金属層が堆積される。加熱処理によって半導体基板５００ａが加熱され、これによって、堆積された金属が、半導体部分１００ａの材料と反応する。しかし、これは、層間誘電体２１０とは反応しない。例えばコンタクト金属は、半導体部分１００ａとの界面に沿って第１のケイ化物を形成する。金属層の未反応残部が除去される。これは例えば、ウエットクリーニングステップによって行われ、ここでは、層間誘電体２１０上に析出された金属層の部分が除去され得る。その後、さらなる加熱処理によって、この第１のケイ化物から、低オームかつ安定した第２のケイ化物が形成され得る。
図６Ｍは完全にシリサイド化されたコンタクト層３０１を示している。このコンタクト層は、コンタクト溝３７０ａの側壁および底面に内張りされている。図６Ｍはさらに、トレンチ３５０ａの底面での、ダイオード領域１１６の露出された部分を示している。コンタクト層３０１は、コンタクト溝３７０ａに直接的に隣接している、頂上面１０１ａ上の部分を含み得る。
第１の負荷電極３１０が表側に形成され、第２の負荷電極３２０が裏側に形成され得る。
図６Ｎは、第１の負荷電極３１０を示している。第１の負荷電極は、１つの層であっても、異なる材料から成る２つ以上の副層を含んでいる積層体であってもよい。コンタクト溝３７０ａに形成されたメサコンタクト構造３１７は、第１の負荷電極３１０をソースゾーン１１０およびボディゾーン１１５と電気的に接続する。コンタクト構造３１５は、第１の負荷電極３１０を、埋められたダイオード領域１１６と電気的に接続する。第１の負荷電極３１０に対して付加的に、ゲートパッドが、第１の負荷電極３１０と同じ材料から形成されてもよい。
裏側で、第２の負荷電極３２０は、直接的に底面１０２ａと隣接し、コンタクト層１２９とオーミックコンタクトを形成する。例えば、ソーイングまたはカッティングによって、半導体基板５００ａから、同一の半導体デバイスのために複数の半導体ダイが得られる。
本明細書において特定の実施形態を示し、説明したが、当業者には、本発明の範囲を逸脱しない限り、種々の択一的なおよび／または等価の実施形態が、示され、説明されたこれらの特定の実施形態の代わりになり得ることが自明である。本明細書は、本願で扱われた特定の実施形態のあらゆる改造またはバリエーションをカバーするものであると解釈される。従って、本発明は、特許請求の範囲および特許請求の範囲に同等のものによってのみ制限されるものと解釈される。

Claims (22)

  1. 複数のトレンチ構造（３５０）と複数のトランジスタメサ部（１７０）と複数のダイオード領域（１１６）とを有する半導体デバイスであって、
    前記トレンチ構造（３５０）はそれぞれ、第１の表面（１０１）から半導体ボディ（１００）内へ延在し、かつ、ゲート構造（１５０）と、前記ゲート構造（１５０）を通って延在するコンタクト構造（３１５）と、を含んでおり、
    前記トランジスタメサ部（１７０）は、前記複数のトレンチ構造（３５０）の間に設けられており、各トランジスタメサ部（１７０）は、ボディゾーン（１１５）を含んでおり、前記ボディゾーン（１１５）は、ドリフト構造（１２０）とともに第１のｐｎ接合部（ｐｎ１）を形成し、かつ、ソースゾーン（１１０）とともに第２のｐｎ接合部（ｐｎ２）を形成し、
    前記ダイオード領域（１１６）はそれぞれ、直接的に、前記複数のコンタクト構造（３１５）のうちの１つと隣接し、かつ、前記ドリフト構造（１２０）とともに第３のｐｎ接合部（ｐｎ３）を形成し、前記ドリフト構造（１２０）は、ドリフトゾーン（１２１）と電流拡散ゾーン（１２２）とを含んでおり、前記電流拡散ゾーン（１２２）は、前記第２のｐｎ接合部（ｐｎ２）を形成し、前記電流拡散ゾーン（１２２）における平均ドーパント濃度は、前記ドリフトゾーン（１２１）における平均ドーパント濃度の少なくとも２倍である、
    ことを特徴とする半導体デバイス。
  2. 前記トレンチ構造（３５０）は、ストリップ状である、
    請求項１記載の半導体デバイス。
  3. 平均表面（１０１ｘ）に対して平行な前記トレンチ構造（３５０）の第１の水平方向寸法は最大で、第２の水平方向寸法の５倍であり、前記第２の水平方向寸法は、前記平均表面（１０１ｘ）に対して平行であり、かつ、第１の水平方向に直交している、
    請求項１記載の半導体デバイス。
  4. 前記第１の水平方向寸法と前記第２の水平方向寸法との差は、１０％以下である、
    請求項３記載の半導体デバイス。
  5. 前記コンタクト構造（３１５）は、前記コンタクト構造（３１５）の第１の側にある、前記ゲート構造（１５０）の第１のゲート部分（１５０ｘ）と、前記コンタクト構造（３１５）の、前記第１の側とは反対側の第２の側にある、前記ゲート構造（１５０）の第２のゲート部分（１５０ｙ）と、の間に挟まれている、
    請求項１から４のいずれか記載の半導体デバイス。
  6. 前記ゲート構造（１５０）は、前記コンタクト構造（３１５）を包囲している、
    請求項１から５のいずれか記載の半導体デバイス。
  7. 前記ダイオード領域（１１６）の幅は、前記トレンチ構造（３５０）の、対応する幅よりも狭い、
    請求項１から６のいずれか記載の半導体デバイス。
  8. 前記ドリフト構造（１２０）は、ドリフトゾーン（１２１）とアバランシェ調整ゾーン（１２３）とを含んでおり、
    前記アバランシェ調整ゾーン（１２３）は、前記第３のｐｎ接合部（ｐｎ３）を形成し、前記アバランシェ調整ゾーン（１２３）の平均ドーパント濃度は、前記ドリフトゾーン（１２１）の平均ドーパント濃度の少なくとも２倍である、
    請求項１から７のいずれか記載の半導体デバイス。
  9. メサコンタクト構造（３１７）は、前記第１の表面（１０１）から前記トランジスタメサ部（１７０）内へ延在し、かつ、前記ソースゾーン（１１０）および前記ボディゾーン（１１５）と直接的に隣接している、
    請求項１から８のいずれか記載の半導体デバイス。
  10. さらに、ボディコンタクトゾーン（１１５ｘ）を有しており、前記ボディコンタクトゾーン（１１５ｘ）は、前記第１の表面（１０１）から前記トランジスタメサ部（１７０）内へ延在し、かつ、前記ボディゾーン（１１５）と単極性のホモ接合部を形成する、
    請求項１から８のいずれか記載の半導体デバイス。
  11. さらに、前記コンタクト構造（３１５）と前記ドリフト構造（１２０）との間に形成されたショットキーダイオード（ＳＤ）を有している、
    請求項１から１０のいずれか記載の半導体デバイス。
  12. さらに、チャネルダイオード（ＣＤ）を有しており、前記チャネルダイオード（ＣＤ）は、前記コンタクト構造（３１５）によって形成された第１の電極と、前記ドリフト構造（１２０）によって形成された第２の電極と、を有しており、
    前記チャネルダイオード（ＣＤ）は、チャネル領域（１２５）を含んでおり、
    前記チャネル領域（１２５）は、前記コンタクト構造（３１５）、前記ドリフト構造（１２０）、および、前記ダイオード領域（１１６）に直接的に隣接しており、かつ、前記ドリフト構造（１２０）と前記ダイオード領域（１１６）との間に電位が印加されていない場合に、完全に空乏化されるように構成されている、
    請求項１から１０のいずれか記載の半導体デバイス。
  13. 前記半導体ボディ（１００）の材料は、炭化ケイ素である、
    請求項１から１２のいずれか記載の半導体デバイス。
  14. 前記半導体ボディ（１００）の材料は、六方晶格子を有している、
    請求項１から１３のいずれか記載の半導体デバイス。
  15. 前記トランジスタメサ部の側壁は、前記六方晶格子の主結晶面である、
    請求項１４記載の半導体デバイス。
  16. 前記トランジスタメサ部の側壁は、｛１１−２０｝または｛１−１００｝結晶面である、
    請求項１４記載の半導体デバイス。
  17. 前記ゲート構造（１５０）は、ゲート電極（１５５）と、前記ゲート電極（１５５）および少なくとも前記ボディゾーン（１１５）によって挟まれているゲート誘電体（１５１）と、前記ゲート電極（１５５）および前記コンタクト構造（３１５）によって挟まれているゲート絶縁体（１５９）と、を含んでいる、
    請求項１から１６のいずれか記載の半導体デバイス。
  18. 前記ドリフト構造（１２０）の部分は、前記第１の表面（１０１）に対して平行している面において、隣り合っているダイオード領域（１１６）を隔てている、
    請求項１から１７のいずれか記載の半導体デバイス。
  19. １つまたは複数のトレンチ構造（３５０）と、複数のトランジスタメサ部（１７０）と、１つまたは複数のダイオード領域（１１６）と、を有する半導体デバイスであって、
    前記トレンチ構造（３５０）はそれぞれ、第１の表面（１０１）から半導体ボディ（１００）内へ延在し、かつ、ゲート構造（１５０）と、前記ゲート構造（１５０）を通って延在するコンタクト構造（３１５）と、を含んでおり、
    前記トランジスタメサ部（１７０）は、前記複数のトレンチ構造（３５０）の間に設けられており、各トランジスタメサ部（１７０）は、ボディゾーン（１１５）を含んでおり、前記ボディゾーン（１１５）は、ドリフト構造（１２０）とともに第１のｐｎ接合部（ｐｎ１）を形成し、かつ、ソースゾーン（１１０）とともに第２のｐｎ接合部（ｐｎ２）を形成し、
    １つまたは複数のダイオード領域（１１６）はそれぞれ、前記ドリフト構造（１２０）とともに第３のｐｎ接合部（ｐｎ３）を形成し、かつ、前記複数のコンタクト構造（３１５）のうちの１つと直接的に隣接し、
    隣り合っているトランジスタメサ部（１７０）間の全ての直接的な接続線は、前記コンタクト構造（３１５）の１つと交差し、
    前記ドリフト構造（１２０）は、ドリフトゾーン（１２１）と電流拡散ゾーン（１２２）とを含んでおり、
    前記電流拡散ゾーン（１２２）は、前記第２のｐｎ接合部（ｐｎ２）を形成し、前記電流拡散ゾーン（１２２）における平均ドーパント濃度は、前記ドリフトゾーン（１２１）における平均ドーパント濃度の少なくとも２倍である、
    ことを特徴とする半導体デバイス。
  20. 複数のトレンチ構造（３５０）と複数のトランジスタメサ部（１７０）と複数のダイオード領域（１１６）とを有する半導体デバイスであって、
    前記トレンチ構造（３５０）はそれぞれ、第１の表面（１０１）から半導体ボディ（１００）内へ延在し、かつ、ゲート構造（１５０）と、前記ゲート構造（１５０）を通って延在するコンタクト構造（３１５）と、を含んでおり、
    前記トランジスタメサ部（１７０）は、前記複数のトレンチ構造（３５０）の間に設けられており、各トランジスタメサ部（１７０）は、ボディゾーン（１１５）を含んでおり、前記ボディゾーン（１１５）は、ドリフト構造（１２０）とともに第１のｐｎ接合部（ｐｎ１）を形成し、かつ、ソースゾーン（１１０）とともに第２のｐｎ接合部（ｐｎ２）を形成し、
    前記ダイオード領域（１１６）はそれぞれ、直接的に、前記複数のコンタクト構造（３１５）のうちの１つと隣接し、かつ、前記ドリフト構造（１２０）とともに第３のｐｎ接合部（ｐｎ３）を形成し、
    前記トランジスタメサ部（１７０）の側壁は、｛１１−２０｝または｛１−１００｝結晶面である、
    ことを特徴とする半導体デバイス。
  21. 半導体デバイスの製造方法であって、
    前記製造方法は、
    複数のトレンチ（３５０ａ）を形成することと、複数のゲート部分（１５０ｘ、１５０ｙ）を形成することと、複数のコンタクト構造（３１５）を形成することと、を含んでおり、
    前記トレンチ（３５０ａ）は、表側から半導体基板（５００ａ）内へ延在し、各トレンチ（３５０ａ）は、前記半導体基板（５００ａ）内に形成されたダイオード領域（１１６）まで延在し、前記複数のトレンチ（３５０ａ）の間に設けられているトランジスタメサ部（１７０）において、ボディゾーン（１１５）は、ドリフト構造（１２０）とともに第１のｐｎ接合部（ｐｎ１）を形成し、ソースゾーン（１１０）とともに第２のｐｎ接合部（ｐｎ２）を形成し、前記トランジスタメサ部（１７０）の側壁は｛１１−２０｝または｛１−１００｝結晶面であり、
    前記ゲート部分（１５０ｘ、１５０ｙ）はそれぞれ、前記トレンチ（３５０ａ）の、向かい合っている側壁に沿って延在しており、
    前記コンタクト構造（３１５）を前記複数のゲート部分（１５０ｘ、１５０ｙ）の間のトレンチ（３５０ａ）内に形成し、前記コンタクト構造（３１５）は、直接的に前記ダイオード領域（１１６）と隣接している、
    ことを特徴とする半導体デバイスの製造方法。
  22. 前記ゲート部分（１５０ｘ、１５０ｙ）を形成することは、前記トレンチ（３５０ａ）に内張りされる相似するゲートコンダクタ層（１５５ａ）を堆積することと、前記トレンチ（３５０ａ）の側壁に沿って、スペーサー状のゲート電極部分を形成するために、相似する前記ゲートコンダクタ層（１５５ａ）の水平方向部分を異方性エッチングによって除去することを含んでいる、
    請求項２１記載の方法。
JP2016041283A 2015-03-03 2016-03-03 ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス Pending JP2016163049A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015103072.1A DE102015103072B4 (de) 2015-03-03 2015-03-03 Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102015103072.1 2015-03-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018158326A Division JP6861674B2 (ja) 2015-03-03 2018-08-27 ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス

Publications (1)

Publication Number Publication Date
JP2016163049A true JP2016163049A (ja) 2016-09-05

Family

ID=56738419

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016041283A Pending JP2016163049A (ja) 2015-03-03 2016-03-03 ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス
JP2018158326A Active JP6861674B2 (ja) 2015-03-03 2018-08-27 ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018158326A Active JP6861674B2 (ja) 2015-03-03 2018-08-27 ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス

Country Status (3)

Country Link
US (2) US10074741B2 (ja)
JP (2) JP2016163049A (ja)
DE (1) DE102015103072B4 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117081A (ja) * 2017-01-20 2018-07-26 豊田合成株式会社 半導体装置の製造方法
JP2020036048A (ja) * 2019-12-06 2020-03-05 ローム株式会社 ＳｉＣ半導体装置
JP2020047791A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置
CN112242392A (zh) * 2019-07-19 2021-01-19 力晶积成电子制造股份有限公司 通道全环绕半导体装置及其制造方法
CN114937692A (zh) * 2022-07-25 2022-08-23 深圳市威兆半导体股份有限公司 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法
WO2023188577A1 (ja) * 2022-03-30 2023-10-05 株式会社日立パワーデバイス 半導体装置および電力変換装置
TWI847529B (zh) 2022-03-30 2024-07-01 日商日立功率半導體股份有限公司 半導體裝置及電力轉換裝置

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US9397049B1 (en) * 2015-08-10 2016-07-19 International Business Machines Corporation Gate tie-down enablement with inner spacer
JP6526591B2 (ja) * 2016-03-16 2019-06-05 株式会社東芝 半導体装置
JP6561331B2 (ja) * 2016-03-30 2019-08-21 パナソニックＩｐマネジメント株式会社 半導体装置
JP6802454B2 (ja) * 2016-08-05 2020-12-16 富士電機株式会社 半導体装置およびその製造方法
JP6884803B2 (ja) * 2017-01-17 2021-06-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6911486B2 (ja) * 2017-04-20 2021-07-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
US20190165129A1 (en) * 2017-11-28 2019-05-30 Texas Instruments Incorporated Fabricating transistors with a dielectric formed on a sidewall of a gate material and a gate oxide before forming silicide
DE102017128633B4 (de) * 2017-12-01 2024-09-19 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
US11094806B2 (en) * 2017-12-29 2021-08-17 Texas Instruments Incorporated Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region
DE102018103849B4 (de) * 2018-02-21 2022-09-01 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
JP7057044B2 (ja) * 2018-02-22 2022-04-19 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
JP2019165182A (ja) 2018-03-20 2019-09-26 株式会社東芝 半導体装置
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
CN108962977B (zh) * 2018-07-12 2021-08-20 中国科学院半导体研究所 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
US11404567B2 (en) * 2018-07-23 2022-08-02 Stmicroelectronics S.R.L. Trench-gate field effect transistor with improved electrical performances and corresponding manufacturing process
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
DE112019003465T5 (de) * 2018-08-07 2021-03-25 Rohm Co., Ltd. SiC-HALBLEITERVORRICHTUNG
CN109244119A (zh) * 2018-09-23 2019-01-18 黄兴 一种具有倒流纵向沟道的mos器件
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
JP7101101B2 (ja) * 2018-11-15 2022-07-14 ルネサスエレクトロニクス株式会社 半導体装置
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10903322B2 (en) * 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10985248B2 (en) * 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes
CN109742135B (zh) * 2018-12-03 2022-05-20 北京大学深圳研究生院 一种碳化硅mosfet器件及其制备方法
JP2020136473A (ja) * 2019-02-19 2020-08-31 株式会社東芝 半導体装置の製造方法
JP7095802B2 (ja) * 2019-04-16 2022-07-05 富士電機株式会社 半導体装置および製造方法
IT201900006709A1 (it) 2019-05-10 2020-11-10 St Microelectronics Srl Dispositivo mosfet di potenza a super giunzione con affidabilita' migliorata, e metodo di fabbricazione
US11004945B2 (en) * 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
CN112151447B (zh) * 2019-06-27 2024-05-28 福建省晋华集成电路有限公司 半导体元件及其制造方法
JP7331783B2 (ja) * 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
CN111627983A (zh) * 2020-05-29 2020-09-04 东莞南方半导体科技有限公司 一种沟槽型SiC器件
TWI757758B (zh) * 2020-06-02 2022-03-11 台灣半導體股份有限公司 多溝槽式蕭特基二極體
US11545585B2 (en) 2020-08-21 2023-01-03 Monolithic Power Systems, Inc. Single sided channel mesa power junction field effect transistor
CN112086506B (zh) * 2020-10-20 2022-02-18 苏州东微半导体股份有限公司 半导体超结器件的制造方法
CN114512531A (zh) * 2020-11-16 2022-05-17 苏州东微半导体股份有限公司 碳化硅器件
CN114512403B (zh) * 2020-11-16 2023-06-23 苏州东微半导体股份有限公司 半导体器件的制造方法
TWI773029B (zh) * 2020-12-17 2022-08-01 國立清華大學 具有溝槽式接面蕭基位障二極體的半導體結構
JP2022136715A (ja) * 2021-03-08 2022-09-21 富士電機株式会社 絶縁ゲート型半導体装置
CN113990923B (zh) * 2021-10-20 2023-04-04 电子科技大学 一种集成沟道二极管的碳化硅双槽mosfet
DE102021214430A1 (de) 2021-12-15 2023-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Power-FinFETs mittels Lithographiemasken und Power-FinFET
DE102021214431A1 (de) 2021-12-15 2023-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Power-FinFETs mittels selbsjustierter Maske und Power-FinFET
DE102021214432A1 (de) * 2021-12-15 2023-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Power-FinFETs und Power-FinFET
CN116741825A (zh) * 2022-03-02 2023-09-12 华为数字能源技术有限公司 一种SiC MOSFET、其制备方法及集成电路
US20230335595A1 (en) * 2022-04-13 2023-10-19 Leap Semiconductor Corp. Silicon carbide semiconductor power transistor and method of manufacturing the same
CN114628497B (zh) * 2022-05-16 2022-08-05 成都蓉矽半导体有限公司 一种集成栅控二极管的碳化硅mosfet元胞版图结构
DE102022207273A1 (de) 2022-07-18 2024-01-18 Robert Bosch Gesellschaft mit beschränkter Haftung Power-FinFET mit zweigeteilter Steuerelektrode und Verfahren zum Herstellen eines Power-FinFETs mit zweigeteilter Steuerelektrode
DE102022210832A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
DE102022210838A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
DE102022211694A1 (de) 2022-11-07 2024-05-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
DE102022211692A1 (de) 2022-11-07 2024-05-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
DE102022211699A1 (de) 2022-11-07 2024-05-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
CN115775830B (zh) * 2022-11-29 2023-07-21 上海功成半导体科技有限公司 屏蔽栅功率器件及其制备方法
CN116632052B (zh) * 2023-06-01 2024-02-09 上海林众电子科技有限公司 一种沟槽栅igbt器件及其制备方法
CN117712156B (zh) * 2023-12-21 2024-07-02 江苏易矽科技有限公司 一种电容可调的sgt igbt结构及制备方法
CN118231261A (zh) * 2024-05-20 2024-06-21 扬州扬杰电子科技股份有限公司 一种集成sbd的沟槽栅碳化硅mosfet及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057002A (ja) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JPH0629558A (ja) * 1992-07-08 1994-02-04 Naoshige Tamamushi プレーナ構造を有する静電誘導ダイオード
JP2001267570A (ja) * 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
JP2005057049A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2011253837A (ja) * 2010-05-31 2011-12-15 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
WO2014178262A1 (ja) * 2013-04-30 2014-11-06 日産自動車株式会社 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629558B2 (ja) 1985-08-23 1994-04-20 本田技研工業株式会社 エンジン用吸気装置
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
JP2569132Y2 (ja) 1991-07-22 1998-04-22 ニューデルタ工業株式会社 管理機における爪軸の巻付き防止装置
JP2988871B2 (ja) * 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
DE10224201B4 (de) * 2002-05-31 2010-11-25 Infineon Technologies Ag Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP5586650B2 (ja) 2005-07-27 2014-09-10 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト ドリフト領域とドリフト制御領域とを有する半導体素子
JP2007311557A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置及びその製造方法
US8884367B2 (en) * 2007-02-08 2014-11-11 International Rectifier Corporation MOSgated power semiconductor device with source field electrode
US7772621B2 (en) 2007-09-20 2010-08-10 Infineon Technologies Austria Ag Semiconductor device with structured current spread region and method
JP5444608B2 (ja) * 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
JP2014225692A (ja) 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
US8587059B2 (en) * 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
JP5844656B2 (ja) 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9105494B2 (en) * 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057002A (ja) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JPH0629558A (ja) * 1992-07-08 1994-02-04 Naoshige Tamamushi プレーナ構造を有する静電誘導ダイオード
JP2001267570A (ja) * 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
JP2005057049A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2011253837A (ja) * 2010-05-31 2011-12-15 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
WO2014178262A1 (ja) * 2013-04-30 2014-11-06 日産自動車株式会社 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117081A (ja) * 2017-01-20 2018-07-26 豊田合成株式会社 半導体装置の製造方法
JP2020047791A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置
JP6995725B2 (ja) 2018-09-19 2022-01-17 株式会社東芝 半導体装置
CN112242392A (zh) * 2019-07-19 2021-01-19 力晶积成电子制造股份有限公司 通道全环绕半导体装置及其制造方法
JP2021019182A (ja) * 2019-07-19 2021-02-15 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 全周チャンネル型半導体装置およびその製造方法
US11201213B2 (en) 2019-07-19 2021-12-14 Powerchip Semiconductor Manufacturing Corporation Channel all-around semiconductor device and method of manufacturing the same
JP2020036048A (ja) * 2019-12-06 2020-03-05 ローム株式会社 ＳｉＣ半導体装置
JP7129397B2 (ja) 2019-12-06 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
WO2023188577A1 (ja) * 2022-03-30 2023-10-05 株式会社日立パワーデバイス 半導体装置および電力変換装置
TWI847529B (zh) 2022-03-30 2024-07-01 日商日立功率半導體股份有限公司 半導體裝置及電力轉換裝置
CN114937692A (zh) * 2022-07-25 2022-08-23 深圳市威兆半导体股份有限公司 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法
CN114937692B (zh) * 2022-07-25 2022-10-28 深圳市威兆半导体股份有限公司 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法

Also Published As

Publication number Publication date
DE102015103072B4 (de) 2021-08-12
US20180350968A1 (en) 2018-12-06
US10074741B2 (en) 2018-09-11
DE102015103072A1 (de) 2016-09-08
US20160260829A1 (en) 2016-09-08
US10734514B2 (en) 2020-08-04
JP6861674B2 (ja) 2021-04-21
JP2018186305A (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
JP6861674B2 (ja) ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス
US11177354B2 (en) Method of manufacturing silicon carbide semiconductor devices
US20200227518A1 (en) Semiconductor Device with Stripe-Shaped Cell Trench Structures and Recessed Contacts and Method of Manufacturing Thereof
JP6200938B2 (ja) ストライプ状トレンチゲート構造、トランジスタメサおよびダイオードメサを有する半導体素子
US9818818B2 (en) Power semiconductor device including trench gate structures with longitudinal axes tilted to a main crystal direction
US6426541B2 (en) Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US10770582B2 (en) Semiconductor device
US9472403B2 (en) Power semiconductor switch with plurality of trenches
JP7537483B2 (ja) 半導体装置
US7989884B2 (en) Structure for making a top-side contact to a substrate
TW200935603A (en) Structure and method for forming power devices with high aspect ratio contact openings
JP6004109B2 (ja) 半導体装置及びその製造方法
KR101618979B1 (ko) 수직 반도체 디바이스 제조 방법 및 수직 반도체 디바이스
JP7029711B2 (ja) 半導体装置
US10290735B2 (en) Methods of manufacturing a semiconductor device with a buried doped region and a contact structure
JP2014127547A (ja) 半導体装置の製造方法
JP7316746B2 (ja) 半導体装置および半導体装置の製造方法
CN107910268B (zh) 功率半导体器件及其制造方法
CN107910271B (zh) 功率半导体器件及其制造方法
CN110246756B (zh) 碳化硅静电感应晶体管以及用于制作碳化硅静电感应晶体管的工艺
JP7113985B2 (ja) 半導体素子及び半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170508

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180507