JPH0629558A - プレーナ構造を有する静電誘導ダイオード - Google Patents
プレーナ構造を有する静電誘導ダイオードInfo
- Publication number
- JPH0629558A JPH0629558A JP4204434A JP20443492A JPH0629558A JP H0629558 A JPH0629558 A JP H0629558A JP 4204434 A JP4204434 A JP 4204434A JP 20443492 A JP20443492 A JP 20443492A JP H0629558 A JPH0629558 A JP H0629558A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- anode
- cathode
- planar structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 本発明は逆回復電荷量が少なく逆回復時間の
短い高速・低損失、しかも高耐圧な静電誘導ダイオード
を提供することを目的とする。 【構成】 本発明は、特に高抵抗層内にキャリアのライ
フタイム分布を持たせアノード領域，カソード領域近傍
はライフタイムを長く設定して静電誘導効果を顕著に働
かせるとともにアノード領域，カソード領域から隔離す
るに従ってライフタイム分布を徐々に短く設定するかＵ
字もしくはＶ字形状に設定する特徴を有し、アノード領
域，カソード領域の一方もしくは両方の領域に静電誘導
効果を利用した静電誘導短絡構造を設定し、比較的構造
が簡単でかつ高速化・低損失化，高耐圧化を達成できる
プレーナ構造を有する静電誘導ダイオードとしての構成
を有する。
短い高速・低損失、しかも高耐圧な静電誘導ダイオード
を提供することを目的とする。 【構成】 本発明は、特に高抵抗層内にキャリアのライ
フタイム分布を持たせアノード領域，カソード領域近傍
はライフタイムを長く設定して静電誘導効果を顕著に働
かせるとともにアノード領域，カソード領域から隔離す
るに従ってライフタイム分布を徐々に短く設定するかＵ
字もしくはＶ字形状に設定する特徴を有し、アノード領
域，カソード領域の一方もしくは両方の領域に静電誘導
効果を利用した静電誘導短絡構造を設定し、比較的構造
が簡単でかつ高速化・低損失化，高耐圧化を達成できる
プレーナ構造を有する静電誘導ダイオードとしての構成
を有する。
Description
【０００１】
【産業上の利用分野】本発明は、電力用半導体素子とし
て、ダイオードに関し、特に高抵抗層内にキャリアのラ
イフタイム分布を持たせアノード領域，カソード領域近
傍はライフタイムを長く設定して静電誘導効果を顕著に
働かせるとともにアノード領域，カソード領域から離隔
するに従ってライフタイムを徐々に短く設定する特徴を
有し、アノード領域，カソード領域の一方もしくは両方
の領域に静電誘導効果を利用したプレーナ構造を設定
し、比較的構造が簡単でかつ高速化・低損失化，高耐圧
化を達成できるプレーナ構造を有する静電誘導ダイオー
ド。
て、ダイオードに関し、特に高抵抗層内にキャリアのラ
イフタイム分布を持たせアノード領域，カソード領域近
傍はライフタイムを長く設定して静電誘導効果を顕著に
働かせるとともにアノード領域，カソード領域から離隔
するに従ってライフタイムを徐々に短く設定する特徴を
有し、アノード領域，カソード領域の一方もしくは両方
の領域に静電誘導効果を利用したプレーナ構造を設定
し、比較的構造が簡単でかつ高速化・低損失化，高耐圧
化を達成できるプレーナ構造を有する静電誘導ダイオー
ド。
【０００２】
【従来の技術】従来高速ダイオードとしては、村岡、井
口、堀田、清水により開示された「高速ダイオード」特
許第１６０７８０４号、村岡により開示された「高速ダ
イオード」特許第１６０７８０５号等がある。上記ダイ
オードの構造においてはカソード側をＮ+ Ｐ+ Ｎ+ Ｐ+
……構造とすることによって、カソード側に短絡構造を
設け、逆回復時における少数キャリアの蓄積を抑制し、
かつオン電圧を低減化する工夫が施されている。
口、堀田、清水により開示された「高速ダイオード」特
許第１６０７８０４号、村岡により開示された「高速ダ
イオード」特許第１６０７８０５号等がある。上記ダイ
オードの構造においてはカソード側をＮ+ Ｐ+ Ｎ+ Ｐ+
……構造とすることによって、カソード側に短絡構造を
設け、逆回復時における少数キャリアの蓄積を抑制し、
かつオン電圧を低減化する工夫が施されている。
【０００３】一方、静電誘導効果を利用する構造をアノ
ード側もしくはカソード側或いは両方の側において設定
する静電誘導ダイオードについては、乾田、西澤、玉蟲
により「ｐｎ接合ダイオード」特開平１−９１４７５号
公報において開示されている。
ード側もしくはカソード側或いは両方の側において設定
する静電誘導ダイオードについては、乾田、西澤、玉蟲
により「ｐｎ接合ダイオード」特開平１−９１４７５号
公報において開示されている。
【０００４】しかるに、高耐圧の静電誘導ダイオードに
おいては高抵抗層領域を比較的厚く形成する必要があ
る。更に高電界が高抵抗層に印加される方が高速動作に
向くため、高抵抗層領域は、ｉ層に近い方がよい。一
方、このような高電界が印加される高耐圧ダイオードに
おいては、アノード領域及びカソード領域内にも電界が
侵入するため、アノード領域及びカソード領域を比較的
厚く形成する必要が生ずる。更に、このような高電界の
侵入を緩和するためアノード領域，カソード領域にはｐ
- 層，ｎ- 層を介在させて、電界緩和層を形成する必要
が生ずる。
おいては高抵抗層領域を比較的厚く形成する必要があ
る。更に高電界が高抵抗層に印加される方が高速動作に
向くため、高抵抗層領域は、ｉ層に近い方がよい。一
方、このような高電界が印加される高耐圧ダイオードに
おいては、アノード領域及びカソード領域内にも電界が
侵入するため、アノード領域及びカソード領域を比較的
厚く形成する必要が生ずる。更に、このような高電界の
侵入を緩和するためアノード領域，カソード領域にはｐ
- 層，ｎ- 層を介在させて、電界緩和層を形成する必要
が生ずる。
【０００５】更に、静電誘導ダイオード構造において
は、少数キャリアを引き抜くためのｎ+ アノード短絡領
域及びｐ+ カソード短絡領域の前面には実質的にｐ+ ア
ノード領域及びｎ+ カソード領域でそれぞれ挟まれたチ
ャネル領域が形成され、しかもこのチャネル領域内の電
位障壁によってそれぞれの短絡領域は充分に電気的にシ
ールドされている必要がある。しかしながら、高耐圧化
を指向し、強電界がアノード側，カソード側に侵入しや
すい構造においては、これらのダイオードの電位障壁の
低下を招き、リーク電流の増大、高耐圧化に対する抑制
効果を生ずるもととなる。
は、少数キャリアを引き抜くためのｎ+ アノード短絡領
域及びｐ+ カソード短絡領域の前面には実質的にｐ+ ア
ノード領域及びｎ+ カソード領域でそれぞれ挟まれたチ
ャネル領域が形成され、しかもこのチャネル領域内の電
位障壁によってそれぞれの短絡領域は充分に電気的にシ
ールドされている必要がある。しかしながら、高耐圧化
を指向し、強電界がアノード側，カソード側に侵入しや
すい構造においては、これらのダイオードの電位障壁の
低下を招き、リーク電流の増大、高耐圧化に対する抑制
効果を生ずるもととなる。
【０００６】更に、高耐圧でしかも大電流のダイオード
に対しては、これらの高耐圧化のための問題点の克服の
みならず、オン状態における電流を均一化する構造的工
夫が必要となる。
に対しては、これらの高耐圧化のための問題点の克服の
みならず、オン状態における電流を均一化する構造的工
夫が必要となる。
【０００７】更に、逆回復時の電荷量を低減化するとと
もに、アノード及びカソード側から深さ方向に広い領域
に高速に空乏層を広げ、アノード，カソードから電荷を
吸収するとともに、短絡領域からの少数キャリアの吸収
効果を高め、アノード側近傍，カソード側近傍の少数キ
ャリアを広く吸収できる構造が望ましい。
もに、アノード及びカソード側から深さ方向に広い領域
に高速に空乏層を広げ、アノード，カソードから電荷を
吸収するとともに、短絡領域からの少数キャリアの吸収
効果を高め、アノード側近傍，カソード側近傍の少数キ
ャリアを広く吸収できる構造が望ましい。
【０００８】更に、高耐圧化に伴なう高抵抗層の厚さの
増大によって高抵抗層の厚さ方向の深い領域における残
留キャリアによる逆回復時間の増大を抑制する必要が生
ずる。
増大によって高抵抗層の厚さ方向の深い領域における残
留キャリアによる逆回復時間の増大を抑制する必要が生
ずる。
【０００９】従来の静電誘導ダイオードにおいては、高
耐圧化のための具体的構造が開示されていなかった。ま
たアノード領域，カソード領域において静電誘導効果を
充分に発揮させるためのライフタイム分布について、特
にアノードからカソード方向の縦方向についてのライフ
タイム分布について、何ら提案されていなかった。更に
また、高耐圧化に伴なう静電誘導障壁の低下を防止する
ための電界緩和層を設定する等の工夫も配慮されていな
かった。また、アノード領域もしくはカソード領域の一
方、もしくは両方の領域においてそれぞれ設定する静電
誘導短絡領域に対して広い領域から少数キャリアを取り
込むための構造的工夫についても何ら提案されていなか
った。更にまた、カソード領域において積極的に静電誘
導効果をもたらすための構造的工夫とその理由について
も配慮されていなかった。
耐圧化のための具体的構造が開示されていなかった。ま
たアノード領域，カソード領域において静電誘導効果を
充分に発揮させるためのライフタイム分布について、特
にアノードからカソード方向の縦方向についてのライフ
タイム分布について、何ら提案されていなかった。更に
また、高耐圧化に伴なう静電誘導障壁の低下を防止する
ための電界緩和層を設定する等の工夫も配慮されていな
かった。また、アノード領域もしくはカソード領域の一
方、もしくは両方の領域においてそれぞれ設定する静電
誘導短絡領域に対して広い領域から少数キャリアを取り
込むための構造的工夫についても何ら提案されていなか
った。更にまた、カソード領域において積極的に静電誘
導効果をもたらすための構造的工夫とその理由について
も配慮されていなかった。
【００１０】
【発明が解決しようとする課題】本発明の目的はアノー
ド領域，カソード領域の一方もしくは両方の領域に静電
誘導効果を利用したプレーナ構造を設定し、しかも高抵
抗層内にライフタイム分布を設定し、高耐圧化に向いた
プレーナ構造を有する静電誘導ダイオードを提供するこ
とを目的とする。
ド領域，カソード領域の一方もしくは両方の領域に静電
誘導効果を利用したプレーナ構造を設定し、しかも高抵
抗層内にライフタイム分布を設定し、高耐圧化に向いた
プレーナ構造を有する静電誘導ダイオードを提供するこ
とを目的とする。
【００１１】本発明の更に別の目的の一つは、高耐圧，
大電流，高速，低損失のプレーナ構造を有する静電誘導
ダイオードを提供することにある。
大電流，高速，低損失のプレーナ構造を有する静電誘導
ダイオードを提供することにある。
【００１２】本発明の更に別の目的の一つは、高耐圧に
伴なう強電界を緩和する領域を介在させたプレーナ構造
を有する静電誘導ダイオードを提供することを目的とす
る。
伴なう強電界を緩和する領域を介在させたプレーナ構造
を有する静電誘導ダイオードを提供することを目的とす
る。
【００１３】更に、本発明の目的の一つは、強電界に伴
なう静電誘導障壁の低下を抑制し高耐圧化に向いたプレ
ーナ構造を有する静電誘導ダイオードを提供することを
目的とする。
なう静電誘導障壁の低下を抑制し高耐圧化に向いたプレ
ーナ構造を有する静電誘導ダイオードを提供することを
目的とする。
【００１４】更に、本発明の目的の一つは、アノード領
域，カソード領域の一方、もしくは両方に設定する静電
誘導短絡領域を従来の静電誘導ダイオード構造と比べ比
較的広い領域に形成し、少数キャリアの吸収の効果を高
めたプレーナ構造を有する静電誘導ダイオードを提供す
ることを目的とする。
域，カソード領域の一方、もしくは両方に設定する静電
誘導短絡領域を従来の静電誘導ダイオード構造と比べ比
較的広い領域に形成し、少数キャリアの吸収の効果を高
めたプレーナ構造を有する静電誘導ダイオードを提供す
ることを目的とする。
【００１５】更に本発明の目的の一つは、高耐圧化を指
向してアノード領域，カソード領域を比較的厚く形成す
るとともに、短絡領域に対するシールド効果を高めたこ
とを特徴とするプレーナ構造を有する静電誘導ダイオー
ドを提供することを目的とする。
向してアノード領域，カソード領域を比較的厚く形成す
るとともに、短絡領域に対するシールド効果を高めたこ
とを特徴とするプレーナ構造を有する静電誘導ダイオー
ドを提供することを目的とする。
【００１６】更に本発明の目的の一つは、アノード領域
よりはむしろカソード領域にプレーナ構造の静電誘導効
果を効果的に引き起こす構造を積極的に導入することに
よって、カソード領域のｐ+ 静電誘導短絡領域に対する
正孔の取り込み効率を高め、ｎ+ カソード領域から広が
る空乏層によって正孔のシャッター効果を高めた逆回復
時間の短絡されたプレーナ構造の静電誘導ダイオードを
提供することを目的とする。
よりはむしろカソード領域にプレーナ構造の静電誘導効
果を効果的に引き起こす構造を積極的に導入することに
よって、カソード領域のｐ+ 静電誘導短絡領域に対する
正孔の取り込み効率を高め、ｎ+ カソード領域から広が
る空乏層によって正孔のシャッター効果を高めた逆回復
時間の短絡されたプレーナ構造の静電誘導ダイオードを
提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の構造的特徴は高
耐圧化静電誘導ダイオードとしての構造上、高抵抗層中
にライフタイムの分布を持たせ、かつアノード領域，カ
ソード領域をプレーナ構造で、比較的厚く形成し、電界
緩和領域を介在させるとともに、アノード領域，カソー
ド領域はプレーナ構造として形成し、短絡領域から広い
領域の少数キャリアを吸収し、かつ静電誘導効果が生ず
る構造にある。
耐圧化静電誘導ダイオードとしての構造上、高抵抗層中
にライフタイムの分布を持たせ、かつアノード領域，カ
ソード領域をプレーナ構造で、比較的厚く形成し、電界
緩和領域を介在させるとともに、アノード領域，カソー
ド領域はプレーナ構造として形成し、短絡領域から広い
領域の少数キャリアを吸収し、かつ静電誘導効果が生ず
る構造にある。
【００１８】従って、本発明の構成は以下に示す通りで
ある。即ち、本発明は、アノード領域と、カソード領域
と、アノード領域とカソード領域に挟まれた高抵抗層領
域と、及びアノード領域，カソード領域にそれぞれ接触
するアノード電極，カソード電極を具備するダイオード
において、アノード領域，カソード領域の一方もしくは
両方の領域に静電誘導効果を利用したプレーナ構造を設
定し、
ある。即ち、本発明は、アノード領域と、カソード領域
と、アノード領域とカソード領域に挟まれた高抵抗層領
域と、及びアノード領域，カソード領域にそれぞれ接触
するアノード電極，カソード電極を具備するダイオード
において、アノード領域，カソード領域の一方もしくは
両方の領域に静電誘導効果を利用したプレーナ構造を設
定し、
【００１９】前記高抵抗層領域は、その領域内におい
て、少数キャリアのライフタイム分布に前記アノード領
域から前記カソード領域に向かう前記高抵抗層の厚さ方
向において場所的に変化するライフタイム分布を具備
し、
て、少数キャリアのライフタイム分布に前記アノード領
域から前記カソード領域に向かう前記高抵抗層の厚さ方
向において場所的に変化するライフタイム分布を具備
し、
【００２０】ともに、アノード領域及びカソード領域近
傍においてライフタイムが長く、アノード領域及びカソ
ード領域から高抵抗層領域内の厚さ方向に離隔するに従
ってライフタイムが徐々に短くなり、高抵抗層領域のほ
ぼ中央部付近においてともに最小となるライフタイム分
布を具備することを特徴とするプレーナ構造を有する静
電誘導ダイオードとしての構成を有する。
傍においてライフタイムが長く、アノード領域及びカソ
ード領域から高抵抗層領域内の厚さ方向に離隔するに従
ってライフタイムが徐々に短くなり、高抵抗層領域のほ
ぼ中央部付近においてともに最小となるライフタイム分
布を具備することを特徴とするプレーナ構造を有する静
電誘導ダイオードとしての構成を有する。
【００２１】或いはまた、アノード領域，カソード領域
の一方もしくは両方の領域に静電誘導効果を利用したプ
レーナ構造を設定し、前記アノード電極及びカソード電
極間に印加する逆バイアス電圧の印加時において、それ
ぞれアノード領域及びカソード領域から前記比較的ライ
フタイムの長い高抵抗層内に広がる幅広い空乏層幅をＷ
A ，ＷK として、前記高抵抗層領域の中性領域の厚さを
Ｗi とすると、Ｗi の幅を有する高抵抗層領域は前記最
小のライフタイムτO が分布することを特徴とするプレ
ーナ構造を有する静電誘導ダイオードとしての構成を有
する。
の一方もしくは両方の領域に静電誘導効果を利用したプ
レーナ構造を設定し、前記アノード電極及びカソード電
極間に印加する逆バイアス電圧の印加時において、それ
ぞれアノード領域及びカソード領域から前記比較的ライ
フタイムの長い高抵抗層内に広がる幅広い空乏層幅をＷ
A ，ＷK として、前記高抵抗層領域の中性領域の厚さを
Ｗi とすると、Ｗi の幅を有する高抵抗層領域は前記最
小のライフタイムτO が分布することを特徴とするプレ
ーナ構造を有する静電誘導ダイオードとしての構成を有
する。
【００２２】或いはまた、前記アノード領域もしくはカ
ソード領域の少なくとも一方の領域内には該領域の導電
型と反対導電型の静電誘導短絡領域を具備することを特
徴とするプレーナ構造を有する静電誘導ダイオードとし
ての構成を有する。
ソード領域の少なくとも一方の領域内には該領域の導電
型と反対導電型の静電誘導短絡領域を具備することを特
徴とするプレーナ構造を有する静電誘導ダイオードとし
ての構成を有する。
【００２３】或いはまた、前記アノード領域は、高不純
物密度のｐ+ 領域とｎ+ 短絡領域を含み、前記ｐ+ 領域
から広がる空乏層によって前記ｎ+ 短絡領域は電気的に
シールドされるとともに、前記ｎ+ 短絡領域前面の前記
ｐ+ 領域で挟まれたチャネル領域には充分に高い電位障
壁が形成されることを特徴とするプレーナ構造を有する
静電誘導ダイオードとしての構成を有する。
物密度のｐ+ 領域とｎ+ 短絡領域を含み、前記ｐ+ 領域
から広がる空乏層によって前記ｎ+ 短絡領域は電気的に
シールドされるとともに、前記ｎ+ 短絡領域前面の前記
ｐ+ 領域で挟まれたチャネル領域には充分に高い電位障
壁が形成されることを特徴とするプレーナ構造を有する
静電誘導ダイオードとしての構成を有する。
【００２４】或いはまた、前記カソード領域は高不純物
密度のｎ+ 領域とｐ+ 短絡領域を含み、前記ｎ+ 領域か
ら広がる空乏層によって、前記ｐ+ 短絡領域は電気的に
シールドされるとともに、前記ｐ+ 短絡領域前面の前記
ｎ+ 領域で挟まれたチャネル領域には充分に高い電位障
壁が形成されることを特徴とするプレーナ構造を有する
静電誘導ダイオードとしての構成を有する。
密度のｎ+ 領域とｐ+ 短絡領域を含み、前記ｎ+ 領域か
ら広がる空乏層によって、前記ｐ+ 短絡領域は電気的に
シールドされるとともに、前記ｐ+ 短絡領域前面の前記
ｎ+ 領域で挟まれたチャネル領域には充分に高い電位障
壁が形成されることを特徴とするプレーナ構造を有する
静電誘導ダイオードとしての構成を有する。
【００２５】或いはまた、前記アノード領域は前記高不
純物密度のアノードｐ+ 領域よりも厚い所定の厚さＷp
のｐ- 層中に形成されることを特徴とするプレーナ構造
を有する静電誘導ダイオードとしての構成を有する。
純物密度のアノードｐ+ 領域よりも厚い所定の厚さＷp
のｐ- 層中に形成されることを特徴とするプレーナ構造
を有する静電誘導ダイオードとしての構成を有する。
【００２６】或いはまた、前記カソード領域は前記高不
純物密度のカソードｎ+ 領域によりも厚い所定の厚さＷ
n のｎ- 層中に形成されることを特徴とするプレーナ構
造を有する静電誘導ダイオードとしての構成を有する。
純物密度のカソードｎ+ 領域によりも厚い所定の厚さＷ
n のｎ- 層中に形成されることを特徴とするプレーナ構
造を有する静電誘導ダイオードとしての構成を有する。
【００２７】或いはまた、前記ｐ- 層は前記ｐ+ 層の周
囲を囲む波形形状に形成され、前記ｐ+ 層に印加される
電界緩和領域として働くことを特徴とするプレーナ構造
を有する静電誘導ダイオードとしての構成を有する。
囲を囲む波形形状に形成され、前記ｐ+ 層に印加される
電界緩和領域として働くことを特徴とするプレーナ構造
を有する静電誘導ダイオードとしての構成を有する。
【００２８】或いはまた、前記ｎ- 層は前記ｎ+ 層の周
囲を囲む波形形状に形成され、前記ｎ+ 層に印加される
電界緩和領域として働くことを特徴とするプレーナ構造
を有する静電誘導ダイオードとしての構成を有する。
囲を囲む波形形状に形成され、前記ｎ+ 層に印加される
電界緩和領域として働くことを特徴とするプレーナ構造
を有する静電誘導ダイオードとしての構成を有する。
【００２９】或いはまた、前記ｎ+ 短絡領域は前記ｐ+
アノード領域と接するか一部分において重複して形成さ
れることを特徴とするプレーナ構造を有する静電誘導ダ
イオードとしての構成を有する。
アノード領域と接するか一部分において重複して形成さ
れることを特徴とするプレーナ構造を有する静電誘導ダ
イオードとしての構成を有する。
【００３０】或いはまた、前記ｐ+ 短絡領域は前記ｎ+
カソード領域と接するか一部分において重複して形成さ
れることを特徴とするプレーナ構造を有する静電誘導ダ
イオードとしての構成を有する。
カソード領域と接するか一部分において重複して形成さ
れることを特徴とするプレーナ構造を有する静電誘導ダ
イオードとしての構成を有する。
【００３１】
【作用】本発明によるプレーナ構造を有する静電誘導ダ
イオードの動作を図１乃至図６を用いて説明する。
イオードの動作を図１乃至図６を用いて説明する。
【００３２】図１は（ｐ+ ，ｐ，ｐ- ）ｉ（ｎ+ ，ｎ，
ｎ- ）ダイオードの模式的構造図とその縦方向のｉ層内
における少数キャリアのライフタイム分布を表わした図
である。図中〜は８種類のライフタイム分布を示し
ている。（ｐ+ ，ｐ，ｐ- ）或いは（ｎ+ ，ｎ，ｎ- ）
層として表わされた領域はそれぞれアノード領域，カソ
ード領域を表わしており、特に後述の図７乃至図２２に
示す実施例を含めて種々な形状にて形成されるプレーナ
構造の静電誘導ダイオードのアノード領域，カソード領
域を代表的に示している。Ａはアノード側，Ｋはカソー
ド側であることを示す。Ｗp ，Ｗn はそれぞれアノード
領域，カソード領域の厚さである。ＬA，ＬK はｉ層の
中央点（０）からアノード領域，カソード領域までの寸
法を表わしている。ＷA ，ＷK はそれぞれ逆回復動作時
においてアノード領域１，カソード領域２から高抵抗
（ｉ）層内に広がる空乏層の幅の最大値を示している。
特に高耐圧のダイオードにおいては高抵抗（ｉ）層の厚
さを厚く設定することから、高抵抗層内に中性領域が残
ることがあるであろう。この幅をＷi としている。実際
の動作状態においていかなる電圧がアノード，カソード
間に印加されるか及びｉ層の厚さと不純物密度，
（ｐ+ ，ｐ，ｐ- ）領域の形状と不純物密度，（ｎ+，
ｎ，ｎ- ）領域の形状と不純物密度によってＷA ，ＷK
の値は変動し、Ｗi が非常に薄くなる場合もあり、或い
はまた、Ｗi ＜０，即ち、ＷA ，ＷK がほぼ両側から重
なり合った状態となることもあるであろう。図１の例で
はＷi ＞０の場合に対応しているがＷi ＜０の場合につ
いてもライフタイム分布〜を同様に考えることがで
きる。
ｎ- ）ダイオードの模式的構造図とその縦方向のｉ層内
における少数キャリアのライフタイム分布を表わした図
である。図中〜は８種類のライフタイム分布を示し
ている。（ｐ+ ，ｐ，ｐ- ）或いは（ｎ+ ，ｎ，ｎ- ）
層として表わされた領域はそれぞれアノード領域，カソ
ード領域を表わしており、特に後述の図７乃至図２２に
示す実施例を含めて種々な形状にて形成されるプレーナ
構造の静電誘導ダイオードのアノード領域，カソード領
域を代表的に示している。Ａはアノード側，Ｋはカソー
ド側であることを示す。Ｗp ，Ｗn はそれぞれアノード
領域，カソード領域の厚さである。ＬA，ＬK はｉ層の
中央点（０）からアノード領域，カソード領域までの寸
法を表わしている。ＷA ，ＷK はそれぞれ逆回復動作時
においてアノード領域１，カソード領域２から高抵抗
（ｉ）層内に広がる空乏層の幅の最大値を示している。
特に高耐圧のダイオードにおいては高抵抗（ｉ）層の厚
さを厚く設定することから、高抵抗層内に中性領域が残
ることがあるであろう。この幅をＷi としている。実際
の動作状態においていかなる電圧がアノード，カソード
間に印加されるか及びｉ層の厚さと不純物密度，
（ｐ+ ，ｐ，ｐ- ）領域の形状と不純物密度，（ｎ+，
ｎ，ｎ- ）領域の形状と不純物密度によってＷA ，ＷK
の値は変動し、Ｗi が非常に薄くなる場合もあり、或い
はまた、Ｗi ＜０，即ち、ＷA ，ＷK がほぼ両側から重
なり合った状態となることもあるであろう。図１の例で
はＷi ＞０の場合に対応しているがＷi ＜０の場合につ
いてもライフタイム分布〜を同様に考えることがで
きる。
【００３３】図１において、τA はアノード側近傍のｉ
層内における少数キャリアのライフタイム分布を示し、
τK はカソード側近傍のｉ層内における少数キャリアの
ライフタイム分布を示している。τA は実際上はｉ層で
あることから、正孔のライフタイムτp ，電子のライフ
タイムτn の分布を同程度に表わしている。但し、（ｐ
+ ，ｐ，ｐ- ）層内においては、τA ＝τn であって、
静電誘導ダイオードのアノード側における静電誘導短絡
層（ｎ）に吸収されるべき電子のライフタイム分布に対
応している。
層内における少数キャリアのライフタイム分布を示し、
τK はカソード側近傍のｉ層内における少数キャリアの
ライフタイム分布を示している。τA は実際上はｉ層で
あることから、正孔のライフタイムτp ，電子のライフ
タイムτn の分布を同程度に表わしている。但し、（ｐ
+ ，ｐ，ｐ- ）層内においては、τA ＝τn であって、
静電誘導ダイオードのアノード側における静電誘導短絡
層（ｎ）に吸収されるべき電子のライフタイム分布に対
応している。
【００３４】同様にτA はｉ層内においては、正孔のラ
イフタイムτp 、電子のライフタイムτn の分布を同程
度に表わしており、（ｎ+ ，ｎ，ｎ- ）層内において
は、τK ＝τp であって、静電誘導ダイオードのカソー
ド側における静電誘導短絡層（ｐ）に吸収されるべき正
孔のライフタイム分布に対応している。
イフタイムτp 、電子のライフタイムτn の分布を同程
度に表わしており、（ｎ+ ，ｎ，ｎ- ）層内において
は、τK ＝τp であって、静電誘導ダイオードのカソー
ド側における静電誘導短絡層（ｐ）に吸収されるべき正
孔のライフタイム分布に対応している。
【００３５】本発明においては、アノード側，カソード
側近傍のライフタイムを長く設定し、これらの領域から
離れるに従って、徐々にライフタイム分布を短く設定す
ることを１つの特徴としている。これらのライフタイム
分布を（ｐ+ ，ｐ，ｐ- ）ｉ（ｎ+ ，ｎ，ｎ- ）構造の
静電誘導ダイオードにおいて、形成する例が〜であ
る。
側近傍のライフタイムを長く設定し、これらの領域から
離れるに従って、徐々にライフタイム分布を短く設定す
ることを１つの特徴としている。これらのライフタイム
分布を（ｐ+ ，ｐ，ｐ- ）ｉ（ｎ+ ，ｎ，ｎ- ）構造の
静電誘導ダイオードにおいて、形成する例が〜であ
る。
【００３６】の例はＷi 層内（Ｗi ＞０，Ｗi ＜０を
含む。Ｗi ≒０の場合は、非常に薄い層に対応）に所定
の幅で、徐々にτA からτO に減少し、或いはまたτK
からτO に減少するＵ字型或いは放物型或いはＶ字型等
のライフタイム分布を示している。ここでτO は最小の
ライフタイムである。
含む。Ｗi ≒０の場合は、非常に薄い層に対応）に所定
の幅で、徐々にτA からτO に減少し、或いはまたτK
からτO に減少するＵ字型或いは放物型或いはＶ字型等
のライフタイム分布を示している。ここでτO は最小の
ライフタイムである。
【００３７】はこれらのライフタイムの分布が溝型の
例である。即ち、矩型状にτA τOτK の分布を有する
例である。
例である。即ち、矩型状にτA τOτK の分布を有する
例である。
【００３８】の分布例は、ＷA の端からＷK の端に致
るｉ層の幅Ｗi の幅にライフタイム分布をＵ字型或いは
放物型形状に有する例である。
るｉ層の幅Ｗi の幅にライフタイム分布をＵ字型或いは
放物型形状に有する例である。
【００３９】の分布例は、Ｗi の幅のみτO の分布を
有する溝型の例である。即ち、矩型状にτA τ
O （Ｗi ）τK の分布を有する例である。
有する溝型の例である。即ち、矩型状にτA τ
O （Ｗi ）τK の分布を有する例である。
【００４０】の分布例は、ＷA の内部から徐々にライ
フタイムτA が減少し、中心点（０）近傍において最小
のライフタイムτO となり、同様にＷK の内部から徐々
にライフタイムτK が減少し、中心点（０）近傍におい
て最小のライフタイムτO となる分布を有する例であ
る。
フタイムτA が減少し、中心点（０）近傍において最小
のライフタイムτO となり、同様にＷK の内部から徐々
にライフタイムτK が減少し、中心点（０）近傍におい
て最小のライフタイムτO となる分布を有する例であ
る。
【００４１】の分布例は、ＷA の内部のある点から矩
型状にτA τO に分布し、同様にＷK の内部のある点か
ら矩型状にτK τO に分布する例であってτA τO τK
の溝型上の分布を有する例である。
型状にτA τO に分布し、同様にＷK の内部のある点か
ら矩型状にτK τO に分布する例であってτA τO τK
の溝型上の分布を有する例である。
【００４２】の分布例は、Ｗp の端（アノード側ｉ層
の端）からＷn の端（カソード側ｉ層の端）までの間を
τA τO τK の範囲に放物型或いはＵ字型或いはＶ字型
にライフタイム分布を有する例である。
の端）からＷn の端（カソード側ｉ層の端）までの間を
τA τO τK の範囲に放物型或いはＵ字型或いはＶ字型
にライフタイム分布を有する例である。
【００４３】の分布例は、ｉ層の内部のみτO に分布
し、アノード領域，カソード領域はそれぞれτA ，τK
に分布する例である。
し、アノード領域，カソード領域はそれぞれτA ，τK
に分布する例である。
【００４４】上記〜の分布例に限らず、複数の溝を
有する例，τp ，τn にそれぞれ別々の分布を持たせる
例等も考えられるが、要は、本発明においては、アノー
ド領域近傍，カソード領域近傍はライフタイムを長く設
定し、ｉ層内を相対的にライフタイムを短く設定するこ
とを１つの特徴としている。
有する例，τp ，τn にそれぞれ別々の分布を持たせる
例等も考えられるが、要は、本発明においては、アノー
ド領域近傍，カソード領域近傍はライフタイムを長く設
定し、ｉ層内を相対的にライフタイムを短く設定するこ
とを１つの特徴としている。
【００４５】図２は（ｐ+ ，ｐ，ｐ- ）ｎ- （ｎ+ ，
ｎ，ｎ- ）静電誘導ダイオードの模式的構造図とｎ- 層
内における少数キャリアのライフタイム分布を表わした
図である。Ｗp ，Ｗn ，Ｗi ，ＷA ，ＷK はそれぞれア
ノード領域の厚さ，カソード領域の厚さ，ｎ- 層の中性
領域の厚さ，アノード側空乏層の最大幅，カソード側空
乏層の最大幅である。図１におけるｉ層に比べ図２にお
いてはｎ- 層となったことから、図１においてＷA ≒Ｗ
K であったものが、図２においてはＷA ＞ＷK となり、
Ｗi が結果的に厚くなっている。ＬA ，ＬK はｎ- 層の
中心点（０）からアノード領域，カソード領域までの距
離である。（ｐ+ ，ｐ，ｐ- ）領域１，（ｎ+ ，ｎ，ｎ
- ）領域２はそれぞれ静電誘導ダイオードのアノード領
域，カソード領域であることを示している。
ｎ，ｎ- ）静電誘導ダイオードの模式的構造図とｎ- 層
内における少数キャリアのライフタイム分布を表わした
図である。Ｗp ，Ｗn ，Ｗi ，ＷA ，ＷK はそれぞれア
ノード領域の厚さ，カソード領域の厚さ，ｎ- 層の中性
領域の厚さ，アノード側空乏層の最大幅，カソード側空
乏層の最大幅である。図１におけるｉ層に比べ図２にお
いてはｎ- 層となったことから、図１においてＷA ≒Ｗ
K であったものが、図２においてはＷA ＞ＷK となり、
Ｗi が結果的に厚くなっている。ＬA ，ＬK はｎ- 層の
中心点（０）からアノード領域，カソード領域までの距
離である。（ｐ+ ，ｐ，ｐ- ）領域１，（ｎ+ ，ｎ，ｎ
- ）領域２はそれぞれ静電誘導ダイオードのアノード領
域，カソード領域であることを示している。
【００４６】図２の構造においてもライフタイム分布を
〜の如く考えることができる。ライフタイム分布の
最小値τO が得られる点（場所）はｎ- 層の中心点
（０）に限られることなく、，，，のＵ字溝，
Ｖ字溝，或いは放物型分布においてはＷi の中心近傍、
即ち中心点（０）からカソード側に移動していもよい。
何故ならば、逆回復時において、アノード側，カソード
側から引き抜かれずに残留するキャリア分布が最も高い
のはｎ- 層の中心点（０）Ｗi 層の中心点近傍に移向す
るからである。〜のライフタイム分布の特徴につい
ては図１と同様である。
〜の如く考えることができる。ライフタイム分布の
最小値τO が得られる点（場所）はｎ- 層の中心点
（０）に限られることなく、，，，のＵ字溝，
Ｖ字溝，或いは放物型分布においてはＷi の中心近傍、
即ち中心点（０）からカソード側に移動していもよい。
何故ならば、逆回復時において、アノード側，カソード
側から引き抜かれずに残留するキャリア分布が最も高い
のはｎ- 層の中心点（０）Ｗi 層の中心点近傍に移向す
るからである。〜のライフタイム分布の特徴につい
ては図１と同様である。
【００４７】但し、図２においては、図１の例と相異し
てτA は主としてアノード側ｎ- 層近傍における正孔の
ライフタイム分布，（ｐ+ ，ｐ，ｐ- ）領域内において
は静電誘導短絡領域（ｎ）に吸収されるべき電子のライ
フタイム分布を表わし、τKは主としてカソード側ｎ-
層近傍における電子及び正孔のライフタイム分布を同程
度に表わし、（ｎ+ ，ｎ，ｎ- ）領域内においては静電
誘導短絡領域（ｐ）に吸収されるべき正孔のライフタイ
ム分布を表わしている。
てτA は主としてアノード側ｎ- 層近傍における正孔の
ライフタイム分布，（ｐ+ ，ｐ，ｐ- ）領域内において
は静電誘導短絡領域（ｎ）に吸収されるべき電子のライ
フタイム分布を表わし、τKは主としてカソード側ｎ-
層近傍における電子及び正孔のライフタイム分布を同程
度に表わし、（ｎ+ ，ｎ，ｎ- ）領域内においては静電
誘導短絡領域（ｐ）に吸収されるべき正孔のライフタイ
ム分布を表わしている。
【００４８】図３は（ｐ+ ，ｐ，ｐ- ）ｐ- （ｎ+ ，
ｎ，ｎ- ）静電誘導ダイオードの模式的構造図とｐ- 層
内における少数キャリアのライフタイム分布を表わした
図である。Ｗi はｐ- 層の中性領域の厚さである。高抵
抗層がｐ- 層となったことからＷA ＜ＷK であり、カソ
ード側からの空乏層の広がり幅ＷK の方がアノード側か
らの空乏層の広がり幅ＷK よりも大きい。〜はそれ
ぞれ８種類のライフタイム分布を表わしている。これら
の特徴は図１，２と同様である。但し、，，，
のＵ字，Ｖ字，或いは放物型分布においては、ライフタ
イム分布の最小となる点（場所）はｐ- 層の中心点
（０）より、アノード側に移動していることが望まし
い。これは、逆回復時において、Ｗi の幅のｐ- 層内に
分布する残留キャリア分布が最も高い場所はＷi の中央
近傍だからである。図３においては、図１，２の例と相
違して、τA はアノード側ｐ- 層近傍における電子及び
正孔のライフタイム分布を同程度に表わし、（ｐ+ ，
ｐ，ｐ- ）領域内においては静電誘導短絡領域（ｎ）に
吸収されるべき電子のライフタイム分布を表わしてい
る。τKは主としてカソード側ｐ- 層近傍における電子
のライフタイム分布，（ｎ+ ，ｎ，ｎ- ）領域において
は静電誘導短絡領域（ｐ）に吸収されるべき正孔のライ
フタイム分布を表わしている。
ｎ，ｎ- ）静電誘導ダイオードの模式的構造図とｐ- 層
内における少数キャリアのライフタイム分布を表わした
図である。Ｗi はｐ- 層の中性領域の厚さである。高抵
抗層がｐ- 層となったことからＷA ＜ＷK であり、カソ
ード側からの空乏層の広がり幅ＷK の方がアノード側か
らの空乏層の広がり幅ＷK よりも大きい。〜はそれ
ぞれ８種類のライフタイム分布を表わしている。これら
の特徴は図１，２と同様である。但し、，，，
のＵ字，Ｖ字，或いは放物型分布においては、ライフタ
イム分布の最小となる点（場所）はｐ- 層の中心点
（０）より、アノード側に移動していることが望まし
い。これは、逆回復時において、Ｗi の幅のｐ- 層内に
分布する残留キャリア分布が最も高い場所はＷi の中央
近傍だからである。図３においては、図１，２の例と相
違して、τA はアノード側ｐ- 層近傍における電子及び
正孔のライフタイム分布を同程度に表わし、（ｐ+ ，
ｐ，ｐ- ）領域内においては静電誘導短絡領域（ｎ）に
吸収されるべき電子のライフタイム分布を表わしてい
る。τKは主としてカソード側ｐ- 層近傍における電子
のライフタイム分布，（ｎ+ ，ｎ，ｎ- ）領域において
は静電誘導短絡領域（ｐ）に吸収されるべき正孔のライ
フタイム分布を表わしている。
【００４９】図４は本発明の静電誘導ダイオードの原理
的な動作を説明する図てあって、アノード領域近傍を示
している。図４においてオン状態におけるアノード側近
傍の正孔(hole)の動きを白丸（○）の矢印の向きで示
し、電子の動きを黒丸（●）の矢印の向きで示してい
る。また、図中には順方向電流ＩF の逆回復特性が模式
的に示されているが（ａ）は従来のｐｉｎダイオード、
（ｂ）は静電誘導ダイオードに対応している。図４のオ
ン状態のキャリアの動きは、ＩF 特性上の黒丸の点に対
応しており、ｐ+ アノード領域３からの正孔電流と、高
抵抗層（ｉ）５側からの電子電流の静電誘導短絡領域
（ｎ+ ）４への流入の様子が示されている。
的な動作を説明する図てあって、アノード領域近傍を示
している。図４においてオン状態におけるアノード側近
傍の正孔(hole)の動きを白丸（○）の矢印の向きで示
し、電子の動きを黒丸（●）の矢印の向きで示してい
る。また、図中には順方向電流ＩF の逆回復特性が模式
的に示されているが（ａ）は従来のｐｉｎダイオード、
（ｂ）は静電誘導ダイオードに対応している。図４のオ
ン状態のキャリアの動きは、ＩF 特性上の黒丸の点に対
応しており、ｐ+ アノード領域３からの正孔電流と、高
抵抗層（ｉ）５側からの電子電流の静電誘導短絡領域
（ｎ+ ）４への流入の様子が示されている。
【００５０】図５は図４における静電誘導ダイオードが
オン状態からオフ状態に移向する逆回復時においてＩF
＝０となる時のアノード側近傍のキャリアの動きを模式
的に示す図である。即ち、高抵抗（ｉ）層５内に広がる
空乏層幅ＷA 内の正孔(hole)及びＷA の端から拡散距離
Ｌp 内の正孔はｐ+ 領域に吸収される。
オン状態からオフ状態に移向する逆回復時においてＩF
＝０となる時のアノード側近傍のキャリアの動きを模式
的に示す図である。即ち、高抵抗（ｉ）層５内に広がる
空乏層幅ＷA 内の正孔(hole)及びＷA の端から拡散距離
Ｌp 内の正孔はｐ+ 領域に吸収される。
【００５１】一方、電子の取り込み領域内及びこの端か
ら電子の拡散距離Ｌn 内の電子は、ｎ+ 静電誘導短絡領
域４内に吸収される。電子の取り込み領域とはｎ
+ （４）ｉ（５）ｐ+ （３）間の拡散電位によって広が
る空乏層の厚さに等しく、ｉ層（５）と一部ｐ+ 層
（３）内に広がっている。この電子の取り込み領域内の
電子が主として静電誘導短絡領域４に吸収される。従っ
て、逆回復時には、ＷA はなるべく広い範囲に及んで正
孔を吸収する構造がよく、また電子の取り込み領域の幅
もなるべく広範囲に及ぶ方がよい。
ら電子の拡散距離Ｌn 内の電子は、ｎ+ 静電誘導短絡領
域４内に吸収される。電子の取り込み領域とはｎ
+ （４）ｉ（５）ｐ+ （３）間の拡散電位によって広が
る空乏層の厚さに等しく、ｉ層（５）と一部ｐ+ 層
（３）内に広がっている。この電子の取り込み領域内の
電子が主として静電誘導短絡領域４に吸収される。従っ
て、逆回復時には、ＷA はなるべく広い範囲に及んで正
孔を吸収する構造がよく、また電子の取り込み領域の幅
もなるべく広範囲に及ぶ方がよい。
【００５２】従って、アノード領域の近傍Ｗp ＋ＷA の
範囲のライフタイムτp ，τA を広く設定することが望
ましい。また、ｉ層のより深い領域のライフタイムは短
く設定することが望ましい。
範囲のライフタイムτp ，τA を広く設定することが望
ましい。また、ｉ層のより深い領域のライフタイムは短
く設定することが望ましい。
【００５３】更に、電子の取り込み領域の幅をより広く
設定する構造例が図６である。
設定する構造例が図６である。
【００５４】即ち、図６は図５の構造に比べてｎ+ 静電
誘導短絡領域４を広い領域に形成している点に特徴を有
する。ｎ+ 領域４とｐ+ アノード領域３は電気的に短絡
されることから、ｎ+ 領域４とｐ+ アノード領域３との
間に逆バイアス電圧等が印加されることはない。従っ
て、ｎ+ 領域４がｐ+ 領域３内に充分な重なり領域をも
って形成されたとしても、ｐ+ 領域３，ｎ+ 領域４間の
逆方向リーク電流等が特性に悪影響を及ぼすことはな
い。何故ならば、短絡モードで動作しているからであ
る。従って、ｐ+ 領域に印加される逆電圧によってなる
べく広範囲のＷA 内の正孔を取り込み、かつｎ+ 静電誘
導短絡領域４を広く形成して電子の取り込み領域の幅を
図５に比べて広く形成したものが図６の構造ということ
になる。明らかに電子の取り込み量が多くなることか
ら、逆回復電荷量も小さくなる。図６中の（ｃ）が図６
に対応し、（ｂ）は図５の場合、（ａ）は従来のｐｉｎ
ダイオードに対応することを模式的に示している。
誘導短絡領域４を広い領域に形成している点に特徴を有
する。ｎ+ 領域４とｐ+ アノード領域３は電気的に短絡
されることから、ｎ+ 領域４とｐ+ アノード領域３との
間に逆バイアス電圧等が印加されることはない。従っ
て、ｎ+ 領域４がｐ+ 領域３内に充分な重なり領域をも
って形成されたとしても、ｐ+ 領域３，ｎ+ 領域４間の
逆方向リーク電流等が特性に悪影響を及ぼすことはな
い。何故ならば、短絡モードで動作しているからであ
る。従って、ｐ+ 領域に印加される逆電圧によってなる
べく広範囲のＷA 内の正孔を取り込み、かつｎ+ 静電誘
導短絡領域４を広く形成して電子の取り込み領域の幅を
図５に比べて広く形成したものが図６の構造ということ
になる。明らかに電子の取り込み量が多くなることか
ら、逆回復電荷量も小さくなる。図６中の（ｃ）が図６
に対応し、（ｂ）は図５の場合、（ａ）は従来のｐｉｎ
ダイオードに対応することを模式的に示している。
【００５５】このような拡張された静電誘導効果をアノ
ード側のみならずカソード側にも実現することができる
ことはもちろんである。更に高耐圧化のための工夫のた
めに、電界緩和層を設定することもできる。また図１乃
至図３に示したようにライフタイム分布を組み合わせる
ことによって、静電誘導効果を高め、かつ高耐圧化に向
き、逆回復特性に優れ高速なダイオードを実現すること
ができる。
ード側のみならずカソード側にも実現することができる
ことはもちろんである。更に高耐圧化のための工夫のた
めに、電界緩和層を設定することもできる。また図１乃
至図３に示したようにライフタイム分布を組み合わせる
ことによって、静電誘導効果を高め、かつ高耐圧化に向
き、逆回復特性に優れ高速なダイオードを実現すること
ができる。
【００５６】以下、図面を参照して本発明の実施例を説
明する。
明する。
【００５７】
【実施例】（実施例１）図７は本発明の第１の実施例と
してのプレーナ構造を有する静電誘導ダイオードの模式
的断面構造図を示す。図７においてアノード領域，カソ
ード領域はいずれも表面ゲート構造を有している。ｐ+
アノード領域３からの注入正孔は主としてカソード側の
静電誘導短絡領域（ｐ+ ）７に吸収され、一方ｎ+ カソ
ード領域６からの注入電子は主としてアノード側の静電
誘導短絡領域（ｎ+ ）４に吸収される。ｎ+ 短絡領域４
はｐ+ アノード領域３で挟まれ、かつｐ+ （３）ｉ
（５）間に広がる空乏層によって取り囲まれていて、ｎ
+ 領域（４）の前面には電子に対する静電誘導効果で動
作するポテンシャル障壁が形成されている。同様にｐ+
短絡領域７はｎ+ カソード領域６で挟まれ、かつｎ
+ （６）ｉ（５）間に広がる空乏層によって取り囲まれ
ていて、ｐ+ 領域（７）の前面には正孔に対する静電誘
導効果で動作するポテンシャル障壁が形成されている。
してのプレーナ構造を有する静電誘導ダイオードの模式
的断面構造図を示す。図７においてアノード領域，カソ
ード領域はいずれも表面ゲート構造を有している。ｐ+
アノード領域３からの注入正孔は主としてカソード側の
静電誘導短絡領域（ｐ+ ）７に吸収され、一方ｎ+ カソ
ード領域６からの注入電子は主としてアノード側の静電
誘導短絡領域（ｎ+ ）４に吸収される。ｎ+ 短絡領域４
はｐ+ アノード領域３で挟まれ、かつｐ+ （３）ｉ
（５）間に広がる空乏層によって取り囲まれていて、ｎ
+ 領域（４）の前面には電子に対する静電誘導効果で動
作するポテンシャル障壁が形成されている。同様にｐ+
短絡領域７はｎ+ カソード領域６で挟まれ、かつｎ
+ （６）ｉ（５）間に広がる空乏層によって取り囲まれ
ていて、ｐ+ 領域（７）の前面には正孔に対する静電誘
導効果で動作するポテンシャル障壁が形成されている。
【００５８】上記の静電誘導効果で動作するポテンシャ
ル障壁の高さは、特に高耐圧，高電界で動作する静電誘
導ダイオードの場合、充分に高く設定することが望まし
い。そのために、ｐ+ アノード領域３及びｎ+ カソード
領域６を比較的深く形成する、ｎ+ 短絡層４の前面のｉ
層にｐ- 層を形成する拡散もしくはイオン注入を行な
う、ｐ+ 短絡層７の前面のｉ層にｎ- 層を形成する拡散
もしくはイオン注入を行なう等の工夫を行なってもよ
い。
ル障壁の高さは、特に高耐圧，高電界で動作する静電誘
導ダイオードの場合、充分に高く設定することが望まし
い。そのために、ｐ+ アノード領域３及びｎ+ カソード
領域６を比較的深く形成する、ｎ+ 短絡層４の前面のｉ
層にｐ- 層を形成する拡散もしくはイオン注入を行な
う、ｐ+ 短絡層７の前面のｉ層にｎ- 層を形成する拡散
もしくはイオン注入を行なう等の工夫を行なってもよ
い。
【００５９】図７においては、ｐ+ アノート領域３に対
向する位置にｐ+ 短絡層７を設定し、ｎ+ カソード領域
６に対向する位置にｎ+ 短絡層４を設定してオン状態に
おける電子電流，正孔電流の流れの均一化を図っている
が、ｉ層が厚い場合には、必ずしも正確に対向している
必要はない。
向する位置にｐ+ 短絡層７を設定し、ｎ+ カソード領域
６に対向する位置にｎ+ 短絡層４を設定してオン状態に
おける電子電流，正孔電流の流れの均一化を図っている
が、ｉ層が厚い場合には、必ずしも正確に対向している
必要はない。
【００６０】図７に示した本発明の第１の実施例の特徴
は上記の構造上の特徴に加えて、高抵抗層（ｉ）（５）
内にアノード・カソード間の縦方向においてライフタイ
ム分布を設定した点である。即ち、図１に原理的に例示
した〜のライフタイム分布を例えば図７において設
定することができる。アノード領域近傍，カソード領域
近傍のライフタイムτA ，τK は長く設定し、高抵抗層
（ｉ）（５）内のライフタイム分布を相対的にライフタ
イムが短くなるように設定することによって、アノード
領域，カソード領域近傍の静電誘導効果を高めることが
でき、かつ高抵抗層（ｉ）（５）内の残留キャリアは短
く設定されたライフタイムによって比較的短時間に消滅
させることができる。これによって逆回復電荷量が小さ
く、逆回復時間の短いダイオードが実現でき、しかも高
耐圧化も容易となる。
は上記の構造上の特徴に加えて、高抵抗層（ｉ）（５）
内にアノード・カソード間の縦方向においてライフタイ
ム分布を設定した点である。即ち、図１に原理的に例示
した〜のライフタイム分布を例えば図７において設
定することができる。アノード領域近傍，カソード領域
近傍のライフタイムτA ，τK は長く設定し、高抵抗層
（ｉ）（５）内のライフタイム分布を相対的にライフタ
イムが短くなるように設定することによって、アノード
領域，カソード領域近傍の静電誘導効果を高めることが
でき、かつ高抵抗層（ｉ）（５）内の残留キャリアは短
く設定されたライフタイムによって比較的短時間に消滅
させることができる。これによって逆回復電荷量が小さ
く、逆回復時間の短いダイオードが実現でき、しかも高
耐圧化も容易となる。
【００６１】図７において、Ｗp ，Ｗn ，ＷA ，Ｗi ，
ＷK ，ＬA ，ＬK はいずれも図１に対応した寸法であ
る。ＷAO，ＷKOは熱平衡状態におけるアノード側，カソ
ード側の空乏層の広がりに対応している。τA はアノー
ド側ｉ層（５）近傍の正孔，電子のライフタイム分布を
同程度に表わし、Ｗp 内にあっては電子のライフタイム
分布τn に等しいものと考えることができる。同様にτ
K はカソード側ｉ層（５）近傍の正孔，電子のライフタ
イム分布を同程度に表わし、Ｗn 内にあっては正孔のラ
イフタイム分布τp に等しいものと考えることができ
る。
ＷK ，ＬA ，ＬK はいずれも図１に対応した寸法であ
る。ＷAO，ＷKOは熱平衡状態におけるアノード側，カソ
ード側の空乏層の広がりに対応している。τA はアノー
ド側ｉ層（５）近傍の正孔，電子のライフタイム分布を
同程度に表わし、Ｗp 内にあっては電子のライフタイム
分布τn に等しいものと考えることができる。同様にτ
K はカソード側ｉ層（５）近傍の正孔，電子のライフタ
イム分布を同程度に表わし、Ｗn 内にあっては正孔のラ
イフタイム分布τp に等しいものと考えることができ
る。
【００６２】（実施例２）図８は本発明の第２の実施例
としてのプレーナ構造を有する静電誘導ダイオードの模
式的断面構造図を示す。図８の構造的特徴は高抵抗層が
ｉ層の代わりにｎ- 層（８）となされている点である。
その他の領域、即ち、ｐ+ アノード領域３，ｎ+ 短絡層
４，ｎ+ カソード領域６，ｐ+ 短絡層７の形成はいずれ
も図７に示した第１の実施例と同様である。但し、ｎ+
短絡層（４）の前面には、高抵抗層８がｎ- 層として形
成されることから、ｎチャネルの導通チャネルを生じや
すい点を考慮して、ｐ型にドープされていてもよい。例
えばｐ- 層が拡散もしくはイオン注入によって形成され
て、ｎ+ 短絡層（４）の前面に充分に高い静電誘導効果
によって動作しうる電位障壁高さが形成されるとよい。
としてのプレーナ構造を有する静電誘導ダイオードの模
式的断面構造図を示す。図８の構造的特徴は高抵抗層が
ｉ層の代わりにｎ- 層（８）となされている点である。
その他の領域、即ち、ｐ+ アノード領域３，ｎ+ 短絡層
４，ｎ+ カソード領域６，ｐ+ 短絡層７の形成はいずれ
も図７に示した第１の実施例と同様である。但し、ｎ+
短絡層（４）の前面には、高抵抗層８がｎ- 層として形
成されることから、ｎチャネルの導通チャネルを生じや
すい点を考慮して、ｐ型にドープされていてもよい。例
えばｐ- 層が拡散もしくはイオン注入によって形成され
て、ｎ+ 短絡層（４）の前面に充分に高い静電誘導効果
によって動作しうる電位障壁高さが形成されるとよい。
【００６３】図８の構造上高抵抗層（ｎ- ）（８）内に
はアノード・カソード間において縦方向にライフタイム
分布が設定されている。この場合、高抵抗層がｎ- 層
（８）であることから、図２の原理図に示すような
τA ，τK のライフタイム分布を形成することができ
る。即ち、図２に示したライフタイム分布と同様に例え
ば〜のライフタイム分布を図８の構造において形成
することができる。図８において、Ｗp ，Ｗn ，ＷA ，
Ｗi ，ＷK ，ＬA ，ＬK はいずれも図２に対応した寸法
である。図２と同様に、ＷA ＞ＷK であって、，，
，のライフタイム分布では、Ｗi 内にライフタイム
の最小値τO が存在することが残留キャリアを短時間に
消滅させるには望ましい。ＷAO，ＷKOは熱平衡状態にお
けるｎ- 層内に広がるアノード側空乏層幅と、カソード
側空乏層幅である。
はアノード・カソード間において縦方向にライフタイム
分布が設定されている。この場合、高抵抗層がｎ- 層
（８）であることから、図２の原理図に示すような
τA ，τK のライフタイム分布を形成することができ
る。即ち、図２に示したライフタイム分布と同様に例え
ば〜のライフタイム分布を図８の構造において形成
することができる。図８において、Ｗp ，Ｗn ，ＷA ，
Ｗi ，ＷK ，ＬA ，ＬK はいずれも図２に対応した寸法
である。図２と同様に、ＷA ＞ＷK であって、，，
，のライフタイム分布では、Ｗi 内にライフタイム
の最小値τO が存在することが残留キャリアを短時間に
消滅させるには望ましい。ＷAO，ＷKOは熱平衡状態にお
けるｎ- 層内に広がるアノード側空乏層幅と、カソード
側空乏層幅である。
【００６４】図８においては図７の例と相違して、τA
はアノード側ｎ- 層８近傍の主として正孔のライフタイ
ム分布を示し、Ｗp 内にあっては、ｎ+ 短絡層４に吸収
されるべき電子のライフタイム分布を表わす。一方、τ
K は主としてカソード側ｎ-層近傍における電子及び正
孔のライフタイム分布を同程度に表わし、Ｗn 層内にあ
っては、ｐ+ 短絡層７に吸収されるべき正孔のライフタ
イム分布を表わしている。
はアノード側ｎ- 層８近傍の主として正孔のライフタイ
ム分布を示し、Ｗp 内にあっては、ｎ+ 短絡層４に吸収
されるべき電子のライフタイム分布を表わす。一方、τ
K は主としてカソード側ｎ-層近傍における電子及び正
孔のライフタイム分布を同程度に表わし、Ｗn 層内にあ
っては、ｐ+ 短絡層７に吸収されるべき正孔のライフタ
イム分布を表わしている。
【００６５】（実施例３）図９は本発明の第３の実施例
としてのプレーナ構造を有する静電誘導ダイオードの模
式的断面構造図を示す。図９の構造的特徴は高抵抗層が
ｉ層の代わりにｐ- 層（９）となされている点である。
ｐ+ アノード領域３，ｎ+ 短絡層４，ｎ+カソード領域
６，ｐ+ 短絡層７は図７，図８の実施例１，２とほぼ同
様に形成する。但し、高抵抗層９がｐ- 層となされてい
ることから、ｐ+ 短絡層７の前面にはｐチャネルが生じ
やすいため、ｐ+ 短絡層の前面に一部ｎ型にドープする
ための拡散，イオン注入等の技術を用いてもよい。これ
によって、ｐ+ 短絡層７の前面には充分な高さの静電誘
導ポテンシャル障壁が形成できる。図９において、
ＷA ，ＷK ，ＷAO，ＷKO，Ｗp ，Ｗn ，ＬA ，ＬK 等の
寸法はいずれも図３に対応した寸法である。
としてのプレーナ構造を有する静電誘導ダイオードの模
式的断面構造図を示す。図９の構造的特徴は高抵抗層が
ｉ層の代わりにｐ- 層（９）となされている点である。
ｐ+ アノード領域３，ｎ+ 短絡層４，ｎ+カソード領域
６，ｐ+ 短絡層７は図７，図８の実施例１，２とほぼ同
様に形成する。但し、高抵抗層９がｐ- 層となされてい
ることから、ｐ+ 短絡層７の前面にはｐチャネルが生じ
やすいため、ｐ+ 短絡層の前面に一部ｎ型にドープする
ための拡散，イオン注入等の技術を用いてもよい。これ
によって、ｐ+ 短絡層７の前面には充分な高さの静電誘
導ポテンシャル障壁が形成できる。図９において、
ＷA ，ＷK ，ＷAO，ＷKO，Ｗp ，Ｗn ，ＬA ，ＬK 等の
寸法はいずれも図３に対応した寸法である。
【００６６】高抵抗層９がｐ- 層であることから、逆回
復時の最大空乏層幅ＷA ，ＷK を比較すると、図７，図
８の実施例１，２とは異なり、ＷA ＜ＷK となる傾向が
ある。従って、アノード・カソード間のライフタイム分
布に関しては、最小のライフタイムがＷi の幅の中に存
在することが望ましい。何故ならば、オン状態からオフ
状態へ移向する動作において残留キャリアが最も多く存
在する領域がＷi の幅の中にあるからである。
復時の最大空乏層幅ＷA ，ＷK を比較すると、図７，図
８の実施例１，２とは異なり、ＷA ＜ＷK となる傾向が
ある。従って、アノード・カソード間のライフタイム分
布に関しては、最小のライフタイムがＷi の幅の中に存
在することが望ましい。何故ならば、オン状態からオフ
状態へ移向する動作において残留キャリアが最も多く存
在する領域がＷi の幅の中にあるからである。
【００６７】図９の実施例３においては、アノード・カ
ソード間のライフタイム分布を例えば図３に示した〜
の８種類の如く設定することができる。
ソード間のライフタイム分布を例えば図３に示した〜
の８種類の如く設定することができる。
【００６８】図９においては、前の図７，８の実施例
１，２とは相違して、τA はアノード側ｐ- 層近傍にお
ける電子及び正孔のライフタイム分布を同程度に表わ
し、Ｗp内においては静電誘導短絡領域（ｎ+ ）４に吸
収されるべき電子のライフタイム分布を表わしている。
τK は主としてカソード側ｐ- 層近傍における電子のラ
イフタイム分布、Ｗn 領域内においては静電誘導短絡領
域（ｐ）に吸収されるべき正孔のライフタイム分布を表
わしている。
１，２とは相違して、τA はアノード側ｐ- 層近傍にお
ける電子及び正孔のライフタイム分布を同程度に表わ
し、Ｗp内においては静電誘導短絡領域（ｎ+ ）４に吸
収されるべき電子のライフタイム分布を表わしている。
τK は主としてカソード側ｐ- 層近傍における電子のラ
イフタイム分布、Ｗn 領域内においては静電誘導短絡領
域（ｐ）に吸収されるべき正孔のライフタイム分布を表
わしている。
【００６９】（実施例４）図１０は本発明の第４の実施
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図を示す。図１０は（ｐ+ ，ｎ+ ，
ｐ- ）ｉ（ｎ+ ，ｐ+，ｎ- ）ダイオード構造と考える
ことができ、Ｗp の幅内にはｐ- 層１２中に形成された
ｐ+ アノード領域３，ｎ+ 短絡層４を有し、Ｗn の幅内
にはｎ- 層１３中に形成されたｎ+ カソード領域６，ｎ
+ 短絡層７を有している。これらのｐ-層１２，ｎ- 層
１３をそれぞれ実質的なアノード層，カソード層と考え
ることができる。これらの両層（１２，１３）に挟まれ
たｉ層（５）中に逆回復時に広がる最大空乏層幅を
ＷA ，ＷK とすると、図１０の例ではＷA ≒ＷK であ
る。ｉ層（５）の中心点（０）からアノード側ｐ- 層１
２までの寸法をＬA ，カソード側ｎ- 層１３までの寸法
をＬK とする。Ｗp ，Ｗn 内のｐ- 層１２及びｎ- 層１
３は点線で示される如く、熱平衡状態においてそれぞれ
ＷAO，ＷKOの空乏層幅をもって実質的に空乏化されてい
る。従って、ｎ+ 短絡層４の前面にはｐ+ アノード領域
３で挟まれた充分な高さの静電誘導ポテンシャル障壁が
形成されている。同様に、ｐ+ 短絡層７の前面にはｎ+
カソード領域６で挟まれた充分な高さの静電誘導ポテン
シャル障壁が形成されている。
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図を示す。図１０は（ｐ+ ，ｎ+ ，
ｐ- ）ｉ（ｎ+ ，ｐ+，ｎ- ）ダイオード構造と考える
ことができ、Ｗp の幅内にはｐ- 層１２中に形成された
ｐ+ アノード領域３，ｎ+ 短絡層４を有し、Ｗn の幅内
にはｎ- 層１３中に形成されたｎ+ カソード領域６，ｎ
+ 短絡層７を有している。これらのｐ-層１２，ｎ- 層
１３をそれぞれ実質的なアノード層，カソード層と考え
ることができる。これらの両層（１２，１３）に挟まれ
たｉ層（５）中に逆回復時に広がる最大空乏層幅を
ＷA ，ＷK とすると、図１０の例ではＷA ≒ＷK であ
る。ｉ層（５）の中心点（０）からアノード側ｐ- 層１
２までの寸法をＬA ，カソード側ｎ- 層１３までの寸法
をＬK とする。Ｗp ，Ｗn 内のｐ- 層１２及びｎ- 層１
３は点線で示される如く、熱平衡状態においてそれぞれ
ＷAO，ＷKOの空乏層幅をもって実質的に空乏化されてい
る。従って、ｎ+ 短絡層４の前面にはｐ+ アノード領域
３で挟まれた充分な高さの静電誘導ポテンシャル障壁が
形成されている。同様に、ｐ+ 短絡層７の前面にはｎ+
カソード領域６で挟まれた充分な高さの静電誘導ポテン
シャル障壁が形成されている。
【００７０】ｐ- 層１２及びｎ- 層１３の役割はプレー
ナ構造の静電誘導ダイオードのｐ+アノード領域３とｎ
+ カソード領域６のｉ層５との間の強電界を緩和するこ
とにある。これらのｐ- 層１２及びｎ- 層１３をそれぞ
れｐ+ アノード領域３及びｎ+ カソード領域６の周囲に
配置することによって、逆バイアス時に高抵抗層（ｉ）
（５）内に広がる台形状の強電界がｐ+ アノード領域３
及びｎ+ カソード領域６に侵入することを防止すること
ができる。
ナ構造の静電誘導ダイオードのｐ+アノード領域３とｎ
+ カソード領域６のｉ層５との間の強電界を緩和するこ
とにある。これらのｐ- 層１２及びｎ- 層１３をそれぞ
れｐ+ アノード領域３及びｎ+ カソード領域６の周囲に
配置することによって、逆バイアス時に高抵抗層（ｉ）
（５）内に広がる台形状の強電界がｐ+ アノード領域３
及びｎ+ カソード領域６に侵入することを防止すること
ができる。
【００７１】従って、図１０に示した実施例４の構造
は、図７，８，９に示した実施例１，２，３の構造に比
べて、より高耐圧の静電誘導ダイオードに向いた構造で
ある。
は、図７，８，９に示した実施例１，２，３の構造に比
べて、より高耐圧の静電誘導ダイオードに向いた構造で
ある。
【００７２】静電誘導ダイオードにおいては、短絡層
（４，７）の前面に静電誘導ポテンシャル障壁を有する
が、この電位障壁の高さは、上記の強電界の侵入ととも
に低下し、ｎ+ 短絡層４及びｐ+ 短絡層７からの少数キ
ャリアの不要な注入を引き起こし、逆方向リーク電流の
増加を引き起こすことにもつながる。従って、その意味
でもｎ+ 短絡層４、ｐ+ 短絡層７の前面には充分な高さ
の電位障壁が形成され、逆回復時に広がる空乏層の侵入
に伴なう電界の侵入に対し、ポテンシャル障壁高さの変
動のない構成が重要となる。従って、上記の意味でｐ-
層１２，ｎ- 層１３の役割は重要である。
（４，７）の前面に静電誘導ポテンシャル障壁を有する
が、この電位障壁の高さは、上記の強電界の侵入ととも
に低下し、ｎ+ 短絡層４及びｐ+ 短絡層７からの少数キ
ャリアの不要な注入を引き起こし、逆方向リーク電流の
増加を引き起こすことにもつながる。従って、その意味
でもｎ+ 短絡層４、ｐ+ 短絡層７の前面には充分な高さ
の電位障壁が形成され、逆回復時に広がる空乏層の侵入
に伴なう電界の侵入に対し、ポテンシャル障壁高さの変
動のない構成が重要となる。従って、上記の意味でｐ-
層１２，ｎ- 層１３の役割は重要である。
【００７３】図１０に示した実施例においても図１の原
理図に示した如く、アノード・カソード間にライフタイ
ム分布を設定し、残留キャリアの消滅を図っている。即
ち、図１０において図１と同様に例えば〜の８種類
に例示したようなライフタイム分布を設定することがで
きる。特にＷi の幅の中に最小のライフタイムτO が存
在するように設定することが望ましい。
理図に示した如く、アノード・カソード間にライフタイ
ム分布を設定し、残留キャリアの消滅を図っている。即
ち、図１０において図１と同様に例えば〜の８種類
に例示したようなライフタイム分布を設定することがで
きる。特にＷi の幅の中に最小のライフタイムτO が存
在するように設定することが望ましい。
【００７４】（実施例５）図１１は本発明の第５の実施
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。図１０に示した実施例４と異
なる点は高抵抗層８がｎ- 層として形成されている点で
ある。このため高抵抗層（８）内には実質的にｐ- 層１
２からＷA の最大幅で空乏層が広がっている。尚、ｐ-
層１２，ｎ- 層１３の領域も実質的に空乏化されている
ため、ｐ+ アノード領域３からの空乏層の広がり幅はほ
ぼ、ＷAO＋ＷA ，ｎ+ カソード領域６からの空乏層の広
がり幅はＷKOと考えることができる。従って、明らかに
ＷAO＋ＷA ＞ＷKOであるため、アノード・カソード間の
ライフタイム分布の最小値τO は図１１に示したＷiの
幅の中に存在することが望ましい。アノード側の各領域
（１２，３，４）及びカソード側の各領域（１３，６，
７）の形成においては、図１０に示した実施例４と同様
に形成する。アノード・カソード間のライフタイム分布
は例えば図２の原理図に示した〜の８種類を用いる
ことがきる。
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。図１０に示した実施例４と異
なる点は高抵抗層８がｎ- 層として形成されている点で
ある。このため高抵抗層（８）内には実質的にｐ- 層１
２からＷA の最大幅で空乏層が広がっている。尚、ｐ-
層１２，ｎ- 層１３の領域も実質的に空乏化されている
ため、ｐ+ アノード領域３からの空乏層の広がり幅はほ
ぼ、ＷAO＋ＷA ，ｎ+ カソード領域６からの空乏層の広
がり幅はＷKOと考えることができる。従って、明らかに
ＷAO＋ＷA ＞ＷKOであるため、アノード・カソード間の
ライフタイム分布の最小値τO は図１１に示したＷiの
幅の中に存在することが望ましい。アノード側の各領域
（１２，３，４）及びカソード側の各領域（１３，６，
７）の形成においては、図１０に示した実施例４と同様
に形成する。アノード・カソード間のライフタイム分布
は例えば図２の原理図に示した〜の８種類を用いる
ことがきる。
【００７５】（実施例６）図１２は本発明の第６の実施
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。実施例４，５の構造と同様の
構造を有するが、高抵抗層９がｐ- 層として形成されて
いる点が異なる。アノード・カソード間のライフタイム
分布としては図３に原理図を示したようなライフタイム
分布を例えば用いることができる。最小のライフタイム
τO は図１２において、幅Ｗi の内部に存在することが
望ましい。
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。実施例４，５の構造と同様の
構造を有するが、高抵抗層９がｐ- 層として形成されて
いる点が異なる。アノード・カソード間のライフタイム
分布としては図３に原理図を示したようなライフタイム
分布を例えば用いることができる。最小のライフタイム
τO は図１２において、幅Ｗi の内部に存在することが
望ましい。
【００７６】（実施例７）図１３は本発明の第７の実施
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。図１３は（ｐ+ ，ｐ- ，
ｎ+ ）ｉ（ｎ+ ，ｎ-，ｐ+ ）ダイオード構造を有する
と考えることができ、ｐ- 層１４，ｎ- 層１５は実質的
なアノード領域，カソード領域と考えることができる。
ｐ- 層１４はｐ+ アノード領域３の形状に沿って波形の
形状を有する。同様にｎ- 層１５はｎ+カソード領域６
の形状に沿って波形の形状を有する。電界緩和層として
働くｐ-層１４，ｎ- 層１５がこのような波形形状を有
するため、ｎ+ 静電誘導短絡層４の前面のｐ- チャネル
の長さ（ｐ- 層１４の厚さに相当）及びｐ+ 静電誘導短
絡層７の前面のｎ- チャネルの長さ（ｎ- 層１５の厚さ
に相当）はｐ- 層，ｎ- 層が平坦な形状を有する図１０
乃至図１２に示した実施例４乃至実施例６と比較して、
実質的なチャネル長が短い。従って、実質的なチャネル
の抵抗が低減化される分だけオン状態における抵抗分が
低減化され、順方向電位降下が低くなる。
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。図１３は（ｐ+ ，ｐ- ，
ｎ+ ）ｉ（ｎ+ ，ｎ-，ｐ+ ）ダイオード構造を有する
と考えることができ、ｐ- 層１４，ｎ- 層１５は実質的
なアノード領域，カソード領域と考えることができる。
ｐ- 層１４はｐ+ アノード領域３の形状に沿って波形の
形状を有する。同様にｎ- 層１５はｎ+カソード領域６
の形状に沿って波形の形状を有する。電界緩和層として
働くｐ-層１４，ｎ- 層１５がこのような波形形状を有
するため、ｎ+ 静電誘導短絡層４の前面のｐ- チャネル
の長さ（ｐ- 層１４の厚さに相当）及びｐ+ 静電誘導短
絡層７の前面のｎ- チャネルの長さ（ｎ- 層１５の厚さ
に相当）はｐ- 層，ｎ- 層が平坦な形状を有する図１０
乃至図１２に示した実施例４乃至実施例６と比較して、
実質的なチャネル長が短い。従って、実質的なチャネル
の抵抗が低減化される分だけオン状態における抵抗分が
低減化され、順方向電位降下が低くなる。
【００７７】図１３に示した実施例７においてもアノー
ド・カソード間にライフタイム分布τA ，τK を設定す
ることによって、残留キャリアの消滅を促進させて、逆
回復時の電荷量及び逆回復時間を短縮化することができ
る。例えば、既に示したように、図１のようなライフタ
イム〜を設定することができる。最小のライフタイ
ムτO はＷi の幅の中に設定されることが望ましい。
ド・カソード間にライフタイム分布τA ，τK を設定す
ることによって、残留キャリアの消滅を促進させて、逆
回復時の電荷量及び逆回復時間を短縮化することができ
る。例えば、既に示したように、図１のようなライフタ
イム〜を設定することができる。最小のライフタイ
ムτO はＷi の幅の中に設定されることが望ましい。
【００７８】（実施例８）図１４は本発明の第８の実施
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。（ｐ+ ，ｎ+ ，ｐ- ）ｎ
- （ｎ+ ，ｐ+ ，ｎ-）ダイオードと考えることがで
き、アノード側の各領域（３，４，１４）は図１３と同
様に形成され、カソード側の各領域（６，７，１５）も
図１３と同様に形成されている。逆回復時の最大の空乏
層幅は，ＷA ＋ＷAO＞ＷKOであるから、図１４のＷi の
幅の中に最小のライフタイムτO が存在することが望ま
しい。アノード・カソード間のライフタイム分布τA ，
τK としては例えば図２に示した〜のライフタイム
分布を設定することができる。
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。（ｐ+ ，ｎ+ ，ｐ- ）ｎ
- （ｎ+ ，ｐ+ ，ｎ-）ダイオードと考えることがで
き、アノード側の各領域（３，４，１４）は図１３と同
様に形成され、カソード側の各領域（６，７，１５）も
図１３と同様に形成されている。逆回復時の最大の空乏
層幅は，ＷA ＋ＷAO＞ＷKOであるから、図１４のＷi の
幅の中に最小のライフタイムτO が存在することが望ま
しい。アノード・カソード間のライフタイム分布τA ，
τK としては例えば図２に示した〜のライフタイム
分布を設定することができる。
【００７９】（実施例９）図１５は本発明の第９の実施
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。（ｐ+ ，ｎ+ ，ｐ- ）ｐ
- （ｎ+ ，ｐ+ ，ｎ-）ダイオードと考えることがで
き、アノード側の各領域（３，４，１４）及びカソード
側の各領域（６，７，１５）はそれぞれ図１３，図１４
の実施例７，８と同様に形成されている。逆回復時の最
大の空乏層幅はＷAO＜ＷK ＋ＷKOであることから、図１
５のＷi の幅の中に最小のライフタイムτO が存在する
ことが望ましい。アノード・カソード間のライフタイム
分布としては例えば図３に示した〜のライフタイム
分布を設定することができる。
例としてのプレーナ構造を有する静電誘導ダイオードの
模式的断面構造図である。（ｐ+ ，ｎ+ ，ｐ- ）ｐ
- （ｎ+ ，ｐ+ ，ｎ-）ダイオードと考えることがで
き、アノード側の各領域（３，４，１４）及びカソード
側の各領域（６，７，１５）はそれぞれ図１３，図１４
の実施例７，８と同様に形成されている。逆回復時の最
大の空乏層幅はＷAO＜ＷK ＋ＷKOであることから、図１
５のＷi の幅の中に最小のライフタイムτO が存在する
ことが望ましい。アノード・カソード間のライフタイム
分布としては例えば図３に示した〜のライフタイム
分布を設定することができる。
【００８０】（実施例１０）図１６は本発明の第１０の
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図を示す。図１６の特徴は図６に図
示した拡張された静電誘導短絡領域（１６，１７）をア
ノード側及びカソード側に設定し、それぞれ電子の取込
み領域，正孔の取込み領域を広く設定した点である。こ
のように静電誘導短絡領域（１６，１７）を幅広く形成
することによって、より多くの少数キャリアを主電極側
に吸収することができるため、逆回復時の電荷量を低減
化でき、逆回復時間を短縮化することができる。図１６
に示した実施例１０では電界緩和層として働くｐ- 層１
４及びｎ- 層１５はいずれも波形形状を有しているが、
図１３乃至図１５に示すように平坦な形状として形成し
てもよいことはもちろんである。
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図を示す。図１６の特徴は図６に図
示した拡張された静電誘導短絡領域（１６，１７）をア
ノード側及びカソード側に設定し、それぞれ電子の取込
み領域，正孔の取込み領域を広く設定した点である。こ
のように静電誘導短絡領域（１６，１７）を幅広く形成
することによって、より多くの少数キャリアを主電極側
に吸収することができるため、逆回復時の電荷量を低減
化でき、逆回復時間を短縮化することができる。図１６
に示した実施例１０では電界緩和層として働くｐ- 層１
４及びｎ- 層１５はいずれも波形形状を有しているが、
図１３乃至図１５に示すように平坦な形状として形成し
てもよいことはもちろんである。
【００８１】図１６の実施例１０では、アノード・カソ
ード間のライフタイム分布としては図１に原理図を示し
たような〜のライフタイム分布を例えば用いること
ができる。最大空乏層幅の広がりは、ＷA ＋ＷAO≒ＷK
＋ＷKOであることから、Ｗi内に最小のライフタイムτ
O を有することが望ましい。
ード間のライフタイム分布としては図１に原理図を示し
たような〜のライフタイム分布を例えば用いること
ができる。最大空乏層幅の広がりは、ＷA ＋ＷAO≒ＷK
＋ＷKOであることから、Ｗi内に最小のライフタイムτ
O を有することが望ましい。
【００８２】上記のようなライフタイム分布τA ，τK
を設定することによって、残留キャリアの消滅を促進さ
せて、拡張された静電誘導短絡層（１６，１７）の効果
に対して、更に逆回復時の電荷量及び逆回復時間を短縮
化することができる。
を設定することによって、残留キャリアの消滅を促進さ
せて、拡張された静電誘導短絡層（１６，１７）の効果
に対して、更に逆回復時の電荷量及び逆回復時間を短縮
化することができる。
【００８３】（実施例１１）図１７は本発明の第１１の
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図である。図１６の実施例１０と異
なる点は高抵抗層８をｎ- 層として形成した点である。
逆回復時の最大空乏層幅はＷAO＋ＷA ＞ＷKOであること
から、図１７のＷi の幅の中に最小のライフタイムτO
が存在するようなライフタイム分布をアノード・カソー
ド間に設定することが望ましい。即ち、例えば図２に原
理図を示した〜のライフタイム分布τA ，τK を図
１７の実施例１１においても用いることができる。この
ようなライフタイム分布を設定することによって、拡張
された静電誘導短絡層（１６，１７）の効果とともに逆
回復電荷量及び逆回復時間を短縮化することができる。
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図である。図１６の実施例１０と異
なる点は高抵抗層８をｎ- 層として形成した点である。
逆回復時の最大空乏層幅はＷAO＋ＷA ＞ＷKOであること
から、図１７のＷi の幅の中に最小のライフタイムτO
が存在するようなライフタイム分布をアノード・カソー
ド間に設定することが望ましい。即ち、例えば図２に原
理図を示した〜のライフタイム分布τA ，τK を図
１７の実施例１１においても用いることができる。この
ようなライフタイム分布を設定することによって、拡張
された静電誘導短絡層（１６，１７）の効果とともに逆
回復電荷量及び逆回復時間を短縮化することができる。
【００８４】（実施例１２）図１８は本発明の第１２の
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図である。図１６，図１７の実施例
１０，実施例１１と異なる点は高抵抗層９をｐ- 層とし
て形成した点である。実施例１１と同様に、図１８のＷ
i の幅の中に最小のライフタイムτO が存在するような
ライフタイム分布をアノード・カソード間に設定するこ
とが望ましく、また、図３に原理図を示した〜のラ
イフタイム分布τA ，τK を例えば図１８の実施例１２
においても用いることができる。このようなライフタイ
ム分布の設定と、拡張された静電誘導短絡層（１６，１
７）の効果によって、逆回復電荷量及び逆回復時間を短
縮化することができる。
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図である。図１６，図１７の実施例
１０，実施例１１と異なる点は高抵抗層９をｐ- 層とし
て形成した点である。実施例１１と同様に、図１８のＷ
i の幅の中に最小のライフタイムτO が存在するような
ライフタイム分布をアノード・カソード間に設定するこ
とが望ましく、また、図３に原理図を示した〜のラ
イフタイム分布τA ，τK を例えば図１８の実施例１２
においても用いることができる。このようなライフタイ
ム分布の設定と、拡張された静電誘導短絡層（１６，１
７）の効果によって、逆回復電荷量及び逆回復時間を短
縮化することができる。
【００８５】（実施例１３，１４，１５）図１９，図２
０及び図２１はそれぞれ本発明の第１３，第１４及び第
１５の実施例としてのプレーナ構造を有する静電誘導ダ
イオードの模式的断面構造図である。図１９乃至図２１
の構造上の差は高抵抗層をそれぞれｉ層５，ｎ- 層８，
ｐ- 層９として形成している点である。アノード側の形
状，カソード側の形状はいずれも共通である。即ち、ア
ノード領域ｐ（１）は中程度の不純物密度として形成す
る。これはｐ（１）ｉ（５）接合における拡散電位をあ
まり高く設定しないためである。この拡散電位を高く設
定すると順方向電圧降下が増大して結果的に望ましくな
いからである。一方、カソード側は、ｎ- 電界緩和層１
３中にｎ+ カソード領域６及びｐ+ 層からなる拡張され
た静電誘導短絡領域１７を有している。ｎ- 電界緩和層
１３中はほぼ実質的に空乏化されていて、ｐ+ 短絡層１
７の前面には充分な高さの静電誘導ポテンシャル障壁が
形成されている。
０及び図２１はそれぞれ本発明の第１３，第１４及び第
１５の実施例としてのプレーナ構造を有する静電誘導ダ
イオードの模式的断面構造図である。図１９乃至図２１
の構造上の差は高抵抗層をそれぞれｉ層５，ｎ- 層８，
ｐ- 層９として形成している点である。アノード側の形
状，カソード側の形状はいずれも共通である。即ち、ア
ノード領域ｐ（１）は中程度の不純物密度として形成す
る。これはｐ（１）ｉ（５）接合における拡散電位をあ
まり高く設定しないためである。この拡散電位を高く設
定すると順方向電圧降下が増大して結果的に望ましくな
いからである。一方、カソード側は、ｎ- 電界緩和層１
３中にｎ+ カソード領域６及びｐ+ 層からなる拡張され
た静電誘導短絡領域１７を有している。ｎ- 電界緩和層
１３中はほぼ実質的に空乏化されていて、ｐ+ 短絡層１
７の前面には充分な高さの静電誘導ポテンシャル障壁が
形成されている。
【００８６】図１９乃至図２１の実施例１３乃至実施例
１５の構造例においても、アノード・カソード間にライ
フタイム分布τA ，τK を設定し、残留キャリアの消滅
を促進している。このようなライフタイム分布の例とし
ては図１乃至図３に示した〜のライフタイム分布τ
A ，τK を用いることができる。図１９の例ではＷA≒
ＷK ，図２０の例ではＷA ＞ＷKO，図２１の例ではＷAO
＜ＷK であるが、いずれの例においてでもそれぞれのＷ
i の幅の中に最小のライフタイムτO が存在することが
望ましい。
１５の構造例においても、アノード・カソード間にライ
フタイム分布τA ，τK を設定し、残留キャリアの消滅
を促進している。このようなライフタイム分布の例とし
ては図１乃至図３に示した〜のライフタイム分布τ
A ，τK を用いることができる。図１９の例ではＷA≒
ＷK ，図２０の例ではＷA ＞ＷKO，図２１の例ではＷAO
＜ＷK であるが、いずれの例においてでもそれぞれのＷ
i の幅の中に最小のライフタイムτO が存在することが
望ましい。
【００８７】図１９乃至図２１に示した実施例１３乃至
実施例１５は構造が比較的簡単であることから製造が容
易である。
実施例１５は構造が比較的簡単であることから製造が容
易である。
【００８８】一般にｐｉｎダイオードでは逆回復時の逆
方向電界によって生ずる空乏層幅の広がる速度を考えた
場合、アノード近傍の空乏層の広がる速度ｄＷA ／ｄｔ
に比較して、カソード近傍の空乏層の広がる速度ｄＷK
／ｄｔの方が速い。これはｉ層内からアノード領域に正
孔を吸収する速度とカソード領域に電子を吸収する速度
の差であり、物理的には電子及び正孔の移動度の差に起
因している。従って、比較的構造が簡単なダイオードの
場合には、アノード側よりはむしろ、カソード側に静電
誘導短絡構造を積極的に導入するとともに、カソード側
から比較的深い空乏層幅ＷK が広がりやすい構造が望ま
しい。即ち、図１９もしくは図２１に示す実施例１３も
しくは１５に相当する形状が望ましいことになる。この
ようなカソード側にのみ静電誘導短絡構造を設定するダ
イオードの場合には、カソード領域は前述の如く比較的
中低濃度で、しかも浅く形成することが望ましいが、電
界の侵入に対してパンチスルー防止のため所定の厚さと
所定の不純物密度を設定する必要がある。このような意
味からも図２１の実施例１５の構造はアノード側ｐｐ -
接合におけるオン電圧の上昇を抑制しつつ、逆回復時に
広がる空乏層をＷK＞ＷAOとしてカソード側に多く広げ
る構造となっている。
方向電界によって生ずる空乏層幅の広がる速度を考えた
場合、アノード近傍の空乏層の広がる速度ｄＷA ／ｄｔ
に比較して、カソード近傍の空乏層の広がる速度ｄＷK
／ｄｔの方が速い。これはｉ層内からアノード領域に正
孔を吸収する速度とカソード領域に電子を吸収する速度
の差であり、物理的には電子及び正孔の移動度の差に起
因している。従って、比較的構造が簡単なダイオードの
場合には、アノード側よりはむしろ、カソード側に静電
誘導短絡構造を積極的に導入するとともに、カソード側
から比較的深い空乏層幅ＷK が広がりやすい構造が望ま
しい。即ち、図１９もしくは図２１に示す実施例１３も
しくは１５に相当する形状が望ましいことになる。この
ようなカソード側にのみ静電誘導短絡構造を設定するダ
イオードの場合には、カソード領域は前述の如く比較的
中低濃度で、しかも浅く形成することが望ましいが、電
界の侵入に対してパンチスルー防止のため所定の厚さと
所定の不純物密度を設定する必要がある。このような意
味からも図２１の実施例１５の構造はアノード側ｐｐ -
接合におけるオン電圧の上昇を抑制しつつ、逆回復時に
広がる空乏層をＷK＞ＷAOとしてカソード側に多く広げ
る構造となっている。
【００８９】（実施例１６）図２２は本発明の第１６の
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図である。高抵抗層５をｉ層として
形成し、アノード側、カソード側に平坦な電界緩和層
（ｐ，ｐ- ）（１２）及び（ｎ，ｎ- ）（１３）を設
け、更に、これらの電界緩和層の中に拡張された静電誘
導短絡層（１６，１７）を有するアノード領域３，及び
カソード領域６がそれぞれ形成されている。上記構造に
おいてｉ層の代わりにｎ- 層，ｐ- 層を用いてもよいこ
とはもちろんである。
実施例としてのプレーナ構造を有する静電誘導ダイオー
ドの模式的断面構造図である。高抵抗層５をｉ層として
形成し、アノード側、カソード側に平坦な電界緩和層
（ｐ，ｐ- ）（１２）及び（ｎ，ｎ- ）（１３）を設
け、更に、これらの電界緩和層の中に拡張された静電誘
導短絡層（１６，１７）を有するアノード領域３，及び
カソード領域６がそれぞれ形成されている。上記構造に
おいてｉ層の代わりにｎ- 層，ｐ- 層を用いてもよいこ
とはもちろんである。
【００９０】図２２に示した実施例１６においてもアノ
ード・カソード間において例えば図１に原理図を示した
ような〜のライフタイム分布τA ，τK を設定する
ことによって残留キャリアの消滅を促進し、逆回復時の
電荷量及び逆回復時間を短縮化することができる。更に
また、図２２の構造例では、アノード側，カソード側の
両方に拡張された静電誘導短絡層（１６，１７）を設定
したことにより，主電極への少数キャリアの吸収の効果
が高い。
ード・カソード間において例えば図１に原理図を示した
ような〜のライフタイム分布τA ，τK を設定する
ことによって残留キャリアの消滅を促進し、逆回復時の
電荷量及び逆回復時間を短縮化することができる。更に
また、図２２の構造例では、アノード側，カソード側の
両方に拡張された静電誘導短絡層（１６，１７）を設定
したことにより，主電極への少数キャリアの吸収の効果
が高い。
【００９１】本発明の構成は上記実施例１乃至実施例１
６に限られるものではなく、様々な構造上の拡張，変更
が可能である。またタイフタイム分布についても図１乃
至図３に示した〜の分布に限られることはなく、様
々な分布を考えることができる。このようなライフタイ
ム分布の実現方法としては、例えば多段に照射量，ドー
ズ量を変えて、プロトン照射を行なう方法、或いは、複
数のライフタイム制御の方法を組み合わせる方法，或い
はライフタイム分布を最小としたい領域において結晶を
はり合わせてライフタイム制御と組み合わせて形成する
方法等の方法がある。
６に限られるものではなく、様々な構造上の拡張，変更
が可能である。またタイフタイム分布についても図１乃
至図３に示した〜の分布に限られることはなく、様
々な分布を考えることができる。このようなライフタイ
ム分布の実現方法としては、例えば多段に照射量，ドー
ズ量を変えて、プロトン照射を行なう方法、或いは、複
数のライフタイム制御の方法を組み合わせる方法，或い
はライフタイム分布を最小としたい領域において結晶を
はり合わせてライフタイム制御と組み合わせて形成する
方法等の方法がある。
【００９２】上記のアノード領域３，カソード領域６，
ｎ+ 短絡層４，ｐ+ 短絡層７の形成ピッチはキャリアの
拡散長Ｌn ，Ｌp の寸法以下であることが望ましく、微
細な寸法として例えば〜１μｍ程度にすれば、更に特性
は良好となる。高抵抗層（ｉ，ｐ- ，ｎ- ）の厚さは所
望の耐圧と動作電圧を考慮して決定される。電界緩和層
（１２，１３，１４，１５）の厚さも耐圧と動作電圧，
電界により決定される。
ｎ+ 短絡層４，ｐ+ 短絡層７の形成ピッチはキャリアの
拡散長Ｌn ，Ｌp の寸法以下であることが望ましく、微
細な寸法として例えば〜１μｍ程度にすれば、更に特性
は良好となる。高抵抗層（ｉ，ｐ- ，ｎ- ）の厚さは所
望の耐圧と動作電圧を考慮して決定される。電界緩和層
（１２，１３，１４，１５）の厚さも耐圧と動作電圧，
電界により決定される。
【００９３】本発明の実施例１〜１６の構造はいずれも
微細に形成すればするほど、オン状態において電流を均
一に流すことができ大電流化の容易な構造である。特に
平坦な電界緩和層（１２，１３）を設ける構造では比較
的電流は均一である。
微細に形成すればするほど、オン状態において電流を均
一に流すことができ大電流化の容易な構造である。特に
平坦な電界緩和層（１２，１３）を設ける構造では比較
的電流は均一である。
【００９４】
【発明の効果】本発明によりプレーナ構造を有する静電
誘導ダイオードにおいてはプレーナ形状を有することか
ら構造が比較的簡単で製造し易い。
誘導ダイオードにおいてはプレーナ形状を有することか
ら構造が比較的簡単で製造し易い。
【００９５】また、アノード側，カソード側に静電誘導
短絡領域を設定して少数キャリアを主電極に吸収するた
め、逆回復電荷量，逆回復時間を短縮できる。
短絡領域を設定して少数キャリアを主電極に吸収するた
め、逆回復電荷量，逆回復時間を短縮できる。
【００９６】また、アノード側，カソード側に電界緩和
層を設けたことによって高電界の侵入を防止し、高耐圧
化に向いたダイオードが実現できる。
層を設けたことによって高電界の侵入を防止し、高耐圧
化に向いたダイオードが実現できる。
【００９７】更にまた、本発明によるプレーナ構造を有
する静電誘導ダイオードにおいては、アノード側近傍，
カソード側近傍は比較的ライフタイムを長く設定して静
電誘導効果が有効に働きやすい構成とし、アノード側，
カソード側から深い位置はライフタイムを比較的短く設
定して残留キャリアの消滅を促進する構成を採用してい
ることから、静電誘導短絡の効果に加えて、逆回復電荷
量が少なく、逆回復時間の短い高耐圧ダイオードを実現
することができる。
する静電誘導ダイオードにおいては、アノード側近傍，
カソード側近傍は比較的ライフタイムを長く設定して静
電誘導効果が有効に働きやすい構成とし、アノード側，
カソード側から深い位置はライフタイムを比較的短く設
定して残留キャリアの消滅を促進する構成を採用してい
ることから、静電誘導短絡の効果に加えて、逆回復電荷
量が少なく、逆回復時間の短い高耐圧ダイオードを実現
することができる。
【００９８】更にまた、拡張された静電誘導短絡構造に
よって上記効果を更に高めることができる。
よって上記効果を更に高めることができる。
【図１】本発明によるプレーナ構造を有する静電誘導ダ
イオードとして（ｐ+ ，ｐ，ｐ - ）ｉ（ｎ+ ，ｎ，
ｎ- ）ダイオードにおけるライフタイム分布τA ，τK
を説明する原理図
イオードとして（ｐ+ ，ｐ，ｐ - ）ｉ（ｎ+ ，ｎ，
ｎ- ）ダイオードにおけるライフタイム分布τA ，τK
を説明する原理図
【図２】本発明によるプレーナ構造を有する静電誘導ダ
イオードとして（ｐ+ ，ｐ，ｐ- ）ｎ- （ｎ+ ，ｎ，ｎ
- ）ダイオードにおけるライフタイム分布τA ，τK を
説明する原理図
イオードとして（ｐ+ ，ｐ，ｐ- ）ｎ- （ｎ+ ，ｎ，ｎ
- ）ダイオードにおけるライフタイム分布τA ，τK を
説明する原理図
【図３】本発明によるプレーナ構造を有する静電誘導ダ
イオードとして（ｐ+ ，ｐ，ｐ- ）ｐ- （ｎ+ ，ｎ，ｎ
- ）ダイオードにおけるライフタイム分布τA ，τK を
説明する原理図
イオードとして（ｐ+ ，ｐ，ｐ- ）ｐ- （ｎ+ ，ｎ，ｎ
- ）ダイオードにおけるライフタイム分布τA ，τK を
説明する原理図
【図４】本発明の静電誘導ダイオードの原理的な動作を
説明する図であって、オン状態におけるアノード側近傍
のキャリアの動きを示す図
説明する図であって、オン状態におけるアノード側近傍
のキャリアの動きを示す図
【図５】本発明の静電誘導ダイオードの原理的な動作を
説明する図であって、オン状態からオフ状態に移向する
逆回復時においてＩF ＝０となる時のアノード側近傍の
キャリアの動きを示す図
説明する図であって、オン状態からオフ状態に移向する
逆回復時においてＩF ＝０となる時のアノード側近傍の
キャリアの動きを示す図
【図６】拡張された静電誘導短絡構造の説明図
【図７】本発明の第１の実施例としてのプレーナ構造を
有する静電誘導ダイオードの模式的断面構造図
有する静電誘導ダイオードの模式的断面構造図
【図８】本発明の第２の実施例としてのプレーナ構造を
有する静電誘導ダイオードの模式的断面構造図
有する静電誘導ダイオードの模式的断面構造図
【図９】本発明の第３の実施例としてのプレーナ構造を
有する静電誘導ダイオードの模式的断面構造図
有する静電誘導ダイオードの模式的断面構造図
【図１０】本発明の第４の実施例としてのプレーナ構造
を有する静電誘導ダイオードの模式的断面構造図
を有する静電誘導ダイオードの模式的断面構造図
【図１１】本発明の第５の実施例としてのプレーナ構造
を有する静電誘導ダイオードの模式的断面構造図
を有する静電誘導ダイオードの模式的断面構造図
【図１２】本発明の第６の実施例としてのプレーナ構造
を有する静電誘導ダイオードの模式的断面構造図
を有する静電誘導ダイオードの模式的断面構造図
【図１３】本発明の第７の実施例としてのプレーナ構造
を有する静電誘導ダイオードの模式的断面構造図
を有する静電誘導ダイオードの模式的断面構造図
【図１４】本発明の第８の実施例としてのプレーナ構造
を有する静電誘導ダイオードの模式的断面構造図
を有する静電誘導ダイオードの模式的断面構造図
【図１５】本発明の第９の実施例としてのプレーナ構造
を有する静電誘導ダイオードの模式的断面構造図
を有する静電誘導ダイオードの模式的断面構造図
【図１６】本発明の第１０の実施例としてのプレーナ構
造を有する静電誘導ダイオードの模式的断面構造図
造を有する静電誘導ダイオードの模式的断面構造図
【図１７】本発明の第１１の実施例としてのプレーナ構
造を有する静電誘導ダイオードの模式的断面構造図
造を有する静電誘導ダイオードの模式的断面構造図
【図１８】本発明の第１２の実施例としてのプレーナ構
造を有する静電誘導ダイオードの模式的断面構造図
造を有する静電誘導ダイオードの模式的断面構造図
【図１９】本発明の第１３の実施例としてのプレーナ構
造を有する静電誘導ダイオードの模式的断面構造図
造を有する静電誘導ダイオードの模式的断面構造図
【図２０】本発明の第１４の実施例としてのプレーナ構
造を有する静電誘導ダイオードの模式的断面構造図
造を有する静電誘導ダイオードの模式的断面構造図
【図２１】本発明の第１５の実施例としてのプレーナ構
造を有する静電誘導ダイオードの模式的断面構造図
造を有する静電誘導ダイオードの模式的断面構造図
【図２２】本発明の第１６の実施例としてのプレーナ構
造を有する静電誘導ダイオードの模式的断面構造図
造を有する静電誘導ダイオードの模式的断面構造図
１ アノード領域（ｐ+ ，ｐ，ｐ- ） ２ カソード領域（ｎ+ ，ｎ，ｎ- ） ３ ｐ+ アノード領域 ４ ｎ+ 静電誘導短絡領域 ５ 高抵抗層（ｉ） ６ ｎ+ カソード領域 ７ ｐ+ 静電誘導短絡領域 ８ 高抵抗層（ｎ- ） ９ 高抵抗層（ｐ- ） １０ アノード電極 １１ カソード電極 １２ ｐ- 電界緩和層 １３ ｎ- 電界緩和層 １４ ｐ- 波形電界緩和層 １５ ｎ- 波形電界緩和層 １６ 拡張されたｎ+ 静電誘導短絡領域 １７ 拡張されたｐ+ 静電誘導短絡領域
Claims (11)
- 【請求項１】アノード領域と、カソード領域と、アノー
ド領域とカソード領域に挟まれた高抵抗層領域と、及び
アノード領域，カソード領域にそれぞれ接触するアノー
ド電極，カソード電極を具備するダイオードにおいて、
アノード領域，カソード領域の一方もしくは両方の領域
に静電誘導効果を利用したプレーナ構造を設定し、 前記高抵抗層領域は、その領域内において、少数キャリ
アのライフタイム分布に前記アノード領域から前記カソ
ード領域に向かう前記高抵抗層の厚さ方向において場所
的に変化するライフタイム分布を具備し、ともに、アノ
ード領域及びカソード領域近傍においてライフタイムが
長く、アノード領域及びカソード領域から高抵抗層領域
内の厚さ方向に離隔するに従ってライフタイムが徐々に
短くなり、高抵抗層領域のほぼ中央部付近においてとも
に最小となるライフタイム分布を具備することを特徴と
するプレーナ構造を有する静電誘導ダイオード。 - 【請求項２】アノード領域，カソード領域の一方もしく
は両方の領域に静電誘導効果を利用したプレーナ構造を
設定し、 前記アノード電極及びカソード電極間に印加する逆バイ
アス電圧の印加時においてそれぞれアノード領域及びカ
ソード領域から前記比較的ライフタイムの長い高抵抗層
内に広がる最大空乏層幅をＷA ，ＷK とし、前記高抵抗
層領域の中性領域の厚さをＷi とすると、Ｗi の幅を有
する高抵抗層領域に最小のライフタイムτO が分布する
ことを特徴とする請求項１記載のプレーナ構造を有する
静電誘導ダイオード。 - 【請求項３】前記アノード領域もしくはカソード領域の
少なくとも一方の領域内には該領域の導電型と反対導電
型の静電誘導短絡領域を具備することを特徴とする請求
項２記載のプレーナ構造を有する静電誘導ダイオード。 - 【請求項４】前記アノード領域は、高不純物密度のｐ+
領域とｎ+ 短絡領域を含み、前記ｐ+ 領域から広がる空
乏層によって前記ｎ+ 短絡領域は電気的にシールドされ
るとともに、前記ｎ+ 短絡領域前面の前記ｐ+ 領域で挟
まれたチャネル領域には充分に高い電位障壁が形成され
ることを特徴とする請求項３記載のプレーナ構造を有す
る静電誘導ダイオード。 - 【請求項５】前記カソード領域は高不純物密度のｎ+ 領
域とｐ+ 短絡領域を含み、前記ｎ+領域から広がる空乏
層によって前記ｐ+ 短絡領域は電気的にシールドされる
とともに、前記ｐ+ 短絡領域前面の前記ｎ+ 領域で挟ま
れたチャネル領域には充分に高い電位障壁が形成される
ことを特徴とする請求項３記載のプレーナ構造を有する
静電誘導ダイオード。 - 【請求項６】前記アノード領域は前記高不純物密度のア
ノードｐ+ 領域よりも厚い所定の厚さＷp のｐ- 層中に
形成されることを特徴とする請求項４記載のプレーナ構
造を有する静電誘導ダイオード。 - 【請求項７】前記カソード領域は前記高不純物密度のカ
ソードｎ+ 領域よりも厚い所定の厚さＷn のｎ- 層中に
形成されることを特徴とする請求項４記載のプレーナ構
造を有する静電誘導ダイオード。 - 【請求項８】前記ｐ- 層は前記ｐ+ 層の周囲を囲む波形
形状に形成され、前記ｐ+ 層に印加される電界緩和領域
として働くことを特徴とする請求項６記載のプレーナ構
造を有する静電誘導ダイオード。 - 【請求項９】前記ｎ- 層は前記ｎ+ 層の周囲を囲む波形
形状に形成され、前記ｎ+ 層に印加される電界緩和の領
域として働くことを特徴とする請求項７記載のプレーナ
構造を有する静電誘導ダイオード。 - 【請求項１０】前記ｎ+ 短絡領域は前記ｐ+ アノード領
域と接するか一部分において重複して形成されることを
特徴とする請求項４記載のプレーナ構造を有する静電誘
導ダイオード。 - 【請求項１１】前記ｐ+ 短絡領域は前記ｎ+ カソード領
域と接するか一部分において重複して形成されることを
特徴とする請求項５記載のプレーナ構造を有する静電誘
導ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204434A JP2797046B2 (ja) | 1992-07-08 | 1992-07-08 | プレーナ構造を有する静電誘導ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204434A JP2797046B2 (ja) | 1992-07-08 | 1992-07-08 | プレーナ構造を有する静電誘導ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629558A true JPH0629558A (ja) | 1994-02-04 |
| JP2797046B2 JP2797046B2 (ja) | 1998-09-17 |
Family
ID=16490477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4204434A Expired - Lifetime JP2797046B2 (ja) | 1992-07-08 | 1992-07-08 | プレーナ構造を有する静電誘導ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797046B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0849029A1 (en) * | 1996-12-18 | 1998-06-24 | British Aerospace Public Limited Company | Application of stop-off material, particularly for use in diffusion bonding and superplastic forming |
| EP1026754A4 (en) * | 1998-06-01 | 2000-08-09 | Mitsubishi Electric Corp | DIODE |
| JP2013187399A (ja) * | 2012-03-08 | 2013-09-19 | Toyota Central R&D Labs Inc | ダイオード |
| WO2016129041A1 (ja) * | 2015-02-09 | 2016-08-18 | 三菱電機株式会社 | 半導体装置 |
| JP2016163049A (ja) * | 2015-03-03 | 2016-09-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス |
| WO2017051464A1 (ja) * | 2015-09-25 | 2017-03-30 | 三菱電機株式会社 | 半導体装置 |
| WO2020201361A1 (en) | 2019-04-02 | 2020-10-08 | Abb Power Grids Switzerland Ag | Segmented power diode structure with improved reverse recovery |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108387A (en) * | 1977-02-07 | 1978-09-21 | Gen Electric | Junction semiconductor and method of producing same |
| JPS5538058A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Semiconductor device |
| JPS5568680A (en) * | 1978-11-17 | 1980-05-23 | Fuji Electric Co Ltd | High speed silicon semiconductor element |
| JPS62128532A (ja) * | 1985-11-30 | 1987-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0191475A (ja) * | 1987-10-02 | 1989-04-11 | Toyota Autom Loom Works Ltd | ｐｎ接合ダイオード |
| JPH0266972A (ja) * | 1988-09-01 | 1990-03-07 | Fuji Electric Co Ltd | 半導体装置 |
-
1992
- 1992-07-08 JP JP4204434A patent/JP2797046B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108387A (en) * | 1977-02-07 | 1978-09-21 | Gen Electric | Junction semiconductor and method of producing same |
| JPS5538058A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Semiconductor device |
| JPS5568680A (en) * | 1978-11-17 | 1980-05-23 | Fuji Electric Co Ltd | High speed silicon semiconductor element |
| JPS62128532A (ja) * | 1985-11-30 | 1987-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0191475A (ja) * | 1987-10-02 | 1989-04-11 | Toyota Autom Loom Works Ltd | ｐｎ接合ダイオード |
| JPH0266972A (ja) * | 1988-09-01 | 1990-03-07 | Fuji Electric Co Ltd | 半導体装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0849029A1 (en) * | 1996-12-18 | 1998-06-24 | British Aerospace Public Limited Company | Application of stop-off material, particularly for use in diffusion bonding and superplastic forming |
| EP1026754A4 (en) * | 1998-06-01 | 2000-08-09 | Mitsubishi Electric Corp | DIODE |
| EP1026754A1 (en) * | 1998-06-01 | 2000-08-09 | Mitsubishi Denki Kabushiki Kaisha | Diode |
| EP1780799A2 (en) * | 1998-06-01 | 2007-05-02 | Mitsubishi Denki Kabushiki Kaisha | Diode |
| EP1780799A3 (en) * | 1998-06-01 | 2008-04-23 | Mitsubishi Denki Kabushiki Kaisha | Diode |
| JP2013187399A (ja) * | 2012-03-08 | 2013-09-19 | Toyota Central R&D Labs Inc | ダイオード |
| WO2016129041A1 (ja) * | 2015-02-09 | 2016-08-18 | 三菱電機株式会社 | 半導体装置 |
| US10074741B2 (en) | 2015-03-03 | 2018-09-11 | Infineon Technologies Ag | Semiconductor device with trench gate structure including a gate electrode and a contact structure for a diode region |
| JP2016163049A (ja) * | 2015-03-03 | 2016-09-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス |
| WO2017051464A1 (ja) * | 2015-09-25 | 2017-03-30 | 三菱電機株式会社 | 半導体装置 |
| CN108028284A (zh) * | 2015-09-25 | 2018-05-11 | 三菱电机株式会社 | 半导体装置 |
| JPWO2017051464A1 (ja) * | 2015-09-25 | 2017-11-02 | 三菱電機株式会社 | 半導体装置 |
| US10546961B2 (en) | 2015-09-25 | 2020-01-28 | Mitsubishi Electric Corporation | Semiconductor device with non-overlapping impurity layers |
| DE112015006951B4 (de) | 2015-09-25 | 2022-09-08 | Mitsubishi Electric Corporation | Halbleitervorrichtungen |
| WO2020201361A1 (en) | 2019-04-02 | 2020-10-08 | Abb Power Grids Switzerland Ag | Segmented power diode structure with improved reverse recovery |
| US11967638B2 (en) | 2019-04-02 | 2024-04-23 | Hitachi Energy Ltd | Segmented power diode structure with improved reverse recovery |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797046B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554862A (en) | Power semiconductor device | |
| US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
| US10319844B2 (en) | Semiconductor device | |
| US7777249B2 (en) | Semiconductor device with enhanced switching speed and method for manufacturing the same | |
| US20160197143A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| CN110767753B (zh) | 一种SiC功率器件 | |
| JP3447884B2 (ja) | 高耐圧半導体素子 | |
| CN111048594B (zh) | 一种集成快恢复二极管的SiC功率器件 | |
| JP3182262B2 (ja) | 半導体装置 | |
| JP3413021B2 (ja) | 半導体装置 | |
| JPH1074959A (ja) | 電力用半導体素子 | |
| US5387805A (en) | Field controlled thyristor | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| JPH0629558A (ja) | プレーナ構造を有する静電誘導ダイオード | |
| JP2750986B2 (ja) | 分割ゲート型カソード短絡構造を有する絶縁ゲート静電誘導サイリスタ | |
| JPH07106605A (ja) | 高速ダイオード | |
| JPH0637335A (ja) | 埋込み構造もしくは切込み構造を有する静電誘導ダイオード | |
| JP4031371B2 (ja) | 高耐圧半導体素子 | |
| JPS639386B2 (ja) | ||
| US3911461A (en) | Semiconductor device with improved reverse transient capability | |
| JP3435246B2 (ja) | プレーナゲート構造を有する逆導通サイリスタ | |
| JP3214236B2 (ja) | 半導体装置及び電力変換装置 | |
| KR0133556B1 (ko) | 수평형 절연게이트 바이폴라 트랜지스터 | |
| JPH09153611A (ja) | 半導体装置 | |
| JPS5940300B2 (ja) | 静電誘導形スイツチング素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |