JP2015070261A - 不揮発性メモリ構造 - Google Patents

不揮発性メモリ構造 Download PDF

Info

Publication number
JP2015070261A
JP2015070261A JP2014108403A JP2014108403A JP2015070261A JP 2015070261 A JP2015070261 A JP 2015070261A JP 2014108403 A JP2014108403 A JP 2014108403A JP 2014108403 A JP2014108403 A JP 2014108403A JP 2015070261 A JP2015070261 A JP 2015070261A
Authority
JP
Japan
Prior art keywords
nonvolatile memory
memory cell
gate
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014108403A
Other languages
English (en)
Other versions
JP6066958B2 (ja
Inventor
翊宏 李
Yi-Hung Li
翊宏 李
妍心 ▲頼▼
妍心 ▲頼▼
Yen-Hsin Lai
明山 羅
Ming-Shan Lo
明山 羅
士展 ▲黄▼
士展 ▲黄▼
Shih-Chen Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2015070261A publication Critical patent/JP2015070261A/ja
Application granted granted Critical
Publication of JP6066958B2 publication Critical patent/JP6066958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7882—Programmable transistors with only two possible levels of programmation charging by injection of carriers through a conductive insulator, e.g. Poole-Frankel conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】データ保持特性が向上する、単一不揮発性メモリセルを提供する。
【解決手段】半導体基板１００の第１のウェル１１０の上に形成され、選択ゲート１２；第１ゲート酸化層１２０；第１ソース／ドレインドーピング領域１１２ａ、１１４ａ；第２ソース／ドレインドーピング領域１１２、１１４；を有する選択トランジスタＳＴ１と、選択トランジスタＳＴ１と直列接続され、フローティングゲート１４；第２ゲート酸化層１４０；前記第２ソース／ドレインドーピング領域１１４ｂ、１１６ａ；第３ソース／ドレインドーピング領域１１４、１１６を有するフローティングゲートトランジスタＦＴ１と、第２サリサイド層２１４と、フローティングゲート１４を覆う保護酸化層３００と、接触エッチング停止層３１２と、を有し、保護酸化層３００によってフローティングゲート１４が接触エッチング停止層３１２から孤立する。
【選択図】図２

Description

本発明は一般的な不揮発性メモリ装置に関し、特にデータ保持力が向上する単一ポリ不揮発メモリセル構造に関する。
（関連出願）
本出願は、２０１３年９月２７日に出願された米国出願第６１／８８３，２０５号に対する優先権を主張し、この出願の開示は、本明細書において、その基礎出願全体を参照により援用する。
不揮発性メモリ（ＮＶＭ）は、電力がメモリーブロックに供給されていないときであっても情報の記憶を保持するメモリの一種である。この例として、磁化装置、光学ディスク、フラッシュメモリや、他の半導体ベースのメモリのトポロジーがある。
例えば、特許文献１では、ＰＭＯＳトランジスタが直列接続された、単一ポリＮＶＭであって、プログラミング中、バイアスがフローティングゲートに印加することが不要になるため、レイアウトのための構造での制御ゲートが省略される。第１のＰＭＯＳトランジスタは、選択トランジスタとして機能する。第２のＰＭＯＳトランジスタは、第１のＰＭＯＳトランジスタに接続されている。第２のＰＭＯＳトランジスタのゲートはフローティングゲートとして機能する。フローティングゲートは選択的にプログラムされ又は消去されて所定の電荷を蓄積する。
フローティングゲートに蓄積された電荷が可能な限り保持されることで、ＮＶＭのデータ保持時間が増加することが望ましい。
米国特許登録６，６７８，１９０号
そこで、本発明は上記事情に鑑み、データ保持特性が向上する、不揮発性メモリセル装置の提供を目的とする。
本発明の一実施形態において、単一ポリ不揮発性メモリセルは、半導体基板のＮウェルの上に形成された選択トランジスタと、前記Ｎウェル上にあり、前記選択トランジスタと直列接続されるフローティングゲートトランジスタとを有する。前記選択トランジスタは、選択ゲート；該選択ゲートと前記半導体基板との間の第１ゲート酸化層；前記Ｎウェル内にある第１ソース／ドレインドーピング領域；及び該第１ソース／ドレインドーピング領域から離れた距離を保つ第２ソース／ドレインドーピング領域；を有する。前記フローティングゲートトランジスタは、フローティングゲート；該フローティングゲートと前記半導体基板との間の第２ゲート酸化層；前記選択トランジスタと共有する前記第２ソース／ドレインドーピング領域；及び該第２ソース／ドレインドーピング領域から離れた距離を保つ第３ソース／ドレインドーピング領域を有する。
第１サリサイド層は前記第１ソース／ドレインドーピング領域に上にある。保護酸化層は、前記フローティングゲートを覆い、直接接触している。接触エッチング停止層は前記保護酸化層の上に配置され、前記保護酸化層によって、前記フローティングゲートは接触エッチング停止層から孤立させられている。
本発明のこれらの及び他の目的は以下の詳細の説明に様々な図面に示されている好ましい実施形態を読むと、当業者にとって実施可能な程度に明らかとなる。
一態様によれば、不揮発性メモリセルにおいて、データ保持特性を向上させることができる。
本発明の一実施形態に係る、単一ポリ不揮発性メモリ（ＮＶＭ）レイアウトの概略平面図である。 図１をＩ−Ｉ’で切断した概略断面図である。 本発明の他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略平面図である。 他の実施形態に係るＮＶＭレイアウトの一部の概略平面図を示す。 図４をＩＩ−ＩＩ’で切断した断面図を示す。 本発明の、高電圧プロセスと互換可能な、他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略図である。 図６の揮発性メモリレイアウトの一部を示す断面図である。 本発明のさらに他の実施形態を示す概略レイアウト図である。 本発明に係る単一ポリ不揮発性メモリ（ＮＶＭ）を製造する主な工程のプロセスフロー図である。
以下の説明において、多数の特定の詳細が本発明の完全な理解を提供するために与えられる。しかしながら、本発明はこれらの特定の詳細なしに実施できることが当業者には明白であるであろう。これらは当業者に周知であるべきであるとして、また、いくつかのよく知られているシステム構成およびプロセスステップは、詳細に開示されていない他の実施形態が利用されてもよく、構造的、論理的、および電気的な変更は、本発明の範囲から逸脱することなく行うことができる。
同様に、本装置の実施形態を示す図は、図表であって、実物の寸法は異なっており、特定の寸法が誇張されていることがある。即ち、明確になるように便宜上、図における部材の相対的な寸法や比率の大きさが誇張されたり、縮小されたりしていることがある。さらに、複数の実施形態が開示され説明されて、複数の特徴を共通で有し、類似及び同様の特徴は一般的に 説明及び図の簡略化のため、同じ参照番号を付与して説明する。
図１と図２を参照する。図１は、本発明の一実施形態に係る、単一ポリ不揮発性メモリ（ＮＶＭ）１の概略平面図である。図２は、図１をＩ−Ｉ’で切断した概略断面図である。
図１と図２に示すように、第一方向（例えば、基準Ｘ軸）に沿って細長い複数の線形活性領域（Ａｃｔｉｖｅ Ａｒｅａ）１０１が、例えばＰ型シリコン基板（Ｐ−Ｓｕｂ）などの半導体基板１００にある。活性領域１０１は、浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）領域１０２によって、他の領域と孤立している。
図１において、活性領域１０１の行が２つだけ表されている。複数のワードライン１２（図１ではＷＬＸ−１とＷＬＸ）は半導体基板１００の主表面の上に形成されている。ワードライン１２は、第二の方向（例えば基準Ｙ軸）に沿って延伸しており、活性領域１０１と交差して、選択トランジスタ（ＳＴ）を交差する接合点に形成している。それぞれのワードライン１２はそれぞれの選択トランジスタ（ＳＴ）の選択ゲート（ＳＧ）となる。
図１において、便宜上、ワードライン１２の列が２つだけ表されている。この実施形態において、第一の方向は第二の方向と直交している。
単一ポリＮＶＭ１は、２つのフローティングゲートセグメント１４又は２つのフローティングゲートトランジスタ（ＦＴ）が２つの隣接するワードライン１２の間に配置されているようなワードライン１２の間にある活性領域１０１のそれぞれに沿って配置される、電荷を蓄積するためのフローティングゲートセグメント１４をさらに有している。例えば、２つのミラー対称で同じ行のＮＶＭセル（単一ポリ不揮発性メモリセル）Ｃ１とＣ２とが、活性領域１０１において、図１と図２で同じ符号が付せられている。
ＮＶＭセルＣ１は、選択トランジスタＳＴ１と、該選択トランジスタＳＴ１と直列接続されたフローティングゲートトランジスタＦＴ１とを有する。同様に、ＮＶＭセルＣ２は、選択トランジスタＳＴ２と、該選択トランジスタＳＴ２と直列接続されたフローティングゲートトランジスタＦＴ２とを有する。ＮＶＭセルＣ１とＮＶＭセルＣ２とは、同じビットライン接点（ＢＣ）領域とを有する。
図２に示すように、例えば、選択トランジスタＳＴ１は選択ゲート（ＳＧ）１２、選択ゲート（ＳＧ）１２と半導体基板１００との間にあるゲート酸化層１２０（第１ゲート酸化層）、選択ゲート（ＳＧ）１２のどちらかの側壁に配置される側壁スペーサー１２２（第１側壁スペーサー）、Ｎウェル（ＮＷ）１１０の中にあるＰ型ソース／ドレインドーピング領域１１２（第１ソース／ドレインドーピング領域）、該Ｐ型ソース／ドレインドーピング領域１１２と合併したＰ型ＬＤＤ構造（Ｐ−ｔｙｐｅ ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ ＰＬＤＤ）領域１１２ａ、該Ｐ型ソース／ドレインドーピング領域１１２から離間しているＰ型ソース／ドレインドーピング領域１１４（第２ソース／ドレインドーピング領域）、及び該Ｐ型ソース／ドレインドーピング領域１１４と合併したＰ型ＬＤＤ構造（ＰＬＤＤ）領域１１４ａを有する。動作中、Ｐ型チャネルは、ＰＬＤＤ領域１１２ａとＰＬＤＤ領域１１４ａとの間であって、選択ゲート（ＳＧ）１２の下の近傍に形成されうる。
フローティングゲートトランジスタＦＴ１はフローティングゲート（ＦＧ）１４、該フローティングゲート（ＦＧ）１４と半導体基板１００との間にあるゲート酸化層１４０（第２ゲート酸化層）、該フローティングゲート（ＦＧ）１４のいずれかの側壁に配置される側壁スペーサー１４２（第２側壁スペーサー）、前記Ｐ型ソース／ドレインドーピング領域１１４、該Ｐ型ソース／ドレインドーピング領域１１４から離間しているＰ型ソース／ドレインドーピング領域１１６（第３ソース／ドレインドーピング領域）、該Ｐ型ソース／ドレインドーピング領域１１６と合併したＰ型ＬＤＤ構造（ＰＬＤＤ）領域１１６ａを有する。Ｐ型ソース／ドレインドーピング領域１１４は、選択トランジスタＳＴ１及びフローティングゲートトランジスタＦＴ１で共有されている。本実施形態によれば、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４とは単一層のポリシリコンで作られており、論理プロセスにおいて完全に互換性がある。
本実施形態によると、フローティングゲートトランジスタＦＴ１のゲート酸化層１４０の厚さは、論理トランジスタ装置、例えば、同じメモリーチップの周辺回路でのトランジスタ、のゲート酸化層の厚さより厚い。分厚いゲート酸化層１４０は、単一ポリＮＶＭのデータ保持率を向上させる。他の実施形態として、ゲート酸化層１４０の厚さはゲート酸化層１２０と同じ厚さでもよい。
自己整合シリサイド層（Ｓｅｌｆ ＡＬＩｇｈｎｅｄ ＳｉｌｉＳＩＤＥ，即ちサリサイド層）２１２は、Ｐ型ソース／ドレインドーピング領域１１２の上に配置される。自己整合シリサイド層２１２は側壁スペーサー１２２の底部の端部へ延伸している。選択ゲート（ＳＧ）１２の反対側には、自己整合シリサイド層２１４がＰ型ソース／ドレインドーピング領域１１４の上に配置される。自己整合シリサイド層２１４は側壁スペーサー１２２の底部の端部と隣接しているが、側壁スペーサー１４２の端部からは所定の距離をおいている。
言い換えると、自己整合シリサイド層２１２はＰ型ソース／ドレインドーピング領域１１２の表面の全域を覆っている一方、自己整合シリサイド層２１４は、側壁スペーサー１２２の近接するＰ型ソース／ドレインドーピング領域１１４の表面の一部領域のみを覆っており、自己整合シリサイド層２１４は側壁スペーサー１４２の端部から離間している。
同様に、フローティングゲート（ＦＧ）１４の反対側には、自己整合シリサイド層２１６がＰ型ソース／ドレインドーピング領域１１６の上に配置される。自己整合シリサイド層２１６は、側壁スペーサー１４２の底部の端部からは所定の距離をおいている。
自己整合シリサイド層２１０は、選択ゲート（ＳＧ）１２の上の表面に配置されている。なお、フローティングゲート（ＦＧ）１４の上表面には、シリサイド層は配置されていない。
保護酸化層３００は、フローティングゲート（ＦＧ）１４を覆うように配置されている。本実施形態では、保護酸化層３００は、酸化シリコン（酸化シリコン層）を含んでもよく、これに限られない。保護酸化層３００は、フローティングゲート（ＦＧ）１４の上面、側壁スペーサー１４２の表面、Ｐ型ソース／ドレインドーピング領域１１４の表面の一部及びＰ型ソース／ドレインドーピング領域１１６の表面の一部を覆っている。上述の自己整合シリサイド層２１４と２１６とは保護酸化層３００によって覆われていないＰ型ソース／ドレインドーピング領域１１４と１１６の表面領域の上のみに形成されている。保護酸化層３００によって覆われている所定の領域は図１の破線にて示されている。
側壁スペーサー１４２と自己整合シリサイド層２１４との間にある、Ｐ型ソース／ドレインドーピング領域１１４にあるノンシリサイド領域と、側壁スペーサー１４２と自己整合シリサイド層２１６との間にある、Ｐ型ソース／ドレインドーピング領域１１６にあるノンシリサイド領域では、ＢＴＢ（Ｂａｎｄ ｔｏ Ｂａｎｄ）トンネリング乱れを誘発する欠陥を削減させることができる
共形接触エッチング停止層（ＣＥＳＬ）３１２は、選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４及び自己整合シリサイド層２１２，２１４，２１６を覆うように、保護酸化層３００の上に蒸着する。本実施形態によると、共形接触エッチング停止層（ＣＥＳＬ）３１２は、窒化シリコン層であって、プラズマ放電分解化学蒸着法（ＰＶＣＶＤ）プロセスを用いて蒸着されてもよい。
共形接触エッチング停止層（ＣＥＳＬ）３１２におけるシリコン／窒化物の割合は、電子トラッピングの可能性を削減するように、反応容器中のＳｉＨ４／ＮＨ３割合を変化させることによって、調整される。なお、保護酸化層３００が存在するので、共形接触エッチング停止層（ＣＥＳＬ）３１２は、フローティングゲート（ＦＧ）１４又は側壁スペーサー１４２に直接接触しているのではない。
保護酸化層３００によって、共形接触エッチング停止層（ＣＥＳＬ）３１２からフローティングゲート（ＦＧ）１４を孤立させることで、単一ポリＮＶＭ１のデータ保持特性が非常に向上する。
中間膜絶縁層（ＩＬＤ）３２０が、共形接触エッチング停止層（ＣＥＳＬ）３１２の上に蒸着される。中間膜絶縁層３２０は共形接触エッチング停止層（ＣＥＳＬ）３１２よりも分厚く、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間のスペースを完全に埋めるように蒸着されている。必要に応じて、中間膜絶縁層３２０の上面を平坦にするように、化学機械研磨（ＣＭＰ）プロセスが実行される。
ソースライン接点３２１とビットライン接点３２２が、中間膜絶縁層（ＩＬＤ）３２０の中に形成されている。ソースライン（ＳＬ）とビットライン（ＢＬ）は、ソースライン接点３２１とビットライン接点３２２を夫々接続させる第１の金属層（ＭＬ１）によって定義される。
図３を参照する。図３は、本発明の他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略平面図である。図３の示すように、ワンタイムプログラマブル（ＯＴＰ）メモリとして利用する場合に単一ポリＮＶＭ１のデータ保持力を向上させるため、フローティングゲート（ＦＧ）１４を少なくとも完全に覆う又は直接上に配置するように、追加の紫外線（ＵＶ）遮蔽層４００がメモリアレイ領域の中に配置される点を除いて、メモリセルのレイアウトは図１に表されているものと同様である。
ＵＶ遮蔽層４００は、基板１００上に蒸着される、ＵＶ放射を遮蔽する又は錯乱する複数の絶縁フィルムのうち、いずれかの層である。例えばＵＶ遮蔽層４００は、表面不活性化構造又はダミー金属層にある窒化シリコン層であってもよい。表面不活性化構造の窒化シリコン層は、ＰＥＣＶＤ法又はＬＰＣＶＤ法を用いることによって蒸着されることができ、所定値よりも大きい屈折率を持っている。
ここで、図４及び図５を参照する。図４は他の実施形態に係るＮＶＭレイアウトの一部の概略平面図を示す。図５は、図４をＩＩ−ＩＩ’で切断した概略断面図を示す。
図４及び図５に示すように、同様に、第一の方向（例えば、基準Ｘ軸）に長細い複数の線形活性領域１０１が、例えばＰ型シリコン基板などの半導体基板１００に配置されている。活性領域１０１の間にあるその他の浅いトレンチ分離（ＳＴＩ）領域１０２によって孤立している。図４において、活性領域１０１の行が２つだけ表されている。複数のワードライン１２（図４のＷＬＸ−１及びＷＬＸ）は、半導体基板１００の主表面に形成されている。ワードライン１２は第二の方向（例えば、基準ｙ軸）に沿って延伸しており、活性領域１０１と交差して、接合点で選択トランジスタ（ＳＴ）を形成する。各ワードライン１２は夫々の選択トランジスタ（ＳＴ）の選択ゲート（ＳＧ）としても機能する。
図４において、簡略化のため、ワードライン１２の列が２つだけ表されている。本実施形態において、第一の方向は第二の方向に直交する。
単一ポリＮＶＭ１ａは、さらに、ただ２つのフローティングゲートセグメント１４又は２つのフローティングゲートトランジスタ（ＦＴ）が隣接するワードライン１２の間に配置されるように、ワードライン１２の間にある活性領域１０１のそれぞれに沿って配置される、電荷を蓄積するための複数のフローティングゲートセグメント１４を有している。例えば、２つのミラー対称ＮＶＭセル：同じ行のＣ１とＣ２とが図４と図５で活性領域１０１とラベリングされている。ＮＶＭセルＣ１は選択トランジスタＳＴ１及び該選択トランジスタＳＴ１に直列接続されたフローティングゲートトランジスタＦＴ１を有している。同様に、ＮＶＭセルＣ２は、選択トランジスタＳＴ２及び該選択トランジスタＳＴ２に直列接続されたフローティングゲートトランジスタＦＴ２を有している。ＮＶＭセルＣ１及びＮＶＭセルＣ２は、同じビットライン接点（ＢＣ）領域を共有する。
図５に示すように、選択トランジスタＳＴ１は、選択ゲート（ＳＧ）１２、選択ゲート（ＳＧ）１２と半導体基板１００との間にあるゲート酸化層１２０、前記選択ゲート（ＳＧ）１２のいずれかの側壁に配置された側壁スペーサー１２２、Ｎウェル（ＮＷ）１１０にあるＰ型ソース／ドレインドーピング領域１１２、該Ｐ型ソース／ドレインドーピング領域１１２に合併されたＰＬＤＤ領域１１２ａ、該Ｐ型ソース／ドレインドーピング領域１１２から離間しているＰ型ソース／ドレインドーピング領域１１２、及び該Ｐ型ソース／ドレインドーピング領域１１４に合併されたＰＬＤＤ領域１１４ａを含む。動作において、選択ゲート（ＳＧ）１２の下であって近傍のＰＬＤＤ領域１１２ａ及びＰ型チャネル１１４ａの間に形成されてよい。
フローティングゲートトランジスタＦＴ１は、フローティングゲート（ＦＧ）１４、該フローティングゲート（ＦＧ）１４と半導体基板１００との間にあるゲート酸化層１４０、前記フローティングゲート（ＦＧ）１４のいずれかの側壁に配置された側壁スペーサー１４２、Ｐ型ソース／ドレインドーピング領域１１４、該Ｐ型ソース／ドレインドーピング領域１１４に合併されたＰＬＤＤ領域１１４ａ、該Ｐ型ソース／ドレインドーピング領域１１４から離間しているＰ型ソース／ドレインドーピング領域１１６、及び該Ｐ型ソース／ドレインドーピング領域１１６に合併されたＰＬＤＤ領域１１６ａを含む。該Ｐ型ソース／ドレインドーピング領域１１４は、選択トランジスタＳＴ１及びフローティングゲートトランジスタＦＴ１によって共有されている。
本実施形態において、選択トランジスタＳＴ１及びフローティングゲートトランジスタＦＴ１は単一層のポリシリコンから作成され、論理プロセスにおいて完全に互換可能である。
自己整合シリサイド層２１２はＰ型ソース／ドレインドーピング領域１１２の上に配置されている。自己整合シリサイド層２１２は、側壁スペーサー１２２の底面の端部まで延伸している。選択ゲート（ＳＧ）１２の反対側では、Ｐ型ソース／ドレインドーピング領域１１４の上には自己整合シリサイド層は配置されていない。
自己整合シリサイド層２１６はＰ型ソース／ドレインドーピング領域１１６の上に配置されている。自己整合シリサイド層２１６は、側壁スペーサー１４２の底面の端部から所定の距離を空けている。自己整合シリサイド層２１０は、選択ゲート（ＳＧ）１２の上面の上に配置されている。なお、シリサイド層は、フローティングゲート（ＦＧ）１４の上面の上には配置されていない。
保護酸化層３００はフローティングゲート（ＦＧ）１４を覆うように配置されている。本実施形態では、保護酸化層３００は、酸化シリコンを含んでいるが、これに限られない。保護酸化層３００は、フローティングゲート（ＦＧ）１４の上面、側壁スペーサー１４２の側壁の表面、Ｐ型ソース／ドレインドーピング領域１１４の全面、及びＰ型ソース／ドレインドーピング領域１１６の一部の面を覆い、直接接触する。上述の自己整合シリサイド層２１６は、保護酸化層３００に覆われていないＰ型ソース／ドレインドーピング領域１１６の表面の上に形成される。保護酸化層３００によって覆われた所定の領域は図４の中では破線で示されている。
本実施形態では、ソース／ドレインドーピング領域１１４は完全に保護酸化層３００によって覆われている。
共形接触エッチング停止層（ＣＥＳＬ）３１２が、選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４及び自己整合シリサイド層２１２，２１６を覆うように、保護酸化層３００の上に蒸着されている。本実施形態において、共形接触エッチング停止層（ＣＥＳＬ）３１２は窒化シリコン層であって、プラズマ拡張化学蒸着法（ＰＥＣＶＤ）プロセスを用いて蒸着されてうる。共形接触エッチング停止層（ＣＥＳＬ）３１２のシリコン／窒化物の割合は、電子トラッピングの可能性を削減するように、反応容器中のＳｉＨ４／ＮＨ３割合を変化させることによって、調整される。共形接触エッチング停止層（ＣＥＳＬ）３１２は、電子トラッピングの可能性を削減するのに適切な材料のいずれであってもよく、上述の例に限られない。なお、保護酸化層３００が存在するので、共形接触エッチング停止層（ＣＥＳＬ）３１２は、フローティングゲート（ＦＧ）１４又は側壁スペーサー１４２に直接接触していない。
保護酸化層３００によって、共形接触エッチング停止層（ＣＥＳＬ）３１２からフローティングゲート（ＦＧ）１４を孤立させることで、単一ポリＮＶＭ１ａのデータ保持特性が非常に向上する。
中間膜絶縁層（ＩＬＤ）３２０が、共形接触エッチング停止層（ＣＥＳＬ）３１２の上に蒸着される。中間膜絶縁層３２０は共形接触エッチング停止層（ＣＥＳＬ）３１２よりも分厚く、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間のスペースを完全に埋めるように蒸着されている。必要に応じて、中間膜絶縁層３２０の上面を平坦にするように、化学機械研磨（ＣＭＰ）プロセスが実行される。
ソースライン接点３２１とビットライン接点３２２が、中間膜絶縁層（ＩＬＤ）３２０の中に、Ｐ型ソース／ドレインドーピング領域１１２とＰ型ソース／ドレインドーピング領域１１６に夫々電気的に接続されるように、形成されている。ソースライン（ＳＬ）とビットライン（ＢＬ）は、ソースライン接点３２１とビットライン接点３２２を夫々接続させる第１の金属層（ＭＬ１）によって定義される。
図６、図７を参照する。図６、図７は、本発明の、高電圧プロセスと互換可能な、他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略断面図である。図６に示すように、単一ポリＮＶＭ１ｃは、Ｎウェル１１０の下方に追加されたディープＮウェル（ＤＮＷ）２１０を含む。本実施形態では、Ｎウェル１１０は中間電圧Ｎウェル（ＭＶＮＭ）である。高電圧Ｎウェル（ＨＶＮＷ）６１２が半導体基板１００の中に配置されており、ディープＮウェル（ＤＮＷ）６１０と合併されている。高電圧Ｎウェル（ＨＶＮＷ）６１２は、ＳＴＩ領域６２０で配列された単一ポリＮＶＭ１ｃから孤立している。
図７を参照して、単一ポリＮＶＭ１ｄは、図６の単一ポリＮＶＭ１ｃと、Ｎ型埋め込み層（ＮＢＬ）７１２が高電圧Ｎウェル（ＨＶＮＷ）６１２の下に配置されている点で、異なる。高電圧Ｐウェル（ＨＶＰＷ）７１０は、Ｎ型埋め込み層（ＮＢＬ）７１２と中間電圧Ｎウェル（ＭＶＮＷ）１１０との間に配置される。
図８を参照する。図８は本発明のさらに他の実施形態を示す概略レイアウト図である。図８には、例示的な複数回（マルチタイム）プログラマブル（ＭＴＰ）メモリが表されている。
ＭＴＰメモリのフローティングゲート（ＦＧ）１４は第二の方向（例えば、基準ｙ軸）に沿って延伸しており、隣接する活性領域１０１’と１０２’と容量結合するので、制御ゲート（ＣＧ）領域、及び消去ゲート（ＥＧ）領域それぞれを形成する。
同様にして、保護酸化層３００が、フローティングゲート（ＦＧ）１４、制御ゲート（ＣＧ）領域、及び消去ゲート（ＥＧ）領域を完全に覆うように配置される。上述の延伸する装置はＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴ、Ｎ型ＭＯＳコンデンサ、Ｐ型ＭＯＳコンデンサ等である。上述の同じフローティングポリストリップ（Ｓｔｒｉｐ）に沿って配設されるフローティングゲート（ＦＧ）、制御ゲート（ＣＧ）領域、及び消去ゲート（ＥＧ）領域は、上述の技術を用いて、電荷保持特性を向上させる。
図９は、本発明に係る単一ポリ不揮発性メモリ（ＮＶＭ）を製造する主なステージのプロセスフロー図である。図９に示すように、ステップ９１で、ＳＴＩ領域及び活性領域が半導体領域の上に形成される。その後、半導体構造の中にウェル構造を作成するためにウェルイオンが注入される。ステップ９２で、ポリシリコン層が蒸着され、単一ポリフローティングゲートへパターニングする。ステップ９３で、側壁スペーサーがゲートの側壁に形成される。ステップ９４で、保護酸化層は、単一ポリフローティングゲートの上方に形成される。ステップ９５で、シリサイド層はソース／ドレイン領域の上に形成される。ステップ９６で、共形接触エッチング停止層（ＣＥＳＬ）が蒸着される。
本発明の教示を保持しながら、装置の数々の変形例や代替案がとりうることは当業者にとって明らかである。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当該技術分野の通常の知識を有している者には様々な形態の置換、変形及び変更が可能で、これらもまた本発明の範囲に属する
１，１ａ，１ｂ，１ｃ，１ｄ 単一ポリ不揮発性メモリ（単一ポリＮＶＭ）
Ｃ１，Ｃ２ ＮＶＭセル（単一ポリ不揮発性メモリセル）
１００ 半導体基板
１０１ 活性領域
１０２ 浅いトレンチ分離（ＳＴＩ）領域
１１０ Ｎウェル、中間電圧Ｎウェル（ＭＶＮＷ）
１２ ワードライン
ＳＴ１，ＳＴ２ 選択トランジスタ
ＳＧ１２ 選択ゲート
１２０ ゲート酸化層（第１ゲート酸化層）
１２２ 側壁スペーサー（第１側壁スペーサー）
１１２ Ｐ型ソース／ドレインドーピング領域（第１ソース／ドレインドーピング領域）
１１２ａ Ｐ型ＬＤＤ構造領域（ＰＬＤＤ）
１１４ Ｐ型ソース／ドレインドーピング領域（第２ソース／ドレインドーピング領域）
１１４ａ Ｐ型ＬＤＤ構造領域（ＰＬＤＤ）
１４ フローティングゲートセグメント
ＦＴ１，ＦＴ２ フローティングゲートトランジスタ
ＦＧ１４ フローティングゲート
１４０ ゲート酸化層（第２ゲート酸化層）
１４２ 側壁スペーサー（第２側壁スペーサー）
１１６ Ｐ型ソース／ドレインドーピング領域（第３ソース／ドレインドーピング領域）
１１６ａ Ｐ型ＬＤＤ構造領域（ＰＬＤＤ）
２１２ 自己整合シリサイド層（第１サリサイド層）
２１４ 自己整合シリサイド層（第２サリサイド層）
２１６ 自己整合シリサイド層（第３サリサイド層）
２１０ 自己整合シリサイド層（第４サリサイド層）
３００ 保護酸化層
３１２ 共形接触エッチング停止層
３２０ 中間膜絶縁層（ＩＬＤ）
３２１ ソースライン接点
３２２ ビットライン接点
４００ ＵＶ遮蔽層
６１２ 高電圧Ｎウェル（ＨＶＮＷ）
６１０ ディープＮウェル
６２０ ＳＴＩ領域
７１０ 高電圧Ｐウェル（ＨＶＰＷ）
７１２ Ｎ型埋め込み層（ＮＢＬ）
ＣＧ 制御ゲート領域
ＥＧ 消去ゲート領域

Claims (22)

  1. 半導体基板の第１のウェルの上に形成された選択トランジスタであって、選択ゲート；該選択ゲートと前記半導体基板との間の第１ゲート酸化層；前記第１のウェル内にある第１ソース／ドレインドーピング領域；及び該第１ソース／ドレインドーピング領域から離間している第２ソース／ドレインドーピング領域；を有する選択トランジスタと、
    前記第１のウェル上にあり、前記選択トランジスタと直列接続されるフローティングゲートトランジスタであって、フローティングゲート；該フローティングゲートと前記半導体基板との間の第２ゲート酸化層；前記選択トランジスタと共有する前記第２ソース／ドレインドーピング領域；及び該第２ソース／ドレインドーピング領域から離間している第３ソース／ドレインドーピング領域を有するフローティングゲートトランジスタと、
    前記第１ソース／ドレインドーピング領域に上にある、第１サリサイド層と、
    前記フローティングゲートを覆い、直接接触している、保護酸化層と、
    前記保護酸化層上に配置される接触エッチング停止層と、を有し、
    前記保護酸化層によって、前記フローティングゲートが前記接触エッチング停止層から孤立する、
    単一ポリ不揮発性メモリセル。
  2. 前記選択ゲートの側壁に配置された第１側壁スペーサーと、
    前記フローティングゲートの側壁に配置された第２側壁スペーサーと、をさらに有する、
    請求項１記載の単一ポリ不揮発性メモリセル。
  3. 前記第１サリサイド層は前記第１側壁スペーサーの底部の端部まで延伸している、
    請求項２記載の単一ポリ不揮発性メモリセル。
  4. 前記第２ソース／ドレインドーピング領域上にある第２サリサイド層をさらに有し、
    前記第２サリサイド層は、前記第１側壁スペーサーの底部の端部と隣接し、前記第２側壁スペーサーの底部の端部から所定の距離を保つ、
    請求項２記載の単一ポリ不揮発性メモリセル。
  5. 前記第３ソース／ドレインドーピング領域上にある第３サリサイド層をさらに有し、
    前記第２サリサイド層は、前記第２の側壁スペーサーの底部の端部から所定の距離を保つ、
    請求項４記載の単一ポリ不揮発性メモリセル。
  6. 前記選択ゲートの上面に上に配置される、第４サリサイド層を有する、
    請求項５記載の単一ポリ不揮発性メモリセル。
  7. 前記フローティングゲートの上面には、シリサイド層は形成されない、
    請求項１記載の単一ポリ不揮発性メモリセル。
  8. それぞれのエッチング停止層の上にある中間膜絶縁層を有する、
    前記請求項１記載の単一ポリ不揮発性メモリセル。
  9. 前記中間膜絶縁層にソースライン接点と、ビットライン接点があり、前記第１ソース／ドレインドーピング領域と前記第３ソース／ドレインドーピング領域とそれぞれ電気的に接続している、
    請求項８記載の単一ポリ不揮発性メモリセル。
  10. 前記保護酸化層は、酸化シリコン層である、
    請求項１記載の単一ポリ不揮発性メモリセル。
  11. 前記保護酸化層は、前記フローティングゲート、前記第２側壁スペ―サーの表面、前記第２ソース／ドレインドーピング領域の一部、及び前記第３ソース／ドレインドーピング領域の一部の上面を覆い、直接接触している
    請求項２記載の単一ポリ不揮発性メモリセル。
  12. 前記保護酸化層は、前記フローティングゲート、前記第２側壁スペ―サーの表面、前記第２ソース／ドレインドーピング領域の全ての表面、及び前記第３ソース／ドレインドーピング領域の一部の上面を覆い、直接接触している
    請求項２記載の単一ポリ不揮発性メモリセル。
  13. 前記第３サリサイド層は、前記保護酸化層によって覆われていない前記第３ソース／ドレインドーピング領域の上に形成される、
    請求項５記載の単一ポリ不揮発性メモリセル。
  14. 前記フローティングゲートを完全に覆いその上に直接に配置されているＵＶ遮蔽層を、さらに有する、
    請求項１記載の単一ポリ不揮発性メモリセル。
  15. 前記第１のウェルの下に配置されたディープＮウェルをさらに有する、
    請求項１記載の単一ポリ不揮発性メモリセル。
  16. 前記第１のウェルは、中間電圧のＮウェルである、
    請求項１記載の単一ポリ不揮発性メモリセル。
  17. 前記中間電圧のＮウェルの下にある、高電圧Ｐウェルと、
    前記高電圧Ｐウェルの下にあるＮ型埋め込み層と、をさらに有する、
    請求項１６記載の単一ポリ不揮発性メモリセル。
  18. 前記第２ゲート酸化層は前記第１ゲート酸化層よりも太い、
    請求項１記載の単一ポリ不揮発性メモリセル。
  19. 前記フローティングゲートは、消去ゲート領域と容量結合するように延伸しうる
    請求項１記載の単一ポリ不揮発性メモリセル。
  20. 前記保護酸化層は、消去ゲート領域を完全に覆っている、
    請求項１９記載の単一ポリ不揮発性メモリセル。
  21. 前記フローティングゲートはさらに、制御ゲート領域と消去ゲート領域と、容量結合している、
    請求項１記載の単一ポリ不揮発性メモリセル。
  22. 前記保護酸化層は前記制御ゲート領域と前記消去ゲート領域とを完全に覆っている、
    請求項２１記載の単一ポリ不揮発性メモリセル。
JP2014108403A 2013-09-27 2014-05-26 不揮発性メモリ構造 Active JP6066958B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361883205P 2013-09-27 2013-09-27
US61/883,205 2013-09-27

Publications (2)

Publication Number Publication Date
JP2015070261A true JP2015070261A (ja) 2015-04-13
JP6066958B2 JP6066958B2 (ja) 2017-01-25

Family

ID=51352452

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014108403A Active JP6066958B2 (ja) 2013-09-27 2014-05-26 不揮発性メモリ構造
JP2014126757A Active JP6034832B2 (ja) 2013-09-27 2014-06-20 再書き込み動作のための不揮発性メモリセル、不揮発性メモリセル、及び不揮発性メモリセルの動作方法
JP2014152574A Active JP6063906B2 (ja) 2013-09-27 2014-07-28 不揮発性メモリの製造方法
JP2014158283A Pending JP2015070266A (ja) 2013-09-27 2014-08-04 不揮発性メモリセルの形成方法及びその構造

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2014126757A Active JP6034832B2 (ja) 2013-09-27 2014-06-20 再書き込み動作のための不揮発性メモリセル、不揮発性メモリセル、及び不揮発性メモリセルの動作方法
JP2014152574A Active JP6063906B2 (ja) 2013-09-27 2014-07-28 不揮発性メモリの製造方法
JP2014158283A Pending JP2015070266A (ja) 2013-09-27 2014-08-04 不揮発性メモリセルの形成方法及びその構造

Country Status (5)

Country Link
US (8) US9236453B2 (ja)
EP (1) EP2854136B1 (ja)
JP (4) JP6066958B2 (ja)
CN (4) CN104517966B (ja)
TW (4) TWI584414B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735288B2 (en) 2015-12-18 2017-08-15 Magnachip Semiconductor, Ltd. One time programmable non-volatile memory device
JP2018526821A (ja) * 2015-08-05 2018-09-13 日本テキサス・インスツルメンツ株式会社 金属ゲートプロセスに基づく低コストのフラッシュメモリ製造フロー
JP2018182349A (ja) * 2015-10-16 2018-11-15 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 単一ポリ不揮発性メモリデバイス

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2012DN06399A (ja) 2010-02-07 2015-10-02 Zeno Semiconductor Inc
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9548313B2 (en) * 2014-05-30 2017-01-17 Sandisk Technologies Llc Method of making a monolithic three dimensional NAND string using a select gate etch stop layer
US20160307636A1 (en) * 2015-04-17 2016-10-20 Macronix International Co., Ltd. Method and apparatus for improving data retention and read-performance of a non-volatile memory device
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
US9711513B2 (en) * 2015-08-14 2017-07-18 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
US10038000B2 (en) * 2015-09-17 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell and fabricating method thereof
KR102446409B1 (ko) * 2015-09-18 2022-09-22 삼성전자주식회사 시냅스 메모리 소자의 제조방법
US9711516B2 (en) * 2015-10-30 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory having a gate-layered triple well structure
US10892266B2 (en) 2016-01-19 2021-01-12 Ememory Technology Inc. Nonvolatile memory structure and array
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9734910B1 (en) * 2016-01-22 2017-08-15 SK Hynix Inc. Nonvolatile memory cells having lateral coupling structures and nonvolatile memory cell arrays including the same
US9972633B2 (en) 2016-01-27 2018-05-15 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN107305892B (zh) 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
JP6503395B2 (ja) * 2016-10-12 2019-04-17 イーメモリー テクノロジー インコーポレイテッド 静電放電回路
US9859290B1 (en) * 2016-11-02 2018-01-02 United Microelectronics Corp. Memory device and method for fabricating the same
EP3330968B1 (en) * 2016-12-04 2019-10-09 eMemory Technology Inc. Memory cell with different program and read paths for achieving high endurance
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
CN106981493B (zh) * 2017-03-27 2018-10-23 芯成半导体（上海）有限公司 闪存单元的制备方法
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
CN107689245B (zh) * 2017-08-31 2019-02-22 长江存储科技有限责任公司 一种nand闪存装置的编程方法
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10896979B2 (en) * 2017-09-28 2021-01-19 International Business Machines Corporation Compact vertical injection punch through floating gate analog memory and a manufacture thereof
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US20190148548A1 (en) * 2017-11-16 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dual Gate Dielectric Transistor
US11063772B2 (en) 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
US11011533B2 (en) * 2018-01-10 2021-05-18 Ememory Technology Inc. Memory structure and programing and reading methods thereof
US10468427B2 (en) * 2018-01-23 2019-11-05 Globalfoundries Singapore Pte. Ltd. Poly-insulator-poly (PIP) capacitor
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11049968B2 (en) 2018-03-07 2021-06-29 X-Fab Semiconductor Foundries Gmbh Semiconductor device and method of manufacturing a semiconductor device
CN110416213B (zh) * 2018-04-28 2021-07-20 无锡华润上华科技有限公司 Otp存储器件及其制作方法、电子装置
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
US10734398B2 (en) 2018-08-29 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with enhanced floating gate
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10839893B2 (en) * 2018-09-28 2020-11-17 Kneron (Taiwan) Co., Ltd. Memory cell with charge trap transistors and method thereof capable of storing data by trapping or detrapping charges
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10902921B2 (en) * 2018-12-21 2021-01-26 Texas Instruments Incorporated Flash memory bitcell erase with source bias voltage
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
CN112786602B (zh) * 2019-11-06 2022-08-26 成都锐成芯微科技股份有限公司 单层多晶硅非易失性存储单元及其存储器
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
TWI775049B (zh) * 2020-02-20 2022-08-21 力晶積成電子製造股份有限公司 非揮發性記憶體元件及其製造方法
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
JP2021150298A (ja) * 2020-03-16 2021-09-27 ラピスセミコンダクタ株式会社 半導体装置
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
TWI804940B (zh) * 2020-08-14 2023-06-11 力旺電子股份有限公司 電荷泵電路
KR102479666B1 (ko) * 2021-05-07 2022-12-21 주식회사 키파운드리 비휘발성 메모리 셀을 포함하는 반도체 소자 및 그 제조 방법
US20220415914A1 (en) * 2021-06-25 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve data retention of non-volatile memory in logic processes
US20230197808A1 (en) * 2021-12-16 2023-06-22 Ememory Technology Inc. Memory cell of charge-trapping non-volatile memory
CN116193862B (zh) * 2022-10-18 2024-03-08 北京超弦存储器研究院 存储单元、存储器和电子设备

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0776049A1 (en) * 1995-11-21 1997-05-28 Programmable Microelectronics Corporation PMOS single-poly non-volatile memory structure
US5736764A (en) * 1995-11-21 1998-04-07 Programmable Microelectronics Corporation PMOS flash EEPROM cell with single poly
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
JP2003007862A (ja) * 2001-06-20 2003-01-10 Ememory Technology Inc 低電圧モードのチャンネル経由による書き込み、消去を行うフラッシュメモリ・セル、及びその製造方法
US20060138496A1 (en) * 2004-12-27 2006-06-29 Seiko Epson Corporation Semiconductor device
US20070296020A1 (en) * 2006-06-22 2007-12-27 Renesas Technology Corp. Semiconductor device
JP2008166599A (ja) * 2006-12-28 2008-07-17 Renesas Technology Corp 書込み可能型読出し専用メモリ
US20080310237A1 (en) * 2007-06-18 2008-12-18 Nantronics Semiconductor. Inc. CMOS Compatible Single-Poly Non-Volatile Memory
JP2009194140A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp 半導体装置およびその製造方法
US20090244972A1 (en) * 2008-03-27 2009-10-01 Genusion, Inc. Nonvolatile Semiconductor Memory Device and Usage Method Thereof
JP2009239161A (ja) * 2008-03-28 2009-10-15 Genusion Inc 不揮発性半導体記憶装置及びその使用方法
JP2011023567A (ja) * 2009-07-16 2011-02-03 Renesas Electronics Corp 半導体装置
JP2013187534A (ja) * 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
US20130248973A1 (en) * 2012-03-08 2013-09-26 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587945A (en) * 1995-11-06 1996-12-24 Advanced Micro Devices, Inc. CMOS EEPROM cell with tunneling window in the read path
US5904524A (en) * 1996-08-08 1999-05-18 Altera Corporation Method of making scalable tunnel oxide window with no isolation edges
US5905675A (en) * 1997-03-20 1999-05-18 Altera Corporation Biasing scheme for reducing stress and improving reliability in EEPROM cells
JP4530464B2 (ja) * 2000-03-09 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2002222876A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
KR100414211B1 (ko) * 2001-03-17 2004-01-07 삼성전자주식회사 모노스 게이트 구조를 갖는 비휘발성 메모리소자 및 그제조방법
KR100437453B1 (ko) * 2002-05-23 2004-06-23 삼성전자주식회사 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리 소자및 그 제조방법
US6856030B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor latches and SRAM devices
US6815757B2 (en) * 2003-01-22 2004-11-09 Texas Instruments Incorporated Single-poly EEPROM on a negatively biased substrate
TWI244166B (en) * 2004-03-11 2005-11-21 Ememory Technology Inc A non-volatile memory cell and fabricating method thereof
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
TWI263342B (en) * 2005-03-04 2006-10-01 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US8022468B1 (en) * 2005-03-29 2011-09-20 Spansion Llc Ultraviolet radiation blocking interlayer dielectric
US7250654B2 (en) * 2005-11-07 2007-07-31 Ememory Technology Inc. Non-volatile memory device
KR100660904B1 (ko) 2005-12-24 2006-12-26 삼성전자주식회사 단일 게이트 구조를 갖는 ｅｅｐｒｏｍ의 프로그래밍 방법
US7450418B2 (en) * 2006-04-12 2008-11-11 Ememory Technology Inc. Non-volatile memory and operating method thereof
US7508719B2 (en) * 2006-08-24 2009-03-24 Virage Logic Corporation Non-volatile memory cell circuit with programming through band-to-band tunneling and impact ionization gate current
WO2008041303A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Limited Appareil à mémoire à semi-conducteur non volatile, procédé de lecture associé, procédé d'écriture associé et procédé d'effacement associé
US8378407B2 (en) * 2006-12-07 2013-02-19 Tower Semiconductor, Ltd. Floating gate inverter type memory cell and array
US8871595B2 (en) * 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
KR20090026927A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 임베디드 반도체 소자 및 그 제조 방법
US7968926B2 (en) 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
US8339862B2 (en) * 2007-12-25 2012-12-25 Genusion, Inc. Nonvolatile semiconductor memory device
US8722484B2 (en) * 2008-01-14 2014-05-13 Tower Semiconductor Ltd. High-K dielectric stack and method of fabricating same
JP5316532B2 (ja) * 2008-03-31 2013-10-16 富士通セミコンダクター株式会社 半導体装置
KR20090120689A (ko) 2008-05-20 2009-11-25 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의제조 방법
JP2010021295A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置およびその製造方法
JP2010040994A (ja) * 2008-08-08 2010-02-18 Toshiba Corp 半導体記憶装置、及びその製造方法
US7989321B2 (en) * 2008-08-21 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device gate structure including a gettering layer
KR101038873B1 (ko) * 2008-11-06 2011-06-02 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
US8431984B2 (en) * 2008-11-18 2013-04-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices including deep and high density trapping layers
US8030151B2 (en) * 2009-03-27 2011-10-04 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
US20110001179A1 (en) * 2009-07-03 2011-01-06 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US8174063B2 (en) * 2009-07-30 2012-05-08 Ememory Technology Inc. Non-volatile semiconductor memory device with intrinsic charge trapping layer
JP5550286B2 (ja) * 2009-08-26 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20110048614A (ko) * 2009-11-03 2011-05-12 삼성전자주식회사 게이트 구조물 및 그 형성 방법
US9040393B2 (en) * 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN101777562B (zh) * 2010-01-15 2015-05-20 复旦大学 浮栅非挥发半导体存储器及其制造方法
KR101562020B1 (ko) * 2010-02-22 2015-10-21 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8958245B2 (en) 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
CN102299092B (zh) * 2010-06-22 2013-10-30 中国科学院微电子研究所 一种半导体器件及其形成方法
JP2012060086A (ja) * 2010-09-13 2012-03-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8383475B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
KR101751047B1 (ko) * 2011-01-18 2017-07-03 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US8501634B2 (en) * 2011-03-10 2013-08-06 United Microelectronics Corp. Method for fabricating gate structure
US20120327714A1 (en) * 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
GB201111916D0 (en) * 2011-07-12 2011-08-24 Cambridge Silicon Radio Ltd Single poly non-volatile memory cells
US8389358B2 (en) * 2011-07-22 2013-03-05 United Microelectronics Corp. Manufacturing method and structure of non-volatile memory
US8946806B2 (en) * 2011-07-24 2015-02-03 Globalfoundries Singapore Pte. Ltd. Memory cell with decoupled channels
CN102339644B (zh) * 2011-07-27 2014-12-24 聚辰半导体(上海)有限公司 存储器及其操作方法
JP2013102119A (ja) 2011-11-07 2013-05-23 Ememory Technology Inc 不揮発性メモリーセル
US9111866B2 (en) * 2013-03-07 2015-08-18 Globalfoundries Singapore Pte. Ltd. Method of forming split-gate cell for non-volative memory devices
US9082837B2 (en) * 2013-08-08 2015-07-14 Freescale Semiconductor, Inc. Nonvolatile memory bitcell with inlaid high k metal select gate

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
EP0776049A1 (en) * 1995-11-21 1997-05-28 Programmable Microelectronics Corporation PMOS single-poly non-volatile memory structure
JPH1070203A (ja) * 1995-11-21 1998-03-10 Programmable Microelectron Corp Ｐｍｏｓ単一ポリ非揮発性メモリ構成体
US5736764A (en) * 1995-11-21 1998-04-07 Programmable Microelectronics Corporation PMOS flash EEPROM cell with single poly
JP2003007862A (ja) * 2001-06-20 2003-01-10 Ememory Technology Inc 低電圧モードのチャンネル経由による書き込み、消去を行うフラッシュメモリ・セル、及びその製造方法
US20060138496A1 (en) * 2004-12-27 2006-06-29 Seiko Epson Corporation Semiconductor device
JP2006186042A (ja) * 2004-12-27 2006-07-13 Seiko Epson Corp 半導体装置
JP2008004718A (ja) * 2006-06-22 2008-01-10 Renesas Technology Corp 半導体装置
US20070296020A1 (en) * 2006-06-22 2007-12-27 Renesas Technology Corp. Semiconductor device
JP2008166599A (ja) * 2006-12-28 2008-07-17 Renesas Technology Corp 書込み可能型読出し専用メモリ
US20080310237A1 (en) * 2007-06-18 2008-12-18 Nantronics Semiconductor. Inc. CMOS Compatible Single-Poly Non-Volatile Memory
JP2009194140A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp 半導体装置およびその製造方法
US20090244972A1 (en) * 2008-03-27 2009-10-01 Genusion, Inc. Nonvolatile Semiconductor Memory Device and Usage Method Thereof
JP2009239161A (ja) * 2008-03-28 2009-10-15 Genusion Inc 不揮発性半導体記憶装置及びその使用方法
JP2011023567A (ja) * 2009-07-16 2011-02-03 Renesas Electronics Corp 半導体装置
JP2013187534A (ja) * 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
US20130248973A1 (en) * 2012-03-08 2013-09-26 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018526821A (ja) * 2015-08-05 2018-09-13 日本テキサス・インスツルメンツ株式会社 金属ゲートプロセスに基づく低コストのフラッシュメモリ製造フロー
JP7021821B2 (ja) 2015-08-05 2022-02-17 テキサス インスツルメンツ インコーポレイテッド 金属ゲートプロセスに基づく低コストのフラッシュメモリ製造フロー
JP2018182349A (ja) * 2015-10-16 2018-11-15 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 単一ポリ不揮発性メモリデバイス
US9735288B2 (en) 2015-12-18 2017-08-15 Magnachip Semiconductor, Ltd. One time programmable non-volatile memory device
KR101771819B1 (ko) * 2015-12-18 2017-09-06 매그나칩 반도체 유한회사 Otp 비휘발성 메모리 소자

Also Published As

Publication number Publication date
US9633729B2 (en) 2017-04-25
US20150091073A1 (en) 2015-04-02
JP6066958B2 (ja) 2017-01-25
EP2854136B1 (en) 2020-02-19
JP2015070265A (ja) 2015-04-13
TW201513270A (zh) 2015-04-01
US20150091077A1 (en) 2015-04-02
US9666279B2 (en) 2017-05-30
JP2015070266A (ja) 2015-04-13
CN104517647A (zh) 2015-04-15
US20150092498A1 (en) 2015-04-02
TWI548063B (zh) 2016-09-01
US9425204B2 (en) 2016-08-23
CN104517966B (zh) 2018-01-19
US20160079251A1 (en) 2016-03-17
JP6034832B2 (ja) 2016-11-30
CN104517966A (zh) 2015-04-15
EP2854136A1 (en) 2015-04-01
TWI543173B (zh) 2016-07-21
US20160307629A1 (en) 2016-10-20
CN104517647B (zh) 2018-09-25
US20150091080A1 (en) 2015-04-02
CN104517969A (zh) 2015-04-15
TWI584414B (zh) 2017-05-21
US20150140766A1 (en) 2015-05-21
TW201513269A (zh) 2015-04-01
US9236453B2 (en) 2016-01-12
TW201513123A (zh) 2015-04-01
JP2015070264A (ja) 2015-04-13
JP6063906B2 (ja) 2017-01-18
US20160035421A1 (en) 2016-02-04
CN104517967A (zh) 2015-04-15
TW201513316A (zh) 2015-04-01
US9640259B2 (en) 2017-05-02
TWI523155B (zh) 2016-02-21

Similar Documents

Publication Publication Date Title
JP6066958B2 (ja) 不揮発性メモリ構造
JP6681954B2 (ja) 単一ポリ不揮発性メモリデバイス
US8420466B2 (en) Method of forming TFT floating gate memory cell structures
US9640262B2 (en) Highly scalable single-poly non-volatile memory cell
US10103157B2 (en) Nonvolatile memory having a shallow junction diffusion region
US8455923B2 (en) Embedded NOR flash memory process with NAND cell and true logic compatible low voltage device
TWI541944B (zh) 非揮發性記憶體結構及其製法
US9780107B2 (en) Methods of forming integrated circuit devices
US9887201B2 (en) One-time programmable memory and method for making the same
US8487366B2 (en) TFT MONOS or SONOS memory cell structures
US20100001281A1 (en) Tft sas memory cell structures
US9666484B2 (en) Integrated circuit protected from short circuits caused by silicide
JP2006024598A (ja) 半導体装置の製造方法
US10388660B2 (en) Semiconductor device and method for manufacturing the same
US8981456B2 (en) Semiconductor storage device and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6066958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250