TWI804940B - 電荷泵電路 - Google Patents

電荷泵電路 Download PDF

Info

Publication number
TWI804940B
TWI804940B TW110128328A TW110128328A TWI804940B TW I804940 B TWI804940 B TW I804940B TW 110128328 A TW110128328 A TW 110128328A TW 110128328 A TW110128328 A TW 110128328A TW I804940 B TWI804940 B TW I804940B
Authority
TW
Taiwan
Prior art keywords
terminal
pull
phase signal
transistor
output
Prior art date
Application number
TW110128328A
Other languages
English (en)
Other versions
TW202207603A (zh
Inventor
煒強 王
謝宗達
黃智揚
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202207603A publication Critical patent/TW202207603A/zh
Application granted granted Critical
Publication of TWI804940B publication Critical patent/TWI804940B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一種電荷泵電路包含電力開關、第一下拉電路、輸出下拉電路、第一電荷泵階段及輸出電荷泵階段。電力開關接收致能訊號。第一下拉電路及輸出下拉電路接收下拉訊號。第一電荷泵階段包含第一升壓電容，用以接收第一相位訊號；第一傳送電晶體；第一閘控電晶體；及第一儲存電容，用以接收第二相位訊號。輸出電荷泵階段包含輸出升壓電容，用以接收第三相位訊號；輸出傳送電晶體；及輸出閘控電晶體。電荷泵電路依據致能訊號、下拉訊號、第一相位訊號、第二相位訊號及第三相位訊號於抹除操作、編程操作及讀取操作中產生電壓。

Description

電荷泵電路
本發明關於電子電路，特別是關於一種可在抹除操作、編程操作及讀取操作中產生電壓的電荷泵電路。
電荷泵電路是一種用以將較低電壓提升到較高壓的電子電路。電荷泵電路是快閃記憶體等非揮發性儲存裝置的重要元件。例如，在快閃記憶體中利用電荷泵電路在抹除操作、編程操作及讀取操作時提供不同的電壓。由於抹除操作使用的電壓遠高於編程操作及讀取操作，因此快閃記憶體還採用電壓轉換(level shifter)電路及電力開關來覆蓋廣泛的電壓產生範圍。然而，電壓轉換電路及電力開關需要較大的電路空間，不利於電荷泵電路的小型化。
本發明有關於一種電荷泵電路，用以在抹除操作中產生第一電壓、在編程操作中產生第二電壓或在讀取操作中產生第三電壓。電荷泵電路包含電力開關、第一下拉電路、輸出下拉電路、第一電荷泵階段及輸出電荷泵階段。電力開關包含第一端，用以接收輸入電壓，第二端，及控制端，用以接收致能訊號。第一下拉電路包含第一端及第二端。輸出下拉電路包含第一端，用以接收下拉訊號，及第二端。第一電荷泵階段包含第一升壓電容、第一傳送電晶體、第一閘控電晶體及第一儲存電容。第一升壓電容包含第一端，用以接收第一相 位訊號，及第二端。第一傳送電晶體包含第一端，耦接於電力開關的第二端，第二端，及控制端，耦接於第一升壓電容的第二端及第一下拉電路的第二端。第一閘控電晶體包含第一端，耦接於第一傳送電晶體的控制端，第二端，耦接於第一傳送電晶體的第二端，及控制端，耦接於電力開關的第二端。第一儲存電容包含第一端，用以接收第二相位訊號，第二端，耦接於第一傳送電晶體的第二端。輸出電荷泵階段包含輸出升壓電容、輸出傳送電晶體及輸出閘控電晶體。輸出升壓電容包含第一端，用以接收第三相位訊號，及第二端。輸出傳送電晶體包含第一端，耦接於第一儲存電容的第二端，第二端，用以輸出第一電壓、第二電壓或第三電壓，及控制端，耦接於輸出升壓電容的第二端及輸出下拉電路的第二端。輸出閘控電晶體包含第一端，耦接於輸出傳送電晶體的控制端，第二端，耦接於輸出傳送電晶體的第二端，及控制端，耦接於第一儲存電容的第二端。
本發明有關於一種電荷泵電路，用以在抹除操作中產生第一電壓、在編程操作中產生第二電壓或在讀取操作中產生第三電壓。電荷泵電路包含電力開關、第一下拉電路、第二下拉電路、輸出下拉電路、第一電荷泵階段、第二電荷泵階段及輸出電荷泵階段。電力開關包含第一端，用以接收輸入電壓，第二端，及控制端，用以接收致能訊號。第一下拉電路包含第一端，用以接收下拉訊號，及第二端。第二下拉電路包含第一端，用以接收下拉訊號，及第二端。輸出下拉電路包含第一端，用以接收下拉訊號，及第二端。第一電荷泵階段包含第一升壓電容、第一傳送電晶體、第一閘控電晶體及第一儲存電容。第一升壓電容包含第一端，用以接收第四相位訊號，及第二端。第一傳送電晶體包含第一端，耦接於電力開關的第二端，第二端，及控制端，耦接於第一升壓電容的第二端及第一下拉電路的第二端。第一閘控電晶體包含第一端，耦接於 第一傳送電晶體的控制端，第二端，耦接於第一傳送電晶體的第二端，及控制端，耦接於電力開關的第二端。第一儲存電容包含第一端，用以接收第三相位訊號，及第二端，耦接於第一傳送電晶體的第二端。第二電荷泵階段包含第二升壓電容、第二傳送電晶體、第二閘控電晶體及第二儲存電容。第二升壓電容包含第一端，用以接收第一相位訊號，及第二端。第二傳送電晶體包含第一端，耦接於第一儲存電容的第二端，第二端，及控制端，耦接於第二升壓電容的第二端及第二下拉電路的第二端。第二閘控電晶體包含第一端，耦接於第二傳送電晶體的控制端，第二端，耦接於第二傳送電晶體的第二端，及控制端，耦接於第一儲存電容的第二端。第二儲存電容包含第一端，用以接收第二相位訊號，第二端，耦接於第二傳送電晶體的第二端。輸出電荷泵階段包含輸出升壓電容、輸出傳送電晶體及輸出閘控電晶體。輸出升壓電容包含第一端，用以接收第三相位訊號，及第二端。輸出傳送電晶體包含第一端，耦接於第二儲存電容的第二端，第二端，用以輸出第一電壓、第二電壓或第三電壓，及控制端，耦接於輸出升壓電容的第二端及輸出下拉電路的第二端。輸出閘控電晶體包含第一端，耦接於輸出傳送電晶體的控制端，第二端，耦接於輸出傳送電晶體的第二端，及控制端，耦接於第二儲存電容的第二端。
1,4,6:電荷泵電路
121至12N:下拉電路
141至14N:電荷泵階段
B0,B1,B2,B3:偏壓節點
Cb0,Cb1,CbN:升壓電容
Cs0,Cs1:儲存電容
IN:輸入節點
Mc0,Mc1,Mc2,McN:閘控電晶體
ML0,ML1,MLN:下拉電晶體
Mt0,Mt1,MtN:傳送電晶體
Mp:電力開關
Mp0,Mp1,MpN:保護電晶體
Mr:讀取電晶體
Mrp:讀取保護電晶體
OUT:輸出節點
PH1至PH5:相位訊號
Pw:電力節點
S0,S1:儲存節點
Sen:致能訊號
Spl:下拉訊號
t,t1至t4:時間
V(B1),v(B2),v(B3),V(S1),v(Pw):電壓
Vb:偏壓
Vin:輸入電壓
Vout:輸出電壓
Vss:接地端
第1圖係為本發明實施例中一種電荷泵電路之電路圖。
第2A、2B及2C圖顯示第1圖中的電荷泵電路分別在編程操作、讀取操作及抹除操作的波形。
第3圖顯示第1圖中的電荷泵電路在抹除操作的波形。
第4圖係為本發明實施例中另一種電荷泵電路之電路圖。
第5圖顯示第4圖中的電荷泵電路在抹除操作的波形。
第6圖係為本發明實施例中另一種電荷泵電路之電路圖。
第7圖顯示第6圖中的電荷泵電路在抹除操作的波形。
第1圖係為本發明實施例中一種電荷泵電路1之電路圖。電荷泵電路1可產生非揮發性記憶體的讀取、編程及抹除操作的輸出電壓Vout，並且可將不同的電壓Vout輸出到記憶體陣列以執行讀取、編程及抹除操作。非揮發性記憶體可以是快閃記憶體或電子抹除式可複寫唯讀記憶體(electrically-erasable programmable read-only memory,EEPROM)。
電荷泵電路1可包含電力開關Mp、下拉電路121、下拉電路12N、電荷泵階段141、輸出電荷泵階段14N、讀取保護電晶體Mrp及讀取電晶體Mr。
電力開關Mp包含第一端，用以從輸入節點IN接收輸入電壓Vin；第二端；及控制端，用以接收致能訊號Sen。輸入電壓Vin可以是直流(direct current,DC)電壓。電力開關Mp的第二端可耦接於電力節點Pw。
下拉電路121包含第一端，用以接收下拉訊號Spl；及第二端。下拉電路12N包含第一端，用以接收下拉訊號Spl；及第二端。當下拉訊號Spl被設為電壓“Vin”時，下拉電路121可將電荷泵階段141耦接至接地端Vss，且下拉電路12N可將輸出電荷泵階段14N耦接至接地端Vss。當下拉訊號Spl被設為0V時，下拉電路121可將電荷泵階段141從接地端Vss斷開，且下拉電路12N可將輸出電荷泵階段14N從接地端Vss斷開。接地端Vss可提供接地電壓，例如0V。在一些 實施例中，下拉訊號Spl可被設為電壓“Vin”之外的其他高壓。高壓係為足以導通下拉電路121及下拉電路12N的高電壓。
在一些實施例中，下拉電路121可包含下拉電晶體ML1及保護電晶體Mp1。下拉電晶體ML1包含第一端，耦接於接地端Vss；第二端；及控制端，用以接收下拉訊號Spl。保護電晶體Mp1包含第一端，耦接於下拉電晶體ML1的第二端，第二端，耦接於傳送電晶體Mt1的控制端，及控制端，用以接收偏壓Vb。保護電晶體Mp1可將其第一端的電壓限制於電壓(Vb-Vt)，保護下拉電晶體ML1不受高壓損壞，Vt為保護電晶體Mp1的臨界電壓。下拉電晶體ML1可控制保護電晶體Mp1的第一端及接地端Vss之間的連接。保護電晶體Mp1可以是耐高壓的N型電晶體，下拉電晶體ML1可以是普通的5V N型電晶體。偏壓Vb可以是輸入電壓Vin。
相似地，下拉電路12N可包含下拉電晶體MLN及保護電晶體MpN。下拉電晶體MLN包含第一端，耦接於接地端Vss；第二端；及控制端，用以接收下拉訊號Spl。保護電晶體MpN包含第一端，耦接於下拉電晶體MLN的第二端，第二端，耦接於傳送電晶體MtN的控制端，及控制端，用以接收偏壓Vb。保護電晶體MpN可將其第一端的電壓限制於電壓(Vb-Vt)，保護下拉電晶體MLN不受高壓損壞，Vt為保護電晶體MpN的臨界電壓。下拉電晶體MLN可控制保護電晶體MpN的第一端及接地端Vss之間的連接。保護電晶體MpN可以是耐高壓的N型電晶體，下拉電晶體MLN可以是普通的5V N型電晶體。
電荷泵階段141包含升壓電容Cb1、傳送電晶體Mt1、閘控電晶體Mc1及儲存電容Cs1。升壓電容Cb1包含第一端，用以接收相位訊號PH1；及第二端。 傳送電晶體Mt1包含第一端，耦接於電力開關Mp的第二端；第二端；及控制端，耦接於升壓電容Cb1的第二端。閘控電晶體Mc1包含第一端，耦接於傳送電晶體Mt1的控制端；第二端，耦接於傳送電晶體Mt1的第二端；及控制端，耦接於電力開關Mp的第二端。儲存電容Cs1包含第一端，用以接收相位訊號PH2；及第二端，耦接於傳送電晶體Mt1的第二端。傳送電晶體Mt1的控制端可耦接於偏壓節點B1。當相位訊號PH1設為0V時，偏壓節點B1的電壓可為(Vin-Vt)，其中Vt為閘控電晶體Mc1的臨界電壓。儲存電容Cs1的第二端可耦接於儲存節點S1。傳送電晶體Mt1及閘控電晶體Mc1可以是P型電晶體。升壓電容Cb1及儲存電容Cs1可由電晶體實現。
輸出電荷泵階段14N包含升壓電容CbN、傳送電晶體MtN及閘控電晶體McN。升壓電容CbN包含第一端，用以接收相位訊號PH3；及第二端。傳送電晶體MtN包含第一端，耦接儲存電容Cs1的第二端；第二端，用以輸出第一電壓、第二電壓或第三電壓；及控制端，耦接升壓電容CbN的第二端及下拉電路12N的第二端。閘控電晶體McN包含第一端，耦接於傳送電晶體MtN的控制端；第二端，耦接於傳送電晶體MtN的第二端；及控制端，耦接於儲存電容Cs1的第二端。傳送電晶體MtN的控制端可耦接於偏壓節點B2。當相位訊號PH3設為0V時，偏壓節點B2的電壓可為(2Vin-Vt)，其中Vt為閘控電晶體McN的臨界電壓。傳送電晶體MtN的第二端可耦接於輸出節點OUT。傳送電晶體MtN及閘控電晶體McN可以是P型電晶體。升壓電容CbN可由電晶體實現。升壓電容Cb1及CbN的電容足以滿足安全工作區(safe operating area，SOA)的要求。儲存電容Cs1的電容值大於升壓電容CbN的電容值，升壓電容CbN的電容值大於或等於升壓電容Cb1的電容值。
讀取保護電晶體Mrp包含第一端，耦接於傳送電晶體MtN的第二端；第二端；及控制端，用以接收偏壓Vb。讀取電晶體Mr包含第一端，耦接讀取保護電晶體Mrp的第二端；第二端；及控制端，用以接收致能訊號Sen。讀取保護電晶體Mrp可將其第一端的電壓限制在電壓(Vb-Vt)，保護讀取電晶體Mr不受高壓損壞，Vt為讀取保護電晶體Mrp的臨界電壓。讀取電晶體Mr可控制讀取保護電晶體Mrp的第二端及接地端Vss之間的連接。讀取保護電晶體Mrp可以是耐高壓的N型電晶體，讀取電晶體Mr可以是普通的5V N型電晶體。
致能訊號Sen、下拉訊號Spl及相位訊號PH1至PH3可被設置以在電荷泵電路1於讀取、編程及抹除操作中產生輸出電壓Vout。第2A、2B及2C圖顯示電荷泵電路1分別在編程操作、讀取操作及抹除操作的波形。
參考第2A圖，在編程操作中，致能訊號Sen設置為0V，下拉訊號Spl設置為電壓“Vin”，相位訊號PH1設置為0V，相位訊號PH2設置為電壓“Vin”，且相位訊號PH3設為0V。致能訊號Sen導通電力開關管Mp並截止讀取電晶體Mr，下拉訊號Spl致能下拉電路121以將傳送電晶體Mt1的控制端耦接於接地端Vss，藉以導通讀取電晶體Mt1，下拉訊號Spl使下拉電路12N將傳送電晶體MtN的控制端耦接於接地端Vss，藉以導通傳送電晶體MtN，將輸入電壓Vin沿電力開關Mp、傳送電晶體Mt1及傳送電晶體MtN傳播以在輸出節點OUT產生輸出電壓Vout。相位訊號PH1、相位訊號PH2及相位訊號PH3維持在大致恆定的準位，不提升輸入電壓Vin而產生輸出電壓Vout。輸入電壓Vin及輸出電壓Vout都可以是9V。雖然本實施例中相位訊號PH1至PH3使用第2A圖所示之特定電壓準位，相位訊號PH1至PH3亦可被設置為其他恆定電壓準位。此外，雖然電壓“Vin”被用以設置下拉訊號Spl及相位訊號PH2，但亦也可使用不同於電壓“Vin”的其他 電壓來代替電壓“Vin”，且可使用不同的其他電壓來設置下拉訊號Spl及相位訊號PH2。
參考第2B圖，在讀取操作中，致能訊號Sen設置為電壓“Vin”，下拉訊號Spl設置為0V，相位訊號PH1設置為0V，相位訊號PH2設置為電壓“Vin”，且相位訊號PH3設為0V。致能訊號Sen截止電力開關Mp並導通讀取電晶體Mr，下拉訊號Spl致能下拉電路121以將傳送電晶體Mt1的控制端從接地端Vss斷開，且相位訊號PH1截止傳送電晶體Mt1。同樣地，下拉訊號Spl致能下拉電路12N以將傳送電晶體MtN的控制端從接地端Vss斷開，且相位訊號PH3截止傳送電晶體MtN。如此一來，可防止輸入電壓Vin沿電力開關Mp、傳送電晶體Mt1及傳送電晶體MtN傳播至輸出節點OUT，且輸出電壓Vout由讀取電晶體Mr產生。雖然本實施例中相位訊號PH1至PH3使用第2B圖所示之特定電壓準位，相位訊號PH1至PH3亦可被設置為其他恆定電壓準位。雖然電壓“Vin”被用以設置致能訊號Sen及相位訊號PH2，但亦可使用不同於電壓“Vin”的其他電壓來代替電壓“Vin”，且可用不同的其他電壓來設置致能訊號Sen及相位訊號PH2。
參考第2C圖，在抹除操作中，致能訊號Sen設置為0V，下拉訊號Spl設置為0V，且相位訊號PH1至PH3持續相互觸變(toggled)。致能訊號Sen導通電力開關Mp並截止讀取電晶體Mr，下拉訊號Spl致能下拉電路121以將傳送電晶體Mt1的控制端從接地端Vss斷開，且相位訊號PH1控制傳送電晶體Mt1以將電荷從電力節點Pw傳輸至儲存電容Cs1。同樣地，下拉訊號Spl致能下拉電路12N以將傳送電晶體MtN的控制端從接地端Vss斷開，且相位訊號PH3控制傳送電晶體MtN以將電荷從儲存電容Cs1傳輸至輸出節點OUT。以此方式，輸入電壓Vin可沿著電力開關Mp、傳送電晶體Mt1及傳送電晶體MtN傳播以在輸出節點OUT產生輸 出電壓Vout。相位訊號PH1至PH3持續相互觸變以升高輸入電壓Vin以產生輸出電壓Vout。輸入電壓Vin可以是9V，輸出電壓Vout可以是17.3V。相位訊號PH2及相位訊號PH3互為反相。相位訊號PH1的脈衝的下降沿滯後於相位訊號PH2的脈衝的下降沿，相位訊號PH1的脈衝的上升沿領先於相位訊號PH2的脈衝的上升沿。當相位訊號PH1至PH3在電壓“Vin”及0V之間相互觸變時，可使用不同於電壓“Vin”的電壓來代替電壓“Vin”。
第3圖顯示電荷泵電路1在抹除模式的詳細波形。
在時間t1，電力開關Mp導通，以在電力節點Pw產生等於輸入電壓Vin的電壓v(Pw)。相位訊號PH1設定為電壓“Vin”，且相位訊號PH2切換至0V，將偏壓節點B1的電壓v(B1)驅動至(Vin)。由於電壓v(B1)等於電壓v(Pw)(Vin=Vin)，傳送電晶體Mt1截止，阻止電荷從電力節點Pw傳送至儲存節點S1。
在時間t2，相位訊號PH1切換至0V，相位訊號PH2保持在0V，電壓v(B1)下降至(Vin-Vt)，其中Vt為傳送電晶體Mt1的臨界電壓，藉以導通傳送電晶體Mt1，及在儲存節點S1建立等於Vin的電壓v(S1)。相位訊號PH3設定為電壓“Vin”，電壓v(B2)上升至(2Vin)，藉以截止傳送電晶體MtN，及停止將電荷從儲存節點S1傳送至輸出節點OUT。
在時間t3，相位訊號PH1被切換至電壓“Vin”，而相位訊號PH2保持在0V，使電壓v(B1)升高至(Vin)。由於電壓v(B1)等於電壓v(Pw)，傳送電晶體Mt1截止，防止反向電流從儲存節點S1反饋至電力節點Pw。
在時間t4，相位訊號PH1保持在電壓“Vin”，且相位訊號PH2被切換至電壓“Vin”，使電壓v(S1)升高至2Vin。由於電壓v(Pw)小於電壓v(S1)(Vin<2Vin)，閘控電晶體Mc1導通，使電壓v(B1)成為2Vin，且傳送電晶體Mt1截止。相位訊號PH3設為0V，偏壓節點VB2的電壓v(B2)下降至(2Vin-Vt)。由於電壓v(S1)高於電壓v(B2)(2Vin>(2Vin-Vt))，閘控電晶體McN截止。由於電壓v(B2)小於電壓v(S1)((2Vin-Vt)<2Vin)，傳送電晶體MtN導通，將電荷從儲存節點S1傳輸到輸出節點OUT以產生等於2Vin的輸出電壓Vout。
在第3圖所描述的電荷泵運作程序中，輸入電壓Vin可被提升以產生等於2Vin的輸出電壓Vout。
電荷泵電路1無需使用其他電力開關及準位移位電路即可根據致能訊號Sen、下拉訊號Spl及相位訊號PH1至PH3產生編程操作、讀取操作及抹除操作的電壓，進而減小電路尺寸並節省製造成本。
第6圖係為本發明實施例中另一種電荷泵電路6之電路圖。電荷泵電路6的配置與電荷泵電路1類似，不同之處在於電荷泵電路6中的電荷泵階段141另包含閘控電晶體Mc2，且下拉電路121採用不同的訊號設置。以下討論將集中在閘控電晶體Mc2及下拉電路121上，其他元件的解釋可在前面的段落中找到，在此不再贅述。閘控電晶體Mc2包含第一端，耦接於升壓電容Cb1的第二端、第二端，耦接於傳送電晶體Mt1的控制端、及控制端，用以接收相位訊號PH5。傳送電晶體Mt1的控制端可耦接於偏壓節點B1。升壓電容Cb1的第二端可耦接於偏壓節點B3。閘控電晶體Mc2可以是P型電晶體。下拉電路121的第一端接收相位訊號PH5，下拉電晶體ML1的控制端接收相位訊號PH5。
編程操作及讀取操作的訊號配置與電荷泵電路1相同，電荷泵電路6的抹除操作的致能訊號Sen及下拉訊號Spl的訊號配置與電荷泵電路1相同，相關解釋在此不再贅述。第7圖將結合電荷泵電路6的抹除操作使用的相位訊號PH1至PH3及PH5的訊號配置進行說明。
參考第7圖，在抹除操作中，相位訊號PH1至PH3及PH5持續相互觸變。相位訊號PH2與相位訊號PH3互為反相，且相位訊號PH1與相位訊號PH5互為反相。相位訊號PH1的脈衝的下降沿滯後於相位訊號PH2的脈衝的下降沿，相位訊號PH1的脈衝的上升沿領先於相位訊號PH2的脈衝的上升沿。當相位訊號PH1至PH3及PH5在電壓“Vin”及0V之間相互觸變時，可使用不同於電壓“Vin”的電壓來代替電壓“Vin”。
在時間t1，相位訊號PH1由Vin設置為電壓“Vin”，相位訊號PH2切換至0V，相位訊號PH5設置為0V，藉以導通閘控電晶體Mc2，截止下拉電路121，及將電壓v(B1)從2Vin驅動至Vin。由於電壓v(B1)等於電壓v(Pw)((Vin=Vin)，傳送電晶體Mt1截止，藉以阻止電荷從電力節點Pw傳輸到儲存節點S1。
在時間t2，相位訊號PH1切換至0V，相位訊號PH2保持為0V，相位訊號PH5切換至電壓“Vin”，藉以截止閘控電晶體Mc2，開啟下拉電路121，從而將電壓v(B1)切換到0V，導通傳送電晶體Mt1，並在儲存節點S1建立等於Vin的電壓v(S1)。偏壓節點B1的0V可完全導通傳送電晶體Mt1。因此，雖然閘控電晶體Mc2可佔據電荷泵電路6的一些電路空間，相較於電荷泵電路1，電荷泵電路6之傳送電晶體Mt1的尺寸可顯著減小，以縮減節點S1的雜散電容值，進而達到 電晶體Cs1的尺寸可顯著減小，同時提供相同的電流幅度，從而減少整體電路尺寸。
在時間t3，相位訊號PH1切換至電壓“Vin”，相位訊號PH2保持在0V，相位訊號PH5切換至0V，藉以導通閘控電晶體Mc2，截止下拉電路121，及將電壓v(B1)升壓至(Vin)。傳送電晶體Mt1截止，藉以防止反向電流從儲存節點S1反饋到電力節點Pw。
在時間t4，相位訊號PH1保持在電壓“Vin”，相位訊號PH2切換至電壓“Vin”，相位訊號PH5保持在0V，且電壓v(S1)上升至2Vin。相位訊號PH3設為0V，偏壓節點VB2的電壓v(B2)下降至(2Vin-Vt)。由於電壓v(S1)高於電壓v(B2)(2Vin>(2Vin-Vt))，閘控電晶體McN截止。由於電壓v(B2)小於電壓v(S1)((2Vin-Vt)<2Vin)，傳送電晶體MtN導通，將電荷從儲存節點S1傳輸到輸出節點OUT以產生等於2Vin的輸出電壓Vout。
在第7圖所描述的電荷泵運作程序中，輸入電壓Vin可被升高以產生等於2Vin的輸出電壓Vout。
電荷泵電路6無需使用其他電力開關及準位移位電路即可根據致能訊號Sen、下拉訊號Spl及相位訊號PH1至PH3及PH5產生編程操作、讀取操作及抹除操作的電壓，進而大幅減小電路尺寸並節省製造成本。
第4圖係為本發明實施例中另一種電荷泵電路4之電路圖。電荷泵電路4的配置及電荷泵電路1類似，不同之處在於電荷泵電路4另包含下拉電路421 及電荷泵階段441。對電荷泵電路4的說明將集中於下拉電路421及電荷泵階段441，其他元件的說明可在前面的段落中找到，在此不再贅述。電荷泵階段441耦接下拉電路421、電力開關Mp及電荷泵階段141。
下拉電路421包含用以接收下拉訊號Spl的第一端及第二端。當下拉訊號Spl被設置為電壓“Vin”時，下拉電路421可將電荷泵階段441耦接於接地端Vss。當下拉訊號Spl被設置為0V時，下拉電路421可將電荷泵階段441從接地端Vss斷開。下拉電路421可包含下拉電晶體ML0及保護電晶體Mp0。下拉電晶體ML0包含第一端，耦接接地端Vss；第二端；及控制端，用以接收下拉訊號Spl。保護電晶體Mp0包含第一端，耦接於下拉電晶體ML0的第二端；第二端，耦接於傳送電晶體Mt0的控制端；及控制端，用以接收偏壓Vb。保護電晶體Mp0可將其第一端的電壓限制於電壓(Vb-Vt)，保護下拉電晶體ML0不受高壓損壞，Vt為保護電晶體Mp0的臨界電壓。下拉電晶體ML0可控制保護電晶體Mp0的第一端及接地端Vss之間的連接。保護電晶體Mp0可以是耐高壓的N型電晶體，下拉電晶體ML0可以是普通的5V N型電晶體。
電荷泵階段441包含升壓電容Cb0、傳送電晶體Mt0、閘控電晶體Mc0及儲存電容Cs0。升壓電容Cb0包含第一端，用以接收相位訊號PH4；及第二端。傳送電晶體Mt0包含第一端，耦接於電力開關Mp的第二端；第二端；及控制端，耦接於升壓電容Cb0的第二端。閘控電晶體Mc0包含第一端，耦接於傳送電晶體Mt0的控制端；第二端，耦接於傳送電晶體Mt0的第二端；及控制端，耦接於電力開關Mp的第二端。儲存電容Cs0包含第一端，用以接收相位訊號PH3；及第二端，耦接於傳送電晶體Mt0的第二端。傳送電晶體Mt0的控制端可耦接於偏壓節點B0。儲存電容Cs0的第二端可耦接於儲存節點S0。當相位訊號PH4設為0V時， 偏壓節點B0的電壓可以是(Vin)；當相位訊號PH1設為0V時，偏壓節點B1的電壓可為(2Vin)；當相位訊號PH3設定為0V時，偏壓節點B2的電壓可為(3Vin)。傳送電晶體Mt0及閘控電晶體Mc0可以是P型電晶體。升壓電容Cb0及儲存電容Cs0可由電晶體實現。儲存電容Cs0的電容值大於升壓電容Cb0的電容值。升壓電容CbN的電容值大於或等於升壓電容Cb0的電容值。
致能訊號Sen、下拉訊號Spl及相位訊號PH1至PH4可被設置以操作電荷泵電路4於讀取、編程及抹除操作中產生輸出電壓Vout。
在編程操作中，致能訊號Sen可設置為0V，下拉訊號Spl可設置為電壓“Vin”，相位訊號PH1可設置為0V，相位訊號PH2可設置為電壓“Vin”，相位訊號PH3可設置為0V，相位訊號PH4可設置為電壓“Vin”。致能訊號Sen導通電力開關Mp，下拉訊號Spl致能下拉電路421以將傳送電晶體Mt0耦接於接地端Vss，致能下拉電路121以將傳送電晶體Mt1耦接於接地端Vss，及致能下拉電路12N以將傳送電晶體MtN耦接於接地端Vss。以此方式，輸入電壓Vin可沿著電力開關Mp、傳送電晶體Mt0、傳送電晶體Mt1及傳送電晶體MtN傳播，以在輸出節點OUT產生輸出電壓Vout。相位訊號PH1至PH4被保持在實質上恆定的準位，不升高輸入電壓Vin而產生輸出電壓Vout。訊號PH1至PH4不限於使用前述特定電壓準位運作，且亦可被設置為其他恆定電壓準位。電荷泵電路4的編程操作的其他配置與電荷泵電路1類似，其解釋可在前面的段落中找到，因此在此不再贅述。
讀取操作中，致能訊號Sen可設置為電壓“Vin”，下拉訊號Spl可設置為0V，相位訊號PH1可設置為0V，相位訊號PH2可設置為電壓“Vin”，相位訊號PH3可 設置為0V，且相位訊號PH4可設置為電壓“Vin”。致能訊號Sen截止電力開關Mp並導通讀取電晶體Mr。下拉訊號Spl致能下拉電路421、121、12N以將傳送電晶體Mt0、Mt1、MtN的控制端從接地端Vss斷開，且相位訊號PH4、PH1、PH3截止傳送電晶體Mt0、Mt1、MtN。如此一來，可防止輸入電壓Vin沿電力開關Mp、傳送電晶體Mt0、傳送電晶體Mt1及傳送電晶體MtN傳播至輸出節點OUT，此時輸出電壓Vout由讀取電晶體Mr產生。相位訊號PH1到PH4不限於本實施例中所述之特定電壓準位，且亦可被設置為其他恆定電壓準位。此外，雖然電壓“Vin”被用以設置致能訊號Sen以及相位訊號PH2及PH4，但亦可使用不同於電壓“Vin”的其他電壓來代替電壓“Vin”，並且可使用其他不同的其他電壓設置致能訊號Sen及相位訊號PH2及PH4。電荷泵電路4的讀取操作的其他配置及電荷泵電路1類似，其解釋可在前面的段落中找到，在此不再贅述。
電荷泵電路4的抹除操作的致能訊號Sen及下拉訊號Spl的訊號配置與電荷泵電路1相同，相關說明請參考前文，在此不再贅述。第5圖將結合電荷泵電路4在抹除操作所使用之相位訊號PH1至PH4進行說明。
參考第5圖，在抹除操作中，相位訊號PH1至PH4持續相互觸變。相位訊號PH4控制傳送電晶體Mt0以將電荷從電力節點Pw傳輸至儲存電容Cs0。輸入電壓Vin可沿著電力開關Mp、傳送電晶體Mt0、傳送電晶體Mt1及傳送電晶體MtN傳播，以在輸出節點OUT產生輸出電壓Vout。相位訊號PH1至PH4持續相互觸變以升高輸入電壓Vin而產生輸出電壓Vout。相位訊號PH4中的脈衝的下降沿滯後於相位訊號PH3中的脈衝的下降沿，且相位訊號PH4中的脈衝的上升沿領先於相位訊號PH3中的脈衝的上升沿。相位訊號PH2及相位訊號PH3互為反相。相位訊號PH1的脈衝的下降沿滯後於相位訊號PH2的脈衝的下降沿，相位訊號PH1 的脈衝的上升沿領先於相位訊號PH2的脈衝的上升沿。當相位訊號PH1至PH4在電壓“Vin”及0V之間相互觸變時，可使用不同於電壓“Vin”的電壓來代替電壓“Vin”。
在第5圖所描述的電荷泵運作程序中，輸入電壓Vin可被升高以產生等於3Vin的輸出電壓Vout。
雖然在本實施例中採用了3個電荷泵階段，但是本領域技術人員可知應用類似的原理可在電荷泵電路4中增加額外的電荷泵階段，從而將輸出電壓Vout升高至更高的準位。
電荷泵電路4無需使用其他電力開關及準位移位電路即可根據致能訊號Sen、下拉訊號Spl及相位訊號PH1至PH4產生編程操作、讀取操作及抹除操作的電壓，進而減小電路尺寸、節省製造成本同時產生極高壓。
以上該僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:電荷泵電路
121,12N:下拉電路
141,14N:電荷泵階段
B1,B2:偏壓節點
Cb1,CbN:升壓電容
Cs1:儲存電容
IN:輸入節點
Mc1,McN:閘控電晶體
ML1,MLN:下拉電晶體
Mt1,MtN:傳送電晶體
Mp:電力開關
Mp1,MpN:保護電晶體
Mr:讀取電晶體
Mrp:讀取保護電晶體
OUT:輸出節點
PH1至PH3:相位訊號
Pw:電力節點
S1:儲存節點
Sen:致能訊號
Spl:下拉訊號
Vb:偏壓
Vin:輸入電壓
Vout:輸出電壓
Vss:接地端

Claims (20)

  1. 一種電荷泵電路，用以在一抹除操作中產生一第一電壓、在一編程操作中產生一第二電壓或在一讀取操作中產生一第三電壓，該電荷泵電路包含：一電力開關，包含一第一端，用以接收一輸入電壓，一第二端，及一控制端，用以接收一致能訊號；一第一下拉電路，包含一第一端及一第二端；一輸出下拉電路，包含一第一端，用以接收一下拉訊號，及一第二端；一第一電荷泵階段，包含：一第一升壓電容，包含一第一端，用以接收一第一相位訊號，及一第二端；一第一傳送電晶體，包含一第一端，耦接於該電力開關的該第二端，一第二端，及一控制端，耦接於該第一升壓電容的該第二端及該第一下拉電路的該第二端；一第一閘控電晶體，包含一第一端，耦接於該第一傳送電晶體的該控制端，一第二端，耦接於該第一傳送電晶體的該第二端，及一控制端，耦接於該電力開關的該第二端；及一第一儲存電容，包含一第一端，用以接收一第二相位訊號，一第二端，耦接於該第一傳送電晶體的該第二端；及一輸出電荷泵階段，包含：一輸出升壓電容，包含一第一端，用以接收一第三相位訊號，及一第二端；一輸出傳送電晶體，包含一第一端，耦接於該第一儲存電容的該第二端，一第二端，用以輸出該第一電壓、第二電壓或第三電壓，及 一控制端，耦接於該輸出升壓電容的該第二端及該輸出下拉電路的該第二端；及一輸出閘控電晶體，包含一第一端，耦接於該輸出傳送電晶體的該控制端，一第二端，耦接於該輸出傳送電晶體的該第二端，及一控制端，耦接於該第一儲存電容的該第二端。
  2. 如請求項1所述之電荷泵電路，其中，該第一下拉電路的該第一端用以接收該下拉訊號。
  3. 如請求項2所述之電荷泵電路，其中：在該抹除操作中，該第一相位訊號、該第二相位訊號及該第三相位訊號相互觸變(toggled)，該致能訊號導通該電力開關，該下拉訊號使該第一下拉電路將該第一傳送電晶體從該接地端斷開，並使該輸出下拉電路將該輸出傳送電晶體從該接地端斷開。
  4. 如請求項3所述之電荷泵電路，其中：該第二相位訊號及該第三相位訊號互為反相；及該第一相位訊號中的一脈衝的一下降沿滯後於該第二相位訊號中的一脈衝的一下降沿，且該第一相位訊號中的該脈衝的一上升沿領先於該第二相位訊號中的該脈衝的一上升沿。
  5. 如請求項2所述之電荷泵電路，其中：在該編程操作中，該第一相位訊號、該第二相位訊號及該第三相位訊號維持實質上恆定，該致能訊號導通該電力開關，該下拉訊號使該第一下 拉電路將該第一傳送電晶體的控制端耦接於該接地端，並使該輸出下拉電路將該輸出傳送電晶體的該控制端耦接於該接地端。
  6. 如請求項2所述之電荷泵電路，其中：在該讀取操作中，該第一相位訊號、該第二相位訊號及該第三相位訊號維持實質上恆定，該致能訊號截止該電力開關，該下拉訊號使該第一下拉電路將第一傳送電晶體從該接地端斷開，並使該輸出下拉電路將該輸出傳送電晶體從該接地端斷開。
  7. 如請求項1所述之電荷泵電路，其中，該電力開關、該第一傳送電晶體、該第一閘控電晶體、該輸出傳送電晶體及該輸出閘控電晶體為P型電晶體。
  8. 如請求項1所述之電荷泵電路，其中，該第一儲存電容的一電容值大於該輸出升壓電容的一電容值，該輸出升壓電容的一電容值大於或等於該第一升壓電容的一電容值。
  9. 如請求項1所述之電荷泵電路，另包含：一讀取保護電晶體，包含一第一端，耦接於該輸出傳送電晶體的該第二端，一第二端，及一控制端，用以接收一偏壓；及一讀取電晶體，包含一第一端，耦接於該讀取保護電晶體的該第二端，一第二端，及一控制端，用以接收該致能訊號。
  10. 如請求項1所述之電荷泵電路，其中： 該第一下拉電路包含：一第一下拉電晶體，包含一第一端，耦接於一接地端，一第二端，及一控制端，用以接收該下拉訊號；及一第一保護電晶體，包含一第一端，耦接於該第一下拉電晶體的該第二端，一第二端，耦接於該第一傳送電晶體的該控制端，及一控制端，用以接收一偏壓；及該輸出下拉電路包含：一輸出下拉電晶體，包含一第一端，耦接於該接地端，一第二端，及一控制端，用以接收該下拉訊號；及一輸出保護電晶體，包含一第一端，耦接於該輸出下拉電晶體的該第二端，一第二端，耦接於該第二傳送電晶體的該控制端，及一控制端，用以接收該偏壓。
  11. 如請求項1所述之電荷泵電路，其中：該第一電荷泵階段另包含一第二閘控電晶體，該第二閘控電晶體包含一第一端，耦接於該第一升壓電容的該第二端，一第二端，耦接於該第一傳送電晶體的該控制端，及一控制端，用以接收一第五相位訊號；及該第一下拉電路的該第一端用以接收該第五相位訊號。
  12. 如請求項11所述之電荷泵電路，其中：該第一下拉電路包含：一第一下拉電晶體，包含一第一端，耦接於一接地端，一第二端，及一控制端，用以接收該第五相位訊號；及一第一保護電晶體，包含一第一端，耦接於該第一下拉電晶體的該第 二端，一第二端，耦接於該第一傳送電晶體的該控制端，及一控制端，用以接收一偏壓；及該輸出下拉電路包含：一輸出下拉電晶體，包含一第一端，耦接於該接地端，一第二端，及一控制端，用以接收該下拉訊號；及一輸出保護電晶體，包含一第一端，耦接於該輸出下拉電晶體的該第二端，一第二端，耦接於該輸出下拉電晶體的該控制端，及一控制端，用以接收該偏壓。
  13. 如請求項11所述之電荷泵電路，其中：該第二相位訊號及該第三相位訊號互為反相；該第一相位訊號及該第五相位訊號互為反相；及該第一相位訊號中的一脈衝的一下降沿滯後於該第二相位訊號中的一脈衝的一下降沿，且該第一相位訊號中的該脈衝的一上升沿領先於該第二相位訊號中的該脈衝的一上升沿。
  14. 一種電荷泵電路，用以在一抹除操作中產生一第一電壓、在一編程操作中產生一第二電壓或在一讀取操作中產生一第三電壓，該電荷泵電路包含：一電力開關，包含一第一端，用以接收一輸入電壓，一第二端，及一控制端，用以接收一致能訊號；一第一下拉電路，包含一第一端，用以接收一下拉訊號，及一第二端；一第二下拉電路，包含一第一端，用以接收該下拉訊號，及一第二端；一輸出下拉電路，包含一第一端，用以接收該下拉訊號，及一第二端； 一第一電荷泵階段，包含：一第一升壓電容，包含一第一端，用以接收一第四相位訊號，及一第二端；一第一傳送電晶體，包含一第一端，耦接於該電力開關的該第二端，一第二端，及一控制端，耦接於該第一升壓電容的該第二端及該第一下拉電路的該第二端；一第一閘控電晶體，包含一第一端，耦接於該第一傳送電晶體的該控制端，一第二端，耦接於該第一傳送電晶體的該第二端，及一控制端，耦接於該電力開關的該第二端；及一第一儲存電容，包含一第一端，用以接收一第三相位訊號，及一第二端，耦接於該第一傳送電晶體的該第二端；一第二電荷泵階段，包含：一第二升壓電容，包含一第一端，用以接收一第一相位訊號，及一第二端；一第二傳送電晶體，包含一第一端，耦接於該第一儲存電容的該第二端，一第二端，及一控制端，耦接於該第二升壓電容的該第二端及該第二下拉電路的該第二端；一第二閘控電晶體，包含一第一端，耦接於該第二傳送電晶體的該控制端，一第二端，耦接於該第二傳送電晶體的該第二端，及一控制端，耦接於該第一儲存電容的該第二端；及一第二儲存電容，包含一第一端，用以接收一第二相位訊號，一第二端，耦接於該第二傳送電晶體的該第二端；及一輸出電荷泵階段，包含：一輸出升壓電容，包含一第一端，用以接收該第三相位訊號，及一第 二端；一輸出傳送電晶體，包含一第一端，耦接於該第二儲存電容的該第二端，一第二端，用以輸出該第一電壓、第二電壓或第三電壓，及一控制端，耦接於該輸出升壓電容的該第二端及該輸出下拉電路的該第二端；及一輸出閘控電晶體，包含一第一端，耦接於該輸出傳送電晶體的該控制端，一第二端，耦接於該輸出傳送電晶體的該第二端，及一控制端，耦接於該第二儲存電容的該第二端。
  15. 如請求項14所述之電荷泵電路，其中在該抹除操作中，該第一相位訊號、該第二相位訊號、該第三相位訊號及該第四相位訊號相互觸變，該致能訊號導通該電力開關，該下拉訊號使該第一下拉電路將該第一傳送電晶體從該接地端斷開，使該第二下拉電路將該第二傳送電晶體從該接地端斷開，並使該輸出下拉電路將該輸出傳送電晶體從該接地端斷開。
  16. 如請求項15所述之電荷泵電路，其中：該第二相位訊號及該第三相位訊號互為反相；該第一相位訊號中的一脈衝的一下降沿滯後於該第二相位訊號中的一脈衝的一下降沿，且該第一相位訊號中的該脈衝的一上升沿領先於該第二相位訊號中的該脈衝的一上升沿；及該第四相位訊號中的一脈衝的一下降沿滯後於該第三相位訊號中的一脈衝的一下降沿，且該第四相位訊號中的該脈衝的一上升沿領先於該第三相位訊號中的該脈衝的一上升沿。
  17. 如請求項14所述之電荷泵電路，其中，在該編程操作中，該第一相位訊號、該第二相位訊號、該第三相位訊號及該第四相位訊號維持實質上恆定，該致能訊號導通該電力開關，該下拉訊號使該第一下拉電路將第一傳送電晶體耦接於該接地端，使該第二下拉電路將該第二傳送電晶體耦接於該接地端，並使該輸出下拉電路將該輸出傳送電晶體耦接於該接地端。
  18. 如請求項14所述之電荷泵電路，其中，在該讀取操作中，該第一相位訊號、該第二相位訊號、該第三相位訊號及該第四相位訊號維持實質上恆定，該致能訊號截止該電力開關，該下拉訊號使該第一下拉電路將該第一傳送電晶體從該接地端斷開，使該第二下拉電路將該第二傳送電晶體從該接地端斷開，並使該輸出下拉電路將該輸出傳送電晶體從該接地端斷開。
  19. 如請求項14所述之電荷泵電路，其中，該第一儲存電容的該電容值大於該第一升壓電容的一電容值，該輸出升壓電容的一電容值大於或等於第一升壓電容的該電容值。
  20. 如請求項14所述之電荷泵電路，另包含：一讀取保護電晶體，包含一第一端，耦接於該輸出傳送電晶體的該第二端，一第二端，及一控制端，用以接收一偏壓；及一讀取電晶體，包含一第一端，耦接於該讀取保護電晶體的該第二端，一第二端，及一控制端，用以接收該致能訊號。
TW110128328A 2020-08-14 2021-08-02 電荷泵電路 TWI804940B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063065512P 2020-08-14 2020-08-14
US63/065,512 2020-08-14

Publications (2)

Publication Number Publication Date
TW202207603A TW202207603A (zh) 2022-02-16
TWI804940B true TWI804940B (zh) 2023-06-11

Family

ID=80223115

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110128328A TWI804940B (zh) 2020-08-14 2021-08-02 電荷泵電路
TW110128632A TWI766788B (zh) 2020-08-14 2021-08-04 記憶體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110128632A TWI766788B (zh) 2020-08-14 2021-08-04 記憶體裝置

Country Status (2)

Country Link
US (2) US11690221B2 (zh)
TW (2) TWI804940B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263238A1 (en) * 2003-06-30 2004-12-30 Matrix Semiconductor, Inc. Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor
CN110149046A (zh) * 2019-05-27 2019-08-20 南京芯耐特半导体有限公司 基于宽范围输入电压输出相对恒定的cmos电荷泵
CN209692611U (zh) * 2019-05-27 2019-11-26 南京芯耐特半导体有限公司 基于宽范围输入电压输出相对恒定的cmos电荷泵
TWI692927B (zh) * 2019-05-03 2020-05-01 台達電子工業股份有限公司 電力電路以及驅動電路
TW202029628A (zh) * 2019-01-30 2020-08-01 台達電子工業股份有限公司 積體電路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106481B2 (en) * 2004-09-03 2012-01-31 Rao G R Mohan Semiconductor devices with graded dopant regions
US7149132B2 (en) * 2004-09-24 2006-12-12 Ovonyx, Inc. Biasing circuit for use in a non-volatile memory device
US7317347B2 (en) 2004-11-22 2008-01-08 Stmicroelectronics S.R.L. Charge pump circuit with reuse of accumulated electrical charge
US7248096B2 (en) 2004-11-22 2007-07-24 Stmicroelectronics S.R.L. Charge pump circuit with dynamic biasing of pass transistors
US7791161B2 (en) * 2005-08-25 2010-09-07 Freescale Semiconductor, Inc. Semiconductor devices employing poly-filled trenches
US9368193B2 (en) * 2006-10-11 2016-06-14 Goran Krilic Methods for reducing power dissipation in drowsy caches and for retaining data in cache-memory sleep mode
US7423319B2 (en) 2006-12-28 2008-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. LDPMOS structure with enhanced breakdown voltage
US8344443B2 (en) * 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US8587036B2 (en) * 2008-12-12 2013-11-19 Ememory Technology Inc. Non-volatile memory and fabricating method thereof
US7983081B2 (en) 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
US8169827B2 (en) * 2009-02-20 2012-05-01 Hynix Semiconductor Inc. NAND flash memory string apparatus and methods of operation thereof
US8587045B2 (en) * 2010-08-13 2013-11-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of forming the same
US8274322B2 (en) 2010-10-18 2012-09-25 National Tsing Hua University Charge pump with low noise and high output current and voltage
US8699247B2 (en) * 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US9312014B2 (en) 2013-04-01 2016-04-12 SK Hynix Inc. Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9685483B2 (en) * 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9449669B2 (en) * 2014-09-25 2016-09-20 Kilopass Technology, Inc. Cross-coupled thyristor SRAM circuits and methods of operation
US10756113B2 (en) * 2017-11-23 2020-08-25 Yangtze Memory Technologies Co., Ltd. Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory
US11282844B2 (en) 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
US11043595B2 (en) * 2019-06-14 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Cut metal gate in memory macro edge and middle strap
KR20220093912A (ko) * 2020-12-28 2022-07-05 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263238A1 (en) * 2003-06-30 2004-12-30 Matrix Semiconductor, Inc. Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor
TW202029628A (zh) * 2019-01-30 2020-08-01 台達電子工業股份有限公司 積體電路
TWI692927B (zh) * 2019-05-03 2020-05-01 台達電子工業股份有限公司 電力電路以及驅動電路
CN110149046A (zh) * 2019-05-27 2019-08-20 南京芯耐特半导体有限公司 基于宽范围输入电压输出相对恒定的cmos电荷泵
CN209692611U (zh) * 2019-05-27 2019-11-26 南京芯耐特半导体有限公司 基于宽范围输入电压输出相对恒定的cmos电荷泵

Also Published As

Publication number Publication date
US20220052064A1 (en) 2022-02-17
TW202207603A (zh) 2022-02-16
TWI766788B (zh) 2022-06-01
US11502096B2 (en) 2022-11-15
US11690221B2 (en) 2023-06-27
US20220052605A1 (en) 2022-02-17
TW202207425A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
US6734717B2 (en) Charge pump circuit
JP2755047B2 (ja) 昇圧電位発生回路
US4970409A (en) Voltage multiplier for nonvolatile semiconductor memory
US7233193B2 (en) High voltage switching circuit of a NAND type flash memory device
TWI433442B (zh) 電壓轉換電路
US20080042731A1 (en) High efficiency bi-directional charge pump circuit
US6912159B2 (en) Boosting circuit and non-volatile semiconductor storage device containing the same
JPH0519311B2 (zh)
TW202004757A (zh) 電壓控制裝置及記憶體系統
TWI427906B (zh) 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器
US20060273843A1 (en) High efficiency bi-directional charge pump circuit
JP3043201B2 (ja) 昇圧回路
US7282956B2 (en) High voltage switching circuit of nonvolatile memory device
US7030684B2 (en) High voltage switch circuit of semiconductor device
US5124574A (en) Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential
KR100510535B1 (ko) 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터
JP4746380B2 (ja) チャージポンプ回路
TWI804940B (zh) 電荷泵電路
JP6756590B2 (ja) 昇圧回路及びそれを備えた不揮発性メモリ
US5917366A (en) Voltage booster circuit and a voltage drop circuit with changeable operating levels
JP3314951B2 (ja) 電荷ポンプ回路
US11764673B2 (en) NMOS-based negative charge pump circuit
US7928795B2 (en) Semiconductor device for charge pumping
JPH01134796A (ja) 不揮発性半導体記憶装置
JPH0442615A (ja) 半導体集積回路