JP2021150298A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2021150298A JP2021150298A JP2020044928A JP2020044928A JP2021150298A JP 2021150298 A JP2021150298 A JP 2021150298A JP 2020044928 A JP2020044928 A JP 2020044928A JP 2020044928 A JP2020044928 A JP 2020044928A JP 2021150298 A JP2021150298 A JP 2021150298A
- Authority
- JP
- Japan
- Prior art keywords
- region
- well
- semiconductor substrate
- semiconductor device
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 72
- 229920005591 polysilicon Polymers 0.000 claims description 72
- 238000000926 separation method Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 22
- 239000002356 single layer Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
10 半導体基板
11 第1ウェル領域
12 第2ウェル領域
13 第3ウェル領域
14 素子分離領域
18 シリコン基板
20 ゲートポリシリコン
21 トンネル酸化膜
23 選択トランジスタ
40 レジスト膜
Claims (10)
- 不揮発性メモリを構成する半導体装置であって、
半導体基板と、
前記半導体基板の1の面の第1の領域から内部に向かって延在するように形成された第1導電型の第1のウェルと、
前記半導体基板の前記1の面の前記第1の領域とは離隔した第2の領域から内部に向かって延在するように形成された前記第1導電型とは逆極性の第2導電型の第2のウェルと、
前記半導体基板の前記1の面の前記第2の領域とは離隔した第3の領域から内部に向かって延在するように形成された前記第1導電型の第3のウェルと、
前記半導体基板の前記1の面上に、前記第1の領域、前記第2の領域及び前記第3の領域に亘って形成された導電層と、
を有し、
前記1の面には、前記第1の領域の周縁の少なくとも一部に形成され且つ前記第1のウェルの側面を露出する凹部が設けられ、
前記導電層は、前記第1の領域に露出した前記第1のウェルの上面と、前記凹部に露出した前記第1のウェルの側面の少なくとも一部と、を覆うように形成されていることを特徴とする半導体装置。 - 前記半導体基板の前記1の面の前記第1の領域と前記第2の領域との間の領域から内部に向かって延在し且つ前記第1のウェル及び前記第2のウェルに接するように形成された分離層を有し、
前記凹部は、前記第1の領域及び前記第2の領域が離隔する方向において前記第1のウェルと前記分離層との間に設けられていることを特徴とする請求項1に記載の半導体装置。 - 前記第1のウェルの表面には、前記第1の領域に露出した上面及び前記凹部に露出した側面を被覆する酸化膜が形成され、
前記導電層は、前記酸化膜を介して前記第1のウェルの上面及び前記第1のウェルの前記側面の少なくとも一部に延在するように形成されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記導電層は、前記第1の領域において前記第1のウェルと対向するように設けられた平板部と、前記平板部から突出して前記第1のウェルの前記側面の一部と対向する位置に配された凸部と、を有することを特徴とする請求項1乃至3のいずれか1に記載の半導体装置。
- 前記導電層の前記凸部は、前記半導体基板の前記1の面の前記第1の領域の周縁を囲む位置から内部に向かって延在するように設けられていることを特徴とする請求項4に記載の半導体装置。
- 前記第1ウェルは、前記不揮発性メモリへのデータの書き込み時において第1電圧の印加を受けるコントロールゲートとして機能するウェル領域であり、
前記第3ウェルは、前記不揮発性メモリへのデータの書き込み時において前記第1の電圧よりも小さい第2電圧の印加を受けるトンネルゲートとして機能するウェル領域であり、
前記第1の領域の面積は、前記第3の領域の面積よりも大きいことを特徴とする請求項1乃至5のいずれか1に記載の半導体装置。 - 前記導電層は、前記第1導電型のポリシリコン層から構成され、前記不揮発性メモリのフローティングゲートとして機能することを特徴とする請求項6に記載の半導体装置。
- 前記半導体基板は、前記第2導電型の半導体基板であることを特徴とする請求項1乃至7のいずれか1に記載の半導体装置。
- 1の面の第1の領域から内部に向かって延在する第1導電型の第1のウェルと、前記1の面の前記第1の領域とは離隔した第2の領域から内部に向かって延在して前記第1導電型とは逆極性の第2導電型の第2のウェルと、前記第2のウェルが前記第1のウェルとの間で位置するように前記1の面の前記第2の領域とは離隔した第3の領域から内部に向かって延在する前記第1導電型の第3のウェルと、を含む半導体基板と、
前記半導体基板の前記1の面の前記第1の領域と前記第2の領域との間の第4の領域から内部に向かって延在する分離層と、
前記半導体基板の前記1の面上に、前記第1の領域、前記第2の領域、前記第3の領域及び前記第4の領域に亘って設けられ、前記第1の領域及び前記第2の領域が離隔する方向において前記第1のウェルと前記分離層との間に一部が位置する導電層と、
を有することを特徴とする半導体装置。 - 不揮発性メモリを構成する半導体装置の製造方法であって、
半導体基板の1の面の第1の領域から内部に向かって延在するように第1導電型の第1のウェルを形成するとともに、前記半導体基板の前記1の面の前記第1の領域とは離隔した第3の領域から内部に向かって延在するように前記第1導電型の第3のウェルを形成するステップと、
前記半導体基板の前記1の面の前記第1の領域と前記第3の領域との間に位置する第2の領域から内部に向かって延在するように、前記第1導電型とは逆極性の第2導電型の第2のウェルを形成するステップと、
前記半導体基板の前記1の面の前記第1の領域と前記第2の領域との境界部分に位置する領域から内部に向かって延在する分離層を形成するステップと、
前記分離層の前記第1のウェルとの境界部分に、前記第1のウェルの側面の一部を露出する凹部を形成するステップと、
前記第1の領域に露出した前記第1のウェルの上面と、前記凹部に露出した前記第1のウェルの側面の少なくとも一部と、を覆うように導電層を形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020044928A JP2021150298A (ja) | 2020-03-16 | 2020-03-16 | 半導体装置 |
US17/197,672 US20210288174A1 (en) | 2020-03-16 | 2021-03-10 | Semiconductor device |
CN202110279541.2A CN113410239A (zh) | 2020-03-16 | 2021-03-16 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020044928A JP2021150298A (ja) | 2020-03-16 | 2020-03-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021150298A true JP2021150298A (ja) | 2021-09-27 |
Family
ID=77665339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020044928A Pending JP2021150298A (ja) | 2020-03-16 | 2020-03-16 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210288174A1 (ja) |
JP (1) | JP2021150298A (ja) |
CN (1) | CN113410239A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173821A (ja) * | 2005-12-23 | 2007-07-05 | Samsung Electronics Co Ltd | プログラミング速度を改善したeeprom、その製造方法及びその駆動方法 |
US20120037971A1 (en) * | 2010-08-13 | 2012-02-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of forming the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4132904A (en) * | 1977-07-28 | 1979-01-02 | Hughes Aircraft Company | Volatile/non-volatile logic latch circuit |
US5904531A (en) * | 1997-09-19 | 1999-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of increasing the area of a buried contact region |
US6703271B2 (en) * | 2001-11-30 | 2004-03-09 | Taiwan Semiconductor Manufacturing Company | Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer |
US20050151180A1 (en) * | 2004-01-09 | 2005-07-14 | Taiwan Semiconductor Manufacturing Co. | Method to reduce a capacitor depletion phenomena |
US8853027B2 (en) * | 2012-10-01 | 2014-10-07 | Freescale Semiconductor, Inc. | Split gate flash cell |
US9236453B2 (en) * | 2013-09-27 | 2016-01-12 | Ememory Technology Inc. | Nonvolatile memory structure and fabrication method thereof |
JP6255915B2 (ja) * | 2013-11-07 | 2018-01-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
US9666680B1 (en) * | 2015-11-18 | 2017-05-30 | United Microelectronics Corp. | Flash cell and forming process thereof |
US10447274B2 (en) * | 2017-07-11 | 2019-10-15 | iCometrue Company Ltd. | Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells |
-
2020
- 2020-03-16 JP JP2020044928A patent/JP2021150298A/ja active Pending
-
2021
- 2021-03-10 US US17/197,672 patent/US20210288174A1/en active Pending
- 2021-03-16 CN CN202110279541.2A patent/CN113410239A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173821A (ja) * | 2005-12-23 | 2007-07-05 | Samsung Electronics Co Ltd | プログラミング速度を改善したeeprom、その製造方法及びその駆動方法 |
US20120037971A1 (en) * | 2010-08-13 | 2012-02-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
US20210288174A1 (en) | 2021-09-16 |
CN113410239A (zh) | 2021-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3320561B1 (en) | Split gate non-volatile memory cell having a floating gate, word line and erase gate | |
US8981453B2 (en) | Nonvolatile memory device and method for fabricating the same | |
JP5985293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20150077339A (ko) | 반도체 장치 | |
US8692309B2 (en) | Semiconductor device | |
KR20090054245A (ko) | 플로팅 바디 디램 소자 및 그 제조 방법 | |
JP2007250854A (ja) | 半導体記憶装置およびその製造方法 | |
US7196371B2 (en) | Flash memory | |
KR101110403B1 (ko) | 반도체 기억 장치 | |
KR20100081633A (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
KR20230031334A (ko) | 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법 | |
JP7081892B2 (ja) | 半導体メモリの製造方法 | |
JP2021150298A (ja) | 半導体装置 | |
JP2007180150A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20120223379A1 (en) | Non-volatile memory devices and methods of manufacturing the same | |
US11476368B2 (en) | Semiconductor device | |
JP2011171475A (ja) | 不揮発性半導体記憶装置 | |
JP2022018432A (ja) | 半導体装置 | |
JP5402633B2 (ja) | 不揮発性半導体記憶装置 | |
WO2023182376A1 (ja) | 半導体装置 | |
JP2007081294A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
TWI438869B (zh) | 記憶體結構及其製造方法 | |
KR101275109B1 (ko) | 차폐전극으로 분리된 트윈-핀을 갖는 비휘발성 메모리 소자 및 이를 이용한 낸드 플래시 메모리 어레이 | |
JP2009049182A (ja) | 不揮発性半導体記憶素子 | |
KR20080085567A (ko) | 비휘발성 기억 장치 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221129 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240527 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240604 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20240906 |