JP2011023567A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011023567A JP2011023567A JP2009167578A JP2009167578A JP2011023567A JP 2011023567 A JP2011023567 A JP 2011023567A JP 2009167578 A JP2009167578 A JP 2009167578A JP 2009167578 A JP2009167578 A JP 2009167578A JP 2011023567 A JP2011023567 A JP 2011023567A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- well
- floating gate
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】データ書き込み・消去用の容量部CWE、データ読み出し用のMIS・FETQRおよび容量部Cを互いに異なる位置に分離した状態で配置する。容量部Cの容量電極FGC2を覆う絶縁層6上にキャップ電極CAPを設けることにより、容量部Cは、容量電極FGC2とp型のウエルHPW1との間の容量およびキャップ電極CAPと容量電極FGC2との間の容量を加算した容量を有する。また、データ書き込み・消去用の容量部CWEにおけるデータの書き換えはチャネル全面のFNトンネル電流により行う。
【選択図】図5
Description
本実施の形態1による半導体装置は、同一の半導体チップに、主回路と、その主回路に関する比較的小容量の所望の情報を記憶する不揮発性メモリとが形成されているものである。上記主回路には、例えばDRAM(Dynamic Random Access Memory)やSRAM(Static RAM)等のようなメモリ回路、CPU(Central Processing Unite)やMPU(Micro Processing Unite)等のような論理回路、これらメモリ回路および論理回路の混在回路あるいはLCD(Liquid Crystal Device)ドライバ回路等がある。また、上記所望の情報には、例えば半導体チップ内のトリミングの際に使用する有効(使用)素子の配置アドレス情報、メモリやLCDの救済の際に使用する有効メモリセル(不良のないメモリセル)や有効LCD素子の配置アドレス情報、LCD画像調整時に使用する調整電圧のトリミングタップ情報、あるいは半導体装置の製造番号等がある。この半導体装置(半導体チップ、半導体基板)の外部から供給される外部電源は、単一電源とされている。単一電源の電源電圧は、例えば3.3V程度である。
αr=(C1+Cm)/((C1+Cm)+C2+Cr)
ここで、C1は容量部Cの制御ゲート電極CGW(p型のウエルHPW1)と容量電極FGC2(浮遊ゲートFG)との間の容量、Cmは容量部Cのキャップ電極CAPと容量電極FGC2(浮遊ゲートFG)との間の容量、C2は容量部CWEのp型のウエルHPW2と容量電極FGC1(浮遊ゲートFG)との間の容量、Crはデータ読み出し用のMIS・FETQRのp型のウエルHPW3とゲート電極FGR(第2電極)との間の容量である。
本実施の形態2では、前述した実施の形態1による不揮発性メモリのメモリセルMCの変形例について説明する。前述した実施の形態1によるメモリセルMCと本実施の形態2によるメモリセルMC2とが相違する点はキャップ電極の構造であり、他の部分の構造は前述した実施の形態1によるメモリセルMCとほぼ同じである。よって、ここでは、キャップ電極以外の上記他の部分の構造の説明は省略する。
本実施の形態3では、前述した実施の形態1による不揮発性メモリのメモリセルMCの他の変形例について説明する。
4a p+型の半導体領域
6 絶縁層
6a 絶縁膜
6b 層間絶縁膜
7a〜7g 導体部
8a n+型の半導体領域
10b ゲート絶縁膜(第2絶縁膜)
10c 容量絶縁膜(第3絶縁膜)
10d 容量絶縁膜(第1絶縁膜)
10e ゲート絶縁膜
12 n型の半導体領域
12a n−型の半導体領域
12b n+型の半導体領域
13 p型の半導体領域
13a p−型の半導体領域
13b p+型の半導体領域
15 p型の半導体領域
15a p−型の半導体領域
15b p+型の半導体領域
20a ストッパ絶縁層
20b 絶縁層
21 配線溝
30 n型の半導体領域
30a n−型の半導体領域
30b n+型の半導体領域
31 n型の半導体領域
31a n−型の半導体領域
31b n+型の半導体領域
40a,40b n+型の半導体領域
41a,41b p+型の半導体領域
C 容量部
CAP,CAP2 キャップ電極
CG,CG0,CG1 制御ゲート配線
CGW 制御ゲート電極
CT コンタクトホール
CWE データ書き込み・消去用の容量部(電荷注入放出部)
DNW n型の埋込ウエル(第1ウエル)
FA ネック部分
FG 浮遊ゲート電極
FGC1 容量電極(第1電極)
FGC2 容量電極(第3電極)
FGR ゲート電極(第2電極)
FGS ゲート電極
GS 選択線
HPW1 p型のウエル(第4ウエル)
HPW2 p型のウエル(第2ウエル)
HPW3 p型のウエル(第3ウエル)
HNW n型のウエル
L,L1〜L5 活性領域
MC,MC2,MC3 メモリセル
MCs 選択メモリセル
NA,NB 開口部
PA,PB 開口部
QR データ読み出し用のMIS・FET
QS 選択用MIS・FET
RBL,RBL0,RBL1 データ読み出し用のビット線
SL シリサイド層
SR 保護絶縁膜
SW サイドウォール
TI 分離部
WBL,WBL0,WBL1 データ書き込み・消去用のビット線
Claims (22)
- 半導体基板の第1主面に配置された主回路形成領域と、
前記半導体基板の第1主面に配置された不揮発性メモリ領域とを備え、
前記不揮発性メモリ領域には、
前記半導体基板の主面に形成された第1導電型の第1ウエルと、
前記第1導電型とは反対の導電型を有する第2導電型のウエルであって、前記第1ウエルに内包されるように配置された第2ウエルと、
前記第2導電型のウエルであって、前記第2ウエルとは電気的に分離された状態で、前記第2ウエルに対して沿うように、前記第1ウエルに内包されるように配置された第3ウエルと、
前記第2導電型のウエルであって、前記第2ウエルおよび前記第3ウエルとは電気的に分離された状態で、前記第2ウエルに対して沿うように、前記第1ウエルに内包されるように配置された第4ウエルと、
前記第2ウエル、前記第3ウエルおよび前記第4ウエルに平面的に重なるように配置された不揮発性メモリセルとを備え、
前記不揮発性メモリセルは、
前記第2ウエル、前記第3ウエルおよび前記第4ウエルに平面的に重なるように第1方向に延在して配置された浮遊ゲート電極と、
前記浮遊ゲート電極が前記第2ウエルに平面的に重なる第1位置に形成されたデータ書き込みおよび消去用の素子と、
前記浮遊ゲート電極が前記第3ウエルに平面的に重なる第2位置に形成されたデータ読み出し用の電界効果トランジスタと、
前記浮遊ゲート電極が前記第4ウエルに平面的に重なる第3位置に形成された容量素子とを有し、
前記データ書き込みおよび消去用の素子は、
前記浮遊ゲート電極の前記第1位置に形成される第1電極と、前記第1電極と前記半導体基板との間に形成される第1絶縁膜と、前記第2ウエル内において前記第1電極を挟み込む位置に形成される第2導電型の一対の半導体領域と、前記第2ウエルとを有し、
前記データ読み出し用の電界効果トランジスタは、
前記浮遊ゲート電極の前記第2位置に形成される第2電極と、前記第2電極と前記半導体基板との間に形成される第2絶縁膜と、前記第3ウエル内において前記第2電極を挟み込む位置に形成された第1導電型の一対の半導体領域とを有し、
前記容量素子は、
前記浮遊ゲート電極の前記第3位置に形成される第3電極と、前記第3電極と前記半導体基板との間に形成される第3絶縁膜と、前記第4ウエル内において前記第3電極を挟み込む位置に形成される第2導電型の一対の半導体領域と、前記第4ウエルと、前記浮遊ゲート電極を覆う絶縁層上に前記第3電極と平面的に重なる位置に形成されるキャップ電極とを有し、
前記キャップ電極は、前記絶縁層に形成されるコンタクトホール内の導体部および前記第4ウエル内に形成される前記一対の半導体領域を通じて前記第4ウエルと電気的に接続されて、前記容量素子は、前記キャップ電極と前記第3電極との間の容量および前記第3電極と前記第4ウエルとの間の容量を加算した容量を有することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記データ書き込みおよび消去用の素子におけるデータの書き換えは、チャネル全面のFNトンネル電流により行うことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記キャップ電極は、前記浮遊ゲート電極の前記第1位置に形成される前記第1電極および前記第2位置に形成される前記第2電極とは平面的に重なっていないことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記キャップ電極と前記浮遊ゲート電極の前記第3位置に形成されている前記第3電極との間の前記絶縁膜の厚さは100〜350nmであることを特徴とする半導体装置。
- 請求項4記載の半導体装置において、前記絶縁膜は窒化シリコンからなることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記キャップ電極は、前記浮遊ゲート電極の前記第3位置に形成される前記第3電極の全面と平面的に重なる位置に形成されていることを特徴とする半導体装置。
- 請求項6記載の半導体装置において、前記キャップ電極は、アルミニウムを主導電材料とする第1層目の金属配線により形成されていることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記キャップ電極は、複数の線パターンから構成されて、前記浮遊ゲート電極の前記第3位置に形成される前記第3電極と平面的に重なる位置に形成されていることを特徴とする半導体装置。
- 請求項8記載の半導体装置において、前記キャップ電極は、銅を主導電材料とするダマシン配線からなる第1層目の金属配線により形成されていることを特徴とする半導体装置。
- 半導体基板の第1主面に配置された主回路形成領域と、
前記半導体基板の第1主面に配置された不揮発性メモリ領域とを備え、
前記不揮発性メモリ領域には、
前記半導体基板の主面に形成された第1導電型の第1ウエルと、
前記第1導電型とは反対の導電型を有する第2導電型のウエルであって、前記第1ウエルに内包されるように配置された第2ウエルと、
前記第2導電型のウエルであって、前記第2ウエルとは電気的に分離された状態で、前記第2ウエルに対して沿うように、前記第1ウエルに内包されるように配置された第3ウエルと、
前記第2導電型のウエルであって、前記第2ウエルおよび前記第3ウエルとは電気的に分離された状態で、前記第2ウエルに対して沿うように、前記第1ウエルに内包されるように配置された第4ウエルと、
前記第2ウエル、前記第3ウエルおよび前記第4ウエルに平面的に重なるように配置された不揮発性メモリセルとを備え、
前記不揮発性メモリセルは、
前記第2ウエル、前記第3ウエルおよび前記第4ウエルに平面的に重なるように第1方
向に延在して配置された浮遊ゲート電極と、
前記浮遊ゲート電極が前記第2ウエルに平面的に重なる第1位置に形成されたデータ書き込みおよび消去用の素子と、
前記浮遊ゲート電極が前記第3ウエルに平面的に重なる第2位置に形成されたデータ読み出し用の電界効果トランジスタと、
前記浮遊ゲート電極が前記第4ウエルに平面的に重なる第3位置に形成された容量素子とを有し、
前記データ書き込みおよび消去用の素子は、
前記浮遊ゲート電極の前記第1位置に形成される第1電極と、前記第1電極と前記半導体基板との間に形成される第1絶縁膜と、前記第2ウエル内において前記第1電極を挟み込む位置に形成される一対の半導体領域と、前記第2ウエルとを有し、
前記データ読み出し用の電界効果トランジスタは、
前記浮遊ゲート電極の前記第2位置に形成される第2電極と、前記第2電極および前記半導体基板の間に形成される第2絶縁膜と、前記第3ウエル内において前記第2電極を挟み込む位置に形成された第1導電型の一対の半導体領域とを有し、
前記容量素子は、
前記浮遊ゲート電極の前記第3位置に形成される第3電極と、前記第3電極および前記半導体基板の間に形成される第3絶縁膜と、前記第4ウエル内において前記第3電極を挟み込む位置に形成される一対の半導体領域と、前記第4ウエルと、前記浮遊ゲート電極を覆う絶縁層上に前記第3電極と平面的に重なる位置に形成されるキャップ電極とを有し、
前記キャップ電極は、前記絶縁層に形成されるコンタクトホール内の導体部および前記第4ウエル内に形成される前記一対の半導体領域を通じて前記第4ウエルと電気的に接続されて、前記容量素子は、前記キャップ電極と前記第3電極との間の容量および前記第3電極と前記第4ウエルとの間の容量を加算した容量を有しており、
前記容量素子の前記一対の半導体領域は、互いに逆の導電型とされており、
前記データ書き込みおよび消去用の素子の前記一対の半導体領域は、互いに逆の導電型とされていることを特徴とする半導体装置。 - 請求項10記載の半導体装置において、前記データ書き込みおよび消去用の素子と前記容量素子との配置領域の前記浮遊ゲート電極には、前記第1導電型の半導体領域と前記第2導電型の半導体領域との両方が形成されていることを特徴とする半導体装置。
- 請求項11記載の半導体装置において、前記データ書き込みおよび消去用の素子と前記容量素子との配置領域の前記浮遊ゲート電極の前記第1導電型の半導体領域と前記第2導電型の半導体領域とは、
前記浮遊ゲート電極の導電型が、前記第1方向に交差する第2方向に沿って前記第1導電型と前記第2導電型とに分かれ、
前記浮遊ゲート電極の導電型が、前記第1方向に沿って前記第1導電型と前記第2導電型とに分かれないように配置されていることを特徴とする半導体装置。 - 請求項12記載の半導体装置において、前記データ書き込みおよび消去用の素子と前記容量素子との配置領域の前記浮遊ゲート電極の前記第1導電型の半導体領域と前記第2導電型の半導体領域との境界は、前記第2方向の中央に配置されていることを特徴とする半導体装置。
- 請求項10記載の半導体装置において、前記データ書き込みおよび消去用の素子の前記一対の半導体領域の各々は、その各々に前記第1導電型と前記第2導電型との境界が形成されないように、1つの導電型で形成されており、
前記容量素子の前記一対の半導体領域の各々は、その各々に前記第1導電型と前記第2導電型との境界が形成されないように、1つの導電型で形成されていることを特徴とする半導体装置。 - 請求項10記載の半導体装置において、前記データ書き込みおよび消去用の素子におけるデータの書き換えは、チャネル全面のFNトンネル電流により行うことを特徴とする半導体装置。
- 請求項10記載の半導体装置において、前記キャップ電極は、前記浮遊ゲート電極の前記第1位置に形成される前記第1電極および前記第2位置に形成される前記第2電極とは平面的に重なっていないことを特徴とする半導体装置。
- 請求項10記載の半導体装置において、前記キャップ電極と前記浮遊ゲート電極の前記第3位置に形成されている前記第3電極との間の前記絶縁膜の厚さは100〜350nmであることを特徴とする半導体装置。
- 請求項17記載の半導体装置において、前記絶縁膜は窒化シリコンからなることを特徴とする半導体装置。
- 請求項10記載の半導体装置において、前記キャップ電極は、前記浮遊ゲート電極の前記第3位置に形成される前記第3電極の全面と平面的に重なる位置に形成されていることを特徴とする半導体装置。
- 請求項19記載の半導体装置において、前記キャップ電極は、アルミニウムを主導電材料とする第1層目の金属配線により形成されていることを特徴とする半導体装置。
- 請求項10記載の半導体装置において、前記キャップ電極は、複数の線パターンから構成されて、前記浮遊ゲート電極の前記第3位置に形成される前記第3電極と平面的に重なる位置に形成されていることを特徴とする半導体装置。
- 請求項21記載の半導体装置において、前記キャップ電極は、銅を主導電材料とするダマシン配線からなる第1層目の金属配線により形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009167578A JP5467809B2 (ja) | 2009-07-16 | 2009-07-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009167578A JP5467809B2 (ja) | 2009-07-16 | 2009-07-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011023567A true JP2011023567A (ja) | 2011-02-03 |
JP5467809B2 JP5467809B2 (ja) | 2014-04-09 |
Family
ID=43633371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009167578A Expired - Fee Related JP5467809B2 (ja) | 2009-07-16 | 2009-07-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5467809B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086722A (ja) * | 2013-09-04 | 2014-05-12 | Floadia Co Ltd | 不揮発性半導体記憶装置 |
JP2014086435A (ja) * | 2012-10-19 | 2014-05-12 | Floadia Co Ltd | 不揮発性半導体記憶装置 |
JP2015070261A (ja) * | 2013-09-27 | 2015-04-13 | 力旺電子股▲ふん▼有限公司 | 不揮発性メモリ構造 |
JP2015211138A (ja) * | 2014-04-25 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20160145587A (ko) | 2014-04-18 | 2016-12-20 | 플로디아 코포레이션 | 불휘발성 반도체 기억 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63150955A (ja) * | 1986-12-15 | 1988-06-23 | Hitachi Medical Corp | X線ct装置用計測回路 |
JPH0456264A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体集積回路装置 |
JP2004153283A (ja) * | 1990-07-12 | 2004-05-27 | Renesas Technology Corp | 半導体集積回路装置 |
JP2004165182A (ja) * | 2002-11-08 | 2004-06-10 | Ricoh Co Ltd | 半導体装置 |
JP2007110073A (ja) * | 2005-09-13 | 2007-04-26 | Renesas Technology Corp | 半導体装置 |
JP2007173834A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 単一ゲート構造を有するeeprom、該eepromの動作方法及び該eepromの製造方法 |
-
2009
- 2009-07-16 JP JP2009167578A patent/JP5467809B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63150955A (ja) * | 1986-12-15 | 1988-06-23 | Hitachi Medical Corp | X線ct装置用計測回路 |
JPH0456264A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体集積回路装置 |
JP2004153283A (ja) * | 1990-07-12 | 2004-05-27 | Renesas Technology Corp | 半導体集積回路装置 |
JP2004165182A (ja) * | 2002-11-08 | 2004-06-10 | Ricoh Co Ltd | 半導体装置 |
JP2007110073A (ja) * | 2005-09-13 | 2007-04-26 | Renesas Technology Corp | 半導体装置 |
JP2007173834A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 単一ゲート構造を有するeeprom、該eepromの動作方法及び該eepromの製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101670619B1 (ko) | 2012-10-19 | 2016-10-28 | 플로디아 코포레이션 | 불휘발성 반도체 기억 장치 |
JP2014086435A (ja) * | 2012-10-19 | 2014-05-12 | Floadia Co Ltd | 不揮発性半導体記憶装置 |
TWI646539B (zh) * | 2012-10-19 | 2019-01-01 | 日商佛羅迪亞股份有限公司 | Non-volatile semiconductor memory device |
KR20150070332A (ko) * | 2012-10-19 | 2015-06-24 | 플로디아 코포레이션 | 불휘발성 반도체 기억 장치 |
US20150262666A1 (en) * | 2012-10-19 | 2015-09-17 | Floadia Corporation | Non-Volatile Semiconductor Storage Device |
US9502109B2 (en) | 2012-10-19 | 2016-11-22 | Floadia Corporation | Non-volatile semiconductor storage device |
JP2014086722A (ja) * | 2013-09-04 | 2014-05-12 | Floadia Co Ltd | 不揮発性半導体記憶装置 |
US9236453B2 (en) | 2013-09-27 | 2016-01-12 | Ememory Technology Inc. | Nonvolatile memory structure and fabrication method thereof |
US9640259B2 (en) | 2013-09-27 | 2017-05-02 | Ememory Technology Inc. | Single-poly nonvolatile memory cell |
JP2015070261A (ja) * | 2013-09-27 | 2015-04-13 | 力旺電子股▲ふん▼有限公司 | 不揮発性メモリ構造 |
KR20160145587A (ko) | 2014-04-18 | 2016-12-20 | 플로디아 코포레이션 | 불휘발성 반도체 기억 장치 |
US9830989B2 (en) | 2014-04-18 | 2017-11-28 | Floadia Corporation | Non-volatile semiconductor storage device |
JP2015211138A (ja) * | 2014-04-25 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5467809B2 (ja) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4800109B2 (ja) | 半導体装置 | |
JP6235901B2 (ja) | 半導体装置 | |
JP4901325B2 (ja) | 半導体装置 | |
JP2817500B2 (ja) | 不揮発性半導体記憶装置 | |
TWI458079B (zh) | Semiconductor device | |
TWI518849B (zh) | 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法 | |
JP5045105B2 (ja) | 不揮発性半導体記憶装置,その駆動方法およびその製造方法 | |
US8084303B2 (en) | Semiconductor device and a method of manufacturing the same | |
TWI390713B (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
JP2008218625A (ja) | 半導体装置およびその製造方法 | |
JP5467809B2 (ja) | 半導体装置 | |
US10304851B2 (en) | Semiconductor memory device | |
CN105870122B (zh) | 半导体器件 | |
JP2006344735A (ja) | 半導体装置 | |
JP6739327B2 (ja) | 半導体装置 | |
JP5374546B2 (ja) | 半導体装置 | |
JP2014116547A (ja) | 半導体装置 | |
JP2015211138A (ja) | 半導体装置およびその製造方法 | |
JP4480541B2 (ja) | 不揮発性半導体記憶装置 | |
KR20070030711A (ko) | 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |