JP2014236105A5

JP2014236105A5 -

Info

Publication number: JP2014236105A5
Application number: JP2013116659A
Authority: JP
Filing date: 2013-06-03
Publication date: 2016-03-31
Anticipated expiration: 2033-06-03

Claims

基板の上方に形成された第１窒化物半導体層と、
前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりバンドギャップが広い第２窒化物半導体層と、
前記第２窒化物半導体層を貫通し、前記第１窒化物半導体層の途中まで到達する溝と、
前記溝内にゲート絶縁膜を介して配置されたゲート電極と、
前記ゲート電極の両側の前記第２窒化物半導体層の上方にそれぞれ形成された第１電極および第２電極と、を有し、
前記ゲート絶縁膜は、前記溝の端部から前記第１電極側に延在し、前記溝の端部側に位置する第１部と、前記第１部より前記第１電極側に位置し、前記第１部より膜厚の大きい第２部とを有する、半導体装置。
請求項１記載の半導体装置において、
前記第２部は、前記第２窒化物半導体層上に配置された第１膜と、前記第１膜上に配置された第２膜とからなり、
前記第１部は、前記第２窒化物半導体層上に配置された前記第２膜からなる、半導体装置。
請求項２記載の半導体装置において、
前記第２膜は、酸化アルミニウムを含有する膜である、半導体装置。
請求項３記載の半導体装置において、
前記第１膜は、窒化シリコンを含有する膜である、半導体装置。
請求項１記載の半導体装置において、
前記溝の側壁がテーパー形状である、半導体装置。
請求項５記載の半導体装置において、
前記溝の側面と前記溝の底面の延長面とのなす角度が、９０°以下である、半導体装置。
請求項６記載の半導体装置において、
前記角度が、７０°以上９０°以下である、半導体装置。
請求項２記載の半導体装置において、
前記溝の端部から前記第１膜までの距離は、前記第２膜の膜厚以上である、半導体装置。
請求項８記載の半導体装置において、
前記溝の端部から前記第１膜までの距離は、０．２μｍ以上である、半導体装置。
請求項２記載の半導体装置において、
前記溝の端部から前記第１膜までの距離は、５ｎｍ以上０．１μｍ以下である、半導体装置。
基板の上方に形成された第１窒化物半導体層と、
前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりバンドギャップが広い第２窒化物半導体層と、
前記第２窒化物半導体層を貫通し、前記第１窒化物半導体層の途中まで到達する溝と、
前記溝内にゲート絶縁膜を介して配置されたゲート電極と、
前記ゲート電極の両側の前記第２窒化物半導体層の上方にそれぞれ形成された第１電極および第２電極と、を有し、
前記ゲート絶縁膜は、前記溝の両側の前記第２窒化物半導体層上に配置され、前記溝の形成領域を含む開口領域を有する第１膜と、前記開口領域を含む前記第１膜上に形成された第２膜とを有する、半導体装置。
請求項１１記載の半導体装置において、
前記第１膜は、前記溝の前記第１電極側の端部から後退して配置されている、半導体装置。
請求項１２記載の半導体装置において、
前記第１膜は、前記溝の前記第２電極側の端部から後退して配置されている、半導体装置。
請求項１１記載の半導体装置において、
前記第１膜は、窒化シリコンを含有する膜であり、
前記第２膜は、酸化アルミニウムを含有する膜である、半導体装置。
請求項１１記載の半導体装置において、
前記溝の側壁がテーパー形状である、半導体装置。
請求項１２記載の半導体装置において、
前記溝の端部から前記第１膜までの距離は、０．２μｍ以上である、半導体装置。
（ａ）第１窒化物半導体層を形成し、前記第１窒化物半導体層上に、前記第１窒化物半導体層よりバンドギャップが広い第２窒化物半導体層を形成することにより積層体を形成する工程、
（ｂ）前記積層体上の第１開口部を有する第１膜をマスクとして、前記積層体をエッチングすることにより、前記第２窒化物半導体層を貫通し、前記第１窒化物半導体層の途中まで到達する溝を形成する工程、
（ｃ）前記第１膜の端部を前記溝の端部から後退させる工程、
（ｄ）前記（ｃ）工程の後、前記溝の内部を含む前記第１膜上に、第２膜を形成する工程、
（ｅ）前記第２膜上に、ゲート電極を形成する工程、
を有する、半導体装置の製造方法。
請求項１７記載の半導体装置の製造方法において、
前記（ｂ）工程は、
（ｂ１）前記積層体上に、前記第１開口部を有する前記第１膜と、前記第１膜上に形成され、前記第１開口部の第１端から後退した第３膜との積層膜を形成する工程、
（ｂ２）前記積層膜をマスクに、前記積層体をエッチングすることにより、前記溝を形成する工程、を有し、
前記（ｃ）工程は、
（ｃ１）前記第３膜をマスクに、前記第１膜をエッチングする工程、
（ｃ２）前記第３膜を除去する工程、を有する、半導体装置の製造方法。
請求項１７記載の半導体装置の製造方法において、
前記第１膜は、窒化シリコンを含有する膜であり、
前記第２膜は、酸化アルミニウムを含有する膜である、半導体装置の製造方法。
請求項１８記載の半導体装置の製造方法において、
前記（ｃ）工程は、前記第１膜の端部を前記溝の端部から０．２μｍ以上後退させる工程である、半導体装置の製造方法。