TWI646228B - 半導體基板及其製造方法 - Google Patents

半導體基板及其製造方法 Download PDF

Info

Publication number
TWI646228B
TWI646228B TW106127015A TW106127015A TWI646228B TW I646228 B TWI646228 B TW I646228B TW 106127015 A TW106127015 A TW 106127015A TW 106127015 A TW106127015 A TW 106127015A TW I646228 B TWI646228 B TW I646228B
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
gan
doped region
mask
Prior art date
Application number
TW106127015A
Other languages
English (en)
Other versions
TW201910569A (zh
Inventor
薛芳昌
林恆光
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW106127015A priority Critical patent/TWI646228B/zh
Priority to CN201711221340.7A priority patent/CN109390391B/zh
Priority to US16/056,545 priority patent/US10431454B2/en
Application granted granted Critical
Publication of TWI646228B publication Critical patent/TWI646228B/zh
Publication of TW201910569A publication Critical patent/TW201910569A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2006—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

一種半導體基板及其製造方法。所述半導體基板包括基底、緩衝層、罩幕層以及第一GaN層。所述緩衝層配置於所述基底上，其中所述緩衝層的部分表面中具有摻雜區。所述罩幕層配置於所述緩衝層上，且位於所述摻雜區上方。所述第一GaN層配置於所述緩衝層上，且覆蓋所述罩幕層。

Description

半導體基板及其製造方法
本發明是有關於一種半導體元件，且特別是有關於一種半導體基板。
對於GaN類的半導體元件來說，由於其具有高電子遷移率、耐高壓、低通道電阻以及切換快速的優點，因此已逐漸被廣泛應用。在GaN類的半導體元件的製造過程中，通常會對基底上的緩衝層進行碳摻雜來提高緩衝層的阻值，以降低GaN類的半導體元件在操作時產生的漏電流。
然而，經摻雜碳的緩衝層雖然可具有較高的阻值，但經碳摻雜的緩衝層會具有缺陷，且此缺陷會形成載子捕捉點。如此一來，當GaN類的半導體元件在操作時容易產生電流崩塌（current collapse）的問題。
本發明提供一種半導體基板，其具有高阻值的緩衝層以及較高品質的GaN層。
本發明提供一種半導體基板的製造方法，其用以製造具有高阻值的緩衝層以及較高品質的GaN層的半導體基板。
本發明的半導體基板包括基底、緩衝層、罩幕層以及第一GaN層。所述緩衝層配置於所述基底上，其中所述緩衝層的部分表面中具有摻雜區。所述罩幕層配置於所述緩衝層上，且位於所述摻雜區上方。所述第一GaN層配置於所述緩衝層上，且覆蓋所述罩幕層。
本發明的半導體基板包括基底、緩衝層、第一罩幕層、第一GaN層、第二罩幕層以及第二GaN層。所述緩衝層配置於所述基底上，其中所述緩衝層的整個表面中具有摻雜區。所述第一罩幕層配置於所述緩衝層上且暴露出部分所述摻雜區。所述第一GaN層配置於所述緩衝層上，且覆蓋所述第一罩幕層。所述第二罩幕層配置於所述第一GaN層上，且位於未被所述第一罩幕層覆蓋的所述摻雜區上方。所述第二GaN層配置於所述第一GaN層上，且覆蓋所述第二罩幕層。
在本發明的半導體基板的一實施例中，上述摻雜區中的摻質例如為中性原子。
在本發明的半導體基板的一實施例中，上述中性原子例如為N或Ar。
在本發明的半導體基板的一實施例中，上述基底例如為Si基底、SiC基底、藍寶石基底或GaN基底。
在本發明的半導體基板的一實施例中，上述緩衝層的材料例如為GaN、AlGaN、InGaN或AlInGaN。
在本發明的半導體基板的一實施例中，更包括配置於所述緩衝層與所述第一GaN層之間的第二GaN層。
本發明的半導體基板的製造方法包括：於基底上形成緩衝層；於所述緩衝層的部分表面中形成摻雜區；於所述緩衝層上形成罩幕層，其中所述罩幕層位於所述摻雜區上方；以及於所述緩衝層上形成第一GaN層，其中所述第一GaN層覆蓋所述罩幕層。
在本發明的半導體基板的製造方法的一實施例中，在形成所述摻雜區之後以及在形成所述罩幕層之前，更包括於所述緩衝層上形成第二GaN層。
本發明的半導體基板的製造方法包括：於基底上形成緩衝層；於所述緩衝層的整個表面中形成摻雜區；於所述緩衝層上形成第一罩幕層，其中所述第一罩幕層暴露出部分所述摻雜區；於所述緩衝層上形成第一GaN層，其中所述緩衝層覆蓋所述第一罩幕層；於所述第一GaN層上形成第二罩幕層，其中所述第二罩幕層位於未被所述第一罩幕層覆蓋的所述摻雜區上方；以及於所述第一GaN層上形成第二GaN層，其中所述第二GaN層覆蓋所述第二罩幕層。
在本發明的半導體基板的製造方法的一實施例中，上述摻雜區中的摻質例如為中性原子。
在本發明的半導體基板的製造方法的一實施例中，上述中性原子例如為N或Ar。
在本發明的半導體基板的製造方法的一實施例中，上述第一GaN層的形成方法例如為進行磊晶成長製程。
在本發明的半導體基板的製造方法的一實施例中，上述第二GaN層的形成方法例如為進行磊晶成長製程。
基於上述，在本發明中，將中性原子植入緩衝層中，可使緩衝層非晶化以使其具有較高的阻值，進而使得最終所形成的元件可具有較低的漏電流。此外，在本發明中，先藉由罩幕層覆蓋品質較差的GaN層的區域，再進行磊晶成長製程來形成另一層GaN層，因此使得最終所形成的GaN層能夠具有較佳的品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D為依照本發明第一實施例所繪示的半導體基板的製造方法的剖面示意圖。首先，請參照圖1A，提供基底100。基底100例如為Si基底、SiC基底、藍寶石基底或GaN基底。然後，選擇性地於基底100上形成成核層102。成核層102的材料例如是AlN。成核層102的形成方法例如是進行化學氣相沉積製程。成核層102的厚度例如介於10 nm至500 nm之間。接著，於成核層102上形成緩衝層104。緩衝層104的材料例如是GaN、AlGaN、InGaN或AlInGaN。緩衝層104的形成方法例如是進行磊晶成長製程。緩衝層104的厚度例如介於100 nm至10 µm之間。
在形成緩衝層104之後，於緩衝層104上形成暴露出緩衝層104的部分表面的罩幕層105。然後，以罩幕層105為罩幕，進行植入製程，將中性原子植入緩衝層104的部分表面中，以形成摻雜區106。在本實施例中，中性原子例如是N或Ar。在植入中性原子之後，可使緩衝層104非晶化，使得緩衝層104具有較高的阻值，進而使得最終所形成的元件可具有較低的漏電流。此外，在本實施例中，僅將中性原子植入緩衝層104的表面處，但本發明不對摻雜區106的深度進行限定。在其他實施例中，也可以將中性原子植入深至緩衝層104的底部，亦即所形成的摻雜區106的深度可等於緩衝層104的厚度。在本實施例中，緩衝層104的經罩幕層105覆蓋的區域與緩衝層104的未經罩幕層105覆蓋的區域的尺寸比例並不受限制，可以視實際需求而為任何的尺寸比例。
另外，在上述的植入製程中，以垂直植入的方式來植入中性原子，因此罩幕層105下方不會形成摻雜區106，但本發明不限於此。在其他實施例中，也可以將中性原子以傾斜植入的方式來植入緩衝層104中。中性原子的植入角度θ例如是小於20度，但不限於此。如此一來，除了可形成摻雜區106之外，罩幕層105下方的緩衝層104中也會形成摻雜區106a，亦即相鄰的摻雜區106之間具有摻雜區106a，如圖3所示。基於傾斜植入的特性，所形成的摻雜區106a的厚度會小於摻雜區106的厚度。形成摻雜區106a的目的在於形成高阻值絕緣層，以抑制緩衝層104產生漏電流的現象。
然後，請參照圖1B，移除罩幕層105。之後，於緩衝層104上形成GaN層108。GaN層108的形成方法例如是進行磊晶成長製程。GaN層108包括位於摻雜區106上方的區域108a以及非位於摻雜區106上方的區域108b。由於在植入中性原子以形成摻雜區106之後，會於摻雜區106處形成缺陷，因此在以磊晶成長製程來形成GaN層108時，形成於摻雜區106上方的GaN層108（區域108a）的品質會劣於非形成於摻雜區106上方的GaN層108（區域108b）的品質。之後，於GaN層108上形成罩幕層110。罩幕層110位於區域108a的上方，亦即罩幕層110覆蓋GaN層108中具有較差品質的部分。罩幕層110的材料例如為氮化矽或氧化矽等的介電材料。
之後，請參照圖1C，於GaN層108上形成GaN層112。GaN層112的形成方法例如是進行磊晶成長製程。在本實施例中，由於GaN層108中具有較差品質的區域108a已被罩幕層110覆蓋，因此在形成GaN層112時，會自GaN層108中具有較佳品質的區域108b開始成長。此外，基於磊晶成長的特性，當自區域108b開始成長至超過罩幕層110的頂面高度時，會產生橫向成長的現象，使得最終所形成的GaN層112能夠覆蓋罩幕層110，且由於於罩幕層110的頂面不具有如同摻雜區106的缺陷，因此GaN層112整體皆可具有較佳的品質。如此一來，GaN層112可做為最終所形成的元件的通道層，且因其具有良好的品質而可提升元件的電子傳輸效能。
特別一提的是，在圖1B所述的步驟中，在移除罩幕層105之後，先於緩衝層104上形成GaN層108，再於GaN層108上形成罩幕層110，但本發明不限於此。在緩衝層104的材料是GaN的情況下，可省略形成GaN層108的步驟，直接於緩衝層104上形成罩幕層110。此時，罩幕層110覆蓋存在有缺陷的摻雜區106。之後，如圖1C中所述形成GaN層112。此時，GaN層112形成於緩衝層104上。由於存在有缺陷的摻雜區106已被罩幕層110覆蓋，因此在形成GaN層112時，會自以GaN為材料的緩衝層104開始成長。同樣地，基於磊晶成長的特性，最終所形成的GaN層112能夠覆蓋罩幕層110，且GaN層112整體皆可具有較佳的品質。
至此，完成了本實施例的半導體基板10的製造。包括具有較高阻質的緩衝層104以及具有較佳品質的GaN層112的半導體基板10可應用於各種GaN類的半導體元件，本發明並不對此進行限定。
圖2A至圖2D為依照本發明第二實施例所繪示的半導體基板的製造方法的剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且將不再對其進行描述。
首先，請參照圖2A，於基底100上形成成核層102。然後，於成核層102上形成緩衝層104。接著，進行植入製程，將中性原子植入緩衝層104的整個表面中，以形成摻雜區200。在本實施例中，中性原子例如是N或Ar。在植入中性原子之後，可使緩衝層104非晶化，使得緩衝層104具有較高的阻值，進而使得最終所形成的元件可具有較低的漏電流。此外，在本實施例中，僅將中性原子植入緩衝層104的表面處，但本發明不對摻雜區200的深度進行限定。在其他實施例中，也可以將中性原子植入深至緩衝層104的底部，亦即所形成的摻雜區200的深度可等於緩衝層104的厚度。之後，於緩衝層104上形成罩幕層202。罩幕層202覆蓋部分緩衝層104。罩幕層202的材料例如為氮化矽或氧化矽等的介電材料。
然後，請參照圖2B，於緩衝層104上形成GaN層204。GaN層204的形成方法例如是進行磊晶成長製程。GaN層204包括非位於罩幕層202上方的區域204a以及位於罩幕層202上方的區域204b。由於在植入中性原子以形成摻雜區200之後，會於摻雜區200處形成缺陷，因此在以磊晶成長製程來形成GaN層204時，形成於摻雜區200上方的GaN層204（區域204a）會具有較差的品質。然而，基於磊晶成長的特性，當自摻雜區200的表面開始成長至超過罩幕層202的頂面高度時，會產生橫向成長的現象，且由於罩幕層202的頂面不具有如同摻雜區200的缺陷，因此形成於罩幕層202上的GaN層204（區域204b）可具有較佳的品質。
接著，請參照圖2C，於GaN層204上形成罩幕層206。罩幕層206位於未被罩幕層202覆蓋的摻雜區200上方，亦即罩幕層206覆蓋GaN層204中具有較差品質的部分（區域204a）。罩幕層206的材料例如為氮化矽或氧化矽等的介電材料。
之後，請參照圖2D，於GaN層204上形成GaN層208。GaN層208的形成方法例如是進行磊晶成長製程。在本實施例中，由於GaN層204中具有較差品質的區域204a已被罩幕層206覆蓋，因此在形成GaN層208時，會自GaN層204中具有較佳品質的區域204b開始成長。此外，基於磊晶成長的特性，當自區域204b開始成長至超過罩幕層206的頂面高度時，會產生橫向成長的現象，使得最終所形成的GaN層208能夠覆蓋罩幕層206，且由於罩幕層206的頂面不具有如同摻雜區200的缺陷，因此GaN層208整體皆可具有較佳的品質。如此一來，GaN層208可做為最終所形成的元件的通道層，且因其具有良好的品質而可提升元件的電子傳輸效能。
至此，完成了本實施例的半導體基板20的製造。包括具有較高阻質的緩衝層104以及具有較佳品質的GaN層208的半導體基板20可應用於各種GaN類的半導體元件，本發明並不對此進行限定。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20‧‧‧半導體基板
100‧‧‧基底
102‧‧‧成核層
104‧‧‧緩衝層
105‧‧‧罩幕層
106、200‧‧‧摻雜區
108、112、204、208‧‧‧GaN層
108a、108b、204a、204b‧‧‧區域
110、202、206‧‧‧罩幕層
圖1A至圖1C為依照本發明第一實施例所繪示的半導體基板的製造方法的剖面示意圖。 圖2A至圖2D為依照本發明第二實施例所繪示的半導體基板的製造方法的剖面示意圖。 圖3為依照本發明另一實施例所繪示的於緩衝層中形成摻雜區的剖面示意圖。

Claims (10)

  1. 一種半導體基板，包括：基底；緩衝層，配置於所述基底上，其中所述緩衝層的部分表面中具有摻雜區；罩幕層，配置於所述緩衝層上，且位於所述摻雜區上方；以及第一GaN層，配置於所述緩衝層上，且覆蓋所述罩幕層。
  2. 如申請專利範圍第1項所述的半導體基板，其中所述摻雜區中的摻質為中性原子。
  3. 如申請專利範圍第2項所述的半導體基板，其中所述中性原子包括N或Ar。
  4. 如申請專利範圍第1項所述的半導體基板，更包括第二GaN層，配置於所述緩衝層與所述第一GaN層之間以及所述緩衝層與所述罩幕層之間。
  5. 一種半導體基板的製造方法，包括：於基底上形成緩衝層；於所述緩衝層的部分表面中形成摻雜區；於所述緩衝層上形成罩幕層，其中所述罩幕層位於所述摻雜區上方；以及於所述緩衝層上形成第一GaN層，其中所述第一GaN層覆蓋所述罩幕層。
  6. 如申請專利範圍第5項所述的半導體基板的製造方法，其中在形成所述摻雜區之後以及在形成所述罩幕層之前，更包括於所述緩衝層上形成第二GaN層。
  7. 一種半導體基板，包括：基底；緩衝層，配置於所述基底上，其中所述緩衝層的整個表面中具有摻雜區；第一罩幕層，配置於所述緩衝層上且暴露出部分所述摻雜區；第一GaN層，配置於所述緩衝層上，且覆蓋所述第一罩幕層；第二罩幕層，配置於所述第一GaN層上，且位於未被所述第一罩幕層覆蓋的所述摻雜區上方；以及第二GaN層，配置於所述第一GaN層上，且覆蓋所述第二罩幕層。
  8. 如申請專利範圍第7項所述的半導體基板，其中所述緩衝層的材料包括GaN、AlGaN、InGaN或AlInGaN。
  9. 一種半導體基板的製造方法，包括：於基底上形成緩衝層；於所述緩衝層的整個表面中形成摻雜區；於所述緩衝層上形成第一罩幕層，其中所述第一罩幕層暴露出部分所述摻雜區；於所述緩衝層上形成第一GaN層，其中所述緩衝層覆蓋所述第一罩幕層；於所述第一GaN層上形成第二罩幕層，其中所述第二罩幕層位於未被所述第一罩幕層覆蓋的所述摻雜區上方；以及於所述第一GaN層上形成第二GaN層，其中所述第二GaN層覆蓋所述第二罩幕層。
  10. 如申請專利範圍第9項所述的半導體基板的製造方法，其中所述第一GaN層的形成方法包括進行磊晶成長製程。
TW106127015A 2017-08-10 2017-08-10 半導體基板及其製造方法 TWI646228B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106127015A TWI646228B (zh) 2017-08-10 2017-08-10 半導體基板及其製造方法
CN201711221340.7A CN109390391B (zh) 2017-08-10 2017-11-29 半导体基板及其制造方法
US16/056,545 US10431454B2 (en) 2017-08-10 2018-08-07 Semiconductor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106127015A TWI646228B (zh) 2017-08-10 2017-08-10 半導體基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI646228B true TWI646228B (zh) 2019-01-01
TW201910569A TW201910569A (zh) 2019-03-16

Family

ID=65275536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127015A TWI646228B (zh) 2017-08-10 2017-08-10 半導體基板及其製造方法

Country Status (3)

Country Link
US (1) US10431454B2 (zh)
CN (1) CN109390391B (zh)
TW (1) TWI646228B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924104A (zh) * 2009-06-12 2010-12-22 尼克森微电子股份有限公司 金属氧化物半导体的结构及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
EP1041610B1 (en) * 1997-10-30 2010-12-15 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
CN1489222A (zh) 2002-10-09 2004-04-14 威凯科技股份有限公司 发光元件
JP5487749B2 (ja) 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US8642368B2 (en) * 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
US8853749B2 (en) 2011-01-31 2014-10-07 Efficient Power Conversion Corporation Ion implanted and self aligned gate structure for GaN transistors
CN102280533A (zh) * 2011-06-23 2011-12-14 西安神光安瑞光电科技有限公司 氮化镓衬底材料制造方法
CN102368526A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种近紫外led器件的制造方法
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
JP6220161B2 (ja) 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6379778B2 (ja) * 2014-07-15 2018-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
KR20170079087A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924104A (zh) * 2009-06-12 2010-12-22 尼克森微电子股份有限公司 金属氧化物半导体的结构及其制造方法

Also Published As

Publication number Publication date
CN109390391B (zh) 2021-12-10
CN109390391A (zh) 2019-02-26
US10431454B2 (en) 2019-10-01
TW201910569A (zh) 2019-03-16
US20190051522A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
TWI820035B (zh) p型半導體的製造方法、增强型裝置及其製造方法
JP6123941B1 (ja) 縦型半導体装置およびその製造方法
US9698044B2 (en) Localized carrier lifetime reduction
JP2014022752A (ja) 窒化物系半導体素子及びその製造方法
JP2009542005A (ja) 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ
JP2022136128A (ja) 半導体装置及びその製造方法
TW201824536A (zh) 半導體裝置用基板、半導體裝置及半導體裝置用基板的製造方法
US7714396B2 (en) Metal-oxide semiconductor field effect transistor
CN110690284A (zh) 一种氮化镓基场效应晶体管及其制备方法
JP7389543B2 (ja) 窒化物半導体装置
JP2011114252A (ja) 半導体装置
US7276423B2 (en) III-nitride device and method with variable epitaxial growth direction
TW201742245A (zh) 半導體裝置與其製造方法
TWI646228B (zh) 半導體基板及其製造方法
US10411098B2 (en) Semiconductor device and manufacturing method thereof
CN108231539B (zh) Iii族氮化物层选择性外延生长的方法
JP2007258578A (ja) ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
JP2021028932A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
US20120132999A1 (en) Method of manufacturing a bipolar transistor and bipolar transistor
CN113169227A (zh) 半导体结构及其制备方法
TWI670775B (zh) 半導體裝置結構及其製造方法
TWI710133B (zh) 半導體裝置及其製造方法
JP7150269B2 (ja) 窒化ガリウム積層基板および半導体装置
KR101256465B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
CN113889412B (zh) 欧姆接触GaN器件及其制备方法