JP2009542005A - 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ - Google Patents

半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ Download PDF

Info

Publication number
JP2009542005A
JP2009542005A JP2009516677A JP2009516677A JP2009542005A JP 2009542005 A JP2009542005 A JP 2009542005A JP 2009516677 A JP2009516677 A JP 2009516677A JP 2009516677 A JP2009516677 A JP 2009516677A JP 2009542005 A JP2009542005 A JP 2009542005A
Authority
JP
Japan
Prior art keywords
epitaxial layer
boron
substrate
region
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009516677A
Other languages
English (en)
Other versions
JP2009542005A5 (ja
JP5580045B2 (ja
Inventor
ミヒャエル エス マッツオーラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semisouth Laboratories Inc
Original Assignee
Semisouth Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semisouth Laboratories Inc filed Critical Semisouth Laboratories Inc
Publication of JP2009542005A publication Critical patent/JP2009542005A/ja
Publication of JP2009542005A5 publication Critical patent/JP2009542005A5/ja
Application granted granted Critical
Publication of JP5580045B2 publication Critical patent/JP5580045B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半絶縁エピタキシャル層を製造する方法は、基板の表面上あるいは第１のエピタキシャル層の表面上にホウ素注入領域を形成するために、基板あるいは基板上に形成された第１のエピタキシャル層にホウ素イオンを注入すること、および半絶縁エピタキシャル層を形成するために基板のホウ素注入領域上あるいは第１のエピタキシャル層のホウ素注入領域上に第２のエピタキシャル層を成長させることを含む。

Description

本発明は、全般的には半導体デバイスおよび二次加工方法、およびより具体的には炭化ケイ素半絶縁層を採用する半導体デバイスに関する。
（関連明細書の参照）
本明細書は、その全内容を参照文献として援用する２００６年６月１９日に出願された米国仮特許出願番号第６０／８０５，１３９号に基づき、且つこれに優先して請求する。
本発明の１つの態様は、半絶縁エピタキシャル層を生成する方法を提供することである。方法は、基板の表面上あるいは第１のエピタキシャル層の表面上にホウ素注入領域を形成するためにホウ素イオンを基板あるいは基板上に形成された第１のエピタキシャル層に注入すること、および半絶縁エピタキシャル層を形成するために基板のホウ素注入領域上あるいは第１のエピタキシャル層のホウ素注入領域上に第２のエピタキシャル層を成長させることを含む。
本発明の他の態様はマイクロエレクトロニクスデバイスを提供することである。デバイスは基板、基板上に形成された半絶縁炭化ケイ素エピタキシャル層を含む。半絶縁炭化ケイ素エピタキシャル層はホウ素およびホウ素関連Ｄ−センター欠損を含む。マイクロエレクトロニクスデバイスは、半絶縁炭化ケイ素層上に形成された第１の半導体デバイスも含む。半絶縁エピタキシャル炭化ケイ素層は、基板の表面上あるいは第１のエピタキシャル層の表面上にホウ素注入領域を形成するために基板あるいは基板上に形成された第１のエピタキシャル層にホウ素イオンを注入すること、および基板のホウ素注入領域上あるいは第１のエピタキシャル層のホウ素注入領域上に第２のエピタキシャル層を成長させることにより形成される。
本発明の１つの実施形態による、ＳｉＣ ＭＯＳＦＥＴデバイスの断面の模式図である。 本発明の１つの実施形態による、同じＳｉＣチップ上に形成された第１の半導体デバイスおよび第２の半導体デバイスの断面の模式図である。 本発明の１つの実施形態による、基板がホウ素源として利用される半絶縁エピタキシャル層を形成するための各手順を描出する。 本発明の他の実施形態による、基板上に形成されたエピタキシャル層がホウ素源として利用される半絶縁エピタキシャル層を形成するための各手順を描出する。 本発明の代替的実施形態による、基板上に形成されたエピタキシャル層がホウ素源として利用される半絶縁エピタキシャル層を形成するための各手順を描出する。 本発明の他の実施形態による、基板上に形成されたエピタキシャル層がホウ素源として利用され且つマスク材料がエピタキシャル層の表面に適用される半絶縁（ＳＩ）エピタキシャル層を形成するための各手順を描出する。 本発明の他の実施形態による、基板上に形成されたエピタキシャル層がホウ素源として利用され且つマスク材料がホウ素注入領域上に適用される半絶縁（ＳＩ）エピタキシャル層を形成するための各手順を描出する。
図１は、本発明の１つの実施形態による、ＳｉＣ ＭＯＳＦＥＴデバイスの断面の模式図である。デバイス１０は、その上にエピタキシャル成長などにより半絶縁炭化ケイ素エピタキシャル層１３を形成する基板１２（例：ｎ＋６Ｈ炭化ケイ素）を含む。ｐ−炭化ケイ素層１４は半絶縁（ＳＩ）炭化ケイ素エピタキシャル層１３上に形成される。ｐ−炭化ケイ素層１４は、ｎ型ドリフト領域などの段階的注入領域１７を含む。
たとえばコンタクト領域２０を伴うｎ＋ソース領域、ｎ＋ソースウェル２１およびｐ＋ボディコンタクト２２などを含むソース／ボディＳ、さらにはたとえばコンタクト領域１５を伴うｎ＋ドレイン領域およびｎ＋ドレインウェル１６を含むドレインＤが、ｐ−炭化ケイ素層１４上に形成される。ｐ−炭化ケイ素層１４上には、ゲートおよびコンタクト領域１９に沿って二酸化ケイ素層１８も形成される。
１つの実施形態においては、ＭＯＳＦＥＴデバイス１０の全ての層はエピタキシャル成長する。１つの実施形態においては、以下の段落で詳細に記載する多数の方法のうち１つによってＳＩ ＳｉＣ層１３が形成される。
図２は、本発明の１つの実施形態による、同じＳｉＣチップ４０上に形成された第１の半導体デバイス４４および第２の半導体デバイス４９の断面の模式図である。図２に示すように、ＳｉＣチップ４０はｎ＋基板などの基板４１、エピタキシャル層などのＳＩ層４２を含む。たとえばデバイスの形成、第１の半導体デバイス４４と第２の半導体デバイス４９の分離（例：電気的分離）などのために、必要に応じて任意の浅いトレンチ分離（ＳＴＩ）４３が提供される。
１つの実施形態においては、第１の半導体デバイス４４は垂直バイポーラ接合トランジスタ（ＢＪＴ）であり、且つ第２の半導体デバイス４９は垂直接合電界効果トランジスタ（ＪＦＥＴ）である。ＢＪＴデバイス４４はｎ−コレクター４５，ｎ＋サブコレクター４６，ｐ−ベース４７およびｎ＋エミッタ４８などの多様な形態を含む。垂直ＪＦＥＴ４９はソース層５０などの多様な形態を含む。ソース層５０はたとえばｎ＋層などとすることができる。垂直ＪＦＥＴ４９はｐ＋層とすることのできるゲート領域５１および５２、およびｎ＋層とすることのできるドレイン領域５３も含む。コンタクト５４はドレイン領域５３内に提供される。
図２のデバイス４４および４９はそれぞれ単にＳＩ層４２上に形成することのできるデバイスの例となることを意図している。ＳＩエピタキシーにより、これらの垂直電源デバイスは、「スマートパワーＩＣ」としても知られる、ＳｉＣにおいて複雑な多機能（例：電源調節、制御、増幅）モノリシック回路の基盤を形成する、水平電源デバイスあるいは水平制御サーキットリーと同じチップ上に集積することが可能である。多様なデバイスの詳細な説明は、その内容が本明細書に参照文献として援用される、「高速、高出力用途向けの半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ」という名称のＣａｓａｄｙらの米国特許第７，００９，２０９号において認めることができる。
第１に、デバイス間の電気的分離を達成することができる。より品質が高く安価な伝導性４Ｈ ＳｉＣ基板上で半絶縁エピタキシャル層を成長させることにより、技術的性能も入手しやすさも高まる。第２に、シリコン・オン・インシュレータ（ＳＯＩ）ではなくＳｉＣを用いると、半絶縁ＳｉＣエピタキシャル層の熱伝導性がＳＯＩで使用されるＳｉＯ２の熱伝導性をさらに上回るので、高出力密度集積回路がより良好に達成される。したがって、廃熱除去効率がはるかに高くなる。たとえば、熱伝導性の比率に基づけば、ＳＩ ＳｉＣバッファ層は、ＳＯＩで用いられる典型的な二酸化ケイ素バッファ層と比較して、単位面積あたり２３１倍の熱を伝導することができる。
本明細書の以下の段落には、ＳＩ ＳｉＣエピタキシャルフィルムを成長させる多様な方法を記載する。１つの方法は、ＳｉＣエピタキシャル層の成長時に浅い窒素ドナーを補償するためにホウ素関連Ｄ−センターを用いることを含む。Ｄ−センターはＳｉＣにおいて価電子帯よりも０．７ｅＶ上にあり、研究された全てのＳｉＣポリタイプで検出されている。「点欠損」としても知られるホウ素関連Ｄ−センターは、ＳｉＣ結晶におけるケイ素置換部位を占めるホウ素原子に関連する。
炭化ケイ素の各ポリタイプ（例：６Ｈ ＳｉＣおよび４Ｈ ＳｉＣ）は半導体デバイスにおいて異なる特性をもたらすことができるので、多様な用途に用いることができる。たとえば、６Ｈ ＳｉＣと４Ｈ ＳｉＣの違いの１つはこれらのポリタイプのバンドギャップであり、６Ｈ ＳｉＣのバンドギャップは約２．９ｅＶであるのに対し、４Ｈ ＳｉＣでは約３．２ｅＶである。これらのポリタイプ間の０．３ｅＶの差によって、それぞれが異なる用途に典型的に適する。たとえば、４Ｈ ＳｉＣはより大きなバンドギャップを利用するために高電圧あるいは高出力用途に対して好ましいことが多いのに対し、６Ｈ ＳｉＣは、たとえば発光ダイオードにおいて一般に商業使用されることから、一部の用途に使用されるのに好ましい。本発明は全てのＳｉＣポリタイプにおいて良好に作動することが観察されている。
ホウ素関連Ｄ−センターを含む補償エピタキシャル層を形成するために、多くの異なる固形ホウ素源を用いることができる。固形ホウ素源は、固形ドーピングソース以外にも、基板、もう１つの隣接するエピタキシャル層、あるいはエピタキシャル層それ自体にあってもよい。１つの実施形態においては、ホウ素の補償エピタキシャル層への輸送はその拡散による。ホウ素の拡散およびこれによる所望のＤ−センター欠損の形成は、基板上あるいは基板上で始めに成長する隣接する伝導エピタキシャル層上での補償エピタキシャル層の成長時に発生する可能性がある。
拡散についての必須条件は、基板および／あるいは第１の伝導性エピタキシャル層の表面へのホウ素の注入である。注入した材料の結晶構造における損傷により、変則的に速いホウ素の拡散および高いＤ−センター形成効率を促進する。
１つの実施形態では、標的エピタキシャル層それ自体に直接ホウ素を注入する均一法を用いることもできる。他の実施形態では、隣接するＳｉＣ材料内でドーピングする固形ソースの不均一法を用いることもできる。始めにエピタキシャル層が成長し、その後ホウ素がその層に注入されるのであれば、ホウ素はこれに続く熱アニーリング段階で再分布してＤ−センターを形成するであろう。不均一なあるいは均一な実施形態のいずれかにより、炭化ケイ素のエピタキシャル成長半絶縁薄型フィルムを含むデバイスが生成する。
図３Ａ〜３Ｃは、本発明の１つの実施形態による、半絶縁（ＳＩ）エピタキシャル層を形成するための各手順を描出する。この実施形態においては、基板をホウ素源として利用してもよい。始めに、図３Ａに描出するように基板６０を提供する。基板６０は炭化ケイ素を含んでもよい。基板は、たとえばｐ型ＳｉＣ基板などとすることができる。図３Ｂに描出するように、基板６０の表面がホウ素イオンで衝撃されて基板６０内にホウ素注入領域６１が形成される。ホウ素注入領域６１の形成後、ホウ素注入領域６１上にエピタキシャル層を成長させる。１つの実施形態においては、エピタキシャル層の成長は約１，５００℃〜１，７００℃の温度、たとえば約１，６００℃の温度で約１時間〜３時間の間、たとえば約１時間の間実施する。１つの実施形態においては、エピタキシャル層６２はｎ型エピタキシャル層である。図３Ｃに示すように、エピタキシャル層６２の成長時、ホウ素領域６１内のホウ素がエピタキシャル層６２に拡散して半絶縁エピタキシャル層６２を形成する。ホウ素注入領域６１はホウ素源として働き、またホウ素注入領域６１内のホウ素が、ホウ素注入領域６１上で成長するエピタキシャル層内に拡散する。ホウ素のエピタキシャル層６２への拡散により、浅いドナーを補償するホウ素関連Ｄ−センターが形成される。成長エピタキシャル層６２の表面近くの材料がｎ型であるとき、ホウ素注入基板とのインターフェースにより近いプロフィールより明白なｐ型への転位が判明する。
図４Ａ〜４Ｄは、本発明の他の実施形態による、半絶縁（ＳＩ）エピタキシャル層を形成するための各手順を描出する。この実施形態においては、エピタキシャル層が基板上に形成され、すなわち基板に隣接するエピタキシャル層をホウ素源として使用してもよい。図４Ａに描出するように、基板７０が提供される。基板７０は炭化ケイ素を含んでもよい。基板はあらゆる種類、たとえばｐ型ＳｉＣ基板などとすることができる。図４Ｂに描出するように、第１のエピタキシャル層７１を基板７０上に形成する。１つの実施形態においては、第１のエピタキシャル層７１はｎ型エピタキシャル層である。第１のエピタキシャル層７１の形成後、図４Ｃに描出するように、第１のエピタキシャル層７１の表面はホウ素イオンで衝撃され、第１のエピタキシャル層７１内にホウ素注入領域７２が形成される。ホウ素注入領域７２の形成後、ホウ素注入領域７２上に第２のエピタキシャル層７４を成長させる。１つの実施形態においては、第２のエピタキシャル層７４の成長は約１，５００℃〜１，７００℃の温度、たとえば約１，６００℃の温度で約１時間〜３時間の間、たとえば約１時間の間実施する。１つの実施形態においては、第２のエピタキシャル層７４はｎ型エピタキシャル層である。図４Ｄに示すように、第２のエピタキシャル層７４の成長時、ホウ素領域７２内のホウ素が第１のエピタキシャル層７１に拡散して半絶縁層７３を形成し、また第２のエピタキシャル層７４内に拡散して半絶縁エピタキシャル層７４を形成する。ホウ素注入領域７２はホウ素源として作用し且つ第１および第２のエピタキシャル層内に拡散する。ホウ素の第１および第２のエピタキシャル層７１、７４への拡散により、第１のエピタキシャル層の中にも第２のエピタキシャル層の中にもホウ素関連Ｄ−センターが形成される。その結果は、ホウ素注入領域７２のそれぞれ下および上におけるＳＩ層７３および７４の形成である。
図５Ａ〜５Ｄは、本発明の他の実施形態による、半絶縁（ＳＩ）エピタキシャル層を形成するための各手順を描出する。図５Ａ〜５Ｄは、図３Ａ〜３Ｃおよび４Ａ〜４Ｄに描出した実施形態の均一な代替法である実施形態を例示する。この実施形態においては、図４Ａ〜４Ｄに描出された実施形態と同様に、基板上に形成されたエピタキシャル層、すなわち基板に隣接するエピタキシャル層をホウ素源として使用してもよい。図５Ａに描出するように、基板８０が提供される。基板８０は炭化ケイ素を含んでもよい。基板はあらゆる種類、たとえばｐ型ＳｉＣ基板などとすることができる。図５Ｂに描出するように、エピタキシャル層８１を基板８０上に形成する。１つの実施形態においては、エピタキシャル層８１はｎ型エピタキシャル層である。第１のエピタキシャル層８１の形成後、図５Ｃに描出するように、エピタキシャル層８１の表面はホウ素イオンで衝撃されてエピタキシャル層８１内にホウ素注入領域８２が形成される。１つの実施形態においては、エピタキシャル層の成長は約１，５００〜１，７００℃の温度、たとえば約１，６００℃の温度で約１時間〜３時間の間、たとえば約１時間の間実施する。図５Ｄに示すように、ホウ素領域８２内のホウ素がエピタキシャル層８１に拡散して半絶縁層８３を形成する。ホウ素注入領域８２はホウ素源として作用し且つ基板８０上に形成されたエピタキシャル層８１内に拡散する。ホウ素のエピタキシャル層への拡散は、エピタキシャル層８１内にホウ素関連Ｄ−センターを形成してＳＩ層８３を得る。ＳＩ層８３を形成した後、たとえば技術上既知である何らかのエッチング法を用いるなどして、残ったホウ素注入領域８２を除去することができる。得られたＳＩ層は、下層の基板よりも高度にドーピングされたｐ型でなければならないといわれるｐ型であると規定される。
図６Ａ〜６Ｄは、本発明の他の実施形態による、半絶縁（ＳＩ）エピタキシャル層を形成するための各手順を描出する。図６Ａ〜６Ｄは図５Ａ〜５Ｄに例示される方法の変法である実施形態を例示する。この実施形態においては、図５Ａ〜５Ｄに描出された実施形態と同様に、基板上に形成されたエピタキシャル層、すなわち基板に隣接するエピタキシャル層をホウ素源として使用してもよい。しかし、この実施形態においてはマスク材料をエピタキシャル層の表面に適用する。具体的には、図６Ａに描出するように基板９０が提供される。基板９０は炭化ケイ素を含んでもよい。基板９０はあらゆる種類、たとえばｎ＋型ＳｉＣ基板などとすることができる。図６Ａに描出するように、エピタキシャル層９１を基板９０上に形成する。１つの実施形態においては、エピタキシャル層９１はｎ型エピタキシャル層である。第１のエピタキシャル層９１の形成後、エピタキシャル層９１の表面上にマスク領域および非マスク領域を形成するよう、エピタキシャル層９１の表面にマスク材料９２を適用する。マスク材料９２をエピタキシャル層９１の表面上に適用した後、図６Ｂに描出するように、たとえばエピタキシャル層９１の非マスク（非保護）領域をエッチングすることなどにより、トレンチ９３を形成する。トレンチ９３を形成した後、その上にマスク材料９２が蒸着されたエピタキシャル層９１の表面をホウ素イオンで衝撃する。マスク材料９２は、トレンチ９３を形成するための選択的エッチングのためのマスクであるだけでなく、下層にあるエピタキシャル層９１のマスク領域の注入を防止するためにも選択される。このようにして、マスク材料９２はエピタキシャル層の選択的領域にドーピング材料を注入するための「ドーパントマスク」として用いることもできる。しかし、マスク材料９２がドーパントマスクでない場合、マスク材料９２を除去し、ドーパントマスクとして適した他のマスク材料をエピタキシャル層９１の表面に適用することができる。ホウ素イオンは、トレンチ９３の底面およびトレンチ９３の側面を含むエピタキシャル層９１の非保護領域に衝突する。その結果、図６Ｃに描出するように、エピタキシャル層９１のトレンチ９３内にホウ素注入領域９４が形成される。ホウ素注入領域９４を形成した後、図６Ｄに示すようにマスク領域９４を取り除き、高温アニーリング工程を適用してホウ素をエピタキシャル層９１により深く拡散させる。１つの実施形態においては、アニーリング工程は約１５００℃から約１７００℃の温度で約１時間から約３時間の間実施する。１つの実施例においては、アニーリング工程は約１，６００℃の温度で約１時間の間実施する。一方、ホウ素のエピタキシャル層９１への拡散により、Ｄ−センターが生成されて半絶縁エピタキシャル層９５が作成される。トレンチ９３の側壁におけるホウ素の注入は、トレンチにおける注入に伴う現象であり、トレンチ９３によって形成されるチャンネルへのホウ素の拡散を支援する。上述の方法を用いた実施例は、その全内容を本明細書に参照文献として援用する「選択的エピタキシーあるいは選択的注入の使用による炭化ケイ素における自己配列トランジスタおよびダイオードトポロジー」という名称のＣａｓａｄｙらの米国特許第６，７６７，７８３号中に認めることができる。チャンネルのサイズは、数μｍ単位であるホウ素の予測拡散長およびホウ素関連Ｄ−センターの生成範囲と一致しなければならない。
上述の方法の変法は、Ｄ−センター補償の深度も決定し、したがって形成された半絶縁エピタキシャル層９５の厚さも決定するホウ素の予想拡散深度よりも厚いわずかにｎ型のエピタキシャル層９１を用いることができる。その結果、基板９０と半絶縁エピタキシャル層９５の間に残った半導体は残留ｎ型エピタキシャル層９１によって占められる。
図７Ａ〜７Ｅは、本発明の他の実施形態による、半絶縁（ＳＩ）エピタキシャル層を形成するための各手順を描出する。図７Ａ〜７Ｄは図４Ａ〜４Ｄに例示される方法の変法である実施形態を例示する。この実施形態においては、図４Ａ〜４Ｄに描出された実施形態と同様に、基板上に形成されたエピタキシャル層、すなわち基板に隣接するエピタキシャル層をホウ素源として使用してもよい。しかし、この実施形態においてはマスク材料をホウ素注入領域の表面に適用する。具体的には、図７Ａに描出するように、基板１００が提供される。基板１００は炭化ケイ素を含んでもよい。基板１００はあらゆる種類、たとえばｎ＋型ＳｉＣ基板などとすることができる。図６Ａに描出するように、エピタキシャル層１０１を基板１００上に形成する。１つの実施形態においては、エピタキシャル層１０１はｎ型エピタキシャル層である。エピタキシャル層１０１の形成後、図７Ｂに描出するように、エピタキシャル層１０１の表面がホウ素イオンで衝撃されてホウ素注入領域１０２が形成される。エピタキシャル層１０１の表面上にマスク領域および非マスク領域を区画するよう、エピタキシャル層１０１のホウ素注入領域１０２上にマスク材料１０３を適用する。マスク材料１０３を適用した後、図７Ｃに描出するように、たとえばエピタキシャル層１０１の非マスク（非保護）領域およびホウ素注入領域１０２の非マスク領域をエッチングすることなどにより、トレンチ１０４を形成する。
トレンチ１０４を形成した後、図７Ｄに描出するようにマスク材料１０３を除去し、さらにエピタキシャル層１０１上およびホウ素注入領域１０２上にもう１つのエピタキシャル層１０５を成長させる。これはトレンチ１０４を充填しかつトレンチ１０４上で自己平坦化するプロセスを用いて実施する。図７Ｅに描出するように、エピタキシャル層１０５の成長時、ホウ素領域１０２内のホウ素がエピタキシャル層１０１および１０５に拡散してＤ−センターを生成し、半絶縁エピタキシャル層１０６を形成する。
上述の方法は、その全内容を本明細書に参照文献として援用する、「炭化ケイ素内にエピタキシャル成長ドリフト、埋没ゲートおよびガードリング、自己平坦化チャンネルおよびソース領域を有する垂直トレンチ接合電界効果トランジスタ」という標題の、２００５年８月８日出願のＬｉｎ ＣｈｅｎｇとＭｉｃｈａｅｌ Ｓ．Ｍａｚｚｏｌａによる米国特許明細書第１１／１９８，２９８号内にその実施例を確認できる多様なデバイスの二次加工に使用することができる。チャンネルのサイズは、数μｍ単位であるホウ素の予測拡散長およびホウ素関連Ｄ−センターの生成範囲と一致しなければならない。
上述の方法の変法は、Ｄ−センター補償の深度も決定し、したがって形成された半絶縁エピタキシャル層１０６の厚さも決定するホウ素の予想拡散深度よりも厚いわずかにｎ型のエピタキシャル層１０１を用いることができる。その結果、基板１００と半絶縁エピタキシャル層１０６の間に残った半導体は残留ｎ型エピタキシャル層１０１によって占められる。
１つの実施形態では、基板あるいは隣接するエピタキシャル層内にホウ素を注入するために、基板あるいは隣接するエピタキシャル層を約８０ｋｅＶ〜１６０ｋｅＶのエネルギーを有するホウ素イオンで衝撃する。１つの実施形態では、合計線量１．２３×１０１５ｃｍ−２を有する３つのエネルギー（８０ｋｅＶ、１１５ｋｅＶおよび１６０ｋｅＶ）のホウ素注入スキームを適用して、ホウ素に富んだ表面近傍層を形成する。
本発明の多様な実施形態を、超短波（ＶＨＦ）からＸバンド（１０ＧＨｚ）の上より操作するコンパクトソリッドステートテレビジョンおよびレーダートランスミッターにおける用途に使用することができる。本発明の多様な実施形態は、たとえば最新型軍用機の空中レーダーシステムなどの軍事用途に対しても用いることができる。商業用途には、テレビ放送局、携帯電話基地局、および電話、音声および画像送信のための衛星通信リンクにおける本発明の実施形態の使用が含まれる。さらに、コンパクトな直流−直流（ＤＣ−ＤＣ）コンバーターを利用した効率のよい電源切り替えおよびモータードライブ制御サーキットリーも、たとえばハイブリッド電気自動車および蛍光照明バラストなどにおいて本発明の実施形態を利用することができる。
本発明の多様な実施形態が上に記載されているものの、例示の意図で提示されたものであって制限ではないことを理解すべきである。本発明の趣旨および範囲を逸脱することなくその形態および詳細に多様な変更を行えることが、当業者に明らかとなるであろう。実際に、上記の記述を読んだ後で、本発明をどのようにして代替的な実施形態で実行するかが当業者に明らかになるであろう。したがって、本発明は上記の例示的実施形態のいずれによっても制限されるべきではない。
さらに、本発明の方法および機器は、半導体技術において使用される関連機器及び方法と同様、本質的に複雑であり、操作パラメータの適切な数値を経験的に決定することにより、あるいはコンピュータシミュレーションを実施して所与の用途にとって最良のデザインに到達することにより最良に実現されることが多い。したがって、全ての適切な変更、組合せおよび同等物は本発明の趣旨および範囲内にあると見なすべきである。
さらに、図面は例示の目的のみで提示されることを理解すべきである。本発明の方法およびデバイスは十分に柔軟性および適合性があるので、添付の図面に示す方法以外の方法で使用してもよい。
さらに、開示の要約の目的は、一般に米国特許庁および公衆、および特に特許あるいは法律の用語あるいは文体に精通していない科学者、技術者および当技術分野の実践者が、本明細書の技術的開示の性質および本質のおおざっぱな検証から迅速に判断できるようにすることである。開示の要約は、いかなる意味においても本発明の範囲について限定することを意図していない。

Claims (35)

  1. 基板の表面あるいは第１のエピタキシャル層の表面にホウ素注入領域を形成するために前記基板あるいは前記基板上に形成された前記第１のエピタキシャル層にホウ素を注入すること、および
    半絶縁エピタキシャル層を形成するために前記基板の前記ホウ素注入領域あるいは前記第１のエピタキシャル層の前記ホウ素注入領域上に第２のエピタキシャル層を成長させることを含む、半絶縁エピタキシャル層を製造する方法。
  2. 前記基板あるいは前記エピタキシャル層に注入することが約８０ＫｅＶと約１６０ＫｅＶの間のエネルギーを有するホウ素イオンで衝撃することを含む、請求項１に記載の方法。
  3. 前記基板に注入することがｐ型炭化ケイ素基板に注入することを含む、請求項１に記載の方法。
  4. 前記第１のエピタキシャル層に注入することがｎ型炭化ケイ素エピタキシャル基板に注入することを含む、請求項１に記載の方法。
  5. 前記第２のエピタキシャル層を成長させることが約１５００℃と約１７００℃の間の温度で前記第２のエピタキシャル層を成長させることを含む、請求項１に記載の方法。
  6. 前記第２のエピタキシャル層を成長させることが約１時間と約３時間の間の時間で前記第２のエピタキシャル層を成長させることを含む、請求項１に記載の方法。
  7. 前記第２のエピタキシャル層を成長させることがｎ型の第２のエピタキシャル層を成長させることを含む、請求項１に記載の方法。
  8. 前記半絶縁エピタキシャル層を形成するために前記ホウ素注入領域内のホウ素が前記ホウ素注入領域上に成長した前記第２のエピタキシャル層に拡散する、請求項１に記載の方法。
  9. 前記第２のエピタキシャル層内にＤ−センターを形成するために前記ホウ素注入領域内のホウ素が前記ホウ素注入領域上で成長した前記第２のエピタキシャル層に拡散する、請求項８に記載の方法。
  10. 前記半絶縁エピタキシャル層を形成するために前記ホウ素注入領域内のホウ素が前記第１のエピタキシャル層にも前記第２のエピタキシャル層にも拡散する、請求項１に記載の方法。
  11. 前記第１および第２のエピタキシャル層のいずれにもＤ−センターを形成するために前記ホウ素注入領域内のホウ素が前記第１のエピタキシャル層にも前記第２のエピタキシャル層にも拡散する、請求項１０に記載の方法。
  12. 前記半絶縁エピタキシャル層を形成した後で、前記ホウ素注入領域を取り除くことをさらに含む、請求項１に記載の方法。
  13. 前記ホウ素注入領域を取り除くことが前記ホウ素注入領域をエッチングすることを含む、請求項１２に記載の方法。
  14. 前記第１のエピタキシャル層の表面にマスク材料を適用することをさらに含む、請求項１に記載の方法。
  15. 前記第１のエピタキシャル層にトレンチを形成することをさらに含む、請求項１４に記載の方法。
  16. トレンチを形成することが前記第１のエピタキシャル層の非マスク領域をエッチングすることを含む、請求項１５に記載の方法。
  17. 前記第１のエピタキシャル層に注入することが前記トレンチ内にホウ素注入領域を形成するために前記第１のエピタキシャル層に前記トレンチを形成した後に前記第１のエピタキシャル層に注入することを含む、請求項１５に記載の方法。
  18. 前記マスク材料を除去することをさらに含む、請求項１７に記載の方法。
  19. 前記ホウ素が前記第１のエピタキシャル層により深く拡散するよう高温アニーリング工程を適用することをさらに含む、請求項１８に記載の方法。
  20. 前記第１のエピタキシャル層の表面上にマスク領域および非マスク領域を区画するために前記ホウ素注入領域上にマスク材料を適用することをさらに含む、請求項１に記載の方法。
  21. 前記第１のエピタキシャル層の前記非マスク領域および前記ホウ素注入領域の前記非マスク領域にトレンチを形成することをさらに含む、請求項２０に記載の方法。
  22. 前記マスク材料を除去することおよび前記第１のエピタキシャル層上および前記ホウ素注入領域上に前記第２のエピタキシャル層を成長させることをさらに含む、請求項２１に記載の方法。
  23. 前記第１のエピタキシャル層上および前記ホウ素注入領域上に前記第２のエピタキシャル層を成長させることが前記トレンチを充填することおよび前記トレンチ上で前記第２のエピタキシャル層を平坦化すること含む、請求項２２に記載の方法。
  24. 前記半絶縁エピタキシャル層を形成するために前記第１のエピタキシャル層上で前記第２のエピタキシャル層が成長する際に前記ホウ素注入領域内のホウ素が前記第１および前記第２のエピタキシャル層内に拡散する、請求項２２に記載の方法。
  25. 基板、
    前記基板上に形成された半絶縁炭化ケイ素エピタキシャル層であって、前記半絶縁炭化ケイ素エピタキシャル層がホウ素およびホウ素関連Ｄ−センター欠損を含む半絶縁炭化ケイ素エピタキシャル層、および
    前記基板の表面上あるいは前記第１のエピタキシャル層の表面上にホウ素注入領域を形成するために前記基板あるいは前記基板上に形成された前記第１のエピタキシャル層にホウ素イオンを注入すること、および前記基板の前記ホウ素注入領域上あるいは前記第１のエピタキシャル層の前記ホウ素注入領域上に第２のエピタキシャル層を成長させることにより前記半絶縁エピタキシャル炭化ケイ素層が形成される、前記半絶縁炭化ケイ素層上に形成された第１の半導体デバイスを含むマイクロエレクトロニクスデバイス。
  26. 前記第１の半導体デバイスが高周波数デバイスである、請求項２５に記載のデバイス。
  27. 前記基板が伝導体である、請求項２５に記載のデバイス。
  28. 前記基板がｐ型基板を含む、請求項２５に記載のデバイス。
  29. 前記基板がｎ型基板を含む、請求項２５に記載のデバイス。
  30. 前記第１の半導体デバイスが金属酸化膜電界効果トランジスタを含む、請求項２５に記載のデバイス。
  31. 前記第１の半導体デバイスがバイポーラ接合トランジスタを含む、請求項２５に記載のデバイス。
  32. 前記第１の半導体が接合電界効果トランジスタを含む、請求項２５に記載のデバイス。
  33. 前記半絶縁炭化ケイ素層上に形成された第２の半導体デバイスをさらに含む、請求項２５に記載のデバイス。
  34. 前記第２の半導体デバイスが前記第１の半導体デバイスと物理的に分離される、請求項３３に記載のデバイス。
  35. 前記第２の半導体デバイスが前記第１の半導体デバイスと電気的に分離される、請求項３３に記載のデバイス。
JP2009516677A 2006-06-19 2007-06-19 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ Expired - Fee Related JP5580045B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US80513906P 2006-06-19 2006-06-19
US60/805,139 2006-06-19
US11/764,593 2007-06-18
US11/764,593 US7821015B2 (en) 2006-06-19 2007-06-18 Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
PCT/US2007/071549 WO2007149849A1 (en) 2006-06-19 2007-06-19 Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy

Publications (3)

Publication Number Publication Date
JP2009542005A true JP2009542005A (ja) 2009-11-26
JP2009542005A5 JP2009542005A5 (ja) 2012-11-29
JP5580045B2 JP5580045B2 (ja) 2014-08-27

Family

ID=38833766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009516677A Expired - Fee Related JP5580045B2 (ja) 2006-06-19 2007-06-19 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ

Country Status (10)

Country Link
US (3) US7821015B2 (ja)
EP (1) EP2030243A1 (ja)
JP (1) JP5580045B2 (ja)
KR (1) KR101418615B1 (ja)
CN (1) CN102723360A (ja)
AU (1) AU2007261054B2 (ja)
CA (1) CA2654634A1 (ja)
NZ (1) NZ572662A (ja)
PH (1) PH12012501605A1 (ja)
WO (1) WO2007149849A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015526902A (ja) * 2012-07-25 2015-09-10 レイセオン カンパニー 複数の装置を集積するモノリシック集積回路チップ

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821015B2 (en) 2006-06-19 2010-10-26 Semisouth Laboratories, Inc. Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
US8193537B2 (en) 2006-06-19 2012-06-05 Ss Sc Ip, Llc Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
US8330170B2 (en) * 2008-12-05 2012-12-11 Micron Technology, Inc. Semiconductor device structures including transistors with energy barriers adjacent to transistor channels and associated methods
CA2762564A1 (en) * 2009-06-19 2010-12-23 Ss Sc Ip, Llc Methods of making vertical junction field effect transistors and bipolar junction transistors without ion implantation and devices made therewith
JP5343904B2 (ja) 2010-03-23 2013-11-13 住友電気工業株式会社 半導体装置
US8980737B2 (en) * 2012-05-24 2015-03-17 International Business Machines Corporation Methods of forming contact regions using sacrificial layers
US9064924B2 (en) 2012-05-24 2015-06-23 International Business Machines Corporation Heterojunction bipolar transistors with intrinsic interlayers
US8889529B2 (en) 2012-05-24 2014-11-18 International Business Machines Corporation Heterojunction bipolar transistors with thin epitaxial contacts
US9093548B2 (en) 2012-06-06 2015-07-28 International Business Machines Corporation Thin film hybrid junction field effect transistor
US11309389B2 (en) * 2012-11-30 2022-04-19 Lx Semicon Co., Ltd. Epitaxial wafer and switch element and light-emitting element using same
US9087705B2 (en) 2013-06-05 2015-07-21 International Business Machines Corporation Thin-film hybrid complementary circuits
SE1430022A1 (sv) * 2013-07-01 2015-01-02 Billiga semi-isolerande SiC-substrat
EP3036770B1 (en) * 2013-08-23 2022-03-02 Intel Corporation High resistance layer for iii-v channel deposited on group iv substrates for mos transistors
US10128364B2 (en) 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US10644142B2 (en) 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
CN108417623B (zh) * 2018-05-11 2021-02-02 安徽工业大学 含半绝缘区的igbt及其制备方法
CN108417624B (zh) * 2018-05-11 2021-02-02 安徽工业大学 一种提高短路鲁棒性的igbt及其制备方法
CN108417638B (zh) * 2018-05-11 2021-02-02 安徽工业大学 含半绝缘区的mosfet及其制备方法
CN108649064B (zh) * 2018-05-11 2021-03-16 安徽工业大学 一种提高uis雪崩耐量的mosfet及其制备方法
CN113774494B (zh) * 2021-11-15 2022-03-29 浙江大学杭州国际科创中心 一种半绝缘型碳化硅单晶片剥离方法及剥离装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175239A (ja) * 1991-06-14 1993-07-13 Cree Res Inc 高電力、高周波金属−半導体電界効果トランジスタ
JP2002519851A (ja) * 1998-06-08 2002-07-02 クリー インコーポレイテッド 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
US20020149021A1 (en) * 2001-01-03 2002-10-17 Casady Jeffrey B. Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
JP2005520322A (ja) * 2001-07-12 2005-07-07 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー
WO2005089303A2 (en) * 2004-03-12 2005-09-29 Semisouth Laboratories, Inc. Self-aligned silicon carbide semiconductor device
JP2005285955A (ja) * 2004-03-29 2005-10-13 Ngk Insulators Ltd 能動的高抵抗半導体層を有する半導体装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226974B2 (ja) * 1973-02-14 1977-07-18
US4207583A (en) * 1978-07-27 1980-06-10 Electric Power Research Institute, Inc. Multiple gated light fired thyristor with non-critical light pipe coupling
JPS5625743A (en) 1979-08-08 1981-03-12 Matsushita Electric Ind Co Ltd Electrophotographic receptor
US4465750A (en) * 1981-12-22 1984-08-14 Canon Kabushiki Kaisha Photoconductive member with a -Si having two layer regions
US4825061A (en) * 1987-08-07 1989-04-25 Center For Innovative Technology Optically controlled bulk semiconductor switch not requiring radiation to sustain conduction
US4947218A (en) * 1987-11-03 1990-08-07 North Carolina State University P-N junction diodes in silicon carbide
DE4009837A1 (de) * 1989-03-27 1990-10-11 Sharp Kk Verfahren zur herstellung einer halbleitereinrichtung
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
USH1717H (en) * 1995-11-16 1998-04-07 The United States Of America As Represented By The Secretary Of The Navy Bistable photoconductive switches particularly suited for frequency-agile, radio-frequency sources
US6680489B1 (en) * 1995-12-20 2004-01-20 Advanced Technology Materials, Inc. Amorphous silicon carbide thin film coating
US6046466A (en) * 1997-09-12 2000-04-04 Nikon Corporation Solid-state imaging device
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
JP3430083B2 (ja) * 1999-10-21 2003-07-28 本田技研工業株式会社 電池電圧測定装置
US7498066B2 (en) 2002-05-08 2009-03-03 Btu International Inc. Plasma-assisted enhanced coating
US20050233091A1 (en) 2002-05-08 2005-10-20 Devendra Kumar Plasma-assisted coating
US20060228497A1 (en) 2002-05-08 2006-10-12 Satyendra Kumar Plasma-assisted coating
JP2004247545A (ja) * 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
KR100593264B1 (ko) 2003-06-26 2006-06-26 학교법인 포항공과대학교 ｐ-타입 반도체 박막과 ｎ-타입 산화아연(ＺｎＯ)계나노막대의 이종접합 구조체, 이의 제법 및 이를 이용한소자
TWI228320B (en) * 2003-09-09 2005-02-21 Ind Tech Res Inst An avalanche photo-detector(APD) with high saturation power, high gain-bandwidth product
US20060062897A1 (en) 2004-09-17 2006-03-23 Applied Materials, Inc Patterned wafer thickness detection system
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US7642205B2 (en) 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
US20070029573A1 (en) * 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
JP2006080560A (ja) 2005-10-31 2006-03-23 Kansai Electric Power Co Inc:The 光結合パワー半導体素子
US7582917B2 (en) 2006-03-10 2009-09-01 Bae Systems Information And Electronic Systems Integration Inc. Monolithically integrated light-activated thyristor and method
US7274083B1 (en) 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
US7821015B2 (en) 2006-06-19 2010-10-26 Semisouth Laboratories, Inc. Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175239A (ja) * 1991-06-14 1993-07-13 Cree Res Inc 高電力、高周波金属−半導体電界効果トランジスタ
JP2002519851A (ja) * 1998-06-08 2002-07-02 クリー インコーポレイテッド 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
US20020149021A1 (en) * 2001-01-03 2002-10-17 Casady Jeffrey B. Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
JP2005520322A (ja) * 2001-07-12 2005-07-07 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー
WO2005089303A2 (en) * 2004-03-12 2005-09-29 Semisouth Laboratories, Inc. Self-aligned silicon carbide semiconductor device
JP2007529885A (ja) * 2004-03-12 2007-10-25 セミサウス ラボラトリーズ， インコーポレーテッド 自己整列型炭化ケイ素半導体デバイスおよびそのデバイスの作成方法
JP2005285955A (ja) * 2004-03-29 2005-10-13 Ngk Insulators Ltd 能動的高抵抗半導体層を有する半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015526902A (ja) * 2012-07-25 2015-09-10 レイセオン カンパニー 複数の装置を集積するモノリシック集積回路チップ

Also Published As

Publication number Publication date
US8183124B2 (en) 2012-05-22
PH12012501605A1 (en) 2015-01-26
US20120199940A1 (en) 2012-08-09
AU2007261054A1 (en) 2007-12-27
AU2007261054B2 (en) 2013-09-26
CA2654634A1 (en) 2007-12-27
WO2007149849A1 (en) 2007-12-27
NZ572662A (en) 2012-02-24
CN102723360A (zh) 2012-10-10
US20110003456A1 (en) 2011-01-06
EP2030243A1 (en) 2009-03-04
US20070290212A1 (en) 2007-12-20
KR20090033224A (ko) 2009-04-01
US7821015B2 (en) 2010-10-26
KR101418615B1 (ko) 2014-07-14
US8592826B2 (en) 2013-11-26
JP5580045B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
JP5580045B2 (ja) 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ
US7432171B2 (en) Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
CN1215569C (zh) 半导体器件及其制造方法
US7183175B2 (en) Shallow trench isolation structure for strained Si on SiGe
JP2009542005A5 (ja)
KR0161611B1 (ko) 반도체 장치의 제조방법
KR100858154B1 (ko) 웨이퍼 및 웨이퍼 제조 공정
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
CN114582794A (zh) 用于在通用衬底上的装置集成的植入式隔离
JP2002203965A (ja) 半導体装置
JP6125568B2 (ja) 半導体用の最適化層
CN101473442B (zh) 半绝缘外延的碳化硅及相关的宽带隙晶体管
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2009147246A (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体バルク結晶、炭化珪素半導体バルク結晶の製造方法、炭化珪素半導体装置、炭化珪素半導体装置の製造方法
US8658500B2 (en) Single crystal U-MOS gates using microwave crystal regrowth
CN1624921A (zh) 使用硅－硅直接晶片键合、在具有不同晶向的混合衬底上的cmos
JPWO2020012605A1 (ja) 半導体装置及び半導体装置の製造方法
CN113412536A (zh) 制作宽带隙半导体器件时高能量植入期间掩蔽的系统和方法
JP2005340465A (ja) 半導体装置の製造方法および半導体装置
CN104716045A (zh) 改善SiC热氧化后的界面态的制造方法
JP2006156687A (ja) エピタキシャルウェーハ
JP2001189320A (ja) 半導体装置およびその製造方法
JPH0428235A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100618

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140505

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140710

R150 Certificate of patent or registration of utility model

Ref document number: 5580045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees