JP2014029745A - メモリ装置 - Google Patents
メモリ装置 Download PDFInfo
- Publication number
- JP2014029745A JP2014029745A JP2012169549A JP2012169549A JP2014029745A JP 2014029745 A JP2014029745 A JP 2014029745A JP 2012169549 A JP2012169549 A JP 2012169549A JP 2012169549 A JP2012169549 A JP 2012169549A JP 2014029745 A JP2014029745 A JP 2014029745A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- memory
- source line
- memory device
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】本発明に係るメモリ装置1は、複数のメモリセル301を備えたメモリセルアレイ300と、複数のメモリセル301各々のソースが共通接続された共通ソース線115と、共通ソース線115が第1の電気的接続パスを形成して接地電位に接続される場合に、共通ソース線115と接地電位との間を消去状態メモリセル302によりさらに接続する第2の電気的接続パスと、を有するものである。
【選択図】図21
Description
本発明に係るメモリ装置は、半導体基板の表面に形成されたソース及びドレインと、前記ソースと前記ドレインとの間の前記半導体基板上に浮遊ゲートを含んで形成されたゲートと、を有する複数のメモリセルと、前記複数のメモリセルをアレイ配列したメモリセルアレイと、前記メモリセルアレイ内の前記半導体基板表面に、前記複数のメモリセル各々のソースが共通接続されるように連続形成された共通ソース線と、前記半導体基板上の層間絶縁膜上に形成され、前記共通ソース線とスルーホールを介して接続される上部ソース線と、前記共通ソース線及び前記上部ソース線が第1の電気的接続パスを形成して接地電位に接続される場合に、前記共通ソース線と前記接地電位との間を前記上部ソース線を介さずに接続する第2の電気的接続パスとを備え、前記第2の電気的接続パスは、前記複数のメモリセルに含まれる第1のメモリセルにより形成されるものである。
本発明の実施の形態について説明する前に、まず、本発明が適用される前提例のメモリ装置について、図面を参照して説明する。
本発明の実施の形態の説明に先立って、本発明の主な特徴について参考例と比べて説明する。
以下、図面を参照して本発明の実施の形態1について説明する。図17は、本発明の実施の形態1に係るメモリ装置の構成を示している。
以下、図面を参照して本発明の実施の形態2について説明する。本実施形態では、実施の形態1に対し、常に消去状態のメモリセルを任意のビット線上に配置可能としている。
以下、図面を参照して本発明の実施の形態3について説明する。本実施形態では、実施の形態2に対し、ビット線接地用スイッチをビット線セレクタに内蔵している。
(その他の本発明の実施の形態)
110 メモリセルアレイ部
111,300 メモリセルアレイ
112 ワード線(選択ゲート)
113 ビット線
114 ソース線
115 共通ソース線(ソース領域)
116 ソースコンタクト
117 ビットコンタクト
120 ワード線ドライバ部
121 Xアドレスデコーダ
122 ワード線ドライバ
130 センスアンプ部
131 センスアンプ
132 書込用ビット線ドライバ
140 ビット線セレクタ部
141 Yアドレスデコーダ
142 ビット線セレクタ
150 ソース線ドライバ部
151 ソースデコーダ
152 ソース線ドライバ
200 シリコン基板
201,301 メモリセル
202 ドレイン領域
204 ゲート酸化膜
205 浮遊ゲート
206 ポリシリコン間絶縁膜
210 素子分離酸化膜
211 層間絶縁膜
302 消去状態メモリセル
310 ビット線接地用スイッチ部
311 ビット線接地用スイッチ
312 スイッチ制御用デコーダ
401 スイッチ
Claims (18)
- 複数のメモリセルを備えたメモリセルアレイと、
前記メモリセルアレイ内に前記複数のメモリセル各々のソースが共通接続された共通ソース線と、
前記共通ソース線が第1の電気的接続パスを形成して接地電位に接続される場合に、前記共通ソース線と前記接地電位との間をさらに接続する第2の電気的接続パスとを備え、
前記第2の電気的接続パスは、前記複数のメモリセルに含まれる第1のメモリセルにより形成される、
メモリ装置。 - 前記第1の電気的接続パスは、前記複数のメモリセルに含まれる第2のメモリセルのデータを読み出す場合に形成される、
請求項1に記載のメモリ装置。 - 前記第2のメモリセルのソースと前記第1のメモリセルのソースとが前記共通ソース線を介して接続されている、
請求項2に記載のメモリ装置。 - 前記第2のメモリセルのゲートと前記第1のメモリセルのゲートとが共通接続されている、
請求項2または3に記載のメモリ装置。 - 前記第1のメモリセルは、前記第1の電気的接続パスが形成される場合に、導通状態となる、
請求項1乃至4のいずれか一項に記載のメモリ装置。 - 前記第1のメモリセルは、データが消去された消去状態のメモリセルである、
請求項1乃至5のいずれか一項に記載のモリ装置。 - 前記第1のメモリセルは、ドレインがビット線に接続され、前記ビット線とともに前記第2の電気的接続パスを形成する、
請求項1乃至6のいずれか一項に記載のメモリ装置。 - 前記ビット線と前記接地電位との接続をオン/オフするスイッチ回路を備える、
請求項7に記載のメモリ装置。 - 前記スイッチ回路は、前記第1の電気的接続パスが形成される場合にオンし、前記第1の電気的接続パスが形成されない場合にオフする、
請求項8に記載のメモリ装置。 - 複数のビット線にそれぞれ接続された複数の前記第1のメモリセルを備え、
前記複数のビット線と前記複数の第1のメモリセルは、前記第2の電気的接続パスを形成する、
請求項1乃至6のいずれか一項に記載のメモリ装置。 - 前記複数のビット線と前記接地電位との接続をそれぞれオン/オフする複数のスイッチ回路を備える、
請求項10に記載のメモリ装置。 - 前記複数のスイッチ回路は、前記第1の電気的接続パスが形成される場合にオンし、前記第1の電気的接続パスが形成されない場合にオフする、
請求項11に記載のメモリ装置。 - 前記複数のスイッチ回路のいずれかがオフの場合、当該オフであるスイッチ回路に接続されている前記第1のメモリセルは、データの書き込みが可能である、
請求項11または12に記載のメモリ装置。 - 前記複数のメモリセルは、NOR型フラッシュメモリセルである、
請求項1乃至13のいずれか一項に記載のメモリ装置。 - 半導体基板の表面に形成されたソース及びドレインと、前記ソースと前記ドレインとの間の前記半導体基板上に浮遊ゲートを含んで形成されたゲートと、を有する複数のメモリセルと、
前記複数のメモリセルをアレイ配列したメモリセルアレイと、
前記メモリセルアレイ内の前記半導体基板表面に、前記複数のメモリセル各々のソースが共通接続されるように連続形成された共通ソース線と、
前記半導体基板上の層間絶縁膜上に形成され、前記共通ソース線とスルーホールを介して接続される上部ソース線と、
前記共通ソース線及び前記上部ソース線が第1の電気的接続パスを形成して接地電位に接続される場合に、前記共通ソース線と前記接地電位との間を前記上部ソース線を介さずに接続する第2の電気的接続パスとを備え、
前記第2の電気的接続パスは、前記複数のメモリセルに含まれる第1のメモリセルにより形成される、
メモリ装置。 - ワード線方向及びビット線方向にアレイ配列された複数のメモリセルと、
前記ワード線方向に並ぶ前記複数のメモリセルのソースを共通接続する共通ソース線と、
前記ビット線方向に並ぶ前記複数のメモリセルのドレインを、前記共通ソース線の接地に応じて接地する接地回路と、
を有するメモリ装置。 - 前記接地回路は、前記ビット線方向に並ぶメモリセルに接続されたビット線と接地電位とを接続する、
請求項16に記載のメモリ装置。 - 前記接地回路を複数有し、複数の前記接地回路は、複数の前記ビット線のそれぞれに接続されている、
請求項17に記載のメモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012169549A JP5972700B2 (ja) | 2012-07-31 | 2012-07-31 | メモリ装置 |
US13/952,591 US9230657B2 (en) | 2012-07-31 | 2013-07-27 | Memory device with erase mode memory cells |
US14/953,370 US20160078956A1 (en) | 2012-07-31 | 2015-11-29 | Memory Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012169549A JP5972700B2 (ja) | 2012-07-31 | 2012-07-31 | メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014029745A true JP2014029745A (ja) | 2014-02-13 |
JP5972700B2 JP5972700B2 (ja) | 2016-08-17 |
Family
ID=50025335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012169549A Active JP5972700B2 (ja) | 2012-07-31 | 2012-07-31 | メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9230657B2 (ja) |
JP (1) | JP5972700B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019519059A (ja) * | 2016-05-18 | 2019-07-04 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 改善されたフラッシュメモリセル及び関連するデコーダ |
JP2021077433A (ja) * | 2019-11-12 | 2021-05-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5972700B2 (ja) * | 2012-07-31 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | メモリ装置 |
FR3021804B1 (fr) | 2014-05-28 | 2017-09-01 | Stmicroelectronics Rousset | Cellule memoire non volatile duale comprenant un transistor d'effacement |
FR3021803B1 (fr) | 2014-05-28 | 2017-10-13 | Stmicroelectronics Rousset | Cellules memoire jumelles accessibles individuellement en lecture |
FR3025353B1 (fr) | 2014-09-03 | 2016-09-09 | Stmicroelectronics Rousset | Memoire non volatile composite a effacement par page ou par mot |
FR3025649B1 (fr) | 2014-09-09 | 2016-12-09 | Stmicroelectronics Rousset | Procede de polarisation d’un plan de source enterre d’une memoire non volatile a grilles de selection verticales |
TWI594264B (zh) * | 2015-08-13 | 2017-08-01 | 旺宏電子股份有限公司 | 具有區域解碼器之陣列架構 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202399A (ja) * | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4334036B2 (ja) | 1998-07-31 | 2009-09-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2002043444A (ja) | 2000-07-27 | 2002-02-08 | Toshiba Corp | 不揮発性半導体メモリ |
JP2004031617A (ja) | 2002-06-26 | 2004-01-29 | Sony Corp | メモリ装置およびその製造方法 |
US6850438B2 (en) * | 2002-07-05 | 2005-02-01 | Aplus Flash Technology, Inc. | Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations |
JP4331966B2 (ja) * | 2003-04-14 | 2009-09-16 | 株式会社ルネサステクノロジ | 半導体集積回路 |
KR101271174B1 (ko) | 2007-08-03 | 2013-06-04 | 삼성전자주식회사 | 비트라인 레이아웃의 구조를 개선한 플래시 메모리 장치 및그 레이아웃 방법 |
US7974127B2 (en) * | 2007-11-06 | 2011-07-05 | Macronix International Co., Ltd. | Operation methods for memory cell and array for reducing punch through leakage |
US7697330B1 (en) * | 2007-12-20 | 2010-04-13 | Actel Corporation | Non-volatile memory array having drain-side segmentation for an FPGA device |
US8730739B2 (en) * | 2012-01-17 | 2014-05-20 | Eon Silicon Solution Inc. | Semiconductor device for accelerating erase verification process and method therefor |
JP5972700B2 (ja) * | 2012-07-31 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | メモリ装置 |
-
2012
- 2012-07-31 JP JP2012169549A patent/JP5972700B2/ja active Active
-
2013
- 2013-07-27 US US13/952,591 patent/US9230657B2/en active Active
-
2015
- 2015-11-29 US US14/953,370 patent/US20160078956A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202399A (ja) * | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019519059A (ja) * | 2016-05-18 | 2019-07-04 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 改善されたフラッシュメモリセル及び関連するデコーダ |
US10741265B2 (en) | 2016-05-18 | 2020-08-11 | Silicon Storage Technology, Inc. | Flash memory cell and associated decoders |
US11011240B2 (en) | 2016-05-18 | 2021-05-18 | Silicon Storage Technology, Inc. | Flash memory cell and associated high voltage row decoder |
US11257553B2 (en) | 2016-05-18 | 2022-02-22 | Silicon Storage Technology, Inc. | Flash memory cell and associated high voltage row decoder |
JP2021077433A (ja) * | 2019-11-12 | 2021-05-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
JP7429110B2 (ja) | 2019-11-12 | 2024-02-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
US11925025B2 (en) | 2019-11-12 | 2024-03-05 | Renesas Electronics Corporation | Semiconductor device and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
US20160078956A1 (en) | 2016-03-17 |
JP5972700B2 (ja) | 2016-08-17 |
US9230657B2 (en) | 2016-01-05 |
US20140036591A1 (en) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5972700B2 (ja) | メモリ装置 | |
JP4907897B2 (ja) | 不揮発性半導体記憶装置 | |
US9318211B2 (en) | Apparatuses and methods including memory array data line selection | |
KR100323970B1 (ko) | 비휘발성메모리구조 | |
US7339825B2 (en) | Nonvolatile semiconductor memory with write global bit lines and read global bit lines | |
TWI433155B (zh) | 非揮發性半導體記憶裝置 | |
TW202032544A (zh) | 半導體記憶裝置 | |
JP3594001B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008508662A (ja) | フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 | |
JP2007200512A (ja) | 半導体記憶装置 | |
US8897079B2 (en) | Non-volatile semiconductor memory with bit line hierarchy | |
KR20030022073A (ko) | 반도체 기억 장치 | |
JP2010257528A (ja) | 半導体集積回路装置 | |
JPWO2006129344A1 (ja) | 半導体装置 | |
TW201839770A (zh) | 具有字元抹除與減少寫入干擾的非揮發性記憶體裝置 | |
JP2008262613A (ja) | 不揮発性半導体記憶装置 | |
JP5468023B2 (ja) | 不揮発性半導体メモリ | |
JP4544733B2 (ja) | フラッシュメモリ素子のcamセル | |
JP2011222775A (ja) | 半導体記憶装置 | |
JP2006085839A (ja) | 不揮発性半導体記憶装置およびその制御方法 | |
JP2007128564A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
TW202234406A (zh) | 半導體記憶裝置 | |
JPH10321821A (ja) | 不揮発性半導体メモリおよびその動作方法 | |
WO2006035502A1 (ja) | 半導体装置及びデータ読み出し方法 | |
JP2007123652A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5972700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |