JP2012204593A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012204593A5 JP2012204593A5 JP2011067635A JP2011067635A JP2012204593A5 JP 2012204593 A5 JP2012204593 A5 JP 2012204593A5 JP 2011067635 A JP2011067635 A JP 2011067635A JP 2011067635 A JP2011067635 A JP 2011067635A JP 2012204593 A5 JP2012204593 A5 JP 2012204593A5
- Authority
- JP
- Japan
- Prior art keywords
- axis
- hole
- electrode films
- insulating layer
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の実施形態によれば、第１積層体と、第１半導体ピラーと、第２積層体と、第２半導体ピラーと、接続部と、メモリ膜と、分断絶縁層と、を備えた不揮発性半導体記憶装置が提供される。前記第１積層体は、第１軸に沿って積層された複数の第１電極膜と、前記第１軸に沿って隣り合う２つの前記第１電極膜の間に設けられた第１電極間絶縁膜と、を含み、前記第１軸に沿って延在する第１貫通ホールが設けられる。前記第１半導体ピラーは、前記第１貫通ホールの内側に埋め込まれ、前記第１軸に沿って延在する。前記第２積層体は、前記第１軸に対して直交する第２軸に沿って前記第１積層体と並置され、前記第１軸に沿って積層された複数の第２電極膜と、前記第１軸に沿って隣り合う２つの前記第２電極膜の間に設けられた第２電極間絶縁膜と、を含み、前記第１軸に沿って延在する第２貫通ホールが設けられる。前記第２半導体ピラーは、前記第２貫通ホールの内側に埋め込まれ、前記第１軸に沿って延在する。前記接続部は、前記第１半導体ピラーと前記第２半導体ピラーとを電気的に接続する。前記メモリ膜は、前記複数の第１電極膜と前記第１半導体ピラーとの間、及び、前記複数の第２電極膜と前記第２半導体ピラーとの間、に設けられる。前記分断絶縁層は、前記第１積層体と前記第２積層体との間に設けられ、前記複数の第１電極膜と前記複数の第２電極膜とを分断する。前記第１貫通ホールの前記分断絶縁層の側の側面、及び、前記第２貫通ホールの前記分断絶縁層の側の側面の少なくともいずれかは、前記第１軸と前記第２軸とに直交する第３軸を含み前記第１軸を含む平面に対して平行な部分を有する。
Claims (5)
- 第１軸に沿って積層された複数の第１電極膜と、前記第１軸に沿って隣り合う２つの前記第１電極膜の間に設けられた第１電極間絶縁膜と、を含み、前記第１軸に沿って延在する第１貫通ホールが設けられた第１積層体と、
前記第１貫通ホールの内側に埋め込まれ、前記第１軸に沿って延在する第１半導体ピラーと、
前記第１軸に対して直交する第２軸に沿って前記第１積層体と並置され、前記第１軸に沿って積層された複数の第２電極膜と、前記第１軸に沿って隣り合う２つの前記第２電極膜の間に設けられた第２電極間絶縁膜と、を含み、前記第１軸に沿って延在する第２貫通ホールが設けられた第２積層体と、
前記第２貫通ホールの内側に埋め込まれ、前記第１軸に沿って延在する第２半導体ピラーと、
前記第１半導体ピラーと前記第２半導体ピラーとを電気的に接続する接続部と、
前記複数の第１電極膜と前記第１半導体ピラーとの間、及び、前記複数の第２電極膜と前記第２半導体ピラーとの間、に設けられたメモリ膜と、
前記第１積層体と前記第２積層体との間に設けられ、前記複数の第１電極膜と前記複数の第２電極膜とを分断する分断絶縁層と、
を備え、
前記第１貫通ホールの前記分断絶縁層の側の側面、及び、前記第２貫通ホールの前記分断絶縁層の側の側面の少なくともいずれかは、前記第１軸と前記第２軸とに直交する第３軸を含み前記第１軸を含む平面に対して平行な部分を有することを特徴とする不揮発性半導体記憶装置。 - 前記複数の第１電極膜の前記分断絶縁層の側の端と前記分断絶縁層との間の前記第２軸に沿った距離は、
前記複数の第２電極膜の前記分断絶縁層の側の端と前記分断絶縁層との間の前記第２軸に沿った距離と同じであることを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 前記第１貫通ホールの前記分断絶縁層とは反対側の側面、及び、前記第２貫通ホールの前記分断絶縁層とは反対側の側面は、前記第１軸に対して平行な曲面形状を有することを特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
- 第１軸に沿って積層された複数の第１電極膜と、前記第１軸に沿って隣り合う２つの前記第１電極膜の間に設けられた第１電極間絶縁膜と、を含み、前記第１軸に沿って延在する第１貫通ホールが設けられた第１積層体と、前記第１貫通ホールの内側に埋め込まれ、前記第１軸に沿って延在する第１半導体ピラーと、前記第１軸に対して直交する第２軸に沿って前記第１積層体と並置され、前記第１軸に沿って積層された複数の第２電極膜と、前記第１軸に沿って隣り合う２つの前記第２電極膜の間に設けられた第２電極間絶縁膜と、を含み、前記第１軸に沿って延在する第２貫通ホールが設けられた第２積層体と、前記第２貫通ホールの内側に埋め込まれ、前記第１軸に沿って延在する第２半導体ピラーと、前記第１半導体ピラーと前記第２半導体ピラーとを電気的に接続する接続部と、前記第１積層体と前記第２積層体との間に設けられ、前記複数の第１電極膜と前記複数の第２電極膜とを分断する分断絶縁層と、前記複数の第１電極膜と前記第１半導体ピラーとの間、及び、前記複数の第２電極膜と前記第２半導体ピラーとの間、に設けられたメモリ膜と、を含む不揮発性半導体記憶装置の製造方法であって、
前記第１積層体及び前記第２積層体となる積層母体に前記分断絶縁層を形成し、
前記分断絶縁層の一部の側壁に側壁マスク層を形成し、
前記側壁マスク層をマスクの一部として用いて、前記積層母体に前記第１貫通ホール及び前記第２貫通ホールを形成することを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第１貫通ホール及び前記第２貫通ホールの前記形成は、
前記第１貫通ホールの前記分断絶縁層とは反対側の側面の形状に対応した曲面形状、及び、前記第２貫通ホールの前記分断絶縁層とは反対側の側面の形状に対応した曲面形状、を有する開口部を有するマスクを用いて前記積層母体を加工することを含むことを特徴とする請求項４記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011067635A JP5411193B2 (ja) | 2011-03-25 | 2011-03-25 | 不揮発性半導体記憶装置の製造方法 |
| KR1020110091273A KR20120109967A (ko) | 2011-03-25 | 2011-09-08 | 불휘발성 반도체 기억 장치 및 그의 제조 방법 |
| US13/236,833 US20120241844A1 (en) | 2011-03-25 | 2011-09-20 | Nonvolatile semiconductor memory device and method for manufacturing same |
| US14/042,030 US9048224B2 (en) | 2011-03-25 | 2013-09-30 | Nonvolatile semiconductor memory device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011067635A JP5411193B2 (ja) | 2011-03-25 | 2011-03-25 | 不揮発性半導体記憶装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012204593A JP2012204593A (ja) | 2012-10-22 |
| JP2012204593A5 true JP2012204593A5 (ja) | 2013-04-11 |
| JP5411193B2 JP5411193B2 (ja) | 2014-02-12 |
Family
ID=46876607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011067635A Expired - Fee Related JP5411193B2 (ja) | 2011-03-25 | 2011-03-25 | 不揮発性半導体記憶装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20120241844A1 (ja) |
| JP (1) | JP5411193B2 (ja) |
| KR (1) | KR20120109967A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5543950B2 (ja) * | 2011-09-22 | 2014-07-09 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
| KR20130072516A (ko) * | 2011-12-22 | 2013-07-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2013179165A (ja) | 2012-02-28 | 2013-09-09 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2015028988A (ja) | 2013-07-30 | 2015-02-12 | 株式会社東芝 | 不揮発性記憶装置 |
| JP6139370B2 (ja) | 2013-10-17 | 2017-05-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US9524979B2 (en) * | 2014-09-08 | 2016-12-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
| US9362298B2 (en) * | 2014-09-11 | 2016-06-07 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and manufacturing method thereof |
| US9524982B2 (en) * | 2015-03-09 | 2016-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2016171280A (ja) | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| US20170062467A1 (en) * | 2015-08-24 | 2017-03-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| KR102607825B1 (ko) * | 2016-01-18 | 2023-11-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9806088B2 (en) * | 2016-02-15 | 2017-10-31 | Toshiba Memory Corporation | Semiconductor memory device having memory cells arranged three-dimensionally and method of manufacturing the same |
| KR102630180B1 (ko) | 2016-02-22 | 2024-01-26 | 삼성전자주식회사 | 수직형 메모리 장치의 레이아웃 검증 방법 |
| KR102589301B1 (ko) * | 2016-04-29 | 2023-10-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
| US9865311B1 (en) | 2016-07-08 | 2018-01-09 | Micron Technology, Inc. | Memory device including current generator plate |
| US9728266B1 (en) | 2016-07-08 | 2017-08-08 | Micron Technology, Inc. | Memory device including multiple select gates and different bias conditions |
| WO2021127980A1 (en) * | 2019-12-24 | 2021-07-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
| CN111312713B (zh) * | 2020-03-03 | 2021-07-20 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、及电子设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5142692B2 (ja) * | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2009238874A (ja) | 2008-03-26 | 2009-10-15 | Toshiba Corp | 半導体メモリ及びその製造方法 |
| JP5279403B2 (ja) * | 2008-08-18 | 2013-09-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010050127A (ja) * | 2008-08-19 | 2010-03-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP5388537B2 (ja) * | 2008-10-20 | 2014-01-15 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
| JP2010118530A (ja) | 2008-11-13 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010161132A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
| JP2010192569A (ja) * | 2009-02-17 | 2010-09-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010205904A (ja) * | 2009-03-03 | 2010-09-16 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
| JP2011003642A (ja) * | 2009-06-17 | 2011-01-06 | Toshiba Corp | 欠陥検査方法 |
| JP5380190B2 (ja) * | 2009-07-21 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2011029234A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2011023687A (ja) * | 2009-07-21 | 2011-02-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR101698193B1 (ko) * | 2009-09-15 | 2017-01-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| US8193054B2 (en) * | 2010-06-30 | 2012-06-05 | SanDisk Technologies, Inc. | Ultrahigh density vertical NAND memory device and method of making thereof |
-
2011
- 2011-03-25 JP JP2011067635A patent/JP5411193B2/ja not_active Expired - Fee Related
- 2011-09-08 KR KR1020110091273A patent/KR20120109967A/ko not_active Application Discontinuation
- 2011-09-20 US US13/236,833 patent/US20120241844A1/en not_active Abandoned
-
2013
- 2013-09-30 US US14/042,030 patent/US9048224B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012204593A5 (ja) | ||
| TWI647817B (zh) | 半導體記憶裝置及其製造方法 | |
| WO2016064508A3 (en) | Three dimensional nand string memory devices and methods of fabrication thereof | |
| JP2018182320A5 (ja) | ||
| JP2009049393A5 (ja) | ||
| JP2013115436A5 (ja) | ||
| JP2012182446A5 (ja) | ||
| JP2014042029A5 (ja) | ||
| WO2014163801A8 (en) | Flipped cell sensor pattern | |
| JP2016039137A5 (ja) | 二次電池 | |
| JP2011135067A5 (ja) | ||
| JP2017010778A5 (ja) | ||
| JP2017505549A5 (ja) | ||
| JP2013520839A5 (ja) | ||
| JP2007027726A5 (ja) | ||
| TW201719868A (zh) | 半導體記憶裝置及其製造方法 | |
| JP2014204005A5 (ja) | ||
| JP2013046086A5 (ja) | ||
| JP2011086941A5 (ja) | ||
| JP2014131041A5 (ja) | ||
| JP2012015496A5 (ja) | ||
| EP3026706A3 (en) | A semiconductor device and a manufacturing method thereof | |
| JP2013055318A5 (ja) | ||
| JP2015225872A5 (ja) | ||
| JP2016225301A5 (ja) |