JP2011245620A - マイクロ電気機械的装置及びその封緘方法及び製造方法 - Google Patents

Abstract

【課題】 本願には多くの発明が記載されており且つ例示されている。１つの特徴では、本発明は、最終パッケージ前に機械構造がチャンバ内に封緘されたＭＥＭＳ装置及びその製造技術に関する。
【解決手段】 付着させたときに機械構造を封緘する材料は、一体化に列挙する特性のうちの１つ又はそれ以上を備えている。即ち、引張応力が低く、ステップカバレッジが良好であり、続くプロセスが加えられたときにその一体性を維持し、チャンバ内の機械構造の性能特性に大きな影響及び／又は悪影響を及ぼさず（付着中に材料でコーティングされていない場合）、及び／又は高性能集積回路との一体性を容易にする。一実施形態では、機械構造を封緘する材料は、例えば、シリコン（ドーピングされた又はドーピングがなされていない多晶質、非晶質、又は多孔質）、シリコンカーバイド、シリコンゲルマニウム、ゲルマニウム、又はガリウム砒素である。
【選択図】 図１

Description

本発明である。電気機械的装置、及びマイクロ電気機械的装置及びナノ電気機械的装置の製造技術に関し、更に詳細には、１つの特徴では、高性能集積回路を共通の基板上に備えたマイクロ電気機械的装置及びナノ電気機械的装置の製造に関する。

マイクロ電気機械的装置（「ＭＥＭＳ」）、例えばジャイロスコープ、共振器、及び加速時計は、機械的構成要素をマイクロ電子装置にほぼ適合するスケールまで小型化するため、マイクロ機械加工技術（即ち、リソグラフィー及び他の精密製造技術）を使用する。ＭＥＭＳは、代表的には、マイクロ機械加工技術を使用して例えばシリコン基板から又はシリコン基板上に製造した機械構造を含む。

機械構造は、代表的には、チャンバ内にシールされる。壊れやすい機械構造は、例えば、気密封止された金属製容器（例えばＴＯ−８「缶」；例えば、米国特許第６，３０７，８１５号を参照されたい）内にシールされていてもよいし、機械構造を収容又は被覆するためのチャンバを持つ半導体又はガラス状基板に結合されていてもよい（例えば、米国特許第６，１４６，９１７号、米国特許第６，３５２，９３５号、米国特許第６，４７７，９０１号、及び米国特許第６，５０１，０８２号を参照されたい）。気密封止された金属製容器の場合には、機械構造が上側又は内側に置かれた基板は、金属製容器内に配置され、又は金属製容器に取り付けられる。気密封止された金属製容器は、更に、主パッケージとしても役立つ。

半導体又はガラス状基板を用いたパッケージ技術の場合には、機械構造の基板を別の基板に結合し、これによってこれらの結合された基板がチャンバを形成し、このチャンバ内に機械構造を置いてもよい。このようにして、機械構造の作動環境を制御してもよく、構造自体を例えば不時の接触から保護してもよい。結合された２枚の基板は、ＭＥＭＳ用の主パッケージであってもよいし、そうでなくてもよい。

機械構造を保護するため、気密封止された金属製容器又は結合された半導体又はガラス状基板を使用するＭＥＭＳは、対費用効果に優れた方法で高性能集積回路と同じ基板上で一体化するのが困難である。これに関し、高性能集積回路と一体化するのに必要な追加の加工技術は、機械構造を損傷したり壊したりし易い。

壊れ易い機械構造を保護するチャンバを形成するための別の技術は、マイクロ機械加工技術（例えば、国際公開第０１／７７００８Ａ１号及び第０１／７７００９Ａ１号を参照されたい）を使用する。これに関し、機械構造は、従来の技術（即ち、低温技術（ＬＴＯ）、テトラエトキシシラン（ＴＥＯＳ）、等を使用した酸化）を使用して付着し又は形成した従来の酸化物（ＳｉＯ２）を使用してチャンバ内に封緘される。（例えば、ＷＯ０１／７７００８Ａ１の図２乃至図４参照。）この技術を実施する場合、機械構造はパッケージ及び／又は集積回路との一体化前に封緘される。

ＭＥＭＳの機械構造を封緘するために従来の酸化物を使用することは、気密封止された金属製容器又は結合された半導体又はガラス状基板に対して有利であるけれども、従来の技術を使用して付着した従来の酸化物は、多くの場合、例えば隅部や段部のところに大きい引張応力が加わる（即ち、下側の表面に大きな空間的ずれが生じる）。更に、このような酸化物は、多くの場合、下側の表面が大きな空間的ずれを示す場合にこれらの領域の被覆がうまくいかないように形成され又は付着される。更に、従来の酸化物（従来の技術を
使用して付着した）は、多くの場合、機械構造が封緘され且つ作動するように設計された環境で負圧が所望である場合、発生する負圧が不十分である。これらの欠点は、ＭＥＭＳの一体性及び／又は性能に影響を及ぼす。

更に、従来の技術を使用して付着した従来の酸化物は、封緘プロセス中に機械構造上に薄膜を形成する。この薄膜は、機械構造の一体性に影響を及ぼし、そのため、ＭＥＭＳの性能又は作動特性（例えば、共振器の作動特性）に影響を及ぼす。

米国特許第６，３０７，８１５号 米国特許第６，１４６，９１７号 米国特許第６，３５２，９３５号 米国特許第６，４７７，９０１号 米国特許第６，５０１，０８２号 国際公開第０１／７７００８号 国際公開第０１／７７００９号

とりわけ、（１）従来の材料及び技術の欠点の１つ、幾つか、又は全てを解決し、及び／又は（２）高性能集積回路及び／又は追加のＭＥＭＳを共通の基板上で効率的に一体化できるＭＥＭＳ（例えば、ジャイロスコープ、共振器、温度センサ、及び／又は加速時計）を提供する必要がある。

本明細書中、多くの発明を説明し且つ例示する。第１の主要な特徴では、本発明は、機械構造がチャンバ内に配置された電気機械的装置のチャンバをシールする方法である。この方法は、犠牲層を機械構造の少なくとも一部の上に付着する工程、及び第１封緘層（例えば、多晶質シリコン、非晶質シリコン、ゲルマニウム、シリコン／ゲルマニウム、又はガリウム砒素）を犠牲層の上に付着する工程を含む。第１封緘層を通して少なくとも１つの開孔を形成し、犠牲層の少なくとも一部を除去してチャンバを形成する。その後、第２封緘層を開孔上に又は開孔内に付着し、チャンバをシールする。第２封緘層は半導体（例えば、多晶質シリコン、非晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、又はガリウム砒素）である。

本発明のこの特徴の一実施形態では、第１封緘層は、第１不純物でドーピングしてあり、第１の種類の導電性を持つ第１領域を提供する半導体であり、第２封緘層は第２不純物でドーピングしてあり、第２の種類の導電性を持つ第２領域を提供する。第１の種類の導電性は第２の種類の導電性と逆である。一実施形態では、第１及び第２の封緘層は、エピタキシャル又はＣＶＤ反応器を使用して付着される。

この方法は、更に、第２封緘層の露呈された表面を平坦化する工程、及び第２封緘層の十分な量を除去し、これによって第１封緘層を露呈し、ジャンクションを絶縁する工程を含む。

一実施形態では、第１封緘層の第１部分は単結晶シリコンでできており、第２部分は多晶質シリコンでできている。この実施形態では、第２封緘層の表面を平坦化し、第１封緘層の第１部分を露呈してもよい。その後、第１封緘層の第１部分で単結晶シリコンを成長してもよい。

別の原理的特徴では、本発明は、チャンバ内に機械構造を持つ電気機械的装置の製造方法である。チャンバは、機械構造を機械的に減衰する所定圧力の流体を含んでいてもよい。この方法は、第１封緘層（例えば、多晶質シリコン、非晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、又はガリウム砒素等の半導体で形成されている）を機械構造上に付着する工程を含む。次いで、第１封緘層に少なくとも１つの開孔を形成し、チャンバを形成する。その後、第２封緘層（例えば、多晶質シリコン、多孔質多晶質シリコン、非晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、又はガリウム砒素等の半導体で形成されている）を開孔上に又はこの開孔内に付着し、チャンバをシールする。

本発明のこの特徴の一実施形態では、第１封緘層は、第１の種類の導電性を持つ第１領域を形成するように第１不純物でドーピングしてあり、第２封緘層は、第２の種類の導電性を持つ第２領域を形成するように第２不純物でドーピングしてある。第１の種類の導電性は第２の種類の導電性とは逆である。第１及び第２の封緘層は、エピタキシャル又はＣＶＤ反応器を使用して付着できる。

一実施形態では、第１封緘層の第１部分は単結晶シリコンであり、第２部分は多晶質シリコンである。この実施形態では、第２封緘層の表面を平坦化し、第１封緘層の第１部分を露呈してもよい。その後、第１封緘層の第１部分で単結晶シリコンを成長してもよい。

別の重要な特徴では、本発明は、少なくとも１つの開孔を持つ第１封緘層（例えば、多晶質シリコン、多孔質多晶質シリコン、非晶質シリコン、ゲルマニウム、シリコン／ゲルマニウム、ガリウム砒素、シリコンナイトライド、又はシリコンカーバイド）を含むチャンバ、及び少なくとも一部がチャンバ内に配置された機械構造を含む。電気機械的装置は、更に、開孔上又は開孔内に配置され、これによってチャンバをシールする半導体（例えば、多晶質シリコン、多孔質多晶質シリコン、非晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、又はガリウム砒素）でできた第２封緘層を含む。

一実施形態では、第１封緘層は、第１の種類の導電性を持つ第１領域を形成するように第１不純物でドーピングした半導体である。第２封緘層は、第２の種類の導電性を持つ第２領域を形成するように第２不純物でドーピングしてある。第１の種類の導電性は第２の種類の導電性とは逆である。

本装置は、チャンバの外側に配置されたコンタクト（即ち、一部又は全部がチャンバの外側に配置されたコンタクト領域及び／又はコンタクトビア（ｃｏｎｔａｃｔｖｉａ））を更に含む。コンタクトは、領域の導電性を高めるため、不純物でドーピングした半導体であってもよい。コンタクトは、第１の種類の導電性を持つ半導体で取り囲まれていてもよく、第１の種類の導電性を持つ半導体が、組み合わせられてジャンクションの絶縁体を形成する。

本発明のこの特徴の装置は、単結晶シリコンで形成された第１封緘層の第１部分を含んでいてもよく、第２部分は、多晶質シリコンで形成されている。更に、本発明は、チャンバの外側に及び上側に付着したフィールド領域を含んでいてもよく、このフィールド領域は単結晶シリコンで形成されている。

一実施形態では、第１封緘層の第１部分は単結晶シリコンで形成されていてもよく、第２部分は多孔質又は非晶質のシリコンで形成されていてもよい。この実施形態では、第１封緘層の第１部分と重なった第２封緘層は、多晶質シリコンである。

インターフェース回路及びデータ処理電子装置と関連して基板に配置されたマイクロ電気機械的装置のブロックダイヤグラムである。 マイクロ電気機械的構造の一部、例えば加速時計のインターディジタル電極アレイ又は櫛状フィンガ電極アレイの部分の、コンタクト領域及びフィールド領域と関連した平面図である。 本発明の特定の特徴による、図２のインターディジタル電極アレイ又は櫛状フィンガ電極アレイの部分及びコンタクト領域及びフィールド領域の（図２のａ−ａ線に沿った）断面図である。 本発明の特定の特徴による図３のマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴による図３のマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴による図３のマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴による図３のマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴による図３のマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴による図３のマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴による図３のマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴による図３のマイクロ構造の追加の製造プロセスの断面図である。 本発明の特定の特徴による図３のマイクロ構造の追加の製造プロセスの断面図である。 本発明の特定の特徴による図３のマイクロ構造の追加の製造プロセスの断面図である。 本発明の特定の特徴によるマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造プロセスの様々な段階での断面図である。 非形態一致及び形態一致の付着、成長、及び／又は形成技術を使用した単晶構造の成長を更に例示として示す断面図である。 非形態一致及び形態一致の付着、成長、及び／又は形成技術を使用した単晶構造の成長を更に例示として示す断面図である。 非形態一致及び形態一致の付着、成長、及び／又は形成技術を使用した単晶構造の成長を更に例示として示す断面図である。 第１封緘層が透過性材料である封緘プロセスの様々な段階での、本発明の特定の特徴によるマイクロ構造の製造の断面図である。 第１封緘層が透過性材料である封緘プロセスの様々な段階での、本発明の特定の特徴によるマイクロ構造の製造の断面図である。 第１封緘層が透過性材料である封緘プロセスの様々な段階での、本発明の特定の特徴によるマイクロ構造の製造の断面図である。 第１封緘層が透過性材料である封緘プロセスの様々な段階での、本発明の特定の特徴によるマイクロ構造の製造の断面図である。 第１封緘層が透過性材料である封緘プロセスの様々な段階での、本発明の特定の特徴によるマイクロ構造の製造の断面図である。 三つ又はそれ以上の封緘層（図９のＡ参照）及びコンタクト相互連結部（図９のＣ参照）の実施を含む本発明の別の特徴による図２のインターディジタル電極アレイ又は櫛状フィンガ電極アレイのマイクロ構造の製造の一部のａ−ａ線に沿った断面図である。 三つ又はそれ以上の封緘層（図９のＡ参照）及びコンタクト相互連結部（図９のＣ参照）の実施を含む本発明の別の特徴による図２のインターディジタル電極アレイ又は櫛状フィンガ電極アレイのマイクロ構造の製造の一部のａ−ａ線に沿った断面図である。 三つ又はそれ以上の封緘層（図９のＡ参照）及びコンタクト相互連結部（図９のＣ参照）の実施を含む本発明の別の特徴による図２のインターディジタル電極アレイ又は櫛状フィンガ電極アレイのマイクロ構造の製造の一部のａ−ａ線に沿った断面図である。 本発明の特定の特徴によるマイクロ構造の製造の、プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造の、プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造の、プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造の、プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造の、プロセスの様々な段階での断面図である。 本発明の特定の特徴によるマイクロ構造の製造の、プロセスの様々な段階での断面図である。 本発明の特定の特徴に従ってＭＥＭＳの基板上又は基板内にモノリシックに一体化された１つ又はそれ以上の電気機械的装置を各々有する複数のマイクロ機械構造の一部の断面図であり、 本発明の特定の特徴に従ってＭＥＭＳの基板上又は基板内にモノリシックに一体化された複数のマイクロ構造を持つマイクロ機械構造の一部の断面図である。 本発明の特定の特徴に従ってＭＥＭＳの基板上又は基板内にモノリシックに一体化された複数のマイクロ構造を持つマイクロ機械構造の一部の断面図である。 本発明の特定の特徴に従ってＭＥＭＳの基板上又は基板内にモノリシックに一体化された複数のマイクロ構造を持つマイクロ機械構造の一部の断面図である。 微小機械加工を施した機械構造部分及び集積回路部分を含み、これらの部分の両方が共通の基板上に配置され又は一体化された、本発明の特定の特徴によるＭＥＭＳの断面図である。 微小機械加工を施した機械構造部分及び集積回路部分を含み、これらの部分の両方が共通の基板上に配置され又は一体化された、本発明の特定の特徴によるＭＥＭＳの断面図である。 微小機械加工を施した機械構造部分及び集積回路部分を含み、これらの部分の両方が共通の基板上に配置され又は一体化された、本発明の特定の特徴によるＭＥＭＳの断面図である。 一層の第２封緘層を上側に付着したマイクロ構造を持つ、微小機械加工を施した機械構造の一部の断面図である。

以下の詳細な説明において添付図面を参照する。これらの図は本発明の様々な特徴を示し、適当である場合には、様々な図に亘って同じ参照番号が、同様の構造、構成要素、材料、及び／又はエレメントに付してある。特定的に図示した以外の様々な組み合わせ構造、構成要素、材料、及び／又はエレメントが考えられ、これらが本発明の範疇に含まれるということは理解されるべきである。

多くの発明をここに説明し、例示する。１つの特徴では、本発明は、最終パッケージ及び／又は装置の完成前にＭＥＭＳ装置、及び機械構造がチャンバに封緘されたＭＥＭＳ装置の組み立て又は製造技術に関する。機械構造を封緘する材料は、以下に列挙する属性のうちの１つ又はそれ以上を含んでいてもよい。即ち、引張応力が低く、段部を良好に覆い、続いてプロセスが行われる場合に一体性を維持し、チャンバ内の機械構造の性能特性に大きな影響及び／又は悪影響を及ぼさず（付着中、形成中、及び／又は成長中に材料でコーティングした場合）、設計された、適当な、及び／又は適当な封緘属性を作動条件及び／又は時間に亘って維持し、及び／又は高性能集積回路との一体化を容易にする。一実施形態では、機械構造の封緘は、半導体、例えばシリコン（例えば、ドーピングした又はドーピングしていない、単結晶シリコン、多晶質シリコン、非晶質シリコン、又は多孔質多晶質シリコン）、ゲルマニウム、シリコン−ゲルマニウム、シリコンカーバイド、又はガリウム砒素、又はこれらの組み合わせによって行われる。このような材料は、ＭＥＭＳの代表的な作動状態及び使用寿命に亘り、以下の属性のうちの１つ又はそれ以上を維持してもよい。

図１を参照すると、１つの例示の実施形態では、ＭＥＭＳ１０は、微小機械加工を施した機械構造１２を含む。この構造は基板１４、例えばドーピングがなされていない半導体等の材料、ガラス等の材料、又は絶縁体等の材料上に配置される。ＭＥＭＳ１０は、更に、微小機械加工を施した機械構造１２が発生した情報を演算処理し且つ分析し、及び／又は微小機械加工を施した機械構造１２を制御し又は監視するデータ処理電子装置１６を含む。更に、ＭＥＭＳ１０は、微小機械加工を施した機械構造１２及び／又はデータ処理電子装置１６から、情報を、外部装置（図示せず）、例えばコンピュータ、インジケータ／ディスプレー及び／又はセンサに提供するインターフェース回路１８を含む。

データ処理電子装置１６及び／又はインターフェース回路１８は、基板１４内又は基板上に一体化されていてもよい。これに関し、ＭＥＭＳ１０は、機械構造１２、データ処理電子装置１６、及びインターフェース回路１８を含むモノリシック構造であってもよい。データ処理電子装置１６及び／又はインターフェース回路１８は、更に、別体の別個の基板に設けられていてもよく、この基板を、製造後に基板１４に結合してもよい。

図２を参照すると、一実施形態において、微小機械加工を施した機械構造１２は、基板１４上に、基板１４上方に、及び／又は基板１４内に配置した機械構造２０ａ−ｄを含む。これらの機械構造２０ａ−ｄは、例えば、周期表のＩＶ族の材料、例えばシリコン、ゲルマニウム、炭素；更に、これらの組み合わせ、例えばシリコン−ゲルマニウム又はシリコンカーバイド；更に、ＩＩＩ−Ｖ族の化合物、例えばガリウム燐、アルミニウムガリウム燐、又は他のＩＩＩ−Ｖ族の化合物；更に、ＩＩＩ族、ＩＶ族、Ｖ族、又はＶＩ族の材料の組み合わせ、例えばシリコンナイトライド、シリコン酸化物、アルミニウムカーバイド、又はアルミニウム酸化物；更に、金属のシリサイド、ゲルマニウム化合物、及びカーバイド、例えばニッケルシリサイド、コバルトシリサイド、タングステンカーバイド、又はプラチナゲルマニウムシリサイド；更に、燐、砒素、アンチモン、硼素、又はアルミニウムでドーピングしたシリコン、又はゲルマニウム、炭素を含む、ドーピングを施したも
の、又はシリコンゲルマニウム等の組み合わせ；更に、単晶質、多晶質、ナノ結晶質、又は非晶質を含む様々な結晶構造を持つこれらの材料；更に、結晶構造の組み合わせ、例えば単晶質構造を持つ領域及び多晶質構造を持つ領域（ドーピングした又はドーピングしていない）の組み合わせで形成されていてもよい。

更に、微小機械加工を施した機械構造１２は、加速時計、ジャイロスコープ、又は他のトランスジューサー（例えば、圧力センサ、歪みセンサ、触覚センサ、磁気センサ、及び／又は温度センサ）又は共振器であってもよい。微小機械加工を施した機械構造１２は、更に、加速時計、ジャイロスコープ、圧力センサ、触覚センサ、及び温度センサのうちの１つ又はそれ以上を含む複数のトランスジューサー又はセンサでできた機械構造を含んでいてもよい。微小機械加工を施した機械構造１２が加速時計である場合には、機械構造２０ａ−ｄは、加速時計の検出装置を構成するインターディジタル電極アレイ即ち櫛状フィンガ電極アレイの一部であってもよい（例えば、米国特許第６，１２２，９６４号を参照されたい）。

図２を参照し続けると、フィールド領域２２ａ及び２２ｂ、及びコンタクト領域２４が、更に、基板１４上に又は基板内に配置されている。フィールド領域２２は、データ処理電子装置１６及び／又はインターフェース回路１８の電子部品、電気部品、又は集積回路（例えばトランジスタ、抵抗器、コンデンサー、インダクター、及び他の受動素子又は能動素子）用の基板材料を提供してもよい。コンタクト領域２４は、微小機械加工を施した機械構造１２、データ処理電子装置１６、インターフェース回路１８、及び／又は外部装置（図示せず）の間に電気的経路を提供してもよい。フィールド領域２２及びコンタクト領域２４は、例えば、シリコン（ドーピングされた、又はドーピングがなされていない）、ゲルマニウム、シリコン／ゲルマニウム、シリコンカーバイド、及びガリウム砒素でできていてもよい。

図３は、機械構造２０ａ−ｄを含む、本発明の一実施形態による微小機械加工を施した機械構造１２の破線ａ−ａ’に沿った断面図を示す。機械構造２０ａ−ｄはチャンバ２６内に配置されている。一実施形態では、チャンバ２６は封緘層２８ａ及び２８ｂによってシールされており、即ち封緘されている。

封緘層２８ａ及び２８ｂは、例えば半導体でできていてもよい。一実施形態では、封緘層２８ａ及び２８ｂは、シリコン（ドーピングした又はドーピングしていない、単結晶シリコン、多晶質シリコン、非晶質シリコン、又は多孔質多晶質シリコン）、ゲルマニウム、シリコン／ゲルマニウム、シリコンカーバイド、及びガリウム砒素（及びこれらの組み合わせ）でできていてもよい。封緘層２８ａ及び２８ｂは、同じ材料であってもよいし異なる材料であってもよい。

封緘層２８ａ及び２８ｂは、同じ又は異なる技術を使用して付着させ、形成し、及び／又は成長してもよい。例えば、封緘層２８ａは、低圧（「ＬＰ」）化学蒸着（「ＣＶＤ」）プロセス（チューブ又はＥＰＩ反応器中で行う）又はプラズマ（「ＰＥ（ｐｌａｓｍａｅｎｈａｎｃｅｄ）」）ＣＶＤプロセスを使用して付着した多晶質シリコンであってもよく、封緘層２８ｂは、大気圧（「ＡＰ」）ＣＶＤプロセスを使用して付着したドーピングした多晶質シリコンであってもよい。別の態様では、例えば、封緘層２８ａは、ＬＰＣＶＤプロセスを使用して付着したシリコンゲルマニウムであってもよく、封緘層２８ｂは、ＰＥＣＶＤプロセスを使用して付着したドーピングした多晶質シリコンであってもよい。確かに、チャンバ２６を封緘するための全ての半導体及び付着技術及びその組み合わせは、現在周知であろうと後に開発されようと、本発明の範疇に含まれる。

１つ又はそれ以上のトランスジューサー又はセンサ（例えば、加速時計、ジャイロスコ
ープ、圧力センサ、触覚センサ、及び／又は温度センサ）の機械構造は単一のチャンバ内に収容され即ち含まれていて、そのチャンバ内の環境に露呈されていてもよいということに着目されたい。こうした状況では、チャンバ２６内の環境が、微小機械加工を施した１つ又はそれ以上の機械構造（例えば、加速時計、圧力センサ、触覚センサ、及び／又は温度センサ）の機械構造に対して機械的減衰を提供する。

更に、１つ又はそれ以上のトランスジューサー又はセンサの機械構造は、垂直方向及び／又は水平方向に積み重ねられた即ち相互連結された多数の層をそれ自体が含んでいてもよい。（例えば、図１１のＡの微小機械加工を施した機械構造１２ｂ；図１１のＢ及び図１１のＣの機械構造１２；及び図１１のＤの機械構造２０ａ及び２０ｂ、コンタクト領域２４ａ及び２４ｂ、及び埋め込み接点２４’及び２４’’を参照されたい）。かくして、この状況では、多数の層を垂直方向及び／又は水平方向で積み重ね及び／又は相互連結する１つ又はそれ以上の加工工程を使用して機械構造を製造する。

図４のＡ及び図４のＢを参照し、微小機械加工を施した機械構造１２の例示の組み立て又は製造方法を説明する。この説明は、第１犠牲層３０、例えば二酸化シリコン又はシリコンナイトライドに配置された機械構造２０ａ−ｄ及びコンタクト領域２４を含む、部分的に組み立てられた状態から始める。機械構造２０ａ−ｄ及びコンタクト領域２４は、周知の付着、リソグラフ、エッチング、及び／又はドーピング技術、並びに周知の材料（例えば、シリコン、ゲルマニウム、シリコン−ゲルマニウム、又はガリウム砒素等の半導体）を使用して形成されていてもよい。更に、フィールド領域２２ａ及び２２ｂ及び第１犠牲層３０は、絶縁体層上にシリコン層を形成する周知のＳＯＩ技術（図４のＡ参照）、又は標準的な又はオーバーサイズ（「厚い」）ウェーハを使用する周知の形成、リソグラフ、エッチング、及び／又は付着技術（図４のＢ参照）を使用して形成されてもよい。特に、フィールド領域２２ａ及び２２ｂ、機械構造２０、及びコンタクト領域２４は、図４のＡに示すように単晶構造（例えば単結晶シリコン）を備えていてもよく、多晶質構造、又は図４のＢに示すように単晶構造又は多晶質構造の両方を備えていてもよい（即ち、フィールド領域２２ａ及び２２ｂは単晶構造、例えば単結晶シリコンでできていてもよく、機械構造２０及びコンタクト領域２４は多晶質構造、例えば多晶質シリコンでできていてもよい。確かに、第１犠牲層３０上に配置された機械構造２０ａ−ｄ及びコンタクト領域２４を含む部分的に形成された装置をつくり出すための全ての技術、材料、及び結晶構造は、現在周知であろうと後に開発されようと、本発明の範疇に含まれる。

図４のＣを参照すると、機械構造２０ａ−ｄ及びコンタクト領域２４の形成後、第２犠牲層３２、例えば二酸化シリコン又はシリコンナイトライドを付着し及び／又は形成し、機械構造２０ａ−ｄを、封緘プロセスを含むこれに続いて行われるプロセス中に固定し、離間し、及び／又は保護する。更に、これに続いて電気接点を形成するため、第２犠牲層３２に開口部３４をエッチングし即ち形成する。開口部３４は、第２犠牲層３２の付着及び／又は形成の前又はその最中に例えば周知のマスキング技術（ナイトライド（窒化物）マスク）を使用して形成されてもよいし、第２犠牲層３２の付着及び／又は形成後に周知のリソグラフ技術及びエッチング技術を使用して形成されてもよい。

図４のＤ、図４のＥ、及び図４のＦを参照すると、その後、第２犠牲層３２上に第１封緘層２８ａを付着し、形成し、及び／又は成長させてもよい（図４のＤ参照）。一実施形態では、第２犠牲層３２と重なる領域での第１封緘層２８ａの厚さは１μｍ乃至２５μｍであってもよい。第２犠牲層３２のエッチング後に第１封緘層２８ａに作用する外部環境からの応力及び内部応力は、第１封緘層２８ａの厚さに影響を及ぼす。僅かな引張応力が加わったフィルムは、それ自体、圧縮力が加わったフィルムよりも良好に支持される。圧縮力が加わったフィルムは挫屈する場合がある。

第１封緘層２８ａをエッチングし、通路又は開孔３６を形成してもよい（図４のＥ参照）。１つの例示の実施形態では、開孔の直径即ち孔径は０．１μｍ乃至２μｍである。
開孔３６は、第１及び第２の犠牲層３０及び３２の夫々の少なくとも選択された部分のエッチング及び／又は除去を行うことができる（図４のＦ参照）。例えば、一実施形態では、第１及び第２の犠牲層３０及び３２は、二酸化シリコンでできており、これらの層３０及び３２の選択された部分の除去／エッチングを周知の湿式エッチング技術及び緩衝ＨＦ混合物（即ち緩衝酸化エッチング）又はＨＦ蒸気を使用する周知の蒸気エッチング技術を使用して行うことができる。機械構造２０ａ−ｄ及び犠牲層３０及び３２の適正な設計及びＨＦエッチングプロセスパラメータにより、機械エレメント２０ａ−ｄの周囲の犠牲層３０を全て又はほぼ全て除去し、これによってエレメント２０ａ−ｄを解放し、これによってＭＥＭＳ１０を適正に作動できるようにするのに十分に犠牲層３０をエッチングできる。

別の実施形態では、第１及び第２の犠牲層３０及び３２はシリコンナイトライドでできており、層３０及び３２の選択された部分を燐酸を使用して除去／エッチングする。この場合も、機械構造２０ａ−ｄ及び犠牲層３０及び３２の適正な設計及び湿式エッチングプロセスの制御により、機械エレメント２０ａ−ｄの周囲の犠牲層３０を全て又はほぼ全て除去するのに十分に犠牲層３０をエッチングできる。

犠牲層３０及び／又は３２をなくし、除去し、及び／又はエッチングする上で、（１）層３０及び／又は３２用の多くの適当な材料（例えば、二酸化シリコン、シリコンナイトライド、及びドーピングした又はドーピングしていないガラス状材料、例えばホスホシリケート（「ＰＳＧ」）又はボロホスホシリケート（「ＢＰＳＧ」））及びスピンオンガラス（「ＳＯＧ」）、（２）多くの適当な／関連したエッチング剤（例えば、緩衝オキシドエッチ、燐酸及び例えばＮａＯＨ及びＫＯＨ等のアルカリ水酸化物）、及び（３）多くの適当なエッチング又は除去技術（例えば、湿式エッチング、プラズマエッチング、蒸気エッチング、又は乾式エッチング）があるということに着目されたい。確かに、層３０及び／又は３２は、ドーピングした又はドーピングしていない半導体（例えば多晶質シリコン、シリコン／ゲルマニウム、又はゲルマニウム）であってもよく、こうした場合には、機械構造２０ａ−ｄ及びコンタクト領域２４は、エッチングプロセス又は除去プロセスによる悪影響が機械構造２０ａ−ｄ及びコンタクト領域２４に作用しない場合（例えば、構造２０ａ−ｄ及びコンタクト領域２４がエッチングプロセス又は除去プロセス中に保護されている（例えば酸化物層がシリコンを基材とした構造２０ａ−ｄを保護している）場合、又は構造２０ａ−ｄ及びコンタクト領域２４が層３０及び／又は３２のエッチングプロセス又は除去プロセスによる悪影響を受ける材料で形成されている場合）には、同じ又は同様の（同様に加工された、エッチングが施された、又は除去された）半導体である。従って、なくし、除去し、及び／又はエッチングを行うための全ての材料、エッチング剤及びエッチング技術、及びこれらの組み合わせは、現在周知であろうと後に開発されようと、本発明の範疇に含まれる。

更に、特定の実施形態では、開孔の形成に加え、第１封緘層２８ａのエッチングプロセスにより、更に、コンタクトビア３８を形成し、電気コンタクト領域２４から第１封緘層２８ａのレベルまで又はその上方までの電気的連続性を促すということに着目されたい（図４のＦ参照）。このようにして、例えば、電気コンタクト領域２４と重なる第１封緘層２８ａの部分の除去、及び適当な材料の付着、形成、及び／又は成長（これによりＭＥＭＳの様々な層、例えば単結晶シリコン間に適切な電気コンタクトを提供する）と関連した加工等の追加の加工をなくし及び／又は少なくすることができる。確かに、周知の不純物インプランテーション技術を使用してコンタクトビア３８の抵抗又は導電性を調節（例えば抵抗を下げ、及び／又は導電性を向上する）してもよい。

更に、コンタクト２４は、第１及び第２の犠牲層３０及び／又は３２によって一部が、実質的に、又は全体が取り囲まれたままであってもよい。例えば、図４のＦを参照すると、機械構造２０ａ−ｄは夫々の下側からオキシドコラムがなくならないけれども、電気コンタクト領域２４の下の犠牲層３０のコラム４０が電気コンタクト領域２４に追加の物理的支持並びに電気絶縁を提供する。

図４のＧを参照すると、機械エレメント２０ａ−ｄの解放後、第２封緘層２８ｂの付着、形成、及び／又は成長を行ってもよい。第２封緘層２８ｂは、例えば、シリコンを基材とした材料（例えば多晶質シリコン又はシリコン−ゲルマニウム）であってもよく、これは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着される。付着、形成、及び／又は成長は、形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。材料は、第１封緘層２８ａと同じであってもよいし異なっていてもよい。しかしながら、第１及び第２の封緘層２８ａ及び２８ｂの形成に同じ材料を使用するのが有利である。この場合、例えば、熱膨張率が同じであり、これらの層２８ａと２８ｂとの間の境界がチャンバ２６の「シール」を高める。

一実施形態では、第２封緘層２８ｂは、エピタキシャル反応器及び従来の選択的エピタキシャルシリコン成長と同様の条件を使用してエピタキシャル付着させてもよい。これは、シラン、ジクロロシラン、又はトリクロロシランプロセスでＨ２ガス及び／又はＨＣｌガスで行ってもよい。これらのプロセスは、代表的には、６００℃乃至１４００℃で行われる。

一実施形態では、第２封緘層２８ｂの、第１封緘層及びエレメント２０ａ−ｄと重なる領域の厚さは、１μｍ乃至１０μｍであってもよい。確かに、機械構造１２を含むＭＥＭＳ１０が経時的にスケールを変え、そして様々な及び／又は異なる材料が使用されるため、第１封緘層２８ａ、第２封緘層２８ｂ、及びその組み合わせの適当な又は必要な厚さが、同様に変化する。このように、第１封緘層２８ａの厚さと第２封緘層２８ｂの厚さとの間で１：１乃至１：１０の比が有利である。しかしながら、この他の比及び厚さが明瞭に適しているということに着目されたい（図７のＡ、図７のＢ、及び図８のＡ乃至Ｅを参照されたい）。

第２封緘層２８ｂは、第１封緘層２８ａの不純物に対して逆の導電性を持つ不純物でドーピングされていてもよい。例えば、第１封緘層２８ａは硼素でドーピングされていてもよく、第２封緘層２８ｂは燐でドーピングされていてもよい。この方法では、シールプロセス即ち封緘プロセスが完了したとき、電気コンタクト領域２４を取り囲むジャンクションが形成され、これらのジャンクションがコンタクト領域２４を例えばフィールド領域２２ｂから電気的に「絶縁」する。

コンタクト領域２４の近くにこの領域と隣接して及び／又はこの領域の周囲に配置された第２封緘層２８ｂの部分にも、付着、形成、及び／又は成長の後にイオンインプランテーションが加えられてもよい。このようにして、電気「絶縁」性を低下させたり高めたりできる。第２封緘層２８ｂが不純物ドーパントなしで付着及び／又は形成されている場合、イオンインプランテーションが、コンタクト領域２４と例えばフィールド領域２２ｂとの間の主要な電気絶縁の全て又はほぼ全てを提供する。確かに、こうした場合には、第２封緘層２８ｂがフィールド領域に亘って延びている場合又はフィールド領域間を延びている場合（これによってこれらの間を電気的に接続している場合）、コンタクト領域２４の近くにこの領域と隣接して及び／又はこの領域の周囲に配置された第２封緘層２８ｂのイオンインプランテーション（ドーピングした第２封緘層２８ｂのドーピング又はカウンタドーピング）が、コンタクト領域２４と例えばフィールド領域２２ｂとの間の電気絶縁の
全て又はほぼ全てを提供する。

図５のＡを参照すると、別の実施形態の組では、微小機械加工を施した機械構造１２は、例えば研磨技術（例えば、化学的機械的研磨（「ＣＭＰ」））を使用して実質的に平坦化されていてもよい。これに関し、第２封緘層２８ｂが第１封緘層２８ａを越えるレベルまで付着され、形成され、及び／又は成長した場所で、平坦化プロセスにより第２封緘層２８ｂの一部を除去し、「滑らかな」表面層及び／又は（実質的に）平らな表面を形成する。コンタクトビア３８が、逆にドーピングした半導体層２８ｂによって、第１封緘層２８ａに対して電気的に絶縁される（図５のＡ参照）ように、十分な量の第２封緘層２８ｂを除去するのが有利である。この露呈された平らな表面は、更に、良好に形成されたベースを（例えばフィールド領域２２に）提供し、このベース上で集積回路（例えばＣＭＯＳトランジスタ）及び微小機械加工を施した機械構造１２を周知の製造技術及び機器を使用して製造できる。

ＭＥＭＳ１０の高性能の集積回路の一体化を容易にするため、内部又は上側にこのような回路を製造できる単結晶シリコン製のフィールド領域２２ａ及び／又は２２ｂを含むのが有利である。これに関し、図５のＢを参照すると、一実施形態では、フィールド領域２２ａ１及び／又は２２ｂ１と重なった第１封緘層の一部（即ち２２ａ２及び２２ｂ２）を再結晶し、これによって多晶質材料の結晶構造を単晶材料又は実質的単晶材料の構造に「変換」即ち転位する。このようにして、例えばＭＥＭＳ１０で一体化されたデータ演算処理電子装置１６のトランジスタ又は他の構成要素を単晶フィールド領域に製造できる。

別の実施形態では、フィールド領域２２ａ１及び／又は２２ｂ１と重なった第１封緘層２８ａの部分を従来のエッチング技術を使用して除去し、フィールド領域２２ａ１及び／又は２２ｂ１を露呈する。その後、単結晶シリコンがフィールド領域２２ａ１及び／又は２２ｂ１上で成長し、これによってフィールド領域２２ａ２及び２２ｂ２を提供する。

更に別の実施形態では、フィールド領域２２ａ１及び／又は２２ｂ１と重なった第１封緘層２８ａの部分をエッチングし、単結晶シリコンでできたフィールド領域２２ａ１及び／又は２２ｂ１を露呈する。その後、トランジスタ又は他の能動素子を周知の製造技術を使用してフィールド領域２２ａ及び／又は２２ｂ内に又はその上に一体化してもよい。

図６のＡ乃至Ｆを参照すると、別の実施形態の組では、第１封緘層２８ａの付着、形成、及び／又は成長の前に、これと同時に、又は直後に、微小機械加工を施したフィールド領域２２ａ２及び２２ｂ２が成長してもよい。例えば、図６のＡを参照すると、第２犠牲層３２の付着又は形成の前、又はその後に、エピタキシャルで付着した、単結晶シリコンフィールド領域２２ａ２及び２２ｂ２の封緘層を第２犠牲層３２よりも上の又はこれを越えるレベルまで成長させてもよい。別の態様では、単結晶シリコンフィールド領域２２ａ２及び２２ｂ２は、第２犠牲層３２よりも上の又はこれを越えるレベルまで成長しない。

図６のＢを参照すると、一実施形態では、単結晶シリコンフィールド領域２２ａ２及び２２ｂ２（及びコンタクト領域２４）の成長後、第１封緘層２８ａを付着し、形成し、及び／又は成長してもよい。第１封緘層２８ａは、例えば、シリコンを基材とした材料（例えばドーピングした又はドーピングがなされていない、シリコン／ゲルマニウム、シリコンカーバイド、単結晶シリコン、多晶質シリコン、又は非晶質シリコン）、ゲルマニウム、及びガリウム砒素（及びその組み合わせ）であってもよく、例えばエピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着及び／又は形成される。付着、形成、及び／又は成長は、形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。材料は、第１単結晶シリコンフィールド領域２２ａ２及び２２ｂ２と同じであってもよいし
異なっていてもよい。例示の実施形態では、第１封緘層２８ａは多晶質シリコン材料で形成されている。

微小機械加工を施した機械構造１２の、これに続いて行われる加工は、図４のＥ−Ｇに関して上文中に説明したのと実質的に同じである。このように、微小機械加工を施した機械構造１２に関する、図４のＥ−Ｇと関連した上文中の説明は、この実施形態の組に完全に適用できる。簡潔のため、説明を繰り返すのを控えるが、簡単に述べる。

簡単に述べると、第１封緘層２８ａにエッチングを加え（図６のＣ参照）、第１及び第２の犠牲層３０及び３２の夫々の少なくとも選択された部分のエッチング及び／又は除去を行うための通路即ち開孔３６を形成する（図６のＤ参照）。この場合も、機械構造２０ａ−ｄ及び犠牲層３０及び３２を適当に設計するため、エッチングプロセスのパラメータを制御することにより、機械エレメント２０ａ−ｄの周囲の層３０を全て又はほぼ全て除去するのに十分に犠牲層３０をエッチングでき、これにより、機械エレメント２０ａ−ｄを解放し、ＭＥＭＳ１０が適正に作動できるようにする（図６のＤ参照）。

機械エレメント２０ａ−ｄの解放後、第２封緘層２８ｂを付着し、形成し、及び／又は成長する（図６のＥ参照）。第２封緘層２８ｂは、例えば、シリコンを基材とした材料（例えば、単結晶シリコン、多晶質シリコン、及び／又はシリコン−ゲルマニウム）であってもよく、これは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着される。付着、形成、及び／又は成長は、形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。材料は、第１封緘層２８ａと同じであってもよいし異なっていてもよい。しかしながら、上文中に説明したように、チャンバ２６の「シール」を高めるため、第１及び第２の封緘層２８ａ及び２８ｂを形成するのと同じ材料を使用するのが有利である。

第２封緘層２８ｂの下の材料及び／又は表面、並びに第１及び第２の封緘層２８ｂの付着、形成、及び／又は成長に使用される技術は、先ず最初に、下側の材料の結晶構造を確認するということに着目されたい。例えば、所定のパラメータの組を持つエピタキシャル環境では、封緘層２８ａ及び／又は２８ｂの単晶構造を「再処理」的に付着、形成、及び／又は成長させてもよい（図７のＡ参照）。これとは対照的に、別の所定のパラメータ組では、封緘層２８ａ及び／又は２８ｂの単晶構造を「アドバンシング」的に付着、形成、及び／又は成長させてもよい（図７のＢ参照）。以上説明した構造及びエレメントは、これらの及び他の方法で付着、形成、及び／又は成長させてもよい。従って、単晶構造を持つ材料（例えばフィールド領域２２ａ１）に付着、形成、及び／又は成長させた単晶構造（例えばフィールド領域２２ａ２）を、使用される方法又はプロセスに拘わらず、垂直方向（例えば図７のＣ参照）に付着、形成、及び／又は成長するものとして概略に例示する。

更に、チャンバをシール又は封緘するとき、第２封緘層２８ｂを形成する材料をチャンバ２６の表面（例えば、機械構造２０ａ−ｄの表面）に付着、形成、及び／又は成長してもよいということに着目すべきである。第２封緘層２８ｂを付着、形成、及び／又は成長するとき、構造及び／又はチャンバ２６内の表面の所望の一体性を保存するように注意を払わなければならない。

上述のように、特定の実施形態では、第２封緘層２８ｂを第１封緘層２８ａの不純物に対して逆の導電性を持つ不純物でドーピングする。このようにして、シールプロセス即ち封緘プロセスの完了時に電気コンタクト領域２４を取り囲むジャンクションが形成され、これらのジャンクションによりコンタクト領域２４を例えばフィールド領域２２ｂから電
気的に「絶縁」する。

更に、上述のように、別の実施形態の組では、第２封緘層２８ｂを第１封緘層２８ａを越えるレベルまで付着、形成、及び／又は成長させる場合、露呈された表面を、例えば研磨技術（例えばＣＭＰ）を使用して実質的に平らにするのが有利である。平坦化プロセスは、第２封緘層２８ｂの一部を除去し、「滑らかな」表面層及び／又は（実質的に）平らな表面を形成する。確かに、平坦化プロセスは、逆にドーピングされた半導体層２８ｂのリングによってコンタクトビア３８を電気的に絶縁するように、第２封緘層２８ｂの十分な部分を除去する（図６のＦ参照）。この場合も、上述のように、この露呈された平らな表面は、更に、良好に形成されたベースを提供する。このベース上に、集積回路（例えばＣＭＯＳトランジスタ）及び／又は微小機械加工を施した機械構造１２が、周知の製造技術及び機器を使用して製造される。

図示のように、単結晶シリコンフィールド領域２２ｂ２がコンタクト領域２４上に及びその上方に成長する。別の実施形態では、フィールド領域２２ｂ２はコンタクト領域２４上に及びその上方に成長しない。この実施形態では、コンタクトビア３８が、単結晶シリコンでなく、主として多晶質シリコンで形成されている。更に、上文中に説明したように、コンタクトビア３８はこのコンタクトビア３８を形成する材料の導電性を高めるために不純物でドーピングしてある。

図８のＡ乃至Ｅを参照すると、別の実施形態の組では、第１封緘層２８ａは透過性であってもよいし、半透過性であってもよい（例えば、スパッタリングした多晶質シリコン又は多孔質ＣＶＤ及び／又はエピタキシャル付着した多晶質シリコン）。この実施形態の組では、層２８ａを形成する透過性又は半透過性材料を通して層３０及び３２のエッチングプロセス又は除去プロセスを行うことができる。その後、第２封緘層２８ｂ（例えば多晶質シリコン）を第１封緘層２８ａ上に付着、形成、及び／又は成長するとき、材料が第１封緘層２８ａの小孔内に移動し、これを充填し、及び／又は満たす。この状況で、第２封緘層２８ｂの付着、形成、及び／又は成長中、比較的少量の材料がチャンバ２６内の構造の表面に付着してもよい。このように、チャンバ２６が第１封緘層２８ａの上面（即ち、付着、形成、及び／又は成長プロセスに最初に露呈された表面−図８のＤを参照されたい）に向かって「シール」され即ち封緘される。

例えば、一実施形態では、透過性又は半透過性材料は、厚さが０．１μｍ乃至２μｍのスパッタリングした多晶質シリコン又は多孔質ＣＶＤ付着多晶質シリコンである。層３０及び３２のエッチング及び／又は除去を行った後、第２封緘層２８ｂの厚さは５μｍ乃至２５μｍであってもよい。

図８のＣを参照すると、アニーリングプロセスを使用して第１封緘層２８ａを構成する材料を高密度化し、これによって「閉鎖」し、チャンバ２６を「シール」してもよい。即ち、この実施形態では、第１及び第２の犠牲層３０及び３２をエッチングした後、微小機械加工を施した機械構造１２を熱処理することにより、層２８ａの材料を高密度化することによって、チャンバをシールし即ち封緘する。このように、第２封緘層２８ｂはチャンバ２６を最初にシールする上で必ずしも必要ではない。

図８のＥを参照すると、一実施形態では、チャンバ２６の封緘プロセスに三つ又はそれ以上の封緘層が含まれていてもよい。第２封緘層２８ｂ及び第３封緘層２８ｃ（又はこれに続く／追加の層）の付着、形成、及び／又は成長を行い、チャンバ２６を「シール」する。詳細には、第２封緘層２８ｂは、例えば半導体（例えばシリコン、シリコンカーバイド、シリコン−ゲルマニウム、又はゲルマニウム）、又は金属支承材料（例えばシリサイド又はＴｉＷ）であってもよく、これは、例えば、エピタキシャル、スパッタリング、又
はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着される。付着、形成、及び／又は成長は、形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。封緘層２８ｂを構成する材料は、第１封緘層２８ａと同じであってもよいし異なっていてもよい。

その後、第３封緘層２８ｃの付着、形成、及び／又は成長を行ってもよい（図８のＥ参照）。第３封緘層２８ｃは、チャンバ２６を「シール」し、又は閉鎖し、又は更に完全に「シール」する。第３封緘層２８ｃの付着、形成、及び／又は成長は、封緘層２８ａ及び／又は２８ｂと同じであってもよく、実質的に同様であってもよく、又は異なっていてもよい。これに関し、第３封緘層２８ｃは、例えば、半導体、絶縁体（例えばシリコンナイトライド又はシリコン酸化物）、プラスチック（例えばフォトレジスト又は低Ｋ誘電体）又は金属支承材料でできていてもよい。第３封緘層２８ｃは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着、形成、及び／又は成長が行われる。付着、形成、及び／又は成長は、形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。

高性能集積回路をＭＥＭＳ１０に容易に一体化するための上文中に説明した技術は、図８のＡ乃至Ｅに示す実施形態で実施できるということに着目されたい。これに関し、このような回路が内部又は上側で製造される単結晶シリコンでできたフィールド領域２２ａを含むのが有利である。一実施形態では、フィールド領域２２ａと重なった第１封緘層の一部を再結晶することによって、スパッタリングした非晶質シリコン又は多孔質ＣＶＤＯ／又はエピタキシャルで付着した多晶質シリコンの結晶構造を、単晶材料又は実質的に単晶材料に「変換」し、又は転位する。このようにして、ＭＥＭＳ１０と一体化した例えばデータ処理電子装置１６のトランジスタ又は他の素子を単晶フィールド領域２２ａ及び／又は２２ｂに形成できる。

別の実施形態では、フィールド領域２２ａと重なった第１封緘層２８ａ（及び／又は第２封緘層２８ｂ）の部分を従来のエッチング技術を使用して除去し、フィールド領域２２ａを露呈する。その後、単結晶シリコンをフィールド領域２２ａ上で成長させてもよい。別の態様では、フィールド領域２２ａと重なった第１封緘層２８ａ（及び第２封緘層２８ｂ）の部分をエッチングし、単晶材料を露呈し、その後、トランジスタ又は他の能動素子を周知の製造技術を使用してフィールド領域２２ａ内に又は上に一体化してもよい。

更に、封緘層２８ｃ（例えば図８のＥ及び図９のＡを参照されたい）を付着、形成、及び／又は成長し、例えば更に平らな表面、加工を続いて行うためのエッチング停止層、絶縁層、グラウンド平面、パワー平面を形成し、及び／又はチャンバ２６の「シール」を高め、及びこれによって流体４２の拡散に対するバリヤを高めてもよいということに着目されたい。例えば、図９のＡ乃至Ｃを参照すると、層２８ｃは絶縁層であってもよく、この層は、これに加えて（又はその代わりに）、コンタクト領域２４及びコンタクトビア又はプラグ３８との適当な相互接続を（例えば高度にドーピングしたポリシリコン又は金属層をして）容易にする。その後（又はこれと同時に）、層２８ｃにパターンを付け、コンタクト開口部４４を形成する（図９のＢを参照されたい）。次いで、高度に導電性（低電気抵抗）の材料（例えば高度にドーピングした半導体及び／又はアルミニウム、クロム、金、銀、モリブデン、プラチナ、パラジウム、タングステン、チタニウム、及び／又は銅等の金属）を付着し、相互接続を容易にする（図９のＣ参照）。

絶縁層２８ｃ及び層４６の付着、形成、及び／又は成長は、ＭＥＭＳ１０の集積回路製造の「バックエンド」における最終プロセス工程のうちの二つであってもよいということに着目されたい。これに関し、このようなプロセスをＭＥＭＳ１０の集積回路製造の「バ
ックエンド」の絶縁及びコンタクト形成工程と「組み合わせ」る。この方法により、製造費用を抑えることができる。

封緘層２８ｃの目的又は機能に応じて、例えば、半導体（例えば、多晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、又はゲルマニウム）、絶縁体（例えば二酸化シリコン、シリコンナイトライド、ＢＰＳＧ、ＰＳＧ、又はＳＯＧ）、又は金属支承体（例えばシリサイド）であってもよい。封緘層２８ｃは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着、形成、及び／又は成長を行ってもよい。付着、形成、及び／又は成長は、形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。封緘層２８ｃを形成する材料は、他の封緘層と同じであってもよいし異なっていてもよい。

実施形態の別の組では、第２封緘層２８ｂは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着及び／又は形成した金属（例えば、アルミニウム、クロム、金、銀、モリブデン、プラチナ、パラジウム、タングステン、チタニウム、及び／又は銅）、金属酸化物（例えば、アルミニウム酸化物、タンタル酸化物、及び／又はインジウム酸化物）、合金（例えば、チタニウムナイトライド、チタニウムタングステン、及び／又はＡｌ−Ｓｉ−Ｃｕ）、及び／又は金属−シリコン化合物（例えば、タングステンシリサイド、チタニウムシリサイド、及び／又はニッケルシリサイド等のシリサイド）（下文において集合的に「金属支承材料」と呼ぶ）で形成されていてもよい。実施形態のこの組では、第１封緘層２８ａは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着及び／又は形成した金属支承材料、半導体、又は絶縁体でできていてもよい。

例えば、図１０のＡを参照すると、ＭＥＭＳ１０の集積回路部分の形成後（形成する場合）、第１封緘層２８ａを第２犠牲層３２上に付着、形成、及び／又は成長すると同時にフィールド領域２２及びコンタクト領域２４の選択された部分をマスクによって保護するか或いはエッチングによって再露呈する。第１封緘層２８ａは、例えば、絶縁体（例えば、シリコンナイトライド、二酸化シリコン、ＰＳＧ、又はＢＰＳＧ）であってもよく、これらは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着される。付着、形成、及び／又は成長は、例えば形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。確かに、第１封緘層２８ａの付着、形成、及び／又は成長は、ＭＥＭＳ１０の集積回路製造の「バックエンド」におけるプロセス工程であってもよい。

その後、第１封緘層２８ａをエッチングし、通路又は開孔３６（図１０のＢ参照）を形成してもよい。第１及び第２の犠牲層３０及び３２の夫々の少なくとも選択された部分が機械エレメント２０ａ−ｄを解放すると、ＭＥＭＳ１０の適正な作動を可能にする（図１０のＣ参照）。

機械エレメント２０ａ−ｄの解放後、第２封緘層２８ｂを付着、形成、及び／又は成長してもよい（図１０のＤ参照）。この実施形態では、第２封緘層２８ｂは、例えば、エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ）を使用して付着される金属支承材料である。付着及び／又は形成は、形態一致プロセスによって行われてもよいし又は非形態一致プロセスによって行われてもよい。第２封緘層２８ｂの付着、形成、及び／又は成長もまた、ＭＥＭＳ１０の集積回路製造の「バックエンド」のコンタクト形成工程と「組み合わせ」ることができる。このようにして、製造費を抑えることができる。

その後、コンタクト領域２４を例えばフィールド領域２２から電気的に「絶縁」するのが有利である。一実施形態では、これは、平坦化技術を使用して行われる。これに関し、第２封緘層２８ｂの露呈面は、例えば研磨技術（例えばＣＭＰ）を使用して実質的に平坦化される。平坦化プロセスは、コンタクト領域２４を電気的に絶縁するために第２封緘層２８ｂの十分な部分を除去する。別の実施形態では、第２封緘層２８ｂの選択された部分をエッチングしてもよい（図１０のＦ参照）。

フィールド領域２２と重なる第２封緘層２８ａの部分を従来のエッチング技術を使用して除去し、フィールド領域を露呈してもよいということは理解されるべきである（図９のＥ参照）。このようにして、単結晶シリコンをフィールド領域２２で成長及び／又は形成してもよい。その後、トランジスタ又は他の能動素子を周知の製造技術を使用してＭＥＭＳ内に又はその上に一体化してもよい。

確かに、第１封緘層２８ａをフィールド領域２２及び／又は２４上でマスクなしで付着、形成、及び／又は成長した場合には、フィールド領域２２及び／又は２４と重なった第１封緘層２８ａの選択された部分をエッチングし、部分及び単結晶シリコンを露呈する。その後、単結晶シリコンを成長させ、トランジスタ又は他の能動素子を上文中に説明したように一体化できるようにする。

更に、チャンバ２６内の環境（例えばガス又はガス蒸気圧）により、機械構造２０ａ−ｄについての機械的減衰の程度が程度決まるということに着目すべきである。これに関し、チャンバ２６は、このチャンバ内に「捕捉」され、「シール」され、及び／又は収容された流体４２を含む。チャンバ２６内の流体４２の状態（例えば圧力）は、従来の技術を使用して、及び／又は２００３年３月２０日に出願され且つ譲渡された「制御された雰囲気を持つ電気機械的装置及びその製造方法」という表題の米国非仮特許出願第１０／３９２，５２８号に記載されており且つ図示された技術を使用して決定される。（以下、「制御された雰囲気を持つ電気機械的装置特許出願」と呼ぶ）
制御された雰囲気を持つ電気機械的装置特許出願に記載され且つ例示された発明は、本願に記載され且つ例示された任意の及び全ての発明で実施できる。例えば、上文中に説明した封緘技術は、制御された雰囲気を持つ電気機械的装置特許出願に記載された技術で、選択された、所望の、及び／又は所定の状態の流体をチャンバ内に捕捉し及び／又はシールするために実施できる。このようにして、流体は、チャンバ内の機械構造に対し、所望の、所定の、適当な、及び／又は選択された機械的減衰を提供する。

別の例として、制御された雰囲気を持つ電気機械的装置特許出願には、モノリシックに一体化された、微小機械加工を施した、１つ又はそれ以上の電気機械的装置を持つ複数の機械構造（例えばジャイロスコープ、共振器、温度センサ、及び／又は加速時計）を含むＭＥＭＳが記載されている。図１１のＡを参照すると、一実施形態では、ＭＥＭＳ１０は、微小機械加工を施した複数の機械構造１２ａ−ｃを含む。これらの機械構造は、基板１４上にモノリシックに一体化されているか或いは基板内に配置されている。微小機械加工を施した複数の機械構造１２ａ−ｃの各々は、１つ又はそれ以上の機械構造２０ａ−ｐ（明瞭化を図るため、それらの一部だけに番号が付してある）を含む。これらの機械構造は、チャンバ２６ａ−ｄに配置されている。

特定の実施形態では、チャンバ２６ａ−ｄは、上文中に説明した技術を使用してシールされ又は封緘されている。チャンバ２６ａ−ｄのシール又は封緘は、同じ又は実質的に同じ方法で、又は異なる技術を使用して行われていてもよい。このようにして、複数の構造１２ａ−ｄは、機械構造２０ａ−ｐに対し、同じ、実質的に同じ、異なる、又は実質的に異なる所望の、所定の、適当な、及び／又は選択された機械的減衰を提供するように形成
されていてもよい。

確かに、少なくとも１つの実施形態では、構造１２ｃは複数のチャンバ、即ちチャンバ２６ｃ及び２６ｄを含み、これらのチャンバは流体４２ｃ及び４２ｄを夫々収容している。チャンバ２２ｃ及び２２ｄは、流体４２ｃ及び４２ｄの夫々が、同じ又は実質的に同じ選択された、所望の、及び／又は所定の状態に維持されるようにシールされ即ち封緘されていてもよい。このように、この実施形態では、流体４２ｃ及び４２ｄは、機械構造２０ｈ−ｋ及び２０ｌ−ｐの夫々に対し、同じ又は実質的に同じ選択された、所望の、所定の、適当な、及び／又は選択された機械的減衰を提供してもよい。

別の態様では、少なくとも別の実施形態において、チャンバ２６ｃ及び２６ｄは、流体４２ｃ及び４２ｄが「捕捉」され、「シール」され、維持され、及び／又はチャンバ２６ｃ及び２６ｄの夫々に、異なる又は実質的に異なる選択された、所望の、及び／又は所定の状態で収容されるように、異なる又は異なった技術を使用してシール又は封緘されていてもよい。この実施形態では、チャンバ２６ｃ及び２６ｄは、様々なプロセス技術、様々なプロセス条件、及び／又は様々な材料（例えばガス、又はガス蒸気）を使用して「シール」されていてもよい。このように、封緘後、流体４２ｃ及び４２ｄは、機械構造２０ｈ−ｋ及び２０ｌ−ｐの夫々に対し、異なる又は実質的に異なる機械的減衰特性を提供する。このようにして、微小機械加工を施した機械構造１２ｃは、最適の、所定の、所望の作動に対して異なる又は実質的に異なる機械的減衰特性を必要とする様々な電気機械的装置（例えばジャイロスコープ、共振器、温度センサ、及び／又は加速時計）を含んでもよい。簡潔化を図るため、ここでは、制御された雰囲気を持つ電気機械的装置特許出願に記載された全ての発明を繰り返さない。しかしながら、例えば、全ての発明の特徴、寄与、変形例、材料、技術、及び利点を含む、制御された雰囲気を持つ電気機械的装置特許出願の全ての内容は本明細書中に含まれたものとする。

上述のように、一組の実施形態では、モノリシック構造は、共通の基板上に又はこの基板内に一体化した機械構造１２及びデータ処理電子装置１６及び／又はインターフェース回路１８を含んでいてもよい。図１２のＡ乃至図１２のＣを参照すると、ＭＥＭＳ１０は、構造２０ａ乃至２０ｄ及びコンタクト領域２４を持つ微小機械加工を施した機械構造１２、並びにフィールド領域２２ｂ（及び／又は領域２２ａ（図示せず））に配置された集積回路５０を含むデータ処理電子装置１６を含む。上述のように、機械構造２０ａ−２０ｄ（及びコンタクト２４）は、例えば、単晶材料（図１２のＡ及びＢ）又は多晶質材料（図１２Ｃ）から形成されていてもよい。更に、コンタクトビア又はプラグ３８は、更に、例えば、主として、単晶材料（図１２のＢ）及び多晶質材料（図１２のＡ及びＣ）から形成されていてもよい。

機械構造１２は、低抵抗層４６を介して集積回路５０に電気的に接続されていてもよいということに着目すべきである。集積回路５０は、従来技術を使用して形成されていてもよい。

詳細には、集積回路５０がコンタクト２４に直接アクセスする場合には、低抵抗電路を提供するのが有利である。絶縁層４８は、コンタクト領域２４と相互接続するため、又は相互接続を容易にするため、付着、形成、及び／又は成長させ、パターン付けされていてもよい。その後、低抵抗層４６（例えば高度にドーピングした、ポリシリコン、又はアルミニウム、クロム、金、銀、モリブデン、プラチナ、パラジウム、タングステン、チタニウム、及び／又は銅等の金属）を形成する。

本明細書中に多くの発明を記載し且つ例示した。本発明の特定の実施形態、特徴、材料、形体、寄与、及び利点を説明し且つ例示したが、本発明の多くの他の並びに異なる及び
／又は同様の実施形態、特徴、材料、形体、寄与、構造、及び利点は、説明、例示、及び特許請求の範囲から明らかであるということは理解されるべきである。このように、本明細書中に記載し且つ例示した本発明の特徴、材料、形体、寄与、構造、及び利点は、網羅的ではなく、本発明のこのような他の、同様の、並びに異なる実施形態、特徴、材料、形体、寄与、構造、及び利点は、本発明の範囲内にあるということは理解されるべきである。

例えば、本明細書中に例示し且つ説明した任意の及び全ての実施形態には、垂直方向及び／又は横方向に積み重ねられ又は相互接続された（例えば、図１１のＢ、図１１のＣ、及び図１１のＤの微小機械加工を施した機械構造１２）、機械構造の多数の層、コンタクト領域、及び剥き出しのコンタクトが含まれていてもよい。更に、機械構造の単一の及び多数の層自体は、垂直方向及び／又は横方向に積み重ねられ又は相互連結されていてもよい（例えば、図１１のＡの微小機械加工を施した機械構造１２ｂを参照されたい）。更に、結果的に得られた微小機械加工を施した機械構造１２は、共通の基板１４上で集積回路５０と一体化されていてもよい。集積回路５０に対し、微小機械加工を施した機械構造１２の任意の垂直方向及び／又は横方向位置が適している。

更に、図１３を参照すると、チャンバ２６をシール即ち封緘するとき、第２の即ち続く封緘層（例えば第２封緘層２８ｂ）をチャンバ２６の構造の選択された表面上に（例えば機械構造２０ａ−ｄ及びフィールド領域２２ａ及び２２ｂに）付着、形成、及び／又は成長する場合、追加の材料の付着、形成、及び／又は成長を考慮に入れて機械構造２０ａ−ｄを設計し製造するのが有利である。機械構造２０ａ−ｄの表面上の追加の材料２８ｂ’の厚さは、適切には、開孔３６の幅又は直径とほぼ等しくてもよい。従って、一組の実施形態では、機械構造２０ａ−ｄの設計（例えば厚さ、高さ、幅、及び／又はチャンバ３６内の他の構造に対する横方向及び／又は垂直方向関係）には、このような追加の材料２８ｂ’が含まれ、最終構造を提供するための機械構造２０ａ−ｄの製造には少なくとも二つの工程が含まれる。第１工程は、機械構造２０ａ−ｄを初期寸法に従って（例えば、図４のＡ及び図４のＢに関して上文中に説明したように）製造する工程であり、第２工程は、少なくとも１つの封緘層、例えば第２封緘層２８ｂ及び／又は続く封緘層の付着、形成、及び／又は成長により、材料２８ｂ’を付着、形成、及び／又は成長する工程である。

特許請求の範囲中の「付着」及び他の形態の用語（付着物、付着、及び付着した）は、とりわけ、例えば反応器（エピタキシャル、スパッタリング、又はＣＶＤを用いる反応器（例えばＡＰＣＶＤ、ＬＰＣＶＤ、及びＰＥＣＶＤ））を使用して材料の層を付着、形成、及び／又は成長することを意味する。

更に、特許請求の範囲では、「コンタクト」という用語は、一部又は全部がチャンバの外側に配置された導電性領域、例えばコンタクト領域及び／又はコンタクトビアを意味する。

最後に、本発明をマイクロ機械構造又はエレメントを含むマイクロ電気機械システムに関して説明したが、本発明は、これに限定されないということに着目されるべきである。というよりはむしろ、本明細書中に説明した発明は、例えばナノ電気機械システムを含む他の電気機械システムに適用できる。かくして、本発明は、機械的構成要素を全体として電子装置に適したスケールまで小型化するリソグラフィー及び他の精密製造技術等の製造技術に従って形成された電気機械的装置、例えばジャイロスコープ、共振器、温度センサ、及び／又は加速時計に関する。

１０ ＭＥＭＳ
１２ 機械構造
１４ 基板
１６ データ処理電子装置
１８ インターフェース回路
２０ａ−ｄ 機械構造
２２ａ、２２ｂ フィールド領域
２４ コンタクト領域

Claims (29)

1. チャンバ内に収容され基板上に配置された機械構造を備えた電気機械的装置の前記チャンバをシールする方法において、
   犠牲層を前記機械構造の少なくとも一部の上に付着する工程と、
   第１封緘層を前記犠牲層の上に付着する工程と、
   前記第１封緘層を貫通する少なくとも１つの開孔を形成し、前記犠牲層の少なくとも一部を除去可能とする工程と、
   前記犠牲層の少なくとも一部を除去し、チャンバを形成する工程と、
   半導体材料からなる第２封緘層を前記開孔上又は前記開孔内に付着し、前記チャンバをシールする工程と
   を含む方法。
2. 請求項１に記載の方法において、前記半導体材料は、多晶質シリコン、非晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、ガリウム砒素の１つからなる方法。
3. 請求項２に記載の方法において、前記第１封緘層は、多晶質シリコン、非晶質シリコン、ゲルマニウム、シリコン／ゲルマニウム、ガリウム砒素の１つからなる方法。
4. 請求項１に記載の方法において、
   前記第１封緘層は、第１の導電率を有する第１領域を形成するように第１の不純物でドーピングされた半導体材料からなり、
   前記第２封緘層は、前記第１の導電率と異なる第２の導電率を有する第２領域を形成するように第２の不純物でドーピングされている方法。
5. 請求項１に記載の方法において、前記第２封緘層の露呈された表面を平坦化する工程を更に含む方法。
6. 請求項１に記載の方法において、前記第２封緘層の露呈された表面を平坦化する工程と、前記第２封緘層の少なくとも一部を除去し前記第１封緘層を露呈する工程とを更に含む方法。
7. 請求項１に記載の方法において、前記第１及び第２の封緘層を付着する前記工程は、エピタキシャル又はＣＶＤ反応器を使用する工程を含む方法。
8. 請求項１に記載の方法において、前記第１封緘層は多孔質多晶質シリコン又は非晶質シリコンからなり、前記第２封緘層は多晶質シリコンからなる方法。
9. 請求項１に記載の方法において、前記第１封緘層は、単結晶シリコンからなる第１部分と、多晶質シリコンからなる第２部分とを備える方法。
10. 請求項９に記載の方法において、前記第２封緘層の表面を平坦化して前記第１封緘層の第１部分を露呈させる工程を更に含む方法。
11. 請求項１０に記載の方法において、前記第１封緘層の前記第１部分において単結晶シリコンを成長させる工程を更に含む方法。
12. チャンバ内に機械構造を有し、前記機械構造を機械的に制動する圧力を有する流体を前記チャンバ内に収容した電気機械的装置の製造方法において、
    半導体材料からなる第１封緘層を前記機械構造上に付着する工程と、
    前記第１封緘層に少なくとも１つの開孔を形成する工程と、
    前記チャンバを形成する工程と、
    前記開孔上又は前記開孔内に半導体材料からなる第２封緘層を付着し、前記チャンバをシールする工程と
    を含む方法。
13. 請求項１２に記載の方法において、前記第１封緘層は、多晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、ガリウム砒素の１つからなる方法。
14. 請求項１３に記載の方法において、前記第２封緘層は、多晶質シリコン、多孔質多晶質シリコン、非晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、ガリウム砒素の１つからなる方法。
15. 請求項１２に記載の方法において、前記第１封緘層の前記半導体は、第１の導電率を持つ第１領域を形成するように第１不純物でドーピングされ、
    前記第２封緘層の前記半導体は、前記第１の導電率と異なる第２の導電性を持つ第２領域を形成するように第２不純物でドーピングされる方法。
16. 請求項１２に記載の方法において、前記第２封緘層の露呈面を平坦化して前記第１封緘層を露呈させる工程を更に含む方法。
17. 請求項１２に記載の方法において、前記第１封緘層は、単結晶シリコンからなる第１部分と、多晶質シリコンからなる第２部分とを備えた方法。
18. 請求項１７に記載の方法において、前記第２封緘層の表面を平坦化して前記第１封緘層の前記第１部分を露呈させる工程を更に含む方法。
19. 請求項１８に記載の方法において、前記第１封緘層の前記第１部分において単結晶シリコンを成長させる工程を更に含む方法。
20. 電気機械的装置において、
    少なくとも１つの開孔を有する第１封緘層を備えたチャンバと、
    少なくとも一部が前記チャンバ内に配置された機械構造と、
    前記開孔上又は前記開孔内に付着された半導体材料からなる第２封緘層と
    を備えた電気機械的装置。
21. 請求項２０に記載の電気機械的装置において、前記第２封緘層は、多晶質シリコン、多孔質多晶質シリコン、非晶質シリコン、シリコンカーバイド、シリコン／ゲルマニウム、ゲルマニウム、ガリウム砒素の１つからなる電気機械的装置。
22. 請求項２１に記載の電気機械的装置において、前記第１封緘層は、多晶質シリコン、多孔質多晶質シリコン、非晶質シリコン、ゲルマニウム、シリコン／ゲルマニウム、ガリウム砒素、シリコンナイトライド、シリコンカーバイドの１つからなる電気機械的装置。
23. 請求項２０に記載の電気機械的装置において、前記第１封緘層は、第１の導電率を持つ第１領域を形成するように第１不純物でドーピングされた半導体材料からなり、
    前記第２封緘層の半導体材料は、前記第１の導電率と異なる第２の導電性を持つ第２領域を形成するように第２不純物でドーピングされている電気機械的装置。
24. 請求項２０に記載の電気機械的装置において、前記チャンバの外側に配置されたコンタクトを更に備える電気機械的装置。
25. 請求項２４に記載の電気機械的装置において、前記コンタクトは、その領域の導電性を高めるように不純物でドーピングされた半導体材料である電気機械的装置。
26. 請求項２０に記載の電気機械的装置において、前記第１封緘層は、単結晶シリコンからなる第１部分と、多晶質シリコンからなる第２部分とを備える電気機械的装置。
27. 請求項２０に記載の電気機械的装置において、前記第１封緘層は、単結晶シリコンからなる第１部分と、多孔質又は非晶質シリコンからなる第２部分とを備える電気機械的装置。
28. 請求項２７に記載の電気機械的装置において、前記第１封緘層の前記第２部分と重ねられた前記第２封緘層は、多晶質シリコンからなる電気機械的装置。
29. 請求項２８に記載の電気機械的装置において、前記チャンバの外側かつ上側に付着された単結晶シリコンからなるフィールド領域を備えた電気機械的装置。

Images