JP6360205B2 - マイクロエレクトロニクスパッケージおよびマイクロエレクトロニクスパッケージを製造する方法 - Google Patents

Description

本発明は、ＭＥＭＳデバイス（ＭＥＭＳ=micro-electro mechanical system）、ＭＯＥＭＳデバイス（ＭＯＥＭＳ＝Micro-Opto-Electro-Mechanical System）、ＮＥＭＳデバイス（ＮＥＭＳ＝Nanoelectromechanical system）、ＮＯＥＭＳデバイス（ＮＯＥＭＳ＝Nano-Opto-Electro-Mechanical System）、または、管理された雰囲気または真空を有する１つ以上のキャビティを備えた音響型あるいはセンサ型デバイスのような他の任意のデバイスのマイクロエレクトロニクスパッケージに関する。さらに、本発明はこのマイクロエレクトロニクスパッケージを製造する方法に関する。

マイクロエレクトロニクスパッケージは、１つのキャビティ内に配設された１つのマイクロエレクトロニクスパターンを備えるこのようなマイクロエレクトロニクスパッケージは、様々なパッケージ技術によって形成することができる。

マイクロエレクトロニクスパッケージを製造する１つの方法に、ゼロレベルパッケージングとして知られている薄膜パッケージング技術がある。この技術においては、上記のマイクロエレクトロニクスパターンが、１つの犠牲層の中に埋め込まれ、この犠牲層はパターニングされ、１つのキャッピング層がこの犠牲層の上に配設され、そして最後のステップで、この犠牲層がエッチングによってあるいは溶剤を用いた溶解によって除去される。このために、この溶剤またはエッチング雰囲気を導入するために、このキャッピング層には１つの開口部が必要である。この開口部は、エッチングまたは溶解が完了した後にシーリングされなければならない。

しかしながら、多くのマイクロエレクトロニクスパッケージは、非常に繊細なマイクロエレクトロニクスパターンを備えている。これより、上記の開口部のシーリングの際に、このマイクロエレクトロニクスパターン上に物質が堆積されないことが補償されなければならない。さもなければこの物質は、このマイクロエレクトロニクスパターンの性能に影響を与えるであろう。

特許文献１は、ＭＥＭＳパッケージをシーリングする１つの方法を開示している。

米国特許出願公開第２０１２／０１６１２５５Ａ１号明細書

本発明の目的は、たとえば高速な製造プロセスを可能とすることによる、あるいはチップ面積を節約することによる、改善された特性を有する１つのマイクロエレクトロニクスパッケージを提供することである。さらに本発明のもう１つの目的は、このようなマイクロエレクトロニクスパッケージを製造する方法を提供することである。

この目的は本願請求項１に記載のマイクロエレクトロニクスパッケージにより解決さる。さらに上記の第２の目的は、第２の独立請求項に記載の方法により解決される。

１つのマイクロエレクトロニクスパッケージが提供され、当該マイクロエレクトロニクスパッケージは、少なくとも１つの第１の開口部を有し、かつ１つの第１のキャビティを画定する１つのマイクロエレクトロニクスパターンと、少なくとも１つの第２の開口部を有し、かつ当該第１のキャビティに結合される第２のキャビティを画定する１つのキャッピング層とを備え、ここで当該キャッピング層は、当該第２の開口部が当該第１の開口部の上方に配設されるように、当該マイクロエレクトロニクスパターンの上方に配設されており、そして当該第２の開口部を覆う１つのシーリング層を備え、これにより当該第１のキャビティおよび当該第２のキャビティがシーリングされる。

上記のマイクロエレクトロニクスパターンは、たとえばＳＡＷフィルタ（ＳＡＷ＝Surface Acoustic Wave）または共振器，ＢＡＷフィルタ（ＢＡＷ＝Bulk Acoustic Wave）または共振器，加速度計，ジャイロスコープ，マイクロチューブ，センサ，反射器，共振器，メカニカルフィルタ，スイッチ，回路，カンチレバービーム，ブリッジビーム，キャパシタスイッチ，接触スイッチまたはリレー等のＭＥＭＳパターンであってよい。しかしながら、本発明はこれらのＭＥＭＳパターンまたは当業者に公知の他のタイプのＭＥＭＳパターンに限定されるものではない。このマイクロエレクトロニクスパターンは、たとえばＭＯＥＭＳパターン，ＮＥＭＳパターン，またはＮＯＥＭＳパターンであってもよい。一般的に、このマイクロエレクトロニクスパターンは、振動する素子（複数）、または非常に速く動くように設計された素子（複数）を備えてよい。

このマイクロエレクトロニクスパターンは、上記のキャビティ内に配設されている自立した素子を備えてよい。具体的には、この自立した素子は、上記のキャッピング層とも直に接続されておらず、またこのマイクロエレクトロニクスパターンが配設されている担体基板とも直に接続されていない。具体的には、この自立した素子は、上記の第１および第２のキャビティ内にカプセル封止されている。

上記の第１の開口部は、１つの放出孔であってよい。具体的には、上記のマイクロエレクトロニクスパターンは、第１の犠牲層上に形成されてよく、この犠牲層は、後の製造ステップで除去される。上記の第１の開口部は、製造の際に上記の第１の犠牲層を溶解またはエッチングする溶剤またはエッチング雰囲気を導入し、そしてその後除去するための放出孔として用いることができる。

同様に、上記の第２の開口部も、１つの放出孔であってよい。上記のキャッピング層は、後の製造ステップで除去される第２の犠牲層上に形成されてよい。上記の第２の開口部は、上記の第２の犠牲層を溶解またはエッチングする溶剤またはエッチング雰囲気を導入し、そしてその後除去するための放出孔として用いることができる。

上記の「当該第２の開口部が当該第１の開口部の上方に配設される」なる表現は、これら２つの開口部を通って１つの直線を引くことができることであると理解され、ここでこの直線は、上記のマイクロエレクトロニクスパターンの面法線に対して、および／または上記のキャッピング層の面法線に対して平行となっている。換言すれば、上記のキャッピング層の第２の開口部は、上記のマイクロエレクトロニクスパターンの上に配設されている。

好ましくは、上記の第２の開口部は、上記の第１の開口部と同心に配置されている。

具体的には、上記の第２の開口部は、全部が上記の第１の開口部の上方に配設されていてよい。以上により、上記の第２の開口部は、これら２つの開口部を平面上に投影した場合、上記の第２の開口部は全部、上記の第１の開口部の内側に配置されることができる。換言すると、上記の第１の開口部ではない上記のマイクロエレクトロニクスパターンの部分の上方には、上記の第２の開口部は全く配設されていない。

この構造は、上記の第２の開口部のシーリングの際に、上記のキャビティに進入する望ましくない、いかなる材料も上記のマイクロエレクトロニクスパターンに堆積されないことを保証する。むしろこの望ましくない材料は、上記のマイクロエレクトロニクスパターンにおける上記の第１の開口部を通過する。こうしてこの材料は、他の部分、たとえば担体基板上に堆積される。

たとえば、上記のシーリング層が、化学気相堆積（ＣＶＤ）によって形成される場合、材料は、製造プロセスの間に上記のキャビティ（複数）の中に進入する。しかしながらこの材料は、上記のマイクロエレクトロニクスパターン上には堆積せず、その下にある部材上に堆積する。これはこの材料が上記の第２の開口部を通過した後上記の第１の開口部を通過するからである。こうして上記の堆積された材料は、上記のマイクロエレクトロニクスパターンには影響せず、その性能を低下させない。

以上により、上記の２つの開口部の構造は、シーリングの際に生じるこの複合開口部の下の、どのような望ましくない堆積も、その横方向の拡がりが、上記のマイクロエレクトロニクスパターンの第１の開口部よりも小さくなるように選択されている。この結果、上記のマイクロエレクトロニクスパターンの動作には全く影響が見られない。多くのシーリングプロセス、たとえばＣＶＤにおいては堆積を避けることができないが、以上のように、ここで提示する上記の第１および第２の開口部の配置は、キャビティのシーリングするためのプロセスの回数を増加することができる。

さらに、上記の第２の開口部は、上記の第１の開口部の上に配置されているので、上記の第２の開口部の配置に対する追加のチップスペースを全く必要としないマイクロエレクトロニクスパッケージを構成することができる。こうしてこの構造は、このマイクロエレクトロニクスパッケージに対する必要なスペースを増加させず、したがってチップ領域が節約される。特に、このマイクロエレクトロニクスパッケージの横方向の寸法は、上記の第２の開口部の配設によって増加されない。

上記のキャッピング層および上記のシーリング層は、薄膜技術で形成されていてよい。こうして多数のマイクロエレクトロニクスパターンがウェーハ上に形成され、上記のマイクロエレクトロニクスパッケージが分離される前に、すなわちこのウェーハを裁断する前に上記のキャッピング層によってシーリングされる。特に、このマイクロエレクトロニクスパッケージがウェーハレベルで形成されてシーリングされる場合、本発明による構造は、上記の第２の開口部をこのウェーハの面積に渡って均等に分散することを可能とする。これは高速な処理をもたらす。

さらに、薄膜技術は、高さの低いマイクロエレクトロニクスパッケージをもたらす。マイクロエレクトロニクスパッケージの低い高さは、多くのアプリケーションにおいて要求されているものである。

上記のキャッピング層は、１つのスペーサ層によって上記のマイクロエレクトロニクスパターンから隔てられていてよい。上記のキャッピング層は、上記の第２の開口部が閉鎖される時に、上記の第１および第２のキャビティをシーリングするように設計されていてよい。上記のシーリング層は、上記の第２の開口部を閉鎖し、これによって上記のキャビティ（複数）をシーリングする。さらに、上記のシーリング層は、このマイクロエレクトロニクスパッケージの側部（複数）に配設されていてよく、そして担体基板まで延伸していてよい。

１つの実施形態においては、上記の第２の開口部は、上記の第１の開口部より小さな幅を有する。この観点から、この第２の開口部の幅は、この第２の開口部の最大の幅であると考えてよい。上記の第１の開口部の幅は、上記の第１の開口部の最大の幅であるとしてよい。開口部の幅は、当該開口部の２つの境界点の間の距離に対応する。したがって、開口部の最大の幅は、互いに最も遠くに離れているこの開口部の２つの境界点の距離に対応する。

上記の第１および第２の開口部は、それぞれどのような形状を有していてもよく、たとえば円形，矩形，または正方形であってよい。上記の第１および第２の開口部が円形である場合、これらの幅はそれぞれの円の直径に対応する。

上記の第１の開口部の幅よりも小さな幅を有する上記の第２の開口部は、材料がこの第２の開口部を通過する場合に、上記のマイクロエレクトニクスパターン上に望ましくない堆積が生じないようにすることをさらに役立つものである。たとえこの望ましくない材料が、上記のキャビティに進入した後に横方向に拡がっても、上記のマイクロエレクトニクスパターン上には堆積されないであろう。

具体的には、上記の第１の開口部の幅は、上記の第２の開口部の幅の少なくとも２倍の大きさであってよい。好ましくは、上記の第１の開口部の幅は、上記の第２の開口部の幅の少なくとも５倍の大きさであってよい。上記の第１の開口部の幅に対する上記の第２の開口部の幅の比が小さいほど、この第２の開口部を通る材料の上記のマイクロエレクトロニクスパターン上への望ましくない堆積は少なくなり得る。

さらに、上記の第２の開口部の幅が小さい場合、上記の第２のキャビティをシーリングする製造ステップをより高速に実行することができる。こうして上記の第２の開口部の小さな幅は、より高速な製造を可能とする。

上記のキャッピング層における上記の第２の開口部の幅は、１μｍ〜８μｍであってよく、好ましくは２μｍ〜６μｍであってよい。マイクロエレクトロニクスパターンにおける上記の第１の開口部の幅は、８μｍより大きくてよく、好ましくは１０μｍより大きい。

１つの実施形態においては、上記のシーリング層は、無機材料を含んでよい。具体的には、上記のシーリング層は、無機材料から成っていてよい。たとえば、上記のシーリング層は、ＳｉＯ₂から成っていてよい。無機材料は様々な利点をもたらす。たとえば、無機材料を含むシーリング層は、１つの気密シールを形成する。気密シールは、水が上記のキャビティに進入することを許さない。

さらに、有機材料の存在は、上記のマイクロエレクトニクスパターンの信頼性を低下させかねない。これに対して、無機材料は、このマイクロエレクトニクスパターンに影響を与えない。

上記のシーリング層は、複数の副層を備えてよい。これらの副層の各々は、１つの無機材料を含んでよい。これらの副層の各々は、１つの無機材料から成っていてもよい。このシーリング層は、二酸化ケイ素，水酸化ケイ素，および窒化ケイ素の少なくとも１つを含んでよい。このシーリング層は、誘電体材料および／または金属を含んでもよい。

上記のシーリング層は、１つのステップで形成されてよく、または２つ以上のステップで形成されてよい。上記のシーリング層は、最初に上記の第２の開口部の幅を小さくすることによって、たとえば材料を上記の第２の開口部のエッジで堆積し、そして後に完全にこの開口部を閉鎖することによって形成される。さらにこの第２の開口部を閉鎖するステップは、複数のサブステップを備えてよく、異なる無機材料が異なる処理のサブステップで付けられる。

本発明の第２の実施形態によれば、マイクロエレクトニクスパッケージを製造する方法が提示される。この方法で製造されるマイクロエレクトニクスパッケージは、上述のマイクロエレクトニクスパッケージであってよい。この結果、上記のマイクロエレクトニクスパッケージに関して開示されたいかなる構造的および機能的特徴は、本方法に関しても適用することができる。この逆に、本方法に関して開示されるいかなる構造的または機能的特徴も、上記のマイクロエレクトニクスパッケージに関して適用することができる。

さらに、上記のキャッピング層は、２つ以上の第２の開口部を備えてよく、上記のマイクロエレクトニクスパターンは、２つ以上の第１の開口部を備えてよく、ここでこれらの第２の開口部の各々は、これらの第１の開口部の１つの上方に配設されており、すなわちこのマイクロエレクトニクスパターンと重ならないキャッピング層の部分に配設されている。たとえば、上記のマイクロエレクトニクスパターンは、上記のマイクロエレクトニクスパッケージの全幅に渡って延在していなくともよい。この結果、上記のマイクロエレクトニクスパターンに隣接し、上記のマイクロエレクトニクスパッケージの内側にある部分が、マイクロエレクトニクスパターンの無い部分となっていてよい。上記のキャッピング層の第２の開口部は、この部分の上方に配設されていてよい。

いずれの場合においても、上記の第２の開口部（複数）の各々は、これが、上記の第１の開口部を有しない上記のマイクロエレクトニクスパターンの部分の真上にならないように配設することができる。この結果、上記の第２の開口部を通って進入する材料が上記のマイクロエレクトニクスパターン上に直接堆積されることを防ぐことができる。

本方法は以下のステップを備える。
−少なくとも１つの第１の開口部を有し、かつ１つの第１のキャビティを画定する１つのマイクロエレクトニクスパターンを準備するステップ。
−上記のマイクロエレクトニクスパターンの上方に１つのキャッピング層を形成するステップあって、ここでこのキャッピング層が、少なくとも１つの第２の開口部を備え、そして上記の第１のキャビティに接続される第２のキャビティを画定し、そしてこの第２の開口部が上記の第１の開口部の上方に配設されるように、このキャッピング層が配設されるステップ。
−上記の第２の開口部を１つのシーリング層で覆うステップであって、これにより上記の第１のキャビティおよび上記の第２のキャビティをシーリングするステップ。

上述したように、本方法は、横方向の寸法で最小の必要スペースを有する１つのマイクロエレクトニクスパッケージを製造することを可能とし、これによりチップ領域が節約される。さらに、本方法は、上記のシーリング層の上記のマイクロエレクトロニクス層上での望ましくない堆積が防止されることを保証し、これにより、製造されたパッケージの品質を改善する。

１つの実施形態においては、上記のシーリング層は、化学気相堆積によって形成されていてよい。上記で提示した構造がＣＶＤ処理において避けることができない、望ましくない材料の堆積が上記のマイクロエレクトニクスパターンの性能を低下させることが無いことを保証するので、この構造はＣＶＤの使用を可能としている。

１つの実施形態においては、本方法は、上記のマイクロエレクトニクスパターンに上記の第２の開口部をエッチングするステップ、および
第１の犠牲層を除去して上記の第１のキャビティを形成するステップを備えてよい。この第１の犠牲層は、上記の第１の開口部が、上記のマイクロエレクトニクスパターンにエッチングされた後に除去されてよい。

１つの実施形態においては、本方法は、上記のキャッピング層に上記の第２の開口部をエッチングするステップを備えてよく、さらに、本方法は第２の犠牲層を除去して上記の第２のキャビティを形成するステップを備えてよい。この第２の犠牲層は、上記のキャッピング層に上記の第２の開口部がエッチングされた後に除去されてよい。

１つの実施形態においては、上記のキャッピング層および上記のシーリング層は、薄膜技術によって形成されていてよい。この結果、これらの層は、上記のマイクロエレクトニクスパッケージ（複数）を分離する前にウェーハレベルで形成することができる。薄膜技術は、低い高さのマイクロエレクトロニクスパッケージを構築することを可能とする。

以下では本発明によるマイクロエレクトロニクスパッケージおよび方法を、図を参照してさらに詳細に説明する。

マイクロエレクトロニクスパッケージの断面図を示す。

図１は、マイクロエレクトロニクスパッケージ１を示す。本発明によるマイクロエレクトロニクスパッケージ１は、１つの第１の開口部３を有し、かつ１つの第１のキャビティ４を画定する、１つのマイクロエレクトロニクスパターン２を備える。このマイクロエレクトロニクスパターン２は、この基板５の上に配設されている。

さらに本マイクロエレクトロニクスパッケージ１は、アンカー層６を備える。このアンカー層６は、マイクロエレクトロニクスパターン２と基板５との間に配設されている。具体的には、マイクロエレクトロニクスパターン２のいくつかの領域がこのアンカー層６を介して基板５に結合され、そしてこのマイクロエレクトロニクスパターン２のいくつかの領域が自立し、これにより基板に対して相対的に可動であるように、このアンカー層６は、マイクロエレクトロニクスパターン２用のアンカーを形成する。典型的な１つのマイクロエレクトロニクスパターン２の１つの例として、図１は、基板５上に配設された１つのアクチュエータ電極８での２つの状態の間で可動となっている１つの自立した素子７を備える１つのマイクロエレクトロニクススイッチを示す。

このマイクロエレクトロニクスパターン２の第１の開口部３は、放出孔である。この放出孔は、このマイクロエレクトロニクスパターン２の製造の際に必要である。具体的には、このマイクロエレクトロニクスパターン２は、第１の犠牲層（不図示）の上に形成されてよい。この第１の犠牲層は、エッチングまたは溶解によって除去することができる。したがってエッチング雰囲気または溶剤が、第１の開口部３を通って導入され、そして後に、この第１の犠牲層の材料は、この第１の開口部３を通って除去される。

さらに本マイクロエレクトロニクスパッケージ１は、キャッピング層９を備える。このキャッピング層９は、１つの第２の開口部１０を有する。このキャッピング層９は、第１のキャビティ４に接続される１つの第２のキャビティ１１を画定する。このキャッピング層９は、第２の開口部１０が第１の開口部３の上方に配設されるように、マイクロエレクトロニクスパターン２の上方に配設されている。具体的には、この第２の開口部１０は、第１の開口部３と同心となっている。

このキャッピング層９は、第１のキャビティ４および第２のキャビティ１１を画定し、ここでマイクロエレクトロニクスパターン２は、このキャビティの内側に配設されている。このキャッピング層９によって画定されるキャビティは、第２の開口部１０を通ってのみ、このマイクロエレクトロニクスパッケージ１の外部と接続されており、この第２の開口部１０は、後の処理ステップでシーリングされる。

第２の開口部１０は、１つの放出孔である。この第２の放出孔１０は、本マイクロエレクトロニクスパッケージ１の製造の際に必要である。具体的には、キャッピング層９は、１つの第２の犠牲層（不図示）を除去することによって形成することができ、ここでこの第２の犠牲層の材料は、第２の開口部１０を通って除去される。この第２の犠牲層は、エッチングまたは溶解によって除去することができ、ここでエッチング雰囲気または溶剤が第２の開口部１０を通って導入される。

さらに、マイクロエレクトロニクスパターン２とキャッピング層９とは、このキャッピング層９とこのマイクロエレクトロニクスパターン２との間に配設されているスペーサ層１２によって互いに隔てられている。キャッピング層９およびマイクロエレクトロニクスパターン２のいくつかの領域では、スペーサ層１２が無いように、このスペーサ層１２は配設されている。具体的には、このスペーサ層１２は、マイクロエレクトロニクスパターン２の自立した素子７上には配設されていない。

さらに本マイクロエレクトロニクスパッケージ１は、シーリング層１３を備える。この、シーリング層１３は、第２の開口部１０を覆っている。これにより、マイクロエレクトロニクスパターン２が、シーリングされたキャビティ内に配設されるように、このシーリング層１３は、第１および第２のキャビティ４，１１をシーリングする。具体的には、シーリング層１３およびキャッピング層９は、薄膜技術を用いて形成されていてよい。

さらに図１は、基板５上に堆積された材料１４を示す。

このシーリング層１３は、ＣＶＤを用いて形成されている。この結果、第２の開口部１０が閉鎖される前は、このシーリング層１３の材料１４は、多少、第２の開口部１０を通って第１および第２のキャビティ４，１１に進入する。この材料１４は、基板５上に堆積する。第１および第２の開口部３，１０は、この材料１４が、マイクロエレクトロニクスパターン２上に堆積されず、基板５上に堆積されることが保証されるように配置されている。具体的には、この材料１４は、第２の開口部１０を通って進入した後に、第１の開口部３を通過する。この材料１４は、マイクロエレクトロニクスパターン２上に堆積されないので、この材料１４は、マイクロエレクトロニクスパターン２の特性に影響を与えない。この結果、極めて繊細なマイクロエレクトロニクスパターン２の性能は、この材料１４によって低下しない。

第２の開口部１０は、第１の開口部３の上にあるので、この材料１４は、第２の開口部１０を通って第２のキャビティ１１に進入したあとで第１の開口部３を通過する。図１は、第２の開口部１０が第１の開口部３の幅よりも小さな幅を有する１つの実施形態を示す。この実施形態においては、たとえ材料１４が第２のキャビティ１１の中に進入した後に横方向に拡がっても、この材料１４がマイクロエレクトロニクスパターン２上に堆積されることが防止される。

シーリング層１３は、ＣＶＤ処理を用いて１つ以上のステップで形成される。この結果このシーリング層１３は、ただ１つの材料の単一の層で形成されるか、または様々な材料の複数の層によって形成される。具体的には、このシーリング層１３は、１つ以上の無機材料を含む。このシーリング層１３は、１つ以上の有機層から成っていてもよい。

以下では、図１に示すマイクロエレクトロニクスパッケージ１を製造する方法を説明する。

まず最初に、アンカー層６および第１の犠牲層が基板５の上に形成される。具体的には、この第１の犠牲層は、基板５に塗布され、フォトリソグラフィーを用いてパターニングされ、たとえばネガティブフォトレジストが用いられる。

次のステップにおいて、マイクロエレクトロニクスパターン２が、この第１の犠牲層およびアンカー層６の上に形成される。第１の開口部３が、このマイクロエレクトロニクスパターン２に設けられる。

次のステップにおいて、スペーサ層１２および上記の第２の犠牲層が、このマイクロエレクトロニクスパターン２の上に形成される。次に、この層１２および第２の犠牲層を覆って、キャッピング層９が形成される。このキャッピング層９は、薄膜技術を用いて形成される。このキャッピング層９は、第２の開口部１０を有している。上述したように、この第２の開口部１０は、第１の開口部３の上方に配設されている。

次に、第１および第２のキャビティ４，１１が形成される。このために、上記の第１および第２の犠牲層は除去される。この第１および第２の犠牲層は、１つの共通な処理ステップかまたは２つの別々の処理ステップで除去される。この第１および第２の犠牲層は、エッチング雰囲気を用いたエッチングまたは溶剤を用いた溶解によって除去される。このエッチング雰囲気または溶剤は、第２の開口部１０を通り、そして同様に第１の開口部３を通って進入する。さらに、上記の第１の犠牲層の材料および上記の第２の犠牲層の材料が、これらの第１および第２の開口部３，１０を通って除去され、以上により第１のキャビティ４および第２のキャビティ１１が形成される。

後で、この第２の開口部１０は、シーリング層１３を用いてシーリングされる。このシーリング層１３は、薄膜技術を用いて形成される。

上述した製造方法は、ウェーハレベルで実施される。この結果、多数のマイクロエレクトロニクスパッケージ１を同時に製造することができる。このウェーハは、後で複数の別々のマイクロエレクトロニクスパッケージ１に分離される。

１ ： マイクロエレクトロニクスパッケージ
２ ： マイクロエレクトロニクスパターン
３ ： 第１の開口部
４ ： 第１のキャビティ
５ ： 基板
６ ： アンカー層
７ ： 自立した素子
８ ： アクチュエータ電極
９ ： キャッピング層
１０ ： 第２の開口部
１１ ： 第２のキャビティ
１２ ： スペーサ層
１３ ： シーリング層
１４ ： 堆積された材料

Claims (13)

1. マイクロエレクトロニクスパッケージ（１）であって、
   １つの基板（５）と、
   少なくとも１つの第１の開口部（３）を有し、かつ１つの第１のキャビティ（４）を画定する１つのマイクロエレクトロニクスパターン（２）と、
   少なくとも１つの第２の開口部（１０）を備え、かつ前記第１のキャビティ（４）に接続される第２のキャビティ（１１）を画定する１つのキャッピング層（９）であって、当該キャッピング層（９）は、前記第２の開口部（１０）が前記第１の開口部（３）の上方に配設されるように、前記マイクロエレクトロニクスパターン（２）の上方に配設されるキャッピング層（９）と、
   前記第２の開口部（１０）を覆う１つのシーリング層（１３）であって、前記第１のキャビティ（４）と前記第２のキャビティ（１１）とをシーリングするシーリング層（１３）と、
   前記マイクロエレクトロニクスパターン（２）の下方に、前記基板（５）上に配設されている１つのアクチュエータ電極（８）と、
   を備え、
   前記第１の開口部（３）および前記第２の開口部（１０）は、前記アクチュエータ電極の上方に配設されておらず、そして前記アクチュエータ電極は、前記マイクロエレクトロニクスパターン（２）を動かすように構成されている、
   ことを特徴とするマイクロエレクトロニクスパッケージ。
2. 前記第２の開口部（１０）は、前記第１の開口部（３）の幅よりも小さな幅を有することを特徴とする、請求項１に記載のマイクロエレクトロニクスパッケージ。
3. 前記第１の開口部（３）の幅は、前記第２の開口部（１０）の幅の少なくとも２倍の大きさであることを特徴とする、請求項１または２に記載のマイクロエレクトロニクスパッケージ。
4. 前記第１の開口部（３）の幅は、前記第２の開口部（１０）の幅の少なくとも５倍の大きさであることを特徴とする、請求項１乃至３のいずれか１項に記載のマイクロエレクトロニクスパッケージ。
5. 前記シーリング層（１３）は、１つの無機材料を含むことを特徴とする、請求項１乃至４のいずれか１項に記載のマイクロエレクトロニクスパッケージ。
6. 前記シーリング層は、二酸化ケイ素，水酸化ケイ素，および窒化ケイ素の１つを含むことを特徴とする、請求項１乃至５のいずれか１項に記載のマイクロエレクトロニクスパッケージ。
7. 請求項１乃至６のいずれか１項に記載のマイクロエレクトロニクスパッケージにおいて、
   前記キャッピング層（９）は、２つ以上の第２の開口部（１０）を備え、
   前記マイクロエレクトロニクスパターン（２）は、２つ以上の第１の開口部（３）を備え、
   前記第２の開口部（１０）の各々は、複数の前記第１の開口部（３）の１つの上方に配設されており、すなわち前記マイクロエレクトロニクスパターン（２）と重ならない前記キャッピング層（９）の部分に配設されている、
   ことを特徴とするマイクロエレクトロニクスパッケージ。
8. マイクロエレクトロニクスパッケージ（１）を製造する方法であって、
   前記方法は、以下のステップ、
   １つの基板（５）を準備するステップと、
   少なくとも１つの第１の開口部（３）を有し、かつ１つの第１のキャビティ（４）を画定する１つのマイクロエレクトロニクスパターン（２）を準備するステップと、
   前記マイクロエレクトロニクスパターン（２）の上方に１つのキャッピング層（９）を形成するステップであって、当該キャッピング層（９）が、少なくとも１つの第２の開口部（１０）を備え、かつ前記第１のキャビティ（４）に接続される第２のキャビティ（１１）を画定し、そして当該第２の開口部（１０）が前記第１の開口部（３）の上方に配設されるように、当該キャッピング層（９）が配設されるステップと、
   前記第２の開口部（１０）を１つのシーリング層（１３）で覆うステップであって、前記第１のキャビティ（４）および前記第２のキャビティ（１１）をシーリングするステップと、
   前記マイクロエレクトロニクスパターン（２）の下方に、前記基板（５）上に１つのアクチュエータ電極（８）を配設するステップと、
   を備え、
   前記第１の開口部（３）および前記第２の開口部（１０）は、前記アクチュエータ電極の上方に配設されておらず、そして前記アクチュエータ電極は、前記マイクロエレクトロニクスパターン（２）を動かすように構成されている、
   ことを特徴とする方法。
9. 前記シーリング層（１３）は、化学気相堆積によって形成されていることを特徴とする、請求項８に記載の方法。
10. 請求項８または９に記載の方法において、
    前記方法は、前記マイクロエレクトロニクスパターン（２）に前記第２の開口部（３）をエッチングするステップを備え、
    前記方法は、第１の犠牲層を除去して前記第１のキャビティ（４）を形成するステップを備える、
    ことを特徴とする方法。
11. 請求項８乃至１０のいずれか１項に記載の方法において、
    前記方法は、前記キャッピング層（９）に前記第２の開口部（１０）をエッチングするステップを備え、
    前記方法は、第２の犠牲層を除去して前記第２のキャビティ（１１）を形成するステップを備える、
    ことを特徴とする方法。
12. 前記キャッピング層（９）および前記シーリング層（１３）は、薄膜技術で形成されていることを特徴とする、請求項８乃至１１のいずれか１項に記載の方法。
13. 前記シーリング層（１３）は、１つの無機材料を含むことを特徴とする、請求項８乃至１２のいずれか１項に記載の方法。

Images