CN106687407B - 微电子封装和制造微电子封装的方法 - Google Patents
微电子封装和制造微电子封装的方法 Download PDFInfo
- Publication number
- CN106687407B CN106687407B CN201480079923.9A CN201480079923A CN106687407B CN 106687407 B CN106687407 B CN 106687407B CN 201480079923 A CN201480079923 A CN 201480079923A CN 106687407 B CN106687407 B CN 106687407B
- Authority
- CN
- China
- Prior art keywords
- opening
- cavity
- microelectronic structure
- sealant
- microelectronics packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 138
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000565 sealant Substances 0.000 claims abstract description 43
- 238000007789 sealing Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 17
- 229910010272 inorganic material Inorganic materials 0.000 claims description 11
- 239000011147 inorganic material Substances 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 83
- 238000005530 etching Methods 0.000 description 17
- 125000006850 spacer group Chemical group 0.000 description 8
- 238000004873 anchoring Methods 0.000 description 7
- 208000002925 dental caries Diseases 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
- B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
- B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0145—Hermetically sealing an opening in the lid
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种微电子封装(1),包括:具有至少第一开口(3)并且限定第一腔体(4)的微电子结构(2);具有至少第二开口(10)并且限定连接到第一腔体(4)的第二腔体(11)的封盖层(9),其中封盖层(9)布置在微电子结构(2)之上使得第二开口(10)布置在第一开口(3)之上;以及覆盖第二开口(10)的密封层(13),从而密封第一腔体(4)和第二腔体(11)。而且,本发明涉及制造微电子封装(1)的方法。
Description
本发明涉及诸如MEMS器件(MEMS=微机电系统)、MOEMS器件(MOEMS=微光电机械系统)、NEMS器件(NEMS=纳米机电系统)、NOEMS器件(NOEMS=纳米光电机械系统)之类的微电子封装或诸如声学类型或传感器类型的器件之类的具有带有受控环境或带有真空的一个或几个腔体的任何其它器件。另外,本发明涉及制造微电子封装的方法。
微电子封装包括布置在腔体中的微电子结构。这样的微电子封装可以通过各种封装技术形成。
制造微电子封装的一种方法是薄膜封装技术,其还被称为零级封装。在该技术中,微电子结构嵌入在牺牲层中,牺牲层被结构化,封盖层布置在牺牲层上并且在最后的步骤中,经由蚀刻或经由使用溶剂溶解而移除牺牲层。为此目的,在封盖层中需要开口以引入溶剂或蚀刻环境。该开口必须在蚀刻或溶解完成之后密封。
然而,许多微电子封装包括非常敏感的微电子结构。因此,必须确保在开口密封期间没有材料沉积在微电子结构上。否则,该材料将影响微电子结构的性能。
US2012/0161255A1提出一种密封MEMS封装的方法。
本发明的目的是提供一种例如通过允许更快的制造过程或通过节约芯片面积而具有改进的性质的微电子封装。另外,另一目的是提供一种制造这样的微电子封装的方法。
该目的通过根据目前的权利要求1的微电子封装来解决。另外,第二目的通过根据第二独立权利要求的方法来解决。
提供一种微电子封装,其包括:具有至少第一开口并且限定第一腔体的微电子结构;具有至少第二开口并且限定连接到第一腔体的第二腔体的封盖层,其中封盖层布置在微电子结构之上使得第二开口布置在第一开口之上;以及覆盖第二开口的密封层,从而密封第一腔体和第二腔体。
微电子结构可以是MEMS结构,例如SAW滤波器(SAW=声表面波)或谐振器、BAW滤波器(BAW=体声波)或谐振器、加速度计、陀螺仪、微管、传感器、平面镜、谐振器、机械滤波器、开关、电路、悬臂梁、桥梁、电容器开关、接触开关或继电器。然而,本发明不限于这些MEMS结构或本领域技术人员已知的其它类型的MEMS结构。微电子结构可以例如还是MOEMS结构、NEMS结构或NOEMS结构。典型地,微电子结构可以包括振荡元件或设计成非常快地移动的元件。
微电子结构可以包括布置在腔体中的独立元件。特别地,独立元件既不与封盖层直接接触也不与载体衬底直接接触,在载体衬底上布置该微电子结构。特别地,独立元件被包装在第一和第二腔体内部。
第一开口可以是释放孔。特别地,微电子结构可以形成在第一牺牲层上,第一牺牲层在稍后的制造步骤中被移除。第一开口可以在制造期间被用作释放孔以引入并且稍后移除溶解或蚀刻第一牺牲层的溶剂或蚀刻环境。
类似地,第二开口也可以是释放孔。封盖层可以形成在第二牺牲层上,第二牺牲层在稍后制造步骤中被移除。第二开口可以被用作释放孔以引入并且稍后移除溶解或蚀刻第二牺牲层的溶剂或蚀刻环境。
术语“第二开口布置在第一开口之上”要理解成使得可以穿过两个开口绘制直线,其中所述直线平行于微电子结构的法面和/或封盖层的法面。换言之,封盖层的第二开口布置在微电子结构的第一开口的顶部上。
优选地,第二开口与第一开口同心布置。
特别地,第二开口可以完全布置在第一开口之上。相应地,当两个开口被投影到一个平面中时,第二开口可以完全布置在第一开口内部。换言之,没有第二开口的部分可以布置在脱离第一开口的微电子结构的部分之上。
该设计确保在第二开口的密封期间进入腔体的任何不想要的材料将不被沉积到微电子结构上。而是,不想要的材料将穿过微电子结构中的第一开口。因此,该材料将沉积在其它地方,例如在载体衬底上。
例如,当密封层经由化学气相沉积(CVD)被构造时,材料在制造过程期间将进入到腔体中。然而,该材料将不沉积在微电子结构上,而是在底层元件上,因为该材料将穿过第二开口并且然后穿过第一开口。因此,所沉积的材料将不影响微电子结构并且将不使其性能降级。
相应地,两个开口的设计被选择成使得在密封期间可能出现的组合孔下方的任何不想要的沉积在其横向扩展方面比微电子结构第一开口的第一开口小得多。作为结果,没有对微电子结构的移动的影响可以被发现。因此,所提出的第一和第二开口的布置增加用于密封腔体的可能过程的量,因为在许多密封过程中具有一些不想要的沉积是不可避免的,例如在CVD中。
而且,当第二开口布置在第一开口上方时,构造一种微电子封装,其中不需要额外的芯片空间用于第二开口的布置。因此,该设计不增加针对微电子封装的空间要求,从而节约芯片面积。特别地,微电子封装的横向尺寸不因为第二开口的布置而增加。
封盖层和密封层可以按照薄膜技术形成。因此,多个微电子结构形成在晶片上并且在例如通过切割晶片来分离微电子封装之前通过封盖层和密封层密封。特别地,当微电子封装在晶片级上形成和密封时,目前的设计允许在晶片区域之上均匀地分布第二开口。这导致快速的处理。
而且,薄膜技术提供具有低高度的微电子封装。微电子封装的低高度是许多应用中的要求。
封盖层可以通过间隔物层从微电子结构分离。封盖层可以被设计成使得其在第二开口闭合时密封第一和第二腔体。密封层使第二开口闭合,从而密封腔体。另外,密封层可以布置在微电子封装的侧面并且可以延伸到载体衬底上。
在一个实施例中,第二开口具有比第一开口的宽度小的宽度。在该情境中,第二开口的宽度可以被理解为第二开口的最大宽度。第一开口的宽度可以指代第一开口的最大宽度。开口的宽度对应于所述开口的两个边界点之间的距离。因此,开口的最大宽度对应于开口的彼此最远离的两个边界点之间的距离。
第一和第二开口可以各自具有所有种类的形状,例如圆形形状、矩形形状或方形。如果第一和第二开口具有圆形形状,则其宽度对应于相应圆形的直径。
具有比第一开口的宽度小的宽度的第二开口进一步帮助确保在材料通过第二开口进入的情况下没有不想要的沉积物出现在微电子结构上。即使不想要的材料在进入腔体之后在侧向方向上扩散开,其也将不沉积在微电子结构上。
特别地,第一开口的宽度可以是第二开口的宽度的至少两倍大。优选地,第一开口的宽度可以是第二开口的宽度的至少五倍大。第二开口的宽度与第一开口的宽度之比越小,通过第二开口进入的材料在微电子结构上的不想要的沉积越不可能。
而且,当第二开口的宽度小时,密封第二腔体的制造步骤可以更快地实施。因此,第二开口的小宽度允许更快的制造。
封盖层中的第二开口的宽度可以在1μm和8μm之间,优选地在2μm和6μm之间。微电子结构中的第一开口的宽度可以大于8μm,优选地大于10μm。
在一个实施例中,密封层可以包括无机材料。特别地,密封层可以由无机材料构成。例如,密封层可以由SiO2构成。无机材料提供各种优点。例如,包括无机材料的密封层形成密闭密封。密闭密封不允许水进入到腔体中。
另外,有机材料的存在可能使微电子结构的可靠性降级。与此相对,无机材料不影响微电子结构。
密封层可以包括多个子层。所述子层中的每一个可以包括无机材料。所述子层中的每一个也可以由无机材料构成。密封层可以包括二氧化硅、硅烷和氮化硅中的至少一个。密封层还可以包括电介质材料和/或金属。
密封层可以在一个步骤中或在两个或更多步骤中形成。密封层可以通过首先减小第二开口的宽度(例如通过在第二开口的边缘处沉积材料)并且然后完全闭合第二开口来形成。闭合第二开口的步骤可以进一步包括子步骤,其中在不同过程子步骤中应用不同无机材料。
根据本发明的第二方面,提出一种制造微电子封装的方法。通过该方法制造的微电子封装可以是以上公开的微电子封装。因此,关于微电子封装所公开的任何结构或功能特征也可以关于该方法应用。相反,关于该方法公开的任何结构或功能特征也可以关于微电子封装应用。
另外,封盖层可以包括多于一个第二开口并且微电子结构可以包括多于一个第一开口,其中每一个第二开口布置在第一开口之一之上或者布置在不与微电子结构重叠的封盖层的区段中。例如,微电子结构可以不在微电子封装的整个宽度之上延伸。因此,可以存在邻近于微电子结构并且在微电子封装内部的区段,该区段脱离微电子结构。封盖层的第二开口可以布置在所述区段之上。
在任何情况下,每一个第二开口可以布置成使得其不直接在微电子结构的不包括第一开口的部分之上。因此,防止通过第二开口之一进入的材料直接沉积在微电子结构上。
提供一种方法,包括以下步骤:
– 提供具有至少第一开口并且限定第一腔体的微电子结构,
– 在微电子结构之上形成封盖层,其中封盖层具有至少第二开口并且限定连接到第一腔体的第二腔体,并且其中封盖层布置成使得第二开口布置在第一开口之上,以及
– 利用密封层覆盖第二开口,从而密封第一腔体和第二腔体。
如以上所讨论的,该方法允许制造具有横向尺寸方面的最小空间要求的微电子封装,从而节约芯片面积。另外,该方法确保防止密封层在微电子结构上的不想要的沉积,从而改进所制造的封装的质量。
在一个实施例中,密封层可以经由化学气相沉积形成。所提出的设计允许使用CVD,因为该设计确保在CVD过程中不可避免的材料的不想要的沉积不能使微电子结构的性能降级。
在一个实施例中,方法可以包括向微电子结构中蚀刻第一开口的步骤和移除第一牺牲层以形成第一腔体的步骤。第一牺牲层可以在将第一开口蚀刻到微电子结构中之后被移除。
在一个实施例中,方法可以包括向封盖层中蚀刻第二开口的步骤,并且进一步,方法可以包括移除第二牺牲层以形成第二腔体的步骤。第二牺牲层可以在将第二开口蚀刻到封盖层中之后被移除。
在一个实施例中,封盖层和密封层可以通过薄膜技术形成。因此,所述层可以在分离微电子封装之前在晶片级形成。薄膜技术允许构造具有低高度的微电子封装。
在下文中,参照附图更加详细地描述所公开的微电子封装和方法,其中
图1示出微电子封装的截面视图。
图1示出微电子封装1。微电子封装1包括微电子结构2,微电子结构2具有第一开口3并且限定第一腔体4。微电子结构2布置在衬底5上方。
另外,微电子封装1包括锚定层6。锚定层6布置在微电子结构2与衬底5之间。特别地,锚定层6形成针对微电子结构2的锚定件,使得微电子结构2的一些区域经由锚定层6连接到衬底5并且微电子结构2的一些区域独立,因而相对于衬底5可移动。作为典型微电子结构2的示例,图1示出包括独立元件7的微电子开关,所述独立元件7通过布置在衬底5上的致动器电极8在两个状态之间可移动。
微电子结构2的第一开口3是释放孔。在微电子结构2的制造期间需要该释放孔。特别地,微电子结构2可以形成在第一牺牲层(未示出)上方。第一牺牲层可以通过蚀刻或溶解移除。因此,蚀刻环境或溶剂通过第一开口3被引入并且稍后通过第一开口3移除第一牺牲层的材料。
另外,微电子封装1包括封盖层9。封盖层9具有第二开口10。封盖层9限定连接到第一腔体4的第二腔体11。封盖层9布置在微电子结构2之上使得第二开口10布置在第一开口3之上。特别地,第二开口10与第一开口3同心。
封盖层9限定包括第一腔体4和第二腔体11的腔体,其中微电子结构2布置在所述腔体内部。由封盖层9限定的腔体仅通过第二开口10连接到微电子封装1的周围部分,第二开口在稍后执行步骤中被密封。
第二开口10是释放开口。在微电子封装1的制造期间需要该第二开口10。特别地,封盖层9可以通过移除第二牺牲层(未示出)来形成,其中通过第二开口10移除第二牺牲层的材料。第二牺牲层可以通过蚀刻或溶解被移除,其中蚀刻环境或溶剂通过第二开口10被引入。
另外,微电子结构2和封盖层9通过间隔物层12彼此分离,所述间隔物层12布置在封盖层9与微电子结构2之间。间隔物层12布置成使得封盖层9和微电子结构2的一些区域脱离间隔物层12。特别地,间隔物层12不布置在微电子结构2的独立元件7上。
另外,微电子封装1包括密封层13。密封层13覆盖第二开口10。由此,密封层13密封第一和第二腔体4、11,使得微电子结构2布置在密封腔体中。特别地,密封层13和封盖层9可以使用薄膜技术形成。
而且,图1示出沉积在衬底5上的材料14。所沉积的材料14是密封层的所谓阴影沉积材料。
密封层13使用CVD形成。因此,在第二开口10闭合之前,密封层13的一些材料14将通过第二开口10进入第一和第二腔体4、11。该材料14将沉积在衬底5上。第一和第二开口3、10布置成使得确保材料14不沉积在微电子结构2上,而是沉积在衬底5上。特别地,材料14在通过第二开口10进入之后将穿过第一开口3。由于材料14不沉积在微电子结构2上,因此材料14不影响微电子结构2的性质。因此,高度敏感的微电子结构2的性能不因材料14而降级。
由于第二开口10在第一开口3上方,因此材料14在通过第二开口10进入第二腔体11之后将穿过第一开口3。图1示出其中第二开口10具有比第一开口3的宽度小的宽度的实施例。在该实施例中,防止材料14沉积在微电子结构2上,即使材料14在进入到第二腔体11中之后在横向方向上扩散开。
密封层13在一个或多个步骤中使用CVD过程形成。因此,密封层13由仅一种材料的单个层或由各种材料的多个层形成。特别地,密封层13包括一种或多种无机材料。密封层13还可以由一种或多种无机材料构成。
在下文中,描述制造图1中示出的微电子封装1的方法:
首先,在衬底5的顶部上形成锚定层6和第一牺牲层。特别地,第一牺牲层可以应用在衬底5上并且使用光刻(例如使用负性光刻胶)结构化。
在下一步骤中,微电子结构2形成在第一牺牲层的顶部上和锚定层6的顶部上。在微电子结构2中提供第一开口3。
在下一步骤中,在微电子结构2的顶部上形成间隔物层12和第二牺牲层。然后,在层12和第二牺牲层之上形成封盖层9。封盖层9使用薄膜技术形成。封盖层9具有第二开口10。如以上所讨论的,第二开口10布置在第一开口3之上。
接下来,形成第一和第二腔体4、11。为此目的,移除第一和第二牺牲层。第一和第二牺牲层在共同过程步骤中或在两个分离的过程步骤中被移除。第一和第二牺牲层通过利用蚀刻环境进行蚀刻或通过使用溶剂进行溶解来移除。蚀刻环境或溶剂通过第二开口10并且相应地通过第一开口3进入。而且,第一牺牲层的材料和第二牺牲层的材料通过第一和第二开口3、10移除,从而形成第一腔体4和第二腔体11。
然后,利用密封层13密封第二开口10。密封层13经由薄膜技术形成。
以上描述的制造过程在晶片级实施。因此,可以同时制造大量微电子封装1。然后晶片被分离成许多分离的微电子封装1。
参考标记
1 微电子封装
2 微电子结构
3 第一开口
4 第一腔体
5 衬底
6 锚定层
7 独立元件
8 致动器电极
9 封盖层
10 第二开口
11 第二腔体
12 间隔物层
13 密封层
14 所沉积的材料。
Claims (12)
1.微电子封装(1),包括:
- 具有至少第一开口(3)并且限定第一腔体(4)的微电子结构(2),
- 具有至少第二开口(10)并且限定连接到第一腔体(4)的第二腔体(11)的封盖层(9),其中封盖层(9)布置在微电子结构(2)之上使得第二开口(10)布置在第一开口(3)之上,以及
- 密封层(13),覆盖第二开口(10),从而密封第一腔体(4)和第二腔体(11),
其中第二开口具有比第一开口的宽度小的宽度,从而确保在材料通过第二开口进入的情况下没有不想要的沉积物出现在微电子结构上,
其中所述微电子封装包括致动器电极,所述致动器电极布置在衬底上在所述微电子结构下方,其中第一开口和第二开口不布置在所述致动器电极上方,并且其中所述致动器电极被配置为移动所述微电子结构;
其中密封层包括多个子层。
2.根据权利要求1的微电子封装(1),
其中第一开口(3)的宽度是第二开口(10)的宽度的至少两倍大。
3.根据前述权利要求之一的微电子封装(1),
其中第一开口(3)的宽度是第二开口(10)的宽度的至少五倍大。
4.根据前述权利要求之一的微电子封装(1),
其中密封层(13)包括无机材料。
5.根据前述权利要求之一的微电子封装(1),
其中密封层包括二氧化硅、硅烷或氮化硅中的一个。
6.根据前述权利要求之一的微电子封装(1),
其中封盖层(9)包括多于一个第二开口(10),
其中微电子结构(2)包括多于一个第一开口(3),并且
其中第二开口(10)的每一个布置在第一开口(3)之一之上或布置在封盖层(9)的不与微电子结构(2)重叠的区段中。
7.制造微电子封装(1)的方法,包括以下步骤:
- 提供具有至少第一开口(3)并且限定第一腔体(4)的微电子结构(2),
- 在微电子结构(2)之上形成封盖层(9),其中封盖层(9)具有至少第二开口(10)并且限定连接到第一腔体(4)的第二腔体(11),并且其中封盖层(9)布置成使得第二开口(10)布置在第一开口(3)之上,以及
- 利用密封层(13)覆盖第二开口(10),从而密封第一腔体(4)和第二腔体(11),
其中第二开口具有比第一开口的宽度小的宽度,从而确保在材料通过第二开口进入的情况下没有不想要的沉积物出现在微电子结构上,
其中所述微电子封装包括致动器电极,所述致动器电极布置在衬底上在所述微电子结构下方,其中第一开口和第二开口不布置在所述致动器电极上方,并且其中所述致动器电极被配置为移动所述微电子结构;
其中利用密封层覆盖第二开口的步骤包括至少两个子步骤,其中在第一子步骤中,通过在第二开口的边缘处施加材料来减小第二开口的宽度,并且其中在第二子步骤中,第二开口被密封。
8.根据权利要求7的方法,
其中密封层(13)经由化学气相沉积形成。
9.根据权利要求7或8的方法,
其中所述方法包括将第一开口(3)蚀刻到微电子结构(2)中的步骤,并且
其中所述方法包括移除第一牺牲层以形成第一腔体(4)的步骤。
10.根据权利要求7至9之一的方法,
其中所述方法包括将第二开口(10)蚀刻到封盖层(9)中的步骤,并且
其中所述方法包括移除第二牺牲层以形成第二腔体(11)的步骤。
11.根据权利要求7至10之一的方法,
其中封盖层(9)和密封层(13)通过薄膜技术形成。
12.根据权利要求7至11之一的方法,
其中密封层(13)包括无机材料。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2014/062551 WO2015192871A1 (en) | 2014-06-16 | 2014-06-16 | Microelectronic package and method of manufacturing a microelectronic package |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106687407A CN106687407A (zh) | 2017-05-17 |
CN106687407B true CN106687407B (zh) | 2019-06-18 |
Family
ID=50942697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480079923.9A Active CN106687407B (zh) | 2014-06-16 | 2014-06-16 | 微电子封装和制造微电子封装的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20170144883A1 (zh) |
EP (1) | EP3154898A1 (zh) |
JP (1) | JP6360205B2 (zh) |
CN (1) | CN106687407B (zh) |
WO (1) | WO2015192871A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108546927B (zh) * | 2018-07-23 | 2019-12-03 | 业成科技(成都)有限公司 | 以化学气相沉积长碳链硅烷化合物作为气密防水之方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102556946A (zh) * | 2010-12-16 | 2012-07-11 | Nxp股份有限公司 | Mems器件形成方法和具有mems结构的器件 |
CN103379392A (zh) * | 2012-04-28 | 2013-10-30 | 中国科学院深圳先进技术研究院 | 电容式超声传感器芯片及其制作方法 |
CN103373698A (zh) * | 2012-04-26 | 2013-10-30 | 张家港丽恒光微电子科技有限公司 | 制作mems惯性传感器的方法及mems惯性传感器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465280B1 (en) * | 2001-03-07 | 2002-10-15 | Analog Devices, Inc. | In-situ cap and method of fabricating same for an integrated circuit device |
US7514283B2 (en) * | 2003-03-20 | 2009-04-07 | Robert Bosch Gmbh | Method of fabricating electromechanical device having a controlled atmosphere |
US7075160B2 (en) * | 2003-06-04 | 2006-07-11 | Robert Bosch Gmbh | Microelectromechanical systems and devices having thin film encapsulated mechanical structures |
JP4544880B2 (ja) * | 2003-09-25 | 2010-09-15 | 京セラ株式会社 | 微小電気機械式装置の封止方法 |
JP5401916B2 (ja) * | 2008-10-27 | 2014-01-29 | セイコーエプソン株式会社 | 電子装置及びその製造方法 |
EP2344416B1 (en) * | 2008-11-07 | 2020-08-05 | Cavendish Kinetics, Inc. | Plurality of smaller mems devices to replace a larger mems device |
JP2010207987A (ja) * | 2009-03-11 | 2010-09-24 | Toshiba Corp | マイクロマシン装置の製造方法 |
JP2010228018A (ja) * | 2009-03-26 | 2010-10-14 | Seiko Epson Corp | 電子装置の製造方法 |
EP2316789B1 (en) * | 2009-11-03 | 2013-01-09 | Nxp B.V. | Device with microstructure and method of forming such a device |
JP2011218463A (ja) * | 2010-04-06 | 2011-11-04 | Seiko Epson Corp | 電子装置の製造方法 |
US20120161255A1 (en) * | 2010-12-28 | 2012-06-28 | International Business Machines Corporation | Sealed mems cavity and method of forming same |
JP5773153B2 (ja) * | 2011-08-24 | 2015-09-02 | セイコーエプソン株式会社 | 電子装置およびその製造方法、並びに発振器 |
JP2013193172A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 積層パッケージおよび積層パッケージの製造方法 |
JP2014037032A (ja) * | 2012-08-17 | 2014-02-27 | Seiko Epson Corp | 電子装置およびその製造方法 |
-
2014
- 2014-06-16 CN CN201480079923.9A patent/CN106687407B/zh active Active
- 2014-06-16 JP JP2016573545A patent/JP6360205B2/ja active Active
- 2014-06-16 EP EP14730169.1A patent/EP3154898A1/en not_active Withdrawn
- 2014-06-16 US US15/318,969 patent/US20170144883A1/en not_active Abandoned
- 2014-06-16 WO PCT/EP2014/062551 patent/WO2015192871A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102556946A (zh) * | 2010-12-16 | 2012-07-11 | Nxp股份有限公司 | Mems器件形成方法和具有mems结构的器件 |
CN103373698A (zh) * | 2012-04-26 | 2013-10-30 | 张家港丽恒光微电子科技有限公司 | 制作mems惯性传感器的方法及mems惯性传感器 |
CN103379392A (zh) * | 2012-04-28 | 2013-10-30 | 中国科学院深圳先进技术研究院 | 电容式超声传感器芯片及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106687407A (zh) | 2017-05-17 |
JP6360205B2 (ja) | 2018-07-18 |
JP2017519646A (ja) | 2017-07-20 |
US20170144883A1 (en) | 2017-05-25 |
EP3154898A1 (en) | 2017-04-19 |
WO2015192871A1 (en) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104303262B (zh) | 用于其中一部分暴露在环境下的密封mems设备的工艺 | |
JP4708366B2 (ja) | ウェハのパッケージング及び個片化の方法 | |
EP2297025B1 (en) | Mems devices | |
US8980698B2 (en) | MEMS devices | |
TWI548585B (zh) | 微機電裝置、被封裝之微機電裝置及其製造方法 | |
JP2008534306A5 (zh) | ||
US9561954B2 (en) | Method of fabricating MEMS devices having a plurality of cavities | |
JP2012020397A (ja) | マイクロ機械部品およびマイクロ機械部品の製造方法 | |
US8704317B2 (en) | Microstructure device with an improved anchor | |
JP6580997B2 (ja) | 小型化された部品および製造方法 | |
JP5911194B2 (ja) | マイクロエレクトロニクスデバイスの製造方法およびその方法によるデバイス | |
CN106687407B (zh) | 微电子封装和制造微电子封装的方法 | |
US8212326B2 (en) | Manufacturing method for a micromechanical component having a thin-layer capping | |
US9505612B2 (en) | Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof | |
JP2007253265A (ja) | 電気機械素子の製造方法 | |
US20180170748A1 (en) | Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities | |
US8430255B2 (en) | Method of accurately spacing Z-axis electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |