JP2011197685A5 - - Google Patents

Claims (10)

1. 一体型ディスプレイを有するタッチスクリーンにおいて、
   各々が対応する回路素子を有する複数の表示画素と、
   各々が前記表示画素の少なくとも第１の複数の回路素子に、正及び負の第１の方向並びに正及び負の第２の方向の両方に沿ってお互いに接続された第１の導電層を少なくとも含む複数の駆動線と、
   前記表示画素の少なくとも第２の複数の回路素子を含む複数の感知線と、を備え、
   複数のタッチ画素が、前記第１の複数の回路素子のいくつか、及び前記第１の複数の回路素子の前記いくつかに隣接する前記第２の複数の回路素子のいくつかによって形成されることを特徴とするタッチスクリーン。
2. 一体型ディスプレイを有するタッチスクリーンにおいて、
   各々が対応する回路素子を有する複数の表示画素と、
   各々が前記表示画素の少なくとも第１の複数の回路素子に、正及び負の第１の方向並びに正及び負の第２の方向の両方に沿ってお互いに接続された第１の導電層を少なくとも含む複数の駆動線と、
   前記表示画素の少なくとも第２の複数の回路素子を含む複数の感知線と、
   前記第２の複数の回路素子の隣接する表示画素である前記第１の複数の回路素子内の複数の表示画素の回路素子の間の容量結合からタッチ画素を形成する手段と、を含むタッチスクリーン。
3. 前記ディスプレイは液晶ディスプレイを含み、前記タッチスクリーンは、
   前記複数の表示画素を接続する複数のゲート線と、
   前記複数の表示画素を接続する複数のデータ線と、を更に含み、
   前記第２の複数の回路素子は前記第１の複数の回路素子から分離されている請求項１又は２に記載のタッチスクリーン。
4. 前記複数の表示画素のそれぞれの前記対応する回路素子は、前記液晶ディスプレイの共通電極を含む請求項３に記載のタッチスクリーン。
5. 表示画素の第１の画素形式をさらに含み、前記第１の画素形式は、該第１の画素形式の対応する回路素子に接続され且つ正及び負の第１の方向並びに正及び負の第２の方向の両方に沿った少なくとも隣接する第１の画素形式に電気的に接続された前記第１の導電層を含み、前記複数の駆動線は少なくとも前記第１の画素形式の複数の画素を含み、前記複数の感知線は少なくとも前記第１の画素形式の複数の画素を含むものである請求項４に記載のタッチスクリーン。
6. 第２の画素形式をさらに含み、前記第２の画素形式は、該第２の画素形式の対応する回路素子に接続され且つ前記正及び負の第１の方向並びに前記正及び負の第２の方向のうちの１つを除いた全て又は２つを除いた全てに沿った少なくとも隣接する第２の画素形式に電気的に接続された前記第１の導電層を含むものである請求項５に記載のタッチスクリーン。
7. 第３の画素形式をさらに含み、前記第３の画素形式は、該第３の画素形式の対応する回路素子に接続され且つ前記正及び負の第１の方向並びに前記正及び負の第２の方向の全てに沿った又はその１つを除いた全てに沿った少なくとも隣接する第３の画素形式に電気的に接続された前記第１の導電層を含み、前記第３の画素形式の前記第１の導電層は第２の導電層によって形成された駆動トンネルに接続されたものであり、
   第４の画素形式を含み、前記第４の画素形式は、該第４の画素形式の対応する回路素子に接続され且つ前記正及び負の第１の方向並びに前記正及び負の第２の方向の全てに沿った又はその１つを除いた全てに沿った隣接する第４の画素形式に少なくとも電気的に接続され、前記第４の画素形式の前記第１の導電層は前記第２の導電層によって形成された前記駆動トンネルを有し、前記第４の画素形式の前記第１の導電層は前記第４の画素形式の前記駆動トンネルとは接続されておらず、前記第４の画像形式の前記駆動トンネルは隣接する第４の画素形式の前記駆動トンネルに接続され、前記複数の駆動線は少なくとも前記第３及び第４の画素形式を含む請求項６に記載のタッチスクリーン。
8. 前記正及び負の第１の方向に沿って配置された前記回路素子は行を形成し、前記正及び負の第２の方向に沿って配置された前記回路素子は列を形成し、前記駆動線のそれぞれの中の駆動トンネルの数は回路素子の行の数より少ない請求項７に記載のタッチスクリーン。
9. 前記複数の感知線は、前記第２の複数の回路素子を、正及び負の第１の方向並びに正及び負の第２の方向に沿ってお互いに接続する導電材料の単一の層を含む請求項１又は２に記載のタッチスクリーン。
10. 前記導電材料の単一の層は前記第１の導電層から形成され、前記第１の複数の回路素子から電気的に分離されている請求項９に記載のタッチスクリーン。