JP6879678B2 - 半導体装置 - Google Patents

Description

本発明の一態様は、半導体装置、タッチパネル、及び電子機器に関する。

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

タッチパネルは、外付けのタッチセンサを備えた表示装置に比べて、薄型化・低コスト化ができるため、研究開発が活発である（特許文献１、２を参照）。

タッチパネルにおいて、表示部を駆動するための集積回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ））や、タッチセンサを駆動するための集積回路は、消費電力の低減等を図るために、集積化する構成が提案されている（例えば、特許文献３、４を参照）。

米国特許出願公開第２０１５／００９１８６８号明細書 国際公開第２０１０／０８８６６６号 米国特許出願公開第２０１４／０２０４０４１号明細書 米国特許出願公開第２０１４／０１４５９８６号明細書

上述したように集積回路として機能する半導体装置の構成には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の集積回路として機能する半導体装置が提案できれば、選択の自由度を向上させることにつながる。

本発明の一態様は、新規な半導体装置、タッチパネル、および電子機器等を提供することを課題の一とする。

また、表示部を駆動するための集積回路と、タッチセンサを駆動するための集積回路とを一体化した場合、回路の共有化によって、さらなる狭額縁化、低コスト化を図れる余地がある。

本発明の一態様は、狭額縁化あるいは低コスト化を図ることのできる、新規な構成の半導体装置等を提供することを課題の一とする。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なくとも一つの課題を解決するものである。

本発明の一態様は、第１の配線と、第２の配線と、第１の回路と、第２の回路と、を有し、第１の配線は、画素にビデオ信号を伝える機能を有し、第１の回路は、第２の配線に電気的に接続され、第１の回路は、第１の配線と第２の配線との間の容量の変化を検出する機能を有し、第２の回路は、第１の配線に電気的に接続され、第２の回路は、ビデオ信号を出力する機能と、容量の変化を検出するための駆動信号を出力する機能と、を切り替えることができる半導体装置である。

本発明の一態様において、第２の回路は、シフトレジスタと、第１のラッチ回路と、第２のラッチ回路と、Ｄ／Ａ変換回路と、切り替え回路と、バッファ回路と、を有し、第１の配線は、ｎ本（ｎは２以上の自然数）の配線を有し、第１のラッチ回路は、（ｊ×ｐ）本（ｊ、ｐは２以上の自然数）の第３の配線に電気的に接続され、第３の配線は、ビデオ信号となるｐビットのデジタル信号を伝える機能、および駆動信号を伝える機能、を有し、第１のラッチ回路は、シフトレジスタが出力する（ｎ／ｊ）段分のパルス信号に応じて第３の配線のデジタル信号をｊ列毎に保持する機能を有し、第２のラッチ回路は、ラッチ信号に応じて第１のラッチ回路が保持するデジタル信号を保持する機能を有し、Ｄ／Ａ変換回路は、第２のラッチ回路が保持するデジタル信号を基にアナログ信号のビデオ信号を生成する機能を有し、切り替え回路は、ビデオ信号をバッファ回路に伝えるか、駆動信号をバッファ回路に伝えるか、を切り替える機能を有し、バッファ回路は、増幅したビデオ信号、または増幅した駆動信号を第１の配線に出力する機能を有し、第１の配線は、ｊ列毎に第３の配線のいずれか一の駆動信号が伝わる、半導体装置が好ましい。

本発明の一態様において、第２の回路は、シフトレジスタと、第１のラッチ回路と、第２のラッチ回路と、Ｄ／Ａ変換回路と、切り替え回路と、バッファ回路と、を有し、第１の配線は、ｎ本（ｎは２以上の自然数）の配線を有し、第１のラッチ回路は、第３の配線に電気的に接続され、第３の配線は、ビデオ信号となるデジタル信号を伝える機能を有し、第１のラッチ回路は、シフトレジスタが出力するパルス信号に応じて第３の配線のデジタル信号を保持する機能を有し、第２のラッチ回路は、ｈ本（ｈは２以上の自然数）の第４の配線に電気的に接続され、第４の配線は、第１のラッチ回路が保持するデジタル信号を保持するためのラッチ信号を伝える機能と、駆動信号を伝える機能、を有し、Ｄ／Ａ変換回路は、第２のラッチ回路が出力するデジタル信号を基にアナログ信号であるビデオ信号を生成する機能を有し、バッファ回路は、増幅したビデオ信号、または増幅した駆動信号を第１の配線に出力する機能を有し、第１の配線は、（ｎ／ｈ）列毎に第４の配線のいずれか一の駆動信号が伝わる、半導体装置が好ましい。

本発明の一態様において、画素は、液晶素子を有し、第２の配線は、コモン電極に電気的に接続される配線である半導体装置が好ましい。

本発明の一態様において、第１の回路と、第２の回路と、は同じ集積回路内に設けられている半導体装置が好ましい。

本発明の一態様において、画素はトランジスタを有し、第１の配線と、第２の配線とは、トランジスタが形成される基板側に設けられる半導体装置が好ましい。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。

本発明の一態様は、新規な半導体装置等を提供することができる。

または、本発明の一態様は、狭額縁化あるいは低コスト化を図ることのできる、新規な構成の半導体装置等を提供することができる。

本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのタイミングチャートおよび回路図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。

なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能である場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更することや、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

（実施の形態１）
本実施の形態では、表示部の駆動回路およびタッチセンサの駆動回路の機能を有する集積回路を有する半導体装置の一例について説明する。なお本実施の形態において、半導体装置は、半導体装置に電気的に接続される配線によって制御される表示部を有する。表示部を備えた半導体装置は、タッチパネルという場合がある。

本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタ等の半導体素子で構成される集積回路などは、半導体装置である。

なお、本明細書等において、タッチパネルとは、タッチセンサを搭載した表示装置（または表示モジュール）を指す。タッチパネルは、タッチスクリーンという場合がある。なお、表示装置を有しておらず、タッチセンサのみで構成されている部材に対して、そのような部材のことをタッチパネルと呼ぶ場合もある。または、タッチセンサを搭載した表示装置は、タッチセンサ付表示装置、表示装置付タッチパネル、または、表示モジュール、などとも呼ばれる場合もある。

なお表示装置の素子基板側にタッチセンサの電極が組み込まれている場合には、フルインセル型タッチパネル（またはフルインセル型タッチセンサ付表示装置）という場合がある。フルインセル型タッチパネルは、例えば、素子基板側に作り込まれる電極をタッチセンサ用の電極としても用いているものである。

また表示装置の素子基板側のみならず、対向基板側にもタッチセンサの電極が組み込まれている場合には、ハイブリッドインセル型タッチパネル（またはハイブリッドインセル型タッチセンサ付表示装置）という場合がある。ハイブリッドインセル型タッチパネルは、例えば、素子基板側に作り込まれる電極と、対向基板側に作り込まれる電極とをタッチセンサ用の電極としても用いているものである。

また対向基板側にタッチセンサの電極が組み込まれている場合には、オンセル型タッチパネル（またはオンセル型タッチセンサ付表示装置）という場合がある。オンセル型タッチパネルは、例えば、対向基板側に作り込まれる電極をタッチセンサ用の電極としても用いているものである。

＜半導体装置の構成＞
以下の説明では、表示部の駆動回路およびタッチセンサの駆動回路として機能する集積回路を有する半導体装置の構成について説明する。なお集積回路が有する表示部の駆動回路は、ソースドライバとして機能する。

図１には、半導体装置１０のブロック図を図示している。半導体装置１０は、集積回路１００、ゲートドライバ１０１、および表示部／センサ部１０２を有する。

表示部／センサ部１０２は、マトリクス状に配置された画素１０３を有する。画素１０３は、ソース線ＳＬ［１］乃至［ｎ］（ｎは２以上の自然数）のいずれか一つ、およびゲート線ＧＬ［１］乃至［ｍ］（ｍは２以上の自然数）のいずれか一つに接続される。

ソース線ＳＬ［１］乃至［ｎ］は、ビデオ信号を画素１０３に伝える機能を有する。ビデオ信号は、映像信号、あるいはデータ信号ともいう。またソース線は、信号線、あるいはデータ線ともいう。

ゲート線ＧＬ［１］乃至［ｍ］は、ゲート信号を画素１０３に伝える機能を有する。ゲート信号は、走査信号、あるいは選択信号ともいう。またゲート線は、走査線、選択線あるいは単に配線ともいう。

また、表示部／センサ部１０２は、タッチセンサの検出電極としての機能を有する配線Ｒｘ［１］乃至［ｙ］（ｙは２以上の自然数）を有する。前述したソース線ＳＬ［１］乃至［ｎ］は、タッチセンサの駆動電極としての機能を有する配線Ｔｘ［１］乃至［ｘ］（ｘは２以上の自然数）を有する。つまりソース線ＳＬ［１］乃至［ｎ］は、ビデオ信号を画素に伝える機能と、タッチセンサの駆動電極としての機能と、を兼ね備えた配線である。

なお配線Ｒｘ［１］乃至［ｙ］と、配線Ｔｘ［１］乃至［ｘ］との間におけるタッチの検出は、一例としては、相互容量方式によって行うことができる。すなわち、駆動電極側において駆動信号を走査し、駆動電極と検出電極との間の容量値の変化を検出電極側で読み取ることで、タッチの検出を行うことができる。

画素１０３は、トランジスタ、液晶素子あるいは発光素子等の表示素子を有する。画素１０３に適用可能な画素の説明は、後の実施の形態で詳述する。

ゲートドライバ１０１は、ゲート線ＧＬ［１］乃至［ｍ］に順にゲート信号を与える機能を有する。ゲートドライバ１０１は、シフトレジスタ、バッファ回路等で構成することができる。

集積回路１００は、表示部／センサ部１０２で表示を行うために、ソース線ＳＬ［１］乃至［ｎ］に順にビデオ信号を与える機能を有する。また集積回路１００は、表示部／センサ部１０２でタッチの検出を行うために、ソース線ＳＬ［１］乃至［ｎ］に順に駆動信号を与える機能を有する。

集積回路１００は、信号出力回路１１０、入力部１２０、コントローラ１３０、信号検出回路１４０、および信号送信回路１５０を有する。集積回路１００は、半導体装置１０の外部のホスト１６０との間で信号の送受信を行うことで表示を行うための動作、タッチの検出を行うための動作、を切り替えて行うことができる。

入力部１２０は、ホスト１６０から表示を行うためのデータ、あるいは表示またはタッチの検出の機能を切り替えるための信号を受信する回路である。ホスト１６０から受信する各種信号は、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）等の各方式によって半導体装置１０に入力することができる。入力部１２０は、例えばＬＶＤＳによって信号が入力される場合、コンパレータ等を設けて差動対の信号をシングルエンドの信号に変換する構成とすればよい。

コントローラ１３０は、入力部１２０で得られるシリアルの信号をパラレルの信号に変換する機能を有する。得られたパラレルの信号は、デジタルのビデオ信号として信号出力回路１１０に出力される。またコントローラ１３０は、入力部１２０で受信する信号に応じて、タッチの検出を行うための駆動信号を信号出力回路１１０に出力する機能を有する。またコントローラ１３０は、入力部１２０で受信する信号に応じて、信号出力回路１１０を駆動するための各種信号、例えばスタートパルス、クロック信号、ラッチ信号、切り替え信号等を生成し、信号出力回路１１０に出力する機能を有する。

信号検出回路１４０は、タッチセンサの検出電極としての機能を有する配線Ｒｘ［１］乃至［ｙ］に接続され、駆動電極に接続された配線と検出電極に接続された配線との間の容量値の変化を検出する機能を有する。タッチの検出の有無によって得られるタッチ位置等の情報は、信号送信回路１５０を介して、ホスト１６０に送信することができる。信号検出回路１４０は、一例として、検出電極側よりアナログ信号を受け取りデジタル信号に変換する回路、得られるデジタル信号のノイズ除去、タッチ位置検出、およびタッチ位置の追跡処理等の信号処理を行う回路等を有する。

信号出力回路１１０は、コントローラ１３０の制御によって、表示を行うためのビデオ信号を出力する機能と、容量値の変化を検出するための駆動信号の出力する機能と、を切り替えて行うことができる機能を有する。

＜信号出力回路の機能＞
次いで信号出力回路１１０の機能について、図２（Ａ）乃至（Ｃ）を用いて説明する。

図２（Ａ）は、１フレーム期間（１Ｆ）を表すタイミングチャートである。１フレーム期間は、表示を行う期間（Ｐ_{ｗｒｉｔｅ}）と、容量値の変化の検出すなわちタッチの検出を行う期間（Ｐ_{ｔｏｕｃｈ}）と、を有する。

図２（Ｂ）は、表示を行う期間（Ｐ_{ｗｒｉｔｅ}）において、ソース線ＳＬ［１］乃至［２４０］に伝える信号を模式的に図示する回路図である。なお図２（Ｂ）は、説明を容易にするため、ソース線ＳＬの本数を２４０列としている。また図２（Ｂ）では、１行目のゲート線ＧＬ［１］に接続された画素１０３、および検出電極として機能する配線Ｒｘ［１］を図示している。表示を行う期間で信号出力回路１１０は、図２（Ｂ）に示すように、ソース線ＳＬ［１］乃至［２４０］にビデオ信号Ｓ_Ｖ［１］乃至［２４０］を伝えることができる。

図２（Ｃ）は、タッチの検出を行う期間（Ｐ_{ｔｏｕｃｈ}）において、ソース線ＳＬ［１］乃至［２４０］に伝える信号を模式的に図示する回路図である。なお図２（Ｃ）は、図２（Ｂ）と同様に説明を容易にするため、ソース線ＳＬの本数を２４０列としている。また図２（Ｃ）では、１行目のゲート線ＧＬ［１］に接続された画素１０３、および検出電極として機能する配線Ｒｘ［１］を図示している。タッチの検出を行う期間で信号出力回路１１０は、図２（Ｃ）に示すように、ソース線ＳＬ［１］乃至［２４０］の一定の列数、ここでは１０列毎に駆動信号Ｓ_ＴＳ［１］乃至［２４］を伝えることができる。なおソース線ＳＬ［１］乃至［２４０］と、配線Ｒｘ［１］との間には、容量Ｃ_Ｓが形成され、検出物の有無によってタッチの検出を行うことができる。

なお図２（Ｃ）に示すように、駆動信号Ｓ_ＴＳ［１］、駆動信号Ｓ_ＴＳ［２］を与える配線は、ソース線ＳＬ［１］乃至［１０］、またはソース線ＳＬ［１１］乃至［２０］と、複数の配線を割り当てる構成とする。ソース線は本数が多いものの、一本一本の検出電極となる配線Ｒｘとの間の容量は小さい。そのため、複数本のソース線を、駆動電極となる配線Ｔｘ［１］、Ｔｘ［２］として割り当て、同じ駆動信号を与えることで容量を増やし、よりタッチの検出を行い易くすることができる。

信号出力回路１１０は、コントローラ１３０より与える信号を切り替えることで、図２（Ｂ）、（Ｃ）で示したビデオ信号Ｓ_Ｖ［１］乃至［２４０］または駆動信号Ｓ_ＴＳ［１］乃至［２４］を切り替えて出力することができる。ビデオ信号と駆動信号とを同じ回路を用いてソース線に出力することができるため、表示を行うためのソースドライバとタッチセンサを駆動するための駆動回路とで回路を共有化することができる。異なる機能を一つの回路で実現できるため、回路の小型化を図ることができ、その結果として狭額縁化、低コスト化を図ることができる。

＜信号出力回路の具体例１＞
次いで図３には、上述した信号出力回路１１０の具体的な回路構成の一例を示す。図３に示す信号出力回路１１０Ａは、シフトレジスタＳＲ、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎ、ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎ、Ｄ／Ａ変換（デジタル／アナログ）回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎ、切り替え回路１１１およびバッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎを有する。

シフトレジスタＳＲは、コントローラ１３０が出力する、スタートパルスＳＰ、およびクロック信号ＣＬＫ等を基にパルス信号を生成する回路である。シフトレジスタＳＲは、フリップフロップ等で構成されるパルス出力回路がカスケード接続され、パルス信号を順に出力することができる。

ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎは、シフトレジスタＳＲが出力するパルス信号によって、配線１７０に与えられるデジタルのビデオ信号（Ｄ_Ｖともいう）を保持する機能を有する。ビデオ信号Ｄ_Ｖは、コントローラ１３０によって与えられる。

ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎは、ソース線ＳＬ［１］乃至［ｎ］の列数、ここではｎ列に応じて設けることができる。したがって、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎは、ｎ個を示している。配線１７０は、パラレルで入力されるビデオ信号Ｄ_Ｖのビット数、およびパルス信号によって同じタイミングで選択されるラッチ回路の数によって、本数が異なる。

例えば、パラレルで入力されるビデオ信号Ｄ_Ｖを、ｐビット（ｐは２以上の自然数）のデジタルのビデオ信号とし、ｊ列毎に同時にパルス信号によって同じタイミングで選択する場合、配線１７０の本数は、（ｊ×ｐ）本となる。なおシフトレジスタＳＲが出力するパルス信号は、（ｎ／ｊ）列となる。シフトレジスタＳＲが出力するパルス信号の段数を、ソース線の列数に比べて少なくできるため、ソース線の列数を増やして表示部の高精細化を図る構成や、クロック信号ＣＬＫの周波数を小さくすることができる。

配線１７０は、上述したように、表示を行う期間ではビデオ信号Ｄ_Ｖを伝える。一方で、タッチの検出を行う期間では、駆動信号Ｓ_ＴＳ［１］乃至［ｊ×ｐ］を伝える。配線１７０は、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎの他、切り替え回路１１１にも接続される。

ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎは、配線１８０に与えられるラッチ信号によって、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎの各列に保持されたＤ_Ｖを保持する機能を有する。ラッチ信号は、コントローラ１３０が出力する。ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎは、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎと同様に、ここではｎ列に応じて設けることができる。配線１８０は、ラッチ信号の数に応じて単数、または複数設けることができる。

Ｄ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎは、ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎに保持される、デジタルのビデオ信号Ｄ_Ｖをアナログのビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］に変換して出力する機能を有する。Ｄ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎは、切り替え回路１１１に接続される。

切り替え回路１１１は、コントローラ１３０が出力する切り替え信号によって、バッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎに与える信号を、Ｄ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎのビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］とするか、配線１７０の駆動信号Ｓ_ＴＳ［１］乃至［ｊ×ｐ］とするか、を切り替えることができる。

バッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎは、ビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］、あるいは駆動信号Ｓ_ＴＳ［１］乃至［ｊ×ｐ］を増幅してソース線ＳＬ［１］乃至［ｎ］に出力する機能を有する。

図３に示す信号出力回路１１０Ａは、表示を行う期間において、切り替え回路１１１によってＤ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎとバッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎを接続するように切り替える。つまり、図４に示すように切り替え回路１１１のスイッチを切り替える。したがって、信号出力回路１１０Ａは、図５に示す回路構成をとることができる。当該回路構成とすることで、表示を行う期間において信号出力回路１１０Ａは、ビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］をソース線ＳＬ［１］乃至［ｎ］の各列に順に出力することができる。

図６には、（ｊ×ｐ）本設けられる、配線１７０の具体的な構成について図示する。図６では、ｐビットのビデオ信号Ｄ_Ｖを４ビットとし、シフトレジスタＳＲによって６列毎に同時にパルス信号によって同じタイミングでスイッチ１７２を選択する場合を図示する。つまり配線１７０は配線１７０［１］乃至［２４］の２４本であり、配線１７０［１］乃至［２４］にデジタルのビデオ信号Ｄ_Ｖ［１］乃至［２４］が与えられる。配線１７０［１］乃至［２４］は、スイッチ１７２に接続される。スイッチ１７２は、シフトレジスタＳＲが出力するパルス信号によって、ビデオ信号Ｄ_Ｖ［１］乃至［２４］をラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａ２４０が有する１ビットの記憶回路１７３に保持させる。

また図６では、ソース線を２４０列、つまりソース線ＳＬ［１］乃至［２４０］を図示して説明する。この場合、シフトレジスタＳＲが出力するパルス信号は、４０列となり、パルス信号ＳＲＯＵＴ［１］乃至［４０］を図示して説明する。

図６に示す信号出力回路１１０Ａは、パルス信号ＳＲＯＵＴ［１］によってビデオ信号Ｄ_Ｖ［１］乃至［２４］を同時にラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａ６に保持する。そして、パルス信号ＳＲＯＵＴ［１］がシフトしたパルス信号ＳＲＯＵＴ［２］によってラッチ回路ＬＡＴ＿Ａ７乃至ＬＡＴ＿Ａ１２に対応するビデオ信号Ｄｖを保持する。このように、ビデオ信号Ｄ_Ｖを所定のラッチ回路に保持させ、ラッチ回路、Ｄ／Ａ変換回路、バッファ回路を経て、ソース線ＳＬ［１］乃至［２４０］にビデオ信号Ｓ_Ｖを与えることができる。

また、図３に示す信号出力回路１１０Ａは、タッチの検出を行う期間において、切り替え回路１１１によって配線１７０とバッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎを接続するように切り替える。つまり、図７に示すように切り替え回路１１１のスイッチを切り替える。したがって、信号出力回路１１０Ａは、図８に示す回路構成をとることができる。当該回路構成とすることで、タッチの検出を行う期間において信号出力回路１１０Ａは、駆動信号Ｓ_ＴＳ［１］乃至［ｊ×ｐ］をソース線ＳＬ［１］乃至［ｎ］の各列に順に出力することができる。

図９には、図６と同様に、（ｊ×ｐ）本設けられる、配線１７０の具体的な構成について図示する。図９では、つまり配線１７０は配線１７０［１］乃至［２４］の２４本であり、配線１７０［１］乃至［２４］に駆動信号Ｓ_ＴＳ［１］乃至［２４］が与えられる。

配線１７０［１］乃至［２４］は、切り替え回路１１１に接続される。例えば、配線１７０［１］は、切り替え回路１１１を介して、バッファ回路ＡＭＰ＿１乃至ＡＭＰ＿１０に接続される。そして、配線１７０［１］に与えられる駆動信号Ｓ_ＴＳ［１］は、ソース線ＳＬ［１］乃至［１０］の各列に与えることができる。

同様にして、配線１７０［２］は、切り替え回路１１１を介して、バッファ回路ＡＭＰ＿１１乃至ＡＭＰ＿２０に接続される。そして、配線１７０［２］に与えられる駆動信号Ｓ_ＴＳ［２］は、ソース線ＳＬ［１１］乃至［２０］の各列に与えることができる。また配線１７０［２４］には、切り替え回路１１１を介して、バッファ回路ＡＭＰ＿２３１乃至ＡＭＰ＿２４０に接続される。そして、配線１７０［２４］に与えられる駆動信号Ｓ_ＴＳ［２４］は、ソース線ＳＬ［２３１］乃至［２４０］の各列に与えることができる。

以上説明したように、信号出力回路１１０Ａは、コントローラ１３０より与える信号を切り替えることで、ビデオ信号Ｓ_Ｖ［１］乃至［２４０］または駆動信号Ｓ_ＴＳ［１］乃至［２４］を切り替えて出力することができる。ビデオ信号と駆動信号とを同じ回路を用いてソース線に出力することができるため、表示を行うためのソースドライバとタッチセンサを駆動するための駆動回路とで回路を共有化することができる。異なる機能を一つの回路で実現できるため、回路の小型化を図ることができ、その結果として狭額縁化、低コスト化を図ることができる。

＜信号出力回路の具体例２＞
次いで図１０には、上述した信号出力回路１１０Ａとは異なる具体例である、信号出力回路１１０Ｂを示す。信号出力回路１１０Ｂは、シフトレジスタＳＲ、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎ、ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎ、Ｄ／Ａ変換（デジタル／アナログ）回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎ、およびバッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎを有する。以下、信号出力回路１１０Ａとは異なる点について詳述し、信号出力回路１１０Ｂの動作を説明する。

ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎは、シフトレジスタＳＲが出力するパルス信号によって、配線１７０に与えられるデジタルのビデオ信号（Ｄ_Ｖともいう）を保持する機能を有する。ビデオ信号Ｄ_Ｖは、コントローラ１３０によって与えられる。配線の本数は、ビデオ信号Ｄ_Ｖのビット数、およびシフトレジスタＳＲが出力するパルス信号の数によって適宜設定することができる。

配線１７０は、上述したように、表示を行う期間ではビデオ信号Ｄ_Ｖを伝える。一方で、タッチの検出を行う期間では、ビデオ信号Ｄ_Ｖとは異なる信号Ｄ_ＴＳを伝える。この信号Ｄ_ＴＳは、例えば、各列のソース線に同じ階調のビデオ信号を出力するためのビデオ信号Ｄ_Ｖであればよい。

ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎは、コントローラ１３０より配線１８０に与えられるラッチ信号によって、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎの各列に保持された信号Ｄ_Ｖを保持する機能を有する。またラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎは、コントローラ１３０より配線１８０に与えられる駆動信号によって、ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａｎの各列に保持されたＤ_Ｖを順に保持する機能を有する。またラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎは、コントローラ１３０より配線１９０に与えられる制御信号によって、ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎの各列に保持されたＤ_Ｖを初期化する機能を有する。

配線１８０は、ｈ本の配線を有する。配線１８０が有する配線の数は、ソース線ＳＬ［１］乃至［ｎ］の数列ごとに与える駆動信号の数をｈとすると、ｈ本とすればよい。配線１８０のｈ本の配線に駆動信号Ｓ_ＴＳ［１］乃至［ｈ］を与え、Ｄ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎ、およびバッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎを介して、ソース線ＳＬ［１］乃至［ｎ］に駆動信号Ｓ_ＴＳ［１］乃至［ｈ］を与える構成となる。

Ｄ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎは、ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎに保持される、デジタルのビデオ信号Ｄ_Ｖをアナログのビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］に変換して出力する機能を有する。またＤ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎは、ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂｎに保持される、デジタルの信号Ｄ_ＴＳを駆動信号Ｓ_ＴＳ［１］乃至［ｈ］に変換して出力する機能を有する。Ｄ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿ｎは、切り替え回路１１１に接続される。

バッファ回路ＡＭＰ＿１乃至ＡＭＰ＿ｎは、ビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］、あるいは駆動信号Ｓ_ＴＳ［１］乃至［ｈ］を増幅してソース線ＳＬ［１］乃至［ｎ］に出力する機能を有する。

図１１に示す信号出力回路１１０Ｂは、表示を行う期間において、デジタルのビデオ信号Ｄ_Ｖをビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］に変換する。また、図１１に示す信号出力回路１１０Ｂは、タッチの検出を行う期間において、配線１８０に与える駆動信号および配線１７０に与える信号Ｄ_ＴＳを基に、異なるタイミングで立ち上がる駆動信号Ｓ_ＴＳ［１］乃至［ｈ］に変換する。配線１８０に与えるラッチ信号または駆動信号を切り替えること、および配線１９０に与える制御信号を切り替えることをそれぞれ期間に応じて行う。当該回路構成とすることで、表示を行う期間においてビデオ信号Ｓｖ［１］乃至Ｓｖ［ｎ］をソース線ＳＬ［１］乃至［ｎ］の各列に順に出力し、タッチの検出を行う期間において、駆動信号Ｓ_ＴＳ［１］乃至［ｈ］をソース線ＳＬ［１］乃至［ｎ］の各列に順に出力することができる。

図１２には、ｈ本設けられる、配線１８０の具体的な構成について図示する。図１２では、一例として、駆動信号Ｓ_ＴＳ［１］乃至［２４］、ソース線ＳＬ［１］乃至［２４０］とする。この場合、図１２の配線１８０は配線１８０［１］乃至［２４］の２４本であり、配線１８０［１］乃至［２４］に駆動信号Ｓ_ＴＳ［１］乃至［２４］が与えられる。

ラッチ回路ＬＡＴ＿Ａ１乃至ＬＡＴ＿Ａ２４０には、信号Ｄ_ＴＳが保持される。配線１８０［１］乃至［２４］に与える駆動信号Ｓ_ＴＳ［１］乃至［２４］を異なるタイミングで立ち上がる信号とすることで、配線１８０［１］に与えられる駆動信号Ｓ_ＴＳ［１］は、ラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂ１０、Ｄ／Ａ変換回路Ｄ／Ａ＿１乃至Ｄ／Ａ＿１０、およびバッファ回路ＡＭＰ＿１乃至ＡＭＰ＿１０を介して、ソース線ＳＬ［１］乃至［１０］の各列に与えることができる。

同様にして、配線１８０［２］に与えられる駆動信号Ｓ_ＴＳ［２］は、ラッチ回路ＬＡＴ＿Ｂ１１乃至ＬＡＴ＿Ｂ２０、Ｄ／Ａ変換回路Ｄ／Ａ＿１１乃至Ｄ／Ａ＿２０、およびバッファ回路ＡＭＰ＿１１乃至ＡＭＰ＿２０を介して、ソース線ＳＬ［１１］乃至［２０］の各列に与えることができる。また配線１８０［２３］に与えられる駆動信号Ｓ_ＴＳ［２３］は、ラッチ回路ＬＡＴ＿Ｂ２２１乃至ＬＡＴ＿Ｂ２３０、Ｄ／Ａ変換回路Ｄ／Ａ＿２２１乃至Ｄ／Ａ＿２３０、およびバッファ回路ＡＭＰ＿２２１乃至ＡＭＰ＿２３０を介して、ソース線ＳＬ［２２１］乃至［２３０］の各列に与えることができる。また配線１８０［２４］に与えられる駆動信号Ｓ_ＴＳ［２４］は、ラッチ回路ＬＡＴ＿Ｂ２３１乃至ＬＡＴ＿Ｂ２４０、Ｄ／Ａ変換回路Ｄ／Ａ＿２３１乃至Ｄ／Ａ＿２４０、およびバッファ回路ＡＭＰ＿２３１乃至ＡＭＰ＿２４０を介して、ソース線ＳＬ［２３１］乃至［２４０］の各列に与えることができる。

なお配線１８０［１］乃至［２４］において、ビデオ信号Ｄ_Ｖを保持するために与えられるラッチ信号は、図１２（Ａ）に示すタイミングチャートで説明できる。図１２（Ａ）は、表示を行う期間における配線１８０［１］乃至［２４］に与える信号の波形を示している。図１２（Ａ）に示すように、１水平走査期間を１Ｈで表すと、１水平走査期間毎にビデオ信号Ｄ_Ｖを保持するようにラッチ信号を与えればよい。

また配線１８０［１］乃至［２４］において、信号Ｄ_ＴＳを異なるタイミングで保持するための駆動信号Ｓ_ＴＳ［１］乃至［２４］は、図１２（Ｂ）に示すタイミングチャートで説明できる。図１２（Ｂ）は、タッチの検出を行う期間における配線１８０［１］乃至［２４］に与える信号の波形を示している。図１２（Ｂ）に示すように、１水平走査期間を１Ｈで表すと、１水平走査期間毎に順にＤ_ＴＳを保持するように駆動信号Ｓ_ＴＳ［１］乃至［２４］を与えればよい。

なおラッチ回路ＬＡＴ＿Ｂ１乃至ＬＡＴ＿Ｂ２４０の回路構成は、図１３（Ａ）乃至（Ｃ）で説明できる。例えば、ラッチ回路ＬＡＴ＿Ｂは、ラッチ回路ＬＡＴ＿Ａからビデオ信号等が端子Ｄに与えられる。またラッチ回路ＬＡＴ＿Ｂは、配線１９０から制御信号等が端子ＳＷに与えられる。またラッチ回路ＬＡＴ＿Ｂは、配線１８０からラッチ信号または駆動信号等が端子ＬＳに与えられる。またラッチ回路ＬＡＴ＿Ｂは、端子ＱよりＤ／Ａ変換回路に保持している信号を出力する。

図１３（Ａ）のラッチ回路ＬＡＴ＿Ｂは、表示を行う期間において、図１３（Ｂ）に示すタイミングチャートのように動作させることができる。端子ＳＷに与える制御信号はＬレベルとし、端子Ｄのビデオ信号Ｄ_Ｖを端子ＬＳのラッチ信号のＨレベルのタイミング（時刻Ｔ_ＬＡＴ）で取り込み、端子ＬＳのラッチ信号をＬレベルとしても端子Ｑよりビデオ信号Ｄ_Ｖを出力するように動作させる。当該構成とすることで、一旦保持したビデオ信号Ｄ_Ｖを出力し続けることができる。

また図１３（Ａ）のラッチ回路ＬＡＴ＿Ｂは、タッチの検出を行う期間において、図１３（Ｃ）に示すタイミングチャートのように動作させることができる。端子ＳＷに与える制御信号はＨレベルとし、端子Ｄの信号Ｓ_ＴＳを端子ＬＳのラッチ信号のＨレベルのタイミング（時刻Ｔ_ＬＡＴ１）で取り込み、端子ＬＳのラッチ信号のＬレベルのタイミング（時刻Ｔ_ＬＡＴ２）で初期化、例えばＬレベルとするよう動作させる。当該構成とすることで端子ＬＳに与える駆動信号に応じた信号をＤ／Ａ変換回路に出力することができる。

以上説明したように、信号出力回路１１０Ｂは、コントローラ１３０より与える信号を切り替えることで、ビデオ信号Ｓ_Ｖ［１］乃至［２４０］または駆動信号Ｓ_ＴＳ［１］乃至［２４］を切り替えて出力することができる。ビデオ信号と駆動信号とを同じ回路を用いてソース線に出力することができるため、表示を行うためのソースドライバとタッチセンサを駆動するための駆動回路とで回路を共有化することができる。異なる機能を一つの回路で実現できるため、回路の小型化を図ることができ、その結果として狭額縁化、低コスト化を図ることができる。

（実施の形態２）
本実施の形態では、上記実施の形態で説明した、半導体装置である集積回路を適用可能なタッチパネルのブロック図の構成例、表示部／センサ部が有する画素、および駆動電極／検出電極の回路構成の一例について説明する。

＜タッチパネルのブロック図の構成例＞
図１４に、フルインセル型、ハイブリッドインセル型またはオンセル型の、周辺回路を含むタッチパネルのブロック図を示す。タッチパネル４００は、表示部４０１と、センサ部４０２と、を有する。またタッチパネル４００は、表示部４０１やセンサ部４０２を駆動するための周辺回路の一例として、表示駆動回路４１１、タッチセンサ駆動回路４１２、およびタイミングコントローラ４１３を有する。また周辺回路として、表示部４０１およびセンサ部４０２で必要な電源電圧を生成するための電源回路等を有していてもよい。

表示駆動回路４１１は、一例として、ゲートドライバ４１４およびソースドライバ４１５を有する。ゲートドライバ４１４およびソースドライバ４１５は、表示部４０１にマトリクス状に設けられた画素（図示せず）を順次駆動し、表示を制御することができる。

上述したソースドライバ４１５は、上記実施の形態で説明したようにビデオ信号をソース線に出力する他、センサ部の駆動電極（Ｔｘ）としても機能するソース線にアナログ信号を与える機能を有する。

なおソースドライバ４１５を含む、表示駆動回路４１１、タッチセンサ駆動回路４１２、およびタイミングコントローラ４１３を構成する一部の回路は、シリコン基板に作製した集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を用いることで、タッチパネル４００が設けられた基板上や、タッチパネル４００が設けられた基板に接続されるＦＰＣ等上に設けることができる。そのため、図１４に図示するＩＣ４４０は、タッチパネル４００のブロック内において、ソースドライバ４１５、検出回路４１６、送信回路４１７、およびタイミングコントローラ４１３を有する構成として図示している。

このように、タッチセンサの駆動回路と、ソースドライバと、を一つの回路とし、タッチセンサの信号の処理するための他の回路等を１つのＩＣに組み込んだ構成とすることで、ＩＣを小型化できる。ＩＣの小型化によって、タッチセンサの狭額縁化や、ＩＣの取り数の増加による低コスト化を図ることができる。

なお、画素数の増加する場合や、フレーム周波数を高くする場合、ゲートドライバ４１４およびソースドライバ４１５は、複数に設け、表示する画素の領域を区切って制御させてもよい。このようにすることで、表示する画像の精細度や、信号の書き込み速度等を高めることができる。

タッチセンサ駆動回路４１２は、一例として、検出回路４１６および送信回路４１７を有する。検出回路４１６は、主としてアナログ信号を扱う回路である。送信回路４１７は、主として、デジタル信号を扱う回路である。

検出回路４１６は、一例として、センサ部４０２の検出電極（Ｒｘ）側よりアナログ信号を受け取りデジタル信号に変換する機能等、を有する。検出回路４１６としては、積分回路や、サンプルホールド回路、Ａ／Ｄ（アナログ／デジタル）コンバータ等がある。

送信回路４１７は、一例として、検出回路４１６より出力されるデジタル信号のノイズ除去、タッチ位置検出、およびタッチ位置の追跡処理等の信号処理を行う回路である。送信回路４１７での信号処理によって得られるデータは、タッチパネル４００の外部にあるホストコントローラ４２０に出力することができる。

タイミングコントローラ４１３は、一例として、ホストコントローラ４２０からビデオ信号等を受信し、表示駆動回路４１１を制御する信号、例えばクロック信号、垂直同期信号、水平同期信号等を生成する回路である。また、タイミングコントローラ４１３は、一例として、ホストコントローラ４２０から信号を受信し、例えばタッチセンサ駆動回路４１２を制御するための信号等を生成する回路である。

なお外部のホストコントローラ４２０から受信する各種信号は、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）等のインターフェースを経て、タイミングコントローラ４１３に入力することができる。

ホストコントローラ４２０は、タッチパネルが有する周辺回路と各種信号を入出力するための回路である。ホストコントローラ４２０は、例えば、演算回路や、フレームメモリを有し、タッチパネル４００との間、あるいはその他の装置との間で信号の入出力を行う回路である。

図１５（Ａ）、（Ｂ）、（Ｃ）は、タッチパネルにＩＣを実装する例を説明するための概略図である。

図１５（Ａ）では、タッチパネル４００Ａは、基板４５１、対向基板４５２、複数のＦＰＣ４５３、ＩＣ４５４、ＩＣ４５５等を有する。また基板４５１と対向基板４５２との間に表示部４５６、タッチセンサ部４５７、及びゲートドライバ４５８を有している。ＩＣ４５４及びＩＣ４５５は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式などの実装方法により基板４５１に実装されている。

ＩＣ４５４及びＩＣ４５５は、図１４で説明したＩＣ４４０として機能する回路を有する。ＩＣ４５４は、タッチセンサの駆動回路と、ソースドライバと、を一つの回路とし、タッチセンサの信号の処理するための他の回路等を１つのＩＣに組み込んだ構成とすることで、小型化できる。ＩＣの小型化によって、タッチセンサの狭額縁化や、ＩＣの取り数の増加による低コスト化を図ることができる。図１５（Ｂ）では、タッチパネル４００Ｂは、１つのＩＣ４５４Ａと１つのＦＰＣ４５３を実装した例を示している。ＩＣ４５４Ａは、図１４で説明したＩＣ４４０として機能する回路を有する。ＩＣ４５４Ａは、タッチセンサの駆動回路と、ソースドライバと、を一つの回路とし、タッチセンサの信号の処理するための他の回路等を１つのＩＣに組み込んだ構成とすることで、小型化できる。ＩＣの小型化によって、タッチセンサの狭額縁化や、ＩＣの取り数の増加による低コスト化を図ることができる。このように、機能を１つのＩＣ４５４Ａに集約させることで、部品点数を減らすことができるため好ましい。また図１５（Ｂ）では、ゲートドライバ４５８を表示部４５６の２つの短辺のうち、ＦＰＣ４５３に近い側の辺に沿って配置した例を示している。

図１５（Ｃ）は、図１５（Ａ）、（Ｂ）で説明したＩＣ４５４、４５４Ａの一部の機能を有するＩＣ４６０等が実装されたＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）４５９を有する構成の例を示している。基板４５１上のＩＣ４５４Ｂ及びＩＣ４５５Ｂと、ＰＣＢ４５９とは、ＦＰＣ４５３によって電気的に接続されている。

なお図１５（Ａ）、（Ｂ）、（Ｃ）において、ＩＣ４５４、４５４Ａ、４５４Ｂ、ＩＣ４５５、ＩＣ４５５Ｂは、基板４５１上ではなくＦＰＣ４５３に実装されていてもよい。例えばＩＣ４５４、４５４Ａ、４５４Ｂ、ＩＣ４５５、ＩＣ４５５ＢをＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などの実装方法によりＦＰＣ４５３に実装すればよい。

図１５（Ａ）、（Ｂ）に示すように、表示部４５６の短辺側にＦＰＣ４５３やＩＣ４５４、４５４Ａを配置する構成は狭額縁化が可能であるため、例えばスマートフォン、携帯電話、またはタブレット端末などの電子機器に好適に用いることができる。また、図１５（Ｃ）に示すようなＰＣＢ４５９を用いる構成は、例えばテレビジョン装置やモニタ装置、タブレット端末、またはノート型のパーソナルコンピュータなどに好適に用いることができる。

＜画素、および駆動電極／検出電極の回路構成について＞
図１６（Ａ）の画素２０３Ａは、液晶素子を表示部に有するタッチパネルの画素の一例であり、トランジスタ２３１、及び液晶素子２３３を有する。図示していないが、画素２０３Ａは、容量素子を有していてもよい。

トランジスタ２３１は、液晶素子２３３とソース線ＳＬ［１］乃至［ｎ］のいずれか一との接続を制御するスイッチング素子としての機能を有する。トランジスタ２３１は、ゲート線ＧＬ［１］乃至［ｍ］のいずれか一を介して、そのゲートから入力される走査信号により導通状態が制御される。

液晶素子２３３は、一例として、コモン電極、画素電極及び液晶で構成される素子である。コモン電極と画素電極間に形成される電界の作用により液晶の液晶材料の配向が変化される。

なお駆動電極（Ｔｘ）としての機能を有するソース線ＳＬ［１］乃至［ｎ］と対となるように設ける、検出電極として機能する配線Ｒｘ［１］乃至ＲＸ［ｙ］は、ソース線ＳＬ［１］乃至［ｎ］に直交するように設ければよい。

なお検出電極として機能する配線Ｒｘ［１］乃至ＲＸ［ｙ］は、液晶素子２３３に接続されるコモン電極に接続される配線を用いてもよい。この場合の回路構成を図１６（Ｂ）に示す。

図１７の画素２０３Ｂは、発光素子を表示部に有するタッチパネルの画素の一例であり、トランジスタ２２１、トランジスタ２２２、及び発光素子２２３を有する。なお図１７では、ゲート線ＧＬ［１］乃至［ｍ］及びソースＳＬ［１］乃至［ｎ］に加えて、電源線ＶＬを図示している。電源線ＶＬは、発光素子２２３に電流を供給するための配線である。

トランジスタ２２１は、トランジスタ２２２のゲートとソース線ＳＬ［１］乃至［ｎ］のいずれか一との接続を制御するスイッチング素子としての機能を有する。トランジスタ２２１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号によりオン、オフが制御される。

トランジスタ２２２は、ゲートに印加される電圧に従って、電源線ＶＬと発光素子２２３との間に流れる電流を制御する機能を有する。

発光素子２２３は、一例として、電極に挟持された発光層で構成される素子である。発光素子２２３は、発光層を流れる電流量に従って輝度を制御することができる。

なお駆動電極（Ｔｘ）としての機能を有するソース線ＳＬ［１］乃至［ｎ］と対となるように設ける、検出電極として機能する配線Ｒｘ［１］乃至ＲＸ［ｙ］は、図１６（Ａ）、（Ｂ）と同様に、ソース線ＳＬ［１］乃至［ｎ］に直交するように設ければよい。

（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の断面構造の一例について、図１８を参照して説明する。

先の実施の形態に示す半導体装置は、シフトレジスタ回路等の各回路を、シリコンなどを用いたトランジスタで形成することができる。なおシリコンは、多結晶シリコン、微結晶シリコン、非結晶シリコンを用いることができる。なおシリコンの代わりに、酸化物半導体などを用いることができる。

図１８には、本発明の一態様に係る半導体装置の断面模式図を示す。図１８に示す断面模式図は、半導体材料（例えば、シリコン）を用いたｎチャネル型のトランジスタ及びｐチャネル型のトランジスタを有する。

ｎチャネル型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられたゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａと、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７とが接続されている。

ｐチャネル型のトランジスタ５２０は、半導体材料を含む基板５００に設けられたチャネル形成領域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられたゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂと、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７とが接続している。

また、基板５００には、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むように素子分離絶縁膜５０９が設けられている。

なお、図１８では、トランジスタ５１０及びトランジスタ５２０が、半導体基板にチャネルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトランジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜にチャネルが形成されるトランジスタであってもよい。

半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトランジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す各回路を構成するトランジスタを、単結晶半導体基板に形成することが好ましい。

また、トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ接続されている。なお配線５２３上に層間絶縁膜及び電極層を設け、さらにトランジスタを積層して設ける構成としてもよい。

（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置をタッチパネルに適用する例、タッチパネルのブロック図の構成例、及びタッチパネルを電子機器に適用する例について、図１９乃至図２１を用いて説明する。

＜タッチパネルに適用する際の実装例＞
半導体装置のタッチパネルへの実装例について、図１９（Ａ）、（Ｂ）を用いて説明する。

図１９（Ａ）は半導体装置１０の上面図であり、図１９（Ｂ）は集積回路１００周辺を拡大した図である。

半導体装置１０は、一対の基板２００、２１０を有する。また、ソースドライバおよびタッチセンサの駆動回路の機能を有する集積回路１００、ゲートドライバ１０１、表示部／センサ部１０２を有する。基板２００では、ＦＰＣ２２０（フレキシブルプリント基板）が接続部ＣＯＮに接続される。接続部ＣＯＮから設けられる配線は、集積回路１００の入力端子に接続される。集積回路１００から表示部／センサ部１０２に向けて設けられるソース線ＳＬ［１］乃至［ｎ］は、出力端子に接続される。

図１９（Ｂ）は、図１９（Ａ）の切断線Ｚ１−Ｚ２、Ｚ３−Ｚ４における半導体装置１０の断面図である。なお図１９（Ｂ）では、表示部／センサ部１０２が有する表示素子を、一例として液晶素子として説明する。なお表示素子は、電極間にＥＬ層を有する発光素子であってもよい。

切断線Ｚ１−Ｚ２にあらわれる端子部７００には、端子部７１０および端子部７２０並びに接続部ＣＯＮ等を備える。端子部７１０および端子部７２０は集積回路１００と接続され、接続部ＣＯＮは、接続層７０２を介して、ＦＰＣ２２０と接続される。

接続部ＣＯＮは、接続層７０２および接点７０４を介して、集積回路１００の入力端子に接続される。集積回路１００の出力端子は、接続層７０３および、接点７０４、接点７０５を介して表示部／センサ部１０２に接続された導電層に接続される。

切断線Ｚ３−Ｚ４にあらわれる表示部／センサ部１０２は、複数の画素、およびタッチセンサの電極として機能する導電層を備える。例えば画素は、基板２００と基板２１０との間に設けられるトランジスタ７３１および液晶素子７３２を有する。タッチセンサは、トランジスタ７３１のソースまたはドレインの一方として機能する導電層７３３、液晶素子７３２の液晶層を挟む一方の電極として機能する導電層７３４を有する。また、基板２００と基板２１０との間には、液晶７３５を有する。また、基板２１０側には、遮光層７３６、着色層７３７等を有していてもよい。また基板２００、２１０の端部には、封止材７３８を有していてもよい。

＜各構成要素について＞
以下では、図１９（Ｂ）に示す各構成要素について説明する。

《接続層・接点》
接続層７０２、接続層７０３および、接点７０４、接点７０５としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

《基板》
基板２００および基板２１０に適用可能な基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタや容量素子等を形成してもよい。

可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。

《トランジスタ》
トランジスタ７３１等に適用可能なトランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。

なおトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。

特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＨｆまたはＮｄ等の金属）で表記される酸化物を含む。

または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細に画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

《導電層》
トランジスタのゲート、ソースおよびドレインのほか、各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェン化合物を用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、タッチパネルを構成する各種配線および電極などの導電層や、表示素子が有する電極（画素電極および共通電極など）にも用いることができる。

または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。このとき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。

例えばこのような導電層を、トランジスタの第２のゲート電極として機能する導電層に適用することができる。または、透光性を有する他の導電層にも適用することができる。

《絶縁層》
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。

《液晶素子》
液晶素子７３２に適用可能な液晶素子としては、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された素子を例示したが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えばＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

また、半導体装置１０にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。

なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

《着色層、遮光層》
遮光層７３６、着色層７３７に適用可能な遮光層、着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。

《封止材》
封止材７３８に適用可能な封止材は、基板同士を貼り合わせる機能を備える。封止材は空気より大きい屈折率を備える。

＜タッチパネルの応用例＞
次いで図１９（Ａ）、（Ｂ）のタッチパネルを用いたタッチパネルモジュールの応用例について、図２０を用いて説明を行う。

図２０に示すタッチパネルモジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８０１２に接続されたタッチパネル８０１１、フレーム８００５、プリント基板８００６、バッテリー８００７を有する。なおタッチパネルモジュール８０００が有する表示素子が液晶素子の場合、バックライトユニットなどを設けてもよい。

上記実施の形態で説明した半導体装置は、図２０におけるタッチパネル８０１１に用いることができる。そのため、タッチパネルモジュール８０００は、狭額縁化や低コスト化を図ることができる。

上部カバー８００１及び下部カバー８００２は、タッチパネル８０１１等のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８０１１は、抵抗膜方式または静電容量方式のタッチセンサを用いることができる。

フレーム８００５は、タッチパネル８０１１等の保護機能の他、プリント基板８００６の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００５は、放熱板としての機能を有していてもよい。

プリント基板８００６は、タッチパネル８０１１等を駆動するための各種信号を出力する回路を有する。プリント基板８００６上の各回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８００７による電源であってもよい。バッテリー８００７は、商用電源を用いる場合には、省略可能である。

また、タッチパネルモジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

＜電子機器への応用例＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器のタッチパネルモジュールに、上述のタッチパネルモジュールを適用した場合について説明する。

図２１（Ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少なくとも一部には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、狭額縁化や低コスト化が図られた携帯型の情報端末が実現される。

なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図２１（Ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図２１（Ａ）の右図のように第１の表示部９０３ａにはキーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

また、図２１（Ａ）に示す携帯型の情報端末は、図２１（Ａ）の右図のように、第１の表示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第２の表示部９０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利である。

図２１（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図２１（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

更に、図２１（Ａ）に示す筐体９０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。

図２１（Ｂ）は、腕時計型携帯情報端末であり、筐体９１０、バンド９１１、および留め具９１２で構成されている。筐体９１０には、表示部９１３、操作部９１４、およびセンサ９１５が設けられている。表示部９１３はタッチセンサの機能を有し、時計表示部９１６、およびアイコン９１７をタッチして操作することができる。筐体９１０には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、狭額縁化や低コスト化が図られた腕時計型携帯情報端末が実現される。

図２１（Ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３などで構成されている。テレビジョン装置の操作は、筐体９２１が備えるスイッチや、リモコン操作機９２４により行うことができる。筐体９２１及びリモコン操作機９２４には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、狭額縁化や低コスト化が図られたテレビジョン装置が実現される。

図２１（Ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー９３２と、マイク９３３と、操作ボタン９３４等が設けられている。本体９３０内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため狭額縁化や低コスト化が図られたスマートフォンが実現される。

図２１（Ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４３などによって構成されている。本体９４１内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、狭額縁化や低コスト化が図られたデジタルカメラが実現される。

以上のように、本実施の形態に示す電子機器には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、狭額縁化や低コスト化が図られた電子機器が実現される。

（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

なお本明細書等において、１つの画素に１つのトランジスタ及び１つの容量素子を備えた１Ｔ−１Ｃの液晶表示装置の画素回路の構成、あるいは１つの画素に２つのトランジスタ及び１つの容量素子を備えた２Ｔ−１Ｃ構造のＥＬ表示装置の画素回路の構成を示しているが、本実施の形態はこれに限定されない。１つの画素に３つ以上のトランジスタ及び２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。

なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。

＜＜表示素子について＞＞
本明細書等において、表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブを用いた表示素子、または、量子ドットを用いた表示素子など、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。

＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＡＭＰ＿ｎ バッファ回路
ＡＭＰ＿１ バッファ回路
ＡＭＰ＿１０ バッファ回路
ＡＭＰ＿１１ バッファ回路
ＡＭＰ＿２０ バッファ回路
ＡＭＰ＿２２１ バッファ回路
ＡＭＰ＿２３０ バッファ回路
ＡＭＰ＿２３１ バッファ回路
ＡＭＰ＿２４０ バッファ回路
ＬＡＴ＿Ａ１ ラッチ回路
ＬＡＴ＿Ａ６ ラッチ回路
ＬＡＴ＿Ａ７ ラッチ回路
ＬＡＴ＿Ａ１２ ラッチ回路
ＬＡＴ＿Ａ２４０ ラッチ回路
ＬＡＴ＿Ａｎ ラッチ回路
ＬＡＴ＿Ｂ１ ラッチ回路
ＬＡＴ＿Ｂ１０ ラッチ回路
ＬＡＴ＿Ｂ１１ ラッチ回路
ＬＡＴ＿Ｂ２０ ラッチ回路
ＬＡＴ＿Ｂ２２１ ラッチ回路
ＬＡＴ＿Ｂ２３０ ラッチ回路
ＬＡＴ＿Ｂ２３１ ラッチ回路
ＬＡＴ＿Ｂ２４０ ラッチ回路
ＬＡＴ＿Ｂｎ ラッチ回路
１０ 半導体装置
１００ 集積回路
１０１ ゲートドライバ
１０２ 表示部／センサ部
１０３ 画素
１１０ 信号出力回路
１１０Ａ 信号出力回路
１１０Ｂ 信号出力回路
１１１ 回路
１２０ 入力部
１３０ コントローラ
１４０ 信号検出回路
１５０ 信号送信回路
１６０ ホスト
１７０ 配線
１７２ スイッチ
１７３ 記憶回路
１８０ 配線
１９０ 配線
２００ 基板
２０３Ａ 画素
２０３Ｂ 画素
２１０ 基板
２２０ ＦＰＣ
２２１ トランジスタ
２２２ トランジスタ
２２３ 発光素子
２３１ トランジスタ
２３３ 液晶素子
４００ タッチパネル
４００Ａ タッチパネル
４００Ｂ タッチパネル
４０１ 表示部
４０２ センサ部
４１１ 表示駆動回路
４１２ タッチセンサ駆動回路
４１３ タイミングコントローラ
４１４ ゲートドライバ
４１５ ソースドライバ
４１６ 検出回路
４１７ 送信回路
４２０ ホストコントローラ
４４０ ＩＣ
４５１ 基板
４５２ 対向基板
４５３ ＦＰＣ
４５４ ＩＣ
４５４Ａ ＩＣ
４５４Ｂ ＩＣ
４５５ ＩＣ
４５５Ｂ ＩＣ
４５６ 表示部
４５７ タッチセンサ部
４５８ ゲートドライバ
４５９ ＰＣＢ
４６０ ＩＣ
５００ 基板
５０１ チャネル形成領域
５０２ 低濃度不純物領域
５０３ 高濃度不純物領域
５０４ａ ゲート絶縁膜
５０４ｂ ゲート絶縁膜
５０５ａ ゲート電極層
５０５ｂ ゲート電極層
５０６ａ ソース電極層
５０６ｂ ドレイン電極層
５０６ｃ ソース電極層
５０６ｄ ドレイン電極層
５０７ 金属間化合物領域
５０８ａ サイドウォール絶縁膜
５０８ｂ サイドウォール絶縁膜
５０９ 素子分離絶縁膜
５１０ トランジスタ
５１１ チャネル形成領域
５１２ 低濃度不純物領域
５１３ 高濃度不純物領域
５１７ 金属間化合物領域
５２０ トランジスタ
５２１ 層間絶縁膜
５２２ 層間絶縁膜
５２３ 配線
７００ 端子部
７０２ 接続層
７０３ 接続層
７０４ 接点
７０５ 接点
７１０ 端子部
７２０ 端子部
７３０ 表示部／センサ部
７３１ トランジスタ
７３２ 液晶素子
７３３ 導電層
７３４ 導電層
７３５ 液晶
７３６ 遮光層
７３７ 着色層
７３８ 封止材
９０１ 筐体
９０２ 筐体
９０３ａ 表示部
９０３ｂ 表示部
９０４ 選択ボタン
９０５ キーボード
９１０ 筐体
９１１ バンド
９１２ 留め具
９１３ 表示部
９１４ 操作部
９１５ センサ
９１６ 時計表示部
９１７ アイコン
９２０ テレビジョン装置
９２１ 筐体
９２２ 表示部
９２３ スタンド
９２４ リモコン操作機
９３０ 本体
９３１ 表示部
９３２ スピーカー
９３３ マイク
９３４ 操作ボタン
９４１ 本体
９４２ 表示部
９４３ 操作スイッチ
８０００ タッチパネルモジュール
８００１ 上部カバー
８００２ 下部カバー
８００５ フレーム
８００６ プリント基板
８００７ バッテリー
８０１１ タッチパネル
８０１２ ＦＰＣ

Claims (4)

1. 集積回路と、表示部と、センサ部と、を有し、
   前記集積回路は、第１の回路と、第２の回路と、コントローラと、を有し、
   前記表示部または前記センサ部は、前記第１の回路に電気的に接続されたｎ本（ｎは２以上の自然数）の第１の配線と、前記第１の配線の一部との間で容量を形成する第２の配線と、を有し、
   前記第１の回路は、前記第１の配線に表示を行うためのビデオ信号を出力する機能と、前記第１の配線に容量値の変化を検出するための駆動信号を出力する機能と、を有し、
   前記第２の回路は、前記第２の配線と電気的に接続され、前記容量の変化を検出する機能を有し、
   前記第１の回路は、シフトレジスタと、第１のラッチ回路と、第２のラッチ回路と、Ｄ／Ａ変換回路と、切り替え回路と、バッファ回路と、を有し、
   前記第１のラッチ回路は、（ｊ×ｐ）本（ｊ、ｐは２以上の自然数）の第３の配線に電気的に接続され、
   前記第３の配線は、前記コントローラから前記第１のラッチ回路に前記ビデオ信号となるｐビットのデジタル信号を伝える機能、および前記コントローラから前記バッファ回路に前記駆動信号を伝える機能を有し、
   前記第１のラッチ回路は、前記シフトレジスタが出力する（ｎ／ｊ）段（ｎ／ｊは整数）分のパルス信号に応じて前記第３の配線の前記デジタル信号をｊ列毎に保持する機能を有し、
   前記第２のラッチ回路は、ラッチ信号に応じて前記第１のラッチ回路の前記デジタル信号を保持する機能を有し、
   前記Ｄ／Ａ変換回路は、前記第２のラッチ回路の前記デジタル信号を基にアナログ信号のビデオ信号を生成する機能を有し、
   前記切り替え回路は、前記ビデオ信号を前記バッファ回路に伝えるか、前記駆動信号を前記バッファ回路に伝えるか、を切り替える機能を有し、
   前記バッファ回路は、増幅した前記ビデオ信号、または増幅した前記駆動信号を前記第１の配線に出力する機能を有し、
   前記第１の配線は、ｊ列毎に前記第３の配線のいずれか一の前記駆動信号が伝わる、半導体装置。
2. 集積回路と、表示部と、センサ部と、を有し、
   前記集積回路は、第１の回路と、第２の回路と、コントローラと、を有し、
   前記表示部または前記センサ部は、前記第１の回路に電気的に接続されたｎ本（ｎは２以上の自然数）の第１の配線と、前記第１の配線の一部との間で容量を形成する第２の配線と、を有し、
   前記第１の回路は、前記第１の配線に表示を行うためのビデオ信号を出力する機能と、前記第１の配線に容量値の変化を検出するための駆動信号を出力する機能と、を有し、
   前記第２の回路は、前記第２の配線と電気的に接続され、前記容量の変化を検出する機能を有し、
   前記第１の回路は、シフトレジスタと、第１のラッチ回路と、第２のラッチ回路と、Ｄ／Ａ変換回路と、切り替え回路と、バッファ回路と、を有し、
   前記第１のラッチ回路は、第３の配線に電気的に接続され、
   前記第３の配線は、前記コントローラから前記第１のラッチ回路に前記ビデオ信号となるデジタル信号を伝える機能を有し、
   前記第１のラッチ回路は、前記シフトレジスタが出力するパルス信号に応じて前記第３の配線の前記デジタル信号を保持する機能を有し、
   前記第２のラッチ回路は、ｈ本（ｈは２以上の自然数）の第４の配線に電気的に接続され、
   前記第４の配線は、前記第１のラッチ回路の前記デジタル信号を保持するためのラッチ信号を前記コントローラから前記第２のラッチ回路に伝える機能と、前記コントローラから前記第２のラッチ回路に前記駆動信号を伝える機能と、を有し、
   前記Ｄ／Ａ変換回路は、前記第２のラッチ回路が出力する前記デジタル信号を基にアナログ信号であるビデオ信号を生成する機能を有し、
   前記バッファ回路は、増幅した前記ビデオ信号、または増幅した前記駆動信号を前記第１の配線に出力する機能を有し、
   前記第１の配線は、（ｎ／ｈ）列（ｎ／ｈは整数）毎に前記第４の配線のいずれか一の駆動信号が伝わる、半導体装置。
3. 請求項１または２において、
   前記表示部または前記センサ部は、コモン電極、画素電極及び液晶を有する液晶素子を有し、
   前記第２の配線は、前記コモン電極に電気的に接続される配線である半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記表示部または前記センサ部はトランジスタを有し、
   前記第１の配線と、前記第２の配線とは、前記トランジスタが形成される基板側に設けられる半導体装置。

Images