JP2017010017A5 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017010017A5
JP2017010017A5 JP2016111438A JP2016111438A JP2017010017A5 JP 2017010017 A5 JP2017010017 A5 JP 2017010017A5 JP 2016111438 A JP2016111438 A JP 2016111438A JP 2016111438 A JP2016111438 A JP 2016111438A JP 2017010017 A5 JP2017010017 A5 JP 2017010017A5
Authority
JP
Japan
Prior art keywords
wiring
circuit
function
signal
latch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016111438A
Other languages
English (en)
Other versions
JP2017010017A (ja
JP6879678B2 (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2017010017A publication Critical patent/JP2017010017A/ja
Publication of JP2017010017A5 publication Critical patent/JP2017010017A5/ja
Application granted granted Critical
Publication of JP6879678B2 publication Critical patent/JP6879678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. 集積回路が有する第1の回路及び第2の回路と、
    表示部またはセンサ部が有し、且つ前記第1の回路に電気的に接続された第1の配線と、
    前記表示部または前記センサ部が有し、且つ前記第1の配線の一部との間で容量を形成する第2の配線と、を有し、
    前記第1の回路は、前記第1の配線にビデオ信号を出力する機能と、前記第1の配線に駆動信号を出力する機能と、を有し、
    前記第2の回路は、前記第2の配線と電気的に接続され、前記容量の変化を検出する機能を有する、半導体装置。
  2. 請求項1において、
    前記第の回路は、シフトレジスタと、第1のラッチ回路と、第2のラッチ回路と、D/A変換回路と、切り替え回路と、バッファ回路と、を有し、
    前記第1の配線は、n本(nは2以上の自然数)の配線を有し、
    前記第1のラッチ回路は、(j×p)本(j、pは2以上の自然数)の第3の配線に電気的に接続され、
    前記第3の配線は、前記ビデオ信号となるpビットのデジタル信号を伝える機能、および前記駆動信号を伝える機能、を有し、
    前記第1のラッチ回路は、前記シフトレジスタが出力する(n/j)段分のパルス信号に応じて前記第3の配線の前記デジタル信号をj列毎に保持する機能を有し、
    前記第2のラッチ回路は、ラッチ信号に応じて前記第1のラッチ回路が保持する前記デジタル信号を保持する機能を有し、
    前記D/A変換回路は、前記第2のラッチ回路が保持する前記デジタル信号を基にアナログ信号のビデオ信号を生成する機能を有し、
    前記切り替え回路は、前記ビデオ信号を前記バッファ回路に伝えるか、前記駆動信号を前記バッファ回路に伝えるか、を切り替える機能を有し、
    前記バッファ回路は、増幅した前記ビデオ信号、または増幅した前記駆動信号を前記第1の配線に出力する機能を有し、
    前記第1の配線は、j列毎に前記第3の配線のいずれか一の前記駆動信号が伝わる、半導体装置。
  3. 請求項1において、
    前記第の回路は、シフトレジスタと、第1のラッチ回路と、第2のラッチ回路と、D/A変換回路と、切り替え回路と、バッファ回路と、を有し、
    前記第1の配線は、n本(nは2以上の自然数)の配線を有し、
    前記第1のラッチ回路は、第3の配線に電気的に接続され、
    前記第3の配線は、前記ビデオ信号となるデジタル信号を伝える機能を有し、
    前記第1のラッチ回路は、前記シフトレジスタが出力するパルス信号に応じて前記第3の配線の前記デジタル信号を保持する機能を有し、
    前記第2のラッチ回路は、h本(hは2以上の自然数)の第4の配線に電気的に接続され、
    前記第4の配線は、前記第1のラッチ回路が保持する前記デジタル信号を保持するためのラッチ信号を伝える機能と、前記駆動信号を伝える機能、を有し、
    前記D/A変換回路は、前記第2のラッチ回路が出力する前記デジタル信号を基にアナログ信号であるビデオ信号を生成する機能を有し、
    前記バッファ回路は、増幅した前記ビデオ信号、または増幅した前記駆動信号を前記第1の配線に出力する機能を有し、
    前記第1の配線は、(n/h)列毎に前記第4の配線のいずれか一の駆動信号が伝わる、半導体装置。
  4. 請求項1乃至3のいずれか一において、
    前記表示部または前記センサ部は、コモン電極、画素電極及び液晶を有する液晶素子を有し、
    前記第2の配線は、前記コモン電極に電気的に接続される配線である半導体装置。
  5. 請求項1乃至のいずれか一において、
    前記表示部または前記センサ部はトランジスタを有し、
    前記第1の配線と、前記第2の配線とは、前記トランジスタが形成される基板側に設けられる半導体装置。
JP2016111438A 2015-06-22 2016-06-03 半導体装置 Active JP6879678B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015124830 2015-06-22
JP2015124830 2015-06-22

Publications (3)

Publication Number Publication Date
JP2017010017A JP2017010017A (ja) 2017-01-12
JP2017010017A5 true JP2017010017A5 (ja) 2019-07-04
JP6879678B2 JP6879678B2 (ja) 2021-06-02

Family

ID=57587139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016111438A Active JP6879678B2 (ja) 2015-06-22 2016-06-03 半導体装置

Country Status (3)

Country Link
US (1) US10268326B2 (ja)
JP (1) JP6879678B2 (ja)
TW (1) TWI710943B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6705687B2 (ja) * 2016-04-04 2020-06-03 株式会社ジャパンディスプレイ 表示装置
CN107561760A (zh) * 2017-09-19 2018-01-09 惠科股份有限公司 内嵌式触控显示装置
CN109976562A (zh) * 2017-12-27 2019-07-05 鸿富锦精密工业(武汉)有限公司 触控显示器
TWI656466B (zh) * 2018-03-26 2019-04-11 財團法人工業技術研究院 觸控顯示面板
JP7066537B2 (ja) * 2018-06-06 2022-05-13 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
KR20220052855A (ko) * 2019-08-27 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JPWO2021064509A1 (ja) 2019-10-04 2021-04-08
KR20220009541A (ko) * 2020-07-15 2022-01-25 삼성디스플레이 주식회사 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용하는 픽셀의 쓰레스홀드 전압 센싱 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
JP5539106B2 (ja) 2010-08-23 2014-07-02 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、駆動回路、タッチ検出機能付き表示装置の駆動方法、および電子機器
JP5971708B2 (ja) 2012-08-27 2016-08-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
JP6034161B2 (ja) 2012-11-29 2016-11-30 シナプティクス・ジャパン合同会社 半導体装置及び電子機器
JP6057462B2 (ja) 2013-01-24 2017-01-11 シナプティクス・ジャパン合同会社 半導体装置
JP6131071B2 (ja) 2013-03-14 2017-05-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
CN104238787B (zh) * 2013-06-08 2019-05-14 深圳市联思精密机器有限公司 一种触控式平板显示器
JP6010012B2 (ja) * 2013-12-03 2016-10-19 富士フイルム株式会社 導電シート、静電容量式タッチパネル及び表示装置

Similar Documents

Publication Publication Date Title
JP2017010017A5 (ja) 半導体装置
JP2017187782A5 (ja)
JP2018022185A5 (ja) 半導体装置
JP2014120858A5 (ja)
JP2007004160A5 (ja)
JP2008083692A5 (ja)
US20180181277A1 (en) Panel driving integrated circuit
WO2016106783A1 (zh) 液晶显示面板、栅极驱动电路及其故障检测方法
JP2009004757A5 (ja)
JP2007065660A5 (ja)
JP2012048266A5 (ja) 表示装置及び電子機器
GB2557552A8 (en) Gate driving circuit and liquid crystal display device having same
JP2012009125A5 (ja) 表示装置及び電子機器
JP2009159600A5 (ja)
JP2010211374A5 (ja)
JP2017067830A5 (ja)
JP2011090761A5 (ja) 半導体装置、表示装置及び電子機器
JP2007151092A5 (ja)
US20160378242A1 (en) Touch driving unit, touch panel and display device
JP2013026780A5 (ja)
JP2011227478A5 (ja) 表示装置
JP2011186450A5 (ja) 液晶表示装置、電子機器
JP2017225100A5 (ja)
JP2018022116A5 (ja)
JP2011209713A5 (ja)