JP2011227478A5 - 表示装置 - Google Patents

Claims (5)

1. 第１のシフトレジスタ、第２のシフトレジスタ、第１のセレクタ回路、及び第２のセレクタ回路を有する走査線駆動回路と、
   第１の領域及び第２の領域を有する画素部と、
   前記第１の領域に位置する第１の画素に電気的に接続する第１の走査線と、
   前記第２の領域に位置する第２の画素に電気的に接続する第２の走査線と、
   前記第１の画素に電気的に接続する第１の信号線と、
   前記第２の画素に電気的に接続する第２の信号線と、
   前記第１のセレクタ回路の第１の入力端子、前記第２のセレクタ回路の第１の入力端子、前記第１の画素、及び前記第２の画素のそれぞれに電気的に接続する配線と、有し、
   前記第１のシフトレジスタの第１の出力端子は前記第１のセレクタ回路の第２の入力端子に電気的に接続され、
   前記第２のシフトレジスタの第１の出力端子は、前記第２のセレクタ回路の第２の入力端子に電気的に接続されることを特徴とする表示装置。
2. 第１のシフトレジスタ、第２のシフトレジスタ、第１のセレクタ回路、第２のセレクタ回路、第１のバッファ、及び第２のバッファを有する走査線駆動回路と、
   第１の領域及び第２の領域を有する画素部と、
   前記第１の領域に位置する第１の画素に電気的に接続する第１の走査線と、
   前記第２の領域に位置する第２の画素に電気的に接続する第２の走査線と、
   前記第１の画素に電気的に接続する第１の信号線と、
   前記第２の画素に電気的に接続する第２の信号線と、
   前記第１のセレクタ回路の第１の入力端子、前記第２のセレクタ回路の第１の入力端子、前記第１の画素、及び前記第２の画素のそれぞれに電気的に接続する配線と、有し、
   前記第１のシフトレジスタの第１の出力端子は前記第１のセレクタ回路の第２の入力端子に電気的に接続され、
   前記第２のシフトレジスタの第１の出力端子は、前記第２のセレクタ回路の第２の入力端子に電気的に接続され、
   前記第１のバッファの入力端子は前記第１のセレクタ回路の出力端子に電気的に接続され、
   前記第１のバッファの出力端子は、前記第１の走査線に電気的に接続され、
   前記第２のバッファの入力端子は前記第２のセレクタ回路の出力端子に電気的に接続され、
   前記第２のバッファの出力端子は、前記第２の走査線に電気的に接続されることを特徴とする表示装置。
3. 請求項１または請求項２において、
   前記第１の画素は、第１のトランジスタと、第２のトランジスタと、容量と、表示素子とを有し、
   前記第１のトランジスタのゲートは、前記第１の走査線と電気的に接続され、
   前記第２のトランジスタのゲートは、前記配線と電気的に接続されることを特徴とする表示装置。
4. 請求項３において、
   前記第１のトランジスタと前記第２のトランジスタとは、それぞれ酸化物半導体を有することを特徴とする表示装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第１のセレクタ回路は、第３のトランジスタと、第４のトランジスタと、インバータと、を有し、
   前記第３のトランジスタのゲートは、前記配線と、前記インバータの入力端子と、に電気的に接続され、
   前記インバータの出力端子は、前記第４のトランジスタのゲートに電気的に接続されることを特徴とする表示装置。