JP2012252108A5 - - Google Patents

Claims (5)

1. 複数の出力信号線に対して、順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路を備え、前記駆動回路は、
   前記複数の出力信号線の夫々が、連続して並ぶ３つの出力信号線である第１出力信号線、第２出力信号線及び第３出力信号線と、
   クロック信号である第１クロック信号が印加される第１クロック信号線と、
   前記第１クロック信号とはアクティブ電位が時間的に重ならないクロック信号である第２クロック信号が印加される第２クロック信号線と、
   前記第２出力信号線が、直接又は間接的にソース及びドレインのいずれか一方に接続され、前記第１クロック信号線が、直接又は間接的に前記ソース及びドレインのいずれか他方に接続されたトランジスタである第１トランジスタと、
   前記第２クロック信号がアクティブ電位である場合に、前記第１トランジスタのゲートを直接又は間接的に非アクティブ電位とする第２トランジスタと、を備え、
   前記第２トランジスタのソース及びドレインのいずれか一方が非アクティブ電位に接続され、前記第２トランジスタのソース及びドレインのいずれか他方が前記第１トランジスタのゲートに直接又は間接的に接続され、前記第２トランジスタのゲートに前記第２クロック信号が直接又は間接的に接続され、
   前記第１出力信号線及び前記第３出力信号線に対してアクティブ電位を出力する回路は、前記第２出力信号線に対してアクティブ電位を出力する回路とは表示領域を介して反対側に配置され、
   前記第１トランジスタのゲートには、前記第１出力信号線及び前記第３出力信号線がそれぞれ整流装置を介して直接又は間接的に接続されている、ことを特徴とする表示装置。
2. 請求項１に記載の表示装置であって、
   第１出力信号線は、第１及び第２クロック信号とはアクティブ電位が時間的に重ならないクロック信号である第３クロック信号が印加されることによりアクティブ電位を出力し、
   第３出力信号線は、第１〜第３クロック信号とはアクティブ電位が時間的に重ならないクロック信号である第４クロック信号が印加されることによりアクティブ電位を出力し、
   第１出力信号線、第２出力信号線及び第３出力信号線の順にアクティブ電位を出力する場合には、第１〜第４クロック信号は、第３クロック信号、第１クロック信号、第４クロック信号、及び第２クロック信号の順にアクティブ電位となる４相クロックであり、
   第３出力信号線、第２出力信号線及び第１出力信号線の順にアクティブ電位を出力する場合には、第１〜第４クロック信号は、第４クロック信号、第１クロック信号、第３クロック信号、及び第２クロック信号の順にアクティブ電位となる４相クロックである、ことを特徴とする表示装置。
3. 請求項１又は２に記載の表示装置であって、
   前記第１トランジスタのゲートと前記第２トランジスタのソース及びドレインのいずれかの間には、ゲートが前記アクティブ電位より絶対値が小さい中間電圧に固定された耐電圧用のトランジスタを備える、ことを特徴とする表示装置。
4. 請求項１乃至３のいずれか一項に記載の表示装置であって、
   前記第２クロック信号と前記第２出力信号線がアクティブ電位を出力しない期間第２出力信号線へＬｏｗ電位を出力するトランジスタのゲートとの間には、ゲートが前記アクティブ電位より絶対値が小さい中間電圧に固定された降圧用のトランジスタを備える、ことを特徴とする表示装置。
5. 請求項１乃至４のいずれか一項に記載の表示装置であって、
   前記第１トランジスタと前記第２出力信号線がアクティブ電位を出力しない期間第２出力信号線へＬｏｗ電位を出力するトランジスタと並列に検査端子に接続されるトランジスタを最終段回路ブロックで追加する、ことを特徴とする表示装置。