JP2014238464A - 液晶表示パネル用多面取り回路基板及び液晶表示パネルの製造方法 - Google Patents

Abstract

【課題】走査線に接続される回路素子の静電破壊を防止することを目的とする。【解決手段】多面取り回路基板は、複数のアレイ基板２４にそれぞれ対応する複数の製品領域４６及び製品外領域４８を有する基板４４と、製品外領域４８に設けられた製品外配線５４と、製品外配線５４に電気的に接続されて、それぞれの製品領域４６の内外を交互に通るように、波形を描きながら延びる波形配線５６と、複数の製品領域４６のそれぞれの表示領域３２に設けられた回路素子５８と、複数の製品領域４６のそれぞれの表示領域３２の隣に設けられた走査回路４０と、それぞれの製品領域４６で走査回路４０から両側に延びて、一方の側では回路素子５８に接続し、他方の側では当該製品領域４６の内側で波形配線５６に接続する複数の走査線４２と、を有する。【選択図】図４

Description

本発明は、液晶表示パネル用多面取り回路基板及び液晶表示パネルの製造方法に関する。

液晶表示装置は、マトリクス方式で駆動されることが一般的である。マトリクス方式では、複数のデータ線と複数の走査線が交差する方向に延びる。走査線に走査信号が入力されるとその走査線が選択され、選択された走査線に対応する画素にデータ線の信号が印加される。

従来、静電破壊対策として、データ線は保護回路に接続し、走査回路の制御信号線は製品外のコモン線に接続しているが、走査線については、特に有効な対策が採られていなかった。

特開平１１−２８２３８６号公報

特許文献１には、ドライバ内蔵型の液晶パネル等用のアクティブマトリクス基板装置の製造において、導電性の保護パターンを用いて基板上の各種配線、素子等の静電破壊を防止することが開示されている。しかし、具体的に、走査線に接続される回路素子の静電破壊対策について開示されていない。

本発明は、走査線に接続される回路素子の静電破壊を防止することを目的とする。

（１）本発明に係る多面取り回路基板は、複数の液晶表示パネルに使用される複数のアレイ基板に切り出すための多面取り回路基板であって、前記複数のアレイ基板にそれぞれ対応する複数の製品領域及び製品外領域を有する基板と、前記製品外領域に設けられた製品外配線と、前記製品外配線に電気的に接続されて、それぞれの前記製品領域の内外を交互に通るように、波形を描きながら延びる波形配線と、前記複数の製品領域のそれぞれの表示領域に設けられた回路素子と、前記複数の製品領域のそれぞれの前記表示領域の隣に設けられた走査回路と、それぞれの前記製品領域で前記走査回路から両側に延びて、一方の側では前記回路素子に接続し、他方の側では当該製品領域の内側で前記波形配線に接続する複数の走査線と、を有することを特徴とする。本発明によれば、走査線が波形配線を介して製品外配線に接続されているので、静電気を製品外配線に逃がすことができる。これにより回路素子の静電破壊を防止することができる。また、波形配線は、波形を描く形状なので、直線に沿って切断するだけでバラバラにすることができる。したがって、１回の切断プロセスで、波形配線との接続で相互に電気的に導通した複数の走査線を、電気的に切り離すことができる。

（２）（１）に記載された多面取り回路基板において、前記複数の製品領域は、縦方向及び横方向に並び、前記横方向に並ぶ２つ以上の前記製品領域は、前記複数のアレイ基板に切り出すための切断ラインを介して隣同士が隣接し、前記波形配線は、前記横方向に隣同士の前記製品領域の端部を交互に通る部分を有することを特徴としてもよい。

（３）（２）に記載された多面取り回路基板において、一対の前記走査回路が、前記表示領域の両側に設けられていることを特徴としてもよい。

（４）（３）に記載された多面取り回路基板において、前記複数の走査線は、それぞれ、一方の前記走査回路に接続し、他方の前記走査回路には接続せず、隣同士の前記走査線は、相互に反対側の前記走査回路に接続し、それぞれの前記走査線は、接続された一方の前記走査回路の隣にある前記波形配線に接続することを特徴としてもよい。

（５）（３）に記載された多面取り回路基板において、前記波形配線は、前記横方向に左右に交互に屈曲し、左右の一方で凸となる側で前記複数の走査線に接続し、左右の他方で凹となる側から延びて前記横方向に隣の前記製品領域に入る分岐配線を有し、それぞれの前記製品領域の前記複数の走査線は、前記横方向に隣の前記製品領域の前記複数の走査線と前記横方向に隣り合い、前記横方向に隣同士の前記製品領域で隣り合う一対の前記走査線の一方は、前記凸となる側で前記波形配線に接続し、他方は、前記凹となる側で前記分岐配線を介して前記波形配線に接続することを特徴としてもよい。

（６）（２）から（５）のいずれか１項に記載された多面取り回路基板において、前記波形配線は、前記横方向の並びで端に位置する前記製品領域の、隣に前記製品領域が無い側の端部の内外を交互に通る部分をさらに有することを特徴としてもよい。

（７）（２）から（６）のいずれか１項に記載された多面取り回路基板において、前記製品外領域は、前記複数の製品領域を囲む枠状領域と、前記縦方向に隣同士の前記製品領域の間を通る区画領域と、を含み、前記製品外配線は、前記枠状領域及び前記区画領域を連続的に通ることを特徴としてもよい。

（８）（１）から（７）のいずれか１項に記載された多面取り回路基板において、前記波形配線は、半導体からなることを特徴としてもよい。

（９）本発明に係る液晶表示パネルの製造方法は、複数の液晶表示パネルに使用するための複数の製品領域及び製品外領域を有する基板と、前記製品外領域に設けられた製品外配線と、前記製品外配線に電気的に接続されて、隣同士の前記製品領域の端部を交互に通るように、波形を描きながら延びる波形配線と、前記複数の製品領域のそれぞれの表示領域に設けられた回路素子と、前記複数の製品領域のそれぞれの前記表示領域の隣に設けられた走査回路と、それぞれの前記製品領域で前記走査回路から両側に延びて、一方の側では前記回路素子に接続し、他方の側では当該製品領域の内側で前記波形配線に接続する複数の走査線と、を有する多面取り回路基板を用意する工程と、前記複数の製品領域に対応して、前記多面取り回路基板を切断する工程と、を含み、前記多面取り回路基板を切断する工程で、前記波形配線が交互に通る前記隣同士の前記製品領域を、１つの切断ラインで分離し、前記１つの切断ラインは、前記波形配線が描く前記波形を、相互に反対側に複数の凸が間隔をあけて配列される２つの半波波形に分離する位置を通り、前記複数の走査線は、前記凸の側で前記波形配線に接続することを特徴とする。本発明によれば、１つの切断ラインで隣同士の製品領域を分離するだけで、波形配線を凸ごとに分離することができる。したがって、１回の切断プロセスで、波形配線との接続で相互に電気的に導通した複数の走査線を、電気的に切り離すことができる。また、走査線が波形配線を介して製品外配線に接続されているので、静電気を製品外配線に逃がすことができる。これにより回路素子の静電破壊を防止することができる。

（１０）（９）に記載された液晶表示パネルの製造方法において、前記波形配線は、前記凸とは反対の凹となる側から隣の前記製品領域に入る分岐配線を有し、それぞれの前記製品領域の前記複数の走査線は、隣の前記製品領域の前記複数の走査線と隣り合い、隣同士の前記製品領域で隣り合う一対の前記走査線の一方は、前記凸となる側で前記波形配線に接続し、他方は、前記凹となる側で前記分岐配線を介して前記波形配線に接続し、前記多面取り回路基板を切断する工程で、前記１つの切断ラインで前記分岐配線を切断することを特徴としてもよい。

液晶表示パネルを示す断面図である。 アレイ基板に構成される回路を示す図である。 本発明を適用した実施形態に係る多面取り回路基板を示す平面図である。 多面取り回路基板の一部を拡大した平面図である。 波形配線をそれが延びる方向に沿って切った断面図である。 実施形態に係る多面取り回路基板の変形例を示す図である。 切断された多面取り回路基板を示す図である。

以下、本発明の実施形態について図面を参照して説明する。

図１は、液晶表示パネルを示す断面図である。液晶表示パネルは、カラーフィルタ基板１０を有する。カラーフィルタ基板１０は、ブラックマトリクス１２、カラーフィルタ層１４、平坦化層１６及び第１配向膜１８を含む。第１配向膜１８に対向して、セルギャップをあけて、第２配向膜２０が配置されている。第１配向膜１８及び第２配向膜２０の間に液晶材料２２が配置されている。

カラーフィルタ基板１０と対向するようにアレイ基板２４が配置されている。アレイ基板２４は、回路層２６を含む。回路層２６には、液晶材料２２を駆動するための回路が形成されている。第２配向膜２０は回路層２６の上に形成されている。

図２は、アレイ基板２４に構成される回路を示す図である。この回路は、詳しくは、図１に示す回路層２６に形成される回路と、アレイ基板２４に搭載された集積回路チップ２８に内蔵される回路からなる。アレイ基板２４は、入出力用又は検査用の複数のパッド３０を有する。パッド３０と集積回路チップ２８が配線で接続されている。アレイ基板２４は、画像を表示するための表示領域３２を有する。

表示領域３２に、集積回路チップ２８から複数の信号線３４が引き出されている。表示領域３２には、液晶材料２２への電圧の印加を制御するための薄膜トランジスタ３６が設けられている。複数の信号線３４は、保護回路３８に接続されることで静電破壊対策が採られている。

表示領域３２の外側には、走査回路４０が設けられている。走査回路４０から表示領域３２に複数の走査線４２が引き出されている。走査線４２は、薄膜トランジスタ３６のゲート電極に接続されている。走査回路４０から走査線４２に入力される走査信号（クロック信号）によって、信号線３４に印加される映像信号が制御される。そして、映像信号の電圧によって液晶材料２２が駆動される。

図３は、本発明を適用した実施形態に係る多面取り回路基板を示す平面図である。多面取り回路基板を切断して、複数の液晶表示パネルに使用される複数のアレイ基板２４（図２参照）を得ることができる。

多面取り回路基板は、基板４４を有する。基板４４は、複数のアレイ基板２４にそれぞれ対応する複数の製品領域４６を有する。複数の製品領域４６は、縦方向及び横方向に並ぶ。横方向に並ぶ２つ以上の製品領域４６は、複数のアレイ基板２４に切り出すための切断ラインＬを介して隣同士が隣接する。つまり、１つの切断ラインＬで多面取り回路基板を切断すれば、横方向に隣同士のアレイ基板２４が切断される。

基板４４は、製品領域４６を除いた領域である製品外領域４８を有する。製品外領域４８は、複数の製品領域４６を囲む枠状領域５０を含む。製品外領域４８は、縦方向に隣同士の製品領域４６の間を通る区画領域５２を含む。つまり、縦方向に隣同士の製品領域４６の間には区画領域５２がある。

製品外領域４８には、製品外配線５４が設けられている。製品外配線５４は、枠状領域５０及び区画領域５２を連続的に通る。なお、図２に示すアレイ基板２４の複数のパッド３０は、多面取り回路基板からアレイ基板２４に切り出される前には、製品外配線５４に接続されている。これも静電破壊対策である。

基板４４には波形配線５６が設けられている。波形配線５６は、矩形波、正弦波、三角波又はのこぎり波などの波形を描くように延びている。図３に示す波形配線５６は、分離された複数の部分からなるが、これらの部分の全体を波形配線５６と定義する。波形配線５６は、製品外配線５４に電気的に接続されている。波形配線５６は、それぞれの製品領域４６の内外を交互に通るように波形を描きながら延びる。波形配線５６は、横方向に隣同士の製品領域４６の端部を交互に通る部分を有する。また、波形配線５６は、横方向の並びで端に位置する製品領域４６（図３で最も右又は左に位置する製品領域４６）の、隣に製品領域４６が無い側の端部（図３で右端部又は左端部）の内外を交互に通る部分を有する。

図４は、多面取り回路基板の一部を拡大した平面図である。製品領域４６の表示領域３２には回路素子５８が設けられている。回路素子５８は、例えば、図２に示す薄膜トランジスタ３６である。製品領域４６には、表示領域３２の隣に走査回路４０が設けられている。一対の走査回路４０が、表示領域３２の両側に設けられている。

製品領域４６には、複数の走査線４２が設けられている。複数の走査線４２は、表示領域３２に設けられており、表示領域３２では回路素子５８に接続する。走査線４２は、一方の端部が走査回路４０に至るように延びるが、他方の端部は走査回路４０に至らないようになっている。つまり、複数の走査線４２は、それぞれ、一方の走査回路４０に接続するが、他方の走査回路４０には接続しない。隣同士の走査線４２は、相互に反対側の走査回路４０に接続する。

走査線４２の走査回路４０に至る一方の端部は、さらに走査回路４０を超えるように延びている。つまり、走査線４２は、一方の端部側では走査回路４０から両側に延びる。製品領域４６の内側で、複数の走査線４２の走査回路４０を超える端部は、波形配線５６に接続する。つまり、走査線４２は、接続された一方の走査回路４０の隣にある波形配線５６に接続する。

本実施形態によれば、走査線４２が波形配線５６を介して製品外配線５４に接続されているので、静電気を製品外配線５４に逃がすことができる。これにより回路素子５８の静電破壊を防止することができる。また、波形配線５６は、波形を描く形状なので、直線に沿って切断するだけでバラバラにすることができる。したがって、１回の切断プロセスで、波形配線５６との接続で相互に電気的に導通した複数の走査線４２を、電気的に切り離すことができる。

図５は、波形配線５６をそれが延びる方向に沿って切った断面図である。走査線４２と波形配線５６の接続は、金属配線６０によってなされている。波形配線５６は、ポリシリコン又はアモルファスシリコンなどの半導体から形成されている。半導体は金属よりも腐食しにくい。したがって、多面取り回路基板を切断するときに、波形配線５６を切断ラインＬで切断してその断面が露出しても、波形配線５６は腐食しにくくなっている。

図６は、実施形態に係る多面取り回路基板の変形例を示す図である。この例では、走査線１４２は、両方の端部がそれぞれ走査回路１４０に至るように延びる。複数の走査線１４２は、それぞれ、両方の走査回路１４０に接続する。

走査線１４２の走査回路１４０に至るそれぞれの端部は、さらに走査回路１４０を超えるように延びている。つまり、走査線１４２は、両方の端部側で、走査回路１４０から両側に延びる。製品領域１４６の内側で、複数の走査線１４２の走査回路１４０を超える端部は、波形配線１５６に接続する。つまり、走査線１４２は、走査回路１４０の隣にある波形配線１５６に接続する。

波形配線１５６は、横方向に左右に交互に屈曲する。波形配線１５６は、左右の一方で凸となる側で走査線１４２に接続する。波形配線１５６は、左右の他方で凹となる側から延びて横方向に隣の製品領域１４６に入る分岐配線１６２を有する。分岐配線１６２も、ポリシリコン又はアモルファスシリコンなどの半導体から形成すれば、切断面が露出しても腐食しにくくなる。

それぞれの製品領域１４６の複数の走査線１４２は、横方向に隣の製品領域１４６の複数の走査線１４２と横方向に隣り合う。横方向に隣同士の製品領域１４６で隣り合う一対の走査線１４２の一方は、凸となる側で波形配線１５６に接続し、他方は、凹となる側で分岐配線１６２を介して波形配線１５６に接続する。

［液晶表示パネルの製造方法］
次に、本発明を適用した実施形態に係る液晶表示パネルの製造方法を説明する。本実施形態では、図３に示す多面取り回路基板を用意する。多面取り回路基板の詳細は上述した通りである。

複数の製品領域４６に対応して、多面取り回路基板を切断する。多面取り回路基板を切断する工程で、波形配線５６が横方向に交互に通る隣同士の製品領域４６は、１つの切断ラインＬで分離する。複数の走査線４２は、切断前には、凸の側で波形配線５６に接続している。

図７は、切断された多面取り回路基板を示す図である。図３に示す波形配線５６が描く波形は、１つの切断ラインＬで切断されて、図７に示すように相互に反対側に複数の凸が間隔をあけて配列される２つの半波波形に分離される。すなわち、図３に示すように波形を描いていた波形配線５６は、図７に示すように、複数の半波部５６ａと複数の半波部５６ｂに分離される。それぞれの製品領域４６には、複数の半波部５６ａ及び複数の半波部５６ｂが、中央方向に凸を向けて配置される。また、半波部５６ａ及び半波部５６ｂのそれぞれに走査線４２が接続される。

本実施形態によれば、１つの切断ラインＬで隣同士の製品領域４６を分離するだけで、波形配線５６を凸ごとに分離することができる。したがって、１回の切断プロセスで、波形配線５６との接続で相互に電気的に導通した複数の走査線４２を、電気的に切り離すことができる。また、走査線４２が波形配線５６を介して製品外配線５４に接続されているので、静電気を製品外配線５４に逃がすことができる。これにより回路素子５８の静電破壊を防止することができる。

次に、本発明を適用した実施形態に係る液晶表示パネルの製造方法の変形例を説明する。変形例では、図６に示す多面取り回路基板を用意する。そして、多面取り回路基板を切断する工程で、１つの切断ラインＬで分岐配線１６２を切断する。その他の内容は、上記実施形態で説明した内容が該当する。

本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。

１０ カラーフィルタ基板、１２ ブラックマトリクス、１４ カラーフィルタ層、１６ 平坦化層、１８ 第１配向膜、２０ 第２配向膜、２２ 液晶材料、２４ アレイ基板、２６ 回路層、２８ 集積回路チップ、３０ パッド、３２ 表示領域、３４ 信号線、３６ 薄膜トランジスタ、３８ 保護回路、４０ 走査回路、４２ 走査線、４４ 基板、４６ 製品領域、４８ 製品外領域、５０ 枠状領域、５２ 区画領域、５４ 製品外配線、５６ 波形配線、５６ａ 半波部、５６ｂ 半波部、５８ 回路素子、６０ 金属配線、１４０ 走査回路、１４２ 走査線、１４６ 製品領域、１５６ 波形配線、１６２ 分岐配線、Ｌ 切断ライン。

Claims (10)

1. 複数の液晶表示パネルに使用される複数のアレイ基板に切り出すための多面取り回路基板であって、
   前記複数のアレイ基板にそれぞれ対応する複数の製品領域及び製品外領域を有する基板と、
   前記製品外領域に設けられた製品外配線と、
   前記製品外配線に電気的に接続されて、それぞれの前記製品領域の内外を交互に通るように、波形を描きながら延びる波形配線と、
   前記複数の製品領域のそれぞれの表示領域に設けられた回路素子と、
   前記複数の製品領域のそれぞれの前記表示領域の隣に設けられた走査回路と、
   それぞれの前記製品領域で前記走査回路から両側に延びて、一方の側では前記回路素子に接続し、他方の側では当該製品領域の内側で前記波形配線に接続する複数の走査線と、
   を有することを特徴とする多面取り回路基板。
2. 請求項１に記載された多面取り回路基板において、
   前記複数の製品領域は、縦方向及び横方向に並び、
   前記横方向に並ぶ２つ以上の前記製品領域は、前記複数のアレイ基板に切り出すための切断ラインを介して隣同士が隣接し、
   前記波形配線は、前記横方向に隣同士の前記製品領域の端部を交互に通る部分を有することを特徴とする多面取り回路基板。
3. 請求項２に記載された多面取り回路基板において、
   一対の前記走査回路が、前記表示領域の両側に設けられていることを特徴とする多面取り回路基板。
4. 請求項３に記載された多面取り回路基板において、
   前記複数の走査線は、それぞれ、一方の前記走査回路に接続し、他方の前記走査回路には接続せず、
   隣同士の前記走査線は、相互に反対側の前記走査回路に接続し、
   それぞれの前記走査線は、接続された一方の前記走査回路の隣にある前記波形配線に接続することを特徴とする多面取り回路基板。
5. 請求項３に記載された多面取り回路基板において、
   前記波形配線は、前記横方向に左右に交互に屈曲し、左右の一方で凸となる側で前記複数の走査線に接続し、左右の他方で凹となる側から延びて前記横方向に隣の前記製品領域に入る分岐配線を有し、
   それぞれの前記製品領域の前記複数の走査線は、前記横方向に隣の前記製品領域の前記複数の走査線と前記横方向に隣り合い、
   前記横方向に隣同士の前記製品領域で隣り合う一対の前記走査線の一方は、前記凸となる側で前記波形配線に接続し、他方は、前記凹となる側で前記分岐配線を介して前記波形配線に接続することを特徴とする多面取り回路基板。
6. 請求項２から５のいずれか１項に記載された多面取り回路基板において、
   前記波形配線は、前記横方向の並びで端に位置する前記製品領域の、隣に前記製品領域が無い側の端部の内外を交互に通る部分をさらに有することを特徴とする多面取り回路基板。
7. 請求項２から６のいずれか１項に記載された多面取り回路基板において、
   前記製品外領域は、前記複数の製品領域を囲む枠状領域と、前記縦方向に隣同士の前記製品領域の間を通る区画領域と、を含み、
   前記製品外配線は、前記枠状領域及び前記区画領域を連続的に通ることを特徴とする多面取り回路基板。
8. 請求項１から７のいずれか１項に記載された多面取り回路基板において、
   前記波形配線は、半導体からなることを特徴とする多面取り回路基板。
9. 複数の液晶表示パネルに使用するための複数の製品領域及び製品外領域を有する基板と、
   前記製品外領域に設けられた製品外配線と、
   前記製品外配線に電気的に接続されて、隣同士の前記製品領域の端部を交互に通るように、波形を描きながら延びる波形配線と、
   前記複数の製品領域のそれぞれの表示領域に設けられた回路素子と、
   前記複数の製品領域のそれぞれの前記表示領域の隣に設けられた走査回路と、
   それぞれの前記製品領域で前記走査回路から両側に延びて、一方の側では前記回路素子に接続し、他方の側では当該製品領域の内側で前記波形配線に接続する複数の走査線と、
   を有する多面取り回路基板を用意する工程と、
   前記複数の製品領域に対応して、前記多面取り回路基板を切断する工程と、
   を含み、
   前記多面取り回路基板を切断する工程で、前記波形配線が交互に通る前記隣同士の前記製品領域を、１つの切断ラインで分離し、
   前記１つの切断ラインは、前記波形配線が描く前記波形を、相互に反対側に複数の凸が間隔をあけて配列される２つの半波波形に分離する位置を通り、
   前記複数の走査線は、前記凸の側で前記波形配線に接続することを特徴とする液晶表示パネルの製造方法。
10. 請求項９に記載された液晶表示パネルの製造方法において、
    前記波形配線は、前記凸とは反対の凹となる側から隣の前記製品領域に入る分岐配線を有し、
    それぞれの前記製品領域の前記複数の走査線は、隣の前記製品領域の前記複数の走査線と隣り合い、
    隣同士の前記製品領域で隣り合う一対の前記走査線の一方は、前記凸となる側で前記波形配線に接続し、他方は、前記凹となる側で前記分岐配線を介して前記波形配線に接続し、
    前記多面取り回路基板を切断する工程で、前記１つの切断ラインで前記分岐配線を切断することを特徴とする液晶表示パネルの製造方法。

Images