CN115938322A - 显示面板、显示装置以及驱动方法 - Google Patents

Abstract

一种显示面板、显示装置以及驱动方法。该显示面板，包括显示区域和周边区域。显示区域包括具有多行、多列子像素单元的子像素单元阵列，在周边区域中设置有栅极驱动电路，显示区域还包括多条栅线和多条数据线，栅极驱动电路包括多个依次布置的移位寄存器单元，多条栅线依次排列且与多个依次布置的移位寄存器单元电连接；栅极驱动电路包括两个移位寄存器单元扫描组，在每个移位寄存器单元扫描组中，第k+1个移位寄存器单元和第k个移位寄存器单元级联以构成一个移位寄存器单元组；一个移位寄存器单元扫描组中的第k个移位寄存器单元和另一个移位寄存器单元扫描组中的第k+1个移位寄存器单元连接，k≥1且k为正整数。

Description

显示面板、显示装置以及驱动方法

本申请是申请日为2019年7月31日、申请号为201980001200.X、发明名称为“显示面板、显示装置以及驱动方法”的发明专利申请的分案申请。

技术领域

本公开的实施例涉及一种显示面板、显示装置以及驱动方法。

背景技术

在显示技术领域，为了改善显示画面的质量，提高用户体验，高PPI(Pixels PerInch，每英寸像素数量)和窄边框的实现逐渐成为研究的方向。近几年随着非晶硅薄膜晶体管或氧化物薄膜晶体管制备工艺的不断提高，可以将驱动电路直接集成在薄膜晶体管阵列基板上构成GOA(Gate driver On Array)来对显示面板进行驱动。GOA技术有助于实现显示面板的窄边框设计，并且可以降低显示面板的生产成本。

发明内容

本公开至少一实施例提供一种显示面板，包括显示区域和周边区域。所述显示区域包括具有多行、多列子像素单元的子像素单元阵列，在所述周边区域中设置有栅极驱动电路，所述显示区域还包括多条栅线和多条数据线，用于驱动所述子像素单元阵列，每个子像素单元由一条栅线提供的扫描信号和一条数据线提供的数据信号驱动显示，且同一条数据线连接至少两个彼此不相邻的相同颜色的子像素单元；所述栅极驱动电路包括多个依次布置的移位寄存器单元，所述多条栅线依次排列且与所述多个依次布置的移位寄存器单元依序一一对应电连接；所述栅极驱动电路被配置为接收时钟信号并产生所述扫描信号，以使得和同一条数据线连接的所述至少两个彼此不相邻的相同颜色的子像素单元在时序上连续显示。

例如，在本公开一实施例提供的显示面板中，和同一条数据线依次连接的多个子像素单元被驱动时被划分为G个驱动组，所述时钟信号的个数为H，每个所述驱动组包括F个子像素单元，F＝[H/G]，[H/G]表示对H/G取整；所述栅极驱动电路还被配置为使得第B个驱动组中的F个子像素单元被驱动的顺序为：A_d＝B+(d-1)*G，其中，A_d表示第d次被驱动的子像素单元的顺序序号，B为小于等于G的正整数，d为小于等于F的正整数。

例如，在本公开一实施例提供的显示面板中，所述和同一条数据线依次连接的多个子像素单元至少包括第一颜色和第二颜色，在所述和同一条数据线依次连接的多个子像素单元中，所述第一颜色的子像素单元的最小排布周期为G1，所述第二颜色的子像素单元的最小排布周期为G2，则G为G1和G2的最小公倍数。

例如，在本公开一实施例提供的显示面板中，所述多个移位寄存器单元被划分为至少一个移位寄存器单元扫描组，每个所述移位寄存器单元扫描组包括多个由相邻且级联的移位寄存器单元构成的移位寄存器单元组，且相邻的两个移位寄存器单元组之间不级联。

例如，在本公开一实施例提供的显示面板中，每个所述移位寄存器单元扫描组包括16个移位寄存器单元，在每个所述移位寄存器单元扫描组中，第k+1个移位寄存器单元和第k个移位寄存器单元级联以构成一个所述移位寄存器单元组，且第k+1个移位寄存器单元和第k+2个移位寄存器单元不级联，k为1、3、5、7、9、11、13、15。

例如，在本公开一实施例提供的显示面板中，所述栅极驱动电路包括多个移位寄存器单元扫描组，在相邻的两个移位寄存器单元扫描组中，一个移位寄存器单元扫描组中的第k个移位寄存器单元和另一个移位寄存器单元扫描组中的第k+1个移位寄存器单元连接，k为1、3、5、7、9、11、13、15。

例如，在本公开一实施例提供的显示面板中，每个所述移位寄存器单元扫描组中的16个移位寄存器单元接收的所述时钟信号分别为第一时钟信号至第十六时钟信号，且该十六个时钟信号的周期以及占空比均相等。

例如，在本公开一实施例提供的显示面板中，所述周期为16个时间单元，且所述第一时钟信号、第五时钟信号、第九时钟信号、第十三时钟信号、第三时钟信号、第七时钟信号、第十一时钟信号以及第十五时钟信号在时序上彼此相邻；所述第二时钟信号、所述第六时钟信号、所述第十时钟信号、所述第十四时钟信号、所述第四时钟信号、所述第八时钟信号、所述第十二时钟信号以及所述第十六时钟信号在时序上彼此相邻；所述第一时钟信号和所述第二时钟信号在时序上相差8个时间单元。

例如，在本公开一实施例提供的显示面板中，所述占空比为9/20。

例如，在本公开一实施例提供的显示面板中，所述子像素单元阵列被划分为至少一个子像素单元扫描组，所述至少一个子像素单元扫描组和所述至少一个移位寄存器单元扫描组一一对应。

例如，在本公开一实施例提供的显示面板中，每个所述移位寄存器单元扫描组包括16个移位寄存器单元，每个所述子像素单元扫描组中包括彼此相邻的8行子像素单元；在每个所述子像素单元扫描组中，第q行子像素单元和该子像素单元扫描组对应的移位寄存器单元扫描组中的第2q-1个移位寄存器单元以及第2q个移位寄存器单元电连接，q为大于等于1且小于等于8的整数。

例如，在本公开一实施例提供的显示面板中，在每一行子像素单元两侧分别设置一条栅线，且该行子像素单元和设置在两侧的两条栅线连接。

例如，在本公开一实施例提供的显示面板中，所述显示面板还包括设置在所述周边区域中的数据驱动电路，其中，所述数据驱动电路和所述多条数据线连接，且所述数据驱动电路被配置为采用2点极性切换的方式向所述子像素单元阵列提供所述数据信号。

例如，在本公开一实施例提供的显示面板中，所述多条数据线中的任一一条数据线提供的数据信号的极性相同，且该条数据线的走线形状为锯齿形。

例如，在本公开一实施例提供的显示面板中，在每一个移位寄存器单元扫描组中，第L个移位寄存器单元设置在所述显示区域的第一侧，第R个移位寄存器单元设置在所述显示区域的第二侧，所述第二侧与所述第一侧相对，L为1、2、3、4、9、10、11、12；R为5、6、7、8、13、14、15、16。

例如，在本公开一实施例提供的显示面板中，每一个移位寄存器单元扫描组中的所有移位寄存器单元均设置在所述显示区域的同一侧。

本公开至少一实施例还提供一种显示装置，包括如本公开的实施例提供的任一显示面板。

本公开至少一实施例还提供一种如本公开的实施例提供的显示面板的驱动方法，包括：向所述栅极驱动电路提供所述时钟信号使得所述栅极驱动电路产生所述扫描信号，以使得和同一条数据线连接的所述至少两个彼此不相邻的相同颜色的子像素单元在时序上连续显示。

例如，在本公开一实施例提供的驱动方法中，和同一条数据线依次连接的多个子像素单元被驱动时被划分为G个驱动组，所述时钟信号的个数为H，每个所述驱动组包括F个子像素单元，F＝[H/G]，[H/G]表示对H/G取整，所述驱动方法还包括按照如下顺序对第B个驱动组中的F个子像素单元进行驱动：A_d＝B+(d-1)*G，其中，A_d表示第d次被驱动的子像素单元的顺序序号，B为小于等于G的正整数，d为小于等于F的正整数。

例如，在本公开一实施例提供的驱动方法中，所述和同一条数据线依次连接的多个子像素单元至少包括第一颜色和第二颜色，在所述和同一条数据线依次连接的多个子像素单元中，所述第一颜色的子像素单元的最小排布周期为G1，所述第二颜色的子像素单元的最小排布周期为G2，所述驱动方法还包括：将G1和G2的最小公倍数作为G。

例如，在本公开一实施例提供的驱动方法中，G＝4，H＝16，所述驱动方法还包括按照如下顺序序号对所述和同一条数据线依次连接的多个子像素单元进行驱动：1、5、9、13、3、7、11、15、2、6、10、14、4、8、12、16。

本公开至少一实施例还提供一种如本公开的实施例提供的显示面板的驱动方法，所述子像素单元阵列被划分为至少一个子像素单元扫描组，所述至少一个子像素单元扫描组和所述至少一个移位寄存器单元扫描组一一对应，且每个所述子像素单元扫描组中包括彼此相邻的8行子像素单元；对于每一个移位寄存器单元扫描组以及对应的子像素单元扫描组来说，所述驱动方法包括：使得所述移位寄存器单元扫描组向该移位寄存器单元扫描组对应连接的子像素单元扫描组提供所述扫描信号，以使得该子像素单元扫描组按照如下的顺序进行扫描显示：第1行、第3行、第5行、第7行、第2行、第4行、第6行、第8行、第1行、第3行、第5行、第7行、第2行、第4行、第6行、第8行。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种显示面板的示意图；

图2A为用于图1所示的显示面板的一种时钟信号和移位寄存器单元之间关系的示意图；

图2B为一种移位寄存器单元的示例性电路图；

图3为用于图1所示的显示面板的一种时钟信号的信号时序图；

图4为用于解释本公开实施例的原理示意图；

图5为本公开至少一实施例提供的一种显示面板的示意图；

图6为本公开至少一实施例提供的一种栅极驱动电路的示意图；

图7为本公开至少一实施例提供的一种移位寄存器单元扫描组的示意图；

图8为本公开至少一实施例提供的多个移位寄存器单元扫描组之间的连接关系示意图；

图9为用于图5所示的显示面板的一种时钟信号和移位寄存器单元之间关系的示意图；

图10为用于图5所示的显示面板的一种时钟信号的信号时序图；

图11为本公开至少一实施例提供的另一种显示面板的示意图；

图12为本公开至少一实施例提供的一种移位寄存器单元扫描组和子像素单元扫描组之间的连接关系示意图；

图13为本公开至少一实施例提供的再一种显示面板的示意图；

图14为本公开至少一实施例提供的又一种显示面板的示意图；以及

图15为本公开至少一实施例提供的一种显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

图1示出了一种显示面板，该显示面板包括呈阵列排布的多个子像素单元PU，例如，包括三种颜色的子像素单元PU(红色子像素单元R、绿色子像素单元G、蓝色子像素单元B)，以实现彩色显示。需要说明的是，图1中仅示出了5行12列子像素单元PU，本公开的实施例包括但不限于此，子像素单元PU的个数可以根据实际情况进行设置。另外，对于子像素单元PU的颜色种类也不作限定。本公开的实施例提供的显示面板是以包括RGB三种子像素单元PU为例进行说明的，例如该显示面板为液晶显示(LCD)面板。

如图1所示，该显示面板为一种双栅线(Dual Gate)驱动显示面板，即一行子像素单元对应连接两条栅线，并且例如该一行中相邻的两个子像素单元分别连接到不同的栅线。例如，第一行子像素单元PU和栅线GL<1>以及栅线GL<2>连接，第二行子像素单元PU和栅线GL<3>以及栅线GL<4>连接，第三行子像素单元PU和栅线GL<5>以及栅线GL<6>连接，第四行子像素单元PU和栅线GL<7>以及栅线GL<8>连接，第五行子像素单元PU和栅线GL<9>以及栅线GL<10>连接。

如图1所示，该显示面板还包括用于传输数据信号的多条数据线DL(例如DL<n-1>、DL<n>、DL<n+1>等)。例如，在双栅线驱动显示面板中，该一行中彼此相邻且连接到不同栅线的两个子像素单元分别连接到同一条数据线。该多条数据线DL的走线形状均为锯齿形(Zigzag)，任意一条数据线DL连接的多个子像素单元PU接收的数据信号的极性相同。例如，该显示面板可以采用数据驱动电路通过数据线DL为子像素单元PU提供数据信号。

另外，如图1所示，该双栅线驱动显示面板采用2点极性切换的数据驱动方式，也就是说，在同一行子像素单元PU中，每相邻的两个子像素单元PU接收的数据信号的极性相同，在同一列子像素单元PU中，每相邻的两个子像素单元PU接收的数据信号的极性不同。

例如，图1中的显示面板可以采用栅极驱动电路进行驱动，图2A中示出了用于该栅极驱动电路包括的部分移位寄存器单元(第一移位寄存器单元SR1至第十六移位寄存器单元SR16)以及用于该栅极驱动电路的时钟信号(第一时钟信号CLK1至第十六时钟信号CLK16)，这些时钟信号例如由时序控制器(Timing Controller，图中未示出)通过相应时钟信号线提供。例如，如图2A所示，第一移位寄存器单元SR1接收第一时钟信号CLK1，第二移位寄存器单元SR2接收第二时钟信号CLK2，以此类推，第十六移位寄存器单元SR16接收第十六时钟信号CLK16。另外，第九移位寄存器单元SR9和第一移位寄存器单元SR1级联，第十移位寄存器单元SR10和第二移位寄存器单元SR2级联，以此类推，第十六移位寄存器单元SR16和第八移位寄存器单元SR8级联。

需要说明的是，在本公开的实施例中，移位寄存器单元A和移位寄存器单元B级联表示：移位寄存器单元A的输出信号作为输入信号提供至移位寄存器B以触发移位寄存器B，或者，移位寄存器单元B的输出信号作为输入信号提供至移位寄存器A以触发移位寄存器A。以下各实施例与此相同，不再赘述。

图2B为一种示例性移位寄存器单元600的电路图，例如该移位寄存器单元600是栅极驱动电路的第n级。如图2B所示，该移位寄存器单元600包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和存储电容C1。

该移位寄存器单元600中的第一晶体管T1为该移位寄存器单元600的信号输出端的输出晶体管。例如，第一晶体管T1的第一极连接时钟信号CLK，第一晶体管T1的第二极连接第二晶体管T2的第一极以得到该移位寄存器单元600的输出端，并可输出扫描信号Gn，以及用于下一级移位寄存器单元600的输入信号。第一晶体管T1的栅极连接上拉节点PU，由此连接第三晶体管T3的第一极以及第四晶体管T4的第二极。

第二晶体管T2的第二极连接第三晶体管T3的第二极以及低电平信号VGL。第二晶体管T2的栅极连接第三晶体管T3的栅极以及下一行即第n+1行的移位寄存器单元600的输出端，以接收扫描信号G(n+1)以作为输出下拉控制信号。第二晶体管T2的第一极连接第一晶体管T1的第二极，因此可以在输出下拉控制信号的控制下导通，在无需输出扫描信号Gn时将输出端的输出信号下拉至低电平信号VGL。

第三晶体管T3的第一极也连接至上拉节点PU，由此与第四晶体管T4的第二极以及第一晶体管T1的栅极电连接。第三晶体管T3的第二极连接至低电平信号VGL。第三晶体管T3的栅极同样连接下一行即第n+1行的移位寄存器单元600的输出端，以接收扫描信号G(n+1)以作为复位控制信号(其同时也是输出下拉控制信号)，从而可以在该复位控制信号的控制下导通，将上拉节点PU复位至低电平信号VGL，从而关闭第一晶体管T1。

第四晶体管T4的第一极和自身栅极相连，并连接上一行即第n-1行的移位寄存器单元600的输出端以接收扫描信号G(n-1)以作为输入信号(以及输入控制信号)，第四晶体管T4的第二极与上拉节点PU连接，从而在第四晶体管T4导通时可以对上拉节点PU充电，以使上拉节点PU的电压可以将第一晶体管T1导通，从而使时钟信号CLK通过输出端输出。存储电容C1的一端连接第一晶体管T1的栅极即上拉节点PU，另一端连接第一晶体管T1的第二极，从而可以存储上拉节点PU的电平，并且可以在第一晶体管T1导通以输出时通过自身的自举效应将上拉节点PU的电平继续上拉以提升输出性能。

由图2B所示的移位寄存器单元600级联构成的栅极驱动电路工作时，当扫描信号G(n-1)为高电平时，第四晶体管T4导通并对上拉节点PU充电，上拉节点PU升高的电平使得第一晶体管T1导通，因此时钟信号CLK可以通过第一晶体管T1在输出端输出，也即扫描信号Gn等于时钟信号CLK。当时钟信号CLK为高电平时，扫描信号Gn也输出高电平。当扫描信号Gn为高电平时，栅极驱动电路的移位寄存器单元600将该高电平信号Gn输入到对应行的栅线GL，以使该行栅线GL对应的所有的子像素单元中的薄膜晶体管的栅极被施加该信号，以使得这些薄膜晶体管均打开，数据信号通过每个子像素单元中的薄膜晶体管输入到对应的子像素单元的液晶电容，以对相应子像素单元内的液晶电容实施充电，从而实现对该子像素单元的信号电压写入并保持。当扫描信号G(n+1)为高电平时，第二晶体管T2和第三晶体管T3导通，达到复位上拉节点PU以及将输出端下拉的效果。因此，通过栅极驱动电路，例如可以实现逐行扫描驱动功能。

需要说明的是，在本公开的各实施例中，栅极驱动电路的移位寄存器单元的结构不局限于上面描述的结构，栅极驱动电路的移位寄存器单元可以为任意适用结构，也可以包括更多或更少的晶体管和/或电容，例如加入用于实现上拉节点控制、下拉节点控制、降噪等功能的子电路等，本公开的实施例对此不作限制。

图3示出了图2A中的时钟信号(第一时钟信号CLK1至第十六时钟信号CLK16)的时序关系。如图3所示，该第一时钟信号CLK1至第十六时钟信号CLK16的占空比(即高电平持续的时间与周期的比值)和周期均分别相等。该十六个时钟信号处于高电平的时间覆盖了全部的时间范围，所以该十六个子时钟信号正好可以组成一个循环组。

另外，如图3所示，可以将任意相邻的两个时钟信号在时序上错开的时间定义为一个时间单元TU，则该时钟信号的周期为16*TU。基于时间单元TU的定义，则两个时钟信号时序相邻即表示该两个时钟信号在时序上错开一个时间单元TU。以下各实施例关于时间单元TU以及时序相邻的描述均与此相同，不再赘述。

例如，显示面板在完成制作工艺后需要进行检测。例如，让整个显示面板显示同一种颜色，例如，红色、绿色或蓝色等。

例如，如图1所示，数据线DL<n-1>连接的子像素单元PU的顺序为R->B->R->G->R->B->R->G->R->B->R->G->R->B->R->G。假设需要使得红色子像素单元R全部点亮，则数据线DL<n-1>需要提供的数据信号的极性的顺序为+-+-+-+-+-+-+-+-(红色子像素单元R需要点亮对应极性+，其它颜色对应极性-)，则提供的数据信号的极性翻转(极性从+变为-或者从-变为+均称为极性翻转)次数为16次；又例如，数据线DL<n>连接的子像素单元PU的顺序为R->G->B->G->R->G->B->G->R->G->B->G->R->G->B->G。假设需要使得红色子像素单元R全部点亮，则数据线DL<n>需要提供的数据信号的极性的顺序为+---+---+---+---(红色子像素单元R需要点亮对应极性+，其它颜色对应极性-)，则提供的数据信号的极性翻转次数为8次；又例如，数据线DL<n+1>连接的子像素单元PU的顺序为B->G->R->B->B->G->R->B->B->G->R->B->B->G->R->B。假设需要使得红色子像素单元R全部点亮，则数据线DL<n+1>需要提供的数据信号的极性的顺序为--+---+---+---+-(红色子像素单元R需要点亮对应极性+，其它颜色对应极性-)，则提供的数据信号的极性翻转次数为8次。

由上述可知，当图1所示的显示面板在显示红色时，数据驱动电路提供数据信号时需要切换的次数较多，这样会增大该显示面板的功耗。

为了减少上述数据驱动电路提供数据信号时的极性翻转次数，发明人想到可以使得和同一条数据线DL连接的同一种颜色的子像素单元在时序上连续显示，这样就可以降低上述极性翻转次数，从而降低显示面板的功耗。

由上述可知，和同一条数据线DL连接的子像素单元PU在排列上是四个一个周期。例如，对于和数据线DL<n-1>连接的子像素单元PU，可以使得各个子像素单元PU的点亮顺序为R->R->R->R->R->R->R->R->B->B->B->B->G->G->G->G，在该情形中，数据驱动电路提供数据信号时的极性翻转次数为2次。又例如，对于和数据线DL<n>连接的子像素单元PU，可以使得各个子像素单元PU的点亮顺序为B->B->B->B->R->R->R->R->G->G->G->G->B->B->B->B，在该情形中，数据驱动电路提供数据信号时的极性翻转次数为3次；又例如，对于和数据线DL<n+1>连接的子像素单元PU，可以使得各个子像素单元PU的点亮顺序为R->R->R->R->B->B->B->B->G->G->G->G->G->G->G->G，在该情形中，数据驱动电路提供数据信号时的极性翻转次数为2次。因此，可以大幅度减少极性翻转次数，从而降低该显示面板的功耗。

为了使得图1所示的显示面板按照上述顺序点亮子像素单元PU，如图4所示，移位寄存器单元(SR)和栅线(GL)之间的连接关系是交错的，这样会增加设计难度，从而可能会造成工艺不良，产品良率低等问题。

本公开至少一实施例提供一种显示面板，包括显示区域和周边区域。显示区域包括具有多行、多列子像素单元的子像素单元阵列，在周边区域中设置有栅极驱动电路，显示区域还包括多条栅线和多条数据线，用于驱动子像素单元阵列，每个子像素单元由一条栅线提供的扫描信号和一条数据线提供的数据信号驱动显示，且同一条数据线连接至少两个彼此不相邻的相同颜色的子像素单元；栅极驱动电路包括多个依次布置的移位寄存器单元，多条栅线依次排列且与多个依次布置的移位寄存器单元依序一一对应电连接；栅极驱动电路被配置为接收时钟信号并产生扫描信号，以使得和同一条数据线连接的至少两个彼此不相邻的相同颜色的子像素单元在时序上连续显示。

本公开至少一实施例还提供对应于上述显示面板的显示装置以及驱动方法。

本公开的一些实施例提供的显示面板、显示装置以及驱动方法，可以避免栅极驱动电路和栅线之前由于采用交错布线而带来的工艺不良以及产品良率低问题，同时还可以降低功耗。

下面结合附图对本公开的实施例及其示例进行详细说明。

本公开的至少一实施例提供一种显示面板10，如图5所示，该显示面板10包括显示区域DR和周边区域PR。

显示区域DR包括具有多行、多列子像素单元PU的子像素单元阵列100。需要说明的是，图5中仅示意性地示出了5行12列子像素单元PU，本公开的实施例包括但不限于此，显示面板10包括的子像素单元PU的个数可以根据需要进行设置。例如，图5中所示的子像素单元阵列100的排布方式可以采用图1中所示的排布方式。

在周边区域PR中设置有栅极驱动电路200，显示区域DR还包括多条栅线GL(例如，GL<1>、GL<2>等)和多条数据线DL(例如，DL<1>、DL<2>、DL<3>等)，用于驱动子像素单元阵列100，每个子像素单元PU由一条栅线GL提供的扫描信号和一条数据线DL提供的数据信号驱动显示，且同一条数据线DL连接至少两个彼此不相邻的相同颜色的子像素单元PU。例如，数据线DL<1>连接的子像素单元PU的顺序(在图中为从上至下、从右至左，以下相同)为R->B->R->G->R->B->R->G->R->B->R->G->R->B->R->G，数据线DL<2>连接的子像素单元PU的顺序为R->G->B->G->R->G->B->G->R->G->B->G->R->G->B->G，数据线DL<3>连接的子像素单元PU的顺序为B->G->R->B->B->G->R->B->B->G->R->B->B->G->R->B。

需要说明的是，在图5所示的实施例中，在每一条数据线DL连接的多个子像素单元PU中，任意一种相同颜色的子像素单元PU都不相邻，本公开的实施例包括但不限于此，例如，还可以仅使得一种颜色的子像素单元PU不相邻而其它两种颜色的子像素单元PU相邻；又例如，还可以仅使得两种颜色的子像素单元PU不相邻而其它一种颜色的子像素单元PU相邻。

栅极驱动电路200包括多个依次布置的移位寄存器单元S1至S10，多条栅线GL依次排列且与多个依次布置的移位寄存器单元(S1至S10等)依序一一对应电连接。如图5所示，该显示面板10中的栅极驱动电路200中的多个移位寄存器单元和多条栅线GL连接时不存在交错布线，从而可以避免栅极驱动电路200和栅线GL之前由于采用交错布线而带来的工艺不良以及产品良率低问题。需要说明的是，图5中仅示意性地示出了栅极驱动电路200中的10个移位寄存器单元，本公开的实施例包括但不限于此，栅极驱动电路200包括的移位寄存器单元的个数可以根据需要进行设置，例如，在采用双栅线驱动显示面板中，可以将移位寄存器单元的个数设置为子像素单元PU的行数的两倍。

例如，栅极驱动电路200被配置为接收时钟信号并产生扫描信号，以使得和同一条数据线DL连接的至少两个彼此不相邻的相同颜色的子像素单元PU在时序上连续显示。例如，在栅极驱动电路200提供的扫描信号的驱动下，数据线DL<1>连接的子像素单元PU的显示顺序可以为R->R->R->R->R->R->R->R->B->B->B->B->G->G->G->G，数据线DL<2>连接的子像素单元PU的显示顺序可以为B->B->B->B->R->R->R->R->G->G->G->G->B->B->B->B，数据线DL<3>连接的子像素单元PU的显示顺序可以为R->R->R->R->B->B->B->B->G->G->G->G->G->G->G->G。也就是说，在栅极驱动电路200提供的扫描信号的驱动下，在和任意一条数据线DL连接的多个子像素单元PU中，相同颜色的子像素单元PU在时序上连续显示。

在本公开的实施例提供的显示面板10中，通过栅极驱动电路200对显示区域DR中的子像素单元阵列100进行驱动，以使得和同一条数据线DL连接的至少两个彼此不相邻的相同颜色的子像素单元PU在时序上连续显示，例如，使得和同一条数据线DL连接的所有彼此不相邻的相同颜色的子像素单元PU在时序上连续显示。采用这种方式，可以降低提供给子像素单元阵列100的数据信号的极性翻转次数，从而可以降低该显示面板10的功耗。例如，可以采用数据驱动电路向子像素单元阵列100提供数据信号。

例如，在本公开的一些实施例中，和同一条数据线DL依次连接的多个子像素单元PU被驱动时被划分为G个驱动组，时钟信号的个数为H，每个驱动组包括F个子像素单元，F＝[H/G]，[H/G]表示对H/G取整。则栅极驱动电路200还被配置为使得第B个驱动组中的F个子像素单元PU被驱动的顺序为：A_d＝B+(d-1)*G，A_d表示第d次被驱动的子像素单元PU的顺序序号，B为小于等于G的正整数，d为小于等于F的正整数。

例如，和同一条数据线DL依次连接的多个子像素单元PU至少包括第一颜色和第二颜色，在和同一条数据线DL依次连接的多个子像素单元PU中，第一颜色的子像素单元PU的最小排布周期为G1，第二颜色的子像素单元PU的最小排布周期为G2，则G为G1和G2的最小公倍数。

例如，如图5所示，下面以和数据线DL<1>连接的子像素单元PU为例进行说明。和数据线DL<1>连接的子像素单元PU的顺序为R->B->R->G->R->B->R->G->R->B->R->G->R->B->R->G；例如，第一颜色为红色，第二颜色为绿色，则第一颜色的子像素单元PU的最小排布周期为2，即G1为2，第二颜色的子像素单元PU的最小排布周期为4，即G2为4，则取G1和G2的最小公倍数为4，即G＝4。需要说明的是，因为蓝色的子像素单元PU的排布周期也为4，所以这里是以两个颜色为例进行说明，但当三个颜色的排布周期均各不相同时，G的取值为三个颜色的子像素单元PU各自的排布周期的最小公倍数。

例如，在一些实施例中，栅极驱动电路接收的时钟信号的个数为16，即H＝16，所以每个驱动组包括的子像素单元的个数F＝[H/G]＝4。则在第1个驱动组中(B＝1)，第1次(d＝1)被驱动的子像素单元PU的顺序序号A₁＝1+(1-1)*4＝1，第2次(d＝2)被驱动的子像素单元PU的顺序序号A₂＝1+(2-1)*4＝5，第3次(d＝3)被驱动的子像素单元PU的顺序序号A₃＝1+(3-1)*4＝9，第4次(d＝4)被驱动的子像素单元PU的顺序序号A₄＝1+(4-1)*4＝13；类似地，在第2个驱动组中，依次被驱动的子像素单元PU的顺序序号为2、6、10、14；在第3个驱动组中，依次被驱动的子像素单元PU的顺序序号为3、7、11、15；在第4个驱动组中，依次被驱动的子像素单元PU的顺序序号为4、8、12、16。

需要说明的是，本公开的实施例对上述各个驱动组之间的顺序不作限定，例如，在一些实施例中，栅极驱动电路200被配置为使得各个驱动组被驱动的顺序为：第1驱动组、第3驱动组、第2驱动组、第4驱动组。也就是说，对于和同一条数据线连接的16个子像素单元PU来说，它们被驱动的顺序依次为：1、5、9、13、3、7、11、15、2、6、10、14、4、8、12、16。下面对图5中所示的栅极驱动电路200作进一步说明。

例如，如图6所示，多个移位寄存器单元PU被划分为至少一个移位寄存器单元扫描组210，每个移位寄存器单元扫描组210包括多个由相邻且级联的移位寄存器单元PU构成的移位寄存器单元组220，且相邻的两个移位寄存器单元组220之间不级联。例如，如图6所示，每一个移位寄存器单元组220中包括m个相邻且级联的移位寄存器单元PU，m为大于等于2的整数。

需要说明的是，为了示意清楚，图6中仅示意性地示出了栅极驱动电路200包括的一个移位寄存器单元扫描组210，本公开的实施例包括但不限于此，本公开的实施例中的栅极驱动电路200包括的移位寄存器单元扫描组210的个数可以根据需要进行设置。

在本公开的一些实施例中，例如，如图7所示，每个移位寄存器单元扫描组210包括16个移位寄存器单元(S<1>至S<16>)，在每个移位寄存器单元扫描组210中，第k+1个移位寄存器单元和第k个移位寄存器单元级联以构成一个移位寄存器单元组220，且第k+1个移位寄存器单元和第k+2个移位寄存器单元不级联，k为1、3、5、7、9、11、13、15。

例如，如图7所示，第2个移位寄存器单元S<2>和第1个移位寄存器单元S<1>级联构成一个移位寄存器单元组220，且第2个移位寄存器单元S<2>和第3个移位寄存器单元S<3>不级联；第4个移位寄存器单元S<4>和第3个移位寄存器单元S<3>级联构成一个移位寄存器单元组220，且第4个移位寄存器单元S<4>和第5个移位寄存器单元S<5>不级联；第6个移位寄存器单元S<6>和第5个移位寄存器单元S<5>级联构成一个移位寄存器单元组220，且第6个移位寄存器单元S<6>和第7个移位寄存器单元S<7>不级联；第8个移位寄存器单元S<8>和第7个移位寄存器单元S<7>级联构成一个移位寄存器单元组220，且第8个移位寄存器单元S<8>和第9个移位寄存器单元S<9>不级联；第10个移位寄存器单元S<10>和第9个移位寄存器单元S<9>级联构成一个移位寄存器单元组220，且第10个移位寄存器单元S<10>和第11个移位寄存器单元S<11>不级联；第12个移位寄存器单元S<12>和第11个移位寄存器单元S<11>级联构成一个移位寄存器单元组220，且第12个移位寄存器单元S<12>和第13个移位寄存器单元S<13>不级联；第14个移位寄存器单元S<14>和第13个移位寄存器单元S<13>级联构成一个移位寄存器单元组220，且第14个移位寄存器单元S<14>和第15个移位寄存器单元S<15>不级联；第16个移位寄存器单元S<16>和第15个移位寄存器单元S<15>级联构成一个移位寄存器单元组220。

下面结合图8描述当栅极驱动电路200包括多个移位寄存器单元扫描组210时，该多个移位寄存器单元扫描组210之间实现级联。

在本公开的一些实施例中，例如，如图8所示，栅极驱动电路200包括多个移位寄存器单元扫描组210，需要说明的是，为了清楚地示意，图8仅示出了栅极驱动电路200包括的两个移位寄存器单元扫描组210，例如分别表示为210<1>和210<2>，在该相邻的两个移位寄存器单元扫描组210中，一个移位寄存器单元扫描组210<2>中的第k个移位寄存器单元和另一个移位寄存器单元扫描组210<1>中的第k+1个移位寄存器单元连接，k为1、3、5、7、9、11、13、15。另外，需要说明的是，图8所示的两个移位寄存器单元扫描组210之间的相对位置关系不代表真实的位置关系，这里仅是为了便于描述，所以将移位寄存器单元扫描组210<2>绘制在了移位寄存器单元扫描组210<1>的右侧。

例如，如图8所示，移位寄存器单元扫描组210<2>中的第1个移位寄存器单元S<1>和移位寄存器单元扫描组210<1>中的第2个移位寄存器单元S<2>连接；移位寄存器单元扫描组210<2>中的第3个移位寄存器单元S<3>和移位寄存器单元扫描组210<1>中的第4个移位寄存器单元S<4>连接；移位寄存器单元扫描组210<2>中的第5个移位寄存器单元S<5>和移位寄存器单元扫描组210<1>中的第6个移位寄存器单元S<6>连接；移位寄存器单元扫描组210<2>中的第7个移位寄存器单元S<7>和移位寄存器单元扫描组210<1>中的第8个移位寄存器单元S<8>连接；移位寄存器单元扫描组210<2>中的第9个移位寄存器单元S<9>和移位寄存器单元扫描组210<1>中的第10个移位寄存器单元S<10>连接；移位寄存器单元扫描组210<2>中的第11个移位寄存器单元S<11>和移位寄存器单元扫描组210<1>中的第12个移位寄存器单元S<12>连接；移位寄存器单元扫描组210<2>中的第13个移位寄存器单元S<13>和移位寄存器单元扫描组210<14>中的第2个移位寄存器单元S<14>连接；移位寄存器单元扫描组210<2>中的第15个移位寄存器单元S<15>和移位寄存器单元扫描组210<1>中的第16个移位寄存器单元S<16>连接。

在一些实施例提供的显示面板10中，如图9所示，每个移位寄存器单元扫描组210中的16个移位寄存器单元(S<1>至S<16>)接收的时钟信号分别为第一时钟信号CK1至第十六时钟信号CK16，且该十六个时钟信号的周期以及占空比均相等。

例如，图10示出了一种用于本公开的实施例提供的显示面板10的时钟信号的信号时序图。如图10所示，第一时钟信号CK1至第十六时钟信号CK16由时序控制器提供，它们的周期以及占空比均相等。例如，每一个时钟信号的周期为16个时间单元TU，即16TU，而每一个时钟信号中处于高电平的时间与周期的比值为7.2/16，即每一个时钟信号的占空比为9/20。需要说明的是，图10所示的占空比仅是示意性的，本公开的实施例中的时钟信号还可以采用其它占空比。例如，可以使得时钟信号中处于低电平的时间略长于处于高电平的时间。

例如，如图10所示，第一时钟信号CK1、第五时钟信号CK5、第九时钟信号CK9、第十三时钟信号CK13、第三时钟信号CK3、第七时钟信号CK7、第十一时钟信号CK11以及第十五时钟信号CK15在时序上彼此相邻。

第二时钟信号CK2、第六时钟信号CK6、第十时钟信号CK10、第十四时钟信号CK14、第四时钟信号CK4、第八时钟信号CK8、第十二时钟信号CK12以及第十六时钟信号CK16在时序上彼此相邻。第一时钟信号CK1和第二时钟信号CK2在时序上相差8个时间单元TU。

也就是说，第一时钟信号CK1至第十六时钟信号CK16是按照以下的顺序提供至栅极驱动电路200：CK1->CK5->CK9->CK13->CK3->CK7->CK11->CK15->CK2->CK6->CK10->CK14->CK4->CK8->CK12->CK16。例如，可以将上述提供时钟信号的顺序以程序代码(算法)的形式存储在时序控制器(Timing Controller)或显示面板10的其它器件中，在需要时直接执行该程序代码即可产生需要的时钟信号。

在一些实施例提供的显示面板10中，例如，如图11所示，子像素单元阵列100被划分为至少一个子像素单元扫描组110，至少一个子像素单元扫描组110和至少一个移位寄存器单元扫描组210一一对应。例如，图11中分别示出了两个子像素单元扫描组110和对应的两个移位寄存器单元扫描组210，但本公开的实施例包括但不限于此，本公开的实施例中的子像素单元扫描组110的个数可以根据需要进行设定。

例如，在一些实施例提供的显示面板10中，如图12所示，每个移位寄存器单元扫描组110包括16个移位寄存器单元(S<1>至S<16>)，每个子像素单元扫描组110包括彼此相邻的8行子像素单元，例如第一行子像素单元PUL<1>至第八行子像素单元PUL<8>。

例如，在每个子像素单元扫描组110中，第q行子像素单元和该子像素单元扫描组110对应的移位寄存器单元扫描组210中的第2q-1个移位寄存器单元以及第2q个移位寄存器单元电连接，q为大于等于1且小于等于8的整数。例如，如图12所示，第一行子像素单元PUL<1>和第一个移位寄存器单元S<1>以及第二个移位寄存器单元S<2>电连接；第二行子像素单元PUL<2>和第三个移位寄存器单元S<3>以及第四个移位寄存器单元S<4>电连接；第三行子像素单元PUL<3>和第五个移位寄存器单元S<5>以及第六个移位寄存器单元S<6>电连接；第四行子像素单元PUL<4>和第七个移位寄存器单元S<7>以及第八个移位寄存器单元S<8>电连接；第五行子像素单元PUL<5>和第九个移位寄存器单元S<9>以及第十个移位寄存器单元S<10>电连接；第六行子像素单元PUL<6>和第十一个移位寄存器单元S<11>以及第十二个移位寄存器单元S<12>电连接；第七行子像素单元PUL<7>和第十三个移位寄存器单元S<13>以及第十四个移位寄存器单元S<14>电连接；第八行子像素单元PUL<8>和第十五个移位寄存器单元S<15>以及第十六个移位寄存器单元S<16>电连接。

例如，移位寄存器单元可以通过栅线和对应的子像素单元行实现电连接。例如，如图12所示，在每一行子像素单元两侧分别设置一条栅线GL，且该行子像素单元和设置在两侧的两条栅线GL连接。例如，图13中示出了一种栅线GL、移位寄存器单元以及对应的子像素单元之间的连接方式。

在一些实施例提供的显示面板10中，如图13所示，所述显示面板10包括设置在周边区域PR中的栅极驱动电路200，并且还包括设置在周边区域PR中的数据驱动电路300。栅极驱动电路200和多条栅线连接，且还通过时钟信号线与时序控制器400连接以接收时钟信号；该数据驱动电路300和多条数据线DL连接，且数据驱动电路300被配置为采用2点极性切换的方式向子像素单元阵列100提供数据信号。关于2点极性切换可以参考图1中相应的描述，这里不再赘述。

例如，如图13所示，多条数据线DL中的任一一条数据线DL提供的数据信号的极性相同，且该条数据线DL的走线形状为锯齿形(Zigzag)。

下面结合图10所示的信号时序图对图13所示的显示面板10的工作原理进行描述。下面以和数据线DL<1>连接的子像素单元PU为例进行说明。

由于第一时钟信号CK1在时序上最靠前，所以第一个移位寄存器单元S<1>通过栅线GL<1>提供扫描信号，同时数据驱动电路300通过数据线DL<1>提供数据信号，所以和数据线DL<1>连接的一个红色子像素单元R在扫描信号以及数据信号的驱动下进行显示。

然后，由于第五时钟信号CK5在时序上和第一时钟信号CK1相邻，所以第五个移位寄存器单元S<5>通过栅线GL<5>提供扫描信号，同时数据驱动电路300通过数据线DL<1>提供数据信号，所以和数据线DL<1>连接的另一个红色子像素单元R在扫描信号以及数据信号的驱动下进行显示。

然后，由于第九时钟信号CK9在时序上和第五时钟信号CK5相邻，所以第九个移位寄存器单元S<9>通过栅线GL<9>提供扫描信号，同时数据驱动电路300通过数据线DL<1>提供数据信号，所以和数据线DL<1>连接的另一个红色子像素单元R在扫描信号以及数据信号的驱动下进行显示。

然后，由于第十三时钟信号CK13在时序上和第九时钟信号CK9相邻，所以第十三个移位寄存器单元S<13>通过栅线GL<13>提供扫描信号(图13中未示出S<13>和栅线GL<13>)，同时数据驱动电路300通过数据线DL<1>提供数据信号，所以和数据线DL<1>连接的另一个红色子像素单元R在扫描信号以及数据信号的驱动下进行显示。

以此类推，栅极驱动电路200按照接收到的时钟信号的时序向子像素单元阵列100提供扫描信号，数据驱动电路300通过数据线DL<1>向被开启的子像素单元PU提供数据信号，从而使得和数据线DL<1>连接的子像素单元PU按照以下的顺序进行显示：R->R->R->R->R->R->R->R->B->B->B->B->G->G->G->G，从而使得在和数据线DL<1>连接的多个子像素单元PU中，相同颜色的子像素单元PU在时序上连续显示，从而可以降低提供给子像素单元阵列100的数据信号的极性翻转次数，从而可以降低该显示面板10的功耗。

在一些实施例提供的显示面板10中，如图14所示，在每一个移位寄存器单元扫描组210中，第L个移位寄存器单元设置在显示区域DR的第一侧，第R个移位寄存器单元设置在显示区域DR的第二侧，第二侧与第一侧相对，L为1、2、3、4、9、10、11、12；R为5、6、7、8、13、14、15、16。例如，第一侧为显示区域DR的左侧，第二侧为显示区域DR的右侧；或者，第一侧为显示区域DR的右侧，第二侧为显示区域DR的左侧。也就是说，本公开的实施例提供的显示面板10中的栅极驱动电路200中的移位寄存器单元可以分别设置显示区域DR的两侧。

又例如，在另一些实施例提供的显示面板10中，显示面板10中的栅极驱动电路200中的移位寄存器单元也可以全部设置在显示区域DR的一侧。

相对于将栅极驱动电路200中的移位寄存器单元都设置在显示区域DR的一侧，将栅极驱动电路200中的移位寄存器单元分别设置在显示区域DR的两侧可以更好地减小该显示面板的边框尺寸，更易于实现窄边框。

本公开的至少一实施例还提供一种显示装置1，如图15所示，该显示装置1包括本公开的实施例提供的任一显示面板10。

需要说明的是，本实施例中的显示装置1可以为：液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开的实施例提供的显示装置1的技术效果，可以参考上述实施例中关于显示面板10中的相应描述，这里不再赘述。

本公开的至少一实施例还提供一种显示面板的驱动方法，例如，该驱动方法可以用于本公开的实施例提供的任一显示面板10，该驱动方法包括：向栅极驱动电路200提供时钟信号使得栅极驱动电路200产生扫描信号，以使得和同一条数据线DL连接的至少两个彼此不相邻的相同颜色的子像素单元PU在时序上连续显示。

在本公开的一些实施例提供的驱动方法中，例如，和同一条数据线DL依次连接的多个子像素单元PU被驱动时被划分为G个驱动组，时钟信号的个数为H，每个驱动组包括F个子像素单元，F＝[H/G]，[H/G]表示对H/G取整，驱动方法还包括按照如下顺序对第B个驱动组中的F个子像素单元PU进行驱动：A_d＝B+(d-1)*G，A_d表示第d次被驱动的子像素单元的顺序序号，B为小于等于G的正整数，d为小于等于F的正整数。

在本公开的一些实施例提供的驱动方法中，例如，和同一条数据线DL依次连接的多个子像素单元PU至少包括第一颜色和第二颜色，在和同一条数据线DL依次连接的多个子像素单元PU中，第一颜色的子像素单元PU的最小排布周期为G1，第二颜色的子像素单元PU的最小排布周期为G2，驱动方法还包括：将G1和G2的最小公倍数作为G。

在本公开的一些实施例提供的驱动方法中，例如，G＝4，H＝16，驱动方法还包括按照如下顺序序号对和同一条数据线依次连接的16个子像素单元进行驱动：1、5、9、13、3、7、11、15、2、6、10、14、4、8、12、16。

本公开的至少一实施例还提供一种显示面板的驱动方法，例如，该显示面板10的子像素单元阵列100被划分为至少一个子像素单元扫描组110，至少一个子像素单元扫描组110和至少一个移位寄存器单元扫描组210一一对应，且每个子像素单元扫描组110中包括彼此相邻的8行子像素单元PU。

对于每一个移位寄存器单元扫描组210以及对应的子像素单元扫描组110来说，该驱动方法包括以下操作步骤。

使得移位寄存器单元扫描组210向该移位寄存器单元扫描组210对应连接的子像素单元扫描组110提供扫描信号，以使得该子像素单元扫描组110按照如下的顺序进行扫描显示：

第1行、第3行、第5行、第7行、第2行、第4行、第6行、第8行、第1行、第3行、第5行、第7行、第2行、第4行、第6行、第8行。

需要说明的是，关于上述驱动方法的详细描述以及技术效果可以参考上述关于显示面板10的相应描述。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示面板，包括显示区域和周边区域，其中，

所述显示区域包括具有多行、多列子像素单元的子像素单元阵列，在所述周边区域中设置有栅极驱动电路，

所述显示区域还包括多条栅线和多条数据线，所述栅极驱动电路包括多个依次布置的移位寄存器单元，所述多条栅线依次排列且与所述多个依次布置的移位寄存器单元电连接；

所述栅极驱动电路包括两个移位寄存器单元扫描组，

在每个所述移位寄存器单元扫描组中，第k+1个移位寄存器单元和第k个移位寄存器单元级联以构成一个移位寄存器单元组；

一个移位寄存器单元扫描组中的第k个移位寄存器单元和另一个移位寄存器单元扫描组中的第k+1个移位寄存器单元连接，k≥1且k为正整数。

2.根据权利要求1所述的显示面板，其中，在每一行子像素单元两侧分别设置一条栅线，且所述每一行子像素单元和设置在两侧的两条栅线连接。

3.根据权利要求2所述的显示面板，其中，和同一条数据线依次连接的多个子像素单元至少包括第一颜色和第二颜色。

4.根据权利要求1所述的显示面板，其中，所述移位寄存器单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管，所述第一晶体管的第一极连接时钟信号，所述第一晶体管的第二极连接所述第二晶体管的第一极；

所述第二晶体管的第二极连接所述第三晶体管的第二极；

所述第三晶体管的第一极、所述第四晶体管的第二极以及所述第一晶体管的栅极连接上拉节点；

所述第四晶体管的第一极和所述第四晶体管的栅极连接。

5.根据权利要求4所述的显示面板，其中，所述第四晶体管的第一极连接上一行移位寄存器单元的输出端以接收扫描信号作为输入信号以及输入控制信号，所述第二晶体管的栅极和所述第三晶体管的栅极连接下一行移位寄存器单元的输出端以接收扫描信号以作为复位控制信号。

6.根据权利要求4所述的显示面板，其中，所述移位寄存器单元还包括存储电容，

所述存储电容的一端连接所述第一晶体管的栅极和所述上拉节点，所述存储电容的另一端连接所述第一晶体管的第二极。

7.一种显示面板，包括显示区域和周边区域，其中，

所述显示区域包括具有多行、多列子像素单元的子像素单元阵列，在所述周边区域中设置有栅极驱动电路，

所述显示区域还包括多条栅线和多条数据线，用于驱动所述子像素单元阵列，每个子像素单元由一条栅线提供的扫描信号和一条数据线提供的数据信号驱动显示，且同一条数据线连接至少两个彼此不相邻的相同颜色的子像素单元；

所述栅极驱动电路包括多个依次布置的移位寄存器单元，所述多条栅线依次排列且与所述多个依次布置的移位寄存器单元电连接，所述多个依次布置的移位寄存器单元被划分为至少一个移位寄存器单元扫描组；

所述栅极驱动电路被配置为接收时钟信号并产生所述扫描信号，以使得和同一条数据线连接的所述至少两个彼此不相邻的相同颜色的子像素单元在时序上连续显示；

所述子像素单元阵列被划分为至少一个子像素单元扫描组，所述至少一个子像素单元扫描组和所述至少一个移位寄存器单元扫描组一一对应；

在每个子像素单元扫描组中，第q行子像素单元和该子像素单元扫描组对应的移位寄存器单元扫描组中的第2q-1个移位寄存器单元以及第2q个移位寄存器单元电连接，q为大于等于1的整数。

8.根据权利要求7所述的显示面板，其中，

和同一条数据线依次连接的多个子像素单元被驱动时被划分为G个驱动组，所述时钟信号的个数为H，每个所述驱动组包括F个子像素单元，F＝[H/G]，[H/G]表示对H/G取整；

所述栅极驱动电路还被配置为使得第B个驱动组中的F个子像素单元被驱动的顺序为：

A_d＝B+(d-1)*G，其中，A_d表示第d次被驱动的子像素单元的顺序序号，B为小于等于G的正整数，d为小于等于F的正整数。

9.根据权利要求8所述的显示面板，其中，

所述和同一条数据线依次连接的多个子像素单元至少包括第一颜色和第二颜色，

在所述和同一条数据线依次连接的多个子像素单元中，所述第一颜色的子像素单元的最小排布周期为G1，所述第二颜色的子像素单元的最小排布周期为G2，则G为G1和G2的最小公倍数。

10.根据权利要求7所述的显示面板，其中，每个所述移位寄存器单元扫描组包括16个移位寄存器单元，所述16个移位寄存器单元接收的所述时钟信号分别为第一时钟信号至第十六时钟信号，且该十六个时钟信号的周期以及占空比均相等。

11.根据权利要求10所述的显示面板，其中，所述周期为16个时间单元，且所述第一时钟信号、第五时钟信号、第九时钟信号、第十三时钟信号、第三时钟信号、第七时钟信号、第十一时钟信号以及第十五时钟信号在时序上彼此相邻；

所述第二时钟信号、所述第六时钟信号、所述第十时钟信号、所述第十四时钟信号、所述第四时钟信号、所述第八时钟信号、所述第十二时钟信号以及所述第十六时钟信号在时序上彼此相邻；

所述第一时钟信号和所述第二时钟信号在时序上相差8个时间单元。

12.根据权利要求11所述的显示面板，其中，所述占空比为9/20。

13.根据权利要求7所述的显示面板，其中，

所述显示面板还包括设置在所述周边区域中的数据驱动电路，其中，所述数据驱动电路和所述多条数据线连接，且所述数据驱动电路被配置为采用2点极性切换的方式向所述子像素单元阵列提供所述数据信号。

14.根据权利要求13所述的显示面板，其中，所述多条数据线中的任意一条数据线提供的数据信号的极性相同，且该条数据线的走线形状为锯齿形。

15.根据权利要求9所述的显示面板，其中，在每一个移位寄存器单元扫描组中，第L个移位寄存器单元设置在所述显示区域的第一侧，第R个移位寄存器单元设置在所述显示区域的第二侧，所述第二侧与所述第一侧相对，

其中，L为1、2、3、4、9、10、11、12；R为5、6、7、8、13、14、15、16。

16.一种显示装置，包括如权利要求1-15任一项所述的显示面板。

17.一种如权利要求1-7、10-15任一项所述的显示面板的驱动方法，包括：

向所述栅极驱动电路提供所述时钟信号使得所述栅极驱动电路产生所述扫描信号，

以使得和同一条数据线连接的所述至少两个彼此不相邻的相同颜色的子像素单元在时序上连续显示。

18.根据权利要求17所述的驱动方法，其中，和同一条数据线依次连接的多个子像素单元被驱动时被划分为G个驱动组，所述时钟信号的个数为H，每个所述驱动组包括F个子像素单元，F＝[H/G]，[H/G]表示对H/G取整，

所述驱动方法还包括按照如下顺序对第B个驱动组中的F个子像素单元进行驱动：

A_d＝B+(d-1)*G，其中，A_d表示第d次被驱动的子像素单元的顺序序号，B为小于等于G的正整数，d为小于等于F的正整数。

19.根据权利要求18所述的驱动方法，其中，所述和同一条数据线依次连接的多个子像素单元至少包括第一颜色和第二颜色，

在所述和同一条数据线依次连接的多个子像素单元中，所述第一颜色的子像素单元的最小排布周期为G1，所述第二颜色的子像素单元的最小排布周期为G2，

所述驱动方法还包括：将G1和G2的最小公倍数作为G。

20.根据权利要求18或19所述的驱动方法，其中，G＝4，H＝16，所述驱动方法还包括按照如下顺序序号对所述和同一条数据线依次连接的多个子像素单元进行驱动：

1、5、9、13、3、7、11、15、2、6、10、14、4、8、12、16。

Images