JP2011114323A - 固体撮像装置とその製造方法、及び電子機器 - Google Patents

固体撮像装置とその製造方法、及び電子機器 Download PDF

Info

Publication number
JP2011114323A
JP2011114323A JP2009272440A JP2009272440A JP2011114323A JP 2011114323 A JP2011114323 A JP 2011114323A JP 2009272440 A JP2009272440 A JP 2009272440A JP 2009272440 A JP2009272440 A JP 2009272440A JP 2011114323 A JP2011114323 A JP 2011114323A
Authority
JP
Japan
Prior art keywords
element isolation
isolation region
pixel
state imaging
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009272440A
Other languages
English (en)
Other versions
JP5564909B2 (ja
Inventor
Tsuyoshi Yanagida
剛志 柳田
Fumihiko Koga
史彦 古閑
Hisashi Wakano
壽史 若野
Takashi Nagano
隆史 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009272440A priority Critical patent/JP5564909B2/ja
Priority to TW099135117A priority patent/TWI430439B/zh
Priority to US12/944,162 priority patent/US8604408B2/en
Priority to KR1020100111972A priority patent/KR101765913B1/ko
Priority to CN201010543913.XA priority patent/CN102082154B/zh
Publication of JP2011114323A publication Critical patent/JP2011114323A/ja
Application granted granted Critical
Publication of JP5564909B2 publication Critical patent/JP5564909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】少なくとも飽和特性、感度、混色等の画素特性を向上した固体撮像装置とその製造方法、及びこの固体撮像装置を備えたカメラなどに適用される電子機器を提供するものである。
【解決手段】フォトダイオードＰＤと画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４からなる画素と、隣り合うフォトダイオードの間に形成された不純物半導体領域による第１素子分離領域４６を有する。また、フォトダイオードと画素トランジスタの間に形成された不純物半導体による第２素子分離領域４７を有する。第１素子分離領域４６と第２素子分離領域４７との不純物濃度が異なる。
【選択図】図１

Description

本発明は、固体撮像装置とその製造方法、及びこの固体撮像装置を備えたカメラ等に適用される電子機器に関する。
固体撮像装置として、ＣＭＯＳ固体撮像装置、ＣＣＤ固体撮像装置などが知られている。特に、ＣＭＯＳ固体撮像装置は、電源電圧が低く、低消費電力のため、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話などの各種携帯端末機器、等に使用されている。
例えば、ＣＭＯＳ固体撮像装置は、光電変換部であるフォトダイオードと複数の画素トランジスタからなる画素が複数、規則性をもって２次元配列した画素部と、画素部の周辺に配置された周辺回路部とを有して構成される。複数の画素トランジスタとしては、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３トランジスタによる構成、あるいは選択トランジスタを追加した４トランジスタによる構成等が知られている。
一般的なＣＭＯＳ固体撮像装置は、１つのフォトダイオードと複数の画素トランジスタを組とした単位画素を複数配列して構成される。近年では画素の多画素化、微細化が進み、単位画素当りの画素トランジスタ数を減らしてフォトダイオード面積を広げるために、画素トランジスタを複数の画素で共有させた、いわゆる画素共有のＣＭＯＳ固体撮像装置が開発されている（特許文献１、２参照）。また、フォトダイオード面積を広げるために、光入射面を配線層が配置される側とは反対の基板裏面側とした裏面照射型CMOS固体撮像装置も開発されている（特許文献５参照）。
一方、ＣＭＯＳ固体撮像装置では、各画素間、あるいは画素内の素子を分離するための素子分離領域が形成される。例えば、各フォトダイオード間、画素トランジスタの周りでは、ＳＴＩ（Shallow Trench Isolation）構造または不純物半導体層による素子分離領域で分離されることが知られている（特許文献３、４参照）。
特開２００８−２９４２１８号公報 特開２００６−５４２７６号公報 特開２００９−１６８１０号公報 特開２００８−２０５０２２号公報 特開２００３−３１７８５号公報
ＣＭＯＳ固体撮像装置では、画素の多画素化、微細化に伴い、画素毎に分離するための素子分離領域に面積が取られ、フォトダイオード面積を十分に確保できず、十分な飽和特性（飽和電荷量Ｑｓ）を得ることが難しくなってきている。例えば、画素トランジスタのソース・ドレイン領域は、高不純物濃度の例えばｎ型半導体領域で形成される。このため、ソース・ドレイン領域とフォトダイオード間を含めた画素トランジスタ周りをｐ型半導体層による素子分離領域で分離する場合には、この素子分離のｐ型半導体層の不純物濃度を高くする必要がある。通常、素子分離領域は、フォトダイオード間、及び画素トランジスタ周りを含めて一括して高濃度イオン注入で形成される。つまり、素子分離領域の不純物濃度は、画素トランジスタ周りの素子分離領域の高不純物濃度で律速されることになる。
従って、素子分離領域が高濃度のｐ型半導体層で形成されるときは、素子分離領域のｐ型不純物のフォトダイオード側への拡散の影響で、実効的なフォトダイオード面積が小さくなり、飽和信号量Ｑｓが低減する。また、フローティングディフージョン領域（ＦＤ）では、高濃度のフローティングディフージョン領域と高濃度の素子分離領域とが接して、高濃度のｐｎ接合が形成される。このため、ｐｎ接合部の電界強度が上がりフローティングディフージョン領域での白点が悪化する。電界が強い場合、結晶欠陥が存在すると結晶欠陥の成長速度が速くなり、また深い準位からも電子が出やすくなる等して、白点が悪化する。
同時に、フローティングディフージョン領域と素子分離領域間のｐｎ接合容量が大きくなり、変換効率が低下する。
また、ランダムノイズ低減等の撮像特性を考慮して、画素部のレイアウト内で素子分離構造を変えている場合、各素子分離構造に対して、最適な不純物濃度になっておらず、飽和特性、感度、混色に関して損失を招くものであった。ここでは、ＳＴＩ構造の素子分離領域と、不純物半導体層による素子分離領域とが混在する。一括でイオン注入した場合、ＳＴＩ構造の素子分離領域では、素子分離濃度が低濃度化できるにも拘らず、高濃度の打ち込みが行われるために最適化されない。
飽和特性、感度については、高濃度の素子分離領域によりフォトダイオード面積、体積が縮小することで、飽和特性、感度が低下する。混色については、高濃度の素子分離領域により素子分離領域の幅が広がり、素子分離領域に入射した光で光電変換した電荷が、不安定にフォトダイオードに入り込むので、混色が生じる。
本発明は、上述の点に鑑み、少なくとも飽和特性、感度、混色等の画素特性を向上した固体撮像装置及びその製造方法を提供するものである。
本発明は、上記固体撮像装置を備えたカメラなどに適用される電子機器を提供するものである。
本発明に係る固体撮像装置は、フォトダイオードと画素トランジスタからなる画素を有する。さらに、本発明は、隣り合うフォトダイオードの間に形成された不純物半導体領域による第１素子分離領域と、フォトダイオードと画素トランジスタの間に形成された不純物半導体による第２素子分離領域を有する。そして、第１素子分離領域と第２素子分離領域との不純物濃度を異ならして構成する。
本発明の固体撮像装置では、第１素子分離領域と第２素子分離領域との不純物濃度を異ならすので、それぞれの素子分離領域の不純物濃度を最適な濃度とすることができる。特に、隣り合うフォトダイオード間の第１素子分離領域の濃度が分離するに十分な最適な低濃度にできるので、フォトダイオード面積を広げることができる。隣り合うフォトダイオード間の第１素子分離領域の幅を狭くすることができる。
本発明に係る固体撮像装置の製造方法は、フォトダイオードと画素トランジスタからなる画素を形成する工程と、隣り合うフォトダイオード間に不純物半導体領域による第１素子分離領域を形成する工程を有する。さらに、本発明は、フォトダイオードと画素トランジスタの間に、第１素子分離領域の不純物濃度と異なる不純物濃度を有する第２素子分離領域を形成する工程を有する。
本発明の固体撮像装置の製造方法では、互いに不純物濃度の異なる、隣り合うフォトダイオード間の第１素子分離領域と、フォトダイオードと画素トランジスタ間の第２素子分離領域を形成する工程を有する。これによって、特に、隣り合うフォトダイオード間の第１素子分離領域の濃度を分離するに十分な最適な低濃度に設定できるので、面積の広いフォトダイオードを形成することができる。第１素子分離領域の不純物のフォトダイオード側への拡散が抑えられ、幅の狭い第１素子分離領域を形成することができる。
本発明に係る電子機器は、固体撮像装置と、固体撮像装置のフォトダイオードに入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを備える。固体撮像装置は、上記本発明の固体撮像装置で構成する。
本発明の電子機器では、固体撮像装置において、第１素子分離領域と第２素子分離領域との不純物濃度を異ならすので、それぞれの素子分離領域の不純物濃度を最適な濃度とすることができる。特に、隣り合うフォトダイオード間の第１素子分離領域の濃度が分離するに十分な最適な低濃度にできるので、フォトダイオード面積を広げることができる。隣り合うフォトダイオード間の第１素子分離領域の幅を狭くすることができる。
本発明に係る固体撮像装置によれば、フォトダイオード面積が広がり、第１素子分離領域の幅が狭くなるので、画素が多画素化、微細化されても、少なくとも飽和特性、感度、混色等の画素特性を向上することができる。
本発明に係る固体撮像装置の製造方法によれば、面積の広いフォトダイオードが形成され、幅の狭い第１素子分離領域が形成されるので、画素が多画素化、微細化されても、少なくとも飽和特性、感度、混色等の画素特性を向上した固体撮像装置を製造できる。
本発明に係る電子機器によれば、上記固体撮像装置を備えることにより、固体撮像装置の少なくとも飽和特性、感度、混色等の画素特性を向上することができ、画質が向上した高品質の電子機器を提供することができる。
本発明に係る固体撮像装置の第１実施の形態を示す要部の概略構成図である。 Ａ〜Ｃ 図１のＡ−Ａ線上、Ｂ−Ｂ線上及びＣ−Ｃ線上の概略断面図である。 Ａ〜Ｃ 第１実施の形態の模式的な概略断面図である。 第１実施の形態の固体撮像装置の製造フローを示す工程図である。 第１実施の形態の固体撮像装置の製造方法の一例を示す工程断面図（その１）である。 第１実施の形態の固体撮像装置の製造方法の一例を示す工程断面図（その２）である。 本発明に係る固体撮像装置の第２実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第３実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第４実施の形態を示す要部の概略構成図である。 Ａ〜Ｃ 図９のＡ−Ａ線上、Ｂ−Ｂ線上及びＣ−Ｃ線上の概略断面図である。 Ａ〜Ｃ 第４実施の形態の模式的な概略断面図である。 第４実施の形態の固体撮像装置の製造フローを示す工程図である。 第４実施の形態の固体撮像装置の製造方法の一例を示す工程断面図（その１）である。 第４実施の形態の固体撮像装置の製造方法の一例を示す工程断面図（その２）である。 本発明に係る固体撮像装置の第５実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第６実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第７実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第８実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第９実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置に適用されるＣＭＯＳ固体撮像装置の一例を示す概略構成図である。 単位画素の一例を示す等価回路図である。 単位画素の他の例を示す等価回路図である。 画素共有単位の例を示す等価回路図である。 本発明の第１０実施の形態に係る電子機器を示す要部の概略構成図である。
以下、発明を実施するための形態（以下実施の形態とする）について説明する。なお、発明は以下の順序で行う。
１．ＣＭＯＳ固体撮像装置の概略構成例
２．第１実施の形態（固体撮像装置とその製造方法の例）
３．第２実施の形態（固体撮像装置とその製造方法の例）
４．第３実施の形態（固体撮像装置とその製造方法の例）
５．第４実施の形態（固体撮像装置とその製造方法の例）
６．第５実施の形態（固体撮像装置とその製造方法の例）
７．第６実施の形態（固体撮像装置とその製造方法の例）
８．第７実施の形態（固体撮像装置とその製造方法の例）
９．第８実施の形態（固体撮像装置とその製造方法の例）
１０．第９実施の形態（固体撮像装置とその製造方法の例）
１１．第１０実施の形態（電子機器の構成例）
＜１．ＣＭＯＳ固体撮像装置の概略構成例＞
図２０に、本発明の各実施の形態に適用されるＣＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、図２０に示すように、半導体基板１１例えばシリコン基板に光電変換部（フォトダイオード）を含む複数の画素２が規則的に２次元配列された画素部（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２としては、１つの光電変換部と複数の画素トランジスタからなる単位画素を適用することができる。また、画素２としては、複数の光電変換部に転送トランジスタ除く他の１つの画素トランジスタ群を共有させたいわゆる画素共有の構造を適用することができる。複数の画素トランジスタは、後述するように、転送トランジスタ、リセットトランジスタ、増幅トランジスタの３トランジスタ、あるいは選択トランジスタを追加した４トランジスタで構成することができる。
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素部３の各画素２を行単位で順次垂直方向に選択走する。そして、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
図２１に、単位画素の一例の等価回路を示す。本例に係る単位画素２１は、破線で囲まれた光電変換部となるフォトダイオードＰＤと、３つの画素トランジスタとから構成される。３つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３から構成される。ここでは、これら画素トランジスタＴｒ１〜Ｔｒ３として、例えばｎチャネルのＭＯＳトランジスタが用いられる。
フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲートに転送配線１４を通して転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤへ転送される。
フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。ここでは、リセットトランジスタＴｒ２のソース（転送トランジスタＴｒ１のドレイン）がフローティングディフージョン部ＦＤとして構成される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセット配線１５を通してリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。
増幅トランジスタＴｒ３のソースが垂直信号線９に接続される。画素の選択・非選択の区別はフローティングディフージョン部ＦＤの電位によってなされる。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして垂直信号線９に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして垂直信号線９に出力する。
図２２に、単位画素の他の例の等価回路を示す。本例に係る単位画素２２は、光電変換部となるフォトダイオードＰＤと、４つの画素トランジスタとから構成される。４つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４から構成される。ここでは、これら画素トランジスタＴｒ１〜Ｔｒ４として、例えばｎチャネルのＭＯＳトランジスタが用いてられる。
フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲートに転送配線１４を通して転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤに転送される。
フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセット配線１５を通してリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。
増幅トランジスタＴｒ３のソースが、選択トランジスタＴｒ４のドレインに接続され、選択トランジスタのソースが垂直信号線９に接続される。選択トランジスタＴｒ４のゲートに選択配線１６を通して選択パルスφＳＥＬが与えられることによってオン状態となり、画素が選択される。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。なお、選択トランジスタ１１５を、増幅トランジスタＴｒ３のドレイン側に接続した構成を採ることも可能である。このときは、増幅トランジスタＴｒ３のソースが垂直信号線９に接続される。
図２３に、複数画素共有の等価回路を示す。図２３では、２画素共有単位２３、４画素共有単位２４、８画素共有単位２５をそれぞれ示している。例えば、２画素共有単位２３は、２つの光電変換部となるフォトダイオードＰＤ１、ＰＤ２に、転送トランジスタＴｒ１１、Ｔｒ１２をのぞく他の１つの画素トランジスタ群を共有させて構成される。即ち、２画素共有単位２３は、２つのフォトダイオードＰＤと、２つの転送トランジスタＴｒ１１及びＴｒ１２と、各１つのフローティングディフージョンＦＤ、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４とにより構成される。なお、選択トランジスタを省略する構成もある。各フォトダイオードＰＤ１、ＰＤ２にそれぞれに対応して転送トランジスタＴｒ１１、Ｔｒ１２が接続される。各転送トランジスタＴｒ１１、Ｔｒ１２が、共有するフローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続され、フローティングディフージョン部ＦＤが増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のソースは、選択トランジスタＴｒ４のドレインに接続される。選択トランジスタＴｒ４のソースは垂直信号線９に接続される。各転送トランジスタＴｒ１１、Ｔｒ１２のゲートに、それぞれ転送配線３１、３２を通して転送パルスφＴＧ１、φＴＧ２が印加される。リセットトランジスタＴｒ２のゲートに、リセット配線１５を通してリセットパルスφＲＳＴが印加される。選択トランジスタＴｒ４のゲートに、選択配線１６を通して選択パルスφＳＥＬが印加される。
４画素共有単位２４は、２画素共有単位２３の回路構成にさらに２つのフォトダイオードＰＤ３、ＰＤ４と、２つの転送トランジスタＴｒ１３、Ｔｒ１４を追加して構成される。すなわち、計４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］に対応する４つの転送トランジスタＴｒ１１〜Ｔｒ１４が接続され、各転送トランジスタＴｒ１１〜Ｔｒ１４のソースがフローティングディフージョン部ＦＤに共通に接続される。
８画素共有単位２５は、４画素共有単位２４の回路構成にさらに４つのフォトダイオードＰＤ５〜ＰＤ８と、４つの転送トランジスタＴｒ１５〜Ｔｒ１８を追加して構成される。すなわち、計８つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ８］に対応する８つの転送トランジスタＴｒ１１〜Ｔｒ１８が接続され、各転送トランジスタＴｒ１１〜Ｔｒ１８のソースがフローティングディフージョン部ＦＤに共通に接続される。
図２１、図２２、図２３のいずれの場合も、リセットトランジスタ及び増幅トランジスタのドレイン端子ｔ１及びｔ２には所要の電圧が供給される。通常は、ドレイン端子ｔ１、ｔ２に電源ＶＤＤが接続される。２系統の電源とすることもできる。
＜２．第１実施の形態＞
［固体撮像装置の構成例］
図１〜図２に、本発明に係る固体撮像装置の第１実施の形態を示す。本実施の形態は、横２画素×縦２画素を１単位とした、いわゆる４画素共有単位を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第１実施の形態に係る固体撮像装置３１は、図１に示すように、４画素の光電変換部となるフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を配列した４画素共有単位３２が２次元配列されて画素部が構成される。４画素共有単位３２は、４つのフォトダイオードＰＤと、転送トランジスタを除く他の１つの画素トランジスタ群とを共有して構成される。すなわち、４画素共有単位３２は、４つのフォトダイオードＰＤ１〜ＰＤ４に対して１つのフローティングディフージョン領域ＦＤを共有する。画素トランジスタは、４つの転送トランジスタＴｒ１［Ｔｒ１１〜Ｔｒ１４］と、共有する各１つのリセットトランジスタＴｒ２，増幅トランジスタＴｒ３及び選択トランジスタＴｒ４とにより構成される。本例では、画素トランジスタを４トランジスタ構成としたが、３トランジスタ構成とすることもできる。
フローティングディフージョン領域ＦＤは、４つのフォトダイオードＰＤ１〜ＰＤ４に囲まれた中央に配置される。転送トランジスタＴｒ１１〜Ｔｒ１４は、それぞれ共有するフローティングディフージョン領域ＦＤと、これに対応するフォトダイオードＰＤ１〜ＰＤ４との間に配置された転送ゲート電極３３［３３１〜３３４］とを有して形成される。
ここで、各行毎の４画素共有単位のフォトダイオードＰＤ１〜ＰＤ４、フローティングディフージョン領域ＦＤ及び転送トランジスタＴｒ１１〜Ｔｒ１４を含む領域を、フォトダイオード形成領域３５とする。また、各行毎の４画素共有単位の画素トランジスタのうち、４画素を共有するリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４を含む領域を、画素トランジスタ形成領域３６とする。水平方向に連続するそれぞれのフォトダイオード形成領域３５画素トランジスタ形成領域３６は、画素部の垂直方向に交互に配置される。
各フォトダイオードＰＤを含んで、フローティングディフージョン領域ＦＤの中心を通る垂直線及び水平線と、画素トランジスタ形成領域３６の中心を通る水平線と、水平方向に隣り合う４画素共有単位間の中心を通る垂直線で囲まれた領域３７が１画素に対応する。
リセットトランジスタＴｒ２は、一対のソース・ドレイン領域３８及び３９と、リセットゲート電極４２を有して形成される。増幅トランジスタＴｒ３は、一対のソース・ドレイン領域３９及び４０と、増幅ゲート電極４３を有して形成される。選択トランジスタＴｒ４は、一対のソース・ドレイン領域４０及び４１と、選択ゲート電極４４を有して形成される。
フローティングディフージョン領域ＦＤ、各ソース・ドレイン領域３８〜４１は、第１導電型の半導体領域で形成される。本例では、電子を信号電荷としているので、フローティングディフージョン領域ＦＤ、各ソース・ドレイン領域３８〜４１は、ｎ型半導体領域で形成される。
本実施の形態では、フォトダイオード形成領域３５内に形成される第１素子分離領域４６と、画素トランジスタ形成領域３６内に画素トランジスタＴｒ２〜Ｔｒ４を取り囲む第２素子分離領域４７が、共に第２導電型、例えばｐ型の不純物半導体層で形成される。すなわち、隣り合うフォトダイオードＰＤ間の第１素子分離領域４６がｐ型半導体層で形成され、画素トランジスタＴｒ２〜Ｔｒ４とフォトダイオードＰＤ間の第２素子分離領域４７がｐ型半導体層で形成される。
そして、第１素子分離領域４６と第２素子分離領域４７の不純物濃度をそれぞれ最適な濃度となるように、互いに異なる濃度に設定される。すなわち、第１素子分離領域４６の不純物濃度は、フォトダイオードＰＤ間の素子分離が確保される範囲で出来るだけ低濃度に設定される。一方、第２素子分離領域４７の不純物濃度は、第１素子分離領域４６の不純物濃度より高い濃度、つまり画素トランジスタＴｒ２〜Ｔｒ４の高不純物濃度のソース・ドレイン領域３８〜４１間の分離を確保できる濃度に設定される。
さらに、図２（断面図）を用いて説明する。図２Ａ、Ｂ、Ｃは、それぞれ図１のＡ−Ａ線上の断面、Ｂ−Ｂ線上の断面、Ｃ−Ｃ線上の断面を示す。各フォトダイオードＰＤは、ｎ型半導体領域５１と、高濃度のｎ＋半導体領域からなる電荷蓄積領域５２と、その表面の暗電流抑制を兼ねるｐ型半導体領域５３とを有して構成される。フォトダイオードＰＤ及び画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４が形成される領域には、イオン注入によりｐ型半導体ウェル領域５４が形成される。フォトダイオード形成領域３５の各隣り合うフォトダイオードＰＤ間には、イオン注入により基板表面から電荷蓄積領域５２の深さまでの領域に、上記最適な不純物濃度のｐ型半導体層による第１素子分離領域４６が形成される。ｎ型のソース・ドレイン領域、図ではソース・ドレイン領域４０と、フォトダイオードＰＤとの間には、四角枠ａで示すように、イオン注入により、第１素子分離領域４６の不純物濃度より高い上記最適濃度の第２素子分離領域４７が形成される。ゲート電極、図では増幅ゲート電極４３は、ゲート絶縁膜５６を介して形成される。
図３Ａ〜Ｃに、模式的に本実施の形態の第１素子分離領域４６、第２素子分離領域４７を分かり易くした構成を示す。図３Ａ〜Ｃの模式構造は、それぞれ画素トランジスタのソース・ドレイン領域とフォトダイオード間の断面、画素トランジスタのゲート電極とフォトダイオード間の断面、フォトダイオード間の断面を示す。
第１実施の形態に係る固体撮像装置３１は、裏面照射型ＣＭＯＳ固体撮像装置、あるいは表面照射型ＣＭＯＳ固体撮像装置として構成することができる。裏面照射型ＣＭＯＳ固体撮像装置では、半導体基板の表面側に層間絶縁膜を介して複数層の配線を有する配線層が形成され、配線層上に支持部材が貼り合わされる。また、フォトダイオードＰＤを形成した半導体基板が裏面からの研磨、エッチングにより薄膜化され、基板裏面上にカラーフィルタ及びオンチップレンズが形成される。これによって、配線層が形成された側とは反対側の基板裏面を光入射面とした裏面照射型ＣＭＯＳ固体撮像装置が構成される。
表面照射型ＣＭＯＳ固体撮像装置は、半導体基板の表面側に層間絶縁膜を介して複数層の配線を有する配線層が形成され、その上に平坦化膜を介してカラーフィルタ及びオンチップレンズが形成されて構成される。
第１実施の形態に係る固体撮像装置３１によれば、飽和特性、感度、混色、フローティングディフージョンＦＤでの白点、変換効率等の画素特性を向上することができる。すなわち、フォトダイオード形成領域３５内のフォトダイオードＰＤ間の第１素子分離領域４６の不純物濃度が、フォトダイオードＰＤ間の分離を確保するに十分な最適濃度に設定され、低濃度化される。これにより、第１素子分離領域４６の不純物のフォトダイオードＰＤへの拡散が抑制される。従って、画素が多画素化、微細化されても、フォトダイオードＰＤは、従来に比べて大きな面積を確保することができ、飽和特性すなわち飽和電荷量Ｑｓを向上することができる。また感度を向上することができる。
第１素子分離領域４６の不純物濃度が低減れるので、フローティングディフージョン領域ＦＤのｐｎ接合における電界強度が緩和され、フローティングディフージョン領域ＦＤにおける白点の発生が抑制される。また、フローティングディフージョン領域ＦＤの接合容量が従来に比べて小さくなるので、変換効率を向上することができる。
第１素子分離領域４６を低濃度化されるので、フローティングディフージョン領域ＦＤを構成するｎ型半導体領域の不純物濃度も低減化することが可能になり、さらにフローティングディフージョン領域での白点発生を抑制し、かつ変換効率を向上することができる。
フォトダイオード形成領域３５の第１素子分離領域４６は、低濃度化され、フォトダイオードＰＤ側への拡散が抑えられるので、実質的に狭い線幅で形成することができる。このため、第１素子分離領域４６への光入射により光電変換された信号電荷による混色が低減される。
さらに、変換効率が大きく得られ、混色等のノイズを低減できるので、Ｓ／Ｎ比が改善できる。
一方、画素トランジスタ形成領域３６では、第２素子分離領域４７の不純物濃度が、ｎ型ソース・ドレイン領域３８〜４１相互間の分離を確保できるに十分な最適濃度に設定され、高濃度化される。これにより、高濃度のｎ型ソース・ドレイン３８〜４１相互間でのリーク電流の発生が抑制され、確実な素子分離が可能になる。
また、例えば増幅トランジスタＴｒ３のゲート幅を広げることができるので、ランダムノイズ特性を改善することができる。
［固体撮像装置の製造方法例］
第１実施の形態に係る固体撮像装置３１の製法は、フォトダイオードＰＤと画素トランジスタＴｒ１〜Ｔｒ４とからなる画素、即ち４画素共有単位を形成する工程と、第１素子分離領域４６を形成する工程と、第２素子分離領域４７を形成する工程を有する。４画素共有単位は、４つのフォトダイオードＰＤを、転送トランジスタを除く他の１つの画素トランジスタ群に共有させて形成する。第１実施の形態では、図１に示すように、フォトダイオード形成領域３５内と画素トランジスタ形成領域３６内の素子分離領域に、１回目のイオン注入工程で、低濃度のｐ型不純物を打ち込む。すなわち、１回目のイオン注入工程で、フォトダイオードＰＤ間の分離を確保できる低濃度のｐ型不純物を打ち込む。次いで、画素トランジスタ形成領域３６内の素子分離領域に、重ねて２回目のイオン注入工程で、ｐ型不純物を打ち込む。２回目のイオン注入の不純物ドーズ量は、１回目との合計の濃度が、ソース・ドレイン領域間でリーク電流が生ぜず、ソース・ドレイン領域間の分離を確保できる高濃度となるドーズ量に設定される。
次に、図４の製造フロー、及び図５〜図６の製造工程図を用いて、第１実施の形態の固体撮像装置３１の製造方法の一例を説明する。
先ず、図４Ａ及び図５Ａに示すように、所要の導電型、例えばｎ型またはｐ型のシリコン半導体基板３０を用意する。
次に、図４Ｂ及び図５Ｂに示すように、半導体基板３０に第２導電型、本例ではｐ型の半導体ウェル領域５４をイオン注入により形成する。次いで、４画素共有単位のフォトダイオードＰＤを形成すべき領域に第１導電型、本例ではｎ型の半導体領域５１をイオン注入により形成する。
次に、図４Ｃ及び図５Ｃに示すように、半導体基板３０の表面に、ゲート絶縁膜５６を介して画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４のゲート電極を形成する。図では、転送トランジスタＴｒ１１〜Ｔｒ１４の転送ゲート電極３３１〜３３４、リセットトランジスタＴｒ２のリセットゲート電極４２を示す。ゲート電極はポリシリコン膜で形成される。
次に、図４Ｄ及び図５Ｄに示すように、フォトダイオードＰＤとなるｎ型半導体領域５１上に、これより高濃度のｎ型半導体領域による電荷蓄積領域５２とその表面に暗電流抑制を兼ねる高濃度のｐ型半導体領域５３を形成する。これらｎ型の電荷蓄積領域５２及びｐ型半導体領域５３は、イオン注入で形成される。ｎ型半導体領域５１、ｎ型の電荷蓄積領域５２及びｐ型半導体領域５３によりフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］が形成される。
次に、図４Ｅ及び図６Ｅに示すように、１回目、２回目のｐ型不純物イオンを注入して、フォトダイオード形成領域３５の第１素子分離領域４６、及び画素トランジスタ形成領域３６の第２素子分離領域４７を形成する。
すなわち、１回目のイオン注入工程でフォトダイオード形成領域３５内の素子分離領域に対応する領域と、画素トランジスタ形成領域３６内の素子分離領域に対応する領域とに一括してｐ型不純物イオンを注入する。このときのドーズ量は、フォトダイオードＰＤ間の分離が確保できる最適ドーズ量であり、画素トランジスタ周りの素子分離領域のドーズ量より少ない。１回目の不純物イオンのドーズ量は、例えば１×１０１２〜１×１０１３ｃｍ―２程度とすることができる。
次いで、２回目のイオン注入工程で画素トランジスタ形成領域３６内の素子分離領域に対応する領域のみに、選択的にｐ型不純物イオンを注入する。画素トランジスタ形成領域３６内のトータルの不純物イオンのドーズ量は、ソース・ドレイン領域間の分離が確保できる最適ドーズ量である。この２回目の不純物イオンのドーズ量は、例えば１×１０１２〜１×１０１３ｃｍ―２程度とすることができる。１回目のイオン注入により、フォトダイオード形成領域３５内のフォトダイオードＰＤ間に第１素子分離領域４６が形成される。１回目及び２回目のイオン注入により、画素トランジスタ形成領域３６内の画素トランジスタ周りを含めて、画素トランジスタＴｒ２〜Ｔｒ４とフォトダイオードＰＤ間に、第２素子分離領域４７が形成される。
次に、図４Ｆ及び図６Ｆに示すように、画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４のゲート電極の端部に絶縁膜によるサイドウォール５８を形成する。
次に、図４Ｇ及び図６Ｇに示すように、ｎ型不純物イオンを注入して、ｎ型のフローティングディフージョン領域ＦＤ，及び各画素トランジスタＴｒ２〜Ｔｒ４のｎ型のソース・ドレイン領域３８〜４１を形成する。このときのｎ型不純物イオンのドーズ量は、１×１０１４〜５×１０１５ｃｍ−２程度とすることができる。従って、ソース・ドレイン領域の不純物濃度は、５×１０２０〜２×１０２１ｃｍ−２程度となる。
次に、図示しないが、裏面照射型ＣＭＯＳ固体撮像装置を形成する場合には、半導体基板３０の表面上方に、層間絶縁膜を介して複数層の配線を配置してなる配線層を形成する。この配線層上に支持基板である例えば別のシリコン基板を貼り合わせて後、半導体基板３０の裏面を所要の深さまで、研磨、エッチングして半導体基板を薄膜化する。その後、基板裏面に暗電流抑制用のｐ型半導体領域を形成し、さらに基板裏面上に絶縁膜を介してカラーフィルタ及びオンチップレンズを形成して、目的の裏面照射型ＣＭＯＳ固体撮像装置を得る。
表面照射型ＣＭＯＳ固体撮像装置を形成する場合には、半導体基板３０の表面上方に、層間絶縁膜を介して複数層の配線を配置してなる配線層を形成する。配線は、フォトダイオードＰＤ上を除いて形成される。次いで、配線層上に平坦化膜を介してカラーフィルタ及びオンチップレンズを形成して、目的の表面照射型ＣＭＯＳ固体撮像装置を得る。
第１実施の形態に係る固体撮像装置３１の製造方法によれば、第１素子分離領域４６及び第２素子分離領域４７の形成を２回のイオン注入を行って形成する。すなわち、１回目のイオン注入を、フォトダイオード形成領域３５と画素トランジスタ形成領域３６を含めて一括して行い、２回目のイオン注入を画素トランジスタ形成領域３６のみ行っている。この２回のイオン注入で、低不純物濃度の第１素子分離領域４６と、高不純物濃度の第２素子分離領域４７を精度よく形成することができる。従って、飽和特性、変換効率、ランダムノイズ特性を向上し、フローティングディフージョンＦＤでの白点発生を抑制し、混色を低減したＣＭＯＳ固体撮像装置を精度よく製造することができる。
＜３．第２実施の形態＞
［固体撮像装置の構成例］
図７に、本発明に係る固体撮像装置の第２実施の形態を示す。本実施の形態は、前述と同様に、横２画素×縦２画素を１単位とした、いわゆる４画素共有単位を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第２実施の形態に係る固体撮像装置６１は、図７に示すように、４画素の光電変換部となるフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を配列した４画素共有単位３２が２次元配列されて画素部が構成される。４画素共有単位３２は、前述と同様に、フォトダイオード形成領域３５と、画素トランジスタ形成領域３６とを有して構成され、第１及び第２の素子分離領域４６及び４７が、ｐ型不純物半導体層で形成される。
そして、本実施の形態においては、フォトダイオード形成領域３５と画素トランジスタ形成領域３６に分けて、それぞれ個別に最適なドーズ量のｐ型不純物イオンを注入し、最適濃度の第１素子分離領域４６及び第２素子分離領域４７を形成して構成される。すなわち、フォトダイオード形成領域３５のフォトダイオードＰＤ間には、最適な低濃度化された第１素子分離領域４６が形成される。画素トランジスタ形成領域３６の画素トランジスタ周りには、最適な高濃度化された第２素子分離領域４７が形成される。
その他の構成は、第１実施の形態で説明したと同様である。図７において、図１と対応する部分には同一符号を付して重複説明を省略する。
第２実施の形態に係る固体撮像装置６１によれば、フォトダイオード形成領域４６内のフォトダイオードＰＤ間の第１素子分離領域４６の不純物濃度が最適に低濃度化され、画素トランジスタ形成領域３６内の第２素子分離領域４７の不純物濃度が高濃度化される。従って、重複説明は省略するも、第１実施の形態で説明したと同様に、飽和特性すなわち飽和電荷量ＱＳ、感度を向上することができる。フローティングディフージョン領域ＦＤにおける白点発生を抑制することができる。変換効率を向上することができる。また、混色を低減することができる。ランダムノイズ特性を向上することができる。
一方、画素トランジスタ形成領域３６では、最適に高濃度化された第２素子分離領域４７が形成されるので、ソース・ドレイン領域３８〜４１相互間でのリーク電流の発生が抑えられ、確実な素子分離が可能になる。増幅トランジスタのゲート幅を広げることができるので、ランダムノイズ特性を改善することができる。
［固体撮像装置の製造方法例］
第２実施の形態に係る固体撮像装置６１の製法は、フォトダイオードＰＤと画素トランジスタＴｒ１〜Ｔｒ４とからなる画素、即ち４画素共有単位を形成する工程と、第１素子分離領域４６を形成する工程と、第２素子分離領域４７を形成する工程を有する。そして、本実施の形態では、第１素子分離領域に対するイオン注入と、第２素子分離領域に対するイオン注入を、それぞれ個別のイオン注入工程により行うことを除いて、前述の第１実施の形態と同じである。図４及び図５〜図６の製造工程を例にとれば、第２実施の形態では、図４Ｅ及び図６Ｅの工程において、例えば１回目のイオン注入工程でフォトダイオード形成領域３５のみにイオン注入を行って最適濃度の第１素子分離領域４６を形成する。次いで、２回目のイオン注入工程で画素トランジスタ形成領域３６のみにイオン注入を行って最適濃度の第２素子分離領域４７を形成する。逆に、１回目のイオン注入工程で第２素子分離領域４７を形成し、２回目のイオン注入工程で第１素子分離領域４６を形成するようにしてもよい。それ以外の工程は、図４及び図５〜図６で示す工程と同じである。
第２実施の形態に係る固体撮像装置６１の製造方法によれば、前述と同様に、飽和特性、変換効率、ランダムノイズ特性を向上し、フローティングディフージョンＦＤでの白点発生を抑制し、混色を低減したＣＭＯＳ固体撮像装置を精度よく製造することができる。
＜４．第３実施の形態＞
［固体撮像装置の構成例］
図８に、本発明に係る固体撮像装置の第３実施の形態を示す。本実施の形態は、前述と同様に、横２画素×縦２画素を１単位とした、いわゆる４画素共有単位を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第３実施の形態に係る固体撮像装置６３は、図８に示すように、４画素の光電変換部となるフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を配列した４画素共有単位３２が２次元配列されて画素部が構成される。４画素共有単位３２は、前述と同様に、フォトダイオード形成領域３５と、画素トランジスタ形成領域３６とを有して構成され、第１及び第２の素子分離領域４６及び４７が、ｐ型不純物半導体層で形成される。
そして、本実施の形態においては、第２素子分離領域４７が、画素トランジスタＴｒ２〜Ｔｒ４のうちソース・ドレイン領域３８〜４１とフォトダイオードＰＤ間に形成される。また、第１素子分離領域４６が、隣り合うフォトダイオードＰＤ間から画素トランジスタＴｒ２〜Ｔｒ４うちゲート電極４２〜４４とフォトダイオードの間に延長して形成される。すなわち、フォトダイオード形成領域３５と画素トランジスタ領域３６に対して一括した１回目のイオン注入で、隣り合うフォトダイオードＰＤ間及び画素トランジスタＴｒ２〜Ｔｒ４周りに最適な低濃度の第１素子分離領域３６が形成する。その後、画素トランジスタＴｒ２〜Ｔｒ４の各ソース・ドレイン領域３８〜４１のみを囲むように２回目のイオン注入を行い、最適な高濃度の第２素子分離領域４７を形成する。
その他の構成は、第１実施の形態で説明したと同様である。図８において、図１と対応する部分には同一符号を付して重複説明を省略する。
第３実施の形態に係る固体撮像装置６１によれば、フォトダイオード形成領域４６内のフォトダイオードＰＤ間から画素トランジスタ形成領域４７のゲート電極とフォトダイオードＰＤの間に延長して最適に低濃度化された第１素子分離領域４６が形成される。また、画素トランジスタ形成領域３６内のソース・ドレイン領域３８〜４１の周りのみに最適に高濃度化された第２素子分離領域４７が形成される。従って、重複説明は省略するも、第１実施の形態で説明したと同様に、飽和特性すなわち飽和電荷量ＱＳ及び感度を向上することができる。フローティングディフージョン領域ＦＤにおける白点発生を抑制することができる。変換効率を向上することができる。また、混色を低減することができる。ランダムノイズ特性を向上することができる。
一方、画素トランジスタ形成領域３６では、ソース・ドレイン領域３８〜４１周りのみに、最適に高濃度化された第２素子分離領域４７が形成されるので、ソース・ドレイン領域３８〜４１相互間でのリーク電流の発生が抑えられ、確実な素子分離が可能になる。フォトダイオードＰＤに接する第２素子分離領域４７の接触部分が、第１、第２実施の形態に比べて少ないので、第２素子分離領域４７の不純物のフォトダイオードＰＤへの影響が少ない。増幅トランジスタのゲート幅を広げることができるので、ランダムノイズ特性を改善することができる。
［固体撮像装置の製造方法例］
第３実施の形態に係る固体撮像装置６１の製法は、フォトダイオードＰＤと画素トランジスタＴｒ１〜Ｔｒ４とからなる画素、即ち４画素共有単位を形成する工程と、第１素子分離領域４６を形成する工程と、第２素子分離領域４７を形成する工程を有する。本実施の形態では、フォトダイオード形成領域３５と画素トランジスタ形成領域３６に対し一括して１回目のイオン注入を行う。次に、画素トランジスタ形成領域３６において、画素トランジスタＴｒ２〜Ｔｒ４のゲート電極４２〜４４とフォトダイオードＰＤ間を除いて、フォトダイオードＰＤのソース・ドレイン領域３８〜４１間に２回目のイオン注入を行うようになす。図４及び図５〜図６の製造工程を例にとれば、図４Ｅ及び図６Ｅの工程において、１回目のイオン注入工程でフォトダイオード形成領域３５及び画素トランジスタ形成領域３６に一括イオン注入を行って最適濃度の第１素子分離領域４６を形成する。次いで、２回目のイオン注入工程で画素トランジスタ形成領域３６においてのソース・ドレイン領域３８〜４１とフォトダイオードＰＤ間のみにイオン注入を行って最適濃度の第２素子分離領域４７を形成する。それ以外の工程は、図４及び図５〜図６で示す工程と同じである。
第３実施の形態に係る固体撮像装置６１の製造方法によれば、前述と同様に、飽和特性、変換効率、ランダムノイズ特性を向上し、フローティングディフージョンＦＤでの白点発生を抑制し、混色を低減したＣＭＯＳ固体撮像装置を精度よく製造することができる。
＜５．第４実施の形態＞
［固体撮像装置の構成例］
図９〜図１０に、本発明に係る固体撮像装置の第４実施の形態を示す。本実施の形態は、横２画素×縦２画素を１単位とした、いわゆる４画素共有単位を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第４実施の形態に係る固体撮像装置６５は、図１に示すように、４画素の光電変換部となるフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を配列した４画素共有単位３２が２次元配列されて画素部が構成される。４画素共有単位３２は、前述と同様に、フォトダイオード形成領域３５と、画素トランジスタ形成領域３６とを有して構成される。
そして、本実施の形態では、フォトダイオード形成領域３５内に形成される第１素子分離領域４６が第２導電型、例えばｐ型の不純物半導体層で形成される。すなわち、隣り合うフォトダイオードＰＤ間の第１素子分離領域４６がｐ型半導体層で形成される。一方、画素トランジスタ形成領域３６内に形成される素子分離領域は、第２素子分離領域６６と第３素子分離領域６７とにより形成される。すなわち、画素トランジスタＴｒ２〜Ｔｒ４を囲うＳＴＩ構造による第３素子分離領域６７が形成される。さらに、画素トランジスタＴｒ２〜Ｔｒ４とフォトダイオードＰＤ間に在って、この第３素子分離領域６７とフォトダイオードＰＤ間にｐ型半導体層による第２素子分離領域６６が形成される。
第１素子分離領域４６と第２素子分離領域６６は、それぞれ不純物濃度が最適な濃度となるように、互いに異なる濃度に設定されて構成される。すなわち、第１素子分離領域４６は、フォトダイオードＰＤ間の素子分離が確保される範囲で出来るだけ低濃度に設定される。第２素子分離領域６６は、ＳＴＩ構造の第３素子分離領域６７が存在するので、第１素子分離領域４６の不純物濃度より、低い不純物濃度に設定される。
さらに、図１０（断面図）を用いて説明する。図１０Ａ、Ｂ、Ｃは、それぞれ図９のＡ−Ａ線上の断面、Ｂ−Ｂ線上の断面、Ｃ−Ｃ線上の断面を示す。各フォトダイオードＰＤは、ｎ型半導体領域５１と、高濃度のｎ＋半導体領域からなる電荷蓄積領域５２と、その表面の暗電流抑制を兼ねるｐ型半導体領域５３とを有して構成される。フォトダイオードＰＤ及び画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４が形成される領域には、イオン注入によりｐ型半導体ウェル領域５４が形成される。フォトダイオード形成領域３５の各隣り合うフォトダイオードＰＤ間には、イオン注入により基板表面から電荷蓄積領域５２の深さまでの領域に、上記最適な不純物濃度のｐ型半導体層による第１素子分離領域４６が形成される。画素トランジスタＴｒ２〜Ｔｒ４の周りには、ＳＴＩ構造による第３素子分離領域６７が形成される。の第３素子分離領域６７とフォトダイオードＰＤ間には、四角枠ｂで示すように、第１素子分離領域４６より低濃度の第２素子分離領域６６が形成される。図では増幅ゲート電極４３は、ゲート絶縁膜５６を介して形成される。
図１１Ａ〜Ｃに、模式的に本実施の形態の第１素子分離領域４６、第２素子分離領域６６、第３素子分離領域６７を分かり易くした構成を示す。図１１Ａ〜Ｃの模式構造は、それぞれ画素トランジスタのソース・ドレイン領域とフォトダイオード間の断面、画素トランジスタのゲート電極とフォトダイオード間の断面、フォトダイオード間の断面を示す。
その他の構成は、第１実施の形態で説明したと同様である。図９において図１と対応する部分には同一符号を付して重複説明を省略する。
第４実施の形態に係る固体撮像装置６５も、上述と同様に、裏面照射型ＣＭＯＳ固体撮像装置、あるいは表面照射型ＣＭＯＳ固体撮像装置として構成することができる。
第４実施の形態に係る固体撮像装置６５によれば、フォトダイオード形成領域３５内のフォトダイオードＰＤ間の第１素子分離領域４６の不純物濃度が、フォトダイオードＰＤ間の分離を確保するに十分な最適濃度に設定され、低濃度化される。これにより、第１素子分離領域４６の不純物のフォトダイオードＰＤへの拡散が抑制される。従って、フォトダイオードＰＤは、従来に比べて大きな面積を確保することができ、飽和特性すなわち飽和電荷量Ｑｓを向上することができる。また感度を向上することができる。
第１素子分離領域４６の不純物濃度が低減れるので、フローティングディフージョン領域ＦＤのｐｎ接合における電界強度が緩和され、フローティングディフージョン領域ＦＤにおける白点の発生が抑制される。また、フローティングディフージョン領域ＦＤの接合容量が従来に比べて小さくなるので、変換効率を向上することができる。
第１素子分離領域４６を低濃度化されるので、フローティングディフージョン領域ＦＤを構成するｎ型半導体領域の不純物濃度も低減化することが可能になり、さらにフローティングディフージョン領域での白点発生を抑制し、かつ変換効率を向上することができる。
フォトダイオード形成領域３５の第１素子分離領域４６は、低濃度化され、フォトダイオードＰＤ側への拡散が抑えられるので、実質的に狭い線幅で形成することができる。このため、第１素子分離領域４６への光入射により光電変換された信号電荷による混色が低減される。さらに、画素トランジスタとフォトダイオード間の素子分離注入を低濃度化できるため、拡散が起こりにくく増幅トランジスタＴｒ３のゲート電極下の面積を大きくすることができる。よって、ランダムノイズ特性を改善することができる。
一方、画素トランジスタ形成領域３６では、画素トランジスタＴｒ２〜Ｔｒ４を囲ってＳＴＩ構造による第３素子分離領域６７が形成されるので、高濃度のｎ型ソース・ドレイン３８〜４１相互間でのリーク電流の発生が抑制され、確実な素子分離が可能になる。このＳＴＩ構造による第３素子分離領域６７の存在で、第２素子分離領域６６の不純物濃度を第１素子分離領域４６のそれよりも低濃度とすることができる。第２素子分離領域６６が低濃度であることによって、フォトダイオードＰＤを第２素子分離領域６６側に広げることができ、更なる飽和電荷量Ｑｓ、感度の向上を図ることができる。
また、４画素共有での１画素３７は正方形である。フォトダイオードＰＤを第２素子分離領域６６側に広げるときは、フォトダイオードＰＤが正方形に近づくことなり、フォトダイオードＰＤ中心が光学中心に近づく。すなわち、オンチップレンズの光学中心は画素中心にあり、フォトダイオードＰＤの中心が光学中心に近づくことで、混色が改善される。
［固体撮像装置の製造方法例］
第４実施の形態に係る固体撮像装置６５の製造方法は、フォトダイオードＰＤと画素トランジスタＴｒ１〜Ｔｒ４とからなる画素、即ち４画素共有単位を形成する工程を有する。また、フォトダイオードＰＤと画素トランジスタＴｒ２〜Ｔｒ４との間を分離するＳＴＩ構造の第３素子分離領域６７を形成する工程を有する。さらに、隣り合うフォトダイオードＰＤ間に不純物イオン注入で第１素子分離領域４６を形成し、第３素子分離領域６７とフォトダイオードＰＤ間に第１素子分離領域４６より不純物濃度が低い第２素子分離領域６６を形成する工程を有する。
次に、図１２の製造フロー、及び図１３〜図１４の製造工程図を用いて第四実施の形態の固体撮像装置６５の製造方法の一例を説明する。
先ず、図１２Ａ及び図１３Ａに示すように、所要の導電型、例えばｎ型またはｐ型のシリコン半導体基板３０を用意する。そして、半導体基板３０の画素部となる領域の表面に通常の工程により、ＳＴＩ構造による第３素子分離領域６７を形成する。
次に、図１２Ｂ及び図１３Ｂに示すように、半導体基板３０に第２導電型、本例ではｐ型の半導体ウェル領域５４をイオン注入により形成する。次いで、４画素共有単位のフォトダイオードＰＤを形成すべき領域に第１導電型、本例ではｎ型の半導体領域５１をイオン注入により形成する。
次に、図１２Ｃ及び図１３Ｃに示すように、半導体基板３０の表面に、ゲート絶縁膜５６を介して画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４のゲート電極を形成する。図では、転送トランジスタＴｒ１１〜Ｔｒ１４の転送ゲート電極３３１〜３３４、リセットトランジスタＴｒ２のリセットゲート電極４２を示す。ゲート電極はポリシリコン膜で形成される。
次に、図１２Ｄ及び図１３Ｄに示すように、フォトダイオードＰＤとなるｎ型半導体領域５１上に、これより高濃度のｎ型半導体領域による電荷蓄積領域５２とその表面に暗電流抑制を兼ねる高濃度のｐ型半導体領域５３を形成する。これらｎ型の電荷蓄積領域５２及びｐ型半導体領域５３は、イオン注入で形成される。ｎ型半導体領域５１、ｎ型の電荷蓄積領域５２及びｐ型半導体領域５３によりフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］が形成される。
次に、図１２Ｅ及び図１４Ｅに示すように、１回目、２回目のｐ型不純物イオンを注入して、フォトダイオード形成領域３５の第１素子分離領域４６、及び画素トランジスタ形成領域３６の第２素子分離領域６６を形成する。
すなわち、１回目のイオン注入工程でフォトダイオード形成領域３５内の素子分離領域に対応する領域と、画素トランジスタ形成領域３６内の素子分離領域に対応する領域とに一括してｐ型不純物イオンを注入する。このときのドーズ量は、第２素子分離領域６６の不純物濃度が確保できる低ドーズ量であり、後で形成されるフォトダイオードＰＤ間の第１素子分離領域４６のドーズ量より少ない。
次いで、２回目のイオン注入工程でフォトダイオード形成領域３５内の素子分離領域に対応する領域のみに、選択的にｐ型不純物イオンを注入する。フォトダイオード形成領域３５のトータルの不純物イオンのドーズ量は、フォトダイオードＰＤ間分離が確保できる最適ドーズ量である。１回目のイオン注入により、素子分離領域６６が形成される。１回目及び２回目のイオン注入により、フォトダイオード形成領域３５内のフォトダイオードＰＤ間に、第１素子分離領域４６が形成される。
次に、図１２Ｆ及び図１４Ｆに示すように、画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４のゲート電極の端部に絶縁膜によるサイドウォール５８を形成する。
次に、図１２Ｇ及び図１４Ｇに示すように、ｎ型不純物イオンを注入して、ｎ型のフローティングディフージョン領域ＦＤ，及び各画素トランジスタＴｒ２〜Ｔｒ４のｎ型のソース・ドレイン領域３８〜４１を形成する。
次に、図示しないが、裏面照射型ＣＭＯＳ固体撮像装置を形成する場合には、半導体基板３０の表面上方に、層間絶縁膜を介して複数層の配線を配置してなる配線層を形成する。この配線層上に支持基板である例えば別のシリコン基板を貼り合わせて後、半導体基板３０の裏面を所要の深さまで、研磨、エッチングして半導体基板を薄膜化する。その後、基板裏面に暗電流抑制用のｐ型半導体領域を形成し、さらに基板裏面上に絶縁膜を介してカラーフィルタ及びオンチップレンズを形成して、目的の裏面照射型ＣＭＯＳ固体撮像装置を得る。
表面照射型ＣＭＯＳ固体撮像装置を形成する場合には、半導体基板３０の表面上方に、層間絶縁膜を介して複数層の配線を配置してなる配線層を形成する。配線は、フォトダイオードＰＤ上を除いて形成される。次いで、配線層上に平坦化膜を介してカラーフィルタ及びオンチップレンズを形成して、目的の表面照射型ＣＭＯＳ固体撮像装置を得る。
第４実施の形態に係る固体撮像装置６５の製造方法によれば、第１素子分離領域４６及び第２素子分離領域６６の形成を２回のイオン注入を行って形成する。すなわち、１回目のイオン注入を、フォトダイオード形成領域３５と画素トランジスタ形成領域３６を含めて一括して行い、２回目のイオン注入をフォトダイオード形成領域３５のみ行っている。この２回のイオン注入で、低不純物濃度の第２素子分離領域６６、これよりも高濃度ではあるが従来よりも最適な低濃度の第１素子分離領域４６を精度よく形成することができる。従って、飽和特性、変換効率、ランダムノイズ特性を向上し、フローティングディフージョンＦＤでの白点発生を抑制し、混色を低減したＣＭＯＳ固体撮像装置を精度よく製造することができる。
＜６．第５実施の形態＞
［固体撮像装置の構成例］
図１５に、本発明に係る固体撮像装置の第５実施の形態を示す。本実施の形態は、前述と同様に、横２画素×縦２画素を１単位とした、いわゆる４画素共有単位を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第５実施の形態に係る固体撮像装置６９は、図１５に示すように、４画素の光電変換部となるフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を配列した４画素共有単位３２が２次元配列されて画素部が構成される。４画素共有単位３２は、図９と同様に、フォトダイオード形成領域３５と、画素トランジスタ形成領域３６とを有して構成される。フォトダイオード形成領域３５では、ｐ型不純物半導体層による第１素子分離領域３６が形成される。画素トランジスタ形成領域では、画素トランジスタＴｒ２〜Ｔｒ４を囲うＳＴＩ構造による第３素子分離領域６７と、第３素子分離領域６７とフォトダイオードＰＤ間のｐ型不純物半導体層による第２素子分離領域６６とが形成される。
そして、本実施の形態においては、フォトダイオード形成領域３５と画素トランジスタ形成領域３６に分けて、最適濃度の第１素子分離領域４６及び第２素子分離領域４７が、それぞれ個別に最適なドーズ量のｐ型不純物イオンを注入して形成される。すなわち、フォトダイオード形成領域３５のフォトダイオードＰＤ間に、最適な低濃度化された第１素子分離領域４６が形成される。画素トランジスタ形成領域３６のＳＴＩ構造の第３素子分離６７とフォトダイオード形成領域３５のフォトダイオードＰＤとの間に、第１素子分離領域４６より低濃度の第２素子分離領域６６が形成される。
その他の構成は、第４実施の形態で説明したと同様である。図１５において、図９と対応する部分には同一符号を付して重複説明を省略する。
第５実施の形態に係る固体撮像装置６９によれば、フォトダイオード形成領域４６内のフォトダイオードＰＤ間の第１素子分離領域４６の不純物濃度が最適に低濃度化される。また、画素トランジスタ形成領域３６内では、画素トランジスタＴｒ２〜Ｔｒ４を囲ってＳＴＩ構造の第３素子分離領域６７が形成されると共に、第３素子分離領域６７を囲う第２素子分離領域６６が第１素子分離領域４６よりも低濃度化される。従って、重複説明は省略するも、第４実施の形態で説明したと同様に、飽和特性すなわち飽和電荷量ＱＳ、感度を向上することができる。フローティングディフージョン領域ＦＤにおける白点発生を抑制することができる。変換効率を向上することができる。また、フォトダイオード面積を広げ、フォトダイオードＰＤの中心を画素の光学中心に近づけることが可能になり、混色を低減することができる。ランダムノイズ特性を向上することができる。
一方、画素トランジスタ形成領域３６では、ＳＴＩ構造の第３素子分離領域６７で画素トランジスタＴｒ２〜Ｔｒ４が分離されるので、ソース・ドレイン領域３８〜４１相互間でのリーク電流の発生が抑えられ、確実な素子分離が可能になる。
［固体撮像装置の製造方法例］
第５実施の形態に係る固体撮像装置６９の製法は、フォトダイオードＰＤと画素トランジスタＴｒ１〜Ｔｒ４とからなる画素、即ち４画素共有単位を形成する工程、第３素子分離領域６７を形成する工程を有する。さらに、第１素子分離領域４６を形成する工程、第２素子分離領域６６を形成する工程を有する。そして、本実施の形態では、第１素子分離領域に対するイオン注入と、第２素子分離領域に対するイオン注入を、それぞれ個別のイオン注入工程により行うことを除いて、前述の第４実施の形態と同じである。図１２及び図１３〜図１４の製造工程を例にとれば、第５実施の形態では、図１２Ｅ及び図１４Ｅの工程において、例えば１回目のイオン注入工程でフォトダイオード形成領域３５のみにイオン注入を行って最適濃度の第１素子分離領域４６を形成する。次いで、２回目のイオン注入工程で画素トランジスタ形成領域３６のみにイオン注入を行って第１素子分離領域４６より低濃度の第２素子分離領域６６を形成する。逆に、１回目のイオン注入工程で第２素子分離領域６６を形成し、２回目のイオン注入工程で第１素子分離領域４６を形成するようにしてもよい。それ以外の工程は、図１２及び図１３〜図１４で示す工程と同じである。
第５実施の形態に係る固体撮像装置６９の製造方法によれば、第４実施の形態と同様に、飽和特性、変換効率、ランダムノイズ特性を向上し、フローティングディフージョンＦＤでの白点発生を抑制し、混色を低減したＣＭＯＳ固体撮像装置を精度よく製造できる。
＜７．第６実施の形態＞
［固体撮像装置の構成例］
図１６に、本発明に係る固体撮像装置の第６実施の形態を示す。本実施の形態は、２画素を１単位とした、いわゆる２画素共有単位を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第６実施の形態に係る固体撮像装置７１は、図１６に示すように、２画素の光電変換部となるフォトダイオードＰＤ［ＰＤ１〜ＰＤ２］を配列した２画素共有単位７２が２次元配列されて画素部が構成される。２画素共有単位７２は、２つのフォトダイオードＰＤ１〜ＰＤ２に対して１つのフローティングディフージョン領域ＦＤを共有する。画素トランジスタは、４つの転送トランジスタＴｒ１［Ｔｒ１１、Ｔｒ１２］と、共有する各１つのリセットトランジスタＴｒ２，増幅トランジスタＴｒ３及び選択トランジスタＴｒ４とにより構成される。本例では、画素トランジスタを４トランジスタ構成としたが、３トランジスタ構成とすることもできる。
２つのフォトダイオードＰＤ１、ＰＤ２は、例えば斜め方向に配置され、フローティングディフージョン領域ＦＤは、２つのフォトダイオードＰＤ１〜ＰＤ４に挟まれた中央に配置される。転送トランジスタＴｒ１１、Ｔｒ１２は、それぞれ共有するフローティングディフージョン領域ＦＤと、これに対応するフォトダイオードＰＤ１、ＰＤ２との間に配置された転送ゲート電極７３［７３１、７３２］とを有して形成される。
ここで、各行毎の２画素共有単位のフォトダイオードＰＤ１、ＰＤ２、フローティングディフージョン領域ＦＤ及び転送トランジスタＴｒ１１、Ｔｒ１２を含む領域を、フォトダイオード形成領域７５とする。また、各行毎の２画素共有単位の画素トランジスタのうち、２画素を共有するリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４を含む領域を、画素トランジスタ形成領域７６とする。水平方向に連続するそれぞれのフォトダイオード形成領域７５と画素トランジスタ形成領域７６は、画素部の垂直方向に交互に配置される。
リセットトランジスタＴｒ２は、一対のソース・ドレイン領域７８及び７９と、リセットゲート電極８２を有して形成される。増幅トランジスタＴｒ３は、一対のソース・ドレイン領域７９及び８０と、増幅ゲート電極８３を有して形成される。選択トランジスタＴｒ４は、一対のソース・ドレイン領域８０及び８１と、選択ゲート電極８４を有して形成される。フローティングディフージョン領域ＦＤ、各ソース・ドレイン領域３８〜４１は、ｎ型半導体領域で形成される。
本実施の形態では、フォトダイオード形成領域７５内のフォトダイオードＰＤを分離する第１素子分離領域８６と、画素トランジスタ形成領域７６内の画素トランジスタＴｒ２〜Ｔｒ４を取り囲む第２素子分離領域８７が、共にｐ型不純物半導体層で形成される。
そして、第１素子分離領域８６と第２素子分離領域８７の不純物濃度は、第１実施の形態で説明したと同様に、互いに異なる最適濃度に設定される。すなわち、第１素子分離領域４６の不純物濃度は、フォトダイオードＰＤ間を素子分離するに十分な低濃度に設定される。一方、第２素子分離領域４７の不純物濃度は、画素トランジスタＴｒ２〜Ｔｒ４の高不純物濃度のソース・ドレイン領域３８〜４１間を素子分離するに十分な濃度、すなわち第１素子分離領域４６の不純物濃度より高い濃度に設定される。
本実施の形態の固体撮像装置７１は、裏面照射型ＣＭＯＳ固体撮像装置、あるいは表面照射型ＣＭＯＳ固体撮像装置として構成することができる。
第６実施の形態に係る固体撮像装置７１によれば、飽和特性及び感度の向上、フローティングディフージョンＦＤにおける白点発生の改善、変換効率の向上、混色の改善、その他等、前述の第１実施の形態で説明と同様の効果を奏する。
第６実施の形態に係る固体撮像装置の第１、第２の素子分離領域８６、８７の構成及びその製造方法としては、前述の第１、第２、第３実施の形態で説明した構成、製法を適用できる。
＜８．第７実施の形態＞
［固体撮像装置の構成例］
図１７に、本発明に係る固体撮像装置の第７実施の形態を示す。本実施の形態は、第６実施の形態と同様に、２画素を１単位とした、いわゆる２画素共有単位を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第７実施の形態に係る固体撮像装置８９は、図１７に示すように、２画素の光電変換部となるフォトダイオードＰＤ［ＰＤ１〜ＰＤ２］を配列した２画素共有単位７２が２次元配列されて画素部が構成される。２画素共有単位７２は、前述と同様に、フォトダイオード形成領域７５と、画素トランジスタ形成領域７６とを有して構成される。
そして、本実施の形態では、第４実施の形態で説明したと同様に、フォトダイオード形成領域７５内の隣り合うフォトダイオードＰＤ間にｐ型不純物半導体層による第１素子分離領域８６が形成される。また、画素トランジスタ形成領域７６内おいて、画素トランジスタＴｒ２〜Ｔｒ４を囲うＳＴＩ構造による第３素子分離領域９７と、この第３素子分離領域９７とフォトダイオードＰＤ間にｐ型半導体層による第２素子分離領域９６が形成される。第２素子分離領域９６は、第１素子分離領域８６よりも低不純物濃度で形成される。
その他の構成は、第６実施の形態で説明したと同様であり、図１７において、図１６と対応する部分には同一符号を付して、重複説明を省略する。
第７実施の形態に係る固体撮像装置８９によれば、飽和特性及び感度の向上、フローティングディフージョンＦＤにおける白点発生の改善、変換効率の向上、混色の改善、その他等の、前述の第４実施の形態で説明と同様の効果を奏する。
第７実施の形態に係る固体撮像装置の第１、第２、第３の素子分離領域８６、９６、９７の構成及びその製造方法としては、前述の第４、第５実施の形態で説明した構成、製法を適用できる。
上例では、画素共有の固体撮像装置として、４画素共有、２画素共有のＣＭＯＳ固体撮像装置に適用した。本発明は、それ以外の画素共有のＣＭＯＳ固体撮像装置にも適用できる。例えば、横２×縦２ｎ（ｎは正の整数）画素共有のＣＭＯＳ固体撮像装置に適用できる。
＜９．第８実施の形態＞
［固体撮像装置の構成例］
図１８に、本発明に係る固体撮像装置の第８実施の形態を示す。本実施の形態は、単位画素を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第８実施の形態に係る固体撮像装置９９は、１つのフォトダイオードＰＤと、１つのフローティングディフージョン領域ＦＤを含む複数の画素トランジスタからなる単位画素１０１が２次元配列されて画素部が構成される。複数の画素トランジスタは、本例では転送トランジスタＴｒ１、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３からなる３トランジスタ構成とした。その他、選択トランジスタＴｒ４を追加した４トランジスタ構成とすることもできる。
転送トランジスタＴｒ１は、フォトダイオードＰＤと、フローティングディフージョン領域ＦＤであるｎ型ソース・ドレイン領域１０３と、転送ゲート電極１０６とを有して構成される。リセットトランジスタＴｒ２は、一対のｎ型ソース・ドレイン領域１０３及び１０４と、リセットゲート電極１０７とを有して構成される。増幅トランジスタＴｒ３は、一対のｎ型ソース・ドレイン領域１０４及び１０５と、増幅ゲート電極１０８とを有して構成される。
ここで、各行毎のフォトダイオードＰＤを含む領域をフォトダイオード形成領域１１１とする。各行毎の画素トランジスタＴｒ１〜Ｔｒ３を含む領域をフォトダイオード形成領域１１２とする。水平方向に延長するフォトダイオード形成領域１１１と画素トランジスタ形成領域１１２は、画素部の水平方向に交互に配置される。
本実施の形態では、フォトダイオード形成領域１１１内のフォトダイオードＰＤを分離する第１素子分離領域１０９と、画素トランジスタ形成領域１１２内の画素トランジスタＴｒ２〜Ｔｒ４を取り囲む第２素子分離領域１１０が、ｐ型不純物半導体層で形成される。
そして、第１素子分離領域１０９と第２素子分離領域１１０の不純物濃度は、第１実施の形態で説明したと同様に、互いに異なる最適濃度に設定される。すなわち、第１素子分離領域１０９の不純物濃度は、フォトダイオードＰＤ間を素子分離するに十分な低濃度に設定される。一方、第２素子分離領域１１０の不純物濃度は、画素トランジスタＴｒ１〜Ｔｒ３の高不純物濃度のソース・ドレイン領域１０３〜１０５間を素子分離するに十分な濃度、すなわち第１素子分離領域１０９の不純物濃度より高い濃度に設定される。
本実施の形態の固体撮像装置９９は、裏面照射型ＣＭＯＳ固体撮像装置、あるいは表面照射型ＣＭＯＳ固体撮像装置として構成することができる。
第８実施の形態に係る固体撮像装置９９によれば、飽和特性及び感度の向上、混色の改善を図ることができる。
第８実施の形態に係る固体撮像装置の第１、第２の素子分離領域１０９、１０の構成及びその製造方法としては、前述の第１、第２、第３実施の形態で説明した構成、製法を適用できる。
＜１０．第９実施の形態＞
［固体撮像装置の構成例］
図１９に、本発明に係る固体撮像装置の第９実施の形態を示す。本実施の形態は、第８実施の形態と同様に、単位画素を２次元配列したＣＭＯＳ固体撮像装置に適用した場合である。第９実施の形態に係る固体撮像装置１１５は１つのフォトダイオードＰＤと、１つのフローティングディフージョン領域ＦＤを含む複数の画素トランジスタからなる単位画素１０１が２次元配列されて画素部が構成される。単位画素１０１は、前述と同様に、フォトダイオード形成領域１１１と、画素トランジスタ形成領域１１２とを有して構成される。
そして、本実施の形態では、フォトダイオード形成領域１１１内の隣り合うフォトダイオードＰＤ間にｐ型不純物半導体層による第１素子分離領域１１１が形成される。また、画素トランジスタ形成領域１１２内おいて、画素トランジスタＴｒ１Ｔｒ３を囲うＳＴＩ構造による第３素子分離領域１１６と、この第３素子分離領域１１６とフォトダイオードＰＤ間にｐ型半導体層による第２素子分離領域１１０が形成される。第２素子分離領域１１０は、第１素子分離領域１０９よりも低不純物濃度で形成される。
その他の構成は、第８実施の形態で説明したと同様であり、図１９において、図１８と対応する部分には同一符号を付して、重複説明を省略する。
第９実施の形態に係る固体撮像装置１１５によれば、飽和特性及び感度の向上、混色の改善が図れる。
第９実施の形態に係る固体撮像装置の第１、第２、第３の素子分離領域１０９、１１０、１１６の構成及びその製造方法としては、前述の第４、第５実施の形態で説明した構成、製法を適用できる。
本発明の他の実施の形態としては、画素部におけるフォトダイオードＰＤ間を分離する素子分離領域と、周辺回路部のＭＯＳトランジスタ間を分離する素子分離領域の構成を、前述の各実施の形態で示した素子分離構造とすることができる。すなわち、第１素子分離領域及び第２素子分離領域と同様の構成、あるいは第１素子分離領域及び第２、第３素子分離領域と同様の構成とすることができる。
本発明の他の実施の形態としては、ＣＣＤ固体撮像装置に適用することもできる。本実施の形態の固体撮像装置は、フォトダイオードが２次元配列され、隣り合う２列のフォトダイオードの電荷をそれぞれ両側に配置された垂直転送レジスタに読み出すように構成される。そして、素子分離領域に相当するチャネルストップ領域として、隣り合う２列のフォトダイオード間のチャネルストップ領域が、フォトダイオードと垂直転送レジスタ間のチャネルストップ領域の不純物濃度より低不純物濃度に設定される。
本実施の形態のＣＣＤ固体撮像装置においても、低不純物濃度のチャネルストップ領域により、フォトダイオード面積を広げることが可能になり、飽和特性、感度をより向上することができる。
上例の固体撮像装置では、信号電荷を電子としたが、信号電荷をホールとした固体撮像装置にも適用できる。その場合には、各半導体領域の導電型を逆導電型として構成される。
＜１１．第１０実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
図２４に、本発明に係る電子機器の一例としてカメラに適用した第１０実施の形態を示す。本実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施も形態のカメラ２１１は、固体撮像装置２１２と、固体撮像装置２１２の受光センサ部に入射光を導く光学系２１３と、シャッタ装置２１４を有する。さらに、カメラ２１１は、固体撮像装置２１２を駆動する駆動回路２１５と、固体撮像装置２１２の出力信号を処理する信号処理回路１１６とを有する。
固体撮像装置２１２は、上述した各実施の形態のＣＭＯＳ固体撮像装置のいずれかが適用される。固体撮像装置２１２は、特に、画素共有の裏面照射型ＣＭＯＳ固体撮像装置を適用することが望ましい。光学系（光学レンズ）２１３は、被写体からの像光（入射光）を固体撮像装置２１２の撮像面上に結像させる。これにより、固体撮像装置２１２内に、一定期間信号電荷が蓄積される。光学系２１３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置２１４は、固体撮像装置２１２への光照射期間及び遮光期間を制御する。駆動回路２１５は、固体撮像装置２１２の転送動作及びシャッタ装置２１４のシャッタ動作を制御する駆動信号を供給する。駆動回路２１５から供給される駆動信号（タイミング信号）により、固体撮像装置２１２の信号転送を行う。信号処理回路２１６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
第１０実施の形態に係るカメラなどの電子機器によれば、固体撮像装置２１２において、画素サイズが微細化されても飽和特性を含む画素特性を向上することができる。従って、画質が向上した高品質の電子機器を提供することができる。
３１・・固体撮像装置、３２・・４画素共有単位、３３［３３１〜３３４］・・転送ゲート電極、３５・・フォトダイオード形成領域、３６・・画素トランジスタ形成領域、３７・・１画素、３８〜４１・・ソース・ドレイン領域、４２・・リセットゲート電極、４３・・増幅ゲート電極、４４・・選択ゲート電極、Ｔｒ１１〜Ｔｒ１４・・転送トランジスタ、Ｔｒ２・・リセットトランジスタ、Ｔｒ３・・増幅トランジスタ、Ｔｒ４・・選択トランジスタ、４６・・第１素子分離領域、４７・・第２素子分離領域、ＰＤ［ＰＤ１〜ＰＤ４］，６６・・第２素子分離領域、６７・・第３素子分離領域、５４・・半導体ウェル領域

Claims (14)

  1. フォトダイオードと画素トランジスタからなる画素と、
    隣り合う前記フォトダイオードの間に形成された不純物半導体領域による第１素子分離領域と、
    前記フォトダイオードと前記画素トランジスタの間に形成された不純物半導体による第２素子分離領域と
    を有し、
    前記第１素子分離領域と前記第２素子分離領域との不純物濃度が異なる
    固体撮像装置。
  2. 前記第１素子分離領域の不純物濃度が、前記第２素子分離領域の不純物濃度より低濃度である
    請求項１記載の固体撮像装置。
  3. 前記画素トランジスタのうちソース／ドレイン領域と前記フォトダイオードの間に前記第２素子分離領域が形成され、
    前記画素トランジスタのうちゲート電極と前記フォトダイオードの間に前記第１素子分離領域が延長される
    請求項２記載の固体撮像装置。
  4. 前記第２素子分離領域と前記画素トランジスタとの間にＳＴＩ構造による第３素子分離領域を有し、
    前記第２素子分離領域の不純物濃度が、前記第１素子分離領域の不純物濃度より低濃度である
    請求項１記載の固体撮像装置。
  5. 前記画素は、複数のフォトダイオードを、転送トランジスタを除く他の１つの画素トランジスタ群に共有させた画素共有単位で構成される
    請求項１乃至４のいずれかに記載の固体撮像装置。
  6. 前記画素は、フォトダイオードと複数の画素トランジスタからなる単位画素で構成される
    請求項１乃至４のいずれかに記載の固体撮像装置。
  7. フォトダイオードと画素トランジスタからなる画素を形成する工程と、
    隣り合う前記フォトダイオード間に不純物半導体領域による第１素子分離領域を形成する工程と、
    前記フォトダイオードと前記画素トランジスタの間に、前記第１素子分離領域の不純物濃度と異なる不純物濃度を有する第２素子分離領域を形成する工程と
    を有する固体撮像装置の製造方法。
  8. 前記隣り合うフォトダイオード間及び前記フォトダイオードと前記画素トランジスタの間に一括して第１の不純物イオン注入を行って前記第１素子分離領域を形成する工程と、
    前記フォトダイオードと前記画素トランジスタの間に第２の不純物イオン注入を行って前記第１素子分離領域より不純物濃度が高い前記第２素子分離領域を形成する工程
    を有する請求項７記載の固体撮像装置の製造方法。
  9. 前記第２の不純物イオン注入を、前記画素トランジスタのゲート電極と前記フォトダイオード間を除いてフォトダイオードとソース／ドレイン領域間に行い、前記フォトダイオードとソース／ドレイン間に前記第２素子分離領域を形成する
    請求項８記載の固体撮像装置の製造方法。
  10. 前記隣り合うフォトダイオード間への不純物イオン注入と、
    前記フォトダイオードと前記画素トランジスタの間への不純物イオン注入と
    をそれぞれ個別に行って、前記第１素子分離領域と、該第１素子分離領域より不純物濃度が高い前記第２素子分離領域を形成する工程
    を有する請求項７記載の固体撮像装置の製造方法。
  11. フォトダイオードと画素トランジスタ間を分離するＳＴＩ構造の第３素子分離領域を形成する工程と、
    前記隣り合うフォトダイオード間に不純物イオン注入で前記第１素子分離領域を形成し、前記第３素子分離領域と前記フォトダイオード間に前記第１素子分離領域より不純物濃度が低い前記第２素子分離領域を形成する工程
    を有する請求項７記載の固体撮像装置の製造方法。
  12. 前記画素を、複数のフォトダイオードを転送トランジスタを除く他の１つの画素トランジスタ群に共有させた画素共有単位として形成する
    請求項７乃至１１のいずれかに記載の固体撮像装置の製造方法。
  13. 前記画素を、フォトダイオードと複数に画素トランジスタからなる単位画素として形成する
    請求項７乃至１１のいずれかに記載の固体撮像装置の製造方法。
  14. 固体撮像装置と、
    前記固体撮像装置のフォトダイオードに入射光を導く光学系と、
    前記固体撮像装置の出力信号を処理する信号処理回路と
    を備え、
    前記固体撮像装置は、請求項１乃至６のいずれかに記載された固体撮像装置で構成される
    電子機器。
JP2009272440A 2009-11-30 2009-11-30 固体撮像装置とその製造方法、及び電子機器 Expired - Fee Related JP5564909B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009272440A JP5564909B2 (ja) 2009-11-30 2009-11-30 固体撮像装置とその製造方法、及び電子機器
TW099135117A TWI430439B (zh) 2009-11-30 2010-10-14 固態成像器件、其製造方法及電子裝置
US12/944,162 US8604408B2 (en) 2009-11-30 2010-11-11 Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR1020100111972A KR101765913B1 (ko) 2009-11-30 2010-11-11 고체 촬상 장치와 그 제조 방법, 및 전자 기기
CN201010543913.XA CN102082154B (zh) 2009-11-30 2010-11-15 固体摄像器件、其制造方法以及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009272440A JP5564909B2 (ja) 2009-11-30 2009-11-30 固体撮像装置とその製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2011114323A true JP2011114323A (ja) 2011-06-09
JP5564909B2 JP5564909B2 (ja) 2014-08-06

Family

ID=44068127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009272440A Expired - Fee Related JP5564909B2 (ja) 2009-11-30 2009-11-30 固体撮像装置とその製造方法、及び電子機器

Country Status (5)

Country Link
US (1) US8604408B2 (ja)
JP (1) JP5564909B2 (ja)
KR (1) KR101765913B1 (ja)
CN (1) CN102082154B (ja)
TW (1) TWI430439B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002361A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
JP2017107950A (ja) * 2015-12-08 2017-06-15 キヤノン株式会社 光電変換装置およびその製造方法
JP2018142739A (ja) * 2018-06-06 2018-09-13 キヤノン株式会社 光電変換装置
KR20190072679A (ko) * 2012-07-18 2019-06-25 소니 주식회사 고체 촬상장치 및 전자기기
JP2021015997A (ja) * 2020-11-04 2021-02-12 キヤノン株式会社 光電変換装置およびカメラ
JP2021150359A (ja) * 2020-03-17 2021-09-27 株式会社東芝 光検出素子、光検出システム、ライダー装置、および移動体
JP2021158313A (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11430822B2 (en) 2016-03-31 2022-08-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus and camera

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP2010206172A (ja) 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2010206173A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
JP5664141B2 (ja) 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
US8431975B2 (en) * 2011-01-31 2013-04-30 Himax Imaging, Inc. Back-side illumination image sensor
JP5743837B2 (ja) * 2011-10-07 2015-07-01 キヤノン株式会社 光電変換装置、撮像装置および撮像システム
JP5755111B2 (ja) * 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法
JP5463373B2 (ja) * 2012-02-23 2014-04-09 シャープ株式会社 固体撮像素子及び固体撮像素子の製造方法
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP6231741B2 (ja) 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
JP2014150230A (ja) * 2013-02-04 2014-08-21 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
KR102009192B1 (ko) * 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP2015012303A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
CN104517976B (zh) * 2013-09-30 2018-03-30 中芯国际集成电路制造(北京)有限公司 Cmos图像传感器的像素结构及其形成方法
CN111866416B (zh) 2013-11-18 2023-12-05 株式会社尼康 固态成像元件及成像装置
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
CN103928486B (zh) * 2014-05-08 2017-02-15 格科微电子（上海）有限公司 图像传感器及其形成方法
JP6246664B2 (ja) * 2014-06-04 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016152322A (ja) * 2015-02-18 2016-08-22 株式会社東芝 固体撮像装置
JP2016187018A (ja) * 2015-03-27 2016-10-27 キヤノン株式会社 光電変換装置およびカメラ
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
US10341592B2 (en) * 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
WO2017004834A1 (en) 2015-07-09 2017-01-12 Huawei Technologies Co., Ltd. Imaging method, image sensor, and imaging device
JP2017037907A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
KR102437162B1 (ko) * 2015-10-12 2022-08-29 삼성전자주식회사 이미지 센서
KR102462912B1 (ko) * 2015-12-04 2022-11-04 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서
KR102610588B1 (ko) * 2016-11-08 2023-12-07 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
KR20180076054A (ko) * 2016-12-27 2018-07-05 삼성전자주식회사 공유 픽셀을 구비한 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
US10116889B2 (en) * 2017-02-27 2018-10-30 Omnivision Technologies, Inc. Image sensor with two-dimensional split dual photodiode pairs
KR102333610B1 (ko) * 2017-03-06 2021-12-03 에스케이하이닉스 주식회사 이미지 센서
KR102560699B1 (ko) * 2017-10-30 2023-07-27 삼성전자주식회사 이미지 센서
KR102494604B1 (ko) 2017-10-31 2023-02-02 삼성전자주식회사 이미지 센서
KR102411698B1 (ko) 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
CN109904184B (zh) * 2019-03-25 2024-04-05 思特威(上海)电子科技股份有限公司 具有降低暗电流的隔离结构的图像传感器
CN112018133B (zh) * 2019-05-31 2023-06-06 宁波飞芯电子科技有限公司 半导体元件、半导体元件制备方法以及固态成像装置
CN112864172A (zh) * 2021-01-04 2021-05-28 Tcl华星光电技术有限公司 光敏晶体管、彩膜基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294218A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像素子とその製造方法及び撮像装置
JP2009016810A (ja) * 2007-06-04 2009-01-22 Sony Corp 半導体装置及びその製造方法
JP2009252782A (ja) * 2008-04-01 2009-10-29 Canon Inc 固体撮像装置
JP2009272597A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848268B2 (ja) * 1995-04-20 1999-01-20 日本電気株式会社 固体撮像装置およびその製造方法
US5789774A (en) * 1996-03-01 1998-08-04 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4187691B2 (ja) * 2004-06-29 2008-11-26 富士通マイクロエレクトロニクス株式会社 閾値変調型イメージセンサ
JP4492250B2 (ja) 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US7667183B2 (en) * 2006-03-10 2010-02-23 Samsung Electronics Co., Ltd. Image sensor with high fill factor pixels and method for forming an image sensor
JP5116264B2 (ja) * 2006-07-10 2013-01-09 キヤノン株式会社 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム
JP2008117830A (ja) * 2006-11-01 2008-05-22 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
KR100819711B1 (ko) * 2006-12-27 2008-04-04 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
JP4420039B2 (ja) 2007-02-16 2010-02-24 ソニー株式会社 固体撮像装置
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294218A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像素子とその製造方法及び撮像装置
JP2009016810A (ja) * 2007-06-04 2009-01-22 Sony Corp 半導体装置及びその製造方法
JP2009252782A (ja) * 2008-04-01 2009-10-29 Canon Inc 固体撮像装置
JP2009272597A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367025B2 (en) 2012-06-26 2019-07-30 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and method of manufacturing the device
JPWO2014002361A1 (ja) * 2012-06-26 2016-05-30 パナソニックＩｐマネジメント株式会社 固体撮像装置及びその製造方法
WO2014002361A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
US9881960B2 (en) 2012-06-26 2018-01-30 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and method of manufacturing the device
KR102217149B1 (ko) 2012-07-18 2021-02-17 소니 주식회사 고체 촬상장치 및 전자기기
KR102145138B1 (ko) * 2012-07-18 2020-08-14 소니 주식회사 고체 촬상장치 및 전자기기
KR20200097356A (ko) * 2012-07-18 2020-08-18 소니 주식회사 고체 촬상장치 및 전자기기
KR102586248B1 (ko) 2012-07-18 2023-10-10 소니그룹주식회사 수광 장치 및 수광 장치의 제조 방법, 전자 기기
KR20190072679A (ko) * 2012-07-18 2019-06-25 소니 주식회사 고체 촬상장치 및 전자기기
KR20230012660A (ko) * 2012-07-18 2023-01-26 소니그룹주식회사 수광 장치 및 수광 장치의 제조 방법, 전자 기기
US11482565B2 (en) 2012-07-18 2022-10-25 Sony Group Corporation Solid-state imaging device and electronic apparatus
JP2017107950A (ja) * 2015-12-08 2017-06-15 キヤノン株式会社 光電変換装置およびその製造方法
US11430822B2 (en) 2016-03-31 2022-08-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus and camera
JP2018142739A (ja) * 2018-06-06 2018-09-13 キヤノン株式会社 光電変換装置
JP2021150359A (ja) * 2020-03-17 2021-09-27 株式会社東芝 光検出素子、光検出システム、ライダー装置、および移動体
WO2021201000A1 (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
TWI790584B (zh) * 2020-03-30 2023-01-21 新加坡商普里露尼庫斯新加坡私人有限公司 固態攝像裝置、固態攝像裝置的製造方法、以及電子機器
JP2021158313A (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7059336B2 (ja) 2020-11-04 2022-04-25 キヤノン株式会社 光電変換装置およびカメラ
JP2021015997A (ja) * 2020-11-04 2021-02-12 キヤノン株式会社 光電変換装置およびカメラ

Also Published As

Publication number Publication date
TWI430439B (zh) 2014-03-11
KR20110060804A (ko) 2011-06-08
US8604408B2 (en) 2013-12-10
CN102082154A (zh) 2011-06-01
KR101765913B1 (ko) 2017-08-07
US20110127408A1 (en) 2011-06-02
CN102082154B (zh) 2014-06-04
TW201123437A (en) 2011-07-01
JP5564909B2 (ja) 2014-08-06

Similar Documents

Publication Publication Date Title
JP5564909B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US11088187B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
JP5471174B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5365144B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US8809921B2 (en) Solid-state imaging apparatus, method of manufacturing same, and electronic apparatus
JP6126666B2 (ja) 固体撮像装置及び電子機器
JP5493430B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP2011159757A (ja) 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8399914B2 (en) Method for making solid-state imaging device
JP6123866B2 (ja) 固体撮像装置、及び電子機器
US20130050552A1 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus
TW201312738A (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
JP5842903B2 (ja) 固体撮像装置、及び電子機器
JP2011009466A (ja) 固体撮像装置及び電子機器
JP2010212319A (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R151 Written notification of patent or utility model registration

Ref document number: 5564909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees