本発明の理解のために、比較例を用いて本発明の基本概念を説明する。
図12(a)は比較例となる光電変換装置の光電変換素子の断面構造である。図12(b)は図12(a)の断面図に対応したポテンシャル図である。図12(b)は、信号電荷に対するポテンシャルを示している。以下の説明では信号電荷として電子を用いて説明を行なう。また第1導電型をN型とし、第2導電型をP型として説明する。信号電荷としてホールを用いる場合には第1導電型をP型とし、第2導電型をN型とすればよい。
1つのマイクロレンズ1201で集光された光がカラーフィルター1202を通過し複数の光電変換素子に入射する。複数の配線層1203は主に光電変換素子の信号を読み出す配線である。
P型半導体領域1205と複数のN型半導体領域1206、1207とがPN接合を構成する。P型半導体領域1205は半導体領域1204上に配される。半導体領域1204は例えばP型半導体基板、もしくはN型半導体基板を用いることができる。
光電変換素子はN型半導体領域1206,1207及びP型半導体領域1205を含んで構成される。具体的には、P型半導体領域1205とN型半導体領域1206a、1206bとで光電変換素子PD1、PD2(以下、PD1,PD2)が構成される。P型半導体領域1205とN型半導体領域1207a、1207bとで光電変換素子PD3、PD4(以下、PD3、PD4)が構成される。N型半導体領域1206a、b、1207a、bは電子に対してポテンシャルが低くなっており、信号電荷を収集する領域である。更にN型半導体領域1206a、b、1207a、bの入射面側にP型半導体領域を配していわゆる埋め込み型のフォトダイオードとしてもよい。PD1、PD2にはマイクロレンズ1201aにより集光された光が入射し、PD3、PD4にはマイクロレンズ1201bにより集光された光が入射する。ここで1光電変換ユニットが1のマイクロレンズにより集光された光が入射する複数の光電変換素子を含むとする。
PD1,PD2は同一のマイクロレンズ1201aにより集光された光が入射する。PD1、PD2は一方向、図では左右方向において互いに隣接している。PD1、PD2にそれぞれ含まれるN型半導体領域1206a、1207aの間にはP型半導体領域1209が配される。P型半導体領域1208を配することで、N型半導体領域1206a、1207a間において電子に対するポテンシャル障壁として機能し得る。
PD2、PD3は異なるマイクロレンズ1201a、1201bにより集光された光がそれぞれ入射する。PD2、PD3は一方向、図では左右方向において互いに隣接している。つまりPD2、PD3は、それぞれが異なる光電変換ユニットに含まれ、互いに隣接して配されている。PD2,PD3にそれぞれ含まれるN型半導体領域1207a、1206bの間にはP型半導体領域1208が配される。P型半導体領域1208を配することで、N型半導体領域1206a、1207b間において電子に対するポテンシャル障壁として機能し得る。
図12(b)にP型半導体領域1208、1209に対応したポテンシャル障壁をポテンシャル障壁1210、1211として図示する。ポテンシャル障壁1210、1211の高さはほぼ等しい。
このような構造で、1の光電変換ユニットに含まれ隣接する光電変換素子間で感度差や輝度差により、少なくとも光電変換素子PD2が飽和した場合を仮定する。この時には、PD2で発生した電荷の一部はポテンシャル障壁1210を乗り越え、隣接する光電変換素子であるPD1に移動し得る。それにとどまらず、PD2で発生した電荷は、異なる光電変換ユニットに含まれる光電変換素子であるPD3にも移動し得る。更には不図示のPD2に隣接して配されたトランジスタ配置領域にも移動し得る。
図13は1の光電変換ユニットに含まれる2つの光電変換素子であるPD1、2の入出力特性とPD1、PD2の出力を合成した場合の合成入出力特性を示す。合成出力は、少なくとも光電変換素子の信号を加算することで得られる。合成出力を得るために、平均化、さらに増幅等をしてもよい。
図13では説明のため、仮にPD2の方が、PD1より感度が高い、もしくは、光が多く入力している様子を示す。光電変換素子への入射光が範囲1301内の時は、PD2の方がPD1より発生電荷が多い。PD2は飽和していないため、PD1とPD2を合成した出力は適切な出力が得られる。ところが、PD2が飽和して、PD1が飽和していないときには、PD1のみが、入射光に応じて線形性を有した信号が出力される。そのため、合成出力は、PD2が飽和したところからPD1の出力で決定され、結果として、合成出力はPD2が飽和したところから、ニー特性をもってしまう。この現象は、PD2が飽和した後に発生した電荷がPD1以外に漏れこむときに顕著となる。このような現象のため、所望の合成信号が得られない場合がある。
本発明は上述のような新たな課題を見出したことにより成されたものである。具体的には、光電変換ユニットに含まれる複数の光電変換素子間、及び異なる光電変換ユニットに含まれ互いに隣接する複数の光電変換素子間の構造に特徴がある。1の光電変換ユニットに含まれ互いに隣接する光電変換素子間のP型半導体領域の不純物濃度が、異なる光電変換ユニットに含まれ互いに隣接する光電変換素子間のP型半導体領域の不純物濃度よりも低い。
次に本発明の光電変換装置のブロック図を説明する。ここでは光電変換装置の一例として撮像装置の例を示す。本発明は撮像装置以外にも光電変換を利用する装置であれば適用可能である。
図1は本発明を適用可能な撮像装置の概略を示す図である。図1において撮像装置100は、画素アレイ101と、画素アレイ101における行を選択する垂直選択回路102を含む。画素アレイには複数の光電変換ユニットが配される。複数の光電変換ユニットは好ましくは2次元状に配される。
垂直選択回路102により所定の行が選択され、所定行に含まれる光電変換ユニットから信号が垂直出力線に出力される。垂直出力線は列ごともしくは複数の列ごと、もしくは各画素列に複数設けることができる。
列回路103は複数の垂直出力線に並列に読み出された信号が入力される。列回路103では信号の増幅、アナログデジタル変換、ノイズ除去等の処理を行うことができる。
水平選択回路104は列回路103に保持された信号を順次選択し、不図示の水平出力線へ出力する。シリアルインターフェイス105は例えば動作モードを外部から決定するために外部との通信を行なう。なお、撮像装置100は、図示された構成要素以外にも、例えば、垂直選択回路102、水平選択回路104、列回路103にタイミングを提供するタイミングジェネレータ或いは制御回路等を備えてもよい。
図1のブロック図は以下の実施形態全てに適用可能である。また垂直、水平は便宜的につけた名称であり入れ替えることも可能である。
次に図14(a)、(b)に光電変換ユニットの等価回路の一例を示す。図14(a)は各光電変換素子に対応してそれぞれが異なる機能を有するトランジスタを個別に設けた例である。図14(b)は複数の光電変換素子に対しそれぞれが異なる機能を有するトランジスタを共通に設けた例である。
光電変換素子1401a、1401bで生じた電荷が転送トランジスタ1402a、1402bにより増幅トランジスタ1403a、1403bの入力ノードに転送される。増幅トランジスタの入力ノードは増幅トランジスタのゲート及びこれに電気的に接続された浮遊拡散領域により構成することができる。選択トランジスタ1404a、1404bのゲートに選択トランジスタがオンとなるパルスが供給されることで、増幅トランジスタの入力ノードに応じた信号が垂直出力線1406に出力される。そしてリセットトランジスタ1405a、1405bにより増幅トランジスタ1403a、1403bの入力ノードの電圧が所定の電圧に設定される。このような回路構成では、選択トランジスタ1404a、1404bを排他的にオンさせることで光電変換素子1401a、1401bの信号を列回路に読出し、加算等を行なうことで撮像と焦点検出とを行なうことが可能である。
次に図14(b)について説明する。基本的な動作は図14(a)と同様である。光電変換素子1501a、1501bで生じた電荷が転送トランジスタ1502a、1502bにより増幅トランジスタ1503の入力ノードに転送される。増幅トランジスタ1503の入力ノードは増幅トランジスタのゲート及びこれに電気的に接続された浮遊拡散領域により構成することができる。選択トランジスタ1504のゲートに選択トランジスタがオンとなるパルスが供給されることで、増幅トランジスタ1503の入力ノードに応じた信号が垂直出力線1506に出力される。そしてリセットトランジスタ1505により増幅トランジスタ1503の入力ノードの電圧が所定の電圧に設定される。図14(b)は増幅トランジスタ1504が複数の光電変換素子1501a、1501bで共有されているため、増幅トランジスタの入力ノードで加算することができる。したがって光電変換ユニットから垂直出力線1406に出力される段階で加算後の信号を出力することできる。
以下具体的な実施形態を挙げて本発明の光電変換装置の構成を説明する。以下の各実施形態においても光電変換装置として撮像装置を例に挙げて説明する。以下、本明細書、請求の範囲及び図面において単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された正味の不純物濃度を意味している。いわゆるNET濃度である。P型の添加不純物濃度がN型の添加不純物濃度より高い領域はP型半導体領域である。反対に、N型の添加不純物濃度がP型の添加不純物濃度より高い領域はN型半導体領域である。
(第1の実施形態)
図2は本実施形態の撮像装置100の光電変換ユニットの上面を示す概略図である。201は1つの光電変換ユニットを表す。図2では2行、2列に配された4つの光電変換ユニットが図示されている。
1つの光電変換ユニットごとに1つのマイクロレンズ202が対応して設けられている。また、1つの光電変換ユニット201は光電変換素子を複数有する。図2においては、2つの光電変換素子、例えば、PD1,PD2を有している。もしくは1つの光電変換ユニット内に4つの光電変換素子、9つの光電変換素子を有していてもよい。
転送トランジスタのゲートである転送ゲート205、206は各々光電変換素子PD1、PD2で発生した電荷を浮遊拡散領域207に転送する。浮遊拡散領域207は複数の光電変換素子PD1、PD2で共有された構成となっている。
図2では説明のため4つの光電変換ユニットを図示したが、このような光電変換ユニット201を更に多数行列状に配置することで画素アレイ101を構成する。
図3(a)は本実施形態の光電変換ユニットの断面構造を示し、図3(b)は図3(a)の半導体領域の信号電荷に対するポテンシャルを模式的に示す図である。図3(a)は図2の破線A−B間の断面構造を示している。図3(c)は図2の破線C−D間の断面構造を示している。
301はカラーフィルターである。302は配線層である。ここでは異なる高さに配された3つの配線層を図示している。
P型半導体領域304と複数のN型半導体領域203、204とがPN接合を構成する。P型半導体領域304は半導体領域303上に配される。半導体領域303は例えばP型半導体基板、もしくはN型半導体基板を用いることができる。
光電変換素子はN型半導体領域203、204及びP型半導体領域304を含んで構成される。具体的には、P型半導体領域304とN型半導体領域203a、203bとで光電変換素子PD1、PD2(以下PD1,PD2)が構成される。P型半導体領域304とN型半導体領域204a、204bとで光電変換素子PD3、PD4(以下、PD3,PD4)が構成される。N型半導体領域203a、b、204a、bは電子に対してポテンシャルが低くなっており、信号電荷を収集する領域である。更にN型半導体領域203a、203b、204a、204bの入射面側にP型半導体領域を配していわゆる埋め込み型のフォトダイオードとしてもよい。PD1、PD2にはマイクロレンズ202aにより集光された光が入射し、PD3、PD4にはマイクロレンズ202bにより集光された光が入射する。これらの半導体領域は半導体基板300に配されている。
PD1,PD2は同一のマイクロレンズ202aにより集光された光が入射する。PD1、PD2は同一の光電変換ユニットに含まれる。PD1、PD2は一方向、図では左右方向において互いに隣接している。PD1、PD2が含まれる光電変換ユニットを第1光電変換ユニットと呼ぶ。また第1光電変換ユニットの図面左方向に隣接する光電変換ユニットを第2光電変換ユニットと呼ぶ。
PD1,PD2にそれぞれ含まれるN型半導体領域203a、203bの間にはP型半導体領域306が配される。P型半導体領域306を配することで、N型半導体領域203a、203b間において電子に対するポテンシャル障壁として機能し得る。
PD2、PD3には異なるマイクロレンズ202a、202bにより集光された光がそれぞれ入射する。PD2、PD3はそれぞれが異なる光電変換ユニットに含まれ、互いに隣接して配置される。PD2、PD3は一方向、図では左右方向において互いに隣接して配置される。PD2,PD3にそれぞれ含まれるN型半導体領域203b、204aの間にはP型半導体領域305が配される。P型半導体領域305を配することでN型半導体領域203b、N型半導体領域204a間において電子に対するポテンシャル障壁として機能し得る。
本実施形態では、P型半導体領域305とP型半導体領域306の不純物濃度とを異ならせる。具体的には、P型半導体領域306のP型不純物濃度が、P型半導体領域305のP型不純物濃度よりも低い。このような濃度関係とすることにより、1つの光電変換ユニットに含まれるPD1、PD2間のポテンシャル障壁の高さを、異なる光電変換ユニットに含まれ、互いに隣接するPD2、PD3間のポテンシャル障壁の高さより低くすることが可能となる。
図3(b)に示すように、第1光電変換ユニットに含まれるPD1、PD2間のポテンシャル障壁307の高さはh1である。異なる光電変換ユニットに含まれ互いに隣接するPD2、PD3間のポテンシャル障壁308の高さはh2である。PD1、PD2間のポテンシャル障壁の高さh1がPD2,PD3間のポテンシャル障壁の高さh2よりも低い。
このような構造にすることで1の光電変換ユニットに含まれる光電変換素子の信号を加算した後の信号を入射光量に応じた線形性を有するものとすることができる。本発明は本実施形態に限らず様々な光電変換素子に適用可能なものであるが、特に、互いの出力の加算を行なう複数の光電変換素子において感度差や飽和量の差もしくは入射光量の差がある場合に好適である。ここでいう入射光量の差とは、例えば、光電変換装置全体に一様光が入射した場合においても実際に光電変換素子に入射する光量に差がある場合である。特に1のマイクロレンズで集光された光が平面的に異なる位置に配された複数の光電変換素子に入射する場合などに起こりやすい。
次に、P型半導体領域の不純物濃度の好適な例を説明する。ポテンシャル障壁307を構成するP型半導体領域305のP型の不純物濃度を、ポテンシャル障壁308を構成するP型半導体領域306のP型の不純物濃度の3倍以上に設定するのがよい。3倍以上とすることにより、電荷の持つポテンシャル(室温27℃で約26mV)と同程度のポテンシャル障壁の差を形成することができるためである。さらに望ましくは、光電変換装置の動作温度範囲を考慮して10倍以上に設定するのがよい。
次に図3(c)に関して説明する。図2のC−D断面である。第1光電変換ユニットの図面下方向に隣接する第3光電変換ユニットの光電変換素子が図示される。第1光電変換ユニットの浮遊拡散領域207と第2光電変換ユニットに含まれる光電変換素子PD5との間には絶縁体を含んで構成される絶縁分離309が配される。絶縁分離309としてはLOCOS(LOCal Oxidation of Silicon)や、STI(Shallow Tranch Isolation)など公知の手法、構造を用いることができる。ポテンシャル障壁の高さは図示しないが、P型半導体領域306により生じるポテンシャル障壁の高さより絶縁分離309により生じるポテンシャル障壁の高さを高くする。また絶縁分離309により生じるポテンシャル障壁の高さとP型半導体領域305により生じるポテンシャル障壁の高さは任意であり、素子レイアウト等に基づいて適宜設定することができる。ここでは浮遊拡散領域と光電変換素子間に絶縁分離を配する例を挙げている。もしくは画素部のトランジスタと光電変換素子の間を絶縁分離としてもよい。
図4、図5を用いて、各PDの出力と加算後の合成出力について説明する。図4は2つのPD1、PD2の入出力特性とPD1、PD2の出力を合成した場合の合成入出力特性を示す。横軸が入射光量であり縦軸は光電変換素子からの出力である。
図5は図3(b)のポテンシャル構造と発生した電子を模式的に示す図である。図4では説明のためにPD1の方が、PD2より感度が高い、もしくは、入射光量が大きい場合と仮定する。光電変換素子への入射光量が401の範囲の時は、PD1の方がPD2より発生する電子の量が多い。この様子を図5(a)に示している。そして、PD1とPD2の合成出力は適切な値を示している。次にPD1が飽和して、PD2が飽和していないときの範囲を402に示している。このとき、図5(b)で示すように、PD1で発生した電子はポテンシャル障壁308を乗り越え、PD2に移動し得る。したがって、範囲402においては、PD2の出力は、PD2で発生した電子とPD1で発生した電子の一部を合成した電荷量に基づくものとなる。このように、ポテンシャル障壁308の高さh1をポテンシャル障壁307の高さh2より低くしておく。このような構造により、PD1で発生した電子の一部を、PD2に移動させることができ、入射光量が402の範囲においても、PD1とPD2の合成出力が線形性を有する出力となる。
範囲403においては、図5(c)で示すように、PD1、2ともポテンシャル障壁308で規定される飽和レベルを超え、ポテンシャル障壁307で規定される飽和レベルとなる。
範囲404においては、図5(d)で示すように、PD203、204ともポテンシャル障壁307で規定される飽和レベルまで達しているので合成出力も飽和する。
以上述べたように本実施形態は、複数の光電変換素子を含む光電変換ユニットを複数有する光電変換装置に適用可能なものである。このような光電変換装置において、1つの光電変換ユニットに含まれ隣接して配置された光電変換素子の第1半導体領域203a、203bの間には第2導電型の第2半導体領域306が配される。そして隣接して配置された異なる光電変換ユニットに含まれ互いに隣接して配された光電変換素子の第1半導体領域203b、204aの間には第2導電型の第3半導体領域305が配された構造を有している。そして第2半導体領域306の第2導電型の不純物濃度が第3半導体領域305の第2導電型の不純物濃度よりも低い構成となっている。本実施形態においては第2半導体領域306が一様の不純物濃度を有しているものとしたがこれに限らず少なくとも一部に低濃度の領域を有していればよい。
このような構成によれば、1の光電変換ユニットに含まれる光電変換素子間での電荷の移動が、光電変換素子とその他の領域間での電荷の移動よりも起きやすくなる。これによって、例えば、光電変換ユニット内の一つの光電変換素子が飽和した際に、例えば、合成出力がニー特性をもってしまう課題を改善し、より線形性の高い出力を得ることが可能となる。
(第2の実施形態)
本発明の第2の実施形態について図面を用いて説明する。図6は本実施形態の光電変換ユニットの断面構造を示した図である。第1の実施形態と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。断面図は図2のA−B断面を示すが、図2のC−D断面に関しては、図3(c)と同様の構成とすることができる。これは以下の実施形態においても同様である。
第1の実施形態と異なるところは、1の光電変換ユニットに含まれる光電変換素子間に配されるP型半導体領域が低濃度の第1部分と第1部分よりも高濃度である第2部分により構成されている点である。具体的には、1つのマイクロレンズにより集光された光が入射するPD間に配されるP型半導体領域が、低濃度である第1部分601と第1部分601よりも高濃度である第2部分602により構成されている。第1部分601は半導体基板600の表面から所定の深さに配される。第1部分601の上部、下部には第2部分602が配されている。また、第1部分601のP型不純物濃度は、P型半導体領域305のP型不純物濃度よりも低い。具体的な不純物濃度の好適な例としては、P型半導体領域305の不純物濃度を第1部分601のP型不純物濃度の3倍以上に設定する。さらに望ましくは、10倍以上に設定する。このような構造でも、第1の実施形態と同様の効果を得ることが可能である。なお、本実施例では601を一つのみ配しているが、複数あっても良い。
ここで、第1部分601の濃度を低くすることにより、PD1、PD2間を電荷が不要に移動しやすくなり、PD1、PD2の信号を区別して読みだすことが困難となる場合がある。
このような構成では、例えば、1の光電変換ユニットに含まれる複数の光電変換素子の信号を用いて焦点検出を行なうような場合には、位相差を検出するのが困難となり、焦点検出の精度が低下する場合がある。精度の低下を抑制するためには、第1部分601が配される深さをN型半導体領域203、204の不純物濃度ピークの位置と異なる深さに配置するとよい。
(第3の実施形態)
本発明の第3の実施形態について図面を用いて説明する。図7は本実施形態の光電変換ユニットの上面図である。
本実施形態の第2の実施形態と異なる点は、平面視した際に第1部分701、第2部分702とが互いに異なる位置に配されている点である。
図7では、1の光電変換ユニットに含まれるPD1、PD2間に配されるP型半導体領域が第1部分701と第1部分701よりもP型不純物濃度の高い第2部分702を含んで構成されている。また第1部分701のP型不純物濃度はP型半導体領域305のP型不純物濃度よりも低い。図7(b)に図7(a)のA−B断面におけるポテンシャル構造を示し、図7(c)に図7(a)のC−D断面におけるポテンシャル構造を示す。図7(b)、(c)から明らかなように、第1部分701により構成されるポテンシャル障壁が第2部分702により構成されるポテンシャル障壁よりも低いことが分かる。第2部分702のポテンシャル障壁の高さはP型半導体領域305のポテンシャル障壁の高さと同じ、つまりこれらのP型半導体領域のP型不純物濃度が等しい構成を図示した。しかしこれに限ることなく両者の不純物濃度を異ならせてポテンシャル障壁の高さを異ならせてもよい。ただし、第2部分702及びP型半導体領域305、いずれのP型不純物濃度も第1部分701のP型不純物濃度よりも高い必要がある。
なお、第1部分701のレイアウトは図示されているものに限らず第1部分701を平面視した場合に離間して配置された複数の部分を含んで構成されていてもよい。
不純物濃度の好適な例としては、第1部分701のP型不純物濃度に対して、P型半導体領域305のP型不純物濃度を3倍以上に設定するのがよい。さらに望ましくは、10倍以上に設定する。
ここで、第1部分701は、N型半導体領域203a、203bに存在する電子の量によってポテンシャルの状態が変化しやすい。よって、PD1、PD2での蓄積開始直後と、一方のPDたとえばPD1にPD2に比べて多くの電荷が存在する状態とでは、第1部分701で発生した電荷がどちらのPDに移動するかという確率が変動する。例えば蓄積開始直後にPD1に多くの電荷が存在する場合、PD1内に存在する電荷のクーロン相互作用にて第1部分701のポテンシャルが変化する。その後、第1部分701で発生した電荷はPD2に移動する確率が高くなる。すなわち、PD1とPD2のそれぞれに電荷が移動する確率が変化する。このような構成では、例えば、位相差を検出するためのPD間の信号差を打ち消すようなフィードバックがかかり、焦点検出の精度が低下する場合がある。
このような精度の低下に対しては、第1部分701の配置を以下のようにすることにより抑制することが可能となる。具体的には、第1部分701を平面視した場合に、マイクロレンズの中心位置の光電変換素子の受光面への投影位置からずらして配置することが望ましい。図7で言えば、A−B線がマイクロレンズの略中心を横切る線分であるが第1部分701は平面視において図面上方向にオフセットされて配置されている。この本質は、マイクロレンズで集光された光の強度がピークとなる位置付近から第1部分701を離すことである。例として図7では第1部分701を上方向にオフセットさせているがこれに限ることなく、下方向、場合によっては左右方向でもよい。好適なオフセット量としては、第1部分701をマイクロレンズの中心より0.1マイクロメートル以上ずらしておくことが望ましい。さらに望ましくは、0.2マイクロメートル以上ずらしておくことが望ましい。これは、PDで取り扱う波長の範囲がいわゆる可視光域である場合である。可視光の波長が約0.4〜0.8マイクロメートルであり、光電変換素子にマイクロレンズの焦点が存在する場合の例である。また、光電変換素子での集光状態は、対物レンズのF値にも依存するため、F値の小さい光学系に本発明による光電変換装置を適用する場合のオフセット量としては、より大きな値が好適となる。一例として対物レンズのF値を2.0に設定可能なシステムの場合マイクロレンズには垂線より最大14°の傾きをもった光が入射する。マイクロレンズとPDの距離が2μmである場合、14°の傾きで入射した光の焦点位置はマイクロレンズの中心位置を受光面に投影した位置から少なくとも一方向において0.5μmオフセットさせる。この場合には、第1部分701を0.5μm以上マイクロレンズの中心位置からオフセットして配置することが特に効果的である。またオフセット量の上限としては隣接する光電変換素子間ピッチの半分である。
(第4の実施形態)
本発明の第4の実施形態について図面を用いて説明する。第1〜第3の実施形態と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
本実施形態の第1〜第3の実施形態と異なる点は、N型半導体領域203a、203b間に配されるP型半導体領域が第1部分801と第2部分802とを有しており、第1部分801の幅が第2部分802の幅よりも狭い点である。このような構成によっても、上述の実施形態と同様の効果を得ることが可能となる。
図8においては第1部分801と第2部分802とが異なる深さに配されているが、第3の実施形態に示したように同一の深さで平面視において異なる位置に配してもよい。また、第1部分801は互いに離間した複数の部分から構成されていてもよい。
(第5の実施形態)
本発明の第5の実施形態について図面を用いて説明する。第1〜第4の実施形態と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
本実施形態の第1〜第4の実施形態と異なる点は、異なる光電変換ユニットに含まれるN型半導体領域203b、203a間に絶縁体分離XX02を配した点である。PD1、PD2の間にはP型半導体領域XX01が配される。このような構成によれば同一の光電変換ユニットに含まれるPD1、PD2の間のポテンシャル障壁の高さを、隣接して配置された異なる光電変換ユニットに含まれるPD3、PD4の間の領域のポテンシャル障壁の高さよりも低くすることができる。絶縁体分離XX02下部にはP型半導体領域305を配してもよい。PD1、PD2の間には上記実施形態と同様にP型半導体領域のみを配する。
図15(b)は図15(a)のA−Bにおけるポテンシャル図である。図15(c)は図15(a)のC−Dにおけるポテンシャル図である。図15(b)に示されるように、同一の光電変換ユニットに含まれるPD1、PD2の間のポテンシャル障壁の高さは、隣接して配置された異なる光電変換ユニットに含まれるPD3、PD4の間の領域のポテンシャル障壁の高さよりも低い。そして図15(c)においては同一の光電変換ユニットに含まれるPD1、PD2の間のポテンシャル障壁の高さと、隣接して配置された異なる光電変換ユニットに含まれるPD3、PD4の間の領域のポテンシャル障壁の高さとが等しい。もしくはP型半導体領域305のP型不純物濃度を高くし、P型半導体領域305により生じるポテンシャル障壁の高さをP型半導体領域XX01により生じるポテンシャル障壁の高さよりも高くしてもよい。つまりPD2,PD3間にはP型半導体領域305及び絶縁体分離XX02の両者により生じるポテンシャル障壁が存在する。そして、この両者によるポテンシャル障壁をP型半導体領域XX01により生じるポテンシャル障壁よりも高くするのである。
(焦点検出装置への応用)
上述の実施形態で説明した光電変換装置は、撮像装置及び撮像面における焦点検出を行なう装置として利用することが可能である。具体的に撮像面において位相差検出による撮像時の焦点検出を行なう一例を説明する。
図9、図10を用いて説明する。図9は撮影レンズ900の射出瞳から出た光束が撮像装置901に入射する概念図である。202はマイクロレンズであり、301はカラーフィルターであり、光電変換素子PD1、PD2は1つのマイクロレンズにより集光される光が入射する複数の光電変換素子である。902は撮影レンズの射出瞳を示す。ここでは、マイクロレンズ202を有する光電変換ユニットに対して、射出瞳902から出た光束の中心を光軸903とする。射出瞳から出た光は、光軸903を中心として撮像装置901に入射する。射出瞳の一部領域904を通過する光の最外周の光線を906、907で示し、射出瞳902の一部領域905を通過する光の最外周の光線を908、909で示す。この図からわかるように、射出瞳902から出る光束のうち、光軸903を境にして、上側の光束はPD1に入射し、下側の光束はPD2に入射する。つまり、PD1とPD2は各々、撮影レンズの射出瞳の別の領域の光を受光している。
この特性を生かして、位相差の検知を行う。画素内の領域において、撮像領域を上面から見た際に、1つのマイクロレンズで集光される光が入射する複数の光電変換素子に対し、一方のPDから得られるデータを第1ラインとし、他方のPDから得られるデータを第2ラインとする。そしてライン間の相関データを求めれば位相を検知できる。
例えば、図9において、1つのマイクロレンズにより集光される光が入射する光電変換素子のうち下側に配されたPDのデータを第1ラインとし、上側に配されたPDのデータを第2ラインとする。この場合、PD1は第1ラインのデータのうちの1画素分の出力となり、PD2は第2ラインのデータのうちの1画素分の出力となる。図10は点光源を結像したときのラインデータを示す。図10(a)はピントがあった状態における第1ラインと第2ラインのデータである。横軸は、画素位置を表し、縦軸は出力を表す。ピントがあっている場合は第1ラインと第2ラインは重なる。図10(b)はピントがあっていない場合のラインデータである。このときは、第1ラインと第2ラインは位相差をもち、画素位置がずれている。このずれ量1001を算出すると、ピントがあっている状態とどれだけずれているかがわかる。このような方法で位相を検知し、レンズを駆動することによってピントをあわすことができる。
次に、これらの画素配置における画像データ生成について述べる。前述のように、PD1とPD2の信号を別々に撮像装置901から読み出し、位相差を検出する計算を行うことで、ピントの検出が出来る。そして、1つのマイクロレンズにより集光された光が入射するPDの信号を加算することで撮影画像を生成することができる。
ただし、一方のPDが飽和した状態、つまり図5(b)、図5(c)、図5(d)で示す状態のときには、PDの信号は各々のPDで単独で得られた出力とは異なる。したがって、PDの信号は信頼性が低いと判断される場合がある。このような場合には位相検知は行わない、もしくは位相検知を停止させるというシーケンスを採用することもできる。つまりPDの信号、もしくは蓄積可能な電荷に応じて撮像装置の像面で位相差検出を行なうか否かを判定して動作させることができるのである。
ところで、図9では撮像素子の中心付近の画素について説明したが、実際にPD間の入射光量に大きな差がつくのは、撮像素子の周辺部の画素の方が顕著であるため撮像領域の中心よりも端部に焦点検出用の画素を配した方が精度が上がってよい。
(撮像システムへの応用)
図11に、上述の各実施形態の撮像装置を適用可能な撮像システムの一例を示す。
図11において、1101は被写体の光学像を撮像装置1105に結像させるレンズ部で、レンズ駆動装置1102によってズーム制御、フォーカス制御、絞り制御などがおこなわれる。1103はメカニカルシャッターでシャッター制御手段1104によって制御される。1105はレンズ部1101で結像された被写体を画像信号として取り込むための撮像装置、1106は撮像装置1105から出力される画像信号に各種の補正を行ったり、データを圧縮したりする撮像信号処理回路である。1107は撮像装置1105、撮像信号処理回路1106に、各種タイミング信号を出力する駆動手段であるタイミング発生回路である。1109は各種演算と撮像装置全体を制御する制御回路、1108は画像データを一時的に記憶する為のメモリ、1110は記録媒体に記録または読み出しを行うためのインターフェースである。1111は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、1112は各種情報や撮影画像を表示する表示部である。
次に、前述の構成における撮影時のデジタルカメラの動作について説明する。
メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路1106などの撮像系回路の電源がオンされる。
それから、レリーズボタン(図示せず)が押されると、撮像装置1105からのデータを元に測距演算を行い、測距結果に基づいて被写体までの距離の演算を制御回路1109で行う。その後、レンズ駆動装置1102によりレンズ部を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部を駆動し測距を行う。測距演算は、撮像素子からのデータで求める以外にも、測距専用装置(図示せず)で行っても良い。
そして、合焦が確認された後に撮影動作が開始する。撮影動作が終了すると、固体撮像素子1105から出力された画像信号は撮影信号処理回路1106で画像処理をされ、制御回路1109によりメモリに書き込まれる。撮影信号処理回路では、並べ替え処理、加算処理やその選択処理が行われる。メモリ1108に蓄積されたデータは、制御回路1109の制御により記録媒体制御I/F部1110を通り半導体メモリ等の着脱可能な記録媒体1111に記録される。
また、外部I/F部(図示せず)を通り直接コンピュータ等に入力して画像の加工を行っても良い。
以上具体的な実施形態、及びその応用を示す本発明の説明を行なった。本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。本発明は様々な光電変換素子に適用可能なものであるが、光電変換素子の感度差や入射する光量差があるような構成に対しては特に有効である。例えば、上記実施形態においては、本発明による画素を対物レンズの焦点検知に用いる例について説明した。しかしながら、本発明の撮像装置の特徴は、複数の光電変換素子の信号を足し合わせる読み出しを行った際の出力の線形性の確保であり、焦点検知以外の応用も可能である。例えば、複数の光電変換素子は、パンドパスの異なる2種のカラーフィルターを搭載したものとすることも可能である。具体的には、RGBの各色に対してパンドパスの異なるR‘,G’,B‘のカラーフィルターを搭載する。これらを個別に読み出した際には、6色の信号を得ることができ、色再現性が向上する。一方、PDの加算を行い、R+R’,G+G’,B+B‘の3色の信号を得る動作を行った場合には、感度を高めることができ、S/N比を向上することができる。これらの2つの撮影モードを同一の撮像装置にて切り替えることが可能な構成にも適用できる。